JP6112503B2 - デジタルｔｄｉ方式検出器 - Google Patents

Description

この発明は、移動物体の光学あるいはＸ線撮影で用いられる時間遅延積分（ＴＤＩ：Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｌ）方式に使用されるデジタルＴＤＩ方式検出器（イメージセンサ及び該イメージセンサの駆動方法）、デジタルＴＤＩ用駆動回路に関するものである。

ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）によるＴＤＩ方式の例としては非特許文献１等数多くのものがある。

一方、ＴＤＩ方式をＣＭＯＳイメージセンサを用いて実現する方法を検討したものとして、非特許文献２が挙げられる。一般的にＣＭＯＳ技術ではＣＣＤのような高効率の電荷転送が行えないので、アナログ方式での高性能ＴＤＩは実現が難しい。他方信号をデジタル化し、足し算器を使う事で転送によるロスは防げるが、回路規模が大きくなってしまい、高精細なピクセルの実現は難しい。

現在ベルトコンベア等で移動する検査物中の異物検査や、ドキュメントのラインスキャン等では、光源又はＸ線源とＣＣＤを用いた時間遅延積分（ＴＤＩ）方式が主に用いられている。

ＴＤＩ方式のＣＣＤでは図１に示すように、光またはＸ線（Ａ）により生成された電荷を隣の画素（ピクセル）に転送（Ｂ）しながら、さらに新たに収集された電荷を積分（Ｃ）するようになっており、ベルトコンベアに乗って流れる検査物の移動（Ａ）とＣＣＤの電荷転送（Ｂ）とを同期させＣＣＤイメージセンサをラインセンサとして用いる事で、露光時間を長くとる事ができ、１次元のラインセンサに比べＳ／Ｎを向上させた測定が行える（特許文献１）。

しかしながら、ＣＣＤではピクセルの大きさ、電荷転送速度、ピクセル中に蓄える事の出来る電荷量等に制限が有り、高速（２０ｍ／ｍｉｎ以上）で流れる検査物中から微小（直径５０μｍ以下）異物を確実に検出する事は難しい。また、ＣＣＤの電荷転送効率は非常に高いが、それでも電荷転送が多くなると転送電荷の消失やオーバーフローが問題となるため、ＴＤＩの段数の増加には限度がある。

特開２００４−２５７８８４号公報

IEEE Journal of Solid-State Circuits, Vol. SC-15, No.4, August 1980、Michael G.Farrier andR. H. Dyck, "A Large Area TDI Image Sensor for Low Light LevelImaging". IEEE Transactions on Electron Devices, Vol.56, No.11, November2009, Gerald Lepage、JanBogaerts、and Guy Meynants, "Time-Delay-IntegrationArchitectures in CMOS Image Sensors". 新井 他 日本物理学会 第65巻 第9号 691-698、2010年

そこで、本発明は、小型で、ＴＤＩ段数を増加させることができるとともに、高速で移動する検査物における微小異物でも検出することができるデジタルＴＤＩ方式の検出器を提供することを目的としている。

本発明者は、上記の課題を達成するために鋭意研究を重ねた結果、移動する検査物に同期してピクセル（センサ部）内の計数値を転送して行く事により本発明を完成するに至った。

すなわち、本発明は、
（１）
デジタル的に時間遅延積分（ＴＤＩ）機能を実現したデジタルＴＤＩ方式検出器であって、
ひとつのセンサ部の横にＴＤＩ動作を行う読み出し回路部を配置した検出部を複数縦方向に隣合わせたブロックと、
前記ブロックと同じ構成で前記ブロックの縦方向に前記センサ部の幅分横にずらして配置した別のブロックと、
からなることを特徴とするデジタルＴＤＩ方式検出器の構成とした。
（２）
デジタル的に時間遅延積分（ＴＤＩ）機能を実現したデジタルＴＤＩ方式検出器であって、
複数のセンサ部の組である複数センサ部の横方向の一方向又は両方向にＴＤＩ動作を行う読み出し回路部を配置した複センサブロックと、
前記複センサブロックと同じ構成で前記複センサブロックの縦方向に前記複数センサ部の幅分横にずらして配置した別の複センサブロックと、
からなり、
前記読み出し回路と、前記センサ部及び前記読み出し回路を接続する配線の一部を共有することでセンサ部の面積を小さくしたことを特徴とするデジタルＴＤＩ方式検出器の構成とした。
（３）
前記ブロックの横方向に前記ブロックと同じ構成の別のブロックを並べて、
任意の縦横比率の形状とし、縦方向のみに伸ばした際に生じる前記センサ部からの出力信号の遅延増加を抑えたことを特徴とする（１）に記載のデジタルＴＤＩ方式検出器の構成とした。
（４）
前記複センサブロックの横方向に前記複センサブロックを並べて、
任意の縦横比率の形状とし、縦方向のみに伸ばした際に生じる前記センサ部からの出力信号の遅延増加を抑えたことを特徴とする（２）に記載のデジタルＴＤＩ方式検出器の構成とした。
（５）
（１）〜（４）の何れかに記載のデジタルＴＤＩ方式検出器において、
前記センサ部からの信号を、前記読み出し回路部の増幅・整形回路及び波高弁別回路に通し、デジタルパルスに変換し、前記読み出し回路部の計数回路に於いて前段から来た計数値に加えて前記デジタルパルスを計数し、次段の計数回路に送ることを特徴とするデジタルＴＤＩ用駆動回路の構成とした。

本発明は、上記構成であるので、ＴＤＩ回路面積が増加しても、センサ部サイズを小さくすることができ、また積分段数が増加してもノイズの増加、転送電荷の消失やオーバーフローもないデジタルＴＤＩ方式の検出器を提供することができる。従って、高速で移動する検査物における微小異物でも検出することができる。

図１は、Ｘ線異物検査に於けるＣＣＤを用いたＴＤＩ方式の説明図である。 図２は、ＳＯＩピクセル検出器の概念図である。上部にＣＭＯＳ集積回路を下部にＰＩＮダイオード構造のセンサを持ち、両者の間がビア構造により接続される。 図３は、Ｓｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩ方式の概要を示す平面模式図である。積分段数ｎのブロックを縦方向にｍ個並べた例である。 図４は、Ｓｔａｇｇｅｒｅｄ Ｃｅｌｌの各ブロックに於ける、デジタルＴＤＩ用駆動回路の例を示す概念図である。センサ部のセンサからの信号は増幅・整形回路で、増幅・整形された後に、波高弁別回路によりしきい値を超えた信号がデジタルパルスに変換され、計数回路により計数されながら、次段へ転送されて行く。 図５は、Ｓｔａｇｇｅｒｅｄ ＣｅｌｌによるＴＤＩ動作を示す図である。検査物中の異物の動きに合わせて、積分時間Δｔ周期でセンサ部で得られた信号の数を計数し、計数値を後段へ転送し足し合わせて行く事により、長い露光時間を確保する。 図６は、データ出力タイミングをそろえる為にＳｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩの後段に設ける同期用バッファの一例を示す。 図７は、ｉ段目のブロックに於けるデータ転送及び計数タイミングの一例を示す。 図８は、複数のセンサ部を組にしたＳｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩ方式の概要を示す平面模式図である。 図９は、複数のセンサ部を組にしたＳｔａｇｇｅｒｅｄ Ｃｅｌｌの各複ブロックに於ける、デジタルＴＤＩ用駆動回路の一例を示す。 図１０は、複数ブロックを縦横に配置した平面模式例（実施例３の場合を示す）である。Ｓｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩブロックを横方向にｋ列並べた例。積分段数はｎ、横方向の総ピクセル数はｋ×ｍとなる。

以下、図面に基づき本発明について詳細に説明する。なお、本発明は、以下の実施例に限定されるものではない。

本発明は、Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）基板を用いたＣＭＯピクセルプロセス（非特許文献３）技術に適した方式である事から、以下ＳＯＩ ＣＭＯＳピクセルプロセス技術を用いた場合について説明する。しかしながら、他のプロセスを用いてセンサ部と読み出し回路を実現した場合でも、同様な効果が期待出来る。

ＳＯＩピクセルプロセスを用いた検出器ＳＯＩＰＩＸでは、図２に示すようにＳＯＩ基板を用いて、上部のＳＯＩ層中にＣＭＯＳトランジスタ等の電子回路を作成し、下部の支持基板中にＸ線等の放射線を測定するためのＰＩＮダイオードを形成し、両者をビアを通じて接続する事で、センサ部と読み出し回路部の一体型の放射線検出器を構成する事が可能である。

ＳＯＩＰＩＸでは、通常センサ部のすぐ上部に読み出し回路を置くが、デジタルＴＤＩに必要な全ての機能をピクセル面積内に搭載しようとすると、ピクセル面積が大きくなってしまい、高精細な測定が行えない。

そこで、本発明である実施例１では、読み出し回路部（単に「回路部」ともいう。）をセンサ部の横に配置し、センサ部と回路部との位置を分離した検査部（図４参照）とする。これによりセンサ部の大きさが小さく出来、高精細な測定が可能となる。ただこの場合、隣接するブロックをすぐ横に置けなくなる事から、隣のブロックは縦方向（図３上方向）に離れた位置に配置して、さらにセンサ幅（ｐ）だけ横にずらした位置に配置（Ｓｔａｇｇｅｒ）する必要がある。

本発明の第１の実施例として、ＳｔａｇｇｅｒさせたＴＤＩ検出部の基本構成（Ｓｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩ）を図３に示す。また、センサ部と回路部の詳細を図４に示す。

図４に示すように、センサ部に設けられたＰＩＮダイオード（センサ）で検出された放射線信号を計数及びＴＤＩ動作させる為の、増幅・整形回路、波高弁別回路、計数回路等は読み出し回路部に置かれる。

計数回路（図４ｉ段目）には、前段（図４ｉ−１段目）から送られて来た計数値を初期値として書き込み（初段の場合は０を書き込む）、個々のＰＩＮダイオードで検出された放射線の数を足し合わせていくための回路（計数回路）を有することで、デジタル的にＴＤＩを実現して行く。

各段での積分時間をΔｔとすると、Ｓｔａｇｇｅｒされたブロックでは図５に示すように、検査物が入ってくるタイミング（Ｔ）は、ブロックの縦方向に隣りあった別のブロック間では、積分段数分（ｎ）に相当するサイクル時間（ｎΔｔ）だけデータの入出力タイミングが異なる。

この為、検出器で検出された画像を復元させる為には、データを読み出した後に、外部コンピュータ等で画像を再構成する必要が有る。あるいは、外部又は内部に適当な長さの同期用バッファ（図６）を配置する事でデータの出力タイミングを同期させ、検出された画像のずれを解消させる事が出来る。

［動作の説明］
図４に示した読み出し回路の動作タイミングを図７に示す。信号名に添字として付けたｉはＴＤＩ列中のｉ段目の回路である事を示す。

まず、Ｔ＝ｔ０においてＬＯＡＤ信号により計数回路に０または前段の計数値を設定する。図７の例では、ｉ段目の計数回路（ＣＮＴｉ）の計数値Ｎｉ［ｔ０］に前段の計数回路（ＣＮＴｉ−１）の計数値Ｎｉ−１［ｔ０−１］がコピーされ、同様にＣＮＴｉの値がＣＮＴｉ＋１にコピーされる。

続いて積分時間中にセンサでＸ線が検出されると、増幅・整形回路によりパルス信号（ＸＰＵＬＳＥ）が生成され、波高弁別器によりデジタルパルスに変換される。この時、波高弁別器のしきい値はノイズレベルよりも充分高く、また測定Ｘ線からの信号レベルよりも低い値に設定しておく。

計数回路は積分時間の間にデジタルパルスが発生する毎に１ずつ値を増やして行く。図７の例では積分時間中に２回のＸＰＵＬＳＥｉが発生し、Ｎｉ［ｔ０］の値に２が加えられている。

積分時間が終了したら、再びＬＯＡＤ信号により計数値を次の段に送る（Ｔ＝ｔ０＋１）。このようにして、各サイクル毎に検出したＸ線の数を足し合わせながら転送し、最終段からは外部に「積分時間Δｔ×ｎ段」の時間内に発生したＸ線数をデータとして出力する。

［効果の説明］
以上のように、本発明によれば移動する検査物に同期してピクセル内の計数値を転送し足し合わせて行く事により、光・Ｘ線照射に対する積分時間をｎ段倍多く確保する事が出来る。しかも転送する値はアナログ値ではなくデジタル計数値なので、転送段数を増やしてもノイズが増加する事はなく、Ｓ／Ｎが向上して行く。さらに、ＣＣＤの場合の電荷転送（＜１０ＭＨｚ）と違って、デジタル値の転送なので非常に高速（＞１００ＭＨｚ）に転送が行える事から、高速に移動する検査物の検出にも用いる事が出来る。

また、各検査部はデジタル読み出し回路を持ちながらも、空間分解能はセンサ部の大きさのみで決まるので、従来の方式よりも高精細（２０ｕｍ以下）にする事が出来、微小な異物の検出が行える。

このように、本発明を使うと従来技術では不可能であった、高速で移動する微小異物の検出を充分な積分時間（＝Ｓ／Ｎ）を確保しながら行う事が出来る。

さらに本発明の第２の実施例として、１ブロックずつＳｔａｇｇｅｒさせるのではなく、複数のセンサ部を縦横に配置した組である複センサブロックごとにＳｔａｇｇｅｒさせる方法を取る事も出来る（図８）。このとき、中心部のセンサ部からの信号配線は他のセンサ部の中を通り抜けて横方向に配線する事となる（図９）。また、必要に応じて読み出し回路部を両側に別ける事も出来る。

［動作の説明］
各デジタルＴＤＩ用駆動回路、ＴＤＩの動作は実施例１と同様である。ただし、複センサブロック内のセンサ部の出力は同時に出力される。

［効果の説明］
本発明の第２の実施例によれば、第１の実施例で得られる効果に加えて、複数のセンサ部を組にする事により、制御線や制御回路を共通して使用する事が可能となり、１ピクセル当たりの回路部面積を縮小出来る可能性がある。また、複センサブロック毎にセンサ部の出力は同タイミングで得る事が出来る。

また、複センサブロック内では隣の列のセンサ部がすぐ横にあり同時に撮影するので、実施例１に比べて、露光時刻の違いによる影響を受けにくいという利点がある。しかしながら、逆に実施例１の場合と比べて、複センサブロック毎にゲインやオフセット値等に違いが出て、データの一様性が悪化する可能性もある。

さらに本発明の第３の実施例として、実施例１（図３）及び実施例２（図８）のＳｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩを横方向に複数列並べた構成を挙げる事が出来る。実施例１の場合のＳｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩブロックを複数横に並べた例を図１０に示す。このようにすることで、チップ面積を有効に使いながら、横方向のピクセル数を増やすことが出来る。

第３の実施例も効果は第１及び第２の実施例と同じである。第１及び第２の実施例では横方向のピクセル数ｍに対して縦方向の長さはｎ×ｍとなり縦長となる事から、センサーチップを製作する際に集積回路マスクの大きさ制限等からピクセル数ｍを増やす事が難しくなってしまう。

そこで実施例１（図３）の場合（センサ部幅（ｐ））×（ブロック数ｍ）が（ピクセル回路幅（Ｌ））に、実施例２（図８）の場合（センサ部幅（ｐ））×（ブロック数ｍ）×（複センサ部数（ｊ）の横方向のセンサ部数）が（複ブロック回路幅（Ｌ））に等しくなる複数ブロックの集まりをＳｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩブロックとすると、図１０のように横方向にブロックを敷き詰める事が出来る。このようにして、製造に最適な縦横比のセンサーチップを設計する事が出来る。

［動作の説明］
各ブロック、複ブロックの動作は実施例１及び第２と同様である。出力はＳｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩブロックの数だけ平行して得られる。

［効果の説明］
本発明の第３の実施例によれば、第１及び第２の実施例で得られる効果に加えて、検出器の製造に最適な縦横比を選択出来るという点が挙げられる。

さらに、本発明では隣り合うピクセルからの出力値の出力タイミングがｎサイクルずつ異なってくると言う事を第１の実施例で述べたが、第３の実施例を取れば、ブロックを増やす事で横方向のピクセル数を増加させても、出力の遅れは１Ｓｔａｇｇｅｒｅｄ Ｃｅｌｌ ＴＤＩブロックの時と同じに納まる。

本発明であるデジタルＴＤＩ方式検出器をＸ線異物検査装置に用いれば、リチウム電池等の中に混在し大きな問題となる小さな金属異物の検出を高速移動で行えるようになり、不良電池の削減に大きく貢献する。また、不透明なシートにより包装された食品・薬物等への、不純物の混入を高速移動させながら検査すること等にも役立つ。

Claims (5)

1. デジタル的に時間遅延積分（ＴＤＩ）機能を実現したデジタルＴＤＩ方式検出器であって、
   ひとつのセンサ部の横にＴＤＩ動作を行う読み出し回路部を配置した検出部を複数縦方向に隣合わせたブロックと、
   前記ブロックと同じ構成で前記ブロックの縦方向に前記センサ部の幅分横にずらして配置した別のブロックと、
   からなることを特徴とするデジタルＴＤＩ方式検出器。
2. デジタル的に時間遅延積分（ＴＤＩ）機能を実現したデジタルＴＤＩ方式検出器であって、
   複数のセンサ部の組である複数センサ部の横方向の一方向又は両方向にＴＤＩ動作を行う読み出し回路部を配置した複センサブロックと、
   前記複センサブロックと同じ構成で前記複センサブロックの縦方向に前記複数センサ部の幅分横にずらして配置した別の複センサブロックと、
   からなり、
   前記読み出し回路と、前記センサ部及び前記読み出し回路を接続する配線の一部を共有することでセンサ部の面積を小さくしたことを特徴とするデジタルＴＤＩ方式検出器。
3. 前記ブロックの横方向に前記ブロックと同じ構成の別のブロックを並べて、
   任意の縦横比率の形状とし、縦方向のみに伸ばした際に生じる前記センサ部からの出力信号の遅延増加を抑えたことを特徴とする請求項１に記載のデジタルＴＤＩ方式検出器。
4. 前記複センサブロックの横方向に前記複センサブロックを並べて、
   任意の縦横比率の形状とし、縦方向のみに伸ばした際に生じる前記センサ部からの出力信号の遅延増加を抑えたことを特徴とする請求項２に記載のデジタルＴＤＩ方式検出器。
5. 請求項１〜請求項４の何れか１項に記載のデジタルＴＤＩ方式検出器において、
   前記センサ部からの信号を、前記読み出し回路部の増幅・整形回路及び波高弁別回路に通し、デジタルパルスに変換し、前記読み出し回路部の計数回路に於いて前段から来た計数値に加えて前記デジタルパルスを計数し、次段の計数回路に送ることを特徴とするデジタルＴＤＩ用駆動回路。