JP6111880B2 - 検証支援方法、検証支援プログラム、および検証支援装置 - Google Patents

検証支援方法、検証支援プログラム、および検証支援装置 Download PDF

Info

Publication number
JP6111880B2
JP6111880B2 JP2013122787A JP2013122787A JP6111880B2 JP 6111880 B2 JP6111880 B2 JP 6111880B2 JP 2013122787 A JP2013122787 A JP 2013122787A JP 2013122787 A JP2013122787 A JP 2013122787A JP 6111880 B2 JP6111880 B2 JP 6111880B2
Authority
JP
Japan
Prior art keywords
value
combinations
verification support
performance
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013122787A
Other languages
English (en)
Other versions
JP2014241032A (ja
Inventor
宇 ▲劉▼
宇 ▲劉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013122787A priority Critical patent/JP6111880B2/ja
Priority to US14/276,493 priority patent/US9147017B2/en
Publication of JP2014241032A publication Critical patent/JP2014241032A/ja
Application granted granted Critical
Publication of JP6111880B2 publication Critical patent/JP6111880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/08—Probabilistic or stochastic CAD
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、検証支援方法、検証支援プログラム、および検証支援装置に関する。
従来、アナログ集積回路の検証では、アナログ集積回路を示す回路モデルを用いてシミュレーションを行うことにより、アナログ集積回路の性能を評価する技術が知られている（例えば、下記特許文献１，２参照。）。
また、アナログ集積回路を製造するシリコン製造プロセスのばらつきより、アナログ集積回路の性能のばらつきを解析するために、アナログ集積回路の検証では、集積回路製造プロセスのばらつきに関する変数の値を与えることによりアナログ集積回路の性能値を得られる関数を作成する技術が知られている（例えば、下記非特許文献１，２参照。）。
特開平１１−３０６２３０号公報 特開２００４−９４４０２号公報
Ｘｉｎ Ｌｉ、他１名、「Ｓｔａｔｉｓｔｉｃａｌ Ｒｅｇｒｅｓｓｉｏｎ ｆｏｒ Ｅｆｆｉｃｉｅｎｔ Ｈｉｇｈ−Ｄｉｍｅｎｓｉｏｎａｌ Ｍｏｄｅｌｉｎｇ ｏｆ Ａｎａｌｏｇ ａｎｄ Ｍｉｘｅｄ−Ｓｉｇｎａｌ Ｐｅｒｆｏｒｍａｎｃｅ Ｖａｒｉａｔｉｏｎｓ」、Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ、２００８、ｐ．３８−４３ Ｘｉｎ Ｌｉ、「Ｆｉｎｄｉｎｇ Ｄｅｔｅｒｍｉｎｉｓｔｉｃ Ｓｏｌｕｔｉｏｎ ｆｒｏｍ Ｕｎｄｅｒｄｅｔｅｒｍｉｎｅｄ Ｅｑｕａｔｉｏｎ：Ｌａｒｇｅ−Ｓｃａｌｅ Ｐｅｒｆｏｒｍａｎｃｅ Ｍｏｄｅｌｉｎｇ ｂｙ Ｌｅａｓｔ Ａｎｇｌｅ Ｒｅｇｒｅｓｓｉｏｎ」、Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ、２００９、ｐ．３６４−３６９
アナログ集積回路の性能ばらつき解析特にポストレイアウト回路のばらつき解析は、シミュレーションが非常に重く、検証納期内で十分な解析精度を求められないことが問題になっている。非特許文献２では、性能ばらつきに十分影響があるパラメータのみで性能ばらつきモデルを作ることより、解析精度と時間とのバランスのよいシミュレーションをすることができる。しかしながら、シミュレーションの回数が極端に少ないと、関数とシミュレーションによって得られる各性能値の差によって、関数がシミュレーションと適合しているかを精度よく評価することができない。一方、シミュレーションの回数を多くするには時間がかかる。したがって、関数がシミュレーションと適合しているかを効率よく評価できないという問題点がある。
１つの側面では、本発明は、評価効率の向上を図ることができる検証支援方法、検証支援プログラム、および検証支援装置を提供することを目的とする。
本発明の一側面によれば、集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得し、前記変数の値を与えることにより前記回路の性能値が得られる関数を取得し、取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出し、前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行し、前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する検証支援方法、検証支援プログラム、および検証支援装置が提案される。
本発明の一態様によれば、評価効率の向上を図ることができる。
図１は、検証支援装置による一動作例を示す説明図である。 図２は、検証支援装置のハードウェア構成例を示すブロック図である。 図３は、レイアウト前後の回路例を示す説明図である。 図４は、検証支援装置の機能的構成例を示すブロック図である。 図５は、組み合わせ例を示す説明図である。 図６は、モデル作成用とモデル評価用との区別例を示す説明図である。 図７は、モデル候補の作成例を示す説明図である。 図８は、モデル候補群例を示す説明図である。 図９は、差算出例を示す説明図である。 図１０は、確率の決定例を示す説明図である。 図１１は、期待値の分布例を示す説明図である。 図１２は、適合度の高低例を示す説明図である。 図１３は、検証支援装置による検証支援処理手順の一例を示すフローチャートである。 図１４は、図１３で示した差の算出処理の詳細な説明を示すフローチャートである。 図１５は、図１３で示した期待値の算出処理の詳細な説明を示すフローチャートである。 図１６は、ＡＩＣと本実施の形態との各々による評価の誤差例を示す説明図である。
以下に添付図面を参照して、本発明にかかる検証支援方法、検証支援プログラム、および検証支援装置の実施の形態を詳細に説明する。
図１は、検証支援装置による一動作例を示す説明図である。検証支援装置１００は、設計された回路の検証を支援するコンピュータである。まず、検証支援装置１００は、集積回路製造プロセスのばらつきに関する変数の値と、変数の値に基づく回路のシミュレーションによって得られた回路の性能値と、の異なる複数の組み合わせ１０１−１〜１０１−ｍを取得する。集積回路製造プロセスのばらつきに関する変数は、回路の各素子の特性を示す変数である。例えば、素子がトランジスタであれば、変数はチャネル長、閾値電圧、酸化膜厚などを示す。また、例えば、素子がコンデンサであれば、変数は容量値などを示す。また、例えば、素子が抵抗であれば、変数は抵抗値などを示す。ここで、変数は、パラメータと称する。回路のシミュレーションは、例えば、パラメータを設定した回路を示す回路モデルをＳＰＩＣＥによるシミュレーションとする。また、性能値は、性能値そのものでもよいし、性能値の平均値からの差分でもよい。性能値の平均値は、回路のシミュレーションによって得られた値である。組み合わせ１０１の例では、性能値がＰＥであり、ｋ個のパラメータは、ｘ１〜ｘｋである。
検証支援装置１００は、パラメータの値を与えることにより回路の性能値が得られる関数を取得する。関数は、モデルと称する。例えば、モデルについては、複数取得してもよい。また、検証支援装置１００は、複数の組み合わせ１０１−１〜１０１−ｍのうちの一部の組み合わせの各々に基づいて、複数のモデルを作成する。図１の例では、検証支援装置１００は、（ｍ−ｎ）個の組み合わせ１０１−１〜１０１−（ｍ−ｎ）に基づいて、（ｍ−ｎ）個のモデルＰ１〜Ｐ（ｍ−ｎ）を作成する。
つぎに、検証支援装置１００は、複数の組み合わせ１０１−（ｍ−ｎ＋１）〜１０１−ｍの各々について、組み合わせ１０１に含まれるパラメータの値を取得したモデルＰに与えて得られた性能値と、組み合わせ１０１に含まれる性能値と、の差を算出する。図１では、モデルＰ２を例に挙げる。例えば、検証支援装置１００は、組み合わせ１０１に含まれる性能値の行列から、組み合わせ１０１に含まれるパラメータの値の行列とモデルＰ２の係数行列との演算結果を引き算する。引き算結果がＥ２である。
検証支援装置１００は、ｎ個の組み合わせ１０１−（ｍ−ｎ＋１）〜１０１−ｍの各々について乱数に基づく確率ｐを決定し、決定した確率ｐと、算出した差と、に基づく差の期待値を算出する算出処理を、所定回数Ｍ実行する。確率ｐは、０〜１の間の値である。確率の行列の各行の合計値は１となる。所定回数Ｍについては、ｍ個よりも多い数であり、例えば、検証支援装置１００の利用者によって決定される。そして、検証支援装置１００は、算出処理を所定回数Ｍ実行して算出した各々の期待値に基づいて、シミュレーションとモデルＰとの適合度ＧＦ（Ｇｏｏｄｎｅｓｓ ｏｆ Ｆｉｔ）を算出する。図１の例では、モデルＰ２についての適合度ＧＦが算出される。
これにより、シミュレーションの回数が少なくとも、統計的にモデルＰを評価することが可能な適合度ＧＦが得られ、シミュレーションの回数が少ない場合において、モデルＰがシミュレーションと適合しているかの評価精度の向上を図ることができる。したがって、評価効率の向上を図ることができる。
ここで、設計の対象となる回路がアナログ回路である場合の設計処理手順について簡単に説明する。設計処理の１番目の処理は、回路トポロジを決定するとともに、素子の特性を示すパラメータを決定する処理である。回路トポロジとは、素子のつなぎ合わせ方を示す。以下、素子のつなぎ合わせ方を示す情報を、回路モデルとする。２番目の処理は、１番目の処理にて決定した回路設計を検証し、仕様を満たすか否かを判断する処理である。
３番目の処理は、２番目の処理にて、仕様を満たすと判断された場合、レイアウト処理を行う処理である。レイアウト処理を行うことにより、回路情報にレイアウト寄生素子が含まれる。レイアウト寄生素子は、例えば、レイアウト配線容量や配線抵抗等である。
４番目の処理は、レイアウト後の回路情報に対して、物理検証を行う処理である。物理検証として、例えば、ＤＲＣ（Ｄｅｓｉｇｎ Ｒｕｌｅ Ｃｈｅｃｋ）、ＬＶＳ（Ｌａｙｏｕｔ Ｖｅｒｓｕｓ Ｓｃｈｅｍａｔｉｃ）などがある。
５番目の処理は、物理検証を行った回路情報について、回路の性能値がばらつきの仕様を満たすか否かを判断する処理である。５番目の処理にて、回路の性能値がばらつきの仕様を満たすと判断された回路情報について、製造工程により回路情報に従った回路が製造される。また、ばらつきの仕様を満たすか否かを判断する理由として、プロセスが微細化すると性能がばらつき、ばらつきが大きくなると性能が仕様範囲外となる回路が多くなるので、歩留まりが低下してしまうためである。性能とは、例えば、回路の種類によるが、発振周波数、遅延量といったものである。例えば、シミュレーションで得られる回路の発振周波数の値は１つであるが、実際に製造された回路の発振周波数は、回路ごとに異なる値となり、ばらついた値となる。そこで、５番目の処理を実行することにより、性能値が仕様範囲外となってしまうことを抑えることができる。
性能のばらつきを解析するために、ポストレイアウト回路のばらつきに関するモデルＰを作成して、性能のばらつきの出所を解明することが行われる。性能のばらつきの出所を解明することにより、歩留まりの改善を図ることができる。本実施の形態では、シミュレーションの回数が少数であっても、モデルＰを統計的に評価可能な適合度を得る。
（検証支援装置１００のハードウェア構成例）
図２は、検証支援装置のハードウェア構成例を示すブロック図である。検証支援装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２０１と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２０２と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２０３と、ディスクドライブ２０４と、ディスク２０５と、を有する。検証支援装置１００は、Ｉ／Ｆ（Ｉｎｔｅｒ Ｆａｃｅ）２０６と、入力装置２０７と、出力装置２０８と、を有する。また、各部はバス２００によってそれぞれ接続される。
ここで、ＣＰＵ２０１は、検証支援装置１００の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムなどのプログラムを記憶する。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される記憶部である。ディスクドライブ２０４は、ＣＰＵ２０１の制御にしたがってディスク２０５に対するデータのリード／ライトを制御する。ディスク２０５は、ディスクドライブ２０４の制御で書き込まれたデータを記憶する。ディスク２０５としては、磁気ディスク、光ディスクなどが挙げられる。
Ｉ／Ｆ２０６は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＥＴに接続され、このネットワークＮＥＴを介して他の装置に接続される。そして、Ｉ／Ｆ２０６は、ネットワークＮＥＴと内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０６には、例えばモデムやＬＡＮアダプタなどを採用することができる。
入力装置２０７は、キーボード、マウス、タッチパネルなど利用者の操作により、各種データの入力を行うインターフェースである。また、入力装置２０７は、カメラから画像や動画を取り込むこともできる。また、入力装置２０７は、マイクから音声を取り込むこともできる。出力装置２０８は、ＣＰＵ２０１の指示により、データを出力するインターフェースである。出力装置２０８には、ディスプレイやプリンタが挙げられる。
（レイアウト前後の回路例）
図３は、レイアウト前後の回路例を示す説明図である。ここで、設計の対象回路において、レイアウト前の対象回路は、プレレイアウト回路３０１と称し、レイアウト後の対象回路は、ポストレイアウト回路３０２と称する。
例えば、図３に示すプレレイアウト回路３０１は、トランジスタＭ１＿ｐｒｅと、トランジスタＭ２＿ｐｒｅと、を有する。また、プレレイアウト回路３０１に基づいてレイアウトが行われた後のポストレイアウト回路３０２は、トランジスタＭ１＿ｐｏｓｔと、トランジスタＭ２＿ｐｏｓｔと、の他に、配線のコンデンサＣ１＿ｐｏｓｔと、配線の抵抗Ｒ１＿ｐｏｓｔと、などを有する。
ポストレイアウト回路３０２には、配線に関する素子があるため、プレレイアウト回路３０１に対してポストレイアウト回路３０２の素子数が劇的に増える。また、各素子の特性がばらつく要因には、素子に固有のばらつきと、素子に共通のばらつきと、がある。そのため、ポストレイアウト回路３０２では、パラメータの数が膨大になる。
（検証支援装置１００の機能的構成例）
図４は、検証支援装置の機能的構成例を示すブロック図である。検証支援装置１００は、組み合わせ取得部４０１と、モデル作成部４０２と、モデル取得部４０３と、差算出部４０４と、期待値算出部４０５と、適合度算出部４０６と、決定部４０７と、出力部４０８と、を有する。組み合わせ取得部４０１から出力部４０８の処理は、具体的には、例えば、ＲＯＭ２０２、ＲＡＭ２０３、ディスク２０５などの記憶装置に記憶された検証支援プログラムにコーディングされている。そして、ＣＰＵ２０１が記憶装置から検証支援プログラムを読み出して、検証支援プログラムにコーディングされている処理を実行することにより、組み合わせ取得部４０１から出力部４０８の処理が、実現される。ＣＰＵ２０１が、Ｉ／Ｆ２０６を介してネットワークＮＥＴから検証支援プログラムを読み出してもよい。
組み合わせ取得部４０１は、ポストレイアウト回路３０２の設計に関する変数の値と、変数の値に基づくポストレイアウト回路３０２のシミュレーションによって得られたポストレイアウト回路３０２の性能値と、の異なる複数の組み合わせを取得する。性能値は、性能値そのものであってもよいし、性能値と性能値の平均値との差分値であってもよい。
（組み合わせ例）
図５は、組み合わせ例を示す説明図である。図５の例では、ポストレイアウト回路３０２の性能値として、遅延量を挙げる。Δは、平均値からの差分値を示し、「偏差」と称する。サンプリングデータ群５００には、サンプリングされた性能値の偏差と、複数のパラメータの各々の値の偏差と、を示す。各フィールドに情報が設定されることにより、レコードとして組み合わせ５０１−１〜５０１−ｍが複数登録される。Δｄｅｌａｙ＿ｐｏｓｔのフィールドには、サンプリングされた遅延量の偏差が設定される。ここでのサンプリングはシミュレーションによって得られた値である。パラメータのフィールドには、パラメータの値の偏差が設定される。
パラメータは、例えば、ΔＭ１＿ｐｏｓｔ＿ｖｔｈ、ΔＭ１＿ｐｏｓｔ＿Ｌ、ΔＭ２＿ｐｏｓｔ＿ｖｔｈ、ΔＭ２＿ｐｏｓｔ＿Ｌ、ΔＲ１＿ｐｏｓｔ、ΔＣ１＿ｐｏｓｔなどである。ΔＭ１＿ｐｏｓｔ＿ｖｔｈは、トランジスタＭ１の閾値電圧ｖｔｈを示すパラメータである。ΔＭ１＿ｐｏｓｔ＿Ｌは、トランジスタＭ１のチャネル長Ｌを示すパラメータである。ΔＭ２＿ｐｏｓｔ＿ｖｔｈは、トランジスタＭ２の閾値電圧ｖｔｈを示すパラメータである。ΔＭ２＿ｐｏｓｔ＿Ｌは、トランジスタＭ２のチャネル長Ｌを示すパラメータである。ΔＲ１＿ｐｏｓｔは、抵抗Ｒ１の値を示すパラメータである。ΔＣ１＿ｐｏｓｔは、コンデンサＣ１の値を示すパラメータである。パラメータの値については、乱数によって生成されてもよいし、検証支援装置１００の利用者が設定してもよい。
また、サンプリングされた性能値は、例えば、ＳＰＩＣＥを用いて、ポストレイアウト回路３０２を示す回路モデルへパラメータのフィールドに設定された値をパラメータの値として与えることによるシミュレーションによって得る。
性能値の集合はＰｓと表し、パラメータの値の集合はＸｓと示す。Ｐｓ∈Ｒm×1であり、Ｘｓ∈Ｒm×kである。Ｒは実数を示す。
図６は、モデル作成用とモデル評価用との区別例を示す説明図である。本実施の形態では、Ｃｒｏｓｓ−Ｖａｌｉｄａｔｉｏｎと呼ばれる技術を用いて、複数の組み合わせ５０１のうち、一部の組み合わせ５０１がモデル作成用に用いられ、残余の組み合わせ５０１がモデル評価用に用いられる。
図６の例では、ｍ個の組み合わせ５０１のうち、（ｍ−ｎ）個の組み合わせ５０１がモデル作成用に用いられ、ｎ個の組み合わせ５０１がモデル評価用に用いられる。図６中Ｒは実数を示す。Ｐｓは、ｍ個の組み合わせ５０１に含まれるｍ個の性能値である。Ｘｓは、ｍ個の組み合わせ５０１に含まれるｍ個×ｋ種類のパラメータである。Ｐｓ１は、ｍ個の組み合わせ５０１のうちの（ｍ−ｎ）個の組み合わせ５０１に含まれる（ｍ−ｎ）個の性能値である。Ｘｓ１は、ｍ個の組み合わせ５０１のうちの（ｍ−ｎ）個の組み合わせ５０１に含まれる（ｍ−ｎ）個×ｋ種類のパラメータである。Ｐｓ２は、ｍ個の組み合わせ５０１のうちのｎ個の組み合わせ５０１に含まれるｎ個の性能値である。Ｘｓ２は、ｍ個の組み合わせ５０１のうちのｎ個の組み合わせ５０１に含まれるｎ個×ｋ種類のパラメータである。
より具体的には、例えば、５−Ｆｏｌｄｅｒ Ｃｒｏｓｓ−Ｖａｌｉｄａｔｉｏｎでは、５０個の組み合わせ５０１のうち、４０個の組み合わせ５０１がモデル作成用に用いられ、１０個がモデル評価用に用いられる。
（モデル候補の作成例）
図７は、モデル候補の作成例を示す説明図である。モデル作成部４０２は、取得されたサンプリングデータ群５００に基づいて、Ｓｐａｒｓｉｔｙ特性を利用してモデル候補Ｐを作成する。ここで作成されるモデル候補Ｐは、例えば、性能値と、性能値の平均値と、の偏差を統計的に算出可能なモデルの候補である。Ｓｐａｒｓｉｔｙ特性とは、ポストレイアウト回路３０２の複数のパラメータのうち性能に影響を与えるパラメータがパラメータ全体の極一部であるという特性である。
Ｓｐａｒｓｉｔｙ特性の度合いは、サンプリングデータと性能に影響を与えるパラメータの比によって示すことができる。Ｓｐａｒｓｉｔｙ特性を利用した方法として、例えば、ＬＡＲ（Ｌｅａｓｔ Ａｎｇｌｅ Ｒｅｇｒｅｓｓｉｏｎ）、ＬＡＳＳＯ（Ｌｅａｓｔ Ａｂｓｏｌｕｔｅ Ｓｈｒｉｎｋａｇｅ ａｎｄ Ｓｅｌｅｃｔｉｏｎ Ｏｐｅｒａｔｏｒ）が挙げられる。ＬＡＲについては、例えば、「ＢＲＡＤＬＥＹ ＥＦＲＯＮ、他３名、“ＬＥＡＳＴ ＡＮＧＬＥ ＲＥＧＲＥＳＳＩＯＮ”、Ｔｈｅ Ａｎｎａｌｓ ｏｆ Ｓｔａｔｉｓｔｉｃｓ ２００４、Ｖｏｌ．３２、Ｎｏ．２、４０７−４９９、Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｍａｔｈｍａｔｉｃａｌ Ｓｔａｔｉｓｔｉｃｓ、２００４」を参照。ＬＡＳＳＯについては、例えば、「Ｒｏｂｅｒｔ Ｔｉｂｓｈｉｒａｎｉ、“Ｒｅｇｒｅｓｓｉｏｎ Ｓｈｒｉｎｋａｇｅ ａｎｄ Ｓｅｌｅｃｔｉｏｎ ｖｉａ ｔｈｅ Ｌａｓｓｏ”、Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｒｏｙａｌ Ｓｔａｔｉｓｔｉｃａｌ Ｓｏｃｉｅｔｙ．Ｓｅｒｉｅｓ Ｂ（Ｍｅｔｈｏｄｏｌｏｇｉｃａｌ）、Ｖｏｌｕｍｅ ５８、Ｉｓｓｕｅ １（１９９６）、２６７−２８８」を参照。
例えば、モデル作成部４０２は、パラメータの相関関係によって、性能に影響を与えるパラメータの数を増加させたモデル候補Ｐを順に作成する。係数については、フィッティングによって算出される。性能に影響を与えるパラメータは、発振周波数、遅延量といった性能の種別によって異なる。
例えば、モデル候補Ｐは、係数ａと、パラメータｘと、の乗算結果の和によって表される。例えば、モデル候補Ｐ１は、係数ａ３と、パラメータｘ３と、の乗算のみであるが、他のパラメータについては、係数が０であるため、省略する。例えば、モデル候補Ｐ２は、係数ａ３とパラメータｘ３との乗算結果と、係数ａ５とパラメータｘ５との乗算結果と、の和である。
パラメータの数や係数を増やせば増やすほど、モデル候補Ｐをシミュレーションに適合させることができる。その反面、パラメータや係数がノイズなどの偶発的な変動にも合わせてしまうため、モデル候補Ｐを作成用の組み合わせ５０１以外の組み合わせ５０１には、適合しなくなるというオーバーフィッティングが生じる。偶発的な変動とは、測定対象の構造と無関係な変動である。また、例えば、Ｓｐａｒｓｉｔｙ特性の度合いが大きい、すなわち、係数が０である数が多いほどモデル候補Ｐであるほどシミュレーションと適合する場合に、０でない係数が少ないモデル候補Ｐが生成されると、オーバーフィッティングが生じる。例えば、あるモデル候補Ｐでは、１０００個の係数が０．００１であり、１個の係数が１とする。パラメータについては、ランダムに発生させるため、偶然すべて１になってしまう場合がある。この場合、係数が１であるパラメータが性能に与える影響が最も大きいにも関わらず、０．００１である１０００個の係数の和は１０００×０．００１である。そのため、０．００１である１０００個の係数のパラメータの影響が１である係数のパラメータとなってしまう。そのため、モデル作成部４０２は、複数のモデル候補Ｐを作成する。また、モデル作成部４０２は、組み合わせ５０１の各々について、モデル候補Ｐを作成する。
（モデル候補群例）
図８は、モデル候補群例を示す説明図である。モデル候補群８００は、例えば、ディスク２０５などの記憶装置に記憶される。図８の例では、係数が０であるパラメータは、省略する。例えば、ｎは５であり、モデル候補Ｐは５種類ある。
モデル候補ΔＰ１＿ｐｏｓｔは、ΔＭ１＿ｐｏｓｔ＿ｖｔｈと、ΔＭ２＿ｐｏｓｔ＿ｖｔｈと、の２個のパラメータによって性能値が得られる。モデル候補ΔＰ２＿ｐｏｓｔは、ΔＭ１＿ｐｏｓｔ＿ｖｔｈと、ΔＭ２＿ｐｏｓｔ＿ｖｔｈと、ΔＭ２＿ｐｏｓｔ＿Ｌと、の３個のパラメータによって性能値が得られる。モデル候補ΔＰ５＿ｐｏｓｔは、ΔＭ１＿ｐｏｓｔ＿ｖｔｈと、ΔＭ２＿ｐｏｓｔ＿ｖｔｈと、ΔＲ１＿ｐｏｓｔと、の３個のパラメータによって性能値が得られる。
モデル取得部４０３はモデル候補群８００を取得する。取得形式としては、ディスク２０５などの記憶装置に記憶されたモデル候補群８００を読み出す、入力装置２０７を介してモデル候補群８００の入力を受け付けるなどが挙げられる。
差算出部４０４は、組み合わせ取得部４０１によって取得された複数の組み合わせ５０１の各々について、組み合わせ５０１に含まれる変数の値を取得したモデル候補Ｐに与えて得られた性能値と、組み合わせ５０１に含まれる性能値と、の差を算出する。具体的には、差算出部４０４は、以下式（１）に基づいて算出する。
Ｅｃ＝Ｐｓ２−Ｘｓ２×Ａｃ・・・（１）
Ｐｓ２∈Ｒn×1
Ｘｓ２∈Ｒn×k
上述したように、Ｐｓ２は、ｍ個の組み合わせ５０１のうちのｎ個の組み合わせ５０１に含まれるｎ個の性能値である。上述したように、Ｘｓ２は、ｍ個の組み合わせ５０１のうちのｎ個の組み合わせ５０１に含まれるｎ個×ｋ種類のパラメータである。Ａｃは、ｃ（ｃ＝１〜（ｍ−ｎ））番目のモデル候補Ｐの係数行列である。Ｅｃは、シミュレーションから得られる性能値と、ｃ番目のモデル候補Ｐから得られる性能値と、の差を示す。
図９は、差算出例を示す説明図である。図９の例では、変数の値をモデル候補ΔＰ２＿ｐｏｓｔに与えて得られる性能値と、シミュレーションによって得られる性能値と、の差を示す。
期待値算出部４０５は、複数の組み合わせ５０１の各々について乱数に基づく確率を決定し、決定した確率と、差算出部４０４によって算出された差と、に基づく差の期待値を算出する算出処理を、所定回数実行する。所定回数は、複数の組み合わせ５０１の数よりも多い回数である。所定回数と、差の期待値の数とを、Ｍとする。所定回数は、例えば、利用者によって決定される。所定回数は、例えば、ＲＡＭ２０３やディスク２０５などの記憶装置に記憶されてある。具体的には、期待値算出部４０５は、Ｂａｙｅｓｉａｎ Ｂｏｏｔｓｔｒａｐにより、Ｍ個の差の期待値を算出する。例えば、１０００回などである。期待値は、平均値でもある。Ｂａｙｅｓｉａｎ Ｂｏｏｔｓｔｒａｐでは、シミュレーションによって得られた性能値の頻度をシミュレーションするのではなく、事後確率分布をシミュレーションする。
例えば、期待値算出部４０５は、Ｍ組ｎ個の乱数に基づく確率ＰＯＳＴ（ＰＯＳＴ∈ＲM×n）を決定する。Ｒは実数を示す。つぎに、期待値算出部４０５は、以下式（２）により、Ｍ個の差の期待値Ｅｍｃ（ｅｍｃ１〜ｅｍｃＭ）を算出する。
Ｅｍｃ＝ＰＯＳＴ×Ｅｃ・・・（２）
Ｅｍｃ∈ＲM×1
また、例えば、期待値算出部４０５は、確率ＰＯＳＴについては、Ｍ×ｎの行列を生成せずに、１×ｎの行列を生成し、Ｍ回の重複計算により期待値Ｅｍｃを算出する。これにより、算出時の省メモリ化を図ることができる。
図１０は、確率の決定例を示す説明図である。より具体的には、例えば、期待値算出部４０５は、０から１の間の一様分布に従った（ｎ−１）個の乱数を生成する。期待値算出部４０５は、乱数を小さい順にソートし、順にａ１〜ａ（ｎ−１）とする。ａ０を０に設定し、ａｎを１に設定する。そして、期待値算出部４０５は、以下式（３）をｉがｎ〜１まで繰り返すことにより、確率ｐ１〜ｐｎを得る。確率ｐ１〜ｐｎの合計値は、１となる。
ｐｉ＝ａｉ−ａ（ｉ−１）・・・（３）
例えば、ｎ＝５の場合に、ａ１＝０．２、ａ２＝０．５、ａ３＝０．７、ａ４＝０．８とする。確率ｐ５〜ｐ１は、それぞれｐ５＝ａ５−ａ４＝０．２、ｐ４＝ａ４−ａ３＝０．１、ｐ３＝ａ３−ａ２＝０．２、ｐ２＝ａ２−ａ１＝０．３、ｐ１＝ａ１−ａ０＝０．２となる。確率ｐ５〜ｐ１の合計値は、１となる。そして、期待値算出部４０５は、確率ｐ１〜ｐ５と、差Ｅｃ（ｅ１〜Ｅ５）と、によって、期待値ｅｍｃを算出する。期待値算出部４０５は、乱数を発生し、乱数に基づく確率を決定した後に、期待値を算出するまでの処理をＭ回繰り返す。これにより、期待値算出部４０５は、Ｍ個の差の期待値Ｅｍｃを算出する。
また、適合度算出部４０６は、算出処理を所定回数実行して算出された各々の期待値に基づいて、シミュレーションとモデル候補Ｐとの適合度を算出する。
図１１は、期待値の分布例を示す説明図である。中心極限定理によって、Ｍが十分大きい場合、算出された複数の期待値Ｅｍの分布ｄｎは、正規分布になる。
（適合度の例１）
図１２は、適合度の高低例を示す説明図である。シミュレーションによって得られた性能値と、モデル候補Ｐによって得られた性能値と、の差が０に近いほど、モデル候補Ｐの精度が高い。そのため、算出された複数の期待値Ｅｍの正規分布が、正規分布（０，σ）に近いほど、モデル候補Ｐの精度が高い。
例えば、図１２中、上側の分布ｄ１は、下側の分布ｄ２よりも正規分布Ｎ（０，σ）に近いため、上側の分布ｄ１となるモデル候補Ｐが、下側の分布ｄ２となるモデル候補Ｐよりもシミュレーションとの適合度が高い。
そこで、例えば、適合度算出部４０６は、算出された複数の期待値の正規分布と、正規分布（０，σ）との尤度を適合度として算出する。具体的には、適合度算出部４０６は、以下式（４）に基づいて、期待値Ｅｍの平均値μを算出する。
Figure 0006111880
そして、適合度算出部４０６は、以下式（５）に基づいて、期待値Ｅｍの分散σを算出する。
Figure 0006111880
そして、適合度算出部４０６は、以下式（６）に基づいて、分散σと期待値Ｅｍとにより適合度ＧＦを算出する。
Figure 0006111880
また、モデル候補Ｐの複雑さを考慮する場合には、適合度算出部４０６は、以下式（７）に基づいて、適合度ＧＦを算出してもよい。
Figure 0006111880
（適合度の例２）
また、適合度算出部４０６は、期待値の２乗の平均値を適合度として算出する。この適合度では、平均値が０にどの程度近いかを判断可能である。具体的には、適合度算出部４０６は、以下式（８）に基づいて、適合度ＧＦを算出する。
Figure 0006111880
出力部４０８は、適合度算出部４０６によって算出された適合度を出力する。また、決定部４０７は、モデル候補群８００の中から、適合度に基づいて、モデルを決定する。例えば、決定部４０７は、適合度が最も高いモデル候補Ｐをモデルに決定する。そして、出力部４０８は、決定部４０７による決定結果を出力する。
（検証支援処理手順例）
図１３は、検証支援装置による検証支援処理手順の一例を示すフローチャートである。検証支援装置１００は、ｍ個の性能値とパラメータの値との組み合わせ５０１を取得する（ステップＳ１３０１）。検証支援装置１００は、（ｍ−ｎ）個の組み合わせ５０１と、ｎ個の組み合わせ５０１と、に分ける（ステップＳ１３０２）。
検証支援装置１００は、（ｍ−ｎ）個の組み合わせ５０１に基づき、（ｍ−ｎ）個のモデル候補Ｐを作成する（ステップＳ１３０３）。検証支援装置１００は、ｃ＝１にする（ステップＳ１３０４）。検証支援装置１００は、ｃ≦（ｍ−ｎ）であるか否かを判断する（ステップＳ１３０５）。ｃ≦（ｍ−ｎ）である場合（ステップＳ１３０５：Ｙｅｓ）、検証支援装置１００は、ｃ番目のモデル候補Ｐを選択し（ステップＳ１３０６）、ｎ個の組み合わせ５０１に基づいて、差Ｅｃ（ｅ１〜ｅｎ）の算出処理を行う（ステップＳ１３０７）。検証支援装置１００は、組み合わせ５０１の数が閾値以下であるか否かを判断する（ステップＳ１３０８）。
組み合わせ５０１の数が閾値以下である場合（ステップＳ１３０８：Ｙｅｓ）、検証支援装置１００は、Ｍ個の期待値の算出処理を行う（ステップＳ１３０９）。検証支援装置１００は、期待値に基づいて、適合度を算出する（ステップＳ１３１０）。上述したように、検証支援装置１００は、例えば、式（４）〜式（６）、または式（８）のいずれかに基づいて適合度を算出する。
組み合わせ５０１の数が閾値以下でない場合（ステップＳ１３０８：Ｎｏ）、ＡＩＣ（Ａｋａｉｋｅ’ｓ Ｉｎｆｏｒｍａｔｉｏｎ Ｃｒｉｔｅｒｉｏｎ，赤池情報量基準）により差評価を行う（ステップＳ１３１１）。ステップＳ１３１０、またはステップＳ１３１１のつぎに、検証支援装置１００は、ｃ番目のモデル候補Ｐと適合度とを関連付けて出力する（ステップＳ１３１２）。検証支援装置１００は、ｃ＝ｃ＋１とし（ステップＳ１３１３）、ステップＳ１３０５へ戻る。
ｃ≦（ｍ−ｎ）でない場合（ステップＳ１３０５：Ｎｏ）、検証支援装置１００は、適合度に基づきモデル候補群８００からモデルを決定する（ステップＳ１３１４）。そして、検証支援装置１００は、決定結果を出力し（ステップＳ１３１５）、一連の処理を終了する。
図１４は、図１３で示した差の算出処理の詳細な説明を示すフローチャートである。検証支援装置１００は、Ａｃ＝ｃ番目のモデル候補Ｐの係数行列とする（ステップＳ１４０１）。つぎに、検証支援装置１００は、Ｐｓ２＝ｎ個の組み合わせ５０１に含まれるｎ個の性能値とする（ステップＳ１４０２）。検証支援装置１００は、Ｘｓ２＝ｎ個の組み合わせ５０１に含まれるｎ個のパラメータの値とする（ステップＳ１４０３）。検証支援装置１００は、Ｅｃ＝Ｐｓ２−Ｘｓ２×Ａｃとし（ステップＳ１４０４）、一連の処理を終了する。
図１５は、図１３で示した期待値の算出処理の詳細な説明を示すフローチャートである。検証支援装置１００は、ｊ＝１とする（ステップＳ１５０１）。検証支援装置１００は、ｊ≦Ｍであるか否かを判断する（ステップＳ１５０２）。ｊ≦Ｍである場合（ステップＳ１５０２：Ｙｅｓ）、検証支援装置１００は、０〜１の間の一様分布に従う乱数を（ｎ−１）個生成する（ステップＳ１５０３）。検証支援装置１００は、（ｎ−１）個の乱数を値が小さい順にソートして、ａ１〜ａ（ｎ−１）に設定する（ステップＳ１５０４）。
検証支援装置１００は、ａ０＝０とする（ステップＳ１５０５）。検証支援装置１００は、ａｎ＝１とする（ステップＳ１５０６）。検証支援装置１００は、ｉ＝ｎとする（ステップＳ１５０７）。検証支援装置１００は、ｉ≦１であるか否かを判断する（ステップＳ１５０８）。ｉ≦１である場合（ステップＳ１５０８：Ｙｅｓ）、検証支援装置１００は、ｐｉ＝ｐｉ−ｐ（ｉ−１）とする（ステップＳ１５０９）。そして、検証支援装置１００は、ｉ＝ｉ−１とし（ステップＳ１５１０）、ステップＳ１５０８へ戻る。
一方、ｉ≦１でない場合（ステップＳ１５０８：Ｎｏ）、検証支援装置１００は、ｅｍｊ＝ｐｉ×ｅｉの合計値（ｉ＝１〜ｎ）とし（ステップＳ１５１１）、ステップＳ１５０２へ戻る。また、ｊ≦Ｍでない場合（ステップＳ１５０２：Ｎｏ）、検証支援装置１００は、Ｍ個の期待値Ｅｍ（ｅｍ１〜ｅｍＭ）を出力し（ステップＳ１５１２）、一連の処理を終了する。
また、本実施の形態におけるモデル候補Ｐについては、レイアウト前後の回路の性能の差とポストレイアウト回路３０２のパラメータの値とから、作成された性能の差分を示す差分モデルであってもよい。例えば、本実施の形態において、適合度が最も高いと判定された差分モデルと、プレレイアウト回路３０１の性能を示す関数とから、ポストレイアウト回路３０２の性能を示すモデルが作成されてもよい。
図１６は、ＡＩＣと本実施の形態との各々による評価の誤差例を示す説明図である。例えば、１００個の係数ａのうち、０以外の係数ａが５個であるモデル候補Ｐについての例を挙げる。サンプリングデータ数とは、シミュレーションで得られる性能値の数である。サンプリングデータ数が少ない場合において、本実施の形態によるモデル候補Ｐの評価の誤差は、ＡＩＣによるモデル候補Ｐの評価の誤差よりも小さくなる。
以上説明したように、本実施の形態における検証支援装置は、関数で得た性能値とシミュレーションで得た性能値との差の期待値を、ランダムな確率によって差の数より多い数算出し、各期待値に基づき適合度を算出する。これにより、シミュレーションの回数が少なくとも、関数を統計的に評価可能となる。したがって、シミュレーションの回数が少ない場合において、関数がシミュレーションと適合しているかの評価精度の向上を図ることができる。これにより、評価効率の向上を図ることができる。乱数に基づく確率の合計値は、１となる。また、乱数は、一様分布に従う。これにより、同様の確率が何度も発生するのを防ぐ。
また、期待値の分布は正規分布となる。そのため、検証支援装置は、期待値の分布の統計量に基づいて適合度を算出する。これにより、期待値の分布が差の平均値が０であるか否かを判定することができる。したがって、差の平均値が０に近い分布となる関数を検出することができる。また、検証支援装置は、期待値の２乗の平均値に基づいて適合度を算出する。これにより、差の平均値が０に近い分布となる関数を検出することができる。
なお、本実施の形態で説明した検証支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本検証支援プログラムは、ディスクやＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本検証支援プログラムは、インターネット等のネットワークを介して配布してもよい。
上述した実施の形態に関し、さらに以下の付記を開示する。
（付記１）コンピュータが、
集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得し、
前記変数の値を与えることにより前記回路の性能値が得られる関数を取得し、
取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出し、
前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行し、
前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する、
処理を実行することを特徴とする検証支援方法。
（付記２）前記適合度は、算出した各々の前記期待値の分布の統計量に基づく値であることを特徴とする付記１に記載の検証支援方法。
（付記３）前記適合度は、算出した各々の前記期待値の２乗の平均値に基づく値であることを特徴とする付記１に記載の検証支援方法。
（付記４）前記複数の組み合わせの各々について決定した前記確率は、合計値が１となることを特徴とする付記１〜３のいずれか一つに記載の検証支援方法。
（付記５）前記乱数は、一様分布に従うことを特徴とする付記１〜４のいずれか一つに記載の検証支援方法。
（付記６）コンピュータに、
集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得し、
前記変数の値を与えることにより前記回路の性能値が得られる関数を取得し、
取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出し、
前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行し、
前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する、
処理を実行させることを特徴とする検証支援プログラム。
（付記７）集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得する組み合わせ取得部と、
前記変数の値を与えることにより前記回路の性能値が得られる関数を取得する関数取得部と、
前記組み合わせ取得部が取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を、前記関数取得部が取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出する差算出部と、
前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、前記差算出部が算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行する期待値算出部と、
前記期待値算出部が前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する適合度算出部と、
を有することを特徴とする検証支援装置。
（付記８）集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得し、
前記変数の値を与えることにより前記回路の性能値が得られる関数を取得し、
取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出し、
前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行し、
前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する、
処理をコンピュータに実行させる検証支援プログラムを記録したことを特徴とする記録媒体。
１００ 検証支援装置
１０１−１〜１０１−ｍ，５０１−１〜５０１−ｍ 組み合わせ
３０２ ポストレイアウト回路
４０１ 組み合わせ取得部
４０３ モデル取得部
４０４ 差算出部
４０５ 期待値算出部
４０６ 適合度算出部
４０７ 決定部
５００ サンプリングデータ群
８００ モデル候補群
Ｐ１〜Ｐ（ｍ−ｎ），ΔＰ１＿ｐｏｓｔ〜ΔＰ５＿ｐｏｓｔ モデル候補
ｐ１〜ｐｎ 確率
ａ０〜ａｎ 乱数

Claims (5)

  1. コンピュータが、
    集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得し、
    前記変数の値を与えることにより前記回路の性能値が得られる関数を取得し、
    取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出し、
    前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行し、
    前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する、
    処理を実行することを特徴とする検証支援方法。
  2. 前記適合度は、算出した各々の前記期待値の分布の統計量に基づく値であることを特徴とする請求項１に記載の検証支援方法。
  3. 前記適合度は、算出した各々の前記期待値の２乗の平均値に基づく値であることを特徴とする請求項１に記載の検証支援方法。
  4. コンピュータに、
    集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得し、
    前記変数の値を与えることにより前記回路の性能値が得られる関数を取得し、
    取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出し、
    前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行し、
    前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する、
    処理を実行させることを特徴とする検証支援プログラム。
  5. 集積回路製造プロセスのばらつきに関する変数の値と、前記変数の値に基づく回路のシミュレーションによって得られた前記回路の性能値と、の異なる複数の組み合わせを取得する組み合わせ取得部と、
    前記変数の値を与えることにより前記回路の性能値が得られる関数を取得する関数取得部と、
    前記組み合わせ取得部が取得した前記複数の組み合わせの各々について、前記組み合わせに含まれる前記変数の値を、前記関数取得部が取得した前記関数に与えて得られた性能値と、前記組み合わせに含まれる前記性能値と、の差を算出する差算出部と、
    前記複数の組み合わせの各々について乱数に基づく確率を決定し、決定した前記確率と、前記差算出部が算出した前記差と、に基づく前記差の期待値を算出する算出処理を、前記複数の組み合わせの数よりも多い所定回数実行する期待値算出部と、
    前記期待値算出部が前記算出処理を前記所定回数実行して算出した各々の前記期待値に基づいて、前記シミュレーションと前記関数との適合度を算出する適合度算出部と、
    を有することを特徴とする検証支援装置。
JP2013122787A 2013-06-11 2013-06-11 検証支援方法、検証支援プログラム、および検証支援装置 Expired - Fee Related JP6111880B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013122787A JP6111880B2 (ja) 2013-06-11 2013-06-11 検証支援方法、検証支援プログラム、および検証支援装置
US14/276,493 US9147017B2 (en) 2013-06-11 2014-05-13 Verification support method, recording medium having stored verification support program therein, and verification support apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013122787A JP6111880B2 (ja) 2013-06-11 2013-06-11 検証支援方法、検証支援プログラム、および検証支援装置

Publications (2)

Publication Number Publication Date
JP2014241032A JP2014241032A (ja) 2014-12-25
JP6111880B2 true JP6111880B2 (ja) 2017-04-12

Family

ID=52006618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013122787A Expired - Fee Related JP6111880B2 (ja) 2013-06-11 2013-06-11 検証支援方法、検証支援プログラム、および検証支援装置

Country Status (2)

Country Link
US (1) US9147017B2 (ja)
JP (1) JP6111880B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135210B2 (ja) 1998-04-24 2008-08-20 沖電気工業株式会社 回路設計検証装置
JP2002318829A (ja) * 2001-04-19 2002-10-31 Matsushita Electric Ind Co Ltd 回路シミュレーション方法および回路シミュレーション装置、ならびに、回路シミュレーションプログラムおよびそのプログラムを記録したコンピュータ読取可能な記録媒体
JP2004094402A (ja) 2002-08-29 2004-03-25 Matsushita Electric Ind Co Ltd 遅延シミュレーション用ネットリスト生成システムおよび遅延シミュレーション用ネットリスト生成方法
WO2004059394A2 (en) * 2002-12-30 2004-07-15 Koninklijke Philips Electronics N.V. Determining lithographic parameters to optimise a process window
JP4627674B2 (ja) * 2005-03-24 2011-02-09 株式会社山武 データ処理方法及びプログラム
JP2007108843A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置設計支援方法、半導体装置設計支援システム、半導体装置設計支援プログラム
US7475366B2 (en) * 2006-08-04 2009-01-06 International Business Machines Corporation Integrated circuit design closure method for selective voltage binning
JP4728203B2 (ja) * 2006-11-06 2011-07-20 富士通セミコンダクター株式会社 半導体回路のレイアウト方法、プログラム、設計支援システム
EP2006784A1 (en) * 2007-06-22 2008-12-24 Interuniversitair Microelektronica Centrum vzw Methods for characterization of electronic circuits under process variability effects
CN101785011A (zh) * 2007-06-27 2010-07-21 凯迪斯设计系统公司 利用可制造性模型的鲁棒设计
US8453102B1 (en) * 2010-03-12 2013-05-28 Worldwide Pro Ltd. Hierarchical variation analysis of integrated circuits
JP5671357B2 (ja) * 2011-01-27 2015-02-18 ルネサスエレクトロニクス株式会社 リソグラフィ検証装置およびリソグラフィシミュレーションプログラム
US8515715B2 (en) * 2011-06-17 2013-08-20 International Business Machines Corporation Method, system and program storage device for simulating electronic device performance as a function of process variations
US8601416B2 (en) * 2012-03-15 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of circuit design yield analysis

Also Published As

Publication number Publication date
JP2014241032A (ja) 2014-12-25
US20140365984A1 (en) 2014-12-11
US9147017B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
JP5011830B2 (ja) データ処理方法、データ処理プログラム、該プログラムを記録した記録媒体およびデータ処理装置
US8954910B1 (en) Device mismatch contribution computation with nonlinear effects
JP5590839B2 (ja) ３次元物体モデルの動径関数と動径分布のためのシステム、方法およびプログラム製品
US9836564B1 (en) Efficient extraction of the worst sample in Monte Carlo simulation
JP4627674B2 (ja) データ処理方法及びプログラム
US8813009B1 (en) Computing device mismatch variation contributions
CN116862078A (zh) 一种换电套餐用户逾期的预测方法、系统、装置及介质
JP5098970B2 (ja) リーク電流分布検証支援プログラム、リーク電流分布検証支援装置およびリーク電流分布検証支援方法
JP5966836B2 (ja) 評価支援方法、情報処理装置、及びプログラム
Al-Sabaawi et al. A novel overlapping method to alleviate the cold-start problem in recommendation systems
JP5614297B2 (ja) 指標算出プログラム及び方法並びに設計支援装置
JP5045240B2 (ja) データ分割プログラム、該プログラムを記録した記録媒体、データ分割装置、およびデータ分割方法
JP6111880B2 (ja) 検証支援方法、検証支援プログラム、および検証支援装置
JP5856231B2 (ja) 環境負荷評価装置および環境負荷評価方法
JP7504783B2 (ja) 予測器作成装置、および予測器作成方法
JPWO2021045018A1 (ja) 設計支援システム、設計支援方法およびプログラム
JP7151200B2 (ja) 情報処理装置、部品選定方法および部品選定プログラム
US10853538B2 (en) Model generation system and model generation method
JP6070337B2 (ja) 物理故障解析プログラム、物理故障解析方法および物理故障解析装置
JP6869082B2 (ja) テストケースを選択する計算機及びテストケースの選択方法
US11562110B1 (en) System and method for device mismatch contribution computation for non-continuous circuit outputs
JP6805632B2 (ja) 設計予測装置、設計予測プログラムおよび設計予測方法
JP5988499B2 (ja) Ｇｕｉプログラム自動変更装置、自動変更方法及び自動変更プログラム
Wei et al. Robustness of graph embedding methods for community detection
Gao et al. Tensor robust principal component analysis based on a two-layer Tucker rank minimization model

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees