JP6098251B2 - 二重化システム - Google Patents

二重化システム Download PDF

Info

Publication number
JP6098251B2
JP6098251B2 JP2013051758A JP2013051758A JP6098251B2 JP 6098251 B2 JP6098251 B2 JP 6098251B2 JP 2013051758 A JP2013051758 A JP 2013051758A JP 2013051758 A JP2013051758 A JP 2013051758A JP 6098251 B2 JP6098251 B2 JP 6098251B2
Authority
JP
Japan
Prior art keywords
memory
computer module
duplex system
service
memory copy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013051758A
Other languages
English (en)
Other versions
JP2014178828A (ja
Inventor
布施　さゆり
さゆり 布施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2013051758A priority Critical patent/JP6098251B2/ja
Priority to US14/202,681 priority patent/US9558149B2/en
Publication of JP2014178828A publication Critical patent/JP2014178828A/ja
Application granted granted Critical
Publication of JP6098251B2 publication Critical patent/JP6098251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Hardware Redundancy (AREA)
  • Human Computer Interaction (AREA)

Description

本発明は、二重化システムにかかり、特に、メモリコピー処理を行う二重化システムに関する。
高信頼性、高可用性が要求され、かつ、常にクライアントと通信を行い、通信タイムアウトが許されないようなシステムには、特許文献１に示すような二重化されたコンピュータが用いられている。例えば、アプリケーションサーバ、シンクライアントシステムの仮想PC（Personal Computer）サーバ、製造業の工場での生産管理サーバ、オンライン決済システムなどに、二重化システムが適用される。
このような二重化システムを構成するコンピュータは、システム内にCPU（Central Processing Unit）やメモリ、PCI（Peripheral Component Interconnect）アダプタなど、主要なハードウェアコンポーネントを２つ持ち、それらは専用LSI（Large Scale Integration）及びドライバにより同期している。これにより、二重化システムのOS（Operating System）は、ハードウェアの二重化状態について意識することなく動作している。
そして、二重化システムは、ハードウェアコンポーネントにエラーが発生した場合、そのハードウェアコンポーネントをシステムから切り離し、一時的にもう一方のハードウェアコンポーネントのみで動作を継続する（この状態を縮退状態と呼ぶ）。その後、切り離されたハードウェアコンポーネントは初期化され、再度システムへの組み込みが行われる。問題なく組み込みが完了すれば、システムは二重化状態に復帰する。
特開２００９−２４５０１５号公報
ここで、上述したように、システムが二重化の状態では、特にアプリケーションやOSの動作に問題はないが、ハードウェアコンポーネントをシステムに組み込む処理の際には、当該システムへ影響を与える場合がある。具体的に、CPUの組み込み時には、主系及び副系の両系のメモリを同期させるために、主系から副系へメモリのコピーを行う。ところが、システムが常に使用していて常時変更が行われるメモリ領域については、一時的にシステムの動作を停止してコピー行う場合がある。すると、コピー処理中に他のコンピュータとの通信が途切れ、情報処理サービスを提供している接続中のクライアントコンピュータにて通信タイムアウトが発生する場合があり、アプリケーションプログラムの実行に支障をきたす可能性がある。通常のシステムであれば、サーバ、クライアントの両方のコンピュータにおいてTCPタイムアウト値の調整によりタイムアウトを回避することは可能であるが、二重化システムは、その特性から信頼性や可用性を求められるシステムへ適用されるため、サーバのみで対処する方が望ましい。
このため、本発明の目的は、上述した課題である、一時的にシステムの動作が停止してしまう、という問題を解決することができる二重化システムを提供することにある。
本発明の一形態である二重化システムは、
所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムであって、
前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行うメモリコピー手段と、
前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行する代替処理手段と、
前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリと、を備え、
前記メモリコピー手段は、前記共有メモリを前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
という構成を取る。
本発明の他の形態であるプログラムは、
所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムに、
前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行うメモリコピー手段と、
前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行する代替処理手段と、
前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリと、を実現させると共に、
前記メモリコピー手段は、前記共有メモリを前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
ことを実現させるためのプログラムである。
本発明の他の形態である二重化方法は、
所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムによる二重化方法であって、
前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行い、
前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行し、
前記メモリコピー処理は、前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリを、前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
という構成を取る。
本発明は、以上のように構成されることにより、一時的にシステムの動作が停止してしまうことを抑制でき、信頼性の高い二重化システムを提供することができる。
本発明の実施形態１における二重化システムのハードウェアの構成を示すブロック図である。 図１に開示した二重化システムの構成を示す機能ブロック図である。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 図２に開示した二重化システムの動作を示すフローチャートである。 本発明の実施形態２における二重化システムの構成を示す機能ブロック図である。 図９に開示した二重化システムの動作を示すフローチャートである。 図９に開示した二重化システムの動作を示すフローチャートである。 本発明の実施形態３における二重化システムの構成を示す機能ブロック図である。 図１１に開示した二重化システムの動作を示すフローチャートである。 図１１に開示した二重化システムの動作を示すフローチャートである。 図１１に開示した二重化システムの動作を示すフローチャートである。 図１１に開示した二重化システムの動作を示すフローチャートである。
＜実施形態１＞
本発明の第１の実施形態を、図１乃至図８を参照して説明する。図１乃至図２は、二重化コンピュータの構成を示す図であり、図３乃至図８は、二重化コンピュータの動作を示す図である。
本実施形態における二重化コンピュータ１（二重化システム）は、図１に示すように、CPU（Central Processing Unit）、メモリ、HDD（Hard disk drive）、PCI（Peripheral Component Interconnect）アダプタ等、コンピュータを構成する主要なハードウェアを二重に有して構成されている。つまり、二重化コンピュータ１は、各ハードウェアを有して構成されるコンピュータモジュール（Ａ，Ｂ）（第一コンピュータモジュール、第二コンピュータモジュール）を二重に備えている。
そして、本実施形態における二重化コンピュータ１は、ハードウェアの縮退状態から二重化状態へ復帰する際に行うメモリコピー中に、OS（Operating System）に代わり、一時的に簡易的なTCP/IP処理を行うよう構成されている。特に、二重化システム１は、OSの通信処理に関連する制御データと実行イメージを配置するメモリコピーの対象とならないメモリ領域（共有メモリ）を持ち、メモリコピー開始時に、このメモリ領域に代替処理をロードすることにより実現する。以下、二重化コンピュータの具体的な構成について説明する。
図２は、二重化コンピュータ１が備えるCPUにプログラムが組み込まれることによって構築された機能ブロックを図示した構成図である。この図に示すように、二重化コンピュータ１は、自身の制御を行うOS１０を備えると共に、二重化コンピュータ１自身が提供する情報処理サービスの少なくとも一部の処理を行う通信アプリケーション１１を備えている。
また、二重化コンピュータ１は、二重化制御処理部１２を備えている。二重化制御処理部１２は、まず、CPUなどのハードウェアにエラーが発生した場合、そのハードウェアをシステムから切り離して、一時的にもう一方のハードウェアのみで動作を継続するよう制御する。また、二重化制御処理部１２は、その後、切り離されたハードウェアが初期化され、再度システムへ組み込み、システムが二重化状態に復帰するよう制御する二重化処理を実行する。なお、以下では、コンピュータモジュールＡのCPUにエラーが発生し、当該CPUがシステムに再度組み込まれた場合を例示して説明する。
また、上記二重化制御処理部１２は、上述したようにCPUがシステムに組み込まれる二重化処理の際に呼び出すメモリコピー処理を実行する機能（メモリコピー手段）（図示せず）を備えている。このメモリコピー処理は、切り離されていたコンピュータモジュールＡのCPUが組み込まれた際に、コンピュータモジュールＢのメモリ領域内のデータを、組み込まれたコンピュータモジュールＡのメモリ領域にコピーする処理を行う。そして、このメモリコピー処理は、コンピュータモジュールＢのCPUによって実行される。
また、二重化コンピュータ１は、上記メモリコピー処理にて割り込みにより呼び出される簡易ＴＣＰ／ＩＰ切り替え処理と、同時にメモリコピー処理にて割り込みにより呼び出される待ち合わせ処理と、を実行する機能を備えている。また、二重化コンピュータ１は、上記メモリコピー処理中に、OS１０によるTCP/IP処理を代替する簡易TCP/IP処理を実行する簡易ＴＣＰ／ＩＰ処理部１４（代替処理手段）を備えている。さらに、二重化コンピュータ１は、ネットワークデバイスからパケットを読み込むIPパケット入力処理と、TCP処理を行う簡易TCP処理と、を実行する機能を備えている。なお、図２に示すデバイスドライバ、IP処理部、TCP処理部は、OS１０が備える機能である。
また、本実施形態における二重化コンピュータ１は、上記メモリコピー処理、簡易TCP/IP切り替え処理、待ち合わせ処理、簡易TCP/IP処理にて参照可能で、かつ、メモリコピー処理によるメモリコピーの対象外となる共有メモリを備えている。つまり、共有メモリ内に格納されたデータは、モジュールＡのCPUが組み込まれた際に実行されるメモリコピー処理の際に、モジュールＢからモジュールＡにコピーされる対象から除外されている。
上記共有メモリは、例えば、図２に示すTCP/IP処理用メモリ領域１３である。そして、共有メモリは、さらに、「遅延コピー対象領域」と「対象外領域」とを備えている。「遅延コピー対象領域（遅延コピー領域）」は、通常はOS１０のTCP/IP処理にて使用され、TCP/IP制御データが格納される。例えば、モジュールＡのCPUが切り離されているときには、モジュールＢのCPUがアクセス可能であり、実行する情報処理サービスの一部である通信処理の情報であるTCP/IP制御データを、共有メモリの「遅延コピー対象領域」に格納する。また、この「遅延コピー対象領域」は、簡易TCP/IP処理部１４からも参照可能であり、当該簡易TCP/IP処理部１４で処理されたTCP/IP制御データやIPパケット用バッファが格納される。そして、「遅延コピー対象領域」は、メモリコピー処理によるメモリコピー処理が完了した後に、遅延して、モジュールＢからモジュールＡにコピーされる。なお、「遅延コピー対象領域」の遅延コピー処理は、二重化制御処理部１２に設けられた遅延コピー処理機能（遅延コピー手段）で行う。
また、上記共有メモリの「対象外領域」は、上記メモリコピー中に動作するプログラムの実行コードやCPUレジスタ情報等、コピー中のみ必要なデータが格納される。このため、「記憶外領域」内のデータは、上記メモリコピー処理中のみならず、いかなる場合であってもコピーが行われない。
ここで、上述した構成におけるメモリコピー処理の内容について、具体的に説明する。まず、通常、メモリコピー処理時は、メモリコピーのプロセスによって二重化コンピュータ１の１つのCPUは占有され、残りのCPUはスリープ状態となる。例えば、上述したようにモジュールＡが組み込まれた場合には、モジュールＢに装備されている１つのCPUがメモリコピー処理を実行し、当該モジュールＢに装備されている他のCPUがスリープ状態となる。このため、本発明では、メモリコピー処理中に、当該メモリコピー処理を実行していない他のCPUを使用して、一時的にOS１０のTCP/IP処理を代替するようにする。なお、この例では、モジュールＢが複数のCPUを備えていることとする。
具体的に、メモリコピー処理時は、メモリの更新が発生してはならないため、アプリケーション１１やOS１０の動作は停止する。よって、他のCPUで実行される処理は、OS１０のTCP/IP処理そのものではないため、代替した間のTCP/IP制御ブロックの更新データや送受信データバッファを引き継ぐことは、非常に困難である。そのため、OS１０のTCP/IP処理が使用する制御データは、代替処理からも参照可能なメモリ領域に格納するようにする。このメモリ領域は、上述した共有メモリの「遅延コピー対象領域」であり、上述したようにシステムを停止して行うメモリコピーの対象外とし、システム停止中も更新が可能である。
また、メモリコピー処理中は、二重化コンピュータによって提供される情報処理サービスに伴う受信データの到着を、OS１０にかわって代替処理がユーザプログラムへ通知することはできない。よって、代替処理が対応可能な処理は限定される。すなわち、二重化コンピュータ１に到着した通信データに対してユーザデータの受信やユーザプログラムへの通知は行わず、到着した通信データに対するセッションを維持する処理のみを行う。
上述したメモリコピー処理中に行うTCP/IP代替処理（簡易TCP/IP処理）の概略は、以下の通りである。まず、OS１０のTCP/IP通信処理では、ネットワークドライバから通信パケットをIPパケットキューを介して入手するが、TCP/IP代替処理も同様に動作する。そして、キュー上のＩＰパケットをすべて処理した場合、TCP/IP代替処理は、ネットワークドライバに代わりネットワークデバイス（NIC: Network Interface Card）から直接イーサネットパケットを入手する。
通信パケットの処理については、通常、OS１０のTCP処理は、パケットの到着時にTCP制御フラグに応じてタイムアウトタイマのリセットやアプリケーションへの通知、ウィンドウサイズの調整等を行う。一方、TCP/IP代替処理においては、データの受け入れやアプリケーションに通知が必要な処理は行わない。つまり、二重化コンピュータ１に到着した受信データでそのコネクションが確立済または確立待ち状態で、ACKでの応答が必要なものについて対応する。そして、クローズ待ち状態については対応しない。
また、TCP/IP代替処理では、RESET要求やFIN要求については、いずれもコネクションの切断要求であるため、処理を行わない。さらに、受信データにPSHフラグやURGフラグがセットされていた場合についても、アプリケーションへの即時通知が必要であるため対応しない。よって、TCP/IP代替処理においては、ESTABLISHED状態でのACK応答とLISTEN、SYS_RCVD、SYS_SENT状態でのコネクション確立処理を行う。処理を行わない受信セグメントについては、メモリコピー終了後、本来のTCPプロセスにより処理可能となるようIPキューへつなげておく。
ACK応答が必要な場合、二重化コンピュータがデータを受信してもデータを受け取れないため、TCP/IP代替処理は、確認応答番号に受信したセグメントのシーケンス番号をセットし、ウィンドウサイズを0にしたACKセグメントを送信する。ただし、コネクション確立時のSYN要求に対するACK応答の場合、受信したセグメントのシーケンス番号を送信すると相手側のセグメントチェックでエラーになるため、シーケンス番号＋１を確認応答番号として送信する。これにより送信側は暫く送信を停止するがコネクションは維持される。通信の再開はクライアントからのウィンドウサイズチェックを待つ。
以上のように、本発明においては、二重化コンピュータ１におけるハードウェアの組み込み処理時において、一時的に停止する情報処理サービスの一部である通信処理を、セッション維持のみの簡易処理にて行っている。これにより、情報処理サービスに伴うクライアント側コンピュータとの通信状態を維持し、ネットワークタイムアウトを回避することができる。
次に、本発明における二重化コンピュータ１の具体的な動作を、図３乃至図８のフローチャートを参照して説明する。
まず、図３Ａに示す二重化処理では、二重化コンピュータ１がCPUの縮退状態から二重化状態に復帰する際に、MTBFチェックを行う（ステップＳ１）。そして、チェックした値がしきい値内であれば、組み込み対象のCPUのハードウェア診断を動作させ（ステップＳ２）、問題なければ（ステップＳ３：Ｙｅｓ）、稼働中のCPUに対して割り込みを発生させ、割り込みテーブル上に登録されたメモリコピー処理を呼び出す（ステップＳ４）。
この割り込みハンドラーである図３Ｂに示すメモリコピー処理は、実行モードを特権モードへ移行し（ステップＳ１１）、次にCPUのレジスタ情報をメモリコピー対象外のメモリ領域に退避する（ステップＳ１２）。さらに、メモリコピー処理の実行コードも同メモリ領域にコピーし（ステップＳ１３）、他のCPUに対して割り込み命令を実行する（ステップＳ１４）。
メモリコピー処理は、その後、メモリコピー指示をLSIに対して行い定期的に完了確認を行う（ステップＳ１５）。実際のメモリコピーは、LSIがCPUを介さず、直接メモリにアクセスして行う。この間、CPUは、高プライオリティのモードで動作しており、処理中は他の割り込み処理は動作できない。メモリコピー処理は、LSIに対してメモリのコピーが完了か問い合わせ（ステップＳ１６）、メモリコピーが完了すると（ステップＳ１６：Ｙｅｓ）、共有メモリ内のメモリコピーステータスのフラグをOFFにセットする。その後、CPUレジスタ情報を復帰し（ステップＳ１７）、実行モードを元の通常モードへ戻す（ステップＳ１８）。
上述したメモリコピー処理のステップＳ１４に示すように、メモリコピー処理を実行していない他のCPUは、割り込みにより図４Ａに示す簡易TCP/IP切り替え処理が呼び出される。また、メモリコピーを実行しているCPUは、図４Ｂに示す待ち合わせ処理が呼び出される。
図４Ａに示す簡易TCP/IP切り替え処理は、実行モードを特権モードへ移行しレジスタ情報を退避した後（ステップＳ２１，Ｓ２２，Ｓ２３）、簡易TCP/IP処理を行う（ステップＳ２４）。そして、簡易TCP/IP切り替え処理は、簡易TCP/IP処理が終了すると、CPUレジスタ情報を復帰し（ステップＳ２５）、実行モードを通常モードへ戻す（ステップＳ２６）。
また、図４Ｂに示す待ち合わせ処理も同様に、実行モードを特権モードへ移行しレジスタ情報を退避した後（ステップＳ３１，Ｓ３２，Ｓ３３）、共有メモリ上のメモリコピーフラグを定期的に参照する（ステップＳ３４）。完了フラグがONになると（ステップＳ３４：Ｙｅｓ）、CPUレジスタ情報を復帰し（ステップＳ３５）、実行モードを通常モードへ戻す（ステップＳ３６）。
上記図４ＡのステップＳ２４で呼び出される簡易TCP/IP処理は、まず、IPパケットキューにあるパケットについて、TCP、IP相当の処理を行う。そして、パケットキューのデータがなくなったら、ネットワークアダプタから受信パケットの読み込みを行うパケット入力処理を行う。
具体的に、図５Ａに示すように、まず、簡易TCP/IP処理は、メモリコピー中である場合には（ステップＳ４１：Ｎｏ）、OSのTCP/IP処理によるＩＰパケットキューのカレントポインターを引き継ぎ（ステップＳ４２：Ｙｅｓ）、IPパケットキューから未処理のパケットを取り出す（ステップＳ４４）。パケットの宛先IPアドレスが二重化コンピュータであり（ステップＳ４５：Ｙｅｓ）、プロトコルタイプがTCPであった場合（ステップＳ４６：Ｙｅｓ）、簡易TCP処理を行う（ステップＳ５０）。
プロトコルタイプがTCPでなかった場合（ステップＳ４６：Ｎｏ）、メモリコピー完了後にOSで処理を行うよう、再度IPパケットキューにつなぐ（ステップＳ４７）。このとき、処理済のIPパケットがある場合には（ステップＳ４８：Ｙｅｓ）、IPパケットの先頭番号を記録しておき、再度処理を行わないようにする（ステップＳ４９）。
ステップ４４でIPパケットキューから取り出したパケットの宛先IPアドレスが異なる場合は（ステップＳ４５：No）、処理を行わず、次のパケットの処理を行う。この時、共有メモリ上のメモリコピーフラグを参照し、完了フラグがONである場合（ステップＳ４１：Ｙｅｓ）、処理を終了する。また、IPパケットキューが空になったら、簡易TCP/IP処理は、IPパケット入力処理を実行する。
図５Ｂに示すIPパケット入力処理は、メモリコピー中である場合には（ステップＳ６１：Ｎｏ）、ネットワークアダプタから新たな受信データを読み込む（ステップＳ６２：Ｙｅｓ，ステップＳ６３）。そして、まず、パケットの宛先MACアドレスがネットワークアダプタのMACアドレスであるか確認し（ステップＳ６４：Ｙｅｓ）、次に宛て先IPアドレスが二重化コンピュータのIPアドレスであるか確認する（ステップＳ６５：Ｙｅｓ）。さらにプロトコルタイプがTCPであれば（ステップＳ６６：Ｙｅｓ）、簡易TCP処理を行う。
プロトコルタイプがTCP以外である場合（ステップＳ６６：Ｎｏ）、IPパケット用バッファを共有メモリ上に確保し（ステップＳ６８）、イーサネットヘッダを削除したIPパケットを格納する。その後、IPパケットキューに登録する（ステップＳ６９）。なお、IPパケット入力処理は、ドライバ処理、ＩＰ処理、TCP処理をシリアルに一括して行い、１パケットの処理が完了するまでOSへ制御を戻さない。そのため、ネットワークアダプタから読み込みかつ処理対象のパケットについては、IPパケットキューへの登録は行わない。TCP/IPネットワークアダプタが受信したパケット受信データが処理対象でない場合（ステップＳ６４：Ｎｏ，Ｓ６５：Ｎｏ）や簡易TCP処理が完了したら、次のパケットの処理を行う。その際、メモリコピーが完了しているか共有メモリ上のメモリコピーフラグを参照し、完了フラグがONである場合（ステップＳ６１：Ｙｅｓ）、処理を終了する。
図６に示す簡易TCP処理は、TCP制御ブロックを参照して、TCPパケットに対応するコネクションを検索する（ステップＳ７１）。コネクション情報が存在しない場合は、コネクションがCLOSE状態であるため、処理を終了する。次に、TCPパケットのヘッダ情報の制御フラグをチェックし、制御フラグにRESETやFINフラグがONになっていた場合も（ステップＳ７２：Ｙｅｓ，ステップＳ７３：Ｙｅｓ）、処理を終了する。
次に、TCP制御ブロックのコネクション情報をチェックし、そのTCBステータスによりそれぞれの処理を行う（ステップＳ７２：Ｎｏ，Ｓ７３：Ｎｏ）。まず、コネクションの確立待ちの状態のものを選別する。TCBステータスがLISTENである場合は（ステップＳ７４：Ｙｅｓ）、Passiveオープン処理1（ステップＳ７５）、SYS_SENTである場合は（ステップＳ７６：Ｙｅｓ）Activeオープン処理（ステップＳ７７）を行う。また、TCBステータスがSYN_RECEIVEDである場合は（ステップＳ７８：Ｙｅｓ）Passiveオープン処理2を行う（ステップＳ７９）。
次に、TCBステータスがESTABLISHEDである場合（ステップＳ８０：Ｙｅｓ）、ACK作成処理を行う（ステップＳ８１）。処理を行わない受信セグメントについては、メモリコピー終了後に本来のTCPプロセスにより処理可能となるようIPキューへつなげておく。また、受信データにPSHフラグやURGフラグがセットされていた場合については処理を行わない。
図７Ａに示すPassiveオープン処理１では、制御フラグのSYNがONであれば（ステップＳ９１：Ｙｅｓ）、TCP制御ブロックに通信相手のIPアドレス、ポート番号、シーケンス番号、ローカルの初期シーケンス番号等をセットして、コネクション確立の準備を行う（ステップＳ９２，Ｓ９３）。さらに、相手側にACKで応答するために、送信用のTCPヘッダ領域を共有メモリ上に確保し初期化を行う（ステップＳ９４）。その後、TCBステータスをSYN_RECEIVEDに変更し（ステップＳ９５）、ACKパケット処理を行う（ステップＳ９６）。
図７Ｂに示すPassiveオープン処理２は、TCBステータスがSYN_RECEIVEDの場合の処理を行う。まず、制御フラグのACKがONになっている場合（ステップＳ１０１：Ｙｅｓ）、TCPパケットの確認応答番号が正しいか調べ、問題なければ（ステップＳ１０２：Ｙｅｓ）、TCBステータスをESTABLISHEDに変更する（ステップＳ１０３）。
図７Ｃに示すActiveオープン処理は、制御フラグのSYNとACKがONである場合（ステップＳ１１１：Ｙｅｓ，Ｓ１１２：Ｙｅｓ）、TCPパケットの確認応答番号が正しいか調べる。問題なければ（ステップＳ１１３：Ｙｅｓ）、ソケットを確立し（ステップＳ１１４，Ｓ１１５）、TCBステータスをESTABLISHEDに変更し（ステップＳ１１６）、ACKパケット作成処理を行う（ステップＳ１２０）。ACKのみセグメントの場合ESTABLISHED状態に遷移する。
図８Ａに示すACKパケット作成処理は、TCBヘッダの制御フラグのACKをONにし（ステップＳ１３１）、さらにウィンドウサイズに0をセットする（ステップＳ１３２、Ｓ１３３，Ｓ１３４）。TCBステータスがSYN_RECEIVEDの場合（ステップＳ１３５：Ｙｅｓ）、確認応答番号には受信したシーケンス番号＋１の値をセットし（ステップＳ１３７）、それ以外の場合は受信したシーケンス番号をセットする（ステップＳ１３６）。その後、OUTPUT処理を実行する（ステップＳ１３８）。
図８Ｂに示すOUTPUT処理では、イーサネットパケットを作成し（ステップＳ１４１、Ｓ１４２，Ｓ１４３）、ネットワークアダプタがアイドル状態であれば（ステップＳ１４４：Ｙｅｓ）、ネットワークアダプタのバッファへ転送する（ステップＳ１４５：Ｙｅｓ）。
以上のように、本実施形態における二重化コンピュータ１では、CPUの組み込み動作時に発生するクライアントコンピュータのTCP/IPタイムアウトを回避することができる。なお、上述した簡易TCP/IP処理を行う簡易TCP/IP処理部１４は、管理用コントローラ、仮想ハイパ−バイザなどOS以外のコンポーネントにも配置でき、あらゆる構成の二重化コンピュータへの応用が可能である。
＜実施形態２＞
次に、本発明の第２の実施形態を、図９乃至図１０を参照して説明する。図９は、二重化コンピュータの構成を示す図であり、図１０は、その動作を示す図である。
本実施形態における二重化コンピュータ１では、図９に示すように、簡易TCP/IP処理部１４を二重化コンピュータのOS１０内部ではなく、ハードウェアやOS１０の監視を行う演算装置である管理用コントローラ２０に構築する構成も可能である。つまり、簡易TCP/IP処理は、メモリコピー処理を行っているCPU以外のCPUで動作することが必要であるが、これは管理コントローラで代替することでも可能である。ただし、管理コントローラ２０のOS空間と二重化コンピュータ１のOS空間は異なるものであるため、通信や制御データが格納される共有メモリ領域１３，２１は、両者が参照可能とする必要があり、また、管理コントローラ２０内のメモリ空間に、あらかじめ転送しておく必要がある（図９の矢印参照）。なお、管理用コントローラ２０は、通常は、専用の管理用NICを使用し監視用端末等との通信を行っている。
そして、本実施形態においては、その他の構成や動作は、上述した実施形態１の場合と同様である。つまり、二重化処理と簡易TCP/IP処理から呼び出される処理は、実施形態１と同様である。ここで、TCP/IP処理を管理用コントローラ２０へ切り替える際の処理の概要を、図１０を参照して説明する。
二重化処理から呼び出された図１０Ａに示すメモリコピー処理は、まず、実行モードを特権モードへ移行し（ステップＳ１５１）、次にCPUのレジスタ情報をメモリコピー対象外のメモリ領域に退避する（ステップＳ１５２）。さらに、メモリコピー処理の実行コードも同メモリ領域にコピーし（ステップＳ１５３）、他のCPUに対して割り込み命令を実行する（ステップＳ１５４）。
その後、管理用コントローラ２０へ簡易TCP/IP処理切り替えを通知する（ステップＳ１５５）。メモリコピーを行うCPUは、その後、メモリコピー処理指示をLSIに対して行い（ステップＳ１５６）、定期的に完了確認を行う（ステップＳ１５７）。
メモリコピーが完了すると（ステップＳ１５７：Ｙｅｓ）、共有メモリ内のメモリコピーステータスのフラグをOFFにセットし（ステップＳ１５８）、管理用コントローラ２０へ簡易TCP/IP処理切り替えを通知する（ステップＳ１５９）。その後CPUレジスタ情報を復帰し（ステップＳ１６０）、実行モードを元の通常モードへ戻す（ステップＳ１６１）。
図１０Ｂに示す簡易TCP/IP切り替え処理は、二重化コンピュータ１から通知を受けると、TCP制御データを管理コントローラ２０のメモリにDMA転送する（ステップＳ１７１）。その後、管理用コントローラ２０から運用NICにアクセス可能とするため、運用LANの設定を有効化し（ステップＳ１７２）、簡易TCP/IP処理を呼び出す（ステップＳ１７３）。メモリコピー処理が完了し、簡易TCP/IP処理が終了すると、簡易TCP/IP切り替え処理は管理用コントローラ２０の運用LANの設定を無効化し（ステップＳ１７４）、TCP制御データをメモリへ転送し（ステップＳ１７５）、処理を終了する。
＜実施形態３＞
次に、本発明の第３の実施形態を、図１１乃至図１３を参照して説明する。図１１は、二重化コンピュータの構成を示す図であり、図１２乃至図１３は、その動作を示す図である。
本実施形態における二重化コンピュータ１では、図１１に示すように、二重化コンピュータ１をソフトウェア機能により実現するものである。これは、２台のコンピュータを仮想化し、仮想マシンを二重化している。すなわち、２台のコンピュータを高速通信ケーブルで接続し、定期的に一方の仮想マシンのCPUコンテキスト、メモリの内容等を、もう一方のコンピュータにコピーすることにより同期をとっている。
そして、仮想マシン同士のコピー機能は、ハイパーバイザー層に配置されている。仮想マシンは仮想NICを持ち、これはハイパーバイザー層の仮想ブリッジにより、物理NICとの紐付けが行われている。仮想ブリッジは、物理NICが受信した通信データを紐付けられている仮想マシンに振り分け、また仮想マシンから送信された通信データを対応する物理NICへ渡す。
本実施形態におけるソフトウェア方式の二重化コンピュータは、通常動作時の同期処理においては、メモリのコピーは差分のみであるため極めて短時間で終了する。しかし、起動時や障害等で片系となった場合から復旧する際には、仮想マシンのメモリ全領域のコピーを行う。本実施形態においては、仮想NICの代替として、ハイパーバイザー層に簡易TCP/IP処理部を配置する。メモリコピー時、仮想ブリッジは、物理NICが受信した通信データを仮想マシンの仮想NICのかわりに簡易TCP/IP処理部へ通知する。
そして、本実施形態における二重化コンピュータ１は、図１１に示すように、２台のコンピュータの同期を行う二重化処理と、二重化処理から呼び出される簡易TCP/IP切り替え処理と、メモリコピー中に仮想マシンのTCP/IP処理を代替する簡易TCP/IP処理と、を行う機能を有すると共に、簡易TCP/IP処理と仮想マシンが参照可能でかつメモリコピー対象外の共有メモリを備える。二重化処理と簡易TCP/IP処理から呼び出される処理は、上述した実施形態と同様である。仮想マシンのTCP/IP処理を簡易TCP/IP処理へ切り替える際の処理の概要は、以下である。
図１２Ａに示す二重化処理は、仮想マシンを一時停止し（ステップＳ１８１：Ｙｅｓ，Ｓ１８２，Ｓ１８３）、簡易TCP/IP切り替え処理を行う（ステップＳ１８４）。その後、メモリコピー用ネットワークカードへメモリコピー処理指示を行い（ステップＳ１８５）、定期的に完了確認を行う（ステップＳ１８５）。
メモリコピーが完了すると（ステップＳ１８６：Ｙｅｓ）、共有メモリ内のメモリコピーステータスの完了フラグをONにして（ステップＳ１８７）、仮想マシンを再開する（ステップＳ１８８）。
図１２Ｂに示す簡易TCP/IP切り替え処理は、仮想ブリッジへ簡易TCP/IP処理への切り替えを通知後（ステップＳ１９１）、簡易TCP/IP処理を呼び出し（ステップＳ１９２）、簡易TCP/IP処理の終了後、仮想ブリッジへ切り替え完了を通知する（ステップＳ１９３）。
仮想ブリッジは、図１３Ａに示すように、メモリコピー中は、通信パケットの受信を仮想マシンではなく簡易TCP/IP処理へ通知する（ステップＳ２０１：Ｙｅｓ，Ｓ２０２）。
また、簡易TCP/IP処理は、図１３Ｂに示すように動作する。本実施形態においては、仮想ブリッジより下位の処理は動作可能であるため、簡易TCP/IP処理は、NICではなく仮想ブリッジから受信パケットを読み込む（ステップＳ２１３）。また、ACKパケットの送信要求も仮想ブリッジに対して行う。仮想マシンが複数動作している場合、仮想マシン毎に簡易TCP/IP処理を動作させる。
＜付記＞
上記実施形態の一部又は全部は、以下の付記のようにも記載されうる。以下、本発明における二重化システム、プログラム、二重化方法の構成の概略を説明する。但し、本発明は、以下の構成に限定されない。
（付記１）
所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムであって、
前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行うメモリコピー手段と、
前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行する代替処理手段と、
前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリと、を備え、
前記メモリコピー手段は、前記共有メモリを前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
二重化システム。
（付記２）
付記１に記載の二重化システムであって、
前記メモリコピー処理の終了後に、前記共有メモリ内のデータを、二重化システムに組み込まれた前記第一コンピュータモジュールにコピーする遅延コピー手段を備えた、
二重化システム。
（付記３）
付記２に記載の二重化システムであって、
前記共有メモリは、前記遅延コピー手段にてコピーされるデータを格納する遅延コピー領域と、少なくとも前記メモリコピー処理を実行するプログラムが展開され、格納されるデータが前記遅延コピー手段にてコピーされないコピー対象外領域と、を備え、
前記代替処理手段は、前記サービス代替処理によるデータを前記共有メモリの前記遅延コピー領域に格納する、
二重化システム。
（付記４）
付記１乃至３のいずれかに記載の二重化システムであって、
前記代替処理手段は、二重化システムと、当該二重化システムが提供する情報処理サービスを利用するユーザのユーザ端末と、の通信処理を前記サービス代替処理として行い、当該通信処理によるデータを前記共有メモリに格納する、
二重化システム。
（付記５）
付記４に記載の二重化システムであって、
前記代替処理手段は、二重化システムと前記ユーザ端末との間で確立されたセッションを維持するための通信処理のみを、前記サービス代替処理として行う、
二重化システム。
（付記６）
付記１乃至５のいずれかに記載の二重化システムであって、
前記代替処理手段は、前記第一コンピュータモジュール及び第二コンピュータモジュールのうち、一方のコンピュータモジュールの演算装置が前記メモリコピー処理を実行する場合に、他方のコンピュータモジュールの演算装置が前記代替処理手段による前記サービス代替処理を実行する、
二重化システム。
（付記７）
所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムに、
前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行うメモリコピー手段と、
前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行する代替処理手段と、
前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリと、を実現させると共に、
前記メモリコピー手段は、前記共有メモリを前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
ことを実現させるためのプログラム。
（付記８）
付記７に記載のプログラムであって、
前記二重化システムに、さらに、前記メモリコピー処理の終了後に、前記共有メモリ内のデータを、二重化システムに組み込まれた前記第一コンピュータモジュールにコピーする遅延コピー手段を実現させるためのプログラム。
（付記８−２）
付記８に記載のプログラムであって、
前記共有メモリは、前記遅延コピー手段にてコピーされるデータを格納する遅延コピー領域と、少なくとも前記メモリコピー処理を実行するプログラムが展開され、格納されるデータが前記遅延コピー手段にてコピーされないコピー対象外領域と、を備え、
前記代替処理手段は、前記サービス代替処理によるデータを前記共有メモリの前記遅延コピー領域に格納する、
プログラム。
（付記９）
所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムによる二重化方法であって、
前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行い、
前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行し、
前記メモリコピー処理は、前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリを、前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
二重化方法。
（付記１０）
付記９に記載の二重化方法あって、
前記メモリコピー処理の終了後に、前記共有メモリ内のデータを、二重化システムに組み込まれた前記第一コンピュータモジュールにコピーする遅延コピー処理を実行する、
二重化方法。
（付記１０−２）
付記１０に記載の二重化方法であって、
前記共有メモリは、前記遅延コピー処理にてコピーされるデータを格納する遅延コピー領域と、少なくとも前記メモリコピー処理を実行するプログラムが展開され、格納されるデータが前記遅延コピー処理にてコピーされないコピー対象外領域と、を備えており、
前記サービス代替処理は、当該サービス代替処理によるデータを前記共有メモリの前記遅延コピー領域に格納する、
二重化方法。
（付記１０−３）
付記９乃至１０−２のいずれかに記載の二重化方法であって、
前記サービス代替処理は、二重化システムと、当該二重化システムが提供する情報処理サービスを利用するユーザのユーザ端末と、の通信処理を前記サービス代替処理として行い、当該通信処理によるデータを前記共有メモリに格納する、
二重化方法。
（付記１０−４）
付記１０−３に記載の二重化方法であって、
前記サービス代替処理は、二重化システムと前記ユーザ端末との間で確立されたセッションを維持するための通信処理のみを、前記サービス代替処理として行う、
二重化方法。
なお、上述したプログラムは、記憶装置に記憶されていたり、コンピュータが読み取り可能な記録媒体に記録されている。例えば、記録媒体は、フレキシブルディスク、光ディスク、光磁気ディスク、及び、半導体メモリ等の可搬性を有する媒体である。
以上、上記実施形態等を参照して本願発明を説明したが、本願発明は、上述した実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解しうる様々な変更をすることができる。
１ 二重化コンピュータ
１０ ＯＳ
１１ 通信アプリケーション
１２ 二重化制御処理部
１３ TCP/IP処理用メモリ領域
１４ 簡易TCP/IP処理部

Claims (10)

  1. 所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムであって、
    前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行うメモリコピー手段と、
    前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行する代替処理手段と、
    前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリと、を備え、
    前記メモリコピー手段は、前記共有メモリを前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
    二重化システム。
  2. 請求項１に記載の二重化システムであって、
    前記メモリコピー処理の終了後に、前記共有メモリ内のデータを、二重化システムに組み込まれた前記第一コンピュータモジュールにコピーする遅延コピー手段を備えた、
    二重化システム。
  3. 請求項２に記載の二重化システムであって、
    前記共有メモリは、前記遅延コピー手段にてコピーされるデータを格納する遅延コピー領域と、少なくとも前記メモリコピー処理を実行するプログラムが展開され、格納されるデータが前記遅延コピー手段にてコピーされないコピー対象外領域と、を備え、
    前記代替処理手段は、前記サービス代替処理によるデータを前記共有メモリの前記遅延コピー領域に格納する、
    二重化システム。
  4. 請求項１乃至３のいずれかに記載の二重化システムであって、
    前記代替処理手段は、二重化システムと、当該二重化システムが提供する情報処理サービスを利用するユーザのユーザ端末と、の通信処理を前記サービス代替処理として行い、当該通信処理によるデータを前記共有メモリに格納する、
    二重化システム。
  5. 請求項４に記載の二重化システムであって、
    前記代替処理手段は、二重化システムと前記ユーザ端末との間で確立されたセッションを維持するための通信処理のみを、前記サービス代替処理として行う、
    二重化システム。
  6. 請求項１乃至５のいずれかに記載の二重化システムであって、
    前記代替処理手段は、前記第一コンピュータモジュール及び第二コンピュータモジュールのうち、一方のコンピュータモジュールの演算装置が前記メモリコピー処理を実行する場合に、他方のコンピュータモジュールの演算装置が前記代替処理手段による前記サービス代替処理を実行する、
    二重化システム。
  7. 所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムに、
    前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行うメモリコピー手段と、
    前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行する代替処理手段と、
    前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリと、を実現させると共に、
    前記メモリコピー手段は、前記共有メモリを前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
    ことを実現させるためのプログラム。
  8. 請求項７に記載のプログラムであって、
    前記二重化システムに、さらに、前記メモリコピー処理の終了後に、前記共有メモリ内のデータを、二重化システムに組み込まれた前記第一コンピュータモジュールにコピーする遅延コピー手段を実現させるためのプログラム。
  9. 所定の情報処理サービスを提供する二重化された第一コンピュータモジュール及び第二コンピュータモジュールを備えた二重化システムによる二重化方法であって、
    前記二重化システムが備えるメモリコピー手段が、前記第一コンピュータモジュールの演算装置が二重化システムに組み込まれた際に、前記第二コンピュータモジュールのメモリ領域内のデータを前記第一コンピュータモジュールのメモリ領域にコピーするメモリコピー処理を行い、
    前記二重化システムが備える代替処理手段が、前記メモリコピー処理を実行する演算装置とは異なる演算装置にて実行されると共に、前記メモリコピー処理中に、二重化システムによる情報処理サービスに伴う少なくとも一部の処理であるサービス代替処理を実行し、
    前記メモリコピー手段が、前記第二コンピュータモジュール及び前記代替処理手段からアクセス可能であり、前記第二コンピュータモジュールによる情報処理サービスのデータ及び前記代替処理手段による前記サービス代替処理によるデータが格納される共有メモリを、前記メモリコピー処理の対象外として当該メモリコピー処理を実行する、
    二重化方法。
  10. 請求項９に記載の二重化方法あって、
    前記二重化システムが備える遅延コピー手段が、前記メモリコピー処理の終了後に、前記共有メモリ内のデータを、二重化システムに組み込まれた前記第一コンピュータモジュールにコピーする遅延コピー処理を実行する、
    二重化方法。
JP2013051758A 2013-03-14 2013-03-14 二重化システム Active JP6098251B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013051758A JP6098251B2 (ja) 2013-03-14 2013-03-14 二重化システム
US14/202,681 US9558149B2 (en) 2013-03-14 2014-03-10 Dual system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013051758A JP6098251B2 (ja) 2013-03-14 2013-03-14 二重化システム

Publications (2)

Publication Number Publication Date
JP2014178828A JP2014178828A (ja) 2014-09-25
JP6098251B2 true JP6098251B2 (ja) 2017-03-22

Family

ID=51533940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051758A Active JP6098251B2 (ja) 2013-03-14 2013-03-14 二重化システム

Country Status (2)

Country Link
US (1) US9558149B2 (ja)
JP (1) JP6098251B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9928206B2 (en) * 2015-07-21 2018-03-27 American Megatrends Inc. Dedicated LAN interface per IPMI instance on a multiple baseboard management controller (BMC) system with single physical network interface
CN106201710B (zh) * 2016-06-29 2020-08-04 宇龙计算机通信科技(深圳)有限公司 一种对应用进行冻结的方法及装置
CN109450785B (zh) * 2018-12-07 2022-01-07 青岛海信宽带多媒体技术有限公司 一种融合网关的usb设备安全共用方法及装置
CN112069123B (zh) * 2019-06-10 2024-05-28 海信视像科技股份有限公司 用于保障双系统之间通信稳定的方法及显示设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438660B1 (en) * 1997-12-09 2002-08-20 Intel Corporation Method and apparatus for collapsing writebacks to a memory for resource efficiency
JP3062155B2 (ja) * 1998-07-31 2000-07-10 三菱電機株式会社 計算機システム
JP2000276457A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp データ共有コンピュータシステム及びクライアント
US6802023B2 (en) * 2001-03-15 2004-10-05 Hewlett-Packard Development Company, L.P. Redundant controller data storage system having hot insertion system and method
KR100441712B1 (ko) * 2001-12-29 2004-07-27 엘지전자 주식회사 확장 가능형 다중 처리 시스템 및 그의 메모리 복제 방법
CN101911049B (zh) * 2007-12-12 2013-03-06 Nxp股份有限公司 处理架构
EP2259205B1 (en) * 2008-03-28 2018-04-25 Panasonic Corporation Software updating apparatus, software updating system, alteration verification method and alteration verification program
JP2009245015A (ja) 2008-03-28 2009-10-22 Nec Corp 二重化システム
JP2012108685A (ja) * 2010-11-17 2012-06-07 Hitachi Ltd 負荷分散システム
EP2790107A1 (en) * 2011-12-07 2014-10-15 Fujitsu Limited Processing unit and method for controlling processing unit

Also Published As

Publication number Publication date
US20140281314A1 (en) 2014-09-18
US9558149B2 (en) 2017-01-31
JP2014178828A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
AU2019261814B2 (en) Networking technologies
US10983880B2 (en) Role designation in a high availability node
US9442812B2 (en) Priming failover of stateful offload adapters
US7792983B2 (en) Method and apparatus for checkpoint and restart of pseudo terminals
US20190235979A1 (en) Systems and methods for performing computing cluster node switchover
US8627136B2 (en) Non-disruptive failover of RDMA connection
US7657787B2 (en) Method of restoring communication state of process
US20170026301A1 (en) Stateless network functions
JP6098251B2 (ja) 二重化システム
JP5262145B2 (ja) クラスタシステムおよび情報処理方法
US11734038B1 (en) Multiple simultaneous volume attachments for live migration between cloud regions and edge locations
US11573839B1 (en) Dynamic scheduling for live migration between cloud regions and edge locations
WO2022143717A1 (zh) 一种虚拟机迁移方法、装置及系统
US8305883B2 (en) Transparent failover support through pragmatically truncated progress engine and reversed complementary connection establishment in multifabric MPI implementation
Guay et al. Early experiences with live migration of SR-IOV enabled InfiniBand
JP2009294828A (ja) Ｐｃｉスイッチ、仮想ツリー切り替え方法、及びｐｃｉスイッチシステム
JP4806382B2 (ja) 冗長化システム
JP4378205B2 (ja) ブレード型ネットワーク中継装置
JP7188602B2 (ja) Ｌ２スイッチ、通信制御方法、および、通信制御プログラム
US12001559B1 (en) Designated survivor within multi-node replication systems
JP2006202220A (ja) 引継ぎ情報の整合性を確認する処理をコンピュータに実行させるプログラム及びその方法
JP2018148537A (ja) 通信制御システム、通信制御プログラムおよび通信制御方法
JP2014219918A (ja) 仮想マシンのメモリ複製方法及びシステム及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6098251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150