JP6098048B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6098048B2
JP6098048B2 JP2012146820A JP2012146820A JP6098048B2 JP 6098048 B2 JP6098048 B2 JP 6098048B2 JP 2012146820 A JP2012146820 A JP 2012146820A JP 2012146820 A JP2012146820 A JP 2012146820A JP 6098048 B2 JP6098048 B2 JP 6098048B2
Authority
JP
Japan
Prior art keywords
support substrate
semiconductor layer
sic
crystal
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012146820A
Other languages
Japanese (ja)
Other versions
JP2014011301A (en
Inventor
功 今岡
功 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012146820A priority Critical patent/JP6098048B2/en
Priority to PCT/JP2013/060931 priority patent/WO2014002576A1/en
Publication of JP2014011301A publication Critical patent/JP2014011301A/en
Application granted granted Critical
Publication of JP6098048B2 publication Critical patent/JP6098048B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Description

本明細書では、半導体層貼り合わせ用の支持基板を用いた、半導体装置の製造方法に関する技術を開示する。   In this specification, a technique relating to a method for manufacturing a semiconductor device using a support substrate for bonding semiconductor layers is disclosed.

近年、薄膜状の単結晶の半導体層と支持基板とを貼り合わせることによって構成される、貼り合せ基板が開発されている。高品位の単結晶の半導体層を、デバイスの活性領域だけに使用することができるため、デバイスの低コスト化を図ることが可能となる。また、関連する文献として、例えば特許文献１が挙げられる。   In recent years, a bonded substrate constituted by bonding a thin-film single crystal semiconductor layer and a supporting substrate has been developed. Since a high-quality single crystal semiconductor layer can be used only in the active region of the device, the cost of the device can be reduced. Moreover, as related literature, patent document 1 is mentioned, for example.

特開２０１２−４２３２号公報JP 2012-4232 A

貼り合わせ基板の半導体層上にデバイスを製造した後においては、支持基板が不要となる。よって、貼り合わせ基板に用いる支持基板には、除去容易性が要求される。   After the device is manufactured on the semiconductor layer of the bonded substrate, the support substrate is not necessary. Therefore, the support substrate used for the bonded substrate is required to be easily removed.

本明細書では、半導体装置の製造方法を開示する。この半導体装置の製造方法は、ＳｉＣ結晶で形成された支持基板を真空中で所定温度に加熱して表面を構成しているＳｉを昇華させ、Ｃを主体する層が複数積層された層状膜を支持基板の表面の少なくとも一部に形成する成膜工程を備える。半導体の単結晶で形成された半導体層を、層状膜の表面に貼り合わせる貼り合わせ工程を備える。層状膜のへき開面を起点として、支持基板に貼り合わせてある半導体層を支持基板から分離する分離工程を備える。   In this specification, a method for manufacturing a semiconductor device is disclosed. In this method of manufacturing a semiconductor device, a support substrate formed of SiC crystal is heated to a predetermined temperature in a vacuum to sublimate Si constituting the surface, and a layered film in which a plurality of layers mainly composed of C are stacked is obtained. A film forming step for forming at least part of the surface of the support substrate is provided. A bonding step of bonding a semiconductor layer formed of a semiconductor single crystal to the surface of the layered film is provided. A separation step is provided for separating the semiconductor layer bonded to the support substrate from the support substrate, starting from the cleavage plane of the layered film.

上記方法では、支持基板と半導体層とが、Ｃを主体する層が複数積層されている層状膜を介して接着されている、貼り合わせ基板を形成することができる。Ｃを主体する層の一例としては、グラフェンが挙げられる。層状膜は、層内の原子間の結合力よりも、層間の原子間の結合力の方が弱い特性を有している。よって層状膜は、各層に垂直な方向に最も分離し易いという、へき開する性質を有している。これにより分離工程において、層状膜を形成する複数のＣを主体する層を互いにへき開させることで、半導体層を支持基板から分離させることができる。よって、支持基板の除去容易性を高めることが可能となる。   In the above method, a bonded substrate in which the supporting substrate and the semiconductor layer are bonded to each other through a layered film in which a plurality of layers mainly composed of C are stacked can be formed. An example of a layer mainly containing C is graphene. The layered film has a characteristic that the bonding force between atoms between layers is weaker than the bonding force between atoms in the layer. Therefore, the layered film has a cleavage property that it is most easily separated in a direction perpendicular to each layer. Thus, in the separation step, the semiconductor layer can be separated from the support substrate by cleaving the plurality of C-based layers forming the layered film from each other. Therefore, it becomes possible to improve the ease of removal of the support substrate.

本明細書に開示の技術によれば、除去容易性を高めた支持基板を用いた、半導体装置の製造方法を提供することができる。   According to the technique disclosed in this specification, it is possible to provide a method for manufacturing a semiconductor device using a support substrate with improved ease of removal.

貼り合わせ基板の斜視図である。It is a perspective view of a bonded substrate. 支持基板の部分拡大図である。It is the elements on larger scale of a support substrate. グラフェンの成長状態を示す模式図である。It is a schematic diagram which shows the growth state of graphene. グラフェンの成長状態を示す模式図である。It is a schematic diagram which shows the growth state of graphene. グラフェン積層膜が成膜されたＳｉＣ結晶粒の一部断面拡大図である。It is a partial cross section enlarged view of the SiC crystal grain in which the graphene laminated film was formed.

以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。   Hereinafter, some technical features of the embodiments disclosed in this specification will be described. The items described below have technical usefulness independently.

（特徴１）上記の半導体装置の製造方法では、半導体層は単結晶ＳｉＣであってもよい。半導体層を形成する単結晶ＳｉＣの結晶欠陥密度に比して、支持基板を形成するＳｉＣ結晶の結晶欠陥密度の方が高くてもよい。結晶性が低いＳｉＣ結晶（マイクロパイプ等の結晶欠陥が多い結晶）は、結晶性が高いＳｉＣ結晶（結晶欠陥が少ない結晶）よりも安価に製造することができる。そして支持基板は、半導体層を補強する基板であり、高い結晶性が要求されない基板であるため、半導体層を形成する単結晶ＳｉＣよりも結晶性が低い結晶を使用することができる。これにより、貼り合わせ基板のコストを低減することができる。また、半導体層と支持基板に同一材料であるＳｉＣ結晶を用いることで、熱膨張率を同等にすることができるため、貼り合わせ後に剥離が発生してしまう事態を防止することができる。 (Feature 1) In the above semiconductor device manufacturing method, the semiconductor layer may be single crystal SiC. The crystal defect density of the SiC crystal forming the support substrate may be higher than the crystal defect density of the single crystal SiC forming the semiconductor layer. A SiC crystal having a low crystallinity (a crystal having many crystal defects such as a micropipe) can be manufactured at a lower cost than a SiC crystal having a high crystallinity (a crystal having few crystal defects). Since the support substrate is a substrate that reinforces the semiconductor layer and does not require high crystallinity, a crystal having lower crystallinity than single crystal SiC forming the semiconductor layer can be used. Thereby, the cost of the bonded substrate can be reduced. Moreover, since the coefficient of thermal expansion can be made equal by using the SiC crystal which is the same material for the semiconductor layer and the support substrate, it is possible to prevent a situation in which peeling occurs after bonding.

（特徴２）上記の半導体装置の製造方法では、支持基板を形成するＳｉＣ結晶は多結晶ＳｉＣであってもよい。分離工程は、半導体層が貼り合わせてある支持基板を複数に分割した後に、半導体層を支持基板から分離してもよい。支持基板は多結晶ＳｉＣで形成されているため、さまざまな面方くらいを有する結晶粒が支持基板の表面に表出している。また、層状膜は、ＳｉＣ結晶のある特定の面に対するオフセット角度が所定角度の範囲内である表面を有する結晶粒に、選択的に形成される場合がある。この場合、これらの面方位を有する結晶粒に選択的に層状膜を形成させることができるため、支持基板の表面に層状膜を点在させることが可能となる。よって、支持基板表面の全面に層状膜を形成する場合に比して、半導体層と支持基板との接着力を高めることができるため、意図せずに半導体層と支持基板とが分離してしまう事態を防止することが可能となる。また、支持基板を複数に分割することによって、半導体層と支持基板との接着面積を減らすことができる。よって、半導体層と支持基板との接着力の絶対値を、支持基板の分割前に比して小さくすることができる。これにより、支持基板の除去容易性を高めることが可能となる。なお、支持基板の分割方法の例としては、ダイシングによりチップを切り出す方法が挙げられる。 (Feature 2) In the semiconductor device manufacturing method described above, the SiC crystal forming the support substrate may be polycrystalline SiC. In the separation step, the semiconductor substrate may be separated from the support substrate after the support substrate to which the semiconductor layer is bonded is divided into a plurality of portions. Since the support substrate is made of polycrystalline SiC, crystal grains having various facets are exposed on the surface of the support substrate. In addition, the layered film may be selectively formed on crystal grains having a surface whose offset angle with respect to a specific surface of the SiC crystal is within a predetermined angle range. In this case, since a layered film can be selectively formed on crystal grains having these plane orientations, the layered film can be scattered on the surface of the support substrate. Therefore, compared with the case where a layered film is formed on the entire surface of the support substrate, the adhesive force between the semiconductor layer and the support substrate can be increased, so that the semiconductor layer and the support substrate are unintentionally separated. It becomes possible to prevent the situation. Further, by dividing the support substrate into a plurality of parts, the bonding area between the semiconductor layer and the support substrate can be reduced. Therefore, the absolute value of the adhesive force between the semiconductor layer and the support substrate can be made smaller than before the support substrate is divided. Thereby, it becomes possible to improve the ease of removal of a support substrate. An example of a method for dividing the support substrate is a method of cutting a chip by dicing.

（特徴３）上記の半導体装置の製造方法では、支持基板を形成するＳｉＣ結晶は、主表面の面方位が（０００１）面である六方晶の単結晶ＳｉＣであってもよい。分離工程は、半導体層が貼り合わせてある支持基板を分割しない状態で、半導体層を支持基板から分離してもよい。層状膜は、六方晶のＳｉＣ結晶の（０００１）面に形成されやすい特性を有しているため、支持基板表面の全面に層状膜を成膜することができる。これにより、支持基板表面の一部に層状膜が成膜されている場合に比して、半導体層を支持基板から分離させやすくすることができる。よって、支持基板を分割しない状態で、半導体層を支持基板から分離させることができるため、分離後の支持基板を再利用することが可能となる。 (Feature 3) In the semiconductor device manufacturing method described above, the SiC crystal forming the support substrate may be hexagonal single crystal SiC having a (0001) plane of the main surface. In the separation step, the semiconductor layer may be separated from the support substrate without dividing the support substrate to which the semiconductor layer is bonded. Since the layered film has a characteristic that it is easily formed on the (0001) plane of a hexagonal SiC crystal, the layered film can be formed on the entire surface of the support substrate. Thereby, compared with the case where a layered film is formed on a part of the surface of the support substrate, the semiconductor layer can be easily separated from the support substrate. Therefore, since the semiconductor layer can be separated from the support substrate without dividing the support substrate, the support substrate after separation can be reused.

（特徴４）上記の半導体装置の製造方法では、所定温度は１３００℃以上であってもよい。Ｃを主体する層はグラフェン（graphene）であってもよい。真空中で１３００℃以上でＳｉＣ結晶を加熱することで、ＳｉＣ結晶表面のＳｉ原子を昇華させ、残存したＣ原子によって自己組織的にグラフェンを形成させることができる。グラフェンは厚さ１原子層の炭素材料であるため、グラフェンを積層させることで層状膜を形成することができる。 (Feature 4) In the semiconductor device manufacturing method, the predetermined temperature may be 1300 ° C. or higher. The layer mainly composed of C may be graphene. By heating the SiC crystal at 1300 ° C. or higher in vacuum, Si atoms on the surface of the SiC crystal can be sublimated, and graphene can be formed in a self-organized manner by the remaining C atoms. Since graphene is a carbon material having a thickness of one atomic layer, a layered film can be formed by stacking graphene.

＜貼り合わせ基板の構成＞
図１に、本実施例に係る貼り合わせ基板１０の斜視図を示す。貼り合わせ基板１０は略円盤状に形成されている。貼り合わせ基板１０は、下側に配置された支持基板１１と、支持基板１１の上面に配置されたグラフェン積層膜１２と、グラフェン積層膜１２の上面に貼り合わされた半導体層１３とを備えている。支持基板１１は、６Ｈポリタイプや４Ｈポリタイプなどの、多結晶ＳｉＣによって形成されていてもよい。グラフェン積層膜１２は、グラフェンが複数積層された層状膜である。グラフェンとは、二次元蜂の巣格子の格子点にＣ原子を配置した、厚さ１原子層の炭素材料である。またグラフェン積層膜１２は、層内の原子間の結合力よりも、層間の原子間の結合力の方が弱い特性を有している。よってグラフェン積層膜１２は、各層に垂直な方向に最も分離し易いという、へき開する性質を有している。半導体層１３は、例えば、化合物半導体（例：６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、ＧａＮ、ＡｌＮ）の単結晶によって形成されていてもよい。また例えば、単元素半導体（例：Ｓｉ、Ｃ）の単結晶によって形成されていてもよい。また、半導体層１３を形成する半導体の単結晶の方が、支持基板１１を形成する多結晶ＳｉＣに比して、結晶欠陥密度が低くされている。 <Configuration of bonded substrate>
FIG. 1 is a perspective view of a bonded substrate 10 according to the present embodiment. The bonded substrate 10 is formed in a substantially disk shape. The bonded substrate 10 includes a support substrate 11 disposed on the lower side, a graphene stacked film 12 disposed on the upper surface of the support substrate 11, and a semiconductor layer 13 bonded to the upper surface of the graphene stacked film 12. . The support substrate 11 may be made of polycrystalline SiC such as 6H polytype or 4H polytype. The graphene laminated film 12 is a layered film in which a plurality of graphenes are laminated. Graphene is a carbon material having a thickness of one atomic layer in which C atoms are arranged at lattice points of a two-dimensional honeycomb lattice. Further, the graphene laminated film 12 has a characteristic that the bonding force between atoms between layers is weaker than the bonding force between atoms in the layer. Therefore, the graphene laminated film 12 has a cleavage property that it is most easily separated in a direction perpendicular to each layer. The semiconductor layer 13 may be formed of a single crystal of a compound semiconductor (eg, 6H—SiC, 4H—SiC, GaN, AlN), for example. For example, it may be formed of a single crystal of a single element semiconductor (eg, Si, C). Further, the crystal single crystal of the semiconductor forming the semiconductor layer 13 has a lower crystal defect density than the polycrystalline SiC forming the support substrate 11.

グラフェン積層膜１２が成膜された支持基板１１と、半導体層１３とは、別途に作製される。そして、常温接合、プラズマ接合、水酸基接合などの各種の接合法によって半導体層１３をグラフェン積層膜１２に貼り合わせることによって、貼り合わせ基板１０が形成される。支持基板１１の厚さＴ１１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴ１１は、例えば、支持基板１１の直径が１００ｍｍである場合には、１００μｍ程度であってもよい。グラフェン積層膜１２の厚さＴ１２は、後述する分離工程を実施できるように定めればよい。半導体層１３の厚さＴ１３は、例えば、ウェハー表面に沿った方向にトランジスタ等の素子を形成する横型デバイスを製造する場合には、５μｍ以上であってもよい。また、ウェハー表面に垂直な方向に素子を形成する縦型デバイスを製造する場合には、厚さＴ１３は数十μｍであってもよい。   The support substrate 11 on which the graphene laminated film 12 is formed and the semiconductor layer 13 are separately manufactured. Then, the bonded substrate 10 is formed by bonding the semiconductor layer 13 to the graphene laminated film 12 by various bonding methods such as room temperature bonding, plasma bonding, and hydroxyl bonding. The thickness T11 of the support substrate 11 may be determined so as to obtain mechanical strength that can withstand post-processing. For example, when the diameter of the support substrate 11 is 100 mm, the thickness T11 may be about 100 μm. The thickness T12 of the graphene laminated film 12 may be determined so that a separation process described later can be performed. The thickness T13 of the semiconductor layer 13 may be, for example, 5 μm or more when manufacturing a lateral device that forms elements such as transistors in a direction along the wafer surface. In the case of manufacturing a vertical device in which elements are formed in a direction perpendicular to the wafer surface, the thickness T13 may be several tens of μm.

実施例１では、例として、半導体層１３が６Ｈポリタイプの単結晶ＳｉＣで形成されており、支持基板１１が６Ｈポリタイプの多結晶ＳｉＣで形成されている場合を、以下に説明する。   In the first embodiment, as an example, a case where the semiconductor layer 13 is formed of 6H polytype single crystal SiC and the support substrate 11 is formed of 6H polytype polycrystalline SiC will be described below.

＜半導体装置の製造方法＞
実施例１に係る半導体装置の製造方法の製造方法は、成膜工程と、貼り合わせ工程と、分離工程と、を備えている。成膜工程は、グラフェン積層膜１２を支持基板１１の表面の少なくとも一部に形成する工程である。貼り合わせ工程は、ＳｉＣ単結晶で形成された半導体層１３を、グラフェン積層膜１２の表面に貼り合わせる工程である。分離工程は、グラフェン積層膜１２のへき開面を起点として、支持基板１１に貼り合わせてある半導体層１３を支持基板１１から分離する工程である。分離工程は、各種のデバイスが半導体層１３に形成された後に行われても良い。 <Method for Manufacturing Semiconductor Device>
The manufacturing method of the semiconductor device manufacturing method according to the first embodiment includes a film forming step, a bonding step, and a separation step. The film forming process is a process of forming the graphene laminated film 12 on at least a part of the surface of the support substrate 11. The bonding step is a step of bonding the semiconductor layer 13 formed of SiC single crystal to the surface of the graphene laminated film 12. The separation step is a step of separating the semiconductor layer 13 bonded to the support substrate 11 from the support substrate 11 with the cleavage plane of the graphene laminated film 12 as a starting point. The separation step may be performed after various devices are formed on the semiconductor layer 13.

＜成膜工程＞
成膜工程を説明する。成膜工程では、ＳｉＣ表面分解法によって、支持基板１１の表面の一部にグラフェン積層膜１２が成膜される。図２に、支持基板１１表面の部分拡大図を示す。支持基板１１は多結晶ＳｉＣで形成されているため、図２に示すように、様々な面方位を有する結晶粒が表出している。またＳｉＣ表面分解法を用いる場合には、六方晶のＳｉＣ結晶の特定の面に、グラフェン積層膜１２が選択的に形成されやすくなる。ＳｉＣ結晶の特定の面とは、（０００１）面に対するオフセット角度が所定角度（例えば１０°程度）の範囲内である面である。従って、例えば図２においてハッチングをかけた結晶粒２１が、前述の特定の面を有している場合には、結晶粒２１の表面に選択的にグラフェン積層膜１２を形成させることができる。よって、支持基板１１の表面にグラフェン積層膜１２を点在させることが可能となる。なお、特定の面を有さない結晶粒（図２においてハッチングをかけていない結晶粒）の表面には、成膜工程によって、へき開性を有さない炭素層が成膜される場合がある。 <Film formation process>
A film forming process will be described. In the film forming step, the graphene laminated film 12 is formed on a part of the surface of the support substrate 11 by the SiC surface decomposition method. In FIG. 2, the elements on larger scale of the support substrate 11 surface are shown. Since the support substrate 11 is made of polycrystalline SiC, crystal grains having various plane orientations are exposed as shown in FIG. When the SiC surface decomposition method is used, the graphene laminated film 12 is easily selectively formed on a specific surface of a hexagonal SiC crystal. The specific plane of the SiC crystal is a plane whose offset angle with respect to the (0001) plane is within a predetermined angle (for example, about 10 °). Therefore, for example, when the hatched crystal grain 21 has the specific surface described above, the graphene laminated film 12 can be selectively formed on the surface of the crystal grain 21. Therefore, the graphene laminated film 12 can be scattered on the surface of the support substrate 11. Note that a carbon layer having no cleavage property may be formed on the surface of crystal grains having no specific surface (crystal grains not hatched in FIG. 2) by a film formation process.

支持基板１１の表面をグラフェン積層膜１２が占める面積割合が大きくなるほど、支持基板１１と半導体層１３との接着力を弱めることができる。グラフェン積層膜１２が占める面積割合は、例えば、３０〜７０％の範囲であってもよい。また、グラフェン積層膜１２が形成される結晶粒の平均粒子径によっても、支持基板１１と半導体層１３との接着力を制御することが可能である。グラフェン積層膜１２が形成される結晶粒の平均粒子径は、例えば、数百μｍであってもよい。また、これらの結晶粒の平均粒子径は、貼り合わせ基板１０から切り出されるチップのチップサイズに応じて定められるとしてもよい。例えば、これらの結晶粒の平均粒子径を、チップの一辺の長さの半分以下にするとしてもよい。   As the area ratio of the graphene laminated film 12 on the surface of the support substrate 11 increases, the adhesive force between the support substrate 11 and the semiconductor layer 13 can be weakened. The area ratio occupied by the graphene laminated film 12 may be, for example, in a range of 30 to 70%. Further, the adhesive force between the support substrate 11 and the semiconductor layer 13 can be controlled also by the average particle diameter of the crystal grains on which the graphene laminated film 12 is formed. The average particle diameter of the crystal grains on which the graphene laminated film 12 is formed may be several hundred μm, for example. Further, the average particle diameter of these crystal grains may be determined according to the chip size of a chip cut out from the bonded substrate 10. For example, the average particle diameter of these crystal grains may be less than or equal to half the length of one side of the chip.

ＳｉＣ表面分解法による、グラフェン積層膜１２の形成方法を説明する。支持基板１１の表面を洗浄した後に、真空炉（不図示）内に支持基板１１を載置する。そして、真空度１０−４〜１０−６（Ｔｏｒｒ）、１３５０〜１５００℃で、支持基板１１を加熱する。支持基板１１を真空中で加熱することにより、前述した特定の面を有するＳｉＣ結晶粒の表面では、Ｓｉ原子が昇華して、残存したＣ原子によって自己組織的にグラフェンが形成される。 A method for forming the graphene laminated film 12 by the SiC surface decomposition method will be described. After cleaning the surface of the support substrate 11, the support substrate 11 is placed in a vacuum furnace (not shown). Then, the support substrate 11 is heated at a degree of vacuum of 10 −4 to 10 −6 (Torr) and 1350 to 1500 ° C. By heating the support substrate 11 in a vacuum, Si atoms are sublimated on the surface of the SiC crystal grains having the specific surface described above, and graphene is formed in a self-organized manner by the remaining C atoms.

グラフェンが成長するメカニズムを、図３および図４の模式図を用いて説明する。図３は、グラフェンの成長前の状態を示す図である。図４は、グラフェンの成長後の状態を示す図である。ハッチングされた大きな丸印はＳｉ原子を示しており、ハッチングされていない小さな丸印はＣ原子を示している。図３の支持基板１１では、ＳｉＣバイレイヤーＬ１からＬ６までの６層が存在している。ＳｉＣバイレイヤーとは、六角形格子構造のＣ原子からなる１層のＣ原子層と、六角形格子構造のＳｉ原子からなる１層のＳｉ原子層とが積層して形成されている層である。ＳｉＣバイレイヤーＬ１は、支持基板１１の表面に表出している。ＳｉＣバイレイヤーＬ２ないしＬ６は、支持基板１１のバルクを形成している。なお、ＳｉＣバイレイヤーＬ６の下層にはさらに多数のＳｉＣバイレイヤーが存在するが、図３および図４では図示を省略している。   The mechanism by which graphene grows will be described with reference to the schematic diagrams of FIGS. FIG. 3 is a diagram illustrating a state before growth of graphene. FIG. 4 is a diagram illustrating a state after growth of graphene. A large hatched circle indicates a Si atom, and a small non-hatched circle indicates a C atom. In the support substrate 11 of FIG. 3, there are six layers from SiC bilayers L1 to L6. The SiC bilayer is a layer formed by laminating one C atom layer made of C atoms having a hexagonal lattice structure and one Si atom layer made of Si atoms having a hexagonal lattice structure. . The SiC bilayer L <b> 1 is exposed on the surface of the support substrate 11. The SiC bilayers L <b> 2 to L <b> 6 form the bulk of the support substrate 11. In addition, although many SiC bilayer exists in the lower layer of SiC bilayer L6, illustration is abbreviate | omitted in FIG. 3 and FIG.

図３の支持基板１１を真空中で加熱開始すると、ＳｉＣバイレイヤーＬ１ないしＬ３の３層分のＳｉ原子が昇華する。そして残存したＣ原子によって、自己組織的にグラフェンが形成される。これにより図４に示すように、Ｓｉ原子層ＳＬ１の上に、１層分のグラフェンＧ１が形成される。グラフェンＧ１のＣ原子の数密度は、Ｓｉ原子層ＳＬ１のＳｉ原子の数密度の３倍である。よって、グラフェン積層膜１２の六角形格子構造の方が、Ｓｉ原子層ＳＬ１の六角形格子構造よりも格子定数が小さい。   When heating of the support substrate 11 in FIG. 3 is started in vacuum, Si atoms for three layers of SiC bilayers L1 to L3 are sublimated. The remaining C atoms form graphene in a self-organizing manner. As a result, as shown in FIG. 4, one layer of graphene G1 is formed on the Si atomic layer SL1. The number density of C atoms in graphene G1 is three times the number density of Si atoms in the Si atomic layer SL1. Therefore, the hexagonal lattice structure of the graphene laminated film 12 has a smaller lattice constant than the hexagonal lattice structure of the Si atomic layer SL1.

以降、真空中でのアニールが続行されると、上記のグラフェン形成のメカニズムに基づき、複数層のグラフェンが形成され、積層していく。これにより、グラフェンが複数積層されたグラフェン積層膜１２が形成される。   Thereafter, when annealing in a vacuum is continued, a plurality of layers of graphene are formed and stacked based on the above graphene formation mechanism. Thereby, the graphene laminated film 12 in which a plurality of graphenes are laminated is formed.

グラフェン積層膜１２の形成工程では、支持基板１１の加熱時間を長くするほどグラフェンの積層数を多くすることができる。グラフェンの積層数が多くなるほど、グラフェン積層膜１２がへき開しやすくなるため、支持基板１１と半導体層１３との接着力を弱くすることができる。よって、グラフェンの積層数は、支持基板１１と半導体層１３との接着力の要求値に基づいて決定すればよい。例えば、グラフェン積層膜１２のグラフェンの積層数は１〜５層の範囲内であってもよい。   In the formation process of the graphene laminated film 12, the number of graphene laminated layers can be increased as the heating time of the support substrate 11 is increased. As the number of graphene layers increases, the graphene stacked film 12 is more easily cleaved, so that the adhesive force between the support substrate 11 and the semiconductor layer 13 can be weakened. Therefore, the number of graphene layers may be determined based on the required value of the adhesive force between the support substrate 11 and the semiconductor layer 13. For example, the number of graphene layers in the graphene stacked film 12 may be in the range of 1 to 5 layers.

＜貼り合わせ工程＞
貼り合わせ工程を説明する。例として、常温接合を行う場合を説明する。半導体層１３と支持基板１１を、不図示の常温接合装置のチャンバーにセットする。チャンバー内を真空状態にした上で、半導体層１３の裏面およびグラフェン積層膜１２の接合面に、イオンビームを照射する。これにより、材料表面の酸化膜や吸着層を除去して結合手を表出させることで、表面を活性化させることができる。その後、半導体層１３の裏面とグラフェン積層膜１２の接合面とを接触させることで、両層を接合させることができる。接合時の圧力は、１０〜５０ＭＰａの範囲内であってもよい。これにより、貼り合わせ基板１０が完成する。貼り合わせ基板１０は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板１０に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層１３の表面に各種のデバイスを形成することができる。 <Lamination process>
A bonding process will be described. As an example, a case where room temperature bonding is performed will be described. The semiconductor layer 13 and the support substrate 11 are set in a chamber of a room temperature bonding apparatus (not shown). After the chamber is evacuated, the back surface of the semiconductor layer 13 and the bonding surface of the graphene laminated film 12 are irradiated with an ion beam. Thereby, the surface can be activated by removing the oxide film and the adsorption layer on the surface of the material and exposing the bonds. Then, both layers can be joined by making the back surface of the semiconductor layer 13 and the joint surface of the graphene laminated film 12 contact. The pressure at the time of joining may be in the range of 10 to 50 MPa. Thereby, the bonded substrate 10 is completed. The bonded substrate 10 has a thickness and strength for handling with a normal semiconductor device. Therefore, various known semiconductor processes such as photolithography and etching can be performed on the bonded substrate 10, and various devices can be formed on the surface of the semiconductor layer 13.

＜分離工程＞
分離工程を説明する。分離工程では、第１のステップとして、貼り合わせ基板１０を複数に分割する。貼り合わせ基板１０の分割方法の例としては、ダイシングによりチップを切り出す方法が挙げられる。 <Separation process>
The separation process will be described. In the separation process, the bonded substrate 10 is divided into a plurality of parts as a first step. An example of a method for dividing the bonded substrate 10 is a method of cutting a chip by dicing.

第２のステップとして、分割後の貼り合わせ基板１０に対して、半導体層１３と支持基板１１とを分離させる方向の力を加える。これにより、グラフェン積層膜１２を形成する複数層のグラフェンを互いに分離させることで、グラフェン積層膜１２をへき開させることができる。よって、支持基板１１に貼り合わせてある半導体層１３を、支持基板１１から分離することができる。   As a second step, a force in a direction to separate the semiconductor layer 13 and the support substrate 11 is applied to the bonded substrate 10 after the division. Thereby, the graphene laminated film 12 can be cleaved by separating the plurality of layers of graphene forming the graphene laminated film 12 from each other. Therefore, the semiconductor layer 13 bonded to the support substrate 11 can be separated from the support substrate 11.

＜実施例１の効果＞
グラフェン積層膜１２を介さずに、支持基板１１と半導体層１３とを直接に貼り合わせた場合には、研磨などによって支持基板１１を除去する必要がある。支持基板１１がＳｉＣ結晶で形成されている場合には、ＳｉＣは難削性の材料であるため、除去が困難である。本明細書に記載されている半導体装置の製造方法では、支持基板１１と半導体層１３との間に介在するグラフェン積層膜１２をへき開させることで、半導体層１３を支持基板１１から分離させることができる。これにより、研磨等の必要性を無くすことができるため、支持基板１１の除去容易性を高めることが可能となる。 <Effect of Example 1>
When the support substrate 11 and the semiconductor layer 13 are directly attached without using the graphene laminated film 12, it is necessary to remove the support substrate 11 by polishing or the like. When the support substrate 11 is formed of SiC crystal, it is difficult to remove because SiC is a difficult-to-cut material. In the method for manufacturing a semiconductor device described in this specification, the semiconductor layer 13 can be separated from the support substrate 11 by cleaving the graphene laminated film 12 interposed between the support substrate 11 and the semiconductor layer 13. it can. As a result, the necessity for polishing or the like can be eliminated, and the ease of removal of the support substrate 11 can be enhanced.

グラフェン積層膜１２はへき開する性質を有するため、グラフェン積層膜１２が支持基板１１表面に成膜されている面積が大きくなるほど、支持基板１１と半導体層１３との接着力が弱くなる。実施例１に記載されている半導体装置の製造方法では、支持基板１１に多結晶ＳｉＣを用いているため、支持基板１１表面にグラフェン積層膜１２を点在させるように成膜することができる。よって、支持基板１１表面の全面にグラフェン積層膜１２を成膜する場合に比して、半導体層１３と支持基板１１との接着力を高めることができる。また分離工程では、貼り合わせ基板１０を複数に分割した後に、半導体層１３と支持基板１１とを分離する。貼り合わせ基板１０を分割することによって、半導体層１３と支持基板１１との接合面積を減少させることができる。よって、半導体層１３と支持基板１１との接着力の絶対値を、支持基板１１の分割前に比して小さくすることができるため、分割前に比して半導体層１３を支持基板１１から分離しやすくすることができる。以上より、貼り合わせ基板１０の分割前の状態においては、半導体層１３と支持基板１１との間に十分な接着力を発生させることができるため、貼り合わせ基板１０に各種の半導体プロセスを実施する場合に、半導体層１３と支持基板１１とが剥離してしまう事態を防止できる。また、貼り合わせ基板１０の分割後の状態においては、半導体層１３と支持基板１１との接着力を低下させることができるため、支持基板１１の除去容易性を高めることが可能となる。   Since the graphene laminated film 12 has a property of cleaving, the adhesive force between the supporting substrate 11 and the semiconductor layer 13 becomes weaker as the area where the graphene laminated film 12 is formed on the surface of the supporting substrate 11 becomes larger. In the method for manufacturing a semiconductor device described in Example 1, since polycrystalline SiC is used for the support substrate 11, the graphene laminated film 12 can be deposited on the surface of the support substrate 11. Therefore, the adhesive force between the semiconductor layer 13 and the support substrate 11 can be increased as compared with the case where the graphene laminated film 12 is formed on the entire surface of the support substrate 11. In the separation step, the semiconductor layer 13 and the support substrate 11 are separated after the bonded substrate 10 is divided into a plurality of pieces. By dividing the bonded substrate 10, the bonding area between the semiconductor layer 13 and the support substrate 11 can be reduced. Therefore, since the absolute value of the adhesive force between the semiconductor layer 13 and the support substrate 11 can be made smaller than before the support substrate 11 is divided, the semiconductor layer 13 is separated from the support substrate 11 compared to before the division. Can be easier. As described above, since a sufficient adhesive force can be generated between the semiconductor layer 13 and the support substrate 11 in the state before the bonded substrate 10 is divided, various semiconductor processes are performed on the bonded substrate 10. In this case, it is possible to prevent the semiconductor layer 13 and the support substrate 11 from peeling off. In addition, since the adhesive force between the semiconductor layer 13 and the support substrate 11 can be reduced in the state after the bonded substrate 10 is divided, the ease of removal of the support substrate 11 can be improved.

支持基板１１は、半導体層１３を補強するための基板であり、高い結晶性が要求されない。よって支持基板１１には、半導体層１３を形成する単結晶ＳｉＣよりも結晶欠陥が多いＳｉＣ結晶を使用することができる。結晶欠陥が多いＳｉＣ結晶は、結晶欠陥が少ないＳｉＣ結晶よりも成長速度を高めることができ、安価に製造することができるため、支持基板１１の製造コストを低減することが可能となる。また、半導体層１３と支持基板１１に同一材料であるＳｉＣ結晶を用いることで、熱膨張率を同等にすることができるため、貼り合わせ後に剥離が発生してしまう事態を防止することができる。   The support substrate 11 is a substrate for reinforcing the semiconductor layer 13 and does not require high crystallinity. Therefore, an SiC crystal having more crystal defects than the single crystal SiC forming the semiconductor layer 13 can be used for the support substrate 11. An SiC crystal with many crystal defects can increase the growth rate and can be manufactured at a lower cost than an SiC crystal with few crystal defects, and thus the manufacturing cost of the support substrate 11 can be reduced. Moreover, since the thermal expansion coefficient can be made equivalent by using the SiC crystal which is the same material for the semiconductor layer 13 and the support substrate 11, it is possible to prevent a situation in which peeling occurs after bonding.

図５に、グラフェン積層膜１２が成膜されたＳｉＣ結晶粒の、一部断面拡大図を示す。図５に示す結晶粒は、表面Ｆ２を備えている。表面Ｆ２の、ＳｉＣ結晶の（０００１）面に対するオフセット角度は、角度αである。また、角度αは、前述した所定角度の範囲内である。図５に示すように、表面Ｆ２には、（０００１）面の面方位を備える面Ｆ１がステップ状に断続的に表出している。面Ｆ１上には、面Ｆ１に対して垂直な方向Ｄ１に、グラフェン積層膜１２が成膜されている。ここで、面Ｆ２に対して垂直な方向を方向Ｄ２とすると、方向Ｄ１は方向Ｄ２に対して角度αだけ傾いている。また、支持基板１１の表面には様々な面方位を有する結晶粒が表出しているため、上述した角度αは、グラフェン積層膜１２が成膜されている結晶粒の各々ごとに異なる値となる。これにより、グラフェン積層膜１２がへき開しやすい方向である方向Ｄ１を、グラフェン積層膜１２が成膜されている結晶粒ごとに異ならせることができる。よって、貼り合わせ基板１０の全体を考えた場合に、半導体層１３と支持基板１１との間に、あらゆる方向の剥離力に対する十分な接着力を発生させることが可能となる。   FIG. 5 is a partially enlarged cross-sectional view of the SiC crystal grain on which the graphene laminated film 12 is formed. The crystal grains shown in FIG. 5 have a surface F2. The offset angle of the surface F2 with respect to the (0001) plane of the SiC crystal is an angle α. Further, the angle α is within the range of the predetermined angle described above. As shown in FIG. 5, a surface F1 having a (0001) plane orientation is intermittently exposed in a stepped manner on the surface F2. On the surface F1, the graphene laminated film 12 is formed in the direction D1 perpendicular to the surface F1. Here, when a direction perpendicular to the surface F2 is a direction D2, the direction D1 is inclined by an angle α with respect to the direction D2. Further, since crystal grains having various plane orientations are exposed on the surface of the support substrate 11, the angle α described above has a different value for each crystal grain on which the graphene laminated film 12 is formed. . Thereby, the direction D1 which is the direction in which the graphene laminated film 12 is easily cleaved can be made different for each crystal grain on which the graphene laminated film 12 is formed. Therefore, when the entire bonded substrate 10 is considered, it is possible to generate a sufficient adhesive force against the peeling force in any direction between the semiconductor layer 13 and the support substrate 11.

＜貼り合わせ基板の構成＞
実施例１では、支持基板１１が多結晶ＳｉＣで形成されている形態を説明した。実施例２は、支持基板１１が単結晶ＳｉＣで形成されている形態を説明する。実施例２では、例として、支持基板１１が６Ｈポリタイプの単結晶ＳｉＣで形成されており、支持基板１１の主表面の面方位が（０００１）面である場合を説明する。なお、実施例２に係る貼り合わせ基板１０のその他の構成は、実施例１の貼り合わせ基板１０の構成と同様であるため、ここでは説明を省略する。 <Configuration of bonded substrate>
In the first embodiment, the mode in which the support substrate 11 is formed of polycrystalline SiC has been described. Example 2 describes a mode in which the support substrate 11 is formed of single crystal SiC. In Example 2, a case where the support substrate 11 is formed of 6H polytype single crystal SiC and the plane orientation of the main surface of the support substrate 11 is a (0001) plane will be described as an example. In addition, since the other structure of the bonded substrate 10 which concerns on Example 2 is the same as that of the bonded substrate 10 of Example 1, description is abbreviate | omitted here.

＜半導体装置の製造方法＞
支持基板１１は６Ｈポリタイプの単結晶ＳｉＣで形成されており、その主表面が（０００１）面とされている。また、ＳｉＣ表面分解法によって成膜されるグラフェン積層膜は、六方晶のＳｉＣ結晶の（０００１）面に成膜されやすい特性を有している。よって成膜工程では、支持基板１１の表面の全面にグラフェン積層膜１２が成膜される。なお、成膜されるグラフェン積層膜１２は、多結晶状態である。次に貼り合わせ工程において、半導体層１３の裏面とグラフェン積層膜１２の接合面とが貼り合わされる。なお、成膜工程および貼り合わせ工程の内容は、実施例１で説明済みであるため、ここでは説明を省略する。 <Method for Manufacturing Semiconductor Device>
The support substrate 11 is formed of 6H polytype single crystal SiC, and its main surface is a (0001) plane. Further, the graphene laminated film formed by the SiC surface decomposition method has a characteristic that it is easily formed on the (0001) plane of a hexagonal SiC crystal. Therefore, in the film forming process, the graphene laminated film 12 is formed on the entire surface of the support substrate 11. Note that the formed graphene laminated film 12 is in a polycrystalline state. Next, in the bonding step, the back surface of the semiconductor layer 13 and the bonding surface of the graphene laminated film 12 are bonded. Note that the contents of the film forming process and the bonding process have been described in the first embodiment, and thus description thereof is omitted here.

支持基板１１表面の全面にグラフェン積層膜１２が成膜されているため、実施例１で説明したような支持基板１１表面の一部にグラフェン積層膜１２が成膜されている場合に比して、半導体層１３と支持基板１１との接着力を低減させることができる。よって分離工程では、貼り合わせ基板１０を分割しない状態で、半導体層１３と支持基板１１とを分離させることができる。   Since the graphene laminated film 12 is formed on the entire surface of the support substrate 11, as compared with the case where the graphene laminated film 12 is formed on a part of the surface of the support substrate 11 as described in the first embodiment. The adhesive force between the semiconductor layer 13 and the support substrate 11 can be reduced. Therefore, in the separation step, the semiconductor layer 13 and the support substrate 11 can be separated without dividing the bonded substrate 10.

＜実施例２の効果＞
実施例２の貼り合わせ基板１０では、貼り合わせ基板１０を分割しない状態で、半導体層１３を支持基板１１から分離させることができるため、分離後の支持基板１１を再利用することが可能となる。また、グラフェン積層膜１２は、厚さ１原子層のグラフェンが数層〜数十層分積層した膜であるため、非常に薄い。よって、グラフェン積層膜１２を支持基板１１に繰り返し成膜しても、支持基板１１の厚さの減少量は無視できるほど小さいため、支持基板１１を繰り返して再利用することができる。 <Effect of Example 2>
In the bonded substrate 10 of Example 2, since the semiconductor layer 13 can be separated from the support substrate 11 without dividing the bonded substrate 10, the support substrate 11 after separation can be reused. . In addition, the graphene laminated film 12 is a very thin film because it is a film in which several atomic layers of several atomic layers are laminated. Therefore, even if the graphene laminated film 12 is repeatedly formed on the support substrate 11, the support substrate 11 can be reused repeatedly because the decrease in the thickness of the support substrate 11 is negligibly small.

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。   As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

＜変形例＞
本実施形態では、支持基板１１に６ＨポリタイプのＳｉＣ結晶を用いる場合を説明したが、この形態に限られない。ＳｉＣ表面分解法によってグラフェン積層膜を成膜できるＳｉＣ結晶であれば、何れのポリタイプのＳｉＣ結晶を支持基板１１に用いてもよい。例えば、４ＨポリタイプのＳｉＣ結晶を支持基板１１に用いることも可能である。 <Modification>
In the present embodiment, the case where a 6H polytype SiC crystal is used for the support substrate 11 has been described, but the present invention is not limited to this. Any poly-type SiC crystal may be used for the support substrate 11 as long as it is a SiC crystal capable of forming a graphene laminated film by a SiC surface decomposition method. For example, a 4H polytype SiC crystal can be used for the support substrate 11.

実施例２において、支持基板１１は、複数のポリタイプ（例：４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣなど）が混合している結晶構造のＳｉＣによって形成されていてもよい。複数のポリタイプが混合している結晶構造のＳｉＣでは、グラフェンが成膜される結晶構造を有する面と、グラフェンが成膜されない結晶構造を有する面が、支持基板１１の主表面に混在して表出している場合がある。よって、単一ポリタイプの結晶構造のＳｉＣにグラフェン積層膜１２を成膜する場合に比して、グラフェン積層膜１２が成膜される面積割合を低くすることができる。これにより、単一のポリタイプの結晶構造のＳｉＣを用いる場合に比して、半導体層１３と支持基板１１との接着力を高めることができる。また、複数のポリタイプが混合している結晶構造のＳｉＣは、厳密な温度制御を行うことなく成長させることができるため、単一ポリタイプの結晶構造のＳｉＣよりも成長速度を高めることができる。よって、支持基板を製造するコストを低減させることが可能となる。また、複数のポリタイプが混合している結晶構造のＳｉＣでは、マイクロパイプが表面に表出する場合がある。この場合、ＳｉＣの表面に各種の層を成膜することで、表面のマイクロパイプを埋め込んで平坦化することにより、マイクロパイプの影響を小さくすることが可能である。   In Example 2, the support substrate 11 may be formed of SiC having a crystal structure in which a plurality of polytypes (eg, 4H—SiC, 6H—SiC, 3C—SiC, etc.) are mixed. In SiC having a crystal structure in which a plurality of polytypes are mixed, a surface having a crystal structure on which graphene is formed and a surface having a crystal structure on which no graphene is formed are mixed on the main surface of the support substrate 11. May be exposed. Therefore, compared with the case where the graphene laminated film 12 is formed on SiC having a single polytype crystal structure, the area ratio in which the graphene laminated film 12 is formed can be reduced. Thereby, compared with the case where SiC of a single polytype crystal structure is used, the adhesive force between the semiconductor layer 13 and the support substrate 11 can be increased. In addition, since SiC having a crystal structure in which a plurality of polytypes are mixed can be grown without strict temperature control, the growth rate can be increased as compared with SiC having a single polytype crystal structure. . Therefore, the cost for manufacturing the support substrate can be reduced. In SiC having a crystal structure in which a plurality of polytypes are mixed, a micropipe may be exposed on the surface. In this case, it is possible to reduce the influence of the micropipes by depositing various layers on the surface of the SiC to embed and flatten the micropipes on the surface.

貼り合わせ工程において、グラフェン積層膜１２に貼り合わされる半導体層１３は、１種類に限られない。例えば、グラフェン積層膜１２の接合面を複数のエリアに分割し、各エリアに異なる半導体層１３を貼り合わせるとしてもよい。   In the bonding step, the semiconductor layer 13 bonded to the graphene laminated film 12 is not limited to one type. For example, the bonding surface of the graphene laminated film 12 may be divided into a plurality of areas, and a different semiconductor layer 13 may be bonded to each area.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１０：貼り合わせ基板、１１：支持基板、１２：グラフェン積層膜、１３：半導体層、２１：結晶粒   10: Bonded substrate, 11: Support substrate, 12: Graphene laminated film, 13: Semiconductor layer, 21: Crystal grain

Claims (6)

多結晶ＳｉＣで形成された支持基板を真空中で１３００℃以上に加熱して表面を構成しているＳｉを昇華させ、グラフェン（graphene）が複数積層された層状膜を前記支持基板の表面の少なくとも一部に形成する成膜工程と、
半導体の単結晶で形成された半導体層を、前記層状膜の表面に貼り合わせる貼り合わせ工程と、
前記層状膜のへき開面を起点として、前記支持基板に貼り合わせてある前記半導体層を前記支持基板から分離する分離工程と、
を備えることを特徴とする半導体装置の製造方法。 A support substrate formed of polycrystalline Si C sublime Si constituting the surface is heated to above 1300 ° C. in vacuo, graphene (graphene) is formed by stacking a plurality of layered membrane the surface of the support substrate A film forming process to be formed at least in part;
A bonding step of bonding a semiconductor layer formed of a semiconductor single crystal to the surface of the layered film;
A separation step of separating the semiconductor layer bonded to the support substrate from the support substrate, starting from the cleavage plane of the layered film;
A method for manufacturing a semiconductor device, comprising: 多結晶ＳｉＣで形成された前記支持基板の表面には、様々な面方位を有する複数の結晶粒が表出しており、A plurality of crystal grains having various plane orientations are exposed on the surface of the support substrate formed of polycrystalline SiC.
前記成膜工程では、ＳｉＣ結晶の（０００１）面に対するオフセット角度が所定角度の範囲内である表面を有する結晶粒の表面に、前記層状膜を選択的に形成することを特徴とする請求項１に記載の半導体装置の製造方法。The layered film is selectively formed on a crystal grain surface having a surface in which an offset angle with respect to a (0001) plane of the SiC crystal is within a predetermined angle range in the film forming step. The manufacturing method of the semiconductor device as described in any one of Claims 1-3. 多結晶ＳｉＣで形成された前記支持基板の表面における、前記層状膜が形成されている面積割合が３０〜７０％の範囲であることを特徴とする請求項１または２に記載の半導体装置の製造方法。3. The manufacturing method of a semiconductor device according to claim 1, wherein an area ratio of the layered film formed on the surface of the support substrate made of polycrystalline SiC is in a range of 30 to 70%. Method. 前記支持基板は、複数のポリタイプが混合している多結晶ＳｉＣで形成されていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the support substrate is formed of polycrystalline SiC in which a plurality of polytypes are mixed. 前記支持基板を形成している多結晶ＳｉＣの結晶粒の平均粒子径は、前記半導体層が貼り合わせてある前記支持基板を複数のチップに分割した場合における前記チップの短辺の長さの半分以下になるように決定されることを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。The average particle diameter of the polycrystalline SiC crystal grains forming the support substrate is half the length of the short side of the chip when the support substrate to which the semiconductor layer is bonded is divided into a plurality of chips. The semiconductor device manufacturing method according to claim 1, wherein the semiconductor device manufacturing method is determined as follows. 前記貼り合せ工程は、The bonding step is
前記半導体層の接合面、および、前記支持基板の前記層状膜が形成されている面に、真空状態でイオンビームを照射する照射工程と、An irradiation step of irradiating an ion beam in a vacuum state on the bonding surface of the semiconductor layer and the surface of the support substrate on which the layered film is formed,
前記半導体層の前記イオンビームが照射された接合面と、前記支持基板の前記イオンビームが照射された面とを、真空状態で接触させる接触工程と、A contact step of bringing the bonding surface of the semiconductor layer irradiated with the ion beam into contact with the surface of the supporting substrate irradiated with the ion beam in a vacuum state;
を備えることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, comprising:
JP2012146820A 2012-06-29 2012-06-29 Manufacturing method of semiconductor device Expired - Fee Related JP6098048B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012146820A JP6098048B2 (en) 2012-06-29 2012-06-29 Manufacturing method of semiconductor device
PCT/JP2013/060931 WO2014002576A1 (en) 2012-06-29 2013-04-11 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012146820A JP6098048B2 (en) 2012-06-29 2012-06-29 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2014011301A JP2014011301A (en) 2014-01-20
JP6098048B2 true JP6098048B2 (en) 2017-03-22

Family

ID=49782754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012146820A Expired - Fee Related JP6098048B2 (en) 2012-06-29 2012-06-29 Manufacturing method of semiconductor device

Country Status (2)

Country Link
JP (1) JP6098048B2 (en)
WO (1) WO2014002576A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156381A1 (en) * 2014-04-10 2015-10-15 富士電機株式会社 Method for processing semiconductor substrate and method for manufacturing semiconductor device in which said processing method is used
JP6544166B2 (en) 2015-09-14 2019-07-17 信越化学工業株式会社 Method of manufacturing SiC composite substrate
JP2018198265A (en) * 2017-05-24 2018-12-13 國家中山科學研究院 Method for manufacturing heat dissipation substrate enabling epitaxy
CN107887319A (en) * 2017-11-16 2018-04-06 中国科学院上海微系统与信息技术研究所 The preparation method of graphene on a kind of insulator
EP3905305A4 (en) * 2018-12-28 2022-09-21 National Institute Of Advanced Industrial Science And Technology Graphite thin film/silicon substrate laminate, method for producing same and substrate for high exhaust heat-type electronic devices
JP6771706B1 (en) * 2020-03-23 2020-10-21 三菱電機株式会社 Nitride semiconductor device and its manufacturing method
FR3130296B1 (en) * 2021-12-14 2023-11-03 Soitec Silicon On Insulator METHOD FOR MANUFACTURING A SEMICONDUCTOR STRUCTURE COMPRISING A POLYCRYSTALLINE SILICON CARBIDE SUBSTRATE AND A MONOCRYSTALLINE SILICON CARBIDE ACTIVE LAYER

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3491436B2 (en) * 1996-03-29 2004-01-26 株式会社デンソー Method for producing silicon carbide single crystal
JP4802380B2 (en) * 2001-03-19 2011-10-26 株式会社デンソー Manufacturing method of semiconductor substrate
JP5137066B2 (en) * 2007-09-10 2013-02-06 国立大学法人福井大学 Graphene sheet manufacturing method
JP5070247B2 (en) * 2009-06-23 2012-11-07 株式会社沖データ Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
WO2014002576A1 (en) 2014-01-03
JP2014011301A (en) 2014-01-20

Similar Documents

Publication Publication Date Title
JP6098048B2 (en) Manufacturing method of semiconductor device
JP6061251B2 (en) Manufacturing method of semiconductor substrate
JP5101263B2 (en) Semiconductor heterostructure
TWI609435B (en) Composite substrate, semiconductor device and method for manufacturing semiconductor device
JP6582779B2 (en) Manufacturing method of SiC composite substrate
JP2009117533A (en) Manufacturing method of silicon carbide substrate
WO2011132654A1 (en) Method for producing composite substrate
JP6515757B2 (en) Method of manufacturing SiC composite substrate
JP2014216555A (en) Method for manufacturing semiconductor substrate
JP5926401B2 (en) Composite substrate and manufacturing method thereof
JP6208572B2 (en) SiC wafer manufacturing method, SiC semiconductor manufacturing method, and graphite silicon carbide composite substrate
JP6621304B2 (en) Manufacturing method of semiconductor wafer
JP5983834B2 (en) Method for manufacturing acoustic wave device
JP6661191B2 (en) Semiconductor substrate manufacturing method
WO2021215466A1 (en) Bonded substrate
KR102523183B1 (en) Method for producing a two-dimensional film of hexagonal crystal structure
JP6152827B2 (en) Manufacturing method of semiconductor substrate
JP2019197873A (en) Nitride semiconductor template and device manufactured using the same
WO2021200861A1 (en) Bonded substrate
WO2021131966A1 (en) Aln laminate board
WO2024058180A1 (en) Substrate for forming semiconductor device, semiconductor laminated structure, semiconductor device, method for manufacturing substrate for forming semiconductor device, method for manufacturing semiconductor laminated structure, and method for manufacturing semiconductor device
JP6024239B2 (en) Manufacturing method of semiconductor device
WO2015099028A1 (en) Semiconductor substrate and method for manufacturing semiconductor substrate
JP2013207212A (en) Composite substrate manufacturing method and composite substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R151 Written notification of patent or utility model registration

Ref document number: 6098048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees