JP6098041B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6098041B2
JP6098041B2 JP2012083931A JP2012083931A JP6098041B2 JP 6098041 B2 JP6098041 B2 JP 6098041B2 JP 2012083931 A JP2012083931 A JP 2012083931A JP 2012083931 A JP2012083931 A JP 2012083931A JP 6098041 B2 JP6098041 B2 JP 6098041B2
Authority
JP
Japan
Prior art keywords
layer
zener diode
igbt
conductivity type
well layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012083931A
Other languages
Japanese (ja)
Other versions
JP2013214608A (en
Inventor
中村　浩
浩 中村
繁美 宮沢
繁美 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012083931A priority Critical patent/JP6098041B2/en
Priority to US13/854,506 priority patent/US8803190B2/en
Publication of JP2013214608A publication Critical patent/JP2013214608A/en
Application granted granted Critical
Publication of JP6098041B2 publication Critical patent/JP6098041B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、自動車用内燃機関の点火装置に用いられ、サージ電圧保護機能を備える半導体装置、特にはサージ電圧保護機能を備えるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）を主要構成素子として有する半導体装置に関する。   The present invention is used for an ignition device of an internal combustion engine for automobiles, and includes a semiconductor device having a surge voltage protection function, particularly an IGBT (Insulated Gate Bipolar Transistor) having a surge voltage protection function as a main component. The present invention relates to a semiconductor device.

図９に従来の自動車用内燃機関用点火装置の回路図を示す。この自動車用内燃機関用点火装置は、エンジンコントロールユニット（以降、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ ｃｏｎｔｒｏｌ ｕｎｉｔ））２１、破線枠で示す点火用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ））２２、点火コイル２７、電圧源３０、点火プラグ３１などから構成されている。この内燃機関用点火装置に使用される点火用ＩＣ２２には、点火コイルの一次側電流をスイッチング制御する出力段のスイッチング素子として絶縁ゲートバイポーラトランジスタ（以降、出力段ＩＧＢＴ２５）が用いられている。出力段ＩＧＢＴ２５に対して、ゲートおよびコレクタが共通に接続されたセンスＩＧＢＴ２５ａを有する。このセンスＩＧＢＴ２５ａのエミッタには電流検出抵抗（センス抵抗２６）が直列接続される。なお、図９の抵抗３４は配線抵抗を示す。   FIG. 9 shows a circuit diagram of a conventional ignition device for an internal combustion engine for automobiles. The ignition device for an internal combustion engine for an automobile includes an engine control unit (hereinafter referred to as an ECU (Electronic Control Unit)) 21, an ignition IC (Integrated Circuit) indicated by a broken line frame) 22, an ignition coil 27, a voltage source 30, and an ignition plug 31. Etc. In the ignition IC 22 used in the ignition device for an internal combustion engine, an insulated gate bipolar transistor (hereinafter referred to as an output stage IGBT 25) is used as an output stage switching element for switching control of the primary current of the ignition coil. The output stage IGBT 25 has a sense IGBT 25a having a gate and a collector connected in common. A current detection resistor (sense resistor 26) is connected in series to the emitter of the sense IGBT 25a. Note that the resistor 34 in FIG. 9 indicates a wiring resistance.

前述の内燃機関用点火装置の実動作について、前述の点火用ＩＣ２２を中心にして説明する。電圧源３０は一定電圧（例えば、自動車用バッテリーの電圧１４Ｖ）であり、その電圧源３０は、点火コイル２７の一次コイル２８の一方の端子に接続される。一次コイル２８の他端子は点火用ＩＣ２２のコレクタ端子（以降Ｃ端子）に接続され、点火用ＩＣ２２のエミッタ端子（以降Ｅ端子）はグランドに、ゲート端子（以降Ｇ端子）はＥＣＵ２１に接続される。ここで、点火用ＩＣ２２は、スイッチング素子として機能する出力段ＩＧＢＴ２５とその電流制御回路２４を主要構成要素としている。ＥＣＵ２１は、点火用ＩＣ２２の出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａのＯＮとＯＦＦを制御する信号を出力し、点火用ＩＣ２２のＧ端子に入力させる機能を有する。例えば、Ｇ端子にしきい値電圧以上のＶｇとして５Ｖまたはしきい値電圧以下のＶｇとして０Ｖが印加されれば、点火用ＩＣ２２の出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａがそれぞれオンまたはオフになる。   The actual operation of the internal combustion engine ignition device will be described with a focus on the ignition IC 22 described above. The voltage source 30 is a constant voltage (for example, the voltage of an automobile battery 14 V), and the voltage source 30 is connected to one terminal of the primary coil 28 of the ignition coil 27. The other terminal of the primary coil 28 is connected to the collector terminal (hereinafter referred to as C terminal) of the ignition IC 22, the emitter terminal (hereinafter referred to as E terminal) of the ignition IC 22 is connected to the ground, and the gate terminal (hereinafter referred to as G terminal) is connected to the ECU 21. . Here, the ignition IC 22 includes an output stage IGBT 25 functioning as a switching element and its current control circuit 24 as main components. The ECU 21 has a function of outputting a signal for controlling ON and OFF of the output stage IGBT 25 and the sense IGBT 25a of the ignition IC 22 and inputting the signals to the G terminal of the ignition IC 22. For example, when 5V is applied to the G terminal as Vg equal to or higher than the threshold voltage or 0V is applied as Vg equal to or lower than the threshold voltage, the output stage IGBT 25 and the sense IGBT 25a of the ignition IC 22 are turned on or off, respectively.

ＥＣＵ２１がＧ端子にＯＮ信号（Ｖｇ＝５Ｖ）を入力すると、出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａはオンになり、Ｃ端子−Ｅ端子間電圧Ｖｃｅが低下し、バッテリー電圧源３０から点火コイル２７の一次コイル２８を介して、点火用ＩＣ２２のＣ端子−Ｅ端子間にコレクタ電流Ｉｃが流れ始める。コレクタ電流Ｉｃは一次コイル２８のインダクタンスと一次コイル２８に印加される電圧で決まるｄＩ／ｄｔで上昇し、制御回路２４で制御される一定のコレクタ電流値まで増加すると、一定の電流値（例えば１３Ａ）に維持される。このようにコレクタ電流Ｉｃを一定に維持する機能を有する制御回路２４は、詳細には図１０に示すように、センス抵抗２６によりコレクタ電流Ｉｃに比例して生じる電圧降下値が検知される。この電圧降下値と基準電圧３５に予め設定された電圧とが等しくなるようにオペアンプ３６はＭＯＳＦＥＴ３７のゲート電圧を制御し、出力段ＩＧＢＴ２５およびセンスＩＧＢＴ２５ａのゲート電圧を制御する。これにより、コレクタ電流Ｉｃを前記一定の電流値に制御することができる。   When the ECU 21 inputs an ON signal (Vg = 5V) to the G terminal, the output stage IGBT 25 and the sense IGBT 25a are turned on, the voltage Vce between the C terminal and the E terminal decreases, and the primary coil of the ignition coil 27 from the battery voltage source 30 The collector current Ic begins to flow between the C terminal and the E terminal of the ignition IC 22 via 28. The collector current Ic increases at dI / dt determined by the inductance of the primary coil 28 and the voltage applied to the primary coil 28, and increases to a certain collector current value controlled by the control circuit 24. ) Is maintained. In this way, the control circuit 24 having the function of maintaining the collector current Ic constant detects the voltage drop value generated in proportion to the collector current Ic by the sense resistor 26, as shown in detail in FIG. The operational amplifier 36 controls the gate voltage of the MOSFET 37 and controls the gate voltages of the output stage IGBT 25 and the sense IGBT 25a so that the voltage drop value and the voltage preset to the reference voltage 35 are equal. Thereby, the collector current Ic can be controlled to the constant current value.

また、図示しないが、コレクタ電流が異常となった場合にＩＧＢＴ２５およびＩＧＢＴ２５ａのゲート電圧を制御すると共にＥＣＵ２１に異常信号を出力する端子を設けることもできる。   Although not shown, it is also possible to provide a terminal for controlling the gate voltage of the IGBT 25 and IGBT 25a and outputting an abnormal signal to the ECU 21 when the collector current becomes abnormal.

また、図示しないが、制御回路２４はセンス抵抗２６の電圧を検出してコイル２８，２９の異常検知する回路を内蔵することもできる。コイル２８，２９の異常検知回路は、ＩＧＢＴ２５のターンオフ時のコレクタ電圧の立ち上がり勾配（ｄｖ／ｄｔ）が急峻になった場合を検出する。具体的には、出力段ＩＧＢＴ２５のゲート電圧を所定電圧プルダウンして、ＥＣＵ２１でＩＧＢＴ２５のゲート電圧を検知することによりコイルの異常を検知したり、ＥＣＵ２１の基準電位と接続される端子の電圧をプルダウンして異常信号を出力したりする（コイルの異常検知回路については例えば、特許文献４に記載されている）。   Although not shown, the control circuit 24 may include a circuit that detects the abnormality of the coils 28 and 29 by detecting the voltage of the sense resistor 26. The abnormality detection circuit of the coils 28 and 29 detects a case where the rising slope (dv / dt) of the collector voltage at the time of turning off the IGBT 25 becomes steep. Specifically, the gate voltage of the output stage IGBT 25 is pulled down by a predetermined voltage, and the ECU 21 detects the gate voltage of the IGBT 25 to detect the abnormality of the coil, or pulls down the voltage of the terminal connected to the reference potential of the ECU 21. Then, an abnormal signal is output (the coil abnormality detection circuit is described in Patent Document 4, for example).

次に、図９でＥＣＵ２１からＯＦＦ信号（Ｖｇ＝０Ｖ）がＧ端子に入力されると、点火用ＩＣ２２の出力段ＩＧＢＴ２５は開放（オフに）され、コレクタ電流Ｉｃは急激に減少する。この急激なコレクタ電流Ｉｃの変化（ｄＩ／ｄｔ）に対応して、一次コイル２８の両端には急激に大きな電圧が発生する。同時に、二次コイル２９の両端電圧もコイル比に逆比例して数１０ｋＶ（例えば３０ｋＶ）の電圧が発生し、その電圧が点火プラグ３１に印加される。点火プラグ３１は、印加電圧が約１０ｋＶ以上で放電する。   Next, when an OFF signal (Vg = 0 V) is input from the ECU 21 to the G terminal in FIG. 9, the output stage IGBT 25 of the ignition IC 22 is opened (turned off), and the collector current Ic decreases rapidly. Corresponding to this sudden change (dI / dt) in the collector current Ic, a large voltage is suddenly generated across the primary coil 28. At the same time, a voltage of several tens of kV (for example, 30 kV) is generated in inverse voltage proportional to the coil ratio, and the voltage is applied to the spark plug 31. The spark plug 31 is discharged when the applied voltage is about 10 kV or more.

以上説明した前記内燃機関用点火装置を、図３の動作波形を参照して説明する。図３（ａ）に示すようにゲート電圧Ｖｇがしきい値以上になって、出力段ＩＧＢＴ２５がＯＮすると、コレクタ電流Ｉｃが所定の上昇速度で流れ始め、コレクタ電圧Ｖｃが急激に減少し、所定時間経過するとコレクタ電流Ｉｃは制御回路２４により一定の電流値に制御されることが示されている。図３（ａ）の右側の破線内は出力段ＩＧＢＴ２５がＯＦＦになるときの過渡状態を示し、図３（ｂ）に、その過渡状態の横軸の時間軸を拡げた状態を示す。   The internal combustion engine ignition device described above will be described with reference to the operation waveform of FIG. As shown in FIG. 3A, when the gate voltage Vg becomes equal to or higher than the threshold value and the output stage IGBT 25 is turned on, the collector current Ic starts to flow at a predetermined rising speed, and the collector voltage Vc rapidly decreases to a predetermined level. It is shown that the collector current Ic is controlled to a constant current value by the control circuit 24 as time elapses. 3A shows a transient state when the output stage IGBT 25 is turned OFF, and FIG. 3B shows a state where the horizontal axis of the transient state is expanded.

図３（ｂ）で、ゲート電圧Ｖｇがしきい値以下、例えば０Ｖになって出力段ＩＧＢＴ２５がＯＦＦする際、コレクタ電流Ｉｃが遅延時間を経て減少し始める。この遅延時間は出力段ＩＧＢＴ２５のゲート容量とゲート抵抗２３に起因して生じる。コレクタ電流Ｉｃの減少に伴いコレクタ電圧Ｖｃが急激に上昇する。この上昇したコレクタ電圧Ｖｃはコレクタ‐ゲート間のツェナーダイオード３３（図９）によってクランプされるが、その間に前述の点火プラグの放電が生じる。   In FIG. 3B, when the gate voltage Vg is equal to or lower than the threshold value, for example, 0 V, and the output stage IGBT 25 is turned OFF, the collector current Ic starts to decrease after a delay time. This delay time is caused by the gate capacitance and the gate resistance 23 of the output stage IGBT 25. As the collector current Ic decreases, the collector voltage Vc increases rapidly. This increased collector voltage Vc is clamped by the Zener diode 33 (FIG. 9) between the collector and the gate, during which the spark plug discharge occurs.

一方、点火用ＩＣ２２に用いられるスイッチング素子である出力段ＩＧＢＴ２５については、コレクタＣ、エミッタＥ、ゲートＧの各端子に印加されるサージに対する耐量について高い信頼性が必要である。例えば、図９で、出力段ＩＧＢＴ２５のゲート保護を目的とするツェナーダイオード３２は、ＥＣＵ２１で発生する人や機械からのＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）サージ電圧をクランプしてゲートを保護する役割を担っている。   On the other hand, the output stage IGBT 25 that is a switching element used in the ignition IC 22 needs to have high reliability with respect to a surge resistance to the terminals of the collector C, the emitter E, and the gate G. For example, in FIG. 9, the Zener diode 32 for the purpose of protecting the gate of the output stage IGBT 25 plays a role of protecting the gate by clamping an ESD (Electro Static Discharge) surge voltage generated by the ECU 21 from a person or machine. Yes.

このようなゲート保護を目的とするツェナーダイオード３２は、図４に示すように、ＩＧＢＴ基板表面にポリシリコンを堆積して形成される横型ツェナーダイオード１３２として点火用ＩＣに内蔵される。この横型ポリシリコンツェナーダイオード１３２の製造方法は、例えば、図４でｎ−エピタキシャル層１１（以降ｎ−エピ層１１）上に酸化膜５を形成し、その上にポリシリコンゲート電極６の形成と同時にツェナーダイオード用のポリシリコン層を堆積する。そのポリシリコン層中にイオン注入などにより不純物を導入してｎ＋層４、ｎ−層３、ｐ＋層１などからなるＰＮ接合を形成し、アノード電極Ａ、カソード電極Ｂを形成し、アノード電極ＡをＩＧＢＴのエミッタ電極に、カソード電極Ｂをゲート電極にそれぞれ同電位に接続することにより製造される。この横型ポリシリコンツェナーダイオード１３２によれば、ゲート−エミッタ間に接続される保護ツェナーダイオードの耐圧をたとえば６Ｖとすれば、６Ｖ以上のサージ電圧をクランプすることにより前述のようにゲート保護の機能を持たせることができる。 As shown in FIG. 4, the Zener diode 32 for gate protection is built in the ignition IC as a lateral Zener diode 132 formed by depositing polysilicon on the surface of the IGBT substrate. For example, the lateral polysilicon Zener diode 132 is manufactured by forming the oxide film 5 on the n − epitaxial layer 11 (hereinafter, n − epi layer 11) in FIG. 4 and forming the polysilicon gate electrode 6 thereon. At the same time, a polysilicon layer for a Zener diode is deposited. Impurities are introduced into the polysilicon layer by ion implantation or the like to form a PN junction composed of n + layer 4, n − layer 3, p + layer 1, etc., and anode electrode A and cathode electrode B are formed. It is manufactured by connecting the electrode A to the IGBT emitter electrode and the cathode electrode B to the gate electrode at the same potential. According to this lateral polysilicon Zener diode 132, if the protective Zener diode connected between the gate and the emitter has a withstand voltage of, for example, 6V, the surge protection voltage of 6V or more is clamped to provide the gate protection function as described above. You can have it.

また、コストダウンの要請に応えるため、前述のツェナーダイオードを横型ではなく縦型としてＩＧＢＴに内蔵させたデバイスとすることにより、デバイスのチップサイズを小さくした点火用ＩＣも既に開発されている。この縦型のツェナーダイオードの利点は、ツェナーダイオードのＰＮ接合を半導体基板（ｎ−エピ層１１）表面より下層に形成するので、小面積のツェナーダイオードが得られることである。一例としてツェナーダイオードとＩＧＢＴとが同一半導体基板上に自己分離構造で形成されたワンチップタイプの複合素子の場合の要部断面図を図５に示す。 Further, in order to meet the demand for cost reduction, an ignition IC in which the chip size of the device is reduced by using a device in which the aforementioned Zener diode is incorporated in the IGBT as a vertical type instead of a horizontal type has already been developed. The advantage of this vertical Zener diode is that a Zener diode with a small area can be obtained because the PN junction of the Zener diode is formed below the surface of the semiconductor substrate (n - epi layer 11). As an example, FIG. 5 shows a cross-sectional view of an essential part in the case of a one-chip type composite element in which a Zener diode and an IGBT are formed on the same semiconductor substrate with a self-separation structure.

図５に示す縦型のツェナーダイオードとＩＧＢＴの複合素子では、ｎ−エピ層１１中にＩＧＢＴ形成領域とは異なる位置にｐウェル層２を形成し、このｐウェル層２の表面から、ｐ＋層１とｎ＋層４を形成する。形成されたｐ＋層１とｎ＋層４の表面に酸化膜５と層間絶縁膜７を形成する。このｐ＋層１とｎ＋層４上の酸化膜５と層間絶縁膜７とを選択的に開口し、ｐ＋層１上にエミッタ電極（アノード電極）およびｎ＋層４上にゲート電極（カソード電極）をそれぞれオーミック接触するように形成する。このような構造にすることで、ｐ＋層１とｐウェル層２とｎ＋層４を有し、そのうちのｐウェル層２とｎ＋層４からなるｐｎ接合に電流が縦方向に流れる縦型のツェナーダイオード１４２が、ＩＧＢＴとともに形成される。 In the vertical Zener diode and IGBT composite element shown in FIG. 5, the p well layer 2 is formed in the n − epi layer 11 at a position different from the IGBT formation region, and p + is formed from the surface of the p well layer 2. Layer 1 and n + layer 4 are formed. An oxide film 5 and an interlayer insulating film 7 are formed on the surfaces of the formed p + layer 1 and n + layer 4. The oxide film 5 and the interlayer insulating film 7 on the p + layer 1 and the n + layer 4 are selectively opened, and an emitter electrode (anode electrode) is formed on the p + layer 1 and a gate electrode (on the n + layer 4). Cathode electrodes) are formed in ohmic contact with each other. With such a structure, the p + layer 1, the p well layer 2, and the n + layer 4 are included, and a current flows in the vertical direction through a pn junction including the p well layer 2 and the n + layer 4. A zener diode 142 of the type is formed with the IGBT.

このようなツェナーダイオードまたはサージ保護用素子を内蔵するデバイスに関する公知文献としては、半導体基板上に形成された横型ポリシリコンツェナーダイオードのサージ電圧耐量を大きくするために、ＰＮ接合の長さを長くするＭＯＳ型半導体装置について知られている（特許文献１）。   As a publicly known document relating to a device incorporating such a Zener diode or surge protection element, the length of the PN junction is increased in order to increase the surge voltage withstand capability of the lateral polysilicon Zener diode formed on the semiconductor substrate. A MOS type semiconductor device is known (Patent Document 1).

ｎ−層の表層に形成したｐ＋層とｎ−層とｐ＋コレクタ層からなるバイポーラトランジスタを、ＩＧＢＴのクランプトランジスタとすることにより、電圧クランプ用の外付けツェナーダイオードの耐圧選定の困難さを解消するという記述がある（特許文献２）。 n - p + layer and the n formed in the surface layer of the layer - the bipolar transistor comprising a layer and the p + collector layer, by a clamp transistor IGBT, the difficulty of the breakdown voltage Selection of External Zener diode for voltage clamp There is a description that it is resolved (Patent Document 2).

パワーＭＯＳＦＥＴと同一基板上に自己分離型で形成され、Ｎ側がＧＮＤに接続されたＰＮ接合とこのＰＮ接合に直列接続されるデプレッション型ＭＯＳＦＥＴを有する構成にかかるデバイスの記載がある（特許文献３）。   There is a description of a device according to a configuration having a PN junction formed on the same substrate as a power MOSFET and having a PN junction whose N side is connected to GND and a depletion type MOSFET connected in series to this PN junction (Patent Document 3) .

特開１９９９−２８４１７５号公報JP 1999-284175 A 特開１９９２−２９１７６７号公報JP-A-1992-291767 特開１９９３−１２９５９８号公報Japanese Patent Laid-Open No. 1993-129598 特開２００９−１３８５４７号公報JP 2009-138547 A

しかしながら、前述の図４の横型ポリシリコンツェナーダイオード１３２のサージ耐量を大きくするには、動作抵抗を小さくする必要がある。しかし、この横型ポリシリコンツェナーダイオード１３２は薄膜であるので、動作抵抗を小さくするためには、ＰＮ接合の面積を大きくする必要がある。大きなＰＮ接合面積とするには、半導体基板上に横型ポリシリコンツェナーダイオード１３２の大きな平面占有面積が必要となりチップのコストアップに繋がることが問題となる。   However, in order to increase the surge resistance of the lateral polysilicon Zener diode 132 of FIG. 4 described above, it is necessary to reduce the operating resistance. However, since the lateral polysilicon Zener diode 132 is a thin film, it is necessary to increase the area of the PN junction in order to reduce the operating resistance. In order to obtain a large PN junction area, a large plane occupation area of the lateral polysilicon Zener diode 132 is required on the semiconductor substrate, leading to an increase in chip cost.

一方、前述の図５の縦型ツェナーダイオード１４２をゲート保護用ツェナーダイオード３２として使用した場合、たとえば、図９で、Ｅ端子とグランド間の配線抵抗３４を０．１Ωとすると、ＩＧＢＴ２５のコレクタ電流が２０Ａ流れる場合、グランド電位に対しエミッタ電位が２Ｖ程度上昇する。エミッタ電位が上昇することで同電位であるｐウェル２（図５）の電位も同様に２Ｖ上昇する。このとき、図５に示す従来の縦型ツェナーダイオード１４２では、ｎ＋層４表面のゲートの入力電圧が０Ｖの場合（ＩＧＢＴのコレクタにオフ電圧が印加されている）でも、ｐウェル層２とｎ＋層４間のＰＮ接合の内蔵電圧（たとえば０．７Ｖ）よりエミッタ電位の方が高電位（２Ｖ）であるので、エミッタ−ゲート間に電流が流れる。すると、この電流が、ｐ基板９／ｎ＋エピ層１０／ｎ−エピ層１１／ｐウェル層２／ｎ＋層４からなる寄生サイリスタのゲート電流となって寄生サイリスタをＯＮさせる。その結果、制御不能な電流が流れラッチアップ破壊に至ることが問題となる。すなわち、縦型ツェナーダイオード１４２をＩＧＢＴのゲート保護用ツェナーダイオード３２（図９）として使用した場合には、縦型ツェナーダイオード３２に、配線抵抗を流れる電流により上昇するエミッタ電位をも阻止する双方向耐圧特性を必要とする。この双方向耐圧特性を低コストで得ることが求められている。 On the other hand, when the vertical Zener diode 142 of FIG. 5 is used as the gate protection Zener diode 32, for example, in FIG. 9, if the wiring resistance 34 between the E terminal and the ground is 0.1Ω, the collector current of the IGBT 25 When 20 A flows, the emitter potential rises by about 2 V with respect to the ground potential. As the emitter potential rises, the potential of the p-well 2 (FIG. 5), which is the same potential, similarly rises by 2V. At this time, in the conventional vertical Zener diode 142 shown in FIG. 5, even when the gate input voltage on the surface of the n + layer 4 is 0 V (an off voltage is applied to the collector of the IGBT), Since the emitter potential is higher (2 V) than the built-in voltage (for example, 0.7 V) of the PN junction between the n + layers 4, a current flows between the emitter and the gate. Then, this current becomes the gate current of the parasitic thyristor composed of the p substrate 9 / n + epi layer 10 / n − epi layer 11 / p well layer 2 / n + layer 4 and turns on the parasitic thyristor. As a result, there arises a problem that uncontrollable current flows and causes latch-up breakdown. That is, when the vertical Zener diode 142 is used as the IGBT gate protection Zener diode 32 (FIG. 9), the vertical Zener diode 32 also prevents bidirectional emitter potential due to current flowing through the wiring resistance. Requires pressure resistance. It is required to obtain this bidirectional withstand voltage characteristic at low cost.

本発明は、以上説明した問題点を考慮してなされたものであり、本発明の目的は、縦型ツェナーダイオードをＩＧＢＴのエミッタ−ゲート間に接続させた構成としても、ラッチアップ破壊を起こし難い保護機能付き半導体装置を低コストで提供することである。   The present invention has been made in view of the above-described problems, and the object of the present invention is not to cause latch-up breakdown even when a vertical Zener diode is connected between the emitter and gate of an IGBT. It is to provide a semiconductor device with a protection function at low cost.

本発明は前記課題を解消するために、ＩＧＢＴと、該ＩＧＢＴに内蔵されると共に該ＩＧＢＴをサージ電圧から保護する機能を有するツェナーダイオードとを備え、前記ＩＧＢＴは、第２導電型半導体層の一方の主面上の第１導電型半導体層に第２導電型の第１のウェル層を備え、該第１のウェル層の表層に選択的に設けられる第１導電型のエミッタ層と、該エミッタ層表面と前記第１のウェル層表面との一部にゲート絶縁膜を介して被覆するゲート電極と、該ゲート電極に覆われない前記エミッタ層表面および前記第１のウェル層表面とに共通に接触するエミッタ電極と、前記第２導電型半導体層の他方の主面に接触するコレクタ電極と、を有し、前記ツェナーダイオードは、前記第２導電型半導体層の表層に前記第１のウェル層と離れて設けられる第２導電型の第２のウェル層に接しかつ該第２のウェル層より高不純物濃度の第２導電型層の表面にオーミック接触する第１のアノード電極と、前記第２のウェル層の表層に前記第２導電型層と離れて設けられ該第２のウェル層より低不純物濃度の第１導電型層の表面にショットキー接触する第２のアノード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記ツェナーダイオードのアノード電極とが接続されている半導体装置とする。 In order to solve the above-described problem, the present invention includes an IGBT and a Zener diode that is built in the IGBT and has a function of protecting the IGBT from a surge voltage. The IGBT is one of the second conductive semiconductor layers. A first conductivity type semiconductor layer on the main surface of the first conductivity type semiconductor layer, and a first conductivity type emitter layer selectively provided on a surface layer of the first well layer; A gate electrode covering a part of the surface of the layer and the surface of the first well layer via a gate insulating film; and the surface of the emitter layer and the surface of the first well layer not covered by the gate electrode An emitter electrode in contact with the collector electrode, and a collector electrode in contact with the other main surface of the second conductivity type semiconductor layer, wherein the Zener diode is formed on the surface layer of the second conductivity type semiconductor layer. And away A first anode electrode in ohmic contact with the surface of the second conductivity type second well layer in contact and the second conductivity type layer having a high impurity concentration than said second well layer of the eclipsed, the second well layer A second anode electrode provided on the surface layer of the first conductivity type layer, which is provided apart from the second conductivity type layer and has a lower impurity concentration than the second well layer. A semiconductor device in which an emitter electrode and an anode electrode of the Zener diode are connected is used.

また、前記半導体装置が内燃機関の点火装置に用いられる半導体装置であることが好ましい。
また、前記第２のアノード電極がショットキー接触して形成されるショットキー接合の耐圧が、２Ｖ以上であることが好ましい。 The semiconductor device is preferably a semiconductor device used for an ignition device of an internal combustion engine.
Moreover, it is preferable that the withstand voltage of the Schottky junction formed by the second anode electrode being in Schottky contact is 2 V or more.

また、前記ＩＧＢＴの出力電流を制御する制御回路と、該制御回路をサージ電圧から保護する機能を有する第２のツェナーダイオードと、を備え、前記第２のツェナーダイオードは、前記第１導電型半導体層の表層に前記第１のウェル層および前記第２のウェル層と離れて設けられる第２導電型の第３のウェル層に接しかつ該第３のウェル層より高不純物濃度の第２の第２導電型層の表面にオーミック接触する第３のアノード電極と、前記第３のウェル層の表層に前記第２の第２導電型層と離れて設けられ該第３のウェル層より低不純物濃度の第２の第１導電型層の表面にショットキー接触する第４のアノード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記第２のツェナーダイオードの第３のアノード電極とが接続されていることが望ましい。 A control circuit for controlling the output current of the IGBT; and a second Zener diode having a function of protecting the control circuit from a surge voltage, wherein the second Zener diode is the first conductive semiconductor. A second second layer having a higher impurity concentration than that of the third well layer and in contact with the third well layer of the second conductivity type provided on the surface layer of the first layer and spaced apart from the second well layer; A third anode electrode that is in ohmic contact with the surface of the second conductivity type layer; and a surface layer of the third well layer that is provided apart from the second second conductivity type layer and has a lower impurity concentration than the third well layer A fourth anode electrode that is in Schottky contact with the surface of the second first conductivity type layer, and the emitter electrode of the IGBT and the third anode electrode of the second Zener diode are connected to each other. Hope Arbitrariness.

本発明によれば、ラッチアップ破壊を起こし難い半導体装置を低コストで提供することができる。   According to the present invention, a semiconductor device that is unlikely to cause latch-up breakdown can be provided at low cost.

本発明の実施の形態１にかかるサージ電圧保護機能付き半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device with a surge voltage protection function concerning Embodiment 1 of this invention. 本発明のサージ電圧保護機能付き半導体装置を備える内燃機関用点火装置の回路図である。It is a circuit diagram of the ignition device for internal combustion engines provided with the semiconductor device with a surge voltage protection function of the present invention. 内燃機関用点火装置の動作波形Operation waveform of ignition system for internal combustion engine 従来の横型ツェナーダイオードを内蔵するサージ電圧保護機能付き半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device with a surge voltage protection function which incorporates the conventional horizontal type | mold Zener diode. 従来の縦型ツェナーダイオードを内蔵するサージ電圧保護機能付き半導体装置の要部断面図である。It is principal part sectional drawing of the semiconductor device with a surge voltage protection function which incorporates the conventional vertical zener diode. 本発明のサージ電圧保護機能付き半導体装置の実施の形態１にかかる縦型ツェナーダイオードの要部拡大平面図である。It is a principal part enlarged plan view of the vertical Zener diode concerning Embodiment 1 of the semiconductor device with a surge voltage protection function of this invention. 本発明のサージ電圧保護機能付き半導体装置の実施の形態１にかかる縦型ツェナーダイオードの要部断面図である。It is principal part sectional drawing of the vertical Zener diode concerning Embodiment 1 of the semiconductor device with a surge voltage protection function of this invention. 本発明のツェナーダイオードと従来のツェナーダイオードおよびオーミック接触の場合の電流電圧波形図である。It is a current voltage waveform diagram in the case of a Zener diode of the present invention, a conventional Zener diode, and ohmic contact. 従来のサージ電圧保護機能付き半導体装置を備える内燃機関用点火装置の回路図である。It is a circuit diagram of the ignition device for internal combustion engines provided with the conventional semiconductor device with a surge voltage protection function. 内燃機関用点火回路用に用いられる電流制限回路図である。It is a current limiting circuit diagram used for an internal combustion engine ignition circuit. 従来のサージ電圧保護機能付き半導体装置を備える内燃機関用点火装置の回路図にさらに機能を追加した回路図である。It is the circuit diagram which added the function further to the circuit diagram of the ignition device for internal combustion engines provided with the conventional semiconductor device with a surge voltage protection function. 本発明の縦型ツェナーダイオードの製造プロセスフロー図である。It is a manufacturing process flow figure of the vertical type Zener diode of the present invention. 従来のデプレッション型ＭＯＳＦＥＴの製造プロセスフロー図である。It is a manufacturing process flowchart of the conventional depletion type MOSFET. 本発明の縦型ツェナーダイオードの製造プロセスを示す要部断面図である。It is principal part sectional drawing which shows the manufacturing process of the vertical type Zener diode of this invention. 本発明の縦型ツェナーダイオードの要部断面図である。It is principal part sectional drawing of the vertical Zener diode of this invention.

以下、本発明のサージ電圧保護機能付き半導体装置にかかる実施の形態について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層は、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。   Embodiments of a semiconductor device with a surge voltage protection function according to the present invention will be described below in detail with reference to the drawings. In the present specification and the accompanying drawings, a layer with n or p means that electrons or holes are majority carriers, respectively. Further, + and − attached to n and p mean that the impurity concentration is relatively high or low, respectively.

なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、従来技術と同様の構成にも同一の符号を付し、重複する説明を省略する。   Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted. In addition, the same reference numerals are given to the same components as those in the prior art, and duplicate descriptions are omitted.

また、実施の形態の説明で参照される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。   In addition, the accompanying drawings referred to in the description of the embodiments are not drawn with an accurate scale and dimensional ratio for easy understanding and understanding. The present invention is not limited to the description of the embodiments described below unless it exceeds the gist.

実施の形態１Embodiment 1

本発明のサージ電圧保護機能付き半導体装置の実施の形態１を図１の要部断面図に示す。この半導体装置は、ｐ基板９上にｎ＋エピ層１０とｎ−エピ層１１をエピタキシャル成長させた半導体基板の表層に出力段ＩＧＢＴ用の第１のｐウェル層２ａとツェナーダイオード用の第２のｐウェル層２ｂを有する。さらに、この第２のｐウェル層２ｂの表層に双方向ツェナーダイオード１２を構成するためのｐ＋層１とｎ−層３および第１のｐウェル層２ａの表層に出力段ＩＧＢＴ２５を構成するためのｐ＋層１とｎ＋層４（エミッタ層）とをそれぞれ有する。これらのｐ＋層１とｎ−層３とｎ＋層４とを含む半導体エピ層基板の表面上に酸化膜５と層間絶縁膜７を有する。酸化膜５は出力段ＩＧＢＴ２５の領域内ではゲート酸化膜として用いられ、このゲート酸化膜上には所要のポリシリコン層からなるゲート電極６を介して層間絶縁膜７を備える。前記双方向ツェナーダイオード１２の領域内のｐ＋層１とｎ−層３上の酸化膜５と層間絶縁膜７とにフォトリソグラフィ技術により所要パターンの開口を設ける。ｐ＋層１上に前記開口を介してアノード電極１３を、ｎ−層３上に前記開口を介してアノード電極１４をそれぞれ形成すると前記双方向ツェナーダイオード１２ができる。 Embodiment 1 of a semiconductor device with a surge voltage protection function of the present invention is shown in a cross-sectional view of the relevant part in FIG. In this semiconductor device, a first p-well layer 2a for an output stage IGBT and a second zener diode are formed on the surface layer of a semiconductor substrate obtained by epitaxially growing an n + epi layer 10 and an n − epi layer 11 on a p substrate 9. A p-well layer 2b is provided. Further, in order to form the output stage IGBT 25 on the surface layer of the p + layer 1 and the n − layer 3 and the first p well layer 2a for forming the bidirectional Zener diode 12 on the surface layer of the second p well layer 2b. P + layer 1 and n + layer 4 (emitter layer). Oxide film 5 and interlayer insulating film 7 are provided on the surface of the semiconductor epilayer substrate including p + layer 1, n − layer 3, and n + layer 4. The oxide film 5 is used as a gate oxide film in the region of the output stage IGBT 25, and an interlayer insulating film 7 is provided on the gate oxide film via a gate electrode 6 made of a required polysilicon layer. Openings of a required pattern are provided in the oxide film 5 and the interlayer insulating film 7 on the p + layer 1, the n − layer 3 in the region of the bidirectional Zener diode 12 by a photolithography technique. When the anode electrode 13 is formed on the p + layer 1 through the opening and the anode electrode 14 is formed on the n − layer 3 through the opening, the bidirectional Zener diode 12 is formed.

さらに、この双方向ツェナーダイオード１２は、アノード電極１４を出力段ＩＧＢＴ２５のゲート端子にゲート抵抗２３を介して金属電極膜で配線接続し、アノード電極１３をエミッタ端子と金属電極膜で配線接続する。 Further, in this bidirectional Zener diode 12, the anode electrode 14 is connected to the gate terminal of the output stage IGBT 25 by a metal electrode film via a gate resistor 23, and the anode electrode 13 is connected to the emitter terminal by a metal electrode film.

図６に、サージ耐量を高くするように考慮した縦型の双方向ツェナーダイオード１２の表面パターンの一部を示し、その断面図を図７に示す。図６、７では第２のｐウェル層２ｂ内にｎ−層３とｐ＋層１を、ｎ−層３の間にｐ＋層１を配置することで、有効なＰＮ接合の沿面距離できるだけ長くすることによりＰＮ接合の面積当たりの電流密度を小さくしてサージ耐量を大きくしラッチアップ破壊を起こし難くい構成にすることができる。 FIG. 6 shows a part of the surface pattern of the vertical bidirectional Zener diode 12 in consideration of increasing the surge resistance, and FIG. 7 shows a cross-sectional view thereof. N in FIGS At the second p-well layer 2b - layer 3 and the p + layer 1, n - by disposing the p + layer 1 between the layers 3, possible creeping distance of a valid PN junction By increasing the length, the current density per area of the PN junction can be reduced, the surge resistance can be increased, and the latch-up breakdown can hardly occur.

以上、半導体装置として縦型の双方向ツェナーダイオードを内蔵するＩＧＢＴについて説明した。図２は、発明の半導体装置を備える内燃機関用点火装置の回路図である。図９の回路図と異なる点は、縦型ツェナーダイオード３２が双方向ツェナーダイオード１２に置き換わった点である。このような回路の場合、点火用ＩＣ２２内に記載されている各構成が図１に記載された出力段ＩＧＢＴ２５と同一基板内に内蔵されている。勿論、出力段ＩＧＢＴ２５、センスＩＧＢＴ２５ａおよび双方向ツェナーダイオード１２のみを同一基板内に形成し他の構成については、別の半導体基板に形成することも可能である。   As described above, the IGBT incorporating the vertical bidirectional Zener diode as the semiconductor device has been described. FIG. 2 is a circuit diagram of an ignition device for an internal combustion engine including the semiconductor device of the invention. The difference from the circuit diagram of FIG. 9 is that the vertical Zener diode 32 is replaced with the bidirectional Zener diode 12. In the case of such a circuit, each component described in the ignition IC 22 is built in the same substrate as the output stage IGBT 25 described in FIG. Of course, only the output stage IGBT 25, the sense IGBT 25a, and the bidirectional Zener diode 12 can be formed on the same substrate, and the other configurations can be formed on different semiconductor substrates.

制御回路２４は、出力段ＩＧＢＴ２５のコレクタ電圧やコイル２８，２９の立ち上がり勾配の異常を検出しＥＣＵ２１に信号を出力する異常検出回路を備えていてもよい。
（製造方法）
図２の回路図の破線枠で示す内燃機関用の点火用ＩＣ２２をワンチップで形成する製造プロセスに関しては、半導体基板上に、図１０の制御回路２４内に含まれるポリシリコン抵抗３８やデプレッション型ＭＯＳＦＥＴ３７および図９の出力段ＩＧＢＴ２５のエミッタ−ゲート間に接続される縦型ツェナーダイオード３２などの公知の製造プロセスを利用して少しプロセスを変更するだけ容易に製造することができる。 The control circuit 24 may include an abnormality detection circuit that detects an abnormality in the collector voltage of the output stage IGBT 25 and the rising gradient of the coils 28 and 29 and outputs a signal to the ECU 21.
(Production method)
With respect to the manufacturing process for forming the ignition IC 22 for the internal combustion engine shown by the broken line in the circuit diagram of FIG. 2 on a single chip, the polysilicon resistor 38 and the depletion type included in the control circuit 24 of FIG. A known manufacturing process such as the MOSFET 37 and the vertical Zener diode 32 connected between the emitter and gate of the output stage IGBT 25 of FIG.

例えば、図１４に示すように、ポリシリコン抵抗３８を形成する工程では、ｎ−エピ層１１表面にＳｉＯ２膜５を形成し、ポリシリコン層６ａを堆積する。所定の位置にポリシリコン抵抗３８となるポリシリコン層６ａを残して他を除去する。ｐウェル層２ｂ表面のＳｉＯ２膜５を窓開けした後、ポリシリコン層６ａを所要の抵抗値にするために、矢印に示すイオン注入と拡散によりリンをドープする。これにより、ポリシリコン層６ａを所要の抵抗値のｎ層にすると共に、前記ｐウェル層２ｂ表面のＳｉＯ２膜５開口部にｎ−層３を形成する。このｎ−層３を図１の双方向ツェナーダイオード１２のアノード電極１４をショットキー接触させるためのｎ−層３に利用することができる。 For example, as shown in FIG. 14, in the step of forming the polysilicon resistor 38, the SiO 2 film 5 is formed on the surface of the n − epi layer 11, and the polysilicon layer 6a is deposited. The polysilicon layer 6a which becomes the polysilicon resistor 38 is left at a predetermined position, and others are removed. After opening the SiO 2 film 5 on the surface of the p-well layer 2b, phosphorus is doped by ion implantation and diffusion indicated by arrows in order to make the polysilicon layer 6a have a required resistance value. Thus, the polysilicon layer 6a is made an n layer having a required resistance value, and an n − layer 3 is formed in the opening of the SiO 2 film 5 on the surface of the p well layer 2b. This n − layer 3 can be used as the n − layer 3 for making the anode electrode 14 of the bidirectional Zener diode 12 of FIG.

また、図５に示す従来の縦型ツェナーダイオードの製造プロセスを利用する場合は、図１２（ａ）、（ｂ）に示すように、従来の縦型ツェナーダイオード１４２のｎ＋層４（図５）を形成せずに、ｎ−層３を形成する工程を追加する。さらに、ＩＧＢＴのエミッタ電極８の形成と同時工程で、アルミニウム合金を主要構成材料として、前記ｎ−層３表面にはショットキー接触しｐ＋層１表面にはオーミック接触する、アノード電極１４、アノード電極１３を形成する。他の製造プロセスは従来の縦型ツェナーダイオードと同様の製造プロセスとすることで、本発明にかかる双方向ツェナーダイオード１２を製造することができる。 Further, when the manufacturing process of the conventional vertical Zener diode shown in FIG. 5 is used, as shown in FIGS. 12A and 12B, the n + layer 4 of the conventional vertical Zener diode 142 (FIG. 5). ) Is added, and a step of forming the n − layer 3 is added. Further, in forming the co-process of the emitter electrode 8 of the IGBT, as the main constituent material of aluminum alloy, wherein the n - the layer 3 surface in ohmic contact with the Schottky contact to the p + layer 1 surface, the anode electrode 14, an anode The electrode 13 is formed. By making the other manufacturing process the same as the conventional vertical Zener diode, the bidirectional Zener diode 12 according to the present invention can be manufactured.

ゲート−ソース間を短絡させたデプレッション型ＭＯＳＦＥＴを製造する従来プロセスを利用する場合について、図１３を参照して説明する。まず、デプレッション型ＭＯＳＦＥＴの製造プロセスは、ｎ−エピ層１１表面にレジスト１５をマスクにして第２のｐウェル層２ｂを形成する（ａ）。第２のｐウェル層２ｂ中にレジスト１５をマスクにしてチャネルとなるｎ−層３を形成する（ｂ）。酸化膜５とポリシリコン層６ａ、ゲート電極６をマスクにして、第２のｐウェル層２ｂとに跨るようにｎ＋層４を形成しｎ型ソース−ドレインを形成する（ｃ）。ゲート電極６を残してポリシリコン層６ａを除去し、層間絶縁膜７を被覆し、ｎ＋層からなるソース−ドレイン部分およびｎ−層３に穴を開ける（ｄ）。電極金属膜（アルミニウム合金）を蒸着してアノード電極１３、アノード電極１４を形成すれば（ｅ）、デプレッション型ＭＯＳＦＥＴの製造工程をそのまま利用することで、縦型の双方向ツェナーダイオード１２のｎ−層３を製造することができる。すなわち、前述の（ｄ）の工程で、酸化膜５と層間絶縁膜７を形成後、ｎ−層３の表面の酸化膜５と層間絶縁膜７を窓開けして電極金属膜を形成するデプレッション型ＭＯＳＦＥＴの製造プロセスを利用することができる。これにより、本発明にかかるアノード電極１４とｎ−層３との間にショットキー接合を形成するプロセスを従来の製造プロセスに新たなプロセスの追加なく低コストで製造することができる。 A case where a conventional process for manufacturing a depletion type MOSFET in which a gate and a source are short-circuited will be described with reference to FIG. First, in the depletion type MOSFET manufacturing process, the second p-well layer 2b is formed on the surface of the n - epi layer 11 using the resist 15 as a mask (a). An n − layer 3 serving as a channel is formed in the second p well layer 2b using the resist 15 as a mask (b). Using the oxide film 5, the polysilicon layer 6a, and the gate electrode 6 as a mask, an n + layer 4 is formed so as to straddle the second p-well layer 2b to form an n-type source-drain (c). The polysilicon layer 6a is removed with the gate electrode 6 left, the interlayer insulating film 7 is covered, and a hole is formed in the source-drain portion made of the n + layer and the n − layer 3 (d). If the anode electrode 13 and the anode electrode 14 are formed by vapor-depositing an electrode metal film (aluminum alloy) (e), the n − of the vertical bidirectional Zener diode 12 can be obtained by using the manufacturing process of the depletion type MOSFET as it is. Layer 3 can be produced. That is, in the step (d) described above, the oxide film 5 and the interlayer insulating film 7 are formed, and then the oxide film 5 and the interlayer insulating film 7 on the surface of the n − layer 3 are opened to form the electrode metal film. The manufacturing process of the type MOSFET can be used. As a result, a process for forming a Schottky junction between the anode electrode 14 and the n − layer 3 according to the present invention can be manufactured at low cost without adding a new process to the conventional manufacturing process.

本発明の保護機能付き半導体装置においては、金属電極と前述の製造プロセスの縦型の双方向ツェナーダイオード１２のｎ−層３の間にショットキー接合を形成させる必要がある。このときの縦型の双方向ツェナーダイオード１２のｎ−層３を形成するために、イオン注入の元素はＡｓ（砒素）やＰ（リン）を用いるが、そのドーズ量はショットキー接合ができるように接合界面の不純物濃度を１×１０１７／ｃｍ３以下にする。ショットキー接合を形成するために、ゲート金属電極として用いるＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕなどのアルミニウム合金とｎ−層３間において、図８の本発明の双方向ツェナーダイオード１２の電流電圧波形５１に示すように、順方向にも耐圧特性を持たせる。この構造とすることで、図８に示す従来の縦型ツェナーダイオードの電流電圧波形５２の逆方向耐圧と同等の逆方向耐圧と前記順方向耐圧とを有する双方向ツェナーダイオードとすることができる。この双方向ツェナーダイオードを用いることにより、出力段ＩＧＢＴ２５領域内のエミッタ電位がｐウェル層２ａとｎ−層３の間の内部電圧（例えば０．７Ｖ）以上に上昇しても、前述のように双方向ツェナーダイオードによる順方向耐圧が０．７Ｖ以上の耐圧を有するので、寄生サイリスタがオンしない。その結果、ゲート端子が破壊せずサージ耐量を向上させることができる。 In the semiconductor device with a protective function of the present invention, it is necessary to form a Schottky junction between the metal electrode and the n − layer 3 of the vertical bidirectional Zener diode 12 of the above-described manufacturing process. In order to form the n − layer 3 of the vertical bidirectional Zener diode 12 at this time, As (arsenic) or P (phosphorus) is used as an ion implantation element, and the dose amount can be a Schottky junction. The impurity concentration at the bonding interface is set to 1 × 10 17 / cm 3 or less. A current voltage waveform of the bidirectional Zener diode 12 of the present invention shown in FIG. 8 is formed between an n - layer 3 and an aluminum alloy such as Al—Si or Al—Si—Cu used as a gate metal electrode in order to form a Schottky junction. As shown at 51, a withstand voltage characteristic is also provided in the forward direction. With this structure, a bidirectional Zener diode having a reverse breakdown voltage equivalent to the reverse breakdown voltage of the current-voltage waveform 52 of the conventional vertical Zener diode shown in FIG. 8 and the forward breakdown voltage can be obtained. By using this bidirectional Zener diode, even if the emitter potential in the output stage IGBT 25 region rises above the internal voltage (for example, 0.7 V) between the p well layer 2a and the n − layer 3, as described above. Since the forward withstand voltage of the bidirectional Zener diode is 0.7V or higher, the parasitic thyristor is not turned on. As a result, the surge resistance can be improved without breaking the gate terminal.

以上の実施の形態１の説明では、出力段ＩＧＢＴ２５のゲート端子をサージ電圧から保護する双方向ツェナーダイオード１２について説明してきた。しかしながら、本発明は図１１に示すように、制御回路２４の保護用として双方向ツェナーダイオード３９、４０でも、従来よりも低コストの双方向ツェナーダイオードとすることができる。双方向ツェナーダイオード３９は、制御回路２４のＶＢ端子とエミッタ端子Ｅに接続されている低電位側（図１５の１３１、１３４）との間に接続されており、双方向ツェナーダイオード４０は、制御回路２４のＦ端子と制御回路２４の低電位側との間に接続されている。ＶＢ端子は、直流電源の高電位側の入力端子である。Ｆ端子は、出力段ＩＧＢＴ２５のコレクタ電圧の異常やコイル２８，２９の異常をＥＣＵ２１に出力する端子である。   In the above description of the first embodiment, the bidirectional Zener diode 12 that protects the gate terminal of the output stage IGBT 25 from the surge voltage has been described. However, in the present invention, as shown in FIG. 11, the bidirectional Zener diodes 39 and 40 for protecting the control circuit 24 can be replaced with a bidirectional Zener diode having a lower cost than conventional ones. The bidirectional Zener diode 39 is connected between the VB terminal of the control circuit 24 and the low potential side (131, 134 in FIG. 15) connected to the emitter terminal E, and the bidirectional Zener diode 40 is controlled. It is connected between the F terminal of the circuit 24 and the low potential side of the control circuit 24. The VB terminal is an input terminal on the high potential side of the DC power supply. The F terminal is a terminal that outputs an abnormality in the collector voltage of the output stage IGBT 25 and an abnormality in the coils 28 and 29 to the ECU 21.

また、図１１では、制御回路２４および双方向ツェナーダイオード３９、４０は、点火用ＩＣ２２内に設けられているが、点火用ＩＣ２２とは別の異なる半導体基板に制御回路２４および双方向ツェナーダイオード３９、４０を形成することもできる。   In FIG. 11, the control circuit 24 and the bidirectional Zener diodes 39 and 40 are provided in the ignition IC 22, but the control circuit 24 and the bidirectional Zener diode 39 are provided on a different semiconductor substrate from the ignition IC 22. , 40 can be formed.

図１５は、本発明の縦型ツェナーダイオードの要部断面図であり、制御回路２４を構成するＭＯＳＦＥＴと双方向ツェナーダイオード３９,４０を示している。同図（ａ）は、
制御回路２４を出力段ＩＧＢＴ２５と別の半導体基板に形成した場合であり、同図（ｂ）は、制御回路２４を出力段ＩＧＢＴ２５と同一基板に形成した場合である。 FIG. 15 is a cross-sectional view of the main part of the vertical Zener diode of the present invention, showing MOSFETs and bidirectional Zener diodes 39 and 40 constituting the control circuit 24. The figure (a)
This is a case where the control circuit 24 is formed on a different semiconductor substrate from the output stage IGBT 25, and FIG. 7B is a case where the control circuit 24 is formed on the same substrate as the output stage IGBT 25.

図１５（ａ）に示すように、双方向ツェナーダイオード３９は、ｐ型の半導体基板７１の表面層にｎ型のウェル層３９１が形成されている。このウェル層３９１とショットキー接合をする形成ようにアノード電極１４４が形成されている。また、双方向ツェナーダイオード４０は、半導体基板７１の表面層にｎ型のウェル層３９２が形成されている。このウェル層３９２にショットキー接合するようにアノード電極１４５が形成されている。また、半導体基板７１の表面層にはｐ＋層１１１が形成され、このｐ＋層１１１にオーミック接触するアノード電極１３１が形成されている。このアノード電極１３１は、出力段ＩＧＢＴ２５のエミッタ電極と接続される。 As shown in FIG. 15A, the bidirectional Zener diode 39 has an n-type well layer 391 formed on the surface layer of a p-type semiconductor substrate 71. An anode electrode 144 is formed so as to form a Schottky junction with the well layer 391. In the bidirectional Zener diode 40, an n-type well layer 392 is formed on the surface layer of the semiconductor substrate 71. An anode electrode 145 is formed so as to be in Schottky junction with the well layer 392. A p + layer 111 is formed on the surface layer of the semiconductor substrate 71, and an anode electrode 131 that is in ohmic contact with the p + layer 111 is formed. The anode electrode 131 is connected to the emitter electrode of the output stage IGBT 25.

図１５（ｂ）は、図１で示されていない、双方向ツェナーダイオード３９，４０について示したものである。双方向ツェナーダイオード３９，４０は、図１と同様にｐ基板９上にｎ＋エピ層１０とｎ−エピ層１１をエピタキシャル成長させた半導体基板の表面層に出力段ＩＧＢＴ２５および双方向ツェナーダイオード１２とは別の領域に形成されている。また、ｎ−エピ層１１の表面層に形成されたｐ型のウェル層７２に形成されている。 FIG. 15B shows the bidirectional Zener diodes 39 and 40 not shown in FIG. Bidirectional Zener diodes 39 and 40 are provided on the surface layer of a semiconductor substrate obtained by epitaxially growing an n + epi layer 10 and an n − epi layer 11 on a p substrate 9 as in FIG. Are formed in different regions. Further, it is formed in a p-type well layer 72 formed in the surface layer of the n − epi layer 11.

双方向ツェナーダイオード３９は、ウェル層７２の表面層にｎ型のウェル層３９４が形成されている。このウェル層３９４とショットキー接合をする形成ようにアノード電極１４６が形成されている。また、双方向ツェナーダイオード４０は、ウェル層７２の表面層にｎ型のウェル層３９５が形成されている。このウェル層３９５にショットキー接合するようにアノード電極１４７が形成されている。また、ウェル層７２の表面層にはｐ＋層１１４が形成され、このｐ＋層１１４にオーミック接触するアノード電極１３４が形成されている。このアノード電極１３４は出力段ＩＧＢＴ２５のエミッタ電極８と接続される。 In the bidirectional Zener diode 39, an n-type well layer 394 is formed on the surface layer of the well layer 72. An anode electrode 146 is formed so as to form a Schottky junction with the well layer 394. In the bidirectional Zener diode 40, an n-type well layer 395 is formed on the surface layer of the well layer 72. An anode electrode 147 is formed so as to make a Schottky junction with the well layer 395. A p + layer 114 is formed on the surface layer of the well layer 72, and an anode electrode 134 that is in ohmic contact with the p + layer 114 is formed. This anode electrode 134 is connected to the emitter electrode 8 of the output stage IGBT 25.

このウェル層３９１、３９２、３９４および３９５を形成する際のドーズ量はショットキー接合ができるように接合界面の不純物濃度を１×１０１７／ｃｍ３以下にする。
以上の説明では、ｐ基板９上にｎ＋エピ層１０とｎ−エピ層１１をエピタキシャル成長させた半導体基板について説明したが、これに限らず、ｎ型の半導体基板１１にｎ型層１０およびｐ型層９をイオン注入と拡散により形成した半導体基板などであっても同様に効果が得られる。 When forming the well layers 391, 392, 394 and 395, the impurity concentration at the junction interface is set to 1 × 10 17 / cm 3 or less so that Schottky junction can be performed.
In the above description, the semiconductor substrate in which the n + epi layer 10 and the n − epi layer 11 are epitaxially grown on the p substrate 9 has been described. However, the present invention is not limited thereto, and the n type semiconductor substrate 11 includes the n type layer 10 and the p type layer 10. The same effect can be obtained even with a semiconductor substrate or the like in which the mold layer 9 is formed by ion implantation and diffusion.

以上説明した実施の形態１に記載の本発明によれば、小型で素子面積が小さくできる。また、従来のＩＧＢＴに、制御回路の製造プロセスや、横型ポリシリコンツェナーダイオードの製造プロセスを使用できるため、工数を増やすことなく低コストで本発明のサージ電圧保護機能付きＩＧＢＴを製造することができる。また、保護用のツェナーダイオードが双方向耐圧を有するので、従来のＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）のようなｄｖ／ｄｔの早いサージに対しても、サージ耐量を向上させた保護半導体装置ができることはいうまでもない。   According to the present invention described in the first embodiment described above, the device area can be reduced in size. Moreover, since the manufacturing process of a control circuit and the manufacturing process of a horizontal polysilicon Zener diode can be used for the conventional IGBT, the IGBT with the surge voltage protection function of the present invention can be manufactured at low cost without increasing the number of steps. . Further, since the protective Zener diode has a bidirectional breakdown voltage, it can be said that a protective semiconductor device with improved surge resistance can be obtained against a surge having a fast dv / dt, such as a conventional ESD (Electro Static Discharge). Not too long.

１、１１１、１１４ ｐ＋層
２ａ、２ｂ ｐウェル層
３ ｎ−層
４ ｎ＋層
５ 酸化膜
６ ゲート電極
６ａ ポリシリコン層
７ 層間絶縁膜
８ エミッタ電極
９ ｐ基板
１０ ｎ＋エピ層
１１ ｎ−エピ層
１２、３９、４０ 双方向ツェナーダイオード
１３、１３１、１３４ アノード電極
１４、１４４、１４５、１４６、１４７ アノード電極
２１ ＥＣＵ
２２ 点火用ＩＣ
２３ ゲート抵抗
２４ 制御回路
２５ 出力段ＩＧＢＴ
２５ａ センスＩＧＢＴ
２６ センス抵抗
２７ コイル
２８ 一次コイル
２９ 二次コイル
３０ 電圧源、バッテリー
３１ 点火プラグ
３２ 縦型ツェナーダイオード
３４ 配線抵抗
３５ 基準電圧
３６ オペアンプ
３７ デプレッション型ＭＯＳＦＥＴ
３８ ポリシリコン抵抗
３９１,３９２、３９４、３９５ ウェル層
５１、５２ 電流電圧波形
７１ 半導体基板
７２ ウェル層
Ｃ コレクタ端子
Ｅ エミッタ端子
Ｇ ゲート端子 1, 111, 114 p + layer 2a, 2b p well layer 3 n − layer 4 n + layer 5 oxide film 6 gate electrode 6a polysilicon layer 7 interlayer insulating film 8 emitter electrode 9 p substrate 10 n + epi layer 11 n − Epi layer 12, 39, 40 Bidirectional Zener diode 13, 131, 134 Anode electrode 14, 144, 145, 146, 147 Anode electrode 21 ECU
22 IC for ignition
23 Gate resistance 24 Control circuit 25 Output stage IGBT
25a sense IGBT
26 Sense Resistance 27 Coil 28 Primary Coil 29 Secondary Coil 30 Voltage Source, Battery 31 Spark Plug 32 Vertical Zener Diode 34 Wiring Resistance 35 Reference Voltage 36 Operational Amplifier 37 Depletion Type MOSFET
38 Polysilicon resistor 391, 392, 394, 395 Well layer 51, 52 Current voltage waveform 71 Semiconductor substrate 72 Well layer C Collector terminal E Emitter terminal G Gate terminal

Claims (4)

ＩＧＢＴと、該ＩＧＢＴをサージ電圧から保護する機能を有するツェナーダイオードとを備え、前記ＩＧＢＴは、第２導電型半導体層の一方の主面上の第１導電型半導体層に第２導電型の第１のウェル層を備え、該第１のウェル層の表層に選択的に設けられる第１導電型のエミッタ層と、該エミッタ層表面と前記第１のウェル層表面との一部にゲート絶縁膜を介して被覆するゲート電極と、該ゲート電極に覆われない前記エミッタ層表面および前記第１のウェル層表面とに共通に接触するエミッタ電極と、前記第２導電型半導体層の他方の主面に接触するコレクタ電極と、を有し、前記ツェナーダイオードは、前記第１導電型半導体層の表層に前記第１のウェル層と離れて設けられる第２導電型の第２のウェル層に接しかつ該第２のウェル層より高不純物濃度の第２導電型層の表面にオーミック接触する第１のアノード電極と、前記第２のウェル層の表層に前記第２導電型層と離れて設けられ該第２のウェル層より低不純物濃度の第１導電型層の表面にショットキー接触する第２のアノード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記ツェナーダイオードの第１のアノード電極とが接続されていることを特徴とする半導体装置。 An IGBT and a Zener diode having a function of protecting the IGBT from a surge voltage. The IGBT has a second conductivity type second layer on the first conductivity type semiconductor layer on one main surface of the second conductivity type semiconductor layer. A first conductivity type emitter layer selectively provided on a surface layer of the first well layer, and a gate insulating film on a portion of the emitter layer surface and the first well layer surface. A gate electrode covered through the gate electrode, an emitter electrode that is in common contact with the surface of the emitter layer and the surface of the first well layer not covered with the gate electrode, and the other main surface of the second conductivity type semiconductor layer The Zener diode is in contact with a second well layer of the second conductivity type provided on the surface layer of the first conductivity type semiconductor layer and spaced apart from the first well layer; The second well layer Ri and first anode electrode in ohmic contact with the surface of the second conductivity type layer having a high impurity concentration, than the second well layer said second well layer disposed apart from the second conductive type layer on the surface layer of A second anode electrode that is in Schottky contact with the surface of the first impurity type layer having a low impurity concentration, and the emitter electrode of the IGBT and the first anode electrode of the Zener diode are connected to each other. A semiconductor device. 内燃機関の点火装置に用いられる半導体装置であることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the semiconductor device is used in an ignition device for an internal combustion engine. 前記第２のアノード電極がショットキー接触して形成されるショットキー接合の耐圧が、２Ｖ以上であることを特徴とする請求項２記載の半導体装置。 3. The semiconductor device according to claim 2, wherein a breakdown voltage of a Schottky junction formed by the second anode electrode being in Schottky contact is 2 V or more. 前記ＩＧＢＴの出力電流を制御する制御回路と、該制御回路をサージ電圧から保護する機能を有する第２のツェナーダイオードと、を備え、前記第２のツェナーダイオードは、前記第１導電型半導体層の表層に前記第１のウェル層および前記第２のウェル層と離れて設けられる第２導電型の第３のウェル層に接しかつ該第３のウェル層より高不純物濃度の第２の第２導電型層の表面にオーミック接触する第３のアノード電極と、前記第３のウェル層の表層に前記第２の第２導電型層と離れて設けられ該第３のウェル層より低不純物濃度の第２の第１導電型層の表面にショットキー接触する第４のアノード電極と、を備え、前記ＩＧＢＴのエミッタ電極と前記第２のツェナーダイオードの第３のアノード電極とが接続されていることを特徴とする請求項１ないし３のいずれか一項に記載の半導体装置。
A control circuit that controls the output current of the IGBT; and a second Zener diode that has a function of protecting the control circuit from a surge voltage. The second Zener diode is formed of the first conductive semiconductor layer. A second second conductive layer which is in contact with a third well layer of a second conductivity type provided on the surface layer apart from the first well layer and the second well layer and has a higher impurity concentration than the third well layer. A third anode electrode that is in ohmic contact with the surface of the mold layer; and a surface layer of the third well layer that is provided apart from the second second conductivity type layer and has a lower impurity concentration than the third well layer. A fourth anode electrode that is in Schottky contact with the surface of the second first conductivity type layer, and that the emitter electrode of the IGBT and the third anode electrode of the second Zener diode are connected to each other. Features The semiconductor device according to any one of claims 1 to 3.
JP2012083931A 2012-04-02 2012-04-02 Semiconductor device Active JP6098041B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012083931A JP6098041B2 (en) 2012-04-02 2012-04-02 Semiconductor device
US13/854,506 US8803190B2 (en) 2012-04-02 2013-04-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012083931A JP6098041B2 (en) 2012-04-02 2012-04-02 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2013214608A JP2013214608A (en) 2013-10-17
JP6098041B2 true JP6098041B2 (en) 2017-03-22

Family

ID=49233721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012083931A Active JP6098041B2 (en) 2012-04-02 2012-04-02 Semiconductor device

Country Status (2)

Country Link
US (1) US8803190B2 (en)
JP (1) JP6098041B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6315190B2 (en) * 2014-04-23 2018-04-25 サンケン電気株式会社 Driving device for vehicle ignition device
JP6430424B2 (en) * 2016-03-08 2018-11-28 株式会社東芝 Semiconductor device
JP6707930B2 (en) * 2016-03-18 2020-06-10 富士電機株式会社 Switch device and ignition device
US10411006B2 (en) * 2016-05-09 2019-09-10 Infineon Technologies Ag Poly silicon based interface protection
JP2018067570A (en) * 2016-10-17 2018-04-26 富士電機株式会社 Semiconductor device
US10122294B2 (en) * 2016-12-01 2018-11-06 Ford Global Technologies, Llc Active gate clamping for inverter switching devices with enhanced common source inductance
CN107452618B (en) * 2017-06-19 2019-11-26 西安电子科技大学 SiC PNM IGBT based on buries oxide layer and preparation method thereof
KR102449320B1 (en) * 2017-09-29 2022-09-29 엘지디스플레이 주식회사 Thin film transistor for ultra-high resolution and organic light emitting DISPLAY device including the same
CN109755303B (en) * 2017-11-01 2021-02-26 苏州东微半导体股份有限公司 IGBT power device
US11233486B2 (en) * 2019-02-01 2022-01-25 Skyworks Solutions, Inc. Concurrent electrostatic discharge and surge protection clamps in power amplifiers
JP7404600B2 (en) * 2019-11-01 2023-12-26 株式会社東海理化電機製作所 semiconductor integrated circuit
JP2021136241A (en) 2020-02-21 2021-09-13 富士電機株式会社 Semiconductor device and manufacturing method for semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081956B2 (en) * 1987-11-06 1996-01-10 日産自動車株式会社 Vertical MOSFET with protection function
US5070322A (en) 1989-07-19 1991-12-03 Fuji Electric Co., Ltd. An overheating detection circuit including a reversely biased junction having a temperature dependent reverse leakage current for detecting overheating of a power integrated circuit
JP3132587B2 (en) 1990-11-26 2001-02-05 富士電機株式会社 Power device overheat detection circuit
JPH04291767A (en) 1991-03-20 1992-10-15 Fuji Electric Co Ltd Conductivity modulation mosfet
GB9215654D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A semiconductor component
JPH0888326A (en) * 1994-09-16 1996-04-02 Nippon Steel Corp Electrostatic protection structure of semiconductor device
JP3911566B2 (en) 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 MOS type semiconductor device
JP3413569B2 (en) * 1998-09-16 2003-06-03 株式会社日立製作所 Insulated gate semiconductor device and method of manufacturing the same
JP4607291B2 (en) * 2000-06-29 2011-01-05 三菱電機株式会社 Semiconductor device
JP5298521B2 (en) * 2007-10-15 2013-09-25 富士電機株式会社 Semiconductor device
JP5201321B2 (en) 2007-12-04 2013-06-05 富士電機株式会社 Igniter system
US9142463B2 (en) * 2010-01-29 2015-09-22 Fuji Electric Co., Ltd. Semiconductor device
JP5533104B2 (en) * 2010-03-23 2014-06-25 日産自動車株式会社 Semiconductor device
JP2011238771A (en) * 2010-05-11 2011-11-24 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JP2013214608A (en) 2013-10-17
US8803190B2 (en) 2014-08-12
US20130256746A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
JP6098041B2 (en) Semiconductor device
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US7723823B2 (en) Buried asymmetric junction ESD protection device
US7715159B2 (en) ESD protection circuit
US6268628B1 (en) Depletion type MOS semiconductor device and MOS power IC
US20120119318A1 (en) Semiconductor device with lateral element
JP4971848B2 (en) Power MOS circuit that achieves both low switching loss and low noise
US10163890B2 (en) Semiconductor device
US8878284B2 (en) Programmable SCR for LDMOS ESD protection
US8188568B2 (en) Semiconductor integrated circuit
US20190287963A1 (en) Semiconductor device
KR100483671B1 (en) Semiconductor device
JP5943037B2 (en) Semiconductor device
JP5203850B2 (en) ESD protection element
US11133228B2 (en) Semiconductor integrated circuit
KR100576304B1 (en) Semiconductor device
US10325905B2 (en) Semiconductor device and semiconductor circuit device
US10366976B2 (en) Semiconductor device
JP2018046136A5 (en)
JP5529436B2 (en) ESD protection circuit
JP4899292B2 (en) Semiconductor device
JP6168274B2 (en) Semiconductor device
CN117917780A (en) Unidirectional high-voltage punch-through TVS diode and manufacturing method thereof
CN116613161A (en) Semiconductor device and gate driver circuit
JP2021150624A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170206

R150 Certificate of patent or registration of utility model

Ref document number: 6098041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250