JP6095682B2 - プログラム・イベント記録イベントのランタイム計装イベントへの変換 - Google Patents

プログラム・イベント記録イベントのランタイム計装イベントへの変換 Download PDF

Info

Publication number
JP6095682B2
JP6095682B2 JP2014543664A JP2014543664A JP6095682B2 JP 6095682 B2 JP6095682 B2 JP 6095682B2 JP 2014543664 A JP2014543664 A JP 2014543664A JP 2014543664 A JP2014543664 A JP 2014543664A JP 6095682 B2 JP6095682 B2 JP 6095682B2
Authority
JP
Japan
Prior art keywords
instruction
per
event
bit
runtime
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014543664A
Other languages
English (en)
Other versions
JP2015515654A (ja
Inventor
ゲイニー・ジュニア・チャールズ・ダブリュ
グシュウィンド・マイケル・カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2015515654A publication Critical patent/JP2015515654A/ja
Application granted granted Critical
Publication of JP6095682B2 publication Critical patent/JP6095682B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3644Software debugging by instrumenting at runtime
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3636Software debugging by tracing the execution of the program
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/30Creation or generation of source code
    • G06F8/31Programming languages or programming paradigms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、一般にコンピューティング環境内での処理に関し、より具体的に言えば、プログラム・イベント記録イベントのランタイム計装(run-time instrumentation)イベントへの変換に関する。
コンピュータ・プロセッサは、プログラムまたは命令ストリームを、ますます複雑になる分岐予測および命令キャッシング論理を使用して実行する。これらのプロセスは、命令スループット、したがって処理性能を向上させるために導入されてきた。性能を向上させるための論理の導入は、特定のソフトウェア・アプリケーションがコンピュータ・プロセッサ上でどのように実行されるかを確実に予測することを困難にする。ソフトウェア開発プロセス中には、しばしば機能性と性能とのバランスが存在する。ソフトウェアは、ソフトウェアを実行している基礎となるハードウェアから、1つまたは複数レベルの抽象化で実行される。ハードウェアが仮想化される場合、追加層の抽象化が導入される。性能強化論理の導入および様々な層の抽象化に伴い、プログラムが実行している時に、ハードウェア・レベルで実際に何が発生しているかを完全に理解することは困難である。ソフトウェア開発者は、ソフトウェア・アプリケーションを最適化するために、この情報無しで、実行持続時間、メモリ使用率、スレッド数などの、より抽象的な方法を使用する。
「IBM(R) z/Architecture Principles of Operation」Publication No.SA22−7832−08、第9版、2010年8月
ハードウェア特有の情報が利用可能な場合、これは典型的には事後に開発者に提供され、また全体として、高レベルで、または、他のプログラムおよびオペレーティング・システムのアクティビティが混在して、あるいはそれらすべての状態で提供されるため、ソフトウェア・アプリケーションの効率および正確さに影響を及ぼす可能性のある問題の識別を困難にする。
実施形態は、プログラム・イベント記録イベントをランタイム計装イベントに変換するための、方法、システム、およびコンピュータ・プログラム製品を含む。コンピュータ・プログラム製品は、処理回路によって読み取り可能であり、方法を実行するために処理回路による実行のための命令を記憶する、有形記憶媒体を含む。方法は、プロセッサ上で実行する命令ストリームの計装情報を収集するためのランタイム計装を有効化することを含む。方法は、プロセッサによって、プログラム・イベント記録(PER)イベントを検出することも含み、PERイベントは、プロセッサ上で実行する命令ストリームに関連付けられる。方法は、PERイベントの検出に基づいて、PERイベント記録をランタイム計装イベントとして収集バッファに書き込むことをさらに含み、PERイベント記録はPERイベントを識別する。
方法は、プロセッサ上で実行する命令ストリームの計装情報を収集するためのランタイム計装を有効化することを含む。方法は、プロセッサによって、プログラム・イベント記録(PER)イベントを検出することも含み、PERイベントは、プロセッサ上で実行する命令ストリームに関連付けられる。方法は、PERイベントの検出に基づいて、PERイベント記録をランタイム計装イベントとして収集バッファに書き込むことをさらに含み、PERイベント記録はPERイベントを識別する。
プログラム・イベント記録イベントをランタイム計装イベントに変換するためのシステムは、収集バッファ、およびランタイム計装モジュールを備えるプロセッサを含む。ランタイム計装モジュールは、方法を実行するように構成される。方法は、プロセッサ上で実行する命令ストリームの計装情報を収集するためのランタイム計装を有効化することを含む。方法は、プロセッサによって、プログラム・イベント記録(PER)イベントを検出することも含み、PERイベントは、プロセッサ上で実行する命令ストリームに関連付けられる。方法は、PERイベントの検出に基づいて、PERイベント記録をランタイム計装イベントとして収集バッファに書き込むことをさらに含み、PERイベント記録はPERイベントを識別する。
追加の特徴および利点は、本発明の技法を介して実現される。本明細書では、本発明の他の実施形態および態様が詳細に説明され、特許請求された発明の一部とみなされる。本発明を利点および特徴と共により良く理解するために、説明および図面を参照されたい。
本発明とみなされる主題は、本明細書の終わりに特許請求の範囲で詳別に指摘され、明確に請求される。本発明の前述および他の特徴および利点は、添付の図面に関連して行われる以下の詳細な説明から明らかである。
実施形態における、例示のホスト・コンピュータ・システムを示す図である。 実施形態における、例示のエミュレーション・ホスト・コンピュータ・システムを示す図である。 実施形態における、例示のコンピュータ・システムを示す図である。 実施形態における、例示のコンピュータ・ネットワークを示す図である。 実施形態における、コンピュータ・システムの要素を示す図である。 実施形態における、コンピュータ・システムの要素を詳細に示す図である。 実施形態における、コンピュータ・システムの要素を詳細に示す図である。 実施形態における、コンピュータ・システムの要素を詳細に示す図である。 実施形態に従った、プロセッサのランタイム計装のためのシステムを示す概略図である。 実施形態における、特権状態によって設定可能な制御を含む、ランタイム計装制御制御ブロック(RICCB)の一部を示す図である。 実施形態における、準特権ビット(K)が1に設定された場合の、RICCB制御ブロックの一部を示す図である。 実施形態に従った、プログラム・イベント記録制御レジスタを示す図である。 実施形態に従った、報告グループを示す図である。 実施形態に従った、プログラム・イベント記録イベントをランタイム計装イベントに変換するためのプロセス・フローを示す図である。 実施形態に従った、コンピュータ・プログラム製品を示す図である。
本発明の実施形態は、プログラム・イベント記録(PER)イベントをランタイム計装イベントに変換することを可能にする。PERの目的は、プログラムのデバッグを支援することである。PERは、より多くの特権または制御プログラムに、正常な分岐イベント、命令フェッチ基本イベント、命令フェッチ無効化イベント、ストレージ変更イベント、および実アドレス使用ストア・イベントなどの、低特権またはユーザ・プログラム内の様々なイベントについての警告を出すことが可能である。PERイベントの通知は、PER割り込み条件の形とすることが可能であり、これがPERまたはプログラム割り込みをトリガする。プログラム割り込みは、低特権プログラムからPERイベントの知識を除去する。したがって、カスタマイズされたプログラム・デバッグ情報を取得することは、典型的には不可能であるか、または少なくとも制御プログラムの優先順位および実装スケジュールに対する担保(hostage)である。
ランタイム計装は、研究室内またはオフライン分析用のみならず、プロセッサ(CPU)上のプログラム制御下でのプログラム・ランタイム中の顧客環境内でも、使用可能な機構である。したがって、高特権制御/スーパーバイザ・プログラムおよび低特権ユーザ・プログラムのいずれも、ランタイム計装を直接活用することができる。プログラムを実行するためにフェッチおよび実行される一連の命令を、命令ストリームと呼ぶことができる。データ収集の適応性を強化するために、構成可能な間隔に基づいてイベントを収集することができる。プログラムによる設定が可能なCPU制御が、ランタイム計装を管理する。ランタイム計装は通常、定期的なサンプリングごとにイベントを報告する。定期的なサンプリング間隔は、命令カウントまたはサイクル・カウントによって決定される。計装済み命令ストリーム内の追加ポイントを、ランタイム計装ネクスト(RINEXT)命令を使用して指示することができる。PERイベントの検出は、検出されたPERイベントに応答してサンプル・ポイントを作成する、別の手段を提供する。計装済み命令ストリーム内の特定情報は、後続の分析が実行される場合に非常に有用な可能性がある。各サンプル・ポイントは、結果として、収集バッファから最近収集されたデータならびにサンプル・ポイントでの命令の実行に関連付けられたデータを含む、複数記録の報告グループを記憶することになる。
実施形態において、ランタイム計装でPERイベント報告が有効化されると、PERイベントは、有効化されたランタイム計装を有するプロセッサによって検出される。PERイベントは、インターセプトされて、ランタイム計装収集バッファ内に収集されることになるPERイベント記録として提示される、PER割り込み条件として検出可能である。これは、PER割り込み条件が割り込みとして取り扱われるのを防止し、命令ストリームの実行が割り込まれないように維持する。これにより、低特権プログラムは、低特権プログラムの代わりにPERを管理するために高特権制御プログラムに依拠するのではなく、PER機能自体を利用することも可能である。
図1は、実施形態におけるホスト・コンピュータ・システム50の代表的な構成要素を示す。コンピュータ・システム内では、構成要素の他の配置構成も採用可能である。代表的なホスト・コンピュータ・システム50は、メイン・ストア(コンピュータ・メモリ)2と通信する1つまたは複数のプロセッサ1、ストレージ・デバイス11へのI/Oインターフェース、他のコンピュータまたはSANなどと通信するためのネットワーク10へのインターフェースなどを備える。プロセッサ1は、アーキテクチャに組み込まれた(以下、「アーキテクチャ化」という)命令セットおよび機能を有するアーキテクチャに準拠している。プロセッサ1は、プログラム・アドレス(仮想アドレス)をメモリ内の実アドレスに変換するための動的アドレス変換(DAT)3を有することができる。DAT3は、典型的には、変換をキャッシングするための変換索引バッファ(TLB)7を含むため、コンピュータ・メモリ2のブロックへのその後のアクセスは、アドレス変換の遅延を必要としない。典型的には、キャッシュ9はコンピュータ・メモリ2とプロセッサ1との間で使用される。キャッシュ9は、複数のCPUが使用可能な大型キャッシュ、および、大型キャッシュと各CPUとの間の小型で高速の(下位レベル)キャッシュを有する、階層とすることができる。いくつかの実施形態において、下位レベル・キャッシュは、命令フェッチおよびデータ・アクセスのための別々の下位レベル・キャッシュを提供するために分割される。実施形態において、命令は、命令フェッチ・ユニット4により、キャッシュ9を介してコンピュータ・メモリ2からフェッチされる。命令は、命令復号ユニット6内で復号され、(いくつかの実施形態では他の命令と共に)命令実行ユニット8にディスパッチされる。典型的には、たとえば算術実行ユニット、浮動小数点実行ユニット、および分岐命令実行ユニットなどの、いくつかの命令実行ユニット8が使用される。命令は、必要に応じて命令指定レジスタまたはコンピュータ・メモリ2からのオペランドにアクセスする、命令実行ユニット8によって実行される。オペランドがコンピュータ・メモリ2からアクセス(ロードまたはストア)されるものである場合、ロード/ストア・ユニット5は、典型的には、実行中の命令の制御の下でアクセスを処理する。命令は、ハードウェア回路内または内部マイクロコード(ファームウェア)内で、あるいはその両方の組み合わせによって、実行することができる。
図2では、図1のホスト・コンピュータ・システム50などのホスト・アーキテクチャのホスト・コンピュータ・システムをエミュレートする、エミュレーテッド・ホスト・コンピュータ・システム21が示されている。エミュレーテッド・ホスト・コンピュータ・システム21において、ホスト・プロセッサ(CPU)1はエミュレーテッド・ホスト・プロセッサ(または仮想ホスト・プロセッサ)29であり、ホスト・コンピュータ・システム50のプロセッサ1とは異なるネイティブ命令セット・アーキテクチャを有する、ネイティブ・プロセッサ27を備える。エミュレーテッド・ホスト・コンピュータ・システム21は、ネイティブ・プロセッサ27がアクセス可能なメモリ22を有する。実施形態において、メモリ22は、コンピュータ・メモリ2部分とエミュレーション・ルーチン・メモリ23部分とに区分される。コンピュータ・メモリ2は、エミュレーテッド・ホスト・コンピュータ・システム21のプログラムがホスト・コンピュータ・アーキテクチャに従って使用可能である。ネイティブ・プロセッサ27は、エミュレーテッド・プロセッサ29のそれではなく、エミュレーション・ルーチン・メモリ23から取得されたネイティブ命令である、アーキテクチャのアーキテクチャ化命令セットのネイティブ命令を実行する。ネイティブ・プロセッサ27は、また、アクセスされたホスト命令の機能をエミュレートするためのネイティブ命令実行ルーチンを決定するために、アクセスされたホスト命令を復号可能な、シーケンスおよびアクセス/復号ルーチンで取得された1つまたは複数の命令を使用することによって、コンピュータ・メモリ2内のプログラムから実行のためにホスト命令にアクセスすることができる。ホスト・コンピュータ・システム50のアーキテクチャ用に定義された他の機構は、たとえば汎用レジスタ、制御レジスタ、動的アドレス変換および入力/出力(I/O)サブシステム・サポート、ならびにプロセッサ・キャッシュなどの機構を含む、アーキテクチャ化機構ルーチンによって、エミュレートすることができる。エミュレーション・ルーチンは、エミュレーション・ルーチンの性能を向上させるために、(汎用レジスタおよび仮想アドレスの動的変換などの)ネイティブ・プロセッサ27において使用可能な機能も利用することができる。ホスト・コンピュータ・システム50の機能をエミュレートする際にネイティブ・プロセッサ27を支援するために、特別なハードウェアおよびオフロード・エンジンも提供可能である。
メインフレームにおいて、アーキテクチャ化マシン命令は、プログラマ、通常、現在は「C」プログラマによって、しばしばコンパイラ・アプリケーションを介して使用される。記憶媒体内に記憶されたこれらの命令は、本来z/Architecture(R) IBM Server内で、あるいは他のアーキテクチャを実行しているマシン内で、実行可能である。これらは、既存および将来のIBMメインフレーム・サーバ内で、および他のIBMマシン(たとえばpSeries ServerおよびxSeries(R) Server)上で、エミュレート可能である。これらは、IBM社、Intel社、AMD社、Sun Microsystems社、その他によって製造されたハードウェアを使用する、多様なマシン上でLinux(R)を実行するマシン内で実行可能である。そのハードウェア上でz/Architectureの下で実行するのに加えて、Linuxならびに、Hercules、UMX、Fundamental Software,Inc.(FSI)、またはPlatform Solutions,Inc.(PSI)によるエミュレーションを使用するマシンが使用可能であり、一般に実行はエミュレーション・モードである。エミュレーション・モードの場合、エミュレーション・ソフトウェアは、エミュレーテッド・プロセッサのアーキテクチャをエミュレートするためにネイティブ・プロセッサによって実行される。
エミュレーテッド・ホスト・コンピュータ・システム21の構成要素のうちの1つまたは複数は、「IBM z/Architecture Principles of Operation」Publication No.SA22−7832−08、第9版、2010年8月で、より詳細に説明されている。IBMは、米国ニューヨーク州アーモンクにあるインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。本明細書で使用される他の名称は、インターナショナル・ビジネス・マシーンズ・コーポレーションまたは他の会社の登録商標、商標、または製品名であり得る。
ネイティブ・プロセッサ27は、典型的には、エミュレーテッド・プロセッサのエミュレーションを実行するためのファームウェアまたはネイティブ・オペレーティング・システムのいずれかを含む、エミュレーション・ルーチン・メモリ23に記憶されたエミュレーション・ソフトウェアを実行する。エミュレーション・ソフトウェアは、エミュレーテッド・プロセッサ・アーキテクチャの命令をフェッチおよび実行する責務を負う。エミュレーション・ソフトウェアは、命令境界を追跡するために、エミュレーテッド・プログラム・カウンタを維持する。エミュレーション・ソフトウェアは、一度に1つまたは複数のエミュレーテッド・マシン命令をフェッチし、この1つまたは複数のエミュレーテッド・マシン命令を、ネイティブ・プロセッサ27による実行のために対応するネイティブ・マシン命令のグループに変換することができる。これらの変換された命令は、より高速の変換が実施できるように、キャッシュに入れることができる。エミュレーション・ソフトウェアは、エミュレーテッド・プロセッサ用に作成されたオペレーティング・システムおよびアプリケーションが正しく動作することを保証するために、エミュレーテッド・プロセッサ・アーキテクチャのアーキテクチャ規則を維持する。さらにエミュレーション・ソフトウェアは、エミュレーテッド・プロセッサ29上で実行するように設計されたオペレーティング・システムまたはアプリケーション・プログラムが、エミュレーション・ソフトウェアを有するネイティブ・プロセッサ27上で実行可能なように、制御レジスタ、汎用レジスタ、浮動小数点レジスタ、たとえばセグメント・テーブルおよびページ・テーブルを含む動的アドレス変換機能、割り込みメカニズム、コンテキスト交換メカニズム、時刻(TOD)機構、ならびに、I/Oサブシステムへのアーキテクチャ・インターフェースを含むが、これらに限定されない、エミュレーテッド・プロセッサ・アーキテクチャによって識別される、リソースを提供する。
エミュレートされている特定の命令が復号され、個々の命令の機能を実行するためにサブルーチンが呼び出される。エミュレーテッド・プロセッサ29の機能をエミュレートするエミュレーション・ソフトウェア機能は、たとえば「C」サブルーチンまたはドライバ、あるいは、好ましい実施形態の説明を理解した後に、当業者の範囲内であるような特定のハードウェアにドライバを提供する何らかの他の方法で実装される。
実施形態において、本発明は、ソフトウェア(時には、認可された内部コード、ファームウェア、マイクロコード、ミリコード、ピココードなどと呼ばれ、そのいずれも本発明に適合するものである)によって実施可能である。図1を参照すると、本発明を具体化するソフトウェア・プログラム・コードは、長期記憶媒体、CD−ROMドライブ、テープ・ドライブ、またはハード・ドライブなどの、記憶デバイス11から、ホスト・コンピュータ・システム50のCPU(中央処理ユニット)1としても知られるプロセッサによってアクセスされる。ソフトウェア・プログラム・コードは、ディスケット、ハード・ドライブ、またはCD−ROMなどの、データ処理システムと共に使用するための様々な既知の媒体上のいずれかで具体化可能である。コードは、こうした媒体上で配布するか、あるいは、1つのコンピュータ・システムのコンピュータ・メモリ2またはストレージからネットワーク10を介して他のコンピュータ・システムへと、こうした他のシステムのユーザが使用するために、ユーザに配布することができる。
別の方法として、プログラム・コードはコンピュータ・メモリ2内に具体化し、プロセッサ・バス(図示せず)を使用してプロセッサ1によってアクセスすることが可能である。こうしたプログラム・コードは、様々なコンピュータ構成要素および1つまたは複数のアプリケーション・プログラムの機能および対話を制御する、オペレーティング・システムを含む。プログラム・コードは、通常、記憶デバイス11などの高密度媒体から、プロセッサ1による処理に使用可能なコンピュータ・メモリ2へ、ページングされる。物理媒体上のメモリ内でソフトウェア・プログラム・コードを具体化するため、または、ネットワークを介してソフトウェア・コードを配布するため、あるいはその両方の、技法および方法は、周知であるため、本明細書ではこれ以上考察しない。プログラム・コードは、作成され、有形媒体(電子メモリ・モジュール(RAM)、フラッシュ・メモリ、コンパクト・ディスク(CD)、DVD、磁気テープなどを含むが、これらに限定されない)上に記憶された場合、しばしば「コンピュータ・プログラム製品」と呼ばれる。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。
図3は、内部で本発明が実施可能な代表的ワークステーションまたはサーバ・ハードウェア・システムを示す。図3のシステム100は、オプションの周辺デバイスを含む、パーソナル・コンピュータ、ワークステーション、またはサーバなどの、代表的なベース・コンピュータ・システム101を備える。ベース・コンピュータ・システム101は、既知の技法に従って、ベース・コンピュータ・システム101の1つまたは複数のプロセッサ106と他の構成要素とを接続し、その間での通信を可能にするために使用される、1つまたは複数のプロセッサ106およびバス(図示せず)を含む。バスはプロセッサ106をメモリ105、および、たとえば、(たとえば磁気媒体、CD、DVD、およびフラッシュ・メモリのいずれかを含む)ハード・ドライブまたはテープ・ドライブを含むことが可能な、長期記憶107に接続する。ベース・コンピュータ・システム101は、ユーザ・インターフェース・アダプタも含むことが可能であり、これは、バスを介して、1つまたは複数のプロセッサ106を、キーボード104、マウス103、プリンタ/スキャナ110、または、タッチ式スクリーン、デジタル式入力パッドなどの任意のユーザ・インターフェース・デバイスとすることが可能な他のインターフェース・デバイス、あるいはそれらすべてなどの、1つまたは複数のインターフェース・デバイスに接続する。バスは、1つまたは複数のプロセッサを、ディスプレイ・アダプタを介してLCDスクリーンまたはモニタなどのディスプレイ・デバイス102にも接続する。
ベース・コンピュータ・システム101は、ネットワーク109との通信108が可能なネットワーク・アダプタを介して、他のコンピュータまたはコンピュータのネットワークと通信することができる。例示のネットワーク・アダプタは、通信チャネル、トークン・リング、イーサネット、またはモデムである。別の方法として、ベース・コンピュータ・システム101は、セルラ式デジタル・パケット・データ(CDPD)カードなどのワイヤレス・インターフェースを使用して、通信可能である。ベース・コンピュータ・システム101は、ローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)内のこうした他のコンピュータと関連付けることができるか、あるいは、ベース・コンピュータ・システム101は、他のコンピュータを備えるクライアント/サーバ配置構成におけるクライアントなどとすることができる。
図4は、内部で本発明が実施可能な、データ処理ネットワーク200を示す。データ処理ネットワーク200は、ワイヤレス・ネットワークおよびワイヤード・ネットワークなどの、複数の個別ネットワークを含むことが可能であり、そのそれぞれが、複数の個別ワークステーション201、202、203、204、または図3のベース・コンピュータ・システム101、あるいはそれらすべてを含むことが可能である。加えて、当業者であれば理解されるように、1つまたは複数のLANを含むことが可能であり、LANはホスト・プロセッサに結合された複数のインテリジェント・ワークステーションを備えることができる。
プログラミング・コード111は、メモリ105内で具体化可能であり、プロセッサ・バスを使用してプロセッサ106によりアクセス可能である。こうしたプログラミング・コードは、様々なコンピュータ構成要素および1つまたは複数のアプリケーション・プログラム112の機能および対話を制御する、オペレーティング・システムを含む。プログラム・コードは、通常、長期記憶107から、プロセッサ106によって処理のために使用可能な高速メモリ105へとページングされる。物理媒体上のメモリ内でソフトウェア・プログラミング・コードを具体化するため、または、ネットワークを介してソフトウェア・コードを配布するため、あるいはその両方の、技法および方法は、周知であるため、本明細書ではこれ以上考察しない。プログラム・コードは、作成され、有形媒体(電子メモリ・モジュール(RAM)、フラッシュ・メモリ、コンパクト・ディスク(CD)、DVD、磁気テープなどを含むが、これらに限定されない)上に記憶された場合、しばしば「コンピュータ・プログラム製品」と呼ばれる。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。
プロセッサが最も容易に使用可能な(通常は、プロセッサの他のキャッシュよりも高速かつ小型の)キャッシュは最下位(L1またはレベル1)キャッシュであり、メイン・ストア(メイン・メモリ)は最高位キャッシュ(3つのレベルが存在する場合はL3)である。最下位レベル・キャッシュは、しばしば、実行されることになるマシン命令を保持する命令キャッシュ(Iキャッシュ)およびデータ・オペランドを保持するデータ・キャッシュ(Dキャッシュ)に分割される。
さらに図4を参照すると、ネットワークは、データ・リポジトリにアクセス可能であり、ワークステーション205からの直接アクセスも可能である、ゲートウェイ・コンピュータ(クライアント・サーバ)206またはアプリケーション・サーバ(リモート・サーバ)208などの、メインフレーム・コンピュータまたはサーバも含むことができる。ゲートウェイ・コンピュータ206は、各ネットワーク207内への入口ポイントとして働く。ゲートウェイは、ネットワーキング・プロトコル間を接続する場合に必要である。ゲートウェイ・コンピュータ206は、好ましくは、通信リンクを用いて別のネットワーク(たとえばインターネット207)に結合することができる。ゲートウェイ・コンピュータ206は、通信リンクを使用して、1つまたは複数のワークステーション101、201、202、203、および204に調節結合することも可能である。ゲートウェイ・コンピュータは、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能なIBM eServer(TM) zSeries z9 Serverを利用して実装可能である。
実施形態において、本発明を具体化するソフトウェア・プログラミング・コードは、図3の長期記憶107などの長期記憶媒体から、ベース・コンピュータ・システム101のプロセッサ106によってアクセスされる。ソフトウェア・プログラミング・コードは、ディスケット、ハード・ドライブ、またはCD−ROMなどのデータ処理システムと共に使用するための、様々な既知の媒体のいずれかの上に具体化可能である。コードは、こうした媒体上で配布するか、あるいは、1つのコンピュータ・システムのメモリまたはストレージからネットワークを介して他のコンピュータ・システムへと、こうした他のシステムのユーザが使用するために、ユーザ210および211に配布することができる。
図5を参照すると、プロセッサ106に関する例示のプロセッサ実施形態が示されている。プロセッサ106の性能を向上させるために、1つまたは複数レベルのキャッシュ303がメモリ・ブロックをバッファリングするために使用される。キャッシュ303は、使用される可能性があるメモリ・データのキャッシュ・ラインを保持する高速バッファである。典型的なキャッシュ・ラインは64、128、または256バイトのメモリ・データである。実施形態において、データをキャッシュに入れる以外に命令をキャッシュに入れるために、別々のキャッシュが使用される。キャッシュ・コヒーレンス(メモリおよびキャッシュ内のラインのコピーの同期化)は、しばしば、当分野で周知の様々な「スヌープ」アルゴリズムによって提供される。プロセッサ・システムのメモリ105などのメイン・ストレージは、しばしばキャッシュと呼ばれる。4レベルのキャッシュ303を有するプロセッサ・システムにおいて、メモリ105は、典型的にはより高速であり、コンピュータ・システムが使用できる不揮発性記憶(DASD、テープなど)の一部のみを保持するため、時折、レベル5(L5)キャッシュと呼ばれる。メモリ105は、データのページをキャッシュするが、それらはオペレーティング・システムによってメモリ105にページ・インされたり、メモリ105からページ・アウトされたりする。
プログラム・カウンタ(命令カウンタ)311は、実行されることになる現行命令のアドレスを追跡する。z/Architectureプロセッサにおけるプログラム・カウンタは64ビットであるが、従来のアドレス指定制限をサポートするために、31ビットまたは24ビットに切り詰めることができる。プログラム・カウンタは、コンテキスト切り替えの間持続するように、典型的にはコンピュータのプログラム状況ワード(PSW)で具体化される。したがって、プログラム・カウンタ値を有する進行中のプログラムは、たとえばオペレーティング・システムによって割り込まれる可能性がある(すなわち、現行のコンテキストは、プログラム環境からオペレーティング・システム環境へと切り替わる)。オペレーティング・システムがアクティブでない間、プログラムのPSWはプログラム・カウンタ値を維持し、オペレーティング・システムが実行している間、オペレーティング・システムの(PSWの)プログラム・カウンタが使用される。実施形態において、プログラム・カウンタは、現行命令のバイト数に等しい数ずつ増分される。縮小命令セット・コンピューティング(RISC)命令は典型的には固定長であり、複合命令セット・コンピューティング(CISC)命令は典型的には可変長である。IBM z/Architectureの命令は、2、4、または6バイト長さを有するCISC命令である。プログラム・カウンタ311は、たとえばコンテキスト切り替え動作、または分岐命令の分岐実行動作のいずれかによって修正される。コンテキスト切り替え動作において、現行のプログラム・カウンタ値は、実行されているプログラムに関する他の状態情報(条件コードなど)と共にPSWに保存され、実行されることになる新しいプログラム・モジュールの命令を指示する新しいプログラム・カウンタ値がロードされる。プログラムの意思決定またはプログラム内のループを許可するために、分岐命令の結果をプログラム・カウンタ311内にロードすることによって、分岐実行動作が実行される。
実施形態において、プロセッサ106の代わりに命令をフェッチするために、命令フェッチ・ユニット305が使用される。命令フェッチ・ユニット305は、「次の順次命令」、分岐実行命令のターゲット命令、または、コンテキスト切り替えに続くプログラムの第1の命令の、いずれかをフェッチする。実施形態において、命令フェッチ・ユニット305は、プリフェッチされた命令が使用される可能性に基づいて、命令を投機的にプリフェッチするためのプリフェッチ技法を使用する。たとえば命令フェッチ・ユニット305は、次の順次命令および他の順次命令の追加バイトを含む、16バイトの命令をフェッチすることができる。
フェッチされた命令は、その後、プロセッサ106によって実行される。実施形態において、フェッチされた命令は、命令フェッチ・ユニット305の復号/ディスパッチ・ユニット306に渡される。復号/ディスパッチ・ユニット306は命令を復号し、復号された命令に関する情報を、適切な実行ユニット307、308、または310、あるいはそれらすべてに転送する。実行ユニット307は、復号された算術命令に関する情報を命令フェッチ・ユニット305から受信し、命令のオペレーション・コード(オペコード)に従って、算術演算をオペランドに対して実行することになる。オペランドは、メモリ105、アーキテクチャ化レジスタ309、または、実行されている命令の即値フィールドのいずれかから、実行ユニット307に提供される。実行の結果は、記憶される場合、メモリ105、アーキテクチャ化レジスタ309、または(制御レジスタ、PSWレジスタなどの)他のマシン・ハードウェア内のいずれかに記憶される。
プロセッサ106は、典型的には、命令の機能を実行するための1つまたは複数の実行ユニット307、308、および310を有する。図6を参照すると、実行ユニット307は、インターフェース論理407を介して、アーキテクチャ・レジスタ309、復号/ディスパッチ・ユニット306、ロード/ストア・ユニット310、およびその他のプロセッサ・ユニット401と通信することができる。実行ユニット307は、算術論理ユニット(ALU)402が動作することになる情報を保持するためのいくつかのレジスタ回路403、404、および405を使用することができる。ALU402は、加算、減算、乗算、および除算などの算術演算、ならびに、AND、OR、および排他的OR(XOR)などの論理関数、回転、およびシフトを実行する。実施形態において、ALUは、設計に依存する特殊動作をサポートする。他の回路は、たとえば条件コードおよび回復サポート論理を含む、他のアーキテクチャ機構408を提供することができる。典型的には、ALU動作の結果は、結果を様々な他の処理機能に転送することが可能な、出力レジスタ回路406内に保持される。他の実施形態ではプロセッサ・ユニットの多くの配置構成が存在し、本説明は、一実施形態の代表的な理解を与えることのみが意図される。
たとえばADD命令は、算術機能および論理機能を有する実行ユニット307内で実行されることになるが、たとえば浮動小数点命令は、特殊浮動小数点機能を有する浮動小数点実行ユニット(図示せず)内で実行されることになる。好ましくは、実行ユニットは、オペランドに対してオペコード定義機能を実行することによって、命令によって識別されたオペランドに対して動作する。たとえばADD命令は、命令のレジスタ・フィールドによって識別された2つのアーキテクチャ化レジスタ309内で見つけられたオペランドに対して、実行ユニット307によって実行可能である。
実行ユニット307は、2つのオペランドに対して算術的加算を実行し、その結果を第3のオペランドに記憶し、第3のオペランドは第3のレジスタまたは2つのソース・レジスタのうちの1つとすることができる。実行ユニット307は、好ましくは、シフト、回転、OR、およびSOR等の様々な論理関数、ならびに、加算、減算、乗算、除算のうちのいずれかを含む様々な代数関数を実行することが可能な、算術論理ユニット(ALU)402を使用する。ALU402のいくつかはスカラー演算用に、いくつかは浮動小数点用に設計される。実施形態において、データは、アーキテクチャに応じてビッグ・エンディアン(最下位バイトが最高位バイト・アドレスにある)またはリトル・エンディアン(最下位バイトが最下位バイト・アドレスにある)とすることができる。IBM z/Architectureはビッグ・エンディアンである。符号付きフィールドは、アーキテクチャに応じて、符号および大きさ、1の補数、または2の補数とすることができる。2の補数における負の値または正の値のいずれかがALU内での加算のみを必要とするため、2の補数は、ALUは減算機能を設計する必要がないという点で有利である。数は一般に省略して記述され、12ビット・フィールドは4096バイト・ブロックのアドレスを定義し、一般に、たとえば4Kバイト(キロバイト)ブロックとして記述される。
図7を参照すると、分岐命令を実行するための分岐命令情報は、典型的には、他の条件付き演算が完了する前に分岐の結果を予測するために分岐履歴テーブル432などの分岐予測アルゴリズムを採用する、分岐ユニット308に送信される。現行の分岐命令のターゲットはフェッチされ、条件付き演算が完了する前に投機的に実行されることになる。条件付き演算が完了すると、投機的に実行された分岐命令は、条件付き演算の条件および推測された結果に基づいて完了または廃棄される。典型的な分岐命令は条件コードをテストし、条件コードが分岐命令の分岐要件に合致した場合、ターゲット・アドレスへと分岐することが可能であり、ターゲット・アドレスは、たとえば命令のレジスタ・フィールドまたは即値フィールド内でみつかったものを含むいくつかの数に基づいて、計算することができる。実施形態において、分岐ユニット308は、複数の入力レジスタ回路427、428、および429ならびに出力レジスタ回路430を有する、ALU426を使用することができる。分岐ユニット308は、たとえば汎用レジスタ、復号/ディスパッチ・ユニット306、または他の回路425と通信可能である。
命令のグループの実行は、たとえば、オペレーティング・システムによって開始されたコンテキスト切り替え、コンテキスト切り替えを生じさせるプログラム例外またはエラー、コンテキスト切り替えを生じさせるI/O割り込み信号、あるいは、(マルチスレッド環境内での)複数のプログラムのマルチスレッド・アクティビティを含む、様々な理由で割り込み可能である。実施形態において、コンテキスト切り替え動作は、現在実行中のプログラムに関する状態情報を保存し、呼び出される別のプログラムに関する状態情報をロードする。状態情報は、たとえばハードウェア・レジスタまたはメモリ内に保存可能である。状態情報は、実行されることになる次の命令を指示するプログラム・カウンタ値、条件コード、メモリ変換情報、およびアーキテクチャ化レジスタ・コンテンツを含む。コンテキスト切り替えアクティビティは、ハードウェア回路、アプリケーション・プログラム、オペレーティング・システム・プログラム、またはファームウェア・コード(マイクロコード、ピココード、または認可された内部コード(LIC))の単独で、あるいはそれらの組み合わせによって、実施可能である。
プロセッサは、命令定義方法に従ってオペランドにアクセスする。命令は、命令の一部の値を使用する即値オペランドを提供し、汎用レジスタまたは専用レジスタ(たとえば浮動小数点レジスタ)のいずれかを明示的に指示する、1つまたは複数のレジスタ・フィールドを提供することができる。命令は、オペコード・フィールドによってオペランドとして識別された暗黙レジスタを使用することができる。命令は、オペランド用のメモリ位置を使用することができる。オペランドのメモリ位置は、命令が、オペランドのアドレスをメモリ内に提供するためにまとめて追加される、ベース・レジスタ、インデックス・レジスタ、および即値フィールド(変位フィールド)を定義する、z/Architectureの長変位機構によって例示されるような、レジスタ、即値フィールド、またはレジスタと即値フィールドとの組み合わせによって、提供可能である。本明細書において、位置とは、特に指定がない限り、メイン・メモリ(メイン・ストレージ)内の位置を示唆する。
図8を参照すると、プロセッサはロード/ストア・ユニット310を使用してストレージにアクセスする。ロード/ストア・ユニット310は、キャッシュ/メモリ・インターフェースを介してメモリ内のターゲット・オペランドのアドレスを取得すること、および、アーキテクチャ化レジスタ309または別のメモリ位置内にオペランドをロードすることによって、ロード動作を実行することが可能であるか、あるいは、メモリ内のターゲット・オペランドのアドレスを取得すること、および、アーキテクチャ化レジスタ309または別のメモリ位置から取得されたデータをメモリ内のターゲット・オペランド位置に記憶することによって、ストア動作を実行することが可能である。ロード/ストア・ユニット310は投機的であり、命令シーケンスに対して順序外れなシーケンスでメモリにアクセスすることが可能であるが、ロード/ストア・ユニット310は、命令が順序通りに実行されたような外観を、プログラムに対して維持する。ロード/ストア・ユニット310は、アーキテクチャ化レジスタ309、復号/ディスパッチ・ユニット306、キャッシュ/メモリ・インターフェース、またはその他の要素455と通信可能であり、ストレージ・アドレスを計算するため、および動作を順序通りに維持するためにパイプライン・シーケンシングを提供するための、様々なレジスタ回路、ALU458、および制御論理463を備える。いくつかの動作は順序外れの可能性があるが、ロード/ストア・ユニットは、当分野で周知のように、順序外れ動作が順序通りに実行されたようにプログラムに対して見せるための機能を提供する。
好ましくは、アプリケーション・プログラムが「見る」アドレスは、しばしば仮想アドレスと呼ばれる。仮想アドレスは、時には「論理アドレス」および「有効アドレス」と呼ばれる。これらの仮想アドレスは、オフセット値での仮想アドレスのプレフィクシング、1つまたは複数の変換テーブルを介した仮想アドレスの変換を含むが、これらに限定されない、図5のDAT312などの様々なDAT技術のうちの1つによって、物理メモリ位置にリダイレクトされるという点で、仮想であり、変換テーブルは好ましくは少なくともセグメント・テーブルおよびページ・テーブルを単独または組み合わせで含み、セグメント・テーブルはページ・テーブルを指示するエントリを有する。z/Architectureでは、領域第1テーブル、領域第2テーブル、領域第3テーブル、セグメント・テーブル、およびオプション・ページ・テーブルを含む、変換の階層が提供される。アドレス変換の性能は、しばしば、仮想アドレスを関連付けられた物理メモリ位置にマッピングするエントリを含む、変換索引バッファ(TLB)を使用することによって向上する。エントリは、DAT312が変換テーブルを使用して仮想アドレスを変換するときに作成される。仮想アドレスのその後の使用では、低速の順次変換テーブル・アドレスではなく、高速TLBのエントリを使用することができる。TLBコンテンツは、最長時間未使用(LRU)を含む、様々な変位アルゴリズムによって管理可能である。
プロセッサ106がマルチプロセッサ・システムのプロセッサである場合、各プロセッサは、コヒーレンシのために連動されたI/O、キャッシュ、TLB、およびメモリなどの共有リソースを維持する責務を有する。実施形態において、「スヌープ」技術はキャッシュ・コヒーレンシを維持する際に使用されることになる。スヌープ環境では、各キャッシュ・ラインは、共有を容易にするために、共有状態、排他的状態、変更済み状態、無効状態などのうちのいずれか1つであるものとしてマーク付けすることができる。
図5のI/Oユニット304は、たとえばテープ、ディスク、プリンタ、ディスプレイ、およびネットワークを含む周辺デバイスに接続するための手段を、プロセッサ106に提供する。I/Oユニット304は、しばしば、ソフトウェア・ドライバによってコンピュータ・プログラムに提示される。IBMからのz/Seriesなどのメインフレームにおいて、チャネル・アダプタおよびオープン・システム・アダプタは、オペレーティング・システムと周辺デバイスとの間に通信を提供する、メインフレームのI/Oユニットである。
計装データは、プロセッサ106の動作に関するデータである。実施形態において、計装データおよび他のシステム・レベル・メトリクスへのアクセスは、制限されるかまたは使用不可の場合がある。コンピュータ・プロセッサは、特権状態(またはスーパーバイザ状態)および低特権状態(または問題状態)の下で動作する。特権状態では、プログラムは、特権動作を介したすべてのシステム・リソースへのアクセス(たとえばすべての制御レジスタおよびスーパーバイザ・メモリ・スペースへのアクセス)が可能である。特権状態は特権モードまたはスーパーバイザ・モードとも呼ばれる。コンピュータ・プロセッサ上で実行するオペレーティング・システムは、特権状態での動作が可能である。たとえば、低特権状態で実行するアプリケーション・プログラムは、制御レジスタへのアクセスが制限されるかアクセスできない可能性があり、オペレーティング・システムによってアプリケーション・プログラムに割り当てられたユーザ・メモリ・スペースのみにアクセスできる可能性がある。低特権状態は、典型的には、オペレーティング・システムの制御の下で実行されるアプリケーション・プログラムに割り当てられ、低特権状態ではいかなる特権動作も実行できない。低特権状態は、問題状態、問題モード、またはユーザ・モードとも呼ばれる。
低特権状態で実行しているプログラムへの書き込みが受け入れられない、こうした制限されたリソースの1つが、プログラム状況ワード(PSW)である。PSWは、実行されることになる次の命令のプログラム・カウンタ、分岐命令によって使用可能な条件コード・フィールド、計装が有効化されているか無効化されているかを示すための計装制御フィールド、ならびに、命令順序付けを制御するため、およびプログラムに割り当てられた特権状態を含むコンピュータ・プロセッサの状態を決定するために使用される他の情報を、含むことができる。マルチスレッド処理環境では、複数のプログラムが、使用可能なコンピュータ・プロセッサ容量を共有するか、またはタイム・スライスする。それぞれのプログラムが、関連付けられたPSW、プログラムに割り当てられたメイン・ストレージにアクセスするためのアドレス変換テーブルの起点アドレス、汎用レジスタの現行値、制御レジスタ、浮動小数点レジスタのセット、などを含む、コンテキスト情報を有する。コンピュータ・プロセッサは、コンピュータ・プロセッサの、例外条件および外部刺激に応答した他のプログラムへの迅速なコンテキスト切り替えを可能にする、割り込み機能を有する。割り込みが発生した場合、コンピュータ・プロセッサは、特定クラスの割り込みのために、旧PSW位置と呼ばれる割り当てられたストレージ位置内に現行PSWを配置する。コンピュータ・プロセッサは、第2の割り当てられたストレージ位置から新しいPSWをフェッチする。この新しいコンテキストは、実行されることになる次のプログラムを決定する。実施形態において、これらのストレージ位置は、コンピュータ・プロセッサがアクセス可能なメモリ位置内に位置決めされる。コンピュータ・プロセッサが割り込み処理を完了した場合、割り込みを処理するプログラムは、旧PSWを含む旧コンテキストを再ロードし、割り込まれたプログラムが続行できるように、これを再度現行PSWとする。
PSWのフィールドは、明示的(たとえば、命令実行がPSWビットの一部を読み取る場合)または暗黙的(たとえば、命令フェッチング、オペランド・フェッチング、アドレス生成計算、アドレス生成ソースなどの場合)のいずれかで、参照可能である。明示的参照は、一般に、実行時に実行されるが、暗黙的参照は、一般に、命令実行中にパイプラインの異なる段階(すなわち、命令フェッチ、命令復号、実行時、および完了時)で実行される。PSW内の個々のフィールドは、互いに独立に参照または更新することができる。
実施形態において、コンテキストを操作することにより、オペレーティング・システムは、コンピュータ処理リソースを制御する(例えば、コンピュータ・プロセッサによるランタイム計装を有効化する)。ランタイム計装は、オペレーティング・システムの実行中に、ならびにオペレーティング・システムによって実行される任意のソフトウェア・アプリケーションによって、有効化または無効化することができる。ランタイム計装の有効化/無効化状態は、プログラムに関連付けられたPSWでのコンテキスト情報として保存される。
ランタイム計装(RI)機構は、z/Architectureを実装しているモデル上に組み込むことができる。RI機構がインストールされ、有効化された場合、データは、プログラム実行中にCPU内の1つまたは複数の収集バッファ内に集められる。記憶された情報の各単位が報告グループと呼ばれる。報告グループのコンテンツは、そのコンテンツがプログラム実行中にCPUによって認識されるイベントを表す、複数の記録からなる。
ランタイム計装機構が構成内にインストールされた場合、PSWフィールド(RIビット)はランタイム計装を有効化する。ランタイム計装制御の妥当性は、RIビットをオンにする機能を決定するが、RIが1の場合、CPU制御は有効であり、ランタイム計装は有効化される。ランタイム計装機構は、ランタイム計装制御ロード、ランタイム計装制御修正、ランタイム計装エミット、ランタイム計装ネクスト、ランタイム計装オフ、ランタイム計装オン、ランタイム計装制御ストア、ランタイム計装制御テストの、命令を含むことができる。
ランタイム計装制御ロード(LRIC)命令は、ランタイム計装を管理するランタイム計装制御を初期化する。ランタイム計装制御修正(MRIC)は、最初にLRICによって確立されたランタイム計装制御のすべてまたはサブセットを修正する。ランタイム計装エミット(RIEMIT)命令は、汎用レジスタの値を収集バッファ内に記憶することによって、これを収集する。ランタイム計装ネクスト(RINEXT)命令は、RINEXTの後の、次の順次命令(NSI)の指示サンプリングを実行する。ランタイム計装オフ(RIOFF)命令は、ランタイム計装を無効化する。ランタイム計装オン(RION)命令は、ランタイム計装を有効化する。ランタイム計装制御ストア(STRIC)命令は、ランタイム計装制御の現行値を指定されたストレージ位置に配置する。ランタイム計装制御テスト(TRIC)命令は、ランタイム計装制御を検査する。有効である場合、制御状態変更インジケータが設定される。
ランタイム計装機構は、測定警報外部割り込みを保留にさせるための機能を含む。ランタイム計装によって収集され、プログラム・バッファに報告される情報の一部は、モデル依存であるため、定義されない。ランタイム計装機構によって提供されるサンプルおよびデータは、性能特徴の統計的推定を意図したもので、ほぼ正確であるが、反復可能でない場合がある。たとえば、例外を発生させるかまたはあるシステム内部アクティビティに関連付けられているサンプル命令が、結果として報告グループの記憶を生じさせることになるかどうか、および、記憶される場合、ランタイム計装データ内に含められたモデル依存データが影響を受けるかどうかは、サンプリング・モードに関係なく、予測不可能である。
収集バッファは、そのコンテンツがプログラム実行中にプロセッサによって認識されたイベントに関して報告する、記録のセットをキャプチャするために使用される。その例は、1つまたは複数の分岐実行、トランザクション実行アボートイベント、命令フェッチ・キャッシュ・ミス、データ・フェッチ・キャッシュ・ミス、データ・ストア・キャッシュ・ミス、RIEMIT命令のオペランドなどである。RIEMIT命令の実行は、汎用レジスタの値を収集バッファ内に記憶することによって、これを収集する。追加のデータは、命令データ・バッファなどの他のバッファ内に収集または記憶あるいはその両方が可能である。
報告は、報告制御の対象となる。サンプル命令が識別された場合、各報告制御は対応する条件のチェックを可能にする。対応する条件が存在する場合、報告グループが形成および記憶される。いかなる報告制御も有効化されないか、または、有効化された報告制御に対して対応する条件が存在しない場合、報告グループは記憶されない。サンプル命令に関して報告されるデータは、命令データ・バッファおよび他のモデル依存ソースから獲得され、その後、報告グループの1つまたは複数の記録のコンテンツを作成するために使用され、そうした記録の1つが命令記録である。
報告グループ・ストア内にキャプチャ可能な記録タイプは、フィラー、特別、開始、タイムスタンプ、命令、エミット、TXアボート、呼び出し、戻り、および転送を含む。フィラー記録は、収集バッファ内の有効な記録数が現行の報告グループ・サイズの報告グループを満たすには不十分である場合に、報告グループ内で使用される。特別記録は、報告グループの特別セクションで使用可能である。開始記録は、第1の報告グループの第1の記録である。タイムスタンプ記録は、第1の報告グループ以外のあらゆる報告グループの記録0として記憶される。命令記録は、報告グループがサンプル命令に対して報告グループの最終記録として記憶される場合に作成される。エミット記録は、RIEMITの正常な実行によって作成される。トランザクション実行(TX)モード・アボート記録は、暗黙的アボートまたはトランザクション・アボート命令の実行のいずれかによって作成される。呼び出し記録は、呼び出しタイプ分岐命令として分類される分岐命令の実行によって作成される。戻り記録は、戻り命令として分類される戻りタイプ分岐命令の実行によって作成される。転送記録は、ある条件コード基準を満たす分岐命令の実行によって作成される。
図9は、実施形態において実装可能なプロセッサのランタイム計装用のシステムを示す概略図である。実施形態において、システム500は、図1のプロセッサ106などの中央処理ユニット(CPU)を含む。実施形態において、プロセッサ106は単一プロセッサである。代替実施形態において、プロセッサ106はマルチコア・プロセッサの単一処理コアである。実施形態において、プロセッサ106は可変速度で動作可能である。
実施形態において、プロセッサ106はレジスタ510をさらに含む。レジスタ510は、プロセッサ106による使用のためにデータのワードを記録可能なハードウェア・レジスタである。レジスタ510は、プロセッサ106によってアクセス可能なデータのビットを記憶するための1つまたは複数のラッチを含む。レジスタ510は、たとえば、汎用レジスタおよび制御レジスタを含むことができる。プロセッサ106は、さらに、レジスタ510と通信している計装モジュール506を含む。計装モジュール506は、プロセッサ106の計装を制御する処理回路である。計装モジュール506は、1つまたは複数の実行分岐のうちの実行経路、トランザクション実行アボート・イベント、様々なランタイム・オペランド、タイムスタンプ情報などの、計装データを、プロセッサ106から直接収集するように構成される。計装モジュール506は、プロセッサ106から計装データを収集し、収集バッファ508内に計装データを記憶する。実施形態において、収集バッファ508は計装モジュール506から受信するデータを収集する循環バッファであり、循環バッファが満たされた場合、最も古いデータを新しいデータで上書きする。
プロセッサ106は1つまたは複数のオペレーティング・システム516および1つまたは複数のアプリケーション518を実行する。1つまたは複数のオペレーティング・システム516および1つまたは複数のアプリケーション518は、ハード・ドライブ、CD/ROM、フラッシュ・メモリなどのストレージ520内に記憶され、必要に応じてストレージ520からランタイム・メモリ504内へロードされる、ページと呼ばれる、現在実行しているオペレーティング・システムまたはアプリケーションあるいはその両方の1つまたは複数のアクティブな部分を記憶するために予約された、ランタイム・メモリ504領域内のメイン・メモリ514にロードされる。実施形態において、それぞれのオペレーティング・システムは、ハイパーバイザ(図示せず)によって管理され、プロセッサ106によって実行される、仮想マシンとして実行する。
実施形態において、プロセッサ106は、メイン・メモリ514から現在実行しているオペレーティング・システムまたはアプリケーションのために、レジスタ510内のPSW 512を、メイン・メモリ514内のPSWデータ512からロードし、1つまたは複数のプロセッサ設定をたとえばレジスタ510内に設定する。実施形態において、レジスタ510内のPSWは、計装モジュール506を使用可能化および制御するための1つまたは複数のビットを含む。
1つまたは複数のアプリケーション518は、特定のオペレーティング・システム上で実行するようにコンパイルされたソフトウェア・アプリケーション、インタプリタ上で実行する解釈済みコード(例えばJava(TM))、または、オペレーティング・システム・サポート・スレッド(たとえばプロセス管理、デーモンなど)を含む。1つまたは複数のオペレーティング・システム516または1つまたは複数のアプリケーション518あるいはその両方のそれぞれは、計装データの収集を開始または終了するために、計装モジュール506をトリガするための命令を実行することができる。
実施形態において、1つまたは複数のアプリケーション518のうちの1つは、サンプル命令であるように決定された命令を実行し、それによって、サンプル命令の実行の完了時にサンプル・ポイントを作成し、その後、計装モジュール506に、アプリケーションの収集したデータを、収集バッファ508からアプリケーションがアクセス可能なメイン・メモリ514内のプログラム・バッファ522へと移動させる。メイン・メモリ514は、当分野で知られた任意のアドレス指定可能メモリとすることができる。実施形態において、メイン・メモリ514は、時にはキャッシュと呼ばれる、高速アクセス・バッファ・ストレージを含むことができる。各CPUは関連付けられたキャッシュを有することができる。追加の実施形態において、メイン・メモリ514は動的ランダム・アクセス・メモリ(DRAM)である。さらに他の実施形態において、メイン・メモリは、アプリケーションによるアクセス可能な、コンピュータ・ハード・ドライブ、またはフラッシュ・メモリなどの、ストレージ・デバイスである。
ランタイム計装制御を構成するために、プロセッサ106はランタイム計装制御ロード(LRIC)命令をサポートする。本明細書で詳細に説明される特定のLRICフィールドに加えて、他の機能をサポートするために追加のフィールドが定義可能であることを理解されよう。LRIC命令は、ランタイム計装をロードし、初期に構成するために使用することが可能であり、図9の計装モジュール506によってサポートされる。実施形態において、計装モジュール506はランタイム計装モジュール506とも呼ばれ、ランタイム計装制御および報告制御を実装する。ランタイム計装制御の現在の状態は、ランタイム制御ストア(STRIC)命令を使用して、図9のレジスタ510からメイン・メモリ514に記憶することができる。LRIC命令のオペランドとしてロード可能な制御ブロックの様々なフィールドの定義は、本明細書では、ランタイム計装制御の対応する値の状態を表すためにも使用される。
図10は、実施形態において特権状態によって設定可能な制御を含む、ランタイム計装制御制御ブロック(RICCB)の一部を示す。制御ブロック部分600は、図10を参照しながら説明する以外の追加の値を含むことができる。制御ブロック部分600に対する修正は、LRIC命令によって実行することができる。
制御ブロック部分は、妥当性ビット602(Vビット)を含む。妥当性ビット602は、プロセッサ内のランタイム計装制御のセットがLRIC命令によって以前に設定された場合、その妥当性を示す。
制御ブロックは、低特権状態プログラムがMRIC命令を実行できるかどうかを判別するために使用される、Sビット604も含む。Kビット606は、低特権状態プログラムが、起点アドレス、およびランタイム計装制御の限界アドレスなどの、ランタイム計装制御に関して、準特権状態で実行できるかどうかを示す。Kビット606は、PER制御に関連付けられた制御レジスタ(図示せず)などの他の値を、他の制御と組み合わせて修正するために、問題状態で発行されるMRIC命令に許可を与えることも可能である。Hビット608は、アドレス制御(すなわち起点アドレス、限界アドレス、および現行アドレス)が1次仮想アドレス・スペースまたはホーム仮想アドレス・スペースを指すかどうかを判別する。Oビット610は無視され、0として扱われる。
低特権状態サンプル報告制御ビット612(Psビット)は、低特権状態プログラムと共に使用される。低特権状態にあり、ランタイム計装制御内のPsビット612がゼロの場合、ランタイム計装制御の報告制御は、ランタイム計装が有効化されていれば無視されるため、報告グループは記憶されない。低特権状態にあり、ランタイム計装制御内のPsビット612が1の場合、報告制御がチェックされ、それらの定義済み機能に従って使用される。
スーパーバイザ状態サンプル報告制御ビット614(Qsビット)は、スーパーバイザ状態プログラムと共に使用される。スーパーバイザ状態にあり、ランタイム計装制御内のQsビット614がゼロの場合、ランタイム計装制御の報告制御は、ランタイム計装が有効化されていれば無視されるため、報告グループは記憶されない。スーパーバイザ状態にあり、ランタイム計装制御内のQsビット614が1の場合、報告制御がチェックされ、それらの定義済み機能に従って使用される。
低特権状態収集バッファ制御ビット616(Pcビット)は、図9の収集バッファ508への更新を制御する。低特権状態にあり、ランタイム計装制御内のPcビット616がゼロの場合、ランタイム計装制御の収集バッファ制御は、ランタイム計装が有効化されていれば無視され、収集バッファ508への更新は防止される。低特権状態にあり、ランタイム計装制御内のPcビット616が1の場合、収集バッファ制御がチェックされ、それらの定義済み機能に従って使用される。
スーパーバイザ状態収集バッファ制御ビット618(Qcビット)は、収集バッファ508への更新を制御する。スーパーバイザ状態にあり、ランタイム計装制御内のQcビット618がゼロの場合、ランタイム計装制御の収集バッファ制御は、ランタイム計装が有効化されていれば無視され、収集バッファ508への更新は防止される。スーパーバイザ状態にあり、ランタイム計装制御内のQcビット618が1の場合、示される収集バッファ制御がチェックされ、それらの定義済み機能に従って使用される。
Gビット620は、停止割り込みとも呼ばれる、ランタイム計装停止割り込みの保留制御である。Gビット620がゼロの場合、停止割り込みは保留されない。Gビット602が1の場合、停止割り込みは保留される。プログラム・バッファ522内の第1の報告グループが書き込まれた場合、Gビット620はゼロに設定される。すなわち、図11のランタイム計装プログラム・バッファ起点アドレス(ROA)702と、ランタイム計装プログラム・バッファ現行アドレス(RCA)706が等しい場合、Gビット620はゼロに設定される。プログラム・バッファ522内の第1の報告グループ以外を記憶するように試行される場合、ランタイム計装停止条件が存在しなければGビット620はゼロに設定され、報告グループは記憶される。プログラム・バッファ522内の第1の報告グループ以外を記憶するように試行される場合、ランタイム計装停止条件が存在すればGビット620は1に設定され、報告グループは記憶されない。
Uビット622は、バッファ・フル割り込みおよび停止割り込みに関する有効化制御である。Uビット622がゼロの場合、割り込み要求の生成は無効化され、保留中の場合は保留のままである。
Lビット624は、バッファ・フル割り込みの保留制御である。Lビット624がゼロの場合、バッファ・フル割り込みは保留されない。Lビット624が1の場合、バッファ・フル割り込みは保留される。
キー・フィールド626は、その値が報告グループの記憶のためのストレージ保護キーとして使用される、4ビット符号なし整数である。報告グループの記憶は、ストレージ・キーがストレージ・アクセスのための要求に関連付けられたアクセス・キーと一致する場合にのみ許可され、フェッチは、ストレージ・キーがアクセス・キーと一致する場合、またはストレージ・キーのフェッチ保護ビットがゼロの場合に許可される。キーは、ストレージ・キーの4つのアクセス制御ビットがアクセス・キーに等しい場合、またはアクセス・キーがゼロの場合に一致する。
図11は、MRICが準特権モード(すなわちKビットが1)で実行することが許可されている場合の、RICCB制御ブロックの一部を示す。制御ブロック700は、ランタイム計装制御の初期化のためのLRIC命令のオペランドとすることも可能である。制御ブロック700は、図11を参照しながら説明される以外の追加の値を含むことができる。実施形態において、他の方法で指定されていないMRIC命令オペランドのセクションへの、低特権状態プログラムによるアクセスは不可能である。準特権モードが許可された場合、ランタイム計装プログラム・バッファ起点アドレス(ROA)702およびランタイム計装プログラム・バッファ限界アドレス(RLA)704は、低特権状態プログラムによってMRIC命令を用いて設定される。ROA702は図9の問題バッファ522の第1のバイトの位置である。RLA704は、プログラム・バッファ522の最終バイトの位置を示す。
実施形態において、ランタイム計装プログラム・バッファ現行アドレス(RCA)706は、MRIC命令によって更新可能である。RCA706は、記憶されることになる次の報告グループのプログラム・バッファ522内の位置である。RCA706は、報告グループ・サイズ・フィールド744(RGSフィールド)を検査し、プログラム・バッファ522のアドレスを形成するために使用される有効ビット位置の数に影響を与える。64ビットのRCA706は、ワード0、ワード1のビット位置0から26のRGS、および右側に付加されたRGS+5バイナリ・ゼロである。これは、プログラム・バッファ522内に記憶されることになる後続の報告グループの、図9のプログラム・バッファ522内の開始位置である。報告グループは、計装モジュール506によって作成され、その後プログラム・バッファ522内に記憶される、情報の単位である。実施形態において、RCA706によって指定されたRGSフィールド744が、ランタイム計装制御の現行報告グループ・サイズに等しくない(すなわち、RCA706がRGSフィールド744を変更することになる)場合、RCA706はROA702に設定される。
残余サンプル間隔カウント・フィールド742(RSICフィールド)は、MRIC命令を使用して低特権プログラムによって更新可能である。RSICフィールド742は、残余サンプル間隔カウントを示す64ビットの符号なし整数を含む。ランタイム計装制御内のRSICフィールド742の値がゼロ、またはスケーリング係数フィールド740(SFフィールド)内の値に等しく、さらにランタイム計装が有効化されている場合、次のサンプル間隔は、サンプリング・モード708(M)およびSFフィールド740の値に基づいて、全間隔である。RSICフィールド742が非ゼロであり、SFフィールド740よりも小さく、ランタイム計装が有効化されている場合、次のサンプル間隔は部分間隔である。RSICフィールド742が非ゼロであり、SFフィールド740値よりも大きく、ランタイム計装が有効化されている場合、次のサンプル間隔は延長間隔である。延長間隔が満了になった場合、次の間隔はSFフィールド740値に基づく。RSICフィールド742が非ゼロ値に設定される場合、これは、SFフィールド740の対象ともなる、同じモデル依存最大限界の対象となる。RSICフィールド742の元の値がゼロの場合、サンプリング・モードは、RSICフィールド742がLRICおよびMRIC命令の実行中に、SFフィールド740内の値に設定されるかどうか、または、ランタイム計装が有効化されるまでゼロを示し続けるかどうかを、示すことになる。
SFフィールド740は、その値がユニットのスケーリング係数カウントである、64ビットの符号なし整数を含む。ユニットの寸法は、モード・フィールド708(Mフィールド)から決定される。RSICフィールド742内の値がゼロの場合、SFフィールド740は、現行命令がサンプル命令として認識される地点でゼロまで減分される、RSICフィールド742の初期値を提供し、間隔カウントはSFフィールド740の値からリフレッシュされる。SFフィールド740の有効値は、1から264−1の範囲内である。ゼロが指定された場合、値1が想定される。しかしながら、各モデルはSFフィールド740の最小値および最大値の両方を有することができる。最小値および最大値は、モード・フィールド708に基づいて、異なることも可能である。最小値を下回る値が指定された場合、モデル依存最小値がロードされる。最大値を上回る値が指定された場合、モデル依存最大値がロードされる。
DC制御フィールド736は、その値がデータのフェッチまたはストアのキャッシュ・ミスに関連付けられたキャッシュ待ち時間レベルを指定する、4ビットの符号なし整数である。すなわち、サンプル命令がデータ・アクセス・キャッシュ・ミスに遭遇した。他のランタイム計装制御によって禁止されない限り、DC制御フィールド736の値によって指定されたレベルよりも数値的に大きいかまたは等しいキャッシュ待ち時間レベルでそのデータ・アクセスがミスを認識した、サンプル命令を表す報告グループを記憶することが試行される。データ・アクセスに関するキャッシュ構造およびキャッシュ待ち時間レベルはモデルに依存する。複数または長いオペランドを用いる命令の場合、もしもあれば、オペランド・アクセスが報告制御に使用されるかどうかは、モデルに依存する。モデル依存挙動は、DC制御フィールド736の値を無視する可能性があるため、報告グループを記憶するための理由としては使用しない。
ICフィールド734は、その値が命令フェッチ・キャッシュ・ミスに関連付けられたキャッシュ待ち時間レベルを指定する、4ビットの符号なし整数である。すなわち、サンプル命令のフェッチが、命令フェッチ・キャッシュ・ミスに遭遇した。ICフィールド734およびDC制御フィールド736の両方について、キャッシュ待ち時間レベルは、キャッシュ・レベル・アクセスが当該プロセッサからどれほど離れているかの抽象化である。待ち時間レベルは、プロセッサとメイン・ストレージとの間でネストされたキャッシュ・レベル量と、こうしたキャッシュ・レベルが複数プロセッサ間でいかに共有されるかに依存する。より大きな待ち時間レベルは、一般に、より多くの時間を消費するアクセスに対応する。ICフィールド734およびDC制御フィールド736内の値は、キャッシュ待ち時間レベルのゼロ起点識別とみなすことができる。たとえばゼロの値は、L1キャッシュ(すなわち、プロセッサに最も近いキャッシュ)に対応する。したがって1の値は、L2キャッシュ、あるいはマシンによってはL1.5キャッシュと呼ばれることのある、キャッシュの次の層である。2〜15の値は、メイン・メモリに到達するまでの追加のキャッシュ待ち時間層の論理的進行を指定するが、メイン・メモリ自体は含まない。一般に、キャッシュ構造は15層までの深さはない。したがって、ICフィールド734およびDC制御フィールド736内の15の値は特殊なケースと解釈され、命令フェッチまたはデータ・アクセスに対するキャッシュ・ミスは、それぞれ、キャッシュ待ち時間レベルに関係なく、報告グループを記憶する目的のために認識されることはないことを意味する。他のランタイム計装制御によって禁止されない限り、ICフィールド734の値によって指定されたレベルよりも数値的に大きいかまたは等しいキャッシュ待ち時間レベルでそのフェッチがミスを認識した、サンプル命令を表す報告グループを記憶することが試行される。命令フェッチに関するキャッシュ構造およびキャッシュ待ち時間レベルはモデルに依存する。モデル依存挙動は、ICフィールド734の値を無視する可能性があるため、報告グループを記憶するための理由としては使用しない。
キャッシュ待ち時間レベル・オーバーライド報告制御ビット732(Fビット)は、非分岐命令用および分岐予測制御用である。ランタイム計装制御内のFビット732がゼロの場合、ランタイム計装制御のキャッシュ報告制御(ICフィールド734およびDC制御フィールド736)がチェックされ、それらの定義済み機能に従って使用される。ランタイム計装制御の分岐予測制御(BPxnビット722、BPxtビット724、BPtiビット726、およびBPniビット728)がチェックされ、それらの定義済み機能に従って使用される。Fビット732が1である場合、これらの同じ制御は無視され、他の制御によって禁止されない限り、報告グループは記憶される。
データ・キャッシュ・ミス制御ビット730(Dビット)は、報告グループが記憶されるかどうかを示す。Dビット730が1である場合、サンプル命令に関するモデル依存データを含む報告グループの特別セクション内に特別タイプ記録を配置することができる。
MRIC命令は、分岐予測(BP)報告制御(BPxn 722、BPxt 724、BPti 726、およびBPni 728)を含む。ランタイム計装制御内のBP報告制御ビットがゼロの場合、対応する条件はチェックされない。BP報告制御ビットが1であり、対応する分岐予測条件が存在する場合、報告グループが記憶される。
BPxnビット722は、1の場合、分岐予測情報のチェックを有効化する。したがって、サンプル分岐が実行されるものと誤って予測されたが実行されない場合、報告グループが記憶される。
BPxtビット724は、1の場合、分岐予測情報のチェックを有効化する。したがって、サンプル分岐が実行されないものと誤って予測されたが実行された場合、報告グループが記憶される。
BPtiビット726は、1の場合、分岐予測情報のチェックを使用することができる。したがって、サンプル分岐が実行されるものと正しく予測され、実行されたが、分岐ターゲットが誤って予測された場合、報告グループが記憶される。
BPniビット728は、1の場合、分岐予測情報のチェックを有効化する。したがって、サンプル分岐が実行されないものと正しく予測され、実行されなかったが、分岐ターゲットが誤って予測された場合、報告グループが記憶される。
トランザクション実行モード記録ビット720(Xビット)の有効化制御は、トランザクション実行モード・アボート記録の収集を制御する。ランタイム計装制御内のXビット720がゼロである場合、トランザクション実行モード・アボート記録は収集されない。Xビット720が1である場合、トランザクション実行モード・アボート記録は収集され、図9の収集バッファ508内に配置される。モデルにトランザクション実行機構がインストールされていない場合、Xビット720は無視される。
RIEMIT命令制御ビット718(Eビット)は、RIEMIT命令の実行を制御する。ランタイム計装制御内のEビット718がゼロであるか、または無視されて、ランタイム計装の有効化によりゼロとして扱われる場合、RIEMITはノーオペレーションを実行する。Eビット718が1であり、無視されない場合、RIEMITはその定義済み機能を実行することができる。
Jビット746は、ゼロの場合、マスク値に関係なく、条件分岐(BC)命令が他のタイプの分岐カテゴリ内にあることを指定する。Jビット746は、1の場合、15のマスクを指定するBC命令が、戻りタイプの分岐カテゴリ内にあることを指定する。BC命令が1〜14のマスクを指定する場合、Jビット746による影響を受けず、常に他のタイプの分岐カテゴリ内にある。戻りタイプの分岐カテゴリ内にある場合、Rビット716は図9の収集バッファ508内への包含を制御する。他のタイプの分岐カテゴリ内にある場合、Bビット748は収集バッファ508内への包含を制御する。他のタイプの分岐カテゴリは、転送タイプ分岐カテゴリとしても示される場合がある。
命令アドレス・コード・ビット714(Cビット)は、呼び出しタイプ分岐の有効化を制御する。ランタイム計装制御内のCビット714が1であり、命令が呼び出しタイプ分岐である場合、収集バッファ508が更新される。呼び出しタイプおよび戻りタイプの両方の分岐のモデル依存検出が組み合わされた場合、Cビット714は両方のタイプに対して動作し、Rビット716は有効ではない。
Rビット716は戻りタイプ分岐の有効化制御である。ランタイム計装制御内のRビット716が1であり、命令が戻りタイプ分岐である場合、収集バッファ508が更新される。
Bビット748は、呼び出しタイプおよび戻りタイプの分岐以外の分岐の有効化制御である。ランタイム計装制御内のBビット748が1であり、命令がランタイム計装によって認識された他のタイプの分岐である場合、収集バッファ508が更新される。
最大アドレス超過ビット712(MAEビット)は、1に設定された場合、1に設定された命令アドレス・コード(Cフィールド)を有する1つまたは複数の報告グループが記録されたことを示す。MAEビット712が1に設定されると、ランタイム計装の実行を続行しても、設定がゼロに戻されることはない。MAEビット712をゼロとして指定するLRIC命令またはMRIC命令の実行により、MAEビット712はゼロに設定されることになる。
ランタイム計装ネクスト(RINEXT)制御ビット710(Nビット)は、サンプル命令の実行を制御する、ランタイム計装ネクスト命令の有効化を制御する。ランタイム計装制御内のNビット710がゼロであるか、または無視されて、ゼロとして扱われる場合、RINEXTはノーオペレーションを実行する。Nビット710が1であり、無視されない場合、RINEXTはその定義済み機能を実行することができる。
モード・フィールド708(Mフィールド)は、その値が、ランタイム計装制御に関するサンプリング・モードを指定する、4ビットの符号なし整数である。サポートされるサンプリング・モードは、例えば、CPUサイクルのカウントに基づくサンプリング、命令のカウントに基づくサンプリング、または、RINEXTなどのサンプル命令に応じたサンプリング(指示サンプリング)を含む。
報告グループ・サイズ・フィールド744(RGS)は、その値が報告グループの記録の数(RRG)を指定する、3ビットの符号なし整数である。報告グループ内の記録数は、開始/タイムスタンプ記録および命令最終記録を含む2つの記録から、256の記録まで変化する可能性がある。実施形態において、上限はモデルに依存する可能性がある。報告グループ内に配置される16バイト記録の数は、2(RGS+1)である。
1次CPU機能抑制制御ビット738(Yビット)および2次CPU機能抑制制御ビット739(Zビット)は、集合的に抑制制御と呼ばれる。報告グループの記憶の抑制は、記憶が試行されないことを意味する。構成内のすべてのCPUのCPU機能が同じである場合、抑制制御は有効でなく、抑制は発生しない。構成において、CPUのCPU機能が別のCPUの機能と異なる場合、抑制制御は有効であり、少なくとも1つのCPUは1次CPU機能で動作することになると言われ、少なくとも1つの他のCPUは2次CPU機能で動作することになると言われる。1次および2次CPU機能は異なる動作速度である。Yビット738およびZビット739がどちらもゼロの場合、抑制は発生しない。Yビット738がゼロでありZビット739が1である場合、CPU、たとえばプロセッサ106が2次CPU機能で動作していれば、抑制が発生する。Yビット738が1でありZビット739がゼロである場合、CPU、たとえばプロセッサ106が1次CPU機能で動作していれば、抑制が発生する。Yビット738およびZビット739がどちらも1である場合、抑制が発生する。
Pビット752はランタイム計装のためのPER制御である。Pビット752が1の場合、追加のランタイム計装PER制御は動作可能である。Pビット752がゼロの場合、追加のランタイム計装PER制御は無視される。STRIC命令の実行が、ランタイム計装PER制御の現行値を記憶する。
PIビット754はPERイベント即値サンプル制御である。Pビット752が1の場合、PIビット754は有意である。PIビット754が有意であり1である場合、PERイベントを生じさせる命令は、サンプル命令としても認識される。すなわち、その命令タイプ記録がPERイベントを生じさせる命令を識別する、報告グループが記憶される。PIビット754が有意でありゼロである場合、PERイベントを生じさせる命令は、サンプル・ポイントでもない。PIビット754の値に関係なく、PERタイプの記録は収集バッファ508内に配置される。
PKビット756は、問題状態PER制御レジスタ修正許可制御である。Pビット752が1の場合、PKビット756は有意である。PKビット756が有意であり1である場合、問題状態プログラムは、図12に関連して詳細に説明するように、PER制御レジスタCR9、CR10、およびCR11を表すRI制御を変更することが可能である。すなわち、MRIC命令は、ランタイム計装PER制御を変更するために使用可能である。PKビット756が有意でありゼロである場合、問題状態プログラムは、PER制御レジスタCR9、CR10、およびCR11を表すランタイム計装制御を変更することができない。PKビット756は特権ビットであり、LRIC命令の実行中に設定可能である。
図11の上記フィールドおよびビットはフィールドの配置および命名の例であり、本明細書では明瞭にする目的で提供されている。他の実施形態では、フィールドのサブセットのみを使用すること、フィールドを任意の順序または位置とすること、フィールドを異なる名前で表すことなどが可能である。
ランタイム計装がインストールされ、有効化される場合、複数のイベントおよびデータを収集バッファ508内にキャプチャすることができる。収集バッファ508は、そのコンテンツがプログラム実行中にプロセッサ106によって認識されたイベントに関して報告する、記録のセットをキャプチャするために使用される。その例は、1つまたは複数の分岐の実行、トランザクション実行アボート・イベント、キャッシュ・ミス、およびランタイム計装エミット命令のオペランドである。ICおよびDC制御フィールド734および736は、命令またはデータのプリフェッチ挙動を向上させるために、プログラムがいくつかの訂正アクションを実行することに関心を持つことになるレベルを設定する。RIEMIT命令の実行は、汎用レジスタの値を収集バッファ508内に記憶することによって、当該値を収集する。ランタイム計装命令記録を構築するためのモデル依存サンプル命令データを収集するために使用される命令データ・バッファ(IDB)(図示せず)などの、他のバッファ内に追加のデータを収集あるいは記憶することも可能である。
収集されたランタイム計装情報は、サンプリング・ベースで報告される。命令ストリームからの命令がサンプリングされる。サンプリングされた命令は、サンプル命令と呼ばれる。サンプル命令を決定するためのいくつかのモードは、ランタイム計装が有効な場合、以下のように定義される。サイクル・カウント・モードでは、カウントは、どちらも現行間隔に関するカウントを提供するために使用される、SF740またはRSIC742のいずれかで指定されるCPUサイクルの数である。カウントは、サンプリング・モードに関連付けられたイベントに応答して調整される。たとえばカウントは、プロセッサ106が動作状態にある場合に減分することができる。カウントが、ゼロなどのしきい値まで減分された場合、現行命令はサンプル命令として認識され、カウントはSF740の値に再初期化され、次のサイクルで減分を開始する。サンプル命令の実行が完了すると、適宜、報告が実行される。
命令カウント・モードでは、カウントは、どちらも現行間隔に関するカウントを提供するために使用される、SF740またはRSIC742のいずれかで指定される。単一の動作単位からなる命令の場合、カウントは、カウントを調整するために使用されるイベントとして命令の完了時に減分される。命令は、カウントがゼロなどのしきい値まで減分された場合、サンプル命令である。複数の動作単位からなる命令の場合、カウントは以下のいずれか1つの方法で減分される。
a.割り込み可能命令の場合、部分的に完了したすべての動作単位、カウントが減分される1つのカウント済み単位を表す。
b.割り込み可能命令の場合、最も新しい部分的完了から最終完了までのすべての動作単位は、カウントが減分される1つのカウント済み単位を表す。
c.命令のパラメータによって指定された処理のうちCPUが決定した部分を実行した後に完了する命令の場合、完了は、カウントが減分される1つのカウント済み単位を表す。
d.複数の動作単位を実行した後に完了するが、上記a〜cのカテゴリに入らない命令の場合、最終動作単位の完了は、カウントが減分される1つのカウント済み単位を表す。
命令は、命令の任意のカウント済み単位についてカウントがゼロまで減分された場合、サンプル命令である。ゼロなどのしきい値に達すると、カウントはSF740の値に再初期化され、上記a〜dに記載されたようにカウントダウンを開始する。カウント・モードのすべてのケースにおいて、報告は、サンプル命令の最終動作単位の完了後に、適宜発生する。
指示サンプリング・モードでは、指示されたサンプリングは、Nビット710が1であり、RINEXT命令が正常に実行された場合に発生する。サンプル命令は、RINEXT命令後の次の順次命令(NSI)である。次の順次命令が実行タイプ命令である場合、サンプル命令は実行タイプ命令のターゲット命令である。指示サンプリングは、サイクル・カウントまたは命令カウント・モードの場合に発生可能である。カウント・サンプリングは、指示サンプリングおよびその結果生じるアクションのいずれかと共に続行され、そうでなければ、カウント・サンプリングから決定されたサンプル命令が、指示サンプリングによって決定された同じ命令である場合に、2つの報告グループが記憶されないことを除き、影響を受けない。
サンプリング・モードが何であれ、サンプル命令がRINEXT命令の実行によって識別された場合、報告グループが記憶される。しかしながら、ランタイム計装制御Y738、Z739、Qs614、およびPs612は引き続き有効である。
サイクル・カウントおよび命令カウント・サンプリングは、それぞれ、内部システム・イベントおよび例外条件に基づく変動量の対象となる近似間隔を決定する。カウントダウンは、ランタイム計装が無効から有効に遷移した場合に開始される。指示サンプリングは、RINEXTの完了とNSIとの間に入れることが可能な任意のイベントに応じて、より少ない変動量の対象となる。PERイベント・サンプリングは、PERイベントの頻度に応じて、変動性が大きくなる可能性がある。
サンプリングは、モードに関係なくサンプル命令を識別する。サンプル命令が識別されると、サンプル命令の実行完了時に収集が停止し、報告が開始する。その後、報告を管理する様々な報告制御が適用される。収集は、報告グループの記憶が保留された場合に再開する。
報告グループの記憶は、サンプル命令の実行完了時に保留となる。報告グループの記憶が延期または保留されると、1)プログラム割り込み、2)緊急マシン・チェック割り込み、3)再開割り込み、および4)スーパーバイザ呼び出し割り込みの、いずれかの割り込みが認識された場合、報告グループをパージすることができる。
保留中のいかなるI/O割り込み、外部割り込み、および抑制可能マシン・チェック割り込みも、報告グループが記憶されるまで、または、報告グループが記憶されないものであることをランタイム計装制御が決定するまで、保留のままである。
各モードは、異なるセットの報告制御が可能である場合、または可能でない場合がある。サンプリング・モードが命令カウントまたはサイクル・カウントのいずれかであるが、指示サンプリングも使用される場合、同じサンプル命令が複数のサンプリング方法によって識別されることも可能である。これが発生する場合、また、使用されることになる報告制御がサンプリング・モードに従って異なる場合、指示サンプリングに関連付けられた報告制御が適用される。同様に、PERイベントによって、他のサンプリング方法と組み合わせて、同じサンプル命令が識別される可能性もあり、結果として、共通のサンプル命令が識別された場合、単一の報告グループを記憶することになる。
前述のように、プログラム実行中にランタイム計装が有効化されると、ランタイム計装データはプロセッサ106の収集バッファ508内に収集される。実施形態において、収集バッファ508は、最も新しく収集された記録を保存するために使用される、プロセッサ106の内部バッファである。サンプル・トリガ・ポイントが検出された場合、記録は、プログラム・バッファ522に書き込まれる報告グループの一部として、収集バッファ508からプログラム・バッファ522内にコピーされる。実施形態において、記録は、収集バッファ508から非破壊的方法でコピーされる。
収集バッファ508は、プロセッサ内に位置し、実施形態では、所与のイベントに関する命令アドレスおよびイベント・メタデータを記憶するためのレジスタ・ペアのアレイとして実装されるため、「ハードウェア収集バッファ」と呼ばれることがある。イベントの例は、実行された分岐であり、レジスタ・ペアが当該分岐の命令アドレスを保持することが可能であり、メタデータが当該分岐のターゲットならびに当該分岐の履歴挙動に関する情報を保持することが可能である。実施形態において、レジスタ・ペアは、イベントが命令ストリーム内で発生する順序で順序付けおよび更新される。カウンタは、アレイ内で最も新しく更新されたエントリのインデックスを示すために維持される。実施形態において、収集バッファ508は循環バッファであり、収集バッファ508がフルの場合、次のイベントはアレイ内の第1のエントリを上書きし、後続のイベントでアレイのレジスタ・ペアの順次更新が再開される。したがって、アレイCB[0]〜CB[N−1]と、最新の更新インデックスを示すカウンタiとを想定すると、キャプチャされたイベントの追跡は、CB[i]、CB[i−1]...CB[1]、CB[0]、CB[N−1]、CB[N−2]...CB[i+1]のシーケンスで表されることになる。他の実施形態では、バッファ内の最も古いエントリを指示するヘッド・ポインタ、およびバッファ内の最も新しいエントリを指示するテール/現行ポインタの、2つのポインタが使用される。
任意の所与の実行ポイントでのプロセッサ106の状態を表すイベントは、収集バッファ508内に順次キャプチャされる。収集バッファ508は、そのコンテンツがプログラム実行中にプロセッサ106によって認識されたイベント(たとえば、1つまたは複数の分岐の実行、トランザクション実行アボート・イベント、RIEMIT命令のオペランドなど)について報告する、記録のセットをキャプチャするために使用される。実施形態において、認識されるイベントは、図11に示されるRICCBのコンテンツに依存する。示された収集バッファ508の実施形態におけるエントリは、イベント命令アドレスおよび他の関連イベント・メタデータを含む。イベント・メタデータの例は、分岐の履歴挙動に関するいくつかの情報を含む実行された分岐およびそのターゲットの命令アドレス、RIEMIT命令の命令アドレスおよびそれぞれのレジスタ値、ならびに、トランザクション・アボート命令のアドレスおよびそれぞれのトランザクション回復エントリ・ポイントを含むが、これらに限定されない。
収集バッファ508の実施形態は、各命令アドレスが64ビット(たとえばビット0:63)、イベント・メタデータが64ビット(たとえばビット64:127)で指定された、32までのエントリ(すなわち、32のイベントに関する情報)を記憶する。収集バッファのサイズ(RCB)は、記録の数を表すモデル依存カウントである。実施形態において、収集バッファ508のバイト・サイズは16バイト記録サイズの倍数である。収集バッファのサイズ(RCB)は、モデルの最大報告グループのカウント(RRG)と、収集バッファから獲得されない報告グループ内の記録のカウント(RNC)との、差異よりも大きいかまたは等しい、記録数である。したがって実施形態において、収集バッファのサイズは以下のように表される。
CB≧(RRG−RNC
実施形態において、収集バッファ508および(使用されるなら)命令データ・バッファのコンテンツは、以下のイベント(1)〜(3)によってパージされるか、あるいは何らかの影響を受ける。(1)割り込み、(2)ランタイム計装機構をオンおよびオフに切り替えるPSWビット(たとえばビット24)が、1からゼロに変更される、および、(3)ランタイム計装機構がトランザクション実行モードにある際にサンプル命令が識別された場合(この場合、収集データ・バッファ508および命令データ・バッファのさらなる更新は停止し、トランザクション終了時に再開するが、その時点で報告グループの記憶は保留されており、収集バッファ508および命令データ・バッファはパージされる)。
図2に示されたエミュレーテッド・ホスト・コンピュータ・システムなどの実施形態において、収集バッファ508は、レジスタまたはメモリあるいはその両方を使用して実装される。この実施形態において、オプションの命令データ・バッファも、存在すれば、レジスタまたはメモリあるいはその両方を使用して実装される。
実施形態において、追加の機能がデータ収集に影響を与えることが可能であり、前述の正規の命令カウントまたはサイクル・カウント・サンプリングをほとんど妨げずに、追加のデータ収集ポイントを提供するものとみなすことができる。これらは、汎用レジスタの値を収集バッファ508内に記憶することによって収集する、RIEMIT命令の実行を含む。加えて、前述のランタイム計装制御内のデータ収集制御ビット(たとえばE、C、R、およびB制御ビット)を使用して、収集されるデータのタイプをカスタマイズすることができる。このように、収集されるデータのタイプはプログラム可能である。
実施形態において、命令データ・バッファは、ランタイム計装命令記録を構築するために使用されるモデル依存サンプル命令データを収集するために実装される。命令データ・バッファは、命令がサンプル命令として識別された場合、使用可能であることを予想して命令からデータを収集する。実施形態において、命令データ・バッファは、サンプル・ポイントとしてのトリガとなる命令に関する情報が保存される、プロセッサ内のハードウェア・バッファ/ストレージ位置であるため、ログ・アウト・プロセス中に、収集バッファ508からのデータと共に書き出すことが可能である。収集バッファ508と同様に、命令アドレスと、その命令に関連付けられたメタデータとを含む。命令データ・バッファ内のメタデータは、しばしばマシンに依存し、キャッシュ・ミス関係情報および分岐予測関係情報を含むことが可能であるが、これらに限定されない。
実施形態によれば、他のデータは、収集バッファ508から、および命令データ・バッファから収集されるものではない場合がある。その例は、以下の一部を形成するために使用されるデータを含む。(1)報告グループの第1の記録、タイムスタンプまたは開始記録、および(2)追加のタイプの記録は、あらゆる報告グループについて作成可能であるため、収集バッファ508内に記憶されず、こうした記録が存在する場合は、報告グループの特別なセクションまたはマシン依存セクション内に配置することができる。これらの記録は、本明細書では「システム情報記録」と呼ばれる。
図12は、実施形態に従ったプログラム・イベント記録(PER)制御レジスタ800を示す。個別のPER制御レジスタCR9、CR10、およびCR11を設定するためのランタイム計装(RI)PER制御は、Pが1の場合に有効である。PER制御レジスタCR9〜CR11は、PKビット756が1の場合にのみ、MRIC命令によって問題状態で設定可能である。PKビット756は、制御ブロック700のフィールドを多重化の形として再マッピングするために使用可能である。たとえば、Kビット606が設定され、PKビット756がクリアな場合、MRIC命令は、プログラム・バッファ522を構成するために、ROA702およびRLA704のフィールド内にアドレス値を設定することができる。Kビット606が設定され、PKビット756が設定された場合、後続のMRIC命令は、PER制御レジスタCR9〜CR11を構成するために、場合によってはRCA706、ROA702、およびRLA704用に予約されたフィールドのうちの1つまたは複数を再マッピングすることができる。別の方法として、PER制御レジスタCR9〜CR11を構成するために、RCA706、ROA702、およびRLA704用に予約された以外のフィールドを多重化することができる。別の代替形態として、制御ブロック700のサイズを拡張または再構成して、場合によってはRCA706、ROA702、およびRLA704用に予約されたフィールドを再マッピングすることなく、PER制御レジスタCR9〜CR11を構成することができる。他の例として、PER制御レジスタ・データのコピーを保持するために、メイン・メモリ514内の位置を割り当てることができる。
PER機能は一般に、図9のPERモジュール528によって管理可能である。PERモジュール528は、複数のPERイベントの識別および報告をサポートする。PERモジュール528は、図9のレジスタ510内に常駐可能な、PER制御レジスタCR9、CR10、およびCR11を使用して構成可能である。図9の計装モジュール506内のRI PERモジュール526は、RI PER制御を使用してPER制御レジスタCR9、CR10、およびCR11を構成するために使用可能である。RI PERモジュール526は、PERイベントの検出も可能である。PERイベントは、PER割り込み条件を監視することによって、直接または間接的に検出することができる。RI PERモジュール526は、PERイベントの検出に基づいてPERモジュール528によって生成される、PER割り込み条件をインターセプトすることができる。PER割り込み条件のインターセプトにより、プロセッサ106がPER割り込み条件に関連付けられたPER命令によって割り込まれるのを防止する。
PER制御レジスタCR9を設定するためのRI PER制御は、CR9のビット位置32〜47に対応する16ビット・マスクである。CR9は、PERイベント・マスク(EM)802を含む。EM802内のCR9のビット32〜34および36は、どのタイプのPERイベントが認識されるかを指定する。PER−3機構がインストールされた場合、EM802内のCR9のビット39も使用される。実施形態において、EM802内のCR9のビットは以下のように割り当てられる。
ビット32:正常な分岐イベント
ビット33:命令フェッチ・イベント
ビット34:ストレージ変更イベント
ビット36:実アドレス使用ストア・イベント(ビット34も1でなければならない)
ビット39:命令フェッチ無効化イベント(ビット33も1でなければならない)
CR9のビット32〜34およびビット36は、1の場合、対応するイベントのタイプがPERイベントとして認識されることを指定する。しかしながらビット36は、ビット34も1の場合にのみ、この目的に対して有効である。ビット34が1の場合、ストレージ変更イベントが認識される。ビット34および36が1の場合、ストレージ変更イベントおよび実アドレス使用ストア・イベントの両方が認識される。ビットがゼロの場合、対応するイベントのタイプは認識されない。ビット34がゼロの場合、ストレージ変更イベントおよび実アドレス使用ストア・イベントの両方が認識されない。
PER−3機構がインストールされない場合、CR9のビット39は無視される。ビット39は、CR9のビット33も1の場合に有効である。ビット33が1であり、PER−3機構がインストールされ、ビット39が1の場合、PER命令フェッチ無効化イベントが認識される。ビット33が1でありビット39がゼロの場合(またはPER−3機構がインストールされない場合)、PER命令フェッチ基本イベントが認識される。ビット33がゼロの場合、PER命令フェッチ基本イベントおよびPER命令フェッチ無効化イベントのいずれも認識されない。
分岐アドレス制御(Bビット)804は、CR9のビット40である。Bビット804は、1の場合、正常な分岐イベントが、指定されたストレージ領域内の位置に向かう分岐の場合にのみ発生することを指定する。Bビット804がゼロの場合、正常な分岐イベントは、分岐ターゲット・アドレスに関係なく発生する。
ストレージ変更スペース制御(Sビット)806は、CR9のビット42である。Sビット806は、1の場合、ストレージ変更イベントが、指定されたアドレス・スペース内の指定されたストレージ領域のみへの参照の結果として生じることを指定する。ストレージ変更イベントが発生するアドレス・スペースは、アドレス・スペースへの参照を変換するために使用されるアドレス・スペース制御要素内のストレージ変更イベント・ビットを用いて、1として指定される。DATが有効でない場合、Sビット806は無視される。DATが有効でないかまたはSビット806がゼロの場合、ストレージ変更イベントは、特定のアドレス・スペースに対してのみ発生するように制約されない。
PER制御レジスタCR10を設定するためのRI PER制御は、64ビット・アドレスであり、PER開始アドレス808と一致する。CR10のビット0〜63は、指定されたストレージ領域の開始アドレスであり、メイン・メモリ514内の位置とすることができる。
PER制御レジスタCR11を設定するためのRI PER制御は64ビット・アドレスであり、PER終了アドレス810と一致する。CR11のビット0〜63は、指定されたストレージ領域の終わりのアドレスであり、メイン・メモリ514内の位置とすることができる。
2つのタイプのPERイベント−命令フェッチおよびストレージ変更は、ストレージ内のエリアの指定を含む。正常な分岐イベントは、この指定を含むことができる。ストレージ領域は、CR10内の開始アドレス808によって指定された位置から開始し、CR11内の終了アドレス810によって指定された位置を含むこの位置まで延在する。命令フェッチ・イベントは、命令の第1のバイトまたは実行タイプ命令のターゲットの第1のバイトが、指定された領域からフェッチされた場合に必ず発生する。ストレージ変更イベントは、論理または仮想アドレスとして定義されたオペランド・アドレスを使用することによって、指定された領域に対してストア・アクセスが実行された場合に発生する。
ランタイム計装が使用可能であり、Pビット752が1の場合、場合によってはCR9、CR10、およびCR11の状態を修正することになる、ロード制御命令などの命令をブロックして、ランタイム計装PERがアクティブな間のレジスタ修正を防止することができる。
図13は、サンプル・ポイントでプログラム・バッファ522に記憶される報告グループ900の高水準な例を示す。報告グループのサイズ(記録数)は、2(RGS+1)に等しいRRGで表され、ここでRGSは指数としての報告グループ・サイズである。収集バッファ508以外の位置からコピーされるモデル依存の記録数(RNC)は、報告グループ内で使用される場合、非破壊的にコピーすることができる。図13の例では、RRG=8、RGS=2、およびRNC=4である。図13に示される例示の報告グループ900は、ヘッダー・セクション902、本文セクション904、特別記録セクション906、およびフッター・セクション908を含む。
ヘッダー・セクション902は、状況、追跡、またはタイミング、あるいはそれらすべての情報を保持するための、開始記録またはタイムスタンプ記録を含むことができる。開始記録は、プログラム・バッファに記憶された第1の報告グループについて(すなわち、RCA706がROA702に等しい場合)、ヘッダー・セクション902内に記憶される。実施形態において、開始記録は、記録タイプ・フィールド「02」、いくつの報告グループが現在プログラム・バッファ内に記憶されているかを示すための報告グループ数(NRG)フィールド、報告グループのサイズを示すためのRGSフィールド、プログラム・バッファ522がフルであるか否かを示すための終了(S)フィールド、ランタイム計装が停止されたかどうかを示すための停止(H)フィールド、および、開始記録が書き込まれた時点を示すための時刻(TOD)クロック・フィールドを含む。実施形態において、開始記録内のフィールドの少なくともサブセットは、RI制御ブロック(たとえばRICCB)から供給される。タイムスタンプ記録の実施形態は、記録タイプ「03」を有し、記録が記憶された時点を示すためのTODクロック・フィールドを含む。実施形態において、タイムスタンプ記録は、第1の報告グループ以外の各報告グループについて、ヘッダー・セクション902内に記憶される。
報告グループの本文セクション904は、収集バッファ508からサンプリングされたイベントおよび情報に関する様々な記録を含むことができる。イベントおよび情報は、たとえば、エミット命令によってキャプチャされた状態情報、トランザクション実行アボート、PERイベント、呼び出し、戻り、分岐、およびフィラーを表すことができる。
実施形態において、エミット記録は、RIEMIT命令が正常に実行された時点で作成され、収集バッファ508内に記憶される。エミット記録の実施形態は、記録タイプ・フィールド「10」、現行PSWの命令アドレス・ビット位置がエミット記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード(たとえば64、31、または24ビット)に応じて変化し、RIEMITが実行タイプ命令のターゲットであった場合にRIEMIT命令または実行タイプ命令の命令アドレスを含む、命令アドレス・フィールド、および、RIEMIT命令によって指定された汎用レジスタからのデータを記憶するためのエミット・データ・フィールドを含む。
実施形態において、トランザクション実行アボート記録は、暗黙的アボート、またはトランザクション・アボート命令の実行のいずれかによって、作成され、収集バッファ508内に記憶される。アボート記録の実施形態は、記録タイプ・フィールド「11」、現行PSWの命令アドレス・ビット位置がトランザクション実行アボート記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード(たとえば64、31、または24ビット)に応じて変化し、アボートされた命令が実行タイプ命令のターゲットであった場合にアボートされた命令または実行タイプ命令の命令アドレスを含む、命令アドレス・フィールド、および、アボートに関連付けられた任意のモデル依存データのためのフィールドを含む。
実施形態において、PERイベント記録は、プロセッサ106上で実行する命令ストリームに関連付けられたPERイベントを検出することによって作成される。RI PERタイプの記録の実施形態は、通常のPERプログラム割り込みで使用可能なPERイベントの証拠を含む。報告グループ900の一部として記憶可能なPERイベント記録は、8ビットPERコード、2ビットPERアドレス・スペース制御要素(ASCE)識別、4ビットPERアクセス識別(PAID)、命令フィールドの2ビットPER長さ(ILC)、および64ビットPERアドレスを含むことができる。PERコードは、正常分岐、命令フェッチ、ストレージ変更、実アドレス使用ストア、および命令フェッチ無効化のうちの1つとして、PERイベントを識別することができる。PER ASCE IDは、PERイベントを引き起こした参照を変換するために使用される、アドレス・スペース制御要素を識別する。PER命令無効化イベントの場合、PER ILCは0である。PER基本イベントの場合、PER ILCは、PSWロード命令、PSWロード拡張命令、プログラム戻り命令、またはスーパーバイザ呼び出し割り込みによって導入されたPSWに関する同時指定例外が、ILCを0に設定する場合を除き、PERアドレスによって指定された命令の長さを示す。PERアドレス・フィールドは、認識されたPERイベントに対して責務を負う命令をフェッチするために使用される命令アドレスを含む。
実施形態において、呼び出し記録は、R2フィールドが非ゼロの場合のBRANCH AND SAVE(BASR)、BRANCH AND SAVE(BAS)、BRANCH RELATIVE AND SAVE LONG、BRANCH RELATIVE AND SAVE、R2フィールドが非ゼロの場合のBRANCH AND LINK(BALR)、BRANCH AND LINK(BAL)、およびR2フィールドが非ゼロの場合のBRANCH AND SAVE AND SET MODEなどの、呼び出しタイプ分岐命令の実行によって作成される。呼び出し記録の実施形態は、記録タイプ・フィールド「12」、現行PSWの命令アドレス・ビット位置が呼び出し記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード(たとえば64、31、または24ビット)に応じて変化し、分岐命令が実行タイプ命令のターゲットであった場合に分岐命令または実行タイプ命令のアドレスを含む、命令アドレス・フィールド、および分岐が正常に予測されたか否かを示すための正常挙動フィールド、および、分岐ターゲット・アドレス(「呼び出し位置」とも呼ばれる)を含むターゲット・アドレス・フィールドを含む。
戻り記録および転送記録は、呼び出し記録と同じ形式を有することができる。実施形態において、戻り記録は記録タイプ・フィールド「13」を有し、R2フィールドが非ゼロでありマスクが15である場合のBRANCH ON CONDITION(BCR)などの、戻りタイプ分岐命令の実行によって作成される。戻り記録の場合、命令アドレス・フィールドは、分岐が実行タイプ命令のターゲットである場合、分岐命令または実行タイプ命令のアドレスを含み、ターゲット・アドレス・フィールドは戻り位置を含む。
実施形態において、転送記録は記録タイプ・フィールド「14」を有し、a.R2フィールドが非ゼロでありマスクが1〜14の範囲内にある場合のBRANCH ON CONDITION(BCR)、b.Jビットがゼロであるかまたはマスクが1〜14の範囲内にある場合のBRANCH ON CONDITION(BC)、c.BRANCH ON COUNT(BCT、BCTR、BCTG、BCTGR)、d.BRANCH ON INDEX HIGH(BXH、BXHG)、e.BRANCH ON INDEX OW OR EQUAL(BXLE、BXLEG)、f.BRANCH RELATIVE ON CONDITION(BRC)、g.BRANCH RELATIVE ON CONDITION LONG(BRCL)、h.BRANCH RELATIVE ON COUNT(BRCT、BRCTG)、i.BRANCH RELATIVE ON COUNT HIGH(BRCTH)、j.BRANCH RELATIVE ON INDEX HIGH(BRXH、BRXHG)、k.BRANCH RELATIVE ON INDEX LOW OR EQUAL(BRXLE、BRXLG)、l.COMPARE AND BRANCH(CRB、CGRB)、m.COMPARE AND BRANCH RELATIVE(CRJ、CGRJ)、n.COMPARE IMMEDIATE AND BRANCH(CIB、CGIB)、o.COMPARE IMMEDIATE AND BRANCH RELATIVE(CIJ、CGIJ)、p.COMPARE LOGICAL AND BRANCH(CLRB、CLGRB)、q.COMPARE LOGICAL AND BRANCH RELATIVE(CLRJ、CLGRJ)、r.COMPARE LOGICAL IMMEDIATE AND BRANCH(CLIB、CLGIB)、およびs.COMPARE LOGICAL IMMEDIATE AND BRANCH RELATIVE(CLIJ、CLGIJ)などの、戻りタイプ分岐命令の実行によって作成される。転送記録は、分岐が実行された場合に作成される。転送記録について、命令アドレス・フィールドは、分岐が実行タイプ命令のターゲットである場合、分岐命令または実行タイプ命令のアドレスを含み、ターゲット・アドレス・フィールドは戻り位置を含む。
フィラー記録は、収集バッファ508内の有効記録数が、現行RGSの報告グループを満たすのに十分でない場合に、報告グループ内で使用される。フィラー記録の実施形態は、記録がフィラー記録であり、残りのバイトは未定義であることを示すための、記録タイプ・フィールド「00」を含む。
特別記録セクション906は、存在する場合、モデル依存記録を含むことができる。実施形態において、特別記録の形式は、記録が特別記録であること、および特別記録の残りのバイトがモデル依存データを含み得ることを示すために、記録タイプが「01」に設定されることを除き、フィラー記録と同様である。
フッター・セクション908は、サンプル命令の実行に関する情報を含む命令記録を含むことができる。命令記録は、サンプル命令について報告グループが記憶された場合に作成される。命令記録の実施形態は、記録タイプ・フィールド「04」、現行PSWの命令アドレス・ビット位置が命令記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード(たとえば64、31、または24ビット)に応じて変化し、サンプル命令が実行タイプ命令のターゲットであった場合にサンプル命令または実行タイプ命令の命令アドレスを含む、命令アドレス・フィールド、および、命令データ・バッファ(IDB)から収集された任意のモデル依存データを含むIDBフィールドを含む。
図14は、プログラム・イベント記録イベント条件をランタイム計装イベントに変換することを実装可能な、プロセス・フロー1000を示す。プロセス・フロー1000は、プロセッサ106によって実装可能である。プロセス・フロー1000は、別の方法として、図2のエミュレーテッド・プロセッサ29によって実装可能である。説明を簡単にするために、プロセス・フロー1000は、本明細書ではプロセッサ106に関連して説明する。
最初に、図9のランタイム計装モジュール506およびレジスタ510は、前述のように、図10および図11の制御ブロック600および700をロードするためのLRIC命令を使用してPERをサポートするように構成可能である。Pビット752は、PIビット754、PKビット756、Kビット606、ならびにPER制御レジスタCR9、CR10、およびCR11と組み合わせて、ランタイム計装PERをサポートするように構成可能である。
ブロック1002で、ランタイム計装は、プロセッサ106上で実行する命令ストリームの計装情報を収集するために有効化される。命令ストリームは、ランタイム・メモリ504からの問題状態プログラムまたはスーパーバイザ状態プログラムとすることができる。実施形態において、PSWデータ512における値の変更、およびPSWデータ512のレジスタ510へのロードによって、ランタイム計装が有効化される。ランタイム計装制御が構成され、有効化されると、PERイベントを含むイベントおよびデータを収集バッファ508内に収集することができる。サンプル命令またはサンプル・ポイントに達し、ランタイム計装プログラム・バッファ522とも呼ばれるプログラム・バッファ522内への報告グループの記憶をトリガする。
ブロック1004で、プロセッサ106は、PERイベントを収集するために、プロセッサ106上で実行する命令ストリームに関連付けられたPERイベントを検出する。ブロック1006で、PERイベントは、プロセッサ106上で実行する命令ストリームがPER割り込み条件に関連付けられたPER割り込みによって割り込まれないように、PERイベントに関連付けられたPER割り込み条件をインターセプトすることによって検出可能である。
ブロック1008で、プロセッサ106は、PERイベントの検出に基づいて、PERイベント記録をランタイム計装イベントとして収集バッファ508に書き込む。PERイベント記録は、検出されたPERイベントを識別する。PERイベント記録は、報告グループ900などの報告グループの一部として記憶するために、ランタイム計装イベント・タイプ記録としてフォーマット化される。
1つまたは複数の報告グループが、収集されたランタイム計装イベントから生成され、ランタイム計装プログラム・バッファ522に記憶される。システム情報から、および収集バッファ508からの、記録の組み合わせを、図13の報告グループ900などの報告グループをランタイム計装プログラム・バッファ522に記憶するためにマージすることができる。PIビット754がPビット752と組み合わせて設定されると、報告グループがプログラム・バッファ522に記憶された場合、報告グループは、PERイベント記録と、PERイベントを発生させた命令をサンプル命令として識別する命令タイプ記録を含むことができる。
前述のように、実施形態は、コンピュータ実装プロセスおよびそれらのプロセスを実施するための装置の形で具体化可能である。実施形態は、製品として有形媒体内に具体化された命令を含む、コンピュータ読み取り可能/使用可能媒体1102上にコンピュータ・プログラム・コード論理1104を備える、図15に示されたようなコンピュータ・プログラム製品1100を含むことが可能である。コンピュータ読み取り可能/使用可能媒体1102に関する製品の例は、フレキシブル・ディスケット、CD−ROM、ハード・ドライブ、ユニバーサル・シリアル・バス(USB)フラッシュ・ドライブ、または任意の他のコンピュータ読み取り可能記憶媒体を含むことが可能であり、コンピュータ・プログラム・コード論理1104がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。実施形態は、たとえば、記憶媒体内に記憶される、コンピュータ内にロードされるかまたはコンピュータによって実行される、あるいはその両方、もしくは、電線または電気ケーブル、光ファイバ、または電磁放射などの何らかの伝送媒体を介して伝送される、コンピュータ・プログラム・コード論理1104を含み、コンピュータ・プログラム・コード論理1104がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。汎用マイクロプロセッサ上で実装された場合、コンピュータ・プログラム・コード論理1104のセグメントは、特定の論理回路を作成するためにマイクロプロセッサを構成する。
技術的な効果および利点は、プログラム・イベント記録イベントをランタイム計装イベントに変換することを含む。PERイベントは、PERイベントの検出時に、あるタイプのランタイム計装イベントとして収集される。PERイベントは、場合によっては計装済み命令ストリームを実行するプロセッサに割り込む可能性のある、PER割り込み条件をインターセプトすることによって、検出可能である。これにより、場合によっては直接アクセスPERイベント・データを有さない低特権プログラムが、PERイベントを使用できるようになる。PERイベントの収集にランタイム計装を使用することによっても、現在実行中のプログラムが、PER割り込みに割り込まれることなく実行を継続することができる。プログラム・イベント記録イベントのランタイム計装イベントへの変換についてのサポートは、エミュレーション・ルーチンを使用してエミュレーテッドまたは仮想のプロセッサに含めることも可能である。
本明細書で使用される用語は、特定の実施形態を説明することを目的とするものであり、本発明を制限することは意図されていない。本明細書で使用される場合、「a」、「an」、および「the」は、文脈が特に明確に示していない限り、複数形も同様に含むことが意図される。「含む」または「含んでいる」あるいはその両方の用語は、本明細書で使用される場合、示された特徴、整数、ステップ、動作、要素、または構成要素、あるいはそれらすべての存在を指定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループ、あるいはそれらすべての存在または追加を排除するものでないことをさらに理解されよう。
以下の特許請求の範囲における、すべての手段またはステップならびに機能要素の対応する構造、材料、動作、および同等物は、具体的に請求された他の請求要素と組み合わせて機能を実行するための、任意の構造、材料、または動作を含むことが意図される。本発明の説明は、例示および説明の目的で提示されたものであり、開示された形での本発明を網羅するかまたはこれに限定されることは意図されていない。当業者であれば、本発明の範囲および趣旨を逸脱することなく、多くの修正および変形が明らかとなろう。実施形態は、本発明の原理および実際の適用例を最も良く説明するため、ならびに、企図された特定の用途に合うような様々な修正を伴う様々な実施形態に関して他の当業者が本発明を理解できるようにするために、選択および説明された。
当業者であれば理解されるように、本発明の態様は、システム、方法、またはコンピュータ・プログラム製品として具体化することが可能である。したがって、本発明の態様は、完全にハードウェア実施形態、完全にソフトウェア実施形態(ファームウェア、常駐ソフトウェア、マイクロコードなど)、あるいは、本明細書ではすべてが全体として「回路」、「モジュール」、または「システム」と呼ばれることのある、ソフトウェアとハードウェアの態様を組み合わせた実施形態の、形を取ることができる。さらに、本発明の態様は、その上に具体化されたコンピュータ読み取り可能プログラム・コードを有する1つまたは複数のコンピュータ読み取り可能媒体の内部に具体化された、コンピュータ・プログラム製品の形を取ることができる。
1つまたは複数のコンピュータ読み取り可能媒体の任意の組み合わせが使用可能である。コンピュータ読み取り可能媒体は、コンピュータ読み取り可能信号媒体またはコンピュータ読み取り可能記憶媒体とすることができる。コンピュータ読み取り可能記憶媒体は、たとえば、電子、磁気、光、電磁、赤外線、または半導体のシステム、装置、またはデバイス、あるいはそれらの任意の好適な組み合わせとすることが可能であるが、それらに限定されない。コンピュータ読み取り可能記憶媒体のより特定の例(非網羅的リスト)は、1本または複数のワイヤを有する電気接続、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ(RAM)、読み取り専用メモリ(ROM)、消去可能プログラマブル読み取り専用メモリ(EPROMまたはフラッシュ・メモリ)、光ファイバ、ポータブル・コンパクト・ディスク読み取り専用メモリ(CD−ROM)、光記憶デバイス、磁気記憶デバイス、またはそれらの任意の好適な組み合わせを含むことになる。本書の状況において、コンピュータ読み取り可能記憶媒体は、命令実行のシステム、装置、またはデバイスによって、あるいはそれらに関連して、使用するためのプログラムを、含むかまたは記憶することが可能な、任意の有形媒体とすることができる。
コンピュータ読み取り可能信号媒体は、たとえばベースバンド内に、または搬送波の一部として、内部に具体化されたコンピュータ読み取り可能プログラム・コードを備える、伝搬データ信号を含むことができる。こうした伝搬信号は、電磁、光、またはそれらの任意の好適な組み合わせを含むが、これらに限定されない、様々な形のうちのいずれかの形を取ることができる。コンピュータ読み取り可能信号媒体は、コンピュータ読み取り可能記憶媒体ではなく、命令実行のシステム、装置、またはデバイスによって、あるいはそれらに関連して、使用するためのプログラムを、通信、伝搬、または移送することが可能な、任意のコンピュータ読み取り可能媒体とすることができる。
コンピュータ読み取り可能媒体上に具体化されたプログラム・コードは、無線、有線、光ファイバ・ケーブル、RFなど、またはそれらの任意の好適な組み合わせを含むが、それらに限定されない、任意の適切な媒体を使用して伝送可能である。
本発明の態様に関する動作を実行するためのコンピュータ・プログラム・コードは、Java、Smalltalk(R)、C++などの、オブジェクト指向プログラミング言語、および、「C」プログラミング言語または同様のプログラミング言語などの、従来の手続き型プログラミング言語を含む、1つまたは複数のプログラミング言語の任意の組み合わせで作成可能である。プログラム・コードは、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン型ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上および部分的にリモート・コンピュータ上で、あるいは、完全にリモート・コンピュータまたはサーバ上で、実行可能である。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)を含む任意のタイプのネットワークを介して、ユーザのコンピュータに接続可能であるか、あるいは、(たとえばインターネット・サービス・プロバイダを使用し、インターネットを介して)外部コンピュータへの接続が可能である。
本発明の態様は、本発明の態様に従った、方法、装置(システム)、およびコンピュータ・プログラム製品のフローチャートまたは概略図あるいはその両方を参照しながら、上記で説明されている。フローチャートまたはブロック図あるいはその両方の各ブロック、および、フローチャートまたはブロック図あるいはその両方におけるブロックの組み合わせは、コンピュータ・プログラム命令によって実装可能であることを理解されよう。これらのコンピュータ・プログラム命令は、マシンを生成するために、汎用コンピュータ、特定用途向けコンピュータ、または他のプログラマブル・データ処理装置のプロセッサに、提供可能であるため、結果として、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行する命令は、フローチャートまたはブロック図あるいはその両方のブロック内に指定された機能/動作を実装するための手段を作成することになる。
これらのコンピュータ・プログラム命令は、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスに対して、特定の様式で機能するように指示することが可能な、コンピュータ読み取り可能媒体内に記憶することも可能であり、結果として、コンピュータ読み取り可能媒体内に記憶された命令が、フローチャートまたはブロック図あるいはその両方
のブロック内に指定された機能/動作を実装する命令を含む製品を生成することになる。
コンピュータ・プログラム命令は、一連の動作ステップをコンピュータ上で実行させるために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードすることも可能であり、結果として、コンピュータまたは他のプログラマブル装置上で実行する命令が、フローチャートまたはブロック図あるいはその両方のブロック内に指定された機能/動作を実装するためのプロセスを提供することになる。
前述のように、実施形態は、コンピュータ実装プロセスおよびそれらのプロセスを実施するための装置の形で具体化可能である。実施形態において、本発明は、1つまたは複数のネットワーク要素によって実行されるコンピュータ・プログラム・コード内に具体化される。実施形態は、製品として有形媒体内に具体化された命令を含む、コンピュータ・プログラム・コード論理を備えたコンピュータ使用可能媒体上のコンピュータ・プログラム製品を含む。コンピュータ使用可能媒体の製品の例は、フレキシブル・ディスケット、CD−ROM、ハード・ドライブ、ユニバーサル・シリアル・バス(USB)フラッシュ・ドライブ、または任意の他のコンピュータ読み取り可能記憶媒体を含むことが可能であり、コンピュータ・プログラム・コード論理がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。実施形態は、たとえば、記憶媒体内に記憶される、コンピュータ内にロードされるかまたはコンピュータによって実行される、あるいはその両方、もしくは、電線または電気ケーブル、光ファイバ、または電磁放射などの何らかの伝送媒体を介して伝送される、コンピュータ・プログラム・コード論理を含み、コンピュータ・プログラム・コード論理がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。汎用マイクロプロセッサ上で実装された場合、コンピュータ・プログラム・コード論理のセグメントは、特定の論理回路を作成するためにマイクロプロセッサを構成する。
図面内のフローチャートおよびブロック図は、本発明の様々な実施形態に従ったシステム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。この点で、フローチャートまたはブロック図内の各ブロックは、指定された論理機能を実装するための1つまたは複数の実行可能命令を含む、モジュール、セグメント、コードの一部を表すことができる。いくつかの代替実装において、ブロック内に示された機能は、図面に示された順序以外で発生可能であることにも留意されたい。たとえば、連続して示された2つのブロックは、実際にはほぼ同時に実行可能であるか、または時にはブロックは、関連する機能に応じて逆の順序で実行可能である。ブロック図またはフローチャートあるいはその両方の各ブロック、および、ブロック図またはフローチャートあるいはその両方におけるブロックの組み合わせは、指定された機能または動作を実行する特定用途向けハードウェアベース・システム、あるいは、特定用途向けハードウェアおよびコンピュータ命令の組み合わせによって、実装可能であることにも留意されよう。

Claims (20)

  1. プログラム・イベント記録イベントをランタイム計装イベントに変換するための、コンピュータ・プログラムであって、
    コンピュータに、
    実行される命令ストリームの計装情報を収集するためのランタイム計装を使用可能にする手順と、
    前記命令ストリームに関連付けられるプログラム・イベント記録(PER)イベントを検出する手順と、
    前記PERイベントの検出に基づいて、前記PERイベントを識別する情報を含むPERイベント記録をランタイム計装イベントとして収集バッファに書き込む手順と、
    を実行させる、コンピュータ・プログラム。
  2. 前記PERイベントを検出する手順は、
    前記命令ストリームがPER割り込み条件に関連付けられたPER割り込みによって割り込まれないように、前記PERイベントに関連付けられたPER割り込み条件をインターセプトする手順、
    をさらに含む、請求項1に記載のコンピュータ・プログラム。
  3. ランタイム計装制御ロード(LRIC)命令の実行に基づいて、ランタイム計装制御を構成する手順をさらに前記コンピュータに実行させ、前記LRIC命令はランタイム計装PER制御を有効化する、請求項1に記載のコンピュータ・プログラム。
  4. 低特権プログラムからのランタイム計装制御値を構成するために、前記LRIC命令の実行に基づいてランタイム計装制御修正(MRIC)命令の実行を許可するように、Kビットを設定する手順、および、
    前記ランタイム計装PER制御が有効化され、Kビットが設定された場合、前記低特権プログラムからのPER制御レジスタを構成するために、前記LRIC命令の実行に基づいて前記MRIC命令の実行を許可するように、PKビットを設定する手順、
    をさらに前記コンピュータに実行させる、請求項3に記載のコンピュータ・プログラム。
  5. 前記MRIC命令は、ランタイム計装プログラム・バッファ現行アドレス(RCA)フィールド、ランタイム計装プログラム・バッファ起点アドレス(ROA)フィールド、およびランタイム計装プログラム・バッファ限界アドレス(RLA)フィールドを含む、制御フロックを更新し、
    前記MRIC命令の実行に基づいて、ランタイム計装プログラム・バッファを構成するために、前記ROAフィールドおよび前記RLAフィールド内のアドレス値を設定する手順であって、前記PKビットはクリアされ、前記Kビットは設定される、設定する手順、および、
    後続のMRIC命令の実行に基づいて、PER制御レジスタを構成するために、前記RCAフィールド、前記ROAフィールド、および前記RLAフィールドのうちの1つまたは複数を再マッピングする手順であって、前記PKビットは設定され、前記Kビットは設定される、再マッピングする手順、
    をさらに前記コンピュータに実行させる、請求項4に記載のコンピュータ・プログラム。
  6. 前記ランタイム計装PER制御が有効化される場合、前記PERイベントを発生させる命令をサンプル命令として認識するために、前記LRIC命令の実行に基づいてPIビットを設定する手順、および、
    前記PERイベント記録と、前記PERイベントを発生させる命令を前記サンプル命令として識別する命令タイプ記録とを含む報告グループをランタイム計装プログラム・バッファに記憶する手順、
    をさらに前記コンピュータに実行させる、請求項3に記載のコンピュータ・プログラム。
  7. 前記PERイベント記録は、
    前記PERイベントを識別するPERコードであって、前記PERイベントは、正常分岐、命令フェッチ、ストレージ変更、実アドレス使用ストア、および命令フェッチ無効化のうちの1つである、PERコードと、
    前記PERイベントを発生させた参照を変換するために使用される、PERアドレス・スペース制御要素識別と、
    PERアクセス識別と、
    命令フィールドのPER長さと、
    前記PERイベントについての責務を負う前記命令をフェッチするために使用される命令アドレスを含む、PERアドレスと、
    を含む、請求項1に記載のコンピュータ・プログラム。
  8. プログラム・イベント記録イベントをランタイム計装イベントに変換するための、コンピュータ実装方法であって、
    プロセッサ上で実行する命令ストリームの計装情報を収集するためのランタイム計装を有効化すること、
    前記プロセッサによって、前記命令ストリームに関連付けられるプログラム・イベント記録(PER)イベントを検出すること、および、
    前記PERイベントの検出に基づいて、前記PERイベントを識別する情報を含むPERイベント記録をランタイム計装イベントとして収集バッファに書き込むこと、
    を含む、方法。
  9. 前記PERイベントを検出することは、
    前記プロセッサ上で実行する前記命令ストリームがPER割り込み条件に関連付けられたPER割り込みによって割り込まれないように、前記PERイベントに関連付けられたPER割り込み条件をインターセプトすること、
    をさらに含む、請求項8に記載の方法。
  10. ランタイム計装制御ロード(LRIC)命令の実行に基づいて、ランタイム計装制御を構成することをさらに含み、前記LRIC命令はランタイム計装PER制御を有効化する、請求項8に記載の方法。
  11. 低特権プログラムからのランタイム計装制御値を構成するために、前記LRIC命令の実行に基づいてランタイム計装制御修正(MRIC)命令の実行を許可するように、Kビットを設定すること、および、
    前記ランタイム計装PER制御が有効化され、Kビットが設定された場合、前記低特権プログラムからのPER制御レジスタを構成するために、前記LRIC命令の実行に基づいて前記MRIC命令の実行を許可するように、PKビットを設定すること、
    をさらに含む、請求項10に記載の方法。
  12. 前記MRIC命令は、ランタイム計装プログラム・バッファ現行アドレス(RCA)フィールド、ランタイム計装プログラム・バッファ起点アドレス(ROA)フィールド、およびランタイム計装プログラム・バッファ限界アドレス(RLA)フィールドを含む、制御フロックを更新し、
    前記MRIC命令の実行に基づいて、ランタイム計装プログラム・バッファを構成するために、前記ROAフィールドおよび前記RLAフィールド内のアドレス値を設定することであって、前記PKビットはクリアされ、前記Kビットは設定される、設定すること、および、
    後続のMRIC命令の実行に基づいて、PER制御レジスタを構成するために、前記RCAフィールド、前記ROAフィールド、および前記RLAフィールドのうちの1つまたは複数を再マッピングすることであって、前記PKビットは設定され、前記Kビットは設定される、再マッピングすること、
    をさらに含む、請求項11に記載の方法。
  13. 前記ランタイム計装PER制御が使用可能な場合、前記PERイベントを発生させる命令をサンプル命令として認識するために、前記LRIC命令の実行に基づいてPIビットを設定すること、および、
    前記PERイベント記録と、前記PERイベントを発生させる命令を前記サンプル命令として識別する命令タイプ記録とを含む報告グループをランタイム計装プログラム・バッファに記憶すること、
    をさらに含む、請求項10に記載の方法。
  14. 前記PERイベント記録は、
    前記PERイベントを識別するPERコードであって、前記PERイベントは、正常分岐、命令フェッチ、ストレージ変更、実アドレス使用ストア、および命令フェッチ無効化のうちの1つである、PERコードと、
    前記PERイベントを発生させた参照を変換するために使用される、PERアドレス・スペース制御要素識別と、
    PERアクセス識別と、
    命令フィールドのPER長さと、
    前記PERイベントについての責務を負う前記命令をフェッチするために使用される命令アドレスを含む、PERアドレスと、
    を含む、請求項8に記載の方法。
  15. プログラム・イベント記録イベントをランタイム計装イベントに変換するための、システムであって、
    収集バッファと、
    ランタイム計装モジュールを含むプロセッサであって、前記ランタイム計装モジュールは、
    プロセッサ上で実行する命令ストリームの計装情報を収集するためのランタイム計装を有効化すること、
    前記プロセッサによって、前記命令ストリームに関連付けられるプログラム・イベント記録(PER)イベントを検出すること、および、
    前記PERイベントの検出に基づいて、前記PERイベントを識別する情報を含むPERイベント記録をランタイム計装イベントとして収集バッファに書き込むこと、
    を含む方法を実行するように構成された、プロセッサと、
    を備える、システム。
  16. 前記PERイベントを検出することは、
    前記プロセッサ上で実行する前記命令ストリームがPER割り込み条件に関連付けられたPER割り込みによって割り込まれないように、前記PERイベントに関連付けられたPER割り込み条件をインターセプトすること、
    をさらに含む、請求項15に記載のシステム。
  17. ランタイム計装制御ロード(LRIC)命令の実行に基づいて、ランタイム計装制御を構成することをさらに含み、前記LRIC命令はランタイム計装PER制御を有効化する、請求項15に記載のシステム。
  18. 低特権プログラムからのランタイム計装制御値を構成するために、前記LRIC命令の実行に基づいてランタイム計装制御修正(MRIC)命令の実行を許可するように、Kビットを設定すること、および、
    前記ランタイム計装PER制御が有効化され、Kビットが設定された場合、前記低特権プログラムからのPER制御レジスタを構成するために、前記LRIC命令の実行に基づいて前記MRIC命令の実行を許可するように、PKビットを設定すること、
    をさらに含む、請求項17に記載のシステム。
  19. 前記ランタイム計装PER制御が有効化される場合、前記PERイベントを発生させる命令をサンプル命令として認識するために、前記LRIC命令の実行に基づいてPIビットを設定すること、および、
    前記PERイベント記録と、前記PERイベントを発生させる命令を前記サンプル命令として識別する命令タイプ記録とを含む報告グループをランタイム計装プログラム・バッファに記憶すること、
    をさらに含む、請求項17に記載のシステム。
  20. 前記PERイベント記録は、
    前記PERイベントを識別するPERコードであって、前記PERイベントは、正常分岐、命令フェッチ、ストレージ変更、実アドレス使用ストア、および命令フェッチ無効化のうちの1つである、PERコードと、
    前記PERイベントを発生させた参照を変換するために使用される、PERアドレス・スペース制御要素識別と、
    PERアクセス識別と、
    命令フィールドのPER長さと、
    前記PERイベントについての責務を負う前記命令をフェッチするために使用される命令アドレスを含む、PERアドレスと、
    を含む、請求項15に記載のシステム。
JP2014543664A 2012-03-16 2013-03-06 プログラム・イベント記録イベントのランタイム計装イベントへの変換 Active JP6095682B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/422,596 US9442824B2 (en) 2012-03-16 2012-03-16 Transformation of a program-event-recording event into a run-time instrumentation event
US13/422,596 2012-03-16
PCT/JP2013/001412 WO2013136726A1 (en) 2012-03-16 2013-03-06 Transformation of a program-event-recording event into a run-time instrumentation event

Publications (2)

Publication Number Publication Date
JP2015515654A JP2015515654A (ja) 2015-05-28
JP6095682B2 true JP6095682B2 (ja) 2017-03-15

Family

ID=49158905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014543664A Active JP6095682B2 (ja) 2012-03-16 2013-03-06 プログラム・イベント記録イベントのランタイム計装イベントへの変換

Country Status (5)

Country Link
US (2) US9442824B2 (ja)
EP (1) EP2825965B1 (ja)
JP (1) JP6095682B2 (ja)
CN (1) CN104205064B (ja)
WO (1) WO2013136726A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8726225B2 (en) * 2011-08-01 2014-05-13 Vmware, Inc. Testing of a software system using instrumentation at a logging module
US20130339680A1 (en) 2012-06-15 2013-12-19 International Business Machines Corporation Nontransactional store instruction
US10437602B2 (en) 2012-06-15 2019-10-08 International Business Machines Corporation Program interruption filtering in transactional execution
US9361115B2 (en) 2012-06-15 2016-06-07 International Business Machines Corporation Saving/restoring selected registers in transactional processing
US9448796B2 (en) 2012-06-15 2016-09-20 International Business Machines Corporation Restricted instructions in transactional execution
US9436477B2 (en) 2012-06-15 2016-09-06 International Business Machines Corporation Transaction abort instruction
US9348642B2 (en) 2012-06-15 2016-05-24 International Business Machines Corporation Transaction begin/end instructions
US8688661B2 (en) 2012-06-15 2014-04-01 International Business Machines Corporation Transactional processing
US9772854B2 (en) 2012-06-15 2017-09-26 International Business Machines Corporation Selectively controlling instruction execution in transactional processing
US9336046B2 (en) 2012-06-15 2016-05-10 International Business Machines Corporation Transaction abort processing
US9317460B2 (en) * 2012-06-15 2016-04-19 International Business Machines Corporation Program event recording within a transactional environment
US9384004B2 (en) 2012-06-15 2016-07-05 International Business Machines Corporation Randomized testing within transactional execution
US9740549B2 (en) 2012-06-15 2017-08-22 International Business Machines Corporation Facilitating transaction completion subsequent to repeated aborts of the transaction
US9367323B2 (en) 2012-06-15 2016-06-14 International Business Machines Corporation Processor assist facility
US9442737B2 (en) 2012-06-15 2016-09-13 International Business Machines Corporation Restricting processing within a processor to facilitate transaction completion
US8682877B2 (en) 2012-06-15 2014-03-25 International Business Machines Corporation Constrained transaction execution
US9804951B2 (en) * 2014-10-08 2017-10-31 Signalfx, Inc. Quantization of data streams of instrumented software
WO2016095091A1 (en) * 2014-12-15 2016-06-23 Intel Corporation Instrumentation of graphics instructions
US9760353B2 (en) * 2014-12-19 2017-09-12 Signalfx, Inc. Dynamically changing input data streams processed by data stream language programs
US10394692B2 (en) 2015-01-29 2019-08-27 Signalfx, Inc. Real-time processing of data streams received from instrumented software
US10466974B2 (en) * 2015-04-14 2019-11-05 Microsoft Technology Licensing, Llc Independent expression animations
GB2544474B (en) * 2015-11-16 2020-02-26 Advanced Risc Mach Ltd Event triggered programmable prefetcher
US10579377B2 (en) 2017-01-19 2020-03-03 International Business Machines Corporation Guarded storage event handling during transactional execution
US10496292B2 (en) 2017-01-19 2019-12-03 International Business Machines Corporation Saving/restoring guarded storage controls in a virtualized environment
US10725685B2 (en) 2017-01-19 2020-07-28 International Business Machines Corporation Load logical and shift guarded instruction
US10452288B2 (en) 2017-01-19 2019-10-22 International Business Machines Corporation Identifying processor attributes based on detecting a guarded storage event
US10496311B2 (en) * 2017-01-19 2019-12-03 International Business Machines Corporation Run-time instrumentation of guarded storage event processing
US10732858B2 (en) 2017-01-19 2020-08-04 International Business Machines Corporation Loading and storing controls regulating the operation of a guarded storage facility
CN106933665B (zh) * 2017-03-09 2020-06-26 中国科学技术大学 预测mpi程序运行时间的方法
KR102300347B1 (ko) * 2017-08-07 2021-09-10 한국전자통신연구원 멀티코어 임베디드 시스템에 대한 연속 프로파일링 장치 및 그 방법
US11416749B2 (en) 2018-12-11 2022-08-16 Amazon Technologies, Inc. Execution synchronization and tracking
CN111506384B (zh) * 2019-01-31 2022-12-09 中科寒武纪科技股份有限公司 模拟运算方法和模拟器
CN111581124A (zh) * 2019-02-19 2020-08-25 睿宽智能科技有限公司 可缩短内文交换时间的方法及其半导体装置
US10838631B2 (en) 2019-02-25 2020-11-17 International Business Machines Corporation Detection of alteration of storage keys used to protect memory
US11281560B2 (en) * 2019-03-19 2022-03-22 Microsoft Technology Licensing, Llc Input/output data transformations when emulating non-traced code with a recorded execution of traced code
US11782816B2 (en) 2019-03-19 2023-10-10 Jens C. Jenkins Input/output location transformations when emulating non-traced code with a recorded execution of traced code
US10949332B2 (en) 2019-08-14 2021-03-16 Microsoft Technology Licensing, Llc Data race analysis based on altering function internal loads during time-travel debugging
CN112507180B (zh) * 2020-12-11 2022-07-05 浙江中控技术股份有限公司 模拟机时间的转换方法、装置、电子设备及存储介质
CN113329034B (zh) * 2021-06-25 2021-12-07 广州华资软件技术有限公司 基于人工智能的大数据业务优化方法、服务器及存储介质

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821178A (en) 1986-08-15 1989-04-11 International Business Machines Corporation Internal performance monitoring by event sampling
JPS6421546A (en) 1987-07-16 1989-01-24 Nec Corp Device for collecting program execution history
JPH03217949A (ja) 1990-01-23 1991-09-25 Hitachi Ltd 計算機システム
US5151981A (en) 1990-07-13 1992-09-29 International Business Machines Corporation Instruction sampling instrumentation
US5341500A (en) 1991-04-02 1994-08-23 Motorola, Inc. Data processor with combined static and dynamic masking of operand for breakpoint operation
JP2505950B2 (ja) 1991-05-13 1996-06-12 インターナショナル・ビジネス・マシーンズ・コーポレイション ハ―ドウェア支援ブレ―クポイント・システム
US5491793A (en) 1992-07-31 1996-02-13 Fujitsu Limited Debug support in a processor chip
JPH07281930A (ja) 1994-04-08 1995-10-27 Nec Corp 情報処理装置動作測定解析システム
EP0689141A3 (en) 1994-06-20 1997-10-15 At & T Corp Disruption-based hardware support for system performance profiling
JP3318121B2 (ja) * 1994-08-04 2002-08-26 富士通株式会社 仮想計算機システム
US5555432A (en) 1994-08-19 1996-09-10 Intel Corporation Circuit and method for scheduling instructions by predicting future availability of resources required for execution
JPH09505922A (ja) 1994-09-19 1997-06-10 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 多数のマイクロ制御器の演算を実行するマイクロ制御器システム
US5675817A (en) 1994-12-05 1997-10-07 Motorola, Inc. Language translating pager and method therefor
US5553293A (en) 1994-12-09 1996-09-03 International Business Machines Corporation Interprocessor interrupt processing system
US5964893A (en) 1995-08-30 1999-10-12 Motorola, Inc. Data processing system for performing a trace function and method therefor
US5737516A (en) 1995-08-30 1998-04-07 Motorola, Inc. Data processing system for performing a debug function and method therefor
US5675768A (en) 1996-02-01 1997-10-07 Unisys Corporation Store software instrumentation package instruction
JPH09265407A (ja) * 1996-03-29 1997-10-07 Hitachi Ltd 仮想プロセッサシステムのプログラム走行制御方法
JPH09282196A (ja) * 1996-04-18 1997-10-31 Hitachi Ltd 複合論理プロセッサシステムのプログラム走行制御方式
US5987249A (en) 1996-08-27 1999-11-16 Numega Technologies IR code instrumentation
US6314558B1 (en) 1996-08-27 2001-11-06 Compuware Corporation Byte code instrumentation
US5796939A (en) 1997-03-10 1998-08-18 Digital Equipment Corporation High frequency sampling of processor performance counters
US6631518B1 (en) 1997-03-19 2003-10-07 International Business Machines Corporation Generating and utilizing organized profile information
US5960198A (en) 1997-03-19 1999-09-28 International Business Machines Corporation Software profiler with runtime control to enable and disable instrumented executable
US6094729A (en) 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
US5978902A (en) 1997-04-08 1999-11-02 Advanced Micro Devices, Inc. Debug interface including operating system access of a serial/parallel debug port
US5944841A (en) 1997-04-15 1999-08-31 Advanced Micro Devices, Inc. Microprocessor with built-in instruction tracing capability
US6154818A (en) 1997-11-20 2000-11-28 Advanced Micro Devices, Inc. System and method of controlling access to privilege partitioned address space for a model specific register file
US6163840A (en) 1997-11-26 2000-12-19 Compaq Computer Corporation Method and apparatus for sampling multiple potentially concurrent instructions in a processor pipeline
US6374367B1 (en) 1997-11-26 2002-04-16 Compaq Computer Corporation Apparatus and method for monitoring a computer system to guide optimization
US6077312A (en) 1998-05-06 2000-06-20 International Business Machines Corporation Apparatus, program product and method of debugging utilizing a context sensitive breakpoint
US6216237B1 (en) 1998-06-19 2001-04-10 Lucent Technologies Inc. Distributed indirect software instrumentation
US6161196A (en) 1998-06-19 2000-12-12 Lucent Technologies Inc. Fault tolerance via N-modular software redundancy using indirect instrumentation
US6145123A (en) 1998-07-01 2000-11-07 Advanced Micro Devices, Inc. Trace on/off with breakpoint register
US6158049A (en) 1998-08-11 2000-12-05 Compaq Computer Corporation User transparent mechanism for profile feedback optimization
US6243836B1 (en) 1998-08-17 2001-06-05 Lucent Technologies, Inc. Apparatus and method for circular buffering on an on-chip discontinuity trace
US6230313B1 (en) 1998-12-23 2001-05-08 Cray Inc. Parallelism performance analysis based on execution trace information
US7013456B1 (en) 1999-01-28 2006-03-14 Ati International Srl Profiling execution of computer programs
US6978462B1 (en) 1999-01-28 2005-12-20 Ati International Srl Profiling execution of a sequence of events occuring during a profiled execution interval that matches time-independent selection criteria of events to be profiled
US20020046305A1 (en) 1999-02-17 2002-04-18 Babaian Boris A. Method for effective binary translation between different instruction sets using emulated supervisor flag and multiple page tables
US6378125B1 (en) 1999-02-22 2002-04-23 International Business Machines Corporation Debugger thread identification points
US7137105B2 (en) 1999-05-12 2006-11-14 Wind River Systems, Inc. Dynamic software code instrumentation method and system
US6321329B1 (en) 1999-05-19 2001-11-20 Arm Limited Executing debug instructions
US6519766B1 (en) 1999-06-15 2003-02-11 Isogon Corporation Computer program profiler
JP2001051874A (ja) 1999-08-12 2001-02-23 Hitachi Ltd マイクロコンピュータ
US6918065B1 (en) 1999-10-01 2005-07-12 Hitachi, Ltd. Method for compressing and decompressing trace information
US6539500B1 (en) 1999-10-28 2003-03-25 International Business Machines Corporation System and method for tracing
US6574727B1 (en) 1999-11-04 2003-06-03 International Business Machines Corporation Method and apparatus for instruction sampling for performance monitoring and debug
US6634020B1 (en) 2000-03-24 2003-10-14 International Business Machines Corporation Uninitialized memory watch
US7735072B1 (en) 2000-08-11 2010-06-08 International Business Machines Corporation Method and apparatus for profiling computer program execution
US7103877B1 (en) 2000-11-01 2006-09-05 International Business Machines Corporation System and method for characterizing program behavior by sampling at selected program points
US6961927B1 (en) 2000-11-27 2005-11-01 Microsoft Corporation Lossless, context-free compression system and method
US8312435B2 (en) 2000-12-26 2012-11-13 Identify Software Ltd. (IL) System and method for conditional tracing of computer programs
US6769054B1 (en) 2001-02-26 2004-07-27 Emc Corporation System and method for preparation of workload data for replaying in a data storage environment
JP2002252163A (ja) 2001-02-27 2002-09-06 Toshiba Corp 画像表示装置の製造方法および製造装置
US6918110B2 (en) 2001-04-11 2005-07-12 Hewlett-Packard Development Company, L.P. Dynamic instrumentation of an executable program by means of causing a breakpoint at the entry point of a function and providing instrumentation code
JP2002342114A (ja) 2001-05-21 2002-11-29 Fujitsu Ltd トレースデータ採取可能なプロセッサ
US7047521B2 (en) 2001-06-07 2006-05-16 Lynoxworks, Inc. Dynamic instrumentation event trace system and methods
US20030005423A1 (en) 2001-06-28 2003-01-02 Dong-Yuan Chen Hardware assisted dynamic optimization of program execution
US7181600B1 (en) 2001-08-02 2007-02-20 Mips Technologies, Inc. Read-only access to CPO registers
US7080289B2 (en) 2001-10-10 2006-07-18 Arm Limited Tracing multiple data access instructions
GB0125628D0 (en) 2001-10-25 2001-12-19 Ibm Computer system with watchpoint support
US7281242B2 (en) 2002-01-18 2007-10-09 Bea Systems, Inc. Flexible and extensible Java bytecode instrumentation system
US7134115B2 (en) 2002-02-07 2006-11-07 Matsushita Electric Industrial Co., Ltd. Apparatus, method, and program for breakpoint setting
US6877114B2 (en) 2002-02-14 2005-04-05 Delphi Technologies, Inc. On-chip instrumentation
US7107585B2 (en) 2002-07-29 2006-09-12 Arm Limited Compilation of application code in a data processing apparatus
US20040139304A1 (en) 2003-01-09 2004-07-15 International Business Machines Corporation High speed virtual instruction execution mechanism
US8141052B2 (en) 2003-05-09 2012-03-20 Microsoft Corporation Instrumenting software for enhanced diagnosability
US7185320B2 (en) 2003-06-27 2007-02-27 Hewlett-Packard Development Company, L.P. System and method for processing breakpoint events in a child process generated by a parent process
US7152186B2 (en) 2003-08-04 2006-12-19 Arm Limited Cross-triggering of processing devices
US20050120337A1 (en) 2003-12-01 2005-06-02 Serrano Mauricio J. Memory trace buffer
US7500152B2 (en) 2003-12-05 2009-03-03 Freescale Semiconductor, Inc. Apparatus and method for time ordering events in a system having multiple time domains
US7206916B2 (en) 2004-03-08 2007-04-17 Sun Microsystems, Inc. Partial address compares stored in translation lookaside buffer
US20050228631A1 (en) 2004-04-07 2005-10-13 Maly John W Model specific register operations
US20090150890A1 (en) 2007-12-10 2009-06-11 Yourst Matt T Strand-based computing hardware and dynamically optimizing strandware for a high performance microprocessor system
US20060184832A1 (en) 2005-02-11 2006-08-17 International Business Machines Corporation Method and apparatus for achieving high cycle/trace compression depth by adding width
US9152531B2 (en) 2005-02-18 2015-10-06 Green Hills Sofware, Inc. Post-compile instrumentation of object code for generating execution trace data
US7478219B2 (en) 2005-04-14 2009-01-13 International Business Machines Corporation Retrieving event data for logical partitions
US7650595B2 (en) 2005-04-29 2010-01-19 Microsoft Corporation Sound transaction-based reduction without cycle detection
US7661094B2 (en) 2005-05-10 2010-02-09 Alcatel-Lucent Usa Inc. Real-time software diagnostic tracing
US7603589B2 (en) 2005-05-16 2009-10-13 Texas Instruments Incorporated Method and system for debugging a software program
US7886198B2 (en) 2005-05-16 2011-02-08 Texas Instruments Incorporated Method and system of identifying overlays used by a program
US7720670B2 (en) 2005-05-16 2010-05-18 Texas Instruments Incorporated Saving resources by deducing the total prediction events
US8527958B2 (en) 2005-05-16 2013-09-03 Texas Instruments Incorporated Profiling operating context and tracing program on a target processor
US8694970B2 (en) 2005-06-02 2014-04-08 Seagate Technology Llc Unified debug system with multiple user-configurable trace volumes and trace buffers
US7716335B2 (en) 2005-06-27 2010-05-11 Oracle America, Inc. System and method for automated workload characterization of an application server
US7239980B2 (en) 2005-08-30 2007-07-03 International Business Machines Corporation Method and apparatus for adaptive tracing with different processor frequencies
US8301868B2 (en) 2005-09-23 2012-10-30 Intel Corporation System to profile and optimize user software in a managed run-time environment
US20070079294A1 (en) 2005-09-30 2007-04-05 Robert Knight Profiling using a user-level control mechanism
US20070079177A1 (en) 2005-09-30 2007-04-05 Charles Spirakis Process monitoring and diagnosis apparatus, systems, and methods
US20070143755A1 (en) 2005-12-16 2007-06-21 Intel Corporation Speculative execution past a barrier
US20070186056A1 (en) 2006-02-07 2007-08-09 Bratin Saha Hardware acceleration for a software transactional memory system
CN101021800A (zh) 2006-02-16 2007-08-22 Sap股份公司 虚拟机监控
GB0604991D0 (en) 2006-03-11 2006-04-19 Slam Games Ltd Instrumentation for real-time performance profiling
US20070260849A1 (en) 2006-05-05 2007-11-08 Chen Wen-Tzer T Method and apparatus for executing instrumentation code using a target processor
US8245199B2 (en) 2006-05-05 2012-08-14 International Business Machines Corporation Selectively marking and executing instrumentation code
US20070261032A1 (en) 2006-05-05 2007-11-08 Chen Wen-Tzer T Method and apparatus for hardware assisted profiling of code
US7814466B2 (en) 2006-05-05 2010-10-12 International Business Machines Corporation Method and apparatus for graphically marking instructions for instrumentation with hardware assistance
WO2007145903A2 (en) 2006-06-05 2007-12-21 Acumem Ab System for and method of capturing application characteristics data from a computer system and modeling target system
US8307346B2 (en) 2006-06-09 2012-11-06 Oracle America, Inc. Atomic groups for debugging
US7895569B2 (en) 2006-08-30 2011-02-22 Research In Motion Limited System and method for implementing software breakpoints in an interpreter
CN100401267C (zh) 2006-09-01 2008-07-09 上海大学 微处理器的片上动态跟踪方法
CN100547562C (zh) 2006-10-18 2009-10-07 国际商业机器公司 自动生成可再现运行时问题的单元测试用例的方法和系统
US7992136B2 (en) 2006-10-18 2011-08-02 International Business Machines Corporation Method and apparatus for automatic application profiling
US8627335B2 (en) 2006-11-13 2014-01-07 Oracle America, Inc. Method and apparatus for data space profiling of applications across a network
CN101595457A (zh) 2006-12-06 2009-12-02 艾利森电话股份有限公司 负载平衡剖析
US7783867B2 (en) * 2007-02-01 2010-08-24 International Business Machines Corporation Controlling instruction execution in a processing environment
US8041901B2 (en) 2007-03-05 2011-10-18 Freescale Semiconductor, Inc. Performance monitoring device and method thereof
US7743279B2 (en) 2007-04-06 2010-06-22 Apple Inc. Program counter (PC) trace
WO2008122746A1 (en) 2007-04-10 2008-10-16 Cambridge Consultants Limited Data processing apparatus
US20090037887A1 (en) 2007-07-30 2009-02-05 Chavan Shasank K Compiler-inserted predicated tracing
US8127296B2 (en) 2007-09-06 2012-02-28 Dell Products L.P. Virtual machine migration between processors having VM migration registers controlled by firmware to modify the reporting of common processor feature sets to support the migration
US8453121B2 (en) 2007-10-25 2013-05-28 International Business Machines Corporation Managing the tracing of the execution of a computer program
US7962314B2 (en) 2007-12-18 2011-06-14 Global Foundries Inc. Mechanism for profiling program software running on a processor
US8141053B2 (en) 2008-01-04 2012-03-20 International Business Machines Corporation Call stack sampling using a virtual machine
US8090933B2 (en) 2008-02-12 2012-01-03 International Business Machines Corporation Methods computer program products and systems for unifying program event recording for branches and stores in the same dataflow
US7870438B2 (en) 2008-02-15 2011-01-11 International Business Machines Corporation Method, system and computer program product for sampling computer system performance data
US8312253B2 (en) 2008-02-22 2012-11-13 Freescale Semiconductor, Inc. Data processor device having trace capabilities and method
US7904460B2 (en) 2008-04-23 2011-03-08 Microsoft Corporation Determining computer information from processor properties
US8572577B2 (en) 2008-06-20 2013-10-29 International Business Machines Corporation Monitoring changes to data within a critical section of a threaded program
GB2461716A (en) 2008-07-09 2010-01-13 Advanced Risc Mach Ltd Monitoring circuitry for monitoring accesses to addressable locations in data processing apparatus that occur between the start and end events.
US9449314B2 (en) 2008-10-02 2016-09-20 International Business Machines Corporation Virtualization of a central processing unit measurement facility
US8307345B2 (en) 2008-11-04 2012-11-06 Ca, Inc. Intelligent engine for dynamic and rule based instrumentation of software
US8478948B2 (en) 2008-12-04 2013-07-02 Oracle America, Inc. Method and system for efficient tracing and profiling of memory accesses during program execution
US8527734B2 (en) 2009-01-23 2013-09-03 International Business Machines Corporation Administering registered virtual addresses in a hybrid computing environment including maintaining a watch list of currently registered virtual addresses by an operating system
JP5326708B2 (ja) 2009-03-18 2013-10-30 富士通株式会社 演算処理装置および演算処理装置の制御方法
US8694962B2 (en) 2009-04-30 2014-04-08 International Business Machines Corporation Aspect-oriented parallel programming language extensions
JP5411587B2 (ja) 2009-06-09 2014-02-12 トヨタ自動車株式会社 マルチスレッド実行装置、マルチスレッド実行方法
US8650562B2 (en) 2009-06-12 2014-02-11 International Business Machines Corporation Method and apparatus for scalable monitoring of virtual machine environments combining base virtual machine and single monitoring agent for measuring common characteristics and individual virtual machines measuring individualized characteristics
US8347001B2 (en) 2010-01-08 2013-01-01 International Business Machines Corporation Hardware support for software controlled fast multiplexing of performance counters
US9092253B2 (en) 2009-12-15 2015-07-28 Microsoft Technology Licensing, Llc Instrumentation of hardware assisted transactional memory system
US8316194B2 (en) 2009-12-15 2012-11-20 Intel Corporation Mechanisms to accelerate transactions using buffered stores
KR20110070468A (ko) 2009-12-18 2011-06-24 삼성전자주식회사 인스트루먼테이션 실행 장치 및 방법
US8301849B2 (en) 2009-12-23 2012-10-30 Intel Corporation Transactional memory in out-of-order processors with XABORT having immediate argument
US8453124B2 (en) 2009-12-23 2013-05-28 International Business Machines Corporation Collecting computer processor instrumentation data
US8782612B2 (en) 2010-05-11 2014-07-15 Ca, Inc. Failsafe mechanism for dynamic instrumentation of software using callbacks
US8473925B2 (en) 2010-05-11 2013-06-25 Ca, Inc. Conditional dynamic instrumentation of software in a specified transaction context
US8566800B2 (en) 2010-05-11 2013-10-22 Ca, Inc. Detection of method calls to streamline diagnosis of custom code through dynamic instrumentation
US8607200B2 (en) 2010-06-01 2013-12-10 Red Hat, Inc. Executing a web application at different stages in the application life cycle
GB2481385B (en) 2010-06-21 2018-08-15 Advanced Risc Mach Ltd Tracing speculatively executed instructions
US20120167057A1 (en) 2010-12-22 2012-06-28 Microsoft Corporation Dynamic instrumentation of software code
US9430275B2 (en) 2011-06-03 2016-08-30 Oracle International Corporation Synchronization between concurrent notifier and waiter transactions using transaction condition variables
US8707314B2 (en) 2011-12-16 2014-04-22 Advanced Micro Devices, Inc. Scheduling compute kernel workgroups to heterogeneous processors based on historical processor execution times and utilizations

Also Published As

Publication number Publication date
EP2825965A4 (en) 2015-04-15
CN104205064A (zh) 2014-12-10
EP2825965A1 (en) 2015-01-21
US20130247012A1 (en) 2013-09-19
CN104205064B (zh) 2016-12-14
JP2015515654A (ja) 2015-05-28
WO2013136726A1 (en) 2013-09-19
EP2825965B1 (en) 2023-01-18
US9442824B2 (en) 2016-09-13
US20130247011A1 (en) 2013-09-19
US9400736B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
JP6095682B2 (ja) プログラム・イベント記録イベントのランタイム計装イベントへの変換
JP6099060B2 (ja) 低特権状態からのランタイム・インストルメンテーション・ファシリティの動作の制御
JP6195572B2 (ja) ランタイム計装制御の状況の決定のためのコンピュータ・プログラム、方法、およびシステム
JP6058020B2 (ja) トランザクション実行モードでのランタイム・インスツルメンテーション・サンプリングを実現するためのコンピュータ・プログラム・プロダクト、方法、およびシステム(トランザクション実行モードでのランタイム・インスツルメンテーション・サンプリング)
JP6138142B2 (ja) 被管理ランタイムのためのハードウェア・ベース・ランタイム計装機構
JP6195571B2 (ja) 低特権状態からのランタイム・インストルメンテーション制御の変更
JP6153533B2 (ja) ランタイム・インストルメンテーション指向サンプリング
JP6058012B2 (ja) ランタイム・インスツルメンテーションを使用してプロセッサのプロセッサ特性情報をモニターするためのコンピュータ・プログラム・プロダクト、方法、およびシステム(プロセッサ特性のランタイム・インスツルメンテーション・モニタリング)
JP6153534B2 (ja) 命令オペレーション・コードによるランタイム計装間接サンプリング
JP6034393B2 (ja) アドレスによるランタイム・インスツルメンテーション間接サンプリングを実現するためのコンピュータ・プログラム・プロダクト、方法、およびシステム(アドレスによるランタイム・インスツルメンテーション間接サンプリング)
JP6058015B2 (ja) ランタイム・インスツルメンテーション放出(riemit)命令を実行するためのコンピュータ・プログラム・プロダクト、方法、およびコンピュータ・システム(ランタイム・インスツルメンテーション・コントロール放出命令)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170214

R150 Certificate of patent or registration of utility model

Ref document number: 6095682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150