JP6195572B2 - ランタイム計装制御の状況の決定のためのコンピュータ・プログラム、方法、およびシステム - Google Patents

Description

本発明は、一般にコンピューティング環境内での処理に関し、より具体的に言えば、ランタイム計装制御の状況の決定に関する。

コンピュータ・プロセッサは、プログラムまたは命令ストリームを、ますます複雑になる分岐予測および命令キャッシング論理を使用して実行する。これらのプロセスは、命令スループット、したがって処理性能を向上させるために導入されてきた。性能を向上させるための論理の導入は、特定のソフトウェア・アプリケーションがコンピュータ・プロセッサ上でどのように実行されるかを確実に予測することを困難にする。ソフトウェア開発プロセス中には、しばしば機能性と性能とのバランスが存在する。ソフトウェアは、ソフトウェアを実行している基礎となるハードウェアから、１つまたは複数レベルの抽象化で実行される。ハードウェアが仮想化される場合、追加層の抽象化が導入される。性能強化論理の導入および様々な層の抽象化に伴い、プログラムが実行している時に、ハードウェア・レベルで実際に何が発生しているかを完全に理解することは困難である。ソフトウェア開発者は、ソフトウェア・アプリケーションを最適化するために、この情報無しで、実行持続時間、メモリ使用率、スレッド数などの、より抽象的な方法を使用する。

「ＩＢＭ（Ｒ） ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ」Ｐｕｂｌｉｃａｔｉｏｎ Ｎｏ．ＳＡ２２−７８３２−０８、第９版、２０１０年８月

ハードウェア特有の情報が利用可能な場合、これは典型的には事後に開発者に提供され、また全体として、高レベルで、または、他のプログラムおよびオペレーティング・システムのアクティビティが混在して、あるいはそれらすべての状態で提供されるため、ソフトウェア・アプリケーションの効率および正確さに影響を及ぼす可能性のある問題の識別を困難にする。

実施形態は、ランタイム計装制御の状況を決定するための方法、システム、およびコンピュータ・プログラム製品を含む。状況は、ランタイム計装制御テスト（ＴＲＩＣ）命令を実行することによって決定される。ＴＲＩＣ命令は、スーパーバイザ状態（supervisor state）または低特権状態（lesser-privileged state）のいずれかで実行される。ＴＲＩＣ命令は、ランタイム計装制御が変更されたかどうかを判別する。ランタイム計装制御は、ランタイム計装制御特権ロード（ＬＲＩＣ）命令を使用して、初期値に設定される。ＴＲＩＣ命令はフェッチおよび実行される。ＴＲＩＣ命令が使用可能である場合、ランタイム計装制御によって設定された初期値が変更されているかどうかが判別される。ランタイム計装制御によって設定された初期値が変更されている場合、条件コードが第１の値に設定される。

追加の特徴および利点は、本発明の技法を介して実現される。本明細書では、本発明の他の実施形態および態様が詳細に説明され、特許請求された発明の一部とみなされる。本発明を利点および特徴と共により良く理解するために、説明および図面を参照されたい。

本発明とみなされる主題は、本明細書の終わりに特許請求の範囲で詳別に指摘され、明確に請求される。本発明の前述および他の特徴および利点は、添付の図面に関連して行われる以下の詳細な説明から明らかである。

実施形態における、例示のホスト・コンピュータ・システムを示す図である。 実施形態における、例示のエミュレーション・ホスト・コンピュータ・システムを示す図である。 実施形態における、例示のコンピュータ・システムを示す図である。 実施形態における、例示のコンピュータ・ネットワークを示す図である。 実施形態における、コンピュータ・システムの要素を示す図である。 実施形態における、コンピュータ・システムの要素を詳細に示す図である。 実施形態における、コンピュータ・システムの要素を詳細に示す図である。 実施形態における、コンピュータ・システムの要素を詳細に示す図である。 実施形態に従った、プロセッサのランタイム計装のためのシステムを示す概略図である。 実施形態における、ランタイム計装制御制御ブロック（ＲＩＣＣＢ）のロードおよび記憶のためのシステムを示す図である。 実施形態における、特権状態によって設定可能な制御を含むＲＩＣＣＢの一部を示す図である。 実施形態における、ランタイム命令制御テスト（ＴＲＩＣ）命令を示すプロセス・フロー図である。 追加の実施形態における、ランタイム命令制御テスト（ＴＲＩＣ）命令を示すプロセス・フロー図である。 実施形態における、ＲＩＣＣＢ制御ブロックの一部を示す図である。 実施形態に従った、報告グループを示す図である。 実施形態に従った、コンピュータ・プログラム製品を示す図である。

本発明の実施形態は、ランタイム計装テスト命令である。実施形態において、ランタイム計装制御（ＴＲＩＣ）命令は、ランタイム計装制御ロード命令（ＬＲＩＣ）によって最後のランタイム計装制御がロードされてから、ランタイム計装制御が変更されたかどうかを判別するためにランタイム計装制御によって使用される、条件コードを設定するために実行される。実施形態において、ランタイム計装制御は、ランタイム計装制御修正（ＭＲＩＣ）命令、または、使用可能化された実行中のランタイム計装によって実行された変更によって、変更される可能性がある。

図１は、実施形態におけるホスト・コンピュータ・システム５０の代表的な構成要素を示す。コンピュータ・システム内では、構成要素の他の配置構成も採用可能である。代表的なホスト・コンピュータ・システム５０は、メイン・ストア（コンピュータ・メモリ）２と通信する１つまたは複数のプロセッサ１、ならびに、他のコンピュータまたはＳＡＮなどと通信するためのストレージ・デバイス１１およびネットワーク１０へのＩ／Ｏインターフェースを備える。プロセッサ１は、アーキテクチャ命令セットおよびアーキテクチャ機能を有するアーキテクチャに準拠している。プロセッサ１は、プログラム・アドレス（仮想アドレス）をメモリ内の実アドレスに変換するための動的アドレス変換（ＤＡＴ）３を有することができる。ＤＡＴ３は、典型的には、変換をキャッシングするための変換索引バッファ（ＴＬＢ）７を含むため、コンピュータ・メモリ２のブロックへのその後のアクセスは、アドレス変換の遅延を必要としない。典型的には、キャッシュ９はコンピュータ・メモリ２とプロセッサ１との間で使用される。キャッシュ９は、複数のＣＰＵが使用可能な大型キャッシュ、および、大型キャッシュと各ＣＰＵとの間の小型で高速の（下位レベル）キャッシュを有する、階層とすることができる。いくつかの実施形態において、下位レベル・キャッシュは、命令フェッチおよびデータ・アクセスのための別々の下位レベル・キャッシュを提供するために分割される。実施形態において、命令は、命令フェッチ・ユニット４により、キャッシュ９を介してコンピュータ・メモリ２からフェッチされる。命令は、命令復号ユニット６内で復号され、（いくつかの実施形態では他の命令と共に）命令実行ユニット８にディスパッチされる。典型的には、たとえば算術実行ユニット、浮動小数点実行ユニット、および分岐命令実行ユニットなどの、いくつかの命令実行ユニット８が使用される。命令は、必要に応じて命令指定レジスタまたはコンピュータ・メモリ２からのオペランドにアクセスする、命令実行ユニット８によって実行される。オペランドがコンピュータ・メモリ２からアクセス（ロードまたは記憶）されるものである場合、ロード記憶ユニット５は、典型的には、実行中の命令の制御の下でアクセスを処理する。命令は、ハードウェア回路内または内部マイクロコード（ファームウェア）内で、あるいはその両方の組み合わせによって、実行することができる。

図２では、図１のホスト・コンピュータ・システム５０などのホスト・アーキテクチャのホスト・コンピュータ・システムをエミュレートする、エミュレーテッド・ホスト・コンピュータ・システム２１が示されている。エミュレーテッド・ホスト・コンピュータ・システム２１において、ホスト・プロセッサ（ＣＰＵ）１はエミュレーテッド・ホスト・プロセッサ（または仮想ホスト・プロセッサ）２９であり、ホスト・コンピュータ・システム５０のプロセッサ１とは異なるネイティブ命令セット・アーキテクチャを有する、ネイティブ・プロセッサ２７を備える。エミュレーテッド・ホスト・コンピュータ・システム２１は、ネイティブ・プロセッサ２７がアクセス可能なメモリ２２を有する。実施形態において、メモリ２２は、コンピュータ・メモリ２部分とエミュレーション・ルーチン・メモリ２３部分とに区分される。コンピュータ・メモリ２は、エミュレーテッド・ホスト・コンピュータ・システム２１のプログラムがホスト・コンピュータ・アーキテクチャに従って使用可能である。ネイティブ・プロセッサ２７は、エミュレーテッド・プロセッサ２９のそれではなく、エミュレーション・ルーチン・メモリ２３から取得されたネイティブ命令である、アーキテクチャのアーキテクチャ命令セットのネイティブ命令を実行し、アクセスされたホスト命令の機能をエミュレートするためのネイティブ命令実行ルーチンを決定するために、アクセスされたホスト命令を復号可能な、シーケンスおよびアクセス／復号ルーチンで取得された１つまたは複数の命令を使用することによって、コンピュータ・メモリ２内のプログラムから実行のためにホスト命令にアクセスすることができる。ホスト・コンピュータ・システム５０アーキテクチャ用に定義された他の機構は、たとえば汎用レジスタ、制御レジスタ、動的アドレス変換および入力／出力（Ｉ／Ｏ）サブシステム・サポート、ならびにプロセッサ・キャッシュなどの機構を含む、アーキテクチャ機構ルーチンによって、エミュレートすることができる。エミュレーション・ルーチンは、エミュレーション・ルーチンの性能を向上させるために、（汎用レジスタおよび仮想アドレスの動的変換などの）ネイティブ・プロセッサ２７において使用可能な機能も利用することができる。ホスト・コンピュータ・システム５０の機能をエミュレートする際にネイティブ・プロセッサ２７を支援するために、特別なハードウェアおよびオフロード・エンジンも提供可能である。

メインフレームにおいて、アーキテクチャ・マシン命令は、プログラマ、通常、現在は「Ｃ」プログラマによって、しばしばコンパイラ・アプリケーションを介して使用される。記憶媒体内に記憶されたこれらの命令は、本来ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ ＩＢＭ Ｓｅｒｖｅｒ内で、あるいは他のアーキテクチャを実行しているマシン内で、実行可能である。これらは、既存および将来のＩＢＭメインフレーム・サーバ内で、および他のＩＢＭマシン（たとえばｐＳｅｒｉｅｓ（Ｒ）ＳｅｒｖｅｒおよびｘＳｅｒｉｅｓ（Ｒ）Ｓｅｒｖｅｒ）上で、エミュレート可能である。これらは、ＩＢＭ（Ｒ）、Ｉｎｔｅｌ（Ｒ）、ＡＭＤ（ＴＭ）、Ｓｕｎ Ｍｉｃｒｏｓｙｓｔｅｍｓ、その他によって製造されたハードウェアを使用する、多様なマシン上でＬｉｎｕｘ（Ｒ）を実行するマシン内で実行可能である。そのハードウェア上でｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）の下で実行するのに加えて、Ｌｉｎｕｘならびに、Ｈｅｒｃｕｌｅｓ、ＵＭＸ、Ｆｕｎｄａｍｅｎｔａｌ Ｓｏｆｔｗａｒｅ，Ｉｎｃ．（ＦＳＩ）、またはＰｌａｔｆｏｒｍ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ．（ＰＳＩ）によるエミュレーションを使用するマシンが使用可能であり、一般に実行はエミュレーション・モードである。エミュレーション・モードの場合、エミュレーション・ソフトウェアは、エミュレーテッド・プロセッサのアーキテクチャをエミュレートするためにネイティブ・プロセッサによって実行される。

エミュレーテッド・ホスト・コンピュータ・システム２１の構成要素のうちの１つまたは複数は、「ＩＢＭ（Ｒ） ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ」Ｐｕｂｌｉｃａｔｉｏｎ Ｎｏ．ＳＡ２２−７８３２−０８、第９版、２０１０年８月で、より詳細に説明されている。ＩＢＭは、米国ニューヨーク州アーモンクにあるインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。本明細書で使用される他の名称は、インターナショナル・ビジネス・マシンズ・コーポレーションまたは他の会社の登録商標、商標、または製品名とすることが可能である。

ネイティブ・プロセッサ２７は、典型的には、エミュレーテッド・プロセッサのエミュレーションを実行するためのファームウェアまたはネイティブ・オペレーティング・システムのいずれかを含む、エミュレーション・ルーチン・メモリ２３に記憶されたエミュレーション・ソフトウェアを実行する。エミュレーション・ソフトウェアは、エミュレーテッド・プロセッサ・アーキテクチャの命令をフェッチおよび実行する責務を負う。エミュレーション・ソフトウェアは、命令境界を追跡するために、エミュレーテッド・プログラム・カウンタを維持する。エミュレーション・ソフトウェアは、一度に１つまたは複数のエミュレーテッド・マシン命令をフェッチし、この１つまたは複数のエミュレーテッド・マシン命令を、ネイティブ・プロセッサ２７による実行のために対応するネイティブ・マシン命令のグループに変換することができる。これらの変換された命令は、より高速の変換が実施できるように、キャッシュに入れることができる。エミュレーション・ソフトウェアは、エミュレーテッド・プロセッサ用に作成されたオペレーティング・システムおよびアプリケーションが正しく動作することを保証するために、エミュレーテッド・プロセッサ・アーキテクチャのアーキテクチャ規則を維持する。さらにエミュレーション・ソフトウェアは、エミュレーテッド・プロセッサ２９上で実行するように設計されたオペレーティング・システムまたはアプリケーション・プログラムが、エミュレーション・ソフトウェアを有するネイティブ・プロセッサ２７上で実行可能なように、制御レジスタ、汎用レジスタ、浮動小数点レジスタ、たとえばセグメント・テーブルおよびページ・テーブルを含む動的アドレス変換機能、割り込みメカニズム、コンテキスト交換メカニズム、時刻（ＴＯＤ）機構、ならびに、Ｉ／Ｏサブシステムへのアーキテクチャ・インターフェースを含むが、これらに限定されない、エミュレーテッド・プロセッサ・アーキテクチャによって識別される、リソースを提供する。

エミュレートされている特定の命令が復号され、個々の命令の機能を実行するためにサブルーチンが呼び出される。エミュレーテッド・プロセッサ２９の機能をエミュレートするエミュレーション・ソフトウェア機能は、たとえば「Ｃ」サブルーチンまたはドライバ、あるいは、好ましい実施形態の説明を理解した後に、当業者の範囲内であるような特定のハードウェアにドライバを提供する何らかの他の方法で実装される。

実施形態において、本発明は、ソフトウェア（時には、認可された内部コード、ファームウェア、マイクロコード、ミリコード、ピココードなどと呼ばれ、そのいずれも本発明に適合するものである）によって実施可能である。図１を参照すると、本発明を具体化するソフトウェア・プログラム・コードは、長期記憶媒体、ＣＤ−ＲＯＭドライバ、テープ・ドライバ、またはハード・ドライブなどの、記憶デバイス１１から、ホスト・コンピュータ・システム５０のＣＰＵ（中央処理ユニット）１としても知られるプロセッサによってアクセスされる。ソフトウェア・プログラム・コードは、ディスケット、ハード・ドライブ、またはＣＤ−ＲＯＭなどの、データ処理システムと共に使用するための様々な既知の媒体上のいずれかで具体化可能である。コードは、こうした媒体上で配布するか、あるいは、１つのコンピュータ・システムのコンピュータ・メモリ２またはストレージからネットワーク１０を介して他のコンピュータ・システムへと、こうした他のシステムのユーザが使用するために、ユーザに配布することができる。

別の方法として、プログラム・コードはコンピュータ・メモリ２内に具体化し、プロセッサ・バス（図示せず）を使用してプロセッサ１によってアクセスすることが可能である。こうしたプログラム・コードは、様々なコンピュータ構成要素および１つまたは複数のアプリケーション・プログラムの機能および対話を制御する、オペレーティング・システムを含む。プログラム・コードは、通常、記憶デバイス１１などの高密度媒体から、プロセッサ１による処理に使用可能なコンピュータ・メモリ２へ、ページングされる。物理媒体上のメモリ内でソフトウェア・プログラム・コードを具体化するため、または、ネットワークを介してソフトウェア・コードを配布するため、あるいはその両方の、技法および方法は、周知であるため、本明細書ではこれ以上考察しない。プログラム・コードは、作成され、有形媒体（電子メモリ・モジュール（ＲＡＭ）、フラッシュ・メモリ、コンパクト・ディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含むが、これらに限定されない）上に記憶された場合、しばしば「コンピュータ・プログラム製品」と呼ばれる。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。

図３は、内部で本発明が実施可能な代表的ワークステーションまたはサーバ・ハードウェア・システムを示す。図３のシステム１００は、オプションの周辺デバイスを含む、パーソナル・コンピュータ、ワークステーション、またはサーバなどの、代表的なベース・コンピュータ・システム１０１を備える。ベース・コンピュータ・システム１０１は、既知の技法に従って、ベース・コンピュータ・システム１０１の１つまたは複数のプロセッサ１０６と他の構成要素とを接続し、その間での通信を可能にするために使用される、１つまたは複数のプロセッサ１０６およびバス（図示せず）を含む。バスはプロセッサ１０６をメモリ１０５、および、たとえば、（たとえば磁気媒体、ＣＤ、ＤＶＤ、およびフラッシュ・メモリのいずれかを含む）ハード・ドライブまたはテープ・ドライブを含むことが可能な、長期記憶１０７に接続する。ベース・コンピュータ・システム１０１は、ユーザ・インターフェース・アダプタも含むことが可能であり、これは、バスを介して、１つまたは複数のプロセッサ１０６を、キーボード１０４、マウス１０３、プリンタ／スキャナ１１０、または、タッチ式スクリーン、デジタル式入力パッドなどの任意のユーザ・インターフェース・デバイスとすることが可能な他のインターフェース・デバイス、あるいはそれらすべてなどの、１つまたは複数のインターフェース・デバイスに接続する。バスは、１つまたは複数のプロセッサを、ディスプレイ・アダプタを介してＬＣＤスクリーンまたはモニタなどのディスプレイ・デバイス１０２にも接続する。

ベース・コンピュータ・システム１０１は、ネットワーク１０９との通信１０８が可能なネットワーク・アダプタを介して、他のコンピュータまたはコンピュータのネットワークと通信することができる。例示のネットワーク・アダプタは、通信チャネル、トークン・リング、イーサネット、またはモデムである。別の方法として、ベース・コンピュータ・システム１０１は、セルラ式デジタル・パケット・データ（ＣＤＰＤ）カードなどのワイヤレス・インターフェースを使用して、通信可能である。ベース・コンピュータ・システム１０１は、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）内のこうした他のコンピュータと関連付けることができるか、あるいは、ベース・コンピュータ・システム１０１は、他のコンピュータを備えるクライアント／サーバ配置構成におけるクライアントなどとすることができる。

図４は、内部で本発明が実施可能な、データ処理ネットワーク２００を示す。データ処理ネットワーク２００は、ワイヤレス・ネットワークおよびワイヤード・ネットワークなどの、複数の個別ネットワークを含むことが可能であり、そのそれぞれが、複数の個別ワークステーション２０１、２０２、２０３、２０４、または図３のベース・コンピュータ・システム１０１、あるいはそれらすべてを含むことが可能である。加えて、当業者であれば理解されるように、１つまたは複数のＬＡＮを含むことが可能であり、ＬＡＮはホスト・プロセッサに結合された複数のインテリジェント・ワークステーションを備えることができる。

プログラミング・コード１１１は、メモリ１０５内で具体化可能であり、プロセッサ・バスを使用してプロセッサ１０６によりアクセス可能である。こうしたプログラミング・コードは、様々なコンピュータ構成要素および１つまたは複数のアプリケーション・プログラム１１２の機能および対話を制御する、オペレーティング・システムを含む。プログラム・コードは、通常、長期記憶１０７から、プロセッサ１０６によって処理のために使用可能な高速メモリ１０５へとページングされる。物理媒体上のメモリ内でソフトウェア・プログラミング・コードを具体化するため、または、ネットワークを介してソフトウェア・コードを配布するため、あるいはその両方の、技法および方法は、周知であるため、本明細書ではこれ以上考察しない。プログラム・コードは、作成され、有形媒体（電子メモリ・モジュール（ＲＡＭ）、フラッシュ・メモリ、コンパクト・ディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含むが、これらに限定されない）上に記憶された場合、しばしば「コンピュータ・プログラム製品」と呼ばれる。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。

プロセッサが最も容易に使用可能な（通常は、プロセッサの他のキャッシュよりも高速かつ小型の）キャッシュは最下位（Ｌ１またはレベル１）キャッシュであり、メイン・ストア（メイン・メモリ）は最高位キャッシュ（３つのレベルが存在する場合はＬ３）である。最下位レベル・キャッシュは、しばしば、実行されることになるマシン命令を保持する命令キャッシュ（Ｉキャッシュ）およびデータ・オペランドを保持するデータ・キャッシュ（Ｄキャッシュ）に分割される。

さらに図４を参照すると、ネットワークは、データ・リポジトリにアクセス可能であり、ワークステーション２０５からの直接アクセスも可能である、ゲートウェイ・コンピュータ（クライアント・サーバ）２０６またはアプリケーション・サーバ（リモート・サーバ）２０８などの、メインフレーム・コンピュータまたはサーバも含むことができる。ゲートウェイ・コンピュータ２０６は、各ネットワーク２０７内への入口ポイントとして働く。ゲートウェイは、ネットワーキング・プロトコル間を接続する場合に必要である。ゲートウェイ・コンピュータ２０６は、好ましくは、通信リンクを用いて別のネットワーク（たとえばインターネット２０７）に結合することができる。ゲートウェイ・コンピュータ２０６は、通信リンクを使用して、１つまたは複数のワークステーション１０１、２０１、２０２、２０３、および２０４に調節結合することも可能である。ゲートウェイ・コンピュータは、インターナショナル・ビジネス・マシンズ・コーポレーションから入手可能なＩＢＭ ｅＳｅｒｖｅｒ（ＴＭ） ｚ９（Ｒ） Ｓｅｒｖｅｒを利用して実装可能である。

実施形態において、本発明を具体化するソフトウェア・プログラミング・コードは、図３の長期記憶１０７などの長期記憶媒体から、ベース・コンピュータ・システム１０１のプロセッサ１０６によってアクセスされる。ソフトウェア・プログラミング・コードは、ディスケット、ハード・ドライブ、またはＣＤ−ＲＯＭなどのデータ処理システムと共に使用するための、様々な既知の媒体のいずれかの上に具体化可能である。コードは、こうした媒体上で配布するか、あるいは、１つのコンピュータ・システムのメモリまたはストレージからネットワークを介して他のコンピュータ・システムへと、こうした他のシステムのユーザが使用するために、ユーザ２１０および２１１に配布することができる。

図５を参照すると、プロセッサ１０６に関する例示のプロセッサ実施形態が示されている。プロセッサ１０６の性能を向上させるために、１つまたは複数レベルのキャッシュ３０３がメモリ・ブロックをバッファリングするために使用される。キャッシュ３０３は、使用される可能性があるメモリ・データのキャッシュ・ラインを保持する高速バッファである。典型的なキャッシュ・ラインは６４、１２８、または２５６バイトのメモリ・データである。実施形態において、データをキャッシュに入れる以外に命令をキャッシュに入れるために、別々のキャッシュが使用される。キャッシュ・コヒーレンス（メモリおよびキャッシュ内のラインのコピーの同期化）は、しばしば、当分野で周知の様々な「スヌープ」アルゴリズムによって提供される。プロセッサ・システムのメモリ１０５などのメイン・ストレージは、しばしばキャッシュと呼ばれる。４レベルのキャッシュ３０３を有するプロセッサ・システムにおいて、メモリ１０５は、典型的にはより高速であり、コンピュータ・システムが使用できる不揮発性記憶（ＤＡＳＤ、テープなど）の一部のみを保持するため、時折、レベル５（Ｌ５）キャッシュと呼ばれる。メモリ１０５は、オペレーティング・システムによってメモリ１０５の内外でページングされたデータのページを「キャッシュに入れる」。

プログラム・カウンタ（命令カウンタ）３１１は、実行されることになる現行命令のアドレスを追跡する。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅプロセッサにおけるプログラム・カウンタは６４ビットであり、アドレス指定制限に先立ち、サポートを３１または２４ビットに切り詰めることができる。プログラム・カウンタは、コンテキスト切り替えの間持続するように、典型的にはコンピュータのプログラム状況ワード（ＰＳＷ）で具体化される。したがって、プログラム・カウンタ値を有する進行中のプログラムは、たとえばオペレーティング・システムによって割り込まれる可能性がある（すなわち、現行のコンテキストは、プログラム環境からオペレーティング・システム環境へと切り替わる）。オペレーティング・システムがアクティブでない間、プログラムのＰＳＷはプログラム・カウンタ値を維持し、オペレーティング・システムが実行している間、オペレーティング・システムの（ＰＳＷの）プログラム・カウンタが使用される。実施形態において、プログラム・カウンタは、現行命令のバイト数に等しい数ずつ増分される。縮小命令セット・コンピューティング（ＲＩＳＣ）命令は典型的には固定長であり、複数命令セット・コンピューティング（ＣＩＳＣ）命令は典型的には可変長である。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの命令は、２、４、または６バイト長さを有するＣＩＳＣ命令である。プログラム・カウンタ３１１は、たとえばコンテキスト切り替え動作、または分岐命令の分岐実行動作のいずれかによって修正される。コンテキスト切り替え動作において、現行のプログラム・カウンタ値は、実行されているプログラムに関する他の状態情報（条件コードなど）と共にＰＳＷに保存され、実行されることになる新しいプログラム・モジュールの命令を指示する新しいプログラム・カウンタ値がロードされる。プログラムの意思決定またはプログラム内のループを許可するために、分岐命令の結果をプログラム・カウンタ３１１内にロードすることによって、分岐実行動作が実行される。

実施形態において、プロセッサ１０６の代わりに命令をフェッチするために、命令フェッチ・ユニット３０５が使用される。命令フェッチ・ユニット３０５は、「次の順序命令」、分岐実行命令のターゲット命令、または、コンテキスト切り替えに続くプログラムの第１の命令の、いずれかをフェッチする。実施形態において、命令フェッチ・ユニット３０５は、プリフェッチされた命令が使用される可能性に基づいて、命令を投機的にプリフェッチするためのプリフェッチ技法を使用する。たとえば命令フェッチ・ユニット３０５は、次の順序命令および他の順序命令の追加バイトを含む、１６バイトの命令をフェッチすることができる。

フェッチされた命令は、その後、プロセッサ１０６によって実行される。実施形態において、フェッチされた命令は、命令フェッチ・ユニット３０５の復号／ディスパッチ・ユニット３０６に渡される。復号／ディスパッチ・ユニット３０６は命令を復号し、復号された命令に関する情報を、適切な実行ユニット３０７、３０８、または３１０、あるいはそれらすべてに転送する。実行ユニット３０７は、復号された算術命令に関する情報を命令フェッチ・ユニット３０５から受信し、命令のオペレーション・コード（オペコード）に従って、算術演算をオペランドに対して実行することになる。オペランドは、メモリ１０５、アーキテクチャ・レジスタ３０９、または、実行されている命令の即値フィールドのいずれかから、実行ユニット３０７に提供される。実行の結果は、記憶される場合、メモリ１０５、アーキテクチャ・レジスタ３０９、または（制御レジスタ、ＰＳＷレジスタなどの）他のマシン・ハードウェア内のいずれかに記憶される。

プロセッサ１０６は、典型的には、命令の機能を実行するための１つまたは複数の実行ユニット３０７、３０８、および３１０を有する。図６を参照すると、実行ユニット３０７は、インターフェース論理４０７を介して、アーキテクチャ・レジスタ３０９、復号／ディスパッチ・ユニット３０６、ロード／ストア・ユニット３１０、およびその他のプロセッサ・ユニット４０１と通信することができる。実行ユニット３０７は、算術論理ユニット（ＡＬＵ）４０２が動作することになる情報を保持するためのいくつかのレジスタ回路４０３、４０４、および４０５を使用することができる。ＡＬＵ４０２は、加算、減算、乗算、および除算などの算術演算、ならびに、ＡＮＤ、ＯＲ、および排他的ＯＲ（ＸＯＲ）などの論理関数、回転、およびシフトを実行する。実施形態において、ＡＬＵは、設計に依存する特殊動作をサポートする。他の回路は、たとえば条件コードおよび回復サポート論理を含む、他のアーキテクチャ機構４０８を提供することができる。典型的には、ＡＬＵ動作の結果は、結果を様々な他の処理機能に転送することが可能な、出力レジスタ回路４０６内に保持される。他の実施形態ではプロセッサ・ユニットの多くの配置構成が存在し、本説明は、一実施形態の代表的な理解を与えることのみが意図される。

たとえばＡＤＤ命令は、算術機能および論理機能を有する実行ユニット３０７内で実行されることになるが、たとえば浮動小数点命令は、特殊浮動小数点機能を有する浮動小数点実行ユニット（図示せず）内で実行されることになる。好ましくは、実行ユニットは、オペランドに対してオペコード定義機能を実行することによって、命令によって識別されたオペランドに対して動作する。たとえばＡＤＤ命令は、命令のレジスタ・フィールドによって識別された２つのアーキテクチャ・レジスタ３０９内で見つけられたオペランドに対して、実行ユニット３０７によって実行可能である。

実行ユニット３０７は、２つのオペランドに対して算術的加算を実行し、その結果を第３のオペランドに記憶し、第３のオペランドは第３のレジスタまたは２つのソース・レジスタのうちの１つとすることができる。実行ユニット３０７は、好ましくは、シフト、回転、ＯＲ、およびＳＯＲ等の様々な論理関数、ならびに、加算、減算、乗算、除算のうちのいずれかを含む様々な代数関数を実行することが可能な、算術論理ユニット（ＡＬＵ）４０２を使用する。ＡＬＵ４０２のいくつかはスカラー演算用に、いくつかは浮動小数点用に設計される。実施形態において、データは、アーキテクチャに応じてビッグ・エンディアン（最下位バイトが最高位バイト・アドレスにある）またはリトル・エンディアン（最下位バイトが最下位バイト・アドレスにある）とすることができる。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅはビッグ・エンディアンである。符号付きフィールドは、アーキテクチャに応じて、符号および大きさ、１の補数、または２の補数とすることができる。２の補数における負の値または正の値のいずれかがＡＬＵ内での加算のみを必要とするため、２の補数は、ＡＬＵは減算機能を設計する必要がないという点で有利である。数は一般に省略して記述され、１２ビット・フィールドは４０９６バイト・ブロックのアドレスを定義し、一般に、たとえば４Ｋバイト（キロバイト）ブロックとして記述される。

図７を参照すると、分岐命令を実行するための分岐命令情報は、典型的には、他の条件付き演算が完了する前に分岐の結果を予測するために分岐履歴テーブル４３２などの分岐予測アルゴリズムを採用する、分岐ユニット３０８に送信される。現行の分岐命令のターゲットはフェッチされ、条件付き演算が完了する前に投機的に実行されることになる。条件付き演算が完了すると、投機的に実行された分岐命令は、条件付き演算の条件および推測された結果に基づいて完了または廃棄される。典型的な分岐命令は条件コードをテストし、条件コードが分岐命令の分岐要件に合致した場合、ターゲット・アドレスへと分岐することが可能であり、ターゲット・アドレスは、たとえば命令のレジスタ・フィールドまたは即値フィールド内でみつかったものを含むいくつかの数に基づいて、計算することができる。実施形態において、分岐ユニット３０８は、複数の入力レジスタ回路４２７、４２８、および４２９ならびに出力レジスタ回路４３０を有する、ＡＬＵ４２６を使用することができる。分岐ユニット３０８は、たとえば汎用レジスタ、復号／ディスパッチ・ユニット３０６、または他の回路４２５と通信可能である。

命令のグループの実行は、たとえば、オペレーティング・システムによって開始されたコンテキスト切り替え、コンテキスト切り替えを生じさせるプログラム例外またはエラー、コンテキスト切り替えを生じさせるＩ／Ｏ割り込み信号、あるいは、（マルチスレッド環境内での）複数のプログラムのマルチスレッド・アクティビティを含む、様々な理由で割り込み可能である。実施形態において、コンテキスト切り替え動作は、現在実行中のプログラムに関する状態情報を保存し、呼び出される別のプログラムに関する状態情報をロードする。状態情報は、たとえばハードウェア・レジスタまたはメモリ内に保存可能である。状態情報は、実行されることになる次の命令を指示するプログラム・カウンタ値、条件コード、メモリ変換情報、およびアーキテクチャ・レジスタ・コンテンツを含む。コンテキスト切り替えアクティビティは、ハードウェア回路、アプリケーション・プログラム、オペレーティング・システム・プログラム、またはファームウェア・コード（マイクロコード、ピココード、または認可された内部コード（ＬＩＣ））の単独で、あるいはそれらの組み合わせによって、実施可能である。

プロセッサは、命令定義方法に従ってオペランドにアクセスする。命令は、命令の一部の値を使用する即値オペランドを提供し、汎用レジスタまたは特定用途向けレジスタ（たとえば浮動小数点レジスタ）のいずれかを明示的に指示する、１つまたは複数のレジスタ・フィールドを提供することができる。命令は、オペコード・フィールドによってオペランドとして識別された暗黙レジスタを使用することができる。命令は、オペランド用のメモリ位置を使用することができる。オペランドのメモリ位置は、命令が、オペランドのアドレスをメモリ内に提供するためにまとめて追加される、基本レジスタ、インデックス・レジスタ、および即値フィールド（変位フィールド）を定義する、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅの長期変位機構によって例示されるような、レジスタ、即値フィールド、またはレジスタと即値フィールドとの組み合わせによって、提供可能である。本明細書において、位置とは、特に指定がない限り、メイン・メモリ（メイン・ストレージ）内の位置を示唆する。

図８を参照すると、プロセッサはロード／ストア・ユニット３１０を使用してストレージにアクセスする。ロード／ストア・ユニット３１０は、キャッシュ／メモリ・インターフェースを介してメモリ内のターゲット・オペランドのアドレスを取得すること、および、アーキテクチャ・レジスタ３０９または別のメモリ位置内にオペランドをロードすることによって、ロード動作を実行することが可能であるか、あるいは、メモリ内のターゲット・オペランドのアドレスを取得すること、および、アーキテクチャ・レジスタ３０９または別のメモリ位置から取得されたデータをメモリ内のターゲット・オペランド位置に記憶することによって、記憶動作を実行することが可能である。ロード／ストア・ユニット３１０は投機的であり、命令シーケンスに対して順序外れなシーケンスでメモリにアクセスすることが可能であるが、ロード／ストア・ユニット３１０は、命令が順序通りに実行されたような外観を、プログラムに対して維持する。ロード／ストア・ユニット３１０は、アーキテクチャ・レジスタ３０９、復号／ディスパッチ・ユニット３０６、キャッシュ／メモリ・インターフェース、またはその他の要素４５５と通信可能であり、ストレージ・アドレスを計算するため、および動作を順序通りに維持するためにパイプライン・シーケンシングを提供するための、様々なレジスタ回路、ＡＬＵ４５８、および制御論理４６３を備える。いくつかの動作は順序外れの可能性があるが、ロード／ストア・ユニットは、当分野で周知のように、順序外れ動作が順序通りに実行されたようにプログラムに対して見せるための機能を提供する。

好ましくは、アプリケーション・プログラムが「見る」アドレスは、しばしば仮想アドレスと呼ばれる。仮想アドレスは、時には「論理アドレス」および「有効アドレス」と呼ばれる。これらの仮想アドレスは、オフセット値での仮想アドレスのプレフィクシング、１つまたは複数の変換テーブルを介した仮想アドレスの変換を含むが、これらに限定されない、図５のＤＡＴ３１２などの様々なＤＡＴ技術のうちの１つによって、物理メモリ位置にリダイレクトされるという点で、仮想であり、変換テーブルは好ましくは少なくともセグメント・テーブルおよびページ・テーブルを単独または組み合わせで含み、セグメント・テーブルはページ・テーブルを指示するエントリを有する。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅでは、領域第１テーブル、領域第２テーブル、領域第３テーブル、セグメント・テーブル、およびオプション・ページ・テーブルを含む、変換の階層が提供される。アドレス変換の性能は、しばしば、仮想アドレスを関連付けられた物理メモリ位置にマッピングするエントリを含む、変換索引バッファ（ＴＬＢ）を使用することによって向上する。エントリは、ＤＡＴ３１２が変換テーブルを使用して仮想アドレスを変換するときに作成される。仮想アドレスのその後の使用では、低速の順次変換テーブル・アドレスではなく、高速ＴＬＢのエントリを使用することができる。ＴＬＢコンテンツは、最長時間未使用（ＬＲＵ）を含む、様々な変位アルゴリズムによって管理可能である。

プロセッサ１０６がマルチプロセッサ・システムのプロセッサである場合、各プロセッサは、コヒーレンシのために連動されたＩ／Ｏ、キャッシュ、ＴＬＢ、およびメモリなどの共有リソースを維持する責務を有する。実施形態において、「スヌープ」技術はキャッシュ・コヒーレンシを維持する際に使用されることになる。スヌープ環境では、各キャッシュ・ラインは、共有を容易にするために、共有状態、排他的状態、変更済み状態、無効状態などのうちのいずれか１つであるものとしてマーク付けすることができる。

図５のＩ／Ｏユニット３０４は、たとえばテープ、ディスク、プリンタ、ディスプレイ、およびネットワークを含む周辺デバイスに接続するための手段を、プロセッサ１０６に提供する。Ｉ／Ｏユニット３０４は、しばしば、ソフトウェア・ドライバによってコンピュータ・プログラムに提示される。ＩＢＭからのｚ／Ｓｅｒｉｅｓなどのメインフレームにおいて、チャネル・アダプタおよびオープン・システム・アダプタは、オペレーティング・システムと周辺デバイスとの間に通信を提供する、メインフレームのＩ／Ｏユニットである。

計装データは、プロセッサ１０６の動作に関するデータである。実施形態において、計装データおよび他のシステム・レベル・メトリクスへのアクセスは、制限されるかまたは使用不可の場合がある。コンピュータ・プロセッサは、特権状態および低特権状態の下で動作する。特権状態では、プログラムは、特権動作を介したすべてのシステム・リソースへのアクセス（たとえばすべての制御レジスタおよびスーパーバイザ・メモリ・スペースへのアクセス）が可能である。特権状態は特権モードまたはスーパーバイザ・モードとも呼ばれる。コンピュータ・プロセッサ上で実行するオペレーティング・システムは、特権状態での動作が可能である。たとえば、低特権状態で実行するアプリケーション・プログラムは、制御レジスタへのアクセスが制限されるかアクセスできない可能性があり、オペレーティング・システムによってアプリケーション・プログラムに割り当てられたユーザ・メモリ・スペースのみにアクセスできる可能性がある。低特権状態は、典型的には、オペレーティング・システムの制御の下で実行されるアプリケーション・プログラムに割り当てられ、低特権状態ではいかなる特権動作も実行できない。低特権状態は、問題状態、問題モード、またはユーザ・モードとも呼ばれる。

低特権状態で実行しているプログラムへの書き込みが受け入れられない、こうした制限されたリソースの１つが、プログラム状況ワード（ＰＳＷ）である。ＰＳＷは、実行されることになる次の命令のプログラム・カウンタ、分岐命令によって使用可能な条件コード・フィールド、計装が使用可能か使用不能かを示すための計装制御フィールド、ならびに、命令順序付けを制御するため、およびプログラムに割り当てられた特権状態を含むコンピュータ・プロセッサの状態を決定するために使用される他の情報を、含むことができる。マルチスレッド処理環境では、複数のプログラムが、使用可能なコンピュータ・プロセッサ容量を共有するか、またはタイム・スライスする。それぞれのプログラムが、関連付けられたＰＳＷ、プログラムに割り当てられたメイン・ストレージにアクセスするためのアドレス変換テーブルの起点アドレス、汎用レジスタの現行値、制御レジスタ、浮動小数点レジスタのセット、などを含む、コンテキスト情報を有する。コンピュータ・プロセッサは、コンピュータ・プロセッサの、例外条件および外部刺激に応答した他のプログラムへの迅速なコンテキスト切り替えを可能にする、割り込み機能を有する。割り込みが発生した場合、コンピュータ・プロセッサは、特定クラスの割り込みのために、旧ＰＳＷ位置と呼ばれる割り当てられたストレージ位置内に現行ＰＳＷを配置する。コンピュータ・プロセッサは、第２の割り当てられたストレージ位置から新しいＰＳＷをフェッチする。この新しいコンテキストは、実行されることになる次のプログラムを決定する。実施形態において、これらのストレージ位置は、コンピュータ・プロセッサがアクセス可能なメモリ位置内に位置決めされる。コンピュータ・プロセッサが割り込み処理を完了した場合、割り込みを処理するプログラムは、旧ＰＳＷを含む旧コンテキストを再ロードし、割り込まれたプログラムが続行できるように、これを再度現行ＰＳＷとする。

ＰＳＷのフィールドは、明示的（たとえば、命令実行がＰＳＷビットの一部を読み取る場合）または暗黙的（たとえば、命令フェッチング、オペランド・フェッチング、アドレス生成計算、アドレス生成ソースなどの場合）のいずれかで、参照可能である。明示的参照は、一般に、実行時に実行されるが、暗黙的参照は、一般に、命令実行中（すなわち、命令フェッチ、命令復号、実行時、および完了時）に異なる段階のパイプラインで実行される。ＰＳＷ内の個々のフィールドは、互いに独立に参照または更新することができる。

実施形態において、コンテキストを操作することにより、オペレーティング・システムは、コンピュータ・プロセッサによるランタイム計装の使用可能化を含む、コンピュータ処理リソースを制御する。ランタイム計装は、オペレーティング・システムの実行中に、ならびにオペレーティング・システムによって実行される任意のソフトウェア・アプリケーションによって、使用可能化または使用不能化することができる。ランタイム計装の使用可能化／使用不能化状態は、プログラムに関連付けられたＰＳＷでのコンテキスト情報として保存される。

ランタイム計装（ＲＩ）機構は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅを実装しているモデル上に組み込むことができる。ＲＩ機構がインストールされ、使用可能化された場合、データは、プログラム実行中にＣＰＵ内の１つまたは複数の収集バッファ内に集められる。記憶された情報の各単位が報告グループと呼ばれる。報告グループのコンテンツは、そのコンテンツがプログラム実行中にＣＰＵによって認識されるイベントを表す、複数の記録からなる。

ランタイム計装機構が構成内にインストールされた場合、ＰＳＷフィールド（ＲＩビット）はランタイム計装を使用可能にする。ランタイム計装制御の妥当性は、ＲＩビットをオンにする機能を決定するが、ＲＩが１の場合、ＣＰＵ制御は有効であり、ランタイム計装は使用可能である。ランタイム計装機構は、ランタイム計装制御ロード、ランタイム計装制御修正、ランタイム計装エミット、ランタイム計装ネクスト、ランタイム計装オフ、ランタイム計装オン、ランタイム計装制御ストア、ランタイム計装制御テストの、命令を含むことができる。

ランタイム計装制御ロード（ＬＲＩＣ）命令は、ランタイム計装を管理するランタイム計装制御を初期化する。ランタイム計装制御修正（ＭＲＩＣ）は、最初にＬＲＩＣによって確立されたランタイム計装制御のすべてまたはサブセットを修正する。ランタイム計装エミット（ＲＩＥＭＩＴ）命令は、汎用レジスタの値を収集バッファ内に記憶することによって、これを収集する。ランタイム計装ネクスト（ＲＩＮＥＸＴ）命令は、ＲＩＮＥＸＴ後に、次の順次命令（ＮＳＩ）の有向サンプリング（directed sampling）を実行する。ランタイム計装オフ（ＲＩＯＦＦ）命令は、ランタイム計装を使用不能にする。ランタイム計装音（ＲＩＯＮ）命令は、ランタイム計装を使用可能にする。ランタイム計装制御ストア（ＳＴＲＩＣ）命令は、ランタイム計装制御の現行値を指定されたストレージ位置に配置する。ランタイム計装制御テスト（ＴＲＩＣ）命令は、ランタイム計装制御を検査する。有効である場合、制御状態変更インジケータが設定される。

ランタイム計装機構は、測定警報外部割り込みを保留にさせるための機能を含む。ランタイム計測によって収集され、プログラム・バッファに報告される情報の一部は、モデル依存であるため、定義されない。ランタイム計測機構によって提供されるサンプルおよびデータは、性能特徴の統計的推定を対象とし、ほぼ正確であり、反復可能でない場合がある。たとえば、サンプリング・モードに関係なく、例外を発生させるかまたはあるシステムに関連付けられているサンプル命令が、結果として報告グループの記憶を生じさせることになるかどうか、および、記憶される場合、ランタイム計装データ内に含められたモデル依存データが影響を受けるかどうかは、予測不可能である。

収集バッファは、そのコンテンツがプログラム実行中にプロセッサによって認識されたイベントに関して報告する、記録のセットをキャプチャするために使用される。その例は、１つまたは複数の分岐実行、トランザクション実行中止イベント、およびＲＩＥＭＩＴ命令のオペランドなどである。ＲＩＥＭＩＴ命令の実行は、汎用レジスタの値を収集バッファ内に記憶することによって、これを収集する。追加のデータは、命令データ・バッファなどの他のバッファ内に収集または記憶あるいはその両方が可能である。

報告は、報告制御を対象とする。サンプル命令が識別された場合、各報告制御は対応する条件のチェックを可能にする。対応する条件が存在する場合、報告グループが形成および記憶される。いかなる報告制御も使用可能でないか、または、使用可能化された報告制御に対して対応する条件が存在しない場合、報告グループは記憶されない。サンプル命令に関して報告されるデータは、命令データ・バッファおよび他のモデル依存ソースから獲得され、その後、報告グループの１つまたは複数の記録のコンテンツを作成するために使用され、そうした記録の１つが命令記録である。

報告グループ・ストア内にキャプチャ可能な記録タイプは、フィラー、特別、開始、タイムスタンプ、命令、エミット、ＴＸ中止、呼び出し、戻り、および転送を含む。フィラー記録は、収集バッファ内の有効な記録数が現行の報告グループ・サイズの報告グループを満たすには不十分である場合に、報告グループ内で使用される。特別記録は、報告グループの特別セクションで使用可能である。開始記録は、第１の報告グループの第１の記録である。タイムスタンプ記録は、第１の報告グループ以外のあらゆる報告グループの記録０として記憶される。命令記録は、報告グループがサンプル命令に対して報告グループの最終レコードとして記憶される場合に作成される。エミット記録は、ＲＩＥＭＩＴ命令の正常な実行によって作成される。トランザクション実行（ＴＸ）モード中止記録は、暗黙的中止またはトランザクション中止命令の実行のいずれかによって作成される。呼び出し記録は、呼び出しタイプ分岐命令として分類される分岐命令の実行によって作成される。戻り記録は、戻り命令として分類される戻りタイプ分岐命令の実行によって作成される。転送記録は、ある条件コード基準を満たす分岐命令の実行によって作成される。

図９は、実施形態において実装可能なプロセッサのランタイム計装用のシステムを示す概略図である。実施形態において、システム５００は、図１のプロセッサ１０６などの中央処理ユニット（ＣＰＵ）を含む。実施形態において、プロセッサ１０６は単一プロセッサである。代替実施形態において、プロセッサ１０６はマルチコア・プロセッサの単一処理コアである。実施形態において、プロセッサ１０６は可変速度で動作可能である。

実施形態において、プロセッサ１０６はレジスタ５１０をさらに含む。レジスタ５１０は、プロセッサ１０６による使用のためにデータのワードを記録可能なハードウェア・レジスタである。レジスタ５１０は、プロセッサ１０６によってアクセス可能なデータのビットを記憶するための１つまたは複数のラッチを含む。レジスタ５１０は、たとえば、汎用レジスタおよび制御レジスタを含むことができる。プロセッサ１０６は、さらに、レジスタ５１０と通信している計装モジュール５０６を含む。計装モジュール５０６は、プロセッサ１０６の計装を制御する。計装モジュール５０６は、１つまたは複数の実行分岐のうちの実行経路、トランザクション実行中止イベント、様々なランタイム・オペランド、タイムスタンプ情報などの、計装データを、プロセッサ１０６から直接収集するように構成される。計装モジュール５０６は、プロセッサ１０６から計装データを収集し、収集バッファ５０８内に計装データを記憶する。実施形態において、収集バッファ５０８は計装モジュール５０６から受信するデータを収集する循環バッファであり、循環バッファが満たされた場合、最も古いデータを新しいデータで上書きする。

プロセッサ１０６は１つまたは複数のオペレーティング・システム５１６および１つまたは複数のアプリケーション５１８を実行する。１つまたは複数のオペレーティング・システム５１６および１つまたは複数のアプリケーション５１８は、ハード・ドライブ、ＣＤ／ＲＯＭ、フラッシュ・メモリなどのストレージ５２０内に記憶され、必要に応じてストレージ５２０からランタイム・メモリ５０４内へロードされる、ページと呼ばれる、現在実行しているオペレーティング・システムまたはアプリケーションあるいはその両方の１つまたは複数のアクティブな部分を記憶するために予約された、ランタイム・メモリ５０４領域内のメイン・メモリ５１４にロードされる。実施形態において、それぞれのオペレーティング・システムは、ハイパーバイザ（図示せず）によって管理され、プロセッサ１０６によって実行される、仮想マシンとして実行する。

実施形態において、プロセッサ１０６は、メイン・メモリ５１４から現在実行しているオペレーティング・システムまたはアプリケーションのために、レジスタ５１０内のＰＳＷ５１２を、メイン・メモリ５１４内のＰＳＷデータ５１２からロードし、１つまたは複数のプロセッサ設定をたとえばレジスタ５１０内に設定する。実施形態において、レジスタ５１０内のＰＳＷは、計装モジュール５０６を使用可能化および制御するための１つまたは複数のビットを含む。

１つまたは複数のアプリケーション５１８は、特定のオペレーティング・システム上で実行するようにコンパイルされたソフトウェア・アプリケーション、インタプリタ上で実行する解釈済みコード（例えばＪａｖａ（ＴＭ））、または、オペレーティング・システム・サポート・スレッド（たとえばプロセス管理、デーモンなど）を含む。１つまたは複数のオペレーティング・システム５１６または１つまたは複数のアプリケーション５１８あるいはその両方のそれぞれは、計装データの収集を開始または終了するために、計装モジュール５０６をトリガするための命令を実行することができる。

実施形態において、１つまたは複数のアプリケーション５１８のうちの１つは、サンプル命令であるように決定された命令を実行し、それによって、サンプル命令の実行の完了時にサンプル・ポイントを作成し、その後、計装モジュール５０６に、アプリケーションの収集したデータを、収集バッファ５０８からアプリケーションがアクセス可能なメイン・メモリ５１４内のプログラム・バッファ５２２へと移動させる。メイン・メモリ５１４は、当分野で知られた任意のアドレス指定可能メモリとすることができる。実施形態において、メイン・メモリ５１４は、時にはキャッシュと呼ばれる、高速アクセス・バッファ・ストレージを含むことができる。各ＣＰＵは関連付けられたキャッシュを有することができる。追加の実施形態において、メイン・メモリ５１４は動的ランダム・アクセス・メモリ（ＤＲＡＭ）である。さらに他の実施形態において、メイン・メモリは、アプリケーションによるアクセス可能な、コンピュータ・ハード・ドライブ、またはフラッシュ・メモリなどの、ストレージ・デバイスである。

図１０は、実施形態において、ランタイム計装制御制御ブロック（ＲＩＣＣＢ）のロードおよび記憶のためのシステムを示す。実施形態において、プロセッサ１０６の計装モジュール５０６は、たとえばＬＲＩＣ命令を使用してＲＩＣＣＢ６０２をロードする。ＲＩＣＣＢ６０２は、ランタイム計装制御を構成するための制御を含む。計装モジュール５０６は、メイン・メモリ５１４からＲＩＣＣＢ６０２をロードし、ＲＩＣＣＢ制御値をレジスタ５１０内の適切な位置に設定する。実施形態において、ＲＩＣＣＢ６０２のすべてまたはサブセットは、ＭＲＩＣ命令により、低特権状態プログラムによってロード可能である。ＲＩＣＣＢ６０２がロードされると、プロセッサ１０６は標準的に命令を実行する。プロセッサ１０６が命令を実行すると、計装モジュール５０６またはプロセッサ１０６あるいはその両方は、プロセッサ内の制御設定を修正するため、プロセッサ制御はメイン・メモリ５１４内のＲＩＣＣＢ６０２と同期しなくなる。

実施形態において、ランタイム計装制御が修正された場合、ランタイム計装制御が修正されたことを示すように、制御内のＡビットは１に設定される。追加の実施形態において、ＭＲＩＣ命令が正常に実行された場合、Ａビットは１に設定される。実施形態において、ＬＲＩＣ命令の正常な実行によってのみ、Ａビットは０に設定される。

実施形態において、プロセッサ１０６がコンテキストを変更した場合、以下でより詳細に説明するように、ランタイム命令は、ＴＲＩＣ命令になるように設定された条件コードに基づいてＲＩＣＣＢ６０２にコピーされる。

図１１は、実施形態において特権状態によって設定可能な制御を含む、ランタイム計装制御制御ブロック（ＲＩＣＣＢ）の一部を示す。制御ブロック部分７００は、図１１を参照しながら説明する以外の追加の値を含むことができる。制御ブロック部分７００に対する修正は、ＬＲＩＣ命令によって実行することができる。

制御ブロック部分は、妥当性ビット７０２（Ｖビット）を含む。妥当性ビット７０２は、プロセッサ内のランタイム計装制御のセットがＬＲＩＣ命令によって以前に設定された場合、その妥当性を示す。

制御ブロックは、低特権状態プログラムがＭＲＩＣ命令を実行できるかどうかを判別するために使用される、Ｓビット７０４も含む。Ｋビット７０６は、低特権状態プログラムが、起点アドレス、およびランタイム計装制御の限界アドレスなどの、ランタイム計装制御に関して、半特権状態で実行しているかどうかを示す。Ｈビット７０８は、アドレス制御（すなわち起点アドレス、限界アドレス、および現行アドレス）が１次仮想アドレス・スペースまたはホーム仮想アドレス・スペースを指すかどうかを判別する。

制御変更ビット７１０（Ａビット）は、制御がＬＲＩＣ命令によってロードされて以降、変更されたかどうかを示す。これは、条件コード０で完了するＬＲＩＣ命令によってのみ、暗黙的にゼロに設定され、ＲＩＣＣＢ内のビット位置の対応するコンテンツによっては設定されない。これは、使用可能化されたランタイム実行による、またはＭＲＩＣ命令の正常な実行による、任意の更新を含む、ランタイム計装制御に対する後続の任意の更新によって、暗黙的に１に設定される。これは、以下でより詳細に説明するように、ＴＲＩＣ命令の実行によってテストされる。

問題状態サンプル報告制御ビット（Ｐｓビット）７１２は、低特権状態プログラムと共に使用される。低特権状態にあり、ランタイム計装制御内のＰｓビット７１２がゼロの場合、ランタイム計装制御の報告制御は、ランタイム計装が使用可能であれば無視されるため、報告グループは記憶されない。低特権状態にあり、ランタイム計装制御内のＰｓビット７１２が１の場合、報告制御がチェックされ、それらの定義済み機能に従って使用される。

スーパーバイザ状態サンプル報告制御ビット７１４（Ｑｓビット）は、スーパーバイザ状態プログラムと共に使用される。スーパーバイザ状態にあり、ランタイム計装制御内のＱｓビット７１４がゼロの場合、ランタイム計装制御の報告制御は、ランタイム計装が使用可能であれば無視されるため、報告グループは記憶されない。スーパーバイザ状態にあり、ランタイム計装制御内のＱｓビット７１４が１の場合、報告制御がチェックされ、それらの定義済み機能に従って使用される。

低特権状態収集バッファ制御ビット７１６（Ｐｃビット）は、図９の収集バッファ５０８への更新を制御する。低特権状態にあり、ランタイム計装制御内のＰｃビット７１６がゼロの場合、ランタイム計装制御の収集バッファ制御は、ランタイム計装が使用可能であれば無視され、収集バッファ５０８への更新は防止される。問題状態にあり、ランタイム計装制御内のＰｃビット７１６が１の場合、収集バッファ制御がチェックされ、それらの定義済み機能に従って使用される。

スーパーバイザ状態収集バッファ制御ビット７１８（Ｑｃビット）は、収集バッファ５０８への更新を制御する。スーパーバイザ状態にあり、ランタイム計装制御内のＱｃビット７１８がゼロの場合、ランタイム計装制御の収集バッファ制御は、ランタイム計装が使用可能であれば無視され、収集バッファ５０８への更新は防止される。スーパーバイザ状態にあり、ランタイム計装制御内のＱｃビット７１８が１の場合、示される収集バッファ制御がチェックされ、それらの定義済み機能に従って使用される。

Ｇビット７２０は、停止割り込みとも呼ばれる、ランタイム計装停止割り込みの保留制御である。Ｇビット７２０がゼロの場合、停止割り込みは保留されない。Ｇビット７０２が１の場合、停止割り込みは保留される。プログラム・バッファ５２２内の第１の報告グループが書き込まれた場合、Ｇビット７２０はゼロに設定される。すなわち、プログラム・バッファの起点アドレスがプログラム・バッファの限界アドレスに等しい場合、Ｇビット７２０はゼロに設定される。プログラム・バッファ５２２内の第１の報告グループ以外を記憶するように試行される場合、ランタイム計装停止条件が存在しなければＧビット７２０はゼロに設定され、報告グループは記憶される。プログラム・バッファ５２２内の第１の報告グループ以外を記憶するように試行される場合、ランタイム計装停止条件が存在すればＧビット７２０は１に設定され、報告グループは記憶されない。

Ｕビット７２２は、バッファ・フル割り込みおよび停止割り込みに関する使用可能化制御である。Ｕビット７２２がゼロの場合、割り込み要求の生成は使用不能であり、保留中の場合は保留のままである。

Ｌビット７２４は、バッファ・フル割り込みの保留制御である。Ｌビット７２４がゼロの場合、バッファ・フル割り込みは保留されない。Ｌビット７２４が１の場合、バッファ・フル割り込みは保留される。

キー・フィールド７２６は、その値が報告グループの記憶のためのストレージ保護キーとして使用される、４ビット符号なし整数である。報告グループの記憶は、ストレージ・キーがストレージ・アクセスのための要求に関連付けられたアクセス・キーと一致する場合にのみ許可され、フェッチは、ストレージ・キーがアクセス・キーと一致する場合、またはストレージ・キーのフェッチ保護ビットがゼロの場合に許可される。キーは、ストレージ・キーの４つのアクセス制御ビットがアクセス・キーに等しい場合、またはアクセス・キーがゼロの場合に一致する。

図１２は、実施形態におけるランタイム計装制御テスト（ＴＲＩＣ）命令のプロセス・フローを示す。実施形態において、図１２のプロセス・フローは、図９の計装モジュール５０６によって実行される。ブロック８０２で、ＴＲＩＣ命令はプロセッサによってフェッチされる。ブロック８０４で、フェッチされたＴＲＩＣ命令が実行される。ブロック８０６で、ＴＲＩＣ命令が使用可能であるかどうかが判別される。実施形態において、制御が有効な場合、ＴＲＩＣ命令は使用可能である。追加の実施形態において、ＴＲＩＣ命令を実行するための要求が、ＴＲＩＣ命令を実行するための適切な許可を伴う状態から実行される場合、ＴＲＩＣ命令は使用可能である。ブロック８０８で、ＴＲＩＣが使用可能である場合、条件コードが設定される。

図１３は、実施形態におけるランタイム計装制御テスト（ＴＲＩＣ）命令のプロセス・フローを示す。実施形態において、図１３のプロセス・フローは、図９の計装モジュール５０６によって実行される。ブロック９０２で、プロセッサはＴＲＩＣ命令を実行するための命令を受信する。ブロック９０４で、要求が低特権状態プログラムからのものであるかどうかが判別される。実施形態において、ＴＲＩＣ命令は、ランタイム計装制御が変更されたかどうかを判別するために、低特権状態プログラムによって実行される。追加の実施形態において、ＴＲＩＣ命令は、ランタイム計装制御をメイン・メモリ５１４にコピーするためにＳＴＲＩＣ命令が実行されるべきであるかどうかを判別するために、コンテキスト切り替えに先立って、プロセッサによって実行される。要求が低特権状態プログラムからのものでない（すなわち要求が特権状態プログラムからのものである）場合、ブロック９０６で、ＴＲＩＣ命令が実行される。

ブロック９０８で、ランタイム計装制御が有効であるかどうかが判別される。ランタイム計装制御の図１１のＶビット７０２が１の場合、ランタイム計装制御は有効である。ランタイム計装制御が有効である場合、ブロック９１０で、ランタイム計装制御が変更されたかどうかが判別される。Ａビット７１０が１に設定された場合、ランタイム計装制御は変更される。ランタイム計装制御が変更されていない場合（すなわち、Ａビット７１０が０）、ブロック９１２で、ランタイム計装制御の条件コードは１に設定される。条件コードは図９のレジスタ５１０内にロードされたＰＳＷで設定される。ブロック９１０に戻り、ランタイム計装制御が変更されていない場合、ブロック９１４で、条件コードは０に設定される。ブロック９０８に戻り、ランタイム計装制御が有効でない場合、条件コードは３に設定される。

ブロック９０４に戻り、ＴＲＩＣ命令を実行するための要求が低特権状態からのものである場合、ブロック９１８で、ＴＲＩＣ命令が特権状態から実行されなければならないかどうかが判別される。実施形態において、ランタイム計装制御のＳビットが０に設定されている場合、ＴＲＩＣ命令は特権状態から実行されなければならない。ブロック９１８に戻り、特権状態の実行が必要でない場合、処理はブロック９０６で前述のように続行される。特権状態の実行が必要な場合、処理はブロック９２０で続行され、条件コードは２に設定される。

実施形態において、条件コードは、本明細書で説明されるように、現行コンテキストのプログラム状況ワード（ＰＳＷ）で設定される。追加の実施形態において、条件コードは、プロセッサ１０６の条件コード・レジスタ、プロセッサ１０６上のラッチ、メイン・メモリ５１４、または当分野で知られた他の位置で設定することができる。

図１４は、ＭＲＩＣが半特権モード（すなわちＫビットが１）で実行することが許可されている場合の、ＲＩＣＣＢ制御ブロックの一部を示す。制御ブロック１０００は、図１４を参照しながら説明される以外の追加の値を含むことができる。実施形態において、ＭＲＩＣ命令オペランドのいずれのグレー表示されたセクションも、低特権状態プログラムによるアクセスは不可能である。半特権モードが許可された場合、起点アドレス（ＲＯＡ）１００２および限界アドレス１００４は、低特権状態プログラムによってＭＲＩＣ命令を用いて設定される。

実施形態において、現行アドレス・フィールド（ＲＣＡ）１００６は、ＭＲＩＣ命令によって更新可能である。現行アドレス・フィールド１００６は、報告グループ・サイズ・フィールド１０４４（ＲＧＳフィールド）を検査し、プログラム・バッファのアドレスを形成するために使用される有効ビット位置の数に影響を与える。６４ビットのランタイム計装プログラム・バッファの現行アドレスは、ワード０、ワード１のビット位置０から２６のＲＧＳ、および右側に付加されたＲＧＳ＋５バイナリ・ゼロである。これは、プログラム・バッファ５２２内に記憶されることになる後続の報告グループの、図９のプログラム・バッファ５２２内の開始位置である。報告グループは、計装モジュール５０６によって作成され、その後プログラム・バッファ５２２内に記憶される、情報の単位である。実施形態において、現行アドレス・フィールド１００６によって指定されたＲＧＳフィールド１０４４が、ランタイム計装制御の現行報告グループ・サイズに等しくない（すなわち、現行アドレス・フィールド１００６がＲＧＳフィールド１０４４を変更することになる）場合、現行アドレス・フィールド１００６は起点アドレス１００２に設定される。

残りのサンプル間隔カウント・フィールド１０４２（ＲＳＩＣフィールド）は、ＭＲＩＣ命令を使用して低特権プログラムによって更新可能である。ＲＳＩＣフィールド１０４２は、残りのサンプル間隔カウントを示す６４ビットの符号なし整数を含む。ランタイム計装制御内のＲＳＩＣフィールド１０４２の値がゼロ、またはスケーリング係数フィールド１０４０（ＳＦフィールド）内の値に等しく、さらにランタイム計装が使用可能である場合、次のサンプル間隔は、サンプリング・モード・フィールド１００８（Ｍフィールド）およびＳＦフィールド１０４０の値に基づいて、全間隔である。ＲＳＩＣフィールド１０４２が非ゼロであり、ＳＦフィールド１０４０よりも小さく、ランタイム計装が使用可能である場合、次のサンプル間隔は部分間隔である。ＲＳＩＣフィールド１０４２が非ゼロであり、ＳＦフィールド１０４０値よりも大きく、ランタイム計装が使用可能である場合、次のサンプル間隔は拡張間隔である。拡張間隔が満了になった場合、次の間隔はＳＦフィールド１０４０値に基づく。ＲＳＩＣフィールド１０４２が非ゼロ値に設定される場合、これは、ＳＦフィールド１０４０の対象ともなる、同じモデル依存最大限界の対象となる。ＲＳＩＣフィールド１０４２の元の値がゼロの場合、サンプリング・モードは、ＲＳＩＣフィールド１０４２がＬＲＩＣおよびＭＲＩＣ命令の実行中に、ＳＦフィールド１０４０内の値に設定されるかどうか、または、ランタイム計装が使用可能となるまでゼロを示し続けるかどうかを、示すことになる。

ＳＦフィールド１０４０は、その値がユニットのスケーリング係数カウントである、６４ビットの符号なし整数を含む。ユニットの寸法は、サンプリング・モード・フィールド１００８（Ｍフィールド）から決定される。ＲＳＩＣフィールド１０４２内の値がゼロの場合、ＳＦフィールド１０４０は、現行命令がサンプル命令として認識される地点でゼロまで減分される、ＲＳＩＣフィールド１０４２の初期値を提供し、間隔カウントはＳＦフィールド１０４０の値からリフレッシュされる。ＳＦフィールド１０４０の有効値は、１から２^６４−１の範囲内である。ゼロが指定された場合、値１が想定される。しかしながら、各モデルはＳＦフィールド１０４０の最小値および最大値の両方を有することができる。最小値および最大値は、サンプリング・モード・フィールド１００８に基づいて、異なることも可能である。最小値を下回る値が指定された場合、モデル依存最小値がロードされる。最大値を上回る値が指定された場合、モデル依存最大値がロードされる。

ＤＣ制御フィールド１０３６は、その値がデータのフェッチまたはストア・キャッシュ・ミスに関連付けられたキャッシュ待ち時間レベルを指定する、４ビットの符号なし整数である。すなわち、サンプル命令がデータ・アクセス・キャッシュ・ミスに遭遇した。他のランタイム計装制御によって禁止されない限り、ＤＣ制御フィールド１０３６の値によって指定されたレベルよりも数値的に大きいかまたは等しいキャッシュ待ち時間レベルでそのデータ・アクセスがミスを認識した、サンプル命令を表す報告グループを記憶することが試行される。データ・アクセスに関するキャッシュ構造およびキャッシュ待ち時間レベルはモデルに依存する。複数または長いオペランドを用いる命令の場合、もしもあれば、オペランド・アクセスが報告制御に使用されるかどうかは、モデルに依存する。モデル依存挙動は、ＤＣ制御フィールド１０３６の値を無視する可能性があるため、報告グループを記憶するための理由としては使用しない。

ＩＣフィールド１０３４は、その値が命令フェッチ・キャッシュ・ミスに関連付けられたキャッシュ待ち時間レベルを指定する、４ビットの符号なし整数である。すなわち、サンプル命令のフェッチが、命令フェッチ・キャッシュ・ミスに遭遇した。ＩＣフィールド１０３４およびＤＣ制御フィールド１０３６の両方について、キャッシュ待ち時間レベルは、あるキャッシュ・レベル・アクセスが監視プロセッサからいかに離れているかの抽象化である。待ち時間レベルは、プロセッサとメイン・ストレージとの間でネストされたキャッシュ・レベル量の組み合わせ、および、こうしたキャッシュ・レベルが複数プロセッサ間でいかに共有されるかに依存する。より大きな待ち時間レベルは、一般に、より多くの時間を消費するアクセスに対応する。ＩＣフィールド１０３４およびＤＣ制御フィールド１０３６内の値は、キャッシュ待ち時間レベルのゼロ起点識別とみなすことができる。たとえばゼロの値は、Ｌ１キャッシュ（すなわち、プロセッサに最も近いキャッシュ）に対応する。したがって１の値は、Ｌ２キャッシュ、あるいはいくつかのマシン内ではＬ１．５キャッシュと呼ばれることのある、キャッシュの次の層である。２〜１５の値は、メイン・メモリに到達するまでの追加のキャッシュ待ち時間層の論理的進行を指定するが、メイン・メモリ自体は含まない。一般に、キャッシュ構造は１５層までの深さはない。したがって、ＩＣフィールド１０３４およびＤＣ制御フィールド１０３６内の１５の値は特殊なケースと解釈され、命令フェッチまたはデータ・アクセスに対するキャッシュ・ミスは、それぞれ、キャッシュ待ち時間レベルに関係なく、報告グループのストアを生成する目的とは理解されないことを意味する。他のランタイム計装制御によって禁止されない限り、ＩＣフィールド１０３４の値によって指定されたレベルよりも数値的に大きいかまたは等しいキャッシュ待ち時間レベルでそのフェッチがミスを認識した、サンプル命令を表す報告グループを記憶することが試行される。命令フェッチに関するキャッシュ構造およびキャッシュ待ち時間レベルはモデルに依存する。モデル依存挙動は、ＩＣフィールド１０３４の値を無視する可能性があるため、報告グループを記憶するための理由としては使用しない。

キャッシュ待ち時間レベル・オーバーライド報告制御ビット１０３２（Ｆビット）は、非分岐命令用および分岐予測制御用である。ランタイム計装制御内のＦビット１０３２がゼロの場合、ランタイム計装制御のキャッシュ報告制御（ＩＣフィールド１０３４およびＤＣ制御フィールド１０３６）がチェックされ、それらの定義済み機能に従って使用される。ランタイム計装制御の分岐予測制御（ＢＰｘｎ１０２２、ＢＰｘｔ１０２４、ＢＰｔｉ１０２６、およびＢＰｎｉ１０２８ビット）がチェックされ、それらの定義済み機能に従って使用される。Ｆビット１０３２が１である場合、これらの同じ制御は無視され、他の制御によって禁止されない限り、報告グループは記憶される。

データ・キャッシュ・ミス制御ビット１０３０（Ｄビット）は、報告グループが記憶されるかどうかを示す。Ｄビット１０３０が１である場合、特別タイプ記録は、サンプル命令に関するモデル依存データを含む報告グループの特別セクション内に配置される場合、または配置されない場合がある。

ＭＲＩＣ命令は、分岐予測（ＢＰ）報告制御（ＢＰｘｎ１０２２、ＢＰｘｔ１０２４、ＢＰｔｉ１０２６、およびＢＰｎｉ１０２８）を含む。ランタイム計装制御内のＢＰ報告制御ビットがゼロの場合、対応する条件はチェックされない。ＢＰ報告制御ビットが１であり、対応する分岐予測条件が存在する場合、報告グループが記憶される。

ＢＰｘｎビット１０２２は、１の場合、分岐予測情報のチェックを使用することができる。したがって、サンプル分岐が実行されるものと誤って予測されたが実行されない場合、報告グループが記憶される。

ＢＰｘｔビット１０２４は、１の場合、分岐予測情報のチェックを使用することができる。したがって、サンプル分岐が実行されないものと誤って予測されたが実行された場合、報告グループが記憶される。

ＢＰｔｉビット１０２６は、１の場合、分岐予測情報のチェックを使用することができる。したがって、サンプル分岐が実行されるものと正しく予測され、実行されたが、分岐ターゲットが誤って予測された場合、報告グループが記憶される。

ＢＰｎｉビット１０２８は、１の場合、分岐予測情報のチェックを使用することができる。したがって、サンプル分岐が実行されないものと正しく予測され、実行されなかったが、分岐ターゲットが誤って予測された場合、報告グループが記憶される。

トランザクション実行モード記録ビット１０２０（Ｘビット）の使用可能化制御は、トランザクション実行モード中止記録の収集を制御する。ランタイム計装制御内のＸビット１０２０がゼロである場合、トランザクション実行モード中止記録は収集されない。Ｘビット１０２０が１である場合、トランザクション実行モード中止記録は収集され、図９の収集バッファ５０８内に配置される。モデルにトランザクション実行機構がインストールされていない場合、Ｘビット１０２０は無視される。

ＲＩＥＭＩＴ命令制御ビット１０１８（Ｅビット）は、ＲＩＥＭＩＴ命令の実行を制御する。ランタイム計装制御内のＥビット１０１８がゼロであるかまたは無視され、ランタイム計装が使用可能の場合にゼロとして扱われる場合、ＲＩＥＭＩＴはノーオペレーション（no-operation）を実行する。Ｅビット１０１８が１であり、そうでなければ無視される場合、ＲＩＥＭＩＴはその定義済み機能を実行するために使用可能である。

Ｊビット１０４６は、ゼロの場合、マスク値に関係なく、条件分岐（ＢＣ）命令が他のタイプの分岐カテゴリ内にあることを指定する。Ｊビット１０４６は、１の場合、１５のマスクを指定するＢＣ命令が、戻りタイプの分岐カテゴリ内にあることを指定する。ＢＣ命令が１〜１４のマスクを指定する場合、Ｊビット１０４６による影響を受けず、常に他のタイプの分岐カテゴリ内にある。戻りタイプの分岐カテゴリ内にある場合、Ｒビット１０１６は図９の収集バッファ５０８内への包含を制御する。他のタイプの分岐カテゴリ内にある場合、Ｂビット１０４８は収集バッファ５０８内への包含を制御する。他のタイプの分岐カテゴリは、転送タイプ分岐カテゴリとしても示される場合がある。

命令アドレス・コード・ビット１０１４（Ｃビット）は、呼び出しタイプ分岐の使用可能化を制御する。ランタイム計装制御内のＣビット１０１４が１であり、命令が呼出しタイプ分岐である場合、収集バッファが更新される。呼出しタイプおよび戻りタイプの両方の分岐のモデル依存検出が組み合わされた場合、Ｃビット１０１４は両方のタイプに対して動作し、Ｒビット１０１６は有効ではない。

Ｒビット１０１６は戻りタイプ分岐の使用可能化制御である。ランタイム計装制御内のＲビット１０１６が１であり、命令が戻りタイプ分岐である場合、収集バッファ５０８が更新される。

Ｂビット１０４８は、呼び出しタイプおよび戻りタイプの分岐以外の分岐の使用可能化制御である。ランタイム計装制御内のＢビット１０４８が１であり、命令がランタイム計装によって認識された他のタイプの分岐である場合、収集バッファ５０８が更新される。

最大アドレス超過ビット１０１２（ＭＡＥビット）は、１に設定された場合、１に設定された命令アドレス・コード（Ｃフィールド）を有する１つまたは複数の報告グループが記録されたことを示す。ＭＡＥビット１０１２が１に設定されると、ランタイム計装の実行を続行しても、設定がゼロに戻されることはない。ＭＡＥビットをゼロとして指定するＬＲＩＣ命令またはＭＲＩＣ命令の実行により、ＭＡＥビットはゼロに設定されることになる。

ランタイム計装ネクスト（ＲＩＮＥＸＴ）制御ビット１０１０（Ｎビット）は、サンプル命令の実行を制御する、ランタイム計装ネクスト命令の使用可能化を制御する。ランタイム計装制御内のＮビット１０１０がゼロであるかまたは無視され、ゼロとして扱われる場合、ＲＩＮＥＸＴはノーオペレーションを実行する。Ｎビット１０１０が１であり、そうでなければ無視される場合、ＲＩＮＥＸＴはその定義済み機能を実行するために使用可能である。

サンプリング・モード・フィールド（Ｍフィールド）１００８は、ランタイム計装制御内のその値が、ランタイム計装制御に関するサンプリング・モードを指定する、４ビットの符号なし整数である。

報告グループ・サイズ・フィールド１０４４（ＲＧＳ）は、その値が報告グループの記録（ＲＲＧ）の数を指定する、３ビットの符号なし整数である。報告グループ内の記録数は、開始／タイムスタンプ記録および命令最終記録を含む２つの記録から、２５６の記録まで変化する可能性がある。実施形態において、上限はモデルに依存する可能性がある。報告グループ内に配置される１６バイト記録の数は、２^{（ＲＧＳ＋１）}である。

１次ＣＰＵ機能抑制制御ビット１０３８（Ｙビット）および２次ＣＰＵ機能抑制制御ビット１０３９（Ｚビット）は、集合的に抑制制御と呼ばれる。報告グループの記録の抑制は、記憶の試行が実行されないことを意味する。構成内のすべてのＣＰＵのＣＰＵ機能が同じである場合、抑制制御は有効でなく、抑制は発生しない。構成において、ＣＰＵのＣＰＵ機能が別のＣＰＵの機能と異なる場合、抑制制御は有効であり、少なくとも１つのＣＰＵはＣＰＵ機能または１次ＣＰＵ機能で動作することになると言われ、少なくとも１つの他のＣＰＵは２次ＣＰＵ機能で動作することになると言われる。１次および２次ＣＰＵ機能は異なる動作速度である。Ｙビット１０３８およびＺビット１０３９がどちらもゼロの場合、抑制は発生しない。Ｙビット１０３８がゼロでありＺビット１０３９が１である場合、ＣＰＵ、たとえばプロセッサ１０６が２次ＣＰＵ機能で動作していれば、抑制が発生する。Ｙビット１０３８が１でありＺビット１０３９がゼロである場合、ＣＰＵ、たとえばプロセッサ１０６が１次ＣＰＵ機能で動作していれば、抑制が発生する。Ｙビット１０３８およびＺビット１０３９がどちらも１である場合、抑制が発生する。

図１４の上記フィールドおよびビットはフィールドの配置および命名の例であり、本明細書では明瞭にする目的で提供されている。他の実施形態では、フィールドのサブセットのみを使用することが可能である、フィールドは任意の順序または位置とすることが可能である、または、異なる名前で表すことが可能である、あるいはそれらすべてが可能であることを理解されよう。

前述のように、プログラム実行中にランタイム計装が使用可能である場合、ランタイム計装データはプロセッサ１０６の収集バッファ５０８内に収集される。実施形態において、収集バッファ５０８は、最も新しく収集された記録を保存するために使用される、プロセッサ１０６の内部バッファである。サンプル・トリガ・ポイントが検出された場合、記録は、プログラム・バッファ５２２に書き込まれる報告グループの一部として、収集バッファ５０８からプログラム・バッファ５２２内にコピーされる。実施形態において、記録は、収集バッファ５０８から非破壊的方法でコピーされる。

収集バッファ５０８は、収集バッファ５０８はプロセッサ内に位置し、実施形態では、所与のイベントに関する命令アドレスおよびイベント・メタデータを記憶するためのレジスタ・ペアのアレイとして実装されるため、「ハードウェア収集バッファ」と呼ばれることがある。イベントの例は、レジスタ・ペアが分岐の命令アドレスを保持することが可能であり、メタデータが分岐のターゲットならびに分岐の履歴挙動に関する情報を保持することが可能な、実行分岐である。実施形態において、レジスタ・ペアは、イベントが命令ストリーム内で発生する順序で順序付けおよび更新される。カウンタは、アレイ内で最も新しく更新されたエントリのインデックスを示すために維持される。実施形態において、収集バッファ５０８は循環バッファであり、収集バッファ５０８がフルの場合、次のイベントはアレイ内の第１のエントリを上書きし、後続のイベントでアレイのレジスタ・ペアの順次更新が再開される。したがって、アレイＣＢ［０］からＣＢ［Ｎ−１］および最新の更新インデックスを示すカウンタｉを想定すると、キャプチャされたイベントの追跡は、ＣＢ［ｉ］、ＣＢ［ｉ−１］．．．ＣＢ［１］、ＣＢ［０］、ＣＢ［Ｎ−１］、ＣＢ［Ｎ−２］．．．ＣＢ［ｉ＋１］のシーケンスで表されることになる。他の実施形態では、バッファ内の最も古いエントリを指示するヘッド・ポインタ、およびバッファ内の最も新しいエントリを指示するテール／現行ポインタの、２つのポインタが使用される。

任意の所与の実行ポイントでのプロセッサ１０６の状態を表すイベントは、収集バッファ５０８内に順次キャプチャされる。収集バッファ５０８は、そのコンテンツがプログラム実行（たとえば、１つまたは複数の実行分岐の実行、トランザクション実行中止イベント、ＲＩＥＭＩＴ命令のオペランドなど）中にプロセッサ１０６によって認識されたイベントについて報告する、記録のセットをキャプチャするために使用される。実施形態において、認識されるイベントは、図１４に示されるＲＩＣＣＢのコンテンツに依存する。示された収集バッファ５０８の実施形態におけるエントリは、イベント命令アドレスおよび他の関連イベント・メタデータを含む。イベント・メタデータの例は、分岐の履歴挙動に関するいくつかの情報を含む実行分岐およびそのターゲットの命令アドレス、ＲＩＥＭＩＴ命令およびそれぞれのレジスタ値の命令アドレス、ならびに、トランザクション中止命令およびそれぞれのトランザクション回復エントリ・ポイントのアドレスを含むが、これらに限定されない。

収集バッファ５０８の実施形態は、各命令アドレスが６４ビットごと（たとえばビット０：６３）、イベント・メタデータが６４ビットごと（たとえばビット６４：１２７）に指定された、３２までのエントリ（すなわち、３２のイベントに関する情報）を記憶する。収集バッファのサイズ（ＲＣＢ）は、記録の数を表すモデル依存カウントである。実施形態において、収集バッファ５０８のバイト・サイズは１６バイト記録サイズの倍数である。収集バッファのサイズ（ＲＣＢ）は、モデルの最大報告グループ（ＲＲＧ）のカウントと、収集バッファから獲得されない報告グループ内の記録（ＲＮＣ）のカウントとの、差異よりも大きいかまたは等しい、記録数である。したがって実施形態において、収集バッファのサイズは以下のように表される。
ＲＣＢ≧（ＲＲＧ−ＲＮＣ）

実施形態において、収集バッファ５０８および命令データ・バッファのコンテンツは（１つが使用される場合）パージされるか、そうでなければ、以下のイベントによって影響を受ける。（１）割り込み、（２）ランタイム計装機構をオンおよびオフに切り替えるＰＳＷビット（たとえばビット２４）が、１からゼロに変更される、および、（３）ランタイム計装機構がトランザクション実行モードにある際にサンプル命令が識別された場合（この場合、収集データ・バッファ５０８および命令データ・バッファのさらなる更新は停止し、トランザクション終了時に再開するが、その時点で報告グループのストアは保留されており、収集バッファ５０８および命令データ・バッファはパージされる）。

図２に示されたエミュレーテッド・ホスト・コンピュータ・システムなどの実施形態において、収集バッファ５０８は、レジスタまたはメモリあるいはその両方を使用して実装される。この実施形態において、オプションの命令データ・バッファも、存在すれば、レジスタまたはメモリあるいはその両方を使用して実装される。

実施形態において、追加の機能がデータ収集を実施することが可能であり、前述の正規の命令カウントまたはサイクル・カウント・サンプリングをほとんど妨げずに、追加のデータ収集ポイントを提供するものとみなすことができる。これらは、汎用レジスタの値を収集バッファ５０８内に記憶することによって収集する、ＲＩＥＭＩＴ命令の実行を含む。加えて、前述のランタイム計装制御内のデータ収集制御ビットを使用して、収集されるデータのタイプをカスタマイズすることができる（たとえばＥ、Ｃ、Ｒ、およびＢ制御ビット）。このように、収集されるデータのタイプはプログラム可能である。

実施形態において、命令データ・バッファは、ランタイム計装命令記録を構築するために使用されるモデル依存サンプル命令データを収集するために実装される。命令データ・バッファは、命令がサンプル命令として識別された場合、使用可能であることを予想して命令からデータを収集する。実施形態において、命令データ・バッファは、サンプル・ポイントとしてのトリガとなる命令に関する情報が保存される、プロセッサ内のハードウェア・バッファ／ストレージ位置であるため、ログ・アウト・プロセス中に、収集バッファ５０８からのデータと共に書き出すことが可能である。収集バッファ５０８と同様に、命令アドレスと、その命令に関連付けられたメタデータとを含む。命令データ・バッファ内のメタデータは、しばしばマシンに依存し、キャッシュ・ミス関係情報および分岐予測関係情報を含むことが可能であるが、これらに限定されない。

実施形態によれば、他のデータは、収集バッファ５０８から、および命令データ・バッファから収集されるものではない場合がある。その例は、以下の一部を形成するために使用されるデータを含む。（１）報告グループの第１の記録、タイムスタンプまたは開始記録、および（２）追加のタイプの記録は、あらゆる報告グループについて作成可能であるため、収集バッファ５０８内に記憶されず、こうした記録が存在する場合は、報告グループの特別なセクションまたはマシン依存セクション内に配置することができる。これらの記録は、本明細書では「システム情報記録」と呼ばれる。

図１５は、サンプル・ポイントでプログラム・バッファ５２２に記憶される報告グループ１１００の高水準な例を示す。記録内の報告グループのサイズは、２^{（ＲＧＳ＋１）}に等しいＲ_ＲＧで表され、ここでＲＧＳは指数としての報告グループ・サイズである。収集バッファ５０８以外の位置からコピーされるモデル依存数の記録（Ｒ_ＮＣ）は、報告グループ内で使用される場合、非破壊的にコピーされる場合、またはされない場合がある。図１５の例では、Ｒ_ＲＧ＝８、Ｒ_ＧＳ＝２、およびＲ_ＮＣ＝４である。図１５に示される例示の報告グループ１１００は、ヘッダー・セクション１１０２、本文セクション１１０４、特別記録セクション１１０６、およびフッター・セクション１１０８を含む。

ヘッダー・セクション１１０２は、状況、追跡、またはタイミング、あるいはそれらすべての情報を保持するための、開始記録またはタイムスタンプ記録を含むことができる。開始記録は、プログラム・バッファに記憶された第１の報告グループについて（すなわち、ＲＣＡ１００６がＲＯＡ１００２に等しい場合）、ヘッダー・セクション１１０２内に記憶される。実施形態において、開始記録は、記録タイプ・フィールド「０２」、いくつの報告グループが現在プログラム・バッファ内に記憶されているかを示すための報告グループ数（ＮＲＧ）フィールド、報告グループのサイズを示すためのＲＧＳフィールド、プログラム・バッファ５２２がフルであるか否かを示すための終了（Ｓ）フィールド、ランタイム計装が停止されたかどうかを示すための停止（Ｈ）フィールド、および、開始記録が書き込まれた時点を示すための時刻（ＴＯＤ）クロック・フィールドを含む。実施形態において、開始記録内のフィールドの少なくともサブセットは、ＲＩ制御ブロック（たとえばＲＩＣＣＢ）から供給される。タイムスタンプ記録の実施形態は、記録タイプ「０３」を有し、記録が記憶された時点を示すためのＴＯＤクロック・フィールドを含む。実施形態において、タイムスタンプ記録は、第１の報告グループ以外の各報告グループについて、ヘッダー・セクション１１０２内に記憶される。

報告グループの本文セクション１１０４は、収集バッファ５０８からサンプリングされたイベントおよび情報に関する様々な記録を含むことができる。イベントおよび情報は、たとえば、エミット命令によってキャプチャされた状態情報、トランザクション実行中止、呼び出し、戻り、分岐、およびフィラーを表すことができる。

実施形態において、エミット記録は、ＲＩＥＭＩＴ命令が正常に実行された時点で作成され、収集バッファ５０８内に記憶される。エミット記録の実施形態は、記録タイプ・フィールド「１０」、現行ＰＳＷの命令アドレス・ビット位置がエミット記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード（たとえば６４、３１、または２４ビット）に応じて変化し、ＲＩＥＭＩＴが実行タイプ命令のターゲットであった場合にＲＩＥＭＩＴ命令または実行タイプ命令の命令アドレスを含む、命令アドレス・フィールド、および、ＲＩＥＭＩＴ命令によって指定された汎用レジスタからのデータを記憶するためのエミット・データ・フィールドを含む。

実施形態において、トランザクション実行中止記録は、暗黙的中止、またはトランザクション中止命令の実行のいずれかによって、作成され、収集バッファ５０８内に記憶される。中止記録の実施形態は、記録タイプ・フィールド「１１」、現行ＰＳＷの命令アドレス・ビット位置がトランザクション実行中止記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード（たとえば６４、３１、または２４ビット）に応じて変化し、中止された命令が実行タイプ命令のターゲットであった場合に中止された命令または実行タイプ命令の命令アドレスを含む、命令アドレス・フィールド、および、中止に関連付けられた任意のモデル依存データのためのフィールドを含む。

実施形態において、呼び出し記録は、Ｒ２フィールドが非ゼロの場合のＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ（ＢＡＳＲ）、ＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ（ＢＡＳ）、ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＡＮＤ ＳＡＶＥ ＬＯＮＧ、ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＡＮＤ ＳＡＶＥ、Ｒ２フィールドが非ゼロの場合のＢＲＡＮＣＨ ＡＮＤ ＬＩＮＫ（ＢＡＬＲ）、ＢＲＡＮＣＨ ＡＮＤ ＬＩＮＫ（ＢＡＬ）、およびＲ２フィールドが非ゼロの場合のＢＲＡＮＣＨ ＡＮＤ ＳＡＶＥ ＡＮＤ ＳＥＴ ＭＯＤＥなどの、呼び出しタイプ分岐命令の実行によって作成される。呼び出し記録の実施形態は、記録タイプ・フィールド「１２」、現行ＰＳＷの命令アドレス・ビット位置が呼び出し記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード（たとえば６４、３１、または２４ビット）に応じて変化し、分岐命令が実行タイプ命令のターゲットであった場合に分岐命令または実行タイプ命令のアドレスを含む、命令アドレス・フィールド、および分岐が正常に予測されたか否かを示すための正常挙動フィールド、および、分岐ターゲット・アドレス（「呼び出し位置」とも呼ばれる）を含むターゲット・アドレス・フィールドを含む。

戻り記録および転送記録は、呼び出し記録と同じ形式を有することができる。実施形態において、戻り記録は記録タイプ・フィールド「１３」を有し、Ｒ２フィールドが非ゼロでありマスクが１５である場合のＢＲＡＮＣＨ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＣＲ）などの、戻りタイプ分岐命令の実行によって作成される。戻り記録の場合、命令アドレス・フィールドは、分岐が実行タイプ命令のターゲットである場合、分岐命令または実行タイプ命令のアドレスを含み、ターゲット・アドレス・フィールドは戻り位置を含む。

実施形態において、転送記録は記録タイプ・フィールド「１４」を有し、ａ．Ｒ２フィールドが非ゼロでありマスクが１〜１４の範囲内にある場合のＢＲＡＮＣＨ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＣＲ）、ｂ．Ｊビットがゼロであるかまたはマスクが１〜１４の範囲内にある場合のＢＲＡＮＣＨ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＣ）、ｃ．ＢＲＡＮＣＨ ＯＮ ＣＯＵＮＴ（ＢＣＴ、ＢＣＴＲ、ＢＣＴＧ、ＢＣＴＧＲ）、ｄ．ＢＲＡＮＣＨ ＯＮ ＩＮＤＥＸ ＨＩＧＨ（ＢＸＨ、ＢＸＨＧ）、ｅ．ＢＲＡＮＣＨ ＯＮ ＩＮＤＥＸ ＯＷ ＯＲ ＥＱＵＡＬ（ＢＸＬＥ、ＢＸＬＥＧ）、ｆ．ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ（ＢＲＣ）、ｇ．ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＮＤＩＴＩＯＮ ＬＯＮＧ（ＢＲＣＬ）、ｈ．ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＵＮＴ（ＢＲＣＴ、ＢＲＣＴＧ）、ｉ．ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＣＯＵＮＴ ＨＩＧＨ（ＢＲＣＴＨ）、ｊ．ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＩＮＤＥＸ ＨＩＧＨ（ＢＲＸＨ、ＢＲＸＨＧ）、ｋ．ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ ＯＮ ＩＮＤＥＸ ＬＯＷ ＯＲ ＥＱＵＡＬ（ＢＲＸＬＥ、ＢＲＸＬＧ）、ｌ．ＣＯＭＰＡＲＥ ＡＮＤ ＢＲＡＮＣＨ（ＣＲＢ、ＣＧＲＢ）、ｍ．ＣＯＭＰＡＲＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＲＪ、ＣＧＲＪ）、ｎ．ＣＯＭＰＡＲＥ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ（ＣＩＢ、ＣＧＩＢ）、ｏ．ＣＯＭＰＡＲＥ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＩＪ、ＣＧＩＪ）、ｐ．ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＡＮＤ ＢＲＡＮＣＨ（ＣＬＲＢ、ＣＬＧＲＢ）、ｑ．ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＬＲＪ、ＣＬＧＲＪ）、ｒ．ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ（ＣＬＩＢ、ＣＬＧＩＢ）、およびｓ．ＣＯＭＰＡＲＥ ＬＯＧＩＣＡＬ ＩＭＭＥＤＩＡＴＥ ＡＮＤ ＢＲＡＮＣＨ ＲＥＬＡＴＩＶＥ（ＣＬＩＪ、ＣＬＧＩＪ）などの、戻りタイプ分岐命令の実行によって作成される。転送記録は、分岐が実行された場合に作成される。転送記録について、命令アドレス・フィールドは、分岐が実行タイプ命令のターゲットである場合、分岐命令または実行タイプ命令のアドレスを含み、ターゲット・アドレス・フィールドは戻り位置を含む。

フィラー記録は、収集バッファ５０８内の有効記録数が、現行ＲＧＳの報告グループを満たすのに十分でない場合に、報告グループ内で使用される。フィラー記録の実施形態は、記録がフィラー記録であり、残りのバイトは未定義であることを示すための、記録タイプ・フィールド「００」を含む。

特別記録セクション１１０６は、存在する場合、モデル依存記録を含むことができる。実施形態において、特別記録の形式は、記録が特別記録であること、および特別記録の残りのバイトがモデル依存データを含み得ることを示すために、記録タイプが「０１」に設定されることを除き、フィラー記録と同様である。

フッター・セクション１１０８は、サンプル命令の実行に関する情報を含む命令記録を含むことができる。命令記録は、サンプル命令について報告グループが記憶された場合に作成される。命令記録の実施形態は、記録タイプ・フィールド「０４」、現行ＰＳＷの命令アドレス・ビット位置が命令記録内でどのように表されているかを示すための命令アドレス・コード・フィールド、アドレス指定モード（たとえば６４、３１、または２４ビット）に応じて変化し、サンプル命令が実行タイプ命令のターゲットであった場合にサンプル命令または実行タイプ命令の命令アドレスを含む、命令アドレス・フィールド、および、命令データ・バッファ（ＩＤＢ）から収集された任意のモデル依存データを含むＩＤＢフィールドを含む。

前述のように、実施形態は、コンピュータ実装プロセスおよびそれらのプロセスを実施するための装置の形で具体化可能である。実施形態は、製品として有形媒体内に具体化された命令を含む、コンピュータ読み取り可能／使用可能媒体１２０２上にコンピュータ・プログラム・コード論理１２０４を備える、図１６に示されたようなコンピュータ・プログラム製品１２００を含むことが可能である。コンピュータ読み取り可能／使用可能媒体１２０２に関する製品の例は、フレキシブル・ディスケット、ＣＤ−ＲＯＭ、ハード・ドライブ、ユニバーサル・シリアル・バス（ＵＳＢ）フラッシュ・ドライブ、または任意の他のコンピュータ読み取り可能記憶媒体を含むことが可能であり、コンピュータ・プログラム・コード論理１２０４がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。実施形態は、たとえば、記憶媒体内に記憶される、コンピュータ内にロードされるかまたはコンピュータによって実行される、あるいはその両方、もしくは、電線または電気ケーブル、光ファイバ、または電磁放射などの何らかの伝送媒体を介して伝送される、コンピュータ・プログラム・コード論理１２０４を含み、コンピュータ・プログラム・コード論理１２０４がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。汎用マイクロプロセッサ上で実装された場合、コンピュータ・プログラム・コード論理１２０４のセグメントは、特定の論理回路を作成するためにマイクロプロセッサを構成する。

技術的な効果および利点は、未修正のランタイム計装制御をメイン・メモリ内に記憶するための不必要な処理サイクルの使用を防止するために、ＳＴＲＩＣ命令の実行に先立って、ランタイム計装制御が変更されたかどうかを判別することを含む。

本明細書で使用される用語は、特定の実施形態を説明することを目的とするものであり、本発明を制限することは意図されていない。本明細書で使用される場合、「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が特に明確に示していない限り、複数形も同様に含むことが意図される。「含む」または「含んでいる」あるいはその両方の用語は、本明細書で使用される場合、示された特徴、整数、ステップ、動作、要素、または構成要素、あるいはそれらすべての存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループ、あるいはそれらすべての存在または追加を排除するものでないことをさらに理解されよう。

以下の特許請求の範囲における、すべての手段またはステップならびに機能要素の対応する構造、材料、動作、および同等物は、具体的に請求された他の請求要素と組み合わせて機能を実行するための、任意の構造、材料、または動作を含むことが意図される。本発明の説明は、例示および説明の目的で提示されたものであり、開示された形での本発明を網羅するかまたはこれに限定されることは意図されていない。当業者であれば、本発明の範囲および趣旨を逸脱することなく、多くの修正および変形が明らかとなろう。実施形態は、本発明の原理および実際の適用例を最も良く説明するため、ならびに、企図された特定の用途に合うような様々な修正を伴う様々な実施形態に関して他の当業者が本発明を理解できるようにするために、選択および説明された。

当業者であれば理解されるように、本発明の態様は、システム、方法、またはコンピュータ・プログラム製品として具体化することが可能である。したがって、本発明の態様は、完全にハードウェア実施形態、完全にソフトウェア実施形態（ファームウェア、常駐ソフトウェア、マイクロコードなど）、あるいは、本明細書ではすべてが全体として「回路」、「モジュール」、または「システム」と呼ばれることのある、ソフトウェアとハードウェアの態様を組み合わせた実施形態の、形を取ることができる。さらに、本発明の態様は、その上に具体化されたコンピュータ読み取り可能プログラム・コードを有する１つまたは複数のコンピュータ読み取り可能媒体の内部に具体化された、コンピュータ・プログラム製品の形を取ることができる。

１つまたは複数のコンピュータ読み取り可能媒体の任意の組み合わせが使用可能である。コンピュータ読み取り可能媒体は、コンピュータ読み取り可能信号媒体またはコンピュータ読み取り可能記憶媒体とすることができる。コンピュータ読み取り可能記憶媒体は、たとえば、電子、磁気、光、電磁、赤外線、または半導体のシステム、装置、またはデバイス、あるいはそれらの任意の好適な組み合わせとすることが可能であるが、それらに限定されない。コンピュータ読み取り可能記憶媒体のより特定の例（非網羅的リスト）は、１本または複数のワイヤを有する電気接続、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、光ファイバ、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、光記憶デバイス、磁気記憶デバイス、またはそれらの任意の好適な組み合わせを含むことになる。本書の状況において、コンピュータ読み取り可能記憶媒体は、命令実行のシステム、装置、またはデバイスによって、あるいはそれらに関連して、使用するためのプログラムを、含むかまたは記憶することが可能な、任意の有形媒体とすることができる。

コンピュータ読み取り可能信号媒体は、たとえばベースバンド内に、または搬送波の一部として、内部に具体化されたコンピュータ読み取り可能プログラム・コードを備える、伝搬データ信号を含むことができる。こうした伝搬信号は、電磁、光、またはそれらの任意の好適な組み合わせを含むが、これらに限定されない、様々な形のうちのいずれかの形を取ることができる。コンピュータ読み取り可能信号媒体は、コンピュータ読み取り可能記憶媒体ではなく、命令実行のシステム、装置、またはデバイスによって、あるいはそれらに関連して、使用するためのプログラムを、通信、伝搬、または移送することが可能な、任意のコンピュータ読み取り可能媒体とすることができる。

コンピュータ読み取り可能媒体上に具体化されたプログラム・コードは、無線、有線、光ファイバ・ケーブル、ＲＦなど、またはそれらの任意の好適な組み合わせを含むが、それらに限定されない、任意の適切な媒体を使用して伝送可能である。

本発明の態様に関する動作を実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などの、オブジェクト指向プログラミング言語、および、「Ｃ」プログラミング言語または同様のプログラミング言語などの、従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組み合わせで作成可能である。プログラム・コードは、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン型ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上および部分的にリモート・コンピュータ上で、あるいは、完全にリモート・コンピュータまたはサーバ上で、実行可能である。後者のシナリオにおいて、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介して、ユーザのコンピュータに接続可能であるか、あるいは、（たとえばインターネット・サービス・プロバイダを使用し、インターネットを介して）外部コンピュータへの接続が可能である。

本発明の態様は、本発明の態様に従った、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャートまたは概略図あるいはその両方を参照しながら、上記で説明されている。フローチャートまたはブロック図あるいはその両方の各ブロック、および、フローチャートまたはブロック図あるいはその両方におけるブロックの組み合わせは、コンピュータ・プログラム命令によって実装可能であることを理解されよう。これらのコンピュータ・プログラム命令は、マシンを生成するために、汎用コンピュータ、特定用途向けコンピュータ、または他のプログラマブル・データ処理装置のプロセッサに、提供可能であるため、結果として、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行する命令は、フローチャートまたはブロック図あるいはその両方のブロック内に指定された機能／動作を実装するための手段を作成することになる。

これらのコンピュータ・プログラム命令は、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスに対して、特定の様式で機能するように指示することが可能な、コンピュータ読み取り可能媒体内に記憶することも可能であり、結果として、コンピュータ読み取り可能媒体内に記憶された命令が、フローチャートまたはブロック図あるいはその両方のブロック内に指定された機能／動作を実装する命令を含む製品を生成することになる。

コンピュータ・プログラム命令は、一連の動作ステップをコンピュータ上で実行させるために、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイス上にロードすることも可能であり、結果として、コンピュータまたは他のプログラマブル装置上で実行する命令が、フローチャートまたはブロック図あるいはその両方のブロック内に指定された機能／動作を実装するためのプロセスを提供することになる。

前述のように、実施形態は、コンピュータ実装プロセスおよびそれらのプロセスを実施するための装置の形で具体化可能である。実施形態において、本発明は、１つまたは複数のネットワーク要素によって実行されるコンピュータ・プログラム・コード内に具体化される。実施形態は、製品として有形媒体内に具体化された命令を含む、コンピュータ・プログラム・コード論理を備えたコンピュータ使用可能媒体上のコンピュータ・プログラム製品を含む。コンピュータ使用可能媒体の製品の例は、フレキシブル・ディスケット、ＣＤ−ＲＯＭ、ハード・ドライブ、ユニバーサル・シリアル・バス（ＵＳＢ）フラッシュ・ドライブ、または任意の他のコンピュータ読み取り可能記憶媒体を含むことが可能であり、コンピュータ・プログラム・コード論理がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。実施形態は、たとえば、記憶媒体内に記憶される、コンピュータ内にロードされるかまたはコンピュータによって実行される、あるいはその両方、もしくは、電線または電気ケーブル、光ファイバ、または電磁放射などの何らかの伝送媒体を介して伝送される、コンピュータ・プログラム・コード論理を含み、コンピュータ・プログラム・コード論理がコンピュータ内にロードされ、これによって実行された場合、コンピュータは本発明を実施するための装置となる。汎用マイクロプロセッサ上で実装された場合、コンピュータ・プログラム・コード論理のセグメントは、特定の論理回路を作成するためにマイクロプロセッサを構成する。

図面内のフローチャートおよびブロック図は、本発明の様々な実施形態に従ったシステム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。この点で、フローチャートまたはブロック図内の各ブロックは、指定された論理機能を実装するための１つまたは複数の実行可能命令を含む、モジュール、セグメント、コードの一部を表すことができる。いくつかの代替実装において、ブロック内に示された機能は、図面に示された順序以外で発生可能であることにも留意されたい。たとえば、連続して示された２つのブロックは、実際にはほぼ同時に実行可能であるか、または時にはブロックは、関連する機能に応じて逆の順序で実行可能である。ブロック図またはフローチャートあるいはその両方の各ブロック、および、ブロック図またはフローチャートあるいはその両方におけるブロックの組み合わせは、指定された機能または動作を実行する特定用途向けハードウェアベース・システム、あるいは、特定用途向けハードウェアおよびコンピュータ命令の組み合わせによって、実装可能であることにも留意されよう。

Claims (19)

1. 低特権状態からランタイム計装制御を修正するためのコンピュータ実装方法であって、
   ランタイム計装制御特権ロード（ＬＲＩＣ）命令を使用して、ランタイム計装制御のセットを初期値に設定すること、
   ランタイム計装制御テスト（ＴＲＩＣ）命令をフェッチすること、
   前記ＴＲＩＣ命令を実行することであって、前記実行することは、
   前記ＴＲＩＣ命令が使用可能であることに基づき、前記初期値が変更されているかどうかを判別すること、
   を含む、実行すること、および、
   前記初期値が変更されている旨の決定に基づき、条件コードを第１の値に設定すること、
   を含む、方法。
2. 前記ＴＲＩＣ命令が使用可能である旨の決定は、
   前記ＴＲＩＣ命令がスーパーバイザ・モードで実行されていることに基づき、前記ＴＲＩＣ命令が使用可能である旨を決定すること、および、
   前記ＴＲＩＣ命令が前記低特権状態で実行されていることに基づき、前記ランタイム計装制御のフィールドが設定されること、
   のうちのいずれか１つを含む、請求項１に記載の方法。
3. 前記ＴＲＩＣ命令が使用不能であることに基づき、前記条件コードを第２の値に設定することをさらに含み、前記第２の値は問題状態にある前記ＴＲＩＣ命令の実行が許可されていないことを示す、請求項１又は２に記載の方法。
4. 前記初期値が変更された旨を決定することは、前記ランタイム計装制御の有効フィールドが、前記ランタイム計装制御が有効であること、および、前記ＬＲＩＣ命令によって暗黙的に使用可能化された初期値インジケータが使用不能であることを、示す旨を決定することを含む、請求項１〜３のいずれかに記載の方法。
5. 前記初期値が変更されていない旨の決定に基づき、前記条件コードを第３の値に設定することをさらに含む、請求項１〜４のいずれかに記載の方法。
6. 前記初期値が変更されていない旨を決定することは、前記ランタイム計装制御の有効フィールドが、前記ランタイム計装制御が有効であること、および、前記ＬＲＩＣ命令によって暗黙的に使用可能化された初期値インジケータが使用可能であることを、示す旨を決定することを含む、請求項５に記載の方法。
7. ランタイム計装制御修正（ＭＲＩＣ）命令を実行することをさらに含み、前記ＭＲＩＣ命令は前記初期値インジケータを使用不能にさせ、前記ＭＲＩＣ命令は問題状態で実行可能であり、前記ＬＲＩＣ命令にとってアクセス可能なランタイム計装制御のサブセットへのアクセスのみを有する、請求項４に記載の方法。
8. 前記ランタイム計装制御が有効でない旨の決定に基づき、前記条件コードを第４の値に設定することをさらに含む、請求項１〜７のいずれかに記載の方法。
9. 前記初期値は、ランタイム計装機構により設定される請求項１〜８のいずれかに記載の 方法。
10. コンピュータに実行されることにより、前記コンピュータに請求項１〜９のいずれかに記載の方法を実行させるコンピュータ・プログラム。
11. 低特権状態からランタイム計装制御を修正するためのコンピュータ・システムであって、
    ランタイム計装モジュールを含むコンピュータ・プロセッサを備え、前記ランタイム計装モジュールは、
    ランタイム計装制御特権ロード（ＬＲＩＣ）命令を使用して、ランタイム計装制御のセットを初期値に設定すること、
    ランタイム計装制御テスト（ＴＲＩＣ）命令をフェッチすること、
    前記ＴＲＩＣ命令を実行することであって、前記実行することは、
    前記ＴＲＩＣ命令が使用可能であることに基づき、前記初期値が変更されているかどうかを判別すること、
    を含む、実行すること、および、
    前記初期値が変更されている旨の決定に基づき、条件コードを第１の値に設定すると、
    を含む、方法を実行するように構成される、
    コンピュータ・システム。
12. 前記ＴＲＩＣ命令が使用可能である旨の決定は、
    前記ＴＲＩＣ命令がスーパーバイザ・モードで実行されていることに基づき、前記ＴＲＩＣ命令が使用可能である旨を決定すること、および、
    前記ＴＲＩＣ命令が前記低特権状態で実行されていることに基づき、前記ランタイム計装制御のフィールドが設定されること、
    のうちのいずれか１つを含む、請求項１１に記載のシステム。
13. 前記ＴＲＩＣ命令が使用不能であることに基づき、前記条件コードを第２の値に設定することをさらに含み、前記第２の値は問題状態にある前記ＴＲＩＣ命令の実行が許可されていないことを示す、請求項１１又は１２に記載のシステム。
14. 前記ランタイム計装制御によって設定された前記初期値が変更された旨を決定することは、前記ランタイム計装制御の有効フィールドが、前記ランタイム計装制御が有効であること、および、前記ＬＲＩＣ命令によって暗黙的に使用可能化された初期値インジケータが使用不能であることを、示す旨を決定することを含む、請求項１１〜１３のいずれかに記載のシステム。
15. 前記初期値が変更されていない旨の決定に基づき、前記条件コードを第３の値に設定することをさらに含む、請求項１１〜１４のいずれかに記載のシステム。
16. 前記初期値が変更されていない旨を決定することは、前記ランタイム計装制御の有効フィールドが、前記ランタイム計装制御が有効であること、および、前記ＬＲＩＣ命令によって暗黙的に使用可能化された初期値インジケータが使用可能であることを、示す旨を決定することを含む、請求項１５に記載のシステム。
17. ランタイム計装制御修正（ＭＲＩＣ）命令を実行することをさらに含み、前記ＭＲＩＣ命令は前記初期値インジケータを使用不能にさせ、前記ＭＲＩＣ命令は問題状態で実行可能であり、前記ＬＲＩＣ命令にとってアクセス可能なランタイム計装制御のサブセットへのアクセスのみを有する、請求項１４に記載のシステム。
18. 前記ランタイム計装制御が有効でない旨の決定に基づき、前記条件コードを第４の値に設定することをさらに含む、請求項１１〜１７のいずれかに記載のシステム。
19. 前記初期値は、ランタイム計装機構により設定される請求項１１〜１８のいずれかに記 載のシステム。
    

Images