JP6094014B2

JP6094014B2 - Optical device

Info

Publication number: JP6094014B2
Application number: JP2013028432A
Authority: JP
Inventors: 卓澤
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2013-02-15
Filing date: 2013-02-15
Publication date: 2017-03-15
Anticipated expiration: 2033-02-15
Also published as: JP2014157946A

Description

本発明は光デバイスに関する。 The present invention relates to an optical device.

光信号を受信する光デバイスには、光信号を電気信号に変換するフォトダイオード（Photo Diode：ＰＤ）などの受光素子が用いられている。電気信号を伝送するため、例えばストリップライン及びマイクロストリップラインなどのような伝送路が受光素子に接続される。特許文献１には、ＰＤとトランスインピーダンスアンプとを搭載した受光装置が記載されている。 In an optical device that receives an optical signal, a light receiving element such as a photodiode (PD) that converts the optical signal into an electric signal is used. In order to transmit an electrical signal, a transmission path such as a strip line and a micro strip line is connected to the light receiving element. Patent Document 1 describes a light receiving device including a PD and a transimpedance amplifier.

特開２０１２−６９６８１号公報JP 2012-69681 A

受光素子は、直流の電源電圧を印加され、光信号を高周波の電気信号に変換する。光デバイスは外部のモジュールと接続され、モジュールに電気信号を出力する。モジュールは例えば差動増幅などを行う。しかし、光デバイスからモジュールに入力される２つの出力信号の電位が安定していない場合、モジュールが誤作動を起こすことがある。出力信号はノイズにより不安定化する。本願発明は、上記課題に鑑み、ノイズに対する耐性を高めることが可能な光デバイスを提供することを目的とする。 The light receiving element is applied with a DC power supply voltage and converts an optical signal into a high-frequency electric signal. The optical device is connected to an external module and outputs an electrical signal to the module. The module performs, for example, differential amplification. However, if the potentials of the two output signals input from the optical device to the module are not stable, the module may malfunction. The output signal becomes unstable due to noise. In view of the above problems, an object of the present invention is to provide an optical device that can increase resistance to noise.

本発明は、接地電位を有する導体と、前記導体上に設けられたキャリアと、前記キャリア上に設けられ、前記キャリアを貫通するビア配線を介して前記導体と接続された接地パターンと、前記キャリア上に設けられ、前記接地パターンと信号配線とからなる線路を含む伝送線路と、前記信号配線に接続された第１端子と、一端が前記接地パターンに接続された第１抵抗と、前記第１抵抗の他端に接続された第２端子と、を具備する光デバイスである。 The present invention includes a conductor having a ground potential, a carrier provided on the conductor, a ground pattern provided on the carrier and connected to the conductor via via wiring penetrating the carrier, and the carrier A transmission line including a line including the ground pattern and the signal wiring, a first terminal connected to the signal wiring, a first resistor having one end connected to the ground pattern, and the first And a second terminal connected to the other end of the resistor.

上記構成において、前記信号配線は受光素子のアノードと接続されてなる構成とすることができる。 In the above configuration, the signal line may be connected to the anode of the light receiving element.

上記構成において、一端が前記接地パターンに接続され、他端が前記信号配線に接続され、電流源から入力される電流を前記接地パターンに入力する第２抵抗を具備する構成とすることができる。 In the above configuration, one end is connected to the ground pattern, the other end is connected to the signal wiring, and a second resistor that inputs a current input from a current source to the ground pattern can be provided.

上記構成において、前記第１端子は、差動回路の一方の入力端子に接続され、前記第２端子は、前記差動回路の他方の入力端子に接続される構成とすることができる。 In the above configuration, the first terminal may be connected to one input terminal of the differential circuit, and the second terminal may be connected to the other input terminal of the differential circuit.

上記構成において、前記第１端子および前記第２端子は、同軸ケーブルの出力端からなる構成とすることができる。 The said structure WHEREIN: A said 1st terminal and a said 2nd terminal can be set as the structure which consists of an output end of a coaxial cable.

上記構成において、前記信号配線と前記第１端子との間、及び前記第１抵抗と前記第２端子との間にキャパシタを備える構成とすることができる。 In the above configuration, a capacitor may be provided between the signal wiring and the first terminal and between the first resistor and the second terminal.

本発明によれば、ノイズに対する耐性を高めることが可能な光デバイスを提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the optical device which can raise the tolerance with respect to noise.

図１（ａ）は実施例１に係る光デバイスを例示する断面図である。図１（ｂ）は図１（ａ）のキャリア付近における線Ａ−Ａに沿った断面を例示する断面図である。FIG. 1A is a cross-sectional view illustrating an optical device according to the first embodiment. FIG. 1B is a cross-sectional view illustrating a cross section along the line AA in the vicinity of the carrier in FIG. 図２は光デバイス１００の等価回路を例示する回路図である。FIG. 2 is a circuit diagram illustrating an equivalent circuit of the optical device 100. 図３（ａ）は光デバイスと後段のモジュールとの接続例を示すブロック図である。図３（ｂ）は信号Ｓ１及び電位Ｓ２を例示するタイムチャートである。FIG. 3A is a block diagram showing an example of connection between the optical device and a module at the subsequent stage. FIG. 3B is a time chart illustrating the signal S1 and the potential S2. 図４（ａ）はノイズが生じた場合における光デバイス及びモジュールを例示するブロック図である。図４（ｂ）は信号Ｓ１及び電位Ｓ２を例示するタイムチャートである。FIG. 4A is a block diagram illustrating an optical device and a module when noise occurs. FIG. 4B is a time chart illustrating the signal S1 and the potential S2. 図５（ａ）は比較例に係る光デバイスを例示する平面図である。図５（ｂ）は図５（ａ）の線Ａ−Ａに沿った断面図である。FIG. 5A is a plan view illustrating an optical device according to a comparative example. FIG. 5B is a cross-sectional view taken along line AA in FIG. 図６は光デバイスの等価回路を例示する回路図である。FIG. 6 is a circuit diagram illustrating an equivalent circuit of the optical device. 図７（ａ）は比較例における光デバイスとモジュールとの接続例を示すブロック図である。図７（ｂ）は信号Ｓ１及び電位Ｓ２を例示するタイムチャートである。図７（ｃ）は光デバイスとモジュールとの別の接続例を示すブロック図である。FIG. 7A is a block diagram illustrating an example of connection between an optical device and a module in a comparative example. FIG. 7B is a time chart illustrating the signal S1 and the potential S2. FIG. 7C is a block diagram illustrating another example of connection between the optical device and the module.

本発明の実施例について説明する。 Examples of the present invention will be described.

図１（ａ）は実施例１に係る光デバイス１００を例示する断面図である。図１（ｂ）は図１（ａ）のキャリア１４付近における線Ａ−Ａに沿った断面を例示する断面図である。 FIG. 1A is a cross-sectional view illustrating an optical device 100 according to the first embodiment. FIG. 1B is a cross-sectional view illustrating a cross section along the line AA in the vicinity of the carrier 14 of FIG.

図１（ａ）及び図１（ｂ）に示すように、光デバイス１００の筐体１０は、金属ブロック１２（導体）、キャリア１４、ＰＤキャリア１６を内部に収納している。また筐体１０には電源ピン１１及び接地ピン１３が設けられている。図示していないが、他のピンを筐体１０に設ける場合もある。筐体１０の内底面に金属ブロック１２が設けられ、金属ブロック１２の上面にキャリア１４とＰＤキャリア１６とが設けられている。金属ブロック１２は接地電位と接続された筐体１０の内底面に、例えばロウ付けなどにより固定されている。キャリア１４及びＰＤキャリア１６は金属ブロック１２の上面に固定されている。 As shown in FIGS. 1A and 1B, the housing 10 of the optical device 100 houses a metal block 12 (conductor), a carrier 14, and a PD carrier 16 therein. The housing 10 is provided with a power supply pin 11 and a ground pin 13. Although not shown, other pins may be provided on the housing 10 in some cases. A metal block 12 is provided on the inner bottom surface of the housing 10, and a carrier 14 and a PD carrier 16 are provided on the upper surface of the metal block 12. The metal block 12 is fixed to the inner bottom surface of the housing 10 connected to the ground potential by, for example, brazing. The carrier 14 and the PD carrier 16 are fixed to the upper surface of the metal block 12.

キャリア１４は配線基板の機能を備えており、その上面に接地パターン１８、信号配線１９、伝送線路２３、キャパシタＣ４、抵抗Ｒ１（負荷抵抗、第２抵抗）及びＲ３（終端抵抗、第１抵抗）が設けられている。信号配線１９と、接地パターン１８及び金属ブロック１２とは、ＰＤ２０の出力信号である高周波信号を伝送するための伝送線路を構成している。詳細には、信号配線１９の両側に接地パターン１８が配置された領域ではコプレーナラインが構成されている。また、信号配線１９の両側に接地パターン１８が配置されていない領域では、信号配線１９と、その下面の金属ブロック１２とでマイクロストリップラインが構成されている。信号配線１９は、その両側に設けられた抵抗Ｒ１を介して接地パターン１８に電気的に接続されている。キャパシタＣ１及びＣ２は接地パターン１８の上に設けられている。接地パターン１８は、キャリア１４を貫通するビア配線１５を介して金属ブロック１２に電気的に接続されている。 The carrier 14 has a function of a wiring board, and has a ground pattern 18, a signal wiring 19, a transmission line 23, a capacitor C4, resistors R1 (load resistor, second resistor) and R3 (termination resistor, first resistor) on the upper surface thereof. Is provided. The signal wiring 19, the ground pattern 18, and the metal block 12 constitute a transmission line for transmitting a high-frequency signal that is an output signal of the PD 20. Specifically, a coplanar line is formed in a region where the ground pattern 18 is disposed on both sides of the signal wiring 19. In the region where the ground pattern 18 is not disposed on both sides of the signal wiring 19, the signal wiring 19 and the metal block 12 on the lower surface thereof constitute a microstrip line. The signal wiring 19 is electrically connected to the ground pattern 18 via a resistor R1 provided on both sides thereof. Capacitors C1 and C2 are provided on the ground pattern 18. The ground pattern 18 is electrically connected to the metal block 12 through the via wiring 15 penetrating the carrier 14.

ＰＤキャリア１６の上面には、配線パターン２４、２５及び２６、並びに抵抗Ｒ２が設けられている。図示していないが、ＰＤキャリア１６上面の配線パターン２４及び２５はＰＤキャリア１６の側面にまで延長されて設けられている。またＰＤキャリア１６上面において配線パターン２５の両側に配置された配線パターン２４は、ＰＤキャリア１６側面においてＰＤ２０と抵抗Ｒ２とに共通に接続されている。ＰＤキャリア１６の側面に延長された配線パターン２４及び２５は、ＰＤキャリア１６の側面においてＰＤ２０と接続される。ＰＤ２０のカソード側電極は配線パターン２４と接続され、ＰＤ２０のアノード側電極は配線パターン２５と接続される。ＰＤキャリア２０に設けられた抵抗Ｒ２は接地電位を安定させるためのダンピング抵抗として機能する。配線パターン２５は、ワイヤ７０によって信号配線１９と接続される。 On the upper surface of the PD carrier 16, wiring patterns 24, 25 and 26 and a resistor R2 are provided. Although not shown, the wiring patterns 24 and 25 on the upper surface of the PD carrier 16 are extended to the side surface of the PD carrier 16. Further, the wiring patterns 24 arranged on both sides of the wiring pattern 25 on the upper surface of the PD carrier 16 are commonly connected to the PD 20 and the resistor R2 on the side surface of the PD carrier 16. The wiring patterns 24 and 25 extended to the side surface of the PD carrier 16 are connected to the PD 20 on the side surface of the PD carrier 16. The cathode side electrode of the PD 20 is connected to the wiring pattern 24, and the anode side electrode of the PD 20 is connected to the wiring pattern 25. The resistor R2 provided in the PD carrier 20 functions as a damping resistor for stabilizing the ground potential. The wiring pattern 25 is connected to the signal wiring 19 by a wire 70.

電源ピン１１は、ワイヤ３０、３４及びマイクロストリップライン２８を介してキャパシタＣ１の一端（上面電極）に電気的に接続されている。マイクロストリップライン２８は、絶縁材料の上面に配線パターン２８ａが設けられた構造を有している。マイクロストリップライン２８は、導電性の台座２９上に設けられている。台座２９は、ロウ付けによって金属性の筐体１０の内底面と電気的に接続されている。台座２９は、ワイヤ３２を介して接地ピン１３と電気的に接続されていることから、筐体１０の内底面は接地電位に接続されることになる。また筐体１０の内底面に設けられた金属ブロック１２も接地電位と接続されることになる。 The power supply pin 11 is electrically connected to one end (upper surface electrode) of the capacitor C1 through wires 30 and 34 and a microstrip line 28. The microstrip line 28 has a structure in which a wiring pattern 28a is provided on the upper surface of an insulating material. The microstrip line 28 is provided on a conductive base 29. The pedestal 29 is electrically connected to the inner bottom surface of the metallic casing 10 by brazing. Since the base 29 is electrically connected to the ground pin 13 via the wire 32, the inner bottom surface of the housing 10 is connected to the ground potential. Further, the metal block 12 provided on the inner bottom surface of the housing 10 is also connected to the ground potential.

キャパシタＣ１の一端（上面電極）はワイヤ３６を介してキャパシタＣ２の一端（上面電極）と接続され、キャパシタＣ２の一端はワイヤ３８を介して配線パターン２６と接続されている。配線パターン２６は抵抗Ｒ２及び配線パターン２４を介してＰＤ２０のカソードと電気的に接続されている。キャパシタＣ１及びＣ２の他端（下面電極）は接地パターン１８に接続されている。なお、本実施例ではキャパシタＣ１及びＣ２、抵抗Ｒ２、配線パターン２４及び２６は、線Ｂに対して線対称になるように１対ずつ設けられている。 One end (upper surface electrode) of the capacitor C1 is connected to one end (upper surface electrode) of the capacitor C2 via a wire 36, and one end of the capacitor C2 is connected to the wiring pattern 26 via a wire 38. The wiring pattern 26 is electrically connected to the cathode of the PD 20 via the resistor R2 and the wiring pattern 24. The other ends (lower surface electrodes) of the capacitors C1 and C2 are connected to the ground pattern 18. In this embodiment, the capacitors C1 and C2, the resistor R2, and the wiring patterns 24 and 26 are provided in pairs so as to be symmetric with respect to the line B.

信号配線１９はキャパシタＣ３を介して同軸コネクタの配線４０に接続されている。接地パターン１８は、抵抗Ｒ３、伝送線路２３、キャパシタＣ４を介して同軸コネクタの配線４２と接続されている。キャパシタＣ３及びＣ４は信号の直流（Direct Current：ＤＣ）成分をカットするフィルタとして機能する。配線４０及び４２は筐体１０の側面に設けられた同軸コネクタ（図示せず）の中心導体である。この同軸コネクタは、光デバイス１００の外側に設けられた、例えば差動回路と接続される。 The signal wiring 19 is connected to the wiring 40 of the coaxial connector via the capacitor C3. The ground pattern 18 is connected to the wiring 42 of the coaxial connector via the resistor R3, the transmission line 23, and the capacitor C4. The capacitors C3 and C4 function as a filter that cuts a direct current (DC) component of the signal. The wirings 40 and 42 are central conductors of a coaxial connector (not shown) provided on the side surface of the housing 10. This coaxial connector is connected to, for example, a differential circuit provided outside the optical device 100.

光信号は、筐体１０に設けられたレンズ２１を介してＰＤ２０に入射する。ＰＤ２０は光信号を電気信号に変換し出力する。ＰＤ２０が出力する信号は信号配線１９及びキャパシタＣ３を介して配線４０に入力される。配線４０は信号を光デバイス１００の外部に設けられた差動回路に出力する。配線４２は差動回路に接地電位を提供する。 The optical signal enters the PD 20 through the lens 21 provided in the housing 10. The PD 20 converts the optical signal into an electric signal and outputs it. A signal output from the PD 20 is input to the wiring 40 via the signal wiring 19 and the capacitor C3. The wiring 40 outputs a signal to a differential circuit provided outside the optical device 100. The wiring 42 provides a ground potential to the differential circuit.

図２は光デバイス１００の等価回路を例示する回路図である。図２の電源Ｖ１は図１（ａ）の電源ピン１１に対応する。インダクタＬ１はワイヤ３０に相当する。インダクタＬ２は配線パターン２８ａ、キャパシタＣａはマイクロストリップライン２８の絶縁材料の誘電率に相当する。インダクタＬ３はワイヤ３４、インダクタＬ４はワイヤ３６、インダクタＬ５はワイヤ３８にそれぞれ対応する。一方、ＰＤ２０の出力側には、信号配線１９が接続されている。信号配線１９の両側に接地パターン１８が設けられた領域ではコプレーナライン２２ａによる伝送線路が構成される。また、信号配線１９の両側に接地パターン１８が設けられない領域においては、マイクロストリップライン２２ｂによる伝送線路が構成される。インダクタＬ６はコプレーナライン２２ａにおける信号配線１９に相当し、キャパシタＣ５は信号配線１９と接地パターン１８との間の容量である。インダクタＬ７はマイクロストリップライン２２ｂにおける信号配線１９に相当し、キャパシタＣ７は信号配線１９と金属ブロック１２との間の容量である。配線４０は、同軸コネクタ側の出力端（出力端子Ｏｕｔ１に相当）と接続される伝送線路であり、インダクタＬ８、インダクタＬ８と筐体１０（又は金属ブロック１２）との間のキャパシタＣ８によって構成される。配線４２は、同軸コネクタ側の出力端（出力端子Ｏｕｔ２に相当）と接続される伝送線路であり、インダクタＬ８、及びインダクタＬ８と筐体１０（又は金属ブロック１２）との間のキャパシタＣ８によって構成される。配線４２はキャパシタＣ４及び抵抗Ｒ３を介して接地パターン１８と接続されている。キャパシタＣ４と抵抗Ｒ３との間には伝送線路２３が設けられている。伝送線路２３はインダクタＬ７と、インダクタＬ７と金属ブロック１２との間のキャパシタＣ７によって構成される。インダクタＬ１２はビア配線１５に対応する。すなわち、ビア配線１５の径は小さいため、接地パターン１８と金属ブロック１２との間には、インダクタＬ１２が介在することになる。なお、金属ブロック１２と筐体１０の内底面とは大きな面積で電気的に接続されているのでその間のインダクタンスは無視できる。電源Ｖ１は外部に設けられた電源である。 FIG. 2 is a circuit diagram illustrating an equivalent circuit of the optical device 100. The power supply V1 in FIG. 2 corresponds to the power supply pin 11 in FIG. The inductor L1 corresponds to the wire 30. The inductor L2 corresponds to the wiring pattern 28a, and the capacitor Ca corresponds to the dielectric constant of the insulating material of the microstrip line 28. The inductor L3 corresponds to the wire 34, the inductor L4 corresponds to the wire 36, and the inductor L5 corresponds to the wire 38. On the other hand, a signal wiring 19 is connected to the output side of the PD 20. In the region where the ground pattern 18 is provided on both sides of the signal wiring 19, a transmission line by the coplanar line 22a is formed. Further, in a region where the ground pattern 18 is not provided on both sides of the signal wiring 19, a transmission line by the microstrip line 22b is configured. The inductor L6 corresponds to the signal line 19 in the coplanar line 22a, and the capacitor C5 is a capacitance between the signal line 19 and the ground pattern 18. The inductor L7 corresponds to the signal wiring 19 in the microstrip line 22b, and the capacitor C7 is a capacitance between the signal wiring 19 and the metal block 12. The wiring 40 is a transmission line connected to the output end (corresponding to the output terminal Out1) on the coaxial connector side, and is configured by an inductor L8 and a capacitor C8 between the inductor L8 and the housing 10 (or the metal block 12). The The wiring 42 is a transmission line connected to the output end (corresponding to the output terminal Out2) on the coaxial connector side, and is configured by the inductor L8 and the capacitor C8 between the inductor L8 and the housing 10 (or the metal block 12). Is done. The wiring 42 is connected to the ground pattern 18 via the capacitor C4 and the resistor R3. A transmission line 23 is provided between the capacitor C4 and the resistor R3. The transmission line 23 includes an inductor L7 and a capacitor C7 between the inductor L7 and the metal block 12. The inductor L12 corresponds to the via wiring 15. That is, since the diameter of the via wiring 15 is small, the inductor L12 is interposed between the ground pattern 18 and the metal block 12. Since the metal block 12 and the inner bottom surface of the housing 10 are electrically connected with a large area, the inductance between them is negligible. The power source V1 is a power source provided outside.

図１（ａ）、図１（ｂ）及び図２に示したように、実施例１は、外部の差動回路が単相で駆動（差動入力の片方を一定の電位で終端）する場合に、光デバイス１００内部の終端抵抗（抵抗Ｒ３）を提供する構成を有している。 As shown in FIG. 1A, FIG. 1B, and FIG. 2, in the first embodiment, an external differential circuit is driven in a single phase (one of differential inputs is terminated at a constant potential). In addition, a termination resistor (resistor R3) inside the optical device 100 is provided.

ところで、ＰＤ２０の出力を出力端子Ｏｕｔ１へ伝送するコプレーナライン２２ａは、キャリア１４に設けられた接地パターン１８の電位を基準にした伝送特性を有している。一方、接地パターン１８の電位は負荷抵抗である抵抗Ｒ１を介してＰＤ２０と接続されていることから、ＰＤ２０の動作に基づいて揺らぎを生じる。このため、出力端子Ｏｕｔ１に出力される出力信号には、上記揺らぎが含まれることになる。この揺らぎは、ビア配線１５によるインダクタＬ１２によって、安定した接地電位を有する金属ブロック１２（あるいは筐体１０の内底面）と接地パターン１８とが高周波的に分離され、接地パターン１８の電位が十分に安定しないことに起因する。インダクタＬ１２による分離（接地パターン１８の電位の揺らぎ）は、特にＰＤ２０の出力信号の周波数が高い場合に顕著である。 Incidentally, the coplanar line 22a for transmitting the output of the PD 20 to the output terminal Out1 has a transmission characteristic based on the potential of the ground pattern 18 provided on the carrier 14. On the other hand, since the potential of the ground pattern 18 is connected to the PD 20 via the resistor R1 that is a load resistance, fluctuation occurs based on the operation of the PD 20. For this reason, the fluctuation is included in the output signal output to the output terminal Out1. This fluctuation is caused by the high frequency separation of the metal block 12 (or the inner bottom surface of the housing 10) having a stable ground potential and the ground pattern 18 by the inductor L12 by the via wiring 15, and the potential of the ground pattern 18 is sufficiently high. This is due to instability. The separation by the inductor L12 (the fluctuation of the potential of the ground pattern 18) is particularly noticeable when the frequency of the output signal of the PD 20 is high.

一方、本実施例では、抵抗Ｒ３が接地パターン１８に接続されている。このため、外部の差動回路に提供される終端抵抗の特性にも上記揺らぎが含まれることになる。ここで、外部の差動回路に出力される出力信号の伝送特性と、差動回路へ提供される終端回路の特性の両方に上記揺らぎが乗ることになる。差動回路に出力される出力信号の伝送特性と終端特性に乗る揺らぎ（ノイズ成分）は、ほぼ同一の大きさ、同一の周波数、及び同一の位相を有するコモンモードノイズとなる。この結果、光デバイス１００のノイズに対する耐性が高まる。 On the other hand, in this embodiment, the resistor R 3 is connected to the ground pattern 18. For this reason, the above fluctuation is included in the characteristics of the termination resistor provided to the external differential circuit. Here, the fluctuation is applied to both the transmission characteristic of the output signal output to the external differential circuit and the characteristic of the termination circuit provided to the differential circuit. Fluctuations (noise components) on the transmission characteristics and termination characteristics of the output signal output to the differential circuit are common mode noises having substantially the same magnitude, the same frequency, and the same phase. As a result, the optical device 100 is more resistant to noise.

図３（ａ）は光デバイス１００と後段のモジュール１１０との接続例を示すブロック図である。図３（ａ）に示すモジュール１１０は光デバイス１００の受光出力を増幅して電気信号へ変換する機能を有する。モジュール１１０には、光デバイス１００とのインターフェイスを構成する前記差動回路を含む外部回路が搭載されている。光デバイス１００のＯｕｔ１側の同軸コネクタに接続された同軸ケーブル４０１はモジュール１１０の２つの入力端子のうち入力端子１１２に接続される。光デバイス１００のＯｕｔ２側の同軸コネクタに接続された同軸ケーブル４２１は入力端子１１４に接続される。入力端子１１２はモジュール１１０に搭載された差動回路の入力側に接続され、入力端子１１４は差動回路の終端側と接続される。モジュール１１０の差動回路は同軸ケーブル４０１から入力される信号Ｓ１と同軸ケーブル４２１を経由した光デバイス１００の終端回路の電位Ｓ２との電位差に基づき差動増幅を行い、増幅した信号を出力する。信号Ｓ１及び電位Ｓ２について説明する。 FIG. 3A is a block diagram illustrating an example of connection between the optical device 100 and the module 110 at the subsequent stage. The module 110 shown in FIG. 3A has a function of amplifying the light reception output of the optical device 100 and converting it into an electrical signal. The module 110 includes an external circuit including the differential circuit that forms an interface with the optical device 100. The coaxial cable 401 connected to the coaxial connector on the Out 1 side of the optical device 100 is connected to the input terminal 112 of the two input terminals of the module 110. A coaxial cable 421 connected to the coaxial connector on the Out 2 side of the optical device 100 is connected to the input terminal 114. The input terminal 112 is connected to the input side of the differential circuit mounted on the module 110, and the input terminal 114 is connected to the termination side of the differential circuit. The differential circuit of the module 110 performs differential amplification based on the potential difference between the signal S1 input from the coaxial cable 401 and the potential S2 of the termination circuit of the optical device 100 via the coaxial cable 421, and outputs the amplified signal. The signal S1 and the potential S2 will be described.

図３（ｂ）は信号Ｓ１及び電位Ｓ２を例示するタイムチャートである。横軸は時間、縦軸は電圧を表す。実線は信号Ｓ１、破線は電位Ｓ２を表す。図３（ｂ）は前記ノイズ（揺らぎ）が生じていないと仮定した例を示す。信号Ｓ１は電圧Ｖａと−Ｖａとの間で振動する周期的信号である。電位Ｓ２は一定の電圧Ｖｂを有する。モジュール１１０は信号Ｓ１と電位Ｓ２との電位差ΔＶが所定の閾値以上の場合、差動増幅を行う。電位差ΔＶが閾値より小さい場合、モジュール１１０は差動増幅を行わない。 FIG. 3B is a time chart illustrating the signal S1 and the potential S2. The horizontal axis represents time, and the vertical axis represents voltage. The solid line represents the signal S1, and the broken line represents the potential S2. FIG. 3B shows an example assuming that the noise (fluctuation) does not occur. The signal S1 is a periodic signal that oscillates between the voltages Va and -Va. The potential S2 has a constant voltage Vb. The module 110 performs differential amplification when the potential difference ΔV between the signal S1 and the potential S2 is greater than or equal to a predetermined threshold value. If the potential difference ΔV is smaller than the threshold, the module 110 does not perform differential amplification.

図４（ａ）はノイズが生じた場合における光デバイス１００及びモジュール１１０を例示するブロック図である。前述したように、接地パターン１８の接地電位の揺らぎはノイズＮ１及びＮ２を発生させる。ノイズＮ１は同軸ケーブル４０１を通じて入力端子１１２に入力され、ノイズＮ２は同軸ケーブル４２１を通じて入力端子１１４に入力される。前記したように、ノイズＮ１及びＮ２はコモンモードノイズである。 FIG. 4A is a block diagram illustrating the optical device 100 and the module 110 when noise occurs. As described above, the fluctuation of the ground potential of the ground pattern 18 generates noises N1 and N2. The noise N1 is input to the input terminal 112 through the coaxial cable 401, and the noise N2 is input to the input terminal 114 through the coaxial cable 421. As described above, the noises N1 and N2 are common mode noises.

図４（ｂ）は信号Ｓ１及び電位Ｓ２を例示するタイムチャートである。図４（ｂ）に示すように、信号Ｓ１の矢印Ａ１で示す部分は、ノイズＮ１の影響で揺らぎを生じている。矢印Ａ１で示す部分が理想的には直線状であるのに対し、この例では曲線状となる。電位Ｓ２にもノイズＮ１と同等のノイズＮ２が影響する。ノイズＮ２により、電位Ｓ２は信号Ｓ１に連動するように、電圧Ｖｃと−Ｖｃとの間で振動する周期的信号となる。以上のように、揺らぎが生じても電位差ΔＶの変動が抑制され、モジュール１１０が再生する電気信号のエラーレートを低減することができる。 FIG. 4B is a time chart illustrating the signal S1 and the potential S2. As shown in FIG. 4B, the portion indicated by the arrow A1 in the signal S1 is fluctuated due to the influence of the noise N1. The portion indicated by the arrow A1 is ideally linear, whereas in this example, it is curved. Noise N2 equivalent to the noise N1 also affects the potential S2. Due to the noise N2, the potential S2 becomes a periodic signal that oscillates between the voltages Vc and -Vc so as to be linked to the signal S1. As described above, even if fluctuation occurs, the fluctuation of the potential difference ΔV is suppressed, and the error rate of the electric signal reproduced by the module 110 can be reduced.

図５（ａ）は比較例に係る光デバイス１００Ｒを例示する平面図である。図５（ｂ）は図５（ａ）の線Ａ−Ａに沿った断面図である。図５（ａ）及び図５（ｂ）において図１（ａ）及び図１（ｂ）に相当する部分は同じ符号を付している。 FIG. 5A is a plan view illustrating an optical device 100R according to a comparative example. FIG. 5B is a cross-sectional view taken along line AA in FIG. 5 (a) and 5 (b), portions corresponding to FIGS. 1 (a) and 1 (b) are denoted by the same reference numerals.

図５（ａ）及び図５（ｂ）に示すように、比較例では終端抵抗（抵抗Ｒ３）がキャリア１４に設けられたパターン４４に接続され、パターン４４はビア配線４６を経由して金属ブロック１２に接続されている。金属ブロック１２は前記したように筐体１０の内底面に接続されている。筐体１０の内底面は台座２９、ワイヤ３２を介して接地ピン１３と接続されている。筐体１０の内底面の電位は安定した接地電位である。金属ブロック１２はその底面全体が筐体１０の内底面と接続されているので、金属ブロック１２全体も安定した接地電位と考えることができる。安定した終端抵抗を提供する観点からは、抵抗Ｒ３は直接に金属ブロック１２へ接続されるべきである。本比較例は、この観点から構成されたものである。 As shown in FIGS. 5A and 5B, in the comparative example, a termination resistor (resistor R3) is connected to the pattern 44 provided on the carrier 14, and the pattern 44 is connected to the metal block via the via wiring 46. 12 is connected. The metal block 12 is connected to the inner bottom surface of the housing 10 as described above. The inner bottom surface of the housing 10 is connected to the ground pin 13 via a pedestal 29 and a wire 32. The potential at the inner bottom surface of the housing 10 is a stable ground potential. Since the entire bottom surface of the metal block 12 is connected to the inner bottom surface of the housing 10, the entire metal block 12 can also be considered as a stable ground potential. From the viewpoint of providing a stable termination resistor, the resistor R3 should be connected directly to the metal block 12. This comparative example is configured from this viewpoint.

図６は光デバイス１００Ｒの等価回路を例示する回路図である。図６に示すように、抵抗Ｒ３は金属ブロック１２の電位と接続されている。すなわち、抵抗Ｒ３と接地パターン１８との間には、ビア配線４６に相当するインダクタＬ１４およびビア配線１５に相当するインダクタＬ１２とが介在することになり、高周波的な分離度が高い。 FIG. 6 is a circuit diagram illustrating an equivalent circuit of the optical device 100R. As shown in FIG. 6, the resistor R <b> 3 is connected to the potential of the metal block 12. In other words, the inductor L14 corresponding to the via wiring 46 and the inductor L12 corresponding to the via wiring 15 are interposed between the resistor R3 and the ground pattern 18, and the high-frequency isolation is high.

図７（ａ）は比較例における光デバイス１００Ｒとモジュール１１０との接続例を示すブロック図である。図７（ａ）に示すように、接地パターン１８における揺らぎに起因して、ノイズＮ１が発生する。その一方、接地パターン１８との高周波的な分離度が大きいパターン４４には、ノイズＮ１と同等のノイズは伝達されない。 FIG. 7A is a block diagram showing a connection example between the optical device 100R and the module 110 in the comparative example. As illustrated in FIG. 7A, noise N <b> 1 is generated due to fluctuations in the ground pattern 18. On the other hand, the noise equivalent to the noise N1 is not transmitted to the pattern 44 having a high frequency separation from the ground pattern 18.

図７（ｂ）は信号Ｓ１及び電位Ｓ２を例示するタイムチャートである。図７（ｂ）に示すように、ノイズＮ１により信号Ｓ１の電圧が電圧Ｖａより小さいＶｄ、及び電圧−Ｖａより大きい−Ｖｄになることがある。その一方で、電位Ｓ２は一定の電位Ｖｂを維持する。このとき電位差ΔＶは小さくなる。 FIG. 7B is a time chart illustrating the signal S1 and the potential S2. As shown in FIG. 7B, the voltage of the signal S1 may become Vd smaller than the voltage Va and -Vd larger than the voltage -Va due to noise N1. On the other hand, the potential S2 maintains a constant potential Vb. At this time, the potential difference ΔV becomes small.

図７（ｃ）はノイズＮ１及びＮ２が異なる位相を有する場合を示すブロック図である。ノイズＮ１の周波数が低い場合、接地パターン１８とパターン４４の間のインピーダンスが低下し、パターン４４に対してもノイズが伝達される場合が考えられる。しかし、インダクタＬ１２及びＬ１４を経由することから、ノイズの位相が変化してしまうことが考えられる。図７（ｃ）に示すように、ノイズＮ１は同軸ケーブル４０１に入力され、ノイズＮ２は同軸ケーブル４２１に入力される。ノイズＮ２はノイズＮ１と異なる位相を有する。図示はしないが、ノイズの位相にズレがあるため、電位Ｓ２は信号Ｓ１に連動せず、電位差ΔＶが大きく変動する。電位差ΔＶの変動により、モジュール１１０が誤作動する。 FIG. 7C is a block diagram showing a case where the noises N1 and N2 have different phases. When the frequency of the noise N <b> 1 is low, the impedance between the ground pattern 18 and the pattern 44 is lowered, and the noise may be transmitted to the pattern 44. However, it is conceivable that the phase of the noise changes due to passing through the inductors L12 and L14. As shown in FIG. 7C, the noise N1 is input to the coaxial cable 401, and the noise N2 is input to the coaxial cable 421. The noise N2 has a phase different from that of the noise N1. Although not shown in the figure, since the phase of the noise is shifted, the potential S2 does not interlock with the signal S1, and the potential difference ΔV varies greatly. The module 110 malfunctions due to the fluctuation of the potential difference ΔV.

実施例１及び比較例に示した金属ブロック１２及びビア配線１５及び４６は例えばコバール、金（Ａｕ）、及び銅（Ｃｕ）などの金属により形成されている。接地パターン１８、パターン４４、並びに配線パターン２４及び２６は例えばＡｕ、及びアルミニウム（Ａｌ）などの金属により形成されている。キャリア１４及びＰＤキャリア１６は、例えば酸化アルミニウム（Ａｌ_２Ｏ_３）などの絶縁体により形成されている。ワイヤは例えばＡｕなどの金属により形成されている。伝送線路は、例えばコプレーナライン又はマイクロストリップラインなどとすることができる。 The metal block 12 and the via wirings 15 and 46 shown in Example 1 and the comparative example are formed of a metal such as Kovar, gold (Au), and copper (Cu). The ground pattern 18, the pattern 44, and the wiring patterns 24 and 26 are made of metal such as Au and aluminum (Al). The carrier 14 and the PD carrier 16 are formed of an insulator such as aluminum oxide (Al ₂ O ₃ ). The wire is made of a metal such as Au. The transmission line can be, for example, a coplanar line or a microstrip line.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０筐体
１２金属ブロック
１４キャリア
１５、４６ビア配線
１６ＰＤキャリア
１８接地パターン
１９信号配線
２０ＰＤ
２２ａコプレーナライン
２２ｂ、２８マイクロストリップライン
４０、４２配線
１００、１００Ｒ光デバイス
１１０モジュール
１１２、１１４入力端子
Ｒ１〜Ｒ３抵抗
Ｃ１〜Ｃ５、Ｃ７、Ｃ８、Ｃａキャパシタ
Ｏｕｔ１、Ｏｕｔ２出力端子

DESCRIPTION OF SYMBOLS 10 Case 12 Metal block 14 Carrier 15, 46 Via wiring 16 PD carrier 18 Ground pattern 19 Signal wiring 20 PD
22a Coplanar line 22b, 28 Microstrip line 40, 42 Wiring 100, 100R Optical device 110 Module 112, 114 Input terminal R1-R3 Resistor C1-C5, C7, C8, Ca capacitor Out1, Out2 Output terminal

Claims

A first terminal from which a single-phase differential signal is output;
A second terminal from which a reference side of the single-phase differential signal is output;
A power supply pin connected to the bias power supply;
A ground pin connected to the ground potential;
A conductor connected to the ground pin;
A carrier provided on the conductor;
A grounding pattern provided on the carrier and electrically connected to the conductor only by via wiring penetrating the carrier;
A light receiving element;
A first transmission line having one end connected to the light receiving element, the other end connected to the first terminal, and a first signal line provided on the carrier with respect to the potential of the conductor;
One end is connected to the ground pattern through a resistor, the other end is connected to the second terminal, and a second signal wiring is provided on the carrier with reference to the potential of the conductor. An optical device comprising a transmission line.

A first capacitor provided between the first transmission line and the first terminal;
A second capacitor provided between the first resistor and the second terminal;
The optical device according to claim 1, wherein the first capacitor and the second capacitor are capacitors that cut a DC component .