JP6092422B2 - オプトエレクトロニクス半導体素子、およびオプトエレクトロニクス半導体素子の製造方法 - Google Patents

オプトエレクトロニクス半導体素子、およびオプトエレクトロニクス半導体素子の製造方法 Download PDF

Info

Publication number
JP6092422B2
JP6092422B2 JP2015547002A JP2015547002A JP6092422B2 JP 6092422 B2 JP6092422 B2 JP 6092422B2 JP 2015547002 A JP2015547002 A JP 2015547002A JP 2015547002 A JP2015547002 A JP 2015547002A JP 6092422 B2 JP6092422 B2 JP 6092422B2
Authority
JP
Japan
Prior art keywords
optoelectronic semiconductor
conversion
semiconductor chip
spacer member
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015547002A
Other languages
English (en)
Other versions
JP2015537390A5 (ja
JP2015537390A (ja
Inventor
バウムガートナー アレクサンダー
バウムガートナー アレクサンダー
リヒター マークス
リヒター マークス
ガルマイアー ハンス−クリストフ
ガルマイアー ハンス−クリストフ
トニー アルブレヒト
アルブレヒト トニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2015537390A publication Critical patent/JP2015537390A/ja
Publication of JP2015537390A5 publication Critical patent/JP2015537390A5/ja
Application granted granted Critical
Publication of JP6092422B2 publication Critical patent/JP6092422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/508Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

動作中に混色光を放出するオプトエレクトロニクス半導体素子を提供する。さらに、動作中に混色光を放出するオプトエレクトロニクス半導体素子の製造方法も提供する。
たとえば WO2010/022699 に、混色光を放出するオプトエレクトロニクス素子が記載されている。混色光を放出するために当該素子は、発光半導体チップと、当該発光半導体チップを覆う変換部材とを含む。半導体チップから離隔して配置される、3次元構造のこの変換部材は、「リモートフォスファ」部材と称される。この素子は、その3次元構造に起因して比較的高い変換効率を示すが、半導体チップよりも格段に大きな寸法を有する。
本発明の解決すべき課題は、動作中に1次光を2次光に効率的に変換できる、コンパクトなオプトエレクトロニクス半導体素子を実現することである。また、上述のようなオプトエレクトロニクス半導体素子の製造方法を実現することも課題とする。
前記課題は、独立請求項にて特定した物および方法の発明により解決される。
従属請求項に、独立請求項の物および方法の発明の実施形態および発展形態が記載されており、また、以下の記載および図面からも、当該物および方法の有利な実施形態等が明らかである。
少なくとも1つの実施形態では、オプトエレクトロニクス半導体素子は、動作中に1次光を生成するオプトエレクトロニクス半導体チップを有する。この1次光には、第1の(ピーク波長)または第1の波長領域を割り当てることができ、この第1の(ピーク波長)または第1の波長領域は特に可視光領域である。
有利には、前記オプトエレクトロニクス半導体素子は、前記1次光を生成するための活性領域を含む半導体積層体を有する。前記活性領域は、pn接合、ダブルへテロ構造、単一量子井戸構造(SQW構造)または多重量子井戸構造(MQW構造)を含むことができる。
前記半導体積層体は活性領域の他に、更に他の機能層や機能領域を含むこともでき、たとえばp型ドープもしくはn型ドープされたキャリア輸送層、アンドープまたはp型ドープまたはn型ドープされた閉じ込め層、クラッド層または導波層、バリア層、平坦化層、バッファ層、保護層およびこれらの組み合わせを含むこともできる。半導体積層体はエピタクシー法を用いて、たとえば有機金属気相エピタクシー法(MOVPE)または分子線エピタクシー法(MBE)を用いて成長基板上に成長させることができる。半導体積層体はたとえば、InGaAl1−x−yNベースの材料から形成することができ、ここで、0≦x≦1、0≦y≦1である。この場合には半導体積層体は、短波長の可視光域の1次光を、特に緑色から青色までの1次光を放出する構成となっている。
オプトエレクトロニクス半導体素子は、光出射面と、当該光出射面に対して横方向に延在する少なくとも1つの側面とを有する。この側面は有利には、前記光出射面に対して垂直に延在する。「少なくとも1つの側面」とは特に、半導体チップが円柱形の周面を有する場合、当該半導体チップが1つの側面を有することを意味し、半導体チップが直方体形である場合には、当該半導体チップの側面は4つとなる。
さらに、オプトエレクトロニクス半導体素子は有利には、湾曲が施された変換部材を有し、この変換部材は、前記1次光の少なくとも一部を2次光に変換するように構成されている。この2次光には、第2の波長領域または第2の(ピーク)波長を割り当てることができ、この第2の(ピーク)波長はとりわけ、前記第1の(ピーク)波長より長い。したがって前記変換部材は、短波長光によって励起されて長波長光を生成する、いわゆる「ダウンコンバージョン」を行うものである。
前記変換部材は有利には、前記オプトエレクトロニクス半導体素子表面に設けられている。
変換部材は特に、波長変換用に構成された少なくとも1つまたは複数の変換材を含む。たとえば、前記オプトエレクトロニクス半導体チップは青色光を放出し、この青色光の少なくとも一部は変換部材によって緑色および/または赤色および/または黄色光に変換され、これにより、前記半導体素子は動作中に白色光を放射することができる。前記変換部材はたとえば粒子の形態で、たとえばシリコーン等であるプラスチック等のマトリクス材料中に埋め込まれた状態で設けることができる。
さらに、前記オプトエレクトロニクス半導体素子は有利には、オプトエレクトロニクス半導体チップと変換部材との間に配置されたスペーサ部材も有する。スペーサ部材の、変換部材の方を向いた表面は、好適には湾曲して形成されている。変換部材はこの湾曲した表面に直接接触しており、この接触により、これに応じた湾曲が変換部材に形成される。有利には、スペーサ部材の湾曲した表面は、凸面状に湾曲している。たとえば当該湾曲した表面は、たとえば球セグメントの表面のように形成することができる。このことに応じて、変換部材の、スペーサ部材の方を向いた区切り面は、球セグメントの表面のような形状になる。
湾曲が施された変換部材の場合、変換場所において、その幾何学的形態が平面でないことにより、放射密度が低下するという利点が奏され、このことにより、変換部材の変換効率が高くなるという効果が奏される。それと同時に、上記変換部材を半導体チップ表面に設けた素子はコンパクトなサイズとなる。というのも、変換部材が半導体チップより大きな寸法となることはほぼ無いからである。
少なくとも1つの実施形態では、前記オプトエレクトロニクス半導体チップは面発光型である。これにより、オプトエレクトロニクス半導体チップは1次光の大部分を光出射面から放出することとなる。
湾曲が施された変換部材の上記の3次元構造により、面発光型でも比較的均一な放射特性を実現できるという利点が奏される。つまり、半導体素子から放出される混色光の色座標が放射角に依存して変動するのが小さくなる。
好適には前記オプトエレクトロニクス半導体チップは、良好な近似ではランバート面放射源となる薄膜チップである。薄膜チップにはとりわけ、成長基板が備えられていない。薄膜発光ダイオードチップの基本的原理は、たとえば I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18 October 1993, 2174 - 2176 に記載されている。これについての同刊行物の開示内容は、引用により本願の開示内容に含まれるものとする。
少なくとも1つの実施形態では、前記変換部材は均一な厚さの層として、前記湾曲した表面上に被着されている。このような均一な厚さの変換層により、変換部材内における光路長がほぼ均一になり、このことにより、角度に依存する変換割合がほぼ均一になるという利点が奏される。この層を1層から形成することができ、または、当該層が複数の部分層を含むこともできる。ここで、1つの部分層の最小層厚は、変換材粒子の粒径によって決定することができ、当該最小層厚はとりわけ5μmである。
たとえば、前記変換部材をスペーサ部材の湾曲した表面にスプレー成膜(英語:Spray-Coating)することができる。また、スクリーン印刷法を用いて、またはスピンコーティング法を用いて、またはドクターブレード法を用いて変換部材を設けることも可能である。さらに、電気泳動を用いて変換材粒子を前記湾曲した表面に塗布することも可能である。その後、変換材粒子をマトリクス材料に埋め込むことによって前記湾曲した表面に固定することができる。
少なくとも1つの実施形態では、前記スペーサ部材の、前記変換部材の方を向いた湾曲した表面は、当該変換部材によって完全に覆われている。つまり、変換部材は特に、湾曲した表面の領域において材料の分断箇所を有さない。
少なくとも1つの実施形態では、半導体チップの前記少なくとも1つの側面は変換部材によって覆われている。変換部材の有利な形成方法では、製造コストを低く抑えるために、たとえばマスク等を用いて限られた領域にのみ成膜する規定通りの塗布は行わない。このことにより、変換部材は前記少なくとも1つの側面にも達し、場合によっては、半導体チップを固定した端子支持体にも達することになる。
少なくとも1つの実施形態では、前記スペーサ部材は半導体チップの光出射面と直接接触する。スペーサ部材は、光出射面に直接被着することができる。とりわけ、スペーサ部材は光出射面にのみ設けられている。有利には、前記少なくとも1つの側面はスペーサ部材によって覆われていない。
少なくとも1つの実施形態では、スペーサ部材は1次光に対して透過性である。とりわけ、前記スペーサ部材は透明プラスチック材料から、たとえばシリコーンから成る。
少なくとも1つの実施形態では、前記オプトエレクトロニクス半導体素子は光学部材を有し、この光学部材は前記変換部材表面に配置されている。
有利には前記光学部材は、ビーム成形を行うように構成されたレンズである。とりわけ、前記光学部材は、1次光と2次光とから成る混色光のビーム集束を行うように構成されている。有利には、前記光学部材は1次光と2次光とに対して透過性である。
少なくとも1つの実施形態では、光学部材は前記半導体チップから見て下流であって、かつ、当該半導体チップの光出射面と前記少なくとも1つの側面とに付着して配置されている。とりわけ、半導体チップが前記少なくとも1つの側面と光出射面とにおいて光学部材により覆われるように、光学部材は半導体チップ上方をアーチ状に覆う。好適には光学部材は、スペーサ部材と変換部材とが設けられた半導体チップの封止部として用いられる。こうすることにより、追加的な筐体を省略することができる。
少なくとも1つの実施形態では、オプトエレクトロニクス半導体素子は端子支持体を有し、この端子支持体上に前記オプトエレクトロニクス半導体チップが配置されている。とりわけ、前記オプトエレクトロニクス半導体チップは端子支持体に固定されている。さらに、端子支持体を用いて前記半導体チップの電気的接続を行うことができる。たとえば端子支持体は、基体と、当該基体内部および/または表面に設けられた電気的端子部分とを有する。たとえば、前記基体はセラミックから成る。この構成により、動作中に生じた熱を良好に排熱することができる。
動作中に混合光を放出する、上記構成のオプトエレクトロニクス半導体素子の製造方法の少なくとも1つの実施形態では、第1のステップにおいて、光出射面と、当該光出射面に対して横方向に延在する少なくとも1つの側面とを有するオプトエレクトロニクス半導体チップを準備する。このオプトエレクトロニクス半導体チップは、動作中に前記光出射面に1次光を透過させて放出するものである。次のステップにおいて、光出射面に材料バルクを配置することにより、スペーサ部材を形成する。有利には、湾曲した表面を生じさせるのに寄与するのは、この材料バルクの表面張力である。表面の湾曲は、材料バルクのサイズによって決定することができる。後続のステップにおいて、スペーサ部材の湾曲した表面に変換材料を設けることにより、湾曲した変換部材を形成する。
前記製造方法の少なくとも1つの実施形態では、スペーサ部材を形成するために用いられる材料バルクを液状で塗布する。その際に有利なのは、半導体チップの、前記光出射面の境界を成すチップエッジを、材料バルクに対するストップエッジとして用いることである。すなわち、チップエッジにより、材料バルクが当該チップエッジを越えて、たとえば前記少なくとも1つの側面にまで及ぶのが阻止される。有利には、材料バルクはニードルを用いて、前記半導体チップの光出射面に設けられる。
本製造方法の少なくとも1つの実施形態では、スプレー成膜法(英語:Spray-Coating)を用いて前記変換材料をスペーサ部材表面に設ける。有利には前記変換部材は、マトリクス材料と変換材粒子とを含むスプレー材から成る。とりわけ、マトリクス材料はスプレー材中に含まれている時点で既に、変換材粒子を包囲している。変換材粒子はたとえばマトリクス材料中において分散しており、全面においてマトリクス材料により包囲されている。マトリクス材料により、塗布後にスペーサ部材と変換材粒子との良好な付着を実現することができる。たとえば、樹脂系またはシリコーン含有のマトリクス材料を使用することができる。
さらに、スプレー材は有利には溶剤も含む。この溶剤は、変換材粒子とマトリクス材料との混合物を希釈化することにより、変換材料のスプレー塗布を容易にするものである。たとえば、ヘプタンを前記溶剤として用いることができる。ヘプタンはとりわけ、シリコーンを含有するマトリクス材料を用いる場合に適している。
本製造方法の少なくとも1つの実施形態では、前記スプレー材をスプレー装置のノズルから前記スペーサ部材表面にスプレー塗布する。複数の層を成すように前記スプレー材を半導体チップに塗布することができる。このようにして、変換材料を均一に塗布することができる。たとえば、第1の層を形成するために第1の一噴きを生じさせることができ、第2の層を形成するために第2の一噴きを生じさせることができる。これら2回の一噴きの合間に休止を入れ、各休止中にスプレー材を硬化させることにより、1つの薄層を形成することができる。
本製造方法の少なくとも1つの実施形態では、変換部材とスペーサ部材とが設けられた半導体チップに光学部材を一体成形する。このような光学部材は、成形材から形成することができる。とりわけ、前記変換部材とスペーサ部材とが設けられた半導体チップ表面に、この成形材を形状接続的に被着させる。このような被着は、たとえば射出成形、キャスティングまたはプリント法等の成形法で行うことができる。前記成形材は有利には、シリコーン等の透明プラスチック材料を含む。
以下、図面を参照して実施例を説明する。この説明から、更に他の利点、有利な実施形態および発展形態を導き出すことができる。
種々の実施例のオプトエレクトロニクス半導体素子の製造方法の一ステップを示す図である。 種々の実施例のオプトエレクトロニクス半導体素子の製造方法の一ステップを示す図である。 種々の実施例のオプトエレクトロニクス半導体素子の製造方法の一ステップを示す図であり、当該オプトエレクトロニクス半導体素子の概略的な側面図である。 種々の実施例のオプトエレクトロニクス半導体素子の製造方法の一ステップを示す図であり、当該オプトエレクトロニクス半導体素子の概略的な側面図である。
図1に、動作中に混色光を放出するオプトエレクトロニクス半導体素子の製造方法の第1のステップを示す。同図では、1つの光出射面1Aと、当該光出射面1Aに対して横方向に延在する複数の側面1Bとを有するオプトエレクトロニクス半導体チップ1を準備する。これら複数の側面1Bは、光出射面1Aに対して特に垂直に延在する面である。オプトエレクトロニクス半導体チップ1は、1次光を生成するための活性領域(図中に示していない)を含む半導体積層体を有する。さらに、オプトエレクトロニクス半導体チップ1を電気的に動作させることができるように、オプトエレクトロニクス半導体チップ1に電気的コンタクトが設けられている(図中に示していない)。
半導体チップ1は端子支持体2上に配置される。とりわけ、半導体チップ1は端子支持体2に固定される。好適には端子支持体2は、半導体チップ1の電気的コンタクトにコンタクトする電気的端子部分(図示されていない)を有する。さらに端子支持体2は、内部および/または表面に前記端子部分を配置した基体を有することができる(図示されていない)。たとえば、前記基体はセラミックから成ることができる。
図2に第2のステップを示す。第2のステップでは、半導体チップ1の光出射面1Aに材料バルクが配置されてスペーサ部材3が形成される。湾曲した表面3Aを生じさせるのに寄与するのは、とりわけ液状で塗布される材料バルクの表面張力である。好適には、前記表面3Aが所望の湾曲を有するように、規定通りに前記材料バルクを調量する。材料バルクはニードルを用いて、光出射面1Aに規定通りに調量しながら被着することができる。とりわけ、半導体チップ1のチップエッジにより、材料バルクが側面1Bまではみ出すのが阻止される。このようにして形成されたスペーサ部材3の表面3Aは、とりわけ凸状に湾曲する。表面3Aは、球セグメントの表面のように形成することができる。それに対し、スペーサ部材3の、半導体チップ1に直接隣接する部分は、平坦な表面3Bを有することができる。
図3に第3のステップを示しており、同ステップでは、前記スペーサ部材の湾曲した表面3A上に変換材料を設けて、湾曲した変換部材4を形成する。この変換部材4の、前記湾曲した表面3Aの方を向いた区切り面(符号は付していない)の湾曲は、ここでは特に表面3Aと同じとなっている。
変換材料は1つまたは複数の層の形態で、湾曲した表面3A上に均等に設けられる。とりわけ、変換材料は上述の形態になるようにスプレー塗布される。
変換部材4の有利な形成方法では、製造コストを低く抑えるために、たとえばマスク等を用いて限られた領域にのみ成膜する規定通りの塗布は行わない。このようにすると、変換部材4は側面1Bと端子支持体2にも達することとなる。
図1〜3を参照して説明した方法により、動作中に混色光を放出するオプトエレクトロニクス半導体素子5が製造される。
この半導体素子5は、動作中に1次光6Aを光出射面1Aに透過させて放出するオプトエレクトロニクス半導体チップ1を有する。半導体素子5はさらに、湾曲が施された変換部材4も有し、この変換部材4は前記オプトエレクトロニクス半導体チップ1上に配置されており、1次光6Aの少なくとも一部を2次光6Bに波長変換するように構成されている。オプトエレクトロニクス半導体チップ1は有利には面発光型であり、これにより、1次光6Aの大部分を光出射面1Aから放出することとなる。
湾曲が施された変換部材4の上記の3次元構造により、面発光型でも比較的均一な放射特性を実現できるという利点が奏される。つまり、半導体素子5から放出される混色光の色座標が放射角に依存して変動するのが小さくなる。
さらに、前記半導体素子5はスペーサ部材も有し、このスペーサ部材はオプトエレクトロニクス半導体チップ1と変換部材4との間に配置され、当該スペーサ部材の、変換部材4の方を向いた表面は湾曲しており、変換部材4はこの湾曲した表面と直接接触している。さらに、前記半導体素子5は端子支持体2も有し、この端子支持体2上に半導体チップ1が配置されている。また、半導体チップ1は端子支持体2を用いて接続可能に構成されている。
図3にて示したような構成のオプトエレクトロニクス半導体素子5には、筐体を追加して補完することもできる(図示されていない)。
図4には、第4のステップにおいて、前記スペーサ部材と変換部材4とが設けられた半導体チップ1に光学部材7を一体成形できることを示している。この光学部材7は成形材料から成ることができ、この成形材料は、変換部材4とスペーサ部材とが設けられた半導体チップ1表面に形状接続的に被着される。このような被着は、たとえば射出成形、キャスティングまたはプリント法等の成形法で行うことができる。
光学部材7は端子支持体2上に配置されている。また光学部材7は、半導体チップ1から見て下流であって、かつ、半導体チップ1の光出射面1Aと側面1Bとに付着して配置されている。光学部材1が、スペーサ部材と変換部材4とが設けられた半導体チップ1の封止部を成すので、これにより筐体を追加する必要が無くなる。
光学部材7は1次光6Aと2次光6Bとに対して透過性である。有利には光学部材7は、シリコーン等の透明プラスチック材料を含む。光学部材7は、ビーム成形のために構成されたレンズである。とりわけ光学部材7は、半導体素子5から放出された、1次光6Aと2次光6Bとから成る混色光をビーム集束するように構成されている。
本発明は、実施例を参照した上記説明を以て、当該実施例に限定されることはない。むしろ本発明は、他のいかなる特徴も、また各特徴のいかなる組み合わせも包含しており、これには特に、請求項にて記載した各特徴のいかなる組み合わせも包含されている。このことは、他の特徴または他の組み合わせ自体が、特許請求の範囲または実施例に明示的に記載されていない場合にも同様に当てはまる。
本願は、独国特許出願第102012112307.1号の優先権を主張するものであり、これを引用することにより、その開示内容は本願の開示内容に含まれるものとする。

Claims (14)

  1. 動作中に混色光を放出するオプトエレクトロニクス半導体素子(5)であって、
    光出射面(1A)と、当該光出射面(1A)に対して横方向に延在する少なくとも1つの側面(1B)とを有し、かつ、動作中に当該光出射面(1A)に1次光(6A)を透過させて放出するオプトエレクトロニクス半導体チップ(1)、
    前記1次光(6A)の少なくとも一部を2次光(6B)に波長変換するように構成された変換部材(4)、および、
    スペーサ部材(3)
    を有し、
    前記変換部材(4)には湾曲が施されており、
    前記変換部材(4)は前記オプトエレクトロニクス半導体チップ(1)上に配置されており、
    前記スペーサ部材(3)は前記オプトエレクトロニクス半導体チップ(1)と前記変換部材(4)との間に配置されており、
    前記スペーサ部材(3)の、前記変換部材(4)の方を向いた表面(3A)は湾曲しており、
    前記変換部材(4)は、前記湾曲した表面(3A)と直接接触し、
    前記変換部材(4)は、前記湾曲した表面(3A)に設けられた、均一な厚さの層であり、
    前記少なくとも1つの側面(1B)は前記変換部材(4)により覆われており、かつ、前記スペーサ部材(3)により覆われておらず、
    前記スペーサ部材(3)は前記光出射面(1A)と直接接触する、
    ことを特徴とするオプトエレクトロニクス半導体素子(5)。
  2. 動作中に混色光を放出するオプトエレクトロニクス半導体素子(5)であって、
    光出射面(1A)と、当該光出射面(1A)に対して横方向に延在する少なくとも1つの側面(1B)とを有し、かつ、動作中に当該光出射面(1A)に1次光(6A)を透過させて放出するオプトエレクトロニクス半導体チップ(1)、
    前記1次光(6A)の少なくとも一部を2次光(6B)に波長変換するように構成された変換部材(4)、および、
    スペーサ部材(3)
    を有し、
    前記変換部材(4)には湾曲が施されており、
    前記変換部材(4)は前記オプトエレクトロニクス半導体チップ(1)表面に配置されており、
    前記スペーサ部材(3)は前記オプトエレクトロニクス半導体チップ(1)と前記変換部材(4)との間に配置されており、
    前記スペーサ部材(3)の、前記変換部材(4)の方を向いた表面(3A)は湾曲しており、
    前記変換部材(4)は、湾曲した前記表面(3A)と直接接触し、
    前記少なくとも1つの側面(1B)は前記スペーサ部材(3)により覆われておらず、
    前記スペーサ部材(3)は前記1次光(6A)に対して透過性であり、
    前記変換部材(4)は複数の部分層を含み、
    1つの部分層の最小層厚は、変換材粒子の粒径によって決定され、当該層厚は約5μmである、
    ことを特徴とするオプトエレクトロニクス半導体素子(5)。
  3. 前記スペーサ部材(3)の、前記変換部材(4)の方を向いた湾曲した表面(3A)は、前記変換部材(4)により完全に覆われている、
    請求項1または2記載のオプトエレクトロニクス半導体素子(5)。
  4. 前記スペーサ部材(3)の、前記変換部材(4)の方を向いた湾曲した表面(3A)は、凸面状に湾曲している、
    請求項1から3までのいずれか1項記載のオプトエレクトロニクス半導体素子(5)。
  5. 前記スペーサ部材(3)は前記光出射面(1A)と直接接触する、
    請求項記載のオプトエレクトロニクス半導体素子(5)。
  6. 前記スペーサ部材(3)は前記1次光(6A)に対して透過性である、
    請求項記載のオプトエレクトロニクス半導体素子(5)。
  7. 前記スペーサ部材(3)は、透明プラスチック材料から成る、
    請求項1から6までのいずれか1項記載のオプトエレクトロニクス半導体素子(5)。
  8. 前記変換部材(4)表面に配置された光学部材(7)を備える、
    請求項1から7までのいずれか1項記載のオプトエレクトロニクス半導体素子(5)。
  9. 前記光学部材(7)は、前記半導体チップ(1)から見て下流であって、かつ、当該半導体チップ(1)の前記光出射面(1A)と前記少なくとも1つの側面(1B)とに付着して配置されている、
    請求項8記載のオプトエレクトロニクス半導体素子(5)。
  10. 前記光学部材(7)は、ビーム成形用に構成されたレンズである、
    請求項8または9記載のオプトエレクトロニクス半導体素子(5)。
  11. 前記オプトエレクトロニクス半導体チップ(1)は、面発光型薄膜半導体チップである、
    請求項1から10までのいずれか1項記載のオプトエレクトロニクス半導体素子(5)。
  12. 動作中に混色光を放出するオプトエレクトロニクス半導体素子(5)の製造方法であって、
    ・光出射面(1A)と、当該光出射面(1A)に対して横方向に延在する少なくとも1つの側面(1B)とを有するオプトエレクトロニクス半導体チップ(1)であって、動作中に当該光出射面(1A)に透過させて1次光(6A)を放出するオプトエレクトロニクス半導体チップ(1)を準備するステップと、
    ・材料バルクを前記光出射面(1A)に設けて、材料バルクの表面張力により、湾曲した表面(3A)を生じさせて、スペーサ部材(3)を形成するステップと、
    ・前記スペーサ部材(3)の前記湾曲した表面(3A)に変換材料を被着させることにより、湾曲した変換部材(4)を形成するステップと
    を有し、
    スプレー成膜法を用いて、前記変換材料(4)を前記湾曲した表面(3A)に塗布し、
    前記少なくとも1つの側面(1B)は前記変換部材(4)により覆われており、
    前記少なくとも1つの側面(1B)は前記スペーサ部材(3)により覆われず、
    前記スペーサ部材(3)は前記光出射面(1A)と直接接触する、
    ことを特徴とする製造方法。
  13. 動作中に混色光を放出するオプトエレクトロニクス半導体素子(5)の製造方法であって、
    ・光出射面(1A)と、当該光出射面(1A)に対して横方向に延在する少なくとも1つの側面(1B)とを有するオプトエレクトロニクス半導体チップ(1)であって、動作中に当該光出射面(1A)に透過させて1次光(6A)を放出するオプトエレクトロニクス半導体チップ(1)を準備するステップと、
    ・スペーサ部材(3)を形成するため、材料バルクを前記光出射面(1A)に設けて、材料バルクの表面張力により、湾曲した表面(3A)を生じさせるステップと、
    ・湾曲した変換部材(4)を形成するため、前記スペーサ部材(3)の湾曲した前記表面(3A)に変換材料を被着させるステップと
    を有し、
    前記少なくとも1つの側面(1B)は前記スペーサ部材(3)により覆われず、
    前記スペーサ部材(3)は前記1次光(6A)に対して透過性であり、
    前記変換部材(4)を形成するため、前記変換材料の複数の層を前記半導体チップ(1)上に設け、かかる際に、第1の層の被着と第2の層の被着との合間に休止を入れ、当該休止中に当該変換材料が硬化する
    ことを特徴とする製造方法。
  14. 前記変換部材(4)と前記スペーサ部材(3)とが設けられた前記半導体チップ(1)に、光学部材(7)を一体成形する、
    請求項12または13記載の製造方法。
JP2015547002A 2012-12-14 2013-12-11 オプトエレクトロニクス半導体素子、およびオプトエレクトロニクス半導体素子の製造方法 Expired - Fee Related JP6092422B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012112307.1A DE102012112307A1 (de) 2012-12-14 2012-12-14 Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102012112307.1 2012-12-14
PCT/EP2013/076271 WO2014090894A1 (de) 2012-12-14 2013-12-11 Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Publications (3)

Publication Number Publication Date
JP2015537390A JP2015537390A (ja) 2015-12-24
JP2015537390A5 JP2015537390A5 (ja) 2016-09-29
JP6092422B2 true JP6092422B2 (ja) 2017-03-08

Family

ID=49759309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015547002A Expired - Fee Related JP6092422B2 (ja) 2012-12-14 2013-12-11 オプトエレクトロニクス半導体素子、およびオプトエレクトロニクス半導体素子の製造方法

Country Status (5)

Country Link
US (1) US9373760B2 (ja)
JP (1) JP6092422B2 (ja)
CN (1) CN104854715B (ja)
DE (1) DE102012112307A1 (ja)
WO (1) WO2014090894A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121074A1 (de) * 2015-12-03 2017-06-08 Osram Opto Semiconductors Gmbh Halbleiterbauteil mit lichtleiterschicht

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635987B1 (en) * 2000-09-26 2003-10-21 General Electric Company High power white LED lamp structure using unique phosphor application for LED lighting products
US7462502B2 (en) * 2004-11-12 2008-12-09 Philips Lumileds Lighting Company, Llc Color control by alteration of wavelength converting element
US7419839B2 (en) 2004-11-12 2008-09-02 Philips Lumileds Lighting Company, Llc Bonding an optical element to a light emitting device
JP2007273562A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 半導体発光装置
JP4859050B2 (ja) 2006-11-28 2012-01-18 Dowaエレクトロニクス株式会社 発光装置及びその製造方法
CN102106009B (zh) * 2008-07-03 2013-07-24 三星电子株式会社 波长转换发光二极管芯片和具有该芯片的发光二极管装置
DE102008045331A1 (de) 2008-09-01 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5680278B2 (ja) 2009-02-13 2015-03-04 シャープ株式会社 発光装置
DE102010009456A1 (de) 2010-02-26 2011-09-01 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement mit einem Halbleiterchip und einem Konversionselement und Verfahren zu dessen Herstellung
US20110006331A1 (en) * 2010-09-20 2011-01-13 Alexander Shaikevitch Light-emitting device with a semi-remote phosphor coating
US8552454B2 (en) * 2010-11-29 2013-10-08 Epistar Corporation Light-emitting device and light mixing device
US8507328B2 (en) * 2011-05-27 2013-08-13 Tsmc Solid State Lighting Ltd. Systems and methods providing semiconductor light emitters

Also Published As

Publication number Publication date
US20150333235A1 (en) 2015-11-19
CN104854715A (zh) 2015-08-19
US9373760B2 (en) 2016-06-21
WO2014090894A1 (de) 2014-06-19
DE102012112307A1 (de) 2014-06-18
JP2015537390A (ja) 2015-12-24
CN104854715B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
JP6595055B2 (ja) 発光デバイス及び波長変換材料を含む光共振器
US9070844B2 (en) Semiconductor light emitting element and method for manufacturing same
US8969900B2 (en) Optoelectronic semiconductor chip and method for the production thereof
US9099619B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20070012940A1 (en) Wavelength-convertible light emitting diode package
US10283685B2 (en) Light emitting device and method of fabricating the same
KR100993112B1 (ko) 발광 디바이스
US9634200B2 (en) Semiconductor light emitting device
US10141482B2 (en) Semiconductor light emitting device
KR20100063130A (ko) 유리 커버를 포함한 복사 방출 소자 및 그 제조 방법
JP2010541217A (ja) 放射放出用の半導体ボディ
JP6212989B2 (ja) 発光装置およびその製造方法
JP2016510178A (ja) オプトエレクトロニクス部品及びオプトエレクトロニクス部品の製造方法
KR20210095191A (ko) 발광 디바이스 및 발광 디바이스를 제조하기 위한 방법
JP6092422B2 (ja) オプトエレクトロニクス半導体素子、およびオプトエレクトロニクス半導体素子の製造方法
US11600751B2 (en) Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
US20150076540A1 (en) Nitride semiconductor light emitting device
US20230261154A1 (en) Light-emitting diode packages with selectively placed light-altering materials and related methods
US20230106479A1 (en) Lumiphoric material arrangements for multiple-junction light-emitting diodes
US11316077B2 (en) Radiation-emitting device
KR20130105566A (ko) 반도체 발광소자 및 이를 제조하는 방법
US9257608B2 (en) Nitride semiconductor light emitting device
KR20190126496A (ko) 발광 소자 패키지
KR20100111642A (ko) 발광 디바이스 제조방법
KR20130104603A (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160509

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20160808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170208

R150 Certificate of patent or registration of utility model

Ref document number: 6092422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees