JP6091453B2

JP6091453B2 - Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device

Info

Publication number: JP6091453B2
Application number: JP2014037734A
Authority: JP
Inventors: 勇中村; 博明岡部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-02-28
Filing date: 2014-02-28
Publication date: 2017-03-08
Anticipated expiration: 2034-02-28
Also published as: JP2015162620A

Description

本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関し、特に、アルミニウムを含有する材料から作られた配線層を有する炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関するものである。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device, and particularly to a method for manufacturing a silicon carbide semiconductor device having a wiring layer made of a material containing aluminum and a silicon carbide semiconductor device.

半導体装置の配線構造において、ＳｉＯ_x膜などの絶縁膜に形成されたコンタクトホールを介して半導体基板への電気的接続を得るコンタクト構造が広く用いられている。配線層によるコンタクトホールの不十分な埋め込み、または配線層の表面の過度の起伏は、配線構造における電気的または機械的不良の原因となり得る。配線層に適した低抵抗材料として、アルミニウム（Ａｌ）またはＡｌを主成分とした合金（総称してＡｌ系材料ともいう）が用いられ得る。 In a wiring structure of a semiconductor device, a contact structure that obtains electrical connection to a semiconductor substrate through a contact hole formed in an insulating film such as an SiO _x film is widely used. Insufficient filling of contact holes by the wiring layer or excessive undulations on the surface of the wiring layer can cause electrical or mechanical defects in the wiring structure. As a low-resistance material suitable for the wiring layer, aluminum (Al) or an alloy containing Al as a main component (also collectively referred to as an Al-based material) can be used.

特開平７−５０２９９号公報（特許文献１）の記載によれば、アルミニウム層の形成後、基板を４００〜５００℃に加熱することで、アルミニウム層が流動状態となり、絶縁層の開口部がアルミニウム層によって確実に埋め込まれる。またこの公報の記載によれば、絶縁層上に下地層としてのＴｉ層を形成した後に、基板を５００℃に加熱した状態でスパッタリングを行うことによって、下地層上に堆積したアルミニウム層は流動状態となって絶縁層の開口部はアルミニウム層で確実に充填される。 According to the description of Japanese Patent Application Laid-Open No. 7-50299 (Patent Document 1), after the aluminum layer is formed, the substrate is heated to 400 to 500 ° C. so that the aluminum layer is in a fluid state and the opening of the insulating layer is aluminum. Securely embedded by layers. According to the description of this publication, after forming a Ti layer as a base layer on the insulating layer, sputtering is performed in a state where the substrate is heated to 500 ° C., so that the aluminum layer deposited on the base layer is in a fluid state. Thus, the opening of the insulating layer is reliably filled with the aluminum layer.

特開平６−２６０４４５号公報（特許文献２）によれば、半導体基板の上層に形成された拡散層へのコンタクト構造が開示されている。拡散層上の絶縁膜にはコンタクトホールが形成されている。コンタクトホールに、配線としてのアルミニウム系金属膜が、チタンからなる接続層と、反応防止層と、チタンからなる密着層とを順に介して、形成される。反応防止層は、複数層よりなり、少なくとも当該反応防止層を構成する最上層の金属系材料層と最下層の金属系材料層とは同一金属系材料で形成されていて、かつ当該最上層の金属系材料層の配向と当該最下層の金属系材料層の配向とが異なるものである。例えば、最上層の金属系材料層は（１１１）配向の窒化チタン膜よりなり、最下層の金属系材料層は（２００）配向の窒化チタン膜よりなり、配線は（１１１）配向のアルミニウム系金属膜よりなる。また反応防止層は、バリア性を有する材料として、ＴｉＷ、ＺｒＮ、ＷＮ、Ｗ、ＷＣ、ＴｉＣ、ＭｏＳｉ₂、ＷＳｉ₂、ＴｉＳｉ₂などを用いてもよい。 Japanese Patent Laid-Open No. 6-260445 (Patent Document 2) discloses a contact structure to a diffusion layer formed on an upper layer of a semiconductor substrate. A contact hole is formed in the insulating film on the diffusion layer. An aluminum-based metal film as a wiring is formed in the contact hole through a connection layer made of titanium, a reaction prevention layer, and an adhesion layer made of titanium in this order. The reaction prevention layer is composed of a plurality of layers, and at least the uppermost metal material layer and the lowermost metal material layer constituting the reaction prevention layer are formed of the same metal material, and The orientation of the metallic material layer is different from the orientation of the lowermost metallic material layer. For example, the uppermost metal material layer is made of a (111) -oriented titanium nitride film, the lowermost metal material layer is made of a (200) -oriented titanium nitride film, and the wiring is an (111) -oriented aluminum metal film. It consists of a film. The reaction preventing layer may be made of TiW, ZrN, WN, W, WC, TiC, MoSi ₂ , WSi ₂ , TiSi ₂ or the like as a material having a barrier property.

特開平７−５０２９９号公報Japanese Patent Application Laid-Open No. 7-50299 特開平６−２６０４４５号公報JP-A-6-260445

特開平６−２６０４４５号公報によれば、半導体基板が拡散層を有することから、基板として、熱拡散法が適用可能なシリコン（Ｓｉ）基板が用いられていると考えられる。よって上記公報の技術は、配向性制御を含む諸工程が、Ｓｉ基板の使用を前提に検討されたものと考えられる。 According to Japanese Patent Laid-Open No. 6-260445, it is considered that a silicon (Si) substrate to which a thermal diffusion method can be applied is used as the substrate because the semiconductor substrate has a diffusion layer. Therefore, in the technique of the above publication, it is considered that various processes including orientation control have been studied on the premise of using a Si substrate.

近年、Ｓｉ基板に代わって炭化珪素（ＳｉＣ）基板を用いた半導体装置の実用化が進んでいる。ＳｉＣは、高い絶縁破壊電界強度、熱伝導率および耐放射線性など、優れた物性を有し、これにより半導体装置の性能を高めることが期待される。基板材料が異なれば、望ましい配線構造も異なり得る。たとえば、配線構造が基板に作用する応力は、基板の反りまたは素子特性に影響し得る。このような場合、配線構造は、基板材料の選択に応じて検討する必要がある。 In recent years, semiconductor devices using silicon carbide (SiC) substrates instead of Si substrates have been put into practical use. SiC has excellent physical properties such as high breakdown field strength, thermal conductivity, and radiation resistance, and is expected to improve the performance of semiconductor devices. If the substrate material is different, a desirable wiring structure may be different. For example, the stress that the wiring structure acts on the substrate can affect the warpage of the substrate or the element characteristics. In such a case, the wiring structure needs to be examined according to the selection of the substrate material.

ＳｉＣ基板が用いられる場合、本発明者らは、配線構造中に単体のチタンからなる膜を設けることが、特に有用であると考える。この構造により、たとえば、ＳｉＣ基板に加わる応力を調整することができ、基板の反りまたは素子特性を調整することができる。素子特性は、たとえば、半導体素子としての電界効果トランジスタの動作電圧などである。 When a SiC substrate is used, the present inventors consider that it is particularly useful to provide a film made of a single titanium in the wiring structure. With this structure, for example, the stress applied to the SiC substrate can be adjusted, and the warpage or element characteristics of the substrate can be adjusted. The element characteristic is, for example, an operating voltage of a field effect transistor as a semiconductor element.

上記のような有用性が得られる理由のひとつとして、単体のチタンの線膨張率が、ＳｉＣ基板（特に電極および絶縁膜などの構造が設けられたＳｉＣ基板）の線膨張率と整合性を有することが挙げられる。基板の反りまたは素子特性を調整する機能を有するものとしてのチタン膜は、単に電気的接続またはぬれ性の向上を意図して設けられたものとは異なり、単体のチタンからなりかつ制御された厚さを有する膜として、半導体装置の製造工程の完了まで維持されることが必要である。特開平７−５０２９９号公報の技術のように、チタンからなる下地層上に直接アルミニウム層が設けられると、下地層のＴｉとアルミニウム層のＡｌとの反応のため、下地層は、単体のチタンからなる層ではなくなってしまう。 One of the reasons why the usefulness as described above can be obtained is that the linear expansion coefficient of single titanium has consistency with the linear expansion coefficient of an SiC substrate (in particular, an SiC substrate provided with a structure such as an electrode and an insulating film). Can be mentioned. The titanium film as a function of adjusting the warp of the substrate or the element characteristic is different from that provided merely for the purpose of improving electrical connection or wettability, and is made of a single titanium and has a controlled thickness. The film having the thickness needs to be maintained until the completion of the manufacturing process of the semiconductor device. When an aluminum layer is provided directly on a base layer made of titanium as in the technique of Japanese Patent Application Laid-Open No. 7-50299, the base layer is made of a single titanium because of the reaction between the base layer Ti and the aluminum layer Al. It is no longer a layer consisting of.

本発明は以上のような課題を解決するためになされたものであり、その目的は、コンタクトホールの十分な埋め込みと配線層の表面の平坦性とを保ちつつ、単体のチタンからなる膜が所望の厚さで設けられた炭化珪素半導体装置を提供することである。 The present invention has been made in order to solve the above-described problems. The object of the present invention is to provide a single titanium film while maintaining sufficient contact hole filling and flatness of the surface of the wiring layer. It is providing the silicon carbide semiconductor device provided by thickness.

本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。炭化珪素から作られた基板上に、基板に面する底面と底面を囲む側壁面とを有するコンタクトホールが設けられた絶縁膜が形成される。絶縁膜上に、コンタクトホールの底面および側壁面を覆いチタンから作られた第１の膜が形成される。第１の膜上に、コンタクトホールの底面および側壁面を第１の膜を介して覆い白金および窒化チタンのいずれかから作られた第２の膜が形成される。第２の膜上に、コンタクトホールの底面および側壁面を第１の膜および第２の膜を介して覆い多結晶シリコンから作られた第３の膜が形成される。第３の膜上に、第１の膜と第２の膜と第３の膜とを介してコンタクトホール上に位置する部分を含みＡｌ−Ｇｅ合金から作られた配線層が形成される。配線層を形成する工程は、配線層を堆積する工程と、配線層を堆積する工程の最中において配線層を加熱する工程とを含む。 The method for manufacturing a silicon carbide semiconductor device of the present invention includes the following steps. An insulating film provided with a contact hole having a bottom surface facing the substrate and a side wall surface surrounding the bottom surface is formed on a substrate made of silicon carbide. A first film made of titanium is formed on the insulating film so as to cover the bottom and side walls of the contact hole. A second film made of either platinum or titanium nitride is formed on the first film by covering the bottom surface and the side wall surface of the contact hole with the first film interposed therebetween. A third film made of polycrystalline silicon is formed on the second film by covering the bottom and side walls of the contact hole with the first film and the second film interposed therebetween. A wiring layer made of an Al—Ge alloy is formed on the third film, including a portion located on the contact hole via the first film, the second film, and the third film. Forming a wiring layer includes depositing a wiring layer, and heating the Oite wiring layer on the top middle of the step of depositing the wiring layer.

本発明の炭化珪素半導体装置は基板と絶縁膜と第１の膜と第２の膜と合金膜と配線層とを有する。基板は炭化珪素から作られている。絶縁膜は、基板上に配置されており、基板に面する底面と底面を囲む側壁面とを有するコンタクトホールが設けられている。第１の膜は、絶縁膜上に配置されており、コンタクトホールの底面および側壁面を覆っており、チタンから作られている。第２の膜は、第１の膜上に配置されており、コンタクトホールの底面および側壁面を第１の膜を介して覆っており、白金および窒化チタンのいずれかから作られている。合金膜は、第２の膜上に配置されており、コンタクトホールの底面および側壁面を第１の膜および第２の膜を介して覆っており、シリコンおよびアルミニウムを含有する合金から作られている。配線層は、合金膜上に配置されており、第１の膜と第２の膜と合金膜とを介してコンタクトホール上に位置する部分を含み、Ａｌ−Ｇｅ合金から作られており、合金膜に比して低いシリコン含有率を有する。
The silicon carbide semiconductor device of the present invention includes a substrate, an insulating film, a first film, a second film, an alloy film, and a wiring layer. The substrate is made from silicon carbide. The insulating film is disposed on the substrate, and a contact hole having a bottom surface facing the substrate and a side wall surface surrounding the bottom surface is provided. The first film is disposed on the insulating film, covers the bottom surface and the side wall surface of the contact hole, and is made of titanium. The second film is disposed on the first film, covers the bottom surface and the side wall surface of the contact hole through the first film, and is made of either platinum or titanium nitride. The alloy film is disposed on the second film, covers the bottom surface and the side wall surface of the contact hole through the first film and the second film, and is made of an alloy containing silicon and aluminum. Yes. The wiring layer is disposed on the alloy film, includes a portion located on the contact hole via the first film, the second film, and the alloy film, and is made of an Al—Ge alloy. It has a low silicon content compared to the film.

本発明によれば、平坦化されかつコンタクトホールを十分に埋め込む配線層の下に、単体のチタンから作られた膜を、制御された厚さで配置することができる。これにより、炭化珪素半導体装置の素子特性または基板の反りを調整することができる。 According to the present invention, a film made of a single piece of titanium can be disposed with a controlled thickness under a wiring layer that is flattened and sufficiently embeds a contact hole. Thereby, the element characteristic of a silicon carbide semiconductor device or the curvature of a board | substrate can be adjusted.

本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。1 is a cross sectional view schematically showing a configuration of a silicon carbide semiconductor device in a first embodiment of the present invention. 本発明の実施の形態１における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。It is a flowchart which shows schematically the manufacturing method of the silicon carbide semiconductor device in Embodiment 1 of this invention. 図２における配線層を形成する工程をより詳細に示すフロー図である。It is a flowchart which shows the process of forming the wiring layer in FIG. 2 in detail. 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 1st process of the manufacturing method of the silicon carbide semiconductor device in Embodiment 1 of this invention. 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面図である。FIG. 7 is a cross sectional view schematically showing a second step of the method for manufacturing the silicon carbide semiconductor device in Embodiment 1 of the present invention. 比較例の炭化珪素半導体装置の構成を示す断面図である。It is sectional drawing which shows the structure of the silicon carbide semiconductor device of a comparative example. 本発明の実施の形態２における炭化珪素半導体装置の製造方法での配線層を形成する工程を概略的に示すフロー図である。It is a flowchart which shows schematically the process of forming the wiring layer in the manufacturing method of the silicon carbide semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態２における炭化珪素半導体装置の製造方法の一工程を概略的に示す断面図である。It is sectional drawing which shows roughly 1 process of the manufacturing method of the silicon carbide semiconductor device in Embodiment 2 of this invention. 本発明の実施の形態３における炭化珪素半導体装置の製造方法での配線層を形成する工程を概略的に示す図である。It is a figure which shows schematically the process of forming the wiring layer in the manufacturing method of the silicon carbide semiconductor device in Embodiment 3 of this invention. 本発明の実施の形態４における炭化珪素半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the silicon carbide semiconductor device in Embodiment 4 of this invention. 本発明の実施の形態４における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。It is a flowchart which shows schematically the manufacturing method of the silicon carbide semiconductor device in Embodiment 4 of this invention. 本発明の実施の形態４における炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 1st process of the manufacturing method of the silicon carbide semiconductor device in Embodiment 4 of this invention. 本発明の実施の形態４における炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面図である。It is sectional drawing which shows schematically the 2nd process of the manufacturing method of the silicon carbide semiconductor device in Embodiment 4 of this invention. 本発明の実施の形態５における炭化珪素半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the silicon carbide semiconductor device in Embodiment 5 of this invention. 本発明の実施の形態６における炭化珪素半導体装置の構成を概略的に示す断面図である。It is sectional drawing which shows schematically the structure of the silicon carbide semiconductor device in Embodiment 6 of this invention.

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the same or corresponding parts are denoted by the same reference numerals, and description thereof will not be repeated.

(実施の形態１)
図１を参照して、本実施の形態の炭化珪素半導体装置１０１はＳｉＣ基板５（基板）と絶縁膜３と配線構造ＷＳとを有する。配線構造ＷＳはＴｉ膜７（第１の膜）とＰｔ膜８（第２の膜）とＡｌ−Ｓｉ合金膜４（合金膜）とＡｌ層１（配線層）とを有する。 (Embodiment 1)
Referring to FIG. 1, silicon carbide semiconductor device 101 of the present embodiment has an SiC substrate 5 (substrate), an insulating film 3, and a wiring structure WS. The wiring structure WS includes a Ti film 7 (first film), a Pt film 8 (second film), an Al—Si alloy film 4 (alloy film), and an Al layer 1 (wiring layer).

ＳｉＣ基板５は、単結晶構造を有する炭化珪素から作られている。ＳiＣ基板５は、単結晶基板上にＳｉＣをエピタキシャル成長させることによって得られた基板、すなわちエピタキシャル基板であってもよい。 SiC substrate 5 is made of silicon carbide having a single crystal structure. The SiC substrate 5 may be a substrate obtained by epitaxially growing SiC on a single crystal substrate, that is, an epitaxial substrate.

絶縁膜３はＳｉＣ基板５上に配置されている。絶縁膜３には、ＳｉＣ基板５に面する底面ＳＢと、底面ＳＢを囲む側壁面ＳＳとを有するコンタクトホールＣＨが設けられている。絶縁膜３は、たとえばケイ素酸化物（ＳｉＯ_x）から作られている。 Insulating film 3 is arranged on SiC substrate 5. The insulating film 3 is provided with a contact hole CH having a bottom surface SB facing the SiC substrate 5 and a side wall surface SS surrounding the bottom surface SB. The insulating film 3 is made of, for example, silicon oxide (SiO _x ).

Ｔｉ膜７は絶縁膜３上に配置されている。Ｔｉ膜７はコンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳを覆っている。Ｔｉ膜７は、単体のチタンから作られている。Ｔｉ膜７は、炭化珪素半導体装置１０１において、素子特性を調整することで維持する機能、またはＳｉＣ基板５の反りを調整する機能を有する。したがって、Ｔｉ膜７の厚さおよび面積は、この機能に対応して定められればよい。Ｔｉ膜７の厚さは、たとえば５０ｎｍ程度である。またＴｉ膜７は、ＳｉＣ基板５の主面（図中、ＳｉＣ基板５の上面）の半分以上を、直接または絶縁膜３を介して覆うことが好ましい。 The Ti film 7 is disposed on the insulating film 3. The Ti film 7 covers the bottom surface SB and the side wall surface SS of the contact hole CH. The Ti film 7 is made of a single piece of titanium. Ti film 7 has a function of maintaining element characteristics by adjusting element characteristics in silicon carbide semiconductor device 101 or a function of adjusting warpage of SiC substrate 5. Therefore, the thickness and area of the Ti film 7 may be determined corresponding to this function. The thickness of the Ti film 7 is, for example, about 50 nm. Ti film 7 preferably covers more than half of the main surface of SiC substrate 5 (the upper surface of SiC substrate 5 in the figure) directly or through insulating film 3.

Ｐｔ膜８はＴｉ膜７上に配置されている。Ｐｔ膜８はコンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７を介して覆っている。Ｐｔ膜８は白金から作られている。Ｐｔ膜８は、炭化珪素半導体装置１０１の製造工程におけるＴｉ膜７とＡｌ層１との反応を抑制することで、Ｔｉ膜７が単体のチタンからなる膜として製造工程の最後まで維持されるようにするためのものである。よってＰｔ膜８の厚さは、この目的に対応して定められればよく、Ａｌ層１の加熱温度が高いほど大きくする必要がある。Ｐｔ膜８の厚さは、たとえば３０ｎｍ程度である。 The Pt film 8 is disposed on the Ti film 7. The Pt film 8 covers the bottom surface SB and the side wall surface SS of the contact hole CH through the Ti film 7. The Pt film 8 is made of platinum. The Pt film 8 suppresses the reaction between the Ti film 7 and the Al layer 1 in the manufacturing process of the silicon carbide semiconductor device 101 so that the Ti film 7 is maintained as a single titanium film until the end of the manufacturing process. It is for making. Therefore, the thickness of the Pt film 8 may be determined corresponding to this purpose, and needs to be increased as the heating temperature of the Al layer 1 is higher. The thickness of the Pt film 8 is, for example, about 30 nm.

Ａｌ−Ｓｉ合金膜４はＰｔ膜８上に配置されている。Ａｌ−Ｓｉ合金膜４はコンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７およびＰｔ膜８を介して覆っている。Ａｌ−Ｓｉ合金膜４はシリコンおよびアルミニウムを含有する合金から作られている。 The Al—Si alloy film 4 is disposed on the Pt film 8. The Al—Si alloy film 4 covers the bottom surface SB and the side wall surface SS of the contact hole CH through the Ti film 7 and the Pt film 8. The Al—Si alloy film 4 is made of an alloy containing silicon and aluminum.

Ａｌ層１はＡｌ−Ｓｉ合金膜４上に配置されている。Ａｌ層１はＴｉ膜７とＰｔ膜８とＡｌ−Ｓｉ合金膜４とを介してコンタクトホールＣＨ上に位置する部分を有する。またＡｌ層１は、絶縁膜３を介してＳｉＣ基板５に面する部分も有する。言い換えれば、Ａｌ層１はコンタクトホールＣＨを埋めるように絶縁膜３上に設けられている。Ａｌ層１は、アルミニウムを含有する材料から作られ、具体的には前述したＡｌ系材料から作られる。またＡｌ層１は、Ａｌ−Ｓｉ合金膜４に比して低いシリコン含有率を有する。なおＡｌ層１は、アルミニウム合金、および単体のアルミニウムのいずれから作られていてもよい。 The Al layer 1 is disposed on the Al—Si alloy film 4. The Al layer 1 has a portion located on the contact hole CH through the Ti film 7, the Pt film 8, and the Al—Si alloy film 4. Al layer 1 also has a portion facing SiC substrate 5 with insulating film 3 interposed therebetween. In other words, the Al layer 1 is provided on the insulating film 3 so as to fill the contact hole CH. The Al layer 1 is made of a material containing aluminum, and specifically made of the Al-based material described above. The Al layer 1 has a lower silicon content than the Al—Si alloy film 4. The Al layer 1 may be made of either an aluminum alloy or single aluminum.

次に炭化珪素半導体装置１０１の製造方法について説明する。図２は、炭化珪素半導体装置１０１の製造方法を概略的に示すフロー図である。また図３は、ステップＳ７０Ａ（図２）をより詳細に示すフロー図である。 Next, a method for manufacturing silicon carbide semiconductor device 101 will be described. FIG. 2 is a flowchart schematically showing a method for manufacturing silicon carbide semiconductor device 101. FIG. 3 is a flowchart showing step S70A (FIG. 2) in more detail.

図４を参照して、まず、炭化珪素から作られたＳｉＣ基板５上に、コンタクトホールＣＨが設けられた絶縁膜３が形成される（図２：ステップＳ３０）。コンタクトホールＣＨは、ＳｉＣ基板５に面する底面ＳＢと、底面ＳＢを囲む側壁面ＳＳとを有する。 Referring to FIG. 4, first, insulating film 3 provided with contact hole CH is formed on SiC substrate 5 made of silicon carbide (FIG. 2: step S30). Contact hole CH has a bottom surface SB facing SiC substrate 5 and a side wall surface SS surrounding bottom surface SB.

次に絶縁膜３上に、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳを覆うＴｉ膜７が形成される（図２：ステップＳ４０）。Ｔｉ膜は、単体のチタンから作られる。Ｔｉ膜７の形成は、たとえばスパッタ法により行われる。Ｔｉ膜７が堆積される厚さは、たとえば５０ｎｍ程度である。 Next, a Ti film 7 covering the bottom surface SB and the side wall surface SS of the contact hole CH is formed on the insulating film 3 (FIG. 2: step S40). The Ti film is made from a single piece of titanium. The Ti film 7 is formed by, for example, a sputtering method. The thickness on which the Ti film 7 is deposited is, for example, about 50 nm.

次にＴｉ膜７上に、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７を介して覆うＰｔ膜８が形成される（図２：ステップＳ５０）。Ｐｔ膜８は白金から作られる。Ｐｔ膜８が堆積される厚さは、たとえば３０ｎｍ程度である。Ｐｔ膜８の形成は、たとえばスパッタ法により行われる。 Next, a Pt film 8 is formed on the Ti film 7 so as to cover the bottom surface SB and the side wall surface SS of the contact hole CH via the Ti film 7 (FIG. 2: step S50). The Pt film 8 is made of platinum. The thickness on which the Pt film 8 is deposited is, for example, about 30 nm. The Pt film 8 is formed by, for example, a sputtering method.

次にＰｔ膜８上に、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７およびＰｔ膜８を介して覆うＳｉ膜９（第３の膜）が形成される（図２：ステップＳ６０）。Ｓｉ膜９は多結晶シリコンから作られる。Ｓｉ膜９の形成は、たとえばスパッタ法により行われる。Ｓｉ膜９は、後述するＡｌ層１の堆積の下地膜として設けられる。下地膜は、多結晶シリコンからなることによりＡｌに対して高いぬれ性を有する。Ｓｉ膜９の厚さは、下地膜としての目的にかなうように定められればよい。すなわち、Ａｌ層１がコンタクトホールＣＨを最終的に十分に埋め込むことができるように定められればよい。Ｓｉ膜９が堆積される厚さは、たとえば５０ｎｍ程度である。 Next, an Si film 9 (third film) is formed on the Pt film 8 so as to cover the bottom surface SB and the side wall surface SS of the contact hole CH via the Ti film 7 and the Pt film 8 (FIG. 2: Step S60). . The Si film 9 is made of polycrystalline silicon. The Si film 9 is formed by sputtering, for example. The Si film 9 is provided as a base film for depositing the Al layer 1 described later. The base film is made of polycrystalline silicon and has high wettability with respect to Al. The thickness of the Si film 9 may be determined so as to meet the purpose as a base film. In other words, the Al layer 1 may be determined so that the contact hole CH can be finally fully filled. The thickness on which the Si film 9 is deposited is, for example, about 50 nm.

図５を参照して、次にＳｉ膜９上にＡｌ層１が形成される（図２：ステップＳ７０Ａ）。Ａｌ層１は、Ｔｉ膜７とＰｔ膜８とＳｉ膜９とを介してコンタクトホールＣＨ上に位置する部分を含む。またＡｌ層１は、コンタクトホールＣＨ上だけでなく、絶縁膜３を介してＳｉＣ基板５に面する部分も有する。言い換えれば、Ａｌ層１は絶縁膜３上に、コンタクトホールＣＨを埋めるように形成される。Ａｌ層１は、アルミニウムを含有する材料から作られ、具体的には前述したＡｌ系材料から作られる。 Referring to FIG. 5, next, Al layer 1 is formed on Si film 9 (FIG. 2: Step S70A). The Al layer 1 includes a portion located on the contact hole CH through the Ti film 7, the Pt film 8, and the Si film 9. Al layer 1 also has a portion facing SiC substrate 5 through insulating film 3 as well as on contact hole CH. In other words, the Al layer 1 is formed on the insulating film 3 so as to fill the contact hole CH. The Al layer 1 is made of a material containing aluminum, and specifically made of the Al-based material described above.

Ａｌ層１を形成する工程（図２：ステップＳ７０Ａ）は、ＳｉＣ基板５を加熱しながらＡｌ層１を堆積する工程（図３：ステップＳ７３Ａ）と、Ａｌ層１を堆積する工程の後においてＡｌ層１を加熱する工程（図３：ステップＳ７５Ａ）とを含む。言い換えれば、ステップＳ７０Ａは、Ａｌ層１を堆積する工程（図３：ステップＳ７３ｄ）と、Ａｌ層１を堆積する工程の最中にＡｌ層１を加熱する工程（図３：ステップＳ７３ｈ）と、Ａｌ層１を堆積する工程の後においてＡｌ層１を加熱する工程、すなわちＡｌ層１に熱処理を行う工程（図３：ステップＳ７５Ａ）とを含む。 The process of forming the Al layer 1 (FIG. 2: step S70A) is performed after the process of depositing the Al layer 1 while heating the SiC substrate 5 (FIG. 3: step S73A) and the process of depositing the Al layer 1. And heating the layer 1 (FIG. 3: step S75A). In other words, step S70A includes a step of depositing the Al layer 1 (FIG. 3: step S73d), a step of heating the Al layer 1 during the step of depositing the Al layer 1 (FIG. 3: step S73h), After the step of depositing the Al layer 1, a step of heating the Al layer 1, that is, a step of performing a heat treatment on the Al layer 1 (FIG. 3: step S75A) is included.

ステップＳ７３Ａ（図３）は、具体的には、高温スパッタ法によるＡｌの堆積である。ＳｉＣ基板５の加熱温度（基板温度）は、たとえば３００〜５００℃程度である。基板温度が十分に高くされることでＡｌ層１は平坦な表面ＴＰを有する。基板温度はＡｌ層１の材料に応じて定められ得る。Ａｌ層１の材料にはＳｉ、ＣｕまたはＧｅが添加されたＡｌ合金を用いることができ、たとえばＡｌ−Ｇｅ合金を用いた場合には、Ａｌ層１の融点が下がるため、基板温度を３５０℃程度にまで下げることができる。なお基板温度が低い場合、スパッタ法による堆積中のＡｌの移動速度が過度に低下することがある。このような現象には、Ａｌ堆積の下地膜であるＳｉ膜９の厚さを、たとえば１００ｎｍ程度以上へと大きくすることにより、下地のぬれ性をより大きくすることで対処することができる。 Step S73A (FIG. 3) is specifically the deposition of Al by a high temperature sputtering method. The heating temperature (substrate temperature) of SiC substrate 5 is, for example, about 300 to 500 ° C. By making the substrate temperature sufficiently high, the Al layer 1 has a flat surface TP. The substrate temperature can be determined according to the material of the Al layer 1. As the material of the Al layer 1, an Al alloy to which Si, Cu or Ge is added can be used. For example, when an Al—Ge alloy is used, the melting point of the Al layer 1 is lowered, so that the substrate temperature is 350 ° C. Can be reduced to a degree. When the substrate temperature is low, the movement speed of Al during deposition by sputtering may be excessively reduced. Such a phenomenon can be dealt with by increasing the wettability of the base by increasing the thickness of the Si film 9 which is the base film for Al deposition to, for example, about 100 nm or more.

Ａｌの堆積が上記のように高温下で行われることから、Ｓｉ膜９（図４）がＡｌ層１と反応する。これによりＰｔ膜８とＡｌ層１との間にＡｌ−Ｓｉ合金膜４が形成される。 Since Al is deposited at a high temperature as described above, the Si film 9 (FIG. 4) reacts with the Al layer 1. As a result, an Al—Si alloy film 4 is formed between the Pt film 8 and the Al layer 1.

高温スパッタの終了時点では、図示されているように、コンタクトホールＣＨが完全に埋められずに空洞ＶＤが残ることがある。空洞ＶＤは、コンタクトホールＣＨのアスペクト比が高い場合に生じやすい。 At the end of the high-temperature sputtering, as shown in the figure, the contact hole CH may not be completely filled and a cavity VD may remain. The cavity VD is likely to occur when the aspect ratio of the contact hole CH is high.

ステップＳ７５Ａ（図３）の熱処理は、ＳｉＣ基板を、たとえば、３５０〜５００℃程度またはＡｌ層１の融点程度に加熱することで行われる。熱処理は、大気圧よりも小さい圧力下で行われることが好ましく、高真空下で行われることがより好ましく、たとえば真空度１×１０^-6Ｐａ以下で行われる。熱処理時間は、通常、２分以下で十分である。この熱処理により、空洞ＶＤ（図５）を小さくまたはなくすことができる。 The heat treatment in step S75A (FIG. 3) is performed by heating the SiC substrate to about 350 to 500 ° C. or about the melting point of the Al layer 1, for example. The heat treatment is preferably performed under a pressure lower than atmospheric pressure, more preferably performed under a high vacuum, for example, at a degree of vacuum of 1 × 10 ⁻⁶ Pa or less. Usually, a heat treatment time of 2 minutes or less is sufficient. By this heat treatment, the cavity VD (FIG. 5) can be reduced or eliminated.

以上により、炭化珪素半導体装置１０１（図１）が得られる。 Thus, silicon carbide semiconductor device 101 (FIG. 1) is obtained.

図６を参照して、比較例の炭化珪素半導体装置１０１Ｚは、Ｐｔ膜８（図４）が設けられずに製造されたものである。この場合、Ｔｉ膜７（図４）のＴｉがＡｌと反応してＡｌ−Ｔｉ合金膜４Ｚとなる。よって、単体のチタンからなるＴｉ膜７の膜厚が著しく減少するか、または、図示されているようにＴｉ膜７が消失する。 Referring to FIG. 6, silicon carbide semiconductor device 101 </ b> Z of the comparative example is manufactured without providing Pt film 8 (FIG. 4). In this case, Ti in the Ti film 7 (FIG. 4) reacts with Al to become an Al—Ti alloy film 4Z. Therefore, the thickness of the Ti film 7 made of a single titanium is remarkably reduced or the Ti film 7 disappears as shown in the figure.

本実施の形態によれば、Ａｌ層１は、アルミニウムと反応しやすい材料である多結晶シリコンの上に堆積され加熱される。これにより、Ａｌ層１によってコンタクトホールＣＨが十分に埋め込まれ、またＡｌ層１の表面が平坦化される。 According to the present embodiment, the Al layer 1 is deposited and heated on polycrystalline silicon which is a material that easily reacts with aluminum. As a result, the contact hole CH is sufficiently filled with the Al layer 1 and the surface of the Al layer 1 is flattened.

さらに本実施の形態によれば、Ｔｉ膜７とＡｌ層１とが、Ａｌに対するバリア性に特に優れるＰｔ膜８によって隔てられる。これによりＡｌ層１とＴｉ膜７との間の反応が抑制される。よってＡｌ層１が加熱された後においてもＴｉ膜７が、チタン単体からなる膜として維持される。つまり炭化珪素半導体装置１０１にチタン単体の膜が、制御された厚さで設けられる。これにより炭化珪素半導体装置１０１の素子特性またはＳｉＣ基板５の反りの調整が可能となる。この調整の目的としては、Ｔｉ膜７、すなわちチタン単体からなる膜、は、線膨張率の観点で他の材料に比して特に優れている。たとえば、タングステン膜は、半導体装置においてバリア膜としてしばしば用いられるが、その線膨張率はＴｉの半分程度であることから上記目的には適していない。 Furthermore, according to the present embodiment, the Ti film 7 and the Al layer 1 are separated by the Pt film 8 that is particularly excellent in barrier properties against Al. As a result, the reaction between the Al layer 1 and the Ti film 7 is suppressed. Therefore, even after the Al layer 1 is heated, the Ti film 7 is maintained as a film made of titanium alone. That is, the silicon carbide semiconductor device 101 is provided with a single titanium film with a controlled thickness. Thereby, the element characteristics of silicon carbide semiconductor device 101 or the warpage of SiC substrate 5 can be adjusted. For the purpose of this adjustment, the Ti film 7, that is, a film made of titanium alone, is particularly superior to other materials in terms of linear expansion coefficient. For example, a tungsten film is often used as a barrier film in a semiconductor device, but its linear expansion coefficient is about half that of Ti, so it is not suitable for the above purpose.

Ａｌ層１を加熱する工程は、Ａｌ層１を堆積する工程（図３：ステップＳ７３Ａ）の後に熱処理を行う工程（図３：ステップＳ７５Ａ）を含む。これによりＡｌ層１への追加の加熱を行うことができる。 The step of heating the Al layer 1 includes a step of performing heat treatment (FIG. 3: step S75A) after the step of depositing the Al layer 1 (FIG. 3: step S73A). Thereby, additional heating to the Al layer 1 can be performed.

Ａｌ層１を加熱する工程は、Ａｌ層１を堆積する工程の最中にＳｉＣ基板５を加熱する工程（図３：ステップＳ７３ｈ）を含む。これにより、Ａｌ層１をその堆積と同時に加熱することができる。よって加熱の効果が高められる。 The process of heating the Al layer 1 includes a process of heating the SiC substrate 5 during the process of depositing the Al layer 1 (FIG. 3: step S73h). Thereby, the Al layer 1 can be heated simultaneously with the deposition. Therefore, the effect of heating is enhanced.

上述したように本実施の形態によれば、Ａｌ層１の加熱はＡｌ層１の堆積時と堆積後の両方で行われる。これにより、コンタクトホールＣＨが高いアスペクト比を有していても、コンタクトホールＣＨの十分な埋め込みを行いやすい。 As described above, according to the present embodiment, the Al layer 1 is heated both during and after the deposition of the Al layer 1. Thereby, even if the contact hole CH has a high aspect ratio, it is easy to sufficiently fill the contact hole CH.

またＰｔ膜８の熱膨張率はＴｉ膜７の熱膨張率に近い。よって熱膨張収縮に起因したＴｉ膜７およびＰｔ膜８の間の応力を抑制することができる。 The Pt film 8 has a thermal expansion coefficient close to that of the Ti film 7. Therefore, the stress between the Ti film 7 and the Pt film 8 due to thermal expansion and contraction can be suppressed.

なお、上述したように本実施の形態の方法によればコンタクトホールＣＨを十分に埋め込みやすい。これにより、埋め込み不良を避けつつ、コンタクトホールＣＨの大きさを小さくすることができる。よって炭化珪素半導体装置１０１の大きさを小さくすることができる。また上述したように本実施の形態によれば、コンタクトホールＣＨの十分な埋め込みとＡｌ層１の表面の平坦性とが得られる。これにより配線構造の信頼性が高められる。よって炭化珪素半導体装置１０１のより長期の使用が可能となり得る。また上述したように本実施の形態によれば、コンタクトホールＣＨの十分な埋め込みとＡｌ層１の表面の平坦性とが得られる。これにより配線構造の電気抵抗が意図せずに高くなる箇所の発生を抑制することができる。よって炭化珪素半導体装置１０１の使用時にエネルギー消費量を低減することができる。 As described above, according to the method of the present embodiment, the contact hole CH can be sufficiently filled. As a result, the size of the contact hole CH can be reduced while avoiding poor filling. Therefore, the size of silicon carbide semiconductor device 101 can be reduced. As described above, according to the present embodiment, sufficient filling of the contact hole CH and flatness of the surface of the Al layer 1 can be obtained. This increases the reliability of the wiring structure. Therefore, the silicon carbide semiconductor device 101 can be used for a longer period. As described above, according to the present embodiment, sufficient filling of the contact hole CH and flatness of the surface of the Al layer 1 can be obtained. Thereby, generation | occurrence | production of the location where the electrical resistance of a wiring structure becomes high unintentionally can be suppressed. Therefore, energy consumption can be reduced when silicon carbide semiconductor device 101 is used.

（実施の形態２）
図７を参照して、本実施の形態においては、Ａｌ層１を形成する工程として、実施の形態１のステップＳ７０Ａ（図３）の代わりにステップＳ７０Ｂが行われる。ステップＳ７０Ｂは、Ａｌ層１を堆積する工程（ステップＳ７３ｄ）と、その後にＡｌ層１を加熱する工程（ステップＳ７５Ａ）とを含む。ステップＳ７３ｄは、いわゆる高温スパッタ法ではなく、基板の加熱をともなわない通常のスパッタ法による堆積工程である。 (Embodiment 2)
Referring to FIG. 7, in the present embodiment, as a process of forming Al layer 1, step S70B is performed instead of step S70A (FIG. 3) of the first embodiment. Step S70B includes a step of depositing the Al layer 1 (step S73d) and a step of heating the Al layer 1 thereafter (step S75A). Step S73d is not a so-called high-temperature sputtering method, but a deposition process by a normal sputtering method that does not involve heating of the substrate.

図８を参照して、ステップＳ７３ｄ（図７）において、Ａｌ層１の堆積が、上述したようにＳｉＣ基板５の加熱を伴わないスパッタ法により行われる。この結果、Ａｌ層１の表面は実施の形態１に比して荒れたものとなる。具体的には、Ａｌ層１は、窪みＤＴを有する荒れた表面ＴＲを有する。また実施の形態１と同様、Ａｌ層１はコンタクトホールＣＨ中に空洞ＶＤを有し得る。 Referring to FIG. 8, in step S73d (FIG. 7), deposition of Al layer 1 is performed by sputtering without heating SiC substrate 5 as described above. As a result, the surface of the Al layer 1 becomes rough as compared with the first embodiment. Specifically, the Al layer 1 has a rough surface TR having a depression DT. As in the first embodiment, the Al layer 1 can have a cavity VD in the contact hole CH.

次にステップＳ７５Ａ（図７）として、実施の形態１（図３）とほぼ同様の熱処理が行われる。これによりＡｌ層の荒れた表面ＴＲ（図８）を平坦化することができる。また空洞ＶＤを小さくまたはなくすことができる。 Next, as step S75A (FIG. 7), heat treatment substantially similar to that of the first embodiment (FIG. 3) is performed. Thereby, the rough surface TR (FIG. 8) of the Al layer can be planarized. Further, the cavity VD can be reduced or eliminated.

熱処理温度は、Ａｌ層１の材料に応じて定められ得る。Ａｌ層１の材料にはＳｉ、ＣｕまたはＧｅが添加されたＡｌ合金を用いることができ、たとえばＡｌ−Ｇｅ合金を用いた場合には、Ａｌ層１の融点が下がるため、熱処理温度を３５０℃程度にまで下げることができる。熱処理温度が低い場合、Ａｌの移動速度が過度に低下することがある。このような現象には、Ａｌ層１の下地膜であるＳｉ膜９の厚さを、たとえば１００ｎｍ程度以上へと大きくすることにより、下地のぬれ性をより大きくすることで対処することができる。 The heat treatment temperature can be determined according to the material of the Al layer 1. As the material of the Al layer 1, an Al alloy to which Si, Cu or Ge is added can be used. For example, when an Al—Ge alloy is used, the melting point of the Al layer 1 is lowered, so that the heat treatment temperature is 350 ° C. Can be reduced to a degree. When the heat treatment temperature is low, the movement speed of Al may decrease excessively. Such a phenomenon can be dealt with by increasing the wettability of the base by increasing the thickness of the Si film 9 as the base film of the Al layer 1 to, for example, about 100 nm or more.

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。 Since the configuration other than the above is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and description thereof is not repeated.

本実施の形態によれば、高温スパッタを、より容易な工程である通常のスパッタに置き換えることで、製造工程を簡素化することができる。またこれに付随するものを除き、実施の形態１とほぼ同様の効果が得られる。 According to the present embodiment, the manufacturing process can be simplified by replacing high-temperature sputtering with normal sputtering, which is an easier process. In addition, except for those incidental thereto, substantially the same effects as those of the first embodiment can be obtained.

（実施の形態３）
図９を参照して、本実施の形態においては、Ａｌ層１を形成する工程として、実施の形態１のステップＳ７０Ａ（図３）の代わりにステップＳ７０Ｃが行われる。ステップＳ７０Ｃは、実施の形態１のステップＳ７３Ａ（図３）とほぼ同様の、高温スパッタ法によるＡｌの堆積工程である。実施の形態１と異なり、本実施の形態においては、Ａｌ層１の堆積後の熱処理（図３：ステップＳ７５Ａ）は行われない。このように熱処理が省略されても、コンタクトホールＣＨのアスペクト比が低い場合は空洞ＶＤは問題となりにくい。 (Embodiment 3)
Referring to FIG. 9, in the present embodiment, as a process of forming Al layer 1, step S70C is performed instead of step S70A (FIG. 3) of the first embodiment. Step S70C is an Al deposition step by a high-temperature sputtering method that is substantially the same as step S73A (FIG. 3) of the first embodiment. Unlike the first embodiment, in this embodiment, the heat treatment after deposition of the Al layer 1 (FIG. 3: step S75A) is not performed. Even if the heat treatment is omitted in this way, the cavity VD is less likely to be a problem when the aspect ratio of the contact hole CH is low.

本実施の形態においては、Ａｌ層１の材料として、Ｓｉ、ＣｕまたはＧｅが添加されたものを用いることが特に好ましい。たとえばＡｌ−Ｇｅ合金を用いた場合には、Ａｌ層１の融点が下がるため、Ａｌ層１の堆積時の基板温度を３５０℃程度にまで下げることができる。基板温度が低い場合、スパッタ法による堆積中のＡｌの移動速度が過度に低下することがある。このような現象には、Ａｌ堆積の下地膜であるＳｉ膜９の厚さを、たとえば１００ｎｍ程度以上へと大きくすることにより、下地のぬれ性をより大きくすることで対処することができる。 In the present embodiment, it is particularly preferable to use a material to which Si, Cu or Ge is added as the material of the Al layer 1. For example, when an Al—Ge alloy is used, since the melting point of the Al layer 1 is lowered, the substrate temperature during the deposition of the Al layer 1 can be lowered to about 350 ° C. When the substrate temperature is low, the movement speed of Al during deposition by sputtering may be excessively reduced. Such a phenomenon can be dealt with by increasing the wettability of the base by increasing the thickness of the Si film 9 which is the base film for Al deposition to, for example, about 100 nm or more.

本実施の形態によれば、Ａｌ層１の堆積後の熱処理を省略することで、製造工程を簡素化することができる。またこれに付随するものを除き、実施の形態１とほぼ同様の効果が得られる。 According to the present embodiment, the manufacturing process can be simplified by omitting the heat treatment after the deposition of the Al layer 1. In addition, except for those incidental thereto, substantially the same effects as those of the first embodiment can be obtained.

（実施の形態４）
図１０を参照して、本実施の形態の炭化珪素半導体装置１０２は、Ｐｔ膜８（図１）を有する配線構造ＷＳに代わり、窒化チタンから作られたＴｉＮ膜８ｖを有する配線構造ＷＳｖが用いられる。ＴｉＮ膜８ｖは、Ｐｔ膜８と同様、製造工程におけるＴｉ膜７とＡｌ層１との反応を抑制することで、Ｔｉ膜７が単体のチタンからなる膜として製造工程の最後まで維持されるようにするためのものである。これ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。以下、炭化珪素半導体装置１０２の製造方法についてフロー図（図１１）を参照しつつ説明する。 (Embodiment 4)
Referring to FIG. 10, silicon carbide semiconductor device 102 of the present embodiment uses a wiring structure WSv having a TiN film 8v made of titanium nitride instead of wiring structure WS having Pt film 8 (FIG. 1). It is done. Similar to the Pt film 8, the TiN film 8v suppresses the reaction between the Ti film 7 and the Al layer 1 in the manufacturing process, so that the Ti film 7 is maintained as a single titanium film until the end of the manufacturing process. It is for making. Since the configuration other than this is substantially the same as the configuration of the first embodiment described above, the same or corresponding elements are denoted by the same reference numerals, and the description thereof will not be repeated. Hereinafter, a method for manufacturing silicon carbide semiconductor device 102 will be described with reference to a flowchart (FIG. 11).

図１２を参照して、実施の形態１と同様の絶縁膜３およびＴｉ膜７（第１の膜）の形成（図１１：ステップＳ３０およびＳ４０）の後、ＴｉＮ膜８ｖ（第２の膜）が形成される（図１１：ステップＳ５０ｖ）。ＴｉＮ膜８ｖは、Ｔｉ膜７上に堆積されることで、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７を介して覆う。ＴｉＮ膜８ｖの形成は、たとえばスパッタ法により行われる。ＴｉＮ膜８ｖの厚さは、Ｔｉ膜７とＡｌ層１との反応を十分に抑制することができるように定められればよく、Ａｌ層１の加熱温度が高いほど大きくする必要がある。ＴｉＮのバリア性はＰｔに比してやや劣るため、ＴｉＮ膜８ｖの適正な膜厚はＰｔ膜８のものに比してやや大きい。具体的には、ＴｉＮ膜８ｖの厚さは５０ｎｍ程度以上が好ましい。 Referring to FIG. 12, after formation of insulating film 3 and Ti film 7 (first film) similar to those in the first embodiment (FIG. 11: steps S30 and S40), TiN film 8v (second film) Is formed (FIG. 11: Step S50v). The TiN film 8v is deposited on the Ti film 7, thereby covering the bottom surface SB and the side wall surface SS of the contact hole CH via the Ti film 7. The TiN film 8v is formed by, for example, a sputtering method. The thickness of the TiN film 8v only needs to be determined so that the reaction between the Ti film 7 and the Al layer 1 can be sufficiently suppressed, and needs to be increased as the heating temperature of the Al layer 1 is higher. Since the barrier property of TiN is slightly inferior to that of Pt, the appropriate film thickness of the TiN film 8v is slightly larger than that of the Pt film 8. Specifically, the thickness of the TiN film 8v is preferably about 50 nm or more.

次にＴｉＮ膜８ｖ上にＳｉ膜９（第３の膜）が形成される（図１１：ステップＳ６０）。Ｓｉ膜９が形成されるのがＴｉＮ膜８ｖ上であること以外、Ｓｉ膜９の形成方法は実施の形態１と同様である。 Next, an Si film 9 (third film) is formed on the TiN film 8v (FIG. 11: Step S60). The method for forming the Si film 9 is the same as that in the first embodiment except that the Si film 9 is formed on the TiN film 8v.

次に、実施の形態１とほぼ同様に、Ａｌ層１が形成される（図１１：ステップＳ７０Ａ）。具体的には、以下の工程が行われる。 Next, Al layer 1 is formed in substantially the same manner as in the first embodiment (FIG. 11: Step S70A). Specifically, the following steps are performed.

図１３を参照して、まず、実施の形態１とほぼ同様に、Ａｌ層１の堆積が行われる。本実施の形態においては、Ａｌ層１の材料として、Ｓｉ、ＣｕまたはＧｅが添加されたものを用いることが特に好ましい。これにより、Ａｌ層１の堆積時またはその後の熱処理時に必要な温度を下げることができる。このように温度を下げることで、Ｔｉ膜７、Ｓｉ膜９またはＡｌ層１と、ＴｉＮ膜８ｖとの間の反応を抑制することができる。 Referring to FIG. 13, first, Al layer 1 is deposited in substantially the same manner as in the first embodiment. In the present embodiment, it is particularly preferable to use a material to which Si, Cu or Ge is added as the material of the Al layer 1. Thereby, the temperature required during the deposition of the Al layer 1 or during the subsequent heat treatment can be lowered. By reducing the temperature in this way, the reaction between the Ti film 7, the Si film 9, or the Al layer 1 and the TiN film 8v can be suppressed.

次に、実施の形態１とほぼ同様に、Ａｌ層の堆積後の熱処理が行われる。本実施の形態においては、この熱処理は３５０〜４５０℃程度で行われることが好ましい。 Next, heat treatment after the deposition of the Al layer is performed in substantially the same manner as in the first embodiment. In the present embodiment, this heat treatment is preferably performed at about 350 to 450 ° C.

本実施の形態によれば、実施の形態１に類似した効果を、貴金属からなるＰｔ膜８を用いることなく得ることができる。 According to the present embodiment, an effect similar to that of the first embodiment can be obtained without using the Pt film 8 made of a noble metal.

（実施の形態５）
図１４を参照して、本実施の形態の炭化珪素半導体装置２０１としてのＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)はＳｉＣ基板５とソース電極６１（シリサイド部）とドレイン電極６２と絶縁膜３と配線構造ＷＳとを有する。 (Embodiment 5)
Referring to FIG. 14, MOSFET (Metal Oxide Semiconductor Field Effect Transistor) as silicon carbide semiconductor device 201 of the present embodiment includes SiC substrate 5, source electrode 61 (silicide part), drain electrode 62, insulating film 3, and wiring. And has a structure WS.

ＳｉＣ基板５は上面Ｓ１および下面Ｓ２を有する。上面Ｓ１にはｎ^-層５２とｐベース領域５３とｎソース領域５４とｐ⁺コンタクト領域５５とが配置されている。下面Ｓ２にはｎ層５１が配置されている。ｎ層５１は単結晶基板として準備されてもよい。 SiC substrate 5 has an upper surface S1 and a lower surface S2. On the upper surface S1, an n ⁻ layer 52, a p base region 53, an n source region 54, and a p ⁺ contact region 55 are arranged. An n layer 51 is disposed on the lower surface S2. N layer 51 may be prepared as a single crystal substrate.

絶縁膜３はＳｉＣ基板の上面Ｓ１上に設けられている。絶縁膜３はゲート絶縁膜３１および層間絶縁膜３２を有する。絶縁膜３のコンタクトホールＣＨはｎソース領域５４およびｐ⁺コンタクト領域５５を露出している。 Insulating film 3 is provided on upper surface S1 of the SiC substrate. The insulating film 3 has a gate insulating film 31 and an interlayer insulating film 32. The contact hole CH of the insulating film 3 exposes the n source region 54 and the p ⁺ contact region 55.

配線構造ＷＳは、実施の形態１〜３で説明したものと同様の構造を有する。配線構造ＷＳは、コンタクトホールＣＨの側壁面ＳＳを覆っている。また配線構造ＷＳはコンタクトホールＣＨの底面ＳＢをソース電極６１を介して覆っている。 Wiring structure WS has the same structure as that described in the first to third embodiments. The wiring structure WS covers the side wall surface SS of the contact hole CH. The wiring structure WS covers the bottom surface SB of the contact hole CH through the source electrode 61.

ゲート電極６０はゲート絶縁膜３１を介してＳｉＣ基板５上に設けられている。ゲート電極６０は、ｎ^-層５２とｎソース領域５４との間をつなぐｐベース領域５３に面している。ゲート電極６０は層間絶縁膜３２によって配線構造ＷＳから絶縁されている。 Gate electrode 60 is provided on SiC substrate 5 via gate insulating film 31. Gate electrode 60 faces p base region 53 that connects n ⁻ layer 52 and n source region 54. The gate electrode 60 is insulated from the wiring structure WS by the interlayer insulating film 32.

ソース電極６１およびドレイン電極６２は、ＳｉＣ基板上に設けられたオーミック電極である。ソース電極６１およびドレイン電極６２は、たとえばシリサイドから作られている。ソース電極６１はコンタクトホールＣＨの底面ＳＢに配置されている。 The source electrode 61 and the drain electrode 62 are ohmic electrodes provided on the SiC substrate. The source electrode 61 and the drain electrode 62 are made of silicide, for example. The source electrode 61 is disposed on the bottom surface SB of the contact hole CH.

本実施の形態によれば、配線構造ＷＳが、ソース電極６１（シリサイド部）を介してＳｉＣ基板に接している。これにより配線構造とＳｉＣ基板との接続をオーミックなものとすることができる。 According to the present embodiment, the wiring structure WS is in contact with the SiC substrate via the source electrode 61 (silicide part). Thereby, the connection between the wiring structure and the SiC substrate can be made ohmic.

また配線構造ＷＳを、ＭＯＳＦＥＴのソース電極６１への配線構造として適用することができる。なおシリサイドからなる部材を介してＳｉＣ基板５に配線構造ＷＳを設ける形態は、ＭＯＳＦＥＴ以外のＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)、ＩＧＢＴ(Insulated Gate Bipolar Transistor)またはＪＦＥＴ(Junction Field Effect Transistor)などの電力用半導体装置にも適用され得る。 The wiring structure WS can be applied as a wiring structure to the source electrode 61 of the MOSFET. The wiring structure WS is provided on the SiC substrate 5 via a member made of silicide, such as a MISFET (Metal Insulator Semiconductor Field Effect Transistor) other than a MOSFET, an IGBT (Insulated Gate Bipolar Transistor), or a JFET (Junction Field Effect Transistor). The present invention can also be applied to power semiconductor devices.

また本実施の形態においては配線構造ＷＳがシリサイドからなる部材の上に配置されたが、それ以外の導体または半導体上に配置されてもよい。 In the present embodiment, the wiring structure WS is disposed on a member made of silicide, but may be disposed on another conductor or semiconductor.

また配線構造ＷＳの代わりに、実施の形態４の配線構造ＷＳｖが用いられてもよい。 Further, the wiring structure WSv of the fourth embodiment may be used instead of the wiring structure WS.

（実施の形態６）
図１５を参照して、本実施の形態の炭化珪素半導体装置２０２としてのショットキーバリアダイオードは、ＳｉＣ基板５と、オーミック電極７２と、絶縁膜３と、配線構造ＷＳとを有する。ＳｉＣ基板５はｎ⁺層５１およびｎ^-層５２を有する。オーミック電極７２はｎ⁺層５１上に設けられている。絶縁膜３はｎ^-層５２上に設けられている。配線構造ＷＳは、実施の形態１〜３で説明したものと同様の構造を有する。配線構造ＷＳは、コンタクトホールＣＨの側壁面ＳＳおよび底面ＳＢを直接覆っている。 (Embodiment 6)
Referring to FIG. 15, the Schottky barrier diode as silicon carbide semiconductor device 202 of the present embodiment has SiC substrate 5, ohmic electrode 72, insulating film 3, and wiring structure WS. SiC substrate 5 has an n ⁺ layer 51 and an n ⁻ layer 52. The ohmic electrode 72 is provided on the n ⁺ layer 51. Insulating film 3 is provided on n ⁻ layer 52. Wiring structure WS has the same structure as that described in the first to third embodiments. The wiring structure WS directly covers the side wall surface SS and the bottom surface SB of the contact hole CH.

本実施の形態によれば、配線構造ＷＳがＳｉＣ基板に直接接している。これにより配線構造ＷＳのＴｉ膜７（たとえば図１参照）とＳｉＣ基板５との接触によるショットキーバリアを形成することができる。よって配線構造ＷＳを、ショットキーバリアダイオードのショットキー電極として適用することができる。 According to the present embodiment, wiring structure WS is in direct contact with the SiC substrate. As a result, a Schottky barrier can be formed by contact between the Ti film 7 (for example, see FIG. 1) of the wiring structure WS and the SiC substrate 5. Therefore, the wiring structure WS can be applied as a Schottky electrode of a Schottky barrier diode.

また配線構造ＷＳのＴｉ膜７は、単体のチタンからなる層として、制御された厚さを有するものである。よって製品間でばらつきの少ないショットキーバリア特性が得られる。 The Ti film 7 of the wiring structure WS has a controlled thickness as a layer made of a single titanium. Therefore, Schottky barrier characteristics with little variation among products can be obtained.

なおＳｉＣ基板５に配線構造ＷＳを直接設ける形態は、Ｔｉ膜７（たとえば図１参照）とＳｉＣ基板５との接触によるショットキー接合が許容されるのであれば、ショットキーバリアダイオード以外の半導体装置に適用されてもよい。 The form in which the wiring structure WS is directly provided on the SiC substrate 5 is a semiconductor device other than the Schottky barrier diode as long as Schottky junction by contact between the Ti film 7 (see, for example, FIG. 1) and the SiC substrate 5 is allowed. May be applied.

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。 It should be noted that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be appropriately modified or omitted.

１Ａｌ層（配線層）、１０１，１０２，２０１，２０２炭化珪素半導体装置、３絶縁膜、４Ａｌ−Ｓｉ合金膜（合金膜）、５ＳｉＣ基板（基板）、６０ゲート電極、６１ソース電極（シリサイド部）、６２ドレイン電極、７Ｔｉ膜（第１の膜）、８Ｐｔ膜（第２の膜）、８ｖＴｉＮ膜（第２の膜）、９Ｓｉ膜（第３の膜）、ＣＨコンタクトホール、ＳＢ底面、ＳＳ側壁面、ＷＳ，ＷＳｖ配線構造。 1 Al layer (wiring layer), 101, 102, 201, 202 Silicon carbide semiconductor device, 3 insulating film, 4 Al—Si alloy film (alloy film), 5 SiC substrate (substrate), 60 gate electrode, 61 source electrode ( Silicide portion), 62 drain electrode, 7 Ti film (first film), 8 Pt film (second film), 8v TiN film (second film), 9 Si film (third film), CH contact Hole, SB bottom, SS side wall, WS, WSv wiring structure.

Claims

Forming an insulating film provided with a contact hole having a bottom surface facing the substrate and a side wall surface surrounding the bottom surface on a substrate made of silicon carbide;
Forming a first film made of titanium on the insulating film, covering the bottom surface and the sidewall surface of the contact hole;
Forming a second film made of any one of platinum and titanium nitride on the first film by covering the bottom surface and the side wall surface of the contact hole via the first film;
Forming a third film made of polycrystalline silicon on the second film by covering the bottom surface and the side wall surface of the contact hole via the first film and the second film; When,
A wiring layer made of an Al—Ge alloy , including a portion located on the contact hole via the first film, the second film, and the third film on the third film and forming a step of forming the wiring layer includes a step of depositing the wiring layer, and heating the Oite the wiring layer on the top middle of the step of depositing the wiring layer,
A method for manufacturing a silicon carbide semiconductor device.

The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the second film is made of platinum.

The silicon carbide semiconductor device according to claim 1, wherein the step of heating the wiring layer includes a step of performing a heat treatment on the wiring layer under a pressure lower than atmospheric pressure after the step of depositing the wiring layer. Manufacturing method.

The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the step of heating the wiring layer includes a step of heating the substrate during the step of depositing the wiring layer. .

A substrate made of silicon carbide;
An insulating film provided on the substrate and provided with a contact hole having a bottom surface facing the substrate and a side wall surface surrounding the bottom surface;
A first film disposed on the insulating film, covering the bottom surface and the side wall surface of the contact hole, and made of titanium;
A second film that is disposed on the first film, covers the bottom surface and the side wall surface of the contact hole through the first film, and is made of either platinum or titanium nitride;
An alloy film that is disposed on the second film, covers the bottom surface and the side wall surface of the contact hole through the first film and the second film, and is made of an alloy containing silicon and aluminum When,
The alloy film is disposed on the alloy film, and includes a portion located on the contact hole through the first film, the second film, and the alloy film, and is made of an Al-Ge alloy , A silicon carbide semiconductor device comprising a wiring layer having a lower silicon content.