JP6083259B2 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP6083259B2 JP6083259B2 JP2013038553A JP2013038553A JP6083259B2 JP 6083259 B2 JP6083259 B2 JP 6083259B2 JP 2013038553 A JP2013038553 A JP 2013038553A JP 2013038553 A JP2013038553 A JP 2013038553A JP 6083259 B2 JP6083259 B2 JP 6083259B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- nitride semiconductor
- channel
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 150000004767 nitrides Chemical class 0.000 title claims description 78
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 230000005669 field effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 GaAs compound Chemical class 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体装置に関する。 The present invention relates to a nitride semiconductor device.
近年、SiやGaAs系化合物半導体に代えてGaN系化合物半導体を用いたパワーデバイスが注目されている。GaN系化合物半導体はバンドギャップが広く、電子有効質量から見積もられる飽和電子移動度も高いことから、より高出力で高耐圧かつ高温動作可能な高周波デバイスを実現できる可能性があり、研究が重ねられている。 In recent years, power devices using GaN compound semiconductors instead of Si and GaAs compound semiconductors have attracted attention. Since GaN-based compound semiconductors have a wide band gap and high saturation electron mobility estimated from the effective electron mass, it is possible to realize a high-frequency device that can operate at higher power, withstand voltage, and operate at high temperatures. ing.
パワーデバイスとして用いるダイオードの1つにショットキーダイオードがある。GaN系のショットキーダイオードとしては、電界効果トランジスタ(FET)や高電子移動度トランジスタ(HEMT)のように、1つのショットキー電極(ゲート電極)と2つのオーミック電極とを備えた構造が知られている。このような構造では、ショットキー電極とアノード側のオーミック電極とを接触させて用いている(特許文献1および2)。
One of the diodes used as a power device is a Schottky diode. As a GaN-based Schottky diode, a structure including one Schottky electrode (gate electrode) and two ohmic electrodes, such as a field effect transistor (FET) and a high electron mobility transistor (HEMT), is known. ing. In such a structure, a Schottky electrode and an ohmic electrode on the anode side are used in contact with each other (
ショットキー電極とオーミック電極とを接触させてアノード電極とする場合に、一方の電極を他方の電極まで延長して接触させると、チャネルが形成される領域の電極構造がトランジスタと異なるものになるため、トランジスタとして用いたときと同等の遮断性や耐圧が得られない場合がある。また、チャネルが形成される領域において電極と半導体との接触面積が増大することで、電流の注入面積が増大すると、オフ時のリーク電流が増大することがあると考えられる。 When the Schottky electrode and the ohmic electrode are brought into contact with each other to form an anode electrode, if one electrode is extended to the other electrode and brought into contact, the electrode structure in the region where the channel is formed becomes different from that of the transistor. In some cases, the same blocking performance and breakdown voltage as when used as a transistor cannot be obtained. Further, it is considered that the leakage current at the off time may increase when the current injection area increases due to the increase in the contact area between the electrode and the semiconductor in the region where the channel is formed.
本発明の実施形態の窒化物半導体装置は、第1窒化物半導体層と、第1窒化物半導体層の上に形成され第1窒化物半導体層よりもバンドギャップが大きい第2窒化物半導体層と、を有し、第1窒化物半導体層における第2窒化物半導体層側の界面近傍にチャネルが形成される半導体層積層体と、チャネルが形成されるチャネル形成領域において、半導体層積層体の上に互いに離間して形成されたオーミック電極である第1電極及び第2電極と、第1電極と第2電極との間に第1電極及び第2電極と離間して形成され、チャネルを制御する第3電極と、を備え、第2電極がカソード電極であり、チャネル形成領域の外で第1電極と第3電極とを短絡させた電極がアノード電極であることを特徴とする。 A nitride semiconductor device according to an embodiment of the present invention includes a first nitride semiconductor layer, a second nitride semiconductor layer formed on the first nitride semiconductor layer and having a larger band gap than the first nitride semiconductor layer, A semiconductor layer stack in which a channel is formed in the vicinity of the interface of the first nitride semiconductor layer on the second nitride semiconductor layer side, and a channel forming region in which the channel is formed The first electrode and the second electrode, which are ohmic electrodes formed apart from each other, and the first electrode and the second electrode are formed apart from each other to control the channel. A second electrode is a cathode electrode, and an electrode obtained by short-circuiting the first electrode and the third electrode outside the channel formation region is an anode electrode.
電界効果トランジスタの構造を利用し、オフ時のリーク電流が抑制された窒化物半導体装置を提供することができる。 A nitride semiconductor device in which leakage current at the time of OFF is suppressed can be provided by using the structure of a field effect transistor.
以下、本件発明の実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための方法を例示するものであって、本発明を以下の実施形態に特定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies a method for embodying the technical idea of the present invention, and the present invention is not limited to the following embodiment. Furthermore, in the following description, the same name and symbol indicate the same or the same members, and detailed description thereof will be omitted as appropriate.
図1および図2は、本発明の一実施形態の窒化物半導体装置100を説明する模式的な平面図であり、図1は第1電極31と第3電極33とを短絡させる前の状態を示し、図2は短絡させた状態を示す。図3は図2のA−A線における模式的な断面図であり、図4は図2のB−B線における模式的な断面図である。
1 and 2 are schematic plan views illustrating a
窒化物半導体装置100は、基板1上に、第1窒化物半導体層21と、その上に形成され、第1窒化物半導体層21よりもバンドギャップが大きい第2窒化物半導体層22と、がこの順に設けられている。第1窒化物半導体層21における第2窒化物半導体層22の側の界面近傍にはチャネル21aが形成される。チャネル21aが形成されるチャネル形成領域4において、平面視で、このような半導体層積層体2の上に、オーミック電極である第1電極31及び第2電極32が互いに離間して形成されている。第1電極31と第2電極32との間には、チャネル21aを制御する第3電極33とが形成されている。第2電極32がカソード電極である。図1に示すように、第1電極31と第3電極33とは、チャネル21aが形成されるチャネル形成領域4の外に引き出される。図1の例では、第1電極31と第3電極33とが一部で重なっているが、ここでは絶縁膜を介して互いに絶縁されている。
The
そして、図2に示すように、第1電極31と第3電極33とはアノード側パッド電極5によって電気的に接続される。これによって第1電極31と第3電極33とが短絡され、これをアノード電極として用いる。
As shown in FIG. 2, the
図5(a)および(b)を用いて、本実施形態の窒化物半導体装置の動作を説明する。図5(a)は、第3電極に印加される電圧が、アノード電流が流れ始める閾値電圧よりも小さいオフ状態を示す。この状態の窒化物半導体装置100では、2次元電子ガス層であるチャネル21aは、第3電極33の直下の領域が空乏化されている。この空乏層8によってチャネル21aにおける2次元電子ガスが不連続的となるため、アノード電流が流れない。
The operation of the nitride semiconductor device of this embodiment will be described with reference to FIGS. FIG. 5A shows an off state in which the voltage applied to the third electrode is smaller than the threshold voltage at which the anode current starts to flow. In
次に、図5(b)に、第3電極に印加される電圧が、アノード電流が流れ始める閾値電圧よりも大きいオン状態を示す。このように電圧を印加することで、空乏層8が後退し、第3電極33の直下にあるチャネル21aに電子が発生する。これによって、チャネル
21aが連続的にアノード電極31,33とカソード電極32とを繋ぐようになり、アノード電流が流れる。
Next, FIG. 5B shows an ON state in which the voltage applied to the third electrode is larger than the threshold voltage at which the anode current starts to flow. By applying the voltage in this manner, the
このように、第1電極31と第2電極32と3電極33とを設けることで、オフ時は空乏層8が広がるので、同構造の電界効果トランジスタとほぼ同等の遮断性や耐圧を得ることができる。また、トランジスタとしての閾値電圧付近が窒化物半導体装置100の順方向電圧VFとなることから、トランジスタとしての閾値電圧が0V付近になるように設計すれば、順方向電圧VFおよびオン抵抗を低減することができると考えられる。なお、ここで示すトランジスタとしての閾値電圧とは、第1電極31をソース電極、第2電極32をドレイン電極、第3電極33をゲート電極としたときに、ソース電極とドレイン電極との間に電流が流れ始めるゲート電極の電圧を指す。
Thus, by providing the
さらに、本実施形態の窒化物半導体装置100は、図1〜図3に示すように、チャネル形成領域4の外で第1電極31と第3電極33とを短絡している。これにより、チャネル形成領域4においては電界効果トランジスタと同様に全ての電極が離間した構造とできるので、同構造の電界効果トランジスタと同等の特性を得ることができる。よって、電界効果トランジスタの設計を適用させやすく、製造しやすい。また、チャネルが形成される領域において電極と半導体との接触面積が増大すると、電流の注入面積が増大した分、オフ時のリーク電流が増大することがあると考えられるが、本実施形態の窒化物半導体装置100は、第1電極31と第3電極33との短絡構造をチャネル形成領域4の外に設けているため、オフ時におけるアノード電極とカソード電極との間のリーク電流を抑制することができると考えられる。このような窒化物半導体装置は、高速ダイオード(First Recovery Diode:FRD)等の整流ダイオードとして利用することができる。
Furthermore, the
以下、各部材について詳述する。 Hereinafter, each member will be described in detail.
(半導体層積層体2)
第1窒化物半導体層21は、チャネル21a(2次元電子ガス)が形成される層である。アンドープの窒化物半導体により構成されることが好ましい。その材料としては、GaNに限定されるものではなく、III族窒化物半導体から選択することができる。例えば、InxAlyGa1−x−yN(0≦x、0≦y、x+y≦1)を用いることができる。
(Semiconductor layer laminate 2)
The first
第2窒化物半導体層22は、第1窒化物半導体層21よりもバンドギャップエネルギーが大きい層とする。第1窒化物半導体層21がGaN層である場合には、AlGaN層を用いることが好ましく、AlGaN層としては、AlaGa1−aN(0<a<1)を用いることができる。好ましくは、0<a<0.4とする。Al混晶比aが0.4未満の範囲であると、結晶性の良好なAlGaN層が形成可能なため、移動度を高いものできる。さらに好ましくは0.1<a<0.3とする。高耐圧化のためには、アンドープの層であることが好ましい。
The second
半導体層積層体2は、第1窒化物半導体層21および第2窒化物半導体層22以外の層を含んでいてもよい。例えば、第1窒化物半導体層21と第2窒化物半導体層22の間に、第2窒化物半導体層22よりもバンドギャップエネルギーの大きいスペーサ層を設けることができる。スペーサ層は、第2窒化物半導体層22よりも薄膜で設けられる。このようなスペーサ層を設けることで、第2窒化物半導体層22のみの場合よりもキャリア移動度を向上させることができる。
The
また、図5に示すように、第3電極33の直下にp型窒化物半導体層23を設けることが好ましい。p型窒化物半導体層23は、第2窒化物半導体層22の上の一部に形成され、第3電極33が、p型窒化物半導体層23の上に形成されている。p型窒化物半導体層23を設ける場合は、例えば図5に示すように、p型窒化物半導体層23が第1,2電極31,32と接触しないように配置する。p型窒化物半導体層23は、III族窒化物半導体により形成することができ、好ましくは、p型AlGaNまたはp型GaNにより形成する。p型窒化物半導体層23を設けることでpn接合が形成されるので、オフ時の第3電極−第2電極間(ゲート電極−ドレイン電極間)のリークを抑制することができる。
In addition, as shown in FIG. 5, it is preferable to provide a p-type
半導体層積層体2は、例えば、図3に示すように、チャネル21aが形成される第1窒化物半導体層21の第2窒化物半導体層22側界面近傍がその側面で露出した段差6を設けることによって、チャネル形成領域4を形成し、活性領域を規定する。本実施形態では、段差6によって区切られた上部領域7aと下部領域7bのうち、上部領域7aがチャネル形成領域4であり、下部領域7bにおいて第1電極31と第3電極33とが短絡される。半導体層積層体2にチャネル形成領域4とそれ以外の領域を形成する方法としては、段差を形成するほか、例えば、イオン打ち込みによってチャネル形成領域以外を絶縁化する等を用いることができる。ただし、III族窒化物半導体においてはイオン打ち込みによる絶縁化は困難であるため、段差によって形成することが好ましい。
For example, as shown in FIG. 3, the
第1電極31と第2電極32と第3電極33とを設けた以外の半導体積層体2の表面には、SiO2等の保護膜を設けてもよい。なお、第1電極31と第3電極33とを短絡させる構造を絶縁性の保護膜を介してチャネル形成領域4上に設ければ、電極と半導体との接触面積を増大させずに短絡構造を設けることもできる。しかし、この場合は第1電極31と第3電極33との間を完全に絶縁性の保護膜で被覆する必要があるが、トランジスタのゲート電極に相当する第3電極33は例えば数μm程度の細い電極であり、半導体の表面を完全に被覆しながら第3電極33の上面は少なくとも短絡構造が形成可能な程度に開口された絶縁性の保護膜を形成することは容易ではない。一方、図2のようにチャネル形成領域4の外で短絡させる構造であれば、高精度の製造技術は必要とされず、容易に形成することができるので好ましい。
A protective film such as SiO 2 may be provided on the surface of the semiconductor stacked
(第1電極31、第2電極32、第3電極33)
第1電極31、第2電極32、第3電極33は、例えば、Ti、Al、Au、Ag、Ni、Pt、In、Rh、Ir、Cr等の金属や、ITOや酸化亜鉛(ZnO)等の導電性酸化物が利用できる。第1電極31、第2電極32は、オーミック電極であり、上述のように第1窒化物半導体層21の側面が露出される場合は、第1窒化物半導体層21に対してオーミック接触する電極であればよい。第3電極33は、チャネル21aの電子濃度を変調する制御用の電極である。典型的にはショットキー電極が用いられ、例えばNi/Au系材料からなる電極を用いる。p型窒化物半導体層23を設ける場合にはオーミック電極でもよい。各電極とワイヤとの密着性等を考慮して、パッド電極を形成してもよい。パッド電極は、例えばAuで形成される。
(
The
また、図2に示す窒化物半導体装置100では、アノード側パッド電極5を設けることで、第1電極31と第3電極33とを短絡させたが、短絡させる方法はこれに限定されるものではない。窒化物半導体装置100の中で短絡させることが好ましい。短絡させる構造としては、例えば、アノード側パッド電極5の代わりに第1電極31にパッド電極を設けてこれを第3電極33まで延長させてもよく、第1電極31と第3電極33とをワイヤで接続してもよい。ワイヤで接続する構造であれば、容易に作製することができる。一方、パッド電極等の電極によって短絡させる構造であれば、ワイヤの場合と比べて第1電極31と第3電極33との接続面積を大きくできるため、配線抵抗が小さく、第1電極31と第3電極33の両方に電流を流し易い。
In the
以下、本発明に係る実施例について説明する。 Examples according to the present invention will be described below.
実施例として、サファイア基板上に、バッファ層、約600nmのアンドープGaN層、約0.9nmのアンドープAlN層、約12.5nmのアンドープAl0.23Ga0.77N層、約20nmのp型GaN層をこの順に設けた窒化物半導体装置を作製した。p型GaN層の表面には、第3電極として、p型GaN層側から順にNi(厚さ10nm)/Au(厚さ150nm)/Pt(厚さ10nm)が設けられ、第3電極が設けられた以外のp型GaN層は除去された。半導体層積層体はチャネル形成領域となる部分を残してアンドープGaN層の途中まで除去され、露出したアンドープGaN層とAlN層との界面を被覆するように、第1,2電極として、半導体層側から順にTi(厚さ10nm)/Al(厚さ300nm)が設けられた。電極が設けられた以外の半導体層積層体の表面には、保護膜として約600nmのSiO2膜が設けられた。さらに、第1〜3電極とそれぞれ電気的に接続された第1〜3パッド電極が設けられ、チャネル形成領域の外において、第1パッド電極と第3パッド電極を被覆するアノード側パッド電極が設けられることで、第1電極と第3電極が短絡されている。平面視において第1〜3電極は、図1に示すようにライン状部分が交互に配置された櫛形に設けられており、本実施例では、第1,3電極のライン状部分を26本、第2電極のライン状部分を25本、それぞれ形成した。 As an example, a buffer layer, an undoped GaN layer of about 600 nm, an undoped AlN layer of about 0.9 nm, an undoped Al 0.23 Ga 0.77 N layer of about 12.5 nm, and a p-type of about 20 nm on a sapphire substrate. A nitride semiconductor device having a GaN layer provided in this order was manufactured. On the surface of the p-type GaN layer, Ni (thickness 10 nm) / Au (thickness 150 nm) / Pt (thickness 10 nm) is provided as a third electrode in order from the p-type GaN layer side, and a third electrode is provided. Other p-type GaN layers were removed. The semiconductor layer stack is removed to the middle of the undoped GaN layer, leaving a portion to be a channel formation region, and the semiconductor layer side is used as the first and second electrodes so as to cover the exposed interface between the undoped GaN layer and the AlN layer. Ti (thickness 10 nm) / Al (thickness 300 nm) were provided in order. An SiO 2 film of about 600 nm was provided as a protective film on the surface of the semiconductor layer stack other than the electrodes. In addition, first to third pad electrodes electrically connected to the first to third electrodes are provided, and an anode side pad electrode covering the first pad electrode and the third pad electrode is provided outside the channel formation region. As a result, the first electrode and the third electrode are short-circuited. In the plan view, the first to third electrodes are provided in a comb shape in which line-shaped portions are alternately arranged as shown in FIG. 1, and in this embodiment, 26 line-shaped portions of the first and third electrodes are provided. Twenty-five linear portions of the second electrode were formed.
本実施例の窒化物半導体装置について、オフ時のリーク電流を測定すると、アノード電極への印加電圧が−600Vである時に約1μAであり、リーク電流の抑制された窒化物半導体装置を得ることができた。また、順方向電圧VFは約0.9V、オン時の電流はアノード電極への印加電圧が3Vである時に約8A、耐圧は約900Vであり、低VF、低抵抗、高耐圧であった。また、逆回復時間は約15ns、逆回復電流Irrは1A程度であり、低損失なスイッチング特性が得られた。このような窒化物半導体装置は、FRD等の整流ダイオードとして利用することができる。 With respect to the nitride semiconductor device of this example, when the off-state leakage current is measured, it is about 1 μA when the applied voltage to the anode electrode is −600 V, and a nitride semiconductor device in which the leakage current is suppressed can be obtained. did it. Further, the forward voltage V F is about 0.9 V, the on-state current is about 8 A when the applied voltage to the anode electrode is 3 V, the breakdown voltage is about 900 V, and the low voltage V F , the low resistance, and the high breakdown voltage. It was. Further, the reverse recovery time was about 15 ns, and the reverse recovery current Irr was about 1 A, and a low loss switching characteristic was obtained. Such a nitride semiconductor device can be used as a rectifier diode such as FRD.
100 窒化物半導体装置
1 基板
2 半導体層積層体
21 第1窒化物半導体層、21a チャネル
22 第2窒化物半導体層
23 p型窒化物半導体層
31 第1電極、32 第2電極、33 第3電極
4 チャネル形成領域
5 アノード側パッド電極
6 段差
7a 上部領域、7b 下部領域
8 空乏層
DESCRIPTION OF
Claims (4)
前記チャネルが形成されるチャネル形成領域において、前記半導体層積層体の上に互いに離間して形成されたオーミック電極である第1電極及び第2電極と、前記第1電極と前記第2電極との間に前記第1電極及び前記第2電極と離間して形成され、前記チャネルを制御する第3電極と、を備え、
前記第2電極がカソード電極であり、
前記チャネル形成領域の外で前記第1電極と前記第3電極とを短絡させた電極がアノード電極であり、
前記第1電極及び前記第3電極は、前記チャネル形成領域の外に引き出されており、
前記チャネル形成領域の外に、前記第1電極と前記第3電極とを短絡するアノード側パッド電極が形成されていることを特徴とする窒化物半導体装置。 A first nitride semiconductor layer; and a second nitride semiconductor layer formed on the first nitride semiconductor layer and having a band gap larger than that of the first nitride semiconductor layer. A semiconductor layer stack in which a channel is formed in the vicinity of the interface on the second nitride semiconductor layer side in the semiconductor layer;
In the channel formation region where the channel is formed, the first electrode and the second electrode, which are ohmic electrodes formed apart from each other on the semiconductor layer stack, and the first electrode and the second electrode A third electrode formed between the first electrode and the second electrode and controlling the channel.
The second electrode is a cathode electrode;
Wherein the first electrode outside a channel forming region third electrode and the electrode are short-circuited is Ri der anode electrode,
The first electrode and the third electrode are drawn out of the channel formation region,
A nitride semiconductor device , wherein an anode side pad electrode for short-circuiting the first electrode and the third electrode is formed outside the channel formation region .
前記チャネルが形成されるチャネル形成領域において、前記半導体層積層体の上に互いに離間して形成されたオーミック電極である第1電極及び第2電極と、前記第1電極と前記第2電極との間に前記第1電極及び前記第2電極と離間して形成され、前記チャネルを制御する第3電極と、を備え、 In the channel formation region where the channel is formed, the first electrode and the second electrode, which are ohmic electrodes formed apart from each other on the semiconductor layer stack, and the first electrode and the second electrode A third electrode formed between the first electrode and the second electrode and controlling the channel.
前記第2電極がカソード電極であり、 The second electrode is a cathode electrode;
前記チャネル形成領域の外で前記第1電極と前記第3電極とを短絡させた電極がアノード電極であり、 An electrode obtained by short-circuiting the first electrode and the third electrode outside the channel formation region is an anode electrode,
前記第1電極及び前記第3電極は、前記チャネル形成領域の外に引き出されており、 The first electrode and the third electrode are drawn out of the channel formation region,
前記第1電極に接続する第1電極のパッド電極は、前記チャネル形成領域の外において前記第3電極まで延長されていることを特徴とする窒化物半導体装置。 The pad electrode of the first electrode connected to the first electrode extends to the third electrode outside the channel formation region.
前記第3電極は、前記p型窒化物半導体層の上に形成されていることを特徴とする請求項1又は2に記載の窒化物半導体装置。 A p-type nitride semiconductor layer is formed on a part of the second nitride semiconductor layer,
The third electrode, a nitride semiconductor device according to claim 1 or 2, characterized in that it is formed on the p-type nitride semiconductor layer.
前記段差の上部領域が前記チャネル形成領域であり、
前記段差の下部領域で、前記第1電極と前記第3電極とが短絡されたことを特徴とする請求項1〜3のいずれか1項に記載の窒化物半導体装置。 The semiconductor layer stack has a step in which at least the vicinity of the interface on the second nitride semiconductor layer side in the first nitride semiconductor layer is exposed on the side surface,
The upper region of the step is the channel formation region,
The nitride semiconductor device according to any one of claims 1 to 3 , wherein the first electrode and the third electrode are short-circuited in a lower region of the step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038553A JP6083259B2 (en) | 2013-02-28 | 2013-02-28 | Nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038553A JP6083259B2 (en) | 2013-02-28 | 2013-02-28 | Nitride semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014167951A JP2014167951A (en) | 2014-09-11 |
JP6083259B2 true JP6083259B2 (en) | 2017-02-22 |
Family
ID=51617522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013038553A Active JP6083259B2 (en) | 2013-02-28 | 2013-02-28 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6083259B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9385001B1 (en) * | 2015-03-17 | 2016-07-05 | Toshiba Corporation | Self-aligned ITO gate electrode for GaN HEMT device |
JP6807730B2 (en) * | 2016-12-26 | 2021-01-06 | 住友化学株式会社 | Semiconductor substrate inspection method, semiconductor substrate quality judgment method, and semiconductor substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275658A (en) * | 1993-03-19 | 1994-09-30 | Furukawa Electric Co Ltd:The | Monolithic preamplifier ic |
US8174048B2 (en) * | 2004-01-23 | 2012-05-08 | International Rectifier Corporation | III-nitride current control device and method of manufacture |
US20090072269A1 (en) * | 2007-09-17 | 2009-03-19 | Chang Soo Suh | Gallium nitride diodes and integrated components |
-
2013
- 2013-02-28 JP JP2013038553A patent/JP6083259B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014167951A (en) | 2014-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6533962B2 (en) | Semiconductor device | |
JP4761319B2 (en) | Nitride semiconductor device and power conversion device including the same | |
JP6167889B2 (en) | Field effect transistor and manufacturing method thereof | |
JP4755961B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4645313B2 (en) | Semiconductor device | |
TWI400801B (en) | Semiconductor device | |
JP5672756B2 (en) | Semiconductor device | |
TWI424568B (en) | Semiconductor device | |
JP6660631B2 (en) | Nitride semiconductor device | |
JP6119215B2 (en) | Field effect transistor | |
CN107680999B (en) | High-power semiconductor component | |
JP2008251772A (en) | Semiconductor device | |
US9680001B2 (en) | Nitride semiconductor device | |
US9165922B2 (en) | Semiconductor device | |
JPWO2014174550A1 (en) | Nitride semiconductor device | |
JP6625688B2 (en) | Schottky diode and method of manufacturing the same | |
JP2008166639A (en) | Rectifier element and power converter using the same | |
JP2011142358A (en) | Nitride semiconductor device | |
JP5549081B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6083259B2 (en) | Nitride semiconductor device | |
JP5545653B2 (en) | Nitride semiconductor device | |
CN103123932B (en) | Semiconductor device | |
JP6145985B2 (en) | Field effect transistor | |
JP7313197B2 (en) | semiconductor equipment | |
US11024717B2 (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |