JP6073392B2 - 命令としてデータ値を評価するシステムおよび方法 - Google Patents
命令としてデータ値を評価するシステムおよび方法 Download PDFInfo
- Publication number
- JP6073392B2 JP6073392B2 JP2015031991A JP2015031991A JP6073392B2 JP 6073392 B2 JP6073392 B2 JP 6073392B2 JP 2015031991 A JP2015031991 A JP 2015031991A JP 2015031991 A JP2015031991 A JP 2015031991A JP 6073392 B2 JP6073392 B2 JP 6073392B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- execution
- interrupt
- instructions
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000012545 processing Methods 0.000 claims description 23
- 238000011156 evaluation Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000013519 translation Methods 0.000 description 5
- 230000001343 mnemonic effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
- Executing Machine-Instructions (AREA)
Description
102 Java(登録商標)仮想機械(JVM)インタープリタループ
104 プログラムループ
106 バイトコード
108 マルチスレッドプロセッサ
110 メモリ
112 オペレーティングシステム
114 アプリケーション
116 ネットワークインターフェース
122 評価命令プログラム
124 第1の命令
126 プログラムカウンタ
128 第2の命令
130 命令からなるグループ
132 スレッド
200 システム、インタープリタ
202 命令キャッシュ
204 第1の命令
206 経路
208 復号ユニット
210 経路
212 レジスタファイル
214 第2の命令
216 バス
218 実行ユニット
222 経路
224 経路
226 ライトバックユニット
228 経路
234 バス
238 プログラムカウンタ
242 データキャッシュ
246 経路
248 マルチプレクサ
250 経路
300 システム
302 バイトコードストリーム
304 バイトコード命令
306 バイトコード命令
308 バイトコード命令
310 バイトコード命令
312 ポインタ
314 ルックアップ演算
316 ルックアップテーブル
318 エントリ
320 エントリ
322 エントリ
324 エントリ
326 エントリ
328 エントリ
330 エントリ
332 エントリ
400 処理システム
402 メモリ
404 命令キャッシュ
410 バス
412 データキャッシュ
414 シーケンサ
416 一般的な割込み
418 実行ユニット
420 実行ユニット
422 実行ユニット
424 実行ユニット
426 汎用レジスタファイル
430 バス
432 スーパバイザ制御レジスタ
434 グローバル制御レジスタ
438 指定領域
440 評価プログラム
442 割込み
446 バスインターフェース
448 割込みステータス
700 通信デバイス
710 デジタル信号プロセッサ(DSP)
722 オンチップシステム
726 ディスプレイコントローラ
728 ディスプレイ
730 入力デバイス
734 コーダ/デコーダ(コーデック)
736 スピーカー
738 マイクロフォン
740 ワイヤレスインターフェース
742 ワイヤレスアンテナ
744 電源装置
760 ビデオカメラ
764 インタープリタ命令評価プログラムコード
768 カメラインターフェース
Claims (23)
- 第2の命令の書込み可能なロケーションを識別するためのオペランドを含む第1の命令を受信するステップであって、前記第1の命令は、プログラムカウンタによって識別され、前記オペランドとしてバイトコードを含み、前記第2の命令は、ネイティブ機械オペレーションのパケットを含み、前記書込み可能なロケーションは、前記バイトコードに対応するエントリに複数のネイティブ命令を格納したルックアップテーブルに関連付けられる、ステップと、
前記書込み可能なロケーションを識別するために実行ユニットで前記第1の命令を実行したときに、前記書込み可能なロケーションから前記第2の命令を取り出すステップと、
前記第2の命令を示すように前記プログラムカウンタを変更することなく、前記第2の命令を復号ユニットに提供するステップと、
前記復号ユニットで前記第2の命令を復号し、前記実行ユニットで前記第2の命令を実行するステップと
を含み、
割込みを受信したとき、制御論理で、前記第2の命令が実行される前の割込みであるかを判定するステップと、
前記第1の命令の後であって前記第2の命令が実行される前の割込みである場合、該割込みを受け付け、前記第1の命令の当該実行を取り消すステップと
をさらに含む、プログラムコードを実行する方法。 - 前記制御論理は、シーケンサに含まれ、
前記第1の命令の実行を取り消すことは、前記第1の命令の実行を中止することを含み、
前記シーケンサは、前記割込みの後に前記第1の命令を再実行するように構成され、
前記第2の命令を実行した後に前記プログラムカウンタを変更するステップをさらに含む、請求項1に記載の方法。 - 前記ルックアップテーブルは、前記書込み可能なロケーションを含み、
前記第2の命令は、前記実行ユニットで実行され、飛越し命令および算術命令のうちの少なくとも1つを含む、請求項1または2に記載の方法。 - 前記第1の命令は、命令としてデータ値を評価する評価命令を含む、請求項1から3のいずれか一項に記載の方法。
- 第2の命令の書込み可能なロケーションを識別するためのオペランドを含む第1の命令を受信するステップであって、前記第1の命令は、プログラムカウンタによって識別され、前記オペランドとしてバイトコードを含み、前記第2の命令は、プロセッサの実行ユニットで実行されるネイティブ機械オペレーションのパケットを含み、前記書込み可能なロケーションは、前記バイトコードに対応するエントリに複数のネイティブ命令を格納したルックアップテーブルに関連付けられる、ステップと、
前記書込み可能なロケーションを識別するために前記実行ユニットで前記第1の命令の実行を開始し、前記第2の命令を示すように前記プログラムカウンタを変更することなく、前記書込み可能なロケーションから前記第2の命令を取り出すステップと
を含み、
割込みを受信したとき、制御論理で、前記第2の命令が実行される前の割込みであるかを判定するステップと、
前記第1の命令の後であって前記第2の命令が実行される前の割込みである場合、該割込みを受け付け、前記第1の命令の当該実行を取り消すステップと
をさらに含む、プログラムコードを実行する方法。 - 前記実行ユニットで前記第2の命令を実行するステップと、
実行された前記第2の命令の結果をメモリに書き込むステップと
をさらに含み、
前記制御論理は、前記割込みを処理した後に前記第1の命令を再実行するシーケンサ内に含まれる、請求項5に記載の方法。 - 前記ルックアップテーブルは、前記書込み可能なロケーションを含み、
前記第1の命令の実行を取り消すことは、前記第1の命令の実行を中止することを含み、
前記第2の命令は、飛越し命令および算術命令のうちの少なくとも1つを含む、請求項5または6に記載の方法。 - 前記第1の命令を実行する前に前記第1の命令を復号するステップと、
データを前記書込み可能なロケーションに書き込むステップと
をさらに含み、
前記書込み可能なロケーションは、前記第1の命令および前記第2の命令のうちの少なくとも1つの実行中にアクセスされる、請求項5から7のいずれか一項に記載の方法。 - 第2の命令の書込み可能なロケーションを識別するためのオペランドを含む第1の命令を実行するように構成された実行ユニットであって、前記第1の命令は、プログラムカウンタによって識別され、前記オペランドとしてバイトコードを含み、前記第2の命令は、ネイティブ機械オペレーションのパケットを含み、前記書込み可能なロケーションは、前記バイトコードに対応するエントリに複数のネイティブ命令を格納したルックアップテーブルに関連付けられる、実行ユニットと、
前記書込み可能なロケーションから前記第2の命令を受信し、前記第2の命令を示すように前記プログラムカウンタを変更することなく、前記第2の命令を復号して、復号された第2の命令を生成するように構成された復号ユニットと
を含み、
割込みを受信したとき、前記第2の命令が前記実行ユニットによって実行される前の割込みであるかを判定し、前記第1の命令の後であって前記第2の命令が実行される前の割込みである場合に、該割込みを受け付け、前記第1の命令の当該実行を取り消すように構成された制御論理をさらに含む、プログラムコードを実行する装置。 - 前記ルックアップテーブルは、前記書込み可能なロケーションを含み、
前記実行ユニットは、前記書込み可能なロケーションから前記第2の命令を取り出すようにさらに構成される、請求項9に記載の装置。 - シーケンサをさらに含み、
前記制御論理は、前記シーケンサに含まれ、
前記シーケンサは、前記割込みの後に前記第1の命令を再実行するように構成され、
前記第1の命令の実行は、前記書込み可能なロケーションを決定し、
前記復号ユニットは、バスを介して前記書込み可能なロケーションから前記第2の命令を受信する、請求項9または10に記載の装置。 - 前記プログラムカウンタは、前記第2の命令を示すことが不可能である、請求項9から11のいずれか一項に記載の装置。
- 前記プログラムカウンタは、前記第2の命令の実行の後に変更される、請求項9から12のいずれか一項に記載の装置。
- 実行された前記第2の命令の結果を受信するように構成されたレジスタをさらに含む、請求項9から13のいずれか一項に記載の装置。
- 前記第1の命令は、評価命令を含む、請求項9から14のいずれか一項に記載の装置。
- 前記実行ユニットは、前記割込みを受信したことに少なくとも部分的に基づいて、前記第1の命令の実行を中止するようにさらに構成され、
前記第1の命令および前記第2の命令は、共通スレッドによって実行されるように構成される、請求項9から15のいずれか一項に記載の装置。 - 前記第1の命令は、構造的命令を含む、請求項9から16のいずれか一項に記載の装置。
- 前記実行ユニット、前記復号ユニット、および前記制御論理が組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータ、またはこれらの組合せをさらに含む、請求項9から17のいずれか一項に記載の装置。
- コンピューティングシステムによって実行可能な命令を記録したコンピュータ可読記録媒体であって、
前記命令は、前記コンピューティングシステムに、
第2の命令の書込み可能なロケーションを識別するためのオペランドを含む第1の命令を受信する手順であって、前記第1の命令は、プログラムカウンタによって識別され、前記オペランドとしてバイトコードを含み、前記第2の命令は、ネイティブ機械オペレーションのパケットを含み、前記書込み可能なロケーションは、前記バイトコードに対応するエントリに複数のネイティブ命令を格納したルックアップテーブルに関連付けられる、手順と、
前記書込み可能なロケーションを識別するために実行ユニットで前記第1の命令を実行し、実行時に、前記第2の命令を示すように前記プログラムカウンタを変更することなく、前記書込み可能なロケーションから前記第2の命令を取り出す手順と、
前記実行ユニットで前記第2の命令を実行する手順と
を実行させ、
前記命令は、前記コンピューティングシステムに、
割込みを受信したとき、前記第2の命令が実行される前の割込みであるかを判定する手順と、
前記第1の命令の後であって前記第2の命令が実行される前の割込みである場合、該割込みを受け付け、前記第1の命令の当該実行を取り消す手順と
をさらに実行させる、コンピュータ可読記録媒体。 - 前記命令は、前記コンピューティングシステムに、
実行された前記第2の命令の結果をレジスタに書き込む手順
をさらに実行させる、請求項19に記載のコンピュータ可読記録媒体。 - 前記第2の命令は、飛越し命令および算術命令のうちの少なくとも1つを含み、
前記命令は、前記コンピューティングシステムに、
前記割込みの後に前記第1の命令を再実行する手順
をさらに実行させる、請求項19または20に記載のコンピュータ可読記録媒体。 - 前記書込み可能なロケーションは、前記ルックアップテーブルに含まれ、前記第1の命令および前記第2の命令のうちの少なくとも1つの実行中に書込み可能である、請求項19から21のいずれか一項に記載のコンピュータ可読記録媒体。
- 前記第1の命令は、Java(登録商標)命令セットに対応するバイトコードを含む、請求項1から8のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/785,551 | 2010-05-24 | ||
US12/785,551 US9361109B2 (en) | 2010-05-24 | 2010-05-24 | System and method to evaluate a data value as an instruction |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013511409A Division JP5759537B2 (ja) | 2010-05-24 | 2011-05-23 | 命令としてデータ値を評価するシステムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133129A JP2015133129A (ja) | 2015-07-23 |
JP6073392B2 true JP6073392B2 (ja) | 2017-02-01 |
Family
ID=44343680
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013511409A Expired - Fee Related JP5759537B2 (ja) | 2010-05-24 | 2011-05-23 | 命令としてデータ値を評価するシステムおよび方法 |
JP2015031991A Expired - Fee Related JP6073392B2 (ja) | 2010-05-24 | 2015-02-20 | 命令としてデータ値を評価するシステムおよび方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013511409A Expired - Fee Related JP5759537B2 (ja) | 2010-05-24 | 2011-05-23 | 命令としてデータ値を評価するシステムおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9361109B2 (ja) |
EP (1) | EP2577464B1 (ja) |
JP (2) | JP5759537B2 (ja) |
KR (1) | KR101497346B1 (ja) |
CN (1) | CN102893260B (ja) |
WO (1) | WO2011149828A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140281368A1 (en) * | 2013-03-14 | 2014-09-18 | Qualcomm Incorporated | Cycle sliced vectors and slot execution on a shared datapath |
JP6136541B2 (ja) * | 2013-04-30 | 2017-05-31 | 大日本印刷株式会社 | 情報記憶媒体及びバイトコード実行方法 |
US10768935B2 (en) * | 2015-10-29 | 2020-09-08 | Intel Corporation | Boosting local memory performance in processor graphics |
US10802854B2 (en) | 2019-08-30 | 2020-10-13 | Alibaba Group Holding Limited | Method and apparatus for interpreting bytecode instruction stream |
CN110704108B (zh) * | 2019-08-30 | 2020-08-14 | 阿里巴巴集团控股有限公司 | 解释执行字节码指令流的方法及装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5842891B2 (ja) | 1975-10-15 | 1983-09-22 | 株式会社東芝 | メイレイセイギヨホウシキ |
JPS54943A (en) | 1977-06-06 | 1979-01-06 | Panafacom Ltd | Data processor |
US4495563A (en) * | 1981-07-02 | 1985-01-22 | Texas Instruments Incorporated | Microcomputer having separate access to complete microcode words and partial microcode words |
US4635194A (en) | 1983-05-02 | 1987-01-06 | International Business Machines Corporation | Instruction buffer bypass apparatus |
JPS60181837A (ja) | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | エクスキユ−ト命令処理方式 |
US4821183A (en) | 1986-12-04 | 1989-04-11 | International Business Machines Corporation | A microsequencer circuit with plural microprogrom instruction counters |
JPH0287237A (ja) | 1988-09-22 | 1990-03-28 | Fujitsu Ltd | Execute命令制御方式 |
JP3105110B2 (ja) | 1993-05-20 | 2000-10-30 | 株式会社東芝 | 演算装置 |
US5796974A (en) * | 1995-11-07 | 1998-08-18 | Advanced Micro Devices, Inc. | Microcode patching apparatus and method |
JP3663710B2 (ja) * | 1996-01-17 | 2005-06-22 | ヤマハ株式会社 | プログラムの生成方法およびプロセッサの割込制御方法 |
US6044220A (en) | 1997-02-25 | 2000-03-28 | Motorola, Inc. | Method and apparatus for operating a data processor to execute software written using a foreign instruction set |
US6012125A (en) * | 1997-06-20 | 2000-01-04 | Advanced Micro Devices, Inc. | Superscalar microprocessor including a decoded instruction cache configured to receive partially decoded instructions |
US20040215444A1 (en) | 2002-03-25 | 2004-10-28 | Patel Mukesh K. | Hardware-translator-based custom method invocation system and method |
US7954102B2 (en) * | 2002-11-13 | 2011-05-31 | Fujitsu Limited | Scheduling method in multithreading processor, and multithreading processor |
GB2400198B (en) | 2003-04-04 | 2006-04-05 | Advanced Risc Mach Ltd | Controlling execution of a block of program instructions within a computer processing system |
US20070169022A1 (en) | 2003-06-18 | 2007-07-19 | Jones Anthony M | Processor having multiple instruction sources and execution modes |
US7882336B2 (en) | 2007-02-01 | 2011-02-01 | International Business Machines Corporation | Employing a buffer to facilitate instruction execution |
US7895419B2 (en) | 2008-01-11 | 2011-02-22 | International Business Machines Corporation | Rotate then operate on selected bits facility and instructions therefore |
-
2010
- 2010-05-24 US US12/785,551 patent/US9361109B2/en active Active
-
2011
- 2011-05-23 WO PCT/US2011/037537 patent/WO2011149828A1/en active Application Filing
- 2011-05-23 KR KR1020127033659A patent/KR101497346B1/ko not_active IP Right Cessation
- 2011-05-23 JP JP2013511409A patent/JP5759537B2/ja not_active Expired - Fee Related
- 2011-05-23 CN CN201180024179.9A patent/CN102893260B/zh not_active Expired - Fee Related
- 2011-05-23 EP EP11726254.3A patent/EP2577464B1/en not_active Not-in-force
-
2015
- 2015-02-20 JP JP2015031991A patent/JP6073392B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110289299A1 (en) | 2011-11-24 |
US9361109B2 (en) | 2016-06-07 |
WO2011149828A1 (en) | 2011-12-01 |
JP2013527534A (ja) | 2013-06-27 |
EP2577464A1 (en) | 2013-04-10 |
EP2577464B1 (en) | 2017-08-16 |
CN102893260A (zh) | 2013-01-23 |
CN102893260B (zh) | 2015-11-25 |
JP2015133129A (ja) | 2015-07-23 |
KR20130045276A (ko) | 2013-05-03 |
JP5759537B2 (ja) | 2015-08-05 |
KR101497346B1 (ko) | 2015-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10747536B2 (en) | Program loop control | |
JP4485198B2 (ja) | Javaアクセラレータを備えたプロセッサシステム | |
EP2018609B1 (en) | Pre-decoding variable length instructions | |
US7473293B2 (en) | Processor for executing instructions containing either single operation or packed plurality of operations dependent upon instruction status indicator | |
JP6006247B2 (ja) | 共有メモリへのアクセスの同期を緩和するプロセッサ、方法、システム、及びプログラム | |
JP6073392B2 (ja) | 命令としてデータ値を評価するシステムおよび方法 | |
TWI515652B (zh) | 具有在硬體中的分支計數表的指令最佳化處理器 | |
JP2006185462A (ja) | 高データ密度のriscプロセッサ | |
US8499293B1 (en) | Symbolic renaming optimization of a trace | |
US20190310851A1 (en) | Program loop control | |
JP2019509576A (ja) | 分岐命令 | |
KR100983135B1 (ko) | 패킷의 의존성 명령을 그룹핑하여 실행하는 프로세서 및 방법 | |
US9311094B2 (en) | Predicting a pattern in addresses for a memory-accessing instruction when processing vector instructions | |
JP2014179101A (ja) | ディペンデンシーを整理し、リビルディングするシステム及び方法 | |
JP2021174513A (ja) | データ依存脆弱分岐の機会主義的再誘導のための命令セットアーキテクチャベース自動負荷追跡 | |
CN110073332B (zh) | 数据处理装置和方法 | |
JP3345787B2 (ja) | データ処理装置 | |
JP2004527824A (ja) | データプロセッサ及び処理方法 | |
JPH03158929A (ja) | データ処理装置 | |
US20230315453A1 (en) | Forward conditional branch event for profile-guided-optimization (pgo) | |
US6289439B1 (en) | Method, device and microprocessor for performing an XOR clear without executing an XOR instruction | |
JP4418509B2 (ja) | Javaアクセラレータを備えたプロセッサシステム | |
JP5679263B2 (ja) | 情報処理装置及びマイクロ命令処理方法 | |
JPH11306019A (ja) | 情報処理装置及びプロセッサ | |
JPH03186935A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6073392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |