JP6068556B2 - Heat treatment apparatus and heat treatment method - Google Patents

Heat treatment apparatus and heat treatment method Download PDF

Info

Publication number
JP6068556B2
JP6068556B2 JP2015100630A JP2015100630A JP6068556B2 JP 6068556 B2 JP6068556 B2 JP 6068556B2 JP 2015100630 A JP2015100630 A JP 2015100630A JP 2015100630 A JP2015100630 A JP 2015100630A JP 6068556 B2 JP6068556 B2 JP 6068556B2
Authority
JP
Japan
Prior art keywords
waveform
heat treatment
abnormality detection
processing
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015100630A
Other languages
Japanese (ja)
Other versions
JP2015165593A (en
Inventor
黒岩 徹
徹 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2015100630A priority Critical patent/JP6068556B2/en
Publication of JP2015165593A publication Critical patent/JP2015165593A/en
Application granted granted Critical
Publication of JP6068556B2 publication Critical patent/JP6068556B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体ウェハーや液晶表示装置用ガラス基板等(以下、単に「基板」と称する)に対して光を照射することによって該基板を加熱する熱処理装置および熱処理方法に関する。   The present invention relates to a heat treatment apparatus and a heat treatment method for heating a substrate by irradiating light onto a semiconductor wafer, a glass substrate for a liquid crystal display device or the like (hereinafter simply referred to as “substrate”).

半導体デバイスの製造プロセスにおいて、不純物導入は半導体ウェハー内にpn接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン(B)、ヒ素(As)、リン(P)といった不純物の元素をイオン化させて高加速電圧で半導体ウェハーに衝突させて物理的に不純物注入を行う技術である。注入された不純物はアニール処理によって活性化される。この際に、アニール時間が数秒程度以上であると、打ち込まれた不純物が熱によって深く拡散し、その結果接合深さが要求よりも深くなり過ぎて良好なデバイス形成に支障が生じるおそれがある。   In the semiconductor device manufacturing process, impurity introduction is an indispensable step for forming a pn junction in a semiconductor wafer. Currently, impurities are generally introduced by ion implantation and subsequent annealing. The ion implantation method is a technique in which impurity elements such as boron (B), arsenic (As), and phosphorus (P) are ionized and collided with a semiconductor wafer at a high acceleration voltage to physically perform impurity implantation. The implanted impurities are activated by annealing. At this time, if the annealing time is about several seconds or more, the implanted impurities are deeply diffused by heat, and as a result, the junction depth becomes deeper than required, and there is a possibility that good device formation may be hindered.

そこで、極めて短時間で半導体ウェハーを加熱するアニール技術として、近年フラッシュランプアニール(FLA)が注目されている。フラッシュランプアニールは、キセノンフラッシュランプ(以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する)を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、不純物が注入された半導体ウェハーの表面のみを極めて短時間(数ミリセカンド以下)に昇温させる熱処理技術である。キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。   Therefore, in recent years, flash lamp annealing (FLA) has attracted attention as an annealing technique for heating a semiconductor wafer in an extremely short time. Flash lamp annealing is a semiconductor wafer in which impurities are implanted by irradiating the surface of the semiconductor wafer with flash light using a xenon flash lamp (hereinafter, simply referred to as “flash lamp” means xenon flash lamp). This is a heat treatment technique that raises the temperature of only the surface of the material in a very short time (several milliseconds or less). The radiation spectral distribution of a xenon flash lamp ranges from the ultraviolet region to the near infrared region, has a shorter wavelength than the conventional halogen lamp, and almost coincides with the fundamental absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from the xenon flash lamp, the semiconductor wafer can be rapidly heated with little transmitted light. Further, it has been found that if the flash light is irradiated for a very short time of several milliseconds or less, only the vicinity of the surface of the semiconductor wafer can be selectively heated. For this reason, if the temperature is raised for a very short time by the xenon flash lamp, only the impurity activation can be performed without deeply diffusing the impurities.

特許文献1には、フラッシュランプアニール装置において、チャンバー本体の外部に配置されたカロリーメータ、チャンバー本体の内部に照射された光をカロリーメータへと導く光導出構造、および、カロリーメータからの出力に基づいて演算を行う演算部を備えた光測定部を設け、フラッシュランプからチャンバー本体内部に照射された光のエネルギーをカロリーメータを用いて測定する技術が開示されている。   In Patent Document 1, in a flash lamp annealing apparatus, a calorimeter disposed outside the chamber body, a light derivation structure for guiding the light irradiated inside the chamber body to the calorimeter, and an output from the calorimeter There is disclosed a technique for providing a light measurement unit including a calculation unit that performs calculation based on the above, and measuring the energy of light irradiated from the flash lamp into the chamber body using a calorimeter.

特開2005−93750号公報JP 2005-93750 A

特許文献1に開示される技術は、1回のフラッシュ光照射の総エネルギーを測定するものであった。フラッシュランプは、コンデンサに所定の電圧でチャージされた電荷をランプ電極間で放電させることによって発光する。従って、1回のフラッシュ光照射の総エネルギーは概ねコンデンサの容量とチャージ電圧とによって定まる。   The technique disclosed in Patent Document 1 is to measure the total energy of one flash light irradiation. The flash lamp emits light by discharging a charge charged to a capacitor with a predetermined voltage between the lamp electrodes. Therefore, the total energy of one flash light irradiation is generally determined by the capacitance of the capacitor and the charge voltage.

しかしながら、フラッシュランプ間のバラツキ(例えば、電極間の距離、封入されているガス圧などの個体差)やフラッシュランプの劣化によって、総エネルギーが同じであってもフラッシュランプから照射される光の強度波形は異なることがあった。また、フラッシュランプへの通電を制御することによって発光の強度波形を意図的に変化させることも可能である。   However, the intensity of light emitted from the flash lamp even if the total energy is the same due to variations between flash lamps (for example, individual differences such as the distance between electrodes and the gas pressure enclosed) and deterioration of the flash lamp. The waveform could be different. It is also possible to intentionally change the intensity waveform of light emission by controlling energization to the flash lamp.

一方、本願発明者等は、不純物の活性化処理、および、イオン打ち込み時に不純物注入層よりもやや深い位置に導入された結晶欠陥の回復処理をフラッシュランプアニールによって行う場合に、フラッシュランプから照射される光の強度波形そのものが処理結果に大きな影響を与えることを見出した。すなわち、総エネルギーが同じであったとしてもフラッシュランプから照射される光の強度波形が異なると、処理結果も異なることとなっていたのである。   On the other hand, the inventors of the present application irradiate the flash lamp when performing the activation process of the impurity and the recovery process of the crystal defect introduced at a position slightly deeper than the impurity implantation layer during the ion implantation by the flash lamp annealing. It was found that the intensity waveform of the light itself has a great influence on the processing result. That is, even if the total energy is the same, if the intensity waveform of the light emitted from the flash lamp is different, the processing results are also different.

従って、再現性の良い光照射熱処理を行うためには、総エネルギーだけでなく光の強度波形をも同じにすることが要求されるのであるが、特許文献1に開示されるような従来の技術ではフラッシュランプから照射される光の強度波形までをも測定することはできなかった。また、特許文献1開示の技術にて用いられているカロリーメータは、センサ内部の黒体にて吸収した光のエネルギーを電気信号に変換しているため応答速度が遅く、フラッシュランプの極めて短い照射時間に追随できるものではなかった。   Therefore, in order to perform light irradiation heat treatment with good reproducibility, it is required to make not only the total energy but also the light intensity waveform the same, but the conventional technique as disclosed in Patent Document 1 is required. However, even the intensity waveform of the light emitted from the flash lamp could not be measured. In addition, the calorimeter used in the technique disclosed in Patent Document 1 converts the energy of light absorbed by the black body inside the sensor into an electrical signal, so the response speed is slow, and the flash lamp has a very short irradiation. It couldn't keep up with time.

このため、半導体ウェハーの処理を行うときにチャンバーの内部に照射された光に強度波形が異常であったとしても、照射光の強度波形を計測してその異常を検出することは極めて困難であった。   For this reason, even if the intensity waveform is abnormal in the light irradiated inside the chamber when processing the semiconductor wafer, it is extremely difficult to measure the intensity waveform of the irradiated light and detect the abnormality. It was.

本発明は、上記課題に鑑みてなされたものであり、光の強度波形を計測してフラッシュランプからの光照射の異常を検出することができる熱処理装置および熱処理方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a heat treatment apparatus and a heat treatment method capable of measuring an intensity waveform of light and detecting an abnormality in light irradiation from a flash lamp. .

上記課題を解決するため、請求項1の発明は、基板に対して光を照射することによって該基板を加熱する熱処理装置において、基板を収容するチャンバーと、前記チャンバー内にて基板を保持する保持部と、前記保持部に保持された基板に光照射を行うフラッシュランプと、前記フラッシュランプに流れる電流を制御するスイッチング素子と、前記スイッチング素子のゲートに印加する信号の波形を設定する信号設定部と、前記信号設定部にて設定された信号の波形に従って信号を出力して前記スイッチング素子のゲートに印加する信号発生部と、前記フラッシュランプから前記チャンバーの内部に照射された光の強度の時間波形を計測する波形計測部と、前記スイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときの光強度の時間波形である基準波形および前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときの光強度の時間波形である処理波形を記憶する波形記憶部と、前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出部と、を備えることを特徴とする。   In order to solve the above-mentioned problems, a first aspect of the present invention is a heat treatment apparatus for heating a substrate by irradiating the substrate with light, and a chamber for accommodating the substrate and a holding for holding the substrate in the chamber. A flash lamp that irradiates light onto the substrate held by the holding unit, a switching element that controls a current flowing through the flash lamp, and a signal setting unit that sets a waveform of a signal applied to the gate of the switching element A signal generation unit that outputs a signal according to the waveform of the signal set by the signal setting unit and applies the signal to the gate of the switching element, and a time of intensity of light emitted from the flash lamp to the inside of the chamber A waveform measuring unit for measuring a waveform, and a signal having a predetermined waveform is applied to the gate of the switching element to A signal having the predetermined waveform is applied to the reference waveform, which is a time waveform of light intensity when normal light irradiation is performed, and the gate of the switching element, and the substrate to be processed is irradiated with light from the flash lamp. A waveform storage unit that stores a processing waveform that is a temporal waveform of light intensity when performed, and an abnormality detection unit that performs an abnormality detection process by comparing the reference waveform with the processing waveform, To do.

また、請求項2の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする。   According to a second aspect of the present invention, in the heat treatment apparatus according to the first aspect of the invention, the abnormality detection unit calculates a difference between the reference waveform and the processing waveform in a predetermined time range and performs abnormality detection processing. It is characterized by performing.

また、請求項3の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする。   According to a third aspect of the present invention, in the heat treatment apparatus according to the first aspect of the invention, the abnormality detection unit compares the integrated value of the reference waveform with the integrated value of the processing waveform in a predetermined time range. An abnormality detection process is performed.

また、請求項4の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする。   According to a fourth aspect of the present invention, in the heat treatment apparatus according to the first aspect of the invention, the abnormality detection unit performs an abnormality detection process by comparing the highest value of the reference waveform with the highest value of the processing waveform. It is characterized by.

また、請求項5の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 5 is the heat treatment apparatus according to claim 1, wherein the abnormality detection unit detects an abnormality by comparing the intensity value of the reference waveform and the intensity value of the processing waveform at a predetermined time. It is characterized by performing processing.

また、請求項6の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 6 is the heat treatment apparatus according to claim 1, wherein the abnormality detection unit includes the intensity value of the n-th peak (n is an integer of 1 or more) of the reference waveform and the processing waveform. An abnormality detection process is performed by comparing the intensity value with the n-th peak.

また、請求項7の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 7 is the heat treatment apparatus according to claim 1, wherein the abnormality detection unit includes a time of an n-th peak (n is an integer of 1 or more) of the reference waveform and an n of the processing waveform. The abnormality detection process is performed by comparing with the time of the first peak.

また、請求項8の発明は、請求項2または請求項3の発明に係る熱処理装置において、前記異常検出部は、前記基準波形のピークを含むように前記所定の時間範囲を設定することを特徴とする。   The invention according to claim 8 is the heat treatment apparatus according to claim 2 or 3, wherein the abnormality detection unit sets the predetermined time range so as to include a peak of the reference waveform. And

また、請求項9の発明は、請求項1から請求項8のいずれかの発明に係る熱処理装置において、前記波形計測部はフォトダイオードを備えることを特徴とする。   According to a ninth aspect of the present invention, in the heat treatment apparatus according to any one of the first to eighth aspects, the waveform measuring unit includes a photodiode.

また、請求項10の発明は、請求項1から請求項9のいずれかの発明に係る熱処理装置において、前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする。   According to a tenth aspect of the present invention, in the heat treatment apparatus according to any one of the first to ninth aspects, the switching element is an insulated gate bipolar transistor.

また、請求項11の発明は、フラッシュランプからチャンバー内に保持された基板に対して光を照射することによって該基板を加熱する熱処理方法において、前記フラッシュランプに流れる電流を制御するスイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を基準波形として取得する基準波形取得工程と、前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を処理波形として取得する処理波形取得工程と、前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出工程と、を備えることを特徴とする。   The invention according to claim 11 is the gate of the switching element for controlling the current flowing in the flash lamp in a heat treatment method for heating the substrate by irradiating light to the substrate held in the chamber from the flash lamp. A reference waveform acquisition step of acquiring a time waveform of the intensity of light irradiated inside the chamber as a reference waveform when a signal of a predetermined waveform is applied and normal light irradiation is performed from the flash lamp; Processing the time waveform of the intensity of the light applied to the inside of the chamber when the signal of the predetermined waveform is applied to the gate of the switching element and the substrate to be processed is irradiated with light from the flash lamp. A processing waveform acquisition step for acquiring a waveform, and an abnormality for performing an abnormality detection process by comparing the reference waveform and the processing waveform Characterized in that it comprises a left step.

また、請求項12の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする。   The invention according to claim 12 is the heat treatment method according to claim 11, wherein the abnormality detection step calculates the difference between the reference waveform and the processing waveform in a predetermined time range and performs abnormality detection processing. It is characterized by performing.

また、請求項13の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 13 is the heat treatment method according to claim 11, wherein the abnormality detecting step compares the integrated value of the reference waveform with the integrated value of the processing waveform in a predetermined time range. An abnormality detection process is performed.

また、請求項14の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 14 is the heat treatment method according to claim 11, wherein the abnormality detection step performs an abnormality detection process by comparing a maximum value of the reference waveform with a maximum value of the processing waveform. It is characterized by.

また、請求項15の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 15 is the heat treatment method according to claim 11, wherein the abnormality detection step detects an abnormality by comparing the intensity value of the reference waveform with the intensity value of the processing waveform at a predetermined time. It is characterized by performing processing.

また、請求項16の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 16 is the heat treatment method according to claim 11, wherein the abnormality detection step includes the intensity value of the n-th peak (n is an integer of 1 or more) of the reference waveform and the processing waveform. An abnormality detection process is performed by comparing the intensity value with the n-th peak.

また、請求項17の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする。   The invention according to claim 17 is the heat treatment method according to claim 11, wherein the abnormality detection step includes the time of the n-th peak (n is an integer of 1 or more) of the reference waveform and the n of the processing waveform. The abnormality detection process is performed by comparing with the time of the first peak.

また、請求項18の発明は、請求項11から請求項17のいずれかの発明に係る熱処理方法において、前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする。   The invention according to claim 18 is the heat treatment method according to any one of claims 11 to 17, wherein the switching element is an insulated gate bipolar transistor.

請求項1から請求項10の発明によれば、フラッシュランプから正常な光照射が行われたときの光強度の時間波形である基準波形とフラッシュランプから処理対象となる基板に光照射が行われたときの光強度の時間波形である処理波形とを比較して異常検出処理を行うため、光の強度波形を計測してフラッシュランプからの光照射の異常を検出することができる。   According to the first to tenth aspects of the present invention, light irradiation is performed on the substrate to be processed from the reference waveform that is the time waveform of the light intensity when normal light irradiation is performed from the flash lamp and the flash lamp. Since the abnormality detection process is performed by comparing with the processing waveform which is the time waveform of the light intensity at the time, the abnormality of the light irradiation from the flash lamp can be detected by measuring the light intensity waveform.

特に、請求項9の発明によれば、波形計測部がフォトダイオードを備えるため、フラッシュランプから光照射時間が短い場合であっても、光の強度波形を確実に計測してフラッシュランプからの光照射の異常を検出することができる。   In particular, according to the ninth aspect of the present invention, since the waveform measuring section includes the photodiode, even if the light irradiation time from the flash lamp is short, the light intensity waveform can be reliably measured and the light from the flash lamp can be measured. Irradiation abnormalities can be detected.

請求項11から請求項18の発明によれば、フラッシュランプから正常な光照射が行われたときにチャンバーの内部に照射された光の強度の時間波形である基準波形とフラッシュランプから処理対象となる基板に光照射が行われたときにチャンバーの内部に照射された光の強度の時間波形である処理波形とを比較して異常検出処理を行うため、光の強度波形を計測してフラッシュランプからの光照射の異常を検出することができる。   According to the invention of claims 11 to 18, when the normal light irradiation from the flash lamp is performed, the reference waveform which is the time waveform of the intensity of the light irradiated into the chamber and the processing object from the flash lamp. In order to perform anomaly detection processing by comparing with the processing waveform that is the time waveform of the intensity of the light irradiated inside the chamber when the substrate is irradiated with light, the light intensity waveform is measured and the flash lamp It is possible to detect abnormalities in the light irradiation from.

本発明に係る熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus which concerns on this invention. 図1の熱処理装置のガス路を示す断面図である。It is sectional drawing which shows the gas path of the heat processing apparatus of FIG. 保持部の構成を示す断面図である。It is sectional drawing which shows the structure of a holding | maintenance part. ホットプレートを示す平面図である。It is a top view which shows a hot plate. 図1の熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus of FIG. フラッシュランプの駆動回路を示す図である。It is a figure which shows the drive circuit of a flash lamp. 波形計測部の構成を示すブロック図である。It is a block diagram which shows the structure of a waveform measurement part. 図1の熱処理装置における処理手順全体の概要を示すフローチャートである。It is a flowchart which shows the outline | summary of the whole processing procedure in the heat processing apparatus of FIG. 予備加熱が開始されてからの半導体ウェハーの表面温度の変化を示す図である。It is a figure which shows the change of the surface temperature of the semiconductor wafer after preheating is started. パルス信号の波形の一例を示す図である。It is a figure which shows an example of the waveform of a pulse signal. フラッシュランプの発光強度の波形の一例を示す図である。It is a figure which shows an example of the waveform of the emitted light intensity of a flash lamp. フラッシュランプの発光強度の波形の他の例を示す図である。It is a figure which shows the other example of the waveform of the emitted light intensity of a flash lamp. フラッシュランプの発光強度の波形の他の例を示す図である。It is a figure which shows the other example of the waveform of the emitted light intensity of a flash lamp. フラッシュランプの発光強度の波形の他の例を示す図である。It is a figure which shows the other example of the waveform of the emitted light intensity of a flash lamp. チャンバー内部に照射される光の波形取得手順を示すフローチャートである。It is a flowchart which shows the waveform acquisition procedure of the light irradiated inside a chamber. 基準波形と処理波形との比較の一例を説明するための図である。It is a figure for demonstrating an example of the comparison with a reference | standard waveform and a process waveform. 基準波形と処理波形との比較の他の例を説明するための図である。It is a figure for demonstrating the other example of a comparison with a reference | standard waveform and a process waveform. 基準波形と処理波形との比較の他の例を説明するための図である。It is a figure for demonstrating the other example of a comparison with a reference | standard waveform and a process waveform. 基準波形と処理波形との比較の他の例を説明するための図である。It is a figure for demonstrating the other example of a comparison with a reference | standard waveform and a process waveform. 基準波形と処理波形との比較の他の例を説明するための図である。It is a figure for demonstrating the other example of a comparison with a reference | standard waveform and a process waveform. 熱処理装置の構成の他の例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the other example of a structure of the heat processing apparatus. 熱処理装置の構成の他の例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the other example of a structure of the heat processing apparatus. 熱処理装置の構成の他の例を示す縦断面図である。It is a longitudinal cross-sectional view which shows the other example of a structure of the heat processing apparatus.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

<1.熱処理装置の構成>
<1−1.全体概略構成>
まず、本発明に係る熱処理装置の全体概略構成について説明する。図1は、本発明に係る熱処理装置1の構成を示す縦断面図である。熱処理装置1は基板として略円形の半導体ウェハーWに光を照射してその半導体ウェハーWを加熱するランプアニール装置である。
<1. Configuration of heat treatment equipment>
<1-1. Overall schematic configuration>
First, the overall schematic configuration of the heat treatment apparatus according to the present invention will be described. FIG. 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus 1 according to the present invention. The heat treatment apparatus 1 is a lamp annealing apparatus that irradiates a substantially circular semiconductor wafer W as a substrate with light and heats the semiconductor wafer W.

熱処理装置1は、半導体ウェハーWを収容する略円筒形状のチャンバー6と、複数のフラッシュランプFLを内蔵するランプハウス5と、を備える。また、熱処理装置1は、チャンバー6およびランプハウス5に設けられた各動作機構を制御して半導体ウェハーWの熱処理を実行させるメインコントローラ3を備える。   The heat treatment apparatus 1 includes a substantially cylindrical chamber 6 that accommodates a semiconductor wafer W, and a lamp house 5 that houses a plurality of flash lamps FL. In addition, the heat treatment apparatus 1 includes a main controller 3 that controls each operation mechanism provided in the chamber 6 and the lamp house 5 to execute the heat treatment of the semiconductor wafer W.

チャンバー6は、ランプハウス5の下方に設けられており、略円筒状の内壁を有するチャンバー側部63、および、チャンバー側部63の下部を覆うチャンバー底部62によって構成される。また、チャンバー側部63およびチャンバー底部62によって囲まれる空間が熱処理空間65として規定される。熱処理空間65の上方は上部開口60とされており、上部開口60にはチャンバー窓61が装着されて閉塞されている。   The chamber 6 is provided below the lamp house 5 and includes a chamber side 63 having a substantially cylindrical inner wall and a chamber bottom 62 covering the lower part of the chamber side 63. A space surrounded by the chamber side 63 and the chamber bottom 62 is defined as a heat treatment space 65. An upper opening 60 is formed above the heat treatment space 65, and a chamber window 61 is attached to the upper opening 60 to be closed.

チャンバー6の天井部を構成するチャンバー窓61は、石英により形成された円板形状部材であり、ランプハウス5から出射された光を熱処理空間65に透過する。チャンバー6の本体を構成するチャンバー底部62およびチャンバー側部63は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部63の内側面の上部のリング631は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム(Al)合金等で形成されている。   The chamber window 61 constituting the ceiling portion of the chamber 6 is a disk-shaped member made of quartz, and transmits light emitted from the lamp house 5 to the heat treatment space 65. The chamber bottom 62 and the chamber side 63 constituting the main body of the chamber 6 are formed of, for example, a metal material having excellent strength and heat resistance such as stainless steel, and a ring on the upper side of the inner side surface of the chamber side 63. 631 is formed of an aluminum (Al) alloy or the like having durability superior to stainless steel against deterioration due to light irradiation.

また、熱処理空間65の気密性を維持するために、チャンバー窓61とチャンバー側部63とはOリングによってシールされている。すなわち、チャンバー窓61の下面周縁部とチャンバー側部63との間にOリングを挟み込むとともに、クランプリング90をチャンバー窓61の上面周縁部に当接させ、そのクランプリング90をチャンバー側部63にネジ止めすることによって、チャンバー窓61をOリングに押し付けている。   Further, in order to maintain the airtightness of the heat treatment space 65, the chamber window 61 and the chamber side portion 63 are sealed by an O-ring. That is, the O-ring is sandwiched between the lower surface peripheral portion of the chamber window 61 and the chamber side portion 63, the clamp ring 90 is brought into contact with the upper peripheral portion of the chamber window 61, and the clamp ring 90 is attached to the chamber side portion 63. The chamber window 61 is pressed against the O-ring by screwing.

チャンバー底部62には、保持部7を貫通して半導体ウェハーWをその下面(ランプハウス5からの光が照射される側とは反対側の面)から支持するための複数(本実施の形態では3本)の支持ピン70が立設されている。支持ピン70は、例えば石英により形成されており、チャンバー6の外部から固定されているため、容易に取り替えることができる。   The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding portion 7. 3) support pins 70 are provided upright. The support pin 70 is made of, for example, quartz and is fixed from the outside of the chamber 6 and can be easily replaced.

チャンバー側部63は、半導体ウェハーWの搬入および搬出を行うための搬送開口部66を有し、搬送開口部66は、軸662を中心に回動するゲートバルブ185により開閉可能とされる。チャンバー側部63における搬送開口部66とは反対側の部位には熱処理空間65に処理ガス(例えば、窒素(N)ガスやヘリウム(He)ガス、アルゴン(Ar)ガス等の不活性ガス、あるいは、酸素(O)ガス等)を導入する導入路81が形成され、その一端は弁82を介して図示省略の給気機構に接続され、他端はチャンバー側部63の内部に形成されるガス導入バッファ83に接続される。また、搬送開口部66には熱処理空間65内の気体を排出する排出路86が形成され、弁87を介して図示省略の排気機構に接続される。 The chamber side 63 has a transfer opening 66 for carrying in and out the semiconductor wafer W, and the transfer opening 66 can be opened and closed by a gate valve 185 that rotates about a shaft 662. In a portion of the chamber side 63 opposite to the transfer opening 66, an inert gas such as a processing gas (for example, nitrogen (N 2 ) gas, helium (He) gas, argon (Ar) gas), etc. Alternatively, an introduction path 81 for introducing oxygen (O 2 ) gas or the like is formed, one end of which is connected to an air supply mechanism (not shown) via a valve 82, and the other end is formed inside the chamber side portion 63. Connected to the gas introduction buffer 83. A discharge passage 86 for discharging the gas in the heat treatment space 65 is formed in the transfer opening 66 and is connected to an exhaust mechanism (not shown) through a valve 87.

図2は、チャンバー6をガス導入バッファ83の位置にて水平面で切断した断面図である。図2に示すように、ガス導入バッファ83は、図1に示す搬送開口部66の反対側においてチャンバー側部63の内周の約1/3に亘って形成されており、導入路81を介してガス導入バッファ83に導かれた処理ガスは、複数のガス供給孔84から熱処理空間65内へと供給される。   FIG. 2 is a cross-sectional view of the chamber 6 cut along a horizontal plane at the position of the gas introduction buffer 83. As shown in FIG. 2, the gas introduction buffer 83 is formed over about 3 of the inner periphery of the chamber side 63 on the opposite side of the transfer opening 66 shown in FIG. Then, the processing gas guided to the gas introduction buffer 83 is supplied into the heat treatment space 65 from the plurality of gas supply holes 84.

また、熱処理装置1は、チャンバー6の内部において半導体ウェハーWを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーWの予備加熱を行う略円板状の保持部7と、保持部7をチャンバー6の底面であるチャンバー底部62に対して昇降させる保持部昇降機構4と、を備える。図1に示す保持部昇降機構4は、略円筒状のシャフト41、移動板42、ガイド部材43(本実施の形態ではシャフト41の周りに3本配置される)、固定板44、ボールネジ45、ナット46およびモータ40を有する。チャンバー6の下部であるチャンバー底部62には保持部7よりも小さい直径を有する略円形の下部開口64が形成されており、ステンレススチール製のシャフト41は、下部開口64を挿通して、保持部7(厳密には保持部7のホットプレート71)の下面に接続されて保持部7を支持する。   The heat treatment apparatus 1 also includes a substantially disk-shaped holding unit 7 that holds the semiconductor wafer W in a horizontal position in the chamber 6 and performs preheating of the semiconductor wafer W held before light irradiation, and a holding unit. And a holding unit elevating mechanism 4 that elevates 7 with respect to the chamber bottom 62 which is the bottom surface of the chamber 6. 1 includes a substantially cylindrical shaft 41, a moving plate 42, guide members 43 (three arranged around the shaft 41 in the present embodiment), a fixed plate 44, a ball screw 45, It has a nut 46 and a motor 40. A substantially circular lower opening 64 having a smaller diameter than the holding portion 7 is formed in the chamber bottom 62 which is the lower portion of the chamber 6, and the stainless steel shaft 41 is inserted through the lower opening 64 to hold the holding portion. 7 (strictly speaking, the hot plate 71 of the holding unit 7) is connected to the lower surface of the holding unit 7 to support it.

移動板42にはボールネジ45と螺合するナット46が固定されている。また、移動板42は、チャンバー底部62に固定されて下方へと伸びるガイド部材43により摺動自在に案内されて上下方向に移動可能とされる。また、移動板42は、シャフト41を介して保持部7に連結される。   A nut 46 that is screwed into the ball screw 45 is fixed to the moving plate 42. The moving plate 42 is slidably guided by a guide member 43 that is fixed to the chamber bottom 62 and extends downward, and is movable in the vertical direction. Further, the moving plate 42 is connected to the holding unit 7 via the shaft 41.

モータ40は、ガイド部材43の下端部に取り付けられる固定板44に設置され、タイミングベルト401を介してボールネジ45に接続される。保持部昇降機構4により保持部7が昇降する際には、駆動部であるモータ40がメインコントローラ3の制御によりボールネジ45を回転し、ナット46が固定された移動板42がガイド部材43に沿って鉛直方向に移動する。この結果、移動板42に固定されたシャフト41が鉛直方向に沿って移動し、シャフト41に接続された保持部7が図1に示す半導体ウェハーWの受渡位置と図5に示す半導体ウェハーWの処理位置との間で滑らかに昇降する。   The motor 40 is installed on a fixed plate 44 attached to the lower end of the guide member 43, and is connected to the ball screw 45 via the timing belt 401. When the holding part 7 is raised and lowered by the holding part raising / lowering mechanism 4, the motor 40 as a driving part rotates the ball screw 45 under the control of the main controller 3, and the moving plate 42 to which the nut 46 is fixed follows the guide member 43. Move vertically. As a result, the shaft 41 fixed to the moving plate 42 moves along the vertical direction, and the holding unit 7 connected to the shaft 41 moves between the delivery position of the semiconductor wafer W shown in FIG. 1 and the semiconductor wafer W shown in FIG. Move up and down smoothly between the processing positions.

移動板42の上面には略半円筒状(円筒を長手方向に沿って半分に切断した形状)のメカストッパ451がボールネジ45に沿うように立設されており、仮に何らかの異常により移動板42が所定の上昇限界を超えて上昇しようとしても、メカストッパ451の上端がボールネジ45の端部に設けられた端板452に突き当たることによって移動板42の異常上昇が防止される。これにより、保持部7がチャンバー窓61の下方の所定位置以上に上昇することはなく、保持部7とチャンバー窓61との衝突が防止される。   On the upper surface of the moving plate 42, a mechanical stopper 451 having a substantially semi-cylindrical shape (a shape obtained by cutting the cylinder in half along the longitudinal direction) is provided so as to extend along the ball screw 45. If the upper limit of the mechanical stopper 451 is struck against the end plate 452 provided at the end of the ball screw 45, the moving plate 42 is prevented from rising abnormally. Thereby, the holding part 7 does not rise above a predetermined position below the chamber window 61, and the collision between the holding part 7 and the chamber window 61 is prevented.

また、保持部昇降機構4は、チャンバー6の内部のメンテナンスを行う際に保持部7を手動にて昇降させる手動昇降部49を有する。手動昇降部49はハンドル491および回転軸492を有し、ハンドル491を介して回転軸492を回転することにより、タイミングベルト495を介して回転軸492に接続されるボールネジ45を回転して保持部7の昇降を行うことができる。   The holding unit lifting mechanism 4 has a manual lifting unit 49 that manually lifts and lowers the holding unit 7 when performing maintenance inside the chamber 6. The manual elevating unit 49 has a handle 491 and a rotating shaft 492. By rotating the rotating shaft 492 through the handle 491, the ball screw 45 connected to the rotating shaft 492 is rotated through the timing belt 495 to hold the holding unit. 7 can be moved up and down.

チャンバー底部62の下側には、シャフト41の周囲を囲み下方へと伸びる伸縮自在のベローズ47が設けられ、その上端はチャンバー底部62の下面に接続される。一方、ベローズ47の下端はベローズ下端板471に取り付けられている。べローズ下端板471は、鍔状部材411によってシャフト41にネジ止めされて取り付けられている。保持部昇降機構4により保持部7がチャンバー底部62に対して上昇する際にはベローズ47が収縮され、下降する際にはべローズ47が伸張される。そして、保持部7が昇降する際にも、ベローズ47が伸縮することによって熱処理空間65内の気密状態が維持される。   A telescopic bellows 47 that surrounds the shaft 41 and extends downward is provided below the chamber bottom 62, and its upper end is connected to the lower surface of the chamber bottom 62. On the other hand, the lower end of the bellows 47 is attached to the bellows lower end plate 471. The bellows lower end plate 471 is attached by being screwed to the shaft 41 by a flange-shaped member 411. The bellows 47 is contracted when the holding portion 7 is raised with respect to the chamber bottom 62 by the holding portion lifting mechanism 4, and the bellows 47 is expanded when the holding portion 7 is lowered. When the holding unit 7 moves up and down, the airtight state in the heat treatment space 65 is maintained by the expansion and contraction of the bellows 47.

図3は、保持部7の構成を示す断面図である。保持部7は、半導体ウェハーWを予備加熱(いわゆるアシスト加熱)するホットプレート(加熱プレート)71、および、ホットプレート71の上面(保持部7が半導体ウェハーWを保持する側の面)に設置されるサセプタ72を有する。保持部7の下面には、既述のように保持部7を昇降するシャフト41が接続される。サセプタ72は石英(あるいは、窒化アルミニウム(AIN)等であってもよい)により形成され、その上面には半導体ウェハーWの位置ずれを防止するピン75が設けられる。サセプタ72は、その下面をホットプレート71の上面に面接触させてホットプレート71上に設置される。これにより、サセプタ72は、ホットプレート71からの熱エネルギーを拡散してサセプタ72上面に載置された半導体ウェハーWに伝達するとともに、メンテナンス時にはホットプレート71から取り外して洗浄可能とされる。   FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The susceptor 72 is provided. As described above, the shaft 41 that moves up and down the holding unit 7 is connected to the lower surface of the holding unit 7. The susceptor 72 is made of quartz (or may be aluminum nitride (AIN) or the like), and a pin 75 for preventing displacement of the semiconductor wafer W is provided on the upper surface thereof. The susceptor 72 is installed on the hot plate 71 with its lower surface in surface contact with the upper surface of the hot plate 71. Thus, the susceptor 72 diffuses the thermal energy from the hot plate 71 and transmits it to the semiconductor wafer W placed on the upper surface of the susceptor 72, and can be removed from the hot plate 71 and cleaned during maintenance.

ホットプレート71は、ステンレススチール製の上部プレート73および下部プレート74にて構成される。上部プレート73と下部プレート74との間には、ホットプレート71を加熱するニクロム線等の抵抗加熱線76が配設され、導電性のニッケル(Ni)ロウが充填されて封止されている。また、上部プレート73および下部プレート74の端部はロウ付けにより接着されている。   The hot plate 71 includes an upper plate 73 and a lower plate 74 made of stainless steel. A resistance heating wire 76 such as a nichrome wire for heating the hot plate 71 is disposed between the upper plate 73 and the lower plate 74, and is filled with a conductive nickel (Ni) solder and sealed. The end portions of the upper plate 73 and the lower plate 74 are bonded by brazing.

図4は、ホットプレート71を示す平面図である。図4に示すように、ホットプレート71は、保持される半導体ウェハーWと対向する領域の中央部に同心円状に配置される円板状のゾーン711および円環状のゾーン712、並びに、ゾーン712の周囲の略円環状の領域を周方向に4等分割した4つのゾーン713〜716を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート71には、支持ピン70が挿通される3つの貫通孔77が、ゾーン711とゾーン712との隙間の周上に120°毎に設けられる。   FIG. 4 is a plan view showing the hot plate 71. As shown in FIG. 4, the hot plate 71 includes a disc-shaped zone 711 and an annular zone 712 that are concentrically arranged in a central portion of a region facing the held semiconductor wafer W, and a zone 712. There are four zones 713 to 716 obtained by equally dividing a peripheral substantially annular region into four equal parts in the circumferential direction, and a slight gap is formed between the zones. The hot plate 71 is provided with three through holes 77 through which the support pins 70 are inserted, every 120 ° on the circumference of the gap between the zone 711 and the zone 712.

6つのゾーン711〜716のそれぞれには、相互に独立した抵抗加熱線76が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部7に保持された半導体ウェハーWは、6つのゾーン711〜716に内蔵されたヒータにより加熱される。また、ゾーン711〜716のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ710が設けられている。各センサ710は略円筒状のシャフト41の内部を通りメインコントローラ3に接続される。   In each of the six zones 711 to 716, heaters are individually formed so that mutually independent resistance heating wires 76 circulate, and each zone is individually formed by a heater built in each zone. Heated. The semiconductor wafer W held by the holding unit 7 is heated by heaters built in the six zones 711 to 716. Each of the zones 711 to 716 is provided with a sensor 710 that measures the temperature of each zone using a thermocouple. Each sensor 710 passes through the inside of a substantially cylindrical shaft 41 and is connected to the main controller 3.

ホットプレート71が加熱される際には、センサ710により計測される6つのゾーン711〜716のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線76への電力供給量がメインコントローラ3により制御される。メインコントローラ3による各ゾーンの温度制御はPID(Proportional,Integral,Derivative)制御により行われる。ホットプレート71では、半導体ウェハーWの熱処理(複数の半導体ウェハーWを連続的に処理する場合は、全ての半導体ウェハーWの熱処理)が終了するまでゾーン711〜716のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線76への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。   When the hot plate 71 is heated, the resistance heating wire disposed in each zone is set so that the temperature of each of the six zones 711 to 716 measured by the sensor 710 becomes a predetermined temperature. The amount of power supplied to 76 is controlled by the main controller 3. The temperature control of each zone by the main controller 3 is performed by PID (Proportional, Integral, Derivative) control. In the hot plate 71, the temperature of each of the zones 711 to 716 is continuously measured until the heat treatment of the semiconductor wafer W (when plural semiconductor wafers W are continuously processed, the heat treatment of all the semiconductor wafers W) is completed. Then, the power supply amount to the resistance heating wire 76 disposed in each zone is individually controlled, that is, the temperature of the heater built in each zone is individually controlled, and the temperature of each zone becomes the set temperature. Maintained. The set temperature of each zone can be changed by an offset value set individually from the reference temperature.

6つのゾーン711〜716にそれぞれ配設される抵抗加熱線76は、シャフト41の内部を通る電力線を介して電力供給源(図示省略)に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア(マグネシウム酸化物)等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト41の内部は大気開放されている。   The resistance heating wires 76 respectively disposed in the six zones 711 to 716 are connected to a power supply source (not shown) via a power line passing through the inside of the shaft 41. On the way from the power supply source to each zone, the power lines from the power supply source are arranged so as to be electrically insulated from each other inside a stainless tube filled with an insulator such as magnesia (magnesium oxide). The The interior of the shaft 41 is open to the atmosphere.

次に、ランプハウス5は、チャンバー6内の保持部7の上方に設けられている。ランプハウス5は、筐体51の内側に、複数本(本実施形態では30本)のキセノンフラッシュランプFLからなる光源と、その光源の上方を覆うように設けられたリフレクタ52と、を備えて構成される。また、ランプハウス5の筐体51の底部にはランプ光放射窓53が装着されている。ランプハウス5の床部を構成するランプ光放射窓53は、石英により形成された板状部材である。ランプハウス5がチャンバー6の上方に設置されることにより、ランプ光放射窓53がチャンバー窓61と相対向することとなる。ランプハウス5は、チャンバー6内にて保持部7に保持される半導体ウェハーWにランプ光放射窓53およびチャンバー窓61を介してフラッシュランプFLから光を照射することにより半導体ウェハーWを加熱する。   Next, the lamp house 5 is provided above the holding part 7 in the chamber 6. The lamp house 5 includes a light source including a plurality of (30 in the present embodiment) xenon flash lamps FL and a reflector 52 provided so as to cover the light source inside the housing 51. Composed. A lamp light emission window 53 is attached to the bottom of the casing 51 of the lamp house 5. The lamp light radiation window 53 constituting the floor of the lamp house 5 is a plate-like member made of quartz. By installing the lamp house 5 above the chamber 6, the lamp light emission window 53 faces the chamber window 61. The lamp house 5 heats the semiconductor wafer W by irradiating the semiconductor wafer W held by the holding unit 7 in the chamber 6 with light from the flash lamp FL through the lamp light emission window 53 and the chamber window 61.

複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部7に保持される半導体ウェハーWの主面に沿って(つまり水平方向に沿って)互いに平行となるように平面状に配列されている。よって、フラッシュランプFLの配列によって形成される平面も水平面である。   Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.

また、リフレクタ52は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。リフレクタ52の基本的な機能は、複数のフラッシュランプFLから出射された光を保持部7の側に反射するというものである。リフレクタ52はアルミニウム合金板にて形成されており、その表面(フラッシュランプFLに臨む側の面)はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ52の表面が完全な鏡面であると、複数のフラッシュランプFLからの反射光の強度に規則パターンが生じて半導体ウェハーWの表面温度分布の均一性が低下するためである。   In addition, the reflector 52 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect the light emitted from the plurality of flash lamps FL toward the holding unit 7. The reflector 52 is formed of an aluminum alloy plate, and the surface (the surface facing the flash lamp FL) is roughened by blasting to exhibit a satin pattern. The roughening process is performed when the surface of the reflector 52 is a perfect mirror surface, and a regular pattern is generated in the intensity of the reflected light from the plurality of flash lamps FL, so that the surface temperature distribution of the semiconductor wafer W is obtained. This is because the uniformity of the is reduced.

また、メインコントローラ3は、熱処理装置1に設けられた上記の種々の動作機構を制御する。メインコントローラ3のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、メインコントローラ3は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えている。   The main controller 3 also controls the various operating mechanisms provided in the heat treatment apparatus 1. The configuration of the main controller 3 as hardware is the same as that of a general computer. That is, the main controller 3 stores a CPU that performs various arithmetic processes, a ROM that is a read-only memory that stores basic programs, a RAM that is a readable and writable memory that stores various information, control software, data, and the like. It has a magnetic disk.

上記の構成以外にも熱処理装置1は、半導体ウェハーWの熱処理時にフラッシュランプFLおよびホットプレート71から発生する熱エネルギーによるチャンバー6およびランプハウス5の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー6のチャンバー側部63およびチャンバー底部62には水冷管(図示省略)が設けられている。また、ランプハウス5は、内部に気体流を形成して排熱するための気体供給管55および排気管56が設けられて空冷構造とされている(図1参照)。また、チャンバー窓61とランプ光放射窓53との間隙にも空気が供給され、ランプハウス5およびチャンバー窓61を冷却する。   In addition to the above configuration, the heat treatment apparatus 1 is used for various cooling purposes in order to prevent excessive temperature rise of the chamber 6 and the lamp house 5 due to the heat energy generated from the flash lamp FL and the hot plate 71 during the heat treatment of the semiconductor wafer W. It has the structure of For example, water-cooled tubes (not shown) are provided on the chamber side 63 and the chamber bottom 62 of the chamber 6. The lamp house 5 has an air cooling structure provided with a gas supply pipe 55 and an exhaust pipe 56 for exhausting heat by forming a gas flow therein (see FIG. 1). Air is also supplied to the gap between the chamber window 61 and the lamp light emission window 53 to cool the lamp house 5 and the chamber window 61.

<1−2.ランプ駆動回路>
図6は、フラッシュランプFLの駆動回路を示す図である。同図に示すように、コンデンサ93と、コイル94と、フラッシュランプFLと、スイッチング素子96とが直列に接続されている。また、図6に示すように、メインコントローラ3は、パルス発生器31およびパルス設定部32を備えるとともに、入力部33に接続されている。入力部33としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部33からの入力内容に基づいてパルス設定部32がパルス信号の波形を設定し、その波形に従ってパルス発生器31がパルス信号を発生する。
<1-2. Lamp drive circuit>
FIG. 6 is a diagram showing a driving circuit for the flash lamp FL. As shown in the figure, a capacitor 93, a coil 94, a flash lamp FL, and a switching element 96 are connected in series. As shown in FIG. 6, the main controller 3 includes a pulse generator 31 and a pulse setting unit 32 and is connected to the input unit 33. As the input unit 33, various known input devices such as a keyboard, a mouse, and a touch panel can be employed. The pulse setting unit 32 sets the waveform of the pulse signal based on the input content from the input unit 33, and the pulse generator 31 generates the pulse signal according to the waveform.

フラッシュランプFLは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管(放電管)92と、該ガラス管92の外周面上に付設されたトリガー電極91とを備える。コンデンサ93には、電源ユニット95によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極91にはトリガー回路97から電圧を印加することができる。トリガー回路97がトリガー電極91に電圧を印加するタイミングはメインコントローラ3によって制御される。   The flash lamp FL includes a rod-shaped glass tube (discharge tube) 92 in which xenon gas is sealed and an anode and a cathode are disposed at both ends thereof, and a trigger electrode provided on the outer peripheral surface of the glass tube 92. 91. A predetermined voltage is applied to the capacitor 93 by the power supply unit 95, and a charge corresponding to the applied voltage is charged. A voltage can be applied from the trigger circuit 97 to the trigger electrode 91. The timing at which the trigger circuit 97 applies a voltage to the trigger electrode 91 is controlled by the main controller 3.

本実施の形態では、スイッチング素子96として絶縁ゲートバイポーラトランジスタ(IGBT;Insulated gate bipolar transistor)を用いている。IGBTは、ゲート部にMOSFET(Metal Oxide Semiconductor Field effect transistor)を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。スイッチング素子96のゲートにはメインコントローラ3のパルス発生器31からパルス信号が印加される。   In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching element 96. The IGBT is a bipolar transistor in which a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is incorporated in a gate portion, and is a switching element suitable for handling high power. A pulse signal is applied from the pulse generator 31 of the main controller 3 to the gate of the switching element 96.

コンデンサ93が充電された状態でスイッチング素子96のゲートにパルスが出力されてガラス管92の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管92内に電気は流れない。しかしながら、トリガー回路97がトリガー電極91に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管92内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。   Even when a pulse is output to the gate of the switching element 96 with the capacitor 93 charged and a high voltage is applied to both ends of the glass tube 92, the xenon gas is normally an insulator, so In this state, electricity does not flow in the glass tube 92. However, when the trigger circuit 97 applies a voltage to the trigger electrode 91 to break the insulation, an electric current instantaneously flows in the glass tube 92 due to the discharge between the two end electrodes, and the excitation of the xenon atoms or molecules at that time Light is emitted.

<1−3.波形計測機構>
図1、図5に示すように、本実施形態の熱処理装置1は、石英プローブ18および波形計測部20を備える。石英プローブ18は、石英製の導光ロッドであり、チャンバー底部62に立設されている。図5に示すように、石英プローブ18の先端の高さ位置は処理位置に保持される半導体ウェハーWの高さ位置と同じであることが好ましい。また、石英プローブ18の基端はチャンバー底部62を貫通してチャンバー6の外部に面している。
<1-3. Waveform measurement mechanism>
As shown in FIGS. 1 and 5, the heat treatment apparatus 1 of this embodiment includes a quartz probe 18 and a waveform measuring unit 20. The quartz probe 18 is a light guide rod made of quartz and is erected on the chamber bottom 62. As shown in FIG. 5, the height position of the tip of the quartz probe 18 is preferably the same as the height position of the semiconductor wafer W held at the processing position. The base end of the quartz probe 18 passes through the chamber bottom 62 and faces the outside of the chamber 6.

石英プローブ18の基端は光ファイバー17を介して波形計測部20と接続されている。図7は、波形計測部20の構成を示すブロック図である。波形計測部20は、フォトダイオード21、電流電圧変換回路22、増幅回路23、高速A/Dコンバータ24およびワンチップマイコン25を備える。フォトダイオード21は、光起電力効果によって受光した光の強度に応じた光電流を発生する。フォトダイオード21は応答時間が極めて短いという特性を有する。フォトダイオード21が検出する光の波長域は使用する材料によって異なるが、シリコンのフォトダイオード21であれば可視光から赤外光を検出することができ、フラッシュランプFLからの光を検出するのに好適である。電流電圧変換回路22は、フォトダイオード21にて発生した微弱な電流を取り扱いの容易な電圧の信号に変換する回路である。電流電圧変換回路22は、例えばオペアンプを用いて構成することができる。   The base end of the quartz probe 18 is connected to the waveform measuring unit 20 via the optical fiber 17. FIG. 7 is a block diagram showing a configuration of the waveform measuring unit 20. The waveform measurement unit 20 includes a photodiode 21, a current / voltage conversion circuit 22, an amplification circuit 23, a high-speed A / D converter 24, and a one-chip microcomputer 25. The photodiode 21 generates a photocurrent according to the intensity of light received by the photovoltaic effect. The photodiode 21 has a characteristic that the response time is extremely short. Although the wavelength range of light detected by the photodiode 21 varies depending on the material used, the silicon photodiode 21 can detect infrared light from visible light, and can detect light from the flash lamp FL. Is preferred. The current-voltage conversion circuit 22 is a circuit that converts a weak current generated in the photodiode 21 into a voltage signal that can be easily handled. The current-voltage conversion circuit 22 can be configured using, for example, an operational amplifier.

増幅回路23は、電流電圧変換回路22から出力された電圧信号を増幅して高速A/Dコンバータ24に出力する。高速A/Dコンバータ24は、増幅回路23によって増幅された電圧信号をデジタル信号に変換する。ワンチップマイコン25は、マイクロコンピュータの一種であり、1つのICチップ上にCPU、メモリ、タイマなどを搭載した処理装置である。ワンチップマイコン25は、汎用処理を行うことはできないが、特定の処理を高速で行うことができる。本実施形態のワンチップマイコン25は、高速A/Dコンバータ24から出力されたデジタル信号を所定間隔でサンプリングしてチップ内のメモリに順次格納する。ワンチップマイコン25のサンプリング間隔は適宜設定することが可能であるが、最短2マイクロセカンド(μ秒)とすることができる。   The amplification circuit 23 amplifies the voltage signal output from the current-voltage conversion circuit 22 and outputs the amplified voltage signal to the high-speed A / D converter 24. The high-speed A / D converter 24 converts the voltage signal amplified by the amplifier circuit 23 into a digital signal. The one-chip microcomputer 25 is a kind of microcomputer and is a processing device in which a CPU, a memory, a timer, and the like are mounted on one IC chip. The one-chip microcomputer 25 cannot perform general-purpose processing, but can perform specific processing at high speed. The one-chip microcomputer 25 of this embodiment samples the digital signal output from the high-speed A / D converter 24 at a predetermined interval and sequentially stores it in a memory in the chip. The sampling interval of the one-chip microcomputer 25 can be set as appropriate, but can be as short as 2 microseconds (μ seconds).

波形計測部20のワンチップマイコン25はメインコントローラ3と通信回線を介して接続されている。メインコントローラ3は、上述の通り、一般的なコンピュータと同様の構成を備える。通常、メインコントローラ3は、汎用処理を行うことが可能であるものの、ワンチップマイコン25ほど短時間間隔でサンプリングを行うことはできない。ワンチップマイコン25によってチップ内メモリに格納されたデジタルデータはメインコントローラ3に転送されて波形記憶部35に記憶される。波形記憶部35は、メインコントローラ3のメモリや磁気ディスクなどの記憶媒体によって構成される。また、メインコントローラ3は、異常検出部37を備える。異常検出部37は、メインコントローラ3のCPUが所定の処理用ソフトウェアを実行することによって実現される処理部であり、その処理内容についてはさらに後述する。なお、ワンチップマイコン25とメインコントローラ3とを接続する通信回線は、シリアル通信であっても良いし、パラレル通信であっても良い。   The one-chip microcomputer 25 of the waveform measuring unit 20 is connected to the main controller 3 via a communication line. As described above, the main controller 3 has the same configuration as a general computer. Normally, the main controller 3 can perform general-purpose processing, but cannot perform sampling at intervals as short as the one-chip microcomputer 25. The digital data stored in the on-chip memory by the one-chip microcomputer 25 is transferred to the main controller 3 and stored in the waveform storage unit 35. The waveform storage unit 35 is configured by a storage medium such as a memory of the main controller 3 or a magnetic disk. The main controller 3 includes an abnormality detection unit 37. The abnormality detection unit 37 is a processing unit that is realized by the CPU of the main controller 3 executing predetermined processing software, and details of the processing will be described later. The communication line connecting the one-chip microcomputer 25 and the main controller 3 may be serial communication or parallel communication.

<2.熱処理装置の動作>
<2−1.熱処理装置における処理手順全体の概要>
次に、上記の構成を有する熱処理装置1の動作について説明する。図8は、熱処理装置1における処理手順全体の概要を示すフローチャートである。
<2. Operation of heat treatment equipment>
<2-1. Overview of overall processing procedure in heat treatment equipment>
Next, operation | movement of the heat processing apparatus 1 which has said structure is demonstrated. FIG. 8 is a flowchart showing an outline of the entire processing procedure in the heat treatment apparatus 1.

まず、処理対象となる半導体ウェハーWの処理に先立って、ランプハウス5のフラッシュランプFLから正常な光照射が行われたときに、チャンバー6の内部に照射された光の強度の時間波形(時間プロファイル)を基準波形として取得する(ステップS1)。すなわち、「基準波形」は、フラッシュランプFLから正常な光照射が行われたときのチャンバー6内部における光の強度波形であり、ステップS6での異常検出処理における基準となる強度波形である。基準波形の取得は、チャンバー6にダミーウェハーなどが存在する状態でフラッシュランプFLから光を照射して行うようにしても良いし、ウェハーが存在しない状態でフラッシュランプFLから光を照射して行うようにしても良い。ステップS1にて取得された基準波形は最終的にはメインコントローラ3の波形記憶部35に記憶される(ステップS2)。なお、チャンバー6の内部に照射される光の波形取得についてはさらに後述する。   First, prior to processing of the semiconductor wafer W to be processed, when normal light irradiation is performed from the flash lamp FL of the lamp house 5, a time waveform (time waveform) of the intensity of light irradiated into the chamber 6 is set. Profile) is acquired as a reference waveform (step S1). That is, the “reference waveform” is an intensity waveform of light inside the chamber 6 when normal light irradiation is performed from the flash lamp FL, and is an intensity waveform that serves as a reference in the abnormality detection process in step S6. The reference waveform may be acquired by irradiating light from the flash lamp FL when a dummy wafer or the like exists in the chamber 6 or by irradiating light from the flash lamp FL when no wafer exists. You may do it. The reference waveform acquired in step S1 is finally stored in the waveform storage unit 35 of the main controller 3 (step S2). The acquisition of the waveform of the light irradiated into the chamber 6 will be further described later.

次に、処理対象となる半導体ウェハーWの光照射熱処理を行う(ステップS3)。ここで処理対象となる半導体ウェハーWはイオン打ち込み法により不純物(イオン)が注入された半導体基板であり、注入された不純物の活性化が熱処理装置1による光照射加熱処理(アニール)により実行される。また、半導体ウェハーWの光照射熱処理を行う際に、チャンバー6の内部に照射された光の強度の時間波形を処理波形として取得する(ステップS4)。すなわち、「処理波形」は、フラッシュランプFLから実際に処理対象となる半導体ウェハーWに光照射が行われたときのチャンバー6内部における光の強度波形であり、ステップS6での異常検出処理における比較対象となる強度波形である。ステップS4はステップS3の光照射熱処理が行われている過程の一部で行われるものである。ステップS4にて取得された処理波形は最終的にはメインコントローラ3の波形記憶部35に記憶される(ステップS5)。なお、本明細書において、単に「強度波形」と記載するときには強度の時間波形を意味するものとする。   Next, a light irradiation heat treatment is performed on the semiconductor wafer W to be processed (step S3). Here, the semiconductor wafer W to be processed is a semiconductor substrate into which impurities (ions) have been implanted by an ion implantation method, and activation of the implanted impurities is performed by light irradiation heat treatment (annealing) by the heat treatment apparatus 1. . Further, when performing the light irradiation heat treatment of the semiconductor wafer W, a time waveform of the intensity of the light irradiated into the chamber 6 is acquired as a processing waveform (step S4). That is, the “processing waveform” is a light intensity waveform inside the chamber 6 when the semiconductor wafer W actually to be processed is irradiated from the flash lamp FL, and is compared in the abnormality detection processing in step S6. It is a target intensity waveform. Step S4 is performed in a part of the process in which the light irradiation heat treatment of step S3 is performed. The processing waveform acquired in step S4 is finally stored in the waveform storage unit 35 of the main controller 3 (step S5). In the present specification, the simple term “intensity waveform” means an intensity time waveform.

次に、取得した基準波形および処理波形に基づいて処理異常検出処理が実行される(ステップS6)。このステップS6の処理異常検出処理についてもさらに後述する。そして、異常検出処理が終了した後、ロットを構成する全ての半導体ウェハーWの処理が終了したか否かが判断される(ステップS7)。全ての半導体ウェハーWの処理が終了していない場合にはステップS3に戻って、新たな半導体ウェハーWの光照射熱処理およびそのときの光の強度波形取得が実行される。このようにして、処理対象となっている全ての半導体ウェハーWについてステップS3〜ステップS6の処理が繰り返される。   Next, processing abnormality detection processing is executed based on the acquired reference waveform and processing waveform (step S6). The process abnormality detection process in step S6 will be further described later. Then, after the abnormality detection process is completed, it is determined whether or not the processes for all the semiconductor wafers W constituting the lot have been completed (step S7). If the processing of all the semiconductor wafers W has not been completed, the process returns to step S3, and the light irradiation heat treatment of the new semiconductor wafer W and the light intensity waveform acquisition at that time are executed. In this way, the processes in steps S3 to S6 are repeated for all the semiconductor wafers W to be processed.

<2−2.半導体ウェハーの光照射熱処理>
次に、図8のステップS3の光照射熱処理について説明する。まず、保持部7が図5に示す処理位置から図1に示す受渡位置に下降する。「処理位置」とは、フラッシュランプFLから半導体ウェハーWに光照射が行われるときの保持部7の位置であり、図5に示す保持部7のチャンバー6内における位置である。また、「受渡位置」とは、チャンバー6に半導体ウェハーWの搬出入が行われるときの保持部7の位置であり、図1に示す保持部7のチャンバー6内における位置である。熱処理装置1における保持部7の基準位置は処理位置であり、処理前にあっては保持部7は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図1に示すように、保持部7が受渡位置にまで下降するとチャンバー底部62に近接し、支持ピン70の先端が保持部7を貫通して保持部7の上方に突出する。
<2-2. Light irradiation heat treatment of semiconductor wafers>
Next, the light irradiation heat treatment in step S3 of FIG. 8 will be described. First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. The “processing position” is the position of the holding unit 7 when the semiconductor wafer W is irradiated with light from the flash lamp FL, and is the position in the chamber 6 of the holding unit 7 shown in FIG. Further, the “delivery position” is the position of the holding unit 7 when the semiconductor wafer W is carried in and out of the chamber 6, and is the position of the holding unit 7 shown in FIG. The reference position of the holding unit 7 in the heat treatment apparatus 1 is the processing position. Before the processing, the holding unit 7 is located at the processing position, and this is lowered to the delivery position at the start of processing. As shown in FIG. 1, when the holding portion 7 is lowered to the delivery position, the holding portion 7 comes close to the chamber bottom portion 62, and the tip of the support pin 70 penetrates the holding portion 7 and protrudes above the holding portion 7.

次に、保持部7が受渡位置に下降したときに、弁82および弁87が開かれてチャンバー6の熱処理空間65内に常温の窒素ガスが導入される。続いて、ゲートバルブ185が開いて搬送開口部66が開放され、装置外部の搬送ロボットにより搬送開口部66を介して半導体ウェハーWがチャンバー6内に搬入され、複数の支持ピン70上に載置される。   Next, when the holding unit 7 is lowered to the delivery position, the valve 82 and the valve 87 are opened, and normal temperature nitrogen gas is introduced into the heat treatment space 65 of the chamber 6. Subsequently, the gate valve 185 is opened to open the transfer opening 66, and the semiconductor wafer W is loaded into the chamber 6 through the transfer opening 66 by the transfer robot outside the apparatus and placed on the plurality of support pins 70. Is done.

半導体ウェハーWの搬入時におけるチャンバー6への窒素ガスのパージ量は約40リットル/分とされ、供給された窒素ガスはチャンバー6内においてガス導入バッファ83から図2中に示す矢印AR4の方向へと流れ、図1に示す排出路86および弁87を介してユーティリティ排気により排気される。また、チャンバー6に供給された窒素ガスの一部は、べローズ47の内側に設けられる排出口(図示省略)からも排出される。なお、以下で説明する各ステップにおいて、チャンバー6には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーWの処理工程に合わせて様々に変更される。   The purge amount of nitrogen gas into the chamber 6 when the semiconductor wafer W is loaded is about 40 liters / minute, and the supplied nitrogen gas is moved from the gas introduction buffer 83 in the direction of the arrow AR4 shown in FIG. Then, the exhaust gas is exhausted by utility exhaust via the discharge path 86 and the valve 87 shown in FIG. A part of the nitrogen gas supplied to the chamber 6 is also discharged from an outlet (not shown) provided inside the bellows 47. In each step described below, nitrogen gas is continuously supplied to and exhausted from the chamber 6, and the supply amount of the nitrogen gas is variously changed according to the processing process of the semiconductor wafer W.

半導体ウェハーWがチャンバー6内に搬入されると、ゲートバルブ185により搬送開口部66が閉鎖される。そして、保持部昇降機構4により保持部7が受渡位置からチャンバー窓61に近接した処理位置にまで上昇する。保持部7が受渡位置から上昇する過程において、半導体ウェハーWは支持ピン70から保持部7のサセプタ72へと渡され、サセプタ72の上面に載置・保持される。保持部7が処理位置にまで上昇するとサセプタ72に保持された半導体ウェハーWも処理位置に保持されることとなる。   When the semiconductor wafer W is loaded into the chamber 6, the transfer opening 66 is closed by the gate valve 185. The holding unit lifting mechanism 4 raises the holding unit 7 from the delivery position to a processing position close to the chamber window 61. In the process in which the holding unit 7 is lifted from the delivery position, the semiconductor wafer W is transferred from the support pins 70 to the susceptor 72 of the holding unit 7 and is placed and held on the upper surface of the susceptor 72. When the holding unit 7 is raised to the processing position, the semiconductor wafer W held by the susceptor 72 is also held at the processing position.

ホットプレート71の6つのゾーン711〜716のそれぞれは、各ゾーンの内部(上部プレート73と下部プレート74との間)に個別に内蔵されたヒータ(抵抗加熱線76)により所定の温度まで加熱されている。保持部7が処理位置まで上昇して半導体ウェハーWが保持部7と接触することにより、その半導体ウェハーWはホットプレート71に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。   Each of the six zones 711 to 716 of the hot plate 71 is heated to a predetermined temperature by a heater (resistive heating wire 76) individually incorporated in each zone (between the upper plate 73 and the lower plate 74). ing. When the holding unit 7 rises to the processing position and the semiconductor wafer W comes into contact with the holding unit 7, the semiconductor wafer W is preheated by the heater built in the hot plate 71 and the temperature gradually rises.

図9は、予備加熱が開始されてからの半導体ウェハーWの表面温度の変化を示す図である。処理位置にて時間tpの予備加熱が行われ、半導体ウェハーWの温度が予め設定された予備加熱温度T1まで上昇する。予備加熱温度T1は、半導体ウェハーWに添加された不純物が熱により拡散する恐れのない、200℃ないし800℃程度、好ましくは350℃ないし600℃程度とされる(本実施の形態では600℃)。また、半導体ウェハーWの予備加熱を行う時間tpは、約3秒〜200秒とされる(本実施の形態では60秒)。なお、保持部7とチャンバー窓61との間の距離は、保持部昇降機構4のモータ40の回転量を制御することにより任意に調整することが可能とされている。   FIG. 9 is a diagram showing a change in the surface temperature of the semiconductor wafer W since the preheating is started. Preheating is performed for a time tp at the processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 800 ° C., preferably about 350 ° C. to 600 ° C. (in this embodiment, 600 ° C.) at which impurities added to the semiconductor wafer W are not likely to diffuse due to heat. . The time tp for preheating the semiconductor wafer W is about 3 seconds to 200 seconds (60 seconds in the present embodiment). The distance between the holding unit 7 and the chamber window 61 can be arbitrarily adjusted by controlling the rotation amount of the motor 40 of the holding unit lifting mechanism 4.

時間tpの予備加熱時間が経過した後、時刻AにてフラッシュランプFLによる半導体ウェハーWの光照射加熱が開始される。フラッシュランプFLからの光照射を行うに際しては、予め電源ユニット95によってコンデンサ93に電荷を蓄積しておく。そして、コンデンサ93に電荷が蓄積された状態にて、メインコントローラ3のパルス発生器31からスイッチング素子96にパルス信号を出力する。   After the preheating time of time tp has elapsed, light irradiation heating of the semiconductor wafer W by the flash lamp FL is started at time A. When irradiating light from the flash lamp FL, charges are accumulated in the capacitor 93 by the power supply unit 95 in advance. Then, a pulse signal is output from the pulse generator 31 of the main controller 3 to the switching element 96 in a state where charges are accumulated in the capacitor 93.

図10は、パルス信号の波形の一例を示す図である。パルス信号の波形は、パルス幅の時間(オン時間)とパルス間隔の時間(オフ時間)とを順次設定したレシピを入力部33から入力することによって規定することができる。このようなレシピをオペレータが入力部33からメインコントローラ3に入力すると、メインコントローラ3のパルス設定部32は図10に示すようなオンオフを繰り返すパルス波形を設定する。そして、パルス設定部32によって設定されたパルス波形に従ってパルス発生器31がパルス信号を出力する。その結果、スイッチング素子96のゲートには図10のような波形のパルス信号が印加され、スイッチング素子96のオンオフ駆動が制御されることとなる。   FIG. 10 is a diagram illustrating an example of a waveform of a pulse signal. The waveform of the pulse signal can be defined by inputting from the input unit 33 a recipe in which a pulse width time (on time) and a pulse interval time (off time) are sequentially set. When the operator inputs such a recipe from the input unit 33 to the main controller 3, the pulse setting unit 32 of the main controller 3 sets a pulse waveform that repeats ON / OFF as shown in FIG. Then, the pulse generator 31 outputs a pulse signal according to the pulse waveform set by the pulse setting unit 32. As a result, a pulse signal having a waveform as shown in FIG. 10 is applied to the gate of the switching element 96, and the on / off driving of the switching element 96 is controlled.

また、パルス発生器31から出力するパルス信号がオンになるタイミングと同期してメインコントローラ3がトリガー回路97を制御してトリガー電極91に電圧を印加する。これにより、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはガラス管92内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。メインコントローラ3からスイッチング素子96のゲートに図10の波形のパルス信号を出力するとともに、該パルス信号がオンになるタイミングと同期してトリガー電極91に電圧を印加することにより、フラッシュランプFLを含む回路中にのこぎり波形の電流が流れる。すなわち、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはフラッシュランプFLのガラス管92内に流れる電流値が増加し、オフのときには電流値が減少する。なお、各パルスに対応する個々の電流波形はコイル94の定数によって規定される。   The main controller 3 controls the trigger circuit 97 to apply a voltage to the trigger electrode 91 in synchronization with the timing when the pulse signal output from the pulse generator 31 is turned on. Thus, when the pulse signal input to the gate of the switching element 96 is on, a current always flows between the two end electrodes in the glass tube 92, and light is emitted by excitation of the xenon atoms or molecules at that time. A pulse signal having the waveform of FIG. 10 is output from the main controller 3 to the gate of the switching element 96, and a voltage is applied to the trigger electrode 91 in synchronization with the timing when the pulse signal is turned on, thereby including the flash lamp FL. A sawtooth current flows in the circuit. That is, the value of the current flowing in the glass tube 92 of the flash lamp FL increases when the pulse signal input to the gate of the switching element 96 is on, and the current value decreases when the pulse signal is off. Each current waveform corresponding to each pulse is defined by a constant of the coil 94.

フラッシュランプFLを含む回路中に電流が流れることによってフラッシュランプFLが発光する。フラッシュランプFLの発光強度は、フラッシュランプFLに流れる電流にほぼ比例する。その結果、フラッシュランプFLの発光強度の時間波形(時間プロファイル)は図11に示すようなパターンとなる。図11に示す如きフラッシュランプFLからの強度波形にて、処理位置の保持部7に保持された半導体ウェハーWに光照射が行われる。   When a current flows through a circuit including the flash lamp FL, the flash lamp FL emits light. The emission intensity of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. As a result, the time waveform (time profile) of the light emission intensity of the flash lamp FL has a pattern as shown in FIG. With the intensity waveform from the flash lamp FL as shown in FIG. 11, the semiconductor wafer W held on the processing position holding unit 7 is irradiated with light.

ここで、スイッチング素子96を使用することなくフラッシュランプFLを発光させた場合には、コンデンサ93に蓄積されていた電荷が1回の発光で瞬時に消費される。このため、フラッシュランプFLの発光強度の波形は急激に立ち上がって急激に降下する幅が0.1ミリセカンドないし10ミリセカンド程度のシングルパルスとなる。   Here, when the flash lamp FL is caused to emit light without using the switching element 96, the electric charge accumulated in the capacitor 93 is instantaneously consumed by one light emission. For this reason, the waveform of the light emission intensity of the flash lamp FL is a single pulse with a width that suddenly rises and drops sharply about 0.1 to 10 milliseconds.

これに対して、本実施の形態のように、回路中にスイッチング素子96を接続してそのゲートに図10のようなパルス信号を出力することにより、いわばフラッシュランプFLの発光がチョッパ制御されることとなり、コンデンサ93に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプFLが点滅を繰り返す。もっとも、フラッシュランプFLに流れる電流値が完全に”0”になる前に次のパルスがスイッチング素子96のゲートに印加されて電流値が再度増加する。このため、フラッシュランプFLが点滅を繰り返している間も発光強度が完全に”0”になることはなく、細かな増減を繰り返しながらマクロにはフラッシュランプFLの発光強度は図11に示すようなパターンを描く。   On the other hand, as in the present embodiment, the switching element 96 is connected in the circuit and the pulse signal as shown in FIG. 10 is output to the gate thereof, so that the emission of the flash lamp FL is chopper-controlled. As a result, the electric charge accumulated in the capacitor 93 is divided and consumed, and the flash lamp FL repeatedly blinks in a very short time. However, before the current value flowing through the flash lamp FL becomes completely “0”, the next pulse is applied to the gate of the switching element 96 to increase the current value again. Therefore, the light emission intensity does not completely become “0” even while the flash lamp FL is repeatedly blinking, and the light emission intensity of the flash lamp FL is as shown in FIG. Draw a pattern.

半導体ウェハーWに注入された不純物の活性化のみならず、イオン打ち込み時に不純物注入層よりもやや深い位置に導入された結晶欠陥の回復処理をも行うのであれば、単純なシングルパルスの強度波形よりも複数のピークを有する例えば図11の如き強度波形の方が好ましい場合がある。また、急激な温度変化に起因した半導体ウェハーWの割れを防止する観点からも単純なシングルパルスの強度波形よりも図11のような複数のピークを有する強度波形の方が好ましいこともある。   If not only the activation of the impurities implanted into the semiconductor wafer W but also the recovery of crystal defects introduced at a position slightly deeper than the impurity implantation layer at the time of ion implantation, the intensity waveform of a simple single pulse is used. For example, an intensity waveform as shown in FIG. 11 having a plurality of peaks may be preferable. Also, from the viewpoint of preventing the semiconductor wafer W from cracking due to a rapid temperature change, an intensity waveform having a plurality of peaks as shown in FIG. 11 may be preferable to a simple single pulse intensity waveform.

また、スイッチング素子96のゲートに印加するパルス信号の波形を調整することによって、フラッシュランプFLの発光強度の時間波形を図12〜図14に示すようなパターンとすることもできる。なお、パルス信号の波形は、入力部33から入力するパルス幅の時間およびパルス間隔の時間によって調整することができる。   Further, by adjusting the waveform of the pulse signal applied to the gate of the switching element 96, the time waveform of the light emission intensity of the flash lamp FL can be changed to a pattern as shown in FIGS. The waveform of the pulse signal can be adjusted by the time of the pulse width and the time of the pulse interval input from the input unit 33.

図12に示す発光強度の時間波形は、フラッシュランプFLが最初にピークを有する波形にて発光した後、そのピークの強度値よりも低い発光強度にて比較的長時間なだらかな波形にて発光するものである。逆に図14に示す発光強度の時間波形は、フラッシュランプFLが最初に比較的長時間なだらかな波形にて発光した後、最後にピークを有する波形にて発光するものである。また、図13に示す発光強度の時間波形は、フラッシュランプFLが比較的長時間ほぼ一定の強度にて発光するフラットな波形である。このように、スイッチング素子96のゲートに印加するパルス信号の波形を調整することによって、フラッシュランプFLの発光強度の時間波形を自在に変化させることができる。但し、フラッシュランプFLの発光強度の時間波形が如何なる形態であったとしても、1回の加熱処理におけるフラッシュランプFLの発光時間は1秒以下である。   In the time waveform of the emission intensity shown in FIG. 12, the flash lamp FL first emits light with a waveform having a peak, and then emits light with a gentle waveform for a relatively long time at an emission intensity lower than the intensity value of the peak. Is. Conversely, the time waveform of the emission intensity shown in FIG. 14 is such that the flash lamp FL first emits light with a gentle waveform for a relatively long time, and then emits light with a waveform having a peak at the end. 13 is a flat waveform in which the flash lamp FL emits light with a substantially constant intensity for a relatively long time. Thus, by adjusting the waveform of the pulse signal applied to the gate of the switching element 96, the time waveform of the light emission intensity of the flash lamp FL can be freely changed. However, regardless of the form of the time waveform of the light emission intensity of the flash lamp FL, the light emission time of the flash lamp FL in one heat treatment is 1 second or less.

図11〜図14に示すような強度波形にてフラッシュランプFLから光照射を行うことによって、半導体ウェハーWの表面温度が予備加熱温度T1から目標とする処理温度T2にまで緩やかに昇温してから緩やかに降温する。もっとも、半導体ウェハーWの表面温度が緩やかに昇温してから緩やかに降温するとは言っても、それは従来のフラッシュランプアニールに比較すればのことであり、フラッシュランプFLの発光時間は1秒以下であるため、ハロゲンランプなどを用いた光照射加熱と比較すると著しく短時間での昇温・降温である。   By performing light irradiation from the flash lamp FL with an intensity waveform as shown in FIGS. 11 to 14, the surface temperature of the semiconductor wafer W is gradually raised from the preheating temperature T1 to the target processing temperature T2. Decrease the temperature slowly. However, even if the surface temperature of the semiconductor wafer W gradually rises and then falls slowly, it is just compared to conventional flash lamp annealing, and the flash lamp FL emission time is less than 1 second. Therefore, compared with light irradiation heating using a halogen lamp or the like, the temperature rises and falls in a remarkably short time.

フラッシュランプFLによる光照射加熱が終了した後、半導体ウェハーWが処理位置において約10秒間待機してから保持部7が保持部昇降機構4により再び図1に示す受渡位置まで下降し、半導体ウェハーWが保持部7から支持ピン70へと渡される。続いて、ゲートバルブ185により閉鎖されていた搬送開口部66が開放され、支持ピン70上に載置された半導体ウェハーWは装置外部の搬送ロボットにより搬出され、熱処理装置1における半導体ウェハーWの光照射熱処理が完了する。   After the light irradiation heating by the flash lamp FL is completed, the semiconductor wafer W waits for about 10 seconds at the processing position, and then the holding unit 7 is lowered again to the delivery position shown in FIG. Is passed from the holding portion 7 to the support pin 70. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, and the semiconductor wafer W placed on the support pins 70 is unloaded by the transfer robot outside the apparatus, and the light of the semiconductor wafer W in the heat treatment apparatus 1 is transferred. Irradiation heat treatment is completed.

既述のように、熱処理装置1における半導体ウェハーWの熱処理時には窒素ガスがチャンバー6に継続的に供給されており、その供給量は、保持部7が処理位置に位置するときには約30リットル/分とされ、保持部7が処理位置以外の位置に位置するときには約40リットル/分とされる。   As described above, nitrogen gas is continuously supplied to the chamber 6 during the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, and the supply amount is about 30 liters / minute when the holding unit 7 is located at the processing position. When the holding unit 7 is located at a position other than the processing position, the rate is about 40 liters / minute.

<2−3.チャンバー内に入射した光の波形計測処理>
次に、図8のステップS1の基準波形の取得およびステップS4の処理波形の取得について説明する。ステップS1およびステップS4の波形取得は、いずれも石英プローブ18および波形計測部20によって実行されるものであり、両ステップでの処理内容自体は同じである。
<2-3. Waveform measurement processing of light incident on the chamber>
Next, the acquisition of the reference waveform in step S1 in FIG. 8 and the acquisition of the processing waveform in step S4 will be described. The waveform acquisition in step S1 and step S4 is both performed by the quartz probe 18 and the waveform measurement unit 20, and the processing content itself in both steps is the same.

図15は、チャンバー6の内部に照射される光の波形取得手順を示すフローチャートである。図15に示す波形取得の処理手順は、ワンチップマイコン25が各ステップを実行することによって進行する。まず、高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値以上であるか否かが判定される(ステップS11)。チャンバー6の内部に光が照射されていない状態であってもフォトダイオード21は極めて微弱な電流を発生させており、そのような電流に起因した電圧信号を光の強度データとして取得するのを防ぐためにステップS11の判定処理を行う。ステップS11の所定の閾値、すなわち記録開始電圧は、波形計測部20の回路特性に応じて適宜の値を設定しておくことができる(本実施では1Vとされる)。   FIG. 15 is a flowchart showing a procedure for acquiring the waveform of the light applied to the inside of the chamber 6. The waveform acquisition processing procedure shown in FIG. 15 proceeds as the one-chip microcomputer 25 executes each step. First, it is determined whether or not the input voltage from the high-speed A / D converter 24 to the one-chip microcomputer 25 is equal to or higher than a predetermined threshold (step S11). Even when light is not irradiated inside the chamber 6, the photodiode 21 generates a very weak current, and prevents a voltage signal resulting from such current from being acquired as light intensity data. Therefore, the determination process of step S11 is performed. The predetermined threshold value in step S11, that is, the recording start voltage can be set to an appropriate value according to the circuit characteristics of the waveform measuring unit 20 (in this embodiment, 1 V).

高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値未満であり続ける間はワンチップマイコン25は待機している。一方、入力電圧が所定の閾値以上となったときには、ワンチップマイコン25がタイマによって計時を開始する(ステップS12)。   While the input voltage from the high-speed A / D converter 24 to the one-chip microcomputer 25 continues to be less than a predetermined threshold, the one-chip microcomputer 25 is on standby. On the other hand, when the input voltage becomes equal to or higher than a predetermined threshold value, the one-chip microcomputer 25 starts measuring time with a timer (step S12).

高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値以上となるのは、フラッシュランプFLからの光が石英プローブ18に入射したときである。すなわち、フラッシュランプFLが発光したとき、その光の一部は直接にチャンバー6内へと向かい、他の一部は一旦リフレクタ52により反射されてからチャンバー6内へと向かう。そして、ランプハウス5のフラッシュランプFLからチャンバー6の内部に照射された光の一部は石英プローブ18の先端に入射する。石英プローブ18に入射した光は光ファイバー17によって波形計測部20のフォトダイオード21へと導かれる。   The input voltage from the high-speed A / D converter 24 to the one-chip microcomputer 25 exceeds the predetermined threshold when the light from the flash lamp FL enters the quartz probe 18. That is, when the flash lamp FL emits light, a part of the light goes directly into the chamber 6 and the other part is once reflected by the reflector 52 and then goes into the chamber 6. A part of the light emitted from the flash lamp FL of the lamp house 5 to the inside of the chamber 6 enters the tip of the quartz probe 18. The light incident on the quartz probe 18 is guided to the photodiode 21 of the waveform measuring unit 20 by the optical fiber 17.

フォトダイオード21は、石英プローブ18に入射した光の強度に応じた光電流を発生する。フォトダイオード21は応答時間が極めて短いため、短時間の間に強度が劇的に変化するフラッシュランプFLからの照射光にも追随することができる。フォトダイオード21にて発生した電流は電流電圧変換回路22によって取り扱いの容易な電圧信号に変換される。   The photodiode 21 generates a photocurrent according to the intensity of light incident on the quartz probe 18. Since the photodiode 21 has a very short response time, it can follow the irradiation light from the flash lamp FL whose intensity changes dramatically in a short time. The current generated in the photodiode 21 is converted into a voltage signal that can be easily handled by the current-voltage conversion circuit 22.

電流電圧変換回路22から出力された電圧信号は、増幅回路23によって増幅された後、高速A/Dコンバータ24によってコンピュータが取り扱うのに適したデジタル信号に変換される。そして、高速A/Dコンバータ24から出力されるデジタル信号のレベルがワンチップマイコン25への入力電圧となる。フラッシュランプFLが発光を開始し、フォトダイオード21が光電流を発生してワンチップマイコン25への入力電圧が所定の閾値以上となった時点からステップS12に進んでタイマによる計時が開始され、それと同時にステップS13〜ステップS15のサンプリングが開始される。   The voltage signal output from the current-voltage conversion circuit 22 is amplified by the amplification circuit 23 and then converted into a digital signal suitable for handling by the computer by the high-speed A / D converter 24. The level of the digital signal output from the high-speed A / D converter 24 becomes the input voltage to the one-chip microcomputer 25. When the flash lamp FL starts to emit light, the photodiode 21 generates a photocurrent, and the input voltage to the one-chip microcomputer 25 becomes equal to or higher than a predetermined threshold value, the process proceeds to step S12 and the time measurement by the timer is started. At the same time, sampling in steps S13 to S15 is started.

ステップS13では、ワンチップマイコン25に入力されたデジタル信号のレベルが計時を開始してからのサンプリング時刻とともにデータとしてメモリ(ワンチップマイコン25のメモリ)に記憶される。こうして1つのデータのサンプリングを行った後、ステップS14に進んで予め設定されている一定時間待機する。ステップS14での待機時間はサンプリングを行う間隔であり、波形計測部20のハードウェアとして許容可能な範囲で任意の時間を設定することができ、本実施形態では0.1ミリセカンドに設定されている。   In step S13, the level of the digital signal input to the one-chip microcomputer 25 is stored as data in the memory (the memory of the one-chip microcomputer 25) together with the sampling time from the start of timing. After sampling one piece of data in this way, the process proceeds to step S14 and waits for a predetermined time. The waiting time in step S14 is a sampling interval, and an arbitrary time can be set within a range acceptable as hardware of the waveform measuring unit 20, and is set to 0.1 milliseconds in the present embodiment. Yes.

次に、ステップS15に進んで、予め設定された波形取得時間が経過したか否かが判定される。ここでの波形取得時間はサンプリングを行う総時間であり、任意の時間を設定することができ、本実施形態では10ミリセカンドに設定されている。予め設定された波形取得時間が経過していなければ、ステップS13に戻って再びその時点でのデジタル信号のレベルをメモリに記憶する。ステップS13〜ステップS15の手順を波形取得時間が経過するまで繰り返す。すなわち、ワンチップマイコン25は、高速A/Dコンバータ24から出力されたデジタル信号のレベルを一定の間隔で所定時間サンプリングを繰り返して、そのサンプリングしたデータをサンプリング時刻とともに順次メモリに記憶するのである。本実施形態では、ワンチップマイコン25は、0.1ミリセカンド間隔で10ミリセカンドの間、高速A/Dコンバータ24から出力されたデジタル信号のサンプリングを繰り返す。   Next, it progresses to step S15 and it is determined whether the preset waveform acquisition time passed. The waveform acquisition time here is the total time for sampling, and an arbitrary time can be set. In this embodiment, the waveform acquisition time is set to 10 milliseconds. If the preset waveform acquisition time has not elapsed, the process returns to step S13 to again store the digital signal level at that time in the memory. Steps S13 to S15 are repeated until the waveform acquisition time elapses. That is, the one-chip microcomputer 25 repeats the sampling of the level of the digital signal output from the high-speed A / D converter 24 at a predetermined interval for a predetermined time, and sequentially stores the sampled data in the memory together with the sampling time. In the present embodiment, the one-chip microcomputer 25 repeats sampling of the digital signal output from the high-speed A / D converter 24 for 10 milliseconds at intervals of 0.1 milliseconds.

このようにして一定時間間隔でサンプリングを繰り返して順次メモリに記憶したデータは石英プローブ18に入射した光の強度の時間波形を構成する。すなわち、ワンチップマイコン25のメモリに格納されたデータをサンプリング時刻に沿って時系列にプロットすれば、石英プローブ18に入射した光の強度の時間波形が描かれる。例えば、ランプハウス5のフラッシュランプFLから図11に示すような強度波形にて光照射を行ったとすると、チャンバー6の内部に照射される光の強度波形も概ね同様のものとなり、ワンチップマイコン25が取得する光の強度の時間波形も図11のようなものとなる。   Data thus repeatedly sampled at a constant time interval and sequentially stored in the memory constitutes a time waveform of the intensity of light incident on the quartz probe 18. That is, if the data stored in the memory of the one-chip microcomputer 25 is plotted in time series along the sampling time, a time waveform of the intensity of light incident on the quartz probe 18 is drawn. For example, if light irradiation is performed with the intensity waveform as shown in FIG. 11 from the flash lamp FL of the lamp house 5, the intensity waveform of the light irradiated inside the chamber 6 is substantially the same, and the one-chip microcomputer 25 The time waveform of the intensity of the light acquired by is as shown in FIG.

図8のステップS1にてチャンバー6の内部に照射される光の強度の基準波形を取得するときには、チャンバー6にダミーウェハーなどを搬入した状態でフラッシュランプFLから光照射を行っても良いし、ウェハーが存在しない状態でフラッシュランプFLから光照射を行っても良い。基準波形は、ステップS6での異常検出処理における基準となる光強度の時間波形であり、フラッシュランプFLから正常な光照射が行われたときのチャンバー6内部に照射される光の強度波形である。従って、基準波形を取得するときには、フラッシュランプFLから正常な光照射が行われ、かつ、波形計測部20にて正常な波形取得が行われていなければならない。このため、図8のステップS1の基準波形取得処理は、複数回繰り返して行い、得られた光強度の時間波形が概ね一致していたときに、それをもって基準波形とするのが好ましい。ステップS1にて得られた基準波形はメインコントローラ3に転送されて波形記憶部35に記憶される(図8のステップS2)。   When acquiring a reference waveform of the intensity of light irradiated to the inside of the chamber 6 in step S1 of FIG. 8, light irradiation may be performed from the flash lamp FL while a dummy wafer or the like is carried into the chamber 6. Light irradiation may be performed from the flash lamp FL in the absence of a wafer. The reference waveform is a time waveform of light intensity serving as a reference in the abnormality detection processing in step S6, and is an intensity waveform of light irradiated into the chamber 6 when normal light irradiation is performed from the flash lamp FL. . Therefore, when acquiring the reference waveform, it is necessary that normal light irradiation is performed from the flash lamp FL and that the waveform measurement unit 20 performs normal waveform acquisition. For this reason, it is preferable that the reference waveform acquisition process in step S1 of FIG. 8 is repeated a plurality of times, and when the obtained time waveforms of the light intensity are substantially matched, it is used as the reference waveform. The reference waveform obtained in step S1 is transferred to the main controller 3 and stored in the waveform storage unit 35 (step S2 in FIG. 8).

一方、図8のステップS4にて処理波形を取得するときには、処理対象となる半導体ウェハーWが保持部7によって処理位置に保持された状態にてフラッシュランプFLから光照射が行われてチャンバー6の内部に照射された光の強度の時間波形を取得する。すなわち、処理波形はフラッシュランプFLから処理対象となる半導体ウェハーWに光照射が行われたときのチャンバー6の内部に照射される光の強度波形である。従って、処理波形の取得は、1枚の半導体ウェハーWについて1回のみ実行される。ステップS4にて取得された処理波形もメインコントローラ3に転送されて波形記憶部35に記憶される(図8のステップS5)。波形記憶部35には、波形計測部20によって取得された処理波形が処理対象となる半導体ウェハーW毎に蓄積される。   On the other hand, when the processing waveform is acquired in step S4 of FIG. 8, light irradiation is performed from the flash lamp FL in a state where the semiconductor wafer W to be processed is held at the processing position by the holding unit 7, and the chamber 6 A time waveform of the intensity of light irradiated inside is acquired. That is, the processing waveform is an intensity waveform of light irradiated to the inside of the chamber 6 when the semiconductor wafer W to be processed is irradiated from the flash lamp FL. Therefore, acquisition of the processing waveform is executed only once for one semiconductor wafer W. The processing waveform acquired in step S4 is also transferred to the main controller 3 and stored in the waveform storage unit 35 (step S5 in FIG. 8). In the waveform storage unit 35, the processing waveform acquired by the waveform measuring unit 20 is accumulated for each semiconductor wafer W to be processed.

<2−4.処理異常検出処理>
次に、図8のステップS6の処理異常検出処理について説明する。ステップS6に進むまでの時点で、メインコントローラ3の波形記憶部35には基準波形と処理波形とが格納されており、異常検出部37がこれらを比較することによって処理異常検出処理は行われる。
<2-4. Processing abnormality detection processing>
Next, the process abnormality detection process in step S6 of FIG. 8 will be described. The reference waveform and the processing waveform are stored in the waveform storage unit 35 of the main controller 3 until the process proceeds to step S6, and the abnormality detection unit 37 compares them to perform the processing abnormality detection process.

<2−4−1.差分の算出>
図16〜図20は、基準波形と処理波形との比較を説明するための図である。図16の例では、異常検出部37は、所定の時間範囲での基準波形と処理波形との差分を算出して異常検出処理を行う。波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。異常検出部37は、所定の時間範囲内において、同じサンプリング時刻の基準波形の信号レベルと処理波形の信号レベルとの差分を算出する。そして、その差分値が予め設定されている許容範囲を超えている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。
<2-4-1. Difference calculation>
16 to 20 are diagrams for explaining comparison between the reference waveform and the processing waveform. In the example of FIG. 16, the abnormality detection unit 37 performs the abnormality detection process by calculating the difference between the reference waveform and the processing waveform in a predetermined time range. The waveform storage unit 35 stores the level of the digital signal output from the high-speed A / D converter 24 together with the sampling time. The abnormality detection unit 37 calculates the difference between the signal level of the reference waveform and the signal level of the processing waveform at the same sampling time within a predetermined time range. If the difference value exceeds a preset allowable range, the abnormality detection unit 37 does not perform normal light irradiation from the flash lamp FL on the semiconductor wafer W to be processed. Therefore, it is determined that the processing quality of the semiconductor wafer W cannot be maintained.

差分値の算出は複数点で行うのが好ましい。また、差分を算出する時間範囲は任意の値に設定することができる。図16の例では、基準波形の全時間範囲にわたって一定時間間隔(例えば、0.1ミリセカンド)で複数のサンプリング時刻について基準波形と処理波形との差分値を算出しているが、一部の時間範囲のみで差分値を算出するようにしても良い。この場合、差分を算出する時間範囲は基準波形のピークを含む近傍に設定するのが好ましい。照射光の強度波形のピーク近傍は処理結果に与える影響が大きいため、ピーク近傍での差分値を算出して処理異常検出を行えば、処理品質をより高度に維持することができる。また、一部の時間範囲を設定する場合、複数箇所に設定(例えば、基準波形が複数のピークを有するのであれば各ピークに設定)するようにしても良い。さらに、差分を算出する時間間隔も任意の値に設定することができる(但し、図15のステップS14の待機時間の整数倍)。   The difference value is preferably calculated at a plurality of points. The time range for calculating the difference can be set to an arbitrary value. In the example of FIG. 16, the difference value between the reference waveform and the processing waveform is calculated for a plurality of sampling times at a constant time interval (for example, 0.1 milliseconds) over the entire time range of the reference waveform. The difference value may be calculated only in the time range. In this case, it is preferable to set the time range for calculating the difference in the vicinity including the peak of the reference waveform. Since the vicinity of the peak of the intensity waveform of the irradiation light has a great influence on the processing result, the processing quality can be maintained at a higher level by calculating the difference value in the vicinity of the peak and detecting the processing abnormality. Further, when setting a partial time range, it may be set at a plurality of locations (for example, set to each peak if the reference waveform has a plurality of peaks). Furthermore, the time interval for calculating the difference can also be set to an arbitrary value (however, it is an integral multiple of the waiting time in step S14 in FIG. 15).

また、演算を行った時間範囲において、差分値を積分し、その積分値を比較して処理異常を検出するようにしても良い。   Further, the difference value may be integrated in the time range in which the calculation is performed, and the processing abnormality may be detected by comparing the integrated values.

差分値が許容範囲を超えて処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。エラー表示の内容としては、例えば許容範囲を超えた差分値とそのサンプリング時刻を表示するようにすれば良い。また、図16に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。   If the process abnormality is detected with the difference value exceeding the allowable range, the abnormality detection unit 37 displays an error on the display unit of the main controller 3. As the contents of the error display, for example, a difference value exceeding the allowable range and its sampling time may be displayed. Further, the reference waveform and the processing waveform itself as shown in FIG. 16 may be graphically displayed.

<2−4−2.積分値の比較>
図17の例では、異常検出部37は、所定の時間範囲での基準波形の積分値と処理波形の積分値とを比較して異常検出処理を行う。図17(a)は基準波形の積分値を示し、図17(b)は処理波形の積分値を示している。波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。異常検出部37は、所定の時間範囲内において、基準波形の信号レベルの積分値と処理波形の信号レベルの積分値とを算出する。そして、基準波形の積分値と処理波形の積分値との比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。
<2-4-2. Comparison of integral values>
In the example of FIG. 17, the abnormality detection unit 37 performs an abnormality detection process by comparing the integrated value of the reference waveform and the integrated value of the processing waveform in a predetermined time range. FIG. 17A shows the integrated value of the reference waveform, and FIG. 17B shows the integrated value of the processed waveform. The waveform storage unit 35 stores the level of the digital signal output from the high-speed A / D converter 24 together with the sampling time. The abnormality detection unit 37 calculates an integrated value of the signal level of the reference waveform and an integrated value of the signal level of the processing waveform within a predetermined time range. When the ratio between the integrated value of the reference waveform and the integrated value of the processing waveform is out of a preset allowable range (for example, 99% to 101%), the abnormality detection unit 37 sets the processing target. It is determined that the semiconductor wafer W is not normally irradiated with light from the flash lamp FL, and the processing quality of the semiconductor wafer W cannot be maintained.

積分値を算出する時間範囲は任意の値に設定することができる。例えば、図17に示すように強度波形の全時間範囲にわたって積分値を算出するようにしても良いし、一部の時間範囲のみで算出するようにしても良い。一部の時間範囲を設定する場合には、基準波形と処理波形とで共通の積分時間範囲とすることは勿論である。また、一部の時間範囲を設定する場合には、基準波形のピークを含む近傍に時間範囲を設定するのが好ましい。照射光の強度波形のピーク近傍は処理結果に与える影響が大きいため、ピーク近傍での積分値を算出して処理異常検出を行えば、処理品質をより高度に維持することができる。また、一部の時間範囲を設定する場合、複数箇所に設定(例えば、基準波形が複数のピークを有するのであれば各ピークに設定)するようにしても良い。   The time range for calculating the integral value can be set to an arbitrary value. For example, as shown in FIG. 17, the integral value may be calculated over the entire time range of the intensity waveform, or may be calculated only in a part of the time range. When setting a partial time range, it is a matter of course that a common integration time range is used for the reference waveform and the processing waveform. When setting a partial time range, it is preferable to set the time range in the vicinity including the peak of the reference waveform. Since the vicinity of the peak of the intensity waveform of the irradiation light has a great influence on the processing result, the processing quality can be maintained at a higher level if the processing abnormality is detected by calculating the integral value in the vicinity of the peak. Further, when setting a partial time range, it may be set at a plurality of locations (for example, set to each peak if the reference waveform has a plurality of peaks).

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。エラー表示の内容としては、例えば基準波形および処理波形のそれぞれの積分値、或いはそれらの比率を表示するようにすれば良い。また、図17に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。   When a process abnormality is detected, the abnormality detection unit 37 displays an error on the display unit of the main controller 3. As the contents of the error display, for example, the integrated values of the reference waveform and the processing waveform or the ratio thereof may be displayed. Further, the reference waveform and the processing waveform itself as shown in FIG. 17 may be displayed graphically.

<2−4−3.最高値の比較>
図18の例では、異常検出部37は、基準波形の最高値と処理波形の最高値とを比較して異常検出処理を行う。図18(a)は基準波形を示し、図18(b)は処理波形を示している。波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。異常検出部37は、基準波形の信号レベルの最高値SSMAXと処理波形の信号レベルの最高値SPMAXとを比較する。そして、基準波形の最高値SSMAXと処理波形の最高値SPMAXとの比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。
<2-4-3. Comparison of maximum values>
In the example of FIG. 18, the abnormality detection unit 37 performs an abnormality detection process by comparing the maximum value of the reference waveform with the maximum value of the processing waveform. FIG. 18A shows a reference waveform, and FIG. 18B shows a processing waveform. The waveform storage unit 35 stores the level of the digital signal output from the high-speed A / D converter 24 together with the sampling time. The abnormality detection unit 37 compares the maximum value SS MAX of the signal level of the reference waveform with the maximum value SP MAX of the signal level of the processing waveform. When the ratio between the maximum value SS MAX of the reference waveform and the maximum value SP MAX of the processing waveform is out of a preset allowable range (for example, 99% to 101%), the abnormality detection unit 37 It is determined that the semiconductor wafer W to be processed is not normally irradiated with light from the flash lamp FL, and the processing quality of the semiconductor wafer W cannot be maintained.

図18の例では、最高値のみを比較するため、基準波形の最高値SSMAXのサンプリング時刻と処理波形の最高値SPMAXのサンプリング時刻とは異なっていても良い。また、強度波形の最高値の比較のみによって異常検出処理を行うのであれば、サンプリング時刻のデータは必ずしも必要ではない。従って、ワンチップマイコン25および波形記憶部35のメモリを節約するために、高速A/Dコンバータ24から出力されたデジタル信号のレベルのみを記憶するようにしても良い。さらには、基準波形および処理波形の最高値のみ取得できれば良いため、ワンチップマイコン25に代えてピークホールド回路を用いるようにしても良い。 In the example of FIG. 18, since only the highest value is compared, the sampling time of the highest value SS MAX of the reference waveform may be different from the sampling time of the highest value SP MAX of the processing waveform. If the abnormality detection process is performed only by comparing the maximum values of the intensity waveforms, the sampling time data is not necessarily required. Therefore, in order to save the memory of the one-chip microcomputer 25 and the waveform storage unit 35, only the level of the digital signal output from the high-speed A / D converter 24 may be stored. Furthermore, since only the maximum values of the reference waveform and the processing waveform need be acquired, a peak hold circuit may be used instead of the one-chip microcomputer 25.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。エラー表示の内容としては、例えば基準波形および処理波形のそれぞれの最高値、或いはそれらの比率を表示するようにすれば良い。また、図18に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。   When a process abnormality is detected, the abnormality detection unit 37 displays an error on the display unit of the main controller 3. As the contents of the error display, for example, the maximum values of the reference waveform and the processing waveform or the ratio thereof may be displayed. Further, the reference waveform and the processing waveform itself as shown in FIG. 18 may be displayed graphically.

<2−4−4.任意時刻でのレベル比較>
図19の例では、異常検出部37は、所定時刻での基準波形の強度値と処理波形の強度値とを比較して異常検出処理を行う。図19(a)は基準波形を示し、図19(b)は処理波形を示している。波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。異常検出部37は、所定のサンプリング時刻txでの基準波形の信号レベルの値SSxと同じくサンプリング時刻txでの処理波形の信号レベルの値SPxとを比較する。そして、サンプリング時刻txでの基準波形の強度値SSxと処理波形の強度値SPxとの比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。
<2-4-4. Level comparison at any time>
In the example of FIG. 19, the abnormality detection unit 37 performs an abnormality detection process by comparing the intensity value of the reference waveform with the intensity value of the processing waveform at a predetermined time. FIG. 19A shows a reference waveform, and FIG. 19B shows a processing waveform. The waveform storage unit 35 stores the level of the digital signal output from the high-speed A / D converter 24 together with the sampling time. The abnormality detection unit 37 compares the signal level value SPx of the reference waveform at the predetermined sampling time tx with the signal level value SPx of the processing waveform at the sampling time tx. When the ratio between the intensity value SSx of the reference waveform and the intensity value SPx of the processing waveform at the sampling time tx is out of a preset allowable range (for example, 99% to 101%), an abnormality is detected. The unit 37 determines that the semiconductor wafer W to be processed is not normally irradiated with light from the flash lamp FL, and the processing quality of the semiconductor wafer W cannot be maintained.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。エラー表示の内容としては、例えば基準波形および処理波形のそれぞれのサンプリング時刻txでの強度値、或いはそれらの比率を表示するようにすれば良い。また、図19に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。   When a process abnormality is detected, the abnormality detection unit 37 displays an error on the display unit of the main controller 3. As the contents of the error display, for example, the intensity values at the sampling time tx of the reference waveform and the processing waveform, or the ratio thereof may be displayed. Further, the reference waveform and the processed waveform itself as shown in FIG. 19 may be displayed graphically.

<2−4−5.ピークの強度比較>
図20の例では、異常検出部37は、基準波形のn番目(nは1以上の整数)のピークの強度値と処理波形のn番目のピークの強度値とを比較して異常検出処理を行う。図20(a)は基準波形を示し、図20(b)は処理波形を示している。波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。異常検出部37は、基準波形のn番目のピークの強度値SSnと処理波形のn番目のピークの強度値SPnとを比較する。そして、基準波形のn番目のピークの強度値SSnと処理波形のn番目のピークの強度値SPnとの比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。
<2-4-5. Comparison of peak intensity>
In the example of FIG. 20, the abnormality detection unit 37 compares the intensity value of the nth peak (n is an integer equal to or greater than 1) of the reference waveform with the intensity value of the nth peak of the processing waveform, and performs the abnormality detection process. Do. FIG. 20A shows a reference waveform, and FIG. 20B shows a processing waveform. The waveform storage unit 35 stores the level of the digital signal output from the high-speed A / D converter 24 together with the sampling time. The abnormality detection unit 37 compares the intensity value SSn of the nth peak of the reference waveform with the intensity value SPn of the nth peak of the processing waveform. When the ratio between the intensity value SSn of the nth peak of the reference waveform and the intensity value SPn of the nth peak of the processed waveform is out of a preset allowable range (for example, 99% to 101%). In this case, the abnormality detection unit 37 determines that the semiconductor wafer W to be processed is not normally irradiated with light from the flash lamp FL, and the processing quality of the semiconductor wafer W cannot be maintained.

上述したように、照射光の強度波形のピーク近傍は処理結果に与える影響が大きい。このため、基準波形と処理波形とのピークの強度値を比較して異常検出を行うことは処理品質を維持する観点から有効である。なお、比較するピークの数は1つに限定されるものではなく、図20の例のように基準波形に複数のピークが含まれる場合には、複数のピークについて強度値の比較を行うようにしても良い。   As described above, the vicinity of the peak of the intensity waveform of the irradiation light has a great influence on the processing result. For this reason, it is effective from the viewpoint of maintaining the processing quality to detect the abnormality by comparing the peak intensity values of the reference waveform and the processing waveform. The number of peaks to be compared is not limited to one. When the reference waveform includes a plurality of peaks as in the example of FIG. 20, the intensity values are compared for the plurality of peaks. May be.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。エラー表示の内容としては、例えば基準波形および処理波形のそれぞれのピークの強度値、或いはそれらの比率を表示するようにすれば良い。また、図20に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。   When a process abnormality is detected, the abnormality detection unit 37 displays an error on the display unit of the main controller 3. As the contents of the error display, for example, the intensity values of the respective peaks of the reference waveform and the processing waveform or the ratio thereof may be displayed. Further, the reference waveform and the processing waveform itself as shown in FIG. 20 may be displayed graphically.

<2−4−6.ピークの時刻比較>
また、図20の例において、異常検出部37は、基準波形のn番目(nは1以上の整数)のピークの時刻と処理波形のn番目のピークの時刻とを比較して異常検出処理を行うようにしても良い。異常検出部37は、基準波形のn番目のピークの時刻tSnと処理波形のn番目のピークの時刻tPnとを比較する。そして、基準波形のn番目のピークの時刻tSnと処理波形のn番目のピークの時刻tPnとが予め設定されている許容範囲を超えてずれている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。
<2-4-6. Peak time comparison>
In the example of FIG. 20, the abnormality detection unit 37 compares the time of the nth peak of the reference waveform (n is an integer equal to or greater than 1) with the time of the nth peak of the processing waveform, and performs abnormality detection processing. You may make it do. The abnormality detection unit 37 compares the time tSn of the nth peak of the reference waveform with the time tPn of the nth peak of the processing waveform. When the time tSn of the nth peak of the reference waveform and the time tPn of the nth peak of the processing waveform deviate beyond a preset allowable range, the abnormality detection unit 37 determines whether to process It is determined that the semiconductor wafer W is not normally irradiated with light from the flash lamp FL, and the processing quality of the semiconductor wafer W cannot be maintained.

照射光の強度波形のピーク近傍は処理結果に与える影響が大きいため、基準波形と処理波形とのピークの時刻を比較して異常検出を行うことは処理品質を維持する観点から有効である。なお、比較するピークの数は1つに限定されるものではなく、図20の例のように基準波形に複数のピークが含まれる場合には、複数のピークについて時刻の比較を行うようにしても良い。   Since the vicinity of the peak of the intensity waveform of the irradiation light has a great influence on the processing result, it is effective to detect the abnormality by comparing the peak times of the reference waveform and the processing waveform from the viewpoint of maintaining the processing quality. Note that the number of peaks to be compared is not limited to one, and when a plurality of peaks are included in the reference waveform as in the example of FIG. 20, time comparison is performed for a plurality of peaks. Also good.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。エラー表示の内容としては、例えば基準波形および処理波形のそれぞれのピークの時刻、或いはそれらの時間差を表示するようにすれば良い。また、図20に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。   When a process abnormality is detected, the abnormality detection unit 37 displays an error on the display unit of the main controller 3. As the contents of the error display, for example, the time of each peak of the reference waveform and the processing waveform or the time difference between them may be displayed. Further, the reference waveform and the processing waveform itself as shown in FIG. 20 may be displayed graphically.

<3.効果>
本実施形態においては、応答時間が極めて短いフォトダイオード21によって照射時間の短いフラッシュランプFLからチャンバー6の内部に照射された光の強度変化を確実に検出し、それをワンチップマイコン25によって光の強度の時間波形として取得している。そして、ワンチップマイコン25によって取得された基準波形および処理波形はそれぞれメインコントローラ3の波形記憶部35に転送され、異常検出部37が基準波形と処理波形とを比較して異常検出処理を行っている。
<3. Effect>
In this embodiment, a change in the intensity of light irradiated into the chamber 6 from the flash lamp FL having a short irradiation time is reliably detected by the photodiode 21 having a very short response time, and this is detected by the one-chip microcomputer 25. It is acquired as a time waveform of intensity. Then, the reference waveform and the processing waveform acquired by the one-chip microcomputer 25 are respectively transferred to the waveform storage unit 35 of the main controller 3, and the abnormality detection unit 37 compares the reference waveform with the processing waveform and performs an abnormality detection process. Yes.

特許文献1に開示されるような、チャンバー6の内部に照射された光のエネルギーを検出する技術では光強度の時間波形そのものを計測することはできなかった。一方、既述したように、不純物の活性化処理だけでなく、イオン打ち込み時に不純物注入層よりもやや深い位置に導入された結晶欠陥の回復処理を行う場合には、フラッシュランプFLから照射される光の強度波形そのものが処理結果に大きな影響を与える。   The technique for detecting the energy of the light irradiated inside the chamber 6 as disclosed in Patent Document 1 cannot measure the time waveform itself of the light intensity. On the other hand, as described above, not only the impurity activation process but also the recovery process of the crystal defect introduced at a position slightly deeper than the impurity implantation layer at the time of ion implantation is performed from the flash lamp FL. The light intensity waveform itself has a great influence on the processing result.

本実施形態のようにすれば、フラッシュランプFLからチャンバー6の内部に照射される光の強度の時間波形そのものを波形計測部20によって計測して取得することができる。そして、フラッシュランプFLから正常な光照射が行われたときの光強度の時間波形である基準波形とフラッシュランプFLから処理対象となる半導体ウェハーWに光照射が行われたときの光強度の時間波形である処理波形とを比較することによって光照射の異常を検出するようにしている。光強度の時間波形そのものを比較しているため、従来よりも高い精度にてフラッシュランプFLからの光照射の異常を検出することができ、その結果半導体ウェハーWの処理品質を高度なレベルに維持することができる。   According to the present embodiment, the time waveform itself of the intensity of light emitted from the flash lamp FL to the inside of the chamber 6 can be measured and acquired by the waveform measuring unit 20. Then, a reference waveform that is a time waveform of light intensity when normal light irradiation is performed from the flash lamp FL and a time of light intensity when light irradiation is performed from the flash lamp FL to the semiconductor wafer W to be processed. Abnormalities in light irradiation are detected by comparing the processed waveform, which is a waveform. Since the time waveforms of the light intensity are compared, it is possible to detect abnormalities in the light irradiation from the flash lamp FL with higher accuracy than before, and as a result, the processing quality of the semiconductor wafer W is maintained at a high level. can do.

<4.変形例>
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、熱処理装置1の構成は図21〜図23に示すようなものであっても良い。上記実施形態では石英プローブ18と波形計測部20とを光ファイバー17を介して接続していたが、図21に示す例おいては石英プローブ18と波形計測部20とを直接接続している。図21のように構成しても、上記実施形態と同様の処理を行うことができる。
<4. Modification>
While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, the configuration of the heat treatment apparatus 1 may be as shown in FIGS. In the above embodiment, the quartz probe 18 and the waveform measuring unit 20 are connected via the optical fiber 17, but in the example shown in FIG. 21, the quartz probe 18 and the waveform measuring unit 20 are directly connected. Even if configured as shown in FIG. 21, the same processing as in the above embodiment can be performed.

また、図22に示す例においては、上記実施形態の石英プローブ18に代えて石英窓19を用いている。石英窓19は、チャンバー6の底壁面であるチャンバー底部62に設置されている。石英窓19は光ファイバー17を介して波形計測部20と接続されている。図23に示す例においては、石英窓19と波形計測部20とを直接接続している。図22、図23のように構成しても、フラッシュランプFLからチャンバー6の内部に照射された光の一部は石英窓19に入射し、上記実施形態と同様の波形計測処理が実行される。すなわち、図1,図21の石英プローブ18および図22,図23の石英窓19はいずれもランプハウス5のフラッシュランプFLからチャンバー6の内部に照射された光が入射する入射部として機能し、その入射した光の強度の時間波形が波形計測部20によって計測される。なお、図21〜図23において、波形計測機構以外の構成については上記実施形態と同じであり、上記実施形態と同一の要素については同一の符号を付している。   In the example shown in FIG. 22, a quartz window 19 is used instead of the quartz probe 18 of the above embodiment. The quartz window 19 is installed on the chamber bottom 62 which is the bottom wall surface of the chamber 6. The quartz window 19 is connected to the waveform measuring unit 20 via the optical fiber 17. In the example shown in FIG. 23, the quartz window 19 and the waveform measuring unit 20 are directly connected. 22 and FIG. 23, a part of the light emitted from the flash lamp FL to the inside of the chamber 6 enters the quartz window 19, and the waveform measurement process similar to that in the above embodiment is executed. . That is, the quartz probe 18 in FIGS. 1 and 21 and the quartz window 19 in FIGS. 22 and 23 all function as an incident portion where light irradiated from the flash lamp FL of the lamp house 5 into the chamber 6 enters. The waveform measuring unit 20 measures the time waveform of the intensity of the incident light. 21 to 23, the configuration other than the waveform measurement mechanism is the same as that in the above embodiment, and the same elements as those in the above embodiment are denoted by the same reference numerals.

また、フラッシュランプFLからチャンバー6の内部に照射された光を受光して波形計測部20に導く構造は図1,図21〜図23の形態に限定されるものではなく、受光した光を適切に導ける構造であれば良く、例えば特許文献1に開示される光導出構造と同様のものであっても良い。また、ランプハウス5に石英プローブ18や石英窓19を設け、フラッシュランプFLからの光を直接計測するものであっても良い。   Further, the structure for receiving the light irradiated from the flash lamp FL into the chamber 6 and guiding it to the waveform measuring unit 20 is not limited to the forms shown in FIGS. 1, 21 to 23. For example, the light guiding structure disclosed in Patent Document 1 may be used. Further, a quartz probe 18 and a quartz window 19 may be provided in the lamp house 5 to directly measure light from the flash lamp FL.

また、上記実施形態においては、高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値以上となった時点からデジタル信号のサンプリングを開始するようにしていたが、これに限定されるものではなく、例えばメインコントローラ3のパルス発生器31からパルス信号を出力するタイミングと同期してサンプリングを開始するようにしても良い。また、トリガー回路97がトリガー電極91に電圧を印加するタイミングと同期してサンプリングを開始するようにしても良い。また、高速A/Dコンバータ24からワンチップマイコン25への入力電圧の傾きが所定値以上となった時点からサンプリングを開始するようにしても良い。さらには、ゲートバルブ185によって搬送開口部66が閉鎖されてから所定時間が経過した時点からサンプリングを開始するようにしても良い。   In the above embodiment, the sampling of the digital signal is started when the input voltage from the high-speed A / D converter 24 to the one-chip microcomputer 25 becomes equal to or higher than a predetermined threshold. However, the present invention is not limited to this. For example, the sampling may be started in synchronization with the timing of outputting the pulse signal from the pulse generator 31 of the main controller 3. Further, sampling may be started in synchronization with the timing at which the trigger circuit 97 applies a voltage to the trigger electrode 91. Alternatively, sampling may be started when the slope of the input voltage from the high-speed A / D converter 24 to the one-chip microcomputer 25 becomes a predetermined value or more. Further, the sampling may be started when a predetermined time elapses after the transfer opening 66 is closed by the gate valve 185.

また、上記実施形態においては、処理対象となる半導体ウェハーWの処理に先立って、フラッシュランプFLから正常な光照射を行って基準波形を取得するようにしていたが、これに代えてロットの最初の半導体ウェハーWに光照射熱処理を行うときにチャンバー6内部に照射された光の強度の時間波形を基準波形として取得するようにしても良い。また、ロットの途中の半導体ウェハーWに光照射熱処理を行うときにチャンバー6内部に照射された光の強度の時間波形を基準波形として取得するようにしても良い。さらには、基準波形としては、予め波形記憶部35に格納されていたものを用いるようにしても良いし、手動にて設定したものであっても良いし、装置の外部からダウンロードしたものであっても良い。   In the above-described embodiment, the reference waveform is obtained by performing normal light irradiation from the flash lamp FL prior to the processing of the semiconductor wafer W to be processed. When the semiconductor wafer W is subjected to the light irradiation heat treatment, the time waveform of the intensity of the light irradiated into the chamber 6 may be acquired as the reference waveform. Further, a time waveform of the intensity of light irradiated into the chamber 6 when the semiconductor wafer W in the lot is subjected to the light irradiation heat treatment may be acquired as a reference waveform. Furthermore, as the reference waveform, a waveform previously stored in the waveform storage unit 35 may be used, a waveform set manually, or downloaded from outside the apparatus. May be.

また、差分の算出(図16)または積分値の比較(図17)によって異常検出処理を行うときに、演算を行う時間範囲を自動で設定するようにしても良い。具体的には、異常検出部37が基準波形のピークを検出し、その検出したピークを含むように予め設定された長さの時間範囲を設定する。このようにすれば、ピークの近傍に確実に演算を行う時間範囲を設定することができる。   Further, when performing the abnormality detection process by calculating the difference (FIG. 16) or comparing the integral values (FIG. 17), the time range in which the calculation is performed may be automatically set. Specifically, the abnormality detection unit 37 detects the peak of the reference waveform, and sets a time range having a length set in advance so as to include the detected peak. In this way, it is possible to set a time range in which calculation is performed reliably in the vicinity of the peak.

また、上記実施形態においては、1枚の半導体ウェハーWの光照射熱処理が終了するごとに異常検出処理を行うようにしていたが(図8のステップS6)、全ての半導体ウェハーWの光照射熱処理が終了した後に処理異常検出処理を行うようにしても良い。すなわち、図8のステップS7の後にステップS6を実行するようにしても良い。   Further, in the above embodiment, the abnormality detection process is performed every time the light irradiation heat treatment of one semiconductor wafer W is completed (step S6 in FIG. 8), but the light irradiation heat treatment of all the semiconductor wafers W is performed. The process abnormality detection process may be performed after the process ends. That is, step S6 may be executed after step S7 in FIG.

また、上記実施形態においては、スイッチング素子96によってフラッシュランプFLへの通電を制御することにより、発光強度の時間波形を調整するようにしていたが、スイッチング素子96を用いることなくフラッシュランプFLからの発光が単純なシングルパルスの強度波形であったとしても本発明に係る技術を適用して照射光の強度波形を計測することができる。   Further, in the above embodiment, the time waveform of the light emission intensity is adjusted by controlling the energization to the flash lamp FL by the switching element 96, but from the flash lamp FL without using the switching element 96. Even if the light emission is a simple single pulse intensity waveform, the intensity waveform of the irradiation light can be measured by applying the technique according to the present invention.

また、上記実施形態においては、ランプハウス5に30本のフラッシュランプFLを備えるようにしていたが、これに限定されるものではなく、フラッシュランプFLの本数は任意の数とすることができる。また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。   In the above embodiment, the lamp house 5 is provided with 30 flash lamps FL. However, the present invention is not limited to this, and the number of flash lamps FL can be any number. The flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp.

また、上記実施形態においては、スイッチング素子96としてIGBTを使用していたが、これに限定されるものではなく、IGBT以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。もっとも、フラッシュランプFLの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したIGBTやGTO(Gate Turn Off)サイリスタをスイッチング素子96として採用するのが好ましい。   In the above-described embodiment, the IGBT is used as the switching element 96. However, the present invention is not limited to this, and other transistors other than the IGBT may be used. The waveform of the input pulse signal may be used. Any element can be used as long as the circuit can be turned on and off accordingly. However, since a considerable amount of power is consumed for the light emission of the flash lamp FL, it is preferable to employ an IGBT or a GTO (Gate Turn Off) thyristor suitable for handling a large amount of power as the switching element 96.

また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などに用いるガラス基板であっても良い。   The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer, and may be a glass substrate used for a liquid crystal display device or the like.

1 熱処理装置
3 メインコントローラ
4 保持部昇降機構
5 ランプハウス
6 チャンバー
7 保持部
17 光ファイバー
18 石英プローブ
19 石英窓
20 波形計測部
21 フォトダイオード
22 電流電圧変換回路
23 増幅回路
24 高速A/Dコンバータ
25 ワンチップマイコン
35 波形記憶部
37 異常検出部
60 上部開口
61 チャンバー窓
62 チャンバー底部
63 チャンバー側部
65 熱処理空間
71 ホットプレート
72 サセプタ
96 スイッチング素子
FL フラッシュランプ
W 半導体ウェハー
DESCRIPTION OF SYMBOLS 1 Heat processing apparatus 3 Main controller 4 Holding part raising / lowering mechanism 5 Lamphouse 6 Chamber 7 Holding part 17 Optical fiber 18 Quartz probe 19 Quartz window 20 Waveform measuring part 21 Photodiode 22 Current voltage conversion circuit 23 Amplifier circuit 24 High-speed A / D converter 25 One Chip microcomputer 35 Waveform storage unit 37 Abnormality detection unit 60 Upper opening 61 Chamber window 62 Chamber bottom 63 Chamber side 65 Heat treatment space 71 Hot plate 72 Susceptor 96 Switching element FL Flash lamp W Semiconductor wafer

Claims (18)

基板に対して光を照射することによって該基板を加熱する熱処理装置であって、
基板を収容するチャンバーと、
前記チャンバー内にて基板を保持する保持部と、
前記保持部に保持された基板に光照射を行うフラッシュランプと、
前記フラッシュランプに流れる電流を制御するスイッチング素子と、
前記スイッチング素子のゲートに印加する信号の波形を設定する信号設定部と、
前記信号設定部にて設定された信号の波形に従って信号を出力して前記スイッチング素子のゲートに印加する信号発生部と、
前記フラッシュランプから前記チャンバーの内部に照射された光の強度の時間波形を計測する波形計測部と、
前記スイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときの光強度の時間波形である基準波形および前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときの光強度の時間波形である処理波形を記憶する波形記憶部と、
前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出部と、
を備えることを特徴とする熱処理装置。
A heat treatment apparatus for heating a substrate by irradiating the substrate with light,
A chamber for housing the substrate;
A holding unit for holding the substrate in the chamber;
A flash lamp for irradiating the substrate held by the holding unit with light;
A switching element for controlling a current flowing through the flash lamp;
A signal setting unit for setting a waveform of a signal applied to the gate of the switching element;
A signal generating unit that outputs a signal according to the waveform of the signal set by the signal setting unit and applies it to the gate of the switching element;
A waveform measuring unit that measures a time waveform of the intensity of light emitted from the flash lamp to the inside of the chamber;
A reference waveform which is a time waveform of light intensity when a signal having a predetermined waveform is applied to the gate of the switching element and normal light irradiation is performed from the flash lamp, and the gate of the switching element has the predetermined waveform. A waveform storage unit for storing a processing waveform which is a time waveform of light intensity when a signal is applied and light irradiation is performed on the substrate to be processed from the flash lamp;
An abnormality detection unit that performs an abnormality detection process by comparing the reference waveform and the processing waveform;
A heat treatment apparatus comprising:
請求項1記載の熱処理装置において、
前記異常検出部は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
The abnormality detection unit performs an abnormality detection process by calculating a difference between the reference waveform and the processing waveform in a predetermined time range.
請求項1記載の熱処理装置において、
前記異常検出部は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
The abnormality detection unit performs an abnormality detection process by comparing an integrated value of the reference waveform with an integrated value of the processing waveform in a predetermined time range.
請求項1記載の熱処理装置において、
前記異常検出部は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
The abnormality detection unit performs an abnormality detection process by comparing the highest value of the reference waveform with the highest value of the processing waveform.
請求項1記載の熱処理装置において、
前記異常検出部は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
The abnormality detection unit performs an abnormality detection process by comparing an intensity value of the reference waveform with an intensity value of the processing waveform at a predetermined time.
請求項1記載の熱処理装置において、
前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
The abnormality detection unit performs an abnormality detection process by comparing an intensity value of an nth peak (n is an integer of 1 or more) of the reference waveform with an intensity value of an nth peak of the processing waveform. Heat treatment equipment.
請求項1記載の熱処理装置において、
前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする熱処理装置。
The heat treatment apparatus according to claim 1, wherein
The abnormality detection unit performs an abnormality detection process by comparing the time of the n-th peak (n is an integer equal to or greater than 1) of the reference waveform and the time of the n-th peak of the processing waveform. Heat treatment equipment.
請求項2または請求項3記載の熱処理装置において、
前記異常検出部は、前記基準波形のピークを含むように前記所定の時間範囲を設定することを特徴とする熱処理装置。
In the heat treatment apparatus according to claim 2 or 3,
The heat treatment apparatus, wherein the abnormality detection unit sets the predetermined time range so as to include a peak of the reference waveform.
請求項1から請求項8のいずれかに記載の熱処理装置において、
前記波形計測部はフォトダイオードを備えることを特徴とする熱処理装置。
In the heat processing apparatus in any one of Claims 1-8,
The waveform measurement unit includes a photodiode, and is a heat treatment apparatus.
請求項1から請求項9のいずれかに記載の熱処理装置において、
前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理装置。
In the heat treatment apparatus according to any one of claims 1 to 9,
The heat treatment apparatus, wherein the switching element is an insulated gate bipolar transistor.
フラッシュランプからチャンバー内に保持された基板に対して光を照射することによって該基板を加熱する熱処理方法であって、
前記フラッシュランプに流れる電流を制御するスイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を基準波形として取得する基準波形取得工程と、
前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を処理波形として取得する処理波形取得工程と、
前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出工程と、
を備えることを特徴とする熱処理方法。
A heat treatment method for heating a substrate by irradiating light to the substrate held in a chamber from a flash lamp,
The time of the intensity of light irradiated to the inside of the chamber when a signal having a predetermined waveform is applied to the gate of the switching element that controls the current flowing through the flash lamp and normal light irradiation is performed from the flash lamp. A reference waveform acquisition step of acquiring a waveform as a reference waveform;
Processing the time waveform of the intensity of the light applied to the inside of the chamber when the signal of the predetermined waveform is applied to the gate of the switching element and the substrate to be processed is irradiated with light from the flash lamp. Processing waveform acquisition step to acquire as a waveform;
An abnormality detection step of performing an abnormality detection process by comparing the reference waveform and the processing waveform;
A heat treatment method comprising:
請求項11記載の熱処理方法において、
前記異常検出工程は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする熱処理方法。
The heat treatment method according to claim 11,
The abnormality detection step performs an abnormality detection process by calculating a difference between the reference waveform and the processing waveform in a predetermined time range.
請求項11記載の熱処理方法において、
前記異常検出工程は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする熱処理方法。
The heat treatment method according to claim 11,
In the abnormality detection step, an abnormality detection process is performed by comparing an integrated value of the reference waveform with an integrated value of the processing waveform in a predetermined time range.
請求項11記載の熱処理方法において、
前記異常検出工程は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする熱処理方法。
The heat treatment method according to claim 11,
In the abnormality detection step, an abnormality detection process is performed by comparing a maximum value of the reference waveform with a maximum value of the processing waveform.
請求項11記載の熱処理方法において、
前記異常検出工程は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする熱処理方法。
The heat treatment method according to claim 11,
In the abnormality detection step, an abnormality detection process is performed by comparing an intensity value of the reference waveform with an intensity value of the processing waveform at a predetermined time.
請求項11記載の熱処理方法において、
前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする熱処理方法。
The heat treatment method according to claim 11,
In the abnormality detection step, an abnormality detection process is performed by comparing the intensity value of the nth peak (n is an integer of 1 or more) of the reference waveform with the intensity value of the nth peak of the processing waveform. A heat treatment method.
請求項11記載の熱処理方法において、
前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする熱処理方法。
The heat treatment method according to claim 11,
In the abnormality detection step, an abnormality detection process is performed by comparing the time of the nth peak (n is an integer of 1 or more) of the reference waveform and the time of the nth peak of the processing waveform. Heat treatment method.
請求項11から請求項17のいずれかに記載の熱処理方法において、
前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理方法。
The heat treatment method according to any one of claims 11 to 17,
The heat treatment method, wherein the switching element is an insulated gate bipolar transistor.
JP2015100630A 2015-05-18 2015-05-18 Heat treatment apparatus and heat treatment method Active JP6068556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015100630A JP6068556B2 (en) 2015-05-18 2015-05-18 Heat treatment apparatus and heat treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015100630A JP6068556B2 (en) 2015-05-18 2015-05-18 Heat treatment apparatus and heat treatment method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009082722A Division JP2010238767A (en) 2009-03-30 2009-03-30 Heat treatment apparatus and heat treatment method

Publications (2)

Publication Number Publication Date
JP2015165593A JP2015165593A (en) 2015-09-17
JP6068556B2 true JP6068556B2 (en) 2017-01-25

Family

ID=54187938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015100630A Active JP6068556B2 (en) 2015-05-18 2015-05-18 Heat treatment apparatus and heat treatment method

Country Status (1)

Country Link
JP (1) JP6068556B2 (en)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254747B2 (en) * 1992-09-03 2002-02-12 株式会社日立製作所 Vertical heat treatment furnace and heat treatment method
JP2003332024A (en) * 2002-05-08 2003-11-21 Ushio Inc Power supply for optical heating device
JP4439824B2 (en) * 2002-07-17 2010-03-24 大日本スクリーン製造株式会社 Heat treatment equipment
JP4618705B2 (en) * 2003-09-18 2011-01-26 大日本スクリーン製造株式会社 Heat treatment equipment
JP4641154B2 (en) * 2004-05-28 2011-03-02 大日本スクリーン製造株式会社 Heat treatment equipment
JP4619146B2 (en) * 2005-02-07 2011-01-26 パナソニック株式会社 Laser oscillator output correction method and laser oscillator
JP2006269596A (en) * 2005-03-23 2006-10-05 Ushio Inc Flash lamp light emitting device
US9482468B2 (en) * 2005-09-14 2016-11-01 Mattson Technology, Inc. Repeatable heat-treating methods and apparatus
JP4677392B2 (en) * 2006-10-30 2011-04-27 住友重機械工業株式会社 Pulse laser heat treatment apparatus and control method thereof
JP5199620B2 (en) * 2007-08-17 2013-05-15 大日本スクリーン製造株式会社 Heat treatment equipment
JP2009083284A (en) * 2007-09-28 2009-04-23 Dainippon Printing Co Ltd Foamed wallpaper

Also Published As

Publication number Publication date
JP2015165593A (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP5465373B2 (en) Heat treatment equipment
JP5221099B2 (en) Heat treatment apparatus and heat treatment method
JP5606852B2 (en) Heat treatment apparatus and heat treatment method
JP5356725B2 (en) Heat treatment equipment
JP5346484B2 (en) Heat treatment method and heat treatment apparatus
JP2012074430A (en) Heat treatment device and heat treatment method
JP5562572B2 (en) Heat treatment apparatus and heat treatment method
JP5469890B2 (en) Heat treatment equipment
JP5238729B2 (en) Heat treatment method and heat treatment apparatus
JP2010238767A (en) Heat treatment apparatus and heat treatment method
JP5465416B2 (en) Heat treatment method
JP5965122B2 (en) Heat treatment method and heat treatment apparatus
JP5646864B2 (en) Heat treatment method and heat treatment apparatus
JP5706118B2 (en) Heat treatment apparatus and heat treatment method
JP5378817B2 (en) Heat treatment apparatus and heat treatment method
JP5562571B2 (en) Heat treatment equipment
JP6068556B2 (en) Heat treatment apparatus and heat treatment method
JP2010258425A (en) Heat treatment apparatus
JP5507195B2 (en) Heat treatment method and heat treatment apparatus
JP5372430B2 (en) Heat treatment equipment
JP5813291B2 (en) Heat treatment apparatus and heat treatment method
JP5828997B2 (en) Heat treatment method and heat treatment apparatus
JP5483710B2 (en) Applied voltage setting method, heat treatment method and heat treatment apparatus
JP5998191B2 (en) Heat treatment method
JP5718975B2 (en) Heat treatment method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250