JP6068556B2 - Heat treatment apparatus and a heat treatment method - Google Patents

Heat treatment apparatus and a heat treatment method Download PDF

Info

Publication number
JP6068556B2
JP6068556B2 JP2015100630A JP2015100630A JP6068556B2 JP 6068556 B2 JP6068556 B2 JP 6068556B2 JP 2015100630 A JP2015100630 A JP 2015100630A JP 2015100630 A JP2015100630 A JP 2015100630A JP 6068556 B2 JP6068556 B2 JP 6068556B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
waveform
heat treatment
light
time
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015100630A
Other languages
Japanese (ja)
Other versions
JP2015165593A (en )
Inventor
黒岩 徹
徹 黒岩
Original Assignee
株式会社Screenホールディングス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、半導体ウェハーや液晶表示装置用ガラス基板等(以下、単に「基板」と称する)に対して光を照射することによって該基板を加熱する熱処理装置および熱処理方法に関する。 The present invention relates to a semiconductor wafer or a liquid crystal display device glass substrate or the like (hereinafter, simply referred to as "substrate") relates to a heat treatment apparatus and a heat treatment method for heating a substrate by irradiating light to.

半導体デバイスの製造プロセスにおいて、不純物導入は半導体ウェハー内にpn接合を形成するための必須の工程である。 In a manufacturing process of a semiconductor device, impurity introduction is an essential step for forming a pn junction in a semiconductor wafer. 現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。 Currently, impurity introduction, it is common done by ion implantation and subsequent annealing. イオン打ち込み法は、ボロン(B)、ヒ素(As)、リン(P)といった不純物の元素をイオン化させて高加速電圧で半導体ウェハーに衝突させて物理的に不純物注入を行う技術である。 Ion implantation is boron (B), arsenic (As), is a technique for elemental impurities such as phosphorus (P) to collide with the semiconductor wafer at a high acceleration voltage by ionizing perform physically impurity implantation. 注入された不純物はアニール処理によって活性化される。 Implanted impurities are activated by annealing. この際に、アニール時間が数秒程度以上であると、打ち込まれた不純物が熱によって深く拡散し、その結果接合深さが要求よりも深くなり過ぎて良好なデバイス形成に支障が生じるおそれがある。 At this time, when the annealing time is more than a few seconds, the implanted impurities are diffused deeply by heat, resulting junction depth is likely to hinder too deep into good device formation occurs than required.

そこで、極めて短時間で半導体ウェハーを加熱するアニール技術として、近年フラッシュランプアニール(FLA)が注目されている。 Therefore, the annealing technique for heating a semiconductor wafer in an extremely short time, in recent years flash lamp annealing (FLA) is noted. フラッシュランプアニールは、キセノンフラッシュランプ(以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する)を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、不純物が注入された半導体ウェハーの表面のみを極めて短時間(数ミリセカンド以下)に昇温させる熱処理技術である。 Flash lamp annealing, a xenon flash lamp (hereinafter, simply refers to the xenon flash lamp when the "flash lamp") by irradiating a flash light to the surface of the semiconductor wafer using a semiconductor wafer doped with impurities a heat treatment technique to raise the temperature of only the surface of the very short time (several milliseconds or less). キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。 Radiation spectral distribution of the xenon flash lamp is near infrared region from ultraviolet region wavelength than conventional halogen lamp is short, substantially matches the fundamental absorption band of silicon semiconductor wafers. よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。 Therefore, when irradiating the flash light to the semiconductor wafer from the xenon flash lamp may be transmitted light rapidly raise the temperature of the small semiconductor wafer. また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。 Furthermore, if several milliseconds following a very short time of the flash light irradiation, has also been found that only a possible selective heating near the surface of the semiconductor wafer. このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。 Therefore, if the Atsushi Nobori of the extremely short time due to the xenon flash lamp, without deeply diffusing the impurity, it is possible to perform only impurity activation.

特許文献1には、フラッシュランプアニール装置において、チャンバー本体の外部に配置されたカロリーメータ、チャンバー本体の内部に照射された光をカロリーメータへと導く光導出構造、および、カロリーメータからの出力に基づいて演算を行う演算部を備えた光測定部を設け、フラッシュランプからチャンバー本体内部に照射された光のエネルギーをカロリーメータを用いて測定する技術が開示されている。 Patent Document 1, the flash lamp annealing device, calorimeter disposed outside the chamber body, the light outcoupling structures for guiding the light emitted to the inside of the chamber body to the calorimeter, and the output from the calorimeter based on light measurement unit having an arithmetic unit for performing arithmetic provided a technique for measuring using a calorimeter energy of light irradiated to the chamber body from the flash lamp is disclosed.

特開2005−93750号公報 JP 2005-93750 JP

特許文献1に開示される技術は、1回のフラッシュ光照射の総エネルギーを測定するものであった。 Technique disclosed in Patent Document 1 has been to measure one of the total energy of the flash light irradiation. フラッシュランプは、コンデンサに所定の電圧でチャージされた電荷をランプ電極間で放電させることによって発光する。 Flash lamp emits light by discharging the charged charges at a predetermined voltage to the capacitor between the lamp electrodes. 従って、1回のフラッシュ光照射の総エネルギーは概ねコンデンサの容量とチャージ電圧とによって定まる。 Thus, once the total energy of the flash light irradiation is generally determined by the capacitance of the capacitor and charge voltage.

しかしながら、フラッシュランプ間のバラツキ(例えば、電極間の距離、封入されているガス圧などの個体差)やフラッシュランプの劣化によって、総エネルギーが同じであってもフラッシュランプから照射される光の強度波形は異なることがあった。 However, variations between the flash lamp (e.g., the distance between the electrodes, individual differences, such as encapsulated by that gas pressure) the intensity of the or flash lamp deterioration, the light total energy is emitted from the flash lamp may be the same waveform had to be different. また、フラッシュランプへの通電を制御することによって発光の強度波形を意図的に変化させることも可能である。 It is also possible to the emission intensity waveform intentionally changed by controlling the energization of the flash lamp.

一方、本願発明者等は、不純物の活性化処理、および、イオン打ち込み時に不純物注入層よりもやや深い位置に導入された結晶欠陥の回復処理をフラッシュランプアニールによって行う場合に、フラッシュランプから照射される光の強度波形そのものが処理結果に大きな影響を与えることを見出した。 On the other hand, the present inventors have activation treatment of the impurity, and the recovery process of the introduced crystal defects slightly deeper than the impurity-implanted layer during ion implantation when performed by flash lamp annealing, is irradiated from the flash lamp that the intensity waveform itself of the light has been found that a significant effect on the processing result. すなわち、総エネルギーが同じであったとしてもフラッシュランプから照射される光の強度波形が異なると、処理結果も異なることとなっていたのである。 That is, when the light intensity waveform of the total energy is irradiated from the flash lamp even though the same are different, the processing result is also had become different.

従って、再現性の良い光照射熱処理を行うためには、総エネルギーだけでなく光の強度波形をも同じにすることが要求されるのであるが、特許文献1に開示されるような従来の技術ではフラッシュランプから照射される光の強度波形までをも測定することはできなかった。 Therefore, in order to perform a good reproducibility light irradiation heat treatment, the total energy is than it is required to be the same light intensity waveform as well, conventional as disclosed in Patent Document 1 Technology in was not possible also measuring to light intensity waveform emitted from the flash lamp. また、特許文献1開示の技術にて用いられているカロリーメータは、センサ内部の黒体にて吸収した光のエネルギーを電気信号に変換しているため応答速度が遅く、フラッシュランプの極めて短い照射時間に追随できるものではなかった。 Further, the calorimeter used in Patent Document 1 discloses a technique, the response speed because it is converted into an electrical signal the energy of light absorbed by the black body of the internal sensor, the flash lamp extremely short irradiation It was not able to follow the time.

このため、半導体ウェハーの処理を行うときにチャンバーの内部に照射された光に強度波形が異常であったとしても、照射光の強度波形を計測してその異常を検出することは極めて困難であった。 Therefore, even if the intensity waveform is abnormal in light emitted to the inside of the chamber when performing the processing of semiconductor wafers, to detect the abnormality by measuring the intensity waveform of the illumination light it is extremely difficult It was.

本発明は、上記課題に鑑みてなされたものであり、光の強度波形を計測してフラッシュランプからの光照射の異常を検出することができる熱処理装置および熱処理方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a heat treatment apparatus and a heat treatment method capable of detecting an abnormality of the light emission from the flash lamp to measure the light intensity waveform .

上記課題を解決するため、請求項1の発明は、基板に対して光を照射することによって該基板を加熱する熱処理装置において、基板を収容するチャンバーと、前記チャンバー内にて基板を保持する保持部と、前記保持部に保持された基板に光照射を行うフラッシュランプと、前記フラッシュランプに流れる電流を制御するスイッチング素子と、前記スイッチング素子のゲートに印加する信号の波形を設定する信号設定部と、前記信号設定部にて設定された信号の波形に従って信号を出力して前記スイッチング素子のゲートに印加する信号発生部と、前記フラッシュランプから前記チャンバーの内部に照射された光の強度の時間波形を計測する波形計測部と、前記スイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュラン To solve the above problems, the invention of claim 1 holds in the heat treatment apparatus for heating a substrate by irradiating light to the substrate, a chamber for accommodating a substrate, a substrate in the chamber holding parts and a flash lamp to perform light irradiation to the substrate held by the holding portion, and a switching element for controlling a current flowing through the flash lamp, a signal setting section for setting a waveform of a signal applied to the gate of the switching element When, a signal generator for applying output signals to the gate of the switching element in accordance with the waveform of the set signal by the signal setting unit, the time from the flash lamp intensity of the irradiated light to the interior of said chamber a waveform measuring section that measures a waveform, the flash run signal of a predetermined waveform to the gate of the switching element is applied から正常な光照射が行われたときの光強度の時間波形である基準波形および前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときの光強度の時間波形である処理波形を記憶する波形記憶部と、前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出部と、を備えることを特徴とする。 Light irradiation to a substrate that signal of said predetermined waveform to the gate of the reference waveform and the switching element is a time waveform of the light intensity is processed is applied from the flash lamp when normal light irradiation was performed from the a waveform storage unit for storing the processed waveforms is the time waveform of the light intensity when performed, with the reference waveform and the processing waveform and the abnormality detection unit performs abnormality detection processing by comparing a feature in that it comprises to.

また、請求項2の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする。 Further, the invention of claim 2, in the heat treatment apparatus according to the invention of claim 1, wherein the abnormality detecting unit, the calculated abnormality detection processing a difference between the reference waveform and the processing waveform in a predetermined time range and performing.

また、請求項3の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする。 Further, the invention of claim 3, in the heat treatment apparatus according to the invention of claim 1, wherein the abnormality detection unit compares the integral value of the integration value and the processed waveforms of the reference waveform at a predetermined time range and performing the abnormality detection processing.

また、請求項4の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 4 is the heat treatment apparatus according to the invention of claim 1, wherein the abnormality detecting unit, and to provide fault detection process by comparing the maximum value of the processed waveforms and maximum values ​​of the reference waveform the features.

また、請求項5の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 5 is the heat treatment apparatus according to the invention of claim 1, wherein the abnormality detecting unit, the abnormality detection by comparing the intensity values ​​of the intensity value and the processed waveforms of the reference waveform at a predetermined time processing and performing.

また、請求項6の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする。 Further, an invention according to claim 6, in the heat treatment apparatus according to the invention of claim 1, wherein the abnormality detecting unit, n-th of the reference waveform (n is an integer of 1 or more) of the peak intensity value and the processed waveforms of by comparing the intensity values ​​of the n-th peak and performs abnormality detection processing.

また、請求項7の発明は、請求項1の発明に係る熱処理装置において、前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする。 Further, an invention according to claim 7, in the heat treatment apparatus according to the invention of claim 1, n of the abnormality detecting unit, the time and the processing waveform of the peak of the n-th of the reference waveform (n is an integer of 1 or more) th by comparing the time of the peak and performs abnormality detection processing.

また、請求項8の発明は、請求項2または請求項3の発明に係る熱処理装置において、前記異常検出部は、前記基準波形のピークを含むように前記所定の時間範囲を設定することを特徴とする。 The invention of claim 8, in the heat treatment apparatus according to the invention of claim 2 or claim 3, wherein the abnormality detection unit, characterized in that for setting the predetermined time range to include peaks of said reference waveform to.

また、請求項9の発明は、請求項1から請求項8のいずれかの発明に係る熱処理装置において、前記波形計測部はフォトダイオードを備えることを特徴とする。 The invention of claim 9, in the heat treatment apparatus according to any one of claims 1 to invention of claim 8, wherein the waveform measuring unit is characterized in that it comprises a photodiode.

また、請求項10の発明は、請求項1から請求項9のいずれかの発明に係る熱処理装置において、前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする。 The invention of claim 10, in the heat treatment apparatus according to any one of claims 1 to invention of claim 9, wherein the switching element is characterized by an insulated gate bipolar transistor.

また、請求項11の発明は、フラッシュランプからチャンバー内に保持された基板に対して光を照射することによって該基板を加熱する熱処理方法において、前記フラッシュランプに流れる電流を制御するスイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を基準波形として取得する基準波形取得工程と、前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を処理波形として取得する処理波形取得工程と、前記基準波形と前記処理波形とを比較して異常検出処理を行う異常 The invention of claim 11 is in the heat treatment method of heating a substrate by irradiating light to the substrate held in the chamber from the flash lamp, a gate of the switching element for controlling a current flowing through the flash lamp a reference waveform acquisition step of acquiring a reference waveform time waveform of the intensity of the irradiation light in the interior of the chamber when a signal of a predetermined waveform is performed a normal light irradiation is applied from the flash lamp, processing the time waveform of the intensity of the irradiated light to the interior of the chamber when the signal of the predetermined waveform to gate the light irradiation is performed on a substrate to be processed is applied from the flash lamp of the switching element and processing the waveform acquisition step of acquiring a waveform, abnormal performing abnormality detection processing by comparing the processed waveforms with said reference waveform 出工程と、を備えることを特徴とする。 Characterized in that it comprises a left step.

また、請求項12の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする。 The invention of claim 12, in the heat treatment method according to the invention of claim 11, the abnormality detecting process, abnormality detection processing by calculating the difference between the reference waveform and the processing waveform in a predetermined time range and performing.

また、請求項13の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 13, in the heat treatment method according to the invention of claim 11, wherein the abnormality detecting step compares the integral value of the integration value and the processed waveforms of the reference waveform at a predetermined time range and performing the abnormality detection processing.

また、請求項14の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 14, in the heat treatment method according to the invention of claim 11, wherein the abnormality detecting step, the abnormality detection processing by performing by comparing the maximum value of the processed waveforms and maximum values ​​of the reference waveform the features.

また、請求項15の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 15, in the heat treatment method according to the invention of claim 11, wherein the abnormality detecting step, the abnormality detection by comparing the intensity values ​​of the intensity value and the processed waveforms of the reference waveform at a predetermined time processing and performing.

また、請求項16の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 16, in the heat treatment method according to the invention of claim 11, wherein the abnormality detecting step, the n-th reference waveform (n is an integer of 1 or more) of the processed waveforms and intensities of the peak of by comparing the intensity values ​​of the n-th peak and performs abnormality detection processing.

また、請求項17の発明は、請求項11の発明に係る熱処理方法において、前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする。 The invention of claim 17, in the heat treatment method according to the invention of claim 11, wherein the abnormality detecting step, n of time and the processing waveform of the peak of the n-th of the reference waveform (n is an integer of 1 or more) th by comparing the time of the peak and performs abnormality detection processing.

また、請求項18の発明は、請求項11から請求項17のいずれかの発明に係る熱処理方法において、前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする。 The invention of claim 18, in the heat treatment method according claim 11 in the invention of any one of claims 17, wherein the switching element is characterized by an insulated gate bipolar transistor.

請求項1から請求項10の発明によれば、フラッシュランプから正常な光照射が行われたときの光強度の時間波形である基準波形とフラッシュランプから処理対象となる基板に光照射が行われたときの光強度の時間波形である処理波形とを比較して異常検出処理を行うため、光の強度波形を計測してフラッシュランプからの光照射の異常を検出することができる。 According to claim 1, the invention of claim 10, the light irradiation is performed on a substrate to be processed from the reference waveform and the flash lamp is a time waveform of the light intensity when the normal light irradiation was performed from the flash lamp for comparison to the abnormality detection processing and a processing waveform is a time waveform of the light intensity when the can detect the abnormality of the light emission from the flash lamp to measure the light intensity waveform.

特に、請求項9の発明によれば、波形計測部がフォトダイオードを備えるため、フラッシュランプから光照射時間が短い場合であっても、光の強度波形を確実に計測してフラッシュランプからの光照射の異常を検出することができる。 In particular, according to the invention of claim 9, since the waveform measurement unit comprises a photodiode, even when the flash lamp light irradiation time is short, the light from the flash lamp light intensity waveform reliably measured it is possible to detect the abnormality of the irradiation.

請求項11から請求項18の発明によれば、フラッシュランプから正常な光照射が行われたときにチャンバーの内部に照射された光の強度の時間波形である基準波形とフラッシュランプから処理対象となる基板に光照射が行われたときにチャンバーの内部に照射された光の強度の時間波形である処理波形とを比較して異常検出処理を行うため、光の強度波形を計測してフラッシュランプからの光照射の異常を検出することができる。 According to the invention of claim 18 according to claim 11, the process target from the reference waveform and the flash lamp is a time waveform of the intensity of irradiated light into the chamber when it is made a normal light emitted from the flash lamp made for performing the abnormality detection process by comparing the processed waveform is a time waveform of intensity of irradiated light into the chamber when the light irradiated on the substrate is performed, the flash lamp by measuring the light intensity waveform it is possible to detect the abnormality of the light irradiation from.

本発明に係る熱処理装置の構成を示す縦断面図である。 It is a longitudinal sectional view showing a configuration of a heat treatment apparatus according to the present invention. 図1の熱処理装置のガス路を示す断面図である。 It is a sectional view showing a gas passage of the heat treatment apparatus of FIG. 保持部の構成を示す断面図である。 It is a sectional view showing the configuration of the holding portion. ホットプレートを示す平面図である。 It is a plan view of a hot plate. 図1の熱処理装置の構成を示す縦断面図である。 It is a longitudinal sectional view showing a configuration of a heat treatment apparatus of FIG. フラッシュランプの駆動回路を示す図である。 It is a diagram showing a driving circuit of the flash lamp. 波形計測部の構成を示すブロック図である。 It is a block diagram showing the configuration of a waveform measuring unit. 図1の熱処理装置における処理手順全体の概要を示すフローチャートである。 Is a flowchart showing an outline of the overall processing procedure in the heat treatment apparatus of FIG. 予備加熱が開始されてからの半導体ウェハーの表面温度の変化を示す図である。 Is a diagram showing changes in the surface temperature of the semiconductor wafer from the pre-heating is started. パルス信号の波形の一例を示す図である。 Is a diagram showing an example of a waveform of the pulse signal. フラッシュランプの発光強度の波形の一例を示す図である。 Is a diagram showing an example of a waveform of the emission intensity of the flash lamp. フラッシュランプの発光強度の波形の他の例を示す図である。 It is a diagram showing another example of the waveform of the emission intensity of the flash lamp. フラッシュランプの発光強度の波形の他の例を示す図である。 It is a diagram showing another example of the waveform of the emission intensity of the flash lamp. フラッシュランプの発光強度の波形の他の例を示す図である。 It is a diagram showing another example of the waveform of the emission intensity of the flash lamp. チャンバー内部に照射される光の波形取得手順を示すフローチャートである。 Is a flow chart showing the waveform acquisition procedure of the light emitted inside the chamber. 基準波形と処理波形との比較の一例を説明するための図である。 It is a diagram for explaining an example of comparison between the reference waveform and processing the waveform. 基準波形と処理波形との比較の他の例を説明するための図である。 It is a diagram for explaining another example of the comparison between the reference waveform and processing the waveform. 基準波形と処理波形との比較の他の例を説明するための図である。 It is a diagram for explaining another example of the comparison between the reference waveform and processing the waveform. 基準波形と処理波形との比較の他の例を説明するための図である。 It is a diagram for explaining another example of the comparison between the reference waveform and processing the waveform. 基準波形と処理波形との比較の他の例を説明するための図である。 It is a diagram for explaining another example of the comparison between the reference waveform and processing the waveform. 熱処理装置の構成の他の例を示す縦断面図である。 It is a longitudinal sectional view showing another example of the configuration of a heat treatment apparatus. 熱処理装置の構成の他の例を示す縦断面図である。 It is a longitudinal sectional view showing another example of the configuration of a heat treatment apparatus. 熱処理装置の構成の他の例を示す縦断面図である。 It is a longitudinal sectional view showing another example of the configuration of a heat treatment apparatus.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, with reference to the drawings, embodiments of the present invention will be described in detail.

<1. <1. 熱処理装置の構成> The configuration of the heat treatment apparatus>
<1−1. <1-1. 全体概略構成> Overall schematic configuration>
まず、本発明に係る熱処理装置の全体概略構成について説明する。 First, a description will be given of the overall schematic configuration of a heat treatment apparatus according to the present invention. 図1は、本発明に係る熱処理装置1の構成を示す縦断面図である。 Figure 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus 1 according to the present invention. 熱処理装置1は基板として略円形の半導体ウェハーWに光を照射してその半導体ウェハーWを加熱するランプアニール装置である。 Thermal processing apparatus 1 is a lamp annealing apparatus to heat the semiconductor wafer W is irradiated with light in a substantially circular semiconductor wafer W as a substrate.

熱処理装置1は、半導体ウェハーWを収容する略円筒形状のチャンバー6と、複数のフラッシュランプFLを内蔵するランプハウス5と、を備える。 Heat treatment apparatus 1 includes a chamber 6 in a substantially cylindrical shape for accommodating the semiconductor wafer W, a lamp house 5 which incorporates a plurality of flash lamps FL, a. また、熱処理装置1は、チャンバー6およびランプハウス5に設けられた各動作機構を制御して半導体ウェハーWの熱処理を実行させるメインコントローラ3を備える。 The heat treatment apparatus 1 includes a main controller 3 for executing the heat treatment of the semiconductor wafer W by controlling the respective operation mechanism provided in the chamber 6 and the lamp house 5.

チャンバー6は、ランプハウス5の下方に設けられており、略円筒状の内壁を有するチャンバー側部63、および、チャンバー側部63の下部を覆うチャンバー底部62によって構成される。 Chamber 6 is provided below the lamp house 5, chamber side portion 63 having a substantially cylindrical inner wall and, constituted by a chamber bottom portion 62 which covers the lower portion of the chamber side portion 63. また、チャンバー側部63およびチャンバー底部62によって囲まれる空間が熱処理空間65として規定される。 Also, a space surrounded by the chamber side portion 63 and the chamber bottom 62 is defined as a heat treatment space 65. 熱処理空間65の上方は上部開口60とされており、上部開口60にはチャンバー窓61が装着されて閉塞されている。 Above the heat treatment space 65 is the upper opening 60, the chamber window 61 is closed is attached to the upper opening 60.

チャンバー6の天井部を構成するチャンバー窓61は、石英により形成された円板形状部材であり、ランプハウス5から出射された光を熱処理空間65に透過する。 Chamber window 61 which constitutes the ceiling of the chamber 6 is a disk-shaped member made of quartz and transmits light emitted from the lamp house 5 to the heat treatment space 65. チャンバー6の本体を構成するチャンバー底部62およびチャンバー側部63は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部63の内側面の上部のリング631は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム(Al)合金等で形成されている。 Chamber bottom portion 62 and the chamber side portion 63 constituting the body of the chamber 6, for example, is formed by a metal material excellent in strength and heat resistance such as stainless steel, the top of the ring of the inner surface of the chamber side portion 63 631 is formed of aluminum (Al) alloy or the like to degradation by light irradiation has an excellent durability of stainless steel.

また、熱処理空間65の気密性を維持するために、チャンバー窓61とチャンバー側部63とはOリングによってシールされている。 Further, in order to maintain the airtightness of the heat treatment space 65, it is sealed by the O-ring and the chamber window 61 and the chamber side portion 63. すなわち、チャンバー窓61の下面周縁部とチャンバー側部63との間にOリングを挟み込むとともに、クランプリング90をチャンバー窓61の上面周縁部に当接させ、そのクランプリング90をチャンバー側部63にネジ止めすることによって、チャンバー窓61をOリングに押し付けている。 That is, the sandwich an O-ring between the lower surface peripheral edge and the chamber side portion 63 of the chamber window 61, a clamp ring 90 is brought into contact with the top rim portion of the chamber window 61, the clamp ring 90 to the chamber side portion 63 by screwing, it is pressed against the chamber window 61 in O-ring.

チャンバー底部62には、保持部7を貫通して半導体ウェハーWをその下面(ランプハウス5からの光が照射される側とは反対側の面)から支持するための複数(本実施の形態では3本)の支持ピン70が立設されている。 The chamber bottom portion 62, a plurality of which supports from the lower surface of the semiconductor wafer W through the holding portion 7 (the side opposite to the side where the light is irradiated from the lamp house 5) (in this embodiment support pins 70 of the three) is erected. 支持ピン70は、例えば石英により形成されており、チャンバー6の外部から固定されているため、容易に取り替えることができる。 Support pins 70 are made of, for example, quartz, because it is fixed from the outside of the chamber 6 can be easily replaced.

チャンバー側部63は、半導体ウェハーWの搬入および搬出を行うための搬送開口部66を有し、搬送開口部66は、軸662を中心に回動するゲートバルブ185により開閉可能とされる。 Chamber side portion 63 has a transport opening 66 for performing loading and unloading of the semiconductor wafer W, the transport opening 66 is openable and closable by a gate valve 185 which rotates about an axis 662. チャンバー側部63における搬送開口部66とは反対側の部位には熱処理空間65に処理ガス(例えば、窒素(N )ガスやヘリウム(He)ガス、アルゴン(Ar)ガス等の不活性ガス、あるいは、酸素(O )ガス等)を導入する導入路81が形成され、その一端は弁82を介して図示省略の給気機構に接続され、他端はチャンバー側部63の内部に形成されるガス導入バッファ83に接続される。 Process gas into the heat treatment space 65 to the site opposite to the transport opening 66 in the chamber side portion 63 (e.g., nitrogen (N 2) gas, helium (He) gas, argon (Ar) inert gas such as a gas, Alternatively, the oxygen (O 2) introduction path 81 for introducing the gas or the like) is formed, one end of which is connected to the air supply mechanism (not shown) through a valve 82, the other end is formed inside the chamber side portion 63 that is connected to the gas inlet buffer 83. また、搬送開口部66には熱処理空間65内の気体を排出する排出路86が形成され、弁87を介して図示省略の排気機構に接続される。 Further, the transport opening 66 is formed discharge passage 86 for discharging the gas in the heat treatment space 65, is connected to an exhaust mechanism (not shown) through a valve 87.

図2は、チャンバー6をガス導入バッファ83の位置にて水平面で切断した断面図である。 Figure 2 is a cross-sectional view taken along a horizontal plane of the chamber 6 at the position of the gas introduction buffer 83. 図2に示すように、ガス導入バッファ83は、図1に示す搬送開口部66の反対側においてチャンバー側部63の内周の約1/3に亘って形成されており、導入路81を介してガス導入バッファ83に導かれた処理ガスは、複数のガス供給孔84から熱処理空間65内へと供給される。 As shown in FIG. 2, the gas inlet buffer 83 is formed for approximately one-third of the inner periphery of the chamber side portion 63 on the opposite side of the transport opening 66 shown in FIG. 1, via the introduction path 81 process gas guided into the gas introduction buffer 83 Te is supplied to the heat treatment space 65 in a plurality of gas supply holes 84.

また、熱処理装置1は、チャンバー6の内部において半導体ウェハーWを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーWの予備加熱を行う略円板状の保持部7と、保持部7をチャンバー6の底面であるチャンバー底部62に対して昇降させる保持部昇降機構4と、を備える。 The heat treatment apparatus 1 includes a substantially disc-shaped holder 7 for preheating of the semiconductor wafer W to the holding before the light irradiation while keeping the semiconductor wafer W in a horizontal position in the chamber 6, the holding portion 7 comprises a holder elevating mechanism 4 for raising and lowering relative to the chamber bottom 62 is a bottom of the chamber 6. 図1に示す保持部昇降機構4は、略円筒状のシャフト41、移動板42、ガイド部材43(本実施の形態ではシャフト41の周りに3本配置される)、固定板44、ボールネジ45、ナット46およびモータ40を有する。 Holder elevating mechanism 4 shown in FIG. 1, a substantially cylindrical shaft 41, the moving plate 42, guide members 43 (in this embodiment are arranged three around the shaft 41), the fixed plate 44, a ball screw 45, having a nut 46 and a motor 40. チャンバー6の下部であるチャンバー底部62には保持部7よりも小さい直径を有する略円形の下部開口64が形成されており、ステンレススチール製のシャフト41は、下部開口64を挿通して、保持部7(厳密には保持部7のホットプレート71)の下面に接続されて保持部7を支持する。 The chamber bottom portion 62, which is the lower part of the chamber 6 is formed with a substantially circular bottom opening 64 having a smaller diameter than the holding portion 7, a stainless steel shaft 41 is inserted through the lower opening 64, the holding portion 7 (strictly speaking, a hot plate 71 of the holder 7) to support the holder 7 is connected to the lower surface of the.

移動板42にはボールネジ45と螺合するナット46が固定されている。 The moving plate 42 is a nut 46 screwed with the ball screw 45 is fixed. また、移動板42は、チャンバー底部62に固定されて下方へと伸びるガイド部材43により摺動自在に案内されて上下方向に移動可能とされる。 The movable plate 42 is movable in the vertical direction is slidably guided by a guide member 43 extending downward is fixed to the chamber bottom portion 62. また、移動板42は、シャフト41を介して保持部7に連結される。 The movable plate 42 is coupled to the holder 7 through the shaft 41.

モータ40は、ガイド部材43の下端部に取り付けられる固定板44に設置され、タイミングベルト401を介してボールネジ45に接続される。 Motor 40 is installed on the fixed plate 44 attached to the lower end of the guide member 43, is connected to the ball screw 45 via a timing belt 401. 保持部昇降機構4により保持部7が昇降する際には、駆動部であるモータ40がメインコントローラ3の制御によりボールネジ45を回転し、ナット46が固定された移動板42がガイド部材43に沿って鉛直方向に移動する。 When lifting the holder 7 by the holding part moving mechanism 4, motor 40 is a drive unit to rotate the ball screw 45 under the control of the main controller 3, the movable plate 42 the nut 46 is fixed along the guide member 43 Te to move in the vertical direction. この結果、移動板42に固定されたシャフト41が鉛直方向に沿って移動し、シャフト41に接続された保持部7が図1に示す半導体ウェハーWの受渡位置と図5に示す半導体ウェハーWの処理位置との間で滑らかに昇降する。 As a result, the shaft 41 fixed to the moving plate 42 is moved in the vertical direction, the holding unit 7 connected to the shaft 41 of the semiconductor wafer W shown in delivery position and 5 of the semiconductor wafer W shown in FIG. 1 smoothly lift between a processing position.

移動板42の上面には略半円筒状(円筒を長手方向に沿って半分に切断した形状)のメカストッパ451がボールネジ45に沿うように立設されており、仮に何らかの異常により移動板42が所定の上昇限界を超えて上昇しようとしても、メカストッパ451の上端がボールネジ45の端部に設けられた端板452に突き当たることによって移動板42の異常上昇が防止される。 And mechanical stopper 451 of the upper surface is substantially semi-cylindrical shape of the movable plate 42 (the shape cut in half along the cylinder in the longitudinal direction) are erected along the ball screw 45, if the moving plate 42 is given by some abnormality trying rise above the raising limit also, abnormal rise of the moving plate 42 is prevented by the upper end of the mechanical stopper 451 abuts against the end plate 452 provided at an end portion of the ball screw 45. これにより、保持部7がチャンバー窓61の下方の所定位置以上に上昇することはなく、保持部7とチャンバー窓61との衝突が防止される。 Accordingly, the holding portion 7 never rises above a predetermined position below the chamber window 61, collision between the holding portion 7 and the chamber window 61 is prevented.

また、保持部昇降機構4は、チャンバー6の内部のメンテナンスを行う際に保持部7を手動にて昇降させる手動昇降部49を有する。 The holding part moving mechanism 4 has a manual lifting unit 49 for raising and lowering the holder 7 manually in maintenance of the chamber 6. 手動昇降部49はハンドル491および回転軸492を有し、ハンドル491を介して回転軸492を回転することにより、タイミングベルト495を介して回転軸492に接続されるボールネジ45を回転して保持部7の昇降を行うことができる。 Manual lifting unit 49 has a handle 491 and the rotary shaft 492, by rotating the rotary shaft 492 through the handle 491, the holding unit to rotate the ball screw 45 connected to the rotary shaft 492 through a timing belt 495 it is possible to perform the 7 lifting of.

チャンバー底部62の下側には、シャフト41の周囲を囲み下方へと伸びる伸縮自在のベローズ47が設けられ、その上端はチャンバー底部62の下面に接続される。 Below the chamber bottom portion 62, telescopic bellows 47 extending downwardly surrounds the shaft 41 is provided at its upper end is connected to the lower surface of the chamber bottom 62. 一方、ベローズ47の下端はベローズ下端板471に取り付けられている。 On the other hand, the lower end of the bellows 47 is attached to the bellows bottom plate 471. べローズ下端板471は、鍔状部材411によってシャフト41にネジ止めされて取り付けられている。 Bellows lower end plate 471 is mounted is screwed to the shaft 41 by a flanged member 411. 保持部昇降機構4により保持部7がチャンバー底部62に対して上昇する際にはベローズ47が収縮され、下降する際にはべローズ47が伸張される。 Holder 7 by the holding unit elevation mechanism 4 is in the raised relative to the chamber bottom 62 is a bellows 47 contracts, bellows 47 is stretched in the time of falling. そして、保持部7が昇降する際にも、ベローズ47が伸縮することによって熱処理空間65内の気密状態が維持される。 Then, even when the holding part 7 is moved up and down, the airtight state in the heat treatment space 65 is maintained by the bellows 47 expands and contracts.

図3は、保持部7の構成を示す断面図である。 Figure 3 is a cross-sectional view showing a configuration of a holding part 7. 保持部7は、半導体ウェハーWを予備加熱(いわゆるアシスト加熱)するホットプレート(加熱プレート)71、および、ホットプレート71の上面(保持部7が半導体ウェハーWを保持する側の面)に設置されるサセプタ72を有する。 Holding unit 7, a hot plate (heating plate) 71 for the semiconductor wafer W preheating (assist-heating) and, disposed on the upper surface of the hot plate 71 (surface on the side where the holding part 7 for holding a semiconductor wafer W) having a susceptor 72 that. 保持部7の下面には、既述のように保持部7を昇降するシャフト41が接続される。 The lower surface of the holding portion 7, the shaft 41 for lifting the holding portion 7 as described above are connected. サセプタ72は石英(あるいは、窒化アルミニウム(AIN)等であってもよい)により形成され、その上面には半導体ウェハーWの位置ずれを防止するピン75が設けられる。 The susceptor 72 of quartz (or aluminum nitride (AIN) may be a or the like) is formed by a pin 75 to prevent positional displacement of the semiconductor wafer W is provided on its upper surface. サセプタ72は、その下面をホットプレート71の上面に面接触させてホットプレート71上に設置される。 The susceptor 72 is installed the lower surface faces the contacted to the upper surface of the hot plate 71 on the hot plate 71. これにより、サセプタ72は、ホットプレート71からの熱エネルギーを拡散してサセプタ72上面に載置された半導体ウェハーWに伝達するとともに、メンテナンス時にはホットプレート71から取り外して洗浄可能とされる。 Thus, the susceptor 72 is configured to transmit to the semiconductor wafer W of thermal energy is placed on the susceptor 72 upper surface by diffusion from the hot plate 71, it is cleanable removed from the hot plate 71 during maintenance.

ホットプレート71は、ステンレススチール製の上部プレート73および下部プレート74にて構成される。 Hot plate 71, both made of stainless steel upper plate 73 and lower plate 74. 上部プレート73と下部プレート74との間には、ホットプレート71を加熱するニクロム線等の抵抗加熱線76が配設され、導電性のニッケル(Ni)ロウが充填されて封止されている。 Between the upper plate 73 and lower plate 74, the resistance heating wire 76 such as a nichrome wire to heat a hot plate 71 is arranged, electrically conductive nickel (Ni) wax is sealed is filled. また、上部プレート73および下部プレート74の端部はロウ付けにより接着されている。 The end portion of the upper plate 73 and lower plate 74 are bonded by brazing.

図4は、ホットプレート71を示す平面図である。 Figure 4 is a plan view showing a hot plate 71. 図4に示すように、ホットプレート71は、保持される半導体ウェハーWと対向する領域の中央部に同心円状に配置される円板状のゾーン711および円環状のゾーン712、並びに、ゾーン712の周囲の略円環状の領域を周方向に4等分割した4つのゾーン713〜716を備え、各ゾーン間には若干の間隙が形成されている。 As shown in FIG. 4, the hot plate 71 is disk-shaped zones 711 and an annular zone 712 is concentrically arranged in the central portion of the semiconductor wafer W facing the area to be retained, as well, the zone 712 It comprises four zones 713-716 divided 4 like a substantially annular region in the circumferential direction of the surrounding, between each zone is slight gap formed. また、ホットプレート71には、支持ピン70が挿通される3つの貫通孔77が、ゾーン711とゾーン712との隙間の周上に120°毎に設けられる。 Further, the hot plate 71, three through holes 77 which support pin 70 is inserted, is provided for each 120 ° on the circumference of the gap between the zones 711 and the zone 712.

6つのゾーン711〜716のそれぞれには、相互に独立した抵抗加熱線76が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。 Each of the six zones 711 to 716, is disposed so as mutually independent resistance heating wire 76 circulates and the heater is formed separately, each zone individually by a heater built in each zone It is heated. 保持部7に保持された半導体ウェハーWは、6つのゾーン711〜716に内蔵されたヒータにより加熱される。 The semiconductor wafer W held by the holder 7 is heated by a built-in heater into six zones 711 to 716. また、ゾーン711〜716のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ710が設けられている。 Further, each of zones 711 to 716, a sensor 710 for measuring the temperature of each zone using a thermocouple is provided. 各センサ710は略円筒状のシャフト41の内部を通りメインコントローラ3に接続される。 Each sensor 710 is connected to the interior of the substantially cylindrical shaft 41 as a main controller 3.

ホットプレート71が加熱される際には、センサ710により計測される6つのゾーン711〜716のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線76への電力供給量がメインコントローラ3により制御される。 When the hot plate 71 is heated, so that each of temperatures of six zones 711 to 716 measured by the sensor 710 becomes a predetermined temperature set in advance, the resistance heating wire disposed in each zone power supply to 76 is controlled by the main controller 3. メインコントローラ3による各ゾーンの温度制御はPID(Proportional,Integral,Derivative)制御により行われる。 Temperature control of each zone by the main controller 3 PID (Proportional, Integral, Derivative) are performed by the control. ホットプレート71では、半導体ウェハーWの熱処理(複数の半導体ウェハーWを連続的に処理する場合は、全ての半導体ウェハーWの熱処理)が終了するまでゾーン711〜716のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線76への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。 In the hot plate 71, the heat treatment of the semiconductor wafer W (the case of continuously processing a plurality of semiconductor wafer W, a heat treatment of all of the semiconductor wafer W) each temperature continuously measured in zones 711 to 716 until ends is, is the power supply amount is controlled individually to the resistive heating wire 76 disposed in each zone, i.e., the temperature is the set temperature of each zone temperature is individually controlled heaters incorporated in each zone It is maintained. なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。 The setting temperature of each zone is possible to change only the offset value set individually from a reference temperature.

6つのゾーン711〜716にそれぞれ配設される抵抗加熱線76は、シャフト41の内部を通る電力線を介して電力供給源(図示省略)に接続されている。 Resistance heating wire 76 which is respectively arranged in six zones 711 to 716 is connected to a power supply source (not shown) via a power line passing through the interior of shaft 41. 電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア(マグネシウム酸化物)等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。 In the middle path from the power supply to each zone, the power line from the power supply source is arranged so as to be electrically insulated from each other inside a stainless steel tube filled with insulation magnesia (magnesium oxide), etc. that. なお、シャフト41の内部は大気開放されている。 Incidentally, the interior of the shaft 41 is open to the atmosphere.

次に、ランプハウス5は、チャンバー6内の保持部7の上方に設けられている。 Next, the lamp house 5 is provided above the holding portion 7 of the chamber 6. ランプハウス5は、筐体51の内側に、複数本(本実施形態では30本)のキセノンフラッシュランプFLからなる光源と、その光源の上方を覆うように設けられたリフレクタ52と、を備えて構成される。 Lamp house 5, the inside of the housing 51, and includes a light source comprising a xenon flash lamp FL of a plurality of (30 in the present embodiment), a reflector 52 provided so as to cover above the light source, the constructed. また、ランプハウス5の筐体51の底部にはランプ光放射窓53が装着されている。 Further, the bottom portion of the housing 51 of the lamp house 5 lamp light radiation window 53 is mounted. ランプハウス5の床部を構成するランプ光放射窓53は、石英により形成された板状部材である。 Lamp light radiation window 53 which constitutes the floor of the lamp house 5 is a plate-like member made of quartz. ランプハウス5がチャンバー6の上方に設置されることにより、ランプ光放射窓53がチャンバー窓61と相対向することとなる。 Lamp house 5 by being placed above the chamber 6, the lamp light radiation window 53 is that which faces the chamber window 61. ランプハウス5は、チャンバー6内にて保持部7に保持される半導体ウェハーWにランプ光放射窓53およびチャンバー窓61を介してフラッシュランプFLから光を照射することにより半導体ウェハーWを加熱する。 Lamp house 5, heating the semiconductor wafer W by irradiating the light from the flash lamp FL through the lamp light radiation window 53 and the chamber window 61 on the semiconductor wafer W held by the holding part 7 at the chamber 6.

複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部7に保持される半導体ウェハーWの主面に沿って(つまり水平方向に沿って)互いに平行となるように平面状に配列されている。 The plurality of flash lamps FL, respectively a rod-shaped lamp having the elongated cylindrical along the main surface of the semiconductor wafer W, each of the longitudinal direction are held by the holder 7 (i.e. along the horizontal direction) It is arranged in a plane in parallel to each other. よって、フラッシュランプFLの配列によって形成される平面も水平面である。 Thus, the plane formed by the arrangement of the flash lamp FL is also a horizontal plane.

また、リフレクタ52は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。 Further, the reflector 52 is provided so as to cover their entirety above the plurality of flash lamps FL. リフレクタ52の基本的な機能は、複数のフラッシュランプFLから出射された光を保持部7の側に反射するというものである。 The basic function of the reflector 52 is to reflect on the side of the holding portion 7 a light emitted from the plurality of flash lamps FL. リフレクタ52はアルミニウム合金板にて形成されており、その表面(フラッシュランプFLに臨む側の面)はブラスト処理により粗面化加工が施されて梨地模様を呈する。 Reflector 52 is formed of aluminum alloy plate, the surface (the surface facing the flash lamp FL) exhibits a satin finish surface roughening processing is given by blast processing. このような粗面化加工を施しているのは、リフレクタ52の表面が完全な鏡面であると、複数のフラッシュランプFLからの反射光の強度に規則パターンが生じて半導体ウェハーWの表面温度分布の均一性が低下するためである。 What subjecting such a roughening processing, the surface of the reflector 52 is a complete mirror surface temperature distribution of the semiconductor wafer W occurs is regular pattern on the intensity of the reflected light from the plurality of flash lamps FL This is because the uniformity is deteriorated.

また、メインコントローラ3は、熱処理装置1に設けられた上記の種々の動作機構を制御する。 The main controller 3 controls the various operating mechanisms of the provided in the heat treatment apparatus 1. メインコントローラ3のハードウェアとしての構成は一般的なコンピュータと同様である。 Configuration of hardware of the main controller 3 is similar to a general computer. すなわち、メインコントローラ3は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えている。 That is, the main controller 3, CPU for performing various computations, the stored ROM is a read-only memory for storing a basic program, a RAM and control software and data is a readable and writable memory for storing various information It is equipped with a magnetic disk to place.

上記の構成以外にも熱処理装置1は、半導体ウェハーWの熱処理時にフラッシュランプFLおよびホットプレート71から発生する熱エネルギーによるチャンバー6およびランプハウス5の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。 Thermal processing apparatus 1 in addition to the above configuration, in order to prevent excessive temperature rise of the chamber 6 and the lamp house 5 by thermal energy generated from the flash lamp FL and the hot plate 71 during the heat treatment of the semiconductor wafer W, various cooling It has a structure of. 例えば、チャンバー6のチャンバー側部63およびチャンバー底部62には水冷管(図示省略)が設けられている。 For example, the cooling water pipe (not shown) is provided in the chamber side portion 63 and the chamber bottom 62 of the chamber 6. また、ランプハウス5は、内部に気体流を形成して排熱するための気体供給管55および排気管56が設けられて空冷構造とされている(図1参照)。 Further, the lamp house 5, the gas supply pipe 55 and an exhaust pipe 56 for discharging heat to form a gas flow is air-cooled structure provided inside (see FIG. 1). また、チャンバー窓61とランプ光放射窓53との間隙にも空気が供給され、ランプハウス5およびチャンバー窓61を冷却する。 Further, air is supplied to the gap between the chamber window 61 and the lamp light radiation window 53 to cool the lamp house 5 and the chamber window 61.

<1−2. <1-2. ランプ駆動回路> Lamp drive circuit>
図6は、フラッシュランプFLの駆動回路を示す図である。 Figure 6 is a diagram showing a driving circuit of the flash lamp FL. 同図に示すように、コンデンサ93と、コイル94と、フラッシュランプFLと、スイッチング素子96とが直列に接続されている。 As shown in the figure, a capacitor 93, a coil 94, a flash lamp FL, and a switching element 96 are connected in series. また、図6に示すように、メインコントローラ3は、パルス発生器31およびパルス設定部32を備えるとともに、入力部33に接続されている。 Further, as shown in FIG. 6, the main controller 3 is provided with a pulse generator 31 and the pulse setting unit 32, is coupled to the input section 33. 入力部33としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。 The input unit 33 may be employed keyboard, mouse, various known input devices such as a touch panel. 入力部33からの入力内容に基づいてパルス設定部32がパルス信号の波形を設定し、その波形に従ってパルス発生器31がパルス信号を発生する。 Pulse setting unit 32 sets the waveform of the pulse signal based on the input content from the input unit 33, the pulse generator 31 generates a pulse signal in accordance with the waveform.

フラッシュランプFLは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管(放電管)92と、該ガラス管92の外周面上に付設されたトリガー電極91とを備える。 Flash lamp FL includes a glass tube (discharge tubes) 92 a rod-shaped anode and cathode are disposed at both ends xenon gas sealed therein, a trigger electrode is attached on the outer peripheral surface of the glass tube 92 and a 91. コンデンサ93には、電源ユニット95によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。 The capacitor 93, a predetermined voltage is applied by the power supply unit 95, charges corresponding to the applied voltage is charged. また、トリガー電極91にはトリガー回路97から電圧を印加することができる。 Further, the trigger electrode 91 can be applied a voltage from the trigger circuit 97. トリガー回路97がトリガー電極91に電圧を印加するタイミングはメインコントローラ3によって制御される。 Timing the trigger circuit 97 applies a voltage to the trigger electrode 91 is controlled by the main controller 3.

本実施の形態では、スイッチング素子96として絶縁ゲートバイポーラトランジスタ(IGBT;Insulated gate bipolar transistor)を用いている。 In this embodiment, an insulated gate bipolar transistor as the switching element 96; is used (IGBT Insulated gate bipolar transistor). IGBTは、ゲート部にMOSFET(Metal Oxide Semiconductor Field effect transistor)を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。 IGBT is a bipolar transistor incorporating a MOSFET (Metal Oxide Semiconductor Field effect transistor) to the gate portion, a switching element suitable for handling high power. スイッチング素子96のゲートにはメインコントローラ3のパルス発生器31からパルス信号が印加される。 To the gate of the switching element 96 is a pulse signal is applied from the pulse generator 31 of the main controller 3.

コンデンサ93が充電された状態でスイッチング素子96のゲートにパルスが出力されてガラス管92の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管92内に電気は流れない。 Capacitor 93 is output pulse to the gate of the switching element 96 in a state of being charged as a high voltage across the electrodes of the glass tube 92 is applied, since the xenon gas in an electrical insulator, typically electricity does not flow into the glass tube 92 in the state. しかしながら、トリガー回路97がトリガー電極91に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管92内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。 However, current flows instantaneously in the glass tube 92 by the discharge across the electrodes when the trigger circuit 97 destroyed the insulation by applying a voltage to the trigger electrode 91, by the excitation of xenon atoms or molecules at that time light is emitted.

<1−3. <1-3. 波形計測機構> Waveform measurement mechanism>
図1、図5に示すように、本実施形態の熱処理装置1は、石英プローブ18および波形計測部20を備える。 Figure 1, as shown in FIG. 5, the heat treatment apparatus 1 of this embodiment includes a quartz probe 18 and a waveform measuring section 20. 石英プローブ18は、石英製の導光ロッドであり、チャンバー底部62に立設されている。 Quartz probe 18 is a quartz light guide rod, it is erected in the chamber bottom portion 62. 図5に示すように、石英プローブ18の先端の高さ位置は処理位置に保持される半導体ウェハーWの高さ位置と同じであることが好ましい。 As shown in FIG. 5, it is preferable that the height position of the tip of the quartz probe 18 is the same as the height position of the semiconductor wafer W held in the processing position. また、石英プローブ18の基端はチャンバー底部62を貫通してチャンバー6の外部に面している。 Further, the proximal end of the quartz probe 18 faces the outside of the chamber 6 through the chamber bottom portion 62.

石英プローブ18の基端は光ファイバー17を介して波形計測部20と接続されている。 The proximal end of the quartz probe 18 is connected to the waveform measurement unit 20 via the optical fiber 17. 図7は、波形計測部20の構成を示すブロック図である。 Figure 7 is a block diagram showing the configuration of a waveform measuring section 20. 波形計測部20は、フォトダイオード21、電流電圧変換回路22、増幅回路23、高速A/Dコンバータ24およびワンチップマイコン25を備える。 Waveform measurement unit 20 includes a photodiode 21, a current-voltage conversion circuit 22, the amplifier circuit 23, high-speed A / D converter 24 and the one-chip microcomputer 25. フォトダイオード21は、光起電力効果によって受光した光の強度に応じた光電流を発生する。 Photodiode 21 generates a photocurrent corresponding to the intensity of the received light by the photovoltaic effect. フォトダイオード21は応答時間が極めて短いという特性を有する。 Photodiode 21 has the property of very short response time. フォトダイオード21が検出する光の波長域は使用する材料によって異なるが、シリコンのフォトダイオード21であれば可視光から赤外光を検出することができ、フラッシュランプFLからの光を検出するのに好適である。 Wavelength range of the light photodiode 21 detects varies depending on the material used, if the silicon photodiode 21 can detect the infrared light from the visible light, to detect the light from the flash lamp FL it is preferred. 電流電圧変換回路22は、フォトダイオード21にて発生した微弱な電流を取り扱いの容易な電圧の信号に変換する回路である。 Current-voltage conversion circuit 22 is a circuit which converts the weak current generated in the photodiode 21 to the signal easy voltage handling. 電流電圧変換回路22は、例えばオペアンプを用いて構成することができる。 Current-voltage conversion circuit 22 can be configured using, for example, an operational amplifier.

増幅回路23は、電流電圧変換回路22から出力された電圧信号を増幅して高速A/Dコンバータ24に出力する。 Amplifier circuit 23 outputs the high-speed A / D converter 24 amplifies the voltage signal output from the current-voltage conversion circuit 22. 高速A/Dコンバータ24は、増幅回路23によって増幅された電圧信号をデジタル信号に変換する。 Fast A / D converter 24 converts the voltage signal amplified by the amplifier circuit 23 into a digital signal. ワンチップマイコン25は、マイクロコンピュータの一種であり、1つのICチップ上にCPU、メモリ、タイマなどを搭載した処理装置である。 One-chip microcomputer 25 is a kind of microcomputer, a processing device mounted CPU, memory, timer and the like on a single IC chip. ワンチップマイコン25は、汎用処理を行うことはできないが、特定の処理を高速で行うことができる。 One-chip microcomputer 25, it is not possible to perform general-purpose processing, it is possible to perform specific processing with high speed. 本実施形態のワンチップマイコン25は、高速A/Dコンバータ24から出力されたデジタル信号を所定間隔でサンプリングしてチップ内のメモリに順次格納する。 One-chip microcomputer 25 of this embodiment sequentially stored in the memory of the chip by sampling the digital signal output from the high-speed A / D converter 24 at predetermined intervals. ワンチップマイコン25のサンプリング間隔は適宜設定することが可能であるが、最短2マイクロセカンド(μ秒)とすることができる。 Sampling interval of the one-chip microcomputer 25 it is possible to appropriately set, may be a minimum 2 microseconds (mu s).

波形計測部20のワンチップマイコン25はメインコントローラ3と通信回線を介して接続されている。 One-chip microcomputer 25 of the waveform measuring section 20 is connected via a communication line with the main controller 3. メインコントローラ3は、上述の通り、一般的なコンピュータと同様の構成を備える。 The main controller 3 has a structure similar to that as described above, a common computer. 通常、メインコントローラ3は、汎用処理を行うことが可能であるものの、ワンチップマイコン25ほど短時間間隔でサンプリングを行うことはできない。 Usually, the main controller 3, although it is possible to perform general-purpose processing, it is impossible to perform sampling in a short time interval as one-chip microcomputer 25. ワンチップマイコン25によってチップ内メモリに格納されたデジタルデータはメインコントローラ3に転送されて波形記憶部35に記憶される。 Digital data stored in the chip memory by the one-chip microcomputer 25 is stored is transferred to the main controller 3 to the waveform storage unit 35. 波形記憶部35は、メインコントローラ3のメモリや磁気ディスクなどの記憶媒体によって構成される。 Waveform storage unit 35 is constituted by a storage medium such as the main controller 3 memory or a magnetic disk. また、メインコントローラ3は、異常検出部37を備える。 The main controller 3 includes an abnormality detection unit 37. 異常検出部37は、メインコントローラ3のCPUが所定の処理用ソフトウェアを実行することによって実現される処理部であり、その処理内容についてはさらに後述する。 Abnormality detecting unit 37 is a processing unit that main controller 3 of the CPU is realized by executing a predetermined processing software, it will be further described later processing contents thereof. なお、ワンチップマイコン25とメインコントローラ3とを接続する通信回線は、シリアル通信であっても良いし、パラレル通信であっても良い。 The communication line for connecting the one-chip microcomputer 25 and the main controller 3 may be a serial communication, it may be a parallel communication.

<2. <2. 熱処理装置の動作> The operation of the heat treatment apparatus>
<2−1. <2-1. 熱処理装置における処理手順全体の概要> Overview of the entire processing procedure in the heat treatment apparatus>
次に、上記の構成を有する熱処理装置1の動作について説明する。 Next, the operation of the thermal processing apparatus 1 having the above configuration. 図8は、熱処理装置1における処理手順全体の概要を示すフローチャートである。 Figure 8 is a flowchart showing an outline of the overall processing procedure in the heat treatment apparatus 1.

まず、処理対象となる半導体ウェハーWの処理に先立って、ランプハウス5のフラッシュランプFLから正常な光照射が行われたときに、チャンバー6の内部に照射された光の強度の時間波形(時間プロファイル)を基準波形として取得する(ステップS1)。 First, prior to the processing of the semiconductor wafer W to be processed, the ramp from the flash lamp FL House 5 when normal light irradiation is performed, the time waveform of the intensity of irradiated light into the chamber 6 (time It acquires profile) as a reference waveform (step S1). すなわち、「基準波形」は、フラッシュランプFLから正常な光照射が行われたときのチャンバー6内部における光の強度波形であり、ステップS6での異常検出処理における基準となる強度波形である。 That is, the "reference waveform" is a light intensity waveform inside the chamber 6 when made a normal light irradiated from the flash lamp FL, the intensity waveform as a reference in the abnormality detecting process in step S6. 基準波形の取得は、チャンバー6にダミーウェハーなどが存在する状態でフラッシュランプFLから光を照射して行うようにしても良いし、ウェハーが存在しない状態でフラッシュランプFLから光を照射して行うようにしても良い。 Acquiring reference waveform, to a state where there is such a dummy wafer in the chamber 6 may be performed by irradiating light from the flash lamp FL, performed by irradiating light from the flash lamp FL in the state where wafer does not exist it may be so. ステップS1にて取得された基準波形は最終的にはメインコントローラ3の波形記憶部35に記憶される(ステップS2)。 Reference waveform acquired in step S1 is eventually stored in the waveform storage unit 35 of the main controller 3 (step S2). なお、チャンバー6の内部に照射される光の波形取得についてはさらに後述する。 Incidentally, it will be further described later waveform acquisition of light irradiated to the inside of the chamber 6.

次に、処理対象となる半導体ウェハーWの光照射熱処理を行う(ステップS3)。 Next, the light irradiation heat treatment of the semiconductor wafer W to be processed (step S3). ここで処理対象となる半導体ウェハーWはイオン打ち込み法により不純物(イオン)が注入された半導体基板であり、注入された不純物の活性化が熱処理装置1による光照射加熱処理(アニール)により実行される。 The semiconductor wafer W to be where processed is a semiconductor substrate with impurities (ions) is implanted by ion implantation, activation of implanted impurities is performed by light irradiation heat treatment (annealing) by the heat treatment apparatus 1 . また、半導体ウェハーWの光照射熱処理を行う際に、チャンバー6の内部に照射された光の強度の時間波形を処理波形として取得する(ステップS4)。 Further, when performing the light irradiation heat treatment of the semiconductor wafer W, and acquires a time waveform of the intensity of the irradiated light to the interior of the chamber 6 as a processing waveform (step S4). すなわち、「処理波形」は、フラッシュランプFLから実際に処理対象となる半導体ウェハーWに光照射が行われたときのチャンバー6内部における光の強度波形であり、ステップS6での異常検出処理における比較対象となる強度波形である。 That is, "processed waveforms" is light intensity waveform inside the chamber 6 when the light irradiation is performed on the semiconductor wafer W to be actually processed from the flash lamp FL, compared by the abnormality detecting process in step S6 it is the intensity waveform of interest. ステップS4はステップS3の光照射熱処理が行われている過程の一部で行われるものである。 Step S4 is intended to be performed in the part of the process of light irradiation heat treatment of the step S3 is performed. ステップS4にて取得された処理波形は最終的にはメインコントローラ3の波形記憶部35に記憶される(ステップS5)。 It has been processed waveform acquired in step S4 is finally stored in the waveform storage unit 35 of the main controller 3 (step S5). なお、本明細書において、単に「強度波形」と記載するときには強度の時間波形を意味するものとする。 In the present specification, merely when described as "intensity waveform" is intended to mean a time waveform of intensity.

次に、取得した基準波形および処理波形に基づいて処理異常検出処理が実行される(ステップS6)。 Next, the process abnormality detection processing is executed based on the obtained reference waveform and processing the waveform (step S6). このステップS6の処理異常検出処理についてもさらに後述する。 Further below also process abnormality detection processing in step S6. そして、異常検出処理が終了した後、ロットを構成する全ての半導体ウェハーWの処理が終了したか否かが判断される(ステップS7)。 After the abnormality detection process is completed, whether or not processing of all of the semiconductor wafer W constituting the lot is completed is determined (step S7). 全ての半導体ウェハーWの処理が終了していない場合にはステップS3に戻って、新たな半導体ウェハーWの光照射熱処理およびそのときの光の強度波形取得が実行される。 When the processing of all the semiconductor wafer W is not completed, the operation returns to Step S3, the light intensity waveform acquisition of the light irradiation heat treatment and when its new semiconductor wafer W is performed. このようにして、処理対象となっている全ての半導体ウェハーWについてステップS3〜ステップS6の処理が繰り返される。 Thus, the processing of step S3~ step S6 is repeated for all of the semiconductor wafer W to be processed.

<2−2. <2-2. 半導体ウェハーの光照射熱処理> Light irradiation heat treatment of the semiconductor wafer>
次に、図8のステップS3の光照射熱処理について説明する。 Next, a description will be given of an optical irradiation heat treatment of step S3 in FIG. 8. まず、保持部7が図5に示す処理位置から図1に示す受渡位置に下降する。 First, the holder 7 is lowered to the transfer position shown in FIG. 1 from the position shown in FIG. 「処理位置」とは、フラッシュランプFLから半導体ウェハーWに光照射が行われるときの保持部7の位置であり、図5に示す保持部7のチャンバー6内における位置である。 The "processing position" is a position of the holding portion 7 when the light irradiation is performed on the semiconductor wafer W from the flash lamp FL, which is the position in the chamber 6 of the holding portion 7 shown in FIG. また、「受渡位置」とは、チャンバー6に半導体ウェハーWの搬出入が行われるときの保持部7の位置であり、図1に示す保持部7のチャンバー6内における位置である。 In addition, the "transfer position" is a position of the holding portion 7 when loading and unloading the semiconductor wafer W is performed in the chamber 6, a position in the chamber 6 of the holding unit 7 shown in FIG. 熱処理装置1における保持部7の基準位置は処理位置であり、処理前にあっては保持部7は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。 Reference position of the holding portion 7 in the heat treatment apparatus 1 is a processing position, in the pre-processing holding section 7 is located in the processing position, which is to descend to the delivery position upon treatment initiation. 図1に示すように、保持部7が受渡位置にまで下降するとチャンバー底部62に近接し、支持ピン70の先端が保持部7を貫通して保持部7の上方に突出する。 As shown in FIG. 1, the holder 7 is close to the chamber bottom portion 62 when lowered to the transfer position, the tip of the support pin 70 protrudes above the holder 7 through the holder 7.

次に、保持部7が受渡位置に下降したときに、弁82および弁87が開かれてチャンバー6の熱処理空間65内に常温の窒素ガスが導入される。 Next, the holding portion 7 when lowered to the transfer position, the valve 82 and the valve 87 is introduced cold nitrogen gas to open by the heat treatment space 65 of the chamber 6. 続いて、ゲートバルブ185が開いて搬送開口部66が開放され、装置外部の搬送ロボットにより搬送開口部66を介して半導体ウェハーWがチャンバー6内に搬入され、複数の支持ピン70上に載置される。 Subsequently, the transport opening 66 the gate valve 185 is opened is opened, the semiconductor wafer W through the transfer opening 66 by the device outside of the transfer robot is loaded into the chamber 6, mounted on a plurality of support pins 70 It is.

半導体ウェハーWの搬入時におけるチャンバー6への窒素ガスのパージ量は約40リットル/分とされ、供給された窒素ガスはチャンバー6内においてガス導入バッファ83から図2中に示す矢印AR4の方向へと流れ、図1に示す排出路86および弁87を介してユーティリティ排気により排気される。 Purging amount of nitrogen gas into the chamber 6 during loading of the semiconductor wafer W is about 40 liters / minute, supplied nitrogen gas in the direction of the arrow AR4 shown in Fig. 2 from the gas inlet buffer 83 in the chamber 6 the flow is exhausted by the utility exhausted through the discharge passage 86 and the valve 87 shown in FIG. また、チャンバー6に供給された窒素ガスの一部は、べローズ47の内側に設けられる排出口(図示省略)からも排出される。 Part of the nitrogen gas supplied to the chamber 6, is also discharged from the discharge port provided on the inner side of the bellows 47 (not shown). なお、以下で説明する各ステップにおいて、チャンバー6には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーWの処理工程に合わせて様々に変更される。 In each step described below, continues always nitrogen gas is supplied and exhausted to the chamber 6, the supply amount of the nitrogen gas is variously changed according to the processing steps of the semiconductor wafer W.

半導体ウェハーWがチャンバー6内に搬入されると、ゲートバルブ185により搬送開口部66が閉鎖される。 When the semiconductor wafer W is carried into the chamber 6, the transport opening 66 is closed by a gate valve 185. そして、保持部昇降機構4により保持部7が受渡位置からチャンバー窓61に近接した処理位置にまで上昇する。 The holding portion 7 by the holding unit elevation mechanism 4 is moved up to the processing position close to the chamber window 61 from the delivery position. 保持部7が受渡位置から上昇する過程において、半導体ウェハーWは支持ピン70から保持部7のサセプタ72へと渡され、サセプタ72の上面に載置・保持される。 In the course of the holder 7 is raised from the transfer position, the semiconductor wafer W is transferred into the susceptor 72 of the holding part 7 from the support pin 70, it is placed and held on the upper surface of the susceptor 72. 保持部7が処理位置にまで上昇するとサセプタ72に保持された半導体ウェハーWも処理位置に保持されることとなる。 The semiconductor wafer W held when the holding portion 7 is moved up to the processing position on the susceptor 72 also becomes to be held in the processing position.

ホットプレート71の6つのゾーン711〜716のそれぞれは、各ゾーンの内部(上部プレート73と下部プレート74との間)に個別に内蔵されたヒータ(抵抗加熱線76)により所定の温度まで加熱されている。 Each of the six zones 711 to 716 of the hot plate 71 is heated to a predetermined temperature by a heater (resistance heating wire 76) built individually (between the upper plate 73 and lower plate 74) within each zone ing. 保持部7が処理位置まで上昇して半導体ウェハーWが保持部7と接触することにより、その半導体ウェハーWはホットプレート71に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。 By holding section 7 is the semiconductor wafer W is elevated to the processing position is in contact with the holding unit 7, the semiconductor wafer W is preheated temperature rises gradually by the heater built in the hot plate 71.

図9は、予備加熱が開始されてからの半導体ウェハーWの表面温度の変化を示す図である。 Figure 9 is a graph showing changes in the surface temperature of the semiconductor wafer W since the preheating has started. 処理位置にて時間tpの予備加熱が行われ、半導体ウェハーWの温度が予め設定された予備加熱温度T1まで上昇する。 Preheating time tp in the processing position is performed, the temperature of the semiconductor wafer W is raised to the preheating temperature T1 which is set in advance. 予備加熱温度T1は、半導体ウェハーWに添加された不純物が熱により拡散する恐れのない、200℃ないし800℃程度、好ましくは350℃ないし600℃程度とされる(本実施の形態では600℃)。 Preheating temperature T1 is no impurities added to the semiconductor wafer W is a possibility of diffusing by heat, 200 ° C. to 800 ° C. approximately, (600 ° C. in this embodiment) preferably being about to not 350 ° C. 600 ° C. . また、半導体ウェハーWの予備加熱を行う時間tpは、約3秒〜200秒とされる(本実施の形態では60秒)。 The time tp the preliminary heating of the semiconductor wafer W is (60 seconds in this embodiment) which is about 3 seconds to 200 seconds. なお、保持部7とチャンバー窓61との間の距離は、保持部昇降機構4のモータ40の回転量を制御することにより任意に調整することが可能とされている。 The distance between the holder 7 and the chamber window 61 is can be adjusted arbitrarily by controlling the amount of rotation of the motor 40 of the holder elevating mechanism 4.

時間tpの予備加熱時間が経過した後、時刻AにてフラッシュランプFLによる半導体ウェハーWの光照射加熱が開始される。 After a lapse of a pre-heating time of the time tp, the light irradiation heating of the semiconductor wafer W by flash lamp FL is started at time A. フラッシュランプFLからの光照射を行うに際しては、予め電源ユニット95によってコンデンサ93に電荷を蓄積しておく。 In performing light irradiation from the flash lamp FL is kept accumulating charges in the capacitor 93 in advance by the power supply unit 95. そして、コンデンサ93に電荷が蓄積された状態にて、メインコントローラ3のパルス発生器31からスイッチング素子96にパルス信号を出力する。 Then, in a state where electric charge stored in the capacitor 93, and it outputs a pulse signal to the switching element 96 from the pulse generator 31 of the main controller 3.

図10は、パルス信号の波形の一例を示す図である。 Figure 10 is a diagram showing an example of a waveform of the pulse signal. パルス信号の波形は、パルス幅の時間(オン時間)とパルス間隔の時間(オフ時間)とを順次設定したレシピを入力部33から入力することによって規定することができる。 The waveform of the pulse signal may be defined by inputting the pulse width time (on-time) and time of the pulse interval (off time) and sequentially set recipe from the input unit 33. このようなレシピをオペレータが入力部33からメインコントローラ3に入力すると、メインコントローラ3のパルス設定部32は図10に示すようなオンオフを繰り返すパルス波形を設定する。 When such a recipe operator inputs from the input unit 33 to the main controller 3, the pulse setting unit 32 of the main controller 3 sets a pulse waveform that repeats on and off as shown in FIG. 10. そして、パルス設定部32によって設定されたパルス波形に従ってパルス発生器31がパルス信号を出力する。 The pulse generator 31 outputs a pulse signal according to the pulse waveform set by the pulse setting unit 32. その結果、スイッチング素子96のゲートには図10のような波形のパルス信号が印加され、スイッチング素子96のオンオフ駆動が制御されることとなる。 As a result, the gate of the switching element 96 is applied a pulse signal having a waveform as shown in FIG. 10, so that the on-off driving of the switching element 96 is controlled.

また、パルス発生器31から出力するパルス信号がオンになるタイミングと同期してメインコントローラ3がトリガー回路97を制御してトリガー電極91に電圧を印加する。 Further, the pulse signal output from the pulse generator 31 is the main controller 3 in synchronism with the timing which is turned on to apply a voltage to the trigger electrode 91 by controlling the trigger circuit 97. これにより、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはガラス管92内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。 Thus, the pulse signal input to the gate of the switching element 96 is always current flows across the electrodes in the glass tube 92 when on, light is emitted by the excited xenon atoms or molecules at that time. メインコントローラ3からスイッチング素子96のゲートに図10の波形のパルス信号を出力するとともに、該パルス信号がオンになるタイミングと同期してトリガー電極91に電圧を印加することにより、フラッシュランプFLを含む回路中にのこぎり波形の電流が流れる。 It outputs a pulse signal of the waveform of FIG. 10 from the main controller 3 to the gate of the switching element 96, by applying a voltage to the trigger electrode 91 in synchronism with the timing at which the pulse signal is turned on, including flash lamp FL current of the sawtooth waveform to flow in the circuit. すなわち、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはフラッシュランプFLのガラス管92内に流れる電流値が増加し、オフのときには電流値が減少する。 That is, the pulse signal inputted to the gate of the switching element 96 increases the current value flowing through the glass tube 92 of the flash lamp FL at the time of ON, when the off-current value decreases. なお、各パルスに対応する個々の電流波形はコイル94の定数によって規定される。 Incidentally, each of the current waveform corresponding to each pulse is defined by the constant of the coil 94.

フラッシュランプFLを含む回路中に電流が流れることによってフラッシュランプFLが発光する。 Flash lamp FL emits light when current flows in the circuit including the flash lamp FL. フラッシュランプFLの発光強度は、フラッシュランプFLに流れる電流にほぼ比例する。 Luminous intensity of the flash lamp FL is almost proportional to the current flowing through the flash lamp FL. その結果、フラッシュランプFLの発光強度の時間波形(時間プロファイル)は図11に示すようなパターンとなる。 As a result, the time waveform (time profile) of the emission intensity of the flash lamp FL is a pattern as shown in FIG. 11. 図11に示す如きフラッシュランプFLからの強度波形にて、処理位置の保持部7に保持された半導体ウェハーWに光照射が行われる。 At intensity waveform from the flash lamp FL as shown in FIG. 11, the light irradiation is performed on the semiconductor wafer W held by the holding part 7 of the processing position.

ここで、スイッチング素子96を使用することなくフラッシュランプFLを発光させた場合には、コンデンサ93に蓄積されていた電荷が1回の発光で瞬時に消費される。 Here, in the case of fire the flash lamp FL without using a switching element 96, the charge accumulated in the capacitor 93 is consumed instantaneously by one light emission. このため、フラッシュランプFLの発光強度の波形は急激に立ち上がって急激に降下する幅が0.1ミリセカンドないし10ミリセカンド程度のシングルパルスとなる。 Therefore, the width is the waveform of the emission intensity drops rapidly rises sharply flash lamp FL is 0.1 milliseconds to a single pulse of approximately 10 milliseconds.

これに対して、本実施の形態のように、回路中にスイッチング素子96を接続してそのゲートに図10のようなパルス信号を出力することにより、いわばフラッシュランプFLの発光がチョッパ制御されることとなり、コンデンサ93に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプFLが点滅を繰り返す。 In contrast, as in the present embodiment, by outputting a pulse signal as shown in FIG. 10 to the gate by connecting the switching element 96 in the circuit, so to speak emission of the flash lamp FL is chopper controlled it and will, charge stored in the capacitor 93 is consumed by dividing the flash lamp FL is repeated blinking during a very short time. もっとも、フラッシュランプFLに流れる電流値が完全に”0”になる前に次のパルスがスイッチング素子96のゲートに印加されて電流値が再度増加する。 However, it is applied to the gate of the next pulse switching element 96 the current value before the current value is made completely "0" flowing to the flash lamp FL is increased again. このため、フラッシュランプFLが点滅を繰り返している間も発光強度が完全に”0”になることはなく、細かな増減を繰り返しながらマクロにはフラッシュランプFLの発光強度は図11に示すようなパターンを描く。 Therefore, the emission intensity of the flash lamp FL is the macro while also never emission intensity becomes completely "0", repeating the fine increase or decrease while the flash lamp FL is repeatedly flashing as shown in FIG. 11 draw a pattern.

半導体ウェハーWに注入された不純物の活性化のみならず、イオン打ち込み時に不純物注入層よりもやや深い位置に導入された結晶欠陥の回復処理をも行うのであれば、単純なシングルパルスの強度波形よりも複数のピークを有する例えば図11の如き強度波形の方が好ましい場合がある。 Not only activation of the impurity implanted into the semiconductor wafer W, as long as also performs recovery processing of crystal defects introduced into slightly deeper than the impurity-implanted layer during ion implantation, from the intensity waveform of the simple single pulse it may be preferred who also such intensity waveform of example 11 having a plurality of peaks. また、急激な温度変化に起因した半導体ウェハーWの割れを防止する観点からも単純なシングルパルスの強度波形よりも図11のような複数のピークを有する強度波形の方が好ましいこともある。 Further, preferably it is towards the intensity waveform having a plurality of peaks as in Fig. 11 than the intensity waveform of a simple single pulse from the viewpoint of preventing cracking of the semiconductor wafer W due to rapid temperature change.

また、スイッチング素子96のゲートに印加するパルス信号の波形を調整することによって、フラッシュランプFLの発光強度の時間波形を図12〜図14に示すようなパターンとすることもできる。 Further, by adjusting the waveform of the pulse signal applied to the gate of the switching element 96 may be a pattern as shown the time waveform of the emission intensity of the flash lamp FL in FIGS. 12 to 14. なお、パルス信号の波形は、入力部33から入力するパルス幅の時間およびパルス間隔の時間によって調整することができる。 The waveform of the pulse signal can be adjusted by the time of the time and the pulse interval of the pulse width input from the input unit 33.

図12に示す発光強度の時間波形は、フラッシュランプFLが最初にピークを有する波形にて発光した後、そのピークの強度値よりも低い発光強度にて比較的長時間なだらかな波形にて発光するものである。 Time waveform of the emission intensity shown in FIG. 12, after the light emitting flash lamp FL is at the first waveform having a peak, emits at a relatively long gentle waveform at low luminous intensity than the intensity value of the peak it is intended. 逆に図14に示す発光強度の時間波形は、フラッシュランプFLが最初に比較的長時間なだらかな波形にて発光した後、最後にピークを有する波形にて発光するものである。 Time waveform of the emission intensity of FIG. 14 Conversely, after the flash lamp FL emits light at first relatively long gentle waveform, light is emitted at the last waveform having a peak. また、図13に示す発光強度の時間波形は、フラッシュランプFLが比較的長時間ほぼ一定の強度にて発光するフラットな波形である。 The time waveform of the emission intensity of FIG. 13 is a flat waveform flash lamp FL emits light at a relatively long period of time substantially constant intensity. このように、スイッチング素子96のゲートに印加するパルス信号の波形を調整することによって、フラッシュランプFLの発光強度の時間波形を自在に変化させることができる。 Thus, by adjusting the waveform of the pulse signal applied to the gate of the switching element 96 can be a time waveform of the emission intensity of the flash lamp FL freely changed. 但し、フラッシュランプFLの発光強度の時間波形が如何なる形態であったとしても、1回の加熱処理におけるフラッシュランプFLの発光時間は1秒以下である。 However, even if the time waveform of the emission intensity of the flash lamp FL is in any form, the light emission time of the flash lamp FL in a single heat treatment is less than 1 second.

図11〜図14に示すような強度波形にてフラッシュランプFLから光照射を行うことによって、半導体ウェハーWの表面温度が予備加熱温度T1から目標とする処理温度T2にまで緩やかに昇温してから緩やかに降温する。 By irradiating light from the flash lamp FL at the intensity waveform as shown in FIGS. 11 to 14, the surface temperature of the semiconductor wafer W is slowly raised to a processing temperature T2 of the target from the preheating temperature T1 gently lowered from. もっとも、半導体ウェハーWの表面温度が緩やかに昇温してから緩やかに降温するとは言っても、それは従来のフラッシュランプアニールに比較すればのことであり、フラッシュランプFLの発光時間は1秒以下であるため、ハロゲンランプなどを用いた光照射加熱と比較すると著しく短時間での昇温・降温である。 However, to say the surface temperature of the semiconductor wafer W is gently lowered from gently heated, it is that of when compared to the conventional flash lamp annealing, the light emission time of the flash lamp FL is less than 1 second because it is a heating-cooling in significantly shorter time when compared with the light irradiation heating with a halogen lamp.

フラッシュランプFLによる光照射加熱が終了した後、半導体ウェハーWが処理位置において約10秒間待機してから保持部7が保持部昇降機構4により再び図1に示す受渡位置まで下降し、半導体ウェハーWが保持部7から支持ピン70へと渡される。 After light irradiation heating by a flash lamp FL has been completed, it lowered to the transfer position again shown in Figure 1 by the holding part 7 holder elevating mechanism 4 Wait approximately 10 seconds the semiconductor wafer W in the processing position, the semiconductor wafer W There are passed from the holding unit 7 to the support pins 70. 続いて、ゲートバルブ185により閉鎖されていた搬送開口部66が開放され、支持ピン70上に載置された半導体ウェハーWは装置外部の搬送ロボットにより搬出され、熱処理装置1における半導体ウェハーWの光照射熱処理が完了する。 Subsequently, the opened transport opening 66 which has been closed by a gate valve 185, is placed on the support pins 70 the semiconductor wafer W is unloaded by the apparatus external transfer robot, the light of the semiconductor wafer W in the heat treatment apparatus 1 irradiation heat treatment is completed.

既述のように、熱処理装置1における半導体ウェハーWの熱処理時には窒素ガスがチャンバー6に継続的に供給されており、その供給量は、保持部7が処理位置に位置するときには約30リットル/分とされ、保持部7が処理位置以外の位置に位置するときには約40リットル/分とされる。 As described above, at the time of heat treatment of the semiconductor wafer W in the heat treatment apparatus 1 are continuously supplied nitrogen gas into the chamber 6, the supply amount, when the holder 7 is positioned at the processing position is about 30 liters / min is a, is about 40 l / min when the holder 7 is positioned at a position other than the processing position.

<2−3. <2-3. チャンバー内に入射した光の波形計測処理> Waveform measurement process of the light incident into the chamber>
次に、図8のステップS1の基準波形の取得およびステップS4の処理波形の取得について説明する。 Next, a description will be given acquisition processing waveform acquisition and step S4 of the reference waveform in step S1 of FIG. 8. ステップS1およびステップS4の波形取得は、いずれも石英プローブ18および波形計測部20によって実行されるものであり、両ステップでの処理内容自体は同じである。 Waveform acquisition in step S1 and S4 are both intended to be executed by a quartz probe 18 and a waveform measurement unit 20, the processing contents itself in both steps is the same.

図15は、チャンバー6の内部に照射される光の波形取得手順を示すフローチャートである。 Figure 15 is a flow chart showing the waveform acquisition procedure of the light irradiated to the inside of the chamber 6. 図15に示す波形取得の処理手順は、ワンチップマイコン25が各ステップを実行することによって進行する。 Procedure of the waveform acquisition shown in FIG. 15, one-chip microcomputer 25 proceeds by performing the steps. まず、高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値以上であるか否かが判定される(ステップS11)。 First, the input voltage from the high-speed A / D converter 24 into a one-chip microcomputer 25 is equal to or greater than a predetermined threshold value is determined (step S11). チャンバー6の内部に光が照射されていない状態であってもフォトダイオード21は極めて微弱な電流を発生させており、そのような電流に起因した電圧信号を光の強度データとして取得するのを防ぐためにステップS11の判定処理を行う。 Photodiode 21 even in a state in which light is not irradiated to the inside of the chamber 6 is to generate a very weak current, explosion and to obtain a voltage signal due to such current as a light intensity data It performs the determination processing in step S11 to Gutame. ステップS11の所定の閾値、すなわち記録開始電圧は、波形計測部20の回路特性に応じて適宜の値を設定しておくことができる(本実施では1Vとされる)。 Predetermined threshold in step S11, that is, the recording starting voltage can be set to appropriate values ​​according to the circuit characteristics of the waveform measuring section 20 (in the present embodiment is a 1V).

高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値未満であり続ける間はワンチップマイコン25は待機している。 While the input voltage from the high-speed A / D converter 24 into a one-chip microcomputer 25 continues to be below the predetermined threshold one-chip microcomputer 25 is waiting. 一方、入力電圧が所定の閾値以上となったときには、ワンチップマイコン25がタイマによって計時を開始する(ステップS12)。 On the other hand, when the input voltage is equal to or greater than a predetermined threshold value, one-chip microcomputer 25 starts counting by the timer (step S12).

高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値以上となるのは、フラッシュランプFLからの光が石英プローブ18に入射したときである。 The input voltage from the high-speed A / D converter 24 into a one-chip microcomputer 25 is equal to or greater than a predetermined threshold is when the light from the flash lamp FL is incident on the quartz probe 18. すなわち、フラッシュランプFLが発光したとき、その光の一部は直接にチャンバー6内へと向かい、他の一部は一旦リフレクタ52により反射されてからチャンバー6内へと向かう。 That is, when the flash lamp FL emits light, a part of the light is directed directly into the chamber 6, directed from being reflected by once the reflector 52 is a part of the other into the chamber 6. そして、ランプハウス5のフラッシュランプFLからチャンバー6の内部に照射された光の一部は石英プローブ18の先端に入射する。 Then, some of the flash lamp FL of the lamp house 5 of the light irradiated to the inside of the chamber 6 is incident on the tip of quartz probe 18. 石英プローブ18に入射した光は光ファイバー17によって波形計測部20のフォトダイオード21へと導かれる。 The light incident on the quartz probe 18 is guided to the photodiode 21 of the waveform measuring section 20 by an optical fiber 17.

フォトダイオード21は、石英プローブ18に入射した光の強度に応じた光電流を発生する。 Photodiode 21 generates a photocurrent corresponding to the intensity of light incident on the quartz probe 18. フォトダイオード21は応答時間が極めて短いため、短時間の間に強度が劇的に変化するフラッシュランプFLからの照射光にも追随することができる。 Photodiode 21 has an extremely short response time, it is the strength in a short time to follow in the irradiation light from the flash lamp FL to change dramatically. フォトダイオード21にて発生した電流は電流電圧変換回路22によって取り扱いの容易な電圧信号に変換される。 Current generated by the photodiode 21 is converted into easily voltage signal handling by the current-voltage conversion circuit 22.

電流電圧変換回路22から出力された電圧信号は、増幅回路23によって増幅された後、高速A/Dコンバータ24によってコンピュータが取り扱うのに適したデジタル信号に変換される。 Voltage signal output from the current-voltage conversion circuit 22 is amplified by the amplifier circuit 23, it is converted into a digital signal suitable for computer handled by high speed A / D converter 24. そして、高速A/Dコンバータ24から出力されるデジタル信号のレベルがワンチップマイコン25への入力電圧となる。 Then, the level of the digital signal becomes the input voltage to the one-chip microcomputer 25 which is output from the high-speed A / D converter 24. フラッシュランプFLが発光を開始し、フォトダイオード21が光電流を発生してワンチップマイコン25への入力電圧が所定の閾値以上となった時点からステップS12に進んでタイマによる計時が開始され、それと同時にステップS13〜ステップS15のサンプリングが開始される。 Flash lamp FL starts emission, clocking the input voltage to the one-chip microcomputer 25 photodiode 21 generates a photocurrent by the timer proceeds to step S12 from the point of equal to or greater than a predetermined threshold is started, at the same sampling step S13~ step S15 are started simultaneously.

ステップS13では、ワンチップマイコン25に入力されたデジタル信号のレベルが計時を開始してからのサンプリング時刻とともにデータとしてメモリ(ワンチップマイコン25のメモリ)に記憶される。 In step S13, the level of the digital signal inputted to the one-chip microcomputer 25 is stored in the memory (the memory of the one-chip microcomputer 25) as data with a sampling time from the start of counting. こうして1つのデータのサンプリングを行った後、ステップS14に進んで予め設定されている一定時間待機する。 Thus after the sampling of one data for a predetermined time wait is preset proceeds to step S14. ステップS14での待機時間はサンプリングを行う間隔であり、波形計測部20のハードウェアとして許容可能な範囲で任意の時間を設定することができ、本実施形態では0.1ミリセカンドに設定されている。 Waiting time in step S14 is the time between samples, it can be set to any time in the acceptable range as hardware waveform measurement unit 20, is set to 0.1 ms in this embodiment there.

次に、ステップS15に進んで、予め設定された波形取得時間が経過したか否かが判定される。 Then, the process proceeds to step S15, whether or not elapsed preset waveform acquisition time is determined. ここでの波形取得時間はサンプリングを行う総時間であり、任意の時間を設定することができ、本実施形態では10ミリセカンドに設定されている。 Waveform acquisition time here is the total time for sampling, it is possible to set an arbitrary time, in the present embodiment is set to 10 milliseconds. 予め設定された波形取得時間が経過していなければ、ステップS13に戻って再びその時点でのデジタル信号のレベルをメモリに記憶する。 When not reached a preset waveform acquisition time, again it stores the level of the digital signal at that time in the memory returns to the step S13. ステップS13〜ステップS15の手順を波形取得時間が経過するまで繰り返す。 Repeating the procedure of Step S13~ step S15 until waveform acquisition time has elapsed. すなわち、ワンチップマイコン25は、高速A/Dコンバータ24から出力されたデジタル信号のレベルを一定の間隔で所定時間サンプリングを繰り返して、そのサンプリングしたデータをサンプリング時刻とともに順次メモリに記憶するのである。 That is, the one-chip microcomputer 25 repeats the predetermined time sampling the level of the digital signal output from the high-speed A / D converter 24 at regular intervals, it is to store the sampled data to sequential memory with sampling time. 本実施形態では、ワンチップマイコン25は、0.1ミリセカンド間隔で10ミリセカンドの間、高速A/Dコンバータ24から出力されたデジタル信号のサンプリングを繰り返す。 In the present embodiment, one-chip microcomputer 25, during the 10 ms 0.1 ms intervals, repeated sampling of the digital signal output from the high-speed A / D converter 24.

このようにして一定時間間隔でサンプリングを繰り返して順次メモリに記憶したデータは石英プローブ18に入射した光の強度の時間波形を構成する。 Thus the data stored in the sequential memory repeatedly sampled at regular time intervals to constitute a time waveform of the intensity of light incident on the quartz probe 18. すなわち、ワンチップマイコン25のメモリに格納されたデータをサンプリング時刻に沿って時系列にプロットすれば、石英プローブ18に入射した光の強度の時間波形が描かれる。 That is, if plotted in time series stored in the memory of the one-chip microcomputer 25 data along the sampling time, time waveform of the intensity of light incident on the quartz probe 18 is depicted. 例えば、ランプハウス5のフラッシュランプFLから図11に示すような強度波形にて光照射を行ったとすると、チャンバー6の内部に照射される光の強度波形も概ね同様のものとなり、ワンチップマイコン25が取得する光の強度の時間波形も図11のようなものとなる。 For example, when the light irradiation was performed at the intensity waveform as shown in FIG. 11 from the flash lamp FL of the lamp house 5, the intensity waveform of the light irradiated to the inside of the chamber 6 becomes roughly like, one-chip microcomputer 25 There temporal waveform of the intensity of acquired light also becomes as in FIG. 11.

図8のステップS1にてチャンバー6の内部に照射される光の強度の基準波形を取得するときには、チャンバー6にダミーウェハーなどを搬入した状態でフラッシュランプFLから光照射を行っても良いし、ウェハーが存在しない状態でフラッシュランプFLから光照射を行っても良い。 When obtaining the reference waveform of the intensity of light applied to the interior of the chamber 6 at step S1 of FIG. 8 may be irradiated with light from the flash lamp FL while carrying and dummy wafers in the chamber 6, wafer may be irradiated with light from the flash lamp FL in a state that does not exist. 基準波形は、ステップS6での異常検出処理における基準となる光強度の時間波形であり、フラッシュランプFLから正常な光照射が行われたときのチャンバー6内部に照射される光の強度波形である。 Reference waveform is a time waveform of the light intensity as a reference in the abnormality detecting process in step S6, is a light intensity waveform irradiated inside the chamber 6 when made a normal light emitted from the flash lamp FL . 従って、基準波形を取得するときには、フラッシュランプFLから正常な光照射が行われ、かつ、波形計測部20にて正常な波形取得が行われていなければならない。 Therefore, when obtaining the reference waveform, a normal light irradiation is performed from the flash lamp FL, and a normal waveform acquired by the waveform measurement unit 20 must be performed. このため、図8のステップS1の基準波形取得処理は、複数回繰り返して行い、得られた光強度の時間波形が概ね一致していたときに、それをもって基準波形とするのが好ましい。 Therefore, reference waveform acquisition processing in step S1 of FIG. 8, was repeated several times, when the time waveform of the obtained light intensity was approximately coincide with, preferably the reference waveform with it. ステップS1にて得られた基準波形はメインコントローラ3に転送されて波形記憶部35に記憶される(図8のステップS2)。 Reference waveform obtained in step S1 is stored are transferred to the main controller 3 to the waveform storage unit 35 (step S2 in FIG. 8).

一方、図8のステップS4にて処理波形を取得するときには、処理対象となる半導体ウェハーWが保持部7によって処理位置に保持された状態にてフラッシュランプFLから光照射が行われてチャンバー6の内部に照射された光の強度の時間波形を取得する。 On the other hand, when obtaining the processed waveforms in step S4 of FIG. 8, the process subject to in a state where the semiconductor wafer W is held in the processing position by the holding part 7 from the flash lamp FL light irradiation is being in the chamber 6 takes place acquiring a time waveform of the intensity of the irradiated light to the interior. すなわち、処理波形はフラッシュランプFLから処理対象となる半導体ウェハーWに光照射が行われたときのチャンバー6の内部に照射される光の強度波形である。 That is, the processing waveform is the light intensity waveform is applied to the interior of the chamber 6 when the light irradiation is performed on the semiconductor wafer W to be processed from the flash lamp FL. 従って、処理波形の取得は、1枚の半導体ウェハーWについて1回のみ実行される。 Thus, the acquisition of processed waveforms is performed only once for a single semiconductor wafer W. ステップS4にて取得された処理波形もメインコントローラ3に転送されて波形記憶部35に記憶される(図8のステップS5)。 Have been processed waveform acquired in step S4 is also stored is transferred to the main controller 3 to the waveform storage unit 35 (step S5 in FIG. 8). 波形記憶部35には、波形計測部20によって取得された処理波形が処理対象となる半導体ウェハーW毎に蓄積される。 The waveform storage unit 35, has been processed waveform obtained by the waveform measurement unit 20 are accumulated for each semiconductor wafer W to be processed.

<2−4. <2-4. 処理異常検出処理> Processing abnormality detection processing>
次に、図8のステップS6の処理異常検出処理について説明する。 Next, a description will be given of a process abnormality detection processing in step S6 in FIG. 8. ステップS6に進むまでの時点で、メインコントローラ3の波形記憶部35には基準波形と処理波形とが格納されており、異常検出部37がこれらを比較することによって処理異常検出処理は行われる。 At the time of before proceeding to step S6, the waveform storage unit 35 of the main controller 3 are stored and the reference waveform and processing waveform, processing the abnormality detection processing by the abnormality detecting unit 37 compares these are performed.

<2−4−1. <2-4-1. 差分の算出> Calculation of the difference>
図16〜図20は、基準波形と処理波形との比較を説明するための図である。 16 to 20 are views for explaining a comparison with a reference waveform and processing the waveform. 図16の例では、異常検出部37は、所定の時間範囲での基準波形と処理波形との差分を算出して異常検出処理を行う。 In the example of FIG. 16, the abnormality detecting unit 37 performs abnormality detection processing by calculating the difference between the reference waveform and processing the waveform at a given time range. 波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。 The waveform storage unit 35, the level of the digital signal output from the high-speed A / D converter 24 is stored together with the sampling time. 異常検出部37は、所定の時間範囲内において、同じサンプリング時刻の基準波形の信号レベルと処理波形の信号レベルとの差分を算出する。 Abnormality detecting unit 37, within a predetermined time range, and calculates the difference between the signal levels of the processed waveforms of the reference waveform with the same sampling time. そして、その差分値が予め設定されている許容範囲を超えている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。 And that if the difference value exceeds the permissible range set in advance, the abnormality detecting unit 37, normal light irradiated from the flash lamp FL has not been performed on the semiconductor wafer W to be processed , it determines that it is unable to maintain the processing quality of the semiconductor wafer W.

差分値の算出は複数点で行うのが好ましい。 Calculation of the difference value is preferably carried out at a plurality of points. また、差分を算出する時間範囲は任意の値に設定することができる。 The time range for calculating the difference may be set to any value. 図16の例では、基準波形の全時間範囲にわたって一定時間間隔(例えば、0.1ミリセカンド)で複数のサンプリング時刻について基準波形と処理波形との差分値を算出しているが、一部の時間範囲のみで差分値を算出するようにしても良い。 In the example of FIG. 16, a predetermined time interval over the entire time range of the reference waveform (e.g., 0.1 milliseconds), but calculates the difference value between the reference waveform and the processed waveforms for a plurality of sampling time, the part only may be calculated the difference value time range. この場合、差分を算出する時間範囲は基準波形のピークを含む近傍に設定するのが好ましい。 In this case, the time range for calculating the difference is preferably set in the vicinity including the peak of the reference waveform. 照射光の強度波形のピーク近傍は処理結果に与える影響が大きいため、ピーク近傍での差分値を算出して処理異常検出を行えば、処理品質をより高度に維持することができる。 The peak near the intensity waveform of the illumination light has a large influence on the processing result, by performing the process abnormality detection by calculating a difference value near the peak, it is possible to maintain the processing quality more highly. また、一部の時間範囲を設定する場合、複数箇所に設定(例えば、基準波形が複数のピークを有するのであれば各ピークに設定)するようにしても良い。 Also, to set the part of the time range, set at a plurality of positions may be (e.g., the reference waveform is set for each peak if the has a plurality of peaks). さらに、差分を算出する時間間隔も任意の値に設定することができる(但し、図15のステップS14の待機時間の整数倍)。 Furthermore, the time interval for calculating the difference can also be set to any value (provided that an integral multiple of the waiting time at Step S14 in FIG. 15).

また、演算を行った時間範囲において、差分値を積分し、その積分値を比較して処理異常を検出するようにしても良い。 Further, in the time range of performing an operation, it integrates the difference value may be detected processing abnormality by comparing the integrated value.

差分値が許容範囲を超えて処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。 If the difference value is detected abnormality processing exceeds the allowable range, the abnormality detecting unit 37 performs an error display on the display section of the main controller 3. エラー表示の内容としては、例えば許容範囲を超えた差分値とそのサンプリング時刻を表示するようにすれば良い。 The contents of the error display, for example, the difference value exceeds the allowable range and may be to display the sampling time. また、図16に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。 It is also possible to display the reference waveform and processing waveform itself as shown in FIG. 16 graphically.

<2−4−2. <2-4-2. 積分値の比較> Comparison of the integral value>
図17の例では、異常検出部37は、所定の時間範囲での基準波形の積分値と処理波形の積分値とを比較して異常検出処理を行う。 In the example of FIG. 17, the abnormality detecting unit 37 performs abnormality detection processing by comparing the integral value of the integral value and the processing waveform of the reference waveform at a given time range. 図17(a)は基準波形の積分値を示し、図17(b)は処理波形の積分値を示している。 FIG. 17 (a) shows an integrated value of the reference waveform, FIG. 17 (b) shows an integral value of processed waveforms. 波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。 The waveform storage unit 35, the level of the digital signal output from the high-speed A / D converter 24 is stored together with the sampling time. 異常検出部37は、所定の時間範囲内において、基準波形の信号レベルの積分値と処理波形の信号レベルの積分値とを算出する。 Abnormality detecting unit 37, within a predetermined time range, it calculates the integrated value of the signal level of the signal level of the integrated value and processing the waveform of the reference waveform. そして、基準波形の積分値と処理波形の積分値との比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。 When the ratio of the integral value of the integral value and the processed waveforms of the reference waveform is out of the allowable range set in advance (e.g., 99% to 101%), the abnormality detecting unit 37, to be processed normal light irradiated from the flash lamp FL is not performed to the semiconductor wafer W, it determines that it is unable to maintain the processing quality of the semiconductor wafer W.

積分値を算出する時間範囲は任意の値に設定することができる。 Time range for calculating the integral value can be set to any value. 例えば、図17に示すように強度波形の全時間範囲にわたって積分値を算出するようにしても良いし、一部の時間範囲のみで算出するようにしても良い。 For example, it may be possible to calculate the integral value over the entire time range of the intensity waveform as shown in FIG. 17, it may be calculated only some time range. 一部の時間範囲を設定する場合には、基準波形と処理波形とで共通の積分時間範囲とすることは勿論である。 When setting some of the time range, it is a matter of course that a common integration time range between the reference waveform and processing the waveform. また、一部の時間範囲を設定する場合には、基準波形のピークを含む近傍に時間範囲を設定するのが好ましい。 In the case of setting a part of the time range is preferably set a time range in the vicinity including the peak of the reference waveform. 照射光の強度波形のピーク近傍は処理結果に与える影響が大きいため、ピーク近傍での積分値を算出して処理異常検出を行えば、処理品質をより高度に維持することができる。 The peak near the intensity waveform of the illumination light has a large influence on the processing result, by performing the process abnormality detection by calculating the integral value of the peak near, it is possible to maintain the processing quality more highly. また、一部の時間範囲を設定する場合、複数箇所に設定(例えば、基準波形が複数のピークを有するのであれば各ピークに設定)するようにしても良い。 Also, to set the part of the time range, set at a plurality of positions may be (e.g., the reference waveform is set for each peak if the has a plurality of peaks).

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。 If the processing abnormality is detected, the abnormality detecting unit 37 performs an error display on the display section of the main controller 3. エラー表示の内容としては、例えば基準波形および処理波形のそれぞれの積分値、或いはそれらの比率を表示するようにすれば良い。 The contents of the error display, for example, each integrated value of the reference waveform and processing the waveform, or may be to display their ratio. また、図17に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。 It is also possible to display the reference waveform and processing waveform itself as shown in FIG. 17 graphically.

<2−4−3. <2-4-3. 最高値の比較> Comparison of the maximum value>
図18の例では、異常検出部37は、基準波形の最高値と処理波形の最高値とを比較して異常検出処理を行う。 In the example of FIG. 18, the abnormality detecting unit 37 performs abnormality detection processing by comparing the highest value of the maximum value and processing the waveform of the reference waveform. 図18(a)は基準波形を示し、図18(b)は処理波形を示している。 FIG. 18 (a) illustrates a reference waveform, FIG. 18 (b) shows the processed waveforms. 波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。 The waveform storage unit 35, the level of the digital signal output from the high-speed A / D converter 24 is stored together with the sampling time. 異常検出部37は、基準波形の信号レベルの最高値SS MAXと処理波形の信号レベルの最高値SP MAXとを比較する。 Abnormality detecting section 37 compares the maximum value SP MAX of the signal level of the highest value SS MAX and processing the waveform of the signal level of the reference waveform. そして、基準波形の最高値SS MAXと処理波形の最高値SP MAXとの比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。 When the ratio of the maximum value SP MAX the highest value SS MAX and processing the waveform of the reference waveform is out of the allowable range set in advance (e.g., 99% to 101%), the abnormality detecting unit 37 normal light irradiated from the flash lamp FL has not been performed on the semiconductor wafer W to be processed, it determines that it is unable to maintain the processing quality of the semiconductor wafer W.

図18の例では、最高値のみを比較するため、基準波形の最高値SS MAXのサンプリング時刻と処理波形の最高値SP MAXのサンプリング時刻とは異なっていても良い。 In the example of FIG. 18, in order to compare only the highest value may be different from the sampling time of the maximum value SP MAX the highest value SS MAX sampling time and treatment waveform of the reference waveform. また、強度波形の最高値の比較のみによって異常検出処理を行うのであれば、サンプリング時刻のデータは必ずしも必要ではない。 Further, if only by of performing abnormality detection processing compares the maximum value of the intensity waveform data sampling time is not necessarily required. 従って、ワンチップマイコン25および波形記憶部35のメモリを節約するために、高速A/Dコンバータ24から出力されたデジタル信号のレベルのみを記憶するようにしても良い。 Therefore, in order to save memory of the one-chip microcomputer 25 and the waveform storing section 35, it may be stored only level of the output digital signal from the high-speed A / D converter 24. さらには、基準波形および処理波形の最高値のみ取得できれば良いため、ワンチップマイコン25に代えてピークホールド回路を用いるようにしても良い。 Furthermore, since it can acquire only the highest value of the reference waveform and processing the waveform may be used a peak hold circuit instead of the one-chip microcomputer 25.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。 If the processing abnormality is detected, the abnormality detecting unit 37 performs an error display on the display section of the main controller 3. エラー表示の内容としては、例えば基準波形および処理波形のそれぞれの最高値、或いはそれらの比率を表示するようにすれば良い。 The contents of the error display, for example, each of the maximum values ​​of the reference waveform and processing the waveform, or may be to display their ratio. また、図18に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。 It is also possible to display the reference waveform and processing waveform itself as shown in FIG. 18 graphically.

<2−4−4. <2-4-4. 任意時刻でのレベル比較> Level comparison at any time>
図19の例では、異常検出部37は、所定時刻での基準波形の強度値と処理波形の強度値とを比較して異常検出処理を行う。 In the example of FIG. 19, the abnormality detecting unit 37 performs abnormality detection processing by comparing the intensity values ​​of the intensity values ​​and processing the waveform of the reference waveform at a given time. 図19(a)は基準波形を示し、図19(b)は処理波形を示している。 19 (a) shows a reference waveform, FIG. 19 (b) shows the processed waveforms. 波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。 The waveform storage unit 35, the level of the digital signal output from the high-speed A / D converter 24 is stored together with the sampling time. 異常検出部37は、所定のサンプリング時刻txでの基準波形の信号レベルの値SSxと同じくサンプリング時刻txでの処理波形の信号レベルの値SPxとを比較する。 Abnormality detecting unit 37, similarly compares the value of the signal level of the processed waveforms at a sampling time tx SPx and signal level value SSx of the reference waveform at a predetermined sampling time tx. そして、サンプリング時刻txでの基準波形の強度値SSxと処理波形の強度値SPxとの比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。 When the ratio of the intensity values ​​SPx intensity value SSx processed waveform of the reference waveform at the sampling time tx is out of the allowable range set in advance (e.g., 99% to 101%) of the abnormality detecting Part 37 is normal light irradiated from the flash lamp FL has not been performed on the semiconductor wafer W to be processed, it determines that it is unable to maintain the processing quality of the semiconductor wafer W.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。 If the processing abnormality is detected, the abnormality detecting unit 37 performs an error display on the display section of the main controller 3. エラー表示の内容としては、例えば基準波形および処理波形のそれぞれのサンプリング時刻txでの強度値、或いはそれらの比率を表示するようにすれば良い。 The contents of the error display, for example, each of the intensity values ​​at the sampling time tx of the reference waveform and processing the waveform, or may be to display their ratio. また、図19に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。 It is also possible to display the reference waveform and processing waveform itself as shown in FIG. 19 graphically.

<2−4−5. <2-4-5. ピークの強度比較> Peak intensity comparison of>
図20の例では、異常検出部37は、基準波形のn番目(nは1以上の整数)のピークの強度値と処理波形のn番目のピークの強度値とを比較して異常検出処理を行う。 In the example of FIG. 20, the abnormality detecting unit 37, the n-th reference waveform (n is an integer of 1 or more) compared to the abnormality detection processing and the n-th intensity values ​​of the peak intensity value and processing the waveform of the peak of do. 図20(a)は基準波形を示し、図20(b)は処理波形を示している。 FIG. 20 (a) illustrates a reference waveform, FIG. 20 (b) shows the processed waveforms. 波形記憶部35には、高速A/Dコンバータ24から出力されたデジタル信号のレベルがサンプリング時刻とともに記憶されている。 The waveform storage unit 35, the level of the digital signal output from the high-speed A / D converter 24 is stored together with the sampling time. 異常検出部37は、基準波形のn番目のピークの強度値SSnと処理波形のn番目のピークの強度値SPnとを比較する。 Abnormality detecting section 37 compares the n-th peak of intensity value SPn of the n-th peak of intensity value SSn processed waveform of the reference waveform. そして、基準波形のn番目のピークの強度値SSnと処理波形のn番目のピークの強度値SPnとの比率が予め設定されている許容範囲(例えば、99%〜101%)から外れている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。 When the n-th ratio between the intensity value SPn of the peak of the n-th peak of intensity value SSn processed waveform of the reference waveform is out of the allowable range set in advance (e.g., 99% to 101%) the abnormality detection unit 37, normal light irradiated from the flash lamp FL has not been performed on the semiconductor wafer W to be processed, determines that it is unable to maintain the processing quality of the semiconductor wafer W.

上述したように、照射光の強度波形のピーク近傍は処理結果に与える影響が大きい。 As described above, the peak near the intensity waveform of the illumination light has a large influence on the processing result. このため、基準波形と処理波形とのピークの強度値を比較して異常検出を行うことは処理品質を維持する観点から有効である。 Therefore, by performing the comparison with the abnormality detecting the intensity values ​​of the peaks of the reference waveform and processing the waveform is effective from the viewpoint of maintaining the process quality. なお、比較するピークの数は1つに限定されるものではなく、図20の例のように基準波形に複数のピークが含まれる場合には、複数のピークについて強度値の比較を行うようにしても良い。 The number of peaks to be compared is not limited to one, if it contains a plurality of peaks in the reference waveform as shown in the example of FIG. 20, so as to compare the intensity values ​​for a plurality of peaks and it may be.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。 If the processing abnormality is detected, the abnormality detecting unit 37 performs an error display on the display section of the main controller 3. エラー表示の内容としては、例えば基準波形および処理波形のそれぞれのピークの強度値、或いはそれらの比率を表示するようにすれば良い。 The contents of the error display, for example, each of the peak intensity value of the reference waveform and processing the waveform, or may be to display their ratio. また、図20に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。 It is also possible to display the reference waveform and processing waveform itself as shown in FIG. 20 graphically.

<2−4−6. <2-4-6. ピークの時刻比較> Time comparison of the peak>
また、図20の例において、異常検出部37は、基準波形のn番目(nは1以上の整数)のピークの時刻と処理波形のn番目のピークの時刻とを比較して異常検出処理を行うようにしても良い。 Further, in the example of FIG. 20, the abnormality detecting unit 37, the n-th reference waveform (n is an integer of 1 or more) compared to the abnormality detection processing and the n-th time peak time and processing the waveform of the peak of it may be performed. 異常検出部37は、基準波形のn番目のピークの時刻tSnと処理波形のn番目のピークの時刻tPnとを比較する。 Abnormality detecting section 37 compares the n-th peak time tPn the n-th peak time tSn processing waveform of the reference waveform. そして、基準波形のn番目のピークの時刻tSnと処理波形のn番目のピークの時刻tPnとが予め設定されている許容範囲を超えてずれている場合には、異常検出部37は、処理対象の半導体ウェハーWに対してフラッシュランプFLから正常な光照射が行われておらず、その半導体ウェハーWの処理品質を維持できないと判断する。 Then, when the n-th peak time tPn the n-th peak time tSn and processing the waveform of the reference waveform is shifted beyond the permissible range set in advance, the abnormality detecting unit 37, processed normal light irradiated from the flash lamp FL has not been performed on the semiconductor wafer W, determines that it is unable to maintain the processing quality of the semiconductor wafer W.

照射光の強度波形のピーク近傍は処理結果に与える影響が大きいため、基準波形と処理波形とのピークの時刻を比較して異常検出を行うことは処理品質を維持する観点から有効である。 The peak near the intensity waveform of the illumination light has a large influence on the processing result, and to provide fault detection by comparing the time of the peak of the reference waveform and processing the waveform is effective from the viewpoint of maintaining the process quality. なお、比較するピークの数は1つに限定されるものではなく、図20の例のように基準波形に複数のピークが含まれる場合には、複数のピークについて時刻の比較を行うようにしても良い。 The number of peaks to be compared is not limited to one, if it contains a plurality of peaks in the reference waveform as shown in the example of FIG. 20, so as to compare the time for a plurality of peaks it may be.

処理異常が検出された場合には、異常検出部37がメインコントローラ3の表示部にエラー表示を行う。 If the processing abnormality is detected, the abnormality detecting unit 37 performs an error display on the display section of the main controller 3. エラー表示の内容としては、例えば基準波形および処理波形のそれぞれのピークの時刻、或いはそれらの時間差を表示するようにすれば良い。 The contents of the error display, for example, each time the peak of the reference waveform and processing the waveform, or may be to display the time difference between them. また、図20に示すような基準波形および処理波形そのものをグラフィカルに表示するようにしても良い。 It is also possible to display the reference waveform and processing waveform itself as shown in FIG. 20 graphically.

<3. <3. 効果> Effects>
本実施形態においては、応答時間が極めて短いフォトダイオード21によって照射時間の短いフラッシュランプFLからチャンバー6の内部に照射された光の強度変化を確実に検出し、それをワンチップマイコン25によって光の強度の時間波形として取得している。 In the present embodiment, reliably detect the change in intensity of light emitted to the inside of the chamber 6 from a short flash lamp FL of irradiation time by the response time is extremely short photodiode 21, the light by the one-chip microcomputer 25 it It is acquired as a time waveform of intensity. そして、ワンチップマイコン25によって取得された基準波形および処理波形はそれぞれメインコントローラ3の波形記憶部35に転送され、異常検出部37が基準波形と処理波形とを比較して異常検出処理を行っている。 The reference waveform and processing the waveform obtained by the one-chip microcomputer 25 is transferred to the waveform storage unit 35 of the main controller 3, respectively, the abnormality detection processing by performing abnormality detection unit 37 compares the reference waveform and processing the waveform there.

特許文献1に開示されるような、チャンバー6の内部に照射された光のエネルギーを検出する技術では光強度の時間波形そのものを計測することはできなかった。 As disclosed in Patent Document 1, it was not possible to measure the time waveform itself of the light intensity in the technology for detecting the energy of light radiated into the chamber 6. 一方、既述したように、不純物の活性化処理だけでなく、イオン打ち込み時に不純物注入層よりもやや深い位置に導入された結晶欠陥の回復処理を行う場合には、フラッシュランプFLから照射される光の強度波形そのものが処理結果に大きな影響を与える。 On the other hand, as described above, not only the activation treatment of the impurity, when performing the recovery processing of the introduced crystal defects slightly deeper than the impurity-implanted layer during ion implantation, it is irradiated from the flash lamp FL intensity waveform itself of the light has a great influence on the processing result.

本実施形態のようにすれば、フラッシュランプFLからチャンバー6の内部に照射される光の強度の時間波形そのものを波形計測部20によって計測して取得することができる。 If as in the present embodiment can be obtained by measuring by an optical waveform measuring unit 20 a time waveform itself of the intensity to be irradiated to the inside of the chamber 6 from the flash lamp FL. そして、フラッシュランプFLから正常な光照射が行われたときの光強度の時間波形である基準波形とフラッシュランプFLから処理対象となる半導体ウェハーWに光照射が行われたときの光強度の時間波形である処理波形とを比較することによって光照射の異常を検出するようにしている。 Then, the light intensity when the light irradiation is performed on the reference waveform and the semiconductor wafer W to be processed from the flash lamp FL is the time waveform of the light intensity when the normal light irradiation was performed from the flash lamp FL Time and to detect the abnormality of the light irradiation by comparing the processed waveforms are waveforms. 光強度の時間波形そのものを比較しているため、従来よりも高い精度にてフラッシュランプFLからの光照射の異常を検出することができ、その結果半導体ウェハーWの処理品質を高度なレベルに維持することができる。 Due to the comparing the time waveform itself of the light intensity, it is possible to detect the abnormality of the light emission from the flash lamp FL at higher accuracy than before, maintain the processing quality of the resulting semiconductor wafer W to the high level can do.

<4. <4. 変形例> Modification>
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。 Having described embodiments of the present invention, the invention can be modified in various ways other than those described above without departing from the spirit. 例えば、熱処理装置1の構成は図21〜図23に示すようなものであっても良い。 For example, construction of the thermal processing apparatus 1 may be as shown in FIGS. 21 to 23. 上記実施形態では石英プローブ18と波形計測部20とを光ファイバー17を介して接続していたが、図21に示す例おいては石英プローブ18と波形計測部20とを直接接続している。 In the above embodiment, are connected to the quartz probe 18 and the waveform measurement unit 20 via the optical fiber 17, the keep example shown in FIG. 21 connects the quartz probe 18 and the waveform measurement unit 20 directly. 図21のように構成しても、上記実施形態と同様の処理を行うことができる。 Be constituted as shown in FIG. 21, it is possible to perform the same processing as the above-described embodiment.

また、図22に示す例においては、上記実施形態の石英プローブ18に代えて石英窓19を用いている。 In the example shown in FIG. 22 uses a quartz window 19 in place of the quartz probe 18 of the above embodiment. 石英窓19は、チャンバー6の底壁面であるチャンバー底部62に設置されている。 Quartz window 19 is installed in the chamber bottom portion 62 is a bottom wall surface of the chamber 6. 石英窓19は光ファイバー17を介して波形計測部20と接続されている。 Quartz window 19 is connected to the waveform measurement unit 20 via the optical fiber 17. 図23に示す例においては、石英窓19と波形計測部20とを直接接続している。 In the example shown in FIG. 23, and connects the quartz window 19 and the waveform measurement unit 20 directly. 図22、図23のように構成しても、フラッシュランプFLからチャンバー6の内部に照射された光の一部は石英窓19に入射し、上記実施形態と同様の波形計測処理が実行される。 22, be constituted as shown in FIG. 23, a portion of the light emitted to inside of the chamber 6 from the flash lamp FL is incident on the quartz window 19, the same waveform measurement processing in the above embodiment is performed . すなわち、図1,図21の石英プローブ18および図22,図23の石英窓19はいずれもランプハウス5のフラッシュランプFLからチャンバー6の内部に照射された光が入射する入射部として機能し、その入射した光の強度の時間波形が波形計測部20によって計測される。 That is, FIG. 1, a quartz probe 18 and 22 in FIG. 21, serves as an incident portion on which light is incident radiated into the chamber 6 from the flash lamp FL of the quartz window 19 are both lamp house 5 in FIG. 23, its time waveform of the intensity of the incident light is measured by the waveform measuring section 20. なお、図21〜図23において、波形計測機構以外の構成については上記実施形態と同じであり、上記実施形態と同一の要素については同一の符号を付している。 Note that, in FIGS. 21 23, the structure other than the waveform measuring mechanism is the same as the above embodiment are denoted by the same reference elements as the above embodiments.

また、フラッシュランプFLからチャンバー6の内部に照射された光を受光して波形計測部20に導く構造は図1,図21〜図23の形態に限定されるものではなく、受光した光を適切に導ける構造であれば良く、例えば特許文献1に開示される光導出構造と同様のものであっても良い。 Moreover, the structure derived from the flash lamp FL to the waveform measurement unit 20 by receiving the light irradiated into the chamber 6 is 1, the invention is not limited to the embodiment of FIGS. 21 23, the received light appropriate if Michibikeru structure may, for example, may be similar to the optical outcoupling structures disclosed in Patent Document 1. また、ランプハウス5に石英プローブ18や石英窓19を設け、フラッシュランプFLからの光を直接計測するものであっても良い。 Further, the quartz probe 18 and quartz window 19 provided in the lamp house 5, may be configured to measure the light from the flash lamp FL directly.

また、上記実施形態においては、高速A/Dコンバータ24からワンチップマイコン25への入力電圧が所定の閾値以上となった時点からデジタル信号のサンプリングを開始するようにしていたが、これに限定されるものではなく、例えばメインコントローラ3のパルス発生器31からパルス信号を出力するタイミングと同期してサンプリングを開始するようにしても良い。 Further, in the above embodiment, the input voltage from the high-speed A / D converter 24 into a one-chip microcomputer 25 had to start the sampling of the digital signal from the time when equal to or greater than a predetermined threshold, limited to rather than it shall, may start sampling for example in synchronism with the timing of outputting the pulse signal from the pulse generator 31 of the main controller 3. また、トリガー回路97がトリガー電極91に電圧を印加するタイミングと同期してサンプリングを開始するようにしても良い。 Also, the trigger circuit 97 may be started sampling in synchronization with timing of applying a voltage to the trigger electrode 91. また、高速A/Dコンバータ24からワンチップマイコン25への入力電圧の傾きが所定値以上となった時点からサンプリングを開始するようにしても良い。 The slope of the input voltage from the high-speed A / D converter 24 into a one-chip microcomputer 25 may start the sampling from the time when a predetermined value or more. さらには、ゲートバルブ185によって搬送開口部66が閉鎖されてから所定時間が経過した時点からサンプリングを開始するようにしても良い。 Further, it is also possible to start sampling from the time that the transport opening 66 a predetermined time has elapsed since is closed by the gate valve 185.

また、上記実施形態においては、処理対象となる半導体ウェハーWの処理に先立って、フラッシュランプFLから正常な光照射を行って基準波形を取得するようにしていたが、これに代えてロットの最初の半導体ウェハーWに光照射熱処理を行うときにチャンバー6内部に照射された光の強度の時間波形を基準波形として取得するようにしても良い。 In the embodiment described above, prior to the processing of semiconductor wafer W to be processed, which had acquire the reference waveform by performing a normal light irradiated from the flash lamp FL, the first lot Alternatively time waveform of the intensity of the light emitted inside the chamber 6 when performing light irradiation heat treatment to the semiconductor wafer W may be acquired as the reference waveform. また、ロットの途中の半導体ウェハーWに光照射熱処理を行うときにチャンバー6内部に照射された光の強度の時間波形を基準波形として取得するようにしても良い。 Further, it is also possible to obtain the temporal waveform of the intensity of the light emitted inside the chamber 6 when performing light irradiation heat treatment in the middle of the semiconductor wafer W of the lot as a reference waveform. さらには、基準波形としては、予め波形記憶部35に格納されていたものを用いるようにしても良いし、手動にて設定したものであっても良いし、装置の外部からダウンロードしたものであっても良い。 Furthermore, as the reference waveform, be those may be used what was previously stored in the waveform storage unit 35, it may be obtained by setting manually, downloaded from an external device and it may be.

また、差分の算出(図16)または積分値の比較(図17)によって異常検出処理を行うときに、演算を行う時間範囲を自動で設定するようにしても良い。 Further, when performing the abnormality detection processing by the calculation of the difference comparison (Fig. 16) or the integration value (Fig. 17), the time range for performing an operation may be set automatically. 具体的には、異常検出部37が基準波形のピークを検出し、その検出したピークを含むように予め設定された長さの時間範囲を設定する。 Specifically, the abnormality detecting unit 37 detects the peak of the reference waveform, and sets the predetermined length of the time range to include peaks detection. このようにすれば、ピークの近傍に確実に演算を行う時間範囲を設定することができる。 In this way, it is possible to set the time range to reliably perform operation in the vicinity of the peak.

また、上記実施形態においては、1枚の半導体ウェハーWの光照射熱処理が終了するごとに異常検出処理を行うようにしていたが(図8のステップS6)、全ての半導体ウェハーWの光照射熱処理が終了した後に処理異常検出処理を行うようにしても良い。 Further, in the above embodiment, the light irradiation heat treatment of one semiconductor wafer W were to perform the abnormality detection processing every time ends (step S6 in FIG. 8), the light irradiation heat treatment of all of the semiconductor wafer W There may perform processing abnormality detection processing after the completion. すなわち、図8のステップS7の後にステップS6を実行するようにしても良い。 In other words, it may be performed a step S6 after step S7 in FIG. 8.

また、上記実施形態においては、スイッチング素子96によってフラッシュランプFLへの通電を制御することにより、発光強度の時間波形を調整するようにしていたが、スイッチング素子96を用いることなくフラッシュランプFLからの発光が単純なシングルパルスの強度波形であったとしても本発明に係る技術を適用して照射光の強度波形を計測することができる。 In the above embodiment, by controlling the energization of the flash lamp FL by the switching element 96, it had to adjust the time waveform of the emission intensity, from the flash lamp FL without using a switching element 96 light emission can also be measured the intensity waveform of the illumination light by applying the technology according to the present invention as has a simple single pulse intensity waveform.

また、上記実施形態においては、ランプハウス5に30本のフラッシュランプFLを備えるようにしていたが、これに限定されるものではなく、フラッシュランプFLの本数は任意の数とすることができる。 In the embodiment described above, had the lamp house 5 to comprise a 30 flash lamps FL, is not limited to this, the number of flash lamps FL can be any number. また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。 The flash lamp FL is not limited to the xenon flash lamp may be a krypton flash lamp.

また、上記実施形態においては、スイッチング素子96としてIGBTを使用していたが、これに限定されるものではなく、IGBT以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。 In the embodiment described above, had been using the IGBT as the switching element 96, it is not limited to this, and may be other transistors other than IGBT, the waveform of the input pulse signal it may be any element capable of turning on and off the circuit in response. もっとも、フラッシュランプFLの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したIGBTやGTO(Gate Turn Off)サイリスタをスイッチング素子96として採用するのが好ましい。 However, since the fairly large power for light emission of the flash lamp FL is consumed, it is preferable to employ the IGBT or GTO (Gate Turn Off) thyristor which is suitable for handling high power as a switching element 96.

また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などに用いるガラス基板であっても良い。 The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to the semiconductor wafer may be a glass substrate used for a liquid crystal display device.

1 熱処理装置 3 メインコントローラ 4 保持部昇降機構 5 ランプハウス 6 チャンバー 7 保持部 17 光ファイバー 18 石英プローブ 19 石英窓 20 波形計測部 21 フォトダイオード 22 電流電圧変換回路 23 増幅回路 24 高速A/Dコンバータ 25 ワンチップマイコン 35 波形記憶部 37 異常検出部 60 上部開口 61 チャンバー窓 62 チャンバー底部 63 チャンバー側部 65 熱処理空間 71 ホットプレート 72 サセプタ 96 スイッチング素子 FL フラッシュランプ W 半導体ウェハー 1 heat treatment apparatus 3 main controller 4 holding unit elevation mechanism 5 lamp house 6 chamber 7 holding portion 17 optical fiber 18 of quartz probe 19 quartz window 20 waveform measuring section 21 photodiode 22 current-voltage conversion circuit 23 amplifier circuit 24 a high-speed A / D converter 25 one chip microcomputer 35 waveform storage unit 37 abnormality detection section 60 upper opening 61 chamber window 62 the chamber bottom portion 63 chamber side portion 65 heat treatment space 71 hot plate 72 susceptor 96 switching element FL flashlamp W semiconductor wafer

Claims (18)

  1. 基板に対して光を照射することによって該基板を加熱する熱処理装置であって、 A heat treatment apparatus for heating a substrate by irradiating light to the substrate,
    基板を収容するチャンバーと、 A chamber for accommodating the substrate,
    前記チャンバー内にて基板を保持する保持部と、 A holding unit for holding a substrate in said chamber,
    前記保持部に保持された基板に光照射を行うフラッシュランプと、 A flash lamp to perform light irradiation to the substrate held by the holding portion,
    前記フラッシュランプに流れる電流を制御するスイッチング素子と、 A switching element for controlling a current flowing through the flash lamp,
    前記スイッチング素子のゲートに印加する信号の波形を設定する信号設定部と、 A signal setting section for setting a waveform of a signal applied to the gate of the switching element,
    前記信号設定部にて設定された信号の波形に従って信号を出力して前記スイッチング素子のゲートに印加する信号発生部と、 A signal generating unit to be applied to the gate of the switching element and outputs a signal according to the waveform of the set signal by the signal setting section,
    前記フラッシュランプから前記チャンバーの内部に照射された光の強度の時間波形を計測する波形計測部と、 A waveform measuring unit for measuring a time waveform of the intensity of the irradiation light in the interior of the chamber from the flash lamp,
    前記スイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときの光強度の時間波形である基準波形および前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときの光強度の時間波形である処理波形を記憶する波形記憶部と、 Said predetermined waveform to the gate of the reference waveform and the switching element is a time waveform of the light intensity when the normal light emitted from the flash lamp signal of a predetermined waveform to the gate is applied of the switching element is performed a waveform storage unit for storing a time waveform of the light intensity is processed waveforms of when the signal light irradiation is performed on a substrate to be processed is applied from the flash lamp,
    前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出部と、 An abnormality detection unit that performs an abnormality detection process by comparing the processed waveform and the reference waveform,
    を備えることを特徴とする熱処理装置。 Thermal processing apparatus comprising: a.
  2. 請求項1記載の熱処理装置において、 The heat treatment apparatus according to claim 1, wherein,
    前記異常検出部は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする熱処理装置。 The abnormality detecting unit, a heat treatment apparatus which is characterized in that the calculated abnormality detection processing a difference between the processed waveforms and the reference waveform of a predetermined time range.
  3. 請求項1記載の熱処理装置において、 The heat treatment apparatus according to claim 1, wherein,
    前記異常検出部は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする熱処理装置。 The abnormality detecting unit, a heat treatment apparatus which is characterized in that the comparison with the abnormality detection processing and the integration value of the integration value and the processed waveforms of the reference waveform at a given time range.
  4. 請求項1記載の熱処理装置において、 The heat treatment apparatus according to claim 1, wherein,
    前記異常検出部は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする熱処理装置。 The abnormality detecting unit, a heat treatment apparatus which is characterized in that the comparison with the abnormality detection processing and the highest value of the maximum value and the processed waveforms of the reference waveform.
  5. 請求項1記載の熱処理装置において、 The heat treatment apparatus according to claim 1, wherein,
    前記異常検出部は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする熱処理装置。 The abnormality detecting unit, a heat treatment apparatus which is characterized in that the comparison with the abnormality detection processing and the intensity values ​​of the intensity value and the processed waveforms of the reference waveform at a predetermined time.
  6. 請求項1記載の熱処理装置において、 The heat treatment apparatus according to claim 1, wherein,
    前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする熱処理装置。 The abnormality detecting unit, characterized by performing the n-th (n is an integer of 1 or more) abnormality detection processing by comparing the intensity values ​​of the n-th peak intensity value and the processed waveforms of the peaks of the reference waveform that the heat treatment apparatus.
  7. 請求項1記載の熱処理装置において、 The heat treatment apparatus according to claim 1, wherein,
    前記異常検出部は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする熱処理装置。 The abnormality detecting unit, the n-th of the reference waveform (n is an integer of 1 or more) and performing comparison with the abnormality detection processing and the n-th time peak time and the processing waveform peaks heat treatment apparatus.
  8. 請求項2または請求項3記載の熱処理装置において、 The heat treatment apparatus according to claim 2 or claim 3, wherein,
    前記異常検出部は、前記基準波形のピークを含むように前記所定の時間範囲を設定することを特徴とする熱処理装置。 The abnormality detecting unit, a heat treatment apparatus characterized by setting the predetermined time range to include a peak of the reference waveform.
  9. 請求項1から請求項8のいずれかに記載の熱処理装置において、 The heat treatment apparatus according to any one of claims 1 to 8,
    前記波形計測部はフォトダイオードを備えることを特徴とする熱処理装置。 The waveform measurement unit heat treatment apparatus, characterized in that it comprises a photodiode.
  10. 請求項1から請求項9のいずれかに記載の熱処理装置において、 The heat treatment apparatus according to any one of claims 1 to 9,
    前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理装置。 Heat treatment apparatus in which the switching element is characterized by an insulated gate bipolar transistor.
  11. フラッシュランプからチャンバー内に保持された基板に対して光を照射することによって該基板を加熱する熱処理方法であって、 A heat treatment method for heating a substrate by irradiating light to the substrate held in the chamber from the flash lamp,
    前記フラッシュランプに流れる電流を制御するスイッチング素子のゲートに所定の波形の信号が印加されて前記フラッシュランプから正常な光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を基準波形として取得する基準波形取得工程と、 The time of the intensity of irradiated light into the chamber when a signal of a predetermined waveform to the gate a normal light emitted from the flash lamp is applied was made of a switching element for controlling a current flowing through the flash lamp a reference waveform acquisition step of acquiring a reference waveform waveforms,
    前記スイッチング素子のゲートに前記所定の波形の信号が印加されて前記フラッシュランプから処理対象となる基板に光照射が行われたときに前記チャンバーの内部に照射された光の強度の時間波形を処理波形として取得する処理波形取得工程と、 Processing the time waveform of the intensity of the irradiated light to the interior of the chamber when the signal of the predetermined waveform to gate the light irradiation is performed on a substrate to be processed is applied from the flash lamp of the switching element and processing the waveform acquisition step of acquiring a waveform,
    前記基準波形と前記処理波形とを比較して異常検出処理を行う異常検出工程と、 An abnormality detecting step of detecting an abnormality process by comparing the processed waveform and the reference waveform,
    を備えることを特徴とする熱処理方法。 Heat treatment method, characterized in that it comprises a.
  12. 請求項11記載の熱処理方法において、 In the heat treatment method according to claim 11, wherein,
    前記異常検出工程は、所定の時間範囲での前記基準波形と前記処理波形との差分を算出して異常検出処理を行うことを特徴とする熱処理方法。 The abnormality detecting process, a heat treatment method which is characterized in that the calculated abnormality detection processing a difference between the processed waveforms and the reference waveform of a predetermined time range.
  13. 請求項11記載の熱処理方法において、 In the heat treatment method according to claim 11, wherein,
    前記異常検出工程は、所定の時間範囲での前記基準波形の積分値と前記処理波形の積分値とを比較して異常検出処理を行うことを特徴とする熱処理方法。 The abnormality detecting process, a heat treatment method and performing comparison with the abnormality detection processing and the integration value of the integration value and the processed waveforms of the reference waveform at a given time range.
  14. 請求項11記載の熱処理方法において、 In the heat treatment method according to claim 11, wherein,
    前記異常検出工程は、前記基準波形の最高値と前記処理波形の最高値とを比較して異常検出処理を行うことを特徴とする熱処理方法。 The abnormality detecting process, a heat treatment method characterized in that the abnormality detection processing by comparing the maximum value of the processed waveforms and maximum values ​​of the reference waveform.
  15. 請求項11記載の熱処理方法において、 In the heat treatment method according to claim 11, wherein,
    前記異常検出工程は、所定時刻での前記基準波形の強度値と前記処理波形の強度値とを比較して異常検出処理を行うことを特徴とする熱処理方法。 The abnormality detecting process, a heat treatment method and performing comparison with the abnormality detection processing and the intensity values ​​of the intensity value and the processed waveforms of the reference waveform at a predetermined time.
  16. 請求項11記載の熱処理方法において、 In the heat treatment method according to claim 11, wherein,
    前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの強度値と前記処理波形のn番目のピークの強度値とを比較して異常検出処理を行うことを特徴とする熱処理方法。 The abnormality detecting process, characterized by performing the n-th (n is an integer of 1 or more) abnormality detection processing by comparing the intensity values ​​of the n-th peak intensity value and the processed waveforms of the peaks of the reference waveform heat treatment method to be.
  17. 請求項11記載の熱処理方法において、 In the heat treatment method according to claim 11, wherein,
    前記異常検出工程は、前記基準波形のn番目(nは1以上の整数)のピークの時刻と前記処理波形のn番目のピークの時刻とを比較して異常検出処理を行うことを特徴とする熱処理方法。 The abnormality detecting process, the n-th of the reference waveform (n is an integer of 1 or more) and performing comparison with the abnormality detection processing and the n-th time peak time and the processing waveform peaks heat treatment method.
  18. 請求項11から請求項17のいずれかに記載の熱処理方法において、 In the heat treatment method according to claim 11 to claim 17,
    前記スイッチング素子は絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理方法。 The heat treatment method of the switching element is characterized by an insulated gate bipolar transistor.
JP2015100630A 2015-05-18 2015-05-18 Heat treatment apparatus and a heat treatment method Active JP6068556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015100630A JP6068556B2 (en) 2015-05-18 2015-05-18 Heat treatment apparatus and a heat treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015100630A JP6068556B2 (en) 2015-05-18 2015-05-18 Heat treatment apparatus and a heat treatment method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009082722 Division 2009-03-30

Publications (2)

Publication Number Publication Date
JP2015165593A true JP2015165593A (en) 2015-09-17
JP6068556B2 true JP6068556B2 (en) 2017-01-25

Family

ID=54187938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015100630A Active JP6068556B2 (en) 2015-05-18 2015-05-18 Heat treatment apparatus and a heat treatment method

Country Status (1)

Country Link
JP (1) JP6068556B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254747B2 (en) * 1992-09-03 2002-02-12 株式会社日立製作所 Vertical heat treatment furnace and heat treatment method
JP2003332024A (en) * 2002-05-08 2003-11-21 Ushio Inc Power supply for optical heating device
JP4439824B2 (en) * 2002-07-17 2010-03-24 大日本スクリーン製造株式会社 Heat treatment apparatus
JP4618705B2 (en) * 2003-09-18 2011-01-26 大日本スクリーン製造株式会社 Heat treatment apparatus
JP4641154B2 (en) * 2004-05-28 2011-03-02 大日本スクリーン製造株式会社 Heat treatment apparatus
JP4619146B2 (en) * 2005-02-07 2011-01-26 パナソニック株式会社 Output correction method and a laser oscillator of the laser oscillator
JP2006269596A (en) * 2005-03-23 2006-10-05 Ushio Inc Flash lamp light emitting device
US9482468B2 (en) * 2005-09-14 2016-11-01 Mattson Technology, Inc. Repeatable heat-treating methods and apparatus
JP4677392B2 (en) * 2006-10-30 2011-04-27 住友重機械工業株式会社 Pulsed laser heat treatment apparatus and its control method
JP5199620B2 (en) * 2007-08-17 2013-05-15 大日本スクリーン製造株式会社 Heat treatment apparatus

Also Published As

Publication number Publication date Type
JP2015165593A (en) 2015-09-17 application

Similar Documents

Publication Publication Date Title
US7317870B2 (en) Pulsed processing semiconductor heating methods using combinations of heating sources
US6885815B2 (en) Thermal processing apparatus performing irradiating a substrate with light
US6859616B2 (en) Apparatus for and method of heat treatment by light irradiation
US20040169032A1 (en) Heat treatment apparatus by means of light irradiation
US6936797B2 (en) Thermal processing method and thermal processing apparatus for substrate employing photoirradiation
US6998580B2 (en) Thermal processing apparatus and thermal processing method
US20050063453A1 (en) Temperature measurement and heat-treating metods and system
US20080273867A1 (en) Irradiance pulse heat-treating methods and apparatus
US20090175605A1 (en) Heat treatment apparatus for heating substrate by exposing substrate to flash light
US20050063448A1 (en) Apparatus and method for thermal processing of substrate
US20070069161A1 (en) Repeatable heat-treating methods and apparatus
US20080190909A1 (en) Heat Treatment Apparatus Emitting Flash of Light
US20050018196A1 (en) Measuring method and measuring apparatus of optical energy absorption ratio, and thermal processing apparatus
US20090245761A1 (en) Light-emitting heat treatment apparatus
US7072579B2 (en) Light irradiation type thermal processing apparatus and method of adjusting light irradiation intensity
US20090285568A1 (en) Heat treatment apparatus and method for heating substrate by photo-irradiation
JP2003173983A (en) Heat treating apparatus
US20080248657A1 (en) Method and system for thermally processing a plurality of wafer-shaped objects
US20090103906A1 (en) Heat treatment apparatus and method for heating substrate by irradiation thereof with light
US20090263112A1 (en) Heat treatment apparatus and method for heating substrate by light irradiation
US20100267174A1 (en) LED Substrate Processing
JP2004055821A (en) Thermal treatment equipment
US7223660B2 (en) Flash assisted annealing
US5332883A (en) Temperature control system for lamp annealer
US20120288261A1 (en) Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150