JP5507195B2 - Heat treatment method and heat treatment apparatus - Google Patents
Heat treatment method and heat treatment apparatus Download PDFInfo
- Publication number
- JP5507195B2 JP5507195B2 JP2009235921A JP2009235921A JP5507195B2 JP 5507195 B2 JP5507195 B2 JP 5507195B2 JP 2009235921 A JP2009235921 A JP 2009235921A JP 2009235921 A JP2009235921 A JP 2009235921A JP 5507195 B2 JP5507195 B2 JP 5507195B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emission
- temperature
- semiconductor wafer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010438 heat treatment Methods 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 29
- 230000001678 irradiating effect Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000000630 rising effect Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 description 122
- 235000012431 wafers Nutrition 0.000 description 120
- 239000012535 impurity Substances 0.000 description 28
- 238000012545 processing Methods 0.000 description 28
- 239000007789 gas Substances 0.000 description 18
- 238000001994 activation Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 12
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 12
- 238000012546 transfer Methods 0.000 description 11
- 229910052724 xenon Inorganic materials 0.000 description 11
- 239000011521 glass Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000005336 cracking Methods 0.000 description 7
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 230000002779 inactivation Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 150000002367 halogens Chemical class 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000035939 shock Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Description
本発明は、半導体ウェハーや液晶表示装置用ガラス基板等の薄板状の精密電子基板(以下、単に「基板」と称する)に対して光を照射することによって該基板を加熱する熱処理方法および熱処理装置に関する。 The present invention relates to a heat treatment method and a heat treatment apparatus for heating a thin plate-shaped precision electronic substrate (hereinafter simply referred to as “substrate”) such as a semiconductor wafer or a glass substrate for a liquid crystal display device by irradiating light. About.
従来より、イオン注入後の半導体ウェハーの不純物(イオン)活性化工程においては、ハロゲンランプを使用したランプアニール装置が一般的に使用されていた。このようなランプアニール装置においては、半導体ウェハーを、例えば、1000℃ないし1100℃程度の温度に加熱(アニール)することにより、半導体ウェハーの不純物活性化を実行している。そして、このような熱処理装置においては、ハロゲンランプより照射される光のエネルギーを利用することにより、毎秒数百度程度の速度で半導体ウェハーを昇温する構成となっている。 Conventionally, a lamp annealing apparatus using a halogen lamp has been generally used in an impurity (ion) activation process of a semiconductor wafer after ion implantation. In such a lamp annealing apparatus, the semiconductor wafer is heated (annealed) to a temperature of about 1000 ° C. to 1100 ° C., for example, to activate the impurities of the semiconductor wafer. In such a heat treatment apparatus, the temperature of the semiconductor wafer is increased at a rate of several hundred degrees per second by using the energy of light emitted from the halogen lamp.
一方、近年、半導体デバイスの高集積化が進展し、ゲート長が短くなるにつれて接合深さも浅くすることが望まれている。しかしながら、毎秒数百度程度の速度で半導体ウェハーを昇温する上記ランプアニール装置を使用して半導体ウェハーの不純物活性化を実行した場合においても、半導体ウェハーに打ち込まれたボロンやリン等の不純物が熱によって深く拡散するという現象が生ずることが判明した。このような現象が発生した場合においては、接合深さが要求よりも深くなり過ぎ、良好なデバイス形成に支障が生じることが懸念される。 On the other hand, in recent years, as semiconductor devices have been highly integrated, it is desired to reduce the junction depth as the gate length becomes shorter. However, even when the impurity activation of the semiconductor wafer is performed using the above-described lamp annealing apparatus that raises the temperature of the semiconductor wafer at a speed of about several hundred degrees per second, impurities such as boron and phosphorus implanted in the semiconductor wafer are heated. It was found that the phenomenon of deep diffusion occurs. When such a phenomenon occurs, there is a concern that the junction depth becomes deeper than required, which hinders good device formation.
このため、キセノンフラッシュランプ(以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する)を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、イオンが注入された半導体ウェハーの表面のみを極めて短時間(数ミリセカンド以下)に1300℃程度にまで昇温させる技術が提案されている(例えば、特許文献1,2)。キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。
For this reason, the surface of the semiconductor wafer into which ions have been implanted by irradiating the surface of the semiconductor wafer with flash light using a xenon flash lamp (hereinafter simply referred to as “flash lamp” means xenon flash lamp). Have been proposed in which the temperature is raised to about 1300 ° C. in a very short time (several milliseconds or less) (for example,
もっとも、キセノンフラッシュランプからのフラッシュ光のみでは、半導体ウェハーの表面温度を1300℃程度の処理温度にまで昇温することは難しいため、フラッシュ光照射前に半導体ウェハーの予備加熱を行っておくことが必要となる。特許文献1,2に開示される熱処理技術においても、半導体ウェハーをホットプレートによって所定の予備加熱温度にまで予備加熱した後にフラッシュ加熱を行うようにしている。
However, since it is difficult to raise the surface temperature of the semiconductor wafer to a processing temperature of about 1300 ° C. only with flash light from a xenon flash lamp, preheating of the semiconductor wafer may be performed before flash light irradiation. Necessary. Also in the heat treatment techniques disclosed in
フラッシュ加熱前の予備加熱温度が低い(500℃以下)と、注入された不純物の拡散は抑制されるものの、照射するフラッシュ光の強度を強くしなければ半導体ウェハーの表面温度を所望の処理温度にまで到達させることができない。そうすると、フラッシュ光照射時に半導体ウェハーの表面のみに急激な熱膨張が生じて、ウェハー割れ(Shattering)が発生しやすくなる。 If the preheating temperature before flash heating is low (500 ° C. or less), the diffusion of the implanted impurities is suppressed, but the surface temperature of the semiconductor wafer is set to a desired processing temperature unless the intensity of the flash light to be irradiated is increased. Cannot be reached. If it does so, rapid thermal expansion will arise only on the surface of a semiconductor wafer at the time of flash light irradiation, and it will become easy to generate wafer cracking (Shattering).
一方、予備加熱温度が高い(700℃以上)と、照射するフラッシュ光の強度が弱くても半導体ウェハーの表面温度を所望の処理温度にまで到達させることができる。このため、フラッシュ光照射時の半導体ウェハーの割れを防止することはできるものの、注入された不純物が予備加熱段階で拡散するという問題が発生する。また、拡散は生じなかったとしても、不純物の不活性化比率が高くなって良好な活性化が阻害されるという問題も発生する。 On the other hand, if the preheating temperature is high (700 ° C. or higher), the surface temperature of the semiconductor wafer can reach the desired processing temperature even if the intensity of the flash light to be irradiated is weak. For this reason, although the crack of the semiconductor wafer at the time of flash light irradiation can be prevented, there arises a problem that the implanted impurities diffuse in the preheating stage. In addition, even if diffusion does not occur, there arises a problem that the inactivation ratio of impurities becomes high and favorable activation is inhibited.
本発明は、上記課題に鑑みてなされたものであり、基板の割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる熱処理方法および熱処理装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a heat treatment method and a heat treatment apparatus that can perform good activation of implanted impurities while suppressing cracking of a substrate. .
上記課題を解決するため、請求項1の発明は、基板に対して光を照射することによって該基板を加熱する熱処理方法において、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であり、前記複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であり、前記ピーク間隔にても発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であることを特徴とする。
In order to solve the above-mentioned problems, the invention of
また、請求項2の発明は、基板に対して光を照射することによって該基板を加熱する熱処理装置において、基板を保持する保持手段と、前記保持手段に保持された基板に光を照射する光照射手段と、前記光照射手段の発光出力を制御する発光制御手段と、を備え、前記発光制御手段は、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下となるように前記光照射手段を制御するとともに、前記複数の発光ピークのピーク間隔が5ミリ秒以上100ミリ秒以下であり、前記ピーク間隔にても前記光照射手段が発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下となるように前記光照射手段を制御することを特徴とする。
According to a second aspect of the present invention, there is provided a heat treatment apparatus for heating a substrate by irradiating the substrate with light, a holding unit for holding the substrate, and light for irradiating the substrate held by the holding unit with light. And a light emission control means for controlling a light emission output of the light irradiation means, wherein the light emission control means has a plurality of light emission peaks within a range where the total light irradiation time is 1 second or less. The substrate is irradiated with light with an output waveform, and in the temperature profile drawn on the surface of the substrate by the light irradiation, 700 ° C. or more of the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of light emission peaks with a total of 900 ° C. or less of the residence time to control the light irradiation unit to be equal to or less than 15 milliseconds, the plurality of peak intervals of the
また、請求項3の発明は、請求項2の発明に係る熱処理装置において、前記光照射手段はフラッシュランプを備え、前記発光制御手段は、前記フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子を備えることを特徴とする。 According to a third aspect of the present invention, in the heat treatment apparatus according to the second aspect of the invention , the light irradiation means includes a flash lamp, and the light emission control means is a switching connected in series with the flash lamp, a capacitor, and a coil. An element is provided.
また、請求項4の発明は、請求項3の発明に係る熱処理装置において、前記スイッチング素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする。 According to a fourth aspect of the present invention, in the heat treatment apparatus according to the third aspect of the present invention, the switching element is an insulated gate bipolar transistor.
請求項1の発明によれば、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、その光照射によって基板の表面が描く温度プロファイルにおいて、複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であるため、複数の発光ピークで複数回にわたって基板表面を昇温しつつも1回の発光ピークが基板に与える熱的衝撃は弱くすることができ、基板の割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。また、注入された不純物の不活性化を抑制することもできる。また、複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。さらに、ピーク間隔での平均発光出力は、複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。
According to the invention of
また、請求項2から請求項4の発明によれば、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、その光照射によって基板の表面が描く温度プロファイルにおいて、複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下となるため、複数の発光ピークで複数回にわたって基板表面を昇温しつつも1回の発光ピークが基板に与える熱的衝撃は弱くすることができ、基板の割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。また、注入された不純物の不活性化を抑制することもできる。また、複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。さらに、ピーク間隔での平均発光出力は、複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。 Further, according to the inventions of claims 2 to 4 , the substrate is irradiated with light with an output waveform having a plurality of emission peaks within a range in which the total light irradiation time is 1 second or less, and the light In the temperature profile drawn on the surface of the substrate by irradiation, the total stay time of 700 ° C. or more and 900 ° C. or less of the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 milliseconds or less. Therefore, while the temperature of the substrate is raised multiple times at a plurality of emission peaks, the thermal shock given to the substrate by one emission peak can be weakened, and the implanted impurities while suppressing cracking of the substrate Can be activated well. In addition, inactivation of the implanted impurities can be suppressed. Moreover, since the peak intervals of the plurality of light emission peaks are 5 milliseconds or more and 100 milliseconds or less, the plurality of temperature peaks appear reliably in the temperature profile drawn by the surface of the substrate, and the above effect can be obtained more reliably. be able to. Furthermore, since the average light emission output at the peak interval is 50% or less of the light emission output of the minimum light emission peak among the plurality of light emission peaks, the plurality of temperature peaks reliably appear in the temperature profile drawn by the surface of the substrate. As a result, the above effects can be obtained more reliably.
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
まず、本発明に係る熱処理装置の全体構成について概説する。図1は、本発明に係る熱処理装置1の構成を示す縦断面図である。熱処理装置1は基板として略円形の半導体ウェハーWに光を照射してその半導体ウェハーWを加熱するランプアニール装置である。
First, the overall configuration of the heat treatment apparatus according to the present invention will be outlined. FIG. 1 is a longitudinal sectional view showing a configuration of a
熱処理装置1は、半導体ウェハーWを収容する略円筒形状のチャンバー6と、複数のフラッシュランプFLを内蔵するランプハウス5と、を備える。また、熱処理装置1は、チャンバー6およびランプハウス5に設けられた各動作機構を制御して半導体ウェハーWの熱処理を実行させる制御部3を備える。
The
チャンバー6は、ランプハウス5の下方に設けられており、略円筒状の内壁を有するチャンバー側部63、および、チャンバー側部63の下部を覆うチャンバー底部62によって構成される。また、チャンバー側部63およびチャンバー底部62によって囲まれる空間が熱処理空間65として規定される。熱処理空間65の上方は上部開口60とされており、上部開口60にはチャンバー窓61が装着されて閉塞されている。
The
チャンバー6の天井部を構成するチャンバー窓61は、石英により形成された円板形状部材であり、ランプハウス5から出射された光を熱処理空間65に透過する石英窓として機能する。チャンバー6の本体を構成するチャンバー底部62およびチャンバー側部63は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部63の内側面の上部のリング631は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム(Al)合金等で形成されている。
The
また、熱処理空間65の気密性を維持するために、チャンバー窓61とチャンバー側部63とはOリングによってシールされている。すなわち、チャンバー窓61の下面周縁部とチャンバー側部63との間にOリングを挟み込むとともに、クランプリング90をチャンバー窓61の上面周縁部に当接させ、そのクランプリング90をチャンバー側部63にネジ止めすることによって、チャンバー窓61をOリングに押し付けている。
Further, in order to maintain the airtightness of the
チャンバー底部62には、保持部7を貫通して半導体ウェハーWをその下面(ランプハウス5からの光が照射される側とは反対側の面)から支持するための複数(本実施の形態では3本)の支持ピン70が立設されている。支持ピン70は、例えば石英により形成されており、チャンバー6の外部から固定されているため、容易に取り替えることができる。
The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding
チャンバー側部63は、半導体ウェハーWの搬入および搬出を行うための搬送開口部66を有し、搬送開口部66は、軸662を中心に回動するゲートバルブ185により開閉可能とされる。チャンバー側部63における搬送開口部66とは反対側の部位には熱処理空間65に処理ガス(例えば、窒素(N2)ガスやヘリウム(He)ガス、アルゴン(Ar)ガス等の不活性ガス、あるいは、酸素(O2)ガス等)を導入する導入路81が形成され、その一端は弁82を介して図示省略の給気機構に接続され、他端はチャンバー側部63の内部に形成されるガス導入バッファ83に接続される。また、搬送開口部66には熱処理空間65内の気体を排出する排出路86が形成され、弁87を介して図示省略の排気機構に接続される。
The
図2は、チャンバー6をガス導入バッファ83の位置にて水平面で切断した断面図である。図2に示すように、ガス導入バッファ83は、図1に示す搬送開口部66の反対側においてチャンバー側部63の内周の約1/3に亘って形成されており、導入路81を介してガス導入バッファ83に導かれた処理ガスは、複数のガス供給孔84から熱処理空間65内へと供給される。
FIG. 2 is a cross-sectional view of the
また、熱処理装置1は、チャンバー6の内部において半導体ウェハーWを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーWの予備加熱を行う略円板状の保持部7と、保持部7をチャンバー6の底面であるチャンバー底部62に対して昇降させる保持部昇降機構4と、を備える。図1に示す保持部昇降機構4は、略円筒状のシャフト41、移動板42、ガイド部材43(本実施の形態ではシャフト41の周りに3本配置される)、固定板44、ボールネジ45、ナット46およびモータ40を有する。チャンバー6の下部であるチャンバー底部62には保持部7よりも小さい直径を有する略円形の下部開口64が形成されており、ステンレススチール製のシャフト41は、下部開口64を挿通して、保持部7(厳密には保持部7のホットプレート71)の下面に接続されて保持部7を支持する。
The
移動板42にはボールネジ45と螺合するナット46が固定されている。また、移動板42は、チャンバー底部62に固定されて下方へと伸びるガイド部材43により摺動自在に案内されて上下方向に移動可能とされる。また、移動板42は、シャフト41を介して保持部7に連結される。
A
モータ40は、ガイド部材43の下端部に取り付けられる固定板44に設置され、タイミングベルト401を介してボールネジ45に接続される。保持部昇降機構4により保持部7が昇降する際には、駆動部であるモータ40が制御部3の制御によりボールネジ45を回転し、ナット46が固定された移動板42がガイド部材43に沿って鉛直方向に移動する。この結果、移動板42に固定されたシャフト41が鉛直方向に沿って移動し、シャフト41に接続された保持部7が図1に示す半導体ウェハーWの受渡位置と図5に示す半導体ウェハーWの処理位置との間で滑らかに昇降する。
The
移動板42の上面には略半円筒状(円筒を長手方向に沿って半分に切断した形状)のメカストッパ451がボールネジ45に沿うように立設されており、仮に何らかの異常により移動板42が所定の上昇限界を超えて上昇しようとしても、メカストッパ451の上端がボールネジ45の端部に設けられた端板452に突き当たることによって移動板42の異常上昇が防止される。これにより、保持部7がチャンバー窓61の下方の所定位置以上に上昇することはなく、保持部7とチャンバー窓61との衝突が防止される。
On the upper surface of the moving
また、保持部昇降機構4は、チャンバー6の内部のメンテナンスを行う際に保持部7を手動にて昇降させる手動昇降部49を有する。手動昇降部49はハンドル491および回転軸492を有し、ハンドル491を介して回転軸492を回転することより、タイミングベルト495を介して回転軸492に接続されるボールネジ45を回転して保持部7の昇降を行うことができる。
The holding
チャンバー底部62の下側には、シャフト41の周囲を囲み下方へと伸びる伸縮自在のベローズ47が設けられ、その上端はチャンバー底部62の下面に接続される。一方、ベローズ47の下端はベローズ下端板471に取り付けられている。べローズ下端板471は、鍔状部材411によってシャフト41にネジ止めされて取り付けられている。保持部昇降機構4により保持部7がチャンバー底部62に対して上昇する際にはベローズ47が収縮され、下降する際にはべローズ47が伸張される。そして、保持部7が昇降する際にも、ベローズ47が伸縮することによって熱処理空間65内の気密状態が維持される。
A telescopic bellows 47 that surrounds the
図3は、保持部7の構成を示す断面図である。保持部7は、半導体ウェハーWを予備加熱(いわゆるアシスト加熱)するホットプレート(加熱プレート)71、および、ホットプレート71の上面(保持部7が半導体ウェハーWを保持する側の面)に設置されるサセプタ72を有する。保持部7の下面には、既述のように保持部7を昇降するシャフト41が接続される。サセプタ72は石英(あるいは、窒化アルミニウム(AIN)等であってもよい)により形成され、その上面には半導体ウェハーWの位置ずれを防止するピン75が設けられる。サセプタ72は、その下面をホットプレート71の上面に面接触させてホットプレート71上に設置される。これにより、サセプタ72は、ホットプレート71からの熱エネルギーを拡散してサセプタ72上面に載置された半導体ウェハーWに伝達するとともに、メンテナンス時にはホットプレート71から取り外して洗浄可能とされる。
FIG. 3 is a cross-sectional view showing the configuration of the holding
ホットプレート71は、ステンレススチール製の上部プレート73および下部プレート74にて構成される。上部プレート73と下部プレート74との間には、ホットプレート71を加熱するニクロム線等の抵抗加熱線76が配設され、導電性のニッケル(Ni)ロウが充填されて封止されている。また、上部プレート73および下部プレート74の端部はロウ付けにより接着されている。
The
図4は、ホットプレート71を示す平面図である。図4に示すように、ホットプレート71は、保持される半導体ウェハーWと対向する領域の中央部に同心円状に配置される円板状のゾーン711および円環状のゾーン712、並びに、ゾーン712の周囲の略円環状の領域を周方向に4等分割した4つのゾーン713〜716を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート71には、支持ピン70が挿通される3つの貫通孔77が、ゾーン711とゾーン712との隙間の周上に120°毎に設けられる。
FIG. 4 is a plan view showing the
6つのゾーン711〜716のそれぞれには、相互に独立した抵抗加熱線76が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部7に保持された半導体ウェハーWは、6つのゾーン711〜716に内蔵されたヒータにより加熱される。また、ゾーン711〜716のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ710が設けられている。各センサ710は略円筒状のシャフト41の内部を通り制御部3に接続される。
In each of the six
ホットプレート71が加熱される際には、センサ710により計測される6つのゾーン711〜716のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線76への電力供給量が制御部3により制御される。制御部3による各ゾーンの温度制御はPID(Proportional,Integral,Derivative)制御により行われる。ホットプレート71では、半導体ウェハーWの熱処理(複数の半導体ウェハーWを連続的に処理する場合は、全ての半導体ウェハーWの熱処理)が終了するまでゾーン711〜716のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線76への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。
When the
6つのゾーン711〜716にそれぞれ配設される抵抗加熱線76は、シャフト41の内部を通る電力線を介して電力供給源(図示省略)に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア(マグネシウム酸化物)等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト41の内部は大気開放されている。
The
次に、ランプハウス5は、筐体51の内側に、複数本(本実施形態では30本)のキセノンフラッシュランプFLからなる光源と、その光源の上方を覆うように設けられたリフレクタ52と、を備えて構成される。また、ランプハウス5の筐体51の底部にはランプ光放射窓53が装着されている。ランプハウス5の床部を構成するランプ光放射窓53は、石英により形成された板状部材である。ランプハウス5がチャンバー6の上方に設置されることにより、ランプ光放射窓53がチャンバー窓61と相対向することとなる。ランプハウス5は、チャンバー6内にて保持部7に保持される半導体ウェハーWにランプ光放射窓53およびチャンバー窓61を介してフラッシュランプFLから光を照射することにより半導体ウェハーWを加熱する。
Next, the
複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部7に保持される半導体ウェハーWの主面に沿って(つまり水平方向に沿って)互いに平行となるように平面状に配列されている。よって、フラッシュランプFLの配列によって形成される平面も水平面である。 Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.
図6は、フラッシュランプFLの駆動回路を示す図である。同図に示すように、コンデンサ93と、コイル94と、フラッシュランプFLと、スイッチング素子96とが直列に接続されている。フラッシュランプFLは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管(放電管)92と、該ガラス管92の外周面上に付設されたトリガー電極91とを備える。コンデンサ93には、電源ユニット95によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極91にはトリガー回路97から電圧を印加することができる。トリガー回路97がトリガー電極91に電圧を印加するタイミングは制御部3によって制御される。
FIG. 6 is a diagram showing a driving circuit for the flash lamp FL. As shown in the figure, a
本実施の形態では、スイッチング素子96として絶縁ゲートバイポーラトランジスタ(IGBT;Insulated gate bipolar transistor)を用いている。IGBTは、ゲート部にMOSFET(Metal Oxide Semiconductor Field effect transistor)を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。スイッチング素子96のゲートには制御部3のパルス発生器31からパルス信号が印加される。
In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching
コンデンサ93が充電された状態でスイッチング素子96のゲートにパルスが出力されてガラス管92の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管92内に電気は流れない。しかしながら、トリガー回路97がトリガー電極91に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管92内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
Even when a pulse is output to the gate of the switching
また、図1のリフレクタ52は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。リフレクタ52の基本的な機能は、複数のフラッシュランプFLから出射された光を保持部7の側に反射するというものである。リフレクタ52はアルミニウム合金板にて形成されており、その表面(フラッシュランプFLに臨む側の面)はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ52の表面が完全な鏡面であると、複数のフラッシュランプFLからの反射光の強度に規則パターンが生じて半導体ウェハーWの表面温度分布の均一性が低下するためである。
Further, the
制御部3は、熱処理装置1に設けられた上記の種々の動作機構を制御する。制御部3のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部3は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。また、制御部3は、パルス発生器31および波形設定部32を備えるとともに、入力部33に接続されている。入力部33としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部33からの入力内容に基づいて波形設定部32がパルス信号の波形を設定し、その波形に従ってパルス発生器31がパルス信号を発生する。
The
上記の構成以外にも熱処理装置1は、半導体ウェハーWの熱処理時にフラッシュランプFLおよびホットプレート71から発生する熱エネルギーによるチャンバー6およびランプハウス5の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー6のチャンバー側部63およびチャンバー底部62には水冷管(図示省略)が設けられている。また、ランプハウス5は、内部に気体流を形成して排熱するための気体供給管55および排気管56が設けられて空冷構造とされている(図1,5参照)。また、チャンバー窓61とランプ光放射窓53との間隙にも空気が供給され、ランプハウス5およびチャンバー窓61を冷却する。
In addition to the above configuration, the
次に、熱処理装置1における半導体ウェハーWの処理手順について説明する。ここで処理対象となる半導体ウェハーWはイオン注入法により不純物(イオン)が添加された半導体基板である。図7は、熱処理装置1での処理対象となる半導体ウェハーWに形成された素子の構造を示す図である。シリコン基板11にはソース・ドレイン領域12とエクステンション領域13とが形成されるとともに、その上面にはゲート電極15が設けられる。エクステンション領域13はソース・ドレイン領域12とチャネルとの電気的接続部である。金属のゲート電極15はゲート絶縁膜14を介してシリコン基板11上に設けられており、その測方にはセラミックスのサイドウォール16が形成される。ソース・ドレイン領域12およびエクステンション領域13にはイオン注入法によって不純物が導入されており、その不純物の活性化が熱処理装置1による光照射加熱処理(アニール)により実行される。以下に説明する熱処理装置1の処理手順は、制御部3が熱処理装置1の各動作機構を制御することにより進行する。
Next, a processing procedure for the semiconductor wafer W in the
まず、保持部7が図5に示す処理位置から図1に示す受渡位置に下降する。「処理位置」とは、フラッシュランプFLから半導体ウェハーWに光照射が行われるときの保持部7の位置であり、図5に示す保持部7のチャンバー6内における位置である。また、「受渡位置」とは、チャンバー6に半導体ウェハーWの搬出入が行われるときの保持部7の位置であり、図1に示す保持部7のチャンバー6内における位置である。熱処理装置1における保持部7の基準位置は処理位置であり、処理前にあっては保持部7は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図1に示すように、保持部7が受渡位置にまで下降するとチャンバー底部62に近接し、支持ピン70の先端が保持部7を貫通して保持部7の上方に突出する。
First, the holding
次に、保持部7が受渡位置に下降したときに、弁82および弁87が開かれてチャンバー6の熱処理空間65内に常温の窒素ガスが導入される。続いて、ゲートバルブ185が開いて搬送開口部66が開放され、装置外部の搬送ロボットにより搬送開口部66を介して半導体ウェハーWがチャンバー6内に搬入され、複数の支持ピン70上に載置される。
Next, when the holding
半導体ウェハーWの搬入時におけるチャンバー6への窒素ガスのパージ量は約40リットル/分とされ、供給された窒素ガスはチャンバー6内においてガス導入バッファ83から図2中に示す矢印AR4の方向へと流れ、図1に示す排出路86および弁87を介してユーティリティ排気により排気される。また、チャンバー6に供給された窒素ガスの一部は、べローズ47の内側に設けられる排出口(図示省略)からも排出される。なお、以下で説明する各ステップにおいて、チャンバー6には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーWの処理工程に合わせて様々に変更される。
The purge amount of nitrogen gas into the
半導体ウェハーWがチャンバー6内に搬入されると、ゲートバルブ185により搬送開口部66が閉鎖される。そして、保持部昇降機構4により保持部7が受渡位置からチャンバー窓61に近接した処理位置にまで上昇する。保持部7が受渡位置から上昇する過程において、半導体ウェハーWは支持ピン70から保持部7のサセプタ72へと渡され、サセプタ72の上面に載置・保持される。保持部7が処理位置にまで上昇するとサセプタ72に保持された半導体ウェハーWも処理位置に保持されることとなる。
When the semiconductor wafer W is loaded into the
ホットプレート71の6つのゾーン711〜716のそれぞれは、各ゾーンの内部(上部プレート73と下部プレート74との間)に個別に内蔵されたヒータ(抵抗加熱線76)により所定の温度まで加熱されている。保持部7が処理位置まで上昇して半導体ウェハーWが保持部7と接触することにより、その半導体ウェハーWはホットプレート71に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。
Each of the six
図8は、予備加熱が開始されてからの半導体ウェハーWの表面温度の変化を示す図である。処理位置にて時間tpの予備加熱が行われ、半導体ウェハーWの温度が予め設定された予備加熱温度T1まで上昇する。予備加熱温度T1は、半導体ウェハーWに添加された不純物が熱により拡散する恐れのない、200℃ないし700℃程度、好ましくは350℃ないし600℃程度とされる(本実施の形態では600℃)。また、半導体ウェハーWの予備加熱を行う時間tpは、約3秒〜200秒とされる(本実施の形態では60秒)。なお、保持部7とチャンバー窓61との間の距離は、保持部昇降機構4のモータ40の回転量を制御することにより任意に調整することが可能とされている。
FIG. 8 is a diagram showing a change in the surface temperature of the semiconductor wafer W since the preheating is started. Preheating is performed for a time tp at the processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 700 ° C., preferably about 350 ° C. to 600 ° C. (in this embodiment, 600 ° C.) at which the impurities added to the semiconductor wafer W are not likely to diffuse due to heat. . The time tp for preheating the semiconductor wafer W is about 3 seconds to 200 seconds (60 seconds in the present embodiment). The distance between the holding
時間tpの予備加熱時間が経過した後、時刻AにてフラッシュランプFLによる半導体ウェハーWの光照射加熱が開始される。フラッシュランプFLからの光照射を行うに際しては、予め電源ユニット95によってコンデンサ93に電荷を蓄積しておく。そして、コンデンサ93に電荷が蓄積された状態にて、制御部3のパルス発生器31からスイッチング素子96にパルス信号を出力する。
After the preheating time of time tp has elapsed, light irradiation heating of the semiconductor wafer W by the flash lamp FL is started at time A. When irradiating light from the flash lamp FL, charges are accumulated in the
図9は、パルス信号の波形と回路に流れる電流との相関の一例を示す図である。ここでは、図9(a)に示すような波形のパルス信号がパルス発生器31から出力される。パルス信号の波形は、パルス幅の時間(オン時間)とパルス間隔の時間(オフ時間)とを順次設定した次の表1に示すようなレシピを入力部33から入力することによって規定することができる。なお、表1における時間の単位はマイクロ秒(μs)である。
FIG. 9 is a diagram illustrating an example of the correlation between the waveform of the pulse signal and the current flowing through the circuit. Here, a pulse signal having a waveform as shown in FIG. 9A is output from the
このようなレシピをオペレータが入力部33から制御部3に入力すると、そのレシピに基づいて制御部3の波形設定部32が図9(a)に示すようなパルス波形を設定する。図9(a)に示すパルス波形においては、まず最初に幅が0.8ミリ秒と比較的長い単一のパルスPAが設定され、それに続いて幅が0.1ミリ秒の20個のパルスPBが設定され、さらに続いて幅が1.4ミリ秒の単一のパルスPCが設定されている。そして、波形設定部32によって設定されたパルス波形に従ってパルス発生器31がパルス信号を出力する。その結果、スイッチング素子96のゲートには図9(a)のような波形のパルス信号が印加され、スイッチング素子96のオンオフ駆動が制御されることとなる。具体的には、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはスイッチング素子96がオン状態となり、パルス信号がオフのときにはスイッチング素子96がオフ状態となる。
When the operator inputs such a recipe from the
また、パルス発生器31から最初のパルスPAが出力されるタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に電圧を印加する。コンデンサ93に電荷が蓄積された状態にてスイッチング素子96のゲートにパルスPAが入力され、かつ、それと同期してトリガー電極91に高電圧が印加されると、フラッシュランプFLのガラス管92内の両端電極間で電流が流れ始め、そのときのキセノンの原子あるいは分子の励起によって光が放出される。一旦、フラッシュランプFLの通電が開始され、その電流値が所定値以上残っている状態で次の複数のパルスPBが断続的にスイッチング素子96のゲートに入力されることにより、その後はトリガー電極91に高電圧を印加しなくてもフラッシュランプFLに電流が流れ続ける。すなわち、最初のパルスPAがスイッチング素子96のゲートに入力されるときのみトリガー電極91に高電圧を印加すれば、その後はトリガー電圧を印加せずともフラッシュランプFLに電流が継続して流れる。スイッチング素子96のゲートに入力されるパルス信号がオンのときにはフラッシュランプFLのガラス管92内に流れる電流値が増加し、オフのときには電流値が減少し、その結果フラッシュランプFLには図9(b)に示すような波形の電流が流れる。なお、各パルスに対応する個々の電流波形はコイル94の定数によって規定される。
Further, in synchronization with the timing at which the first pulse PA is output from the
図9(b)に示すような波形の電流が流れてフラッシュランプFLが発光する。フラッシュランプFLの発光出力は、フラッシュランプFLに流れる電流にほぼ比例する。従って、フラッシュランプFLの発光出力の出力波形(プロファイル)は図10(a)に示すようなパターンとなる。図10(a)に示す如きフラッシュランプFLからの出力波形にて、処理位置の保持部7に保持された半導体ウェハーWに光照射が行われる。この光照射によって半導体ウェハーWの表面が描く温度プロファイルは図10(b)に示すようなものとなる。
A current having a waveform as shown in FIG. 9B flows, and the flash lamp FL emits light. The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Accordingly, the output waveform (profile) of the light emission output of the flash lamp FL has a pattern as shown in FIG. With the output waveform from the flash lamp FL as shown in FIG. 10A, the semiconductor wafer W held on the processing
従来のように、スイッチング素子96を使用することなくフラッシュランプFLを発光させた場合には、コンデンサ93に蓄積されていた電荷が1回の発光で消費され、フラッシュランプFLからの出力波形は幅が0.1ミリセカンドないし10ミリセカンド程度のシングルパルスとなる。これに対して、本実施の形態のように、回路中にスイッチング素子96を接続してそのゲートに図9(a)のようなパルス信号を出力することにより、いわばフラッシュランプFLの発光がチョッパ制御されることとなり、コンデンサ93に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプFLが点滅を繰り返す。なお、図9に示すように、電流値が完全に”0”になる前に次のパルスがスイッチング素子96のゲートに印加されて電流値が再度増加するため、フラッシュランプFLが点滅を繰り返している間も発光出力が完全に”0”になるものではない。
When the flash lamp FL is caused to emit light without using the switching
図10(a)に示すフラッシュランプFLの出力波形は2つの発光ピークEP1,EP2を有している。すなわち、最高到達出力がL1となる第1の発光ピークEP1を有する出力波形にて半導体ウェハーWに光照射を行った後、最高到達出力がL2となる第2の発光ピークEP2を有する出力波形にて半導体ウェハーWに光照射を行っている。図10(a)の例では、発光ピークEP1と発光ピークEP2との間も平均値がL3となる比較的弱い発光出力にてフラッシュランプFLが発光を続けている。 The output waveform of the flash lamp FL shown in FIG. 10 (a) has two emission peaks EP1 and EP2. That is, after irradiating the semiconductor wafer W with an output waveform having the first emission peak EP1 with the highest attained output L1, the output waveform having the second emission peak EP2 with the highest attained output L2 is obtained. The semiconductor wafer W is irradiated with light. In the example of FIG. 10 (a), the flash lamp FL continues to emit light with a relatively weak light emission output whose average value is L3 between the light emission peak EP1 and the light emission peak EP2.
より詳細に述べれば、まずパルス発生器31がスイッチング素子96のゲートに幅が0.8ミリ秒のパルスPAを出力することによって、スイッチング素子96が0.8ミリ秒オン状態となってフラッシュランプFLを含む回路に図9(b)の先頭に示す波形の電流が流れる。その結果、図10(a)の先頭に示すような最高到達出力がL1となる第1の発光ピークEP1を有する出力波形にてフラッシュランプFLが発光する。そして、このような出力波形にてフラッシュランプFLからの光照射を受けた半導体ウェハーWの表面温度は、図10(b)に示す如く、温度T2にまで急速に上昇した後一旦急降下する。
More specifically, first, the
次に、パルス発生器31がスイッチング素子96のゲートに幅が0.1ミリ秒の20個のパルスPBを断続的に出力することによって、スイッチング素子96がオンオフを繰り返してフラッシュランプFLを含む回路に図9(b)の半ばに示すようなのこぎり波形の電流が流れる。その結果、図10(a)の半ばに示すような平均値が発光出力L3となる概ねフラットな出力波形にてフラッシュランプFLが発光する。この段階のフラッシュランプFLの発光は比較的弱いものであり、半導体ウェハーWの表面温度は、図10(b)に示すように、徐々に低下する。
Next, the
20個のパルスPBに続いてパルス発生器31がスイッチング素子96のゲートに幅が1.4ミリ秒の比較的長い最後のパルスPCを出力することによって、スイッチング素子96が1.4ミリ秒オン状態となってフラッシュランプFLを含む回路に図9(b)の最後尾に示す波形の電流が流れる。その結果、図10(a)の最後尾に示すような最高到達出力がL2となる第2の発光ピークEP2を有する出力波形にてフラッシュランプFLが発光する。そして、このような出力波形にてフラッシュランプFLからの光照射を受けた半導体ウェハーWの表面温度は、図10(b)に示す如く、温度T3にまで再度急速に上昇した後降下する。
Following the 20 pulses PB, the
このように、図10(a)に示すような2つの発光ピークEP1,EP2を有する出力波形にて半導体ウェハーWに光照射を行うことによって、半導体ウェハーWの表面温度は図10(b)に示すように変化する。ここで、図10(a)に示すような出力波形の光照射によって半導体ウェハーWの表面が描く温度プロファイルには、図10(b)に示すように、2つの発光ピークEP1,EP2に対応する2つの温度ピークTP1,TP2が現れる。そして、2つの発光ピークEP1,EP2に対応する2つの温度ピークTP1,TP2のそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下である。 Thus, by irradiating the semiconductor wafer W with light having an output waveform having two emission peaks EP1 and EP2 as shown in FIG. 10A, the surface temperature of the semiconductor wafer W is as shown in FIG. It changes as shown. Here, the temperature profile drawn on the surface of the semiconductor wafer W by the light irradiation of the output waveform as shown in FIG. 10A corresponds to two emission peaks EP1 and EP2, as shown in FIG. 10B. Two temperature peaks TP1, TP2 appear. The total stay time of 700 ° C. or more and 900 ° C. or less in the temperature raising process and the temperature lowering process for each of the two temperature peaks TP1 and TP2 corresponding to the two emission peaks EP1 and EP2 is 15 milliseconds or less.
具体的には、図10(b)に示す半導体ウェハーWの表面温度プロファイルにおいて、第1の発光ピークEP1に対応するのは第1の温度ピークTP1である。そして、第1の温度ピークTP1についての昇温過程での700℃以上900℃以下の滞在時間t11と降温過程での700℃以上900℃以下の滞在時間t12との合計は15ミリ秒以下である。すなわち、半導体ウェハーWの表面温度が第1の温度ピークTP1に到達する前後の700℃以上900℃以下の通過時間の合計は15ミリ秒以下の5ミリ秒程度である。第1の温度ピークTP1の最高到達温度は900℃以上である。 Specifically, in the surface temperature profile of the semiconductor wafer W shown in FIG. 10B, the first temperature peak TP1 corresponds to the first emission peak EP1. The total of the stay time t11 of 700 ° C. or more and 900 ° C. or less in the temperature rising process and the stay time t12 of 700 ° C. or more and 900 ° C. or less in the temperature lowering process for the first temperature peak TP1 is 15 milliseconds or less. . That is, the total transit time of 700 ° C. or more and 900 ° C. or less before and after the surface temperature of the semiconductor wafer W reaches the first temperature peak TP1 is about 5 milliseconds of 15 milliseconds or less. The highest temperature reached at the first temperature peak TP1 is 900 ° C. or higher.
同様に、図10(b)に示す半導体ウェハーWの表面温度プロファイルにおいて、第2の発光ピークEP2に対応するのは第2の温度ピークTP2である。そして、第2の温度ピークTP2についての昇温過程での700℃以上900℃以下の滞在時間t21と降温過程での700℃以上900℃以下の滞在時間t22との合計は15ミリ秒以下である。すなわち、半導体ウェハーWの表面温度が第2の温度ピークTP2に到達する前後の700℃以上900℃以下の通過時間の合計は15ミリ秒以下の11ミリ秒程度である。第2の温度ピークTP2の最高到達温度は900℃以上である。 Similarly, in the surface temperature profile of the semiconductor wafer W shown in FIG. 10B, the second temperature peak TP2 corresponds to the second emission peak EP2. The total of the stay time t21 from 700 ° C. to 900 ° C. in the temperature rising process and the stay time t22 from 700 ° C. to 900 ° C. in the temperature lowering process for the second temperature peak TP2 is 15 milliseconds or less. . That is, the total transit time of 700 ° C. or more and 900 ° C. or less before and after the surface temperature of the semiconductor wafer W reaches the second temperature peak TP2 is about 11 milliseconds of 15 milliseconds or less. The maximum temperature reached by the second temperature peak TP2 is 900 ° C. or higher.
また、1回のフラッシュ加熱におけるフラッシュランプFLの光照射の総時間は1秒以下であり、発光ピークEP1と発光ピークEP2との間のピーク間隔tpは5ミリ秒以上100ミリ秒以下である。さらに、そのピーク間隔におけるフラッシュランプFLの平均発光出力L3は、2つの発光ピークEP1,EP2のうちの最小の発光ピークEP1の最高到達出力L1の50%以下である。 The total time of light irradiation of the flash lamp FL in one flash heating is 1 second or less, and the peak interval tp between the light emission peak EP1 and the light emission peak EP2 is 5 milliseconds or more and 100 milliseconds or less. Further, the average light emission output L3 of the flash lamp FL in the peak interval is 50% or less of the maximum attained output L1 of the minimum light emission peak EP1 of the two light emission peaks EP1 and EP2.
以上のようにしてフラッシュランプFLによる光照射加熱が終了し、処理位置における約10秒間の待機の後、保持部7が保持部昇降機構4により再び図1に示す受渡位置まで下降し、半導体ウェハーWが保持部7から支持ピン70へと渡される。続いて、ゲートバルブ185により閉鎖されていた搬送開口部66が開放され、支持ピン70上に載置された半導体ウェハーWは装置外部の搬送ロボットにより搬出され、熱処理装置1における半導体ウェハーWの光照射加熱処理が完了する。
As described above, the light irradiation heating by the flash lamp FL is completed, and after waiting for about 10 seconds at the processing position, the holding
既述のように、熱処理装置1における半導体ウェハーWの熱処理時には窒素ガスがチャンバー6に継続的に供給されており、その供給量は、保持部7が処理位置に位置するときには約30リットル/分とされ、保持部7が処理位置以外の位置に位置するときには約40リットル/分とされる。
As described above, nitrogen gas is continuously supplied to the
本実施形態においては、2つの発光ピークEP1,EP2を有する出力波形にて半導体ウェハーWに光照射を行っているため、従来のようなコンデンサ93の電荷を1回の発光で消費する場合に比較して、1つの発光ピークが半導体ウェハーWに与える熱的衝撃が弱くなり、半導体ウェハーWの割れを抑制することができる。
In this embodiment, since the semiconductor wafer W is irradiated with light with an output waveform having two emission peaks EP1 and EP2, it is compared with the case where the charge of the
また、個々の発光ピークが半導体ウェハーWに与える熱エネルギーが小さかったとしても、それぞれの発光ピークによって半導体ウェハーWの表面温度は900℃以上にまで昇温される。すなわち、2つの発光ピークEP1,EP2を有する出力波形にて半導体ウェハーWに光照射を行うことにより、半導体ウェハーWの表面温度は2回にわたって900℃以上にまで昇温されるため、半導体ウェハーWに注入された不純物の良好な活性化を行うことができる。 Even if the thermal energy given to the semiconductor wafer W by each emission peak is small, the surface temperature of the semiconductor wafer W is raised to 900 ° C. or more by each emission peak. That is, by irradiating the semiconductor wafer W with light with an output waveform having two emission peaks EP1 and EP2, the surface temperature of the semiconductor wafer W is raised to 900 ° C. or more twice, so that the semiconductor wafer W Good activation of impurities implanted into the substrate can be performed.
また、半導体ウェハーWの表面が描く温度プロファイルにおいて、2つの発光ピークEP1,EP2に対応する2つの温度ピークTP1,TP2のそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計を15ミリ秒以下としている。700℃以上900℃以下の温度域は、注入された不純物の不活性化が進行する温度域である。従って、半導体ウェハーWがこの温度域に長時間留まると、注入された不純物の不活性化比率が高くなって良好な活性化が阻害される。本実施形態においては、半導体ウェハーWの表面温度プロファイルにおける各温度ピークについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であるため、注入された不純物の不活性化はほとんど生じない。このため、半導体ウェハーWに注入された不純物の良好な活性化を行うことができる。 Further, in the temperature profile drawn by the surface of the semiconductor wafer W, the residence time of 700 ° C. or more and 900 ° C. or less of the temperature rising process and the temperature falling process for each of the two temperature peaks TP1 and TP2 corresponding to the two emission peaks EP1 and EP2. Is set to 15 milliseconds or less. The temperature range of 700 ° C. or higher and 900 ° C. or lower is a temperature range where the inactivation of the implanted impurities proceeds. Therefore, if the semiconductor wafer W stays in this temperature range for a long time, the inactivation ratio of the implanted impurities becomes high and good activation is inhibited. In this embodiment, since the total stay time of 700 ° C. or more and 900 ° C. or less in each temperature peak in the surface temperature profile of the semiconductor wafer W is 15 milliseconds or less, the implanted impurities Almost no inactivation occurs. For this reason, good activation of impurities implanted into the semiconductor wafer W can be performed.
また、発光ピークEP1と発光ピークEP2との間のピーク間隔tpを5ミリ秒以上100ミリ秒以下とするとともに、そのピーク間隔における平均発光出力L3を2つの発光ピークEP1,EP2のうちの最小の発光ピークEP1の最高到達出力L1の50%以下としている。このため、2つの発光ピークEP1,EP2にわたって半導体ウェハーWの表面温度が連続して昇温し続けることは無く、半導体ウェハーWの表面が描く温度プロファイルには2つの温度ピークが確実に現れる。よって、半導体ウェハーWの表面温度は発光ピークごとに昇温と降温とを繰り返すこととなるため、上述した半導体ウェハーWの割れを抑制しつつ、注入された不純物の良好な活性化を行うことができるという効果を確実に得ることができる。 In addition, the peak interval tp between the emission peak EP1 and the emission peak EP2 is set to 5 milliseconds or more and 100 milliseconds or less, and the average emission output L3 in the peak interval is the smallest of the two emission peaks EP1 and EP2. The maximum peak output L1 of the emission peak EP1 is 50% or less. For this reason, the surface temperature of the semiconductor wafer W does not continue to rise continuously over the two emission peaks EP1 and EP2, and two temperature peaks surely appear in the temperature profile drawn by the surface of the semiconductor wafer W. Therefore, since the surface temperature of the semiconductor wafer W is repeatedly raised and lowered for each emission peak, it is possible to perform good activation of the implanted impurities while suppressing the above-described cracking of the semiconductor wafer W. The effect that it is possible can be obtained reliably.
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、フラッシュランプFLの発光出力プロファイルは図10(a)の例に限定されるものではなく、図11のようなものであっても良い。図11に示すフラッシュランプFLの発光出力の出力波形も2つの発光ピークEP11,EP12を有している。すなわち、最高到達出力がL11となる第1の発光ピークEP11を有する出力波形にて半導体ウェハーWに光照射を行った後、最高到達出力がL12となる第2の発光ピークEP12を有する出力波形にて半導体ウェハーWに光照射を行っている。但し、図11に示す例においては、発光ピークEP11と発光ピークEP12との間はフラッシュランプFLが完全に消灯している。 While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, the light emission output profile of the flash lamp FL is not limited to the example of FIG. 10A, and may be as shown in FIG. The output waveform of the light emission output of the flash lamp FL shown in FIG. 11 also has two light emission peaks EP11 and EP12. That is, after irradiating the semiconductor wafer W with an output waveform having the first emission peak EP11 where the maximum attained output is L11, the output waveform has the second emission peak EP12 where the highest attained output is L12. The semiconductor wafer W is irradiated with light. However, in the example shown in FIG. 11, the flash lamp FL is completely turned off between the emission peak EP11 and the emission peak EP12.
このような発光出力プロファイルを得るためには、まずパルス発生器31がスイッチング素子96のゲートに比較的長時間の単一のパルス(図9のパルスPAと同じでも良い)を出力する。また、このパルスを出力するタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に高電圧を印加する。コンデンサ93に電荷が蓄積された状態にてパルス発生器31からスイッチング素子96のゲートにパルスが出力され、かつ、それと同期してトリガー電極91に高電圧が印加さることにより、スイッチング素子96がそのパルスの幅分だけオン状態となってフラッシュランプFLに電流が流れる。その結果、最高到達出力がL11となる第1の発光ピークEP11を有する出力波形にてフラッシュランプFLが発光する。
In order to obtain such a light emission output profile, first, the
図11に示す例においては、パルス発生器31が比較的長時間の最初のパルスを出力した後、暫時パルスの出力を停止する。すなわち、図9の複数のパルスPBに相当するパルス群は出力しない。このため、スイッチング素子96はオフ状態となり、フラッシュランプFLへの通電も停止する。その結果、フラッシュランプFLも完全に消灯することとなる。
In the example shown in FIG. 11, after the
その後、所定時間が経過してから、パルス発生器31がスイッチング素子96のゲートに比較的長時間の単一のパルス(図9のパルスPCと同じでも良い)を再度出力する。このとき、パルス発生器31がパルスを再度出力するタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に高電圧を印加する。これにより、フラッシュランプFLに再度電流が流れ、その結果、一旦消灯していたフラッシュランプFLが再度発光する。その発光出力の出力波形は、最高到達出力がL12となる第2の発光ピークEP12を有するものである。なお、図11に示す例においても、フラッシュランプFLの光照射の総時間は1秒以下である。
Thereafter, after a predetermined time elapses, the
図11に示すような出力波形にて半導体ウェハーWに光照射を行った場合であっても、半導体ウェハーWの表面が描く温度プロファイルは図10(b)に示すのと同じようなものとなる。すなわち、図11に示す出力波形の光照射によって半導体ウェハーWの表面が描く温度プロファイルにおいて、2つの発光ピークEP11,EP12に対応する2つの温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下である。このため、上記実施形態と同様に、半導体ウェハーWの割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。 Even when the semiconductor wafer W is irradiated with light with an output waveform as shown in FIG. 11, the temperature profile drawn by the surface of the semiconductor wafer W is the same as that shown in FIG. . That is, in the temperature profile drawn on the surface of the semiconductor wafer W by the light irradiation of the output waveform shown in FIG. 11, the temperature rising process and the temperature falling process of each of the two temperature peaks corresponding to the two emission peaks EP11 and EP12 are 700 ° C. The total stay time at 900 ° C. or less is 15 milliseconds or less. For this reason, it is possible to perform good activation of the implanted impurities while suppressing cracking of the semiconductor wafer W as in the above embodiment.
このことは、複数のパルスPBによる2つの発光ピーク間のフラッシュランプFLの弱い発光は必ずしも必要でないことを意味している。上記実施形態において、2つの発光ピーク間に複数のパルスPBを断続的に出力してフラッシュランプFLの弱い発光を継続しているのは、最後のパルスPCを出力する際にもトリガー電極91にトリガー電圧を印加することなくフラッシュランプFLに電流を流し続けるためである。すなわち、パルス発生器31がパルスを出力するごとに制御部3がトリガー回路97を制御してトリガー電極91に高電圧を印加する構成であれば、発光ピーク間の弱い発光は必ずしも必要でない。
This means that weak light emission of the flash lamp FL between two light emission peaks due to a plurality of pulses PB is not always necessary. In the above embodiment, the plurality of pulses PB are intermittently output between the two emission peaks and the weak light emission of the flash lamp FL is continued even when the last pulse PC is output. This is because the current continues to flow through the flash lamp FL without applying the trigger voltage. That is, if the
また、フラッシュランプFLの発光出力プロファイルは図12に示すようなものであっても良い。図12に示すフラッシュランプFLの発光出力の出力波形は3つの発光ピークEP21,EP22,EP23を有している。各発光ピーク間は、フラッシュランプFLが完全に消灯していても良いし、図12のように弱く発光していても良い。発光ピーク間にフラッシュランプFLが弱く発光する場合には、そのピーク間の平均発光出力は3つの発光ピークEP21,EP22,EP23のうちの最小の発光ピークの最高到達出力の50%以下となるようにする。なお、図12に示す例においても、フラッシュランプFLの光照射の総時間は1秒以下である。 The light emission output profile of the flash lamp FL may be as shown in FIG. The output waveform of the light emission output of the flash lamp FL shown in FIG. 12 has three light emission peaks EP21, EP22, and EP23. Between each light emission peak, the flash lamp FL may be completely extinguished or may emit light weakly as shown in FIG. When the flash lamp FL emits light weakly between the emission peaks, the average emission output between the peaks is 50% or less of the maximum output of the minimum emission peak among the three emission peaks EP21, EP22, EP23. To. Also in the example shown in FIG. 12, the total light irradiation time of the flash lamp FL is 1 second or less.
図12に示すような出力波形にて半導体ウェハーWに光照射を行うと、半導体ウェハーWの表面が描く温度プロファイルにも3つの温度ピークが現れる。各温度ピークでの最高到達温度は900℃以上である。そして、3つの温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下である。このようにしても、3つの発光ピークEP21,EP22,EP23を有する出力波形にて半導体ウェハーWに光照射を行っているため、1つの発光ピークが半導体ウェハーWに与える熱的衝撃が弱くなり、半導体ウェハーWの割れを抑制することができる。また、半導体ウェハーWの表面温度は3回にわたって900℃以上にまで昇温されるため、半導体ウェハーWに注入された不純物の良好な活性化を行うことができる。さらに、3つの温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下であるため、注入された不純物の不活性化はほとんど生じない。 When the semiconductor wafer W is irradiated with light with an output waveform as shown in FIG. 12, three temperature peaks also appear in the temperature profile drawn by the surface of the semiconductor wafer W. The maximum temperature reached at each temperature peak is 900 ° C. or higher. The total stay time of 700 ° C. or more and 900 ° C. or less in the temperature raising process and the temperature lowering process for each of the three temperature peaks is 15 milliseconds or less. Even if it does in this way, since the semiconductor wafer W is light-irradiated with the output waveform which has three light emission peaks EP21, EP22, EP23, the thermal shock which one light emission peak gives to the semiconductor wafer W becomes weak, Breaking of the semiconductor wafer W can be suppressed. Moreover, since the surface temperature of the semiconductor wafer W is raised to 900 ° C. or more three times, good activation of the impurities implanted into the semiconductor wafer W can be performed. Furthermore, since the total stay time of 700 ° C. or more and 900 ° C. or less in the temperature rising process and the temperature decreasing process for each of the three temperature peaks is 15 milliseconds or less, inactivation of the implanted impurities hardly occurs.
集約すれば、フラッシュランプFLの発光出力の出力波形は2つ以上の複数の発光ピークを有するものであれば良い。複数の発光ピーク間においては、フラッシュランプFLが完全に消灯していても良いし、弱い発光を継続していても良い。発光ピーク間にフラッシュランプFLが弱く発光する場合には、その発光ピーク間の平均発光出力は複数の発光ピークのうちの最小の発光ピークの最高到達出力の50%以下となるようにする。 In summary, the output waveform of the light emission output of the flash lamp FL may be any as long as it has two or more light emission peaks. Between a plurality of light emission peaks, the flash lamp FL may be completely turned off, or weak light emission may be continued. When the flash lamp FL emits light weakly between the light emission peaks, the average light emission output between the light emission peaks is set to be 50% or less of the maximum attained output of the minimum light emission peak among the plurality of light emission peaks.
また、複数の発光ピークの最高到達出力の大小関係は任意である。例えば、図10(a)の例においては、第2の発光ピークEP2の最高到達出力L2の方が第1の発光ピークEP1の最高到達出力L1よりも大きいが、図11の例においては第1の発光ピークEP11の最高到達出力L11の方が第2の発光ピークEP12の最高到達出力L12よりも大きい。また、複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であり、フラッシュランプFLの光照射の総時間は1秒以下である。 In addition, the magnitude relationship of the maximum attained output of the plurality of emission peaks is arbitrary. For example, in the example of FIG. 10A, the maximum output L2 of the second emission peak EP2 is larger than the maximum output L1 of the first emission peak EP1, but in the example of FIG. The highest attained output L11 of the emission peak EP11 is greater than the highest attained output L12 of the second emission peak EP12. The peak interval between the plurality of emission peaks is 5 milliseconds or more and 100 milliseconds or less, and the total light irradiation time of the flash lamp FL is 1 second or less.
そして、そのような複数の発光ピークを有する出力波形にて半導体ウェハーWに光照射を行ったときには、半導体ウェハーWの表面が描く温度プロファイルに発光ピークと同数の温度ピークが現れる。各温度ピークでの最高到達温度は900℃以上となり、複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下となるように、フラッシュランプFLの発光出力プロファイルが設定される。このようにすれば、上記実施形態と同様に、半導体ウェハーWの割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。 When the semiconductor wafer W is irradiated with light having such an output waveform having a plurality of emission peaks, the same temperature peaks as the emission peaks appear in the temperature profile drawn by the surface of the semiconductor wafer W. The maximum temperature reached at each temperature peak is 900 ° C. or more, and the total stay time of 700 ° C. or more and 900 ° C. or less in the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 mm The light emission output profile of the flash lamp FL is set so as to be less than or equal to seconds. If it does in this way, like the above-mentioned embodiment, good activation of an implanted impurity can be performed, suppressing a crack of semiconductor wafer W.
また、パルス信号の波形の設定は、入力部33から逐一パルス幅等のパラメータを入力することに限定されるものではなく、例えば、オペレータが入力部33から波形を直接グラフィカルに入力するようにしても良いし、以前に設定されて磁気ディスク等の記憶部に記憶されていた波形を読み出すようにしても良いし、或いは熱処理装置1の外部からダウンロードするようにしても良い。
The setting of the waveform of the pulse signal is not limited to inputting parameters such as the pulse width one by one from the
また、上記実施形態においては、ランプハウス5に30本のフラッシュランプFLを備えるようにしていたが、これに限定されるものではなく、フラッシュランプFLの本数は任意の数とすることができる。また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。
In the above embodiment, the
また、上記実施形態においては、スイッチング素子96としてIGBTを使用していたが、これに限定されるものではなく、IGBT以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。もっとも、フラッシュランプFLの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したIGBTやGTO(Gate Turn Off)サイリスタをスイッチング素子96として採用するのが好ましい。
In the above-described embodiment, the IGBT is used as the switching
また、上記実施形態においては、ホットプレート71に載置することによって半導体ウェハーWを予備加熱するようにしていたが、予備加熱の手法はこれに限定されるものではなく、ハロゲンランプを設けて光照射によって半導体ウェハーWを予備加熱温度T1にまで予備加熱するようにしても良い。
In the above embodiment, the semiconductor wafer W is preheated by placing it on the
また、複数の発光ピークを有する出力波形にて光照射を行うことができれば、図6とは異なる回路構成であっても良く、例えば、ディレイ時間の異なるディレイ回路を設けた複数の電力供給回路を1つのフラッシュランプFLに接続するようにしても良い。 Further, as long as light irradiation can be performed with an output waveform having a plurality of emission peaks, a circuit configuration different from that of FIG. 6 may be used. For example, a plurality of power supply circuits provided with delay circuits having different delay times may be used. It may be connected to one flash lamp FL.
さらに、複数の発光ピークを有する出力波形にて光照射を行うことができれば、光源としてはフラッシュランプFLに限定されるものではなく、照射時間が1秒以下の光照射が可能なものであれば良く、例えばレーザであっても良い。 Furthermore, as long as light irradiation can be performed with an output waveform having a plurality of emission peaks, the light source is not limited to the flash lamp FL, as long as light irradiation with an irradiation time of 1 second or less is possible. For example, a laser may be used.
また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などに用いるガラス基板であっても良い。また、本発明に係る技術は、金属とシリコンとの接合、或いはポリシリコンの結晶化に適用するようにしても良い。 The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer, and may be a glass substrate used for a liquid crystal display device or the like. Further, the technique according to the present invention may be applied to bonding of metal and silicon or crystallization of polysilicon.
1 熱処理装置
3 制御部
4 保持部昇降機構
5 ランプハウス
6 チャンバー
7 保持部
31 パルス発生器
32 波形設定部
33 入力部
60 上部開口
61 チャンバー窓
65 熱処理空間
71 ホットプレート
72 サセプタ
91 トリガー電極
92 ガラス管
93 コンデンサ
94 コイル
96 スイッチング素子
97 トリガー回路
FL フラッシュランプ
W 半導体ウェハー
DESCRIPTION OF
Claims (4)
光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、
前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であり、
前記複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であり、
前記ピーク間隔にても発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であることを特徴とする熱処理方法。 A heat treatment method for heating a substrate by irradiating the substrate with light,
In the range where the total time of light irradiation is 1 second or less, the substrate is irradiated with light with an output waveform having a plurality of emission peaks,
In the temperature profile drawn by the surface of the substrate by the light irradiation, the total stay time of 700 ° C. or more and 900 ° C. or less of the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 mm. seconds Ri der below,
The peak interval between the plurality of emission peaks is not less than 5 milliseconds and not more than 100 milliseconds,
Emission is continued even at the peak interval, and the average emission output is 50% or less of the emission output of the minimum emission peak among the plurality of emission peaks .
基板を保持する保持手段と、
前記保持手段に保持された基板に光を照射する光照射手段と、
前記光照射手段の発光出力を制御する発光制御手段と、
を備え、
前記発光制御手段は、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下となるように前記光照射手段を制御するとともに、前記複数の発光ピークのピーク間隔が5ミリ秒以上100ミリ秒以下であり、前記ピーク間隔にても前記光照射手段が発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下となるように前記光照射手段を制御することを特徴とする熱処理装置。 A heat treatment apparatus for heating a substrate by irradiating the substrate with light,
Holding means for holding the substrate;
Light irradiation means for irradiating light onto the substrate held by the holding means;
Light emission control means for controlling the light emission output of the light irradiation means;
With
The light emission control means irradiates the substrate with an output waveform having a plurality of light emission peaks within a range where the total light irradiation time is 1 second or less, and a temperature profile drawn on the surface of the substrate by the light irradiation. In the above, the light irradiation means is set so that the total stay time of 700 ° C. or more and 900 ° C. or less in each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 milliseconds or less. And the peak interval of the plurality of emission peaks is not less than 5 milliseconds and not more than 100 milliseconds, and the light irradiating means continues to emit light even in the peak interval, and the average emission output is equal to the plurality of emission peaks. A heat treatment apparatus, wherein the light irradiation means is controlled so as to be 50% or less of a light emission output of a minimum light emission peak among the peaks .
前記光照射手段はフラッシュランプを備え、
前記発光制御手段は、前記フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子を備えることを特徴とする熱処理装置。 The heat treatment apparatus according to claim 2 ,
The light irradiation means comprises a flash lamp,
The light emission control means comprises a switching element connected in series with the flash lamp, a capacitor and a coil .
前記スイッチング素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理装置。 The heat treatment apparatus according to claim 3, wherein
The heat treatment apparatus, wherein the switching element is an insulated gate bipolar transistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235921A JP5507195B2 (en) | 2009-10-13 | 2009-10-13 | Heat treatment method and heat treatment apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009235921A JP5507195B2 (en) | 2009-10-13 | 2009-10-13 | Heat treatment method and heat treatment apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011086645A JP2011086645A (en) | 2011-04-28 |
JP5507195B2 true JP5507195B2 (en) | 2014-05-28 |
Family
ID=44079404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009235921A Active JP5507195B2 (en) | 2009-10-13 | 2009-10-13 | Heat treatment method and heat treatment apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5507195B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5944131B2 (en) | 2011-09-27 | 2016-07-05 | 株式会社Screenホールディングス | Heat treatment method |
JP6598630B2 (en) * | 2015-10-22 | 2019-10-30 | 株式会社Screenホールディングス | Heat treatment method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4092541B2 (en) * | 2000-12-08 | 2008-05-28 | ソニー株式会社 | Method for forming semiconductor thin film and method for manufacturing semiconductor device |
US6849831B2 (en) * | 2002-03-29 | 2005-02-01 | Mattson Technology, Inc. | Pulsed processing semiconductor heating methods using combinations of heating sources |
JP5186764B2 (en) * | 2006-12-13 | 2013-04-24 | ウシオ電機株式会社 | Flash emission device |
JP5221099B2 (en) * | 2007-10-17 | 2013-06-26 | 大日本スクリーン製造株式会社 | Heat treatment apparatus and heat treatment method |
JP4816634B2 (en) * | 2007-12-28 | 2011-11-16 | ウシオ電機株式会社 | Substrate heating apparatus and substrate heating method |
-
2009
- 2009-10-13 JP JP2009235921A patent/JP5507195B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011086645A (en) | 2011-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5221099B2 (en) | Heat treatment apparatus and heat treatment method | |
JP5356725B2 (en) | Heat treatment equipment | |
JP5346484B2 (en) | Heat treatment method and heat treatment apparatus | |
JP5465373B2 (en) | Heat treatment equipment | |
US8559799B2 (en) | Heat treatment apparatus and method for heating substrate by photo-irradiation | |
JP5642359B2 (en) | Heat treatment method and heat treatment apparatus | |
JP5318455B2 (en) | Heat treatment equipment | |
JP5465416B2 (en) | Heat treatment method | |
JP5828998B2 (en) | Manufacturing method of semiconductor device | |
JP5238729B2 (en) | Heat treatment method and heat treatment apparatus | |
JP2010192663A (en) | Heat treatment device | |
JP5378817B2 (en) | Heat treatment apparatus and heat treatment method | |
JP5507195B2 (en) | Heat treatment method and heat treatment apparatus | |
JP5828997B2 (en) | Heat treatment method and heat treatment apparatus | |
JP2010045106A (en) | Thermal processing apparatus | |
JP5627736B2 (en) | Heat treatment method and heat treatment apparatus | |
JP6087874B2 (en) | Heat treatment method and heat treatment apparatus | |
JP5813291B2 (en) | Heat treatment apparatus and heat treatment method | |
JP5847905B2 (en) | Heat treatment method and heat treatment apparatus | |
JP5998191B2 (en) | Heat treatment method | |
JP5718975B2 (en) | Heat treatment method | |
JP2011082439A (en) | Heat treatment method and heat treatment apparatus | |
JP5143436B2 (en) | Heat treatment equipment | |
JP2012064959A (en) | Thermal treatment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5507195 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |