JP5507195B2 - Heat treatment method and heat treatment apparatus - Google Patents

Heat treatment method and heat treatment apparatus Download PDF

Info

Publication number
JP5507195B2
JP5507195B2 JP2009235921A JP2009235921A JP5507195B2 JP 5507195 B2 JP5507195 B2 JP 5507195B2 JP 2009235921 A JP2009235921 A JP 2009235921A JP 2009235921 A JP2009235921 A JP 2009235921A JP 5507195 B2 JP5507195 B2 JP 5507195B2
Authority
JP
Japan
Prior art keywords
light
emission
temperature
semiconductor wafer
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009235921A
Other languages
Japanese (ja)
Other versions
JP2011086645A (en
Inventor
弘喜 樹山
健一 横内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Screen Holdings Co Ltd
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd, Dainippon Screen Manufacturing Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2009235921A priority Critical patent/JP5507195B2/en
Publication of JP2011086645A publication Critical patent/JP2011086645A/en
Application granted granted Critical
Publication of JP5507195B2 publication Critical patent/JP5507195B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体ウェハーや液晶表示装置用ガラス基板等の薄板状の精密電子基板(以下、単に「基板」と称する)に対して光を照射することによって該基板を加熱する熱処理方法および熱処理装置に関する。   The present invention relates to a heat treatment method and a heat treatment apparatus for heating a thin plate-shaped precision electronic substrate (hereinafter simply referred to as “substrate”) such as a semiconductor wafer or a glass substrate for a liquid crystal display device by irradiating light. About.

従来より、イオン注入後の半導体ウェハーの不純物(イオン)活性化工程においては、ハロゲンランプを使用したランプアニール装置が一般的に使用されていた。このようなランプアニール装置においては、半導体ウェハーを、例えば、1000℃ないし1100℃程度の温度に加熱(アニール)することにより、半導体ウェハーの不純物活性化を実行している。そして、このような熱処理装置においては、ハロゲンランプより照射される光のエネルギーを利用することにより、毎秒数百度程度の速度で半導体ウェハーを昇温する構成となっている。   Conventionally, a lamp annealing apparatus using a halogen lamp has been generally used in an impurity (ion) activation process of a semiconductor wafer after ion implantation. In such a lamp annealing apparatus, the semiconductor wafer is heated (annealed) to a temperature of about 1000 ° C. to 1100 ° C., for example, to activate the impurities of the semiconductor wafer. In such a heat treatment apparatus, the temperature of the semiconductor wafer is increased at a rate of several hundred degrees per second by using the energy of light emitted from the halogen lamp.

一方、近年、半導体デバイスの高集積化が進展し、ゲート長が短くなるにつれて接合深さも浅くすることが望まれている。しかしながら、毎秒数百度程度の速度で半導体ウェハーを昇温する上記ランプアニール装置を使用して半導体ウェハーの不純物活性化を実行した場合においても、半導体ウェハーに打ち込まれたボロンやリン等の不純物が熱によって深く拡散するという現象が生ずることが判明した。このような現象が発生した場合においては、接合深さが要求よりも深くなり過ぎ、良好なデバイス形成に支障が生じることが懸念される。   On the other hand, in recent years, as semiconductor devices have been highly integrated, it is desired to reduce the junction depth as the gate length becomes shorter. However, even when the impurity activation of the semiconductor wafer is performed using the above-described lamp annealing apparatus that raises the temperature of the semiconductor wafer at a speed of about several hundred degrees per second, impurities such as boron and phosphorus implanted in the semiconductor wafer are heated. It was found that the phenomenon of deep diffusion occurs. When such a phenomenon occurs, there is a concern that the junction depth becomes deeper than required, which hinders good device formation.

このため、キセノンフラッシュランプ(以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する)を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、イオンが注入された半導体ウェハーの表面のみを極めて短時間(数ミリセカンド以下)に1300℃程度にまで昇温させる技術が提案されている(例えば、特許文献1,2)。キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。   For this reason, the surface of the semiconductor wafer into which ions have been implanted by irradiating the surface of the semiconductor wafer with flash light using a xenon flash lamp (hereinafter simply referred to as “flash lamp” means xenon flash lamp). Have been proposed in which the temperature is raised to about 1300 ° C. in a very short time (several milliseconds or less) (for example, Patent Documents 1 and 2). The radiation spectral distribution of a xenon flash lamp ranges from the ultraviolet region to the near infrared region, has a shorter wavelength than the conventional halogen lamp, and almost coincides with the fundamental absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from the xenon flash lamp, the semiconductor wafer can be rapidly heated with little transmitted light. Further, it has been found that if the flash light is irradiated for a very short time of several milliseconds or less, only the vicinity of the surface of the semiconductor wafer can be selectively heated. For this reason, if the temperature is raised for a very short time by the xenon flash lamp, only the impurity activation can be performed without deeply diffusing the impurities.

もっとも、キセノンフラッシュランプからのフラッシュ光のみでは、半導体ウェハーの表面温度を1300℃程度の処理温度にまで昇温することは難しいため、フラッシュ光照射前に半導体ウェハーの予備加熱を行っておくことが必要となる。特許文献1,2に開示される熱処理技術においても、半導体ウェハーをホットプレートによって所定の予備加熱温度にまで予備加熱した後にフラッシュ加熱を行うようにしている。   However, since it is difficult to raise the surface temperature of the semiconductor wafer to a processing temperature of about 1300 ° C. only with flash light from a xenon flash lamp, preheating of the semiconductor wafer may be performed before flash light irradiation. Necessary. Also in the heat treatment techniques disclosed in Patent Documents 1 and 2, flash heating is performed after the semiconductor wafer is preheated to a predetermined preheating temperature by a hot plate.

特開2004−55821号公報JP 2004-55821 A 特開2004−88052号公報JP 2004-88052 A

フラッシュ加熱前の予備加熱温度が低い(500℃以下)と、注入された不純物の拡散は抑制されるものの、照射するフラッシュ光の強度を強くしなければ半導体ウェハーの表面温度を所望の処理温度にまで到達させることができない。そうすると、フラッシュ光照射時に半導体ウェハーの表面のみに急激な熱膨張が生じて、ウェハー割れ(Shattering)が発生しやすくなる。   If the preheating temperature before flash heating is low (500 ° C. or less), the diffusion of the implanted impurities is suppressed, but the surface temperature of the semiconductor wafer is set to a desired processing temperature unless the intensity of the flash light to be irradiated is increased. Cannot be reached. If it does so, rapid thermal expansion will arise only on the surface of a semiconductor wafer at the time of flash light irradiation, and it will become easy to generate wafer cracking (Shattering).

一方、予備加熱温度が高い(700℃以上)と、照射するフラッシュ光の強度が弱くても半導体ウェハーの表面温度を所望の処理温度にまで到達させることができる。このため、フラッシュ光照射時の半導体ウェハーの割れを防止することはできるものの、注入された不純物が予備加熱段階で拡散するという問題が発生する。また、拡散は生じなかったとしても、不純物の不活性化比率が高くなって良好な活性化が阻害されるという問題も発生する。   On the other hand, if the preheating temperature is high (700 ° C. or higher), the surface temperature of the semiconductor wafer can reach the desired processing temperature even if the intensity of the flash light to be irradiated is weak. For this reason, although the crack of the semiconductor wafer at the time of flash light irradiation can be prevented, there arises a problem that the implanted impurities diffuse in the preheating stage. In addition, even if diffusion does not occur, there arises a problem that the inactivation ratio of impurities becomes high and favorable activation is inhibited.

本発明は、上記課題に鑑みてなされたものであり、基板の割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる熱処理方法および熱処理装置を提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a heat treatment method and a heat treatment apparatus that can perform good activation of implanted impurities while suppressing cracking of a substrate. .

上記課題を解決するため、請求項1の発明は、基板に対して光を照射することによって該基板を加熱する熱処理方法において、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であり、前記複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であり、前記ピーク間隔にても発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であることを特徴とする。 In order to solve the above-mentioned problems, the invention of claim 1 is a heat treatment method for heating a substrate by irradiating the substrate with a plurality of light irradiations within a range of 1 second or less. The substrate is irradiated with light with an output waveform having a plurality of emission peaks, and in the temperature profile drawn on the surface of the substrate by the light irradiation, a temperature rising process and a temperature lowering for each of the plurality of temperature peaks corresponding to the plurality of emission peaks total 700 ° C. or higher 900 ° C. or less of the residence time of the process Ri der than 15 msec, the peak interval of the plurality of emission peaks is 100 ms or more 5 ms, the emission of light by the peak interval The average light emission output is 50% or less of the light emission output of the minimum light emission peak among the plurality of light emission peaks .

また、請求項の発明は、基板に対して光を照射することによって該基板を加熱する熱処理装置において、基板を保持する保持手段と、前記保持手段に保持された基板に光を照射する光照射手段と、前記光照射手段の発光出力を制御する発光制御手段と、を備え、前記発光制御手段は、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下となるように前記光照射手段を制御するとともに、前記複数の発光ピークのピーク間隔が5ミリ秒以上100ミリ秒以下であり、前記ピーク間隔にても前記光照射手段が発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下となるように前記光照射手段を制御することを特徴とする。 According to a second aspect of the present invention, there is provided a heat treatment apparatus for heating a substrate by irradiating the substrate with light, a holding unit for holding the substrate, and light for irradiating the substrate held by the holding unit with light. And a light emission control means for controlling a light emission output of the light irradiation means, wherein the light emission control means has a plurality of light emission peaks within a range where the total light irradiation time is 1 second or less. The substrate is irradiated with light with an output waveform, and in the temperature profile drawn on the surface of the substrate by the light irradiation, 700 ° C. or more of the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of light emission peaks with a total of 900 ° C. or less of the residence time to control the light irradiation unit to be equal to or less than 15 milliseconds, the plurality of peak intervals of the emission peak 5 ms to 100 ms or more The light irradiation means continues to emit light even at the peak interval, and the average light output is 50% or less of the light output of the minimum light emission peak of the plurality of light emission peaks. The irradiation means is controlled .

また、請求項の発明は、請求項2の発明に係る熱処理装置において、前記光照射手段はフラッシュランプを備え、前記発光制御手段は、前記フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子を備えることを特徴とする。 According to a third aspect of the present invention, in the heat treatment apparatus according to the second aspect of the invention , the light irradiation means includes a flash lamp, and the light emission control means is a switching connected in series with the flash lamp, a capacitor, and a coil. An element is provided.

また、請求項の発明は、請求項の発明に係る熱処理装置において、前記スイッチング素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする。 According to a fourth aspect of the present invention, in the heat treatment apparatus according to the third aspect of the present invention, the switching element is an insulated gate bipolar transistor.

請求項1の発明によれば、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、その光照射によって基板の表面が描く温度プロファイルにおいて、複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であるため、複数の発光ピークで複数回にわたって基板表面を昇温しつつも1回の発光ピークが基板に与える熱的衝撃は弱くすることができ、基板の割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。また、注入された不純物の不活性化を抑制することもできる。また、複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。さらに、ピーク間隔での平均発光出力は、複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。 According to the invention of claim 1, the substrate is irradiated with an output waveform having a plurality of emission peaks within a range in which the total time of light irradiation is 1 second or less, and the surface of the substrate is irradiated by the light irradiation. In the drawn temperature profile, the total stay time of 700 ° C. or more and 900 ° C. or less in each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 milliseconds or less. While the substrate surface is heated several times at the peak, the thermal shock given to the substrate by one emission peak can be weakened, and the activated impurities can be activated well while suppressing the cracking of the substrate. It can be carried out. In addition, inactivation of the implanted impurities can be suppressed. Moreover, since the peak intervals of the plurality of light emission peaks are 5 milliseconds or more and 100 milliseconds or less, the plurality of temperature peaks appear reliably in the temperature profile drawn by the surface of the substrate, and the above effect can be obtained more reliably. be able to. Furthermore, since the average light emission output at the peak interval is 50% or less of the light emission output of the minimum light emission peak among the plurality of light emission peaks, the plurality of temperature peaks reliably appear in the temperature profile drawn by the surface of the substrate. As a result, the above effects can be obtained more reliably.

また、請求項から請求項の発明によれば、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、その光照射によって基板の表面が描く温度プロファイルにおいて、複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下となるため、複数の発光ピークで複数回にわたって基板表面を昇温しつつも1回の発光ピークが基板に与える熱的衝撃は弱くすることができ、基板の割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。また、注入された不純物の不活性化を抑制することもできる。また、複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。さらに、ピーク間隔での平均発光出力は、複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であるため、基板の表面が描く温度プロファイルに複数の温度ピークが確実に出現することとなり、上記の効果をより確実に得ることができる。 Further, according to the inventions of claims 2 to 4 , the substrate is irradiated with light with an output waveform having a plurality of emission peaks within a range in which the total light irradiation time is 1 second or less, and the light In the temperature profile drawn on the surface of the substrate by irradiation, the total stay time of 700 ° C. or more and 900 ° C. or less of the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 milliseconds or less. Therefore, while the temperature of the substrate is raised multiple times at a plurality of emission peaks, the thermal shock given to the substrate by one emission peak can be weakened, and the implanted impurities while suppressing cracking of the substrate Can be activated well. In addition, inactivation of the implanted impurities can be suppressed. Moreover, since the peak intervals of the plurality of light emission peaks are 5 milliseconds or more and 100 milliseconds or less, the plurality of temperature peaks appear reliably in the temperature profile drawn by the surface of the substrate, and the above effect can be obtained more reliably. be able to. Furthermore, since the average light emission output at the peak interval is 50% or less of the light emission output of the minimum light emission peak among the plurality of light emission peaks, the plurality of temperature peaks reliably appear in the temperature profile drawn by the surface of the substrate. As a result, the above effects can be obtained more reliably.

本発明に係る熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus which concerns on this invention. 図1の熱処理装置のガス路を示す断面図である。It is sectional drawing which shows the gas path of the heat processing apparatus of FIG. 保持部の構成を示す断面図である。It is sectional drawing which shows the structure of a holding | maintenance part. ホットプレートを示す平面図である。It is a top view which shows a hot plate. 図1の熱処理装置の構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the structure of the heat processing apparatus of FIG. フラッシュランプの駆動回路を示す図である。It is a figure which shows the drive circuit of a flash lamp. 図1の熱処理装置での処理対象となる半導体ウェハーに形成された素子の構造を示す図である。It is a figure which shows the structure of the element formed in the semiconductor wafer used as the process target with the heat processing apparatus of FIG. 予備加熱が開始されてからの半導体ウェハーの表面温度の変化を示す図である。It is a figure which shows the change of the surface temperature of the semiconductor wafer after preheating is started. パルス信号の波形と回路に流れる電流との相関の一例を示す図である。It is a figure which shows an example of the correlation with the waveform of a pulse signal, and the electric current which flows into a circuit. フラッシュランプの発光出力と半導体ウェハーの表面温度との相関の一例を示す図である。It is a figure which shows an example of the correlation with the light emission output of a flash lamp, and the surface temperature of a semiconductor wafer. フラッシュランプの発光出力プロファイルの他の例を示す図である。It is a figure which shows the other example of the light emission output profile of a flash lamp. フラッシュランプの発光出力プロファイルの他の例を示す図である。It is a figure which shows the other example of the light emission output profile of a flash lamp.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

まず、本発明に係る熱処理装置の全体構成について概説する。図1は、本発明に係る熱処理装置1の構成を示す縦断面図である。熱処理装置1は基板として略円形の半導体ウェハーWに光を照射してその半導体ウェハーWを加熱するランプアニール装置である。   First, the overall configuration of the heat treatment apparatus according to the present invention will be outlined. FIG. 1 is a longitudinal sectional view showing a configuration of a heat treatment apparatus 1 according to the present invention. The heat treatment apparatus 1 is a lamp annealing apparatus that irradiates a substantially circular semiconductor wafer W as a substrate with light and heats the semiconductor wafer W.

熱処理装置1は、半導体ウェハーWを収容する略円筒形状のチャンバー6と、複数のフラッシュランプFLを内蔵するランプハウス5と、を備える。また、熱処理装置1は、チャンバー6およびランプハウス5に設けられた各動作機構を制御して半導体ウェハーWの熱処理を実行させる制御部3を備える。   The heat treatment apparatus 1 includes a substantially cylindrical chamber 6 that accommodates a semiconductor wafer W, and a lamp house 5 that houses a plurality of flash lamps FL. Further, the heat treatment apparatus 1 includes a control unit 3 that controls each operation mechanism provided in the chamber 6 and the lamp house 5 to execute the heat treatment of the semiconductor wafer W.

チャンバー6は、ランプハウス5の下方に設けられており、略円筒状の内壁を有するチャンバー側部63、および、チャンバー側部63の下部を覆うチャンバー底部62によって構成される。また、チャンバー側部63およびチャンバー底部62によって囲まれる空間が熱処理空間65として規定される。熱処理空間65の上方は上部開口60とされており、上部開口60にはチャンバー窓61が装着されて閉塞されている。   The chamber 6 is provided below the lamp house 5 and includes a chamber side 63 having a substantially cylindrical inner wall and a chamber bottom 62 covering the lower part of the chamber side 63. A space surrounded by the chamber side 63 and the chamber bottom 62 is defined as a heat treatment space 65. An upper opening 60 is formed above the heat treatment space 65, and a chamber window 61 is attached to the upper opening 60 to be closed.

チャンバー6の天井部を構成するチャンバー窓61は、石英により形成された円板形状部材であり、ランプハウス5から出射された光を熱処理空間65に透過する石英窓として機能する。チャンバー6の本体を構成するチャンバー底部62およびチャンバー側部63は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部63の内側面の上部のリング631は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム(Al)合金等で形成されている。   The chamber window 61 constituting the ceiling portion of the chamber 6 is a disk-shaped member made of quartz and functions as a quartz window that transmits the light emitted from the lamp house 5 to the heat treatment space 65. The chamber bottom 62 and the chamber side 63 constituting the main body of the chamber 6 are formed of, for example, a metal material having excellent strength and heat resistance such as stainless steel, and a ring on the upper side of the inner side surface of the chamber side 63. 631 is formed of an aluminum (Al) alloy or the like having durability superior to stainless steel against deterioration due to light irradiation.

また、熱処理空間65の気密性を維持するために、チャンバー窓61とチャンバー側部63とはOリングによってシールされている。すなわち、チャンバー窓61の下面周縁部とチャンバー側部63との間にOリングを挟み込むとともに、クランプリング90をチャンバー窓61の上面周縁部に当接させ、そのクランプリング90をチャンバー側部63にネジ止めすることによって、チャンバー窓61をOリングに押し付けている。   Further, in order to maintain the airtightness of the heat treatment space 65, the chamber window 61 and the chamber side portion 63 are sealed by an O-ring. That is, the O-ring is sandwiched between the lower surface peripheral portion of the chamber window 61 and the chamber side portion 63, the clamp ring 90 is brought into contact with the upper peripheral portion of the chamber window 61, and the clamp ring 90 is attached to the chamber side portion 63. The chamber window 61 is pressed against the O-ring by screwing.

チャンバー底部62には、保持部7を貫通して半導体ウェハーWをその下面(ランプハウス5からの光が照射される側とは反対側の面)から支持するための複数(本実施の形態では3本)の支持ピン70が立設されている。支持ピン70は、例えば石英により形成されており、チャンバー6の外部から固定されているため、容易に取り替えることができる。   The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding portion 7. 3) support pins 70 are provided upright. The support pin 70 is made of, for example, quartz and is fixed from the outside of the chamber 6 and can be easily replaced.

チャンバー側部63は、半導体ウェハーWの搬入および搬出を行うための搬送開口部66を有し、搬送開口部66は、軸662を中心に回動するゲートバルブ185により開閉可能とされる。チャンバー側部63における搬送開口部66とは反対側の部位には熱処理空間65に処理ガス(例えば、窒素(N2)ガスやヘリウム(He)ガス、アルゴン(Ar)ガス等の不活性ガス、あるいは、酸素(O2)ガス等)を導入する導入路81が形成され、その一端は弁82を介して図示省略の給気機構に接続され、他端はチャンバー側部63の内部に形成されるガス導入バッファ83に接続される。また、搬送開口部66には熱処理空間65内の気体を排出する排出路86が形成され、弁87を介して図示省略の排気機構に接続される。 The chamber side 63 has a transfer opening 66 for carrying in and out the semiconductor wafer W, and the transfer opening 66 can be opened and closed by a gate valve 185 that rotates about a shaft 662. In a portion of the chamber side 63 opposite to the transfer opening 66, an inert gas such as nitrogen (N 2 ) gas, helium (He) gas, argon (Ar) gas, etc. Alternatively, an introduction path 81 for introducing oxygen (O 2 ) gas or the like is formed, one end of which is connected to an air supply mechanism (not shown) via a valve 82, and the other end is formed inside the chamber side portion 63. Connected to the gas introduction buffer 83. A discharge passage 86 for discharging the gas in the heat treatment space 65 is formed in the transfer opening 66 and is connected to an exhaust mechanism (not shown) through a valve 87.

図2は、チャンバー6をガス導入バッファ83の位置にて水平面で切断した断面図である。図2に示すように、ガス導入バッファ83は、図1に示す搬送開口部66の反対側においてチャンバー側部63の内周の約1/3に亘って形成されており、導入路81を介してガス導入バッファ83に導かれた処理ガスは、複数のガス供給孔84から熱処理空間65内へと供給される。   FIG. 2 is a cross-sectional view of the chamber 6 cut along a horizontal plane at the position of the gas introduction buffer 83. As shown in FIG. 2, the gas introduction buffer 83 is formed over about 3 of the inner periphery of the chamber side 63 on the opposite side of the transfer opening 66 shown in FIG. Then, the processing gas guided to the gas introduction buffer 83 is supplied into the heat treatment space 65 from the plurality of gas supply holes 84.

また、熱処理装置1は、チャンバー6の内部において半導体ウェハーWを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーWの予備加熱を行う略円板状の保持部7と、保持部7をチャンバー6の底面であるチャンバー底部62に対して昇降させる保持部昇降機構4と、を備える。図1に示す保持部昇降機構4は、略円筒状のシャフト41、移動板42、ガイド部材43(本実施の形態ではシャフト41の周りに3本配置される)、固定板44、ボールネジ45、ナット46およびモータ40を有する。チャンバー6の下部であるチャンバー底部62には保持部7よりも小さい直径を有する略円形の下部開口64が形成されており、ステンレススチール製のシャフト41は、下部開口64を挿通して、保持部7(厳密には保持部7のホットプレート71)の下面に接続されて保持部7を支持する。   The heat treatment apparatus 1 also includes a substantially disk-shaped holding unit 7 that holds the semiconductor wafer W in a horizontal position in the chamber 6 and performs preheating of the semiconductor wafer W held before light irradiation, and a holding unit. And a holding unit elevating mechanism 4 that elevates 7 with respect to the chamber bottom 62 which is the bottom surface of the chamber 6. 1 includes a substantially cylindrical shaft 41, a moving plate 42, guide members 43 (three arranged around the shaft 41 in the present embodiment), a fixed plate 44, a ball screw 45, It has a nut 46 and a motor 40. A substantially circular lower opening 64 having a smaller diameter than the holding portion 7 is formed in the chamber bottom 62 which is the lower portion of the chamber 6, and the stainless steel shaft 41 is inserted through the lower opening 64 to hold the holding portion. 7 (strictly speaking, the hot plate 71 of the holding unit 7) is connected to the lower surface of the holding unit 7 to support it.

移動板42にはボールネジ45と螺合するナット46が固定されている。また、移動板42は、チャンバー底部62に固定されて下方へと伸びるガイド部材43により摺動自在に案内されて上下方向に移動可能とされる。また、移動板42は、シャフト41を介して保持部7に連結される。   A nut 46 that is screwed into the ball screw 45 is fixed to the moving plate 42. The moving plate 42 is slidably guided by a guide member 43 that is fixed to the chamber bottom 62 and extends downward, and is movable in the vertical direction. Further, the moving plate 42 is connected to the holding unit 7 via the shaft 41.

モータ40は、ガイド部材43の下端部に取り付けられる固定板44に設置され、タイミングベルト401を介してボールネジ45に接続される。保持部昇降機構4により保持部7が昇降する際には、駆動部であるモータ40が制御部3の制御によりボールネジ45を回転し、ナット46が固定された移動板42がガイド部材43に沿って鉛直方向に移動する。この結果、移動板42に固定されたシャフト41が鉛直方向に沿って移動し、シャフト41に接続された保持部7が図1に示す半導体ウェハーWの受渡位置と図5に示す半導体ウェハーWの処理位置との間で滑らかに昇降する。   The motor 40 is installed on a fixed plate 44 attached to the lower end of the guide member 43, and is connected to the ball screw 45 via the timing belt 401. When the holding part 7 is raised and lowered by the holding part raising / lowering mechanism 4, the motor 40 as the driving part rotates the ball screw 45 under the control of the control part 3, and the moving plate 42 to which the nut 46 is fixed follows the guide member 43. Move vertically. As a result, the shaft 41 fixed to the moving plate 42 moves along the vertical direction, and the holding unit 7 connected to the shaft 41 moves between the delivery position of the semiconductor wafer W shown in FIG. 1 and the semiconductor wafer W shown in FIG. Move up and down smoothly between the processing positions.

移動板42の上面には略半円筒状(円筒を長手方向に沿って半分に切断した形状)のメカストッパ451がボールネジ45に沿うように立設されており、仮に何らかの異常により移動板42が所定の上昇限界を超えて上昇しようとしても、メカストッパ451の上端がボールネジ45の端部に設けられた端板452に突き当たることによって移動板42の異常上昇が防止される。これにより、保持部7がチャンバー窓61の下方の所定位置以上に上昇することはなく、保持部7とチャンバー窓61との衝突が防止される。   On the upper surface of the moving plate 42, a mechanical stopper 451 having a substantially semi-cylindrical shape (a shape obtained by cutting the cylinder in half along the longitudinal direction) is provided so as to extend along the ball screw 45. If the upper limit of the mechanical stopper 451 is struck against the end plate 452 provided at the end of the ball screw 45, the moving plate 42 is prevented from rising abnormally. Thereby, the holding part 7 does not rise above a predetermined position below the chamber window 61, and the collision between the holding part 7 and the chamber window 61 is prevented.

また、保持部昇降機構4は、チャンバー6の内部のメンテナンスを行う際に保持部7を手動にて昇降させる手動昇降部49を有する。手動昇降部49はハンドル491および回転軸492を有し、ハンドル491を介して回転軸492を回転することより、タイミングベルト495を介して回転軸492に接続されるボールネジ45を回転して保持部7の昇降を行うことができる。   The holding unit lifting mechanism 4 has a manual lifting unit 49 that manually lifts and lowers the holding unit 7 when performing maintenance inside the chamber 6. The manual elevating part 49 has a handle 491 and a rotating shaft 492. By rotating the rotating shaft 492 via the handle 491, the ball screw 45 connected to the rotating shaft 492 is rotated via the timing belt 495 to hold the holding part. 7 can be moved up and down.

チャンバー底部62の下側には、シャフト41の周囲を囲み下方へと伸びる伸縮自在のベローズ47が設けられ、その上端はチャンバー底部62の下面に接続される。一方、ベローズ47の下端はベローズ下端板471に取り付けられている。べローズ下端板471は、鍔状部材411によってシャフト41にネジ止めされて取り付けられている。保持部昇降機構4により保持部7がチャンバー底部62に対して上昇する際にはベローズ47が収縮され、下降する際にはべローズ47が伸張される。そして、保持部7が昇降する際にも、ベローズ47が伸縮することによって熱処理空間65内の気密状態が維持される。   A telescopic bellows 47 that surrounds the shaft 41 and extends downward is provided below the chamber bottom 62, and its upper end is connected to the lower surface of the chamber bottom 62. On the other hand, the lower end of the bellows 47 is attached to the bellows lower end plate 471. The bellows lower end plate 471 is attached by being screwed to the shaft 41 by a flange-shaped member 411. The bellows 47 is contracted when the holding portion 7 is raised with respect to the chamber bottom 62 by the holding portion lifting mechanism 4, and the bellows 47 is expanded when the holding portion 7 is lowered. When the holding unit 7 moves up and down, the airtight state in the heat treatment space 65 is maintained by the expansion and contraction of the bellows 47.

図3は、保持部7の構成を示す断面図である。保持部7は、半導体ウェハーWを予備加熱(いわゆるアシスト加熱)するホットプレート(加熱プレート)71、および、ホットプレート71の上面(保持部7が半導体ウェハーWを保持する側の面)に設置されるサセプタ72を有する。保持部7の下面には、既述のように保持部7を昇降するシャフト41が接続される。サセプタ72は石英(あるいは、窒化アルミニウム(AIN)等であってもよい)により形成され、その上面には半導体ウェハーWの位置ずれを防止するピン75が設けられる。サセプタ72は、その下面をホットプレート71の上面に面接触させてホットプレート71上に設置される。これにより、サセプタ72は、ホットプレート71からの熱エネルギーを拡散してサセプタ72上面に載置された半導体ウェハーWに伝達するとともに、メンテナンス時にはホットプレート71から取り外して洗浄可能とされる。   FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The susceptor 72 is provided. As described above, the shaft 41 that moves up and down the holding unit 7 is connected to the lower surface of the holding unit 7. The susceptor 72 is made of quartz (or may be aluminum nitride (AIN) or the like), and a pin 75 for preventing displacement of the semiconductor wafer W is provided on the upper surface thereof. The susceptor 72 is installed on the hot plate 71 with its lower surface in surface contact with the upper surface of the hot plate 71. Thus, the susceptor 72 diffuses the thermal energy from the hot plate 71 and transmits it to the semiconductor wafer W placed on the upper surface of the susceptor 72, and can be removed from the hot plate 71 and cleaned during maintenance.

ホットプレート71は、ステンレススチール製の上部プレート73および下部プレート74にて構成される。上部プレート73と下部プレート74との間には、ホットプレート71を加熱するニクロム線等の抵抗加熱線76が配設され、導電性のニッケル(Ni)ロウが充填されて封止されている。また、上部プレート73および下部プレート74の端部はロウ付けにより接着されている。   The hot plate 71 includes an upper plate 73 and a lower plate 74 made of stainless steel. A resistance heating wire 76 such as a nichrome wire for heating the hot plate 71 is disposed between the upper plate 73 and the lower plate 74, and is filled with a conductive nickel (Ni) solder and sealed. The end portions of the upper plate 73 and the lower plate 74 are bonded by brazing.

図4は、ホットプレート71を示す平面図である。図4に示すように、ホットプレート71は、保持される半導体ウェハーWと対向する領域の中央部に同心円状に配置される円板状のゾーン711および円環状のゾーン712、並びに、ゾーン712の周囲の略円環状の領域を周方向に4等分割した4つのゾーン713〜716を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート71には、支持ピン70が挿通される3つの貫通孔77が、ゾーン711とゾーン712との隙間の周上に120°毎に設けられる。   FIG. 4 is a plan view showing the hot plate 71. As shown in FIG. 4, the hot plate 71 includes a disc-shaped zone 711 and an annular zone 712 that are concentrically arranged in a central portion of a region facing the held semiconductor wafer W, and a zone 712. There are four zones 713 to 716 obtained by equally dividing a peripheral substantially annular region into four equal parts in the circumferential direction, and a slight gap is formed between the zones. The hot plate 71 is provided with three through holes 77 through which the support pins 70 are inserted, every 120 ° on the circumference of the gap between the zone 711 and the zone 712.

6つのゾーン711〜716のそれぞれには、相互に独立した抵抗加熱線76が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部7に保持された半導体ウェハーWは、6つのゾーン711〜716に内蔵されたヒータにより加熱される。また、ゾーン711〜716のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ710が設けられている。各センサ710は略円筒状のシャフト41の内部を通り制御部3に接続される。   In each of the six zones 711 to 716, heaters are individually formed so that mutually independent resistance heating wires 76 circulate, and each zone is individually formed by a heater built in each zone. Heated. The semiconductor wafer W held by the holding unit 7 is heated by heaters built in the six zones 711 to 716. Each of the zones 711 to 716 is provided with a sensor 710 that measures the temperature of each zone using a thermocouple. Each sensor 710 passes through the inside of a substantially cylindrical shaft 41 and is connected to the control unit 3.

ホットプレート71が加熱される際には、センサ710により計測される6つのゾーン711〜716のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線76への電力供給量が制御部3により制御される。制御部3による各ゾーンの温度制御はPID(Proportional,Integral,Derivative)制御により行われる。ホットプレート71では、半導体ウェハーWの熱処理(複数の半導体ウェハーWを連続的に処理する場合は、全ての半導体ウェハーWの熱処理)が終了するまでゾーン711〜716のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線76への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。   When the hot plate 71 is heated, the resistance heating wire disposed in each zone is set so that the temperature of each of the six zones 711 to 716 measured by the sensor 710 becomes a predetermined temperature. The amount of power supplied to 76 is controlled by the control unit 3. The temperature control of each zone by the control unit 3 is performed by PID (Proportional, Integral, Derivative) control. In the hot plate 71, the temperature of each of the zones 711 to 716 is continuously measured until the heat treatment of the semiconductor wafer W (when plural semiconductor wafers W are continuously processed, the heat treatment of all the semiconductor wafers W) is completed. Then, the power supply amount to the resistance heating wire 76 disposed in each zone is individually controlled, that is, the temperature of the heater built in each zone is individually controlled, and the temperature of each zone becomes the set temperature. Maintained. The set temperature of each zone can be changed by an offset value set individually from the reference temperature.

6つのゾーン711〜716にそれぞれ配設される抵抗加熱線76は、シャフト41の内部を通る電力線を介して電力供給源(図示省略)に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア(マグネシウム酸化物)等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト41の内部は大気開放されている。   The resistance heating wires 76 respectively disposed in the six zones 711 to 716 are connected to a power supply source (not shown) via a power line passing through the inside of the shaft 41. On the way from the power supply source to each zone, the power lines from the power supply source are arranged so as to be electrically insulated from each other inside a stainless tube filled with an insulator such as magnesia (magnesium oxide). The The interior of the shaft 41 is open to the atmosphere.

次に、ランプハウス5は、筐体51の内側に、複数本(本実施形態では30本)のキセノンフラッシュランプFLからなる光源と、その光源の上方を覆うように設けられたリフレクタ52と、を備えて構成される。また、ランプハウス5の筐体51の底部にはランプ光放射窓53が装着されている。ランプハウス5の床部を構成するランプ光放射窓53は、石英により形成された板状部材である。ランプハウス5がチャンバー6の上方に設置されることにより、ランプ光放射窓53がチャンバー窓61と相対向することとなる。ランプハウス5は、チャンバー6内にて保持部7に保持される半導体ウェハーWにランプ光放射窓53およびチャンバー窓61を介してフラッシュランプFLから光を照射することにより半導体ウェハーWを加熱する。   Next, the lamp house 5 includes a light source composed of a plurality of (30 in this embodiment) xenon flash lamps FL inside the housing 51, and a reflector 52 provided so as to cover the light source, It is configured with. A lamp light emission window 53 is attached to the bottom of the casing 51 of the lamp house 5. The lamp light radiation window 53 constituting the floor of the lamp house 5 is a plate-like member made of quartz. By installing the lamp house 5 above the chamber 6, the lamp light emission window 53 faces the chamber window 61. The lamp house 5 heats the semiconductor wafer W by irradiating the semiconductor wafer W held by the holding unit 7 in the chamber 6 with light from the flash lamp FL through the lamp light emission window 53 and the chamber window 61.

複数のフラッシュランプFLは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部7に保持される半導体ウェハーWの主面に沿って(つまり水平方向に沿って)互いに平行となるように平面状に配列されている。よって、フラッシュランプFLの配列によって形成される平面も水平面である。   Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.

図6は、フラッシュランプFLの駆動回路を示す図である。同図に示すように、コンデンサ93と、コイル94と、フラッシュランプFLと、スイッチング素子96とが直列に接続されている。フラッシュランプFLは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管(放電管)92と、該ガラス管92の外周面上に付設されたトリガー電極91とを備える。コンデンサ93には、電源ユニット95によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極91にはトリガー回路97から電圧を印加することができる。トリガー回路97がトリガー電極91に電圧を印加するタイミングは制御部3によって制御される。   FIG. 6 is a diagram showing a driving circuit for the flash lamp FL. As shown in the figure, a capacitor 93, a coil 94, a flash lamp FL, and a switching element 96 are connected in series. The flash lamp FL includes a rod-shaped glass tube (discharge tube) 92 in which xenon gas is sealed and an anode and a cathode are disposed at both ends thereof, and a trigger electrode provided on the outer peripheral surface of the glass tube 92. 91. A predetermined voltage is applied to the capacitor 93 by the power supply unit 95, and a charge corresponding to the applied voltage is charged. A voltage can be applied from the trigger circuit 97 to the trigger electrode 91. The timing at which the trigger circuit 97 applies a voltage to the trigger electrode 91 is controlled by the control unit 3.

本実施の形態では、スイッチング素子96として絶縁ゲートバイポーラトランジスタ(IGBT;Insulated gate bipolar transistor)を用いている。IGBTは、ゲート部にMOSFET(Metal Oxide Semiconductor Field effect transistor)を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。スイッチング素子96のゲートには制御部3のパルス発生器31からパルス信号が印加される。   In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching element 96. The IGBT is a bipolar transistor in which a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is incorporated in a gate portion, and is a switching element suitable for handling high power. A pulse signal is applied from the pulse generator 31 of the control unit 3 to the gate of the switching element 96.

コンデンサ93が充電された状態でスイッチング素子96のゲートにパルスが出力されてガラス管92の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管92内に電気は流れない。しかしながら、トリガー回路97がトリガー電極91に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管92内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。   Even when a pulse is output to the gate of the switching element 96 with the capacitor 93 charged and a high voltage is applied to both ends of the glass tube 92, the xenon gas is normally an insulator, so In this state, electricity does not flow in the glass tube 92. However, when the trigger circuit 97 applies a voltage to the trigger electrode 91 to break the insulation, an electric current instantaneously flows in the glass tube 92 due to the discharge between the two end electrodes, and the excitation of the xenon atoms or molecules at that time Light is emitted.

また、図1のリフレクタ52は、複数のフラッシュランプFLの上方にそれら全体を覆うように設けられている。リフレクタ52の基本的な機能は、複数のフラッシュランプFLから出射された光を保持部7の側に反射するというものである。リフレクタ52はアルミニウム合金板にて形成されており、その表面(フラッシュランプFLに臨む側の面)はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ52の表面が完全な鏡面であると、複数のフラッシュランプFLからの反射光の強度に規則パターンが生じて半導体ウェハーWの表面温度分布の均一性が低下するためである。   Further, the reflector 52 of FIG. 1 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect the light emitted from the plurality of flash lamps FL toward the holding unit 7. The reflector 52 is formed of an aluminum alloy plate, and the surface (the surface facing the flash lamp FL) is roughened by blasting to exhibit a satin pattern. The roughening process is performed when the surface of the reflector 52 is a perfect mirror surface, and a regular pattern is generated in the intensity of the reflected light from the plurality of flash lamps FL, so that the surface temperature distribution of the semiconductor wafer W is obtained. This is because the uniformity of the is reduced.

制御部3は、熱処理装置1に設けられた上記の種々の動作機構を制御する。制御部3のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部3は、各種演算処理を行うCPU、基本プログラムを記憶する読み出し専用のメモリであるROM、各種情報を記憶する読み書き自在のメモリであるRAMおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。また、制御部3は、パルス発生器31および波形設定部32を備えるとともに、入力部33に接続されている。入力部33としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部33からの入力内容に基づいて波形設定部32がパルス信号の波形を設定し、その波形に従ってパルス発生器31がパルス信号を発生する。   The control unit 3 controls the various operation mechanisms provided in the heat treatment apparatus 1. The configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 stores a CPU that performs various arithmetic processes, a ROM that is a read-only memory that stores basic programs, a RAM that is a readable and writable memory that stores various information, control software, data, and the like. It is configured with a magnetic disk. The control unit 3 includes a pulse generator 31 and a waveform setting unit 32 and is connected to the input unit 33. As the input unit 33, various known input devices such as a keyboard, a mouse, and a touch panel can be employed. The waveform setting unit 32 sets the waveform of the pulse signal based on the input content from the input unit 33, and the pulse generator 31 generates the pulse signal according to the waveform.

上記の構成以外にも熱処理装置1は、半導体ウェハーWの熱処理時にフラッシュランプFLおよびホットプレート71から発生する熱エネルギーによるチャンバー6およびランプハウス5の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー6のチャンバー側部63およびチャンバー底部62には水冷管(図示省略)が設けられている。また、ランプハウス5は、内部に気体流を形成して排熱するための気体供給管55および排気管56が設けられて空冷構造とされている(図1,5参照)。また、チャンバー窓61とランプ光放射窓53との間隙にも空気が供給され、ランプハウス5およびチャンバー窓61を冷却する。   In addition to the above configuration, the heat treatment apparatus 1 is used for various cooling purposes in order to prevent excessive temperature rise of the chamber 6 and the lamp house 5 due to the heat energy generated from the flash lamp FL and the hot plate 71 during the heat treatment of the semiconductor wafer W. It has the structure of For example, water-cooled tubes (not shown) are provided on the chamber side 63 and the chamber bottom 62 of the chamber 6. The lamp house 5 has an air cooling structure provided with a gas supply pipe 55 and an exhaust pipe 56 for exhausting heat by forming a gas flow therein (see FIGS. 1 and 5). Air is also supplied to the gap between the chamber window 61 and the lamp light emission window 53 to cool the lamp house 5 and the chamber window 61.

次に、熱処理装置1における半導体ウェハーWの処理手順について説明する。ここで処理対象となる半導体ウェハーWはイオン注入法により不純物(イオン)が添加された半導体基板である。図7は、熱処理装置1での処理対象となる半導体ウェハーWに形成された素子の構造を示す図である。シリコン基板11にはソース・ドレイン領域12とエクステンション領域13とが形成されるとともに、その上面にはゲート電極15が設けられる。エクステンション領域13はソース・ドレイン領域12とチャネルとの電気的接続部である。金属のゲート電極15はゲート絶縁膜14を介してシリコン基板11上に設けられており、その測方にはセラミックスのサイドウォール16が形成される。ソース・ドレイン領域12およびエクステンション領域13にはイオン注入法によって不純物が導入されており、その不純物の活性化が熱処理装置1による光照射加熱処理(アニール)により実行される。以下に説明する熱処理装置1の処理手順は、制御部3が熱処理装置1の各動作機構を制御することにより進行する。   Next, a processing procedure for the semiconductor wafer W in the heat treatment apparatus 1 will be described. The semiconductor wafer W to be processed here is a semiconductor substrate to which impurities (ions) are added by an ion implantation method. FIG. 7 is a view showing the structure of elements formed on the semiconductor wafer W to be processed in the heat treatment apparatus 1. A source / drain region 12 and an extension region 13 are formed on the silicon substrate 11, and a gate electrode 15 is provided on the upper surface thereof. The extension region 13 is an electrical connection between the source / drain region 12 and the channel. A metal gate electrode 15 is provided on the silicon substrate 11 via a gate insulating film 14, and a ceramic side wall 16 is formed for the measurement. Impurities are introduced into the source / drain regions 12 and the extension regions 13 by an ion implantation method, and the activation of the impurities is performed by light irradiation heat treatment (annealing) by the heat treatment apparatus 1. The processing procedure of the heat treatment apparatus 1 described below proceeds by the control unit 3 controlling each operation mechanism of the heat treatment apparatus 1.

まず、保持部7が図5に示す処理位置から図1に示す受渡位置に下降する。「処理位置」とは、フラッシュランプFLから半導体ウェハーWに光照射が行われるときの保持部7の位置であり、図5に示す保持部7のチャンバー6内における位置である。また、「受渡位置」とは、チャンバー6に半導体ウェハーWの搬出入が行われるときの保持部7の位置であり、図1に示す保持部7のチャンバー6内における位置である。熱処理装置1における保持部7の基準位置は処理位置であり、処理前にあっては保持部7は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図1に示すように、保持部7が受渡位置にまで下降するとチャンバー底部62に近接し、支持ピン70の先端が保持部7を貫通して保持部7の上方に突出する。   First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. The “processing position” is the position of the holding unit 7 when the semiconductor wafer W is irradiated with light from the flash lamp FL, and is the position in the chamber 6 of the holding unit 7 shown in FIG. Further, the “delivery position” is the position of the holding unit 7 when the semiconductor wafer W is carried in and out of the chamber 6, and is the position of the holding unit 7 shown in FIG. The reference position of the holding unit 7 in the heat treatment apparatus 1 is the processing position. Before the processing, the holding unit 7 is located at the processing position, and this is lowered to the delivery position at the start of processing. As shown in FIG. 1, when the holding portion 7 is lowered to the delivery position, the holding portion 7 comes close to the chamber bottom portion 62, and the tip of the support pin 70 penetrates the holding portion 7 and protrudes above the holding portion 7.

次に、保持部7が受渡位置に下降したときに、弁82および弁87が開かれてチャンバー6の熱処理空間65内に常温の窒素ガスが導入される。続いて、ゲートバルブ185が開いて搬送開口部66が開放され、装置外部の搬送ロボットにより搬送開口部66を介して半導体ウェハーWがチャンバー6内に搬入され、複数の支持ピン70上に載置される。   Next, when the holding unit 7 is lowered to the delivery position, the valve 82 and the valve 87 are opened, and normal temperature nitrogen gas is introduced into the heat treatment space 65 of the chamber 6. Subsequently, the gate valve 185 is opened to open the transfer opening 66, and the semiconductor wafer W is loaded into the chamber 6 through the transfer opening 66 by the transfer robot outside the apparatus and placed on the plurality of support pins 70. Is done.

半導体ウェハーWの搬入時におけるチャンバー6への窒素ガスのパージ量は約40リットル/分とされ、供給された窒素ガスはチャンバー6内においてガス導入バッファ83から図2中に示す矢印AR4の方向へと流れ、図1に示す排出路86および弁87を介してユーティリティ排気により排気される。また、チャンバー6に供給された窒素ガスの一部は、べローズ47の内側に設けられる排出口(図示省略)からも排出される。なお、以下で説明する各ステップにおいて、チャンバー6には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーWの処理工程に合わせて様々に変更される。   The purge amount of nitrogen gas into the chamber 6 when the semiconductor wafer W is loaded is about 40 liters / minute, and the supplied nitrogen gas is moved from the gas introduction buffer 83 in the direction of the arrow AR4 shown in FIG. Then, the exhaust gas is exhausted by utility exhaust via the discharge path 86 and the valve 87 shown in FIG. A part of the nitrogen gas supplied to the chamber 6 is also discharged from an outlet (not shown) provided inside the bellows 47. In each step described below, nitrogen gas is continuously supplied to and exhausted from the chamber 6, and the supply amount of the nitrogen gas is variously changed according to the processing process of the semiconductor wafer W.

半導体ウェハーWがチャンバー6内に搬入されると、ゲートバルブ185により搬送開口部66が閉鎖される。そして、保持部昇降機構4により保持部7が受渡位置からチャンバー窓61に近接した処理位置にまで上昇する。保持部7が受渡位置から上昇する過程において、半導体ウェハーWは支持ピン70から保持部7のサセプタ72へと渡され、サセプタ72の上面に載置・保持される。保持部7が処理位置にまで上昇するとサセプタ72に保持された半導体ウェハーWも処理位置に保持されることとなる。   When the semiconductor wafer W is loaded into the chamber 6, the transfer opening 66 is closed by the gate valve 185. The holding unit lifting mechanism 4 raises the holding unit 7 from the delivery position to a processing position close to the chamber window 61. In the process in which the holding unit 7 is lifted from the delivery position, the semiconductor wafer W is transferred from the support pins 70 to the susceptor 72 of the holding unit 7 and is placed and held on the upper surface of the susceptor 72. When the holding unit 7 is raised to the processing position, the semiconductor wafer W held by the susceptor 72 is also held at the processing position.

ホットプレート71の6つのゾーン711〜716のそれぞれは、各ゾーンの内部(上部プレート73と下部プレート74との間)に個別に内蔵されたヒータ(抵抗加熱線76)により所定の温度まで加熱されている。保持部7が処理位置まで上昇して半導体ウェハーWが保持部7と接触することにより、その半導体ウェハーWはホットプレート71に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。   Each of the six zones 711 to 716 of the hot plate 71 is heated to a predetermined temperature by a heater (resistive heating wire 76) individually incorporated in each zone (between the upper plate 73 and the lower plate 74). ing. When the holding unit 7 rises to the processing position and the semiconductor wafer W comes into contact with the holding unit 7, the semiconductor wafer W is preheated by the heater built in the hot plate 71 and the temperature gradually rises.

図8は、予備加熱が開始されてからの半導体ウェハーWの表面温度の変化を示す図である。処理位置にて時間tpの予備加熱が行われ、半導体ウェハーWの温度が予め設定された予備加熱温度T1まで上昇する。予備加熱温度T1は、半導体ウェハーWに添加された不純物が熱により拡散する恐れのない、200℃ないし700℃程度、好ましくは350℃ないし600℃程度とされる(本実施の形態では600℃)。また、半導体ウェハーWの予備加熱を行う時間tpは、約3秒〜200秒とされる(本実施の形態では60秒)。なお、保持部7とチャンバー窓61との間の距離は、保持部昇降機構4のモータ40の回転量を制御することにより任意に調整することが可能とされている。   FIG. 8 is a diagram showing a change in the surface temperature of the semiconductor wafer W since the preheating is started. Preheating is performed for a time tp at the processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 700 ° C., preferably about 350 ° C. to 600 ° C. (in this embodiment, 600 ° C.) at which the impurities added to the semiconductor wafer W are not likely to diffuse due to heat. . The time tp for preheating the semiconductor wafer W is about 3 seconds to 200 seconds (60 seconds in the present embodiment). The distance between the holding unit 7 and the chamber window 61 can be arbitrarily adjusted by controlling the rotation amount of the motor 40 of the holding unit lifting mechanism 4.

時間tpの予備加熱時間が経過した後、時刻AにてフラッシュランプFLによる半導体ウェハーWの光照射加熱が開始される。フラッシュランプFLからの光照射を行うに際しては、予め電源ユニット95によってコンデンサ93に電荷を蓄積しておく。そして、コンデンサ93に電荷が蓄積された状態にて、制御部3のパルス発生器31からスイッチング素子96にパルス信号を出力する。   After the preheating time of time tp has elapsed, light irradiation heating of the semiconductor wafer W by the flash lamp FL is started at time A. When irradiating light from the flash lamp FL, charges are accumulated in the capacitor 93 by the power supply unit 95 in advance. Then, a pulse signal is output from the pulse generator 31 of the control unit 3 to the switching element 96 in a state where charges are accumulated in the capacitor 93.

図9は、パルス信号の波形と回路に流れる電流との相関の一例を示す図である。ここでは、図9(a)に示すような波形のパルス信号がパルス発生器31から出力される。パルス信号の波形は、パルス幅の時間(オン時間)とパルス間隔の時間(オフ時間)とを順次設定した次の表1に示すようなレシピを入力部33から入力することによって規定することができる。なお、表1における時間の単位はマイクロ秒(μs)である。   FIG. 9 is a diagram illustrating an example of the correlation between the waveform of the pulse signal and the current flowing through the circuit. Here, a pulse signal having a waveform as shown in FIG. 9A is output from the pulse generator 31. The waveform of the pulse signal can be specified by inputting from the input unit 33 a recipe as shown in the following Table 1 in which a pulse width time (on time) and a pulse interval time (off time) are sequentially set. it can. The unit of time in Table 1 is microseconds (μs).

Figure 0005507195
Figure 0005507195

このようなレシピをオペレータが入力部33から制御部3に入力すると、そのレシピに基づいて制御部3の波形設定部32が図9(a)に示すようなパルス波形を設定する。図9(a)に示すパルス波形においては、まず最初に幅が0.8ミリ秒と比較的長い単一のパルスPAが設定され、それに続いて幅が0.1ミリ秒の20個のパルスPBが設定され、さらに続いて幅が1.4ミリ秒の単一のパルスPCが設定されている。そして、波形設定部32によって設定されたパルス波形に従ってパルス発生器31がパルス信号を出力する。その結果、スイッチング素子96のゲートには図9(a)のような波形のパルス信号が印加され、スイッチング素子96のオンオフ駆動が制御されることとなる。具体的には、スイッチング素子96のゲートに入力されるパルス信号がオンのときにはスイッチング素子96がオン状態となり、パルス信号がオフのときにはスイッチング素子96がオフ状態となる。   When the operator inputs such a recipe from the input unit 33 to the control unit 3, the waveform setting unit 32 of the control unit 3 sets a pulse waveform as shown in FIG. 9A based on the recipe. In the pulse waveform shown in FIG. 9A, first, a relatively long single pulse PA having a width of 0.8 milliseconds is set, followed by 20 pulses having a width of 0.1 milliseconds. PB is set, followed by a single pulse PC having a width of 1.4 milliseconds. Then, the pulse generator 31 outputs a pulse signal according to the pulse waveform set by the waveform setting unit 32. As a result, a pulse signal having a waveform as shown in FIG. 9A is applied to the gate of the switching element 96, and the on / off driving of the switching element 96 is controlled. Specifically, the switching element 96 is turned on when the pulse signal input to the gate of the switching element 96 is on, and the switching element 96 is turned off when the pulse signal is off.

また、パルス発生器31から最初のパルスPAが出力されるタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に電圧を印加する。コンデンサ93に電荷が蓄積された状態にてスイッチング素子96のゲートにパルスPAが入力され、かつ、それと同期してトリガー電極91に高電圧が印加されると、フラッシュランプFLのガラス管92内の両端電極間で電流が流れ始め、そのときのキセノンの原子あるいは分子の励起によって光が放出される。一旦、フラッシュランプFLの通電が開始され、その電流値が所定値以上残っている状態で次の複数のパルスPBが断続的にスイッチング素子96のゲートに入力されることにより、その後はトリガー電極91に高電圧を印加しなくてもフラッシュランプFLに電流が流れ続ける。すなわち、最初のパルスPAがスイッチング素子96のゲートに入力されるときのみトリガー電極91に高電圧を印加すれば、その後はトリガー電圧を印加せずともフラッシュランプFLに電流が継続して流れる。スイッチング素子96のゲートに入力されるパルス信号がオンのときにはフラッシュランプFLのガラス管92内に流れる電流値が増加し、オフのときには電流値が減少し、その結果フラッシュランプFLには図9(b)に示すような波形の電流が流れる。なお、各パルスに対応する個々の電流波形はコイル94の定数によって規定される。   Further, in synchronization with the timing at which the first pulse PA is output from the pulse generator 31, the control unit 3 controls the trigger circuit 97 to apply a voltage to the trigger electrode 91. When a pulse PA is input to the gate of the switching element 96 in a state where electric charges are accumulated in the capacitor 93 and a high voltage is applied to the trigger electrode 91 in synchronization therewith, the inside of the glass tube 92 of the flash lamp FL A current begins to flow between the electrodes at both ends, and light is emitted by excitation of atoms or molecules of xenon at that time. The energization of the flash lamp FL is once started, and the next plurality of pulses PB are intermittently input to the gate of the switching element 96 in a state where the current value remains at a predetermined value or more. Even if a high voltage is not applied to the flash lamp FL, the current continues to flow. That is, if a high voltage is applied to the trigger electrode 91 only when the first pulse PA is input to the gate of the switching element 96, then the current continues to flow through the flash lamp FL without applying the trigger voltage. When the pulse signal input to the gate of the switching element 96 is on, the current value flowing in the glass tube 92 of the flash lamp FL increases, and when the pulse signal is off, the current value decreases. A current having a waveform as shown in b) flows. Each current waveform corresponding to each pulse is defined by a constant of the coil 94.

図9(b)に示すような波形の電流が流れてフラッシュランプFLが発光する。フラッシュランプFLの発光出力は、フラッシュランプFLに流れる電流にほぼ比例する。従って、フラッシュランプFLの発光出力の出力波形(プロファイル)は図10(a)に示すようなパターンとなる。図10(a)に示す如きフラッシュランプFLからの出力波形にて、処理位置の保持部7に保持された半導体ウェハーWに光照射が行われる。この光照射によって半導体ウェハーWの表面が描く温度プロファイルは図10(b)に示すようなものとなる。   A current having a waveform as shown in FIG. 9B flows, and the flash lamp FL emits light. The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Accordingly, the output waveform (profile) of the light emission output of the flash lamp FL has a pattern as shown in FIG. With the output waveform from the flash lamp FL as shown in FIG. 10A, the semiconductor wafer W held on the processing position holding unit 7 is irradiated with light. A temperature profile drawn on the surface of the semiconductor wafer W by this light irradiation is as shown in FIG.

従来のように、スイッチング素子96を使用することなくフラッシュランプFLを発光させた場合には、コンデンサ93に蓄積されていた電荷が1回の発光で消費され、フラッシュランプFLからの出力波形は幅が0.1ミリセカンドないし10ミリセカンド程度のシングルパルスとなる。これに対して、本実施の形態のように、回路中にスイッチング素子96を接続してそのゲートに図9(a)のようなパルス信号を出力することにより、いわばフラッシュランプFLの発光がチョッパ制御されることとなり、コンデンサ93に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプFLが点滅を繰り返す。なお、図9に示すように、電流値が完全に”0”になる前に次のパルスがスイッチング素子96のゲートに印加されて電流値が再度増加するため、フラッシュランプFLが点滅を繰り返している間も発光出力が完全に”0”になるものではない。   When the flash lamp FL is caused to emit light without using the switching element 96 as in the prior art, the charge accumulated in the capacitor 93 is consumed by one light emission, and the output waveform from the flash lamp FL has a width. Becomes a single pulse of about 0.1 to 10 milliseconds. On the other hand, as in the present embodiment, the switching element 96 is connected in the circuit and the pulse signal as shown in FIG. As a result, the electric charge accumulated in the capacitor 93 is divided and consumed, and the flash lamp FL repeatedly blinks in a very short time. As shown in FIG. 9, since the next pulse is applied to the gate of the switching element 96 before the current value completely becomes “0” and the current value increases again, the flash lamp FL repeatedly blinks. The light emission output does not become “0” completely during the period.

図10(a)に示すフラッシュランプFLの出力波形は2つの発光ピークEP1,EP2を有している。すなわち、最高到達出力がL1となる第1の発光ピークEP1を有する出力波形にて半導体ウェハーWに光照射を行った後、最高到達出力がL2となる第2の発光ピークEP2を有する出力波形にて半導体ウェハーWに光照射を行っている。図10(a)の例では、発光ピークEP1と発光ピークEP2との間も平均値がL3となる比較的弱い発光出力にてフラッシュランプFLが発光を続けている。   The output waveform of the flash lamp FL shown in FIG. 10 (a) has two emission peaks EP1 and EP2. That is, after irradiating the semiconductor wafer W with an output waveform having the first emission peak EP1 with the highest attained output L1, the output waveform having the second emission peak EP2 with the highest attained output L2 is obtained. The semiconductor wafer W is irradiated with light. In the example of FIG. 10 (a), the flash lamp FL continues to emit light with a relatively weak light emission output whose average value is L3 between the light emission peak EP1 and the light emission peak EP2.

より詳細に述べれば、まずパルス発生器31がスイッチング素子96のゲートに幅が0.8ミリ秒のパルスPAを出力することによって、スイッチング素子96が0.8ミリ秒オン状態となってフラッシュランプFLを含む回路に図9(b)の先頭に示す波形の電流が流れる。その結果、図10(a)の先頭に示すような最高到達出力がL1となる第1の発光ピークEP1を有する出力波形にてフラッシュランプFLが発光する。そして、このような出力波形にてフラッシュランプFLからの光照射を受けた半導体ウェハーWの表面温度は、図10(b)に示す如く、温度T2にまで急速に上昇した後一旦急降下する。   More specifically, first, the pulse generator 31 outputs a pulse PA having a width of 0.8 milliseconds to the gate of the switching element 96, so that the switching element 96 is turned on for 0.8 milliseconds. A current having the waveform shown at the top of FIG. 9B flows through the circuit including FL. As a result, the flash lamp FL emits light with an output waveform having a first emission peak EP1 at which the maximum output reaches L1 as shown at the top of FIG. Then, the surface temperature of the semiconductor wafer W that has been irradiated with light from the flash lamp FL with such an output waveform rapidly rises to a temperature T2 and then suddenly drops as shown in FIG. 10B.

次に、パルス発生器31がスイッチング素子96のゲートに幅が0.1ミリ秒の20個のパルスPBを断続的に出力することによって、スイッチング素子96がオンオフを繰り返してフラッシュランプFLを含む回路に図9(b)の半ばに示すようなのこぎり波形の電流が流れる。その結果、図10(a)の半ばに示すような平均値が発光出力L3となる概ねフラットな出力波形にてフラッシュランプFLが発光する。この段階のフラッシュランプFLの発光は比較的弱いものであり、半導体ウェハーWの表面温度は、図10(b)に示すように、徐々に低下する。   Next, the pulse generator 31 intermittently outputs 20 pulses PB having a width of 0.1 milliseconds to the gate of the switching element 96, whereby the switching element 96 is repeatedly turned on and off to include a flash lamp FL. A current having a sawtooth waveform as shown in the middle of FIG. As a result, the flash lamp FL emits light with a substantially flat output waveform in which the average value as shown in the middle of FIG. The light emitted from the flash lamp FL at this stage is relatively weak, and the surface temperature of the semiconductor wafer W gradually decreases as shown in FIG.

20個のパルスPBに続いてパルス発生器31がスイッチング素子96のゲートに幅が1.4ミリ秒の比較的長い最後のパルスPCを出力することによって、スイッチング素子96が1.4ミリ秒オン状態となってフラッシュランプFLを含む回路に図9(b)の最後尾に示す波形の電流が流れる。その結果、図10(a)の最後尾に示すような最高到達出力がL2となる第2の発光ピークEP2を有する出力波形にてフラッシュランプFLが発光する。そして、このような出力波形にてフラッシュランプFLからの光照射を受けた半導体ウェハーWの表面温度は、図10(b)に示す如く、温度T3にまで再度急速に上昇した後降下する。   Following the 20 pulses PB, the pulse generator 31 outputs a relatively long last pulse PC having a width of 1.4 milliseconds to the gate of the switching element 96, whereby the switching element 96 is turned on for 1.4 milliseconds. A current having a waveform shown at the end of FIG. 9B flows through the circuit including the flash lamp FL. As a result, the flash lamp FL emits light with an output waveform having a second emission peak EP2 at which the maximum attained output is L2 as shown at the end of FIG. Then, the surface temperature of the semiconductor wafer W irradiated with light from the flash lamp FL with such an output waveform rapidly rises again to the temperature T3 and then falls, as shown in FIG. 10B.

このように、図10(a)に示すような2つの発光ピークEP1,EP2を有する出力波形にて半導体ウェハーWに光照射を行うことによって、半導体ウェハーWの表面温度は図10(b)に示すように変化する。ここで、図10(a)に示すような出力波形の光照射によって半導体ウェハーWの表面が描く温度プロファイルには、図10(b)に示すように、2つの発光ピークEP1,EP2に対応する2つの温度ピークTP1,TP2が現れる。そして、2つの発光ピークEP1,EP2に対応する2つの温度ピークTP1,TP2のそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下である。   Thus, by irradiating the semiconductor wafer W with light having an output waveform having two emission peaks EP1 and EP2 as shown in FIG. 10A, the surface temperature of the semiconductor wafer W is as shown in FIG. It changes as shown. Here, the temperature profile drawn on the surface of the semiconductor wafer W by the light irradiation of the output waveform as shown in FIG. 10A corresponds to two emission peaks EP1 and EP2, as shown in FIG. 10B. Two temperature peaks TP1, TP2 appear. The total stay time of 700 ° C. or more and 900 ° C. or less in the temperature raising process and the temperature lowering process for each of the two temperature peaks TP1 and TP2 corresponding to the two emission peaks EP1 and EP2 is 15 milliseconds or less.

具体的には、図10(b)に示す半導体ウェハーWの表面温度プロファイルにおいて、第1の発光ピークEP1に対応するのは第1の温度ピークTP1である。そして、第1の温度ピークTP1についての昇温過程での700℃以上900℃以下の滞在時間t11と降温過程での700℃以上900℃以下の滞在時間t12との合計は15ミリ秒以下である。すなわち、半導体ウェハーWの表面温度が第1の温度ピークTP1に到達する前後の700℃以上900℃以下の通過時間の合計は15ミリ秒以下の5ミリ秒程度である。第1の温度ピークTP1の最高到達温度は900℃以上である。   Specifically, in the surface temperature profile of the semiconductor wafer W shown in FIG. 10B, the first temperature peak TP1 corresponds to the first emission peak EP1. The total of the stay time t11 of 700 ° C. or more and 900 ° C. or less in the temperature rising process and the stay time t12 of 700 ° C. or more and 900 ° C. or less in the temperature lowering process for the first temperature peak TP1 is 15 milliseconds or less. . That is, the total transit time of 700 ° C. or more and 900 ° C. or less before and after the surface temperature of the semiconductor wafer W reaches the first temperature peak TP1 is about 5 milliseconds of 15 milliseconds or less. The highest temperature reached at the first temperature peak TP1 is 900 ° C. or higher.

同様に、図10(b)に示す半導体ウェハーWの表面温度プロファイルにおいて、第2の発光ピークEP2に対応するのは第2の温度ピークTP2である。そして、第2の温度ピークTP2についての昇温過程での700℃以上900℃以下の滞在時間t21と降温過程での700℃以上900℃以下の滞在時間t22との合計は15ミリ秒以下である。すなわち、半導体ウェハーWの表面温度が第2の温度ピークTP2に到達する前後の700℃以上900℃以下の通過時間の合計は15ミリ秒以下の11ミリ秒程度である。第2の温度ピークTP2の最高到達温度は900℃以上である。   Similarly, in the surface temperature profile of the semiconductor wafer W shown in FIG. 10B, the second temperature peak TP2 corresponds to the second emission peak EP2. The total of the stay time t21 from 700 ° C. to 900 ° C. in the temperature rising process and the stay time t22 from 700 ° C. to 900 ° C. in the temperature lowering process for the second temperature peak TP2 is 15 milliseconds or less. . That is, the total transit time of 700 ° C. or more and 900 ° C. or less before and after the surface temperature of the semiconductor wafer W reaches the second temperature peak TP2 is about 11 milliseconds of 15 milliseconds or less. The maximum temperature reached by the second temperature peak TP2 is 900 ° C. or higher.

また、1回のフラッシュ加熱におけるフラッシュランプFLの光照射の総時間は1秒以下であり、発光ピークEP1と発光ピークEP2との間のピーク間隔tpは5ミリ秒以上100ミリ秒以下である。さらに、そのピーク間隔におけるフラッシュランプFLの平均発光出力L3は、2つの発光ピークEP1,EP2のうちの最小の発光ピークEP1の最高到達出力L1の50%以下である。   The total time of light irradiation of the flash lamp FL in one flash heating is 1 second or less, and the peak interval tp between the light emission peak EP1 and the light emission peak EP2 is 5 milliseconds or more and 100 milliseconds or less. Further, the average light emission output L3 of the flash lamp FL in the peak interval is 50% or less of the maximum attained output L1 of the minimum light emission peak EP1 of the two light emission peaks EP1 and EP2.

以上のようにしてフラッシュランプFLによる光照射加熱が終了し、処理位置における約10秒間の待機の後、保持部7が保持部昇降機構4により再び図1に示す受渡位置まで下降し、半導体ウェハーWが保持部7から支持ピン70へと渡される。続いて、ゲートバルブ185により閉鎖されていた搬送開口部66が開放され、支持ピン70上に載置された半導体ウェハーWは装置外部の搬送ロボットにより搬出され、熱処理装置1における半導体ウェハーWの光照射加熱処理が完了する。   As described above, the light irradiation heating by the flash lamp FL is completed, and after waiting for about 10 seconds at the processing position, the holding unit 7 is lowered again to the delivery position shown in FIG. W is passed from the holding portion 7 to the support pin 70. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, and the semiconductor wafer W placed on the support pins 70 is unloaded by the transfer robot outside the apparatus, and the light of the semiconductor wafer W in the heat treatment apparatus 1 is transferred. Irradiation heat treatment is completed.

既述のように、熱処理装置1における半導体ウェハーWの熱処理時には窒素ガスがチャンバー6に継続的に供給されており、その供給量は、保持部7が処理位置に位置するときには約30リットル/分とされ、保持部7が処理位置以外の位置に位置するときには約40リットル/分とされる。   As described above, nitrogen gas is continuously supplied to the chamber 6 during the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, and the supply amount is about 30 liters / minute when the holding unit 7 is located at the processing position. When the holding unit 7 is located at a position other than the processing position, the rate is about 40 liters / minute.

本実施形態においては、2つの発光ピークEP1,EP2を有する出力波形にて半導体ウェハーWに光照射を行っているため、従来のようなコンデンサ93の電荷を1回の発光で消費する場合に比較して、1つの発光ピークが半導体ウェハーWに与える熱的衝撃が弱くなり、半導体ウェハーWの割れを抑制することができる。   In this embodiment, since the semiconductor wafer W is irradiated with light with an output waveform having two emission peaks EP1 and EP2, it is compared with the case where the charge of the capacitor 93 is consumed by one emission as in the prior art. As a result, the thermal shock given to the semiconductor wafer W by one emission peak is weakened, and cracking of the semiconductor wafer W can be suppressed.

また、個々の発光ピークが半導体ウェハーWに与える熱エネルギーが小さかったとしても、それぞれの発光ピークによって半導体ウェハーWの表面温度は900℃以上にまで昇温される。すなわち、2つの発光ピークEP1,EP2を有する出力波形にて半導体ウェハーWに光照射を行うことにより、半導体ウェハーWの表面温度は2回にわたって900℃以上にまで昇温されるため、半導体ウェハーWに注入された不純物の良好な活性化を行うことができる。   Even if the thermal energy given to the semiconductor wafer W by each emission peak is small, the surface temperature of the semiconductor wafer W is raised to 900 ° C. or more by each emission peak. That is, by irradiating the semiconductor wafer W with light with an output waveform having two emission peaks EP1 and EP2, the surface temperature of the semiconductor wafer W is raised to 900 ° C. or more twice, so that the semiconductor wafer W Good activation of impurities implanted into the substrate can be performed.

また、半導体ウェハーWの表面が描く温度プロファイルにおいて、2つの発光ピークEP1,EP2に対応する2つの温度ピークTP1,TP2のそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計を15ミリ秒以下としている。700℃以上900℃以下の温度域は、注入された不純物の不活性化が進行する温度域である。従って、半導体ウェハーWがこの温度域に長時間留まると、注入された不純物の不活性化比率が高くなって良好な活性化が阻害される。本実施形態においては、半導体ウェハーWの表面温度プロファイルにおける各温度ピークについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であるため、注入された不純物の不活性化はほとんど生じない。このため、半導体ウェハーWに注入された不純物の良好な活性化を行うことができる。   Further, in the temperature profile drawn by the surface of the semiconductor wafer W, the residence time of 700 ° C. or more and 900 ° C. or less of the temperature rising process and the temperature falling process for each of the two temperature peaks TP1 and TP2 corresponding to the two emission peaks EP1 and EP2. Is set to 15 milliseconds or less. The temperature range of 700 ° C. or higher and 900 ° C. or lower is a temperature range where the inactivation of the implanted impurities proceeds. Therefore, if the semiconductor wafer W stays in this temperature range for a long time, the inactivation ratio of the implanted impurities becomes high and good activation is inhibited. In this embodiment, since the total stay time of 700 ° C. or more and 900 ° C. or less in each temperature peak in the surface temperature profile of the semiconductor wafer W is 15 milliseconds or less, the implanted impurities Almost no inactivation occurs. For this reason, good activation of impurities implanted into the semiconductor wafer W can be performed.

また、発光ピークEP1と発光ピークEP2との間のピーク間隔tpを5ミリ秒以上100ミリ秒以下とするとともに、そのピーク間隔における平均発光出力L3を2つの発光ピークEP1,EP2のうちの最小の発光ピークEP1の最高到達出力L1の50%以下としている。このため、2つの発光ピークEP1,EP2にわたって半導体ウェハーWの表面温度が連続して昇温し続けることは無く、半導体ウェハーWの表面が描く温度プロファイルには2つの温度ピークが確実に現れる。よって、半導体ウェハーWの表面温度は発光ピークごとに昇温と降温とを繰り返すこととなるため、上述した半導体ウェハーWの割れを抑制しつつ、注入された不純物の良好な活性化を行うことができるという効果を確実に得ることができる。   In addition, the peak interval tp between the emission peak EP1 and the emission peak EP2 is set to 5 milliseconds or more and 100 milliseconds or less, and the average emission output L3 in the peak interval is the smallest of the two emission peaks EP1 and EP2. The maximum peak output L1 of the emission peak EP1 is 50% or less. For this reason, the surface temperature of the semiconductor wafer W does not continue to rise continuously over the two emission peaks EP1 and EP2, and two temperature peaks surely appear in the temperature profile drawn by the surface of the semiconductor wafer W. Therefore, since the surface temperature of the semiconductor wafer W is repeatedly raised and lowered for each emission peak, it is possible to perform good activation of the implanted impurities while suppressing the above-described cracking of the semiconductor wafer W. The effect that it is possible can be obtained reliably.

以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、フラッシュランプFLの発光出力プロファイルは図10(a)の例に限定されるものではなく、図11のようなものであっても良い。図11に示すフラッシュランプFLの発光出力の出力波形も2つの発光ピークEP11,EP12を有している。すなわち、最高到達出力がL11となる第1の発光ピークEP11を有する出力波形にて半導体ウェハーWに光照射を行った後、最高到達出力がL12となる第2の発光ピークEP12を有する出力波形にて半導体ウェハーWに光照射を行っている。但し、図11に示す例においては、発光ピークEP11と発光ピークEP12との間はフラッシュランプFLが完全に消灯している。   While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, the light emission output profile of the flash lamp FL is not limited to the example of FIG. 10A, and may be as shown in FIG. The output waveform of the light emission output of the flash lamp FL shown in FIG. 11 also has two light emission peaks EP11 and EP12. That is, after irradiating the semiconductor wafer W with an output waveform having the first emission peak EP11 where the maximum attained output is L11, the output waveform has the second emission peak EP12 where the highest attained output is L12. The semiconductor wafer W is irradiated with light. However, in the example shown in FIG. 11, the flash lamp FL is completely turned off between the emission peak EP11 and the emission peak EP12.

このような発光出力プロファイルを得るためには、まずパルス発生器31がスイッチング素子96のゲートに比較的長時間の単一のパルス(図9のパルスPAと同じでも良い)を出力する。また、このパルスを出力するタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に高電圧を印加する。コンデンサ93に電荷が蓄積された状態にてパルス発生器31からスイッチング素子96のゲートにパルスが出力され、かつ、それと同期してトリガー電極91に高電圧が印加さることにより、スイッチング素子96がそのパルスの幅分だけオン状態となってフラッシュランプFLに電流が流れる。その結果、最高到達出力がL11となる第1の発光ピークEP11を有する出力波形にてフラッシュランプFLが発光する。   In order to obtain such a light emission output profile, first, the pulse generator 31 outputs a relatively long single pulse (which may be the same as the pulse PA in FIG. 9) to the gate of the switching element 96. Further, the control unit 3 controls the trigger circuit 97 in synchronization with the timing of outputting this pulse to apply a high voltage to the trigger electrode 91. A pulse is output from the pulse generator 31 to the gate of the switching element 96 in a state where electric charges are accumulated in the capacitor 93, and a high voltage is applied to the trigger electrode 91 in synchronization therewith. The current flows through the flash lamp FL by turning on for the width of the pulse. As a result, the flash lamp FL emits light with an output waveform having the first emission peak EP11 where the maximum output reaches L11.

図11に示す例においては、パルス発生器31が比較的長時間の最初のパルスを出力した後、暫時パルスの出力を停止する。すなわち、図9の複数のパルスPBに相当するパルス群は出力しない。このため、スイッチング素子96はオフ状態となり、フラッシュランプFLへの通電も停止する。その結果、フラッシュランプFLも完全に消灯することとなる。   In the example shown in FIG. 11, after the pulse generator 31 outputs the first pulse for a relatively long time, the output of the temporary pulse is stopped. That is, a pulse group corresponding to the plurality of pulses PB in FIG. 9 is not output. For this reason, the switching element 96 is turned off, and the energization to the flash lamp FL is also stopped. As a result, the flash lamp FL is also completely turned off.

その後、所定時間が経過してから、パルス発生器31がスイッチング素子96のゲートに比較的長時間の単一のパルス(図9のパルスPCと同じでも良い)を再度出力する。このとき、パルス発生器31がパルスを再度出力するタイミングと同期して制御部3がトリガー回路97を制御してトリガー電極91に高電圧を印加する。これにより、フラッシュランプFLに再度電流が流れ、その結果、一旦消灯していたフラッシュランプFLが再度発光する。その発光出力の出力波形は、最高到達出力がL12となる第2の発光ピークEP12を有するものである。なお、図11に示す例においても、フラッシュランプFLの光照射の総時間は1秒以下である。   Thereafter, after a predetermined time elapses, the pulse generator 31 again outputs a relatively long single pulse (which may be the same as the pulse PC in FIG. 9) to the gate of the switching element 96. At this time, the control unit 3 controls the trigger circuit 97 to apply a high voltage to the trigger electrode 91 in synchronization with the timing at which the pulse generator 31 outputs the pulse again. As a result, a current flows again through the flash lamp FL, and as a result, the flash lamp FL once turned off emits light again. The output waveform of the light emission output has a second light emission peak EP12 in which the maximum attained output is L12. In the example shown in FIG. 11 as well, the total light irradiation time of the flash lamp FL is 1 second or less.

図11に示すような出力波形にて半導体ウェハーWに光照射を行った場合であっても、半導体ウェハーWの表面が描く温度プロファイルは図10(b)に示すのと同じようなものとなる。すなわち、図11に示す出力波形の光照射によって半導体ウェハーWの表面が描く温度プロファイルにおいて、2つの発光ピークEP11,EP12に対応する2つの温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下である。このため、上記実施形態と同様に、半導体ウェハーWの割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。   Even when the semiconductor wafer W is irradiated with light with an output waveform as shown in FIG. 11, the temperature profile drawn by the surface of the semiconductor wafer W is the same as that shown in FIG. . That is, in the temperature profile drawn on the surface of the semiconductor wafer W by the light irradiation of the output waveform shown in FIG. 11, the temperature rising process and the temperature falling process of each of the two temperature peaks corresponding to the two emission peaks EP11 and EP12 are 700 ° C. The total stay time at 900 ° C. or less is 15 milliseconds or less. For this reason, it is possible to perform good activation of the implanted impurities while suppressing cracking of the semiconductor wafer W as in the above embodiment.

このことは、複数のパルスPBによる2つの発光ピーク間のフラッシュランプFLの弱い発光は必ずしも必要でないことを意味している。上記実施形態において、2つの発光ピーク間に複数のパルスPBを断続的に出力してフラッシュランプFLの弱い発光を継続しているのは、最後のパルスPCを出力する際にもトリガー電極91にトリガー電圧を印加することなくフラッシュランプFLに電流を流し続けるためである。すなわち、パルス発生器31がパルスを出力するごとに制御部3がトリガー回路97を制御してトリガー電極91に高電圧を印加する構成であれば、発光ピーク間の弱い発光は必ずしも必要でない。   This means that weak light emission of the flash lamp FL between two light emission peaks due to a plurality of pulses PB is not always necessary. In the above embodiment, the plurality of pulses PB are intermittently output between the two emission peaks and the weak light emission of the flash lamp FL is continued even when the last pulse PC is output. This is because the current continues to flow through the flash lamp FL without applying the trigger voltage. That is, if the control unit 3 controls the trigger circuit 97 to apply a high voltage to the trigger electrode 91 every time the pulse generator 31 outputs a pulse, weak light emission between light emission peaks is not necessarily required.

また、フラッシュランプFLの発光出力プロファイルは図12に示すようなものであっても良い。図12に示すフラッシュランプFLの発光出力の出力波形は3つの発光ピークEP21,EP22,EP23を有している。各発光ピーク間は、フラッシュランプFLが完全に消灯していても良いし、図12のように弱く発光していても良い。発光ピーク間にフラッシュランプFLが弱く発光する場合には、そのピーク間の平均発光出力は3つの発光ピークEP21,EP22,EP23のうちの最小の発光ピークの最高到達出力の50%以下となるようにする。なお、図12に示す例においても、フラッシュランプFLの光照射の総時間は1秒以下である。   The light emission output profile of the flash lamp FL may be as shown in FIG. The output waveform of the light emission output of the flash lamp FL shown in FIG. 12 has three light emission peaks EP21, EP22, and EP23. Between each light emission peak, the flash lamp FL may be completely extinguished or may emit light weakly as shown in FIG. When the flash lamp FL emits light weakly between the emission peaks, the average emission output between the peaks is 50% or less of the maximum output of the minimum emission peak among the three emission peaks EP21, EP22, EP23. To. Also in the example shown in FIG. 12, the total light irradiation time of the flash lamp FL is 1 second or less.

図12に示すような出力波形にて半導体ウェハーWに光照射を行うと、半導体ウェハーWの表面が描く温度プロファイルにも3つの温度ピークが現れる。各温度ピークでの最高到達温度は900℃以上である。そして、3つの温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下である。このようにしても、3つの発光ピークEP21,EP22,EP23を有する出力波形にて半導体ウェハーWに光照射を行っているため、1つの発光ピークが半導体ウェハーWに与える熱的衝撃が弱くなり、半導体ウェハーWの割れを抑制することができる。また、半導体ウェハーWの表面温度は3回にわたって900℃以上にまで昇温されるため、半導体ウェハーWに注入された不純物の良好な活性化を行うことができる。さらに、3つの温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下であるため、注入された不純物の不活性化はほとんど生じない。   When the semiconductor wafer W is irradiated with light with an output waveform as shown in FIG. 12, three temperature peaks also appear in the temperature profile drawn by the surface of the semiconductor wafer W. The maximum temperature reached at each temperature peak is 900 ° C. or higher. The total stay time of 700 ° C. or more and 900 ° C. or less in the temperature raising process and the temperature lowering process for each of the three temperature peaks is 15 milliseconds or less. Even if it does in this way, since the semiconductor wafer W is light-irradiated with the output waveform which has three light emission peaks EP21, EP22, EP23, the thermal shock which one light emission peak gives to the semiconductor wafer W becomes weak, Breaking of the semiconductor wafer W can be suppressed. Moreover, since the surface temperature of the semiconductor wafer W is raised to 900 ° C. or more three times, good activation of the impurities implanted into the semiconductor wafer W can be performed. Furthermore, since the total stay time of 700 ° C. or more and 900 ° C. or less in the temperature rising process and the temperature decreasing process for each of the three temperature peaks is 15 milliseconds or less, inactivation of the implanted impurities hardly occurs.

集約すれば、フラッシュランプFLの発光出力の出力波形は2つ以上の複数の発光ピークを有するものであれば良い。複数の発光ピーク間においては、フラッシュランプFLが完全に消灯していても良いし、弱い発光を継続していても良い。発光ピーク間にフラッシュランプFLが弱く発光する場合には、その発光ピーク間の平均発光出力は複数の発光ピークのうちの最小の発光ピークの最高到達出力の50%以下となるようにする。   In summary, the output waveform of the light emission output of the flash lamp FL may be any as long as it has two or more light emission peaks. Between a plurality of light emission peaks, the flash lamp FL may be completely turned off, or weak light emission may be continued. When the flash lamp FL emits light weakly between the light emission peaks, the average light emission output between the light emission peaks is set to be 50% or less of the maximum attained output of the minimum light emission peak among the plurality of light emission peaks.

また、複数の発光ピークの最高到達出力の大小関係は任意である。例えば、図10(a)の例においては、第2の発光ピークEP2の最高到達出力L2の方が第1の発光ピークEP1の最高到達出力L1よりも大きいが、図11の例においては第1の発光ピークEP11の最高到達出力L11の方が第2の発光ピークEP12の最高到達出力L12よりも大きい。また、複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であり、フラッシュランプFLの光照射の総時間は1秒以下である。   In addition, the magnitude relationship of the maximum attained output of the plurality of emission peaks is arbitrary. For example, in the example of FIG. 10A, the maximum output L2 of the second emission peak EP2 is larger than the maximum output L1 of the first emission peak EP1, but in the example of FIG. The highest attained output L11 of the emission peak EP11 is greater than the highest attained output L12 of the second emission peak EP12. The peak interval between the plurality of emission peaks is 5 milliseconds or more and 100 milliseconds or less, and the total light irradiation time of the flash lamp FL is 1 second or less.

そして、そのような複数の発光ピークを有する出力波形にて半導体ウェハーWに光照射を行ったときには、半導体ウェハーWの表面が描く温度プロファイルに発光ピークと同数の温度ピークが現れる。各温度ピークでの最高到達温度は900℃以上となり、複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計は15ミリ秒以下となるように、フラッシュランプFLの発光出力プロファイルが設定される。このようにすれば、上記実施形態と同様に、半導体ウェハーWの割れを抑制しつつ、注入された不純物の良好な活性化を行うことができる。   When the semiconductor wafer W is irradiated with light having such an output waveform having a plurality of emission peaks, the same temperature peaks as the emission peaks appear in the temperature profile drawn by the surface of the semiconductor wafer W. The maximum temperature reached at each temperature peak is 900 ° C. or more, and the total stay time of 700 ° C. or more and 900 ° C. or less in the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 mm The light emission output profile of the flash lamp FL is set so as to be less than or equal to seconds. If it does in this way, like the above-mentioned embodiment, good activation of an implanted impurity can be performed, suppressing a crack of semiconductor wafer W.

また、パルス信号の波形の設定は、入力部33から逐一パルス幅等のパラメータを入力することに限定されるものではなく、例えば、オペレータが入力部33から波形を直接グラフィカルに入力するようにしても良いし、以前に設定されて磁気ディスク等の記憶部に記憶されていた波形を読み出すようにしても良いし、或いは熱処理装置1の外部からダウンロードするようにしても良い。   The setting of the waveform of the pulse signal is not limited to inputting parameters such as the pulse width one by one from the input unit 33. For example, the operator directly inputs the waveform graphically from the input unit 33. Alternatively, the waveform previously set and stored in the storage unit such as a magnetic disk may be read, or may be downloaded from the outside of the heat treatment apparatus 1.

また、上記実施形態においては、ランプハウス5に30本のフラッシュランプFLを備えるようにしていたが、これに限定されるものではなく、フラッシュランプFLの本数は任意の数とすることができる。また、フラッシュランプFLはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。   In the above embodiment, the lamp house 5 is provided with 30 flash lamps FL. However, the present invention is not limited to this, and the number of flash lamps FL can be any number. The flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp.

また、上記実施形態においては、スイッチング素子96としてIGBTを使用していたが、これに限定されるものではなく、IGBT以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。もっとも、フラッシュランプFLの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したIGBTやGTO(Gate Turn Off)サイリスタをスイッチング素子96として採用するのが好ましい。   In the above-described embodiment, the IGBT is used as the switching element 96. However, the present invention is not limited to this, and other transistors other than the IGBT may be used. The waveform of the input pulse signal may be used. Any element can be used as long as the circuit can be turned on and off accordingly. However, since a considerable amount of power is consumed for the light emission of the flash lamp FL, it is preferable to employ an IGBT or a GTO (Gate Turn Off) thyristor suitable for handling a large amount of power as the switching element 96.

また、上記実施形態においては、ホットプレート71に載置することによって半導体ウェハーWを予備加熱するようにしていたが、予備加熱の手法はこれに限定されるものではなく、ハロゲンランプを設けて光照射によって半導体ウェハーWを予備加熱温度T1にまで予備加熱するようにしても良い。   In the above embodiment, the semiconductor wafer W is preheated by placing it on the hot plate 71. However, the preheating method is not limited to this, and a halogen lamp is provided to provide light. The semiconductor wafer W may be preheated to the preheating temperature T1 by irradiation.

また、複数の発光ピークを有する出力波形にて光照射を行うことができれば、図6とは異なる回路構成であっても良く、例えば、ディレイ時間の異なるディレイ回路を設けた複数の電力供給回路を1つのフラッシュランプFLに接続するようにしても良い。   Further, as long as light irradiation can be performed with an output waveform having a plurality of emission peaks, a circuit configuration different from that of FIG. 6 may be used. For example, a plurality of power supply circuits provided with delay circuits having different delay times may be used. It may be connected to one flash lamp FL.

さらに、複数の発光ピークを有する出力波形にて光照射を行うことができれば、光源としてはフラッシュランプFLに限定されるものではなく、照射時間が1秒以下の光照射が可能なものであれば良く、例えばレーザであっても良い。   Furthermore, as long as light irradiation can be performed with an output waveform having a plurality of emission peaks, the light source is not limited to the flash lamp FL, as long as light irradiation with an irradiation time of 1 second or less is possible. For example, a laser may be used.

また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、液晶表示装置などに用いるガラス基板であっても良い。また、本発明に係る技術は、金属とシリコンとの接合、或いはポリシリコンの結晶化に適用するようにしても良い。   The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer, and may be a glass substrate used for a liquid crystal display device or the like. Further, the technique according to the present invention may be applied to bonding of metal and silicon or crystallization of polysilicon.

1 熱処理装置
3 制御部
4 保持部昇降機構
5 ランプハウス
6 チャンバー
7 保持部
31 パルス発生器
32 波形設定部
33 入力部
60 上部開口
61 チャンバー窓
65 熱処理空間
71 ホットプレート
72 サセプタ
91 トリガー電極
92 ガラス管
93 コンデンサ
94 コイル
96 スイッチング素子
97 トリガー回路
FL フラッシュランプ
W 半導体ウェハー
DESCRIPTION OF SYMBOLS 1 Heat processing apparatus 3 Control part 4 Holding part raising / lowering mechanism 5 Lamphouse 6 Chamber 7 Holding part 31 Pulse generator 32 Waveform setting part 33 Input part 60 Upper opening 61 Chamber window 65 Heat treatment space 71 Hot plate 72 Susceptor 91 Trigger electrode 92 Glass tube 93 Capacitor 94 Coil 96 Switching element 97 Trigger circuit FL Flash lamp W Semiconductor wafer

Claims (4)

基板に対して光を照射することによって該基板を加熱する熱処理方法であって、
光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、
前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下であり、
前記複数の発光ピークのピーク間隔は5ミリ秒以上100ミリ秒以下であり、
前記ピーク間隔にても発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下であることを特徴とする熱処理方法。
A heat treatment method for heating a substrate by irradiating the substrate with light,
In the range where the total time of light irradiation is 1 second or less, the substrate is irradiated with light with an output waveform having a plurality of emission peaks,
In the temperature profile drawn by the surface of the substrate by the light irradiation, the total stay time of 700 ° C. or more and 900 ° C. or less of the temperature rising process and the temperature falling process for each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 mm. seconds Ri der below,
The peak interval between the plurality of emission peaks is not less than 5 milliseconds and not more than 100 milliseconds,
Emission is continued even at the peak interval, and the average emission output is 50% or less of the emission output of the minimum emission peak among the plurality of emission peaks .
基板に対して光を照射することによって該基板を加熱する熱処理装置であって、
基板を保持する保持手段と、
前記保持手段に保持された基板に光を照射する光照射手段と、
前記光照射手段の発光出力を制御する発光制御手段と、
を備え、
前記発光制御手段は、光照射の総時間が1秒以下となる範囲内にて、複数の発光ピークを有する出力波形にて基板に光照射を行い、前記光照射によって基板の表面が描く温度プロファイルにおいて、前記複数の発光ピークに対応する複数の温度ピークのそれぞれについての昇温過程および降温過程の700℃以上900℃以下の滞在時間の合計が15ミリ秒以下となるように前記光照射手段を制御するとともに、前記複数の発光ピークのピーク間隔が5ミリ秒以上100ミリ秒以下であり、前記ピーク間隔にても前記光照射手段が発光を継続し、その平均発光出力は、前記複数の発光ピークのうちの最小の発光ピークの発光出力の50%以下となるように前記光照射手段を制御することを特徴とする熱処理装置
A heat treatment apparatus for heating a substrate by irradiating the substrate with light,
Holding means for holding the substrate;
Light irradiation means for irradiating light onto the substrate held by the holding means;
Light emission control means for controlling the light emission output of the light irradiation means;
With
The light emission control means irradiates the substrate with an output waveform having a plurality of light emission peaks within a range where the total light irradiation time is 1 second or less, and a temperature profile drawn on the surface of the substrate by the light irradiation. In the above, the light irradiation means is set so that the total stay time of 700 ° C. or more and 900 ° C. or less in each of the plurality of temperature peaks corresponding to the plurality of emission peaks is 15 milliseconds or less. And the peak interval of the plurality of emission peaks is not less than 5 milliseconds and not more than 100 milliseconds, and the light irradiating means continues to emit light even in the peak interval, and the average emission output is equal to the plurality of emission peaks. A heat treatment apparatus, wherein the light irradiation means is controlled so as to be 50% or less of a light emission output of a minimum light emission peak among the peaks .
請求項2記載の熱処理装置において、
前記光照射手段はフラッシュランプを備え、
前記発光制御手段は、前記フラッシュランプ、コンデンサおよびコイルと直列に接続されたスイッチング素子を備えることを特徴とする熱処理装置
The heat treatment apparatus according to claim 2 ,
The light irradiation means comprises a flash lamp,
The light emission control means comprises a switching element connected in series with the flash lamp, a capacitor and a coil .
請求項3記載の熱処理装置において、
前記スイッチング素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする熱処理装置
The heat treatment apparatus according to claim 3, wherein
The heat treatment apparatus, wherein the switching element is an insulated gate bipolar transistor .
JP2009235921A 2009-10-13 2009-10-13 Heat treatment method and heat treatment apparatus Active JP5507195B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009235921A JP5507195B2 (en) 2009-10-13 2009-10-13 Heat treatment method and heat treatment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009235921A JP5507195B2 (en) 2009-10-13 2009-10-13 Heat treatment method and heat treatment apparatus

Publications (2)

Publication Number Publication Date
JP2011086645A JP2011086645A (en) 2011-04-28
JP5507195B2 true JP5507195B2 (en) 2014-05-28

Family

ID=44079404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009235921A Active JP5507195B2 (en) 2009-10-13 2009-10-13 Heat treatment method and heat treatment apparatus

Country Status (1)

Country Link
JP (1) JP5507195B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5944131B2 (en) 2011-09-27 2016-07-05 株式会社Screenホールディングス Heat treatment method
JP6598630B2 (en) * 2015-10-22 2019-10-30 株式会社Screenホールディングス Heat treatment method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092541B2 (en) * 2000-12-08 2008-05-28 ソニー株式会社 Method for forming semiconductor thin film and method for manufacturing semiconductor device
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
JP5186764B2 (en) * 2006-12-13 2013-04-24 ウシオ電機株式会社 Flash emission device
JP5221099B2 (en) * 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 Heat treatment apparatus and heat treatment method
JP4816634B2 (en) * 2007-12-28 2011-11-16 ウシオ電機株式会社 Substrate heating apparatus and substrate heating method

Also Published As

Publication number Publication date
JP2011086645A (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5221099B2 (en) Heat treatment apparatus and heat treatment method
JP5356725B2 (en) Heat treatment equipment
JP5346484B2 (en) Heat treatment method and heat treatment apparatus
JP5465373B2 (en) Heat treatment equipment
US8559799B2 (en) Heat treatment apparatus and method for heating substrate by photo-irradiation
JP5642359B2 (en) Heat treatment method and heat treatment apparatus
JP5318455B2 (en) Heat treatment equipment
JP5465416B2 (en) Heat treatment method
JP5828998B2 (en) Manufacturing method of semiconductor device
JP5238729B2 (en) Heat treatment method and heat treatment apparatus
JP2010192663A (en) Heat treatment device
JP5378817B2 (en) Heat treatment apparatus and heat treatment method
JP5507195B2 (en) Heat treatment method and heat treatment apparatus
JP5828997B2 (en) Heat treatment method and heat treatment apparatus
JP2010045106A (en) Thermal processing apparatus
JP5627736B2 (en) Heat treatment method and heat treatment apparatus
JP6087874B2 (en) Heat treatment method and heat treatment apparatus
JP5813291B2 (en) Heat treatment apparatus and heat treatment method
JP5847905B2 (en) Heat treatment method and heat treatment apparatus
JP5998191B2 (en) Heat treatment method
JP5718975B2 (en) Heat treatment method
JP2011082439A (en) Heat treatment method and heat treatment apparatus
JP5143436B2 (en) Heat treatment equipment
JP2012064959A (en) Thermal treatment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140319

R150 Certificate of patent or registration of utility model

Ref document number: 5507195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250