JP6065683B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP6065683B2
JP6065683B2 JP2013059556A JP2013059556A JP6065683B2 JP 6065683 B2 JP6065683 B2 JP 6065683B2 JP 2013059556 A JP2013059556 A JP 2013059556A JP 2013059556 A JP2013059556 A JP 2013059556A JP 6065683 B2 JP6065683 B2 JP 6065683B2
Authority
JP
Japan
Prior art keywords
conductive film
connection terminal
film
light
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013059556A
Other languages
Japanese (ja)
Other versions
JP2014186082A (en
Inventor
仁也 長澤
仁也 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013059556A priority Critical patent/JP6065683B2/en
Publication of JP2014186082A publication Critical patent/JP2014186082A/en
Application granted granted Critical
Publication of JP6065683B2 publication Critical patent/JP6065683B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、表層に透光性導電膜を備えた接続端子が透光性基板に形成された電気光学装置、および当該電気光学装置を備えた電子機器に関するものである。   The present invention relates to an electro-optical device in which a connection terminal having a light-transmitting conductive film on a surface layer is formed on a light-transmitting substrate, and an electronic apparatus including the electro-optical device.

液晶装置等の電気光学装置では、複数の画素を駆動するにあたって、透光性基板の一辺に沿って配列された複数の接続端子に異方性導電材料を介してフレキシブル配線基板の電極を接続し、フレキシブル配線基板から透光性基板に各種信号や定電位を供給する。ここで、透光性基板の表層にITO膜等の透光性導電膜を用いた場合、接続端子とフレキシブル配線基板の電極との間で異方性導電材料に含まれる導電粒子を一定数以上、潰した状態とする必要がある。但し、接続端子では表層を透光性導電膜とした場合でも、透光性導電膜の下層側には金属等の遮光性導電膜が形成されているため、透光性基板の裏面側から導電粒子の様子を観察することが困難である。   In an electro-optical device such as a liquid crystal device, when driving a plurality of pixels, an electrode of a flexible wiring substrate is connected to a plurality of connection terminals arranged along one side of a light-transmitting substrate through an anisotropic conductive material. Various signals and constant potentials are supplied from the flexible wiring board to the translucent board. Here, when a light-transmitting conductive film such as an ITO film is used for the surface layer of the light-transmitting substrate, a certain number or more of conductive particles contained in the anisotropic conductive material are formed between the connection terminal and the electrode of the flexible wiring substrate. It needs to be in a crushed state. However, even when the surface layer of the connection terminal is a light-transmitting conductive film, a light-shielding conductive film such as a metal is formed on the lower layer side of the light-transmitting conductive film, so that the conductive layer is conductive from the back side of the light-transmitting substrate. It is difficult to observe the appearance of particles.

そこで、透光性導電膜の下層側に遮光性導電膜が存在しないダミーの端子を設けるとともに、透光性導電膜の外周部分と重なるように遮光性導電膜を枠状に形成し、透光性基板の裏面側から枠状の遮光性導電膜で囲まれた透光領域内で潰れた導電粒子の数を検査する技術が提案されている(特許文献1参照)。   Therefore, a dummy terminal having no light-shielding conductive film is provided on the lower layer side of the light-transmitting conductive film, and the light-shielding conductive film is formed in a frame shape so as to overlap the outer peripheral portion of the light-transmitting conductive film. There has been proposed a technique for inspecting the number of conductive particles crushed in a translucent region surrounded by a frame-shaped light-shielding conductive film from the back side of a conductive substrate (see Patent Document 1).

特開2009−224505号公報JP 2009-224505 A

しかしながら、ダミーの端子の側において、透光性導電膜の外周部分と重なるように遮光性導電膜を枠状に形成すると、透光性導電膜に枠状の遮光性導電膜に起因する段差が発生しやすい。このため、接続端子とダミーの端子との間において、導電粒子の潰れ具合が異なってしまい、正確に検査することができなるという問題点がある。   However, when the light-shielding conductive film is formed in a frame shape on the dummy terminal side so as to overlap the outer peripheral portion of the light-transmitting conductive film, a step due to the frame-shaped light-shielding conductive film is formed in the light-transmitting conductive film. Likely to happen. For this reason, there is a problem that the degree of crushing of the conductive particles differs between the connection terminal and the dummy terminal, and it is impossible to accurately inspect.

以上の問題点に鑑みて、本発明の課題は、表層に透光性導電膜を備えた接続端子とフレキシブル配線の電極との電気的な接続を適正に検査することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。   In view of the above problems, an object of the present invention is to provide an electro-optical device capable of appropriately inspecting an electrical connection between a connection terminal having a translucent conductive film on a surface layer and an electrode of a flexible wiring, and To provide an electronic apparatus including the electro-optical device.

また、本発明の課題は、検査用の接続端子を設けたことに起因する弊害の発生を抑制することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。   Another object of the present invention is to provide an electro-optical device that can suppress the occurrence of harmful effects caused by providing a connection terminal for inspection, and an electronic apparatus including the electro-optical device.

上記課題を解決するために、本発明に係る電気光学装置は、透光性基板と、該透光性基板の一辺に沿って配置され、第1接続端子と第2接続端子とを有する複数の接続端子と、平面視で、前記複数の接続端子と重なる第1層間絶縁膜と、を含み、前記第1接続端子は、前記第1層間絶縁膜の前記透光性基板とは反対側に設けられた第1導電膜と、前記透光性基板と前記第1導電膜との間に設けられ、前記第1層間絶縁膜に形成された第1コンタクトホールを介して前記第1導電膜と電気的に接続された遮光性の第2導電膜と、を有し、前記第2接続端子は、前記第1層間絶縁膜の前記透光性基板とは反対側で、前記第1層間絶縁膜に形成された凹部に平面視で重なる領域に形成された透光性の第3導電膜と、前記第1層間絶縁膜と前記透光性基板との間に設けられ、平面視で前記凹部から離間し、当該凹部の縁に沿って形成された遮光性の第4導電膜と、を有することを特徴とする。   In order to solve the above problems, an electro-optical device according to the present invention includes a translucent substrate, a plurality of first connection terminals and second connection terminals that are arranged along one side of the translucent substrate. A first interlayer insulating film that overlaps the plurality of connecting terminals in plan view, and the first connecting terminal is provided on the opposite side of the first interlayer insulating film from the translucent substrate. The first conductive film is electrically connected to the first conductive film through a first contact hole provided between the translucent substrate and the first conductive film and formed in the first interlayer insulating film. A light-shielding second conductive film connected to the first interlayer insulating film, and the second connection terminal is on the opposite side of the first interlayer insulating film from the light-transmitting substrate and to the first interlayer insulating film. A translucent third conductive film formed in a region overlapping the formed recess in plan view, the first interlayer insulating film, and the translucent film Provided between the plate, apart from the recess in plan view, and having a light-shielding property of the fourth conductive film formed along the edge of the recess.

本発明では、各種信号や定電位を供給するための第1接続端子については、第1導電膜が第1層間絶縁膜の第1コンタクトホールを介して第2導電膜と電気的に接続している。このため、第1導電膜には第1コンタクトホールに起因する凹部が形成されるため、第2接続端子では、第1層間絶縁膜に凹部を設け、かかる凹部を覆うように、第3導電膜を設けてある。このため、第1接続端子および第2接続端子に対してフレキシブル配線基板の電極が同等の条件で接続する。また、第2接続端子では、凹部の少なくとも一部と平面視で重なる透光領域を指定する遮光性の第4導電膜が設けられている。このため、第1接続端子および第2接続端子に対してフレキシブル配線基板の電極を、導電粒子を介して電気的に接続した後、透光性基板の裏面側(透光性基板に対して第2接続端子とは反対側)から第4導電膜によって指定された透光領域内で潰れた導電粒子の数等を検査すれば、第1接続端子とフレキシブル配線基板の電極との接続構造を検査することができる。ここで、第4導電膜は、平面視で凹部から離間した位置に設けられているため、凹部の底部には、第4導電膜に起因する段差が発生しない。それ故、第1接続端子および第2接続端子に対してフレキシブル配線基板の電極が同等の条件で接続するので、第2接続端子とフレキシブル配線基板の電極との接続状態を検査すれば、第1接続端子とフレキシブル配線基板の電極との接続状態を正確に検査することができる。   In the present invention, for the first connection terminal for supplying various signals and constant potential, the first conductive film is electrically connected to the second conductive film through the first contact hole of the first interlayer insulating film. Yes. For this reason, the first conductive film is formed with a recess due to the first contact hole. Therefore, in the second connection terminal, the first conductive film is provided with a recess and covers the recess. Is provided. For this reason, the electrode of the flexible wiring board is connected to the first connection terminal and the second connection terminal under the same conditions. The second connection terminal is provided with a light-shielding fourth conductive film that designates a light-transmitting region that overlaps at least a part of the recess in plan view. For this reason, after electrically connecting the electrode of the flexible wiring board to the first connection terminal and the second connection terminal via the conductive particles, the back surface side of the translucent board (the first side with respect to the translucent board) If the number of conductive particles crushed in the translucent region designated by the fourth conductive film is inspected from the side opposite to the two connection terminals), the connection structure between the first connection terminal and the electrode of the flexible wiring board is inspected. can do. Here, since the fourth conductive film is provided at a position spaced apart from the recess in plan view, a step due to the fourth conductive film does not occur at the bottom of the recess. Therefore, since the electrode of the flexible wiring board is connected to the first connection terminal and the second connection terminal under the same conditions, if the connection state between the second connection terminal and the electrode of the flexible wiring board is inspected, the first The connection state between the connection terminal and the electrode of the flexible wiring board can be accurately inspected.

本発明において、前記第1導電膜は透光性の導電膜であり、前記第3導電膜は、前記第1導電膜と同層である構成を採用することができる。かかる構成の場合、第1接続端子および第2接続端子に対してフレキシブル配線基板の電極がより同等の条件で接続することになる。従って、第2接続端子とフレキシブル配線基板の電極との接続状態を検査すれば、第1接続端子とフレキシブル配線基板の電極との接続状態を正確に検査することができる。   In the present invention, it is possible to adopt a configuration in which the first conductive film is a translucent conductive film, and the third conductive film is the same layer as the first conductive film. In the case of such a configuration, the electrodes of the flexible wiring board are connected to the first connection terminal and the second connection terminal under a more equivalent condition. Therefore, if the connection state between the second connection terminal and the electrode of the flexible wiring board is inspected, the connection state between the first connection terminal and the electrode of the flexible wiring board can be accurately inspected.

本発明において、前記第4導電膜は、前記凹部の周りを囲む枠状に形成されていることが好ましい。かかる構成によれば、透光領域を明確に指定することができるので、透光性基板の裏面側から透光領域内で潰れた導電粒子の数等を検査しやすい。   In the present invention, it is preferable that the fourth conductive film is formed in a frame shape surrounding the recess. According to such a configuration, the translucent region can be clearly specified, and therefore it is easy to inspect the number of conductive particles crushed in the translucent region from the back side of the translucent substrate.

本発明において、前記凹部の開口面積は、前記第1コンタクトホールの開口面積より狭いことが好ましい。かかる構成によれば、第1コンタクトホールと凹部とを同一のエッチング工程で形成する際、凹部側でのエッチング速度は、第1コンタクトホール側でのエッチング速度より遅い。従って、第1コンタクトホールの底部で第2導電膜が完全に露出するようにオーバーエッチングを行った時点で、凹部は第1コンタクトホールと同等の深さとすることができる。従って、凹部の底部では、第1コンタクトホールの底部と同様に導電粒子が潰れることになるので、第2接続端子とフレキシブル配線基板の電極との接続状態を検査すれば、第1接続端子とフレキシブル配線基板の電極との接続状態を正確に検査することができる。また、第2接続端子でも、第1接続端子と同等の圧着強度が得られる、従って、複数の第1接続端子のうち、第2接続端子に近い第1接続端子で接続抵抗が大きくなってしまうという事態の発生を抑制することができる。   In the present invention, the opening area of the recess is preferably smaller than the opening area of the first contact hole. According to such a configuration, when the first contact hole and the recess are formed in the same etching process, the etching rate on the recess side is slower than the etching rate on the first contact hole side. Therefore, when the over-etching is performed so that the second conductive film is completely exposed at the bottom of the first contact hole, the recess can be made as deep as the first contact hole. Therefore, since the conductive particles are crushed at the bottom of the recess as in the bottom of the first contact hole, if the connection state between the second connection terminal and the electrode of the flexible wiring board is inspected, the first connection terminal and the flexible The connection state with the electrodes of the wiring board can be accurately inspected. Also, the second connection terminal can provide the same crimping strength as that of the first connection terminal. Therefore, among the plurality of first connection terminals, the connection resistance increases at the first connection terminal close to the second connection terminal. The occurrence of the situation can be suppressed.

本発明において、前記凹部および前記第1コンタクトホールは、長方形の平面形状を備え、平面視で、前記凹部の長辺方向の寸法は、前記第1コンタクトホールの長辺方向の寸法と等しく、前記凹部の短辺方向の寸法が前記第1コンタクトホールの短辺方向の寸法より短いことが好ましい。かかる構成によれば、第1接続端子および第2接続端子に対してフレキシブル配線基板の電極が同等の条件で接続する。また、凹部側でのエッチング速度を第1コンタクトホール側でのエッチング速度より確実に遅くすることができるので、凹部は第1コンタクトホールと同等の深さとなる。   In the present invention, the recess and the first contact hole have a rectangular planar shape, and in plan view, the dimension of the long side direction of the recess is equal to the dimension of the long side direction of the first contact hole, It is preferable that the dimension in the short side direction of the recess is shorter than the dimension in the short side direction of the first contact hole. According to this configuration, the electrodes of the flexible wiring board are connected to the first connection terminal and the second connection terminal under the same conditions. Further, since the etching rate on the recess side can be surely made slower than the etching rate on the first contact hole side, the recess has the same depth as the first contact hole.

本発明において、前記透光性基板と前記第2導電膜との間に設けられた第2層間絶縁膜と、前記透光性基板と前記第2層間絶縁膜との間に設けられ、前記第2層間絶縁膜に形成された第2コンタクトホールを介して前記第2導電膜と電気的に接続された遮光性の第5導電膜と、を有し、平面視で、前記第2コンタクトホールは、前記第1コンタクトホールと重ならないように配置されていることが好ましい。かかる構成によれば、第1コンタクトホールの底部には第2コンタクトホールに起因する凹凸が発生しないので、第1接続端子に対してフレキシブル配線基板の電極を確実に電気的に接続することができる。   In the present invention, a second interlayer insulating film provided between the translucent substrate and the second conductive film, a second interlayer insulating film provided between the translucent substrate and the second interlayer insulating film, A light-shielding fifth conductive film electrically connected to the second conductive film through a second contact hole formed in the two interlayer insulating film, and in plan view, the second contact hole is The first contact hole is preferably disposed so as not to overlap. According to this configuration, since the unevenness due to the second contact hole does not occur at the bottom of the first contact hole, the electrode of the flexible wiring board can be reliably electrically connected to the first connection terminal. .

本発明において、前記透光性基板と前記第2層間絶縁膜との間に配置され、平面視で前記第4導電膜と重なる遮光性の第6導電膜を有していることが好ましい。かかる構成によれば、第2接続端子付近の構成を第1接続端子と同様とすることができるので、第1接続端子および第2接続端子に対してフレキシブル配線基板の電極が同等の条件で接続することになる。   In the present invention, it is preferable to have a light-shielding sixth conductive film that is disposed between the translucent substrate and the second interlayer insulating film and overlaps the fourth conductive film in plan view. According to such a configuration, the configuration in the vicinity of the second connection terminal can be made the same as that of the first connection terminal. Therefore, the electrodes of the flexible wiring board are connected to the first connection terminal and the second connection terminal under the same conditions. Will do.

本発明において、前記第2接続端子は、前記複数の接続端子の端に配置されていることが好ましい。かかる構成によれば、第2接続端子での圧着強度が第1接続端子と相違している場合でも、その影響が及ぶ第1接続端子の数を最小限とすることができる。   In the present invention, it is preferable that the second connection terminal is disposed at an end of the plurality of connection terminals. According to such a configuration, even when the crimping strength at the second connection terminal is different from that of the first connection terminal, the number of the first connection terminals affected by the influence can be minimized.

本発明において、前記第1接続端子は、前記第2接続端子に隣り合い、前記第1接続端子は、定電位供給用の端子であることが好ましい。第2接続端子での圧着強度が第1接続端子と相違し、その影響が隣りの第1接続端子に及んで接続抵抗が高くなった場合でも、定電位供給用であれば、その影響が電気光学装置の動作に及びにくい。   In the present invention, it is preferable that the first connection terminal is adjacent to the second connection terminal, and the first connection terminal is a constant potential supply terminal. Even when the crimping strength at the second connection terminal is different from that of the first connection terminal and the influence reaches the adjacent first connection terminal and the connection resistance becomes high, the influence is electrical if it is for constant potential supply. It is difficult to operate the optical device.

本発明に係る電気光学装置は、携帯電話機やモバイルコンピューター、投射型表示装置等の電子機器に用いることができる。これらの電子機器のうち、投射型表示装置は、電気光学装置に光を供給するための光源部と、前記電気光学装置によって光変調された光を投射する投射光学系とを備えている。   The electro-optical device according to the present invention can be used in electronic devices such as a mobile phone, a mobile computer, and a projection display device. Among these electronic apparatuses, the projection display device includes a light source unit for supplying light to the electro-optical device and a projection optical system that projects light modulated by the electro-optical device.

本発明を適用した電気光学装置の液晶パネルの説明図である。It is explanatory drawing of the liquid crystal panel of the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置の素子基板の電気的構成を示す説明図である。It is explanatory drawing which shows the electrical structure of the element substrate of the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置において素子基板に形成された膜の構成を示す断面図である。FIG. 3 is a cross-sectional view illustrating a configuration of a film formed on an element substrate in an electro-optical device to which the invention is applied. 本発明を適用した電気光学装置の接続端子の説明図である。It is explanatory drawing of the connection terminal of the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置におけるフレキシブル配線基板と接続端子との接続構造を模式的に示す説明図である。It is explanatory drawing which shows typically the connection structure of the flexible wiring board and connecting terminal in the electro-optical apparatus to which this invention is applied. 本発明を適用した電気光学装置の第2接続端子の変形例を示す説明図である。FIG. 10 is an explanatory diagram illustrating a modified example of the second connection terminal of the electro-optical device to which the invention is applied. 本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。It is a schematic block diagram of the projection type display apparatus (electronic device) and optical unit to which this invention is applied. 本発明の参考例に係る電気光学装置の接続端子の説明図である。FIG. 10 is an explanatory diagram of connection terminals of an electro-optical device according to a reference example of the invention. 本発明の参考例に係る電気光学装置の問題点を示す説明図である。FIG. 10 is an explanatory diagram illustrating a problem of an electro-optical device according to a reference example of the invention.

以下、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明で参照する図においては、走査線、データ線、信号線等の配線等については、それらの数を少なく表してある。   Embodiments of the present invention will be described below. In the drawings to be referred to in the following description, the scales are different for each layer and each member so that each layer and each member have a size that can be recognized on the drawing. In the drawings referred to in the following description, the number of wirings such as scanning lines, data lines, and signal lines is reduced.

[実施の形態1]
図1は、本発明を適用した電気光学装置の液晶パネルの説明図であり、図1(a)には、液晶パネルを各構成要素と共に対向基板の側から見た平面構成が示され、図1(b)には、そのH−H′断面が示されている。
[Embodiment 1]
FIG. 1 is an explanatory diagram of a liquid crystal panel of an electro-optical device to which the present invention is applied, and FIG. FIG. 1 (b) shows the HH ′ cross section.

図1(a)、(b)に示すように、本形態の電気光学装置100(液晶装置)に用いた液晶パネル100pでは、素子基板10(電気光学装置用基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化性樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材107aが配合されている。液晶パネル100pにおいて、素子基板10と対向基板20との間のうち、シール材107によって囲まれた領域内には電気光学層50(液晶層)が設けられている。シール材107には、液晶注入口107cとして利用される途切れ部分が形成されており、かかる液晶注入口107cは、液晶材料の注入後、封止材107dによって封止されている。   As shown in FIGS. 1A and 1B, in the liquid crystal panel 100p used in the electro-optical device 100 (liquid crystal device) of the present embodiment, the element substrate 10 (electro-optical device substrate) and the counter substrate 20 are predetermined. The sealing material 107 is attached in a frame shape so as to be along the outer edge of the counter substrate 20. The sealing material 107 is an adhesive made of a photo-curing resin, a thermosetting resin, or the like, and is mixed with a gap material 107a such as glass fiber or glass beads for setting the distance between both substrates to a predetermined value. In the liquid crystal panel 100p, an electro-optical layer 50 (liquid crystal layer) is provided in a region surrounded by the sealing material 107 between the element substrate 10 and the counter substrate 20. The sealing material 107 is formed with a discontinuous portion used as the liquid crystal injection port 107c. The liquid crystal injection port 107c is sealed with a sealing material 107d after the liquid crystal material is injected.

かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、素子基板10は、Y方向(第2方向)で対向する2つの辺10e、10f(端部)と、X方向(第1方向)で対向する2つの辺10g、10h(端部)とを備えている。液晶パネル100pの略中央には、表示領域10aが四角形の領域として設けられており、かかる形状に対応して、シール材107も略四角形に設けられている。表示領域10aの外側は、四角枠状の外周領域10cになっている。   In the liquid crystal panel 100p having such a configuration, the element substrate 10 and the counter substrate 20 are both square, and the element substrate 10 includes two sides 10e and 10f (end portions) facing each other in the Y direction (second direction), and X Two sides 10g and 10h (end portions) that face each other in the direction (first direction) are provided. The display area 10a is provided as a square area at the approximate center of the liquid crystal panel 100p, and the sealing material 107 is also provided in a substantially square shape corresponding to the shape. The outer side of the display area 10a is a square frame-shaped outer peripheral area 10c.

素子基板10において、外周領域10cでは、素子基板10においてY軸方向の一方側に位置する辺10eに沿ってデータ線駆動回路101および複数の接続端子102が形成されており、この辺10eに隣接する他の辺10g、10hの各々に沿って走査線駆動回路104が形成されている。接続端子102には、フレキシブル配線基板310(図1(b)参照)が接続されており、素子基板10には、フレキシブル配線基板を介して外部制御回路から各種電位や各種信号が入力される。   In the element substrate 10, in the outer peripheral region 10c, the data line driving circuit 101 and the plurality of connection terminals 102 are formed along the side 10e located on one side of the element substrate 10 in the Y-axis direction, and are adjacent to the side 10e. A scanning line driving circuit 104 is formed along each of the other sides 10g and 10h. A flexible wiring board 310 (see FIG. 1B) is connected to the connection terminal 102, and various potentials and various signals are input to the element substrate 10 from an external control circuit via the flexible wiring board.

図3等を参照して詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、対向基板20と対向する一方面10sの側には、表示領域10aに画素電極9aや、図2等を参照して後述する画素スイッチング素子30等がマトリクス状に配列されている。従って、表示領域10aは、画素電極9aがマトリクス状に配列された画素電極配列領域10pとして構成されている。かかる構成の素子基板10において、画素電極9aの電気光学層50側には配向膜16が形成されている。   As will be described in detail later with reference to FIG. 3 and the like, on one side 10s and the other side 10t of the element substrate 10 on the side of the one surface 10s facing the counter substrate 20, the display region 10a has a pixel electrode 9a, Pixel switching elements 30 and the like described later with reference to FIG. 2 and the like are arranged in a matrix. Therefore, the display area 10a is configured as a pixel electrode arrangement area 10p in which the pixel electrodes 9a are arranged in a matrix. In the element substrate 10 having such a configuration, an alignment film 16 is formed on the electro-optic layer 50 side of the pixel electrode 9a.

素子基板10の一方面10sの側において、表示領域10aより外側の外周領域10cのうち、表示領域10aとシール材107とに挟まれた四角枠状の周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9bが形成されている。ダミー画素電極9bは、隣り合うダミー画素電極9b同士が細幅の連結部(図示せず)で繋がっている。また、ダミー画素電極9bは、共通電位Vcomが印加されており、表示領域10aの外周側端部での液晶分子の配向の乱れを防止する。   Of the outer peripheral area 10c outside the display area 10a on the one surface 10s side of the element substrate 10, a rectangular frame-shaped peripheral area 10b sandwiched between the display area 10a and the sealant 107 is provided simultaneously with the pixel electrode 9a. The formed dummy pixel electrode 9b is formed. In the dummy pixel electrode 9b, adjacent dummy pixel electrodes 9b are connected to each other by a narrow connecting portion (not shown). The dummy pixel electrode 9b is applied with the common potential Vcom, and prevents the disorder of the alignment of the liquid crystal molecules at the outer peripheral side end of the display region 10a.

対向基板20の一方面20sおよび他方面20tのうち、素子基板10と対向する一方面20sの側には共通電極21が形成されている。共通電極21は、対向基板20の全面あるいは複数の帯状電極として複数の画素100aに跨って形成されている。本形態において、共通電極21は、対向基板20の全面に形成されている。   A common electrode 21 is formed on the side of the one surface 20 s facing the element substrate 10 out of the one surface 20 s and the other surface 20 t of the counter substrate 20. The common electrode 21 is formed across the plurality of pixels 100a as the entire surface of the counter substrate 20 or a plurality of strip electrodes. In this embodiment, the common electrode 21 is formed on the entire surface of the counter substrate 20.

対向基板20の一方面20sの側には、共通電極21に対して電気光学層50とは反対側に遮光層29が形成され、共通電極21に対して電気光学層50の側には配向膜26が形成されている。遮光層29は、表示領域10aの外周縁に沿って延在する額縁部分29aとして形成されており、遮光層29の内周縁によって表示領域10aが規定されている。また、遮光層29は、隣り合う画素電極9aにより挟まれた画素間領域に重なるブラックマトリクス部29bとしても形成されている。額縁部分29aはダミー画素電極9bと重なる位置に形成されており、額縁部分29aの外周縁は、シール材107の内周縁との間に隙間を隔てた位置にある。従って、額縁部分29aとシール材107とは重なっていない。   A light-shielding layer 29 is formed on the opposite surface 20 of the counter substrate 20 on the side opposite to the electro-optic layer 50 with respect to the common electrode 21, and an alignment film on the side of the electro-optic layer 50 with respect to the common electrode 21. 26 is formed. The light shielding layer 29 is formed as a frame portion 29 a extending along the outer peripheral edge of the display area 10 a, and the display area 10 a is defined by the inner peripheral edge of the light shielding layer 29. The light shielding layer 29 is also formed as a black matrix portion 29b that overlaps an inter-pixel region sandwiched between adjacent pixel electrodes 9a. The frame portion 29 a is formed at a position overlapping the dummy pixel electrode 9 b, and the outer peripheral edge of the frame portion 29 a is at a position with a gap between the inner peripheral edge of the sealing material 107. Therefore, the frame portion 29a and the sealing material 107 do not overlap.

また、対向基板20の一方面20sの側には、共通電極21に対して電気光学層50とは反対側に画素電極9aと平面視で重なるマイクロレンズ27が形成されることもある。かかるマイクロレンズ27は、対向基板20の一方面20sに形成した半球状の凹部内に透光性材料270を充填することにより形成される。なお、対向基板20においてマイクロレンズ27と共通電極21との間に保護層(図示せず)が形成されることもある。   Further, a microlens 27 that overlaps the pixel electrode 9 a in a plan view may be formed on the side of the one surface 20 s of the counter substrate 20 on the opposite side of the common electrode 21 from the electro-optical layer 50. The microlens 27 is formed by filling a translucent material 270 into a hemispherical recess formed on the one surface 20 s of the counter substrate 20. In the counter substrate 20, a protective layer (not shown) may be formed between the microlens 27 and the common electrode 21.

液晶パネル100pにおいて、シール材107より外側には、対向基板20の一方面20sの側の4つの角部分に基板間導通用電極25が形成されており、素子基板10の一方面10sの側には、対向基板20の4つの角部分(基板間導通用電極25)と対向する位置に基板間導通用電極19が形成されている。本形態において、基板間導通用電極25は、共通電極21の一部からなる。基板間導通用電極19には、共通電位Vcomが印加されている。基板間導通用電極19と基板間導通用電極25との間には、導電粒子を含んだ基板間導通材19aが配置されており、対向基板20の共通電極21は、基板間導通用電極19、基板間導通材19aおよび基板間導通用電極25を介して、素子基板10側と電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられているが、対向基板20の角部分と重なる領域では基板間導通用電極19、25を避けて内側を通るように設けられている。   In the liquid crystal panel 100p, inter-substrate conduction electrodes 25 are formed on the four corners on the one surface 20s side of the counter substrate 20 outside the sealing material 107, and on the one surface 10s side of the element substrate 10. The inter-substrate conduction electrodes 19 are formed at positions facing the four corners of the counter substrate 20 (inter-substrate conduction electrodes 25). In this embodiment, the inter-substrate conduction electrode 25 is composed of a part of the common electrode 21. A common potential Vcom is applied to the inter-substrate conduction electrode 19. An inter-substrate conducting material 19 a containing conductive particles is disposed between the inter-substrate conducting electrode 19 and the inter-substrate conducting electrode 25, and the common electrode 21 of the counter substrate 20 is the inter-substrate conducting electrode 19. The element substrate 10 is electrically connected through the inter-substrate conductive material 19a and the inter-substrate conductive electrode 25. Therefore, the common potential Vcom is applied to the common electrode 21 from the element substrate 10 side. The sealing material 107 is provided along the outer peripheral edge of the counter substrate 20 with substantially the same width dimension, but passes through the inside avoiding the inter-substrate conduction electrodes 19 and 25 in a region overlapping the corner portion of the counter substrate 20. It is provided as follows.

本形態において、電気光学装置100は透過型の液晶装置であり、画素電極9aおよび共通電極21は、ITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等の透光性導電膜により形成されている。かかる透過型の液晶装置(電気光学装置100)では、例えば、対向基板20の側から入射した光が素子基板10の側から出射される間に変調されて画像を表示する。また、電気光学装置100が反射型の液晶装置である場合、共通電極21は、ITO膜やIZO膜等の透光性導電膜により形成され、画素電極9aは、アルミニウム膜等の反射性導電膜により形成される。かかる反射型の液晶装置(電気光学装置100)では、対向基板20の側から入射した光が素子基板10で反射して出射される間に変調されて画像を表示する。   In this embodiment, the electro-optical device 100 is a transmissive liquid crystal device, and the pixel electrode 9a and the common electrode 21 are formed of a light-transmitting conductive film such as an ITO (Indium Tin Oxide) film or an IZO (Indium Zinc Oxide) film. Has been. In such a transmissive liquid crystal device (electro-optical device 100), for example, light incident from the counter substrate 20 side is modulated while being emitted from the element substrate 10 side, and an image is displayed. When the electro-optical device 100 is a reflective liquid crystal device, the common electrode 21 is formed of a light-transmitting conductive film such as an ITO film or an IZO film, and the pixel electrode 9a is a reflective conductive film such as an aluminum film. It is formed by. In such a reflective liquid crystal device (electro-optical device 100), light incident from the counter substrate 20 side is modulated while being reflected by the element substrate 10 and emitted to display an image.

電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)が形成される。また、電気光学装置100は、電子ペーパーとして用いることできる。また、電気光学装置100では、使用する電気光学層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。   The electro-optical device 100 can be used as a color display device of an electronic device such as a mobile computer or a mobile phone. In this case, a color filter (not shown) is formed on the counter substrate 20. The electro-optical device 100 can be used as electronic paper. In the electro-optical device 100, a polarizing film, a retardation film, a polarizing plate, and the like are predetermined with respect to the liquid crystal panel 100p depending on the type of the electro-optical layer 50 to be used and the normally white mode / normally black mode. It is arranged in the direction. Furthermore, the electro-optical device 100 can be used as a light valve for RGB in a projection display device (liquid crystal projector) described later. In this case, each of the RGB electro-optical devices 100 receives light of each color separated through RGB color separation dichroic mirrors as projection light, so that no color filter is formed. .

(素子基板10の電気的構成)
図2は、本発明を適用した電気光学装置100の素子基板10の電気的構成を示す説明図であり、図2(a)には、素子基板10の回路や配線の平面的なレイアウトが示され、図2(b)には、画素100aの電気的構成が示されている。なお、以下の説明において、接続端子102を介して素子基板10に入力される信号名称と信号用の配線とは、同一のアルファベット記号を信号および配線Lの後に各々付与する。例えば、信号名称である「クロック信号CLX」に対して、対応する信号用の配線について「クロック信号線LCLX」とする。また、以下の説明において、接続端子102を介して素子基板10に入力される信号名称と信号用の端子とは、同一のアルファベット記号を信号および端子Tの後に各々付与する。例えば、信号名称である「クロック信号CLX」に対して、対応する接続端子102については「端子TCLX」とする。
(Electrical configuration of the element substrate 10)
FIG. 2 is an explanatory diagram showing an electrical configuration of the element substrate 10 of the electro-optical device 100 to which the present invention is applied. FIG. 2A shows a planar layout of the circuit and wiring of the element substrate 10. FIG. 2B shows the electrical configuration of the pixel 100a. In the following description, the same alphabetical symbol is assigned to the signal name and signal wiring input to the element substrate 10 via the connection terminal 102 after the signal and the wiring L, respectively. For example, for the signal name “clock signal CLX”, the corresponding signal wiring is “clock signal line LCLX”. In the following description, the same alphabetical symbol is given to the signal name and the signal terminal input to the element substrate 10 via the connection terminal 102 after the signal and the terminal T, respectively. For example, for the signal name “clock signal CLX”, the corresponding connection terminal 102 is “terminal TCLX”.

図2(a)、(b)に示すように、電気光学装置100において、素子基板10の中央領域には複数の画素100aがマトリクス状に配列された画素電極配列領域10pが設けられており、かかる画素電極配列領域10pのうち、図1(b)に示す額縁部分29aの内縁で囲まれた領域が表示領域10aである。素子基板10では、画素電極配列領域10pの内側に、X方向に延在する複数本の走査線3aと、Y方向に延在する複数本のデータ線6aとが形成されており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、TFT等からなる画素スイッチング素子30(画素トランジスター)、および画素電極9aが形成されている。画素スイッチング素子30のソースにはデータ線6aが電気的に接続され、画素スイッチング素子30のゲートには走査線3aが電気的に接続され、画素スイッチング素子30のドレインには、画素電極9aが電気的に接続されている。   As shown in FIGS. 2A and 2B, in the electro-optical device 100, a pixel electrode array region 10p in which a plurality of pixels 100a are arrayed in a matrix is provided in the central region of the element substrate 10. Of the pixel electrode array region 10p, the region surrounded by the inner edge of the frame portion 29a shown in FIG. 1B is the display region 10a. In the element substrate 10, a plurality of scanning lines 3a extending in the X direction and a plurality of data lines 6a extending in the Y direction are formed inside the pixel electrode array region 10p, and their intersections. A pixel 100a is configured at a position corresponding to. In each of the plurality of pixels 100a, a pixel switching element 30 (pixel transistor) made of a TFT or the like and a pixel electrode 9a are formed. The data line 6 a is electrically connected to the source of the pixel switching element 30, the scanning line 3 a is electrically connected to the gate of the pixel switching element 30, and the pixel electrode 9 a is electrically connected to the drain of the pixel switching element 30. Connected.

素子基板10において、画素電極配列領域10pより外側の外周領域10cには、走査線駆動回路104、データ線駆動回路101、サンプリング回路103、基板間導通用電極19、接続端子102等が構成されており、接続端子102から走査線駆動回路104、データ線駆動回路101、サンプリング回路103、および基板間導通用電極19に向けて複数の配線105が延在している。サンプリング回路103は複数本のデータ線6aと電気的に接続しており、走査線駆動回路104は、複数本の走査線3aと電気的に接続している。   In the element substrate 10, a scanning line driving circuit 104, a data line driving circuit 101, a sampling circuit 103, an inter-substrate conduction electrode 19, a connection terminal 102, and the like are configured in the outer peripheral region 10 c outside the pixel electrode arrangement region 10 p. A plurality of wirings 105 extend from the connection terminal 102 toward the scanning line driving circuit 104, the data line driving circuit 101, the sampling circuit 103, and the inter-substrate conduction electrode 19. The sampling circuit 103 is electrically connected to the plurality of data lines 6a, and the scanning line driving circuit 104 is electrically connected to the plurality of scanning lines 3a.

各画素100aにおいて、画素電極9aは、図1を参照して説明した対向基板20に形成された共通電極21と電気光学層50を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量55が付加されている。本形態では、保持容量55を構成するために、複数の画素100aに跨って延びた容量線8aが形成され、かかる容量線8aには共通電位Vcomが印加されている。   In each pixel 100a, the pixel electrode 9a is opposed to the common electrode 21 formed on the counter substrate 20 described with reference to FIG. 1 via the electro-optic layer 50, and constitutes a liquid crystal capacitor 50a. Each pixel 100a is provided with a holding capacitor 55 in parallel with the liquid crystal capacitor 50a in order to prevent fluctuations in the image signal held in the liquid crystal capacitor 50a. In this embodiment, in order to form the storage capacitor 55, a capacitor line 8a extending across the plurality of pixels 100a is formed, and a common potential Vcom is applied to the capacitor line 8a.

なお、図2(b)においては、容量線8aが走査線3aと並列して延在しているものとして表されているが、容量線8aがデータ線6aと並列して延在していてもよい。本形態では、後述する理由から、容量線8aがデータ線6aと並列して延在する構成が採用されている。   In FIG. 2B, the capacitor line 8a is shown as extending in parallel with the scanning line 3a. However, the capacitor line 8a extends in parallel with the data line 6a. Also good. In this embodiment, a configuration in which the capacitor line 8a extends in parallel with the data line 6a is adopted for the reason described later.

素子基板10の辺10eに沿って設けられた接続端子102は、共通電位線用、走査線駆動回路用、画像信号用、およびデータ線駆動回路用の4つの用途に大きく分類される複数の端子群により構成されている。具体的には、接続端子102は、共通電位線LVcom用として端子TVcomを備え、走査線駆動回路104用として端子TSPY、端子TVSSY、端子TVDDY、端子TCLYおよび端子TCLYINVを備えている。また、接続端子102は、画像信号VID1〜VID6用として端子TVID1〜TVID6を備え、データ線駆動回路101用として、端子TVSSX、端子TSPX、端子TVDDX、端子TCLX、端子TCLXINV、端子TENB1〜TENB4、および端子TVSSXを備えている。   The connection terminal 102 provided along the side 10e of the element substrate 10 is a plurality of terminals that are roughly classified into four applications for a common potential line, a scanning line driving circuit, an image signal, and a data line driving circuit. It is composed of groups. Specifically, the connection terminal 102 includes a terminal TVcom for the common potential line LVcom, and includes a terminal TSSPY, a terminal TVSSY, a terminal TVDDY, a terminal TCLY, and a terminal TCLYINV for the scanning line driving circuit 104. The connection terminal 102 includes terminals TVID1 to TVID6 for the image signals VID1 to VID6, and for the data line driving circuit 101, the terminal TVSSX, the terminal TSPX, the terminal TVDDX, the terminal TCLX, the terminal TCLXINV, the terminals TENB1 to TENB4, and A terminal TVSSX is provided.

データ線駆動回路101は、シフトレジスタ回路101c、波形整形回路101b、およびバッファー回路101aを備えている。データ線駆動回路101において、シフトレジスタ回路101cは、外部制御回路から接続端子102(端子TVSSX、TVDDX)および配線105(配線LVSSX、LVDDX)を介して供給される負電源VSSXおよび正電源VDDXを電源として用い、外部制御回路から接続端子102(端子TSPX)および配線105(配線LSPX)を介して供給されるスタート信号SPXに基づいて転送動作を開始する。シフトレジスタ回路101cは、接続端子102(端子TCLX、TCLXINV)、および配線105(配線LCLX、LCLXINV)を介して供給されるクロック信号CLXおよび逆位相クロック信号CLXINVに基づき、転送信号を波形整形回路101bへ出力する。波形整形回路101bは、「イネーブル回路」とも称され、シフトレジスタ回路101cから順次出力される転送信号のパルス幅を、外部制御回路から接続端子102(端子TENB1〜TENB4)および配線105(配線LENB1〜LENB4)を介して供給されるイネーブル信号ENB1〜ENB4のパルス幅に制限することにより、後述のサンプリング回路103における各サンプリング期間を規定する。より具体的には、波形整形回路101bは、シフトレジスタ回路101cの各段に対応して設けられたNAND回路およびインバーター等により構成されており、シフトレジスタ回路101cより順次出力される転送信号がハイレベルとされており、かつ、イネーブル信号ENB1〜ENB4のいずれかがハイレベルとされているときにのみデータ線6aが駆動されるように時間軸上における波形の選択制御を行う。バッファー回路101aは、このように波形の選択が行われた転送信号をバッファリングした後、サンプリング回路駆動信号として、選択信号線109を介してサンプリング回路103に供給する。   The data line driving circuit 101 includes a shift register circuit 101c, a waveform shaping circuit 101b, and a buffer circuit 101a. In the data line driver circuit 101, the shift register circuit 101c supplies the negative power supply VSSX and the positive power supply VDDX supplied from the external control circuit via the connection terminals 102 (terminals TVSSX and TVDDX) and the wiring 105 (wirings LVSSX and LVDDX). The transfer operation is started based on a start signal SPX supplied from the external control circuit via the connection terminal 102 (terminal TSPX) and the wiring 105 (wiring LSPX). The shift register circuit 101c transmits a transfer signal to the waveform shaping circuit 101b based on the clock signal CLX and the antiphase clock signal CLXINV supplied via the connection terminal 102 (terminals TCLX and TCLXINV) and the wiring 105 (wiring LCLX and LCLXINV). Output to. The waveform shaping circuit 101b is also referred to as an “enable circuit”, and the pulse width of the transfer signal sequentially output from the shift register circuit 101c is changed from the external control circuit to the connection terminal 102 (terminals TENB1 to TENB4) and the wiring 105 (wiring LENB1 to wiring). By limiting the pulse width of the enable signals ENB1 to ENB4 supplied via LENB4), each sampling period in the sampling circuit 103 described later is defined. More specifically, the waveform shaping circuit 101b includes a NAND circuit and an inverter provided corresponding to each stage of the shift register circuit 101c, and the transfer signals sequentially output from the shift register circuit 101c are high. The waveform selection control on the time axis is performed so that the data line 6a is driven only when the level is set and the enable signal ENB1 to ENB4 is at the high level. The buffer circuit 101a buffers the transfer signal on which the waveform has been selected in this way, and then supplies it to the sampling circuit 103 via the selection signal line 109 as a sampling circuit drive signal.

サンプリング回路103は、画像信号をサンプリングするためのスイッチング素子108を複数備えて構成されている。本形態において、スイッチング素子108は、TFT等の電界効果型トランジスターからなる。スイッチング素子108のドレインには、データ線6aが電気的に接続され、スイッチング素子108のソースには、配線106を介して配線105(画像信号線LVID1〜LVID6)が接続されるとともに、スイッチング素子108のゲートには、データ線駆動回路101に接続された選択信号線109が接続されている。そして、接続端子102(端子TVID1〜VID6)を介して配線105(画像信号線LVID1〜LVID6)に供給された画像信号VID1〜VID6は、データ線駆動回路101から選択信号線109を通じて選択信号(サンプリング回路駆動信号)が供給されるのに応じ、サンプリング回路103によりサンプリングされ、各データ線6aに画像信号S1、S2、S3、・・Snとして供給される。本形態において、画像信号S1、S2、S3、・・Snは、6相にシリアル−パラレル展開された画像信号VID1〜VID6の各々に対応して、6本のデータ線6aの組に対してグループ毎に供給される。なお、画像信号の相展開数に関しては、6相に限られるものでなく、例えば、9相、12相、24相、48相等、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線6aの組に対して供給される。   The sampling circuit 103 includes a plurality of switching elements 108 for sampling an image signal. In this embodiment, the switching element 108 is composed of a field effect transistor such as a TFT. The data line 6 a is electrically connected to the drain of the switching element 108. The wiring 105 (image signal lines LVID 1 to LVID 6) is connected to the source of the switching element 108 via the wiring 106, and the switching element 108. The selection signal line 109 connected to the data line driving circuit 101 is connected to the gate of the first and second gates. Then, the image signals VID1 to VID6 supplied to the wiring 105 (image signal lines LVID1 to LVID6) via the connection terminals 102 (terminals TVID1 to VID6) are selected from the data line driving circuit 101 through the selection signal line 109 and selected by the selection signal (sampling). In response to the supply of the circuit drive signal), the signal is sampled by the sampling circuit 103 and supplied to the data lines 6a as image signals S1, S2, S3,. In this embodiment, the image signals S1, S2, S3,... Sn are grouped with respect to a set of six data lines 6a corresponding to each of the image signals VID1 to VID6 that are serial-parallel expanded into six phases. Supplied every time. Note that the number of phase expansions of the image signal is not limited to six phases. For example, image signals expanded in a plurality of phases such as 9 phases, 12 phases, 24 phases, and 48 phases correspond to the number of expansions. Supplied to a set of data lines 6a whose number is one set.

走査線駆動回路104は、構成要素としてシフトレジスタ回路およびバッファー回路を備えている。走査線駆動回路104は、外部制御回路から接続端子102(端子TVSSY、TVDDY)および配線105(配線LVSSY、LVDDY)を介して供給される負電源VSSYおよび正電源VDDYを電源として用い、同じく外部制御回路から接続端子102(端子TSPY)および配線105(端子TSPY)を介して供給されるスタート信号SPYに応じて、その内蔵シフトレジスタ回路の転送動作を開始する。また、走査線駆動回路104は、接続端子102(端子TCLY、TCLYINV)および配線105(配線LCLY、LCLYINV)を介して供給されるクロック信号CLYおよび逆位相クロック信号CLYINVに基づいて、所定のタイミングで走査線3aに走査信号をパルス的に線順次で印加する。   The scanning line driver circuit 104 includes a shift register circuit and a buffer circuit as components. The scanning line driving circuit 104 uses the negative power supply VSSY and the positive power supply VDDY supplied from the external control circuit via the connection terminals 102 (terminals TVSSY and TVDDY) and the wiring 105 (wirings LVSSY and LVDDY) as power supplies, and is also externally controlled. In response to a start signal SPY supplied from the circuit via the connection terminal 102 (terminal TSPY) and the wiring 105 (terminal TSPY), the transfer operation of the built-in shift register circuit is started. In addition, the scanning line driving circuit 104 has a predetermined timing based on the clock signal CLY and the antiphase clock signal CLYINV supplied via the connection terminal 102 (terminals TCLY and TCLYINV) and the wiring 105 (wiring LCLY and LCLYINV). A scanning signal is applied to the scanning line 3a in a pulse-sequential manner in a line sequential manner.

素子基板10には、4つの基板間導通用電極19を通過するように配線105(共通電位線LVcom)が形成されており、基板間導通用電極19には、接続端子102(端子TVcom)および配線105(共通電位線LVcom)を介して共通電位Vcomが供給される。   A wiring 105 (common potential line LVcom) is formed on the element substrate 10 so as to pass through the four inter-substrate conducting electrodes 19, and the inter-substrate conducting electrode 19 includes the connection terminal 102 (terminal TVcom) and The common potential Vcom is supplied through the wiring 105 (common potential line LVcom).

(接続端子102の構成)
このように構成した電気光学装置100において、複数の接続端子102には、上記の信号や定電位を供給するための接続端子102(第1接続端子102f)と、信号や定電位の供給に寄与しない接続端子102(第2接続端子102g)とが含まれている。第2接続端子102gは、図4および図5を参照して詳述するように、第1接続端子102fとフレキシブル配線基板310との接続状態を検査するためのダミー端子である。
(Configuration of connection terminal 102)
In the electro-optical device 100 configured as described above, the connection terminals 102 (first connection terminals 102f) for supplying the above signals and constant potentials to the plurality of connection terminals 102 and the supply of signals and constant potentials. Connection terminal 102 (second connection terminal 102g) not included. As will be described in detail with reference to FIGS. 4 and 5, the second connection terminal 102 g is a dummy terminal for inspecting the connection state between the first connection terminal 102 f and the flexible wiring board 310.

本形態では、複数の接続端子102の配列方向の端に第2接続端子102gが配置されており、第2接続端子102gと隣り合う第1接続端子102fは、定電位供給用である。本形態では、第2接続端子102gと隣り合う第1接続端子102fは、共通電位Vvomの供給用である。   In this embodiment, the second connection terminal 102g is arranged at the end in the arrangement direction of the plurality of connection terminals 102, and the first connection terminal 102f adjacent to the second connection terminal 102g is for supplying a constant potential. In this embodiment, the first connection terminal 102f adjacent to the second connection terminal 102g is for supplying the common potential Vvom.

(画素100aの具体的構成)
図3は、本発明を適用した電気光学装置100において素子基板10に形成された膜の構成を示す断面図である。なお、図3では、対向基板20側の構成として共通電極21や配向膜26のみを示してあり、遮光層29やマイクロレンズ27の図示を省略してある。
(Specific Configuration of Pixel 100a)
FIG. 3 is a cross-sectional view showing a configuration of a film formed on the element substrate 10 in the electro-optical device 100 to which the present invention is applied. In FIG. 3, only the common electrode 21 and the alignment film 26 are shown as the configuration on the counter substrate 20 side, and the light shielding layer 29 and the microlens 27 are not shown.

図3に示すように、素子基板10では、石英基板やガラス基板等の透光性基板10wの電気光学層50側の面(対向基板20と対向する一方面10s側)に画素電極9a、画素スイッチング素子30、および配向膜16等が形成されている。対向基板20では、石英基板やガラス基板等の透光性基板20wの電気光学層50側の面(素子基板10と対向する一方面20s)に共通電極21および配向膜26等が形成されている。   As shown in FIG. 3, in the element substrate 10, a pixel electrode 9 a and a pixel are formed on the surface of the translucent substrate 10 w such as a quartz substrate or a glass substrate on the electro-optic layer 50 side (on the one surface 10 s side facing the counter substrate 20). A switching element 30, an alignment film 16 and the like are formed. In the counter substrate 20, the common electrode 21, the alignment film 26, and the like are formed on the surface of the translucent substrate 20 w such as a quartz substrate or a glass substrate on the electro-optical layer 50 side (one surface 20 s facing the element substrate 10). .

また、素子基板10において、透光性基板10wの一方面10s側(透光性基板10wと電気光学層50との間)には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる走査線3aが形成されている。本形態において、走査線3aは、タングステンシリサイド(WSi)からなり、遮光膜としても機能する。このため、電気光学装置100を透過した後の光が他の部材で反射した際、走査線3aは、かかる反射光が半導体層1aに入射して画素スイッチング素子30で光電流に起因する誤動作が発生することを防止する。   Further, in the element substrate 10, a conductive polysilicon film, a metal silicide film, a metal film, or a metal is formed on the one surface 10 s side of the light transmissive substrate 10 w (between the light transmissive substrate 10 w and the electro-optic layer 50). A scanning line 3a made of a conductive film such as a compound film is formed. In this embodiment, the scanning line 3a is made of tungsten silicide (WSi) and also functions as a light shielding film. For this reason, when the light that has passed through the electro-optical device 100 is reflected by another member, the scanning line 3a causes the reflected light to enter the semiconductor layer 1a and cause malfunction due to the photocurrent in the pixel switching element 30. Prevent it from occurring.

走査線3aの上層側(走査線3aと電気光学層50との間)には、シリコン酸化膜等の透光性の層間絶縁膜12が形成されており、かかる層間絶縁膜12の表面側(層間絶縁膜12と電気光学層50との間)に半導体層1aを備えた画素スイッチング素子30が形成されている。画素スイッチング素子30は、薄膜トランジスターであり、半導体層1aと、半導体層1aと直交する方向に延在して半導体層1aに重なるゲート電極3bとを備えている。ゲート電極3bと走査線3aとは、層間絶縁膜12を貫通するコンタクトホール(図示せず)を介して電気的に接続している。   A translucent interlayer insulating film 12 such as a silicon oxide film is formed on the upper layer side of the scanning line 3a (between the scanning line 3a and the electro-optic layer 50), and the surface side of the interlayer insulating film 12 ( A pixel switching element 30 including a semiconductor layer 1a is formed between the interlayer insulating film 12 and the electro-optic layer 50). The pixel switching element 30 is a thin film transistor, and includes a semiconductor layer 1a and a gate electrode 3b that extends in a direction orthogonal to the semiconductor layer 1a and overlaps the semiconductor layer 1a. The gate electrode 3b and the scanning line 3a are electrically connected via a contact hole (not shown) penetrating the interlayer insulating film 12.

画素スイッチング素子30は、半導体層1aとゲート電極3bとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3bに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの一方の側にソース領域1bおよびチャネル領域1gの他方の側にドレイン領域1cを備えている。本形態において、画素スイッチング素子30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gに隣接して低濃度領域を備え、低濃度領域に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域を備えている。   The pixel switching element 30 includes a translucent gate insulating layer 2 between the semiconductor layer 1a and the gate electrode 3b. The semiconductor layer 1a includes a channel region 1g facing the gate electrode 3b through the gate insulating layer 2, and a source region 1b on one side of the channel region 1g and a drain on the other side of the channel region 1g. A region 1c is provided. In this embodiment, the pixel switching element 30 has an LDD structure. Accordingly, each of the source region 1b and the drain region 1c has a low concentration region adjacent to the channel region 1g, and a high concentration region in a region adjacent to the low concentration region on the opposite side to the channel region 1g. .

半導体層1aは、ポリシリコン膜(多結晶シリコン膜)によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層と、温度が700〜900℃の高温条件での減圧CVD法により形成されたシリコン酸化膜からなる第2ゲート絶縁層との2層構造からなる。ゲート電極3bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、ゲート電極3bは、導電性のポリシリコン膜からなる。
ゲート電極3bの上層側(ゲート電極3bと電気光学層50との間)には、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなる透光性の層間絶縁膜41が形成され、層間絶縁膜41の上層側(層間絶縁膜41と電気光学層50との間)にはデータ線6a、および中継電極6bが同層に形成されている。データ線6aおよび中継電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、データ線6aおよび中継電極6bは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。データ線6aは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41aを介してソース領域1bに電気的に接続し、中継電極6bは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41bを介してドレイン領域1cに電気的に接続している。
The semiconductor layer 1a is composed of a polysilicon film (polycrystalline silicon film). The gate insulating layer 2 includes a first gate insulating layer made of a silicon oxide film obtained by thermally oxidizing the semiconductor layer 1a and a second silicon oxide film formed by a low pressure CVD method under a high temperature condition of 700 to 900 ° C. It has a two-layer structure with a gate insulating layer. The gate electrode 3b is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the gate electrode 3b is made of a conductive polysilicon film.
On the upper layer side of the gate electrode 3b (between the gate electrode 3b and the electro-optic layer 50), a translucent interlayer insulating film 41 made of a silicon oxide film such as NSG, PSG, BSG, or BPSG is formed. On the upper layer side of the film 41 (between the interlayer insulating film 41 and the electro-optic layer 50), the data line 6a and the relay electrode 6b are formed in the same layer. The data line 6a and the relay electrode 6b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the data line 6a and the relay electrode 6b are made of a single layer film or a laminated film of a metal film such as an aluminum film. The data line 6a is electrically connected to the source region 1b through a contact hole 41a that penetrates the interlayer insulating film 41 and the gate insulating layer 2, and the relay electrode 6b penetrates the interlayer insulating film 41 and the gate insulating layer 2. It is electrically connected to the drain region 1c through the contact hole 41b.

データ線6aおよび中継電極6bの上層側(データ線6aと電気光学層50との間)には、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなる透光性の層間絶縁膜42が形成され、層間絶縁膜42の上層側(層間絶縁膜42と電気光学層50との間)には、容量線8aおよび中継電極8bが同層に形成されている。容量線8aおよび中継電極8bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量線8aおよび中継電極8bは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。中継電極8bは、層間絶縁膜42を貫通するコンタクトホール42bを介して中継電極6bに電気的に接続している。   On the upper side of the data line 6a and the relay electrode 6b (between the data line 6a and the electro-optical layer 50), a translucent interlayer insulating film 42 made of a silicon oxide film such as NSG, PSG, BSG, BPSG is formed. On the upper layer side of the interlayer insulating film 42 (between the interlayer insulating film 42 and the electro-optic layer 50), the capacitor line 8a and the relay electrode 8b are formed in the same layer. The capacitor line 8a and the relay electrode 8b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the capacitor line 8a and the relay electrode 8b are made of a single layer film or a laminated film of a metal film such as an aluminum film. The relay electrode 8 b is electrically connected to the relay electrode 6 b through a contact hole 42 b that penetrates the interlayer insulating film 42.

容量線8aおよび中継電極8bの上層側(容量線8aと電気光学層50との間)には、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなる透光性の層間絶縁膜43が形成され、層間絶縁膜43の上層側(層間絶縁膜43と電気光学層50との間)には容量電極4aが形成されている。容量電極4aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量電極4aは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。容量電極4aは、層間絶縁膜43を貫通するコンタクトホール43cを介して容量線8aに電気的に接続している。   On the upper side of the capacitor line 8a and the relay electrode 8b (between the capacitor line 8a and the electro-optical layer 50), a light-transmitting interlayer insulating film 43 made of a silicon oxide film such as NSG, PSG, BSG, or BPSG is formed. The capacitor electrode 4a is formed on the upper layer side of the interlayer insulating film 43 (between the interlayer insulating film 43 and the electro-optic layer 50). The capacitor electrode 4a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the capacitor electrode 4a is formed of a single layer film or a laminated film of a metal film such as an aluminum film. The capacitor electrode 4 a is electrically connected to the capacitor line 8 a through a contact hole 43 c that penetrates the interlayer insulating film 43.

容量電極4aの上層側(容量電極4aと電気光学層50との間)には透光性の誘電体層40が形成されており、かかる誘電体層40の上層側(誘電体層40と電気光学層50との間)には容量電極5aが形成されている。容量電極5aは、層間絶縁膜43を貫通するコンタクトホール43bを介して中継電極8b電気的に接続している。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。容量電極5aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。本形態において、容量電極5aは、アルミニウム膜等の金属膜の単層膜あるいは積層膜からなる。このようにして、容量電極5aは、誘電体層40を介して容量電極4aと平面視で重なる領域において保持容量55を構成している。   A translucent dielectric layer 40 is formed on the upper layer side of the capacitive electrode 4a (between the capacitive electrode 4a and the electro-optic layer 50), and the upper layer side of the dielectric layer 40 (the dielectric layer 40 and the electric layer 40). A capacitive electrode 5a is formed between the optical layer 50). The capacitor electrode 5 a is electrically connected to the relay electrode 8 b through a contact hole 43 b that penetrates the interlayer insulating film 43. As the dielectric layer 40, a silicon compound such as a silicon oxide film or a silicon nitride film can be used, and an aluminum oxide film, a titanium oxide film, a tantalum oxide film, a niobium oxide film, a hafnium oxide film, a lanthanum oxide film, zirconium A dielectric layer having a high dielectric constant such as an oxide film can be used. The capacitor electrode 5a is made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In this embodiment, the capacitor electrode 5a is made of a single layer film or a laminated film of a metal film such as an aluminum film. In this way, the capacitor electrode 5a forms the storage capacitor 55 in a region overlapping the capacitor electrode 4a in plan view with the dielectric layer 40 interposed therebetween.

容量電極5aの上層側(容量電極5aと電気光学層50との間)には層間絶縁膜44が形成されており、かかる層間絶縁膜44の上層側(絶縁層45と電気光学層50との間)には、ITO膜等の透光性導電膜からなる画素電極9aが形成されている。画素電極9aは、層間絶縁膜44を貫通するコンタクトホール45bを介して容量電極5aと電気的に接続している。その結果、画素電極9aは、容量電極5a、中継電極8b、中継電極6bを介してドレイン領域1cと電気的に接続している。層間絶縁膜44および絶縁層45は、NSG、PSG、BSG、BPSG等のシリコン酸化膜からなり、層間絶縁膜44の表面、および絶縁層45の表面はいずれも平坦化されている。   An interlayer insulating film 44 is formed on the upper layer side of the capacitive electrode 5a (between the capacitive electrode 5a and the electro-optical layer 50), and the upper layer side of the interlayer insulating film 44 (between the insulating layer 45 and the electro-optical layer 50). (Between), a pixel electrode 9a made of a light-transmitting conductive film such as an ITO film is formed. The pixel electrode 9 a is electrically connected to the capacitor electrode 5 a through a contact hole 45 b that penetrates the interlayer insulating film 44. As a result, the pixel electrode 9a is electrically connected to the drain region 1c through the capacitor electrode 5a, the relay electrode 8b, and the relay electrode 6b. The interlayer insulating film 44 and the insulating layer 45 are made of a silicon oxide film such as NSG, PSG, BSG, or BPSG, and the surface of the interlayer insulating film 44 and the surface of the insulating layer 45 are all flattened.

画素電極9aの上層側(画素電極9aと電気光学層50との間)には、ポリイミドや無機配向膜からなる配向膜16が形成されている。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(無機配向膜)からなる。なお、対向基板20の側に形成された配向膜26も、配向膜16と同様、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜(無機配向膜)である。かかる配向膜16、26は、電気光学層50に用いた誘電異方性が負のネマチック液晶化合物を傾斜垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。本形態では、配向膜16、26として、各種無機配向膜のうち、シリコン酸化膜(SiOX)の斜方蒸着膜が用いられている。 On the upper side of the pixel electrode 9a (between the pixel electrode 9a and the electro-optic layer 50), an alignment film 16 made of polyimide or an inorganic alignment film is formed. In this embodiment, the alignment film 16 is an obliquely deposited film of SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O 5 or the like. (Inorganic alignment film). Note that the alignment film 26 formed on the counter substrate 20 side is also SiO x (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 , as with the alignment film 16. It is an oblique deposition film (inorganic alignment film) such as O 3 or Ta 2 O 5 . The alignment films 16 and 26 tilt and vertically align the nematic liquid crystal compound having negative dielectric anisotropy used for the electro-optic layer 50, and the liquid crystal panel 100p operates as a normally black VA mode. In this embodiment, as the alignment films 16 and 26, an oblique vapor deposition film of a silicon oxide film (SiO x ) is used among various inorganic alignment films.

(接続端子102の構成)
図4は、本発明を適用した電気光学装置100の接続端子102の説明図であり、図4(a)、(b)、(c)には、その平面図、A1−A1′断面図、A2−A2′断面図、およびA3−A3′断面図が示されている。
(Configuration of connection terminal 102)
FIG. 4 is an explanatory diagram of the connection terminal 102 of the electro-optical device 100 to which the present invention is applied. FIGS. 4A, 4B, and 4C are plan views, A1-A1 ′ sectional views, A2-A2 'sectional view and A3-A3' sectional view are shown.

本形態では、透光性基板10wの辺10eに沿って並ぶように複数の接続端子102が配置されている。複数の接続端子102の各々は、図4を参照して以下に説明するように、画素100aに形成された層間絶縁膜や導電膜(第1導電膜9f、第3導電膜9g、第2導電膜8f、第4導電膜8g、第5導電膜6f、第6導電膜6g、第7導電膜3f、および第8導電膜3g)で構成されている。本形態において、接続端子102のピッチは150μm以上である。ここでいうピッチとは、隣り合う2つの接続端子102のX方向の一方側の端部同士の距離をいい、本形態では、後述する第1接続端子102fおよび第2接続端子102gを含む複数の接続端子102の全部において、ピッチが150μm以上である。なお、図3および図4に示す層間絶縁膜43、44が本発明の「第1層間絶縁膜」に相当し、層間絶縁膜42が本発明の「第2層間絶縁膜」に相当し、層間絶縁膜41が本発明の「第3層間絶縁膜」に相当する。   In this embodiment, a plurality of connection terminals 102 are arranged so as to be aligned along the side 10e of the light-transmitting substrate 10w. As will be described below with reference to FIG. 4, each of the plurality of connection terminals 102 includes an interlayer insulating film or a conductive film (first conductive film 9f, third conductive film 9g, second conductive film) formed in the pixel 100a. Film 8f, fourth conductive film 8g, fifth conductive film 6f, sixth conductive film 6g, seventh conductive film 3f, and eighth conductive film 3g). In this embodiment, the pitch between the connection terminals 102 is 150 μm or more. The pitch here refers to the distance between the ends on one side in the X direction of two adjacent connection terminals 102. In this embodiment, the pitch includes a plurality of first connection terminals 102f and second connection terminals 102g, which will be described later. In all of the connection terminals 102, the pitch is 150 μm or more. 3 and 4 correspond to the “first interlayer insulating film” of the present invention, and the interlayer insulating film 42 corresponds to the “second interlayer insulating film” of the present invention. The insulating film 41 corresponds to the “third interlayer insulating film” of the present invention.

また、本形態では、以下に説明するように、第1接続端子102fおよび第2接続端子102gを構成するために第1導電膜9f、第2導電膜8f、第3導電膜9g、第4導電膜8g、第5導電膜6f、第6導電膜6g、第7導電膜3f、および第8導電膜3gが用いられている。これらの導電膜のうち、第1導電膜9fおよび第3導電膜9gは透光性導電膜であり、第2導電膜8f、第4導電膜8g、第5導電膜6f、第6導電膜6g、第7導電膜3f、および第8導電膜3gは遮光性導電膜である。   In this embodiment, as will be described below, the first conductive film 9f, the second conductive film 8f, the third conductive film 9g, and the fourth conductive film are used to form the first connection terminal 102f and the second connection terminal 102g. The film 8g, the fifth conductive film 6f, the sixth conductive film 6g, the seventh conductive film 3f, and the eighth conductive film 3g are used. Among these conductive films, the first conductive film 9f and the third conductive film 9g are translucent conductive films, and the second conductive film 8f, the fourth conductive film 8g, the fifth conductive film 6f, and the sixth conductive film 6g. The seventh conductive film 3f and the eighth conductive film 3g are light-shielding conductive films.

図3および図4に示すように、本形態の電気光学装置100において、接続端子102のうち、各種信号や定電位を供給するための第1接続端子102fは、層間絶縁膜45の上層(層間絶縁膜45と電気光学層50との間/層間絶縁膜45の透光性基板10wとは反対側)に画素電極9aと同層に形成されたITO膜からなる透光性の第1導電膜9fを有している。また、第1接続端子102fは、透光性基板10wと第1導電膜9fとの間(層間絶縁膜42と層間絶縁膜45との間)に容量線8aと同層に設けられた遮光性の第2導電膜8fを有しており、第2導電膜8fは、第1導電膜9fと平面視で重なっている。第2導電膜8fと第1導電膜9fとは、層間絶縁膜45に形成された第1コンタクトホール45fを介して電気的に接続されている。第1導電膜9fは、第1接続端子102fの最上層を構成する導電膜であり、第1コンタクトホール45fの内側面(層間絶縁膜45の側壁)、底部(第2導電膜8fの露出面)、および開口縁の周囲(層間絶縁膜45の縁部近傍)を覆うように形成されている。このため、第1接続端子102fには、第1コンタクトホール45fに起因する凹部が形成されている。   As shown in FIGS. 3 and 4, in the electro-optical device 100 according to the present embodiment, among the connection terminals 102, the first connection terminal 102 f for supplying various signals and constant potentials is an upper layer (interlayer insulating film 45). A light-transmitting first conductive film made of an ITO film formed in the same layer as the pixel electrode 9a between the insulating film 45 and the electro-optical layer 50 / on the side of the interlayer insulating film 45 opposite to the light-transmitting substrate 10w). 9f. The first connection terminal 102f is a light shielding property provided in the same layer as the capacitor line 8a between the translucent substrate 10w and the first conductive film 9f (between the interlayer insulating film 42 and the interlayer insulating film 45). The second conductive film 8f overlaps the first conductive film 9f in plan view. The second conductive film 8f and the first conductive film 9f are electrically connected through a first contact hole 45f formed in the interlayer insulating film 45. The first conductive film 9f is a conductive film that forms the uppermost layer of the first connection terminal 102f. The first conductive hole 9f has an inner surface (side wall of the interlayer insulating film 45) and a bottom (exposed surface of the second conductive film 8f). ) And the periphery of the opening edge (near the edge of the interlayer insulating film 45). For this reason, the first connection terminal 102f is formed with a recess due to the first contact hole 45f.

また、第1接続端子102fは、透光性基板10wと第2導電膜8fとの間(層間絶縁膜41と層間絶縁膜42との間)にデータ線6aと同層に設けられた遮光性の第5導電膜6fを有しており、第2導電膜8fと第5導電膜6fとは、平面視で重なっている。第2導電膜8fと第5導電膜6fとは、層間絶縁膜42に形成された複数の第2コンタクトホール42fを介して電気的に接続されている。本形態では、第5導電膜6fは、第1接続端子102fから延在する配線としても形成されている。また、第1接続端子102fは、透光性基板10wと第5導電膜6fとの間(ゲート絶縁層2と層間絶縁膜41との間)にゲート電極3bと同層に設けられた遮光性の第7導電膜3fを有しており、第7導電膜3fは、第5導電膜6fと平面視で重なっている。かかる第7導電膜3fは、第2コンタクトホール42fが形成される領域を平坦面とするためのパッドとして形成されている。ここで、複数の第2コンタクトホール42fは、平面視において、第1コンタクトホール45fの外側に、第1コンタクトホール45fの外縁に沿って形成されている。   The first connection terminal 102f is a light-shielding property provided in the same layer as the data line 6a between the translucent substrate 10w and the second conductive film 8f (between the interlayer insulating film 41 and the interlayer insulating film 42). The second conductive film 8f and the fifth conductive film 6f overlap each other in plan view. The second conductive film 8f and the fifth conductive film 6f are electrically connected through a plurality of second contact holes 42f formed in the interlayer insulating film 42. In the present embodiment, the fifth conductive film 6f is also formed as a wiring extending from the first connection terminal 102f. The first connection terminal 102f is a light shielding property provided in the same layer as the gate electrode 3b between the translucent substrate 10w and the fifth conductive film 6f (between the gate insulating layer 2 and the interlayer insulating film 41). The seventh conductive film 3f overlaps the fifth conductive film 6f in plan view. The seventh conductive film 3f is formed as a pad for flattening a region where the second contact hole 42f is to be formed. Here, the plurality of second contact holes 42f are formed outside the first contact hole 45f along the outer edge of the first contact hole 45f in plan view.

図4に示すように、第2接続端子102gは、層間絶縁膜45の上層(層間絶縁膜45と電気光学層50との間、言い換えると層間絶縁膜45の透光性基板10wとは反対側)に形成された透光性の第3導電膜9gを有している。第3導電膜9gは、第1導電膜9fと同層に形成されたITO膜からなる。第3導電膜9gは、第2接続端子102gの最上層を構成する導電膜である。ここで、層間絶縁膜45には凹部45gが形成されており、かかる凹部45gに平面視で重なる領域に第3導電膜9gが形成されている。第3導電膜9gは、凹部45gの内側面、底部および開口縁の周囲を覆うように形成されている。このため、第2接続端子102gには、凹部45gに起因する凹部が形成されている。   As shown in FIG. 4, the second connection terminal 102g is formed on the upper layer of the interlayer insulating film 45 (between the interlayer insulating film 45 and the electro-optical layer 50, in other words, on the opposite side of the interlayer insulating film 45 from the translucent substrate 10w. 9 g of a light-transmitting third conductive film. The third conductive film 9g is made of an ITO film formed in the same layer as the first conductive film 9f. The third conductive film 9g is a conductive film constituting the uppermost layer of the second connection terminal 102g. Here, a recess 45g is formed in the interlayer insulating film 45, and a third conductive film 9g is formed in a region overlapping the recess 45g in plan view. The third conductive film 9g is formed so as to cover the inner surface, the bottom, and the periphery of the opening edge of the recess 45g. For this reason, the second connection terminal 102g has a recess due to the recess 45g.

また、第2接続端子102gは、遮光性の第4導電膜8gを有している。第4導電膜8gは、透光性基板10wと第3導電膜9gとの間(層間絶縁膜42と層間絶縁膜45との間)に設けられ、第2導電膜8fと同層に設けられている。本形態において、第4導電膜8gは、平面視で凹部45gから離間した位置で凹部45gの少なくとも一部と平面視で重なる透光領域10hを指定するように構成されている。より具体的には、平面視で第4導電膜8gが凹部45gと重ならないように第4導電膜8gの内縁が凹部45gの縁に沿って形成されることにより、第4導電膜8gは、凹部45gの周りを囲む枠状に形成されている。従って、平面視で第4導電膜8gによって囲まれた領域が透光領域102hになっている。   The second connection terminal 102g has a light-shielding fourth conductive film 8g. The fourth conductive film 8g is provided between the translucent substrate 10w and the third conductive film 9g (between the interlayer insulating film 42 and the interlayer insulating film 45), and is provided in the same layer as the second conductive film 8f. ing. In the present embodiment, the fourth conductive film 8g is configured to designate a translucent region 10h that overlaps at least a part of the recess 45g in a plan view at a position separated from the recess 45g in a plan view. More specifically, by forming the inner edge of the fourth conductive film 8g along the edge of the recess 45g so that the fourth conductive film 8g does not overlap the recess 45g in plan view, the fourth conductive film 8g It is formed in a frame shape surrounding the recess 45g. Therefore, the region surrounded by the fourth conductive film 8g in plan view is the light transmitting region 102h.

また、第2接続端子102gは、透光性基板10wと第4導電膜8gとの間(層間絶縁膜42と層間絶縁膜43との間)に第5導電膜6fと同層に設けられた遮光性の第6導電膜6gを有しており、第4導電膜8gと第6導電膜6gとは、平面視で重なっている。すなわち、第6導電膜6gも、第4導電膜8gと同様、平面視で凹部45gの周りを囲む枠状に形成されている。また、第2接続端子102gは、透光性基板10wと第6導電膜6gとの間(ゲート絶縁層2と層間絶縁膜41との間)に第7導電膜3fと同層に設けられた遮光性の第8導電膜3gを有しており、第8導電膜3gと第4導電膜8gとは、平面視で重なっている。すなわち、第8導電膜3gも、第4導電膜8gや第6導電膜6gと同様、平面視で凹部45gの周りを囲む枠状に形成されている。   The second connection terminal 102g is provided in the same layer as the fifth conductive film 6f between the translucent substrate 10w and the fourth conductive film 8g (between the interlayer insulating film 42 and the interlayer insulating film 43). The light-shielding sixth conductive film 6g is provided, and the fourth conductive film 8g and the sixth conductive film 6g overlap in plan view. That is, the sixth conductive film 6g is also formed in a frame shape surrounding the recess 45g in plan view, like the fourth conductive film 8g. The second connection terminal 102g is provided in the same layer as the seventh conductive film 3f between the translucent substrate 10w and the sixth conductive film 6g (between the gate insulating layer 2 and the interlayer insulating film 41). The light-shielding eighth conductive film 3g is provided, and the eighth conductive film 3g and the fourth conductive film 8g overlap in plan view. That is, the eighth conductive film 3g is also formed in a frame shape surrounding the recess 45g in plan view, like the fourth conductive film 8g and the sixth conductive film 6g.

ここで、凹部45gの開口面積は、第1コンタクトホール45fの開口面積より狭い。より具体的には、凹部45gおよび第1コンタクトホール45fは、長方形の平面形状を備えており、平面視において、凹部45gの長辺方向の寸法は、第1コンタクトホール45fの長辺方向の寸法と等しく、凹部45gの短辺方向の寸法が第1コンタクトホール45fの短辺方向の寸法より短い。例えば、凹部45gの短辺方向の寸法が第1コンタクトホール45fの短辺方向の寸法より、5%〜6%(15μm程度)狭い。   Here, the opening area of the recess 45g is narrower than the opening area of the first contact hole 45f. More specifically, the recess 45g and the first contact hole 45f have a rectangular planar shape, and the dimension of the long side direction of the recess 45g in the plan view is the dimension of the long side direction of the first contact hole 45f. The dimension in the short side direction of the recess 45g is shorter than the dimension in the short side direction of the first contact hole 45f. For example, the dimension in the short side direction of the recess 45g is 5% to 6% (about 15 μm) narrower than the dimension in the short side direction of the first contact hole 45f.

(フレキシブル配線基板310と接続端子102との接続構造)
図5は、本発明を適用した電気光学装置100におけるフレキシブル配線基板310と接続端子102との接続構造を模式的に示す説明図であり、図5(a)には、素子基板10にフレキシブル配線基板310を圧着する前の様子が示され、図5(b)には、素子基板10にフレキシブル配線基板310を圧着した後の様子が示されている。
(Connection structure between flexible wiring board 310 and connection terminal 102)
FIG. 5 is an explanatory view schematically showing a connection structure between the flexible wiring board 310 and the connection terminals 102 in the electro-optical device 100 to which the present invention is applied. FIG. A state before the substrate 310 is pressure-bonded is shown. FIG. 5B shows a state after the flexible wiring substrate 310 is pressure-bonded to the element substrate 10.

本形態の電気光学装置100において、素子基板10にフレキシブル配線基板310を接続するにあたっては、図5(a)に示すように、素子基板10の接続端子102とフレキシブル配線基板310の電極311との間に、導電粒子7aを含む異方性導電材7を配置した状態でフレキシブル配線基板310を素子基板10に向けて加圧しながら加熱する。その結果、異方性導電材7の樹脂成分によってフレキシブル配線基板310と素子基板10とが接続される。ここで、導電粒子7aは、樹脂製ビーズの表面にニッケル層等の金属層を被覆したものである。また、フレキシブル配線基板310の電極311は、第1接続端子102fにおいて第1コンタクトホール45fに起因して生じた凹部や、第2接続端子102gにおいて凹部45gに起因して生じた凹部より平面サイズが小さいため、電極311は、第1接続端子102fの凹部や、第2接続端子102gの凹部に入り込む。従って、図5(b)に示すように、第1接続端子102fの側では、第1コンタクトホール45fの底部で、フレキシブル配線基板310の電極311と第1接続端子102fの第1導電膜9fとの間で導電粒子7aが潰れ、電極311と第1接続端子102fとが導電粒子7aを介して電気的に接続される。また、第2接続端子102gの側でも、第1接続端子102fの側と同様、凹部45gの底部で、フレキシブル配線基板310の電極311と第2接続端子102gの第3導電膜9gとの間で導電粒子7aが潰れる。   In the electro-optical device 100 of this embodiment, when the flexible wiring board 310 is connected to the element substrate 10, the connection terminal 102 of the element substrate 10 and the electrode 311 of the flexible wiring board 310 are connected as shown in FIG. The flexible wiring board 310 is heated while being pressed toward the element substrate 10 with the anisotropic conductive material 7 including the conductive particles 7a disposed therebetween. As a result, the flexible wiring substrate 310 and the element substrate 10 are connected by the resin component of the anisotropic conductive material 7. Here, the conductive particles 7a are obtained by coating the surface of resin beads with a metal layer such as a nickel layer. In addition, the electrode 311 of the flexible wiring board 310 has a planar size that is smaller than that of the first connection terminal 102f due to the first contact hole 45f and the second connection terminal 102g due to the recess 45g. Since it is small, the electrode 311 enters the recess of the first connection terminal 102f and the recess of the second connection terminal 102g. Therefore, as shown in FIG. 5B, on the first connection terminal 102f side, at the bottom of the first contact hole 45f, the electrode 311 of the flexible wiring board 310 and the first conductive film 9f of the first connection terminal 102f The conductive particles 7a are crushed between the electrodes 311 and the electrodes 311 and the first connection terminals 102f are electrically connected via the conductive particles 7a. Also, on the second connection terminal 102g side, similarly to the first connection terminal 102f side, at the bottom of the recess 45g, between the electrode 311 of the flexible wiring board 310 and the third conductive film 9g of the second connection terminal 102g. The conductive particles 7a are crushed.

ここで、素子基板10に用いた透光性基板10wの裏面側(透光性基板10wに対して第2接続端子102gとは反対側)から接続端子102を観察すると、第1接続端子102fでは、導電粒子7aの数や潰れ具合が観察できないが、第2接続端子102gでは、矢印Lで示すように、透光領域102hから導電粒子7aの数や潰れ具合を観察することができる。従って、第2接続端子102gの透光領域102hから導電粒子7aの数や潰れ具合を観察した結果、その数等が適正であれば、フレキシブル配線基板310の電極311と第1接続端子102fの第1導電膜9fとが適正に電気的に接続されたことがわかる。   Here, when the connection terminal 102 is observed from the back side of the translucent substrate 10w used for the element substrate 10 (the side opposite to the second connection terminal 102g with respect to the translucent substrate 10w), the first connection terminal 102f Although the number of conductive particles 7a and the degree of crushing cannot be observed, as indicated by the arrow L, the number of conductive particles 7a and the degree of crushing can be observed from the light transmitting region 102h at the second connection terminal 102g. Therefore, as a result of observing the number and crushing state of the conductive particles 7a from the translucent region 102h of the second connection terminal 102g, if the number is appropriate, the electrode 311 of the flexible wiring board 310 and the first connection terminal 102f It can be seen that one conductive film 9f is properly electrically connected.

(本形態の主な効果)
以上説明したように、本形態の電気光学装置100において、各種信号や定電位を供給するための第1接続端子102fについては、第1導電膜8fが層間絶縁膜45(第1層間絶縁膜)の第1コンタクトホール45fを介して第2導電膜8fと電気的に接続している。このため、第1導電膜9gには第1コンタクトホール45fに起因する凹部が形成されるため、ダミー用に第2接続端子102gについては、層間絶縁膜45に凹部45gを設け、かかる凹部45gを覆うように、第1導電膜9fと同層の第3導電膜9gを設けてある。このため、第1接続端子102fおよび第2接続端子102gに対してフレキシブル配線基板310の電極311が同等の条件で接続する。
(Main effects of this form)
As described above, in the electro-optical device 100 of the present embodiment, the first conductive film 8f is the interlayer insulating film 45 (first interlayer insulating film) for the first connection terminal 102f for supplying various signals and constant potentials. The second conductive film 8f is electrically connected through the first contact hole 45f. For this reason, since a recess due to the first contact hole 45f is formed in the first conductive film 9g, for the second connection terminal 102g for the dummy, the recess 45g is provided in the interlayer insulating film 45, and the recess 45g is formed. A third conductive film 9g in the same layer as the first conductive film 9f is provided so as to cover it. For this reason, the electrode 311 of the flexible wiring board 310 is connected to the first connection terminal 102f and the second connection terminal 102g under the same conditions.

また、第2接続端子102gでは、凹部45gの少なくとも一部と平面視で重なる透光領域102hを規定する第4導電膜8gが設けられている。このため、第1接続端子102fおよび第2接続端子102gに対してフレキシブル配線基板310の電極311を、導電粒子7aを介して電気的に接続した後、透光性基板10wの裏面側から第4導電膜8gによって規定された透光領域102h内で潰れた導電粒子7aの数等を検査すれば、第1接続端子102fとフレキシブル配線基板310の電極311との接続構造を検査することができる。   The second connection terminal 102g is provided with a fourth conductive film 8g that defines a light-transmitting region 102h that overlaps at least a part of the recess 45g in plan view. For this reason, after electrically connecting the electrode 311 of the flexible wiring board 310 to the first connection terminal 102f and the second connection terminal 102g via the conductive particles 7a, the fourth connection is performed from the back side of the translucent substrate 10w. By inspecting the number of conductive particles 7a crushed in the translucent region 102h defined by the conductive film 8g, the connection structure between the first connection terminal 102f and the electrode 311 of the flexible wiring board 310 can be inspected.

ここで、第4導電膜8gは、平面視で凹部45gから離間した位置に設けられているため、凹部45gの底部には、第4導電膜8gに起因する段差が発生しない。それ故、第1接続端子102fおよび第2接続端子102gに対してフレキシブル配線基板310の電極311が同等の条件で接続するので、第2接続端子102gとフレキシブル配線基板310の電極311との接続状態を検査すれば、第1接続端子102fとフレキシブル配線基板310の電極311との接続状態を正確に検査することができる。特に本形態では、接続端子102のピッチが150μm以上であって、接続端子102の数が多い。このため、接続端子102が長い領域にわたって配置されているため、接続端子102とフレキシブル配線基板310の電極311との接続に不具合が発生しやすいが、本形態によれば、このような場合でも、第1接続端子102fとフレキシブル配線基板310の電極311との接続状態を正確に検査することができる。   Here, since the fourth conductive film 8g is provided at a position separated from the recess 45g in plan view, a step due to the fourth conductive film 8g does not occur at the bottom of the recess 45g. Therefore, since the electrode 311 of the flexible wiring board 310 is connected to the first connection terminal 102f and the second connection terminal 102g under the same conditions, the connection state between the second connection terminal 102g and the electrode 311 of the flexible wiring board 310 Can be accurately inspected for the connection state between the first connection terminal 102f and the electrode 311 of the flexible wiring board 310. In particular, in this embodiment, the pitch of the connection terminals 102 is 150 μm or more, and the number of connection terminals 102 is large. For this reason, since the connection terminal 102 is arranged over a long region, a problem is likely to occur in the connection between the connection terminal 102 and the electrode 311 of the flexible wiring board 310. According to this embodiment, even in such a case, The connection state between the first connection terminal 102f and the electrode 311 of the flexible wiring board 310 can be accurately inspected.

また、本形態では、透光領域102hを規定するにあたって、第3導電膜8gは、凹部45gの周りを囲む枠状に形成されている。このため、透光領域102hを明確に規定することができるので、透光性基板10wの裏面側から透光領域102h内で潰れた導電粒子の数等を検査しやすい。   In this embodiment, the third conductive film 8g is formed in a frame shape surrounding the recess 45g when defining the light transmitting region 102h. For this reason, since the translucent area | region 102h can be prescribed | regulated clearly, it is easy to test | inspect the number etc. of the electrically conductive particle crushed in the translucent area | region 102h from the back surface side of the translucent board | substrate 10w.

また、第2接続端子102g側の凹部45gの開口面積は、第2接続端子102g側の第1コンタクトホール45fの開口面積より狭い。従って、凹部45gおよび第1コンタクトホール45fを形成する際、エッチングマスクでは、凹部45gを形成するための開口部の面積が第1コンタクトホール45fを形成するための開口部の面積より狭い。ここで、深さ方向のエッチング速度は、エッチングマスクの開口部の面積に依存し、狭い開口部でのエッチング速度は、広い開口部でのエッチング速度より遅くなる。このため、第1コンタクトホール45fと凹部45gとを同一のエッチング工程で形成する際、凹部45g側でのエッチング速度は、第1コンタクトホール45f側でのエッチング速度より遅い。従って、第1コンタクトホール45fの底部で第2導電膜8fが完全に露出するようにオーバーエッチングを行った時点で、凹部45gは第1コンタクトホール45fと同等の深さとすることができる。従って、凹部45gの底部では、第1コンタクトホール45fの底部と同様に導電粒子7aが潰れることになるので、第2接続端子102gとフレキシブル配線基板310の電極311との接続状態を検査すれば、第1接続端子102fとフレキシブル配線基板310の電極311との接続状態を正確に検査することができる。   The opening area of the recess 45g on the second connection terminal 102g side is narrower than the opening area of the first contact hole 45f on the second connection terminal 102g side. Therefore, when the recess 45g and the first contact hole 45f are formed, in the etching mask, the area of the opening for forming the recess 45g is smaller than the area of the opening for forming the first contact hole 45f. Here, the etching rate in the depth direction depends on the area of the opening of the etching mask, and the etching rate at the narrow opening is slower than the etching rate at the wide opening. For this reason, when the first contact hole 45f and the recess 45g are formed in the same etching process, the etching rate on the recess 45g side is slower than the etching rate on the first contact hole 45f side. Therefore, when the over-etching is performed so that the second conductive film 8f is completely exposed at the bottom of the first contact hole 45f, the recess 45g can have the same depth as the first contact hole 45f. Therefore, since the conductive particles 7a are crushed at the bottom of the recess 45g in the same manner as the bottom of the first contact hole 45f, if the connection state between the second connection terminal 102g and the electrode 311 of the flexible wiring board 310 is inspected, The connection state between the first connection terminal 102f and the electrode 311 of the flexible wiring board 310 can be accurately inspected.

しかも、凹部45gは第1コンタクトホール45fと同等の深さであるため、第2接続端子102gでも、第1接続端子102fと同等の圧着強度が得られる、従って、複数の第1接続端子102fのうち、第2接続端子102gに近い第1接続端子102fで接続抵抗が大きくなってしまうという事態の発生を抑制することができる。   In addition, since the recess 45g has the same depth as the first contact hole 45f, the second connection terminal 102g can provide the same crimping strength as the first connection terminal 102f. Of these, it is possible to suppress the occurrence of a situation in which the connection resistance is increased at the first connection terminal 102f close to the second connection terminal 102g.

また、平面視において、凹部45gの長辺方向の寸法は、第1コンタクトホール45fの長辺方向の寸法と等しく、凹部45gの短辺方向の寸法が第1コンタクトホール45fの短辺方向の寸法より短い。このため、第1接続端子102fおよび第2接続端子102gに対してフレキシブル配線基板310の電極311が同等の条件で接続する。また、凹部45g側でのエッチング速度を第1コンタクトホール45f側でのエッチング速度より確実に遅くすることができるので、凹部45gは第1コンタクトホール45fと同等の深さとなる。   Further, in the plan view, the dimension in the long side direction of the recess 45g is equal to the dimension in the long side direction of the first contact hole 45f, and the dimension in the short side direction of the recess 45g is the dimension in the short side direction of the first contact hole 45f. Shorter. For this reason, the electrode 311 of the flexible wiring board 310 is connected to the first connection terminal 102f and the second connection terminal 102g under the same conditions. Further, since the etching rate on the recess 45g side can be surely made slower than the etching rate on the first contact hole 45f side, the recess 45g has the same depth as that of the first contact hole 45f.

また、第2接続端子102gは、複数の接続端子102の端に配置されているため、第2接続端子102gでの圧着強度が第1接続端子102fと相違している場合でも、その影響が及ぶ第1接続端子102fの数を最小限とすることができる。しかも、第2接続端子102gに隣り合う第1接続端子102fは、定電位供給用(共通電位Vcom供給用)の端子(図2に示す端子TVcom)である。このため、第2接続端子102gでの圧着強度が第1接続端子102fと相違し、その影響が隣りの第1接続端子102fに及んで接続抵抗が高くなった場合でも、定電位供給用であれば、その影響が電気光学装置100の動作に及びにくい。また、本形態において、第2接続端子102gが複数の接続端子102の端に配置されており、2つの第2接続端子102gに隣り合う2つの第1接続端子102fは、いずれも、共通電位Vcom供給用の端子(図2に示す端子TVcom)である。このため、2つの第2接続端子102gに隣り合う2つの第1接続端子102fにおいて接触抵抗が高い場合でも、接触抵抗の影響が電気光学装置100の動作に及びにくい。   In addition, since the second connection terminal 102g is arranged at the ends of the plurality of connection terminals 102, even when the crimping strength at the second connection terminal 102g is different from that of the first connection terminal 102f, the influence is exerted. The number of first connection terminals 102f can be minimized. In addition, the first connection terminal 102f adjacent to the second connection terminal 102g is a terminal for supplying a constant potential (for supplying a common potential Vcom) (terminal TVcom shown in FIG. 2). For this reason, even if the crimping strength at the second connection terminal 102g is different from that of the first connection terminal 102f and the influence reaches the adjacent first connection terminal 102f and the connection resistance becomes high, it is for supplying a constant potential. In this case, it is difficult for the influence to affect the operation of the electro-optical device 100. In this embodiment, the second connection terminal 102g is disposed at the end of the plurality of connection terminals 102, and the two first connection terminals 102f adjacent to the two second connection terminals 102g are both at the common potential Vcom. This is a supply terminal (terminal TVcom shown in FIG. 2). For this reason, even when the contact resistance is high at the two first connection terminals 102 f adjacent to the two second connection terminals 102 g, the influence of the contact resistance hardly affects the operation of the electro-optical device 100.

また、平面視で、第2導電膜8fと第5導電膜6fとを電気的に接続する第2コンタクトホール42fは、第1コンタクトホール45aの外側に配置されているため、第1コンタクトホール45fの底部には第2コンタクトホール42fに起因する凹凸が発生しない。それ故、第1接続端子102fに対してフレキシブル配線基板310の電極311を確実に電気的に接続することができる。   Further, since the second contact hole 42f that electrically connects the second conductive film 8f and the fifth conductive film 6f in a plan view is disposed outside the first contact hole 45a, the first contact hole 45f. There is no unevenness due to the second contact hole 42f at the bottom of the substrate. Therefore, the electrode 311 of the flexible wiring board 310 can be reliably electrically connected to the first connection terminal 102f.

また、第2接続端子102gでは、第5導電膜6fと同層の第6導電膜6gや、第7導電膜3fと同層の第8導電膜3gが設けられている。このため、第2接続端子102g付近の構成を第1接続端子102fと同様とすることができるので、第1接続端子102fおよび第2接続端子102gに対してフレキシブル配線基板310の電極311が同等の条件で接続することになる。それ故、第2接続端子102gとフレキシブル配線基板310の電極311との接続状態を検査すれば、第1接続端子102fとフレキシブル配線基板310の電極311との接続状態を正確に検査することができる。   In the second connection terminal 102g, a sixth conductive film 6g in the same layer as the fifth conductive film 6f and an eighth conductive film 3g in the same layer as the seventh conductive film 3f are provided. For this reason, since the configuration in the vicinity of the second connection terminal 102g can be the same as that of the first connection terminal 102f, the electrode 311 of the flexible wiring board 310 is equivalent to the first connection terminal 102f and the second connection terminal 102g. It will be connected with conditions. Therefore, if the connection state between the second connection terminal 102g and the electrode 311 of the flexible wiring board 310 is inspected, the connection state between the first connection terminal 102f and the electrode 311 of the flexible wiring board 310 can be accurately inspected. .

[他の実施の形態]
図6は、本発明を適用した電気光学装置100の第2接続端子102gの変形例を示す説明図である。上記実施の形態では、透光領域102hを規定するにあたって、第3導電膜8gを、凹部45gの周りを囲む枠状に形成したが、図6(a)に示すように、第3導電膜8gを、凹部45gの外側で凹部45gの4つの角に対応する4個所のみに設けてもよい。かかる構成でも、4つの第3導電膜8gを直線的に結ぶと四角形の透光領域102hを規定することができるので、透光性基板10wの裏面側から透光領域102h内で潰れた導電粒子の数等を検査することができる。
[Other embodiments]
FIG. 6 is an explanatory diagram showing a modification of the second connection terminal 102g of the electro-optical device 100 to which the present invention is applied. In the above embodiment, the third conductive film 8g is formed in a frame shape surrounding the recess 45g when defining the light-transmitting region 102h. However, as shown in FIG. May be provided only at four locations corresponding to the four corners of the recess 45g outside the recess 45g. Even in such a configuration, when the four third conductive films 8g are linearly connected, the rectangular translucent region 102h can be defined. Therefore, the conductive particles crushed in the translucent region 102h from the back side of the translucent substrate 10w. Can be inspected.

また、図6(b)に示すように、第3導電膜8gを、凹部45gを相対向する位置で挟む2個所のみに設けてもよい。かかる構成でも、4つの第3導電膜8gによって挟まれた領域によって四角形の透光領域102hを規定することができる。それ故、透光性基板10wの裏面側から透光領域102h内で潰れた導電粒子の数等を検査することができる。   In addition, as shown in FIG. 6B, the third conductive film 8g may be provided only at two places sandwiching the recess 45g at positions facing each other. Even in such a configuration, the rectangular translucent region 102h can be defined by the region sandwiched between the four third conductive films 8g. Therefore, it is possible to inspect the number of conductive particles crushed in the translucent region 102h from the back side of the translucent substrate 10w.

なお、上記実施の形態では、第2接続端子102gに隣り合う第1接続端子102fが、定電位供給用(共通電位Vcom供給用)の端子(図2に示す端子TVcom)であったが、他の定電位供給用の端子、例えば、図2に示す端子TVDDX、TVDDY、TVSSX、TVSSY)を第2接続端子102gに隣り合う第1接続端子102fとしてもよい。   In the above embodiment, the first connection terminal 102f adjacent to the second connection terminal 102g is a constant potential supply (common potential Vcom supply) terminal (terminal TVcom shown in FIG. 2). The constant potential supply terminal (eg, terminals TVDDX, TVDDY, TVSSX, TVSSY) shown in FIG. 2 may be used as the first connection terminal 102f adjacent to the second connection terminal 102g.

また、上記実施の形態では、第1導電膜9fが第3導電膜9gと同層の透光性導電膜である構成であったが、第1導電膜9fが遮光性導電膜の場合に本発明を適用してもよい。   In the above embodiment, the first conductive film 9f is a light-transmitting conductive film in the same layer as the third conductive film 9g. However, the first conductive film 9f is a light-shielding conductive film. The invention may be applied.

[他の電気光学装置]
上記実施の形態では、電気光学装置として液晶装置を例に挙げて説明したが、本発明はこれに限定されず、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ、FED(Field Emission Display)、SED(Surface-Conduction Electron-Emitter Display)、LED(発光ダイオード)表示装置、電気泳動表示装置等の電気光学装置に本発明を適用してもよい。
[Other electro-optical devices]
In the above-described embodiment, the liquid crystal device has been described as an example of the electro-optical device, but the present invention is not limited to this, and an organic electroluminescence display device, a plasma display, an FED (Field Emission Display), an SED (Surface-) The present invention may be applied to electro-optical devices such as a Conduction Electron-Emitter Display (LED), an LED (light emitting diode) display device, and an electrophoretic display device.

[電子機器への搭載例]
(投射型表示装置および光学ユニットの構成例)
図7は、本発明を適用した投射型表示装置(電子機器)および光学ユニットの概略構成図である。
[Example of mounting on electronic devices]
(Configuration example of projection display device and optical unit)
FIG. 7 is a schematic configuration diagram of a projection display device (electronic device) and an optical unit to which the present invention is applied.

図7に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117と、投射光学系118と、クロスダイクロイックプリズム119(合成光学系)と、リレー系120とを備えており、電気光学装置100およびクロスダイクロイックプリズム119は、光学ユニット200を構成している。   The projection display device 110 shown in FIG. 7 is a so-called projection type projection display device that irradiates light onto a screen 111 provided on the viewer side and observes light reflected by the screen 111. The projection display device 110 includes a light source unit 130 including a light source 112, dichroic mirrors 113 and 114, liquid crystal light valves 115 to 117, a projection optical system 118, a cross dichroic prism 119 (combining optical system), and a relay. The electro-optical device 100 and the cross dichroic prism 119 constitute an optical unit 200.

光源112は、赤色光R、緑色光G、および青色光Bを含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光Rを透過させるとともに、緑色光G、および青色光Bを反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光Gおよび青色光Bのうち青色光Bを透過させるとともに緑色光Gを反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光Rと緑色光Gと青色光Bとに分離する色分離光学系を構成する。   The light source 112 is composed of an ultrahigh pressure mercury lamp that supplies light including red light R, green light G, and blue light B. The dichroic mirror 113 is configured to transmit the red light R from the light source 112 and reflect the green light G and the blue light B. The dichroic mirror 114 is configured to transmit the blue light B and reflect the green light G out of the green light G and the blue light B reflected by the dichroic mirror 113. Thus, the dichroic mirrors 113 and 114 constitute a color separation optical system that separates the light emitted from the light source 112 into red light R, green light G, and blue light B.

ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121および偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を、例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。   Here, between the dichroic mirror 113 and the light source 112, an integrator 121 and a polarization conversion element 122 are arranged in order from the light source 112. The integrator 121 is configured to uniformize the illuminance distribution of the light emitted from the light source 112. Further, the polarization conversion element 122 is configured to change the light from the light source 112 into polarized light having a specific vibration direction such as s-polarized light.

液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、電気光学装置100(赤色用液晶パネル100R)、および第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光Rは、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。   The liquid crystal light valve 115 is a transmissive liquid crystal device that modulates red light transmitted through the dichroic mirror 113 and reflected by the reflection mirror 123 in accordance with an image signal. The liquid crystal light valve 115 includes a λ / 2 phase difference plate 115a, a first polarizing plate 115b, an electro-optical device 100 (red liquid crystal panel 100R), and a second polarizing plate 115d. Here, the red light R incident on the liquid crystal light valve 115 remains as s-polarized light because the polarization of the light does not change even if it passes through the dichroic mirror 113.

λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(赤色用液晶パネル100R)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光Rを変調し、変調した赤色光Rをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The λ / 2 phase difference plate 115a is an optical element that converts s-polarized light incident on the liquid crystal light valve 115 into p-polarized light. The first polarizing plate 115b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (the red liquid crystal panel 100R) is configured to convert p-polarized light into s-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 115d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 115 is configured to modulate the red light R according to the image signal and emit the modulated red light R toward the cross dichroic prism 119.

なお、λ/2位相差板115a、および第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a、および第1偏光板115bが発熱によって歪むのを回避することができる。   Note that the λ / 2 phase difference plate 115a and the first polarizing plate 115b are disposed in contact with a light-transmitting glass plate 115e that does not convert the polarization, and the λ / 2 phase difference plate 115a and the first polarization plate 115b are arranged in contact with each other. It is possible to avoid the polarizing plate 115b from being distorted by heat generation.

液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光Gを画像信号に応じて変調する透過型の液晶装置である。かかる液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、電気光学装置100(緑色用液晶パネル100G)、および第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光Gは、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、電気光学装置100(緑色用液晶パネル100G)は、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光Gを変調し、変調した緑色光Gをクロスダイクロイックプリズム119に向けて出射する構成となっている。   The liquid crystal light valve 116 is a transmissive liquid crystal device that modulates green light G reflected by the dichroic mirror 114 after being reflected by the dichroic mirror 113 in accordance with an image signal. Similar to the liquid crystal light valve 115, the liquid crystal light valve 116 includes a first polarizing plate 116b, an electro-optical device 100 (green liquid crystal panel 100G), and a second polarizing plate 116d. Green light G incident on the liquid crystal light valve 116 is s-polarized light that is reflected by the dichroic mirrors 113 and 114 and then incident. The first polarizing plate 116b is a polarizing plate that blocks p-polarized light and transmits s-polarized light. The electro-optical device 100 (green liquid crystal panel 100G) is configured to convert s-polarized light into p-polarized light (circularly polarized light or elliptically polarized light in the case of halftone) by modulation according to an image signal. The second polarizing plate 116d is a polarizing plate that blocks s-polarized light and transmits p-polarized light. Therefore, the liquid crystal light valve 116 is configured to modulate the green light G in accordance with the image signal and emit the modulated green light G toward the cross dichroic prism 119.

液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光Bを画像信号に応じて変調する透過型の液晶装置である。かかる液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、電気光学装置100(青色用液晶パネル100B)、および第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光Bは、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。   The liquid crystal light valve 117 is a transmissive liquid crystal device that modulates the blue light B reflected by the dichroic mirror 113, transmitted through the dichroic mirror 114, and then passed through the relay system 120 in accordance with an image signal. Like the liquid crystal light valves 115 and 116, the liquid crystal light valve 117 includes a λ / 2 phase difference plate 117a, a first polarizing plate 117b, an electro-optical device 100 (blue liquid crystal panel 100B), and a second polarizing plate 117d. I have. Here, the blue light B incident on the liquid crystal light valve 117 is reflected by two reflecting mirrors 125a and 125b (to be described later) of the relay system 120 after being reflected by the dichroic mirror 113 and transmitted through the dichroic mirror 114. It has become.

λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、電気光学装置100(青色用液晶パネル100B)は、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光Bを変調し、変調した青色光Bをクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a、および第1偏光板117bは、ガラス板117eに接した状態で配置されている。   The λ / 2 phase difference plate 117a is an optical element that converts s-polarized light incident on the liquid crystal light valve 117 into p-polarized light. The first polarizing plate 117b is a polarizing plate that blocks s-polarized light and transmits p-polarized light. The electro-optical device 100 (blue liquid crystal panel 100B) is configured to convert p-polarized light to s-polarized light (circularly polarized light or elliptically polarized light if it is a halftone) by modulation according to an image signal. Furthermore, the second polarizing plate 117d is a polarizing plate that blocks p-polarized light and transmits s-polarized light. Therefore, the liquid crystal light valve 117 is configured to modulate the blue light B according to the image signal and emit the modulated blue light B toward the cross dichroic prism 119. The λ / 2 phase difference plate 117a and the first polarizing plate 117b are arranged in contact with the glass plate 117e.

リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光Bの光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光Bをリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光Bを液晶ライトバルブ117に向けて反射するように配置されている。   The relay system 120 includes relay lenses 124a and 124b and reflection mirrors 125a and 125b. The relay lenses 124a and 124b are provided to prevent light loss due to the long optical path of the blue light B. Here, the relay lens 124a is disposed between the dichroic mirror 114 and the reflection mirror 125a. The relay lens 124b is disposed between the reflection mirrors 125a and 125b. The reflection mirror 125a is disposed so as to reflect the blue light B transmitted through the dichroic mirror 114 and emitted from the relay lens 124a toward the relay lens 124b. The reflection mirror 125b is disposed so as to reflect the blue light B emitted from the relay lens 124b toward the liquid crystal light valve 117.

クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光Bを反射して緑色光Gを透過する膜であり、ダイクロイック膜119bは赤色光Rを反射して緑色光Gを透過する膜である。従って、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117の各々で変調された赤色光Rと緑色光Gと青色光Bとを合成し、投射光学系118に向けて出射するように構成されている。   The cross dichroic prism 119 is a color combining optical system in which two dichroic films 119a and 119b are arranged orthogonally in an X shape. The dichroic film 119a is a film that reflects blue light B and transmits green light G, and the dichroic film 119b is a film that reflects red light R and transmits green light G. Therefore, the cross dichroic prism 119 is configured to combine the red light R, the green light G, and the blue light B modulated by each of the liquid crystal light valves 115 to 117 and emit the resultant light toward the projection optical system 118. Yes.

なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光R、および青色光Bをs偏光とし、ダイクロイック膜119a、119bを透過する緑色光Gをp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。   Note that light incident on the cross dichroic prism 119 from the liquid crystal light valves 115 and 117 is s-polarized light, and light incident on the cross dichroic prism 119 from the liquid crystal light valve 116 is p-polarized light. Thus, by making the light incident on the cross dichroic prism 119 into different types of polarized light, the light incident from the liquid crystal light valves 115 to 117 in the cross dichroic prism 119 can be synthesized. Here, in general, the dichroic films 119a and 119b are excellent in s-polarized reflection transistor characteristics. For this reason, red light R and blue light B reflected by the dichroic films 119a and 119b are s-polarized light, and green light G transmitted through the dichroic films 119a and 119b is p-polarized light. The projection optical system 118 has a projection lens (not shown) and is configured to project the light combined by the cross dichroic prism 119 onto the screen 111.

(他の投射型表示装置)
投射型表示装置においては、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection display devices)
In the projection display device, an LED light source that emits light of each color may be used as the light source unit, and the color light emitted from the LED light source may be supplied to another liquid crystal device.

(他の電子機器)
本発明を適用した電気光学装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
(Other electronic devices)
As for the electro-optical device 100 to which the present invention is applied, in addition to the electronic devices described above, mobile phones, personal digital assistants (PDAs), digital cameras, liquid crystal televisions, car navigation devices, video phones, POS terminals In addition, it may be used as a direct-view display device in an electronic device such as a device provided with a touch panel.

[本発明の参考例]
図8は、本発明の参考例に係る電気光学装置の接続端子の説明図である。図9は、本発明の参考例に係る電気光学装置の問題点を示す説明図である。なお、接続端子の構成等を説明するにあたっては、図1〜図5を参照して説明した構成との対応が分かりやすいように、対応する部分には同一の符号を付して説明する。
[Reference Example of the Present Invention]
FIG. 8 is an explanatory diagram of connection terminals of an electro-optical device according to a reference example of the invention. FIG. 9 is an explanatory diagram illustrating a problem of the electro-optical device according to the reference example of the invention. In the description of the configuration of the connection terminal and the like, the corresponding portions are described with the same reference numerals so that the correspondence with the configuration described with reference to FIGS.

本発明の参考例に係る電気光学装置では、図8に示すように、接続端子102のうち、各種信号や定電位を供給するための第1接続端子102fについては、第1導電膜9fが層間絶縁膜45(第1層間絶縁膜)の第1コンタクトホール45fを介して第2導電膜8fと電気的に接続した構造を有している。かかる構成の場合、第1導電膜9fには第1コンタクトホール45fに起因する凹部が形成される。このため、ダミー用の第2接続端子102gについては、層間絶縁膜45に形成した凹部45gを覆うように、第1導電膜9fと同層の第3導電膜9gを設けるとともに、平面視で凹部45gの外縁と重なる位置に、第2導電膜8fと同層の第4導電膜8gを枠状に形成した構造にしてある。ここで、凹部45gの開口面積は第1コンタクトホール45fの開口面積と同一である。   In the electro-optical device according to the reference example of the present invention, as illustrated in FIG. 8, the first conductive film 9 f is an interlayer among the connection terminals 102 for the first connection terminal 102 f for supplying various signals and constant potential. The insulating film 45 (first interlayer insulating film) has a structure electrically connected to the second conductive film 8f through the first contact hole 45f. In such a configuration, the first conductive film 9f is formed with a recess due to the first contact hole 45f. For this reason, the dummy second connection terminal 102g is provided with a third conductive film 9g of the same layer as the first conductive film 9f so as to cover the recess 45g formed in the interlayer insulating film 45, and the recess in the plan view. The fourth conductive film 8g, which is the same layer as the second conductive film 8f, is formed in a frame shape at a position overlapping the outer edge of 45g. Here, the opening area of the recess 45g is the same as the opening area of the first contact hole 45f.

また、第1接続端子102fの側では、透光性基板と層間絶縁膜42(第2層間絶縁膜)との間に設けられた第5導電膜6fを層間絶縁膜42に形成された第2コンタクトホール42fを介して第2導電膜8fと電気的に接続するとともに、第2接続端子102gの側では、第5導電膜6fと同層の第6導電膜6gを平面視で第4導電膜8gと重なるように枠状に設けてある。   Further, on the first connection terminal 102 f side, a second conductive film 6 f provided between the translucent substrate and the interlayer insulating film 42 (second interlayer insulating film) is formed on the interlayer insulating film 42. The fourth conductive film is electrically connected to the second conductive film 8f through the contact hole 42f, and the sixth conductive film 6g in the same layer as the fifth conductive film 6f is seen on the second connection terminal 102g side in a plan view. It is provided in a frame shape so as to overlap 8 g.

さらに、第1接続端子102fの側では、透光性基板と層間絶縁膜41(第3層間絶縁膜)との間に第7導電膜3fを第5導電膜6fと平面視で重なるように設けるとともに、第2接続端子102gの側では、第7導電膜3fと同層の第8導電膜3gを平面視で第6導電膜6gと重なるように枠状に設けてある。   Further, on the first connection terminal 102f side, the seventh conductive film 3f is provided between the translucent substrate and the interlayer insulating film 41 (third interlayer insulating film) so as to overlap the fifth conductive film 6f in plan view. In addition, on the second connection terminal 102g side, an eighth conductive film 3g that is the same layer as the seventh conductive film 3f is provided in a frame shape so as to overlap the sixth conductive film 6g in plan view.

かかる構成の場合、第1接続端子102fおよび第2接続端子102gに対してフレキシブル配線基板の電極が同等の条件で接続するので、第2接続端子102gにおいて、透光性基板の裏面側から枠状の第4導電膜8gで囲まれた透光領域102h内で潰れた導電粒子の数を検査すれば、第1接続端子102fとフレキシブル配線基板の電極との接続構造を検査することができる。   In such a configuration, since the electrodes of the flexible wiring board are connected to the first connection terminal 102f and the second connection terminal 102g under the same conditions, the second connection terminal 102g has a frame shape from the back side of the translucent board. If the number of conductive particles crushed in the translucent region 102h surrounded by the fourth conductive film 8g is inspected, the connection structure between the first connection terminal 102f and the electrode of the flexible wiring board can be inspected.

しかしながら、図8に示す構成では、以下の問題点がある。まず、第2接続端子102gの側では、平面視で凹部45gの外縁と重なる位置に枠状の第4導電膜8gが設けられているため、凹部45gの底部には、第4導電膜8gに起因する段差が発生しやすい。このため、凹部45gの底部と第1コンタクトホール45fの底部とでは、導電粒子の潰れ具合が異なってしまい、第1接続端子102fとフレキシブル配線基板の電極との接続構造を正確に検査することができなくなってしまう。   However, the configuration shown in FIG. 8 has the following problems. First, on the second connection terminal 102g side, the frame-shaped fourth conductive film 8g is provided at a position overlapping the outer edge of the recess 45g in plan view, and therefore, the bottom of the recess 45g is connected to the fourth conductive film 8g. The resulting step is likely to occur. For this reason, the crushing state of the conductive particles differs between the bottom of the recess 45g and the bottom of the first contact hole 45f, and the connection structure between the first connection terminal 102f and the electrode of the flexible wiring board can be accurately inspected. It becomes impossible.

また、図8に示す構成では、第1コンタクトホール45fと凹部45gとを同一のエッチング工程で形成することになるが、エッチングの際、第1コンタクトホール45fの底部では第2導電膜8fがエッチングストッパーとして存在するのに対して、凹部45gの底部にはエッチングストッパーが存在しない。このため、第1コンタクトホール45fの底部で第2導電膜8fが完全に露出するようにオーバーエッチングを行うと、図9(a)に示すように、凹部45gが第1コンタクトホール45fより最大で70nm程度深くなってしまう。このため、フレキシブル配線基板310を均等に加圧した場合でも、凹部45gの底部では導電粒子7aに加わる圧力が小さくなってしまう。従って、凹部45gの底部では、第1コンタクトホール45fの底部よりも導電粒子7aが潰れにくいので、第1接続端子102fとフレキシブル配線基板310の電極311との接続構造を正確に検査することができなくなってしまう。また、フレキシブル配線基板310を均等に加圧した場合でも、図9(b)に示すように、凹部45gが第1コンタクトホール45fより深いと、第2接続端子102g、および第2接続端子102gと隣り合う第1接続端子102fでは、導電粒子7aに加わる圧力が小さくなってしまい、図9(c)に示すように、複数の第1接続端子102fのうち、第2接続端子102gに近い第1接続端子102fでは圧着強度が低くなってしまう。その結果、複数の第1接続端子102fのうち、第2接続端子102gに近い第1接続端子102fでは接続抵抗が大きくなってしまうという問題点もある。   In the configuration shown in FIG. 8, the first contact hole 45f and the recess 45g are formed by the same etching process. However, at the time of etching, the second conductive film 8f is etched at the bottom of the first contact hole 45f. While existing as a stopper, there is no etching stopper at the bottom of the recess 45g. Therefore, when over-etching is performed so that the second conductive film 8f is completely exposed at the bottom of the first contact hole 45f, the recess 45g is larger than the first contact hole 45f as shown in FIG. It becomes about 70 nm deep. For this reason, even when the flexible wiring board 310 is evenly pressurized, the pressure applied to the conductive particles 7a is reduced at the bottom of the recess 45g. Accordingly, since the conductive particles 7a are less likely to be crushed at the bottom of the recess 45g than at the bottom of the first contact hole 45f, the connection structure between the first connection terminal 102f and the electrode 311 of the flexible wiring board 310 can be accurately inspected. It will disappear. Even when the flexible wiring board 310 is evenly pressurized, as shown in FIG. 9B, if the recess 45g is deeper than the first contact hole 45f, the second connection terminal 102g and the second connection terminal 102g In the adjacent first connection terminal 102f, the pressure applied to the conductive particles 7a is reduced, and as shown in FIG. 9C, the first connection terminal 102f of the plurality of first connection terminals 102f that is close to the second connection terminal 102g. The connecting terminal 102f has a low crimping strength. As a result, among the plurality of first connection terminals 102f, the first connection terminal 102f close to the second connection terminal 102g has a problem that the connection resistance is increased.

3a・・走査線、3b・・ゲート電極、3f・・第7導電膜、3g・・第8導電膜、4a・・容量電極、5a・・容量電極、6a・・データ線、6f・・第5導電膜、6g・・第6導電膜、7・・異方性導電材、7a・・導電粒子、8a・・容量線、8f・・第2導電膜、8g・・第4導電膜、9a・・画素電極、9f・・第1導電膜、9g・・第3導電膜、10・・素子基板(電気光学装置用基板)、10w・・透光性基板、20・・対向基板、21・・共通電極、30・・画素スイッチング素子、42・・層間絶縁膜(第2層間絶縁膜)、42f・・第2コンタクトホール、45・・層間絶縁膜(第1層間絶縁膜)、45f・・第1コンタクトホール、45g・・凹部、50・・電気光学層、100・・電気光学装置、102・・接続端子、102f・・第1接続端子、102g・・第2接続端子、102h・・透光領域、310・・フレキシブル配線基板、311・・フレキシブル配線基板の電極 3a ... scanning line, 3b ... gate electrode, 3f ... seventh conductive film, 3g ... eighth conductive film, 4a ... capacitive electrode, 5a ... capacitive electrode, 6a ... data line, 6f ... 5 conductive film, 6 g.. Sixth conductive film, 7.. Anisotropic conductive material, 7 a .. conductive particles, 8 a .. capacitance line, 8 f .. second conductive film, 8 g. ..Pixel electrode, 9f..First conductive film, 9g..Third conductive film, 10..Element substrate (substrate for electro-optical device), 10w..Translucent substrate, 20..Counter substrate, 21 .. · Common electrode, 30 · · Pixel switching element, 42 · · Interlayer insulation film (second interlayer insulation film), 42f · · Second contact hole, 45 · · Interlayer insulation film (first interlayer insulation film), 45f · · First contact hole, 45 g .. concave portion, 50 .. electro-optic layer, 100 .. electro-optic device, 102 .. connection end , 102f ... first connecting terminal, 102 g ... second connecting terminal, 102h ... translucent regions, 310 ... flexible wiring board, 311 ... of the flexible wiring board electrodes

Claims (6)

透光性基板と、
該透光性基板の一辺に沿って配置され、第1接続端子と第2接続端子とを有する複数の接続端子と、
平面視で、前記複数の接続端子と重なる第1層間絶縁膜と、を含み、
前記第1接続端子は、
前記第1層間絶縁膜の前記透光性基板とは反対側に設けられた第1導電膜と、
前記透光性基板と前記第1導電膜との間に設けられ、前記第1層間絶縁膜に形成された第1コンタクトホールを介して前記第1導電膜と電気的に接続された遮光性の第2導電膜と、を有し、
前記第2接続端子は、
前記第1層間絶縁膜の前記透光性基板とは反対側で、前記第1層間絶縁膜に形成された凹部に平面視で重なる領域に形成された透光性の第3導電膜と、
前記第1層間絶縁膜と前記透光性基板との間に設けられ、平面視で前記凹部から離間し、当該凹部の縁に沿って形成された遮光性の第4導電膜と、を有し、
前記凹部の開口面積は、前記第1コンタクトホールの開口面積より狭く、
前記凹部および前記第1コンタクトホールは、長方形の平面形状を備え、
平面視で、前記凹部の長辺方向の寸法は、前記第1コンタクトホールの長辺方向の寸法と等しく、
前記凹部の短辺方向の寸法が前記第1コンタクトホールの短辺方向の寸法より短い、ことを特徴とする電気光学装置。
A translucent substrate;
A plurality of connection terminals disposed along one side of the translucent substrate and having a first connection terminal and a second connection terminal;
A first interlayer insulating film overlapping the plurality of connection terminals in plan view,
The first connection terminal is
A first conductive film provided on the opposite side of the first interlayer insulating film from the translucent substrate;
A light shielding property provided between the translucent substrate and the first conductive film and electrically connected to the first conductive film through a first contact hole formed in the first interlayer insulating film. A second conductive film,
The second connection terminal is
A translucent third conductive film formed in a region overlapping the concave portion formed in the first interlayer insulating film in a plan view on the opposite side of the first interlayer insulating film from the translucent substrate;
A light-shielding fourth conductive film provided between the first interlayer insulating film and the translucent substrate, spaced apart from the recess in plan view and formed along an edge of the recess. ,
The opening area of the recess is smaller than the opening area of the first contact hole,
The recess and the first contact hole have a rectangular planar shape,
In plan view, the long side dimension of the recess is equal to the long side dimension of the first contact hole,
An electro-optical device, wherein a dimension of the concave portion in a short side direction is shorter than a dimension of the first contact hole in a short side direction .
前記透光性基板と前記第2導電膜との間に設けられた第2層間絶縁膜と、
前記透光性基板と前記第2層間絶縁膜との間に設けられ、前記第2層間絶縁膜に形成された第2コンタクトホールを介して前記第2導電膜と電気的に接続された遮光性の第5導電膜と、を有し、
平面視で、前記第2コンタクトホールは、前記第1コンタクトホールと重ならないように配置されている、ことを特徴とする請求項1に記載の電気光学装置。
A second interlayer insulating film provided between the translucent substrate and the second conductive film;
A light shielding property provided between the translucent substrate and the second interlayer insulating film and electrically connected to the second conductive film through a second contact hole formed in the second interlayer insulating film. A fifth conductive film,
The electro-optical device according to claim 1, wherein the second contact hole is disposed so as not to overlap the first contact hole in a plan view.
前記透光性基板と前記第2層間絶縁膜との間に配置され、
平面視で前記第4導電膜と重なる遮光性の第6導電膜を有している、ことを特徴とする請求項2に記載の電気光学装置。
Disposed between the translucent substrate and the second interlayer insulating film;
The electro-optical device according to claim 2, further comprising a light-shielding sixth conductive film that overlaps the fourth conductive film in plan view.
前記第2接続端子は、前記複数の接続端子の端に配置されている、ことを特徴とする請求項1乃至3の何れか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the second connection terminal is disposed at an end of the plurality of connection terminals. 前記第1接続端子は、前記第2接続端子に隣り合い、
前記第1接続端子は、定電位供給用の端子である、ことを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置。
The first connection terminal is adjacent to the second connection terminal,
The electro-optical device according to claim 1, wherein the first connection terminal is a constant potential supply terminal.
請求項1乃至5の何れか一項に記載の電気光学装置を備えている、ことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2013059556A 2013-03-22 2013-03-22 Electro-optical device and electronic apparatus Expired - Fee Related JP6065683B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013059556A JP6065683B2 (en) 2013-03-22 2013-03-22 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059556A JP6065683B2 (en) 2013-03-22 2013-03-22 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2014186082A JP2014186082A (en) 2014-10-02
JP6065683B2 true JP6065683B2 (en) 2017-01-25

Family

ID=51833750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059556A Expired - Fee Related JP6065683B2 (en) 2013-03-22 2013-03-22 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6065683B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7547866B2 (en) * 2020-08-26 2024-09-10 セイコーエプソン株式会社 Electro-optical device and electronic device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139549B2 (en) * 1999-01-29 2001-03-05 日本電気株式会社 Active matrix type liquid crystal display
JP2004152855A (en) * 2002-10-29 2004-05-27 Optrex Corp Flexible wiring board
KR100724479B1 (en) * 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 Liquid crystal display device and meothd for inspecting a bonding state with driving circuit
JP2008010310A (en) * 2006-06-29 2008-01-17 Seiko Epson Corp Flexible flat cable
JP2008224934A (en) * 2007-03-12 2008-09-25 Epson Imaging Devices Corp Electrooptical device, and method for inspecting electric bonding state by anisotropic conductive layer
JP4992774B2 (en) * 2008-03-14 2012-08-08 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2013003184A (en) * 2011-06-13 2013-01-07 Seiko Epson Corp Electro-optic device and projection type display device

Also Published As

Publication number Publication date
JP2014186082A (en) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6244802B2 (en) Electro-optical device and electronic apparatus
JP6156044B2 (en) Liquid crystal device and electronic device
JP6364891B2 (en) Electro-optical device, electronic device, and semiconductor device
JP3199691U (en) Electro-optical device and electronic apparatus
JP2016177230A (en) Electro-optic device and electronic apparatus
JP3199692U (en) Electro-optical device and electronic apparatus
JP2018084724A (en) Electro-optical device and electronic apparatus
JP6065683B2 (en) Electro-optical device and electronic apparatus
JP6311811B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP5982094B2 (en) Electro-optical device, projection display device, and electronic apparatus
JP2017009887A (en) Electro-optic device and electronic apparatus
JP6107919B2 (en) Electro-optical device, electronic equipment
JP6252090B2 (en) Electro-optical device and electronic apparatus
US20200312890A1 (en) Electro-optical device and electronic apparatus
JP6155618B2 (en) Electro-optical device substrate and electronic equipment
JP5862204B2 (en) Electro-optical device and electronic apparatus
US10216044B2 (en) Liquid crystal device and electronic apparatus
JP2016099493A (en) Electro-optical device and electronic apparatus
JP2013109258A (en) Electro-optic device and electronic apparatus
JP2013178435A (en) Electro-optical device and electronic apparatus
JP2013088742A (en) Electro-optical device, and electronic equipment
JP2014178411A (en) Electro-optic device and electronic equipment
JP2019008099A (en) Electro-optical device and electronic apparatus
US10871681B2 (en) Electro-optical device and electronic apparatus
JP2013101200A (en) Electrooptic device and electronic apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151002

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160610

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20160624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161212

R150 Certificate of patent or registration of utility model

Ref document number: 6065683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees