JP6060752B2 - Flat panel radiation detector and manufacturing method thereof - Google Patents

Flat panel radiation detector and manufacturing method thereof Download PDF

Info

Publication number
JP6060752B2
JP6060752B2 JP2013054970A JP2013054970A JP6060752B2 JP 6060752 B2 JP6060752 B2 JP 6060752B2 JP 2013054970 A JP2013054970 A JP 2013054970A JP 2013054970 A JP2013054970 A JP 2013054970A JP 6060752 B2 JP6060752 B2 JP 6060752B2
Authority
JP
Japan
Prior art keywords
lead wire
synthetic resin
common electrode
flat panel
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013054970A
Other languages
Japanese (ja)
Other versions
JP2014181935A (en
Inventor
佐藤 賢治
賢治 佐藤
久男 辻
久男 辻
岸本 栄俊
栄俊 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2013054970A priority Critical patent/JP6060752B2/en
Publication of JP2014181935A publication Critical patent/JP2014181935A/en
Application granted granted Critical
Publication of JP6060752B2 publication Critical patent/JP6060752B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Radiation (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、医療分野、工業分野等の放射線(例えば、X線、γ線等)の空間分布を計測するフラットパネル型放射線検出器とその製造方法に関する。   The present invention relates to a flat panel radiation detector that measures the spatial distribution of radiation (for example, X-rays, γ rays, etc.) in the medical field, industrial field, and the like, and a method for manufacturing the same.

従来、この種の装置として、直接変換タイプのフラットパネル型放射線検出器(以下適宜、「FPD」と称する)がある(特許文献1〜3参照)。この直接変換タイプのFPDは、放射線感応型の半導体層と、半導体層の表面に形成され、所定のバイアス電圧を印加する共通電極と、半導体層の裏面に形成された電荷(キャリア)を収集する画素電極と、アクティブマトリクス基板と、キャリア選択性の高抵抗膜とを備えている。半導体層に放射線が入射すると電荷が生成され、生成された電荷は、画素電極により収集されて、放射線検出信号として取り出すことにより、放射線を検出している。   Conventionally, as this type of apparatus, there is a direct conversion type flat panel radiation detector (hereinafter referred to as “FPD” as appropriate) (see Patent Documents 1 to 3). This direct conversion type FPD collects charges (carriers) formed on a radiation-sensitive semiconductor layer, a common electrode formed on the surface of the semiconductor layer, to which a predetermined bias voltage is applied, and a back surface of the semiconductor layer. A pixel electrode, an active matrix substrate, and a carrier-selective high-resistance film are provided. When radiation enters the semiconductor layer, a charge is generated, and the generated charge is collected by the pixel electrode and extracted as a radiation detection signal, thereby detecting the radiation.

特に、a−Se(アモルファス・セレン)のようなアモルファス半導体厚膜を半導体層として用いる場合、アモルファス半導体厚膜は、真空蒸着等の方法によって厚くて広い膜を容易に形成できる。そのため、大面積の厚膜が必要な2次元アレイ型のFPDを構成するのに適している。   In particular, when an amorphous semiconductor thick film such as a-Se (amorphous selenium) is used as the semiconductor layer, the amorphous semiconductor thick film can be easily formed into a thick and wide film by a method such as vacuum deposition. Therefore, it is suitable for constructing a two-dimensional array type FPD that requires a large-area thick film.

直接変換タイプのFPDは、高電圧のバイアス電圧を使用するので、沿面放電の問題が発生する。沿面放電は、共通電極の外縁部から、アモルファス半導体厚膜の外縁部に沿って、アクティブマトリクス基板に至る間で絶縁破壊が起こることで生じる放電現象である。そこで、特許文献1では、半導体層および共通電極の表面をシリコーン樹脂等の高耐圧の絶縁物質からなる放電防止膜で全面的に覆う構成が提案されている。これにより、沿面放電を抑えることができる。   Since the direct conversion type FPD uses a high bias voltage, a problem of creeping discharge occurs. Creeping discharge is a discharge phenomenon that occurs when dielectric breakdown occurs from the outer edge of the common electrode to the active matrix substrate along the outer edge of the amorphous semiconductor thick film. Therefore, Patent Document 1 proposes a configuration in which the surfaces of the semiconductor layer and the common electrode are entirely covered with a discharge preventing film made of a high-voltage insulating material such as silicone resin. Thereby, creeping discharge can be suppressed.

しかしながら、この構造では、温度変化によりFPDに反りが生じ、シリコーン樹脂膜、アモルファス半導体厚膜、共通電極およびキャリア選択性の高抵抗膜の少なくともいずれか1つに亀裂が入り、沿面放電の耐圧が不十分となる。そこで、特許文献2では、アクティブマトリクス基板と同程度の熱膨張係数を持つ絶縁性の板材(補助板)を、高耐圧の硬化性合成樹脂(放電防止膜)を挟んでアクティブマトリクス基板の反対側に設ける構成が提案されている。これにより、温度変化によるFPDの反りを抑えることができる。   However, in this structure, the FPD warps due to temperature change, and at least one of the silicone resin film, the amorphous semiconductor thick film, the common electrode, and the carrier-selective high-resistance film cracks, and the breakdown voltage of creeping discharge is reduced. It becomes insufficient. Therefore, in Patent Document 2, an insulating plate material (auxiliary plate) having a thermal expansion coefficient comparable to that of the active matrix substrate is placed on the opposite side of the active matrix substrate with a high-voltage curable synthetic resin (discharge prevention film) interposed therebetween. The structure provided in is proposed. Thereby, the curvature of FPD by a temperature change can be suppressed.

さらに、特許文献3では、有効画素領域を覆う部分の硬化性合成樹脂をバイアス電圧供給用のリード線の接続領域を覆う部分よりも薄くする(窪ませる)構成が提案されている。これにより、半導体層と硬化性合成樹脂との熱膨張係数差、および硬化性合成樹脂の残留応力とによる半導体層へのストレスと、放射線の減衰を抑えることができる。   Furthermore, Patent Document 3 proposes a configuration in which a portion of the curable synthetic resin covering the effective pixel region is made thinner (depressed) than a portion covering the connection region of the lead wire for supplying the bias voltage. Thereby, the stress to a semiconductor layer by the thermal expansion coefficient difference of a semiconductor layer and curable synthetic resin, and the residual stress of curable synthetic resin, and attenuation | damping of a radiation can be suppressed.

特開2002−009268号公報JP 2002-009268 A 特開2002−311144号公報JP 2002-31144 A 特開2005−286183号公報JP 2005-286183 A

しかしながら、特許文献3の構成では、硬化性合成樹脂の厚さが変化する境界部に逆に応力が集中し、放電破壊の原因となることがわかってきた。図11(a)は、特許文献3の構成と同様に、リード線121の接続領域を覆う部分と有効画素領域SA部分とで硬化性合成樹脂層123の厚みが変化する境界部Aを共通電極103上に有する従来のフラットパネル型放射線検出器(FPD)101を示す平面図である。図11(b)は、図11(a)のB−B縦断面図であり、図11(c)は、図11(a)のC−Cの縦断面図である。なお、図11(a)において、リード線121等を透かした状態として実線で示している。また、硬化性合成樹脂層123は、図示を省略している。   However, in the configuration of Patent Document 3, it has been found that stress concentrates on the boundary portion where the thickness of the curable synthetic resin changes, causing discharge breakdown. FIG. 11A shows a common electrode at a boundary A where the thickness of the curable synthetic resin layer 123 varies between the portion covering the connection region of the lead wire 121 and the effective pixel region SA, as in the configuration of Patent Document 3. 1 is a plan view showing a conventional flat panel radiation detector (FPD) 101 on 103. FIG. 11B is a BB longitudinal sectional view of FIG. 11A, and FIG. 11C is a longitudinal sectional view of CC of FIG. 11A. In FIG. 11A, the lead wire 121 and the like are shown as a solid line with a solid line. Moreover, illustration of the curable synthetic resin layer 123 is omitted.

図11(a)において、FPD101の補助板125は、リード線121の接続領域で切り欠いており、境界部Aが共通電極103上を通過している。この境界部Aにおいて、半導体層102と硬化性合成樹脂層123との熱膨張係数差、および硬化性合成樹脂123の残留応力によるに応力が集中する。これにより、共通電極103と半導体層102との間に設けられるキャリア選択性の上部高抵抗膜105に亀裂等が生じて、その部分で上部高抵抗膜105が機能しなくなり、電流経路が生じ、この電流経路を通じて沿面放電が発生する。   In FIG. 11A, the auxiliary plate 125 of the FPD 101 is notched in the connection region of the lead wire 121, and the boundary portion A passes over the common electrode 103. In the boundary portion A, stress is concentrated due to the difference in thermal expansion coefficient between the semiconductor layer 102 and the curable synthetic resin layer 123 and the residual stress of the curable synthetic resin 123. As a result, a crack or the like occurs in the carrier-selective upper high-resistance film 105 provided between the common electrode 103 and the semiconductor layer 102, and the upper high-resistance film 105 does not function in that portion, and a current path is generated. Creeping discharge occurs through this current path.

そのため、応力が集中する境界部Aを抑えるために、硬化性合成樹脂層123の厚さを均一にする必要があるが、硬化性合成樹脂層123の厚みをリード線121よりも薄くすることができないという問題が生じる。なお、硬化性合成樹脂層123の厚みが大きいと、補助板125を設けた構成であっても、熱膨張係数差により反りが生じ、温度差のある温度環境の厳しい場所における長時間の使用に対しての耐久性が不十分なものとなってしまう。   Therefore, in order to suppress the boundary portion A where stress is concentrated, it is necessary to make the thickness of the curable synthetic resin layer 123 uniform, but the thickness of the curable synthetic resin layer 123 may be made thinner than the lead wire 121. The problem that it is not possible arises. In addition, if the thickness of the curable synthetic resin layer 123 is large, even if the auxiliary plate 125 is provided, warpage occurs due to a difference in thermal expansion coefficient, and it can be used for a long time in a place where the temperature environment is severe and there is a temperature difference. The durability against this will be insufficient.

本発明は、このような事情に鑑みてなされたものであって、放電破壊を抑えると共に、長寿命なフラットパネル型放射線検出器を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a flat panel type radiation detector that suppresses discharge breakdown and has a long lifetime.

本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、本発明に係るフラットパネル型放射線検出器は、(a)放射線の入射により電荷を生成する放射線感応型の半導体層と、(b)前記半導体層の表面に形成され、前記半導体層にバイアス電圧を与える共通電極と、(c)前記半導体層と前記共通電極との間に設けられたキャリア選択性の高抵抗膜と、(d)前記半導体層の裏面に設けられ、前記半導体層で生成された電荷を読み出すアクティブマトリクス基板と、(e)有効画素領域の外側となる位置で前記共通電極に接続されるバイアス電圧供給用のリード線と、(f)前記半導体層と前記高抵抗膜と前記共通電極とを覆う絶縁性の硬化性合成樹脂層と、(g)前記硬化性合成樹脂層の表側に固定され、前記アクティブマトリクス基板と同程度の熱膨張係数を有する絶縁性の補助板とを備えたフラットパネル型放射線検出器において、(h1)前記補助板は、前記リード線が前記共通電極と接続するリード線接続部に対向する位置に開口部を備え、(h2)前記リード線は、前記開口部から引き出すように配置されていることを特徴とするものである。
In order to achieve such an object, the present invention has the following configuration.
That is, the flat panel radiation detector according to the present invention includes: (a) a radiation-sensitive semiconductor layer that generates a charge upon incidence of radiation; and (b) formed on the surface of the semiconductor layer and biasing the semiconductor layer. A common electrode for applying a voltage; (c) a carrier-selective high-resistance film provided between the semiconductor layer and the common electrode; and (d) provided on the back surface of the semiconductor layer and formed in the semiconductor layer. An active matrix substrate for reading the generated charge; (e) a bias voltage supply lead connected to the common electrode at a position outside the effective pixel region; (f) the semiconductor layer and the high resistance film; An insulating curable synthetic resin layer covering the common electrode; and (g) an insulating auxiliary fixed to the front side of the curable synthetic resin layer and having a thermal expansion coefficient comparable to that of the active matrix substrate. (H1) The auxiliary plate includes an opening at a position facing the lead wire connecting portion where the lead wire connects to the common electrode, and (h2) the lead wire. Is arranged so as to be pulled out from the opening.

本発明に係るフラットパネル型放射線検出器によれば、バイアス電圧供給用のリード線は、リード線が共通電極と接続するリード線接続部に対向する補助板の位置に設けられた開口部から引き出すように配置されている。これにより、硬化性合成樹脂層の厚みをリード線よりも薄くできる。また、リード線接続部を覆う部分と有効画素領域を覆う部分とに生じていた硬化性合成樹脂層の厚みが変化する境界部を抑えることができる。すなわち、硬化性合成樹脂層の厚みを薄くできると共に、硬化性合成樹脂層の厚みが変化する境界部を抑えることができる。そのため、硬化性合成樹脂層と半導体層との熱膨張係数差による反り、および硬化性合成樹脂層の残留応力による応力や、その応力が集中することを抑えることができる。したがって、応力を軽減でき、その応力集中によるダメージで生じる沿面放電(放電破壊)を抑えることができる。また、温度環境の厳しい場所における長時間の使用に対して長寿命なものにすることができる。また、硬化性合成樹脂層の厚みを薄くすることができるので、放射線の減衰を抑えることができる。   According to the flat panel radiation detector of the present invention, the lead wire for supplying the bias voltage is drawn out from the opening provided at the position of the auxiliary plate facing the lead wire connecting portion where the lead wire is connected to the common electrode. Are arranged as follows. Thereby, the thickness of a curable synthetic resin layer can be made thinner than a lead wire. In addition, it is possible to suppress the boundary portion where the thickness of the curable synthetic resin layer that has occurred in the portion covering the lead wire connecting portion and the portion covering the effective pixel region changes. That is, the thickness of the curable synthetic resin layer can be reduced and the boundary where the thickness of the curable synthetic resin layer changes can be suppressed. Therefore, it is possible to suppress warping due to a difference in thermal expansion coefficient between the curable synthetic resin layer and the semiconductor layer, stress due to residual stress of the curable synthetic resin layer, and concentration of the stress. Therefore, stress can be reduced and creeping discharge (discharge breakdown) caused by damage due to the stress concentration can be suppressed. In addition, it can have a long life with respect to long-time use in a place where the temperature environment is severe. Moreover, since the thickness of the curable synthetic resin layer can be reduced, attenuation of radiation can be suppressed.

また、本発明に係るフラットパネル型放射線検出器において、(i)前記リード線が引き出された状態の前記開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞する絶縁性の閉塞部を更に備えていることが好ましい。これにより、補助板の開口部から外の筐体部へ向かって放電すること(放電破壊)を抑えることができる。すなわち、補助板の開口部から硬化性合成樹脂を注入する方法では、リード線に気泡が付着しやすく、この気泡を介して、補助板の開口部から外の筐体部へ向かって放電する問題がある。この方法を用いず、リード線が引き出された状態の開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞し、補助板の開口部以外の穴から硬化性合成樹脂を注入する方法を用いる。これにより、リード線に付着する気泡が抑えられ、補助板の開口部から外の筐体部へ向かって放電することを抑えることができる。   Further, in the flat panel radiation detector according to the present invention, (i) an insulating blocking portion that blocks the opening in a state where the lead wire is drawn out so as not to leak when the curable synthetic resin is injected. Furthermore, it is preferable to provide. Thereby, it can suppress that it discharges toward the outer housing | casing part from the opening part of an auxiliary | assistant board (discharge destruction). That is, in the method of injecting the curable synthetic resin from the opening of the auxiliary plate, bubbles are likely to adhere to the lead wire, and the problem of discharging from the opening of the auxiliary plate toward the outer casing through the bubbles. There is. Without using this method, the opening with the lead wire pulled out is closed with a blocking portion so that liquid leakage does not occur when the curable synthetic resin is injected, and the curable synthetic resin is injected from a hole other than the opening of the auxiliary plate. Use the method to Thereby, bubbles adhering to the lead wire are suppressed, and discharge from the opening portion of the auxiliary plate toward the outer casing portion can be suppressed.

また、本発明に係るフラットパネル型放射線検出器において、前記閉塞部は、前記補助板を挟んで前記共通電極の反対側から前記開口部を覆う絶縁性の蓋部と、前記開口部、前記リード線および前記蓋部の隙間を絶縁性の合成樹脂で充填した充填部とを備えていることが好ましい。これにより、リード線が引き出された状態の開口部を絶縁性の合成樹脂のみで閉塞させる構成よりも強固に、補助板の開口部から外の筐体部へ向かって放電することを抑えることができる。すなわち、既に固体状のもので覆うので、所定の形状にし易く、また、気泡が入りにくい。また、充填する合成樹脂の量が少なくて済み、硬化時間を早くすることができる。   Further, in the flat panel radiation detector according to the present invention, the closing portion includes an insulating lid that covers the opening from the opposite side of the common electrode across the auxiliary plate, the opening, and the lead It is preferable to include a filling portion in which a gap between the wire and the lid portion is filled with an insulating synthetic resin. As a result, it is possible to suppress discharge from the opening of the auxiliary plate toward the outer casing more firmly than the configuration in which the opening in the state where the lead wire is drawn out is closed only with the insulating synthetic resin. it can. That is, since it is already covered with a solid material, it is easy to obtain a predetermined shape and air bubbles are difficult to enter. In addition, the amount of synthetic resin to be filled is small, and the curing time can be shortened.

また、本発明に係るフラットパネル型放射線検出器において、前記共通電極には、2kV以上のバイアス電圧が与えられることが好ましい。2kV以上の高電圧が印加した場合でも補助板の開口部から外の筐体部へ向かって放電することを抑えることができる。   In the flat panel radiation detector according to the present invention, it is preferable that a bias voltage of 2 kV or more is applied to the common electrode. Even when a high voltage of 2 kV or higher is applied, it is possible to suppress discharge from the opening of the auxiliary plate toward the outer casing.

また、本発明に係るフラットパネル型放射線検出器において、前記閉塞部を覆う絶縁シートを更に備えていることが好ましい。これにより、更に強固に補助板の開口部から外の筐体部へ向かって放電することを抑えることができる。   The flat panel radiation detector according to the present invention preferably further includes an insulating sheet that covers the blocking portion. Thereby, it is possible to suppress the discharge from the opening portion of the auxiliary plate to the outer casing portion more firmly.

また、本発明に係るフラットパネル型放射線検出器において、前記絶縁シートは、テフロン(登録商標)およびポリイミドのいずれかであることが好ましい。これらは、市販ルートで容易に入手でき、耐電圧が非常に高い放電防止構造を容易に形成することができる。   In the flat panel radiation detector according to the present invention, it is preferable that the insulating sheet is one of Teflon (registered trademark) and polyimide. These can be easily obtained by a commercial route, and can easily form a discharge prevention structure having a very high withstand voltage.

また、本発明に係るフラットパネル型放射線検出器において、前記硬化性合成樹脂層の厚みは、前記リード線接続部および前記開口部を除いて、前記共通電極上の全域において一定であることが好ましい。これにより、応力が集中することが抑えられて、応力集中による沿面放電を抑えることができる。なお、リード線接続部や開口部は厚みが異なるが、応力集中は沿面放電に至るほど大きくない。また、共通電極上以外の部分で硬化性合成樹脂層の厚みが異なる部分には応力集中が起こるが、電界が掛かっていないので、沿面放電には至らない。   In the flat panel radiation detector according to the present invention, it is preferable that the thickness of the curable synthetic resin layer is constant over the common electrode except for the lead wire connecting portion and the opening. . Thereby, the concentration of stress can be suppressed, and creeping discharge due to the stress concentration can be suppressed. The lead wire connecting portion and the opening have different thicknesses, but the stress concentration is not so great as to cause creeping discharge. In addition, stress concentration occurs in a portion other than the common electrode where the thickness of the curable synthetic resin layer is different, but since no electric field is applied, creeping discharge does not occur.

また、本発明に係るフラットパネル型放射線検出器において、前記硬化性合成樹脂層の厚みは、前記共通電極上の全域において前記リード線の直径よりも薄いことが好ましい。これにより、硬化性合成樹脂層と半導体層との熱膨張係数差による反り、および硬化性合成樹脂層の残留応力による応力を抑えて、沿面放電を抑えることができる。また、放射線の減衰を抑えることができる。   In the flat panel radiation detector according to the present invention, it is preferable that the thickness of the curable synthetic resin layer is thinner than the diameter of the lead wire in the entire area on the common electrode. Thereby, the warp due to the difference in thermal expansion coefficient between the curable synthetic resin layer and the semiconductor layer and the stress due to the residual stress of the curable synthetic resin layer can be suppressed, and creeping discharge can be suppressed. Moreover, attenuation of radiation can be suppressed.

また、本発明に係るフラットパネル型放射線検出器の製造方法は、(A)放射線の入射により電荷を生成する放射線感応型の半導体層と、(B)前記半導体層の表面に形成され、前記半導体層にバイアス電圧を与える共通電極と、(C)前記半導体層と前記共通電極との間に設けられたキャリア選択性の高抵抗膜と、(D)前記半導体層の裏面に設けられ、前記半導体層で生成された電荷を読み出すアクティブマトリクス基板と、(E)有効画素領域の外側となる位置で前記共通電極に接続されるバイアス電圧供給用のリード線と、(F)前記半導体層と前記高抵抗膜と前記共通電極とを覆う絶縁性の硬化性合成樹脂層と、(G)前記硬化性合成樹脂層の表側に固定され、前記アクティブマトリクス基板と同程度の熱膨張係数を有する絶縁性の補助板とを備えたフラットパネル型放射線検出器の製造方法において、(H)前記リード線が前記共通電極と接続するリード線接続部に対向する前記補助板の位置に設けられた開口部から前記リード線を引き出すように配置する工程と、(I)前記リード線が引き出された状態の前記開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞する工程と、(J)前記開口部を前記閉塞部で閉塞した後に、前記半導体層、前記共通電極、前記アクティブマトリクス基板および前記補助板で囲まれる空間に硬化性合成樹脂を注入して硬化させる工程と、を備えていることを特徴とするものである。
The flat panel radiation detector manufacturing method according to the present invention includes: (A) a radiation-sensitive semiconductor layer that generates a charge upon incidence of radiation; and (B) a semiconductor layer formed on a surface of the semiconductor layer. A common electrode for applying a bias voltage to the layer; (C) a carrier-selective high-resistance film provided between the semiconductor layer and the common electrode; and (D) a semiconductor electrode provided on the back surface of the semiconductor layer. An active matrix substrate for reading out the charges generated in the layer; (E) a bias voltage supply lead connected to the common electrode at a position outside the effective pixel region; and (F) the semiconductor layer and the high layer An insulating curable synthetic resin layer covering the resistance film and the common electrode; and (G) an insulating property fixed on the front side of the curable synthetic resin layer and having a thermal expansion coefficient comparable to that of the active matrix substrate. In a manufacturing method of a flat panel radiation detector provided with an auxiliary plate, (H) the lead wire from the opening provided at the position of the auxiliary plate facing the lead wire connecting portion connected to the common electrode (I) a step of closing the opening in a state where the lead wire is drawn out with a closing portion so as not to leak liquid when the curable synthetic resin is injected, and (J) And a step of injecting and curing a curable synthetic resin into a space surrounded by the semiconductor layer, the common electrode, the active matrix substrate, and the auxiliary plate after the opening is closed by the closing portion. It is characterized by this.

本発明に係るフラットパネル型放射線検出器の製造方法によれば、バイアス電圧供給用のリード線は、リード線が共通電極と接続するリード線接続部に対向する補助板の位置に設けられた開口部から引き出すように配置されている。これにより、硬化性合成樹脂層の厚みをリード線よりも薄くできる。また、リード線接続部を覆う部分と有効画素領域を覆う部分とに生じていた硬化性合成樹脂層の厚みが変化する境界部を抑えることができる。すなわち、硬化性合成樹脂層の厚みを薄くできると共に、硬化性合成樹脂層の厚みが変化する境界部を抑えることができる。そのため、硬化性合成樹脂層と半導体層との熱膨張係数差による反り、および硬化性合成樹脂層の残留応力による応力や、その応力が集中することを抑えることができる。したがって、応力を軽減でき、その応力集中によるダメージで生じる沿面放電(放電破壊)を抑えることができる。また、温度環境の厳しい場所における長時間の使用に対して長寿命なものにすることができる。また、硬化性合成樹脂層の厚みを薄くすることができるので、放射線の減衰を抑えることができる。   According to the flat panel radiation detector manufacturing method of the present invention, the bias voltage supply lead wire has an opening provided at the position of the auxiliary plate facing the lead wire connecting portion where the lead wire connects to the common electrode. It is arranged to pull out from the part. Thereby, the thickness of a curable synthetic resin layer can be made thinner than a lead wire. In addition, it is possible to suppress the boundary portion where the thickness of the curable synthetic resin layer that has occurred in the portion covering the lead wire connecting portion and the portion covering the effective pixel region changes. That is, the thickness of the curable synthetic resin layer can be reduced and the boundary where the thickness of the curable synthetic resin layer changes can be suppressed. Therefore, it is possible to suppress warping due to a difference in thermal expansion coefficient between the curable synthetic resin layer and the semiconductor layer, stress due to residual stress of the curable synthetic resin layer, and concentration of the stress. Therefore, stress can be reduced and creeping discharge (discharge breakdown) caused by damage due to the stress concentration can be suppressed. In addition, it can have a long life with respect to long-time use in a place where the temperature environment is severe. Moreover, since the thickness of the curable synthetic resin layer can be reduced, attenuation of radiation can be suppressed.

また、リード線が引き出された状態の開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞した後に、半導体層、共通電極、アクティブマトリクス基板および補助板で囲まれる空間に硬化性合成樹脂を注入して硬化させている。補助板の開口部から硬化性合成樹脂を注入する方法では、リード線に気泡が付着しやすく、この気泡を介して、補助板の開口部から外の筐体部へ向かって放電する問題がある。この方法を用いず、リード線が引き出された状態の開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞し、補助板の開口部以外の穴から硬化性合成樹脂を注入する方法を用いる。これにより、リード線に付着する気泡が抑えられ、補助板の開口部から外の筐体部へ向かって放電すること(放電破壊)を抑えることができる。   In addition, the opening with the lead wire drawn out is closed with a closing portion so that liquid does not leak when the curable synthetic resin is injected, and then cured into a space surrounded by the semiconductor layer, the common electrode, the active matrix substrate, and the auxiliary plate. A synthetic resin is injected and cured. In the method of injecting the curable synthetic resin from the opening of the auxiliary plate, bubbles easily adhere to the lead wire, and there is a problem of discharging from the opening of the auxiliary plate toward the outer casing through the bubbles. . Without using this method, the opening with the lead wire pulled out is closed with a blocking portion so that liquid leakage does not occur when the curable synthetic resin is injected, and the curable synthetic resin is injected from a hole other than the opening of the auxiliary plate. Use the method to Thereby, bubbles adhering to the lead wire are suppressed, and discharge (discharge breakdown) from the opening of the auxiliary plate toward the outer casing can be suppressed.

本発明に係るフラットパネル型放射線検出器によれば、バイアス電圧供給用のリード線は、リード線が共通電極と接続するリード線接続部に対向する補助板の位置に設けられた開口部から引き出すように配置されている。これにより、硬化性合成樹脂層の厚みをリード線よりも薄くできる。また、リード線接続部を覆う部分と有効画素領域を覆う部分とに生じていた硬化性合成樹脂層の厚みが変化する境界部を抑えることができる。すなわち、硬化性合成樹脂層の厚みを薄くできると共に、硬化性合成樹脂層の厚みが変化する境界部を抑えることができる。そのため、硬化性合成樹脂層と半導体層との熱膨張係数差による反り、および硬化性合成樹脂層の残留応力による応力や、その応力が集中することを抑えることができる。したがって、応力を軽減でき、その応力集中によるダメージで生じる沿面放電(放電破壊)を抑えることができる。また、温度環境の厳しい場所における長時間の使用に対して長寿命なものにすることができる。また、硬化性合成樹脂層の厚みを薄くすることができるので、放射線の減衰を抑えることができる。   According to the flat panel radiation detector of the present invention, the lead wire for supplying the bias voltage is drawn out from the opening provided at the position of the auxiliary plate facing the lead wire connecting portion where the lead wire is connected to the common electrode. Are arranged as follows. Thereby, the thickness of a curable synthetic resin layer can be made thinner than a lead wire. In addition, it is possible to suppress the boundary portion where the thickness of the curable synthetic resin layer that has occurred in the portion covering the lead wire connecting portion and the portion covering the effective pixel region changes. That is, the thickness of the curable synthetic resin layer can be reduced and the boundary where the thickness of the curable synthetic resin layer changes can be suppressed. Therefore, it is possible to suppress warping due to a difference in thermal expansion coefficient between the curable synthetic resin layer and the semiconductor layer, stress due to residual stress of the curable synthetic resin layer, and concentration of the stress. Therefore, stress can be reduced and creeping discharge (discharge breakdown) caused by damage due to the stress concentration can be suppressed. In addition, it can have a long life with respect to long-time use in a place where the temperature environment is severe. Moreover, since the thickness of the curable synthetic resin layer can be reduced, attenuation of radiation can be suppressed.

また、本発明に係るフラットパネル型放射線検出器の製造方法によれば、更に、リード線が引き出された状態の開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞した後に、半導体層、共通電極、アクティブマトリクス基板および補助板で囲まれる空間に硬化性合成樹脂を注入して硬化させている。補助板の開口部から硬化性合成樹脂を注入する方法では、リード線に気泡が付着しやすく、この気泡を介して、補助板の開口部から外の筐体部へ向かって放電する問題がある。この方法を用いず、リード線が引き出された状態の開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞し、補助板の開口部以外の穴から硬化性合成樹脂を注入する方法を用いる。これにより、リード線に付着する気泡が抑えられ、補助板の開口部から外の筐体部へ向かって放電すること(放電破壊)を抑えることができる。   Further, according to the method for manufacturing a flat panel radiation detector according to the present invention, after the opening in the state where the lead wire is drawn out is blocked by the closing portion so as not to leak when the curable synthetic resin is injected. A curable synthetic resin is injected into a space surrounded by the semiconductor layer, the common electrode, the active matrix substrate, and the auxiliary plate and cured. In the method of injecting the curable synthetic resin from the opening of the auxiliary plate, bubbles easily adhere to the lead wire, and there is a problem of discharging from the opening of the auxiliary plate toward the outer casing through the bubbles. . Without using this method, the opening with the lead wire pulled out is closed with a blocking portion so that liquid leakage does not occur when the curable synthetic resin is injected, and the curable synthetic resin is injected from a hole other than the opening of the auxiliary plate. Use the method to Thereby, bubbles adhering to the lead wire are suppressed, and discharge (discharge breakdown) from the opening of the auxiliary plate toward the outer casing can be suppressed.

(a)は、実施例に係るフラットパネル型放射線検出器(FPD)の平面図であり、(b)は、(a)の縦断面図である。(A) is a top view of the flat panel type radiation detector (FPD) which concerns on an Example, (b) is a longitudinal cross-sectional view of (a). アクティブマトリクス基板とその周辺の構成を示すブロック図である。It is a block diagram which shows the structure of an active matrix substrate and its periphery. 図1(b)のリード線接続部を拡大して示す縦断面図である。It is a longitudinal cross-sectional view which expands and shows the lead wire connection part of FIG.1 (b). 実施例に係るフラットパネル型放射線検出器(FPD)の製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the flat panel type radiation detector (FPD) which concerns on an Example. (a)は、補助板の開口部からリード線を引き出した状態を部分拡大して示す平面図であり、(b)は、その縦断面図である。(A) is a top view which expands and shows the state which pulled out the lead wire from the opening part of the auxiliary | assistant board, (b) is the longitudinal cross-sectional view. (a)は、蓋部を配置した状態を部分拡大して示す平面図であり、(b)は、その縦断面図である。(A) is a top view which expands and shows the state which has arrange | positioned the cover part, (b) is the longitudinal cross-sectional view. (a)は、隙間を絶縁性の合成樹脂で充填させた状態を部分拡大して示す平面図であり、(b)は、その縦断面図である。(A) is a top view which expands and shows the state which filled the clearance gap with the insulating synthetic resin, (b) is the longitudinal cross-sectional view. 効果の説明に供する縦断面図である。It is a longitudinal cross-sectional view with which it uses for description of an effect. 変形例に係るフラットパネル型放射線検出器(FPD)の縦断面図である。It is a longitudinal cross-sectional view of the flat panel type radiation detector (FPD) which concerns on a modification. 変形例に係るフラットパネル型放射線検出器(FPD)の縦断面図である。It is a longitudinal cross-sectional view of the flat panel type radiation detector (FPD) which concerns on a modification. (a)は、従来のフラットパネル型放射線検出器(FPD)の平面図であり、(b)は、(a)のB−B縦断面図であり、(c)は、(a)のC−C断面図である。(A) is a top view of the conventional flat panel type radiation detector (FPD), (b) is a BB longitudinal cross-sectional view of (a), (c) is C of (a). It is -C sectional drawing.

以下、図面を参照して本発明の実施例を説明する。図1(a)は、実施例に係るフラットパネル型放射線検出器(FPD)の平面図であり、図1(b)は、図1(a)の縦断面図である。図1(a)において、硬化性合成樹脂層23は、図示を省略している。   Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a plan view of a flat panel radiation detector (FPD) according to the embodiment, and FIG. 1B is a longitudinal sectional view of FIG. In FIG. 1A, the illustration of the curable synthetic resin layer 23 is omitted.

図1(a)および図1(b)を参照する。FPD1は、放射線(例えばX線)の入射により電荷を生成する放射線感応型の半導体膜2と、この半導体膜2にバイアス電圧を与える金属薄膜製の共通電極3とが、その順にアクティブマトリクス基板4に積層形成されている。   Please refer to FIG. 1 (a) and FIG. 1 (b). The FPD 1 includes a radiation-sensitive semiconductor film 2 that generates a charge upon incidence of radiation (for example, X-rays), and a common electrode 3 made of a metal thin film that applies a bias voltage to the semiconductor film 2, and an active matrix substrate 4 in that order. Are laminated.

半導体層2は、a−Se(アモルファス・セレン)等のアモルファス半導体膜、またはCdTe(テルル化カドミウム)若しくはCdZnTe(テルル化亜鉛カドミウム)等の化合物半導体膜で構成される。半導体層2の厚みは、通常、0.5mm〜1.5mm程度で構成される。   The semiconductor layer 2 is composed of an amorphous semiconductor film such as a-Se (amorphous selenium) or a compound semiconductor film such as CdTe (cadmium telluride) or CdZnTe (zinc cadmium telluride). The thickness of the semiconductor layer 2 is usually configured to be about 0.5 mm to 1.5 mm.

半導体層2と共通電極3との間には、キャリア選択性の上部高抵抗膜5が設けられ、半導体層2と後述する画素電極7(アクティブマトリクス基板4)との間には、キャリア選択性の下部高抵抗膜6が設けられている。上部高抵抗膜5は、Sb(三硫化二アンチモン)で構成され、下部高抵抗膜6は、Sbで構成されている。なお、半導体層2と高抵抗膜5の間には、正孔(又は電子)移動剤を混入させたポリカーボネート等の有機膜層(図示しない)を更に形成してもよい。上部高抵抗膜5は、本発明における高抵抗膜に相当する。 A carrier-selective upper high-resistance film 5 is provided between the semiconductor layer 2 and the common electrode 3, and carrier selectivity is provided between the semiconductor layer 2 and a pixel electrode 7 (active matrix substrate 4) to be described later. The lower high resistance film 6 is provided. The upper high resistance film 5 is made of Sb 2 S 3 (antimony trisulfide), and the lower high resistance film 6 is made of Sb 2 S 3 . An organic film layer (not shown) such as polycarbonate mixed with a hole (or electron) transfer agent may be further formed between the semiconductor layer 2 and the high resistance film 5. The upper high resistance film 5 corresponds to the high resistance film in the present invention.

また、上部高抵抗膜5は、共通電極3に正バイアスが印加される場合、N型(正孔注入阻止型)の選択膜が、共通電極3に負バイアスが印加される場合、P型(電子注入阻止型)の選択膜が使用される。一方、下部高抵抗膜6は、共通電極3に正バイアスが印加される場合、P型(電子注入阻止型)の選択膜が、共通電極3に負バイアスが印加される場合、N型(正孔注入阻止型)の選択膜が使用される。ただし、多層構造の場合はこれに限定されるものではない。   The upper high resistance film 5 is an N type (hole injection blocking type) selection film when a positive bias is applied to the common electrode 3, and a P type (when a negative bias is applied to the common electrode 3. An electron injection blocking type selective membrane is used. On the other hand, the lower high-resistance film 6 is a P-type (electron injection blocking) selection film when a positive bias is applied to the common electrode 3, and an N-type (positive) when a negative bias is applied to the common electrode 3. A hole injection blocking type) selective membrane is used. However, the multilayer structure is not limited to this.

また、上部・下部高抵抗膜5,6に用いられる半導体としては、Sbの他に、ZnTe(テルル化亜鉛)、CeO(酸化セリウム)、CdS(硫化カドミウム)、ZnSe(セレン化亜鉛)、ZnS(硫化亜鉛)等の多結晶半導体、Na(ナトリウム)等のアルカリ金属やCl(塩素)等のハロゲンもしくはAs(ヒ素)やTe(テルル)をドープしたSe(セレン)およびSe化合物のアモルファス半導体が大面積化適性に優れるものとして挙げられる。 In addition to Sb 2 S 3 , semiconductors used for the upper and lower high resistance films 5 and 6 include ZnTe (zinc telluride), CeO 2 (cerium oxide), CdS (cadmium sulfide), and ZnSe (selenide). Zinc), polycrystalline semiconductors such as ZnS (zinc sulfide), Se (selenium) and Se compounds doped with alkali metals such as Na (sodium), halogens such as Cl (chlorine), As (arsenic), and Te (tellurium) The amorphous semiconductor is excellent in suitability for large area.

アクティブマトリクス基板4は、半導体膜2で生成された電荷を収集する画素電極7と、半導体層2で生成され、画素電極7で収集された電荷を読み出す電荷読み出し回路8と、画素電極7および電荷読み出し回路8が形成される絶縁基板9とを備えている。画素電極7は、複数個で構成され、図2に示すように、有効画素領域SA内に2次元マトリクス状に配列されている。共通電極3および画素電極7は、Au(金)、Pt(白金)、Ni(ニッケル)、In(インジウム)等の中の適当な金属やITO(酸化インジウムスズ)等で構成される。絶縁基板9は、ガラス等で構成される。   The active matrix substrate 4 includes a pixel electrode 7 that collects charges generated in the semiconductor film 2, a charge readout circuit 8 that reads the charges generated in the semiconductor layer 2 and collected in the pixel electrode 7, and the pixel electrodes 7 and charges. And an insulating substrate 9 on which a readout circuit 8 is formed. The pixel electrode 7 is composed of a plurality, and is arranged in a two-dimensional matrix within the effective pixel region SA as shown in FIG. The common electrode 3 and the pixel electrode 7 are made of a suitable metal such as Au (gold), Pt (platinum), Ni (nickel), In (indium), ITO (indium tin oxide), or the like. The insulating substrate 9 is made of glass or the like.

電荷読み出し回路8は、図2に示すように、画素電極7で収集した電荷を蓄積するコンデンサ8aと、コンデンサ8aに蓄積された電荷を読み出すためのスイッチング素子であるTFT(薄膜電界効果トランジスタ)8bと、ゲート線8cと、データ線8dとを備えている。   As shown in FIG. 2, the charge readout circuit 8 includes a capacitor 8a for accumulating charges collected by the pixel electrode 7, and a TFT (thin film field effect transistor) 8b which is a switching element for reading out the charges accumulated in the capacitor 8a. A gate line 8c and a data line 8d.

コンデンサ8aおよびTFT8bは、画素電極7ごとに1個ずつ設けられている。コンデンサ8aは、TFT8bのドレインと接続されている。ゲート線8cは、図2中の行方向(X方向)に1列に並んでいる各TFT8bのゲートに接続されている。また、ゲート線8cは、TFT8bに読み出し信号を送るためにゲートドライバ11に接続されている。   One capacitor 8 a and one TFT 8 b are provided for each pixel electrode 7. The capacitor 8a is connected to the drain of the TFT 8b. The gate line 8c is connected to the gate of each TFT 8b arranged in one column in the row direction (X direction) in FIG. The gate line 8c is connected to the gate driver 11 in order to send a read signal to the TFT 8b.

データ線8dは、図2中の列方向(Y方向)に1列に並んでいる各TFT8bのソースに接続されている。また、データ線8dは、電荷電圧型増幅器13と接続され、データ線8dで読み出された検出信号は、順番に、電荷電圧型増幅器13、マルチプレクサ15およびA/D変換器17と送られて、FPD1外部に出力されるように構成されている。また、ゲートドライバ11、電荷電圧型増幅器13、マルチプレクサ15、A/D変換器17およびバイアス電圧供給源(図示しない)等は、CPU等で構成されるコントローラ19で制御されている。   The data line 8d is connected to the source of each TFT 8b arranged in one column in the column direction (Y direction) in FIG. The data line 8d is connected to the charge voltage type amplifier 13, and the detection signals read out by the data line 8d are sequentially sent to the charge voltage type amplifier 13, the multiplexer 15 and the A / D converter 17. , And output to the outside of the FPD 1. Further, the gate driver 11, the charge voltage type amplifier 13, the multiplexer 15, the A / D converter 17, the bias voltage supply source (not shown) and the like are controlled by a controller 19 including a CPU.

図1(a)および図1(b)に戻る。共通電極3には、バイアス電圧供給用のリード線21が接続されている。リード線21は、有効画素領域SAの外側となる位置で共通電極3に接続されている。なお、リード線21の接続部分についての詳細は、後で説明する。   Returning to FIG. 1 (a) and FIG. 1 (b). A lead wire 21 for supplying a bias voltage is connected to the common electrode 3. The lead wire 21 is connected to the common electrode 3 at a position outside the effective pixel area SA. Details of the connecting portion of the lead wire 21 will be described later.

半導体膜2と共通電極3等は、保護モールドとして硬化性合成樹脂層23で被覆されている。硬化性合成樹脂層23は、エポキシ樹脂等で構成される。硬化性合成樹脂層23の表側にアクティブマトリクス基板4と同程度の熱膨張係数を有する絶縁性の補助板25が固定されている。補助板25は、石英ガラス等で構成される。なお、補助板25は、スペーサ27を介してアクティブマトリクス基板4に固定されている。スペーサ27は、ポリカーボネート樹脂やABS樹脂等で構成される。   The semiconductor film 2 and the common electrode 3 are covered with a curable synthetic resin layer 23 as a protective mold. The curable synthetic resin layer 23 is made of an epoxy resin or the like. An insulating auxiliary plate 25 having a thermal expansion coefficient similar to that of the active matrix substrate 4 is fixed to the front side of the curable synthetic resin layer 23. The auxiliary plate 25 is made of quartz glass or the like. The auxiliary plate 25 is fixed to the active matrix substrate 4 via a spacer 27. The spacer 27 is made of polycarbonate resin, ABS resin, or the like.

スペーサ27は、半導体層2等の側方を囲うスペーサ枠部27aと、半導体層2等の上方を覆うと共に、スペーサ枠部27aの内壁よりも小さい面積で開口した窓枠部27bとを備えている。スペーサ27は、補助板25を挟んで共通電極3の反対側からスペーサ27の窓枠部27bの開口外周部で補助板25を固定する。   The spacer 27 includes a spacer frame portion 27a that encloses the side of the semiconductor layer 2 and the like, and a window frame portion 27b that covers the upper side of the semiconductor layer 2 and the like and that is opened with an area smaller than the inner wall of the spacer frame portion 27a. Yes. The spacer 27 fixes the auxiliary plate 25 at the opening outer peripheral portion of the window frame portion 27 b of the spacer 27 from the opposite side of the common electrode 3 across the auxiliary plate 25.

なお、半導体層2、共通電極3、アクティブマトリクス基板4、上部・下部高抵抗膜5,6、リード線21、硬化性合成樹脂層23、補助板25、スペーサ27等が一体となったFPD本体は、筐体29に支持され、その内部に収められている。   The FPD body in which the semiconductor layer 2, the common electrode 3, the active matrix substrate 4, the upper and lower high resistance films 5 and 6, the lead wire 21, the curable synthetic resin layer 23, the auxiliary plate 25, the spacer 27, etc. are integrated. Is supported by the housing 29 and housed therein.

次に、リード線接続部30の構成について説明する。図3は、図1(b)のリード線接続部30を拡大して示す縦断面図である。リード線接続部30は、金属板31と、金属板31と共通電極3と固定させる導電性接着剤33とを備えている。リード線21は、上述のように、共通電極3に接続されている。具体的には、リード線21は、金属板31および導電性接着剤33を介在させて共通電極3に接続されている。リード線21は、導線部21aと、導電部21aを被覆する絶縁被覆部21bと備えており、導線部21aは、金属板31に半田付けされている。   Next, the configuration of the lead wire connecting portion 30 will be described. FIG. 3 is an enlarged longitudinal sectional view showing the lead wire connecting portion 30 of FIG. The lead wire connecting portion 30 includes a metal plate 31 and a conductive adhesive 33 that fixes the metal plate 31 and the common electrode 3. The lead wire 21 is connected to the common electrode 3 as described above. Specifically, the lead wire 21 is connected to the common electrode 3 with a metal plate 31 and a conductive adhesive 33 interposed therebetween. The lead wire 21 includes a conductive wire portion 21 a and an insulating coating portion 21 b that covers the conductive portion 21 a, and the conductive wire portion 21 a is soldered to the metal plate 31.

なお、金属板31は、Cu(銅)等で構成されるが、Cu板の表面に抵抗値を下げ、腐食を防止するために、Auメッキが施されて構成したものでもよい。導電性接着剤33は、Ni(ニッケル)アクリル系ペーストのようにNiを含有したもの、または、カーボンを包含するカーボン系ペースト等が用いられる。リード線21の導線部21aは、Cu等で構成される。リード線21の径Eは、2mm程度である。なお、本明細書において、リード線接続部30の領域LCは、導電性接着剤33が形成される領域を示すものとする。   The metal plate 31 is made of Cu (copper) or the like. However, the metal plate 31 may be formed by applying Au plating on the surface of the Cu plate to lower the resistance value and prevent corrosion. The conductive adhesive 33 is made of Ni containing nickel, such as Ni (nickel) acrylic paste, or carbon paste containing carbon. The lead wire portion 21a of the lead wire 21 is made of Cu or the like. The diameter E of the lead wire 21 is about 2 mm. In the present specification, the region LC of the lead wire connecting portion 30 indicates a region where the conductive adhesive 33 is formed.

次に、本発明の特徴部分について説明する。図11(a)〜図11(c)の従来装置では、リード線121は、半導体層102等の側方を囲うスペーサ127のスペーサ枠部127aから、アクティブマトリクス基板104、補助板123およびスペーサ127等で囲まれる空間の外側に引き出されている。この点、本発明では、リード線21は、補助板25から引き出されている。   Next, features of the present invention will be described. In the conventional apparatus shown in FIGS. 11A to 11C, the lead wires 121 are connected to the active matrix substrate 104, the auxiliary plate 123, and the spacer 127 from the spacer frame portion 127a of the spacer 127 that surrounds the side of the semiconductor layer 102 and the like. It is drawn outside the space surrounded by etc. In this regard, in the present invention, the lead wire 21 is drawn from the auxiliary plate 25.

すなわち、補助板25は、図3に示すように、リード線21が共通電極3と接続するリード線接続部30に対向する位置に開口部25aを備えている。リード線21は、その開口部25aから引き出すように配置されている。また、リード線21が引き出された状態の開口部25aは、閉塞部35で閉塞されている。閉塞部35は、リード線接続部30のバイアス電圧が開口部25aから外の筐体部29へ向かって放電が起こることを防止し、また、硬化性合成樹脂の注入時に液漏れしないためのものである。なお、補助板25は、図1(a)および図1(b)において、開口部25a以外で、共通電極3を含む半導体層2を覆うように設けられている。   That is, as shown in FIG. 3, the auxiliary plate 25 includes an opening 25 a at a position facing the lead wire connecting portion 30 where the lead wire 21 is connected to the common electrode 3. The lead wire 21 is disposed so as to be drawn out from the opening 25a. Further, the opening 25 a in a state where the lead wire 21 is drawn out is closed by a closing portion 35. The closing portion 35 prevents the bias voltage of the lead wire connecting portion 30 from discharging from the opening portion 25a toward the outer casing portion 29, and also prevents liquid leakage when injecting the curable synthetic resin. It is. In addition, the auxiliary | assistant board 25 is provided so that the semiconductor layer 2 containing the common electrode 3 may be covered other than the opening part 25a in Fig.1 (a) and FIG.1 (b).

閉塞部35は、図3に示すように、補助板25を挟んで共通電極3の反対側から、開口部25aを覆う蓋部37と、開口部25a、リード線21および蓋部37の隙間を絶縁性の合成樹脂(合成樹脂接着剤)で充填した充填部39を備えている。蓋部37は、ポリカーボネート樹脂、ABS樹脂およびアクリル樹脂等で構成されている。蓋部37の厚みは、1mm程度が好ましく、0.5〜3.0mm程度で構成してもよい。   As shown in FIG. 3, the blocking portion 35 includes a lid portion 37 that covers the opening portion 25 a from the opposite side of the common electrode 3 across the auxiliary plate 25, and a gap between the opening portion 25 a, the lead wire 21, and the lid portion 37. A filling portion 39 filled with an insulating synthetic resin (synthetic resin adhesive) is provided. The lid portion 37 is made of polycarbonate resin, ABS resin, acrylic resin, or the like. The thickness of the lid portion 37 is preferably about 1 mm, and may be about 0.5 to 3.0 mm.

蓋部37は、リード線21の開口部25aの通過を妨げず、開口部25aの一部を塞ぐものである。蓋部37は、例えば、リード線21を受け入れるための切り欠き部37a(図6(a)参照)を有し、U字状に形成されている。引き出された状態のリード線21は、切り欠き部37aに沿って配置させることにより、リード線21が突出することを抑えるようになっている。充填部39を構成する合成樹脂は、エポキシ樹脂等が用いられている。充填部39により、蓋部37を補助板25に接着させると共に、開口部25aおよび蓋部37の切り欠き部37aを満たすように隙間が充填される。   The lid portion 37 does not prevent the lead wire 21 from passing through the opening portion 25a and closes a part of the opening portion 25a. The lid portion 37 has, for example, a cutout portion 37a (see FIG. 6A) for receiving the lead wire 21, and is formed in a U shape. The lead wire 21 in the drawn-out state is arranged along the notch 37a to suppress the lead wire 21 from protruding. An epoxy resin or the like is used as the synthetic resin constituting the filling portion 39. The filling portion 39 adheres the lid portion 37 to the auxiliary plate 25 and fills the gap so as to fill the opening portion 25 a and the notch portion 37 a of the lid portion 37.

なお、充填部39は、隙間を充填しつつ、はみ出して覆うようにしてもよい。また、充填部39が十分に充填されていれば、切り欠き部37aの入口側までの全て充填させなくてもよい。   The filling unit 39 may protrude and cover the gap while filling the gap. Further, if the filling portion 39 is sufficiently filled, it is not necessary to fill all of the notch portion 37a up to the inlet side.

また、閉塞部35は、絶縁シート41で覆われている。すなわち、絶縁シート41は、閉塞部35、開口部25a、および開口部25aから引き出されたリード線21の一部を覆うように設けられている。絶縁シート41は、テフロン(登録商標)およびポリイミド等のいずれかで構成される。これらは、市販ルートで容易に入手でき、耐電圧が非常に高い放電防止構造を容易に形成することができる。   Further, the closing portion 35 is covered with an insulating sheet 41. That is, the insulating sheet 41 is provided so as to cover the closing portion 35, the opening 25a, and a part of the lead wire 21 drawn from the opening 25a. The insulating sheet 41 is made of either Teflon (registered trademark) or polyimide. These can be easily obtained by a commercial route, and can easily form a discharge prevention structure having a very high withstand voltage.

なお、硬化性合成樹脂層23の厚みは、リード線接続部30の領域LCおよび開口部25aを除いて、共通電極3上の全域において一定である。これにより、応力が集中することが抑えられて、応力集中による沿面放電を抑えることができる。なお、リード線接続部30の領域LCや開口部25aは厚みが異なるが、応力集中は沿面放電に至るほど大きくない。また、共通電極3上以外の部分で硬化性合成樹脂層23の厚みが異なる部分には応力集中が起こるが、電界が掛かっていないので、沿面放電には至らない。   The thickness of the curable synthetic resin layer 23 is constant over the common electrode 3 except for the region LC of the lead wire connecting portion 30 and the opening 25a. Thereby, the concentration of stress can be suppressed, and creeping discharge due to the stress concentration can be suppressed. In addition, although area | region LC and the opening part 25a of the lead wire connection part 30 differ in thickness, stress concentration is not so large that it leads to creeping discharge. Further, stress concentration occurs in a portion where the thickness of the curable synthetic resin layer 23 is different in a portion other than on the common electrode 3, but a creeping discharge does not occur because no electric field is applied.

リード線接続部30の領域LCおよび開口部25aは、具体的には、図5(a)および図5(b)において、符号Fで示す領域である。なお、図5(a)において、符号Fは、図示の便宜上、大きめに示す。   Specifically, the region LC and the opening 25a of the lead wire connecting portion 30 are regions indicated by a symbol F in FIGS. 5 (a) and 5 (b). In FIG. 5A, the symbol F is shown larger for convenience of illustration.

また、硬化性合成樹脂層23の厚みは、共通電極3上の全域においてリード線21の直径E(図3参照)よりも薄い。これにより、硬化性合成樹脂層23と半導体層2との熱膨張係数差による反り、および硬化性合成樹脂層23の残留応力による応力を抑えて、沿面放電を抑えることができる。また、放射線の減衰を抑えることができる。   Further, the thickness of the curable synthetic resin layer 23 is thinner than the diameter E (see FIG. 3) of the lead wire 21 in the entire region on the common electrode 3. Thereby, the warpage due to the difference in thermal expansion coefficient between the curable synthetic resin layer 23 and the semiconductor layer 2 and the stress due to the residual stress of the curable synthetic resin layer 23 can be suppressed, and creeping discharge can be suppressed. Moreover, attenuation of radiation can be suppressed.

<FPD1の動作>
次に、FPD1の動作について説明する。FPD1によって放射線を検出する際には、図示しないバイアス電圧供給源からバイアス電圧を2kV以上25kV程度以下で共通電極3に印加する。バイアス電圧は、リード線21および金属板31等を通じて共通電極3に印加される。バイアス電圧を印加した状態で、放射線の入射されることに伴って半導体層2により電荷が生成される。この生成された電荷は、2次元マトリクス状に配置された画素電極7で収集される。収集された電荷は、電荷読み出し回路8により画素電極7ごとの放射線検出信号として取り出す。
<Operation of FPD1>
Next, the operation of the FPD 1 will be described. When the radiation is detected by the FPD 1, a bias voltage is applied to the common electrode 3 from a bias voltage supply source (not shown) at 2 kV to 25 kV. The bias voltage is applied to the common electrode 3 through the lead wire 21 and the metal plate 31. In a state where a bias voltage is applied, charges are generated by the semiconductor layer 2 as radiation is incident. The generated charges are collected by the pixel electrodes 7 arranged in a two-dimensional matrix. The collected charge is taken out as a radiation detection signal for each pixel electrode 7 by the charge readout circuit 8.

具体的には、画素電極7で収集された電荷がコンデンサ8aに一旦蓄積される。そして、ゲートドライバ11により、例えば図2中の紙面上側から順番に、読み出し信号をゲート線8cに与える。読み出し信号がゲート線8cに与えられると、ゲート線8cに接続するTFT8bのゲートがOFF状態からON状態になり、コンデンサ8aに蓄積された電荷がデータ線8dを通じて読み出される。読み出された電荷は、電荷電圧変換型13で増幅されて電圧信号として出力される。マルチプレクサ15は、複数の電圧信号から1つの電圧信号を選択して出力する。出力された電圧信号は、A/D変換器17でアナログ信号からディジタル信号に変換される。変換されたディジタル信号に基づいて2次元の放射線画像が得られる。   Specifically, the charges collected by the pixel electrode 7 are temporarily stored in the capacitor 8a. Then, the gate driver 11 gives a read signal to the gate line 8c in order, for example, from the upper side of the drawing in FIG. When the read signal is supplied to the gate line 8c, the gate of the TFT 8b connected to the gate line 8c is changed from the OFF state to the ON state, and the charge accumulated in the capacitor 8a is read through the data line 8d. The read charge is amplified by the charge-voltage conversion type 13 and output as a voltage signal. The multiplexer 15 selects and outputs one voltage signal from the plurality of voltage signals. The output voltage signal is converted from an analog signal to a digital signal by the A / D converter 17. A two-dimensional radiation image is obtained based on the converted digital signal.

<FPD1の製造方法>
次に、FPD1の製造方法について図4を参照して説明する。アクティブマトリクス基板4を準備する(ステップS01)。アクティブマトリクス基板4上に、真空蒸着装置等を用いて、順番に、下部高抵抗膜6、半導体層2、上部高抵抗膜5および共通電極3を形成する(ステップS02)。その後、図1(a)および図3に示すように、有効画素領域SA外の共通電極3上に、金属板31、導電性接着剤33およびリード線21等を設ける(ステップS03)。
<Method for manufacturing FPD1>
Next, a method for manufacturing the FPD 1 will be described with reference to FIG. An active matrix substrate 4 is prepared (step S01). On the active matrix substrate 4, the lower high resistance film 6, the semiconductor layer 2, the upper high resistance film 5, and the common electrode 3 are formed in order using a vacuum evaporation apparatus or the like (step S02). Thereafter, as shown in FIGS. 1A and 3, a metal plate 31, a conductive adhesive 33, a lead wire 21 and the like are provided on the common electrode 3 outside the effective pixel area SA (step S03).

補助板25には、リード線21が共通電極3と接続するリード線接続部30に対向して開口部25aが設けられている。この開口部25aを有する補助板25をスペーサ27に固定する。共通電極3と補助板25との予め設定された間隔を保つように半導体層2等を補助板25およびスペーサ27で覆う(ステップS04)。この際、図5(a)および図5(b)に示すように、開口部25aからリード線21が引き出される。すなわち、リード線21が共通電極3と接続するリード線接続部30に対向する補助板25に設けられた開口部25aからリード線21を引き出すように配置する。   The auxiliary plate 25 is provided with an opening 25a facing the lead wire connecting portion 30 where the lead wire 21 is connected to the common electrode 3. The auxiliary plate 25 having the opening 25 a is fixed to the spacer 27. The semiconductor layer 2 and the like are covered with the auxiliary plate 25 and the spacer 27 so as to maintain a predetermined distance between the common electrode 3 and the auxiliary plate 25 (step S04). At this time, as shown in FIGS. 5A and 5B, the lead wire 21 is pulled out from the opening 25a. That is, the lead wire 21 is arranged so as to be drawn out from the opening 25 a provided in the auxiliary plate 25 facing the lead wire connecting portion 30 that connects to the common electrode 3.

その後、リード線21が引き出された状態の開口部25aを硬化性合成樹脂の注入時に液漏れしないように閉塞部35で閉塞する(ステップS05)。図6(a)および図6(b)に示すように、リード線21を引き出した状態の開口部25a上には、蓋部37を設置する。この際、蓋部37の切り欠き部37aからリード線21を受け入れながら、開口部25aを塞ぐ。そして、絶縁性の合成樹脂を用いて、補助板25を固定すると共に、開口部25aから引き出したリード線21と開口部25a等との隙間を充填して密封する。絶縁性の合成樹脂の充填は、粘度の高いものを用いるので、たれ落ちることなく閉塞することができる。絶縁性の合成樹脂は、パテ塗りのような方法で隙間を充填する。また、ノズルで充填する場合は、粘度が高いので、高い圧力が必要となる。これにより、充填部39を形成する(図7(a)および図7(b)参照)。   Thereafter, the opening 25a in a state where the lead wire 21 is drawn out is closed by the closing portion 35 so as not to leak when the curable synthetic resin is injected (step S05). As shown in FIGS. 6A and 6B, a lid 37 is installed on the opening 25a in a state where the lead wire 21 is pulled out. At this time, the opening 25 a is closed while receiving the lead wire 21 from the notch 37 a of the lid 37. Then, the auxiliary plate 25 is fixed using an insulating synthetic resin, and the gap between the lead wire 21 drawn from the opening 25a and the opening 25a is filled and sealed. Since the insulating synthetic resin is filled with a high viscosity, it can be closed without dripping. The insulating synthetic resin fills the gaps by a method such as putty coating. Moreover, when filling with a nozzle, since a viscosity is high, a high pressure is required. Thereby, the filling part 39 is formed (refer Fig.7 (a) and FIG.7 (b)).

開口部25aを閉塞部35で閉塞した後、半導体層2、共通電極3、アクティブマトリクス基板4、補助板25およびスペーサ27等で囲まれる空間に液体状の硬化性合成樹脂を注入して硬化させる(ステップS06)。この際、例えば、スペーサ27に設けられた注入口43(図1(b)参照)から、液体状の硬化性合成樹脂を注入し、硬化させる。硬化性合成樹脂は、例えば低粘度の常温硬化型エポキシ樹脂剤が用いられる。これにより、硬化性合成樹脂層23を形成する。   After the opening 25a is closed by the closing portion 35, a liquid curable synthetic resin is injected into a space surrounded by the semiconductor layer 2, the common electrode 3, the active matrix substrate 4, the auxiliary plate 25, the spacer 27, and the like, and cured. (Step S06). At this time, for example, liquid curable synthetic resin is injected from an injection port 43 (see FIG. 1B) provided in the spacer 27 and cured. As the curable synthetic resin, for example, a low-temperature room temperature curable epoxy resin agent is used. Thereby, the curable synthetic resin layer 23 is formed.

以上の製造方法によりFPD1が得られる。なお、閉塞部35を覆う絶縁シート41は、閉塞部35を形成した後に設けてもよいし、硬化性合成樹脂層23を形成した後に設けてもよい。また、ステップS03,S04において、リード線21は、金属板31にハンダ付けされた後に、補助板25の開口部25aに通される。この点、リード線21は、補助板25の開口部25aに通された後に、金属板31にハンダ付けされてもよい。   FPD1 is obtained by the above manufacturing method. The insulating sheet 41 covering the blocking portion 35 may be provided after the closing portion 35 is formed, or may be provided after the curable synthetic resin layer 23 is formed. In steps S03 and S04, the lead wire 21 is passed through the opening 25a of the auxiliary plate 25 after being soldered to the metal plate 31. In this regard, the lead wire 21 may be soldered to the metal plate 31 after passing through the opening 25 a of the auxiliary plate 25.

この製造方法の効果を説明する。リード線21が引き出された状態の開口部25aを硬化性合成樹脂の注入時に液漏れしないように閉塞部35で閉塞した後に、半導体層2、共通電極3、アクティブマトリクス基板4および補助板25等で囲まれる空間に硬化性合成樹脂を注入して硬化させている。補助板25の開口部25aから硬化性合成樹脂を注入する方法では、図8に示すように、リード線21に気泡Gが付着しやすく、a−Seのようなアモルファス半導体厚膜を放射線感応型の半導体層として用いる場合、2kV以上の高電圧を印加する必要があるので、この気泡Gを介して、補助板25の開口部25aから外の筐体部29へ向かって放電する問題がある。この方法を用いず、リード線21が引き出された状態の開口部25aを硬化性合成樹脂の注入時に液漏れしないように閉塞部35で閉塞し、補助板25の開口部25a以外の注入口43から硬化性合成樹脂を注入する方法を用いる。これにより、リード線21に付着する気泡Gが抑えられ、補助板25の開口部25aから外の筐体部29へ向かって放電することを抑えることができる。   The effect of this manufacturing method will be described. After the opening 25a with the lead wire 21 drawn out is closed with a closing portion 35 so as not to leak when the curable synthetic resin is injected, the semiconductor layer 2, the common electrode 3, the active matrix substrate 4, the auxiliary plate 25, etc. A curable synthetic resin is injected into the space surrounded by, and cured. In the method of injecting the curable synthetic resin from the opening 25a of the auxiliary plate 25, as shown in FIG. 8, bubbles G are likely to adhere to the lead wire 21, and an amorphous semiconductor thick film such as a-Se is used as a radiation sensitive type. When used as a semiconductor layer, since it is necessary to apply a high voltage of 2 kV or more, there is a problem of discharging from the opening 25a of the auxiliary plate 25 toward the outer casing 29 through the bubbles G. Without using this method, the opening 25a in a state where the lead wire 21 is drawn out is closed with a closing portion 35 so as not to leak when the curable synthetic resin is injected, and the inlet 43 other than the opening 25a of the auxiliary plate 25 is closed. A method of injecting a curable synthetic resin is used. Thereby, the bubble G adhering to the lead wire 21 is suppressed, and discharge from the opening 25a of the auxiliary plate 25 toward the outer casing 29 can be suppressed.

<実験結果>
本実施例の効果を確認するために、以下に示す実験を実施した。まず、本実施例(図1(a)および図1(b)参照)の構造を有する実験用検出器(FPD1)を10台製作し、また、従来装置として、図11(a)〜図11(c)の構造を有する比較用検出器(FPD101)を7台製作した。そして、共通電極3,103にバイアス電圧30kVを10分間印加して沿面放電の耐性を比較した。その結果を表1に示す。なお、30kVのバイアス電圧は、上限として設定される25kVの2割増しの値である。
<Experimental result>
In order to confirm the effect of this example, the following experiment was performed. First, ten experimental detectors (FPD1) having the structure of the present embodiment (see FIGS. 1A and 1B) are manufactured, and as conventional devices, FIGS. Seven comparative detectors (FPD101) having the structure of (c) were manufactured. Then, a bias voltage of 30 kV was applied to the common electrodes 3 and 103 for 10 minutes to compare the resistance to creeping discharge. The results are shown in Table 1. Note that the bias voltage of 30 kV is a value 20% higher than 25 kV set as the upper limit.

表1の結果が示すように、実験用検出器(FPD1)では、沿面放電は確認されなかった。一方、比較用検出器(FPD101)では、7台のうち5台で沿面放電が確認され、放電部位は境界部であった。この結果からも明らかなように、境界部を抑えた本実施例の実験用検出器(FPD1)は、沿面放電の耐性を改善することができる。そのため、硬化性合成樹脂層23の厚みを薄くしても、従来の比較用検出器(FPD101)以上に放電耐性を改善することができるので、温度変化のある温度環境の厳しい場所における長時間の使用に対して高寿命で高性能なFPDを得ることができる。   As shown in the results of Table 1, creeping discharge was not confirmed in the experimental detector (FPD1). On the other hand, in the comparative detector (FPD101), creeping discharge was confirmed in 5 out of 7 units, and the discharge site was a boundary portion. As is apparent from this result, the experimental detector (FPD1) of the present embodiment in which the boundary portion is suppressed can improve the resistance to creeping discharge. Therefore, even if the thickness of the curable synthetic resin layer 23 is reduced, the discharge resistance can be improved more than that of the conventional detector for comparison (FPD 101). A long-life and high-performance FPD can be obtained for use.

Figure 0006060752
Figure 0006060752

本実施例によれば、バイアス電圧供給用のリード線21は、リード線21が共通電極3と接続するリード線接続部30に対向する補助板25の位置に設けられた開口部25aから引き出すように配置されている。これにより、硬化性合成樹脂層23の厚みをリード線21よりも薄くできる。また、リード線接続部30を覆う部分と有効画素領域SAを覆う部分とに生じていた硬化性合成樹脂層23の厚みが変化する境界部Aを抑えることができる。すなわち、硬化性合成樹脂層23の厚みを薄くできると共に、硬化性合成樹脂層23の厚みが変化する境界部Aを抑えることができる。そのため、硬化性合成樹脂層23と半導体層2との熱膨張係数差による反り、および硬化性合成樹脂層23の残留応力による応力や、その応力が集中することを抑えることができる。したがって、応力を軽減でき、その応力集中によるダメージで生じる沿面放電を抑えることができる。また、温度環境の厳しい場所における長時間の使用に対して長寿命なものにすることができる。また、硬化性合成樹脂層23の厚みを薄くすることができるので、放射線の減衰を抑えることができる。   According to the present embodiment, the lead wire 21 for supplying the bias voltage is drawn out from the opening 25 a provided at the position of the auxiliary plate 25 facing the lead wire connecting portion 30 where the lead wire 21 is connected to the common electrode 3. Is arranged. Thereby, the thickness of the curable synthetic resin layer 23 can be made thinner than the lead wire 21. Further, it is possible to suppress the boundary portion A where the thickness of the curable synthetic resin layer 23 generated in the portion covering the lead wire connecting portion 30 and the portion covering the effective pixel region SA changes. That is, the thickness of the curable synthetic resin layer 23 can be reduced, and the boundary portion A where the thickness of the curable synthetic resin layer 23 changes can be suppressed. Therefore, it is possible to suppress warping due to a difference in thermal expansion coefficient between the curable synthetic resin layer 23 and the semiconductor layer 2, stress due to residual stress of the curable synthetic resin layer 23, and concentration of the stress. Therefore, stress can be reduced and creeping discharge caused by damage due to the stress concentration can be suppressed. In addition, it can have a long life with respect to long-time use in a place where the temperature environment is severe. Moreover, since the thickness of the curable synthetic resin layer 23 can be reduced, attenuation of radiation can be suppressed.

また、FPD1は、リード線21が引き出された状態の開口部25aを硬化性合成樹脂の注入時に液漏れしないように閉塞する絶縁性の閉塞部35を更に備えている。これにより、補助板25の開口部25aから外の筐体部29へ向かって放電することを抑えることができる。   The FPD 1 further includes an insulating closing portion 35 that closes the opening 25a in a state where the lead wire 21 is drawn out so as not to leak when the curable synthetic resin is injected. Thereby, it can suppress that it discharges toward the outer housing | casing part 29 from the opening part 25a of the auxiliary | assistant board 25. FIG.

閉塞部35は、補助板25を挟んで共通電極3の反対側から開口部25aを覆う絶縁性の蓋部37と、開口部25a、リード線21および蓋部37の隙間を絶縁性の合成樹脂で充填した充填部39とを備えている。これにより、リード線21が引き出された状態の開口部25aを絶縁性の合成樹脂のみで閉塞させる構成よりも強固に、補助板25の開口部25aから外の筐体部29へ向かって放電することを抑えることができる。すなわち、既に固体状のもので覆うので、所定の形状にし易く、また、気泡G(図8参照)が入りにくい。また、充填する合成樹脂の量が少なくて済み、硬化時間を早くすることができる。   The closing portion 35 includes an insulating lid portion 37 that covers the opening portion 25a from the opposite side of the common electrode 3 with the auxiliary plate 25 interposed therebetween, and a gap between the opening portion 25a, the lead wire 21, and the lid portion 37 that is an insulating synthetic resin. And a filling part 39 filled with As a result, the discharge from the opening 25a of the auxiliary plate 25 toward the outer casing 29 is performed more firmly than the configuration in which the opening 25a in the state where the lead wire 21 is drawn out is closed only by the insulating synthetic resin. That can be suppressed. That is, since it is already covered with a solid material, it is easy to obtain a predetermined shape, and bubbles G (see FIG. 8) are difficult to enter. In addition, the amount of synthetic resin to be filled is small, and the curing time can be shortened.

また、FPD1は、閉塞部35を覆う絶縁シート41を更に備えている。これにより、更に強固に補助板25の開口部25aから外の筐体部29へ向かって放電することを抑えることができる。   The FPD 1 further includes an insulating sheet 41 that covers the blocking portion 35. Thereby, it is possible to suppress the discharge from the opening 25a of the auxiliary plate 25 toward the outer casing 29 more firmly.

本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above embodiment, and can be modified as follows.

(1)上述した実施例では、硬化性合成樹脂層23の厚みが薄くなることで、沿面放電を抑制する効果が弱くなることが予想される。この点、図9(a)および図9(b)に示すように、FPD51は、バリア層53を共通電極3の外縁部に設けているようにしてもよい(国際公開第2010/042930号参照)。これにより、沿面放電を抑制する効果が弱くなることを回避できる。   (1) In the Example mentioned above, it is anticipated that the effect which suppresses creeping discharge will become weak because the thickness of the curable synthetic resin layer 23 becomes thin. In this regard, as shown in FIGS. 9A and 9B, the FPD 51 may be configured such that the barrier layer 53 is provided on the outer edge of the common electrode 3 (see International Publication No. 2010/042930). ). Thereby, it can avoid that the effect which suppresses creeping discharge becomes weak.

すなわち、PFD51は、共通電極3の外縁部に沿って、共通電極3と上部高抵抗膜5を覆うバリア層53を備えている。バリア層53は、半導体層2と硬化性合成樹脂層23とで低抵抗化する化学反応を介在している部分で防止すると共に、硬化性合成樹脂層23と接着性を有するようになっている。また、バリア層53は、半導体層2とは化学反応しない絶縁材料で構成される。なお、バリア層53は、少なくとも上部高抵抗膜5の上面であって、共通電極3と隙間を設けず共通電極3の側面に接するように形成されていればよい。   That is, the PFD 51 includes a barrier layer 53 that covers the common electrode 3 and the upper high resistance film 5 along the outer edge of the common electrode 3. The barrier layer 53 prevents the chemical reaction that lowers the resistance between the semiconductor layer 2 and the curable synthetic resin layer 23 and has adhesiveness with the curable synthetic resin layer 23. . The barrier layer 53 is made of an insulating material that does not chemically react with the semiconductor layer 2. The barrier layer 53 may be formed on at least the upper surface of the upper high resistance film 5 so as to be in contact with the side surface of the common electrode 3 without providing a gap with the common electrode 3.

バリア層53の材料は、例えば、非アミン系溶剤で溶解させたアクリル樹脂、ポリウレタン樹脂、ポリカーボネート樹脂、または合成ゴム等の非アミン系合成樹脂が用いられる。また、非アミン系溶剤は、トルエン、酢酸ブチル、メチルエチルケトン、メチルシクロヘキサン、エチルシクロヘキサン、キシレン、またはジクロロベンゼン等のいずれか単体または混合物が用いられる。バリア層53は、40℃未満の温度で形成される。   As the material of the barrier layer 53, for example, a non-amine synthetic resin such as an acrylic resin, a polyurethane resin, a polycarbonate resin, or a synthetic rubber dissolved in a non-amine solvent is used. In addition, as the non-amine solvent, any one or a mixture of toluene, butyl acetate, methyl ethyl ketone, methylcyclohexane, ethylcyclohexane, xylene, dichlorobenzene, or the like is used. The barrier layer 53 is formed at a temperature lower than 40 ° C.

(2)上述した実施例および変形例(1)において、閉塞部35は、蓋部37と、隙間を充填する充填部39とを備えていたが、これに限定されない。閉塞部35は、図10に示すように、蓋部37を用いず、充填部39を構成する絶縁性の合成樹脂のみを充填して構成してもよい。   (2) In the above-described embodiment and modification example (1), the closing portion 35 includes the lid portion 37 and the filling portion 39 that fills the gap, but is not limited thereto. As shown in FIG. 10, the closing portion 35 may be configured by filling only the insulating synthetic resin constituting the filling portion 39 without using the lid portion 37.

(3)上述した実施例および各変形例において、スペーサ27は、補助板25を挟んで共通電極3の反対側から、補助板25を固定していた。この点、例えば、図8に示すように、共通電極3側から補助板25を固定してもよい。すなわち、スペーサ28は、アクティブマトリクス基板4と補助板25との間に介在される。   (3) In the above-described embodiments and modifications, the spacer 27 fixes the auxiliary plate 25 from the opposite side of the common electrode 3 with the auxiliary plate 25 interposed therebetween. In this respect, for example, as shown in FIG. 8, the auxiliary plate 25 may be fixed from the common electrode 3 side. That is, the spacer 28 is interposed between the active matrix substrate 4 and the auxiliary plate 25.

1,51… フラットパネル型放射線検出器(FPD)
2 … 半導体膜
3 … 共通電極
4 … アクティブマトリクス基板
21 … リード線
23 … 硬化性合成樹脂層
25 … 補助板
25a … 開口部
30 … リード線接続部
35 … 閉塞部
37 … 蓋部
39 … 充填部
41 … 絶縁シート
A … 境界
SA … 有効画素領域
1,51 ... Flat panel radiation detector (FPD)
DESCRIPTION OF SYMBOLS 2 ... Semiconductor film 3 ... Common electrode 4 ... Active matrix substrate 21 ... Lead wire 23 ... Curable synthetic resin layer 25 ... Auxiliary plate 25a ... Opening part 30 ... Lead wire connection part 35 ... Closure part 37 ... Cover part 39 ... Filling part 41 ... Insulating sheet A ... Boundary SA ... Effective pixel area

Claims (9)

(a)放射線の入射により電荷を生成する放射線感応型の半導体層と、
(b)前記半導体層の表面に形成され、前記半導体層にバイアス電圧を与える共通電極と、
(c)前記半導体層と前記共通電極との間に設けられたキャリア選択性の高抵抗膜と、
(d)前記半導体層の裏面に設けられ、前記半導体層で生成された電荷を読み出すアクティブマトリクス基板と、
(e)有効画素領域の外側となる位置で前記共通電極に接続されるバイアス電圧供給用のリード線と、
(f)前記半導体層と前記高抵抗膜と前記共通電極とを覆う絶縁性の硬化性合成樹脂層と、
(g)前記硬化性合成樹脂層の表側に固定され、前記アクティブマトリクス基板と同程度の熱膨張係数を有する絶縁性の補助板とを備えたフラットパネル型放射線検出器において、
(h1)前記補助板は、前記リード線が前記共通電極と接続するリード線接続部に対向する位置に開口部を備え、
(h2)前記リード線は、前記開口部から引き出すように配置されていることを特徴とするフラットパネル型放射線検出器。
(A) a radiation-sensitive semiconductor layer that generates electric charge upon incidence of radiation;
(B) a common electrode formed on a surface of the semiconductor layer and applying a bias voltage to the semiconductor layer;
(C) a carrier-selective high-resistance film provided between the semiconductor layer and the common electrode;
(D) an active matrix substrate that is provided on the back surface of the semiconductor layer and reads out the electric charges generated in the semiconductor layer;
(E) a lead wire for supplying a bias voltage connected to the common electrode at a position outside the effective pixel region;
(F) an insulating curable synthetic resin layer covering the semiconductor layer, the high-resistance film, and the common electrode;
(G) In a flat panel radiation detector comprising an insulating auxiliary plate fixed to the front side of the curable synthetic resin layer and having a thermal expansion coefficient comparable to that of the active matrix substrate,
(H1) The auxiliary plate includes an opening at a position facing the lead wire connecting portion where the lead wire connects to the common electrode,
(H2) The flat panel radiation detector, wherein the lead wire is disposed so as to be drawn out from the opening.
請求項1に記載のフラットパネル型放射線検出器において、
(i)前記リード線が引き出された状態の前記開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞する絶縁性の閉塞部を更に備えていることを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to claim 1,
(I) A flat panel type radiation detection method further comprising an insulating blocking portion that blocks the opening in a state where the lead wire is drawn out so as not to leak when the curable synthetic resin is injected. vessel.
請求項2に記載のフラットパネル型放射線検出器において、
前記閉塞部は、前記補助板を挟んで前記共通電極の反対側から前記開口部を覆う絶縁性の蓋部と、前記開口部、前記リード線および前記蓋部の隙間を絶縁性の合成樹脂で充填した充填部とを備えていることを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to claim 2,
The closing portion includes an insulating lid that covers the opening from the opposite side of the common electrode across the auxiliary plate, and a gap between the opening, the lead wire, and the lid with an insulating synthetic resin. A flat panel radiation detector, comprising: a filled portion filled therein.
請求項2または3に記載のフラットパネル型放射線検出器において、
前記共通電極には、2kV以上のバイアス電圧が与えられることを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to claim 2 or 3,
A flat panel radiation detector, wherein a bias voltage of 2 kV or more is applied to the common electrode.
請求項2から4のいずれかに記載のフラットパネル型放射線検出器において、
前記閉塞部を覆う絶縁シートを更に備えていることを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to any one of claims 2 to 4,
A flat panel radiation detector, further comprising an insulating sheet covering the closed portion.
請求項5に記載のフラットパネル型放射線検出器において、
前記絶縁シートは、テフロン(登録商標)およびポリイミドのいずれかであることを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to claim 5,
The flat sheet type radiation detector, wherein the insulating sheet is one of Teflon (registered trademark) and polyimide.
請求項1から6のいずれかに記載のフラットパネル型放射線検出器において、
前記硬化性合成樹脂層の厚みは、前記リード線接続部および前記開口部を除いて、前記共通電極上の全域において一定であることを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to any one of claims 1 to 6,
The flat panel radiation detector is characterized in that the thickness of the curable synthetic resin layer is constant throughout the common electrode except for the lead wire connecting portion and the opening.
請求項7に記載のフラットパネル型放射線検出器において、
前記硬化性合成樹脂層の厚みは、前記共通電極上の全域において前記リード線の直径よりも薄いことを特徴とするフラットパネル型放射線検出器。
The flat panel radiation detector according to claim 7,
The flat panel radiation detector according to claim 1, wherein a thickness of the curable synthetic resin layer is thinner than a diameter of the lead wire in the entire region on the common electrode.
(A)放射線の入射により電荷を生成する放射線感応型の半導体層と、
(B)前記半導体層の表面に形成され、前記半導体層にバイアス電圧を与える共通電極と、
(C)前記半導体層と前記共通電極との間に設けられたキャリア選択性の高抵抗膜と、
(D)前記半導体層の裏面に設けられ、前記半導体層で生成された電荷を読み出すアクティブマトリクス基板と、
(E)有効画素領域の外側となる位置で前記共通電極に接続されるバイアス電圧供給用のリード線と、
(F)前記半導体層と前記高抵抗膜と前記共通電極とを覆う絶縁性の硬化性合成樹脂層と、
(G)前記硬化性合成樹脂層の表側に固定され、前記アクティブマトリクス基板と同程度の熱膨張係数を有する絶縁性の補助板とを備えたフラットパネル型放射線検出器の製造方法において、
(H)前記リード線が前記共通電極と接続するリード線接続部に対向する前記補助板の位置に設けられた開口部から前記リード線を引き出すように配置する工程と、
(I)前記リード線が引き出された状態の前記開口部を硬化性合成樹脂の注入時に液漏れしないように閉塞部で閉塞する工程と、
(J)前記開口部を前記閉塞部で閉塞した後に、前記半導体層、前記共通電極、前記アクティブマトリクス基板および前記補助板で囲まれる空間に硬化性合成樹脂を注入して硬化させる工程と、
を備えていることを特徴とするフラットパネル型放射線検出器の製造方法。
(A) a radiation-sensitive semiconductor layer that generates an electric charge upon incidence of radiation;
(B) a common electrode that is formed on the surface of the semiconductor layer and applies a bias voltage to the semiconductor layer;
(C) a carrier-selective high-resistance film provided between the semiconductor layer and the common electrode;
(D) an active matrix substrate that is provided on the back surface of the semiconductor layer and reads out charges generated in the semiconductor layer;
(E) a bias voltage supply lead connected to the common electrode at a position outside the effective pixel region;
(F) an insulating curable synthetic resin layer covering the semiconductor layer, the high-resistance film, and the common electrode;
(G) In the method of manufacturing a flat panel radiation detector comprising an insulating auxiliary plate fixed to the front side of the curable synthetic resin layer and having a thermal expansion coefficient comparable to that of the active matrix substrate,
(H) a step of arranging the lead wire so as to draw out the lead wire from an opening provided at a position of the auxiliary plate facing a lead wire connecting portion connected to the common electrode;
(I) a step of closing the opening in a state where the lead wire is drawn out with a closing portion so as not to leak when the curable synthetic resin is injected;
(J) After closing the opening with the closing portion, injecting and curing a curable synthetic resin in a space surrounded by the semiconductor layer, the common electrode, the active matrix substrate, and the auxiliary plate;
A method of manufacturing a flat panel radiation detector.
JP2013054970A 2013-03-18 2013-03-18 Flat panel radiation detector and manufacturing method thereof Active JP6060752B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013054970A JP6060752B2 (en) 2013-03-18 2013-03-18 Flat panel radiation detector and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013054970A JP6060752B2 (en) 2013-03-18 2013-03-18 Flat panel radiation detector and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2014181935A JP2014181935A (en) 2014-09-29
JP6060752B2 true JP6060752B2 (en) 2017-01-18

Family

ID=51700797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013054970A Active JP6060752B2 (en) 2013-03-18 2013-03-18 Flat panel radiation detector and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6060752B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589821A (en) * 1991-09-30 1993-04-09 Aloka Co Ltd Ionization chamber and its manufacture
JP4066972B2 (en) * 2004-03-30 2008-03-26 株式会社島津製作所 Flat panel radiation detector
JP4722103B2 (en) * 2007-09-21 2011-07-13 京セラ株式会社 X-ray detector mounting circuit board and X-ray detector
WO2010125607A1 (en) * 2009-04-30 2010-11-04 株式会社島津製作所 Radiation detector and method of manufacturing same
JPWO2012164605A1 (en) * 2011-05-30 2014-07-31 株式会社島津製作所 Radiation detector

Also Published As

Publication number Publication date
JP2014181935A (en) 2014-09-29

Similar Documents

Publication Publication Date Title
US6635860B2 (en) Radiation detector
JP5261979B2 (en) Image display device
US7875856B2 (en) Radiation detector
US7651877B2 (en) Two-dimensional image detecting apparatus and method for manufacturing the same
CN111202536B (en) Ray detector, manufacturing method thereof and electronic equipment
Cramer et al. Radiation‐Tolerant Flexible Large‐Area Electronics Based on Oxide Semiconductors
US6242729B1 (en) Two-dimensional image detector
JP2013142578A (en) Radiation detector
US20160148953A1 (en) Array substrate, radiation detector, and wiring substrate
US7547885B2 (en) Radiation detector
US8324556B2 (en) Radiation detector
TWI427316B (en) Radiation detector
JP6060752B2 (en) Flat panel radiation detector and manufacturing method thereof
US20180024254A1 (en) Radiation detector
JP5222398B2 (en) Radiation detector
JP6708493B2 (en) Radiation detector and manufacturing method thereof
JP2010141257A (en) Method for manufacturing radiation detector
JP5104857B2 (en) Radiation detector
US20120080601A1 (en) Apparatus and method for detecting radiation
WO2013080251A1 (en) Radiation detector
US7928401B2 (en) Radiation detecting system
US11705532B2 (en) X-ray device
WO2010125607A1 (en) Radiation detector and method of manufacturing same
JP2010056431A (en) Method of manufacturing radiation detector
JP2008021985A (en) Radiation detecting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161128

R151 Written notification of patent or utility model registration

Ref document number: 6060752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151