JP6040413B2 - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP6040413B2
JP6040413B2 JP2015146373A JP2015146373A JP6040413B2 JP 6040413 B2 JP6040413 B2 JP 6040413B2 JP 2015146373 A JP2015146373 A JP 2015146373A JP 2015146373 A JP2015146373 A JP 2015146373A JP 6040413 B2 JP6040413 B2 JP 6040413B2
Authority
JP
Japan
Prior art keywords
data
control device
master
connection line
expander
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015146373A
Other languages
English (en)
Other versions
JP2015180467A (ja
Inventor
雅也 田中
雅也 田中
光一 松橋
光一 松橋
Original Assignee
株式会社ソフイア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソフイア filed Critical 株式会社ソフイア
Priority to JP2015146373A priority Critical patent/JP6040413B2/ja
Publication of JP2015180467A publication Critical patent/JP2015180467A/ja
Application granted granted Critical
Publication of JP6040413B2 publication Critical patent/JP6040413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

グループに分割された演出装置を制御する複数のグループ単位制御手段と、複数のグル
ープ単位制御手段を制御するグループ統括制御手段とを備える遊技機に関し、特に、グル
ープ単位制御手段の初期化方法に関する。
サブ中継基板と電飾基板との間の配線を簡素化することができる遊技機として、トップ
電飾領域の中央部に配置されたトップＬＥＤ中央基板をサブ中継基板とシリアル接続し、
トップ電飾領域の右側部に配置されたトップＬＥＤ右基板及びトップ電飾領域の左側部に
配置されたトップＬＥＤ左基板をトップＬＥＤ中央基板から分離して配線により接続した
構成の遊技機が知られている。これにより、サブ中継基板からトップ電飾領域への配線数
を減らして配線を簡素化することができる（例えば、特許文献１参照）。
また、信号線の数を削減することができると共に不正行為の発見を容易に行うことがで
きる遊技機として、主基板と副基板との間での信号送信をＩ2Ｃバス方式により行い、主
基板及び副基板にそれぞれ双方向バスバッファを設けたものがある。この双方向バスバッ
ファは、Ｉ2Ｃバスを構成する二つの双方向シリアルライン（ＳＤＡ、ＳＣＬ）をそれぞ
れ二つの片方向シリアルラインに分岐させるためのものであり、主基板に設けられた双方
向バスバッファと副基板に設けられた双方向バスバッファとの間を、それらによって分岐
された片方向シリアルラインの信号伝送方向が互いに一致するようにして、四つのシリア
ル線で接続した構成としている（例えば、特許文献２参照）。
特開2008-212271号公報 特開2006-15036号公報
特許文献１に記載された遊技機では、配線を十分に削減することができなかった。
本発明は、グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減することのできる遊技機を提供することを目的とする。
本発明は、遊技の演出に係る制御を行うグループ統括制御手段を備え、複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループに設けるとともに、前記グループ統括制御手段には、前記グループ単位制御手段の各々を統括的に制御する統括制御手段が含まれ、前記統括制御手段と前記各グループ単位制御手段との間を、タイミング信号を伝達するタイミング信号線と、データ信号を伝達するデータ信号線と、前記グループ単位制御手段に電源電圧を供給する電源線と、を含むハーネスによりコネクタを介して接続することにより前記統括制御手段と前記各グループ単位制御手段との間でデータ送信を可能とし、前記統括制御手段が送信するデータには、前記グループ単位制御手段に設けられた記憶領域のうちの所定のアドレスを示すアドレス情報と、複数の制御データと、が含まれ、前記グループ単位制御手段は、前記ハーネスを構成する電源線から当該グループ単位制御手段に電源供給が開始されると、当該グループ単位制御手段自身を電源供給による電圧上昇に基づいて初期化する機能を有するとともに、前記アドレス情報が示すアドレスを記憶先の開始アドレスとして、送信された制御データを記憶し、制御データを記憶する毎に記憶先のアドレスを順次更新する機能を有し、前記統括制御手段は、当該統括制御手段に電源供給が開始されると、当該統括制御手段自身を電源供給による電圧上昇に基づいて初期化する機能を有し、前記タイミング信号線及び前記データ信号線には、所定の電源電圧を印加したプルアップ抵抗が各々接続され、前記統括制御手段と前記プルアップ抵抗を、同一の制御装置内に配置するようにし、遊技を統括的に制御する遊技制御手段からの指令に基づいて、遊技に係る演出を制御可能な演出制御手段を、前記遊技の演出に係る制御を行うグループ統括制御手段として構成するようにしたことを特徴とする。
本発明によると、グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減することができる。
本発明の第１実施形態の遊技機の説明図である。 本発明の第１実施形態の遊技盤の正面図である。 本発明の第１実施形態の遊技機の構成を示すブロック図である。 本発明の第１実施形態の演出制御装置の構成を示すブロック図である。 本発明の第１実施形態の装飾制御装置の接続の説明図である。 本発明の第１実施形態の装飾制御装置のブロック図である。 本発明の第１実施形態のＩ2ＣＩ／Ｏエクスパンダのブロック図である。 本発明の第１実施形態の装飾装置を制御する装飾制御装置のＩ2ＣＩ／Ｏエクスパンダ周辺の回路図である。 本発明の第１実施形態の役物駆動ＭＯＴ及び役物駆動ＳＯＬを制御する装飾制御装置のＩ2ＣＩ／Ｏエクスパンダ周辺の回路図である。 本発明の第１実施形態の中継基板の入出力に関する接続線の回路図である。 本発明の第１実施形態の装飾制御装置の入出力に関する接続線の回路図である。 本発明の第１実施形態の演出制御装置から装飾制御装置に出力されるデータに含まれるスレーブアドレスの説明図である。 本発明の第１実施形態のＩ2ＣＩ／Ｏエクスパンダアドレステーブルの説明図である。 本発明の第１実施形態のＩ2ＣＩ／Ｏエクスパンダに備わる出力設定レジスタに割り当てられたワークレジスタを説明するための図である。 本発明の第１実施形態のマスタＩＣが接続線ＳＤＡ及び接続線ＳＣＬを介して出力するデータのスタート条件及びストップ条件の説明図である。 本発明の第１実施形態のマスタＩＣから出力されたデータが入力された装飾制御装置が返答信号を出力するタイミングチャートである。 本発明の第１実施形態のマスタＩＣが演出制御データを出力する場合の接続線ＳＤＡ及び接続線ＳＣＬの信号レベルのタイミングチャートである。 本発明の第１実施形態のマスタＩＣが、スレーブの個別アドレスを指定して装飾制御装置に演出制御データを設定する場合において、マスタＩＣとＩ2ＣＩ／Ｏエクスパンダとの間で授受されるデータのフォーマットを説明する図である。 本発明の第１実施形態のマスタＩＣが、スレーブの個別アドレスを指定して装飾制御装置に演出制御データを設定する場合において、マスタＩＣとＩ2ＣＩ／Ｏエクスパンダとの間で授受される演出制御データに具体的な数値を適用したものである。 本発明の第１実施形態の演出制御データの別の形態を説明する図である。 本発明の第１実施形態のマスタＩＣがＩ2ＣＩ／Ｏエクスパンダを初期化するときに、マスタＩＣからＩ2ＣＩ／Ｏエクスパンダへ送信される初期化指示データのデータフォーマットを説明する図である。 本発明の第１実施形態の異常判定テーブルを説明する図である。 本発明の第１実施形態の演出制御装置による処理のフローチャートである。 本発明の第１実施形態のＩ2Ｃ初期リセット処理のフローチャートである。 本発明の第１実施形態のスレーブリセット処理のフローチャートである。 本発明の第１実施形態の発光制御スレーブ出力処理のフローチャートである。 本発明の第１実施形態のスレーブ連続処理のフローチャートである。 本発明の第１実施形態のＩ2Ｃ随時リセット処理のフローチャートである。 本発明の第１実施形態のタイマ割込が発生した場合に実行されるタイマ割込処理のフローチャートである。 本発明の第１実施形態のスレーブ単発出力処理のフローチャートである。 本発明の第１の実施形態の遊技機全体に設けられる装飾制御装置の接続形態を示す図である。 本発明の第２実施形態の演出制御装置と装飾制御装置との接続の説明図である。 本発明の第２実施形態の異常判定テーブルの説明図である。 本発明の第２実施形態のＩ2Ｃ初期リセット処理のフローチャートである。 本発明の第２実施形態のＩ2Ｃ随時リセット処理のフローチャートである。 本発明の第２実施形態の電源投入によるマスタＩＣの初期化前後のタイミングチャートである。 本発明の第２実施形態の異常が発生したマスタＩＣの初期化前後のタイミングチャートである。
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３２を参照して説明する。
図１は、本発明の第１実施形態の遊技機１の説明図である。
遊技機１の前面枠（遊技枠）３は本体枠（外枠）２にヒンジ４を介して、遊技機１の前
面に開閉回動可能に組み付けられる。前面枠３の表側には、遊技盤１０（図２参照）が収
装される。また、前面枠３には、遊技盤１０の前面を覆うカバーガラス（透明部材）を備
えたガラス枠１８が取り付けられている。
ガラス枠１８のカバーガラスの周囲には、装飾光が発光される装飾部材９が備えられて
いる。この装飾部材９の内部にはランプやＬＥＤ等からなる装飾装置６２０（図３参照）
が備えられている。この装飾装置６２０を所定の発光態様によって発光することによって
、装飾部材９が所定の発光態様によって発光する。
ガラス枠１８の左右には、音響（例えば、効果音）を発するスピーカ３０が備えられて
いる。また、ガラス枠１８の上方には照明ユニット１１が備えられている。照明ユニット
１１の内部には、前述した装飾装置６２０が備えられている。
照明ユニット１１の右側には、遊技機１において異常が発生したことを報知するための
異常報知ＬＥＤ２９が備えられている。
前面枠３の下部の開閉パネル２０には図示しない打球発射装置に遊技球を供給する上皿
２１が、固定パネル２２には灰皿１５、下皿２３及び打球発射装置の操作部２４等が備え
られる。下皿２３には、下皿２３に貯まった遊技球を排出するための下皿球抜き機構１６
が備えられる。前面枠３下部右側には、ガラス枠１８を施錠するための鍵２５が備えられ
ている。
また、遊技者が操作部２４を回動操作することによって、打球発射装置は、上皿２１か
ら供給される遊技球を発射する。
また、上皿２１の上縁部には、遊技者からの操作入力を受け付けるための演出ボタン１
７が備えられている。
遊技者が演出ボタン１７を操作することによって、遊技盤１０に設けられた表示装置５
３（図２参照）における特図変動表示ゲームの演出内容を選択して、表示装置５３におけ
る特図変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。
なお、特図変動表示ゲームは、発射された遊技球が遊技盤１０に備わる第１始動入賞口
４５（図２参照）又は普通変動入賞装置３６（図２参照）の第２始動入賞口に入賞した場
合に開始される。特図変動表示ゲームでは、表示装置５３において複数の識別情報が変動
表示する。そして、変動表示していた識別情報が停止し、停止した識別情報の結果態様が
特定の結果態様である場合に、遊技機１の状態が遊技者に有利な状態（特典が付与される
状態）である特別遊技状態に遷移する。
上皿２１の右上部には、遊技者が遊技球を借りる場合に操作する球貸ボタン２６、及び
、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボ
タン２７が設けられている。これらのボタン２６、２７の間には、プリペイドカードの残
高を表示する残高表示部２８が設けられる。
図２は、本発明の第１実施形態の遊技盤１０の正面図である。
図１に示す遊技機１は、内部の遊技領域１０ａ内に遊技球を発射して（弾球して）遊技
を行うもので、ガラス枠１８のカバーガラスの奥側には、遊技領域１０ａを構成する遊技
盤１０が設置されている。
遊技盤１０は、各種部材の取付ベースとなる平板状の遊技盤本体１０ｂ（木製又は合成
樹脂製）を備え、該遊技盤本体１０ｂの前面にガイドレール３２で囲まれた遊技領域１０
ａを有している。また、遊技盤本体１０ｂの前面であってガイドレール３２の外側には、
前面構成部材３３、３３、…が取り付けられている。そして、このガイドレール３２で囲
まれた遊技領域１０ａ内に発射装置から遊技球（打球；遊技媒体）を発射して遊技を行う
ようになっている。
遊技領域１０ａの略中央には、特図変動表示ゲームの表示領域となる窓部５２を形成す
るセンターケース５１が取り付けられている。このセンターケース５１に形成された窓部
５２の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な
演出表示装置としての表示装置５３が配されるようになっている。この表示装置５３は、
例えば、液晶ディスプレイを備え、表示内容が変化可能な表示部５３ａがセンターケース
５１の窓部５２を介して遊技盤１０の前面側から視認可能となるように配されている。な
お、表示装置５３は、液晶ディスプレイを備えるものに限らず、ＥＬ、ＣＲＴ等のディス
プレイを備えるものであってもよい。
センターケース５１の窓部５２の上端付近には、遊技状態に基づいて動作可能な可動役
物６０が取り付けられる。
また、遊技盤１０には、普図始動ゲート３４と、普図変動表示ゲームの未処理回数を表
示する普図記憶表示器４７、普図変動表示ゲームを表示する普図表示器３５が設けられて
いる。また、遊技領域１０ａ内には、第１の始動入賞領域をなす第１始動入賞口４５と、
第２の始動入賞領域をなす第２始動入賞口を有する普通変動入賞装置３６と、が設けられ
ている。そして、遊技球が第１始動入賞口４５に入賞した場合は、補助遊技として第１特
図変動表示ゲームが実行され、遊技球が普通変動入賞装置３６に入賞した場合は、補助遊
技として第２特図変動表示ゲームが実行されるようになっている。
また、遊技盤１０には、第１特図変動表示ゲームを表示する第１特図表示器３８と、第
２特図変動表示ゲームを表示する第２特図表示器３９と、が設けられている。また、第１
特図変動表示ゲームの未処理回数（第１特図始動記憶）を表示する第１特図記憶表示器４
８と、第２特図変動表示ゲームの未処理回数（第２特図始動記憶）を表示する第２特図記
憶表示器４９が設けられている。なお、普図記憶表示器４７、普図表示器３５、第１特図
表示器３８、第２特図表示器３９、第１特図記憶表示器４８、第２特図記憶表示器４９は
、遊技状態を表す遊技状態表示ＬＥＤ（図示略）と併せて、セグメントＬＥＤとして一体
に設けられている。
さらに遊技領域１０ａには、上端側が手前側に倒れる方向に回動して開放可能になって
いるアタッカ形式の開閉扉４２ａを有し、第１特図変動表示ゲーム、第２特図変動表示ゲ
ームの結果如何によって大入賞口を閉じた状態（遊技者にとって不利な状態）から開放状
態（遊技者にとって有利な状態）に変換する特別変動入賞装置４２、入賞口などに入賞し
なかった遊技球を回収するアウト穴４３が設けられている。この他、遊技領域１０ａには
、一般入賞口４４、４４、…、打球方向変換部材としての風車４６、多数の障害釘（図示
略）などが配設されている。
普図始動ゲート３４内には、該普図始動ゲート３４を通過した遊技球を検出するための
ゲートＳＷ３４ａ（図３参照）が設けられている。そして、遊技領域１０ａ内に打ち込ま
れた遊技球が普図始動ゲート３４内を通過すると、普図変動表示ゲームが行われる。
また、普図変動表示ゲームを開始できない状態中に、普図始動ゲート３４を遊技球が通
過すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が１加算されて、
当該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶さ
れる。
普図変動表示ゲームが開始できない状態とは、例えば、普図変動表示ゲームが既に行わ
れ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームが当って普通
変動入賞装置３６が開状態に変換されている状態のことをいう。
なお、普図変動表示ゲームの始動記憶数は、ＬＥＤを備える普図記憶表示器４７にて表
示される。
普図変動表示ゲームは、遊技盤１０に設けられた普図表示器３５で実行されるようにな
っている。なお、表示装置５３の表示領域の一部で普図変動表示ゲームを表示するように
してもよく、この場合は識別図柄として、例えば、数字、記号、キャラクタ図柄などを用
い、この識別図柄を所定時間変動表示させた後、停止表示させることにより行うようにす
る。
この普図変動表示ゲームの停止表示が特別の結果態様となれば、普図変動表示ゲームが
当りとなって、普通変動入賞装置３６の開閉部材３６ａ、３６ａが所定時間（例えば、０
.５秒間）開放される。これにより、普通変動入賞装置３６に遊技球が入賞しやすくなり
、第２特図変動表示ゲームの始動が容易となる。
普通変動入賞装置３６は左右一対の開閉部材３６ａ、３６ａを具備し、第１始動入賞口
４５の下部に配設される。この開閉部材３６ａ、３６ａは、常時は遊技球の直径程度の間
隔をおいて閉じた状態（遊技者にとって不利な状態）を保持しているが、普図変動表示ゲ
ームの結果が所定の停止表示態様となった場合（普図変動表示ゲームが当りとなった場合
）には、駆動装置としてのソレノイド（普電ＳＯＬ３６ｂ、図３参照）によって、逆「ハ
」の字状に開いて普通変動入賞装置３６に遊技球が流入し易い状態（遊技者にとって有利
な状態）に変化させられるようになっている。
また、本実施形態の遊技機１は、特図変動表示ゲームの結果態様に基づき、遊技状態と
して、表示装置５３における特図変動表示ゲームの変動表示時間を短縮する時短動作状態
（第２動作状態）を発生可能となっている。この時短動作状態（第２動作状態）は、普通
変動入賞装置３６の動作状態が、通常動作状態（第１動作状態）に比べて開放状態となり
やすい状態である。
この時短動作状態においては、上述の普図変動表示ゲームの実行時間が、通常動作状態
における長い実行時間よりも短くなるように制御され（例えば、１０秒が１秒）、これに
より、単位時間当りの普通変動入賞装置３６の開放回数が実質的に多くなるように制御さ
れる。また、時短動作状態においては、普図変動表示ゲームが当り結果となって普通変動
入賞装置３６が開放される場合に、開放時間が通常動作状態の短い開放時間より長くされ
るように制御される（例えば、０．３秒が１．８秒）。また、時短動作状態においては、
普図変動表示ゲームの１回の当り結果に対して、普通変動入賞装置３６が１回ではなく、
複数回（例えば、２回）開放される。さらに、時短動作状態においては普図変動表示ゲー
ムの当り結果となる確率が通常動作状態より高くなるように制御される。すなわち、通常
動作状態よりも普通変動入賞装置３６の開放回数が増加され、普通変動入賞装置３６に遊
技球が入賞しやすくなり、第２特図変動表示ゲームの始動が容易となる。
第１始動入賞口４５の内部には第１始動口ＳＷ４５ａ（図３参照）が備えられ、この第
１始動口ＳＷ４５ａによって遊技球を検出することに基づき、補助遊技としての第１特図
変動表示ゲームを開始する始動権利が発生するようになっている。また、普通変動入賞装
置３６の内部には第２始動口ＳＷ３６ｄ（図３参照）が備えられ、この第２始動口ＳＷ３
６ｄによって遊技球を検出することに基づき、補助遊技としての第２特図変動表示ゲーム
を開始する始動権利が発生するようになっている。
この第１特図変動表示ゲームを開始する始動権利は、所定の上限数（例えば４）の範囲
内で第１始動記憶（特図１始動記憶）として記憶される。そして、この第１始動記憶数は
、第１特図記憶表示器４８に表示される。また、第２特図変動表示ゲームを開始する始動
権利は、所定の上限数（例えば４）の範囲内で第２始動記憶（特図２始動記憶）として記
憶される。そして、この第２始動記憶数は、第２特図記憶表示器４９にて表示される。
そして、第１特図変動表示ゲームが開始可能な状態（第１始動記憶数及び第２始動記憶
数が０の状態）で、第１始動入賞口４５に遊技球が入賞すると、始動権利の発生に伴って
抽出された乱数が第１始動記憶として記憶されて、第１始動記憶数が１加算されるととと
もに、直ちに第１始動記憶に基づいて、第１特図変動表示ゲームが開始され、この際に第
１始動記憶数が１減算される。
また、第２特図変動表示ゲームは第１特図変動表示ゲームよりも優先して実行されるた
め、第１始動記憶数が０でなくても、第２始動記憶数が０であれば、第２始動入賞口をな
す普通変動入賞装置３６に遊技球が入賞すると、始動権利の発生に伴って抽出された乱数
が第２始動記憶として記憶されて、第２始動記憶数が１加算されるととともに、実行中の
第１特図変動表示ゲームが終了後直ちに第２始動記憶に基づいて、第２特図変動表示ゲー
ムが開始され、この際に第２始動記憶数が１減算される。
一方、第１特図変動表示ゲーム又は第２特図変動表示ゲームが直ちに開始できない状態
、例えば、既に第１特図変動表示ゲーム又は第２特図変動表示ゲームが行われ、その特図
変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、第１始動入
賞口４５に遊技球が入賞すると、第１始動記憶数が上限数未満（例えば、４個未満）なら
ば、第１始動記憶数が１加算されて、第１始動入賞口４５に遊技球が入賞したタイミング
で抽出された乱数が第１始動記憶として一つ記憶される。
同様に、この場合に第２始動入賞口をなす普通変動入賞装置３６に遊技球が入賞すると
、第２始動記憶数が上限数未満（例えば、４個未満）ならば、第２始動記憶数が１加算さ
れて、第２始動入賞口に遊技球が入賞したタイミングで抽出された乱数が第２始動記憶と
して一つ記憶される。
そして、第１特図変動表示ゲーム又は第２特図変動表示ゲームが開始可能な状態となる
と、第１始動記憶又は第２始動記憶に基づき第１特図変動表示ゲーム又は第２特図変動表
示ゲームが開始される。このとき、第１特図変動表示ゲームと第２特図変動表示ゲームは
同時に実行されることはなく、第２特図変動表示ゲームが第１特図変動表示ゲームよりも
優先して実行されるようになっている。
すなわち、第１始動記憶と第２始動記憶がある場合には、第２特図変動表示ゲームが実
行される。
補助遊技としての第１特図変動表示ゲーム、第２特図変動表示ゲームは、遊技盤１０に
設けられた第１特図表示器３８、第２特図表示器３９で実行されるようになっており、複
数の識別情報を変動表示したのち、所定の結果態様を停止表示することで行われる。また
、表示装置５３にて各特図変動表示ゲームに対応して複数種類の識別情報（例えば、数字
、記号、キャラクタ図柄など）を変動表示させる特図変動表示ゲームが実行される。そし
て、この特図変動表示ゲームの結果として、第１特図表示器３８又は第２特図表示器３９
の表示態様が特別結果態様となった場合には、大当たりとなって特別遊技状態（いわゆる
、大当たり状態）となる。また、これに対応して表示装置５３の表示態様も特別結果態様
（例えば、「７，７，７」等のゾロ目数字の何れか）となる。なお、遊技機に第１特図表
示器３８、第２特図表示器３９を備えずに、表示装置５３のみで特図変動表示ゲームを実
行するようにしてもよい。
また、本実施形態の遊技機１は、特図変動表示ゲームの結果態様に基づき、遊技状態と
して確変状態（第２確率状態）を発生可能となっている。この確変状態（第２確率状態）
は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態（第１確率状態）に比
べて高い状態である。なお、第１特図変動表示ゲームと第２特図変動表示ゲームのどちら
の特図変動表示ゲームの結果態様に基づき確変状態となっても、第１特図変動表示ゲーム
及び第２特図変動表示ゲームの両方が確変状態となる。また、確変状態と上述した時短動
作状態はそれぞれ独立して発生可能であり、両方を同時に発生することも可能であるし、
一方のみを発生させることも可能である。
図３は、本発明の第１実施形態の遊技機１の構成を示すブロック図である。
遊技機１は、遊技を統括的に制御する遊技制御装置５００、各種演出を行うために表示
装置５３及びスピーカ３０等を制御する演出制御装置５５０、遊技球を払い出すために図
示しない払出モータを制御する払出制御装置５８０を備える。
まず、遊技制御装置５００について説明する。図４では、演出制御装置５５０について
説明する。
遊技制御装置５００は、遊技用マイコン５０１、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）５
０５、出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）５０６、及び外部通信端子５０７を備える。
遊技用マイコン５０１は、ＣＰＵ５０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ
）５０３及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）５０４を備える。
ＣＰＵ５０２は、遊技を統括的に制御する主制御装置であって、遊技制御を司る。ＲＯ
Ｍ５０３は、遊技制御のための不変の情報（プログラム、データ等）を記憶している。Ｒ
ＡＭ５０４は、遊技制御時にワークエリアとして利用される。
外部通信端子５０７は、遊技制御装置５００の設定情報等を検査する検査装置等の外部
機器に遊技制御装置５００を接続する。
ＣＰＵ５０２は、入力Ｉ／Ｆ５０５を介して各種入力装置（第１始動口ＳＷ４５ａ、第
２始動口ＳＷ３６ｄ、一般入賞口ＳＷ４４ａ、ゲートＳＷ３４ａ、カウントＳＷ４２ｄ、
ガラス枠開放ＳＷ１８ａ、前面枠開放ＳＷ３ａ、球切れＳＷ５４、振動センサ５５、及び
磁気センサ５６）からの検出信号を受けて、大当り抽選等、種々の処理を行う。
第１始動口ＳＷ４５ａは、第１始動入賞口４５に遊技球が入賞したことを検出するスイ
ッチである。第２始動口ＳＷ３６ｄは、普通変動入賞装置３６の第２始動入賞口に遊技球
が入賞したことを検出するスイッチである。
一般入賞口ＳＷａ４４ａ〜４４ｎは、一般入賞口４４に遊技球が入賞したことを検出す
るスイッチである。ゲートＳＷ３４ａは、普図始動ゲート３４を遊技球が通過したことを
検出するスイッチである。
カウントＳＷ４２ｄは、特別変動入賞装置４２の大入賞口に遊技球が入賞したことを検
出するスイッチである。
ガラス枠開放ＳＷ１８ａは、ガラス枠１８が開放されたことを検出するスイッチである
。前面枠開放ＳＷ３ａは、前面枠３が開放されたことを検出するスイッチである。
球切れＳＷ５４は、遊技機１の内部に貯留され、払い出しに用いられる遊技球の数が所
定数以下になったことを検出するスイッチである。
振動センサ５５は、遊技機１に与えられた振動を検出するセンサであり、遊技機１に振
動を与えて、不当に遊技球を獲得する不正を検出する。磁気センサ５６は、第１始動入賞
口４５、普通変動入賞装置３６の第２始動入賞口、一般入賞口４４、特別変動入賞装置４
２の大入賞口、及び普図始動ゲート３４付近に設けられ、磁力を検出するセンサである。
磁気センサ９３は、各入賞口付近に磁石を近づけて、遊技領域１０ａに発射された遊技球
を各入賞口に導く不正を検出する。
また、ＣＰＵ５０２は、出力Ｉ／Ｆ５０６を介して、第１特図表示器３８、第１特図記
憶表示器４８、第２特図表示器３９、第２特図記憶表示器４９、普図表示器３５、普電Ｓ
ＯＬ３６ｂ、大入賞口ＳＯＬ４２ｂ、払出制御装置５８０、及び演出制御装置５５０に指
令信号を送信して、遊技を統括的に制御する。
第１特図表示器３８には、第１始動入賞口４５に遊技球が入賞した場合に補助遊技とし
て実行される第１特図変動表示ゲームが表示される。第１特図記憶表示器４８には、所定
の上限数の範囲内で記憶される第１特図変動表示ゲームを開始する始動権利である第１始
動記憶数が表示される。
第２特図表示器３９には、普通変動入賞装置３６の大入賞口に遊技球が入賞した場合に
補助遊技として実行される第２特図変動表示ゲームが表示される。第２特図記憶表示器４
９には、所定の上限数の範囲内で記憶される第２特図変動表示ゲームを開始する始動権利
である第２始動記憶数が表示される。
普図表示器３５には、遊技球が普図始動ゲート３４を通過した場合に行われる普図変動
表示ゲームが表示される。
普電ＳＯＬ３６ｂは、普図表示器３５で実行される普図変動表示ゲームの停止表示が特
別の結果態様となった場合に、開閉部材３６ａ、３６ａを開放し、普通変動入賞装置３６
の第２始動入賞口を遊技球が入賞しやすい状態にする。
大入賞口ＳＯＬ４２ｂは、第１特図変動表示ゲーム又は第２特図変動表示ゲームの結果
が特別の結果態様となり、特別遊技状態となった場合に、特別変動入賞装置４２の開閉扉
４２ａを開放して、大入賞口を遊技球が入賞しやすい状態に変換する。
また、遊技制御装置５００は、遊技機データを、外部情報端子５０８を介して、図示し
ない情報収集端末装置を介して、図示しない遊技場管理装置に出力する。遊技場管理装置
は、遊技場に設置された遊技機１の遊技データを収集管理する計算機である。
また、払出制御装置５８０は、遊技球が一般入賞口４４又は大入賞口に入賞した場合に
、入賞した入賞口に対応する数の遊技球の払い出し、又は球貸ボタン２６が操作された場
合に、所定数の遊技球の払い出しを行う払出指令を遊技制御装置５００から受信した場合
に、受信した払出指令に基づいて、図示しない払出モータを制御する。なお、払出指令に
は、払い出す遊技球の数が含まれる。
遊技制御装置５００は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマ
ンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データと
して、出力Ｉ／Ｆ５０６を介して、演出制御装置５５０へ送信する。
図４は、本発明の第１の実施形態の演出制御装置５５０の構成を示すブロック図である
。
演出制御装置５５０は、遊技制御装置５００から入力される遊技データ（表示制御指令
）に基づいて、演出内容を決定して、表示装置５３、及びスピーカ３０を制御するととも
に、装飾制御装置６１０を介して装飾装置６２０、役物駆動ＳＯＬ５６０（ソレノイド）
、及び役物駆動ＭＯＴ（モータ）５６１を制御する。詳細は後述するが、これら装飾装置
６２０、役物駆動ＳＯＬ５６０、及び役物駆動ＭＯＴ５６１（総称して演出装置という）
によって、遊技の演出が行われる。また、演出制御装置５５０は、演出ボタン１７から当
該演出ボタン１７が操作されたことを示す信号が入力される。
演出制御装置５５０は、ＣＰＵ５５１、制御ＲＯＭ５５２、ＲＡＭ５５３、画像ＲＯＭ
５５４、音ＲＯＭ５５５、ＶＤＰ５５６、音ＬＳＩ５５７、入出力Ｉ／Ｆ５５８、電源投
入検出回路５５９、マスタＩＣ５７０、及びＮＯＲゲート回路５９０を備える。
ＣＰＵ５５１は、遊技制御装置５００に接続され、遊技制御装置５００から指令信号が
割込信号（ＩＮＴ）として入力され、入力された指令信号に基づいて、各種演出を制御す
る主制御装置である。また、ＣＰＵ５５１には、マスタＩＣ５７０の後述するコントロー
ラから割込信号が入力されるとともに、ＶＤＰ５５６から割込信号が入力される。
なお、ＣＰＵ５５１に割込信号が入力されると、ＣＰＵ５５１は、現在実行中の処理を
中断して、入力された割込信号に対応する処理を実行する。
制御ＲＯＭ５５２には、演出制御のための不変の情報（プログラム、データ等）が格納
されている。ＲＡＭ５５３は、演出制御時にワークエリアとして利用される。
画像ＲＯＭ５５４には、表示装置５３に表示される画像データが格納され、画像ＲＯＭ
５５４はＶＤＰ５５６に接続されている。音ＲＯＭ５５５には、スピーカ３０から出力さ
れる音データが格納され、音ＲＯＭ５５５は音ＬＳＩ５５７に接続されている。
ＶＤＰ５５６は、表示装置５３への画像出力を制御するプロセッサである。音ＬＳＩ５
５７は、スピーカ３０からの音声出力を制御する回路である。
なお、ＶＤＰ５５６は、表示装置５３に表示される画像を更新する周期（３３ｍｓ周期
）と同期する同期信号を発生させる同期信号発生手段を備える。同期信号発生手段は、同
期信号を発生させるごとに、発生させた同期信号をＣＰＵ５５１に割込信号として入力す
る。
入出力Ｉ／Ｆ５５８は、演出ボタン１７、モータ位置検出センサ５１０、及びＮＯＲゲ
ート回路５９０に接続されるインタフェースであり、演出ボタン１７からの操作信号、及
びモータ位置検出センサ５１０からのモータ位置検出信号をＣＰＵ５５１へ伝達するとと
もに、ＣＰＵ５５１からのリセット信号をＮＯＲゲート回路５９０へ伝達する。
なお、演出ボタン１７は、上皿２１の上縁部に設けられ、表示装置５３で実行される第
１特図変動表示ゲーム又は第２特図変動表示ゲームにおける演出で、遊技者によって操作
される。
また、モータ位置検出センサ５１０は、役物駆動ＭＯＴ５６１の回転軸が初期位置まで
回転したことを検出した場合に、モータ位置検出信号を出力するセンサである。
なお、ＮＯＲゲート回路５９０は、マスタＩＣ５７０のコントローラに備わるＲＥＳＥ
Ｔ端子、及び初期化を必要とする他の回路に接続される。初期化を必要とする他の回路と
は、例えば、ＶＤＰ５５６や音ＬＳＩ５５７などである。これらは、演出制御装置５５０
に電源が投入されて起動したときに、ＣＰＵ５５１により初期化されるものである。
ＣＰＵ５５１、ＶＤＰ５５６、ＲＡＭ５５３、制御ＲＯＭ５５２、音ＬＳＩ５５７、及
び入出力Ｉ／Ｆ５５８はバス５６３を介してそれぞれ接続されている。
電源投入検出回路５５９は、演出制御装置５５０に電源が投入された場合に、マスタＩ
Ｃ５７０の図示しないレジスタをデフォルト状態（すべて０）に初期化するリセット信号
を発生させ、発生させたリセット信号をＮＯＲゲート回路５９０へ出力する。
また、ＣＰＵ５５１は、所定の条件が成立した場合に、リセット信号をバス５６３を介
して入出力Ｉ／Ｆ５５８に出力し、入出力Ｉ／Ｆ５５８は入力されたリセット信号をＮＯ
Ｒゲート回路５９０へ出力する。
なお、電源投入検出回路５５９からＮＯＲゲート回路５９０へ入力されるリセット信号
、及びＣＰＵ５５１から入出力Ｉ／Ｆ５５８を介してＮＯＲゲート回路５９０へ入力され
るリセット信号は、いずれの場合にもロウレベルの状態である場合にリセットを指令する
信号として機能する。そのため、電源投入検出回路５５９及びＣＰＵ５５１の少なくとも
一方からＮＯＲゲート回路５９０にリセット信号が出力されていれば、ＮＯＲゲート回路
５９０を介してリセット信号がマスタＩＣ５７０に入力される。
上述したように、ＮＯＲゲート回路５９０は、マスタＩＣ５７０及び初期化を必要とす
る他の回路に接続されるため、ＮＯＲゲート回路５９０にリセットが入力されると、マス
タＩＣ５７０及び当該ＮＯＲゲート回路５９０に接続される初期化を必要とする他の回路
が初期化される。
なお、初期化を必要とする他の回路がない場合には、ＮＯＲゲート回路５９０は、マス
タＩＣ５７０にのみ接続される。
次に、マスタＩＣ５７０について説明する。
マスタＩＣ５７０は、制御対象となる演出装置の装飾制御装置６１０のアドレスを指定
して、指定したアドレスの装飾制御装置６１０に演出装置の制御内容を出力する。
マスタＩＣ５７０は、接続線Ｖｃｃ、接続線Ｖａｃｔ、接続線ＳＤＡ、接続線ＳＣＬ、
及び接続線ＧＮＤ（図５参照）の５本の接続線を介して、中継基板（装飾制御装置）６０
０に接続される。
接続線Ｖｃｃは、中継基板６００及び装飾制御装置６１０に、ロジック用の電源を供給
するための接続線である。接続線Ｖａｃｔは、演出装置を駆動させるための電源（例えば
、ＬＥＤを発光させるための電源）を供給するための接続線である。接続線ＳＤＡは、演
出制御装置５５０と装飾制御装置６１０との間でデータを通信するための接続線であり、
本実施形態におけるデータ線として機能する。接続線ＳＣＬは、接続線ＳＤＡでのデータ
通信に用いられるクロック信号を入出力するための接続線であり、本実施形態におけるタ
イミング信号線として機能する。図５に示す接続線ＧＮＤは、接続線Ｖｃｃ及び接続線Ｖ
ａｃｔで供給される電源のグランドである。
中継基板６００と装飾制御装置６１０との間は、マスタＩＣ５７０と中継基板６００と
の間と同じく、接続線Ｖｃｃ、接続線Ｖａｃｔ、接続線ＳＤＡ、接続線ＳＣＬ、及び接続
線ＧＮＤを介して接続される。
マスタＩＣ５７０と装飾制御装置６１０とは、接続線ＳＤＡ及び接続ＳＣＬによって２
ライン双方向通信を行う。
マスタＩＣ５７０は、中継基板６００及び装飾制御装置６１０にデータを送信する場合
には、まず、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号
レベルをＨＩＧＨからＬＯＷに変化させることにより、装飾制御装置６１０へのデータ出
力を開始するためのスタート条件を成立させる（装飾制御装置６１０に対してスタートコ
ンディションを発行する）。
この後、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＬＯＷに変更し、接続線Ｓ
ＣＬの信号レベルがＬＯＷである間に接続線ＳＤＡの信号レベルを送信データの最初のビ
ットのレベルに設定し、所定時間後に接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに
変化させる。接続線ＳＣＬの信号レベルがＨＩＧＨに変化すると、装飾制御装置６１０は
接続線ＳＤＡの信号レベルを取り込んで、送信データの最初のビットとして認識する。次
いで、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに戻す。
この手順を１回実行すると、マスタＩＣ５７０から装飾制御装置６１０へ１ビットのデ
ータが送信され、最終的にはこの手順が８回繰り返されることで、送信データの単位ビッ
トである８ビット全てがマスタＩＣ５７０から装飾制御装置６１０へ送信される（１バイ
ト分のデータが送信される）。
そして、マスタＩＣ５７０は、最後の８ビット目のデータを送信し終えて、接続線ＳＣ
Ｌの信号レベルをＨＩＧＨからＬＯＷに戻した際に、接続線ＳＤＡを解放して装飾制御装
置６１０からの返答信号を受信することを待機する受信待機状態にする。
受信待機状態になると、装飾制御装置６１０は、接続線ＳＤＡを介して１ビットの返答
信号（後述するＡＣＫ又はＮＡＣＫ）をマスタＩＣ５７０に返す。次いで、マスタＩＣ５
７０は、接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させて返答信号のレベル
を取り込み、所定時間後に接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに変化させる
と、装飾制御装置６１０は接続線ＳＤＡを解放する。
マスタＩＣ５７０は、このような１バイト分のデータ送信と１ビット分の返答信号の受
信とを交互に繰り返し、装飾制御装置６１０へ出力すべきデータがすべて出力されるまで
継続する。マスタＩＣ５７０は、出力すべきデータの出力が終了した場合には、接続線Ｓ
ＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＬＯＷからＨ
ＩＧＨに変更させることにより、装飾制御装置６１０へのデータ出力を終了するためのス
トップ条件を成立させる（装飾制御装置６１０に対してストップコンディションを発行す
る）。
入力用ＢＵＦ５７１は、装飾制御装置６１０から接続線ＳＤＡを介して入力されたデー
タが一時的に記憶される記憶装置である。
具体的には、マスタＩＣ５７０が入力モードに設定された場合において、装飾制御装置
６１０からマスタＩＣ５７０に送信されたデータが、フィルタ５７５Ａによりノイズが除
去されて入力用ＢＵＦ５７１に一時的に記憶される。
出力用ＢＵＦ５７２は、装飾制御装置６１０に接続線ＳＤＡを介して出力するデータが
一時的に記憶される。
リセットＲＥＧ５７３は、本実施形態の初期化指示データ記憶領域として機能するもの
で、バス５６３に接続され、ＣＰＵ５５１からの指令を受けてリセット信号をコントロー
ラに出力する。コントローラは、マスタＩＣ５７０を統括的に制御し、各種処理を実行す
る。
送信モードＲＥＧ５７４は、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを送信するモー
ドを、バイトモード又はバッファモードにするかを選択するためのレジスタである。
バイトモードは、マスタＩＣ５７０が、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを１
バイト送信する毎に、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信し
、ＡＣＫ及びＮＡＣＫの何れを受信した場合でも、マスタＩＣ５７０からＣＰＵ５５１に
割込信号を出力するモードである。
バッファモードは、マスタＩＣ５７０が、出力用ＢＵＦ５７２に格納された複数バイト
のデータを、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ１バイト毎送信し、その送信の都度、Ｉ2
ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信するととともに、ＮＡＣＫを
受信した場合には、その時点で、割込信号をＣＰＵ５５１に出力するモードである。
但し、バッファモードでは、ＡＣＫを受信した場合には、出力用ＢＵＦ５７２に格納さ
れたすべてのデータが送信完了となった場合にのみ、割込信号をＣＰＵ５５１に出力し、
マスタＩＣ５７０は、出力用ＢＵＦ５７２に未送信のデータが残っている状態でＩ2ＣＩ
／Ｏエクスパンダ６１５からＡＣＫを受信したときには、割込信号をＣＰＵ５５１に出力
せずに、出力用ＢＵＦ５７２から次の送信すべきデータを取り出して、Ｉ2ＣＩ／Ｏエク
スパンダ６１５へ出力する制御が繰り返される。
なお、バイトモードは、マスタＩＣ５７０が、後述する初期化指示データ及び可動制御
データをＩ2ＣＩ／Ｏエクスパンダ６１５へ出力する場合に用いられる。バッファモード
は、マスタＩＣ５７０が、後述する発光制御データをＩ2ＣＩ／Ｏエクスパンダ６１５へ
出力する場合に用いられる。
ステータスＲＥＧ５７９は、マスタＩＣ５７０がＩ2ＣＩ／Ｏエクスパンダ６１５から
受信した返答信号が、ＡＣＫであったのかＮＡＣＫであったのかを識別するレジスタであ
る。マスタＩＣ５７０は、ＣＰＵ５５１に割込信号を出力する際に、Ｉ2ＣＩ／Ｏエクス
パンダ６１５から受信した返答信号に対応して、ステータスＲＥＧ５７９の値を設定する
。
フィルタ５７５Ａは、接続線ＳＤＡから入力されたデータのノイズを除去する。ドライ
バ５７６Ａは、接続線ＳＤＡからデータを出力する場合に、トランジスタ５７８Ａが動作
可能な電圧をトランジスタ５７８Ａに印加する。
図９に示すように接続線ＳＤＡには、プルアップ抵抗Ｒによって所定の電圧が印加され
て、接続線ＳＤＡはフィルタ５７５Ａ及びトランジスタ５７８Ａに接続されている。
トランジスタ５７８Ａは、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が
用いられており、トランジスタ５７８Ａのゲートはドライバ５７６Ａに接続され、ドレイ
ンはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＤＡに接続され、ソースは
接地されている。
トランジスタ５７８Ａのゲートに印加される電圧がトランジスタ５７８Ａを動作させる
所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線ＳＤＡ
に印加された電圧は降下せず、その結果、接続線ＳＤＡはＨＩＧＨレベルとなる。一方、
トランジスタ５７８Ａのゲートに印加される電圧がトランジスタ５７８Ａを動作させる所
定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流
が流れることによって、接続線ＳＤＡの電圧が低下し、その結果、接続線ＳＤＡはＬＯＷ
レベルとなる。
なお、トランジスタ５７８Ａは、１０ミリアンペア程度の電流をドレインからソースへ
流しても破損しない仕様のものを用いている。このため、接続線ＳＤＡには、通常のＩ2
Ｃバス使用で用いられる電流値よりもはるかに大きい１０ミリアンペア程度の電流を流す
ことが可能であり、演出制御装置５５０と装飾制御装置６１０との間のデータ送信が、ノ
イズによる障害に耐えうる構成となっている。
ドライバ５７６Ａは、データを接続線ＳＤＡから出力する場合に、トランジスタ５７８
Ａにドレインとソースとの間に電流を流すためにトランジスタ５７８Ａのゲートにトラン
ジスタ５７８Ａが動作可能な値の電圧を印加する。そして、ドライバ５７６Ａは、接続線
ＳＤＡの電圧を、ＨＩＧＨレベル又はＬＯＷレベルに設定することによって、データを接
続線ＳＤＡから出力する。
また、フィルタ５７５Ｂは、接続線ＳＣＬから入力されたデータのノイズを除去する。
ドライバ５７６Ｂは、接続線ＳＣＬからデータを出力する場合に、トランジスタ５７８Ｂ
が動作可能な電圧をトランジスタ５７８Ｂに印加する。
図９に示すように接続線ＳＣＬは、プルアップ抵抗Ｒによって所定の電圧が印加されて
、接続線ＳＤＡはフィルタ５７５Ｂ及びトランジスタ５７８Ｂに接続されている。
トランジスタ５７８Ｂは、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が
用いられており、トランジスタ５７８Ｂのゲートはドライバ５７６Ｂに接続され、ドレイ
ンはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＣＬに接続され、ソースは
接地されている。
トランジスタ５７８Ｂのゲートに印加される電圧がトランジスタ５７８Ｂを動作させる
所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線ＳＣＬ
に印加された電圧は降下せず、その結果、接続線ＳＣＬはＨＩＧＨレベルとなる。一方、
トランジスタ５７８Ｂのゲートに印加される電圧がトランジスタ５７８Ｂを動作させる所
定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流
が流れることによって、接続線ＳＣＬの電圧が低下し、その結果、接続線ＳＣＬはＬＯＷ
レベルとなる。
なお、トランジスタ５７８Ｂは、１０ミリアンペア程度の電流をドレインからソースへ
流しても破損しない仕様のものを用いている。そのため、接続線ＳＣＬには、通常のＩ2
Ｃバス使用で用いられる電流値よりもはるかに大きい１０ミリアンペア程度の電流を流す
ことが可能であり、演出制御装置５５０と装飾制御装置６１０との間のデータ送信が、ノ
イズによる障害に耐えうる構成となっている。
ドライバ５７６Ｂは、クロック信号を接続線ＳＣＬから出力する場合に、トランジスタ
５７８Ｂにドレインとソースとの間に電流を流すためにトランジスタ５７８Ｂのゲートに
トランジスタ５７８Ｂが動作可能な値の電圧を印加する。そして、ドライバ５７６Ｂは、
接続線ＳＣＬの電圧を、ＨＩＧＨレベルとＬＯＷレベルとに繰り返し変化させることによ
って、クロック信号を接続線ＳＣＬから出力する。
電源投入リセット回路５７７は、マスタＩＣ５７０に電源が投入されて、電源投入リセ
ット回路５７７内の電圧が所定値に達した場合に、入力用ＢＵＦ５７１及び出力用ＢＵＦ
５７２などの記憶領域をデフォルト状態にするためのリセット信号をコントローラに出力
する。
次に、中継基板６００及び装飾制御装置６１０について説明する。
なお、中継基板６００は、装飾制御装置６１０のうちマスタＩＣ５７０に直接接続され
る、つまり最も上流側に位置するものである。
装飾装置６２０は、装飾制御装置６１０に設けたＩ2ＣＩ／Ｏエクスパンダ６１５（図
６で後述）によって制御され、電流を流すことによって光が点滅して演出を行う発光装置
であり、例えばＬＥＤなどで構成される。役物駆動ソレノイド（ＳＯＬ）５６０は、電流
が流れると往復動作する装置であり、遊技盤１０に配置される図示しない装飾のための役
物を可動させて演出を行う。役物駆動モータ（ＭＯＴ）５６１は、電流が流れると回転動
作する装置であり、可動役物６０を可動させて演出を行う。役物駆動ソレノイド（ＳＯＬ
）５６０及び役物駆動モータ（ＭＯＴ）５６１も、装飾制御装置６１０に設けたＩ2ＣＩ
／Ｏエクスパンダ６１５によって制御される。
なお、役物駆動ＳＯＬ５６０が可動役物６０を可動させてもよいし、役物駆動ＭＯＴ５
６１が図示しない役物を可動させてもよい。
演出制御装置５５０と中継基板６００との接続方法、及び中継基板６００と中継基板６
００以外の装飾制御装置６１０との接続方法は、図５で詳細を説明する。装飾制御装置６
１０は、図６〜図１０で詳細を説明する。
図５は、本発明の第１の実施形態の装飾制御装置６１０Ａ〜６１０Ｆの接続の説明図で
ある。なお、説明の都合上、装飾制御装置６１０として、１個の中継基板６００と、６個
の装飾制御装置６１０Ａ〜６１０Ｆを図示しているが、実際には、遊技機の仕様に対応し
て必要な数の装飾制御装置６１０が接続されている。
演出制御装置５５０は、接続線Ｖｃｃ、接続線Ｖａｃｔ、接続線ＳＤＡ、接続線ＳＣＬ
、及び接続線ＧＮＤ（以下、この５本の接続線を一つのハーネスという）を介して演出制
御装置５５０と接続される。
中継基板６００には、二つの装飾制御装置６１０Ａ及び６１０Ｄがそれぞれハーネスに
よって並列に接続される。
装飾制御装置６１０Ａにはハーネスを介して装飾制御装置６１０Ｂが接続され、装飾制
御装置６１０Ｂにはハーネスを介して装飾制御装置６１０Ｃが接続される。
一方、装飾制御装置６１０Ｄにはハーネスを介して装飾制御装置６１０Ｅが接続され、
装飾制御装置６１０Ｅにはハーネスを介して装飾制御装置６１０Ｆが接続される。
各装飾制御装置６１０は、ハーネスを自身に接続するための取付口となるコネクタを備
える。このコネクタは各装飾制御装置６１０で共通であるので、接続線を接続順の誤配線
を防止できる。
ここで、装飾制御装置６１０に設けたＩ2ＣＩ／Ｏエクスパンダ６１５（図６で後述）
が装飾装置６２０を制御する方法について説明する。
演出制御装置５５０は、遊技制御装置５００から入力された遊技データに基づいて、演
出装置の出力態様を決定する。そして、演出制御装置５５０は、決定された出力態様とな
るように、制御対象となる装飾制御装置６１０の個別アドレス（Ｉ2ＣＩ／Ｏエクスパン
ダ６１５の個別アドレス）を含む演出制御データ（演出制御情報）を中継基板６００に出
力する。このとき、演出制御データは、中継基板６００を介して演出制御装置５５０に接
続されるすべての装飾制御装置６１０に対して接続線ＳＤＡから出力される。このため、
マスタＩＣ５７０は、マスタＩＣ５７０に接続されるすべての装飾制御装置６１０を制御
可能である。
なお、本実施形態では演出装置としてＬＥＤ等の発光装置を例示しているので、ＬＥＤ
の発光態様が演出装置の出力態様に相当する。この場合、演出制御データによって、ＬＥ
Ｄの点灯／点滅／消灯が指示され、同時に、ＬＥＤの点滅周期や点灯輝度も指示される。
各装飾制御装置６１０には、一意な個別アドレスが予め設定されているので、演出制御
データが入力されると、入力された演出制御データに含まれるアドレスと設定されている
個別アドレスとが一致するか否かを判定する。そして、入力された演出制御データに含ま
れるアドレスと設定されている個別アドレスとが一致すると判定された場合には、装飾制
御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、演出制御データを取り込んで、対応
する装飾装置６２０の出力態様を制御するとともに、８ビット目のデータが入力された直
後に返答信号をマスタＩＣ５７０に出力する。
なお、各装飾制御装置６１０には、個別アドレス以外にも、装飾制御装置６１０のＩ2
ＣＩ／Ｏエクスパンダ６１５を初期化するためのリセット用アドレスが設定されている。
このリセットアドレスは、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５に対して共通に設け
られたアドレスであり、個別アドレスとして使用することは不可能となっている。また、
このリセットアドレスの値を変更することもできないようになっている（詳細は後述する
）。
演出制御装置５５０は、装飾制御装置６１０（正確には、装飾制御装置６１０のＩ2Ｃ
Ｉ／Ｏエクスパンダ６１５）を初期化する場合に、このリセット用の共通アドレスを含ん
だ初期化指示データを、中継基板６００に出力する。このとき、初期化指示データ演出制
御データは、中継基板６００を介して、演出制御装置５５０に接続されるすべての装飾制
御装置６１０に対して接続線ＳＤＡから出力される。
各装飾制御装置６１０には、リセット用の共通アドレスが予め設定されているので、入
力されたデータに含まれるアドレスと、予め設定されているリセット用の共通アドレスと
が一致するか否かを判定する。入力されたデータに含まれるアドレスと、予め設定されて
いるリセット用の共通アドレスとが一致すると判定された場合には、装飾制御装置６１０
のＩ2ＣＩ／Ｏエクスパンダ６１５は、返答信号をマスタＩＣ５７０に出力するとともに
、入力されたデータを初期化指示データとして取り込み、Ｉ2ＣＩ／Ｏエクスパンダ６１
５自身を初期化する。
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５が初期化されると、当該初期化されたＩ2ＣＩ／
Ｏエクスパンダ６１５によって制御される演出装置はオフ状態となる。
このように、装飾制御装置６１０は、演出制御装置５５０からの指令に基づく制御を行
うので、演出制御装置５５０と装飾制御装置６１０との関係は、演出制御装置５５０のマ
スタＩＣ５７０がマスタであり、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５
がスレーブである。
図５では、装飾制御装置６１０の制御対象が装飾装置６２０である場合について説明し
たが、装飾制御装置６１０の制御対象が役物駆動ＳＯＬ５６０や役物駆動ＭＯＴ５６１で
あってもよい。この場合、演出装置がモータやソレノイドなどの駆動源となることから、
これらの駆動源の動作態様が、演出装置の出力態様に相当することになる。この場合、演
出制御データによって、駆動源の作動／停止が指示され、同時に動作速度も指示される。
図６は、本発明の第１の実施形態の装飾制御装置６１０のブロック図である。
図６では、装飾制御装置６１０の内部に装飾装置６２０であるＬＥＤを備える装飾制御
装置６１０（図６の下側の装飾制御装置６１０）と、外部の装飾装置６２０に接続される
装飾制御装置６１０（図６の中央の装飾制御装置６１０）と、について説明する。
まず、装飾制御装置６１０の内部にＬＥＤを備える装飾制御装置６１０について説明す
る。
図６の下側の装飾制御装置６１０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５及びＬＥＤ（装
飾装置２０）を備える。接続線ＳＤＡ及び接続線ＳＣＬは、装飾制御装置６１０内で二つ
に分岐し、一方は、そのまま次の装飾制御装置６１０に出力される。他方は、Ｉ2ＣＩ／
Ｏエクスパンダ６１５に接続される。
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力側には、制御対象となる装飾装置６２０
が接続される。Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力側は、図７で説明するポート０〜
１５によって構成される。さらに、装飾制御装置６１０のすべてのポートが、図８Ａで後
述する電流制限抵抗Ｒ０〜Ｒ１５を介して、内部のＬＥＤに接続されている。なお、この
電流制限抵抗Ｒ０〜Ｒ１５も、装飾制御装置６１０に備えられている。
前述したように、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、演出制御装置５５０から入力さ
れた演出制御データに含まれるアドレスと、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５に設定
されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データ
に基づいて、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続されている装飾装置６２０を制御す
る。
なお、図中の電源Ｖｌｅｄは、図５で前述した接続線Ｖａｃｔにより供給される電源（
ＬＥＤを発光させるための電源）に相当するものである。
次に、外部の装飾装置６２０に接続される装飾制御装置６１０について説明する。
図６の中央の装飾制御装置６１０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５及びＬＥＤ（装
飾装置２０）を備え、装飾制御装置６１０の外部に接続される装飾装置基板６２５に備わ
るＬＥＤに電流を流すための接続線、装飾装置基板６２５のＬＥＤに電源電圧Ｖｌｅｄを
供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置６１０と装飾
装置基板６２５とが接続される。
装飾装置基板６２５は、Ｉ2ＣＩ／Ｏエクスパンダ６１５を備えておらず、ＬＥＤのみ
を備えた基板である。この場合、装飾装置基板６２５に備えたＬＥＤに接続される電流制
限抵抗（図８Ａ）を、装飾装置基板６２５に設けることになるが、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５が備えられた装飾制御装置６１０に設けてもよい。
なお、装飾装置基板６２５に設けたＬＥＤの数に対応して、装飾制御装置６１０から装
飾装置基板６２５へ渡されることになる、これらのＬＥＤに電流を流すための接続線の数
が決定される。例えば、装飾装置基板６２５に二つのＬＥＤを備えた場合には、Ｉ2ＣＩ
／Ｏエクスパンダ６１５のポートと対応するＬＥＤとを接続するための２本の制御線と、
Ｖｌｅｄを供給する電源線が１本とが、少なくとも必要となる。
そして、中央の装飾制御装置６１０に設けられたＩ2ＣＩ／Ｏエクスパンダ６１５も、
演出制御装置５５０から入力された演出制御データに含まれるアドレスと、当該Ｉ2ＣＩ
／Ｏエクスパンダ６１５に設定されている個別アドレスとが一致する場合にのみ、演出制
御データに含まれる装飾データに基づいて、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続され
ている装飾装置６２０を制御する。この場合、中央の装飾制御装置６１０に設けられた装
飾装置６２０と、装飾装置基板６２５に設けられた装飾装置６２０の両方が、Ｉ2ＣＩ／
Ｏエクスパンダ６１５によって制御される。
このように、装飾装置基板６２５を設けて、装飾制御装置６１０から一部の装飾装置（
ＬＥＤ）を分離させることで、離れた箇所に配置されたＬＥＤであっても、共通のＩ2Ｃ
Ｉ／Ｏエクスパンダ６１５により制御することができる。
なお、装飾制御装置６１０は、装飾装置６２０の代わりに、役物駆動ＳＯＬ５６０や役
物駆動ＭＯＴ５６１を接続し、これらを制御してもよいが、詳細は、図８Ｂで後述する。
図７は、本発明の第１の実施形態のＩ2ＣＩ／Ｏエクスパンダ６１５のブロック図であ
る。
Ｉ2ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡに接続されるトランジスタ６３０、
接続線ＳＤＡに接続されるフィルタ６３１、接続線ＳＤＡに接続されるドライバ６３２、
接続線ＳＣＬに接続されるフィルタ６３３、バスコントローラ６３４、出力設定レジスタ
６３５、出力コントローラ６３６、Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力側の各ポート
０〜１５に接続されるドライバ６３７、各ポート０〜１５に接続されるトランジスタ６３
８Ａ〜６３８Ｐ、及びリセット信号発生回路６３９を備える。
フィルタ６３１は、接続線ＳＤＡに接続され、接続線ＳＤＡから入力されたデータのノ
イズを除去し、ノイズが除去されたデータをバスコントローラ６３４に出力する。ドライ
バ６３２は、返答信号を接続線ＳＤＡから出力する場合に、トランジスタ６３０が動作可
能な電圧をトランジスタ６３０に印加する。
ドライバ６３２は、接続線ＳＤＡからデータ（返答信号）を出力する場合に、トランジ
スタ６３０が動作可能な電圧をトランジスタ６３０に印加する。
トランジスタ６３０は、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用
いられており、トランジスタ６３０のゲートはドライバ６３２に接続され、ドレインはプ
ルアップ抵抗Ｒ（図４参照）により所定の電圧が印加された接続線ＳＤＡに接続され、ソ
ースは接地されている。
トランジスタ６３０のゲートに印加される電圧がトランジスタ６３０を動作させる所定
値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、トランジスタ６
３０のゲートに印加される電圧がトランジスタ６３０を動作させる所定値以上であれば、
所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによっ
て、接続線ＳＤＡの電圧が低下する。なお、トランジスタ６３０は、１０ミリアンペア程
度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。
ドライバ６３２は、データ（返答信号）を接続線ＳＤＡから出力する場合に、トランジ
スタ６３０にドレインとソースとの間に電流を流すためにトランジスタ６３０のゲートに
トランジスタ６３０が動作可能な値の電圧を印加する。そして、ドライバ６３２は、接続
線ＳＤＡの電圧をＨＩＧＨからＬＯＷへ繰り返し変化させることによって、データを接続
線ＳＤＡから出力する。
フィルタ６３３は、接続線ＳＣＬに接続され、接続線ＳＣＬから入力されたデータのノ
イズを除去し、ノイズが除去されたデータをバスコントローラ６３４に出力する。
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５には、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５に備
わるアドレス設定用端子Ａ０〜Ａ３によって固有のアドレスが設定されており、バスコン
トローラ６３４に入力されている。さらに、Ｉ2ＣＩ／Ｏエクスパンダ６１５をリセット
するためのアドレスも、予め設定されている。
バスコントローラ６３４は、接続線ＳＤＡから入力されたデータのアドレスがＩ2ＣＩ
／Ｏエクスパンダ６１５に設定された固有のアドレスと一致するか否かを判定し、一致し
ている場合に当該データを演出制御データとして取り込む。
また、バスコントローラ６３４は、接続線ＳＤＡから入力されたデータのアドレスがＩ
2ＣＩ／Ｏエクスパンダ６１５に予め設定されたリセット用のアドレスと一致するか否か
を判定し、入力されたデータのアドレスとＩ2ＣＩ／Ｏエクスパンダ６１５に予め設定さ
れたリセット用のアドレスとが一致している場合に当該データを初期化指示データとして
取り込み、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５を初期化する。
また、バスコントローラ６３４は、ＳＣＬ接続線の信号レベルのＬＯＷからＨＩＧＨへ
の変化回数が８回に達し８ビット目のデータを取り込んだ後、ＳＣＬ接続線の信号レベル
がＨＩＧＨからＬＯＷへ変化すると、返答信号を接続線ＳＤＡからマスタＩＣ５７０に出
力する。さらに、ＳＣＬ接続線の信号レベルがＬＯＷからＨＩＧＨへ変化することが確認
され、再度ＳＣＬ接続線の信号レベルがＨＩＧＨからＬＯＷへ変化すると、接続線ＳＤＡ
を開放する。つまり、ＳＣＬ接続線の信号レベルのＬＯＷからＨＩＧＨへの変化回数が９
回になるタイミングで返答信号を出力する。
出力設定レジスタ６３５には、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５の動作モードやポ
ート０〜１５の出力状態が設定される。バスコントローラ６３４が接続線ＳＤＡから初期
化指示データを取り込んで、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５が初期化された場合に
は、出力設定レジスタ６３５は、すべてのポート０〜１５に電流が流れないように初期状
態に設定される。
出力コントローラ６３６は、出力設定レジスタ６３５に設定されたデータに基づいて、
ポートドライバ６３７を介して、各ポート０〜１５に接続された演出装置に電流を流すこ
とによって、演出装置の出力状態を実際に制御する。この出力状態は、バスコントローラ
６３４が接続線ＳＤＡから演出制御データを取り込むと、取り込んだ演出制御データに指
定されている内容に更新される。
ドライバ６３７は、ポートに電流を流す場合に、電流を流すポートに接続されるトラン
ジスタ６３８Ａ〜６３８Ｐが動作可能な電圧を当該トランジスタに印加する。
トランジスタ６３８Ａ〜６３８Ｐのゲートはドライバ６３７に接続され、ドレインは図
８Ａ及び図８Ｂに示すように演出装置を動作させるための電圧が印加された接続線に接続
するポート端子に接続され、ソースは接地されている。
トランジスタ６３８Ａ〜６３８Ｐのゲートに印加される電圧がトランジスタ６３８Ａ〜
６３８Ｐを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れな
い。一方、６３８Ａ〜６３８Ｐのゲートに印加される電圧がトランジスタ６３８を動作さ
せる所定値以上であれば、図８Ａに示す電源Ｖｌｅｄ、又は図８Ｂに示す電源Ｖｍｏｔや
電源Ｖｓｏｌからゲートに印加されている所定の電圧が、トランジスタ６３８のドレイン
を介して接地されているソースへ電流が流れることによって、ポート端子に接続された演
出装置の出力状態を制御できる。
また、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５のポート端子に接続された全ての演出装置を同時期に制御することが可能であ
るので、Ｉ2ＣＩ／Ｏエクスパンダ６１５のポート端子に接続された一つの演出装置を一
つのグループとして制御することができる。
そして、各装飾制御装置６１０に備わるＩ2ＣＩ／Ｏエクスパンダ６１５同士は、互い
に異なる個別アドレスが割り当てられているので、演出装置が複数のグループに分割され
た形態となっている。即ち、各装飾制御装置６１０に備わるＩ2ＣＩ／Ｏエクスパンダ６
１５は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成されてい
るものである。
従って、装飾制御装置６１０を統括する演出制御装置５５０は、グループ単位制御手段
を統括して制御するグループ統括制御手段として機能している。
リセット信号発生回路６３９には、Ｉ2ＣＩ／Ｏエクスパンダ６１５に電源を供給する
接続線Ｖｃｃと接続されるＶｃｃ端子、及び外部からのリセット信号を受け付けるＲＥＳ
ＥＴ端子が接続されている。
リセット信号発生回路６３９は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に電源が投入され、
電圧が所定値まで立ち上がった場合、リセット信号を発生させ、発生させたリセット信号
をバスコントローラ６３４、出力設定レジスタ６３５、及び出力コントローラ６３６に入
力する。
なお、外部からＬＯＷレベルのリセット信号が入力された場合には、リセット信号発生
回路６３９はリセット信号を出力するので、演出制御装置５５０のＣＰＵ５５１から、Ｎ
ＯＲゲート回路５９０を経由して、ＲＥＳＥＴ端子からリセット信号を入力するようにし
てもよい。ＲＥＳＥＴ端子を使用しない場合は、図８Ａ及び図８Ｂに示すようにＲＥＳＥ
Ｔ端子はＨＩＧＨにプルアップされていてもよい。
図８Ａは、本発明の第１の実施形態の装飾装置６２０を制御する装飾制御装置６１０の
Ｉ2ＣＩ／Ｏエクスパンダ６１５周辺の回路図である。
Ｉ2ＣＩ／Ｏエクスパンダ６１５は、入力端子としてＮＣ端子、ＲＥＳＥＴ端子、ＳＣ
Ｌ端子、ＳＤＡ端子、Ｖｃｃ端子、Ａ０〜Ａ３端子、及びＧＮＤ端子を備え、出力端子と
して、ＰＯＲＴ０〜ＰＯＲＴ１５を備える。
ＲＥＳＥＴ端子には、プルアップ抵抗Ｒを介してＩ2ＣＩ／Ｏエクスパンダ６１５に供
給される電源が接続されている。このため、リセット端子に印加される電圧は常にＨＩＧ
Ｈに維持されている。
ＳＣＬ端子は接続線ＳＣＬに接続され、ＳＤＡ端子は接続線ＳＤＡに接続される。
Ｖｃｃ端子には、Ｉ2ＣＩ／Ｏエクスパンダ６１５に供給される電源が接続される。ま
た、Ｖｃｃ端子には、電源ノイズを除去するコンデンサＣＰが接続される。
Ａ０端子〜Ａ３端子は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に固有のアドレスを設定する
ための端子である。なお、通常Ｉ2ＣＩ／Ｏエクスパンダ６１５のアドレスは、４ビット
で表現され、この端子にＩ2ＣＩ／Ｏエクスパンダ６１５の電源が印加されている場合に
はバスコントローラ６３４に「１」が設定され、この端子がグランドに接続されている場
合にはバスコントローラ６３４に「０」が設定される。
したがって、図８Ａに示すＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスは「０１００」
であり、図８Ｂに示すＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスは「０１１０」である
。ＧＮＤ端子は、電圧をグランドするための端子である。
各ＰＯＲＴ０端子〜ＰＯＲＴ１５端子は、電流制限抵抗Ｒ０〜Ｒ１５を介して各ＬＥＤ
０〜ＬＥＤ１５からなる装飾装置６２０に接続される。なお、ＰＯＲＴ０にように、ポー
ト１個に対して１個のＬＥＤを接続してもよいが、ＰＯＲＴ１〜１５のように、ポート１
個に対して複数個のＬＥＤを接続してもよい。
全てのポートにＬＥＤを１個ずつ設ける場合は、１個のＩ2ＣＩ／Ｏエクスパンダ６１
５によって、最大で１６個のＬＥＤを制御できることになる。また、各ポートに接続され
るＬＥＤの個数が異なる場合は、１個のポートに直列に接続された全てのＬＥＤを１種類
のＬＥＤということにすれば、１個のＩ2ＣＩ／Ｏエクスパンダ６１５によって、最大で
１６種類のＬＥＤを制御できることになる。
ＰＯＲＴ０端子〜ＰＯＲＴ１５端子に接続されるトランジスタ６３８Ａ〜６３８Ｐ（図
７参照）のゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたト
ランジスタ６３８Ａ〜６３８Ｐのドレインからソースへ電流が流れることが可能になり、
ＰＯＲＴ０端子〜ＰＯＲＴ１５端子に接続されるＬＥＤ０〜ＬＥＤ１５に電流が流れ、各
ＬＥＤ０〜ＬＥＤ１５は点灯する。
一方、ドライバ６３７がトランジスタ６３８Ａ〜６３８Ｐのゲートに電圧を印加しなけ
れば、各ＬＥＤ０〜ＬＥＤ１５に電流が流れない状態になり、各ＬＥＤ０〜ＬＥＤ１５は
点灯しない。
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ１５端子には、Ｌ
ＥＤの代わりに、モーターやソレノイドを接続することも可能であるので、Ｉ2ＣＩ／Ｏ
エクスパンダ６１５を用いて、モーターやソレノイドを駆動する場合について説明する。
図８Ｂは、本発明の第１の実施形態の役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０
を制御する装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５周辺の回路図である。
役物駆動ＭＯＴ５６１はステッピングモータにより構成され、ステッピングモータを駆
動する各相の信号端子に、所定の電圧を順次印加することで回動する。本実施形態では、
役物駆動ＭＯＴ５６１の各相の信号端子が、ＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続され
る。
役物駆動ＭＯＴ５６１に接続されているＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続される
トランジスタ６３８Ａ〜６３８Ｄのいずれかのゲートに対してドライバ６３７から電圧が
印加されると、電圧が印加されたトランジスタ６３８Ａ〜６３８Ｄのドレインからソース
へ電流が流れることが可能になり、ＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続される役物駆
動ＭＯＴ５６１に電流が流れ、役物駆動ＭＯＴ５６１が駆動する。
なお、各ＰＯＲＴ０端子〜ＰＯＲＴ３端子と役物駆動ＭＯＴ５６１とを接続する接続線
は分岐し、分岐した一方の接続線は、役物駆動ＭＯＴ５６１に供給される電源にダイオー
ドＤ及びツェナダイオードＺＤを介して接続される。
また、ＰＯＲＴ端子１５は、役物駆動ＳＯＬ５６０に接続される。役物駆動ＳＯＬ５６
０に接続されているＰＯＲＴ１５端子に接続されるトランジスタ６３８Ｐのゲートに対し
てドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ｐのド
レインからソースへ電流が流れることが可能になり、ＰＯＲＴ１５端子に接続される役物
駆動ＳＯＬ５６０に電流が流れ、役物駆動ＳＯＬ５６０が駆動する。
なお、図８Ｂでは、Ｉ2ＣＩ／Ｏエクスパンダ６１５に役物駆動ＭＯＴ５６１及び役物
駆動ＳＯＬ５６０の双方が接続されているが、一つのＩ2ＣＩ／Ｏエクスパンダ６１５に
対して、役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０の少なくとも一方だけを接続し
た構成でもよい。
例えば、ステッピングモーターだけを制御するグループとしてのＩ2ＣＩ／Ｏエクスパ
ンダ６１５を専用に設けたり、ソレノイドだけを制御するグループとしてのＩ2ＣＩ／Ｏ
エクスパンダ６１５を専用に設けるようにしてもよい。このような構成により、同一グル
ープに属する演出装置を同じタイミングで制御することが可能となるので、高速処理が必
要な演出装置だけをグループ化して効率よく制御することも可能となる。
図９は、本発明の第１実施形態の中継基板６００の入出力に関する接続線の回路図であ
る。
中継基板６００は、上流コネクタ６０１、二つの下流コネクタ６０２Ａ、６０２Ｂ、及
びＩ2ＣＩ／Ｏエクスパンダ６１５を備える。
上流コネクタ６０１は中継基板６００よりも上流のマスタＩＣ５７０に接続されるコネ
クタであり、コネクタ６０２Ａ、６０２Ｂは、中継基板６００よりも下流の装飾制御装置
６１０に接続される。
二つの下流コネクタ６０２Ａ、６０２Ｂに接続線ＳＤＡを接続するために、上流コネク
タ６０１から延びる内部接続線ＳＤＡ９１１は分岐９０１で第１接続線ＳＤＡ９２１と第
２接続線ＳＤＡ９３１とに分岐する。第１接続線ＳＤＡ９２１は下流コネクタ６０２Ａに
接続され、第２接続線ＳＤＡ９３１は下流コネクタ６０２Ｂに接続される。
同じく、上流コネクタ６０１から延びる内部接続線ＳＣＬ９１２は分岐９０２で第１接
続線ＳＣＬ９２２と第２接続線ＳＣＬ９３２とに分岐する。第１接続線ＳＣＬ９２２は下
流コネクタ６０２Ａに接続され、第２接続線ＳＣＬ９３２は下流コネクタ６０２Ｂに接続
される。
接続線ＳＤＡをＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、第２接続線ＳＤＡ
９３１は分岐９０３で分岐し、分岐した第２接続線ＳＤＡ９３１はＩ2ＣＩ／Ｏエクスパ
ンダ６１５の図８Ａ及び図８に示すＳＤＡ端子に接続される。また、接続線ＳＣＬをＩ2
ＣＩ／Ｏエクスパンダ６１５に接続するために、第２接続線ＳＣＬ９３２は分岐９０４で
分岐し、分岐した第２接続線ＳＣＬ９３２はＩ2ＣＩ／Ｏエクスパンダ６１５の図８Ａ及
び図８Ｂに示すＳＣＬ端子に接続される。
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５には、Ｉ2ＣＩ／Ｏエクスパンダ６１５の電源電
圧となる電圧Ｖｃｃが供給されている。また、図９では図示されていないが、Ｉ2ＣＩ／
Ｏエクスパンダ６１５からは、中継基板６００に設けたＬＥＤ（装飾装置２００）を駆動
する各ポート０〜１５の信号線（図８Ａ参照）が出力されている。
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、第２接続線ＳＤＡ９３１及び第２接続線Ｓ
ＣＬ９３２が接続されるとしたが、第１接続線ＳＤＡ９２１及び第１接続線ＳＣＬ９２２
に接続されてもよい。
Ｉ2ＣＩ／Ｏエクスパンダ６１５が上流のマスタＩＣ５７０に接続線ＳＤＡを介して出
力する信号、及び上流のマスタＩＣ５７０から中継基板６００のＩ2ＣＩ／Ｏエクスパン
ダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、内部接続線
ＳＤＡ９１１にはツェナダイオードＺＤ９４１が接続されている。
具体的には、内部接続線ＳＤＡ９１１は分岐９０５で分岐し、分岐した内部接続線ＳＤ
Ａ９１１はツェナダイオードＺＤ９４１のカソード側に接続され、ツェナダイオードＺＤ
９４１のアノード側は接地されている。
このため、内部接続線ＳＤＡ９１１に印加された所定以上の電圧（例えば、パルス性の
ノイズ信号）は、ツェナダイオードＺＤ９４１によって逃がされる。
また、上流のマスタＩＣ５７０から中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５
へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、内部接続線ＳＣＬ９
１２にはツェナダイオードＺＤ９４２が接続されている。
具体的には、内部接続線ＳＣＬ９１２は分岐９０６で分岐し、分岐した内部接続線ＳＣ
Ｌ９１２はツェナダイオードＺＤ９４２のカソード側に接続され、ツェナダイオードＺＤ
９４２のアノード側は接地されている。
このため、内部接続線ＳＣＬ９１２に印加された所定以上の電圧（例えば、パルス性の
ノイズ信号）は、ツェナダイオードＺＤ９４２によって逃がされる。
中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５が下流コネクタ６０２Ａに接続され
た装飾制御装置６１０に接続線ＳＤＡを介して出力する信号、及び下流コネクタ６０２Ａ
に接続された装飾制御装置６１０から中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５
へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、第１接続線ＳＤＡ９
２１にはツェナダイオードＺＤ９４３が接続されている。
具体的には、第１接続線ＳＤＡ９２１は分岐９０７で分岐し、分岐した第１接続線ＳＤ
Ａ９２１はツェナダイオードＺＤ９４３のカソード側に接続され、ツェナダイオードＺＤ
９４３のアノード側は接地されている。
このため、内部接続線ＳＤＡ９２１に印加された所定以上の電圧（例えば、パルス性の
ノイズ信号）は、ツェナダイオードＺＤ９４３によって逃がされる。
また、第１接続線ＳＤＡ９２１に接続されるツェナダイオードＺＤ９４３と同じく、第
２接続線ＳＤＡ９３１にもツェナダイオード９４５が接続される。
また、中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５から下流コネクタ６０２Ａに
接続された装飾制御装置６１０へ接続線ＳＣＬを介して入力される信号のノイズを除去す
るために、第１接続線ＳＣＬ９２２にはツェナダイオードＺＤ９４４が接続されている。
具体的には、第１接続線ＳＣＬ９２２は分岐９０８で分岐し、分岐した第１接続線ＳＣ
Ｌ９２２はツェナダイオードＺＤ９４４のカソード側に接続され、ツェナダイオードＺＤ
９４４のアノード側は接地されている。
このため、内部接続線ＳＣＬ９２２に印加された所定以上の電圧（例えば、パルス性の
ノイズ信号）は、ツェナダイオードＺＤ９４４によって逃がされる。
また、第１接続線ＳＣＬ９２２に接続されるツェナダイオードＺＤ９４４と同じく、第
２接続線ＳＣＬ９３２にもツェナダイオードＺＤ９４６が接続される。
また、マスタＩＣ５７０に接続される上流側の接続線ＳＤＡ、及び装飾制御装置６１０
に接続される下流側の接続線ＳＤＡの電圧をプルアップするためのプルアップ抵抗Ｒ９５
１が、第１接続線ＳＤＡ９２１に接続される。同じく、マスタＩＣ５７０に接続される上
流側の接続線ＳＣＬ、及び装飾制御装置６１０に接続される下流側の接続線ＳＣＬの電圧
をプルアップするためのプルアップ抵抗Ｒ９５２が、第１接続線ＳＤＡ９２２に接続され
る。
具体的には、第１接続線ＳＤＡ９２１は分岐９０９で分岐し、分岐した第１接続線ＳＤ
Ａ９２１はプルアップ抵抗Ｒ９５１に接続される。同じく第１接続線ＳＣＬ９２２は分岐
９１０で分岐し、分岐した第１接続線ＳＣＬ９２２はプルアップ抵抗Ｒ９５２に接続され
る。
なお、接続線ＳＤＡ及び接続線ＳＣＬの電圧をプルアップするプルアップ抵抗９５１、
９５２は、中継基板６００が備えなくてもよく、マスタＩＣ５７０が備えてもよいし、中
継基板６００以外の装飾制御装置６１０が備えてもよい。要するに、接続線ＳＤＡ及び接
続線ＳＣＬを駆動するトランジスタのドレインの端子に、電圧Ｖｃｃを供給できる箇所で
あれば、どこでもよい。
中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５に電源電圧を供給する接続線Ｖｃｃ
に接続される上流コネクタ６０１のＶｃｃ端子から延びる内部接続線Ｖｃｃ９７１と、上
流コネクタ６０１のＧＮＤ端子から延び、接地されている内部接続線ＧＮＤ９７２とは、
平滑コンデンサＣ９６１及びバイパスコンデンサ９６２を介して接続されている。
平滑コンデンサＣ９６１は、電源の電圧波形を滑らかにするためのコンデンサであり、
バイパスコンデンサＣＰ９６２は、電源の電圧のノイズを除去するためのコンデンサであ
る。
このため、中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５に供給される電源電圧は
、平滑コンデンサＣ９６１により電圧が平滑化され、バイパスコンデンサ９６２によりノ
イズが除去されて、Ｉ2ＣＩ／Ｏエクスパンダ６１５に供給される。
同じく、下流コネクタ６０２Ａ、６０２ＢのＶｃｃ端子から延びる内部接続線Ｖｃｃ９
７３と、ＧＮＤ端子から延びる内部接続線ＧＮＤ９７４とは、平滑コンデンサＣ９６１及
びバイパスコンデンサ９６２を介して接続されている。これによって、平滑化され、ノイ
ズが除去された電圧が下流の装飾制御装置６１０に接続される接続線Ｖｃｃに印加される
。
図１０は、本発明の第１実施形態の装飾制御装置６１０の入出力に関する接続線の回路
図である。
装飾制御装置６１０は、上流コネクタ６１１、Ｉ2ＣＩ／Ｏエクスパンダ６１５、及び
下流コネクタ６１２を備える。
上流コネクタ６１１には、中継基板６００又は上流側の装飾制御装置６１０からバスが
接続される。下流コネクタ６１２には、下流側の装飾制御装置６１０に接続するバスが接
続される。
上流コネクタ６１１のＳＤＡ端子と下流コネクタ６１２のＳＤＡ端子とは、内部接続線
ＳＤＡ１０１１によって接続されている。また、上流コネクタ６１１のＳＣＬ端子と下流
コネクタ６１２のＳＣＬ端子とは、内部接続線ＳＣＬ１０１２によって接続されている。
接続線ＳＤＡをＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、内部接続線ＳＤＡ
１０１１は分岐１００１で分岐し、分岐した内部接続線ＳＤＡ１０１１はＩ2ＣＩ／Ｏエ
クスパンダ６１５の図８Ａ及び図８に示すＳＤＡ端子に接続される。また、接続線ＳＣＬ
をＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、内部接続線ＳＣＬ１０１２は分岐
１００２で分岐し、分岐した内部接続線ＳＣＬ１０１２はＩ2ＣＩ／Ｏエクスパンダ６１
５の図８Ａ及び図８Ｂに示すＳＣＬ端子に接続される。
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５には、Ｉ2ＣＩ／Ｏエクスパンダ６１５の電源電
圧となる電圧Ｖｃｃが供給されている。また、図１０では図示されていないが、Ｉ2ＣＩ
／Ｏエクスパンダ６１５からは、当該装飾制御装置６１０に係わるＬＥＤ（装飾装置２０
０）を駆動する各ポート０〜１５の信号線（図８Ａ参照）が出力されている。
図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５が上流コネクタ６
１１に接続された上流の装飾制御装置６１０又は中継基板６００に接続線ＳＤＡを介して
出力する信号、及び上流コネクタ６１１に接続された上流の装飾制御装置６１０又は中継
基板６００から図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５へ接
続線ＳＤＡを介して入力される信号のノイズを除去するために、内部接続線ＳＤＡ１０１
１にはツェナダイオードＺＤ１０４１が接続されている。
具体的には、内部接続線ＳＤＡ１０１１は分岐１００３で分岐し、分岐した内部接続線
ＳＤＡ１０１１はツェナダイオードＺＤ１０４１のカソード側に接続され、ツェナダイオ
ードＺＤ１０４１のアノード側は接地されている。
このため、内部接続線ＳＤＡ１０１１に印加された所定以上の電圧（例えば、パルス性
のノイズ信号）は、ツェナダイオードＺＤ１０４１によって逃がされる。
また、上流コネクタ６１１に接続される上流の装飾制御装置６１０又は中継基板６００
から図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＣＬ
を介して入力される信号のノイズを除去するために、内部接続線ＳＣＬ１０１２にはツェ
ナダイオードＺＤ９４２が接続されている。
具体的には、内部接続線ＳＣＬ１０１２は分岐１００４で分岐し、分岐した内部接続線
ＳＣＬ１０１２はツェナダイオードＺＤ１０４２のカソード側に接続され、ツェナダイオ
ードＺＤ１０４２のアノード側は接地されている。
このため、内部接続線ＳＣＬ１０１２に印加された所定以上の電圧（例えば、パルス性
のノイズ信号）は、ツェナダイオードＺＤ１０４２によって逃がされる。
図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５が下流コネクタ６
１２に接続された下流の装飾制御装置６１０に接続線ＳＤＡを介して出力する信号、及び
下流コネクタ６１２に接続された下流の装飾制御装置６１０から図１０に示す装飾制御装
置のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを
除去するために、内部接続線ＳＤＡ１０１１にはツェナダイオードＺＤ１０４３が接続さ
れている。
具体的には、内部接続線ＳＤＡ１０１１は分岐１００５で分岐し、分岐した内部接続線
ＳＤＡ１０１１はツェナダイオードＺＤ１０４３のカソード側に接続され、ツェナダイオ
ードＺＤ１０４３のアノード側は接地されている。
このため、内部接続線ＳＤＡ１０１１に印加された所定以上の電圧（例えば、パルス性
のノイズ信号）は、ツェナダイオードＺＤ１０４３によって逃がされる。
また、図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５から下流コ
ネクタ６１２に接続された下流の装飾制御装置６１０へ接続線ＳＣＬを介して入力される
信号のノイズを除去するために、内部接続線ＳＣＬ１０１２にはツェナダイオードＺＤ１
０４４が接続されている。
具体的には、内部接続線ＳＣＬ１０１２は分岐１００６で分岐し、分岐した内部接続線
ＳＣＬ１０１２はツェナダイオードＺＤ１０４４のカソード側に接続され、ツェナダイオ
ードＺＤ１０４４のアノード側は接地されている。
このため、内部接続線ＳＣＬ１０１２に印加された所定以上の電圧（例えば、パルス性
のノイズ信号）は、ツェナダイオードＺＤ１０４４によって逃がされる。
装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５に電源電圧を供給する接続線Ｖ
ｃｃに接続される上流コネクタ６１１のＶｃｃ端子から延びる内部接続線Ｖｃｃ１０７１
と、上流コネクタ６１１のＧＮＤ端子から延び、接地されている内部接続線ＧＮＤ１０７
２とは、平滑コンデンサＣ１０６１及びバイパスコンデンサ１０６２を介して接続されて
いる。
平滑コンデンサＣ１０６１は図９に示す平滑コンデンサＣ９６１と同じコンデンサであ
り、バイパスコンデンサＣＰ１０６２は図９に示すバイパスコンデンサ９６２と同じコン
デンサである。
また、下流コネクタ６１２のＶｃｃ端子から延びる内部接続線Ｖｃｃ１０７３と、ＧＮ
Ｄ端子から延びる内部接続線ＧＮＤ１０７４とは、平滑コンデンサＣ１０６１及びバイパ
スコンデンサ１０６２を介して接続されている。
図１１は、本発明の第１の実施形態の演出制御装置５５０から装飾制御装置６１０に出
力されるデータに含まれるスレーブアドレス１１００の説明図である。
スレーブアドレス１１００は、上位３ビットからなる固定アドレス部１１０１及び下位
５ビットからなる可変アドレス部１１０２を含む。
固定アドレス部１１０１は、「１１０」が予め設定されていて、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５が変更できないアドレスである。
可変アドレス部１１０２は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に設定可能なアドレスで
あり、制御対象となるＩ2ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されて
いるパターンに対応した４ビットのＩ2ＣＩ／Ｏエクスパンダアドレス１１０３と、当該
データが読み出し要求であるのか書き込み要求であるのかを示す１ビットのＲ／Ｗ識別デ
ータ１１０４と、が含まれる。
演出制御装置５５０から装飾制御装置６１０に出力される演出制御データは、書き込み
要求であるので、Ｒ／Ｗ識別データ１１０４には、通常「０」が登録される。
図１２は、本発明の第１の実施形態のＩ2ＣＩ／Ｏエクスパンダアドレステーブル１２
００の説明図である。
Ｉ2ＣＩ／Ｏエクスパンダアドレステーブル１２００は、マスタＩＣ５７０によって管
理されるテーブルである。Ｉ2ＣＩ／Ｏエクスパンダアドレステーブル１２００は、スレ
ーブアドレス１２０１とＩ2ＣＩ／Ｏエクスパンダアドレス１２０２との対応関係を示し
ている。
スレーブアドレス１２０１には、演出制御装置５５０により送受信の対象として指定さ
れる装飾制御装置６１０のスレーブアドレスが格納されている。スレーブアドレスは、図
１３で前述したように、上位３ビットからなる固定アドレス部と、４ビットのＩ2ＣＩ／
Ｏエクスパンダアドレスと、１ビットのＲ／Ｗ識別データとを組み合わせて構成される。
Ｉ2ＣＩ／Ｏエクスパンダアドレス１２０２には、図８Ａや図８Ｂで前述したように、
各スレーブアドレスに対応する４ビットのＩ2ＣＩ／Ｏエクスパンダアドレスが登録され
る。
ただし、Ｉ2ＣＩ／Ｏエクスパンダアドレスのうち、アドレス「１０００」及びアドレ
ス「１０１１」は、各Ｉ2ＣＩ／Ｏエクスパンダ６１５を相互に識別するための固有のア
ドレスとしては使用できない。
「１０００」は、すべての装飾制御装置６１０に対する指令を出力する場合に指定され
るアドレス（オールコールアドレス）の電源投入時のデフォルト値として用いられる。「
１０１１」はソフトウェアによって、マスタＩＣ５７０に接続されている全ての装飾制御
装置６１０を無条件にリセットする場合に用いられる共通アドレスである。
このように、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５に設定可能な固有
アドレスは１４個であるために、演出制御装置５５０は、１４個のＩ2ＣＩ／Ｏエクスパ
ンダ６１５を制御できる。また、一つの装飾制御装置６１０は、ＰＯＲＴ０〜ＰＯＲＴ１
５を備えるので、１６個（言い換えれば１６種類）のＬＥＤを制御できる。よって、演出
制御装置５５０は、２２４個（言い換えれば２２４種類）のＬＥＤを制御できる。
図１３は、本発明の第１の実施形態のＩ2ＣＩ／Ｏエクスパンダ６１５に備わる出力設
定レジスタ６３５（図７参照）に割り当てられたワークレジスタを説明するための図であ
る。
Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５には、ワークレジスタ（デ
バイスレジスタ）と、コントロールレジスタ（制御レジスタ）とが割り当てられている。
ワークレジスタは、Ｉ2ＣＩ／Ｏエクスパンダ６１５に対して予め定義されている設定を
行うための情報や、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続されている演出装置（例えば
、ＬＥＤ）の出力態様を特定するための情報を記憶するものである。また、コントロール
レジスタは、ワークレジスタへのデータ書き込み手順を規定する情報を記憶するもである
。
なお、図１３に示すように、ワークレジスタは、複数の情報を異なる記憶領域に分散し
て記憶する構成となっており、各記憶領域毎に異なるレジスタ番号が付与されている。
レジスタ番号が「００ｈ」となる記憶領域には、「ＭＯＤＥ１」というレジスタ名が付
与されており、また、レジスタ番号が「０１ｈ」となる記憶領域には、「ＭＯＤＥ２」と
いうレジスタ名が付与されている。レジスタ番号「００ｈ」及び「０１ｈ」の記憶領域に
値が書き込まれると、書き込まれた値に基づいて、Ｉ2ＣＩ／Ｏエクスパンダ６１５の初
期設定が行われる。
レジスタ番号が「０２ｈ」〜「１１ｈ」となる記憶領域には、「ＰＷＭ０」〜「ＰＷＭ
１５」というレジスタ名が付与されている。レジスタ番号「０２ｈ」〜「１１ｈ」の記憶
領域のいずれかに値が書き込まれると、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続される発
光装置を構成する１６個のＬＥＤのうち、値が書き込まれたレジスタ番号に対応するＬＥ
Ｄの輝度が、書き込まれた値に基づいて調整される。例えば、レジスタ番号「０２ｈ」の
記憶領域に値が書き込まれた場合には、図８Ａに示すポート０に接続されたＬＥＤ０の輝
度が調整される。
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５に役物駆動ＳＯＬ５６０が接続される場合には
、役物駆動ＳＯＬ５６０が接続されるポートに対応するレジスタ番号の記憶領域には、役
物駆動ＳＯＬ５６０を通電して作動するか、通電せずに未作動状態にするかを示す値が書
き込まれる。
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５に役物駆動ＭＯＴ５６１が接続される場合には
、役物駆動ＭＯＴ５６１が接続されるポートに対応するレジスタ番号の記憶領域には、役
物駆動ＭＯＴ５６１の目標回転位置を示す値が書き込まれる。
レジスタ番号が「１２ｈ」となる記憶領域には、「ＧＲＰＰＷＭ」というレジスタ名が
付与され、レジスタ番号が「１３ｈ」となる記憶領域には、「ＧＲＰＦＲＥＱ」というレ
ジスタ名が付与されている。レジスタ番号「１２ｈ」及び「１３ｈ」の記憶領域に値が書
き込まれると、書き込まれた値に基づいて、全体のＬＥＤ（１６個のＬＥＤ）の点滅パタ
ーンが設定される。
具体的には、レジスタ番号「１２ｈ」の記憶領域に値が書き込まれた場合には、全体の
ＬＥＤのオン・オフ比率であるデューティサイクルが設定され、レジスタ番号「１３ｈ」
の記憶領域に値が書き込まれた場合には、全体のＬＥＤの点滅周期が設定される。
レジスタ番号が「１４ｈ」となる記憶領域には、「ＬＥＤＯＵＴ０」というレジスタ名
が付与されている。レジスタ番号「１４ｈ」の記憶領域に値が書き込まれると、書き込ま
れた値に基づいて、ＬＥＤ０〜ＬＥＤ３の出力状態が設定される。
レジスタ番号が「１５ｈ」となる記憶領域には、「ＬＥＤＯＵＴ１」というレジスタ名
が付与されている。レジスタ番号「１５ｈ」の記憶領域に値が書き込まれると、書き込ま
れた値に基づいて、ＬＥＤ４〜ＬＥＤ７の出力状態が設定される。
レジスタ番号が「１６ｈ」となる記憶領域には、「ＬＥＤＯＵＴ２」というレジスタ名
が付与されている。レジスタ番号「１６ｈ」の記憶領域に値が書き込まれると、書き込ま
れた値に基づいて、ＬＥＤ８〜ＬＥＤ１１の出力状態が設定される。
レジスタ番号が「１７ｈ」となる記憶領域には、「ＬＥＤＯＵＴ３」というレジスタ名
が付与されている。レジスタ番号「１７ｈ」の記憶領域に値が書き込まれると、書き込ま
れた値に基づいて、ＬＥＤ１２〜ＬＥＤ１５の出力状態が設定される。
レジスタ番号が「１８ｈ」〜「１Ａｈ」となる記憶領域には、「ＳＵＢＡＤＲ１」〜「
ＳＵＢＡＤＲ３」というレジスタ名が付与されている。レジスタ番号「１８ｈ」〜「１Ａ
ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、第１サブアドレス〜
第３サブアドレスが設定される。
レジスタ番号が「１Ｂｈ」となる記憶領域には、「ＡＬＬＣＡＬＬＡＤＲ」というレジ
スタ名が付与されている。レジスタ番号「１Ｂｈ」の記憶領域に値が書き込まれると、書
き込まれた値に基づいて、オールコールアドレスが設定される。
図１４は、本発明の第１の実施形態のマスタＩＣ５７０が接続線ＳＤＡ及び接続線ＳＣ
Ｌを介して出力するデータのスタート条件及びストップ条件の説明図である。
接続線ＳＣＬは、データの非送信時に信号レベルがＨＩＧＨになっており、マスタＩＣ
５７０は、装飾制御装置６１０にデータを出力する際に、接続線ＳＣＬの信号レベルをＬ
ＯＷからＨＩＧＨに変化させ、装飾制御装置６１０が接続線ＳＤＡのデータを取り込むた
めのストローブ信号として作用させる。
接続線ＳＤＡは、データの非送信時に信号レベルがＨＩＧＨになっており、接続線ＳＣ
Ｌのクロック信号に合わせて接続線ＳＤＡからデータが出力される。
マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線Ｓ
ＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることで、データの出力が開始するこ
とを示すスタート条件となる信号を出力する。
装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡ及び接続線Ｓ
ＣＬからスタート条件となる信号が入力されると、データの出力が開始することを把握す
る。
マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線Ｓ
ＤＡの信号レベルをＬＯＷからＨＩＧＨに変化させることで、データの出力が終了するこ
とを示すストップ条件を示す信号を出力する。
装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、ストップ条件が入力される
と、データの出力が終了することを把握する。
図１５は、本発明の第１の実施形態のマスタＩＣ５７０から出力されたデータが入力さ
れた装飾制御装置６１０が返答信号を出力するタイミングチャートである。
装飾制御装置６１０は、スタート条件が成立してから接続線ＳＣＬの信号レベルの変化
回数を計数し、接続線ＳＣＬのクロック信号に合わせて接続線ＳＤＡから入力されるデー
タを取り込む。
そして、装飾制御装置６１０は、スタート条件が成立してから接続線ＳＣＬの信号レベ
ルの変化回数が９回に達する直前に、返答信号をマスタＩＣ５７０に接続線ＳＤＡを介し
て出力する。換言すると、装飾制御装置６１０は、接続線ＳＤＡから８ビット目のデータ
を取り込んだ後に、接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷに変化することを契
機に、返答信号を当該接続線ＳＤＡを介して出力する。
なお、図に示すように、データの受信に成功したことを示す返答信号（ＡＣＫの返答信
号）はＬＯＷレベルによって示され、データの受信に失敗したことを示す返答信号（ＮＡ
ＣＫの返答信号、図ではＡＣＫ出力なしに相当）はＨＩＧＨレベルによって示される。
また、マスタＩＣ５７０は、スタート条件が成立してから接続線ＳＣＬの信号レベルが
８回変化すると、接続線ＳＤＡを解放することによって、装飾制御装置６１０から返答信
号の入力を待機する。そして、マスタＩＣ５７０は、接続線ＳＤＡを解放したまま、接続
線ＳＣＬの信号レベルを変化させて、装飾制御装置６１０からの返答信号を取り込む。
図１６は、本発明の第１の実施形態のマスタＩＣ５７０が演出制御データを出力する場
合の接続線ＳＤＡ及び接続線ＳＣＬの信号レベルのタイミングチャートである。
まず、マスタＩＣ５７０は、データの出力を開始する場合には、接続線ＳＣＬの信号レ
ベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化
させることによって、スタート条件を示す信号を出力し、これからデータを出力すること
を装飾制御装置６１０に通知する。
次に、マスタＩＣ５７０は、合計７ビットからなる制御対象となる装飾制御装置６１０
のスレーブアドレスを出力する。次に、マスタＩＣ５７０は、読み出し要求である書き込
み要求であるかを示すデータを８ビット目に出力する。
そして、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルが９回目にＨＩＧＨになると
きに、装飾制御装置６１０から返答信号が入力されるので、ＡＣＫの返答信号であれば接
続線ＳＤＡの信号レベルがＬＯＷに変化し、ＮＡＣＫの返答信号であれば接続線ＳＤＡの
信号レベルがＨＩＧＨに変化する。
次に、マスタＩＣ５７０は、アドレスデータの出力後、データを、８の倍数となるビッ
ト数で出力する。マスタＩＣ５７０は、データの８ビット目を出力した後、ＡＣＫの返答
信号が入力されるのを待ってデータの９ビット目を出力する。以降、８の倍数番目に相当
するビットのデータを出力すると、ＡＣＫの返答信号が入力されるのを確認してから、（
８の倍数＋１）番目のビットを出力し、全データが出力されるまで繰り返す。
なお、マスタＩＣ５７０は、データの８の倍数番目となるビットを出力した後、所定時
間経過してもＡＣＫの返答信号が入力されない場合には、データの送信に失敗したものと
みなして、再度スタート条件を送信する。次いで、接続線ＳＤＡを介して、再度アドレス
データを出力し、ＡＣＫの返答信号を確認しながら、もう一度、データを１ビット目から
出力する。
また、マスタＩＣ５７０は、データの最後のビットのデータを出力した後、ＡＣＫの返
答信号が入力されるのを待って、ストップ条件を示す信号を出力する。
なお、図１６では、スタート条件を示す信号を出力してからストップ条件を示す信号を
出力するまでの間に、合計２４ビット（スレーブアドレス８ビット、データ１６ビット）
のデータを出力しているが、２４ビット以上であってもよいし、２４ビット以下であって
もよい。
図１７は、本発明の第１の実施形態のマスタＩＣ５７０が、スレーブの個別アドレスを
指定して装飾制御装置６１０に演出制御データを設定する場合において、マスタＩＣ５７
０とＩ2ＣＩ／Ｏエクスパンダ６１５との間で授受されるデータのフォーマットを説明す
る図である。
はじめに出力される８ビットのデータ１８０１には、データ送信の対象となる装飾制御
装置６１０のアドレス「Ａ０〜Ａ６」と、当該データが読み出し要求であるのか書き込み
要求であるのかを示す１ビットのＲ／Ｗ識別データとが含まれる。このアドレス「Ａ０〜
Ａ６」のうち、「Ａ４〜Ａ６」は値「１１０」となる固定アドレス部であり、「Ａ０〜Ａ
３」はＩ2ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されているアドレスに
相当する（図８参照）。なお、このデータ１８０１は、図１６における「ＡＤＲＥＳＳ」
及び「Ｒ／Ｗ」に対応するものである。
次に、出力される８ビットのデータ１８０２には、Ｉ2ＣＩ／Ｏエクスパンダ６１５の
出力設定レジスタ６３５（図７参照）に割り当てられているコントロールレジスタへの設
定データが含まれる。このデータ１８０２は、図１６において１番目に送信される「ＤＡ
ＴＡ」に対応するものである。
ここで、コントロールレジスタについて説明する。コントロールレジスタは８ビットか
らなり、上位３ビット「ＡＩ０〜ＡＩ２」が出力設定レジスタ６３５のワークレジスタへ
の書き込み又は読み出し方法を指定する自動書込パラメータであり、下位５ビット「Ｄ０
〜Ｄ４」がワークレジスタにおけるアクセス開始位置（書き込みを開始する先頭位置、又
は読み出しを開始する先頭位置）を指定するレジスタアドレスである。
自動書込パラメータは、マスタＩＣ５７０によって、レジスタアドレスが指定するアク
セス開始位置の領域のみをアクセス（オートインクリメントを禁止）するのか、指定する
アクセス開始位置の領域に隣接する領域も含んでアクセス（オートインクリメントを許可
）するのかを指定するパラメータであり、具体的には「０００」、「１００」、「１０１
」、「１１０」、「１１１」の何れかの値を設定することができる。
自動書込パラメータに「０００」の値を設定すると、オートインクリメントが禁止され
、レジスタアドレスが指定するアクセス開始位置の領域のみにアクセスし、開始位置以外
の領域にはアクセスしない。例えば、レジスタアドレスが「１０１００」であれば、レジ
スタ番号が「１４ｈ」となる記憶領域のみにアクセスし、他の記憶領域にはアクセスしな
い。
自動書込パラメータに「１００」の値を設定すると、オートインクリメントが許可され
、レジスタアドレスが指定するアクセス開始位置の領域にアクセスした後は、レジスタ番
号が増加する方向に領域を移動しながら順にアクセスを繰り返す。そして、レジスタ番号
が最終の「１Ｂｈ」となる記憶領域にアクセスした後は、レジスタ番号が「００ｈ」とな
る記憶領域にアクセスし、再度、レジスタ番号が増加する方向に領域を移動しながら順に
アクセスを繰り返す。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番
号が「１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６
ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域（即ち、全ての領域
）に、繰り返しアクセスする。
自動書込パラメータに「１０１」の値を設定すると、自動書込パラメータに「１００」
の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域にア
クセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り
返す。但し、一旦、レジスタ番号が「１１ｈ」となる記憶領域にアクセスした後は、レジ
スタ番号が「０２ｈ」となる記憶領域にアクセスし、以降、レジスタ番号が「０２ｈ」〜
「１１ｈ」となる区間の記録領域（ＬＥＤの輝度調整に関する領域）に繰り返しアクセス
する。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」
となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「
１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域に、順にアクセスする。そして、レ
ジスタ番号が「１１ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「０２ｈ」
→「０３ｈ」→・・→「１１ｈ」→「０２ｈ」→「０３ｈ」→・・となる領域に、繰り返
しアクセスする。
自動書込パラメータに「１１０」の値を設定すると、自動書込パラメータに「１００」
の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域にア
クセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り
返す。但し、一旦、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジ
スタ番号が「１２ｈ」となる記憶領域にアクセスし、以降、レジスタ番号が「１２ｈ」〜
「１３ｈ」となる区間の記録領域（ＬＥＤの点滅周期に関する領域）を繰り返しアクセス
する。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」
となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「
１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域に、順にアクセスする。そして、レ
ジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１２ｈ」
→「１３ｈ」→「１２ｈ」→「１３ｈ」→・・となる領域に、繰り返しアクセスする。
自動書込パラメータに「１１１」の値を設定すると、自動書込パラメータに「１００」
の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域にア
クセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り
返す。但し、一旦、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジ
スタ番号が「０２ｈ」となる記憶領域にアクセスし、以降、レジスタ番号が「０２ｈ」〜
「１３ｈ」となる区間の記録領域（ＬＥＤの輝度及び点滅周期に関する領域）に繰り返し
アクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「
１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→
・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域に、順にアクセスする。そ
して、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「
０２ｈ」→「０３ｈ」→・・→「１３ｈ」→「０２ｈ」→「０３ｈ」→・・となる領域に
、繰り返しアクセスする。
図１７に戻り、コントロールレジスタへの設定データ１８０２に続いて、ワークレジス
タへの設定データ１８０３が出力される。この設定データ１８０３は、図１６において２
番目以降に送信される「ＤＡＴＡ」に対応するものである。
自動書込パラメータを「０００」とした場合には、この設定データ１８０３は、レジス
タアドレスが指定する１箇所の記憶領域を更新するために必要な８ビットのデータとなる
。自動書込パラメータを「０００」以外の値とした場合には、この設定データ１８０３は
、レジスタアドレスが指定する記憶領域を先頭に、複数の領域を繰り返し更新するために
必要な８の倍数となるビットのデータとなる。
図１８は、本発明の第１の実施形態のマスタＩＣ５７０が、スレーブの個別アドレスを
指定して装飾制御装置６１０に演出制御データを設定する場合において、マスタＩＣ５７
０とＩ2ＣＩ／Ｏエクスパンダ６１５との間で授受される演出制御データに具体的な数値
を適用したものである。本図では、オートインクリメントを禁止して、ワークレジスタの
１箇所の記憶領域だけを更新する演出制御データを例示しており、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態を更新する
場合を想定している。
まず、はじめに出力される８ビットのデータ１９０１には、送信先の装飾制御装置６１
０のＩ2ＣＩ／Ｏエクスパンダ６１５のスレーブアドレスを示す「１１０１１００」が割
り当てられている。
次に出力される８ビットのデータ１９０２には、自動書込パラメータ、及びＬＥＤの出
力データを設定するために割り当てられているＩ2ＣＩ／Ｏエクスパンダ６１５の出力設
定レジスタ６３５のコントロールレジスタに設定される値が含まれる。
ここでは、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続
されるＬＥＤの発光状態を設定するので、レジスタアドレスにはＬＥＤＯＵＴ０（アドレ
ス＝１０１００）を指定することにする。
なお、自動書込パラメータには、オートインクリメントを禁止するために「０００」が
指定されている。
次に、出力される８ビットのデータ１９０３には、送信先の装飾制御装置６１０によっ
て制御される装飾装置６２０の発光態様を設定するデータが含まれる。具体的には、ＬＥ
ＤＯＵＴ０レジスタに設定されるデータが割り当てられている。これにより、Ｉ2ＣＩ／
Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態
（点灯、消灯、点滅など）が指定され、指定された状態でＬＥＤが発光する。
このようにして、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子
のＬＥＤの発光状態が制御されるが、Ｉ2ＣＩ／Ｏエクスパンダ６１５の他のＰＯＲＴ端
子（ＰＯＲＴ４〜ＰＯＲＴ１５）も、コントロールレジスタに書き込むデータ１９０２の
値を指定して、出力データ１９０３を設定することで制御可能である。ＰＯＲＴ端子に、
モーターやソレノイドが接続されていても、同様に制御される。
図１９は、本発明の第１の実施形態の演出制御データの別の形態を説明する図である。
本図では、オートインクリメントを許可して、ワークレジスタの全ての記憶領域を更新す
る場合を想定しており、演出制御データに含まれる各データの送信順序を規定している。
まず、マスタＩＣ５７０は、制御対象となる装飾制御装置６１０の個別アドレスを特定
可能な８ビットのデータ（図１８のデータ１９０１と同一フォーマットのデータ）を送信
する。
次に、マスタＩＣ５７０は、制御対象のＩ2ＣＩ／Ｏエクスパンダ６１５の出力設定レ
ジスタ６３５のコントロールレジスタに設定されるデータ（図１８のデータ１９０２と同
一フォーマットのデータ）を送信する。本図においては、オートインクリメントを許可し
てワークレジスタの全ての記憶領域を更新するため、自動書込パラメータには「１００」
が指定され、書き込み先又は読み出しの開始位置を指定するレジスタアドレスには、ワー
クレジスタの先頭領域となる「００ｈ」が指定される。
このため、コントロールレジスタ設定値を受信した後の制御対象となる装飾制御装置６
１０のＩ2ＣＩ／Ｏエクスパンダ６１５においては、レジスタ番号が「００ｈ」の記憶領
域（ＭＯＤＥ１レジスタ）が最初に更新されることになる。
次いで、マスタＩＣ５７０は、コントロールレジスタ設定値の送信後、ＭＯＤＥ１レジ
スタに書き込む値（合計８ビット）を送信する。Ｉ2ＣＩ／Ｏエクスパンダ６１５は、当
該書き込み値を受信するとＭＯＤＥ１レジスタの値を更新し、レジスタ番号をインクリメ
ントして次の「０１ｈ」の記憶領域（ＭＯＤＥ２レジスタ）を更新するための準備をする
。
次いで、マスタＩＣ５７０は、ＭＯＤＥ２レジスタに書き込む値（合計８ビット）を送
信し、以降、レジスタ番号が「０２ｈ」〜「１Ｂｈ」となる残りの記憶領域のレジスタに
対して、順に設定値を送信する。Ｉ2ＣＩ／Ｏエクスパンダ６１５は、当該書き込み値を
受信する毎に対応するレジスタの値を更新し、レジスタ番号をインクリメントして次の記
憶領域を更新するための準備を繰り返すことで、ワークレジスタに割り当てられた「００
ｈ」〜「１Ｂｈ」の全てのレジスタの値が更新される。
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、ワークレジスタの最終となる「１Ｂｈ」の
記憶領域を更新すると、レジスタ番号は「００ｈ」に変更して、ＭＯＤＥ１レジスタの更
新を待つ状態となる。
図２０は、本発明の第１の実施形態のマスタＩＣ５７０がＩ2ＣＩ／Ｏエクスパンダ６
１５を初期化するときに、マスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ送信
される初期化指示データのデータフォーマットを説明する図である。
演出制御装置５５０のＣＰＵ５５１がマスタＩＣ５７０に対して装飾制御装置６１０の
初期化を行うように指示すると、マスタＩＣ５７０は、配下に接続している全ての装飾制
御装置６１０に初期化指示データを送信する。
はじめに出力される８ビットのデータ２００１には、図１８に示す固定アドレス「１１
０」と、共通アドレスであるリセットアドレス「１０１１」（図１２参照）とが含まれる
。なお、このデータ２００１は、図１６における「ＡＤＲＥＳＳ」に対応するものであり
、「Ｒ／Ｗ」のビットには、書き込みを示す「０」が設定される。
次に出力される８ビットのデータ２００２では、第１所定値「１０１００１０１」が出
力さて、次に出力される８ビットのデータ２００３では、第２所定値「０１０１１０１０
」が出力される。なお、このデータ２００２は、図１６において１番目に送信される「Ｄ
ＡＴＡ」に対応し、データ２００３は、図１６において２番目に送信される「ＤＡＴＡ」
に対応する。
マスタＩＣ５７０に接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５は、リセット
アドレス、第１所定値、及び第２所定値から構成される初期化指示データを受信すると、
自身の初期化を行う。
リセットアドレスの出力後に、第１所定値及び第２所定値を出力するようにしたのは、
マスタＩＣ５７０がリセットアドレス「１０１１」を送信していないにもかかわらず、ノ
イズなどの影響で、Ｉ2ＣＩ／Ｏエクスパンダ６１５が誤ってリセットアドレス「１０１
１」を取り込んでしまい、誤ったタイミングで初期化が行われることを防止するためであ
る。
また、リセットアドレスは、個別アドレスとは異なって、全て（換言すれば複数）のＩ
2ＣＩ／Ｏエクスパンダ６１５に共通なアドレスである。そのため、リセットアドレスを
含んだ初期化指示データを１回送信するだけで、全て（複数）のＩ2ＣＩ／Ｏエクスパン
ダ６１５を選択して初期化することになるので、Ｉ2ＣＩ／Ｏエクスパンダ６１５を個別
に選択して初期化を指示する方法と比較すると、高速に初期化を指示することが可能とな
る。
なお、図２０では、第１所定値と第２所定値とを異なる値としたが、同じ値であっても
よい。また、第１所定値及び第２所定値のいずれかが１回送信されるようにしてもよい。
図２１は、本発明の第１の実施形態の異常判定テーブル２１００を説明する図である。
異常判定テーブル２１００は、演出制御装置５５０のＲＡＭ５５３に格納される。異常
判定テーブル２１００は、演出制御装置５５０のマスタＩＣ５７０と当該マスタＩＣ５７
０に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５との接続状態を監視するものであり、接
続状態の確認結果に対応して、該当するＩ2ＣＩ／Ｏエクスパンダ６１５に対応した後述
のエラーフラグ２１０５が設定される。
異常判定テーブル２１００は、Ｉ／Ｏエクスパンダアドレス２１０１、スレーブアドレ
ス２１０２、エラーカウンタ２１０３、比較値２１０４、及びエラーフラグ２１０５を含
む。
Ｉ／Ｏエクスパンダアドレス２１０１は、マスタＩＣ５７０に接続されるＩ2ＣＩ／Ｏ
エクスパンダ６１５のＡ０〜Ａ３の端子に設定されているアドレス（図８参照）に対応し
ている。
スレーブアドレス２１０２には、図１２に示すＩ2ＣＩ／Ｏエクスパンダアドレステー
ブル１２００に登録されているスレーブアドレスが登録される。
エラーカウンタ２１０３は、マスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ
の演出制御データの送信に対して、Ｉ2ＣＩ／Ｏエクスパンダ６１５からのＡＣＫが受信
できたか否かを監視した際に、このＡＣＫの受信に２回連続して失敗するとインクリメン
トされるものである。
比較値２１０４には所定値が登録される。エラーフラグ２１０５には、当該エントリの
Ｉ2ＣＩ／Ｏエクスパンダ６１５との接続状態に異常が発生したか否かを示すエラーフラ
グが登録される。
具体的には、インクリメントされたエラーカウンタ２１０３の値が、比較値２１０４に
登録された所定値に達した場合に、エラーフラグ２１０５にＯＮが設定されて当該エント
リのＩ2ＣＩ／Ｏエクスパンダ６１５に異常が発生したことが登録される。
なお、Ｉ／Ｏエクスパンダアドレス２１０１に登録された「０１１０」のＩ2ＣＩ／Ｏ
エクスパンダ６１５は、図８Ｂに示すように、役物駆動ＳＯＬ５６０や役物駆動ＭＯＴ５
６１といった可動装置を制御している。そこで、このＩ2ＣＩ／Ｏエクスパンダ６１５を
備える装飾制御装置６１０を、可動制御装置（可動グループ単位制御手段）ということに
する。
一方、Ｉ／Ｏエクスパンダアドレス２１０１に登録された「０１１０」以外のＩ2ＣＩ
／Ｏエクスパンダ６１５は、図８Ａに示すように、ＬＥＤ等の発光装置を制御している。
そのため、このＩ2ＣＩ／Ｏエクスパンダ６１５を備える装飾制御装置６１０を、前述の
可動制御装置と区別するために、発光制御装置（発光グループ単位制御手段）ということ
にする。
図２１では、可動制御装置（Ｉ／Ｏエクスパンダアドレス２１０１に登録された値が「
０１１０」）のエントリが存在せず、発光制御装置のエントリのみが登録されている。
可動制御装置に異常が発生している場合には、役物駆動ＭＯＴ５６１が回転しすぎて、
可動役物６０が動作可能な範囲を超えて可動してしまい、可動役物６０及び可動役物付近
の部材を破損してしまうことを防止するため、発光制御装置よりも短時間で異常判定する
必要がある。そのため、可動制御装置の接続監視タイミングと発光制御装置の接続監視タ
イミングとが異なるので、換言すると、可動制御装置の接続監視の構成と発光制御装置の
接続監視の構成とが異なるので、異常判定テーブル２１００から可動制御装置のエントリ
が除外されているのである。
具体的には、本実施形態では、後述するように、発光制御装置のデータ出力処理（図２
２参照）は、ＶＤＰ割込（約３３．３ｍｓ周期）に同期して実行されるようし、可動制御
装置のデータ出力処理をタイマ割込（２ｍｓ周期）に同期して実行されるようにしている
。
前述したように、マスタＩＣ５７０から、発光制御装置に備えられるＩ2ＣＩ／Ｏエク
スパンダ６１５への２回目の演出制御データの送信に対して、当該Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５からのＡＣＫが受信できなければ、エラーカウンタ２１０３がインクリメント
される。
したがって、発光制御装置に異常が発生している場合には、データ出力処理の実行周期
が３３ｍｓで、比較値２１０４が「３００」であるので、３３．３ｍｓ×３００≒１０ｓ
で発光制御装置に異常が発生したことを検出する。
なお、可動制御装置に異常が発生している場合には、データ出力処理の実行周期が２ｍ
ｓであり、後述するように、次の実行周期を待つことなく、異常が発生したことを検出す
るので、極めて短時間（２ｍｓ程度の時間）で可動制御装置に異常が発生したことを検出
できる。
このため、可動制御装置のエラー判定が発光制御装置のエラー判定よりも頻繁に行われ
、可動制御装置に異常が発生したことを発光制御装置に異常が発生したことよりも早く検
出することができるので、可動役物６０が動作可能な範囲を超えて可動してしまい、可動
役物６０及び可動役物付近の部材を破損してしまうことを防止できる。
これに対して、ＬＥＤ等の発光装置は、誤動作によって破損する恐れが少ないため、発
光制御装置に関する異常判定に時間を要しても問題が生じることはない。
従って、異常判定を短時間で行う必要がある装飾制御装置６１０に限定して判定の周期
を短縮し、他の装飾制御装置６１０の異常判定を余裕のある周期で行うので、処理負担の
バランスを考慮した異常判定処理を実行することが可能となる。
図２２は、本発明の第１実施形態の演出制御装置５５０による処理のフローチャートで
ある。
図２２に示す演出制御装置５５０の処理は、演出制御装置５５０のＣＰＵ５５１によっ
て実行される。
演出制御装置５５０は、演出制御装置５５０に電源が投入されると、まずステップ２２
０１〜２２１０の処理を実行した後、ＶＤＰ５５６から画像更新周期と同期する同期信号
（例えば、３３ｍｓ秒周期の同期信号）がＣＰＵ５５１に入力されるまで待機する。そし
て、以降は、ＶＤＰ５５６から画像更新周期と同期する同期信号がＣＰＵ５５１に入力さ
れる毎に、ステップ２２０４〜２２１０の処理を繰り返し実行する。
まず、演出制御装置５５０は、演出制御装置５５０のＲＡＭ５５３を初期化する（２２
０１）。このとき、当該演出制御装置５５０への電源投入時を基点として、ＣＰＵ５５１
からＶＤＰ５５６や音ＬＳＩ５５７に出力される、初回の制御データも生成される。
次に、演出制御装置５５０は、マスタＩＣ５７０、及びマスタＩＣ５７０に接続された
装飾制御装置６１０、を初期化するＩ2Ｃ初期リセット処理を実行する（２２０２）。Ｉ2
Ｃ初期リセット処理は、図２３で詳細を説明する。このＩ2Ｃ初期リセット処理が実行さ
れると、役物駆動ＭＯＴ５６１、及び役物駆動ＳＯＬ５６０の初期化動作も開始される。
そして、演出制御装置５５０は、ＶＤＰ５５６から画像更新周期と同期する同期信号（
ＶＤＰ割込）、及びタイマ割込の受け入れを許可する（２２０３）。
そして、演出制御装置５５０は、表示装置５３に画像を表示するために、ＶＤＰ５５６
に画像を表示させる指令となるデータを出力し（２２０４）、スピーカ３０から音を遊技
状態に応じて出力させるために、音制御データを音ＬＳＩ５５７に出力し、音ＬＳＩ５５
７に音制御データに基づいてスピーカ３０から音を出力させる（２２０５）。
次に、演出制御装置５５０は、発光制御装置に演出制御データをマスタＩＣ５７０から
出力する発光制御スレーブ出力処理を実行する（２２０６）。発光制御スレーブ出力処理
は、図２５で詳細を説明する。
そして、演出制御装置５５０は、ＶＤＰ５５６に次に出力されるデータを編集し（２２
０７）、音ＬＳＩ５５７に次に出力される音制御データを編集し（２２０８）、各グルー
プの発光制御装置に次に出力される演出制御データを編集する（２２０９）。
次に、演出制御装置５５０は、異常判定テーブル２１００を参照して、すべての発光制
御装置のエラーフラグ２１０５がＯＮになっている場合にリセット条件が成立したとみな
し、マスタＩＣ５７０、役物駆動ＭＯＴ５６１、マスタＩＣ５７０に接続されたすべての
Ｉ2ＣＩ／Ｏエクスパンダ６１５、及び役物駆動ＳＯＬ５６０の初期化を指示するＩ2Ｃ随
時リセット処理を実行し（２２１０）、その後、ＶＤＰ５５６から同期信号がＣＰＵ５５
１に入力されるまで待機する。Ｉ2Ｃ随時リセット処理は、図２７で詳細を説明する。
図２２による処理では、表示装置５３の画像を更新する周期と同期して、演出制御装置
５５０のマスタＩＣ５７０から装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５へ
演出制御データを送信し、Ｉ2ＣＩ／Ｏエクスパンダ６１５は受信した演出制御データに
基づいて装飾装置６２０を制御するので、表示装置５３における演出と装飾装置６２０に
おける演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。
また、表示装置５３の画像を更新する周期と同期してマスタＩＣ５７０から送信された
演出制御データが装飾制御装置６１０で受信されると、その都度、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５によってワークレジスタの値が更新される。そのため、毎回ワークレジスタの
値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常
な値に復帰することが可能である。
また、表示装置５３の画像を更新する周期と同期して、ステップ２２１１の処理で実行
されるエラー判定処理を実行するので、エラー判定の実行頻度を適切にできる、つまり、
エラー判定処理の実行頻度が多すぎると、演出制御装置５５０のＣＰＵ５５１の処理負荷
が増大してしまい、逆に、エラー判定処理の実行頻度が少なすぎると、異常が発生したこ
とを適切に検出できなくなってしまうことになるので、適度な頻度でエラー判定を行うこ
とにより処理の不具合を防止することができる。
図２３は、本発明の第１実施形態のＩ2Ｃ初期リセット処理のフローチャートである。
Ｉ2Ｃ初期リセット処理は、演出制御装置５５０への電源投入の直後に、マスタＩＣ５
７０、マスタＩＣ５７０に接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５の初期化
を指示する処理であり、図２２に示すステップ２２０２の処理で実行される。なお、当該
処理中にて、役物駆動ＭＯＴ５６１、及び役物駆動ＳＯＬ５６０の初期化動作の開始が指
示される
まず、演出制御装置５５０のＣＰＵ５５１は、初期化中であることを示すリセット要求
フラグを設定し（２３０１）、入出力Ｉ／Ｆ５５８とＮＯＲゲート回路５９０とを介して
リセットパルスをマスタＩＣ５７０へ入力し、マスタＩＣ５７０をハード的に初期化（ハ
ードリセット）する（２３０２）。
ハードリセットとは、マスタＩＣ５７０の図示しないリセット回路にマスタＩＣ５７０
のＲＥＳＥＴ端子が接続されており、ＲＥＳＥＴ端子に印加される電圧が所定時間ローレ
ベルに保持されることによって、マスタＩＣ５７０のリセット回路がマスタＩＣ５７０自
身をリセットすることをいう。なお、このＲＥＳＥＴ端子は、本実施形態における初期化
信号入力指示端子として機能している。
本実施形態では、このＲＥＳＥＴ端子に印加されるリセット信号が、前述したように、
演出制御装置５５０に備わっている他の回路にも接続されている。この他の回路とは、例
えば、ＶＤＰ５５６や音ＬＳＩ５５７などであり、演出制御装置５５０に電源が投入され
て起動したときに、ＣＰＵ５５１により初期化されるものである。従って、電源投入時に
は、ハードリセットによって、マスタＩＣ５７０とともに、これらの回路もあわせて初期
化できるため、処理の高速化が期待できる。
次に、演出制御装置５５０は、マスタＩＣ５７０に接続されたすべての装飾制御装置６
１０のＩ2ＣＩ／Ｏエクスパンダ６１５を初期化するために、マスタＩＣ５７０から初期
化指示データを出力するスレーブリセット処理を実行する（２３０３）。スレーブリセッ
ト処理は、図２４で詳細を説明する。
次に、演出制御装置５５０は、ステップ２３０２の処理、及びステップ２３０３の処理
でマスタＩＣ５７０及びＩ2ＣＩ／Ｏエクスパンダ６１５の初期化が完了したので、リセ
ット要求フラグを解除する（２３０４）。そして、演出制御装置５５０は、役物駆動ＭＯ
Ｔ５６１が初期化中であることを示すモータ初期化フラグを設定する（２３０５）。なお
、役物駆動ＭＯＴ５６１の初期化とは、役物駆動ＭＯＴ５６１の回転軸を初期位置に戻す
処理であり、図２８に示すタイマ割込処理で行われる。
次に、演出制御装置５５０は、役物駆動ＭＯＴ５６１を初期化する場合に役物駆動ＭＯ
Ｔ５６１に出力されるモータ出力データをＲＡＭ５５３に設定する（２３０６）。そして
、演出制御装置５５０は、役物駆動ＳＯＬ５６０を初期化するために、役物駆動ＳＯＬ５
６０の通電状態を非通電状態にするオフデータを役物駆動ＳＯＬ５６０に出力し（２３０
７）、図２２に示すステップ２２０３の処理に進む。なお、役物駆動ＳＯＬ５６０の初期
化とは、役物駆動ＳＯＬ５６０の通電状態を非通電状態にすることである。
なお、ＣＰＵ５５１は、入出力Ｉ／Ｆ５５８とＮＯＲゲート回路５９０とを介してリセ
ットパルスをマスタＩＣ５７０へ入力し、マスタＩＣ５７０をハード的にリセットすると
したが、ＣＰＵ５５１から、バス５６３を介してリセットレジスタ５７３に情報を書き込
むことにより、マスタＩＣ５７０をソフト的にリセットしてもよい。
図２４は、本発明の第１実施形態のスレーブリセット処理のフローチャートである。
スレーブリセット処理は、Ｉ2ＣＩ／Ｏエクスパンダ６１５を初期化するための初期化
指示データをＩ2ＣＩ／Ｏエクスパンダ６１５に送信する処理であり、図２３に示すステ
ップ２３０３の処理、及び図２７に示すステップ２７０６の処理で実行される。
初期化指示データは、マスタＩＣ５７０からバイトモードで送信される。バイトモード
では、マスタＩＣ５７０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを１バイト送信す
る毎に、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信し、ＡＣＫ及び
ＮＡＣＫの何れを受信した場合でも、割込信号をＣＰＵ５５１に出力する。つまり、マス
タＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ１バイトのデータを送信することが
完了すれば、ＡＣＫ／ＮＡＣＫの受信に拘らず、必ず、マスタＩＣ５７０からＣＰＵ５５
１へ割込信号が出力される。
まず、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、スタート
条件を示す信号レベルに変化させる（２４０１）。
次に、ＣＰＵ５５１は、リセットアドレス（図２０参照）を示す１バイト分のデータを
出力用ＢＵＦ５７２に設定する（２４０２）。
そして、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、
マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、
バイトモード用の監視タイマの起動を開始する（２４０３）。以降、この監視時間をバイ
トモード監視時間ということにする。
ＣＰＵ５５１は、バイトモード時間の監視を開始してから所定時間経過しても、マスタ
ＩＣ５７０から割込信号を受け付けていない場合には、タイムアウトが発生したとして、
データ送信を中断するために、マスタＩＣ５７０にストップ条件を出力させ（２４１５）
、その後、ステップ２４０１の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力
させてから、初期化指示データを初めのデータから送信する。
次に、マスタＩＣ５７０は、ステップ２４０２の処理で出力用バッファ５７２に設定さ
れたリセットアドレスをＩ2ＣＩ／Ｏエクスパンダ６１５に出力する（２４０４）。マス
タＩＣ５７０は、このリセットアドレスを出力する際に、一旦、ドライバ５７６Ａをオフ
させて接続線ＳＤＡを解放する（ハイレベルに変化させる）動作を行う。そして、接続線
ＳＤＡが解放されていない場合（ドライバ５７６Ａをオフしても、接続線ＳＤＡがハイレ
ベルにならずロウレベルのままで維持されているとき）には、このリセットアドレスの出
力は、接続線ＳＤＡが開放される（接続線ＳＤＡがハイレベルになる）まで待機する。
次に、マスタＩＣ５７０は、１バイト分のデータ出力完了から、所定時間（前述したバ
イトモード監視時間よりも短い監視時間となっている）以内にＡＣＫの返答信号がマスタ
ＩＣ５７０に入力されたか否かを確認する（２４０５）。
そして、マスタＩＣ５７０は、ステップ２４０５の処理の確認結果に基づいて、データ
が出力されてから所定時間以内にＡＣＫの返答信号が入力されているか否かを判定する（
２４０６）。
ステップ２４０６の処理で、データが出力されてから所定時間以内にＡＣＫの返答信号
が入力されていないと判定された場合、マスタＩＣ５７０は、ステータスＲＥＧ５７９に
返答信号がＮＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これに
より、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＮＡＣＫの返答信号を受信したことが、ＣＰ
Ｕ５５１に通知される。このとき、ＣＰＵ５５１はバイトモードの時間監視を終了する（
２４０７）。
次いで、ＣＰＵは、データ送信を中断するために、マスタＩＣ５７０にストップ条件を
出力させ（２４１５）、その後、ステップ２４０１の処理に戻り、再度マスタＩＣ５７０
にスタート条件を出力させてから、初期化指示データを再度出力する。
ステップ２４０６の処理で、データが出力されてから所定時間以内にＡＣＫの返答信号
が入力されたと判定された場合、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信
号がＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ
2ＣＩ／Ｏエクスパンダ６１５からＡＣＫの返答信号を受信したことが、ＣＰＵ５５１に
通知される。このとき、ＣＰＵ５５１はバイトモードの時間監視を終了する（２４０８）
。
そして、ＣＰＵ５５１は、初期化指示データを構成する３種類のデータ（図２０に示す
、リセットアドレスを含むデータ２００１、第１所定値のデータ２００２、及び第２所定
値のデータ２００３）をすべて出力したか否かを判定する（２４０９）。なお、これらの
データは出力順序が予め定められているので、ステップ２４０９の処理では、第２所定値
のデータ２００３が出力された直後か否かを判定すればよい。
ステップ２４０９の処理で、初期化指示データを構成するすべてのデータを出力したと
判定された場合、つまり、図２０に示す第２所定値を示すデータを出力した場合には、マ
スタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、ストップ条件を示す
信号レベルに変化させ（２４１０）、スレーブリセット処理を終了する。
ステップ２４０９の処理で、初期化指示データ構成するすべてのデータ出力していない
と判定された場合には、ＣＰＵ５５１は、次に送信される１バイトのデータを出力用ＢＵ
Ｆ５７２に設定する（２４１１）。リセットアドレスを出力した直後に実行されるステッ
プ２４１１の処理では、出力用ＢＵＦ５７２には、図２０に示す第１所定値のデータ２０
０２が設定され、第１所定値のデータを出力した直後に実行されるステップ２４１１の処
理では、出力用ＢＵＦ５７２には、図２０に示す第２所定値のデータ２００２が設定され
る。
そして、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、
マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、
バイトモード用の監視タイマの起動を開始する（２４１２）。
次に、マスタＩＣ５７０は、接続線ＳＤＡの電圧レベルを監視し、接続線ＳＤＡが解放
されていることを確認してから（２４１３）、出力用ＢＵＦ５７２に設定された１バイト
のデータを出力し（２４１４）、ステップ２４０５の処理に進む。ステップ２４１３の処
理は、グループ単位制御手段からの返答信号の出力が終了するまでは、接続線ＳＤＡが返
答信号により占有されているので、マスタＩＣ５７０は、グループ単位制御手段からの返
答信号の出力が終了し、接続線ＳＤＡが解放されるまで待機する処理である。
以上より、初期化指示データは、１バイトのデータを出力するごとに（つまり、３バイ
トの初期化指示データを送信する途中で）、出力した１バイトのデータに対する返答信号
が否かを示す割込信号が出力されるか否かを監視するバイトモードで送信される。
なお、ステップ２４０３の処理、及びステップ２４１２の処理において、１バイトのデ
ータを送信してからマスタＩＣ５７０から割込信号が出力されるまでの時間の監視は、Ｃ
ＰＵ５５１が行ったが、マスタＩＣ５７０自身が、１バイトのデータを送信してからマス
タＩＣ５７０から割込信号を出力するまでの時間を監視してもよい。
図２５は、本発明の第１実施形態の発光制御スレーブ出力処理のフローチャートである
。
発光制御スレーブ出力処理は、発光装置に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５
（発光制御装置）に発行制御データを送信する処理であり、図２２に示すステップ２２０
６の処理で実行される。
演出制御装置５５０は、複数の発光制御装置から、一つの発光制御装置を選択し（２５
０１）、ステップ２５０１の処理で選択された発光制御装置にマスタＩＣ５７０からデー
タを出力するスレーブ連続処理を実行する（２５０２）。スレーブ連続処理は、図２６で
詳細を説明する。
そして、演出制御装置５５０は、すべての発光制御装置にデータを出力したか否かを判
定する（２５０３）。
ステップ２５０３の処理で、すべての発光制御装置にデータを出力していないと判定さ
れた場合、次の発光装飾制御装置を選択し（２５０４）、ステップ２５０４の処理で選択
された発光制御装置にマスタＩＣ５７０からデータを出力するスレーブ連続処理を実行す
る（２５０２）。
一方、ステップ２５０３の処理で、すべての発光制御装置にデータを出力したと判定さ
れた場合、ＣＰＵ５５１は、マスタＩＣ５７０にストップ条件を出力させて発光制御スレ
ーブ出力処理を終了し（２５０５）、図２２に示すステップ２２０７の処理に進む。
図２６は、本発明の第１実施形態のスレーブ連続処理のフローチャートである。
スレーブ連続処理は、発光装置に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５に、演出
制御データである発光制御データを送信する処理であり、図２５に示すステップ２５０２
の処理で実行される。
発光制御データは、マスタＩＣ５７０からバッファモードで送信される。バッファモー
ドでは、マスタＩＣ５７０は、出力用ＢＵＦ５７２に格納された複数バイトのデータを、
Ｉ2ＣＩ／Ｏエクスパンダ６１５へ１バイト毎送信し、その送信の都度、Ｉ2ＣＩ／Ｏエク
スパンダ６１５からＡＣＫ又はＮＡＣＫを受信する。そして、ＮＡＣＫを受信した場合に
は、その時点で、割込信号をＣＰＵ５５１に出力する。
ただし、ＡＣＫを受信した場合には、出力用ＢＵＦ５７２に格納されたすべてのデータ
が送信完了となった場合にのみ、割込信号をＣＰＵ５５１に出力する。マスタＩＣ５７０
は、出力用ＢＵＦ５７２に未送信のデータが残っている状態でＩ2ＣＩ／Ｏエクスパンダ
６１５からＡＣＫを受信したときには、割込信号をＣＰＵ５５１に出力せずに、出力用Ｂ
ＵＦ５７２から次の送信すべきデータを取り出して、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ
出力する。
つまり、バッファモードの場合には、マスタＩＣ５７０は、出力用ＢＵＦ５７２に格納
されたデータがＩ2ＣＩ／Ｏエクスパンダ６１５にすべて送信されるまでの間は、Ｉ2ＣＩ
／Ｏエクスパンダ６１５からＡＣＫを受信し続けている限り、ＣＰＵ５５１に処理を引き
渡すことなく、処理を継続することとなる。
まず、ＣＰＵ５５１は、ＡＣＫの返答信号の受信に失敗したことを計数するＡＣＫカウ
ンタに０を設定する（２６０１）。
次に、ＣＰＵ５５１は、選択されている装飾制御装置６１０に出力するデータを生成す
る（２６０２）。
そして、ＣＰＵ５５１は、ステップ２６０２の処理で生成されたデータを出力用ＢＵＦ
５７２に設定するバッファ設定処理を実行する（２６０３）。設定されるデータは、図１
９に示す演出制御データのフォーマットとなっており、図１９に示す送信順序に従って、
1バイト毎に区切られながら、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ送信される。
そして、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、スター
ト条件を示す信号レベルに変化させる（２６０４）。
具体的には、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したま
ま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることよってスタート条
件を示す信号を出力する。
なお、マスタＩＣ５７０は、スタート条件を示す信号を出力後、制御対象となる装飾制
御装置６１０へデータを送るために、接続線ＳＣＬのレベルをＬＯＷに変更する。
次に、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マ
スタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バ
ッファモード用の監視タイマの起動を開始する（２６０５）。以降、この監視時間をバッ
ファモード監視時間ということにする。
そして、マスタＩＣ５７０は、出力用ＢＵＦ５７２に設定されているデータの先頭から
、制御対象となる装飾制御装置６１０のスレーブアドレスに相当する８ビット分のデータ
を取得し、このアドレスの値を接続線ＳＣＬの信号レベルを変化させながら、接続線ＳＤ
Ａを介して出力する（２６０６）。
ステップ２６０６の処理で出力されるアドレスデータは８ビットのデータ列であるため
、１回の出力処理（接続線ＳＣＬが８回ＨＩＧＨに変化する間の出力）でアドレスデータ
が出力される。
なお、マスタＩＣ５７０は、このスレーブアドレスを出力する際に、一旦、ドライバ５
７６Ａをオフさせて接続線ＳＤＡを解放する（ハイレベルに変化させる）動作を行う。そ
して、接続線ＳＤＡが解放されていない場合には、このスレーブアドレスの出力は、接続
線ＳＤＡが開放されるまで待機する。
ステップ２６０６の処理で出力されたアドレスデータがＩ2ＣＩ／Ｏエクスパンダ６１
５に入力された場合、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、入力されたアドレスデータと
自身に設定されているアドレスとが一致するか否かを判定する。
入力されたアドレスデータと一致するアドレスが設定されているＩ2ＣＩ／Ｏエクスパ
ンダ６１５は、接続線ＳＣＬのＬＯＷからＨＩＧＨへの変更回数が８回目になった直後で
あって、そのＨＩＧＨレベルとなっている接続線ＳＣＬがＬＯＷレベルへと変化すること
を契機として、返答信号を接続線ＳＤＡからマスタＩＣ５７０に出力する。
次に、マスタＩＣ５７０は、ステップ２６０５の処理でアドレスデータが出力されてか
ら所定時間以内にＡＣＫの返答信号がマスタＩＣ５７０に入力されたか否かを確認する（
２６０７）。
次に、マスタＩＣ５７０は、ステップ２６０６の処理の確認結果に基づいて、ステップ
２６０２の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号が入
力されているか否かを判定する（２６０８）。
ステップ２６０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返
答信号が入力されていないと、ステップ２６０８の処理で判定された場合には、マスタＩ
Ｃ５７０は、ステータスＲＥＧ５７９に返答信号がＮＡＣＫであった旨の情報を設定した
うえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＮＡ
ＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１
は、バイトモードの時間監視を終了する（２６０９）。
ＣＰＵ５５１は、ステップ２６０９で割込信号を受けつけると、マスタＩＣ５７０に対
して、ストップ条件を発行するように指示する。ストップ条件の発行を指示されたマスタ
ＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを制御して、ストップ条件を
発行する（２６１０）。その後、ＡＣＫカウンタが０であるか否かを判定する（２６１１
）。
ステップ２６１１の処理で、ＡＣＫカウンタが０であると判定された場合、ＡＣＫの返
答信号の受信に失敗したことを計数するためにＡＣＫカウンタを＋１更新し（２６１２）
、再度同じデータを当該装飾制御装置６１０に送信するために、ステップ２６０２の処理
に戻る。
一方、ステップ２６１１の処理で、ＡＣＫカウンタが０でないと判定された場合、ＣＰ
Ｕ５５１は、異常判定テーブル２１００に登録されたエントリのうち、Ｉ／Ｏエクスパン
ダアドレス２１０１が選択された装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５
のアドレスと一致するエントリを選択し、選択されたエントリのエラーカウンタ２１０３
をインクリメントする（２６１３）。
そして、ＣＰＵ５５１は、ステップ２６１３の処理でインクリメントされたエラーカウ
ンタ２１０３の値が比較値２１０４に達しているか否かを判定する（２６１４）。
ステップ２６１３の処理でインクリメントされたエラーカウンタ２１０３の値が比較値
２１０４に達していると、ステップ２６１４の処理で判定された場合、ＣＰＵ５５１は、
異常判定テーブル２１００に登録されたエントリのうち、選択された装飾制御装置６１０
のエントリのエラーフラグをＯＮに設定し（２６１５）、スレーブ連続出力処理を終了す
る。
一方、ステップ２６１３の処理でインクリメントされたエラーカウンタ２１０３の値が
比較値２１０４に達していないと、ステップ２６１４の処理で判定された場合、スレーブ
連続出力処理を終了する。
一方、所定時間以内にＡＣＫの返答信号が入力されたと、ステップ２６０８の処理で判
定された場合には、マスタＩＣ５７０は、出力用ＢＵＦ５７２に記憶されているすべての
データを出力したか否かを判定する（２６１６）。
ステップ２６１６の処理で、出力用ＢＵＦ５７２に記憶されているすべてのデータを出
力したと判定された場合には、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号
がＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2
ＣＩ／Ｏエクスパンダ６１５への全バイトデータの送信を完了したことが、ＣＰＵ５５１
に通知される。このとき、ＣＰＵ５５１は、バッファモードの時間監視を終了する（２６
１９）。
そして、ＣＰＵ５５１は、ステップ２６１９の処理の実行後に、異常判定テーブル２１
００に登録されたエントリのうち、Ｉ／Ｏエクスパンダアドレス２１０１が選択された装
飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスと一致するエントリを選
択し、選択されたエントリのエラーカウンタ２１０３をゼロに初期化し（２６２０）、当
該エントリのエラーフラグ２１０５をオフに設定し（２６２１）、ステップ２６１５の処
理に進み、マスタＩＣ５７０にストップ条件を示す信号を出力させる。
一方、ステップ２６１６の処理で、出力用ＢＵＦ５７２に記憶されているすべてのデー
タを出力していないと判定された場合には、マスタＩＣ５７０は、接続線ＳＤＡの電圧レ
ベルを監視し、接続線ＳＤＡが開放されていることを確認してから（２６１７）、出力用
ＢＵＦ５７２に記憶されたデータのうち次に送信すべき１バイトのデータを送信し（２６
１８）、ステップ２６０７の処理に進む。
以上より、発光制御データは、１バイトのデータを出力するごとに（つまり、発光制御
データを送信する途中で）、返答信号の受信が監視されるものの、マスタＩＣ５７０へＡ
ＣＫの返答信号が入力されている限り、出力用ＢＵＦ５７２に記憶されている全てのデー
タが送信完了となるまでマスタＩＣ５７０からＣＰＵ５５１へ処理を引き渡さない構成と
なっているバッファモードで送信される。
ここで、共通アドレスを含む初期化指示データは、バイトモードで送信されており、図
２４に示すように１バイトのデータの送信を開始するごとに、その都度、マスタＩＣ５７
０からＣＰＵ５５１へ割込信号が返ってくるまでの時間（バイトモード監視時間）が監視
されている。
一方、個別アドレスとなるスレーブアドレスを含む発光制御データは、バッファモード
で送信されており、図２６に示すように、出力用ＢＵＦ５７２に保存されている、先頭バ
イトのデータ送信の開始から、最終バイトのデータ送信の終了までの時間（バッファモー
ド監視時間）が監視されている。
本実施形態では、演出制御装置５５０から装飾制御装置６１０へデータを送信する場合
に、前述したバイトモード若しくはバッファモードの何れかのモードを選択する。ここで
、バイトモード及びバッファモードの特徴について説明する。
バイトモードでは、マスタＩＣ５７０から送信された１バイトのデータに対して、装飾
制御装置６１０から如何なる返答信号が入力されても（ＡＣＫでもＮＡＣＫでも）、直ち
に割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される。このとき、バイトモード
監視時間には、１バイトのデータ送信と返答信号の受信に要する時間に合わせた時間値が
設定されている。
ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＡＣＫの返答信号が伝達
された場合に、１バイトのデータ送信が成功したと判断して、次の処理を行う。一方で、
ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＮＡＣＫの返答信号が伝達
された場合に、或いは、バイトモード監視時間がタイムアウトした場合に、データ送信に
異常が発生したものと判断して、必要な処理を行う。
これに対して、バッファモードでは、マスタＩＣ５７０から送信された１バイトのデー
タに対して、装飾制御装置６１０からＮＡＣＫの返答信号が入力された場合に限り、直ち
に割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される。しかしながら、装飾制御
装置６１０からＡＣＫの返答信号が入力された場合には、出力用ＢＵＦ５７２に保存され
ているデータが全て送信されたタイミングでないと、割込信号がマスタＩＣ５７０からＣ
ＰＵ５５１へ伝達されず、マスタＩＣ５７０は、出力用ＢＵＦ５７２に保存されているデ
ータを次々と送信する処理を行うことになる。
そのため、バッファモードによるデータ送信では、バイトモードによるデータ送信と比
較して、割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される回数が少なくなるた
め、マスタＩＣ５７０からＣＰＵ５５１へ処理を引き渡す回数が少なくなり、複数バイト
のデータを送信するときの全体的な送信時間を短縮することができる。
その一方で、バッファモードでは、装飾制御装置６１０からＡＣＫの返答信号が入力さ
れ続ける限り、送信すべきデータの全てが送信完了となるまで、マスタＩＣ５７０からＣ
ＰＵ５５１へ処理が引き渡されない。そのため、データ送信中に、何らかの理由で、接続
線ＳＤＡを用いてデータ送信ができない状態が発生すると、その都度、マスタＩＣ５７０
によってデータ送信が中断され、マスタＩＣ５７０からＣＰＵ５５１へ処理が引き渡され
るまでの時間が、非常に長くなってしまう恐れもあり得る。
なお、マスタＩＣ５７０からＣＰＵ５５１へ処理が引き渡されるまでの時間を監視する
ために、前述のバッファモード監視時間には、送信する全バイトのデータ送信と返答信号
の受信に要する時間に合わせた時間値が設定されている。必然的に、このバッファモード
監視時間は、前述のバイトモード監視時間よりも長い時間が設定されることになる。
ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＡＣＫの返答信号が伝達
された場合に、送信すべき全バイトのデータ送信が成功したと判断して、次の処理を行う
。一方で、ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＮＡＣＫの返答
信号が伝達された場合に、或いは、バッファモード監視時間がタイムアウトした場合に、
データ送信に異常が発生したものと判断して、必要な処理を行う。
以上のことから、データ送信に関して全く異常が発生しないという前提であれば、複数
バイトのデータ（必然的に送信単位である８ビットよりも長いビット数のデータとなる）
を送信する場合には、バッファモードを用いたデータ送信の方が、バイトモードを用いた
データ送信よりも高速な処理を行えるのは確かである。しかしながら、データ送信時に異
常が発生する可能性を考慮すると、バイトモードにはデータ送信の完了を１バイト毎に確
認しながら処理を行えるという利点を有するので、どちらのモードが優れているのかは単
純には比較できない。
本実施形態では、初期化指示データをバイトモードで送信し、発光制御データをバッフ
ァモードで送信しており、そのような構成により奏する効果について説明する。
まず、共通アドレスを含む初期化指示データに対しては、共通アドレスが予め割り当て
られたすべての装飾制御装置６１０からＡＣＫの返答信号が出力される。一方、個別アド
レスを含む発光制御データに対しては、個別アドレスが予め割り当てられた一つの装飾制
御装置６１０からＡＣＫの返答信号が出力される。
このため、初期化指示データを送信した場合には複数の装飾制御装置６１０から返答信
号が出力されるので、初期化指示データの１バイトのデータを送信した後の接続線ＳＤＡ
が解放されるまでの待機時間は、当該複数の装飾制御装置６１０の全てが接続線ＳＤＡを
開放するまでの時間に依存する。これに対して、発光制御データの１バイトのデータを送
信した後の接続線ＳＤＡが解放されるまでの待機時間は、送信対象の一つの装飾制御装置
６１０のみが接続線ＳＤＡを開放するまでの時間に依存する。従って、前者の方が接続線
ＳＤＡが解放されるまでの待機時間が長くなる。
なお、初期化指示データは、共通アドレスのデータ２００１、第１所定値のデータ２０
０２、及び第２所定値のデータ２００３というように３回に分けて送信される。さらに、
この３種類の初期化指示データが正確に装飾制御装置６１０に伝達されない場合には、装
飾制御装置６１０を確実に初期化するために、何度でも初期化指示データの送信を繰り返
す処理が行われる。
ここで、バッファモードを用いて初期化指示データを送信した場合と、バイトモードを
用いて初期化指示データを送信した場合とを比較する。それぞれのモードにおいて、最初
の共通アドレスのデータ２００１の送信後、又は次の第１所定値のデータ２００２の送信
後に、何らかの理由によって、接続線ＳＤＡが解放されない異常状態が発生した場合を想
定するとどうなるかを説明する。
初期化指示データがバッファモードで送信されると、バッファモード監視時間には、共
通アドレスのデータ２００１の送信開始から第２所定値のデータ２００３の送信によるＡ
ＣＫの受信までの、少なくとも３バイト分のデータ送信に必要な時間が設定されなければ
ならない。このため、初期化指示データをバッファモードで送信するようにした場合には
、接続線ＳＤＡが解放されない異常が発生すると、ＣＰＵ５５１は、バッファモード監視
時間のタイムアップを待つことになる。
一方、初期化指示データがバイトモードで送信されると、バイトモード監視時間には、
少なくとも１バイト分のデータ送信に必要な時間が設定されなければならない。このため
、初期化指示データをバイトモードで送信するようにした場合には、接続線ＳＤＡが解放
されない異常が発生すると、ＣＰＵ５５１は、バイトモード監視時間のタイムアップを待
つことになる。
このため、初期化指示データをバッファモードで送信するようにした場合には、接続線
ＳＤＡが解放されない異常が発生すると、ＣＰＵ５５１は、長いタイムアップ時間の経過
を待ってから異常解除をすることになるので、却って非効率なデータ送信を行うことにな
ってしまう。
一方、初期化指示データをバイトモードで送信するようにした場合には、接続線ＳＤＡ
が解放されない異常が発生しても、ＣＰＵ５５１は、短いタイムアップ時間の経過を待っ
てから異常解除をするとになるので、無駄な時間を抑制でき、効率的なデータ送信を行う
ことができる。
このため、本実施形態では、初期化指示データをバイトモードで送信するようにしたの
で、接続線ＳＤＡが解放されない異常をいち早く検出できるようにしたので、結果として
データ送信の時間を短縮できる。
特に、前述したように、初期化指示データは複数の装飾制御装置６１０に送信され、こ
れらの装飾制御装置６１０から全ての返答信号が出力されることを監視するので、接続線
ＳＤＡが解放されるまでの待機時間が長くなる傾向にあり、監視時間自体を長めに設定す
る必要があることから、バイトモードを用いて時間監視を行うことが好ましい。
一方で、本実施形態では、発光制御データはバッファモードで送信される。これは、上
述したように、バッファモードによるデータ送信では、バイトモードのときと比較して、
割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される回数が少なくなるため、マス
タＩＣ５７０からＣＰＵ５５１へ処理を引き渡す回数が少なくなり、複数バイトのデータ
を送信するときの全体的な送信時間を短縮することができるからである。
なお、発光制御データをバッファモードで送信し、何らかの理由によって、接続線ＳＤ
Ａが解放されない異常状態が発生した場合には、バッファモード監視時間のタイムアップ
を待って異常を解除し、１回だけ装飾制御装置６１０へ発光制御データを再送する。もし
、２回連続して発光制御データの送信異常が発生した場合には、発光制御データの送信を
中止する。
したがって、発光制御データを送信する場合には、接続線ＳＤＡが解放されない異常を
検出するまでの無駄な時間を減少させるよりも割込信号が出力される回数を減少させてＣ
ＰＵ５５１にかかる処理負荷を軽減させたほうがデータ送信の時間が短縮できるので、発
光制御データは割込信号が出力される回数がバイトモードよりも少ないバッファモードで
送信されるようにしている。
また、図２４に示すように、初期化指示データにおいては、接続線ＳＤＡが解放されず
タイムアウトが発生した場合、又は、１バイトのデータに対する返答信号がマスタＩＣ５
７０に入力されなかった場合には、初期化指示データの最初のデータ（共通アドレスを含
むデータ２００１）から再送信を行い、初期化指示データがＩ2ＣＩ／Ｏエクスパンダ６
１５によって受信されるまで当該再送信が繰り返し行われるので、初期化指示データは正
確にＩ2ＣＩ／Ｏエクスパンダ６１５に受信されるので、正確にＩ2ＣＩ／Ｏエクスパンダ
６１５を初期化できる。また、図２６に示すように、発光制御データにおいては、接続線
ＳＤＡが解放されずタイムアウトが発生した場合、又は、１バイトのデータに対する返答
信号がマスタＩＣ５７０に入力されなかった場合には、発光制御データの最初のデータか
ら再送信を１回のみ行うので、高速なデータ送信が可能となる。
Ｉ2ＣＩ／Ｏエクスパンダ６１５の初期化は異常発生時において発生した異常を解消す
るために行う処理であるため、確実に初期化が行われるように、初期化指示データがＩ2
ＣＩ／Ｏエクスパンダ６１５に確実に受信されるまで再送信を繰り返し行うようにしてい
る。これに対して、発光制御データはＩ2ＣＩ／Ｏエクスパンダ６１５に受信されなくと
も発光装置の出力態様が前回の出力態様で停止するのみであるので、データ送信の高速性
を重視して、１回のみ再送信を行うようにしている。
図２７は、本発明の第１実施形態のＩ2Ｃ随時リセット処理のフローチャートである。
Ｉ2Ｃ随時リセット処理は、マスタＩＣ５７０、役物駆動ＭＯＴ５６１、マスタＩＣ５
７０に接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５、及び役物駆動ＳＯＬ５６０
の初期化を指示する処理であり、図２２に示すステップ２２１０の処理である。
まず、演出制御装置５５０は、リセット要求フラグがオンであるか否かを判定する（２
７０１）。
ステップ２７０１の処理でリセット要求フラグがオンでないと判定された場合、演出制
御装置５５０は、リセットを指示する条件が成立しているか否かを判定するために、異常
判定テーブル２１００を参照して、マスタＩＣ５７０に接続されるＩ2ＣＩ／Ｏエクスパ
ンダ６１５のうち、装飾装置が接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５から
所定回数連続してＡＣＫの返答信号を受信できなかったか否かを確認する（２７０２）。
具体的には、演出制御装置５５０は、異常判定テーブル２１００に登録されたすべての
エントリのエラーフラグ２１０５にオンが登録されているか否かを判定する。
次に、演出制御装置５５０は、ステップ２７０２の処理の確認結果に基づいて、リセッ
ト条件が成立しているか否かを判定する（２７０３）。
具体的には、ステップ２７０２の処理の時点ですべてのエラーフラグ２１０５がＯＮに
なっている場合（エラーフラグ２１０５がＯＦＦとなっている発光制御装置が存在しない
場合）には、ステップ２７０３の処理でリセット条件が成立しているとみなされる。その
他の場合は、ステップ２７０３の処理でリセット条件が成立していないとみなされる。
ステップ２７０３の処理で、リセット条件が成立しているとみなされた場合、演出制御
装置５５０は、初期化中であることを示すリセット要求フラグを設定する（２７０４）。
そして、演出制御装置５５０は、マスタＩＣ５７０をソフトリセットする（２７０５）
。具体的には、ＣＰＵ５５１が、データバスを介してマスタＩＣ５７０に備わるリセット
ＲＥＧ５７３に所定の値を書き込む。マスタＩＣ５７０に備わるリセットＲＥＧ５７３に
所定の値が書き込まれると、マスタＩＣ５７０のコントローラは、入力用ＢＵＦ５７１、
出力用ＢＵＦ５７２、リセットＲＥＧ５７３、及び送信モードＲＥＧ５７４の値を初期値
に設定し、マスタＩＣ５７０を初期化する。ＣＰＵ５５１がデータバスを介してマスタＩ
Ｃ５７０に備わるリセットＲＥＧ５７３に所定の値を書き込むことによって、マスタＩＣ
５７０を初期化することをソフトリセットという。
本実施形態では、マスタＩＣ５７０をハードリセットすると、前述したように、演出制
御装置５５０に備わっている他の回路（ＶＤＰ５５６や音ＬＳＩ５５７などの電源投入時
に初期化される回路）も初期化してしまうが、マスタＩＣ５７０に異常が発生したと判定
された場合には、このようなソフトリセットを行うことで、異常が発生したマスタＩＣの
みに対してリセットを行い、マスタＩＣ５７０と直接関係のない回路までもリセットして
しまうことを防止する。
次に、演出制御装置５５０は、マスタＩＣ５７０に接続されたすべての装飾制御装置６
１０のＩ2ＣＩ／Ｏエクスパンダ６１５を初期化するために、マスタＩＣ５７０からリセ
ット信号を出力する図２４に示すスレーブリセット処理を実行する（２７０６）。
このように、マスタＩＣ５７０が初期化されると、当該マスタＩＣ５７０に接続された
すべてのＩ2ＣＩ／Ｏエクスパンダ６１５に対して初期化指示データを送信するので、確
実に遊技機１を初期化することができる。
そして、演出制御装置５５０は、役物駆動ＭＯＴ５６１が初期化中であることを示すモ
ータ初期化フラグを設定し（２７０７）、役物駆動ＭＯＴ５６１を初期化する場合に役物
駆動ＭＯＴ５６１に出力されるモータ出力データをＲＡＭ５５３に設定する（２７０８）
。そして、演出制御装置５５０は、役物駆動ＳＯＬ５６０を初期化するために、役物駆動
ＳＯＬ５６０の通電状態を非通電状態にするオフデータをＲＡＭ５５３に設定し（２７０
９）、リセット要求フラグを解除して（２７１０）、Ｉ2Ｃ随時リセット処理を終了する
。
ステップ２７０１の処理で、リセット要求フラグが設定されていると判定された場合に
は、初期化をすぐに実行しなければならないので、リセット条件が成立しているか否かを
判定せずに、ステップ２７０５の処理に進む。
また、ステップ２７０４の処理で、リセット条件が成立していないと判定された場合、
初期化を行う必要はないので、ステップ２７１０の処理に進み、リセット要求フラグを解
除し、Ｉ2Ｃ随時リセット処理を終了する。
このように、リセット条件が成立したと判定された場合には、ステップ２７０６の処理
で、マスタＩＣ５７０に接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に対して、
同時に初期化を指示するので、言い換えれば、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５
を同時に選択して初期化することになるので、Ｉ2ＣＩ／Ｏエクスパンダ６１５を個別に
選択して初期化を指示する方法と比較すると、高速に初期化を行うことができ、Ｉ2ＣＩ
／Ｏエクスパンダ６１５を正常な状態へ高速に復帰させることができる。
なお、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５へ入力されるＲＥＳＥＴ端子（図７参
照）とＣＰＵ５５１とを電気的に接続し、ＣＰＵ５５１から一斉に、全てのＩ2ＣＩ／Ｏ
エクスパンダ６１５のＲＥＳＥＴ端子へリセット信号を送信する構成としても、全てのＩ
2ＣＩ／Ｏエクスパンダ６１５を同時に選択して初期化することは可能である。
なお、ステップ２７０２の処理でリセット条件成立とみなされた場合は、マスタＩＣ５
７０において異常が発生していることが考えられるので、ステップ２７０５の処理でマス
タＩＣ５７０も初期化するようにしている。
マスタＩＣ５７０は、ＣＰＵ５５１からの指令によって、接続線ＳＤＡ及び接続線ＳＣ
Ｌの信号レベルを制御する信号レベル制御手段として機能しているので、すべての発光制
御装置にてデータ送信に関する異常が発生している場合には、マスタＩＣ５７０自身に異
常が発生していることも考えられる。
そのため、すべての装飾制御装置６１０にてデータ送信に関する異常が発生している場
合には、念のために、ＣＰＵ５５１（演算処理手段）によりマスタＩＣ５７０が初期化さ
れる。これにより、マスタＩＣ５７０で異常が発生している場合であっても確実にマスタ
ＩＣ５７０を制御可能にすることができる。
また、図２２に示すように、表示装置５３の画像を更新する周期と同期して、演出制御
装置５５０のマスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ発光制御データを
送信し、Ｉ2ＣＩ／Ｏエクスパンダ６１５は受信した発光制御に基づいて発光装置を制御
するので、表示装置５３における演出と発光装置における演出とが調和し、遊技者に違和
感を与えないので、興趣を高めることができる。
また、表示装置５３の画像を更新する周期と同期してマスタＩＣ５７０から送信された
発光制御データが装飾制御装置６１０で受信されると、その都度、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５によってワークレジスタの値が更新される。そのため、毎回ワークレジスタの
値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常
な値に復帰することが可能である。
また、表示装置５３の画像を更新する周期と同期して、エラー判定処理を実行するので
、エラー判定の実行頻度を適切にできる、つまり、エラー判定処理の実行頻度が多すぎる
と、演出制御装置５５０のＣＰＵ５５１の処理負荷が増大してしまい、逆に、エラー判定
処理の実行頻度が少なすぎると、異常が発生したことを適切に検出できなくなってしまう
ことになるので、適度な頻度でエラー判定を行うことにより処理の不具合を防止すること
ができる。
図２８は、本発明の第１実施形態のタイマ割込が発生した場合に実行されるタイマ割込
処理のフローチャートである。
タイマ割込は、タイマ割込が許可されているという条件の下で、２ｍｓ周期で発生する
タイマ割込をＣＰＵ５５１が受け付けた場合に、図２２に示す処理に割り込む形態で実行
される。
タイマ割込処理は、役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０（可動物）に接続
されたＩ2ＣＩ／Ｏエクスパンダ６１５（可動制御装置）へ制御データを出力し、可動物
を制御する処理である。
まず、演出制御装置５５０は、リセット要求フラグが設定されているか否かを判定する
（２８０１）。
ステップ２８０１の処理で、リセット要求フラグが設定されていると判定された場合に
は、可動制御装置を含む装飾制御装置６００のリセット処理が開始するのを待機している
状態であるので、タイマ割込処理を終了する。
一方、ステップ２８０１の処理で、リセット要求フラグが設定されていないと判定され
た場合には、制御対象となる可動制御装置を選択し（２８０２）、ステップ２８０２の処
理で選択された可動制御装置へ、演出制御データである可動制御データを送信するスレー
ブ単発出力処理を実行する（２８０３）。スレーブ単発出力処理は、図２９で詳細を説明
する。
次に、演出制御装置５５０は、ステップ２８０３の処理で実行されたスレーブ単発出力
処理が正常に終了したか否かを判定する（２８０４）。スレーブ単発出力処理では、ステ
ップ２８０２の処理で選択された可動制御装置へ１回目のデータ出力が失敗し、さらに２
回目のデータ出力も失敗した場合には、異常終了する。
ステップ２８０４の処理で、スレーブ単発出力処理が正常に終了していないと判定され
た場合、つまり、スレーブ単発出力処理が異常終了したと判定された場合、演出制御装置
５５０は、役物駆動ＭＯＴ５６１が初期化中であることを示すモータ初期化フラグを設定
し（２８０５）、装飾制御装置６００のリセット処理を開始するためにリセット要求フラ
グを設定する（２８０６）。
そして、演出制御装置５５０は、役物駆動ＭＯＴ５６１を初期化する場合に可動制御装
置に出力されるモータ出力データをＲＡＭ５５３に設定し（２８０７）、役物駆動ＳＯＬ
５６０を初期化する場合に可動制御装置に出力される、役物駆動ＳＯＬ５６０の通電状態
を非通電状態にするオフデータをＲＡＭ５５３に設定し（２８０８）、タイマ割込処理を
終了する。
一方、ステップ２８０４の処理で、スレーブ単発出力処理が正常に終了したと判定され
た場合、役物駆動ＭＯＴ５６１の初期化を実行するか否かを判定するために、モータ初期
化フラグが設定されているか否かを判定する（２８０９）。
ステップ２８０９の処理で、モータ初期化フラグが設定されていると判定された場合に
は、モータ位置検出センサ５１０が役物駆動ＭＯＴ５６１の回転軸が初期位置に戻ったこ
とを検出したか否かを判定する（２８１０）。
ステップ２８１０の処理で、モータ位置検出センサ５１０が役物駆動ＭＯＴ５６１の回
転軸が初期位置に戻ったことを検出していないと判定された場合、ステップ２８０７の処
理に進み、役物駆動ＭＯＴ５６１を初期化する場合に可動制御装置に出力されるモータ出
力データをＲＡＭ５５３に設定する。
一方、ステップ２８１０の処理で、モータ位置検出センサ５１０が役物駆動ＭＯＴ５６
１の回転軸が初期位置に戻ったことを検出したと判定された場合、役物駆動ＭＯＴ５６１
の回転を停止させる停止データを可動制御装置に出力するために、ＲＡＭ５５３に設定し
（２８１１）、役物駆動ＭＯＴ５６１の初期化が完了したので、モータ初期化フラグを解
除し（２８１２）、タイマ割込処理を終了する。
ステップ２８０９の処理で、モータ初期化フラグが設定されていないと判定された場合
には、演出制御装置５５０は、役物駆動ＭＯＴ５６１で動作異常が検出されたか否かを判
定する（２８１３）。
ステップ２８１３の処理で、役物駆動ＭＯＴ５６１で動作異常が検出されたと判定され
た場合には、役物駆動ＭＯＴ５６１を初期化するために、ステップ２８０５の処理に進む
。
一方、ステップ２８１３の処理で、役物駆動ＭＯＴ５６１で動作異常が検出されていな
いと判定された場合には、演出制御装置５５０は、役物駆動ＭＯＴ５６１の回転軸を目標
値まで回転させるための制御データを可動制御装置に出力するために、ＲＡＭ５５３に設
定し（２８１４）、役物駆動ＳＯＬ５６０を通電状態にするか非通電状態にするかを示す
ソレノイド出力データを可動制御装置に出力するために、ＲＡＭ５５３に設定し（２８１
５）、タイマ割込処理を終了する。
図２９は、本発明の第１実施形態のスレーブ単発出力処理のフローチャートである。
スレーブ単発出力処理は、可動制御装置に可動制御データを送信する処理であり、図２
８に示すステップ２８０３の処理で実行される。
可動制御データは、マスタＩＣ５７０からバイトモードで送信される。バイトモードで
は、マスタＩＣ５７０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを１バイト送信する
毎に、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信し、ＡＣＫ及びＮ
ＡＣＫの何れを受信した場合でも、割込信号をＣＰＵ５５１に出力する。つまり、マスタ
ＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ１バイトのデータを送信することが完
了すれば、ＡＣＫ／ＮＡＣＫの受信に拘らず、必ず、マスタＩＣ５７０からＣＰＵ５５１
へ割込信号が出力される。
まず、ＣＰＵ５５１は、ＡＣＫの返答信号の受信に失敗したことを計数するＡＣＫカウ
ンタに０を設定する（２９０１）。
そして、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、スター
ト条件を示す信号レベルに変化させる（２９０２）。
具体的には、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したま
ま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることよってスタート条
件を示す信号を出力する。
なお、マスタＩＣ５７０は、スタート条件を示す信号を出力後、制御対象となる装飾制
御装置６１０へデータを送るために、接続線ＳＣＬのレベルをＬＯＷに変更する。
次に、ＣＰＵ５５１は、送信対象として選択されている可動制御装置のアドレスデータ
を出力用ＢＵＦ５７２に設定する（２９０３）。
そして、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、
マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、
バイトモード用の監視タイマの起動を開始する（２９０４）。
ＣＰＵ５５１は、バイトモード時間の監視を開始してから所定時間経過しても、割込信
号を受け付けていない場合には、データ送信を中断するために、マスタＩＣ５７０にスト
ップ条件を出力させ（２９１２）、その後、ＡＣＫカウンタの値を一つ加算して、ステッ
プ２９０２の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力させてから、可動
制御データを初めのデータ（可動制御装置のアドレス）から送信する。ただし、ＡＣＫカ
ウンタの値がステップ２９１３の時点で所定値（例えば「１」）となっている場合には、
処理を終了する。
そして、ＣＰＵ５５１は、ステップ２９０２の処理で出力用ＢＵＦ５７２に設定された
アドレスデータを送信する指令をマスタＩＣ５７に出力し、マスタＩＣ５７０は、当該指
令を受け付けると、ステップ２９０２の処理で出力用ＢＵＦ５７２に設定されたアドレス
データを、接続線ＳＣＬの信号レベルを変化させながら、接続線ＳＤＡを介してＩ2ＣＩ
／Ｏエクスパンダ６１５に送信する（２９０５）。マスタＩＣ５７０は、このアドレスデ
ータを出力する際に、一旦、ドライバ５７６Ａをオフさせて接続線ＳＤＡを解放する（ハ
イレベルに変化させる）動作を行う。そして、接続線ＳＤＡが解放されていない場合（ド
ライバ５７６Ａをオフしても、接続線ＳＤＡがハイレベルにならずロウレベルのままで維
持されているとき）には、このアドレスデータの出力は、接続線ＳＤＡが開放される（接
続線ＳＤＡがハイレベルになる）まで待機する。
ステップ２９０５の処理で出力されるアドレスデータは８ビットのデータ列であるため
、１回の出力処理（接続線ＳＣＬが８回ＨＩＧＨに変化する間の出力）でアドレスデータ
が出力される。
ステップ２９０５の処理で出力されたアドレスデータがＩ2ＣＩ／Ｏエクスパンダ６１
５に入力された場合、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、入力されたアドレスデータと
自身に設定されているアドレスとが一致するか否かを判定する。
入力されたアドレスデータと一致するアドレスが設定されているＩ2ＣＩ／Ｏエクスパ
ンダ６１５は、接続線ＳＣＬのＬＯＷからＨＩＧＨへの変更回数が８回目になった直後で
あって、そのＨＩＧＨレベルとなっている接続線ＳＣＬがＬＯＷレベルへと変化すること
を契機として、返答信号を接続線ＳＤＡからマスタＩＣ５７０に出力する。
次に、マスタＩＣ５７０は、１バイト分のデータ出力完了から、所定時間（前述したバ
イトモード監視時間よりも短い監視時間となっている）以内にＡＣＫの返答信号がマスタ
ＩＣ５７０に入力されたか否かを確認する（２９０６）。
次に、マスタＩＣ５７０は、ステップ２９０６の処理の確認結果に基づいて、ステップ
２９０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号が入
力されているか否かを判定する（２９０７）。
ステップ２９０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返
答信号が入力されていないと、ステップ２９０７の処理で判定された場合には、マスタＩ
Ｃ５７０は、ステータスＲＥＧ５７９に返答信号がＮＡＣＫであった旨の情報を設定した
うえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＮＡ
ＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１
はバイトモードの時間監視を終了する（２９１１）。
次いで、ＣＰＵ５５１は、データ送信を中断するために、マスタＩＣ５７０にストップ
条件を出力させ（２９１２）、ＡＣＫカウンタが所定値であるか否かを判定する（２９１
３）。
ステップ２９１２の処理で、ＡＣＫカウンタが所定値であると判定された場合、スレー
ブ単発出力処理を異常終了する。
一方、ステップ２９１３の処理で、ＡＣＫカウンタが所定値でないと判定された場合、
ＡＣＫカウンタをインクリメントし、ステップ２９０２の処理に戻り、再度マスタＩＣ５
７０にスタート条件を出力させてから、再度同じ可動制御データを出力する（可動制御装
置のアドレスから再出力する）。
一方、ステップ２９０５の処理で、１バイト分のデータ出力完了から、所定時間以内に
ＡＣＫの返答信号が入力されたと、ステップ２９０７の処理で判定された場合には、マス
タＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＡＣＫであった旨の情報を設定し
たうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡ
ＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１
はバイトモードの時間監視を終了する（２９０８）。
次に、ＣＰＵ５５１は、可動制御装置に出力すべきデータをすべて出力したか否かを判
定する（２９０９）。
ステップ２９０９の処理で、可動制御装置に出力すべきデータをすべて出力したと判定
された場合、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、ストップ条件を示す信号レ
ベルに変化させて（２９１０）、スレーブ単発出力処理を正常終了する。
一方、ステップ２９０９の処理で、可動制御装置に出力すべきデータを未だ出力してい
ないと判定された場合、ＣＰＵ５５１は、可動制御装置に出力すべき次の１バイト分のデ
ータを出力用ＢＵＦ５７２に設定する（２９１５）。
次に、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マ
スタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バ
イトモード用の監視タイマの起動を開始する（２９１６）。
１バイトのデータを送信してからマスタＩＣ５７０から当該１バイトのデータに対する
ＡＣＫである返答信号が入力されたか否かを通知するための割込が発行されるまでの時間
（バイトモード時間）の監視を開始する（２９１６）。
前述したように、ＣＰＵ５５１は、バイトモード時間の監視を開始してから所定時間経
過しても、割込信号を受け付けていない場合には、データ送信を中断するために、マスタ
ＩＣ５７０にストップ条件を出力させ（２９１２）、その後、ＡＣＫカウンタの値を1つ
加算して、ステップ２９０２の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力
させてから、可動制御データを初めのデータ（可動制御装置のアドレス）から送信する。
ただし、ＡＣＫカウンタの値がステップ２９１３の時点で所定値となっている場合には、
処理を終了する。
次に、マスタＩＣ５７０は、接続線ＳＤＡの電圧レベルを監視し、接続線ＳＤＡが解放
されていることを確認してから（２９１７）、出力用ＢＵＦ５７２に設定された１バイト
のデータを出力し（２９１８）、ステップ２９０６の処理に進む。ステップ２９１７の処
理は、グループ単位制御手段からの返答信号の出力が終了するまでは、接続線ＳＤＡが返
答信号により占有されているので、マスタＩＣ５７０は、グループ単位制御手段からの返
答信号の出力が終了し、接続線ＳＤＡが解放されるまで待機する処理である。
以後、可動制御データを順に送信し、全ての可動制御データの送信が完了すると、前述
したようにステップ２９１０の処理を経て、正常終了する。
送信される可動動制御データの順序は、発光制御データと同様に図１９に示すフォーマ
ットとなっているが、可動動制御データはバイトモードで送信されるため、図１９に示す
フォーマットの全データを、一度に出力用ＢＵＦ５７２に設定するのではなく、先頭から
１バイト毎に区切って、出力用ＢＵＦ５７２に設定しながら、データの送信を行う。その
ため、図１９に示すフォーマットの全データ（モータやソレノイドの制御データを含んで
いる）は、ＲＡＭ５５３に一時的に記憶されることになる。
これにより、可動制御装置が制御する役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０
は、ＶＤＰ割込（約３３．３ｍｓ周期）に同期して可動制御データを出力するのでは、演
出に合わせて可動部材を制御できないため、ＶＤＰ割込よりも周期の短いタイマ割込（２
ｍｓ周期）に同期して可動制御データが出力されるようにしている。これによって、遊技
状態に合わせた可動部材による演出を行うことができる。
また、可動制御データは、図２９に示すように、バイトモードで送信される。これは、
接続線ＳＤＡが解放されない異常が発生した場合には可動制御装置が制御できなくなり、
役物駆動ＭＯＴ５６１が予め設定されている可動部材の可動可能な範囲を超えて可動部材
を可動させるおそれがあるので、バイトモード監視時間による短時間のタイムアップ監視
を行って、接続線ＳＤＡが解放されない異常を即座に検出するためである。
図２６、及び図２９による処理では、マスタＩＣ５７０は、８ビットのデータを出力後
に、装飾制御装置６１０からの返答信号を取り込むことにより、データ転送の成否を判定
し、データ転送が失敗している場合（つまり、ＮＡＣＫの返答信号がマスタＩＣ５７０に
入力された場合）、出力したデータを１回だけ再度出力するので、装飾制御装置６１０に
データを可能な限り確実に出力することができ、演出装置の誤動作を防止できる。
なお、マスタＩＣ５７０がスタート条件を送信する際には、接続線ＳＤＡがＨＩＧＨに
なっている必要があるが、ノイズ等の影響によって、接続線ＳＤＡがＬＯＷとなったまま
変化しない状態が発生する場合がある。
本実施形態では、マスタＩＣ５７０が装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ
６１５に送信するスレーブアドレスには、Ｒ／Ｗ識別データが「０」（書き込みを意味す
る）となっているものだけを用いている（図１１参照）が、ノイズ等の影響によって、Ｒ
／Ｗ識別データが「１」（読み出しを意味する）となった状態で、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５へ伝わることがある。
この場合、Ｉ2ＣＩ／Ｏエクスパンダ６１５は読み出しモードとなり、マスタＩＣ５７
０によって接続線ＳＣＬの信号レベルが変化することに対応して、Ｉ2ＣＩ／Ｏエクスパ
ンダ６１５からマスタＩＣ５７０へ、接続線ＳＤＡを介してデータを１ビットごと伝送す
る処理を行う。
このとき、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、８ビットのデータを伝送するごとに、
マスタＩＣ５７０から接続線ＳＤＡを介してアクノリッジ信号を受信する処理を行い、ア
クノリッジ信号を受信するとさらに８ビットのデータ伝送を行い、以後、この８ビットの
データ伝送とアクノリッジ信号の確認を繰り返すが、この間は、接続線ＳＤＡがＩ2ＣＩ
／Ｏエクスパンダ６１５によって専有されている状態となる。
一方で、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、８ビットのデータ伝送後に、マスタＩＣ
５７０から接続線ＳＤＡを介してアクノリッジ信号を受信できないときは、接続線ＳＤＡ
を解放してデータ伝送を中止する。なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、マスタＩ
Ｃ５７０から接続線ＳＤＡを介してアクノリッジ信号を受信する際には、接続線ＳＤＡが
ＬＯＷレベルであればアクノリッジ信号を受信したと解釈し、接続線ＳＤＡがＨＩＧＨレ
ベルであればアクノリッジ信号を受信しないと解釈する。
よって、マスタＩＣ５７０からのデータがノイズ等の影響により変化し、この変化した
データを勝手に受信して読み出しモードとなったＩ2ＣＩ／Ｏエクスパンダ６１５が発生
してしまうと、接続線ＳＤＡがいつまでも解放されないことになる。
このような場合に、接続線ＳＤＡの信号レベルはＬＯＷに維持されたままになり、マス
タＩＣ５７０と、本来送信を行うことを意図していた装飾制御装置６１０のＩ2ＣＩ／Ｏ
エクスパンダ６１５との間で接続線ＳＤＡを介した通信が行えなくなる。
そこで、マスタＩＣ５７０は、スタート条件を示す信号を出力する前に、接続線ＳＤＡ
からデータが出力できる状態であるか否かを判定するために、接続線ＳＤＡの信号レベル
がＨＩＧＨであるか否かを判定する。
接続線ＳＤＡの信号レベルがＨＩＧＨでないと判定された場合、接続線ＳＤＡからデー
タが出力できないので、ドライバ５７６Ａによりトランジスタ５７８Ａに動作可能な電圧
を印加しないことによってトランジスタ５７８Ａをオンさせずに（接続線ＳＤＡを解放し
た状態で）、接続ＳＣＬの信号レベルを少なくとも９回変化させる。
このような処理を行うことで、読み出しモードとなったＩ2ＣＩ／Ｏエクスパンダ６１
５は、接続ＳＣＬの信号レベルの変化に合わせて接続線ＳＤＡにデータを出力するが、接
続ＳＣＬの信号レベルの変化が少なくとも９回行われる途中において、マスタＩＣ５７０
からのアクノリッジ信号を確認するタイミングが発生する。このとき、接続線ＳＤＡは解
放されているのでＨＩＧＨレベルとなり、読み出しモードとなったＩ2ＣＩ／Ｏエクスパ
ンダ６１５は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて
接続線ＳＤＡを解放することになる。
なお、この処理は、スタート条件を示す信号を出力する前だけでなく、マスタＩＣ５７
０が装飾制御装置６１０へ実際のデータを出力する前に行われるようにしてもよい。
このようにして、読み出しモードとなった装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパ
ンダ６１５から強制的に接続線ＳＤＡを解放させるので、接続線ＳＤＡの信号レベルはＨ
ＩＧＨに維持されるようになる。
図３０は、本発明の第１の実施形態の遊技機全体に設けられる装飾制御装置６１０の接
続形態を示す図であり、特に前面枠３に設けられる装飾制御装置６１０について説明する
図である。
装飾制御装置６１０は、主に、遊技盤１０及び前面枠３に取り付けられている。前面枠
３に取り付けられた装飾制御装置６１０が制御するＬＥＤは、装飾部材９、照明ユニット
１１、及び異常報知ＬＥＤ２９を照射するものである。
遊技機には複数の仕様があり、通常版遊技機１と廉価版遊技機１とがある。通常版遊技
機１は、標準仕様の装飾部材９を備える前面枠３（通常版前面枠）を備えている。廉価版
遊技機１は、標準仕様の装飾部材９よりも廉価なコストで構成された装飾部材９’を備え
る前面枠３（廉価版前面枠）を備えている。
通常版前面枠３と廉価版前面枠３とは、装飾部材９を照射するために取り付けられる装
飾制御装置６１０の数が相違する。具体的には、通常版前面枠３の装飾部材９は四つの装
飾制御装置６１０により照射され、廉価版前面枠３の装飾部材９’は二つの装飾制御装置
６１０により照射される。装飾部材９は最大６０個のＬＥＤによって照射されるのに対し
て、装飾部材９’は最大３０個のＬＥＤによって照射されるので、装飾部材９のほうが装
飾部材９’よりも明るくなる。このため、通常版前面枠３が取り付けられた場合の装飾制
御装置６１０の制御と、廉価版前面枠３が取り付けられた場合の装飾制御装置６１０の制
御とが異なる。
通常版前面枠３に取り付けられる装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１
５のアドレスと廉価版前面枠３に取り付けられる装飾制御装置６１０のＩ2ＣＩ／Ｏエク
スパンダ６１５の固有アドレスとが同じであると、通常版前面枠３が取り付けられた場合
の制御を行う通常版用の演出制御装置５５０と、廉価版前面枠３が取り付けられた場合の
制御を行う廉価版用の演出制御装置５５０と、を用意して、取り付けられる前面枠３に対
応して演出制御装置５５０を取り換えなければならない。したがって、製造メーカーが遊
技機１を出荷する場合に、通常版用の演出制御装置５５０と廉価版用の演出制御装置５５
０とを用意しなければならず、製造コストが高くなってしまう。
このため、本実施形態では、通常版前面枠３と廉価版前面枠３とで制御が異なる装飾制
御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５の個別アドレスには、異なるアドレスを
割り当て、一つの演出制御装置５５０が通常版用の制御と廉価版用の制御とを行えるよう
にした。これによって、通常版用の演出制御装置５５０と廉価版用の演出制御装置５５０
とを用意する必要がなくなり、製造コストを削減できる。
具体的には、通常版前面枠３の装飾部材９を照射するＬＥＤに接続される四つの装飾制
御装置６１０（第１の仕様依存型グループ単位制御手段）のＩ2ＣＩ／Ｏエクスパンダ６
１５の固有アドレスには、「１００１」、「１０１０」、「１１００」、及び「１１０１
」が割り当てられる。
一方、廉価版前面枠３の装飾部材９’を照射するＬＥＤに接続される二つの装飾制御装
置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５（第２の仕様依存型グループ単位制御手段）
のアドレスには、通常版前面枠３の装飾部材９を照射するＬＥＤに接続される四つの装飾
制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５の固有アドレスと異なる「１１１０」
及び「１１１１」が割り当てられる。
そして、通常版前面枠３と廉価版前面枠３の何れに使用される場合であっても、演出制
御装置５５０からは、装飾部材９、９’のＩ2ＣＩ／Ｏエクスパンダ６１５に割り当てら
れた固有アドレスである「１００１」、「１０１０」、「１１００」、「１１０１」、「
１１１０」及び「１１１１」の全てを含んだ演出制御データが、装飾制御装置６１０に送
信される。
したがって、通常版用の制御と廉価版用の制御とを行えるようにした一つの演出制御装
置５５０で通常版前面枠３の装飾制御装置６１０と廉価版用の装飾制御装置６１０とを制
御できるので、製造コストを削減できる。
また、通常版前面枠３と廉価版前面枠３とで同じ制御をする照明ユニット１１及び異常
報知ＬＥＤ２９を照射するＬＥＤに接続された装飾制御装置６１０のＩ2ＣＩ／Ｏエクス
パンダ６１５には、通常版前面枠３と廉価版前面枠３とで異なるアドレスにする必要はな
く、同じアドレスが割り当てられる。
なお、廉価版前面枠３では、固有アドレスが「１００１」、「１０１０」、「１１００
」、「１１０１」となるＩ2ＣＩ／Ｏエクスパンダ６１５は使用されず、通常版前面枠３
では、固有アドレスが「１１１０」、「１１１１」となるＩ2ＣＩ／Ｏエクスパンダ６１
５は使用されない。そのため、何れの仕様の前面枠３であっても、異常判定テーブル２１
００（図２１）において、接続されないＩ2ＣＩ／Ｏエクスパンダ６１５が存在すること
になるが、前述したように、異常判定テーブル２１００に登録されているＩ2ＣＩ／Ｏエ
クスパンダ６１５の一つと、マスタＩＣ５７０との間でデータ送受信が行われれば、正常
な状態として処理されるので問題はない。
（第２実施形態）
本発明の第２実施形態を図３１〜図３６を用いて説明する。
本発明の第２実施形態は、演出制御装置５５０が複数のマスタＩＣ５７０を備える場合
の実施形態である。
図３１は、本発明の第２実施形態の演出制御装置５５０と装飾制御装置６１０との接続
の説明図である。
第２の実施形態では、演出制御装置５５０は複数のマスタＩＣ５７０を備えた構成とな
っている。
図３１では、演出制御装置５５０は、三つのマスタＩＣ５７０Ａ〜５７０Ｃを備える。
マスタＩＣ５７０Ａは、中継基板６００Ａと接続され、中継基板６００Ａは、装飾制御
装置６１０Ａ〜６１０Ｃと直列に接続されるとともに、装飾制御装置６１０Ｄ〜６１０Ｆ
と直列に接続される。
マスタＩＣ５７０Ｂは、中継基板６００Ｂと接続され、中継基板６００Ｂは、装飾制御
装置６１０Ｇ〜６１０Ｉと直列に接続されるとともに、装飾制御装置６１０Ｊ〜６１０Ｌ
と直列に接続される。
マスタＩＣ５７０Ｃは、中継基板６００Ｃと接続され、中継基板６００Ｃは、装飾制御
装置６１０Ｍ〜６１０Ｏと直列に接続されるとともに、役物駆動ＳＯＬ５６０及び役物駆
動ＭＯＴ５６１に接続される装飾制御装置６１０Ｐに直列に接続される。
ここで、一つのマスタＩＣ５７０に接続されている装飾制御装置６１０群を系統という
。系統とは、具体的には、マスタＩＣ５７０Ａであれば、中継基板６００Ａ、装飾制御装
置６１０Ａ〜６１０Ｆである。
マスタＩＣ５７０は、接続されている装飾制御装置６１０にデータを出力可能であるた
め、マスタＩＣ５７０は、接続されている装飾制御装置６１０を制御可能である。
このような構成により、１個のマスタＩＣ５７０で制御できるＩ2ＣＩ／Ｏエクスパン
ダ６１５の数の制限（図１２に示すように１４個を上限とする）がなくなり、多彩な演出
制御を可能とすることが期待できる。
本実施形態でも、異常判定テーブル２１００（図３２参照）に登録されたＩ2ＣＩ／Ｏ
エクスパンダ６１５のうちの一つのＩ2ＣＩ／Ｏエクスパンダ６１５とマスタＩＣ５７０
との間でデータ送受信が行われれば、正常な状態として処理が行われるが、異常の判定、
並びに、Ｉ2ＣＩ／Ｏエクスパンダ６１５及びマスタＩＣ５７０の初期化の処理を、各系
統毎に独立して行う点が第１の実施形態とは異なっている。
本実施形態では、図３２に示すように、異常判定テーブル２１００が各系統毎に用意さ
れている。換言すると、各マスタＩＣ５７０に対応する異常判定テーブル２１００が演出
制御装置５５０のＲＡＭ５５３に記憶されている。
これらの異常判定テーブル２１００について具体的に説明する。図３２は、本発明の第
２実施形態の異常判定テーブル２１００の説明図である。
マスタＩＣ５７０Ａと装飾制御装置６１０Ａ〜６１０Ｆとの間で行われるデータ送受信
の異常を装飾制御装置毎に判定する第１異常判定テーブル２１００Ａと、マスタＩＣ５７
０Ｂと装飾制御装置６１０Ｇ〜６１０Ｌとの間で行われるデータ送受信の異常を装飾制御
装置毎に判定する第２異常判定テーブル２１００Ｂと、マスタＩＣ５７０Ｃと装飾制御装
置６１０Ｍ〜６１０Ｏとの間で行われるデータ送受信の異常を装飾制御装置毎に判定する
第３異常判定テーブル２１００Ｃの３種類のテーブルが存在する。
なお、マスタＩＣ５７０と可動制御装置（装飾制御装置６１０Ｐ）とのデータ送受信の
異常は、第３異常判定テーブル２１００Ｃに登録されない。マスタＩＣ５７０と可動制御
装置とのデータ送信の異常は、図２９の処理が正常終了か異常終了したかによって判定さ
れ、異常終了と判定された場合には、図２８の処理で役物駆動ＭＯＴ５６１及び役物駆動
ＳＯＬ５６０を初期化するからである。
そして、何れかの異常判定テーブルにて、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５に
関してデータ送受信異常が発生したと判定された場合には、当該異常判定テーブルに属す
るすべての装飾制御装置６１０を初期化し、あわせて対応するマスタＩＣ５７０も初期化
する。但し、他の異常判定テーブルに属する装飾制御装置６１０やマスタＩＣ５７０は初
期化しない。
例えば、前述した第１の異常判定テーブルにて、全てのＩ2ＣＩ／Ｏエクスパンダ６１
５に関してデータ送受信異常が発生したと判定された場合には、マスタＩＣ５７０Ａ及び
装飾制御装置６１０Ａ〜６１０Ｆのみを初期化し、他の、マスタＩＣ５７０Ｂ、５７０Ｃ
、及び装飾制御装置６１０Ｇ〜６１０Ｐは初期化しない。
このため、データ送信異常が発生したマスタＩＣ５７０及びデータ送信異常が発生した
マスタＩＣ５７０に接続される装飾制御装置６１０が初期化中であっても、異常が発生し
ていないマスタＩＣ５７０と装飾制御装置６１０との間で、装飾制御データが送受信でき
るので、遊技の途中で装飾装置６２０による演出が突然一時停止してしまうことを防止で
きる。
なお、各マスタＩＣ５７０Ａ〜５７０Ｃを初期化する方法として、ソフトリセットとハ
ードリセットとがある。
ソフトリセットでは、ＣＰＵ５５１によって各マスタＩＣ５７０Ａ〜５７０Ｃのうちの
一つが初期化される。
具体的には、各マスタＩＣ５７０Ａ〜５７０Ｃには、各々リセットＲＥＧ５７３（図４
参照）を備えている。ＣＰＵ５５１がバス５６３を介してこのリセットレジスタに特定値
（初期化指示データ）を書き込むと、特定値を書き込まれたリセットＲＥＧ５７３を備え
るマスタＩＣ５７０だけが初期化される。
ハードリセットでは、入出力Ｉ／Ｆ５５８及び電源投入検出回路５５９に接続されるＮ
ＯＲゲート回路５９０に各マスタＩＣ５７０Ａ〜５７０ＣのＲＥＳＥＴ端子が接続されて
おり、ＮＯＲゲート回路５９０に印加される電圧が所定時間ローに保持されると、ＲＥＳ
ＥＴ端子に印加される電圧も所定時間ローに保持され、全てのマスタＩＣ５７０Ａ〜５７
０Ｃが初期化される。
ＮＯＲゲート回路５９０は、すべてのマスタＩＣ５７０のＲＥＳＥＴ端子に接続されて
おり、ＮＯＲゲート回路５９０に印加される電圧が所定時間ローに保持されると、すべて
のマスタＩＣ５７０のＲＥＳＥＴ端子に印加される電圧も所定時間ローになり、すべての
マスタＩＣ５７０に初期化信号として取り込まれる。
なお、ＮＯＲゲート回路５９０とマスタＩＣ５７０のＲＥＳＥＴ端子とを接続する線は
、バス５６３とは別個の線である。
本実施形態では、電源投入時には、ハードリセットによって、全てのマスタＩＣ５７０
Ａ〜５７０Ｃを初期化し、合せて対応する装飾制御装置６１０を初期化する。そして、何
れかの異常判定テーブルにて、全てのＩ2ＣＩ／Ｏエクスパンダ６１５に関してデータ送
受信異常が発生したと判定された場合には、当該異常判定テーブルに属するマスタＩＣの
みをソフトリセットにより初期化し、合わせて対応する装飾制御装置６１０を初期化する
が、他のマスタＩＣや装飾制御装置６１０はリセットしない。
このように、演出制御装置５５０に複数のマスタＩＣ５７０が備わる場合に、異常が発
生したマスタＩＣのみに対してリセットを行うので、遊技機１全体の装飾が一時停止する
ことなく、遊技者に違和感を与えることを抑制できる。また、すべてのマスタＩＣ５７０
を同時に高速にリセットしたい場合には、ハードリセットによりリセットが行えるので、
様々な態様のリセット処理を実施することができる。
第２実施形態では、第１実施形態と同じ処理を実行するが、第１実施形態と異なる処理
のみ、図３３及び図３４で詳細を説明する。
図３３は、本発明の第２実施形態のＩ2Ｃ初期リセット処理のフローチャートである。
図３３では、図２３に示すＩ2Ｃ初期リセット処理と同じ処理は同じ符号を付与し、説明
を省略する。
Ｉ2Ｃ初期リセット処理は電源投入時に実行される処理であり、第２実施形態のＩ2Ｃ初
期リセット処理では、各マスタＩＣ５７０に接続される装飾制御装置６１０に初期化指示
データを送信する。
具体的には、ステップ２３０２の処理ですべてのマスタＩＣ５７０がハードリセットさ
れた後、ＣＰＵ５５１は、第１のマスタＩＣ５７０Ａを選択して（３３０１）、ステップ
３３０１の処理で選択されたマスタＩＣ５７０Ａに接続される装飾制御装置６１０Ａ〜６
１０Ｆに初期化指示データを送信するスレーブリセット処理を実行し（２３０３）、マス
タＩＣ５７０Ａに接続される装飾制御装置６１０Ａ〜６１０Ｆを初期化する。
そして、ＣＰＵ５５１は、第２のマスタＩＣ５７０Ｂを選択して（３３０２）、ステッ
プ３３０２の処理で選択されたマスタＩＣ５７０Ｂに接続される装飾制御装置６１０Ｇ〜
６１０Ｌに初期化指示データを送信するスレーブリセット処理を実行し（２３０３）、マ
スタＩＣ５７０Ｂに接続される装飾制御装置６１０Ｇ〜６１０Ｌを初期化する。
そして、ＣＰＵ５５１は、第３のマスタＩＣ５７０Ｃを選択して（３３０３）、ステッ
プ３３０３の処理で選択されたマスタＩＣ５７０Ｃに接続される装飾制御装置６１０Ｍ〜
６１０Ｐに初期化指示データを送信するスレーブリセット処理を実行し（２３０３）、マ
スタＩＣ５７０Ｃに接続される装飾制御装置６１０Ｍ〜６１０Ｐを初期化する。
図３４は、本発明の第２実施形態のＩ2Ｃ随時リセット処理のフローチャートである。
図３４では、図２７に示すＩ2Ｃ随時リセット処理と同じ処理は同じ符号を付与し、説明
を省略する。
ステップ２７０１の処理でリセット要求フラグが設定されていると判定された場合、又
は、ステップ２７０３の処理でリセット条件が成立していると判定された場合、ＣＰＵ５
５１は、リセット条件が成立したマスタＩＣ５７０を選択し（３４０１）、ステップ３４
０１の処理でマスタＩＣ５７０に備わるリセットＲＥＧ５７３に所定の値を書き込み、当
該マスタＩＣ５７０をソフトリセットする（３４０２）。
そして、ＣＰＵ５５１は、ステップ３４０１の処理で選択されたマスタＩＣ５７０に接
続されるすべての装飾制御装置６１０に初期化指示データを送信するスレーブリセット処
理を実行する（２７０６）。
次に、ＣＰＵ５５１は、リセット条件が成立したマスタＩＣ５７０が可動制御装置に接
続されたマスタＩＣ５７０（図３１ではマスタＩＣ５７０Ｃ）であるか否かを判定する（
３４０３）。
ステップ３４０３の処理で、リセット条件が成立したマスタＩＣ５７０が可動制御装置
に接続されたマスタＩＣ５７０であると判定された場合、可動制御装置が制御する役物駆
動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０を初期位置に戻す初期化処理を実行するので、
ステップ２７０７の処理に進む。
一方、ステップ３４０３の処理で、リセット条件が成立したマスタＩＣ５７０が可動制
御装置に接続されたマスタＩＣ５７０でないと判定された場合、ステップ２７１０の処理
に進む。
このように、本実施形態では、異常が検出されたマスタＩＣ５７０のみをソフトリセッ
トするので、異常が検出されていないマスタＩＣ５７０を初期化しなくてもよいので、遊
技中に出力が一時停止する装飾装置の数を最小限に抑えることができ、遊技者に与える違
和感を減少させることができる。
また、ハードリセット又はソフトリセットによってマスタＩＣ５７０が初期化されると
、初期化されるマスタＩＣ５７０に接続されるすべての装飾制御装置６１０も初期化され
るので、確実に異常を解消できる。
図３５は、本発明の第２実施形態の電源投入によるマスタＩＣ５７０の初期化前後のタ
イミングチャートである。
遊技機１に電源が投入されると、ＣＰＵ５５１は、図２２の処理を実行して、ステップ
２２０の処理で、図３３に示すＩ2Ｃ初期リセット処理を実行する。図３３に示すステッ
プ２３０２の処理で、演出制御装置５５０に備わるすべてのマスタＩＣ５７０のＲＥＳＥ
Ｔ端子に印加される所定時間ローに保持され、演出制御装置５５０に備わるすべてのマス
タＩＣ５７０はハードリセットされる。
そして、ステップ３３０１の処理で第１マスタＩＣ５７０Ａが選択されて、第１マスタ
ＩＣ５７０Ａに接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に初期化指示データ
が送信される。
次に、ステップ３３０２の処理で第２マスタＩＣ５７０Ｂが選択されて、第２マスタＩ
Ｃ５７０Ｂに接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に初期化指示データが
送信される。
次に、ステップ３３０３の処理で第３マスタＩＣ５７０Ｃが選択されて、第３マスタＩ
Ｃ５７０Ｃに接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に初期化指示データが
送信される。
そして、可動制御装置（装飾制御装置６１０Ｐ）が第３マスタＩＣ５７０からの初期化
指示データを受信すると、役物駆動ＭＯＴ５６１の回転軸を初期位置に戻すモータ初期化
動作を行うので、図３３に示すステップ２３０５の処理でモータ初期化フラグが設定され
て、ステップ２３０６の処理で初期化時のモータの出力データが出力されると、役物駆動
ＭＯＴ５６１の回転軸を初期位置に戻すモータ初期化動作が実行される。
そして、図３３に示すＩ2Ｃ初期リセット処理が終了すると、図２２に示すステップ２
２０３の処理で、タイマ割込が許可される。以降、図２２に示すＶＤＰ割込がＣＰＵ５５
１に入力されるたびに、図２２に示すステップ２２０４〜２２１０の処理を繰り返し実行
し、タイマ割込が２ｍｓ周期でＣＰＵ５５１に入力されると、図２８に示すタイマ割込処
理を実行される。
モータ初期化動作中であっても、図２２に示すステップ２２０６の処理が実行されて、
発光制御装置のみが接続されているマスタＩＣ５７０Ａ、５７０Ｂは、発光制御データを
発光制御装置に送信する。これにより、マスタＩＣ５７０Ａ、５７０Ｂに接続される発光
制御装置では、通常の装飾演出の制御が行われる。
一方、２ｍｓ周期で実行される図２８に示すタイマ割込処理では、モータ初期化動作中
である場合には、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に
戻されたことを検出するまで、モータ初期化動作が実行される。このモータ初期化動作中
の間は、マスタＩＣ５７０Ｃに接続される発光制御装置では、通常の装飾演出を行なわず
に待機している。この待機期間中は、マスタＩＣ５７０Ｃから発光制御装置に発光制御デ
ータを送信しないようになっており、マスタＩＣ５７０Ｃに接続される発光制御装置に接
続された発光装置では、発光が開始されない。
なお、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に戻された
ことが検出されて、モータ初期化動作が終了すると、図２８に示すステップ２８１４の処
理で通常時のモータ出力データが送信されるので、役物駆動ＭＯＴ５６１による装飾演出
動作が可能となる。このとき、マスタＩＣ５７０Ｃに接続される発光制御装置でも、通常
の装飾演出の制御が開始される。
以上のように、電源投入により役物駆動ＭＯＴ５６１が初期化動作中であっても、初期
化動作中である役物駆動ＭＯＴ５６１を制御する可動制御装置に接続されたマスタＩＣ５
７０以外のマスタＩＣ５７０は、装飾制御装置６１０へ通常の演出制御を行うための装飾
制御データを送信するので、電源投入直後から発光装置が装飾表示を開始するので、電源
投入から発光装置が点灯するまでの時間を短縮でき、電源投入直後の発光装置の確認作業
にかかる時間を短縮できる。
これに対し、初期化動作中である役物駆動ＭＯＴ５６１を制御する可動制御装置に接続
されたマスタＩＣ５７０では、役物駆動ＭＯＴ５６１が初期化動作中に、再度マスタＩＣ
５７０が初期化される可能性があるので、この再度マスタＩＣ５７０を介して発光制御す
る発光装置の発光を待機させ、異常な点灯を行わないように制御している。
図３６は、本発明の第２実施形態の異常が発生したマスタＩＣ５７０の初期化前後のタ
イミングチャートである。
図３６では、可動制御装置に接続される第３マスタＩＣ５７０Ｃにリセット条件が成立
した場合、つまり、第３マスタＩＣ５７０Ｃに異常が検出された場合について説明する。
第３マスタＩＣ５７０に異常が検出されると、図３４に示すステップ３４０１の処理で
第３マスタＩＣ５７０が選択されて、ステップ３４０２の処理で第３マスタＩＣ５７０が
ソフトリセットされる。
そして、図３４に示すステップ２７０６の処理で、第３マスタＩＣ５７０に接続される
すべての装飾装置６２０に初期化指示データが送信される。そして、可動制御のマスタＩ
Ｃ５７０Ｃで異常が検出されたので、ステップ２７０７の処理でモータ初期化フラグが設
定され、ステップ２７０８の処理で、初期化時のモータ出力データが出力される。
なお、モータ初期化動作中であっても、図２２に示すステップ２２０６の処理が実行さ
れて、発光制御装置のみが接続されているマスタＩＣ５７０Ａ、５７０Ｂは、発光制御デ
ータを発光制御装置に送信する。これにより、マスタＩＣ５７０Ａ、５７０Ｂに接続され
る発光制御装置では、通常の装飾演出の制御が継続して行われる。
一方、２ｍｓ周期で実行される図２８に示すタイマ割込処理では、モータ初期化動作中
である場合には、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に
戻されたことを検出するまで、モータ初期化動作が実行される。
このモータ初期化動作中の間は、マスタＩＣ５７０Ｃに接続される発光制御装置では、
通常の装飾演出を行なわずに待機している。この待機期間中は、マスタＩＣ５７０Ｃから
発光制御装置に発光制御データを送信しないようになっており、マスタＩＣ５７０Ｃに接
続される発光制御装置に接続された発光装置では、発光が開始されない。
なお、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に戻された
ことが検出されて、モータ初期化動作が終了すると、図２８に示すステップ２８１４の処
理で通常時のモータ出力データが送信されるので、役物駆動ＭＯＴ５６１による装飾演出
動作が可能となる。このとき、マスタＩＣ５７０Ｃに接続される発光制御装置でも、通常
の装飾演出の制御が開始される。
以上のように、異常が発生したことにより役物駆動ＭＯＴ５６１が初期化動作中であっ
ても、初期化動作中である役物駆動ＭＯＴ５６１を制御する可動制御装置に接続されたマ
スタＩＣ５７０以外のマスタＩＣ５７０は、装飾制御装置６１０へ通常の演出制御を行う
ための装飾制御データを継続して送信するので、頻繁に役物駆動ＭＯＴ５６１が初期化動
作されても、遊技機１の盤面が暗くなることを防止できる。
なお、本明細書に開示されている実施の形態は、パチンコ機のみならずパチスロ機等の
他の遊技機でも適用可能であることは当然意図されるものである。
また、実施の形態として、変動表示ゲームの結果に対応して特別遊技状態を発生するパ
チンコ機が開示されているが、変動表示ゲームに限らず、他の補助遊技の結果に対応して
特別遊技状態を発生する遊技機であっても構わないことは当然意図されるものである。
例えば、所定条件の成立によって特定の入賞装置の入口が開口し（特定入賞装置の可動
部材が作動して入口が開口し）、入賞装置内部へ取り込まれた遊技球が、入賞装置内部に
設けられた何れの入賞領域（特定入賞領域と一般入賞領域とがある）に入賞するかを抽選
する遊技を補助遊技としてもよい。この場合、入賞装置内部へ取り込まれた遊技球が特定
入賞領域に入賞することで、特別遊技状態が発生することになる。
また、実施の形態として、特図変動表示ゲームの結果に対応して特別遊技状態を発生す
るパチンコ機が開示されているが、普図変動表示ゲームの結果に対応して（或いは、普図
変動表示ゲームの結果に起因して）、特別遊技状態を発生する様なパチンコ機であっても
、本発明が適用可能であることは当然意図されるものである。例えば、普図変動表示ゲー
ムの結果により特定の入賞装置の入口が開口し、入賞装置内部へ取り込まれた遊技球が特
定入賞領域へ入賞した場合に特別遊技状態を発生するパチンコ機であっても、本発明は適
用可能である。
また、実施の形態として、遊技制御装置と演出制御装置とが分離されている構成が開示
されているが、遊技制御装置と演出制御装置とが一体となって一つの制御装置を構成して
いても差し支えないものであり、或いは、遊技制御装置自身がグループ統括制御手段とし
て構成されていても差し支えないことは当然意図されることである。
なお、今回開示した実施の形態は、全ての点で例示であって制限的なものではない。ま
た、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許
請求の範囲と均等の意味及び内容の範囲での全ての変更が含まれることが意図される。
以上のように、本発明は、演出制御装置が装飾制御装置を制御する遊技機に適用可能で
ある。
１ 遊技機
２ 本体枠（外枠）
３ 前面枠
４ ヒンジ
１０ 遊技盤
１１ 照明ユニット
１７ 演出ボタン
１８ ガラス枠
３４ 普図始動ゲート
３６ 普通変動入賞装置
４２ 特別変動入賞装置
４４ 一般入賞口
４５ 第１始動入賞口
５１ センターケース
５２ 窓部
５３ 表示装置
５５ 振動センサ
６０ 可動役物
５００ 遊技制御装置
５５０ 演出制御装置
５６０ 役物駆動ＳＯＬ
５６１ 役物駆動ＭＯＴ
５７０ マスタＩＣ
５７３ リセットＲＥＧ
５７４ 送信モードＲＥＧ
５８０ 払出制御装置
６００ 中継基板（装飾制御装置）
６１０ 装飾制御装置
６２０ 装飾装置
２１００ 異常判定テーブル

Claims (1)

  1. 遊技の演出に係る制御を行うグループ統括制御手段を備え、
    複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループに設けるとともに、
    前記グループ統括制御手段には、前記グループ単位制御手段の各々を統括的に制御する統括制御手段が含まれ、
    前記統括制御手段と前記各グループ単位制御手段との間を、タイミング信号を伝達するタイミング信号線と、データ信号を伝達するデータ信号線と、前記グループ単位制御手段に電源電圧を供給する電源線と、を含むハーネスによりコネクタを介して接続することにより前記統括制御手段と前記各グループ単位制御手段との間でデータ送信を可能とし、
    前記統括制御手段が送信するデータには、前記グループ単位制御手段に設けられた記憶領域のうちの所定のアドレスを示すアドレス情報と、複数の制御データと、が含まれ、
    前記グループ単位制御手段は、
    前記ハーネスを構成する電源線から当該グループ単位制御手段に電源供給が開始されると、当該グループ単位制御手段自身を電源供給による電圧上昇に基づいて初期化する機能を有するとともに、
    前記アドレス情報が示すアドレスを記憶先の開始アドレスとして、送信された制御データを記憶し、制御データを記憶する毎に記憶先のアドレスを順次更新する機能を有し、
    前記統括制御手段は、当該統括制御手段に電源供給が開始されると、当該統括制御手段自身を電源供給による電圧上昇に基づいて初期化する機能を有し、
    前記タイミング信号線及び前記データ信号線には、所定の電源電圧を印加したプルアップ抵抗が各々接続され、
    前記統括制御手段と前記プルアップ抵抗を、同一の制御装置内に配置するようにし、
    遊技を統括的に制御する遊技制御手段からの指令に基づいて、遊技に係る演出を制御可能な演出制御手段を、前記遊技の演出に係る制御を行うグループ統括制御手段として構成するようにしたことを特徴とする遊技機。
JP2015146373A 2015-07-24 2015-07-24 遊技機 Active JP6040413B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015146373A JP6040413B2 (ja) 2015-07-24 2015-07-24 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015146373A JP6040413B2 (ja) 2015-07-24 2015-07-24 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013057721A Division JP5799380B2 (ja) 2013-03-21 2013-03-21 遊技機

Publications (2)

Publication Number Publication Date
JP2015180467A JP2015180467A (ja) 2015-10-15
JP6040413B2 true JP6040413B2 (ja) 2016-12-07

Family

ID=54329003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015146373A Active JP6040413B2 (ja) 2015-07-24 2015-07-24 遊技機

Country Status (1)

Country Link
JP (1) JP6040413B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368970B2 (ja) * 1994-02-28 2003-01-20 ヤマハ発動機株式会社 車載用電子機器通信装置
JP2001252402A (ja) * 2000-03-13 2001-09-18 Heiwa Corp 遊技制御電力系統装置
JP4803708B2 (ja) * 2005-06-20 2011-10-26 株式会社大一商会 遊技機
JP2008212271A (ja) * 2007-03-01 2008-09-18 Heiwa Corp 遊技機
JP5906232B2 (ja) * 2013-11-14 2016-04-20 株式会社ソフイア 遊技機

Also Published As

Publication number Publication date
JP2015180467A (ja) 2015-10-15

Similar Documents

Publication Publication Date Title
JP5572821B2 (ja) 遊技機
JP5286489B2 (ja) 遊技機
JP5390962B2 (ja) 遊技機
JP5651858B2 (ja) 遊技機
JP5286490B2 (ja) 遊技機
JP5286491B2 (ja) 遊技機
JP5604709B2 (ja) 遊技機
JP5426944B2 (ja) 遊技機
JP5906232B2 (ja) 遊技機
JP4782234B2 (ja) 遊技機
JP5421672B2 (ja) 遊技機
JP6286719B2 (ja) 遊技機
JP6040413B2 (ja) 遊技機
JP6040411B2 (ja) 遊技機
JP5568731B2 (ja) 遊技機
JP6040412B2 (ja) 遊技機
JP5799378B2 (ja) 遊技機
JP5799380B2 (ja) 遊技機
JP5706947B2 (ja) 遊技機
JP5938686B2 (ja) 遊技機
JP5799379B2 (ja) 遊技機
JP6340517B2 (ja) 遊技機
JP5451830B2 (ja) 遊技機
JP5829740B2 (ja) 遊技機
JP2016034556A (ja) 遊技機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161007

R150 Certificate of patent or registration of utility model

Ref document number: 6040413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250