JP6039137B1 - 脱調検出リレー - Google Patents

Abstract

脱調検出リレー（８１０）は、送電線（８０３）の両端母線（Ａ、Ｂ）の電圧の電圧位相差に基づき、設置区間での脱調を検出する。この脱調検出リレー（８１０）は、入力電圧を所定の閾値と比較し、入力電圧が閾値まで低下した場合、低下した時点から一定時間の間、入力電圧の大きさと位相を記憶する電圧メモリ（８１１）を有し、入力電圧の大きさと電圧位相差に基づき脱調を検出し、入力電圧が閾値まで低下した場合には、一定時間の間、電圧メモリ（８１１）から出力される入力電圧の大きさと電圧位相差に基づいて脱調を検出する。

Description

この発明は、送電線に設置され系統間脱調を検出し系統分離するための脱調検出リレーに関する。

従来、基幹送電線に設置された電圧位相比較方式の脱調検出リレー（例えば、５６Ｖリレー）により系統間脱調を検出し、系統分離することで事故波及防止が図られている。

例えば、一方の脱調検出リレーが自端子と相手端子の電圧位相差を算出する際に、自端子の電圧を所定のインピーダンス値と電流とで補償した電圧データを相手端子へ特定の伝送路を介して送信し、他方の脱調検出リレーが相手端子から受信した電圧データを所定のインピーダンス値と受信した電流とで補償することで、リレーに入力される電圧値が小さくても脱調ローカス（電圧がゼロとなる点）を検出するようにした技術がある（例えば、下記特許文献１参照。）。

また、リレーの設置区間内部での脱調ローカス点の有無を判別し系統事故と脱調との識別を行い外部事故時における脱調リレーの誤動作を防止する発明（例えば、下記特許文献２参照。）等がある。

図４３は、２電源のモデル系統における脱調を説明する図である。図４３に示すように、両端に電源（発電機群）４３０１，４３０２を有し送電線４３０３で接続された等価２機系統モデル４３００において、送電線４３０３上のＡ変電所、Ｂ変電所にそれぞれ５６Ｖリレー４３０４を設置する。

系統間脱調が発生したとき、電気的中心から見て加速する発電機群の系統と、減速する発電機群の系統に分かれることになり、双方の発電機群に属す発電機同士は同期が維持されており、５６Ｖリレーが脱調の電気的中心付近（双方の発電機群の連系点付近）で早急に系統分離することで、分離後の両系統を安定運用できる。

図４４は、脱調時の電圧ベクトルの変化を示す図である。５６Ｖリレーは、脱調の電気的中心を挟む両端電圧位相が反転する特性を利用して脱調を検出する。図中のベクトルは各地点（発電機群１、母線Ａ、母線Ｂ、発電機群２）での電圧を示し、この電圧は円弧状の電圧軌跡上で変化する。図上部から下部にかけて事故発生の対応による事故除去後の時間ｔ経過時の脱調に至る電圧（ベクトル）の変化例を示している。

図４５は、電圧位相差角の領域に基づく脱調検出を示す図表である。図４５に示すように、自端正相電圧と相手端正相電圧の位相差角が動作領域（領域Ｉ：電圧位相差角９０°〜１８０°、領域ＩＩ：電圧位相差角１８０°〜２７０°）に侵入し、一定時間滞在したことを確認できれば脱調を検出する。例えば、電圧（電圧ベクトル）Ｖ_AとＶ_Bの電圧位相差角の領域Ｉ（または領域ＩＩ）への侵入を一定時間（例えば、４０〜６０ｍｓｅｃ）確認後、領域ＩＩ（または領域Ｉ）への侵入を同様に一定時間確認できれば脱調を検出する。

特開２００１−２３１１５６号公報 特開２００３−０４７１４６号公報

上記の脱調検出リレーは、電圧位相差角算出誤差が大きくならないよう入力電圧に下限値が設けてあり、さらに、各領域（Ｉ・ＩＩ）への侵入確認のため、各領域において所定の滞在時間（４０〜６０ｍｓｅｃ程度）が必要である。このため、脱調時に５６Ｖリレーに入力される電圧値が小さい場合（母線近傍に電気的中心が位置する場合に相当）や、５６Ｖリレー設置母線間の電圧位相差角の変化速度が速い場合には脱調を検出できないという課題がある。

特許文献１および特許文献２の技術では、脱調検出リレーに入力される電圧値が小さい場合に所定のインピーダンス値と電流とで電圧を補償し、相手端との電圧位相差を算出することで電気的中心（脱調ローカス）を検出するが、当該母線に複数の送電線などが接続されるような場合などには、電圧位相を正確に比較できず不必要な系統分離となったり、脱調を検出できないことがある。また、母線間の電圧位相差角の変化速度が速い場合には、脱調を検出できない。

この発明は、上述した従来技術による問題点を解消するため、入力電圧値が小さい場合および母線間の電圧位相差角の変化速度が早い場合にも対応でき、安定して電圧位相比較が行え、脱調を検出できる脱調検出リレーを提供することを目的とする。

上述した課題を解決し、目的を達成するため、この発明にかかる脱調検出リレーは、送電線の両端母線の電圧の電圧位相差に基づき、設置区間両端母線間の脱調を検出する脱調検出リレーにおいて、入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、低下した時点から一定時間の間、電圧が低下した母線側の前記入力電圧の大きさと位相を記憶する電圧記憶部を有し、前記入力電圧の大きさと前記電圧位相差に基づき脱調を検出し、前記入力電圧が前記閾値まで低下した場合には、前記一定時間の間、前記電圧記憶部から出力される前記入力電圧の大きさと電圧位相差に基づいて脱調を検出することを特徴とする。なお、記憶する電圧の大きさと位相は正相電圧としてもよい。

また、この発明にかかる脱調検出リレーは、上記の発明において、前記電圧記憶部は、脱調検出に必要な前記両端母線間の電圧位相差角が所定の２つの領域それぞれに滞在する時間に基づき前記一定時間を設定したことを特徴とする。この脱調を判定する領域として、２つの領域それぞれに滞在する時間による判定に限らず、１つの領域や３つの領域など様々な領域による判定についても同様である。

また、この発明にかかる脱調検出リレーは、上記の発明において、前記電圧記憶部は、前記一定時間を検出対象となる系統間脱調周期の１／２の時間としたことを特徴とする。

また、この発明にかかる脱調検出リレーは、上記の発明において、前記電圧記憶部は、前記閾値を前記両端母線間の電圧位相差角の算出限界値以上であり、前記電圧位相差角の変化速度が検出不能となる前記両端母線の電圧より高い値に設定したことを特徴とする。

また、この発明にかかる脱調検出リレーは、上記の発明において、５６Ｖリレーに前記電圧記憶部を設けてなることを特徴とする。

また、この発明にかかる脱調検出リレーは、上記の発明において、短絡距離リレーが有している脱調時に遮断ロックする機能（例えばモー要素やリアクタンス要素を利用して脱調を検出し、脱調時に不要な遮断を回避する機能）を併用してもよく、前記電圧記憶部による前記入力電圧の大きさと位相を記憶することを特徴とする。なお、短絡距離リレーが有している脱調時に遮断ロックする機能の併用に変えて、その他脱調検出可能なリレーを使用して併用してもよい。

また、この発明にかかる脱調検出リレーは、上記の発明において、前記短絡距離リレーとして４４Ｓリレーを用いる場合、インピーダンスローカスの変化が事故時に比して脱調時に遅いことに基づき、前記インピーダンスローカスが前記４４Ｓリレーの脱調時に遮断ロックする機能の一例として４４ＳＯＭ、４４ＳＯＭＲおよび４４ＳＯＭＬの動作範囲内かつ４４ＳＸ１あるいは４４ＳＭ、４４ＳＭＲおよび４４ＳＭＬの動作範囲外となっている時間が一定値以上の場合に、前記４４Ｓリレーをロックすることを特徴とする。

また、この発明にかかる脱調検出リレーは、送電線の両端母線の電圧の電圧位相差に基づき、設置区間両端母線間での脱調を検出する脱調検出リレーにおいて、入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、低下した時点から一定時間の間、前記入力電圧の大きさと位相変化速度を記憶する電圧記憶部を有し、前記入力電圧の大きさと前記電圧位相差に基づき脱調を検出し、前記入力電圧が前記閾値まで低下した場合には、前記一定時間の間、前記電圧記憶部から出力される前記入力電圧の大きさと電圧位相差に基づいて脱調を検出することを特徴とする。なお、記憶する電圧の大きさと位相変化速度は正相電圧としてもよい。

また、この発明にかかる脱調検出リレーは、上記の発明において、送電線の両端母線の電圧の電圧位相差に基づき、設置区間両端母線間での脱調を検出する脱調検出リレーにおいて、入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、低下した時点から一定時間の間、前記入力電圧の大きさと位相変化速度を事故除去後からメモリ開始までの電圧位相角の加速度的な変化を曲線または線形近似により算出する電圧記憶部を有し、前記入力電圧の大きさと前記電圧位相差に基づき脱調を検出し、前記入力電圧が前記閾値まで低下した場合には、前記一定時間の間、前記電圧記憶部から出力される前記入力電圧の大きさと電圧位相差に基づいて脱調を検出することを特徴とする。なお、記憶する電圧の大きさと位相変化速度は正相電圧としてもよい。

また、この発明にかかる脱調検出リレーは、上記の発明において、あらかじめ加速側および減速側母線を定めておき、加速側母線に設置された前記脱調検出リレーの入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、電圧低下検出情報を相手端に送信したうえで、相手端減速側母線において自端リレー入力電圧と入力電流の位相差が１８０°に開いたことを検出することで脱調検出することを特徴とする。

本発明にかかる脱調検出リレーによれば、電気的中心がリレー設置母線近傍に侵入する系統間脱調においても脱調判定できる。また、不必要な線路遮断を回避して系統の電気的中心近傍の線路で系統分離できるという効果を奏する。

また、現行の脱調検出リレーに電圧メモリを付加するだけの簡単な構成で脱調判定できる効果を奏する。

図１は、脱調の検出が不可能な現象をシミュレーションするための模擬系統を示す図である。 図２は、図１に示すケース１における電圧・位相差角の変化を示す図表である。 図３は、図１に示すケース２における電圧・位相差角の変化を示す図表である。（その１） 図４は、図１に示すケース２における電圧・位相差角の変化を示す図表である。（その２） 図５は、脱調の検出が不可能な現象を検証するための等価２機系統モデルを示す図である。 図６は、図５に示す発電電圧が一定で位相を変化させたときの母線Ａの電圧の軌跡を示す図表である。 図７は、図５に示す各ケース別のパラメータによる位相変化に対する母線の電圧位相差角の変化を説明する図表である。 図８は、本発明の実施の形態１にかかる脱調検出リレーの構成を示す図である。 図９は、本発明の実施の形態１にかかる脱調検出リレーの動作概要を説明する電圧位相ベクトル図である。 図１０は、図１のケース１に対してＡＢ線に脱調検出リレーを適用した結果を示す図表である。 図１１は、ケース１に対して、ＢＣ線に脱調検出リレーを適用した結果を示す図表である。 図１２は、ケース１に対して、ＢＦ線に脱調検出リレーを適用した結果を示す図表である。 図１３は、図１のケース２に対してＢＣ線に脱調検出リレーを適用した結果を示す図表である。 図１４は、図１のケース２に対してＢＦ線に脱調検出リレーを適用した結果を示す図表である。 図１５は、図１のケース２に対してＡＢ線に脱調検出リレーを適用した結果を示す図表である。 図１６は、事故時の電圧低下による不要遮断有無の確認の結果を示す図表である。（その１） 図１７は、事故時の電圧低下による不要遮断有無の確認の結果を示す図表である。（その２） 図１８は、事故時の電圧低下による不要遮断有無の確認の結果を示す図表である。（その３） 図１９は、脱調時ローカスと脱調ロック領域の一例を説明する図である。 図２０は、４４Ｓリレーの脱調ロック機能のロジックシーケンスの一例を示す図である。 図２１は、Ｂ変電所ＡＢ線の４４Ｓリレーの設定範囲とインピーダンスローカスを示す図表である。 図２２は、脱調ロックと電圧メモリのタイミングを示す図表である。 図２３は、Ｅ変電所ＡＥ線４４Ｓとインピーダンスローカスを示す図表である。 図２４は、本発明の実施の形態２にかかる等価２機系統モデルを示す図である。 図２５は、本発明の実施の形態２による電圧ベクトル軌跡を示す図表である。 図２６は、本発明の実施の形態２による電流ベクトル軌跡を示す図表である。 図２７は、本発明の実施の形態２による電圧・電流位相の変化を示す図表である。（その１） 図２８は、本発明の実施の形態２による電圧・電流位相の変化を示す図表である。（その２） 図２９は、本発明の実施の形態２による電圧・電流位相の変化を示す図表である。（その３） 図３０は、図１に示した各変電所での母線電圧・電流位相差を示す図である。（その１） 図３１は、図１に示した各変電所での母線電圧・電流位相差を示す図である。（その２） 図３２は、図１に示した各変電所での母線電圧・電流位相差を示す図である。（その３） 図３３は、図１に示した各変電所での母線電圧・電流位相差を示す図である。（その４） 図３４は、本発明の実施の形態２による各変電所での電圧・電流位相差方式による脱調検出を適用した場合の母線電圧・電流位相差を示す図表である。（その１） 図３５は、本発明の実施の形態２による各変電所での電圧・電流位相差方式による脱調検出を適用した場合の母線電圧・電流位相差を示す図表である。（その２） 図３６は、本発明の実施の形態３による各変電所での電圧位相角変化速度メモリ型方式による脱調検出を適用した場合の電圧・相差角変化を示す図表である。（その１） 図３７は、本発明の実施の形態３による各変電所での電圧位相角変化速度メモリ型方式による脱調検出を適用した場合の電圧・相差角変化を示す図表である。（その２） 図３８は、本発明の実施の形態４にかかるＡ変電所ＡＢ線の４４Ｓリレーの応動を示す図表である。 図３９は、本発明の実施の形態４にかかるＡＢ線８７リレー動作判定状態を示す図表である。 図４０は、本発明の実施の形態４にかかる５１Ｍリレーの特性図である。 図４１は、本発明の実施の形態４にかかる各変電所の母線５１Ｍリレー動作判定状態を示す図表である。（その１） 図４２は、本発明の実施の形態４にかかる各変電所の母線５１Ｍリレー動作判定状態を示す図表である。（その２） 図４３は、２電源のモデル系統における脱調を説明する図である。 図４４は、脱調時の電圧ベクトルの変化を示す図である。 図４５は、電圧位相差角の領域に基づく脱調検出を示す図表である。

以下に添付図面を参照して、この発明にかかる脱調検出リレーの好適な実施の形態を詳細に説明する。はじめに、脱調検出リレー（５６Ｖリレー）で生じる脱調の検出が不可能となる現象について説明しておく。

（モデル系統を用いた脱調検出が不可能な現象のシミュレーション）
図１は、脱調の検出が不可能な現象をシミュレーションするための模擬系統を示す図である。図中で各変電所間を接続する線は、２回線送電線および２重母線である。

はじめに、図１に示すモデル（模擬）系統１００でのシミュレーション例を用いて、５６Ｖリレーで生じる脱調の検出が不可能となる現象について説明しておく。このシミュレーションでは、需給バランスを調整することにより、Ａ変電所からＤ変電所およびＨ変電所方向（系統の左側から右側）に流れる潮流を変えた２つのケース（ケース１：ＡＢ線のＢ変電所母線近傍に電気的中心が侵入するケース、ケース２：ＢＣ線およびＢＦ線のＢ変電所母線近傍に電気的中心が侵入するケース）についてＹ法（一般財団法人 電力中央研究所の開発した電力系統動特性安定度解析プログラム）によるシミュレーションを行った。なお、Ａ，Ｄ，Ｈ変電所以外に接続された発電機群については記載を省略した。

そして、ＥＦ線を１回線停止した系統条件のもと、Ｅ変電所片母線３相地絡事故を発生（時間０．０ｓｅｃ）させ、７０ｍｓｅｃ後に同母線保護リレーにより事故除去（ＥＦ線ルート断、ＡＥ線１回線遮断）すると、ケース１では電気的中心（脱調ローカス点）がＡＢ線のＢ変電所近傍に侵入し、ケース２では電気的中心がＢＣ線およびＢＦ線のＢ変電所近傍に侵入した。このように、ケース１，２ともに系統間脱調が発生することが確認された。

図２は、図１に示すケース１における電圧・位相差角の変化を示す図表である。横軸は時間［ｓｅｃ］である。図２の（ａ）はケース１のＡ変電所およびＢ変電所の母線電圧値（縦軸は電圧［ｐｕ］）、（ｂ）は電圧位相（縦軸は電圧位相［ｄｅｇ］）、（ｃ）はＡＢ線の電圧位相差角（Ａ変電所母線電圧位相角とＢ変電所母線電圧位相角の差）（縦軸は相差角［ｄｅｇ］）を示している。

図２の（ａ）に示すように、時間１．３９ｓｅｃでＢ変電所の電圧値が０ｐｕ付近まで低下しており、Ｂ変電所母線近傍に電気的中心が侵入していることが分かる。また、（ｂ）に示すように、Ｂ変電所の電圧値が０ｐｕ付近まで低下したタイミングで、Ｂ変電所の電圧位相が急峻に変化し、これにより、（ｃ）に示すＡＢ線の電圧位相差角も急峻に変化している。

図３、図４は、図１に示すケース２における電圧・位相差角の変化を示す図表である。図３の（ａ）はケース２のＢ変電所およびＣ変電所の母線電圧値、（ｂ）は電圧位相、（ｃ）はＢＣ線の電圧位相差角を示している。また、図４の（ａ）はＢ変電所およびＦ変電所の母線電圧値、（ｂ）は電圧位相、（ｃ）はＢＦ線の電圧位相差角を示している。

ケース２でも同様に、図３、図４の（ａ）に示すように、時間１．３４ｓｅｃでＢ変電所の電圧値が０ｐｕ付近まで低下しており、Ｂ変電所母線近傍に電気的中心が侵入していることが分かる。また、（ｂ）に示すように、Ｂ変電所の電圧値が０ｐｕ付近まで低下したタイミングで、Ｂ変電所の電圧位相が急峻に変化し、これにより、（ｃ）に示すように、ＢＣ線およびＢＦ線の電圧位相差角も急峻な変化をしている。なお、２回目の電圧低下時には、電気的中心がＡＢ線のＢ変電所近傍に移動しているため、ＢＣ線およびＢＦ線の電圧位相差角が領域Ｉ、ＩＩを通過しない。このように母線近傍に電気的中心が侵入するケースでは、侵入する線路が時間とともに変化する場合もある。

以上から、５６Ｖリレー設置母線近傍に電気的中心が侵入した場合には、当該母線の５６Ｖリレーへの入力電圧がほぼ０ｐｕとなる。また、そのタイミングで当該母線間の電圧位相差角が急峻に変化する。これらにより、現行（従来の）５６Ｖリレーの性能上、脱調の検出が困難となる。

具体的には、ケース１では、図２に示した時間１．３９ｓｅｃ（時期ｔ１）において（ａ）に示すＢ変電所の母線電圧が０．００７ｐｕまで低下し、（ｃ）に示すＡＢ線の電圧位相差角は領域Ｉを１１０ｍｓｅｃで通過した後、領域ＩＩを２ｍｓｅｃで通過する。この場合、５６Ｖリレーの入力電圧が下限値より小さく、かつ、領域ＩＩの滞在時間が２ｍｓｅｃと短く、要求される滞在時間を満たさないため脱調を検出できない。

また、ケース２では、図３，図４に示した時間１．３４ｓｅｃ（時期ｔ２）において（ａ）に示すＢ変電所の母線電圧が０．００２ｐｕまで低下し、（ｃ）に示すＢＣ線の電圧位相差角は領域Ｉを８ｍｓｅｃで通過した後、領域ＩＩを１７ｍｓｅｃで通過し、ＢＦ線の電圧位相差角は領域Ｉを５ｍｓｅｃで通過した後、領域ＩＩを１７ｍｓｅｃで通過する。これらの場合、５６Ｖリレーの入力電圧が下限値より小さく、かつ、領域Ｉ、ＩＩの滞在時間がいずれも要求される滞在時間を満たさないため脱調を検出できない。

（等価２機系統モデルによる検証）
図５は、脱調の検出が不可能な現象を検証するための等価２機系統モデルを示す図である。上述した例では、図１に示した模擬系統１００を用いたシミュレーションにより、５６Ｖリレー設置母線近傍に電気的中心が侵入した場合、脱調検出が困難となるケースがあることを説明した。

ここでは、図５に示す加速および減速する双方の発電機群を２機の発電機５０１，５０２に集約した等価２機系統モデル５００を用いて、脱調の検出が不可能な現象について検証する。なお、この等価２機系統モデル５００では、母線Ａ、Ｂに５６Ｖリレーが設置されているものとする。また、簡単のため、線路インピーダンスの抵抗分は考慮しない。

図５において、電流Ｉと母線Ａの電圧Ｖ_Aは下記式（１）で表される。

このとき、ｓｉｎ²δ＋ｃｏｓ²δ＝１という関係を利用すれば、Ｖ_Aの実部と虚部の間には、下記式（２）の関係が成り立つ。

Ｖ₁とＶ₂を一定とすれば、上記式は円の方程式を表しているので、Ｖ₂に対するＶ₁の位相δを変化させたときのＶ_Aの軌跡は、（ａＶ₂，０）を中心とする半径（１−ａ）Ｖ₁の円の軌跡となる。

図６は、図５に示す発電電圧が一定で位相を変化させたときの母線Ａの電圧の軌跡を示す図表である。Ｖ₁＝Ｖ₂＝１．０ｐｕで一定とし、Ｖ₁の位相δを変化させたときのＶ_Aの軌跡を示す。この軌跡は、系統間脱調時に減速側にある基準母線（無限大母線）から各地点の電圧変化を眺めたものと同じである。Ｖ₁＝Ｖ₂としているため、電気的中心はａ＝０．５の地点であり、図６を見ると、Ｖ₁とＶ₂の電圧位相差角が１８０°開いた時点でａ＝０．５の地点のＶ_Aは０となることが分かる。

つぎに、図５の等価２機系統モデル５００を用いて、５６Ｖリレー設置母線Ａ、Ｂと電気的中心の位置関係が脱調検出に与える影響について検証する。

図７は、図５に示す各ケース別のパラメータによる位相変化に対する母線の電圧位相差角の変化を説明する図表である。図７の（ａ）は、ケースＡ〜Ｃ別の母線Ａ、Ｂの位置を表すパラメータａ、ｂを示す図表、図７の（ｂ）は、母線Ａ、Ｂの位置に応じたＶ₁の位相δに対する母線Ａ、Ｂの電圧位相差角を示す図表である。図７（ａ）の各ケースＡ〜Ｃ別のパラメータａ、ｂによる位相δの変化に対する母線Ａ、Ｂの電圧位相差角の変化が図７（ｂ）に示されている。

このように、電気的中心が５６Ｖリレー設置母線に近いほど、領域Ｉ（９０°〜１８０°）と領域ＩＩ（１８０°〜２７０°）における５６Ｖリレー設置母線間の電圧位相差角の変化速度が速く、滞在時間が短いことが分かる。

実際の電力系統では、発電機母線の電圧値が一定でないことなどの影響により、図６に示す各地点の電圧軌跡は円の軌跡から逸脱することにはなるが、電気的中心に近い地点ほど、その電圧軌跡が原点付近を通過して、５６Ｖリレーへの入力電圧が小さくなることに変わりはない。また、電圧軌跡が図７（ｂ）の原点付近を通過（電気的中心近傍に５６Ｖリレーが設置された状態）すると、５６Ｖリレーへの入力電圧が小さくなるとともに電圧位相角が急峻に変化することになるため、図７（ｂ）のケースＣ（α＝０．４５、β＝０．５５）のように５６Ｖリレー設置母線間の電圧位相差角も急峻に変化する。このように、脱調時の５６Ｖリレーの入力電圧低下と電圧位相差角の急峻な変化には相関関係があり、電気的中心の近傍に設置された５６Ｖリレーにおいては脱調検出が困難となる。

（実施の形態１）
図８は、本発明の実施の形態１にかかる脱調検出リレーの構成を示す図である。この図８を用いて本発明の脱調検出リレーの実施の形態１について説明する。図８の（ａ）は、上述した図４３に対応する構成図であり、図４３同様に、両端に電源（発電機群）８０１，８０２を有し送電線８０３で接続された等価２機系統モデル８００において、送電線８０３上のＡ変電所、Ｂ変電所にそれぞれ本発明の脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を設置する。この設置構成については図４３と変わりはない。

実施の形態１にかかる脱調検出リレー８１０は、内部に入力電圧を保持する電圧メモリ８１１を有する。電圧メモリ８１１は、脱調検出リレー８１０への入力電圧が所定閾値まで低下した時点から一定時間の間、入力された電圧の大きさ（上記母線Ａ，Ｂの電圧Ｖ_A，Ｖ_B）と位相を記憶する。なお、記憶する電圧の大きさと位相は正相電圧としてもよい。この一定時間は、上述した電圧位相差角の領域Ｉ、領域ＩＩへの滞在時間を十分に確保できる時間とする。例えば、検出対象となる系統間脱調周期約１ｓｅｃの１／２の５００ｍｓｅｃとする方法がある。領域Ｉ、ＩＩは電圧位相差角が９０°〜２７０°の範囲に相当するため、脱調周期の１／２（＝（２７０°−９０°）／３６０°）程度の時間を電圧メモリ８１１で電圧保持すれば検出可能である。

このような電圧メモリ８１１を設けることで、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０の入力電圧低下時には、一定時間の間、電圧メモリ８１１に記憶された電圧の大きさと位相を用いて電圧位相判定を行うことが可能となり、５６Ｖリレー設置母線間の急峻な電圧位相差角変化を緩和できるようになる。なお、脱調を判定する領域として、ここでは２つの領域それぞれに滞在する時間による判定について述べるが、１つの領域や３つの領域など様々な領域による判定についても同様である。

（動作概要）
図９は、本発明の実施の形態１にかかる脱調検出リレーの動作概要を説明する電圧位相ベクトル図である。

１．はじめに、事故発生による事故除去後、脱調現象に進展したとき（電気的中心が図８のＢ変電所近傍のケース）、図９（ａ）に示すように電圧位相が変化しはじめる。

２．この後、図９（ｂ）に示すように、Ｂ変電所近傍の脱調検出リレー８１０では入力される電圧Ｖ_Bが低下する。この際、脱調検出リレー８１０は、電圧Ｖ_B所定閾値以下となったときの電圧Ｖ_Bを電圧メモリ８１１によって保持する。これにより、Ｂ変電所近傍の脱調検出リレー８１０は、入力電圧Ｖ_Bが低い期間中（電圧Ｖ_Bが位相判定できない）場合でも、両端母線電圧位相角を認識でき、急峻な位相変化（図２（ｃ）等参照）を抑制できるようになる。

３．この後、図９（ｃ）に示すように、Ａ変電所の電圧Ｖ_Aと電圧メモリした電圧Ｖ_B（電圧メモリ８１１の値）の位相差が１８０°以上となったときに、脱調検出リレー８１０は脱調と判定でき、この脱調検出リレー８１０の脱調検出に基づいて適切な系統分離（電気的中心が入る系統の遮断）を行えるようになる。

（動作説明）
つぎに、本発明の脱調検出リレーの動作説明を行う。
（１）リレー設定（整定）値について
実施の形態１にかかる脱調検出リレー８１０では、電圧メモリを開始する電圧閾値と電圧メモリ時間を設定する必要がある。電圧メモリ開始電圧の閾値については、現行（従来の）５６Ｖリレーの電圧位相差角算出限界値（０．１ｐｕ程度）以上であるとともに、電圧位相差角の変化速度が現行５６Ｖリレーで検出不能となる母線電圧より高い値とする必要がある。これらを考慮し、電圧メモリ開始電圧の閾値は、例えば、０．１２ｐｕとする。

電圧メモリ時間については、電圧位相差角の領域Ｉ、領域ＩＩへの滞在時間を十分に確保できる時間とする必要がある。検出対象の系統間脱調周期（脱調による電圧振動周期）約１ｓｅｃの半分程度を目安に５００ｍｓｅｃとする（詳細は後述する）。なお、現行５６Ｖリレーの脱調検出可能な各領域所要滞在時間については、領域Ｉを５５ｍｓｅｃ（または領域ＩＩ）、領域ＩＩ（または領域Ｉ）を４０ｍｓｅｃとする（現行５６Ｖリレーの性能を想定）。

（２）電気的中心が減速側の母線近傍に侵入する場合（ケース１）
図１０は、図１のケース１に対してＡＢ線に脱調検出リレーを適用した結果を示す図表である。図１０の左側は従来の脱調検出リレー（電圧メモリなし）であり、図１０の右側は、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を示す図である。これらの図において、（ａ）はケース１のＡ変電所およびＢ変電所の母線電圧値（縦軸は電圧［ｐｕ］）、（ｂ）は電圧位相（縦軸は電圧位相［ｄｅｇ］）、（ｃ）はＡＢ線の電圧位相差角（Ａ変電所母線電圧位相角とＢ変電所母線電圧位相角の差）（縦軸は相差角［ｄｅｇ］）を示している。

このケース１において、Ｂ変電所の母線電圧が１．３４ｓｅｃの時点で電圧メモリ閾値以下に低下するため、脱調検出リレー８１０は、５００ｍｓｅｃの間電圧メモリする（図１０（ａ），（ｂ）参照）。一方、図１０の左側に記載した従来の５６Ｖリレーの場合には、図２同様に、仮に電圧位相差角を算出可能とすると入力電圧をそのまま使用するため、ＡＢ線の電圧位相差角は領域Ｉ滞在時間１１０ｍｓｅｃ、領域ＩＩ滞在時間２ｍｓｅｃとなり、領域ＩＩへの滞在の検出が不能となる。

これに対し、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０の場合には、図１０（ｃ）に示すように、領域Ｉ滞在時間２５０ｍｓｅｃ、領域ＩＩ滞在時間２５０ｍｓｅｃとなり、領域Ｉ、ＩＩ双方とも滞在したことを検出できるため、脱調検出が可能となる。つまり、ＡＢ線では電圧位相角変化が小さい減速側のＢ変電所を電圧メモリし、電圧位相角変化の大きい加速側のＡ変電所の電圧を利用してＡＢ線の電圧位相差角を判定することとなる。

なお、電圧メモリをかけた分、演算上の送電線電圧位相差角の開く速度が実際よりも遅くなるため、現行５６Ｖリレーでは送電線電圧位相差角が１８０°となった４０ｍｓｅｃ後に検出可能と仮定した場合、ケース１では電圧メモリ型５６Ｖリレーの動作はそれよりも１３５ｍｓｅｃ遅れることとなる。しかし、脱調による２回目の電圧低下を迎える前には系統分離が完了している。また、このケースにおいて脱調検出に必要なメモリ時間は２２０ｍｓｅｃ（（１）の各領域所要滞在時間の条件下）であり、１．５４ｓｅｃの時点で動作する。

図１１は、ケース１に対して、ＢＣ線に脱調検出リレーを適用した結果を示す図表である。図１１の左側は従来の脱調検出リレー（電圧メモリなし）であり、図１１の右側は、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を示す図である。

図１０に示したＡＢ線と同様に、ＢＣ線に設ける脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０についても、Ｂ変電所の電圧をメモリするが（図１１（ａ）、（ｂ））、ＢＣ線では加速側のＢ変電所は電圧位相角変化が大きく、減速側のＣ変電所は電圧位相角変化が小さいことからＢＣ線の電圧位相差角が領域ＩＩに侵入しないため（図１１（ｃ））、不要動作することはない。

図１２は、ケース１に対して、ＢＦ線に脱調検出リレーを適用した結果を示す図表である。図１２の左側は従来の脱調検出リレー（電圧メモリなし）であり、図１２の右側は、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を示す図である。

図１０に示したＡＢ線と同様に、ＢＦ線に設ける脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０についても、Ｂ変電所の電圧をメモリするが（図１２（ａ）、（ｂ））、ＢＦ線では加速側のＢ変電所の電圧位相角変化が大きく、減速側のＦ変電所は電圧位相角変化が小さいことからＢＦ線の電圧位相差角が領域ＩＩに侵入しないため（図１２（ｃ））、不要動作することはない。

（３）電気的中心が加速側の母線近傍に侵入する場合（ケース２）
図１３は、図１のケース２に対してＢＣ線に脱調検出リレーを適用した結果を示す図表である。図１４は、図１のケース２に対してＢＦ線に脱調検出リレーを適用した結果を示す図表である。図１５は、図１のケース２に対してＡＢ線に脱調検出リレーを適用した結果を示す図表である。これらの図の左側は従来の脱調検出リレー（電圧メモリなし）であり、図の右側は、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を示す図である。

これら図１３〜図１５の結果から、電気的中心が侵入したＢＦ線およびＢＣ線の電圧位相差角が１８０°以上開かず、電気的中心が侵入していないＡＢ線の電圧位相角が１８０°以上開いていることが分かる。

上述したケース１の場合には、脱調の減速側母線を電圧メモリしているため、加速側母線の電圧位相角変化が大きく、加速に従って電気的中心が侵入したＡＢ線の電圧位相差角は開いていくことから電圧メモリ型５６Ｖリレーは動作する。

一方、ケース２の場合は、加速側母線を電圧メモリしているため、電圧位相角変化の大きい加速側母線の電圧位相角が固定されて、減速側の電圧位相角は加速と減速を繰り返しながら徐々に減速方向に変化していくことから、電気的中心が侵入したＢＦ線およびＢＣ線の電圧位相差角が電圧メモリ時間内に１８０°を超えることはないため、電圧メモリ型５６Ｖリレーは動作しない。

しかし、ＡＢ線（ＢＦ線・ＢＣ線の一つ加速側の送電線）では、Ｂ変電所の電圧位相角が固定されていることから、加速側のＡ変電所の電圧位相角変化に従って、電圧位相差角が開いていくため、電圧メモリ型５６Ｖリレーが動作する。また、このケース２において、ＡＢ線での脱調検出に必要な電圧メモリ時間は１９５ｍｓｅｃであり、１．５２ｓｅｃの時点で動作する。

以上の結果から、電気的中心が減速側の母線近傍に侵入した場合は、電気的中心が侵入した線路の脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０が動作して該当する線路を開放できるが、加速側の母線近傍に侵入した場合には、電気的中心が侵入した線路ではなく、電圧メモリされた母線と加速側母線を接続する線路により系統分離されることとなる。よって、リレー設置母線付近に電気的中心が侵入した場合にも、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０により、電圧メモリした母線から引き出された送電線のいずれかで脱調を検出し、その線路を遮断して系統分離することが可能である。

（電圧メモリ開始電圧の閾値とメモリ時間の設定）
（１）電圧メモリ開始電圧の閾値の設定
電圧メモリ開始電圧の閾値である電圧メモリ開始電圧の閾値が高すぎると、不要な母線において電圧メモリされることが懸念される。例えば、極短距離送電線に実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を適用し、電圧メモリ開始電圧閾値を必要以上に高い値とした場合を考える。この場合、同送電線に電気的中心が侵入した際には、両端の母線電圧が電圧メモリ開始電圧の閾値を下回って電圧メモリされる可能性が高く、その際には当該送電線で脱調検出が不能となる。ただし、一つ加速側の送電線で脱調分離することは可能である。

逆に閾値が低すぎると、送電線の電圧位相角の変化速度が速い脱調を検出できない可能性がある。電圧メモリ開始電圧の閾値について、これら２点に留意する必要があるが、定量的にこの値を定めることは難しいため、想定する事故ケースについてケーススタディを行い、上記２点を回避するよう設定する必要がある。

（２）電圧メモリ時間の設定
電圧メモリ時間を必要以上に長く設定すると、短絡事故等の瞬時電圧低下発生時点で電圧メモリされた場合に、その後、電圧メモリ解除前に脱調現象へ移行すれば、短絡事故時にメモリされた母線電圧位相角と相手端電圧位相角を比較した電圧位相差角が動作領域を通過し、不要遮断するおそれがある。

逆に、電圧メモリ時間が短すぎると、領域Ｉ、ＩＩの滞在時間が確保できず、脱調検出できない可能性がある。領域Ｉ、ＩＩは電圧位相差角が９０°〜２７０°の範囲に相当するので、脱調周期の１／２（＝（２７０°−９０°）／３６０°）程度の時間（ただし、５６Ｖリレーの脱調検出可能な各領域所要滞在時間より長いことが条件）を電圧メモリできれば検出可能である。よって、想定する事故ケースについてケーススタディを行い、その脱調周期を基に電圧メモリ時間を設定する方法が考えられる。

（事故時の電圧低下による不要遮断有無の確認）
上述した動作説明では、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０の設置母線の近傍に電気的中心が侵入した場合に、脱調検出リレー８１０による脱調検出の可否について検討したが、この脱調現象の起因となるＥ変電所片母線３相地絡事故時には（図１参照）、Ｅ変電所の母線電圧が低下するため、ＡＥ線に脱調検出リレー８１０を適用していた場合、Ｅ変電所でも電圧メモリされることとなる。これにより、ＡＥ線が不要遮断されることがないか確認した。検討条件は、上記の動作説明のケース１（図１０等）と同様とした。

図１６〜図１８は、それぞれ事故時の電圧低下による不要遮断有無の確認の結果を示す図表である。図１６は、電圧、相差角の変化（メモリなし）を示す図表、図１７は、電圧、相差角の変化（メモリ５００ｍｓｅｃ）を示す図表、図１８は、電圧、相差角の変化（メモリ１４００ｍｓｅｃ）を示す図表である。

これら図１６〜図１８に示すように、電圧メモリ時間が５００ｍｓｅｃ（図１７）であれば、演算上のＡＥ線の電圧位相差角が領域Ｉ、ＩＩに侵入しないため、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０は動作しない。ただし、電圧メモリ時間を１４００ｍｓｅｃ以上とすると（図１８）、領域Ｉ、ＩＩに侵入し滞在時間も確保されるため、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０が動作して不要遮断となる。なお、この回避策は以下に説明する。このため、特に脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を複数線路に採用する場合には、電圧メモリ時間は必要最小限の設定としておくことが望ましい。

（距離リレーの脱調ロック機能を活用した脱調判定の改良）
上述した事故時の電圧低下による不要遮断有無の確認では、脱調現象の起因となる事故による電圧低下の際に、電圧メモリ時間の設定値が長すぎると、不要遮断となる可能性があることを確認した。

つぎに、短絡距離リレー方式（以下、４４Ｓリレーと称す）の機能の一つであり、脱調時に４４Ｓリレーの不要な遮断を回避する機能（ここでは、リアクタンス要素とモー要素を組み合わせた保護範囲が最も狭く、かつ最速遮断する第一段領域）として脱調時の遮断をロックする（以下、脱調ロック）機能が動作し、かつ、母線電圧が閾値以下となった場合のみ電圧メモリをかけるロジックとすることで、脱調による電圧低下時のみに電圧メモリをかけ、上記不要遮断が行えることについて説明する。

４４Ｓリレーによる脱調時の不要遮断ロック機能とは、脱調による電力動揺によって４４Ｓリレーが不要動作し、健全送電線を遮断して致命的な系統の不安定化を防止するための機能である。

図１９は、脱調時ローカスと脱調ロック領域の一例を説明する図である。４４Ｓリレーの脱調時の不要遮断ロック機能として、ここでは第一段領域のみ不要遮断ロックする機能について説明する。脱調時の４４Ｓリレーに入力される電圧や電流変化によって、図１９に示すように、インピーダンスローカス（脱調ローカス）が４４Ｓリレーの動作特性範囲内を通過した場合（図中矢印）の不要動作を防止するためのもので、通常の系統間脱調によるインピーダンスローカスの変化が事故時のものに比べて遅いことを利用し、インピーダンスローカスが４４ＳＯＭ、４４ＳＯＭＲおよび４４ＳＯＭＬの動作範囲内かつ４４ＳＸ１あるいは４４ＳＭ、４４ＳＭＲおよび４４ＳＭＬの動作範囲外の領域に一定時間以上滞在した場合に、４４Ｓリレーをロックする。

図２０は、４４Ｓリレーの脱調ロック機能のロジックシーケンスの一例を示す図である。脱調検出リレーである５６Ｖリレーと併用する４４Ｓリレー２００１の４４ＳＭ、４４ＳＭＲ、４４ＳＭＬの出力はＡＮＤ（＆）条件を介して脱調ロックタイマ（５６Ｔ）２００２に入力される。また、４４ＳＯＭ、４４ＳＯＭＲおよび４４ＳＯＭＬの出力は、ＡＮＤ（＆）条件を介して脱調ロックタイマ（５６Ｔ）２００２および脱調ロック解除用タイマ（５００ｍｓｅｃ）２００３に入力される。脱調ロックタイマ（５６Ｔ）２００２の出力は、ＦＦ（フリップフロップ回路）２００４のＳ端子に接続されて、脱調ロック解除用タイマ（５００ｍｓｅｃ）２００３の出力はＦＦのＲ端子に接続される。

ＦＦ２００４は、脱調時の脱調ローカスの移動スピードが遅いこと（ここでは４０ｍｓｅｃ以上）を検出するためのものであり、脱調ロック解除用タイマ（ここでは５００ｍｓｅｃ）２００３は、脱調ロック機能を解除するためのものである。

図２１は、Ｂ変電所ＡＢ線の４４Ｓリレーの設定範囲とインピーダンスローカスを示す図表である。横軸はインピーダンスＲｅＺ（Ω）、縦軸はインピーダンスＩｍＺ（Ω）である。図２１（ｂ）は、（ａ）の部分拡大図である。インピーダンスローカス変化について、１．事故前、２．事故直後、３．事故除去直後、４．５６Ｔカウント開始、５．５６Ｔカウントアップ、６．脱調ロック解除用タイマカウント開始、７．脱調ロック解除用タイマカウントリセット、の時間経過順に説明する。

電圧メモリをかけるべきＢ変電所ＡＢ線の４４Ｓリレー２００１は、図２１（ｂ）に示すように、インピーダンスローカスが１．０２ｓｅｃの時点で４４ＳＯＭＬ、４４ＳＯＭ（４４ＳＯＭＲは事故前より動作状態を継続中）の動作範囲に入ってくることで、４４Ｓ第一段領域の脱調ロックタイマ（５６Ｔ）２００２のカウントが開始され、４０ｍｓｅｃ後の１．０６ｓｅｃに ４４Ｓリレー２００１の第一段領域が脱調ロックとなる。

その後、１．５３ｓｅｃの時点で４４ＳＯＭが復帰することで、脱調ロック解除用タイマ（５００ｍｓｅｃ）２００３がカウントを開始するが、４５０ｍｓｅｃ後の１．９８ｓｅｃの時点で再び４４ＳＯＭＬ、４４ＳＯＭ（４４ＳＯＭＲも再び動作状態中）の動作範囲に入ってくることで、脱調ロック解除用タイマ２００３が復帰するため、脱調ロックが継続状態となる。

図２２は、脱調ロックと電圧メモリのタイミングを示す図表である。横軸は時刻、縦軸は電圧である。上記のように、１．０６ｓｅｃ時点では既に脱調ロックしていることから、図２２に示すＢ変電所の母線電圧が電圧メモリ閾値の０．１２ｐｕを下回る１．３５ｓｅｃ時点は脱調ロックの継続時間帯となっており、４４Ｓリレー２００１の第一段領域の脱調ロック機能を利用すれば、脱調時のみを対象として電圧メモリ機能を活用することが可能となる。

図２３は、Ｅ変電所ＡＥ線４４Ｓとインピーダンスローカスを示す図表である。４４Ｓリレー２００１の第一段領域の脱調ロック機能を利用した電圧メモリ型５６Ｖリレーの応動について、事故発生時に電圧が電圧メモリ閾値を下回るＥ変電所ＡＥ線の４４Ｓリレーにより確認した。図２３に示すとおり、４４Ｓリレー２００１でのインピーダンスローカスは、２．事故発生時に脱調ロック動作範囲内となるものの、事故発生時の高速な変化のため４４Ｓリレー２００１の第一段領域の脱調ロック機能は動作せず、その後、脱調ローカスは脱調ロック判定領域外を通過するため、脱調ロックとはならないため、電圧メモリされない。

以上のことから、４４Ｓリレーの脱調ロック時のみ電圧メモリをかけることにより、事故発生時と脱調時の電圧低下を区別することができる。また、４４ＳＯＭ、４４ＳＯＭＲ、４４ＳＯＭＬの設定値によっては脱調ロックのかかるタイミングが変化するものの、通常の４４Ｓリレーの設定値であれば、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０設置母線の電圧が極小となる。つまり、脱調ローカスが原点（０Ω）近傍を通過する前には、脱調ロック領域を通過し、脱調ロック機能が動作している可能性が高い。よって、４４Ｓリレーの脱調ロック時のみ電圧メモリをかけるという対策は有効となる。また、本機能を５６Ｖリレーによる脱調分離のためのフェイルセイフリレーとする方法もある。

以上説明したように、脱調分離を担う現行５６Ｖリレーの設置母線近傍に脱調の電気的中心が侵入すると、同リレー入力電圧の大きさが電圧位相差角を高い精度で算出可能な限界値を下回ることで動作不能となる場合や、リレー設置母線間の電圧位相差角の変化速度が急峻となることで脱調検出が困難となることについて、模擬系統のシミュレーションおよび等価２機系統モデルにより確認した。

そして、現行５６Ｖリレーで脱調検出が不可能となるケースに対して、実施の形態１による脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を用いた結果、脱調の検出が可能となり、系統分離できるようになった。なお、リレー設置母線が電気的中心より減速側にある場合には、電気的中心が侵入した線路で系統分離するが、リレー設置母線が電気的中心より加速側にある場合には、電気的中心が侵入した線路より一つ加速側の線路で脱調を検出し、系統分離する。ただしこの場合であっても、系統分離のための線路遮断は必要最小限であることを確認できた。

さらに、電圧メモリ型５６Ｖリレーによる事故時の電圧低下に伴う不要遮断について、電圧メモリ時間が適切であれば、不要遮断しないことが確認できた。また、不要遮断のリスクを回避するための対策として、５６Ｖリレーに４４Ｓリレーの脱調ロック機能を併用することも有効である。

以上のように、実施の形態１による脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０によれば、現行５６Ｖリレーの欠点を補完することができ、電気的中心がリレー設置母線近傍に侵入する系統間脱調においても脱調判定ができ、不必要な線路遮断を回避して系統の電気的中心近傍の線路で系統分離できる。

（実施の形態２：電圧・電流位相差方式脱調検出リレー）
実施の形態１では、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０を用いて、現行５６Ｖリレーで検出が不可能なケースに対しても脱調検出が可能となることを確認できた。リレー設置母線が電気的中心より加速側にある場合には、脱調を検出することはできるが、電気的中心が侵入した線路より一つ加速側の線路で系統分離することになるため、一つ加速側の線路にリレーが設置されていない場合（例えば、図１のＣＪ線のように、一つ加速側の線路が変圧器の場合）には、脱調を検出することができない。

実施の形態２では、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０の脱調検出の機能向上について説明する。実施の形態２では、送電線保護リレー入力要素である電流を利用することによって、脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０の機能補完について説明する。

脱調時の送電線電流は、基本的に加速側母線から減速側母線に向かう通過電流になるとともに、脱調の周期に応じた周期変動となり、電圧をリレー入力要素とした場合と同様にリレー入力電流低下に起因した脱調検出が不能となる懸念がある。よって、送電線保護リレーに入力された、母線電圧とその母線から引き出された送電線電流双方を利用し、その位相差を用いた機能補完方法について説明する。

（動作原理）
ある母線の電圧とその母線から引き出された送電線電流の位相差を用いた脱調検出方法は、非特許文献１（佐藤正弘著、「送電線の電圧・電流を用いた脱調検出方法」、電学論Ｂ、１２３巻６号（２００３年）、ｐｐ．６９７〜７０３）、および特許文献３（特許第４７６６４３４号公報）に開示されている。

図２４は、本発明の実施の形態２にかかる等価２機系統モデルを示す図である。図２４に示す等価２機系統モデル２４００において、簡単化のため、線路インピーダンスの抵抗分は無視し、母線Ａ、Ｂに電圧・電流位相差方式の脱調検出リレーが設置されているものとする。

図２４中の電流Ｉと電圧Ｖ_A、Ｖ_Bは下記式（３）で表される。

母線Ａ、Ｂの電圧と電流の異同差をα₁ （＝θ_A−φ），α₂ （＝θ_B−φ）とすると、上記式（３）から、
δ＝０°のとき ｜α₁｜＝９０°，｜α₂｜＝９０°
０°＜δ＜１８０°のとき ｜α₁｜＜９０°，｜α₂｜＜９０°
δ＝１８０°のとき ｜α₁｜＝９０°，｜α₂｜＝９０°
１８０°＜δ＜３６０°のとき ｜α₁｜＞９０°，｜α₂｜＞９０°
となる。

図２５は、本発明の実施の形態２による電圧ベクトル軌跡を示す図表、図２６は、本発明の実施の形態２による電流ベクトル軌跡を示す図表、図２７〜図２９は、本発明の実施の形態２による電圧・電流位相の変化を示す図表である。これらの図では、Ｖ_A＝Ｖ_B＝１．０ｐｕとし、Ｖ₁の位相δを変化させたときのＩ、Ｖ_A、Ｖ_Bの変化を示している。

上記非特許文献１では、上記の関係から、母線Ａ、Ｂの電圧位相差角が１８０°＋３６０°×ｎ（ｎ＝０，１，２，…）以上３６０°×（ｎ＋１）（ｎ＝０，１，２，…）以下のとき（５６Ｖリレーが脱調と判定するとき）、母線Ａ、Ｂともに電圧と電流の位相差の絶対値が９０°以上となることを利用して脱調検出する方法を提案している。

送電線の電圧位相差角が３６０°×ｎ（ｎ＝０，１，２，…）のときにも、上記式（３）のとおり電圧と電流の位相差の絶対値が９０°を通過する。このため、送電線の電圧位相差角が１８０°＋３６０°×ｎ（ｎ＝０，１，２，…）の場合と、３６０°×ｎ（ｎ＝０，１，２，…）の場合を判別し、確実に脱調を検出する必要がある。この脱調検出の詳細は、非特許文献１に開示されている。この方式は自端の電圧・電流情報のみで脱調検出できる利点を有する。

（動作説明）
実施の形態１での動作説明のケース２と同様の検討条件において、非特許文献１で提案された方式を適用した場合に、脱調検出が可能であるか検証する。

図３０〜図３３は、図１に示した各変電所での母線電圧・電流位相差を示す図である。図３０はＢ変電所のＢＣ線、図３１はＣ変電所のＢＣ線、図３２はＢ変電所のＢＦ線、図３３はＦ変電所のＢＦ線、のそれぞれの電圧・電流位相差を示している。

いずれの母線から引き出される送電線でも、電圧位相差角が１８０°に開くのとほぼ同時に電圧・電流位相差の絶対値が９０°となることが分かる（図３０〜図３３の（ｂ）、（ｃ））。また、Ｂ変電所の母線近傍に電気的中心が侵入して、該当送電線の電圧位相差角が１８０°に開くタイミングでＢ変電所の母線電圧位相が急峻に変化するため、Ｂ変電所ＢＣ線およびＢＦ線の電圧・電流位相差も急峻に変化することが分かる（図３０、図３２の（ｂ））。一方、Ｃ変電所およびＦ変電所側は、電気的中心から離れているため、Ｂ変電所に比べて緩やかに変化している（図３１、図３３の（ｂ））。

電圧・電流位相差方式による脱調検出は、このケースのＢ変電所のように電圧が小さすぎると、現行５６Ｖリレーと同様に電圧・電流位相差の演算ができなくなる。このため、相手端（このケースではＢ変電所）の電圧が閾値以下に低下したときのみ自端（Ｃ変電所およびＦ変電所）において電圧・電流位相差による脱調検出を行う方法が考えられる。ただし、Ｂ変電所の電圧が閾値以下に低下した情報をＣ変電所とＦ変電所に伝送する必要がある。

本方式をＡＢ線にも適用し、上記方法で脱調検出を行った場合には、Ｂ変電所の電圧が閾値以下に低下しているため、Ａ変電所ＡＢ線についても、電圧・電流位相差により脱調の判定が行われることとなる。

図３４，図３５は、本発明の実施の形態２による各変電所での電圧・電流位相差方式による脱調検出を適用した場合の母線電圧・電流位相差を示す図表である。図３４は図１に記載のＡ変電所のＡＢ線、図３５はＢ変電所のＡＢ線のそれぞれの電圧・電流位相差を示している。

上記動作説明で説明した等価２機系統モデルによる動作原理から分かるように、発電機間の相差角が１８０°開いたタイミングで、任意の母線において電圧・電流位相差が９０°開くことになる。このため、図３４においても、Ａ変電所の電圧・電流位相差による脱調検出リレーが動作することになる。よって、ＢＦ線、ＢＣ線およびＡＢ線が遮断される。

以上から、電圧・電流位相差による脱調検出は、自端のみで脱調検出が可能であり、現行５６Ｖリレーと同じタイミング（送電線の電圧位相差角が１８０°開くタイミング）で脱調検出することができるという利点を有する。ただし、５６Ｖリレーのように電気的中心で系統分離するといった選択性がないため、複数箇所に設置した場合には不要遮断することが懸念される。

このため、電圧・電流位相差方式を利用して脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０の機能を補充する場合には、当該送電線の両端母線について、あらかじめ加速側および減速側母線を定めておき、加速側母線に設置された脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０による電圧低下検出情報を受信したうえで、減速側母線にて電圧・電流位相差方式の脱調検出リレーを動作させることが有効となる。

（実施の形態３：電圧位相角変化速度メモリ型５６Ｖリレー）
実施の形態２で説明した電圧メモリ型５６Ｖリレー方式では脱調の加速側母線が電圧メモリされた場合、電圧位相角変化の少ない減速側母線電圧とメモリされた母線電圧との電圧位相差角の拡大が遅いため、脱調検出が困難になることを説明した。

その対応策として、実施の形態３では、電圧メモリ型５６Ｖリレーの入力電圧が電圧メモリ開始電圧まで低下した場合の電圧および電圧位相角をメモリするにあたり、電圧位相角変化速度も合わせてメモリ（電圧位相角変化速度メモリ型５６Ｖリレー方式）することで、上記現象を改善する。

（動作原理）
実施の形態１で検討した電圧メモリ型５６Ｖリレー方式では、電気的中心が加速側のリレー設置母線の付近に侵入したときには、加速側の電圧をメモリするため、当該送電線の電圧位相差角の演算値が電圧メモリ時間内に１８０°以上開かないことを確認した。

電圧位相角変化速度メモリ型５６Ｖリレー方式は、リレー設置母線電圧が設定した閾値より低下した場合に、母線電圧位相角に加え、その直前の母線電圧位相角の変化速度をメモリし、当該母線電圧はその変化速度を維持したまま電圧位相角を変化させ、相手端の母線電圧との電圧位相差角を演算する。その電圧位相差角が動作領域（領域Ｉ：電圧位相差角９０°〜１８０°、領域ＩＩ：電圧位相差角１８０°〜２７０°）に一定時間滞在しながら通過したことを確認できれば脱調検出する方式である。

（動作説明）
検討条件は、実施の形態１にかかるケース２と同様とする。変化速度を固定する電圧閾値は脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０と同様に、０．１２ｐｕとするが、メモリ時間については５００ｍｓｅｃでは電圧位相差角の開きが遅く、脱調検出が困難であることが確認されたため７００ｍｓとした。

図３６，図３７は、実施の形態３による各変電所での電圧位相角変化速度メモリ型方式による脱調検出を適用した場合の電圧・相差角変化を示す図表である。図３６は、図１に記載のＢ・Ｃ変電所の電圧・相差角を示し、図３７は、Ｂ・Ｆ変電所の電圧・相差角を示す。

本来、ＢＣ線の電圧位相差角の変化速度は事故除去後から加速度的に増加し、１８０°付近で急峻に変化するが、この急峻な変化が起きるよりも前の段階で変化速度を固定するため、固定後は電圧位相差角が等速で変化することとなり、図３６（ｃ）に示すように、実際の変化速度よりも遅くなる。ＢＣ線電圧位相差角１８０°付近におけるＢ変電所の実際の電圧位相変化速度：１０８°／５ｍｓｅｃであり、電圧位相変化のメモリ速度：０．７５°／５ｍｓｅｃである。しかしながら、領域Ｉ、ＩＩの滞在時間を確保できることから、脱調の検出が可能である。

つぎに、脱調検出に必要な時間について、実施の形態１で説明した脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０と比較する。電圧メモリ型５６Ｖリレーでは、ＢＣ線での脱調検出が不可能であるが、ＡＢ線で脱調検出を行う。このとき、電圧位相角の急峻な変化を伴うＢ変電所の母線電圧がメモリされるが、相手端のＡ変電所が脱調の加速側であり、その電圧位相角がメモリされていないため、ＡＢ線の電圧位相差角（Ｂ変電所母線電圧メモリ後の演算値）の変化速度は次第に増加していく。

一方、実施の形態３による電圧位相角変化速度メモリ型５６Ｖリレー方式では、ＢＣ線で脱調を検出するが、前述のように、Ｂ変電所の母線電圧変化速度がそれ程速くない時点でメモリされるため、ＢＣ線の電圧位相差角変化速度もそれ程増加しないため、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０と比較して脱調検出時間が遅延する。

電圧メモリ型５６Ｖリレー方式の脱調検出に必要なメモリ時間は実施の形態１にかかる動作説明（３）で示したとおり１９５ｍｓｅｃだが、実施の形態３にかかる電圧位相変化速度メモリ型５６Ｖリレー方式の脱調検出に必要なメモリ時間は５６０ｍｓｅｃとなる。脱調検出時間遅延への対策としては、上述のように電圧位相角変化速度をメモリ直前の値で固定して等速変化させるのではなく、事故除去後からメモリ開始までの電圧位相角の加速度的な変化を曲線近似することにより、等速変化よりも実際の変化により近づける方法が有効である。

また、実施の形態３にかかる方式では、電圧閾値の設定値によりメモリされた電圧位相の変化速度が異なることにより、メモリの所要時間が変化するため、メモリ時間の設定については適切な値の設定に工夫が必要となる。なお、実施の形態３にかかる方式では、極短距離送電線に電気的中心が侵入し、両端母線電圧低下のため他方式では脱調検出が困難となるような場合にも、電圧位相変化速度のメモリによって時間の経過とともに確実に電圧位相差角差が増加することから脱調検出が可能となる。

また、上述した各実施の形態に記載した電圧メモリ型脱調分離リレーに、電圧・電流位相差方式脱調検出リレーを付加した構成としてもよい。この場合、あらかじめ加速側および減速側母線を定めておき、加速側母線に設置された前記脱調検出リレーの入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、電圧低下検出情報を相手端に送信したうえで、相手端減速側母線において自端リレー入力電圧と入力電流の位相差が１８０°に開いたことを検出することで脱調検出できる。

（実施の形態４：脱調現象中の各種リレーの応動）
つぎに、実施の形態４では、本節では電気的中心が侵入した線路の各種リレーの応動について確認する。現行５６Ｖリレーでの脱調検出が不可能なケースに対して、各種リレーの応動によっては実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０で脱調検出できないことが懸念される。このため、実施の形態４では電気的中心が侵入した線路の各種リレーの応動について確認する。検討条件は 実施の形態１にかかる動作説明（１）のケース１と同様とする。

（１）距離リレー（４４Ｓリレー）
４４Ｓリレーについては、脱調ロック判定領域内でのインピーダンスローカスの変化速度が速い場合など、脱調ロック機能が動作しない場合には不要動作する可能性があるため、Ｙ法の計算結果から下記式（４）のインピーダンスＺを算出し、動作判定する。

図３８は、本発明の実施の形態４にかかるＡ変電所ＡＢ線の４４Ｓリレーの応動を示す図表である。図３８（ｂ）は、（ａ）の部分拡大図である。インピーダンスローカスは、１．事故前、２．事故直後、３．事故除去直後、４．５６Ｔカウント開始、５．５６Ｔカウントアップの時間経過順に変化する。

インピーダンスローカスが４．５６Ｔカウント開始（０．９６ｓｅｃ）の時点で４４ＳＯＭＲの動作範囲に入ってくることで、脱調ロックタイマ（５６Ｔ）のカウントが開始され、４０ｍｓ後の１．００ｓｅｃに５．５６Ｔカウントアップで４４ＳＸ１脱調ロックがかかる。

また、上述した、距離リレーの脱調ロック機能を活用した脱調判定の改良の欄で説明したように、Ｂ変電所ＡＢ線の４４Ｓリレーについても動作しない。このため、実施の形態１にかかる脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０が動作する前に、４４ＳリレーによってＡＢ線が遮断されることはない。

（２）電流差動リレー（８７リレー）
系統間脱調時の送電線に流れる電流は基本的に加速側母線から減速側母線に向かう通過電流となるため８７リレーは動作することはないと考えられるが、Ｙ法の計算結果から下記式（５）に示す動作量および抑制量を算出のうえ、その確認をする。

図３９は、本発明の実施の形態４にかかるＡＢ線８７リレー動作判定状態を示す図表である。図３９の電流値は、事故発生から２．０ｓｅｃ間を表示している。この図３９に示すように、ＡＢ線の電流は通過電流であるため、一般的な動作領域にかからず、８７リレーは動作しない。

（３）多段式過電流リレー（５１Ｍリレー）
図４０は、本発明の実施の形態４にかかる５１Ｍリレーの特性図である。多段式過電流リレーである５１Ｍリレーは、脱調時の電流変動に対応した現行５６Ｖリレーによる脱調分離のためのフェイルセイフリレーである。図４０に示すように、５１Ｍリレーは、整定値を段階的に増加させた多段Ｉｎの過電流リレーで構成され、各段の入力電流が整定値を超過した場合に動作する。

５１Ｍリレーの第ｎ段の整定値Ｉｎ（ｎ＝１，２，…，７）は、Ｉｎ＝２×１．６^n-1［Ａ］とする。また、各段の整定値の超過時間が２秒より短い場合には超過している時間だけ動作し、２秒を超過した場合には２秒間だけ動作し、各段の整定値の８０％となったときに復帰する仕様を一例として説明する。

Ｙ法の計算結果から ＲｅＩａ、ＩｍＩａを算出し、５１Ｍリレー入力値に換算した結果により動作判定する。その結果を図４１，図４２に示す。図４１、図４２は、本発明の実施の形態４にかかる各変電所の母線５１Ｍリレー動作判定状態を示す図表である。いずれの図においても、電流値は、事故発生から２．０ｓｅｃ間を表示している。

図４１に示すＡ変電所と、図４２に示すＢ変電所のＡＢ線の５１Ｍリレーは、事故除去後に１段整定値を超過し、０．２６ｓｅｃで２段整定値を超過する。２段整定値の８０％となる１．６５ｍｓｅｃまで動作を継続する。このケースでは、実施の形態１での脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０は１．５６ｓｅｃに動作するため、現行５６Ｖリレーと同様に、５１Ｍリレーを脱調検出リレー（電圧メモリ型５６Ｖリレー）８１０のフェイルセイフリレーとして適用することが可能なことを示している。

以上説明したように、各実施の形態の脱調検出リレーによれば、電気的中心がリレー設置母線近傍に侵入する系統間脱調においても脱調判定できる。また、不必要な線路遮断を回避して系統の電気的中心近傍の線路で系統分離できる。

また、現行の脱調検出リレーに電圧メモリを付加するだけの簡単な構成で脱調判定できる。

以上のように、本発明にかかる脱調検出リレーは、伝送路上の系統間脱調を検出する脱調検出リレーに有用であり、特に、５６Ｖリレーの改良に適している。

１００ モデル模擬系統
５００，８００，２４００，４３００ 等価２機系統モデル
５０１，５０２，８０１，８０２ 発電機
８０３ 送電線
８１０，２００１ 脱調検出リレー
８１１，２００４ 電圧メモリ（ＦＦ）
２００２ 脱調ロックタイマ
２００３ 脱調ロック解除用タイマ

Claims (10)

1. 送電線の両端母線の電圧の電圧位相差に基づき、設置区間両端母線間の脱調を検出する脱調検出リレーにおいて、
   入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、低下した時点から一定時間の間、電圧が低下した母線側の前記入力電圧の大きさと位相を記憶する電圧記憶部を有し、
   前記入力電圧の大きさと前記電圧位相差に基づき脱調を検出し、前記入力電圧が前記閾値まで低下した場合には、前記一定時間の間、前記電圧記憶部から出力される前記入力電圧の大きさと電圧位相差に基づいて脱調を検出することを特徴とする脱調検出リレー。
2. 前記電圧記憶部は、脱調検出に必要な前記両端母線間の電圧位相差角が所定の２つの領域それぞれに滞在する時間に基づき前記一定時間を設定したことを特徴とする請求項１に記載の脱調検出リレー。
3. 前記電圧記憶部は、前記一定時間を送電線周波数系統の系統間脱調周期の１／２の時間であることを特徴とする請求項２に記載の脱調検出リレー。
4. 前記電圧記憶部は、前記閾値を前記両端母線間の電圧位相差角の算出限界値以上であり、前記電圧位相差角の変化速度が検出不能となる前記両端母線の電圧より高い値に設定したことを特徴とする請求項１〜３のいずれか一つに記載の脱調検出リレー。
5. ５６Ｖリレーに前記電圧記憶部を設けてなることを特徴とする請求項１〜４のいずれか一つに記載の脱調検出リレー。
6. 短絡距離リレーのモー要素やリアクタンス要素を利用して脱調検出して脱調時の不要な遮断を回避する機能を併用し、前記電圧記憶部による前記入力電圧の大きさと位相を記憶することを特徴とする請求項１〜５のいずれか一つに記載の脱調検出リレー。
7. 前記短絡距離リレーとして４４Ｓリレーを用い、インピーダンスローカスの変化が事故時に比して脱調時に遅いことに基づき、前記インピーダンスローカスが前記４４Ｓリレーの４４ＳＯＭ、４４ＳＯＭＲおよび４４ＳＯＭＬの動作範囲内かつ４４ＳＸ１あるいは４４ＳＭ、４４ＳＭＲおよび４４ＳＭＬの動作範囲外となっている時間が一定値以上の場合に、前記４４Ｓリレーをロックすることを特徴とする請求項６に記載の脱調検出リレー。
8. 送電線の両端母線の電圧の電圧位相差に基づき、設置区間両端母線間での脱調を検出する脱調検出リレーにおいて、
   入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、低下した時点から一定時間の間、前記入力電圧の大きさと位相変化速度を記憶する電圧記憶部を有し、
   前記入力電圧の大きさと前記電圧位相差に基づき脱調を検出し、前記入力電圧が前記閾値まで低下した場合には、前記一定時間の間、前記電圧記憶部から出力される前記入力電圧の大きさと電圧位相差に基づいて脱調を検出することを特徴とする脱調検出リレー。
9. 送電線の両端母線の電圧の電圧位相差に基づき、設置区間両端母線間での脱調を検出する脱調検出リレーにおいて、
   入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、低下した時点から一定時間の間、前記入力電圧の大きさと位相変化速度を事故除去後からメモリ開始までの電圧位相角の加速度的な変化を曲線または線形近似により算出する電圧記憶部を有し、
   前記入力電圧の大きさと前記電圧位相差に基づき脱調を検出し、前記入力電圧が前記閾値まで低下した場合には、前記一定時間の間、前記電圧記憶部から出力される前記入力電圧の大きさと電圧位相差に基づいて脱調を検出することを特徴とする脱調検出リレー。
10. あらかじめ加速側および減速側母線を定めておき、加速側母線に設置された前記脱調検出リレーの入力電圧を所定の閾値と比較し、前記入力電圧が前記閾値まで低下した場合、電圧低下検出情報を相手端に送信したうえで、相手端減速側母線において自端リレー入力電圧と入力電流の位相差が１８０°に開いたことを検出することで脱調検出することを特徴とする請求項１、８、９のいずれか一つに記載の脱調検出リレー。

Images