JP6019541B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP6019541B2 JP6019541B2 JP2014502031A JP2014502031A JP6019541B2 JP 6019541 B2 JP6019541 B2 JP 6019541B2 JP 2014502031 A JP2014502031 A JP 2014502031A JP 2014502031 A JP2014502031 A JP 2014502031A JP 6019541 B2 JP6019541 B2 JP 6019541B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- semiconductor light
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Description
本発明は半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device.
半導体発光素子として、サファイア基板上にn型GaN層が設けられ、さらにその上にGaNとInGaNとが交互に積層されて構成された多重量子井戸層が設けられた構造は公知である。 As a semiconductor light emitting device, a structure in which an n-type GaN layer is provided on a sapphire substrate and a multiple quantum well layer formed by alternately stacking GaN and InGaN on the sapphire substrate is known.
また、特許文献1には、サファイア基板上にバッファ層を介してn型GaN層が設けられ、そして、その上にノンドープのInaGa1−aN(0.01≦a≦0.05)で形成された厚さ180nmの歪み緩和層が設けられ、さらにその上にGaNとInGaNとが交互に積層されて構成された多重量子井戸層が設けられ、サファイア基板と多重量子井戸層との熱膨張係数の差異により発生する歪みによる応力を歪み緩和層により緩和した半導体発光素子が開示されている。In
本発明は、主面が非極性面又は半極性面のGaN層と、
上記GaN層の直上にInxGa1−xN(0<x<0.1)がエピタキシャル成長して形成され、n型ドーパントを含有した厚さ0.2μm以上のInGaN層と、
上記InGaN層の直上にエピタキシャル成長して形成され、InGaNで形成された井戸層を含む多重量子井戸層と、
を備え、
上記InGaN層は、上記GaN層との間の格子不整合による歪みが完全に又は部分的に緩和している半導体発光素子である。The present invention comprises a GaN layer whose main surface is a nonpolar or semipolar surface,
In x Ga 1-x N (0 <x <0.1) is formed by epitaxial growth directly on the GaN layer, and includes an n-type dopant-containing InGaN layer having a thickness of 0.2 μm or more,
A multiple quantum well layer formed by epitaxial growth directly on the InGaN layer and including a well layer formed of InGaN;
With
The InGaN layer is a semiconductor light emitting device in which strain due to lattice mismatch with the GaN layer is completely or partially relaxed.
以下、実施形態について図面に基づいて詳細に説明する。 Hereinafter, embodiments will be described in detail based on the drawings.
(半導体発光素子)
図1は実施形態に係る半導体発光素子10を示す。本実施形態に係る半導体発光素子10は、例えば半導体レーザや発光ダイオードとして好適に用いられるものである。(Semiconductor light emitting device)
FIG. 1 shows a semiconductor
本実施形態に係る半導体発光素子10は、基板11上に、u-GaN層12、n型GaN層13、n型InGaN層14、多重量子井戸層15、p型AlGaN層16、及びp型GaN層17が順に積層され、そして、エッチングにより露出したn型InGaN層14上にn型電極18及びp型GaN層17上にp型電極19がそれぞれ設けられた構成を有する。
The semiconductor
ここで、基板11としては、例えば、典型的にはサファイア基板(Al2O3のコランダム構造の単結晶基板)が挙げられ、その他、ZnO基板、SiC基板等が挙げられる。また、基板11は、基板表面にエッチング等により微細凹凸を形成した加工基板であってもよく、また、基板表面に酸化窒化ケイ素(SiOxNy)或いは窒化アルミニウム(AlN)等を部分的に設けて微細凹凸を形成した加工基板であってもよい。基板11は、例えば、発光素子の状態では矩形板状に形成されており、縦及び横のそれぞれが200〜1000μm、並びに厚さが50〜300μmである。Here, as the
基板11の主面は、a面<{11−20}面>、c面<{0001}面>、m面<{1−100}面>、n面<{1−123}面>及びr面<{1−102}面>のいずれであってもよく、また、他の面方位の結晶面であってもよい。
The main surface of the
基板11の結晶成長面は、主面であってもよく、また、加工基板の凹凸の側面であってもよい。基板11の結晶成長面は、a面<{11−20}面>、c面<{0001}面>、m面<{1−100}面>、n面<{1−123}面>及びr面<{1−102}面>のいずれであってもよく、また、他の面方位の結晶面であってもよい。
The crystal growth surface of the
u-GaN層12は、基板11の結晶成長面からGaNがドーパントを含まずにエピタキシャル結晶成長して形成されている。u-GaN層12の厚さは例えば2〜20μmである。
The
u-GaN層12の主面は、非極性面又は半極性面であり、{11−22}面であってもよく、また、{10−11}面等の他の面方位の結晶面であってもよい。
The main surface of the
n型GaN層13はあっても無くてもよい。n型GaN層13は、u-GaN層12の直上に、GaNがn型のドーパントを含んでu-GaN層12と同一面方位にエピタキシャル結晶成長して形成されており、従って、主面が非極性面又は半極性面である。n型ドーパントとしては、例えば、Si、Ge等が挙げられる。n型ドーパントの濃度は例えば1.0×1017〜1.0×1020/cm3である。n型GaN層13の厚さは例えば2〜10μmである。The n-
n型InGaN層14は、n型GaN層13がある場合はその直上に、無い場合はGaN層12の直上に、InxGa1−xNがn型のドーパントを含んでn型GaN層13と同一面方位にエピタキシャル結晶成長して形成されており、従って、主面が非極性面又は半極性面である。The n-
n型InGaN層14を形成するInxGa1−xNは、Inの含有割合が0<x<0.1であり、好ましくは0<x<0.05であり、より好ましくは0.01<x<0.05である。n型ドーパントとしては、n型GaN層13の場合と同様、例えば、Si、Ge等が挙げられる。n型ドーパントの濃度は例えば1.0×1017〜1.0×1020/cm3である。n型InGaN層14は、単一層で構成されていてもよく、また、n型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。In x Ga 1-x N forming the n-
n型InGaN層14の厚さは0.2μm以上であるが、好ましくは0.2〜10μmであり、より好ましくは0.5〜5μmである。
The thickness of the n-
そして、以上の構成のn型InGaN層14は、n型GaN層13との間の格子不整合による歪みが完全に又は部分的に緩和している。ここで、本出願において、「完全緩和」とは、InGaN層が下地のGaN層に対して100%緩和していることを意味し、「部分緩和」とは、緩和率>0であると定義する。
In the n-
多重量子井戸層15は、n型InGaN層14の直上に、n型InGaN層14と同一面方位に半導体がエピタキシャル結晶成長して形成され、従って、主面が非極性面又は半極性面であり、そして、障壁層15aと井戸層15bの交互積層構造を有する。障壁層15a及び井戸層15bの層数は例えば3〜15層である。多重量子井戸層15は発光層を構成し、その発光波長は、可視領域の波長であって、具体的にはInGaNの発光領域の360〜640nmである。多重量子井戸層15は、紫色、青色、又は緑色に発光するように構成されていることが好ましく、紫色に発光するように構成されていることがより好ましい。ここで、紫色の発光波長域は380〜450nm、青色の発光波長域は450〜495nm、緑色の発光波長域は495〜570nmである。
The multiple
井戸層15bはInyGa1−yNで形成されており、yはxよりも大きいことが好ましい。井戸層15bの厚さは例えば1〜20nmである。The well
障壁層15aを形成する半導体は、例えばバンドギャップが井戸層15bよりも大きいGaN等が挙げられる。障壁層15aの厚さは例えば5〜20nmである。
Examples of the semiconductor forming the
p型AlGaN層16は、多重量子井戸層15の直上に、AlzGa1−zNがp型のドーパントを含んで多重量子井戸層15と同一面方位にエピタキシャル結晶成長して形成されており、従って、主面が非極性面又は半極性面である。p型AlGaN層16を形成するAlzGa1−zNは、Alの含有割合が例えば0.05<z<0.3である。p型ドーパントとしては、例えば、Mg、C等が挙げられる。p型ドーパントの場合、アクセプタ準位が深く、ドーパント濃度と自由正孔濃度とが大きく異なることから、ホール効果で測定される自由正孔濃度を含有量評価指標とするが、その自由正孔濃度は例えば1.0×1017〜5×1018/cm3である。p型AlGaN層16は、単一層で構成されていてもよく、また、p型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。p型AlGaN層16の厚さは例えば10〜30nmである。The p-
p型GaN層17は、p型AlGaN層16の直上に、GaNがp型のドーパントを含んでp型AlGaN層16と同一面方位にエピタキシャル結晶成長して形成されており、従って、主面が非極性面又は半極性面である。p型ドーパントとしては、p型AlGaN層16の場合と同様、例えば、Mg、C等が挙げられる。ホール効果測定で測定される自由正孔濃度は例えば2.0×1017〜10×1017/cm3である。p型GaN層17は、単一層で構成されていてもよく、また、p型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。p型GaN層17の厚さは例えば50〜200nmである。The p-
なお、p型層については、これらのp型AlGaN層16及びp型GaN層17に限定されるものではなく、InGaN/GaNの超格子構造等の特殊な構造であってもよい。
The p-type layer is not limited to the p-
n型電極18の構成電極材料としては、例えば、Cr/Au,Ti/Al、Ti/Al/Mo/Au、Hf/Au等の積層構造、或いは合金等が挙げられる。n型電極18の厚さは例えばTi/Al(10nm/500nm)である。
Examples of the constituent electrode material of the n-
p型電極19としては、例えば、Pd/Pt/Au、Ni/Au、Pd/Mo/Au等の積層構造、或いは合金等、又はITO(酸化インジウム錫)などの酸化物系透明導電材料が挙げられる。p型電極19の厚さは例えばITOの場合10〜200nmである。p型電極19の上にはワイヤーボンディング用のパッド電極が必要であり、多くの場合はn型電極18と同じ材料系で作製される。
Examples of the p-
ところで、主面が非極性面であるIII族窒化物半導体を用いた半導体発光素子では、その物性の利点から高い発光効率が期待されているが、実際には、多重量子井戸層に含まれるInGaNで形成された井戸層に欠陥が入りやすいといった構造的な欠点を有し、その物性の利点を十分に生かしきれていないという問題がある。 By the way, a semiconductor light emitting device using a group III nitride semiconductor whose main surface is a nonpolar surface is expected to have high luminous efficiency because of its physical properties, but actually, InGaN contained in a multiple quantum well layer. There is a problem that the well layer formed in (1) has a structural defect such that defects are likely to enter, and the advantages of the physical properties are not fully utilized.
これに対し、上記構成の本実施形態に係る半導体発光素子10では、n型GaN層13と多重量子井戸層15との間にInGaNの層が介設されており、そのため発光層での転位の発生が抑制される。また、n型ドーパントを含有する主面が非極性面又は半極性面のn型GaN層13と多重量子井戸層15との間に、InxGa1−xN(0<x<0.1)がエピタキシャル成長して形成された、n型GaN層13と同型のn型ドーパントを含有した厚さ0.2μm以上のn型InGaN層14が介設され、しかも、そのn型InGaN層14がn型GaN層13との間の格子不整合による歪みが完全又は部分的に緩和し、そのため欠陥は貫通転位とならないため、n型InGaN層14の欠陥密度が下地のn型GaN層13と同等となることにより高い発光効率を得ることができる。具体的には、多重量子井戸層15の発光波長に対する発光強度分布の半値全幅が40nm以下であることが好ましく、35nm以下であることがより好ましい。なお、n型GaN層13が無く、u-GaN層12と多重量子井戸層15との間にn型InGaN層14が介設された構成であっても同様の作用効果を得ることができる。On the other hand, in the semiconductor
(半導体発光素子の製造方法)
次に、本実施形態に係る半導体発光素子10の製造方法について図2(a)〜(e)に基づいて説明する。(Manufacturing method of semiconductor light emitting device)
Next, a method for manufacturing the semiconductor
本実施形態に係る半導体発光素子10の製造方法では、ウエハ11’上にu-GaN層12、n型GaN層13(Siドープ)、n型InGaN層14(Siドープ)、発光層である多重量子井戸層15(障壁層15a:GaN、井戸層15b:InGaN)、p型AlGaN層16(Mgドープ)、及びp型GaN層17(Mgドープ)の各半導体層を順に形成した後、エッチングによりn型GaN層13を露出させ、そして、n型InGaN層14及びp型GaN層17の上にそれぞれn型電極18及びp型電極19を形成する。
In the method for manufacturing the semiconductor
<ウエハの準備>
ウエハ11’を準備する。ウエハ11’は、その直径によっても変わるが厚さが0.3〜3.0mm、及び直径が50〜300mmである。なお、直径50mmのウエハ11’の場合では、1枚の上に5000〜12000個の半導体発光素子10を作り込むことができる。<Wafer preparation>
A
ウエハ11’の表面には、必要に応じて、エッチング、或いは、酸化窒化ケイ素(SiOxNy)の堆積により、サブミクロンオーダーの多数の微細凹凸を形成加工する。
On the surface of the
<半導体層の形成>
以下の各半導体層の形成方法としては、有機金属気相成長法(MOVPE法)、ハロゲン気相成長法(VPE法)、分子線エピタキシ法(MBE法)、ハイドライド気相成長法(HVPE法)等が挙げられ、これらのうち有機金属気相成長法が最も一般的である。以下では、有機金属気相成長法を利用した各半導体層の形成方法について説明する。<Formation of semiconductor layer>
The following semiconductor layers can be formed by metalorganic vapor phase epitaxy (MOVPE), halogen vapor phase epitaxy (VPE), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE). Of these, metal organic vapor phase epitaxy is the most common. Below, the formation method of each semiconductor layer using a metal organic chemical vapor deposition method is demonstrated.
各半導体層の形成に用いるMOVPE装置は、各々、電子制御される、ウエハ搬送系、ウエハ加熱系、ガス供給系、及びガス排気系で構成されている。ウエハ加熱系は、熱電対及び抵抗加熱ヒータ、その上に設けられた炭素製或いはSiC製のサセプタで構成されている。そして、MOVPE装置は、ウエハ加熱系において、搬送される石英トレイのサセプタの上にセットされたウエハ11’上に反応ガスにより半導体層を結晶成長させるように構成されている。 The MOVPE apparatus used for forming each semiconductor layer includes a wafer transfer system, a wafer heating system, a gas supply system, and a gas exhaust system, which are electronically controlled. The wafer heating system is composed of a thermocouple, a resistance heater, and a carbon or SiC susceptor provided thereon. In the wafer heating system, the MOVPE apparatus is configured to grow a semiconductor layer with a reactive gas on a wafer 11 'set on a susceptor of a quartz tray to be conveyed.
−u-GaN層−
上記MOVPE装置を用いて、ウエハ11’を石英トレイ上にセットした後、ウエハ11’を1050〜1150℃に加熱すると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてH2を流通させ、その状態を数分間保持することによりウエハ11’をサーマルクリーニングする。-U-GaN layer-
After the
次いで、ウエハ11’の温度を1050〜1150℃とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスH2を10L/min程度の流量(以下、ガス流量は基準状態(0℃、1気圧)での値とする。)で流通させながら、そこに反応ガスとして、V族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給流量が0.1〜5L/min、及び50〜150μmol/minとなるように流す。Next, the temperature of the
このとき、ウエハ11’の結晶成長面を起点として、その上にアンドープのGaNがエピタキシャル結晶成長し、図2(a)に示すように、ウエハ11’上にu-GaN層12が構成される。
At this time, starting from the crystal growth surface of the
なお、u-GaN層12を形成する前に低温バッファ層を形成する場合には、ウエハ11’の温度を400〜500℃としてGaNを結晶成長させる。
In the case where the low temperature buffer layer is formed before the
−n型GaN層−
反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスH2を5〜15L/minの流量で流通させながら、そこに反応ガスとして、V族元素供給源(NH3)、III族元素供給源1(TMG)、及びn型ドーパント供給源(SiH4)を、それぞれの供給流量が0.1〜5L/min、50〜150μmol/min、及び1〜5×10−3μmol/minとなるように流す。-N-type GaN layer-
The pressure in the reaction vessel is set to 10 to 100 kPa, and the carrier gas H 2 is circulated in the reaction vessel at a flow rate of 5 to 15 L / min, and as a reaction gas, a group V element supply source (NH 3 ), Group III element supply source 1 (TMG) and n-type dopant supply source (SiH 4 ) are supplied at flow rates of 0.1 to 5 L / min, 50 to 150 μmol / min, and 1 to 5 × 10 −3 μmol, respectively. / Min.
このとき、図2(b)に示すように、u-GaN層12の直上にn型GaNがエピタキシャル結晶成長してn型GaN層13が形成される。
At this time, as shown in FIG. 2B, n-type GaN is epitaxially grown immediately above the
−n型InGaN層−
ウエハ11’の温度を600〜850℃程度とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスN2を流通させながら、そこに反応ガスとして、V族元素供給源(NH3)、III族元素供給源1(TMG)、III族元素供給源2(TMI)、及びn型ドーパント供給源(SiH4)を供給する。-N-type InGaN layer-
The temperature of the
このとき、図2(c)に示すように、n型GaN層13の直上にn型InGaNがエピタキシャル結晶成長してn型InGaN層14が形成される。
At this time, as shown in FIG. 2C, n-type InGaN is epitaxially grown immediately above the n-
−多重量子井戸層−
ウエハ11’の温度を600〜850℃程度とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスN2を流通させながら、そこに反応ガスとして、V族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給流量を流す。このとき、n型InGaN層14の直上にGaNがエピタキシャル結晶成長して障壁層15aが形成される。-Multiple quantum well layer-
The temperature of the
次いで、V族元素供給源(NH3)、III族元素供給源1(TMG)、及びIII族元素供給源2(TMI)を流す。このとき、GaNの障壁層15aの直上にInGaNがエピタキシャル結晶成長して井戸層15bが形成される。Next, a Group V element supply source (NH 3 ), a Group III element supply source 1 (TMG), and a Group III element supply source 2 (TMI) are flowed. At this time, InGaN is epitaxially grown immediately above the
そして、上記と同様の操作を交互に繰り返し、図2(d)に示すように、障壁層15aと井戸層15bとを交互に形成することにより多重量子井戸層15を構成する。なお、多重量子井戸層15の発光波長は井戸層15bの井戸幅(井戸層15bの厚み)とInN混晶比に依存し、InN混晶比が高いほど発光波長は長波長となる。InN混晶比はTMIのモル流量/(TMGのモル流量+TMIのモル流量)、V/III比と成長温度によって決定される。
Then, the same operation as described above is repeated alternately to form the multiple
−p型AlGaN層及びp型GaN層−
ウエハ11’の温度を800〜1100℃とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスのH2を流通させながら、そこに反応ガスとして、V族元素供給源(NH3)、III族元素供給源1(TMG)、III族元素供給源3(TMA)、及びp型ドーパント供給源(Cp2Mg)を流す。-P-type AlGaN layer and p-type GaN layer-
The temperature of the
このとき、図2(e)に示すように、多重量子井戸層15の直上にp型AlGaNがエピタキシャル結晶成長してp型AlGaN層16が形成される。
At this time, as shown in FIG. 2 (e), p-type AlGaN is epitaxially grown immediately above the multiple
引き続き、反応ガスとして、V族元素供給源(NH3)、III族元素供給源1(TMG)、及びp型ドーパント供給源(Cp2Mg)を流す。Subsequently, a group V element supply source (NH 3 ), a group III element supply source 1 (TMG), and a p-type dopant supply source (Cp 2 Mg) are flowed as reaction gases.
このとき、図2(e)に示すように、p型AlGaN層16の直上にp型GaNがエピタキシャル結晶成長してp型GaN層17が形成される。
At this time, as shown in FIG. 2E, the p-type GaN is epitaxially grown immediately above the p-
<電極の形成>
半導体層を積層形成したウエハ11’を部分的に反応性イオンエッチングすることによりn型GaN層13を露出させ、真空蒸着、スパッタリング、CVD(Chemical Vapor Deposition)等の方法によりn型InGaN層14上にn型電極18を形成する。また、p型GaN層17上にp型電極19を形成する。なお、p型GaN層17とp型電極19との間にはITO等の透明導電膜を介設させてもよい。<Formation of electrode>
The n-
最後に、ウエハ11’を劈開することにより個々の半導体発光素子10に分断する。
Finally, the
(試験評価1)
上記実施形態と同様の構成の半導体発光素子を作製した。(Test evaluation 1)
A semiconductor light emitting device having the same configuration as that of the above embodiment was manufactured.
基板には、表面に微細凹凸を形成した主面がr面であるサファイア基板の加工基板を用いた。そして、サファイア基板上に、低温バッファ層を介して主面が{11−22}面であるu-GaN層を結晶成長させ、その上に、半導体をエピタキシャル結晶成長させてn型GaN層、n型InGaN層、多重量子井戸層、p型AlGaN層、及びp型GaN層を順に積層形成した。従って、いずれの層も主面が{11−22}面である。 As the substrate, a processed substrate of a sapphire substrate whose main surface having fine irregularities formed on the surface was an r-plane was used. Then, on the sapphire substrate, a u-GaN layer whose principal surface is a {11-22} plane is grown through a low-temperature buffer layer, and a semiconductor is epitaxially grown thereon to form an n-type GaN layer, n A type InGaN layer, a multiple quantum well layer, a p-type AlGaN layer, and a p-type GaN layer were sequentially stacked. Accordingly, the main surface of each layer is the {11-22} plane.
半導体発光素子として、多重量子井戸層の発光波長が420nm(紫色)であるものについて、n型InGaN層におけるInの含有割合xを変量した複数種を作製した。同様に、発光波長が450nm(青色)であるもの及び発光波長が520nm(緑色)であるもののそれぞれについても、n型InGaN層におけるInの含有割合xを変量した複数種を作製した。なお、リファレンス用のn型InGaN層を設けていない半導体発光素子も作製した。 As the semiconductor light emitting device, a plurality of types in which the light emission wavelength of the multiple quantum well layer was 420 nm (purple) and the In content ratio x in the n-type InGaN layer was varied were produced. Similarly, for each of the light emission wavelength of 450 nm (blue) and the light emission wavelength of 520 nm (green), a plurality of types in which the In content ratio x in the n-type InGaN layer was varied were produced. A semiconductor light emitting device without a reference n-type InGaN layer was also produced.
そして、各半導体発光素子について、PL発光強度を測定し、リファレンスを基準としたPL発光強度の倍率を求めた。 And about each semiconductor light emitting element, PL emitted light intensity was measured and the magnification of PL emitted light intensity on the basis of a reference was calculated.
図3は、InGaN層のInの含有割合xとリファレンスを基準としたPL発光強度の倍率との関係を示す。 FIG. 3 shows the relationship between the In content ratio x in the InGaN layer and the PL emission intensity magnification with reference to the reference.
これによれば、n型InGaN層におけるInの含有割合xが0<x<0.1の範囲において、PL発光強度の倍率は1よりも大きく、従って、高い発光効率を得ることができることが分かる。特に、0.01<x<0.05の範囲において、また、紫色の発光をするものにおいて、顕著に高い発光効率が得られることが分かる。 According to this, in the range where the In content ratio x in the n-type InGaN layer is in the range of 0 <x <0.1, it is understood that the PL emission intensity magnification is larger than 1, and thus high luminous efficiency can be obtained. . In particular, it can be seen that remarkably high luminous efficiency can be obtained in the range of 0.01 <x <0.05 and those that emit purple light.
また、各半導体発光素子について逆格子空間マッピング測定を行ったところ、少なくともn型InGaN層におけるInの含有割合xが0<x<0.15の範囲にあるものについて、n型InGaN層は、n型GaN層との間の格子不整合による歪みが完全に又は部分的に緩和していることが確認された。 Further, when reciprocal lattice space mapping measurement was performed for each semiconductor light emitting element, at least the In content ratio x in the n-type InGaN layer is in the range of 0 <x <0.15, the n-type InGaN layer is n It was confirmed that the strain due to lattice mismatch with the type GaN layer was completely or partially relaxed.
(試験評価2)
試験評価1と同様にして、n型InGaN層の厚さを変量した青緑色を発光する同種の半導体発光素子を作製した。なお、Inの含有割合x=0.02とした。また、リファレンス用のn型InGaN層を設けていない半導体発光素子も作製した。そして、各半導体発光素子について、20mAの電流注入時における多重量子井戸層の発光波長に対する発光強度分布の半値全幅を求めた。(Test evaluation 2)
In the same manner as in
図4は、n型InGaN層の厚さと発光強度分布の半値全幅との関係を示す。 FIG. 4 shows the relationship between the thickness of the n-type InGaN layer and the full width at half maximum of the emission intensity distribution.
図4によれば、リファレンス用の半導体発光素子では、発光強度分布の半値全幅が40nm強であるのに対し(図4の白丸)、n型InGaN層の厚さが0.2μm以上では、発光強度分布の半値全幅が40nm以下であり、0.3μm以上では、発光強度分布の半値全幅が35nm以下、1.0μmでは約30nmであることが分かる。つまり、これは、n型InGaN層の厚さが0.2μm以上であることにより、半導体発光素子の高い発光効率を得ることができることを示すものである。 According to FIG. 4, in the reference semiconductor light emitting device, the full width at half maximum of the light emission intensity distribution is a little over 40 nm (white circle in FIG. 4), but when the thickness of the n-type InGaN layer is 0.2 μm or more, light emission It can be seen that the full width at half maximum of the intensity distribution is 40 nm or less, and at 0.3 μm or more, the full width at half maximum of the emission intensity distribution is 35 nm or less, and about 1.0 nm at 1.0 μm. That is, this indicates that the high light emission efficiency of the semiconductor light emitting device can be obtained when the thickness of the n-type InGaN layer is 0.2 μm or more.
本発明は半導体発光素子について有用である。 The present invention is useful for semiconductor light emitting devices.
10 半導体発光素子
11 基板
11’ ウエハ
12 u-GaN層
13 n型GaN層
14 n型InGaN層
15 多重量子井戸層
15a 障壁層
15b 井戸層
16 p型AlGaN層
17 p型GaN層
18 n型電極
19 p型電極DESCRIPTION OF
Claims (3)
上記GaN層の直上にInxGa1−xN(0.01<x<0.05)がエピタキシャル成長して形成され、n型ドーパントを含有した厚さ0.2μm以上のInGaN層と、
上記InGaN層の直上にエピタキシャル成長して形成され、InGaNで形成された井戸層を含む紫色に発光するように構成された多重量子井戸層と、
を備え、
上記InGaN層は、上記GaN層との間の格子不整合による歪みが完全に又は部分的に緩和しており、
上記多重量子井戸層の発光波長に対する発光強度分布の半値全幅が40nm以下である半導体発光素子。A GaN layer whose principal surface is a {11-22} plane;
In x Ga 1-x N (0.01 <x <0.05) is formed by epitaxial growth directly on the GaN layer, and includes an n-type dopant-containing InGaN layer having a thickness of 0.2 μm or more,
A multiple quantum well layer formed by epitaxial growth directly on the InGaN layer and configured to emit purple light including a well layer formed of InGaN;
With
In the InGaN layer, distortion due to lattice mismatch with the GaN layer is completely or partially relaxed,
A semiconductor light emitting device wherein the full width at half maximum of the emission intensity distribution with respect to the emission wavelength of the multiple quantum well layer is 40 nm or less.
上記GaN層が設けられた基板をさらに備えた半導体発光素子。The semiconductor light emitting device according to claim 1,
A semiconductor light-emitting device further comprising a substrate provided with the GaN layer.
上記基板がサファイア基板である半導体発光素子。The semiconductor light emitting device according to claim 7,
A semiconductor light emitting device wherein the substrate is a sapphire substrate.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012039483 | 2012-02-27 | ||
JP2012039483 | 2012-02-27 | ||
PCT/JP2013/001113 WO2013128894A1 (en) | 2012-02-27 | 2013-02-26 | Semiconductor light-emitting element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013128894A1 JPWO2013128894A1 (en) | 2015-07-30 |
JP6019541B2 true JP6019541B2 (en) | 2016-11-02 |
Family
ID=49082107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014502031A Active JP6019541B2 (en) | 2012-02-27 | 2013-02-26 | Semiconductor light emitting device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6019541B2 (en) |
WO (1) | WO2013128894A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9985168B1 (en) | 2014-11-18 | 2018-05-29 | Cree, Inc. | Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers |
WO2019235459A1 (en) * | 2018-06-05 | 2019-12-12 | 株式会社小糸製作所 | Substrate for semiconductor growth, semiconductor element, semiconductor light emitting element and method for producing semiconductor element |
JP7305428B2 (en) * | 2018-06-05 | 2023-07-10 | 株式会社小糸製作所 | Semiconductor growth substrate, semiconductor device, semiconductor light-emitting device, and semiconductor device manufacturing method |
US20210328410A1 (en) * | 2018-07-20 | 2021-10-21 | Sony Semiconductor Solutions Corporation | Semiconductor light emitting device |
US11393948B2 (en) | 2018-08-31 | 2022-07-19 | Creeled, Inc. | Group III nitride LED structures with improved electrical performance |
JP2021002574A (en) * | 2019-06-21 | 2021-01-07 | 古河機械金属株式会社 | Structure, optical device and their manufacturing methods |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3836245B2 (en) * | 1998-02-09 | 2006-10-25 | 豊田合成株式会社 | Gallium nitride compound semiconductor device |
JP2004119783A (en) * | 2002-09-27 | 2004-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Crystal growth method and multilayer structure formed by the method |
JP5252061B2 (en) * | 2008-10-07 | 2013-07-31 | 住友電気工業株式会社 | Gallium nitride laser diode |
JP5316210B2 (en) * | 2009-05-11 | 2013-10-16 | 住友電気工業株式会社 | Nitride semiconductor light emitting device |
JP5234022B2 (en) * | 2009-07-15 | 2013-07-10 | 住友電気工業株式会社 | Nitride semiconductor light emitting device |
EP2467877A4 (en) * | 2009-08-21 | 2013-10-09 | Univ California | Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations |
-
2013
- 2013-02-26 JP JP2014502031A patent/JP6019541B2/en active Active
- 2013-02-26 WO PCT/JP2013/001113 patent/WO2013128894A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2013128894A1 (en) | 2015-07-30 |
WO2013128894A1 (en) | 2013-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5854419B2 (en) | Multi-wavelength light emitting device and manufacturing method thereof | |
US8829489B2 (en) | Nitride semiconductor template and light-emitting diode | |
KR101316492B1 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP6019541B2 (en) | Semiconductor light emitting device | |
JP5279006B2 (en) | Nitride semiconductor light emitting device | |
JP5322523B2 (en) | Light emitting device and manufacturing method thereof | |
WO2008023774A1 (en) | Method for producing nitride semiconductor and nitride semiconductor device | |
JP2011238971A (en) | Method of manufacturing nitride semiconductor light-emitting element | |
US9130069B2 (en) | Method for manufacturing nitride semiconductor layer and method for manufacturing semiconductor light emitting device | |
WO2009120975A2 (en) | Superlattice free ultraviolet emitter | |
JP4377600B2 (en) | Laminated structure of group 3 nitride semiconductor, manufacturing method thereof, and group 3 nitride semiconductor device | |
JP5401145B2 (en) | Method for producing group III nitride laminate | |
JP2016164966A (en) | Nitride semiconductor wafer manufacturing method, nitride semiconductor wafer and nitride semiconductor chip | |
JP2008118049A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE | |
US8163573B2 (en) | Method for manufacturing nitride semiconductor element | |
US20170338378A1 (en) | Method of producing iii nitride semiconductor light-emitting device and iii nitride semiconductor light-emitting device | |
JP5822190B2 (en) | Multi-wavelength light emitting device and manufacturing method thereof | |
JP2012204540A (en) | Semiconductor device and method of manufacturing the same | |
JP5557180B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP2014207328A (en) | Semiconductor light-emitting device | |
KR20080026882A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2004014587A (en) | Nitride compound semiconductor epitaxial wafer and light emitting element | |
JP2001102633A (en) | Method of manufacturing nitride-based compound semiconductor light emitting element | |
WO2008056632A1 (en) | GaN SEMICONDUCTOR LIGHT EMITTING ELEMENT | |
JP2008118048A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6019541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |