JP6019456B2 - 表示装置およびその駆動方法 - Google Patents

Description

本発明は、有機ＥＬ（エレクトロルミネッセンス）に代表される電流駆動型発光素子を用いたアクティブマトリクス型の表示装置、及びその駆動方法に関する。

一般に、有機ＥＬ素子の輝度は、素子に供給される駆動電流に依存し、駆動電流に比例して素子の発光輝度が大きくなる。従って、有機ＥＬ素子からなるディスプレイの消費電力は、表示輝度の平均で決まる。即ち、液晶ディスプレイと異なり、有機ＥＬディスプレイの消費電力は、表示画像によって大きく変動する。例えば、有機ＥＬディスプレイにおいては、全白画像を表示した場合に最も大きな消費電力を必要とするが、一般的な自然画の場合は、全白時に対して２０〜４０％程度の消費電力で十分とされる。

しかしながら、電源回路設計やバッテリ容量は、ディスプレイの消費電力が最も大きくなる場合を想定して設計されることから、一般的な自然画に対して３〜４倍の消費電力を考慮しなければならず、機器の低消費電力化及び小型化の妨げとなっている。

そこで従来では、映像データのピーク値を検出し、その検出データに基づいて有機ＥＬ素子のカソード電圧を調整して、電源電圧を減少させることにより表示輝度をほとんど低下させずに消費電力を抑制するという技術が提案されている（例えば、特許文献１参照）。

しかし、特に、有機ＥＬディスプレイの場合、上述した映像データに基づく電源電圧の調整だけでは、消費電力の抑制という観点からは不十分である。有機ＥＬ素子は電流駆動素子であることから、陽極側電源線および陰極側電源線には電流が流れ、配線抵抗に比例した電圧降下が発生する。この電圧降下を考慮した対策をとることにより、より効果的な消費電力の抑制が達成される。以下、上記電圧降下を考慮した対策について説明する。

図２０は、特許文献２で提案されている、有機ＥＬ素子を駆動する画素の回路構成を示す回路図である。

特許文献２に記載された画素回路構成において、電源配線に電圧降下が発生する場合においても有機ＥＬ素子を電流駆動するドライバトランジスタＱ１のソース−ドレイン間電圧が高く動作点が飽和領域である場合には、映像信号に応じてデータ線電圧により設定される適切な画像表示が可能である。

しかしながら、ドライバトランジスタＱ１のソース−ドレイン間電圧が低く動作点が線形領域である場合には、有機ＥＬ素子ＯＬＥＤおよびスイッチトランジスタＱ４の抵抗成分やドライバトランジスタＱ１のソース−ドレイン間電圧の影響を大きく受けて適切な画像表示ができない。

そのため、ドライバトランジスタＱ１の動作点が飽和領域になるように、ディスプレイに供給される電源電圧は電圧降下分を補う電圧降下マージンを上乗せして設定される。

電圧降下分を補う電圧降下マージンについても、上述の電源回路設計やバッテリ容量と同様に、ディスプレイの電圧降下量が一番大きくなる場合を想定して設定されることから、一般的な自然画に対して無駄な電力が消費されていることになる。

モバイル機器用途を想定した小型ディスプレイでは、パネル電流が小さいので、電圧降下分を補う電圧降下マージンは発光画素で消費される電圧に比べて無視できるほど小さい。

しかし、パネルの大型化に伴って電流が増加すると、電源配線で生じる電圧降下が無視できなくなる。

これに対して、特許文献３では、電流駆動の発光手段を有する電光ディスプレイにおいて、電源供給線の配線抵抗と画素電流とから、給電線路上の電圧降下量を計算し、当該電圧降下量から最小の所要電源電圧を算出して電源電圧を調整する技術が開示されている。また、特許文献３では、外部から入力される画像信号に、計算された電圧降下量を結合させることにより、発光手段の輝度を決定する保持容量への書き込み電圧を生成する技術が開示されている。これらの技術により、特許文献３に記載された電光ディスプレイにおいて、消費電力を低減でき、輝度むらを抑制することが可能となる。

特開２００６−６５１４８号公報 国際公開第２００９／０１１０９２号 特表２００８−５０２０１５号公報

しかしながら、特許文献３に記載された電光ディスプレイにおいて、電源供給線の配線抵抗と画素電流とから給電線路上の電圧降下量を計算するには、通常、画素電流と画素あたりの給電線の配線抵抗による抵抗線網とを用いた莫大な計算量を要し、また、大容量のメモリを確保する必要がある。上述した莫大な計算量および大容量メモリの配置は、表示装置をコストアップさせてしまう。

本発明は上述の問題に鑑みてなされたものであり、給電線路上の電圧降下量を算出するための計算量およびメモリ容量が削減された、低コスト化された表示装置及びその駆動方法を提供することを目的とする。

本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素を有する表示部を備える表示装置であって、前記表示部に電源電圧を供給する電圧源と、前記複数の発光画素のそれぞれの発光輝度を示すデータである映像データに応じて、前記表示部へ供給される電圧を調整する電圧調整部とを備え、前記表示部は、さらに、前記複数の発光画素及び前記電圧源に接続され、前記電圧源から前記電源電圧が供給される少なくとも１つの電源線を有し、前記電源線は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分および列方向の抵抗成分である画素列抵抗成分を有し、前記電圧調整部は、前記複数の発光画素を、Ｘｖ行Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、前記電源線が前記第１ブロックごとに前記電源電圧を伝達するものと設定し、前記第１ブロックあたりの前記電源線の行方向の抵抗成分である第１ブロック行抵抗成分を、前記画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、前記第１ブロックあたりの前記電源線の列方向の抵抗成分である第１ブロック列抵抗成分を、前記画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定し、前記映像データにより前記第１ブロックのそれぞれに電流が流れることで前記電源線に生じる電圧降下量の分布を前記第１ブロックごとに推定し、推定された前記電圧降下量の分布に基づき前記表示部へ供給される前記電圧を調整することを特徴とする。

本発明の表示装置およびその駆動方法によれば、複数の画素単位で分割されたブロックごとに近似された給電線の配線抵抗を用いて給電線路上の電圧降下量を算出するので、計算処理量およびメモリ容量を削減でき低コスト化が可能となる。さらに、算出された電圧降下量により、少なくとも電源電圧の調整および信号電圧の補正のいずれかが実行されるので、少なくとも消費電力の低減および輝度むらの抑制のいずれかが図られる。

図１は、実施の形態１に係る表示装置の概略構成を示すブロック図である。 図２は、１９２０画素列×１０８０画素行を有する有機ＥＬ表示部における陽極側電源線網のモデルを模式的に示す図である。 図３は、実施の形態１に係る有機ＥＬ表示部の構成を模式的に示す斜視図である。 図４は、実施の形態１に係る発光画素の具体的な構成の一例を示す回路図である。 図５は、実施の形態１に係る表示装置の駆動方法を示すフローチャートである。 図６は、電圧降下量の演算の際に設定される抵抗線網モデルを説明する図である。 図７は、ブロック化された抵抗線網モデルを作成するアルゴリズムを示すフローチャートである。 図８は、抵抗線網モデルを用いた電圧分布の計算の一例を説明する図である。 図９Ａは、有機ＥＬ表示部に表示される画像の一例を模式的に示す図である。 図９Ｂは、図９Ａの画像を示す映像信号から計算された陽極側電源線網の電圧分布を示すグラフである。 図９Ｃは、図９Ａの画像を示す映像信号から計算された陰極側電源線網の電圧分布を示すグラフである。 図１０Ａは、有機ＥＬ表示部に表示される画像の他の一例を模式的に示す図である。 図１０Ｂは、図１０Ａの画像を示す映像信号から計算された陽極側電源線網の電圧分布を示すグラフである。 図１０Ｃは、図１０Ａの画像を示す映像信号から計算された陰極側電源線網の電圧分布を示すグラフである。 図１１は、実施の形態２に係る表示装置の概略構成を示すブロック図である。 図１２は、実施の形態２に係る表示装置の駆動方法を示すフローチャートである。 図１３は、実施の形態３に係る表示装置の動作を示すフローチャートである。 図１４は、１２０画素行×１２０画素列を１ブロックとした場合の陽極側電源線のモデルを模式的に示す図である。 図１５は、粗くブロック化した場合に算出されたブロックごとの電圧降下量を示す表である。 図１６は、６０画素行×６０画素列を１ブロックとした場合の陽極側電源線のモデルを模式的に示す図である。 図１７は、細かくブロック化した場合に算出されたブロックごとの電圧降下量を示す表である。 図１８は、ブロック化する際の画素数と、ブロック化したモデルから計算される電圧降下の最大値の関係を示すグラフである。 図１９は、表示装置を内蔵した薄型フラットＴＶの外観図である。 図２０は、特許文献２で提案されている、有機ＥＬ素子を駆動する画素の回路構成を示す回路図である。 図２１は、各画素を電流源にモデル化した有機ＥＬディスプレイの構成を模式的に示す図である。 図２２Ａは、表示画像の一例を示す図である。 図２２Ｂは、図２２Ａを表示した際の陰極側電源供給線の電圧降下値の分布を示すグラフである。 図２２Ｃは、表示画像の他の一例を示す図である。 図２２Ｄは、図２２Ｃを表示した際の陰極側電源供給線の電圧降下値の分布を示すグラフである。

（本発明の基礎となった知見）
本発明者は、「背景技術」の欄において記載した表示装置およびその駆動方法に関し、以下の問題が生じることを見出した。

パネルの大型化に伴って電流が増加すると、電源配線で生じる電圧降下が無視できなくなる。

図２１は、各画素がマトリクス配置された有機ＥＬディスプレイであり、各画素は映像信号に応じてドライバトランジスタが定電流を流す電流源にモデル化されている。

また各画素は陽極側電源線および陰極側電源線によって隣接画素と互いに接続される。

図２２Ａおよび図２２Ｃは、表示画像の一例であって、どちらも黒背景に同じ大きさの白窓を有するが、白窓の表示位置が異なる。

また図２２Ｂおよび図２２Ｄは、これら表示画像を図２１のように構成される有機ＥＬディスプレイへ表示した場合の、陰極側電源供給線の電圧降下値の分布を示すグラフである。具体的には、図２２Ｂは図２２Ａを表示した際の陰極側電源供給線の電圧降下値の分布を示すグラフであり、図２２Ｄは図２２Ｃを表示した際の陰極側電源供給線の電圧降下値の分布を示すグラフである。

特許文献１に提案されている従来の技術では、画像Ａと画像Ｂは双方ともに映像信号のピーク値が同じであるために同じ外部印加電圧が設定される。

しかしながら図２２Ｂおよび図２２Ｄに示すように画像Ｂでは画像Ａに比較して２Ｖ程度電圧降下量が小さいので、画像Ｂでは画像Ａに比較して外部印加電圧を少なくとも２Ｖ小さく設定して消費電力を低減することができるはずである。

このように、電源供給線の電圧降下値の分布を取得することにより、電源電圧の調整における電圧降下マージンを低減することができ、特に、家庭向けの３０型以上の大型表示装置における消費電力低減効果を向上させることが可能となる。また、電源供給線の電圧降下量の分布を取得することにより、電源電圧の調整による消費電力の低減が可能であるとともに、表示パネルの輝度むらを補正することも可能となる。

しかしながら、特許文献３に記載された電光ディスプレイにおいて、電源供給線の配線抵抗と画素電流とから給電線路上の電圧降下量を計算するには、通常、画素電流と画素あたりの給電線の配線抵抗による抵抗線網とを用いた莫大な計算量を要する。また、大型ディスプレイのように画素数が増加するにつれ、上記計算量は指数関数的に増加する。

また、特許文献３には、給電線路上の電圧降下量の具体的な計算手法が開示されておらず、想定される通常の計算手法により上記電圧降下量を計算する場合には、電圧降下量演算回路に付帯される大容量のメモリを確保する必要がある。上述した計算量の増加および大容量メモリの配置は、表示装置をコストアップさせてしまう。

このような問題を解決するために、本発明の一態様に係る表示装置は、行列状に配置された複数の発光画素を有する表示部を備える表示装置であって、前記表示部に電源電圧を供給する電圧源と、前記複数の発光画素のそれぞれの発光輝度を示すデータである映像データに応じて、前記表示部へ供給される電圧を調整する電圧調整部とを備え、前記表示部は、さらに、前記複数の発光画素及び前記電圧源に接続され、前記電圧源から前記電源電圧が供給される少なくとも１つの電源線を有し、前記電源線は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分および列方向の抵抗成分である画素列抵抗成分を有し、前記電圧調整部は、前記複数の発光画素を、Ｘｖ行Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、前記電源線が前記第１ブロックごとに前記電源電圧を伝達するものと設定し、前記第１ブロックあたりの前記電源線の行方向の抵抗成分である第１ブロック行抵抗成分を、前記画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、前記第１ブロックあたりの前記電源線の列方向の抵抗成分である第１ブロック列抵抗成分を、前記画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定し、前記映像データにより前記第１ブロックのそれぞれに電流が流れることで前記電源線に生じる電圧降下量の分布を前記第１ブロックごとに推定し、推定された前記電圧降下量の分布に基づき前記表示部へ供給される前記電圧を調整することを特徴とする。

これにより、複数の画素単位で分割された第１ブロックあたりの電源線の行方向の抵抗成分及び列方向の抵抗成分が設定された抵抗線網モデルが構築され、当該抵抗線網モデルを用いてブロックごとの電源線の電圧分布が算出される。よって、画素ごとの電圧降下量分布を計算する場合に対し、計算量を大幅に削減でき計算速度が飛躍的に向上し、また、メモリ容量を削減できるので、低コスト化が可能となる。

また、本発明の一態様に係る表示装置は、前記電圧調整部は、前記第１ブロック列抵抗成分と前記第１ブロック行抵抗成分とが等しくなるよう、前記Ｘｖおよび前記Ｘｈを設定することが好ましい。

これにより、電圧調整部では、各ブロックでの電圧降下量の算出にあたり、ビットシフト演算と加減算のみで処理できることになり、乗算が殆どなくなる。よって、さらに、計算時間を大幅短縮できる。

また、本発明の一態様に係る表示装置は、前記電圧調整部が調整する前記電圧は、前記電源電圧であってもよい。

これにより、ブロック分割による抵抗線網モデルを用いて算出された電圧降下量により、電源電圧の調整が実行されるので、高い消費電力低減効果を実現できる。また、消費電力を削減できることにより発熱が抑えられるので、発光画素の有する発光素子の劣化を抑制できる。

また、本発明の一態様に係る表示装置は、前記電圧調整部が調整する前記電圧は、前記映像データが変換された、前記複数の発光画素のそれぞれに印加される信号電圧であってもよい。

これにより、ブロック分割による抵抗線網モデルを用いて算出された電圧降下量により、各画素に供給される信号電圧の補正が実行されるので、表示パネルの輝度むらを抑制できる。

また、本発明の一態様に係る表示装置は、前記電圧調整部が調整する電圧は、前記電源電圧および前記映像データが変換された、前記複数の発光画素のそれぞれに印加される信号電圧であってもよい。

これにより、電圧降下分布計算に基づく電源電圧調整と電圧降下分布計算に基づく輝度ムラ補正とを組み合わせることで、消費電力低減効果および輝度むら抑制効果の双方が奏される。

また、本発明の一態様に係る表示装置は、前記電圧調整部は、さらに、前記複数の発光画素を、Ｙｖ行Ｙｈ列（ＹｖはＸｖと異なる２以上の整数であり、ＹｈはＸｈと異なる２以上の整数）の複数の発光画素からなる第２ブロックごとに分割し、前記電源線が前記第２ブロックごとに前記電源電圧を伝達するものと設定し、前記第２ブロックあたりの前記電源線の行方向の抵抗成分である第２ブロック行抵抗成分を、前記画素行抵抗成分の（Ｙｈ／Ｙｖ）倍したものと設定し、前記第２ブロックあたりの前記電源線の列方向の抵抗成分である第２ブロック列抵抗成分を、前記画素列抵抗成分の（Ｙｖ／Ｙｈ）倍したものと設定し、前記映像データにより前記第２ブロックのそれぞれに電流が流れることで前記電源線に生じる電圧降下量の分布を前記第２ブロックごとに推定し、前記第１ブロックごとに推定した前記電圧降下量の分布と、前記第２ブロックごとに推定した前記電圧降下量の分布とから、前記電圧降下量の分布を前記発光画素ごとに推定してもよい。

これにより、少ない計算量で精度よく電圧を調整できる。よって、低コストで、さらに消費電力を低減できる。

また、本発明の一態様に係る表示装置は、前記電圧調整部は、推定した前記第１ブロックごとの前記電圧降下量の分布の最大値を用いて前記電圧を調整してもよい。

これにより、電圧不足による発光画素の輝度の低下を防止できる。

また、本発明の一態様に係る表示装置は、前記電圧源は、第１電圧及び前記第１電圧とは異なる第２電圧を前記表示部に供給し、前記少なくとも１つの電源線は、前記第１電圧が供給される第１電源線及び前記第２電圧が供給される第２電源線からなり、前記電圧調整部は、前記第１電源線に生じる電圧降下量の分布である第１分布及び前記第２電源線に生じる電圧降下量の分布である第２分布を前記第１ブロックごとに推定し、前記第１分布及び前記第２分布に基づき前記第１電圧及び前記第２電圧を調整してもよい。

また、本発明の一態様に係る表示装置は、前記電圧調整部は、前記第１分布の最大値と前記第２分布の最大値との合計に従って、前記第１電圧及び前記第２電圧を調整してもよい。

これにより、表示装置が２つの電源線（第１電源線及び第２電源線）を含む場合にも、電圧不足による発光画素の輝度の低下を防止できる。

また、本発明の一態様に係る表示装置は、前記電圧調整部は、前記第１分布と前記第２分布とを複数の前記第１ブロックに対応して合計することにより、前記第１電源線に生じる電圧降下量と前記第２電源線に生じる電圧降下量との和である総電圧降下量の分布を算出し、算出した総電圧降下量の分布に基づき前記第１電圧及び前記第２電圧を調整してもよい。

これにより、第１電源線に生じる電圧降下量が最大となる表示部内の位置と、第２電源線に生じる電圧降下量が最大となる表示部内の位置とが合致していない場合に、消費電力を一層低減できる。

また、本発明の一態様に係る表示装置は、前記電圧調整部は、前記総電圧降下量の分布の最大値を用いて前記第１電圧及び前記第２電圧を調整してもよい。

また、本発明の一態様に係る表示装置は、前記複数の発光画素は、それぞれ、駆動素子と発光素子とを含み、前記駆動素子は、ソース電極及びドレイン電極を含み、前記発光素子は、第１の電極及び第２の電極を含み、当該第１の電極が前記駆動素子のソース電極及びドレイン電極の一方に接続され、前記ソース電極及びドレイン電極の他方と前記第２の電極との一方は、前記第１電源線に接続され、前記ソース電極及びドレイン電極の他方と前記第２の電極との他方は、前記第２電源線に接続されてもよい。

また、本発明の一態様に係る表示装置は、前記第２の電極は、前記複数の発光画素に共通して設けられた共通電極の一部を構成しており、前記共通電極は、その周縁部から電位が印加されるように、前記電圧源と電気的に接続されてもよい。

また、本発明の一態様に係る表示装置は、前記第２の電極は、金属酸化物からなる透明導電性材料で形成されてもよい。

また、本発明の一態様に係る表示装置は、前記発光素子は有機ＥＬ素子であってもよい。

また、本発明はこのような表示装置として実現できるだけではなく、その表示装置を構成する処理部をステップとする表示装置の駆動方法としても実現できる。

なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。

また、本発明において、「行方向」とは、各発光画素列が並置される方向（図８の（ａ）におけるＸ軸方向）を、「列方向」とは、各発光画素行が並置される方向（図８の（ａ）におけるＹ軸方向）を意味するものとする。

以下、実施の形態について、図面を参照しながら具体的に説明する。

なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

（実施の形態１）
図１は、実施の形態１に係る表示装置の概略構成を示すブロック図である。同図に示す表示装置１００は、有機ＥＬ表示部１１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、電圧降下量演算回路１５０と、メモリ１５５と、信号処理回路１６０と、可変電圧源１７０とを備える。

図２は、１９２０画素列×１０８０画素行を有する有機ＥＬ表示部における陽極側電源線網のモデルを模式的に示す図である。各画素（発光画素）は行方向の抵抗成分Ｒａｈと列方向の抵抗成分Ｒａｖによって上下左右の隣接画素と各々接続されており、周縁部は外部印加電圧が加えられる陽極側電極に接続される。

図３は、実施の形態１に係る有機ＥＬ表示部の構成を模式的に示す斜視図である。なお、図中下方が表示面側である。同図に示すように、有機ＥＬ表示部１１０は、行列状に配置された複数の発光画素１１１と、陽極側電源線網１１２と、陰極側電源線網１１３とを有する。

発光画素１１１は、陽極側電源線網１１２及び陰極側電源線網１１３に接続され、当該発光画素１１１に流れる画素電流ｉｐｉｘに応じた輝度で発光する。

陽極側電源線網１１２は、例えば、網目状に形成されている。一方、陰極側電源線網１１３は、有機ＥＬ表示部１１０にベタ膜状に形成され、有機ＥＬ表示部１１０の周縁部から可変電圧源１７０により出力された電圧が印加される。図３においては、陽極側電源線網１１２及び陰極側電源線網１１３の抵抗成分を示すために、陽極側電源線網１１２及び陰極側電源線網１１３を模式的にメッシュ状に図示している。なお、陰極側電源線網１１３は、例えばグランド線であり、有機ＥＬ表示部１１０の周縁部で表示装置１００の共通接地電位に接地されていてもよい。

陽極側電源線網１１２には、１発光画素あたりの行方向の抵抗成分である画素行抵抗成分Ｒａｈと１発光画素あたりの列方向の抵抗成分である画素列抵抗成分Ｒａｖが存在する。同様に、陰極側電源線網１１３には、１発光画素あたりの行方向の抵抗成分である画素行抵抗成分Ｒｃｈと１発光画素あたりの列方向の抵抗成分である画素列抵抗成分Ｒｃｖとが存在する。なお、図示されていないが、発光画素１１１は、書込走査駆動回路１３０及びデータ線駆動回路１２０に接続され、発光画素１１１を発光及び消光するタイミングを制御するための走査線と、発光画素１１１の発光輝度に対応する信号電圧を供給するためのデータ線とも接続されている。

図４は、実施の形態１に係る発光画素の具体的な構成の一例を示す回路図である。同図に示す発光画素１１１は、駆動素子と発光素子とを含み、駆動素子は、ソース電極及びドレイン電極を含み、発光素子は、第１の電極及び第２の電極を含み、当該第１の電極が前記駆動素子のソース電極及びドレイン電極の一方に接続され、ソース電極及びドレイン電極の他方と第２の電極との一方に高電位側の電位が印加され、ソース電極及びドレイン電極の他方と第２の電極との他方に低電位側の電位が印加される。具体的には、発光画素１１１は、有機ＥＬ素子１２１と、データ線１２２と、走査線１２３と、スイッチトランジスタ１２４と、駆動トランジスタ１２５と、保持容量１２６とを有する。この発光画素１１１は、有機ＥＬ表示部１１０に、例えば二次元状に配置されている。

有機ＥＬ素子１２１は、発光素子の一例であって、アノードが駆動トランジスタ１２５のドレインに接続され、カソードが陰極側電源線網１１３に接続され、アノードとカソードとの間に流れる電流値に応じた輝度で発光する。この有機ＥＬ素子１２１のカソード側の電極は、複数の発光画素１１１に共通して設けられた共通電極の一部を構成しており、該共通電極は、その周縁部から電位が印加されるように、可変電圧源１７０と電気的に接続されている。つまり、共通電極が有機ＥＬ表示部１１０における陰極側電源線網１１３として機能する。また、カソード側の電極は、金属酸化物からなる透明導電性材料で形成されている。なお、有機ＥＬ素子１２１のアノード側の電極は第１の電極の一例であり、有機ＥＬ素子１２１のカソード側の電極は第２の電極の一例である。また、陰極側電源線網１１３は第２電源線網の一例である。

データ線１２２は、データ線駆動回路１２０と、スイッチトランジスタ１２４のソース及びドレインの一方に接続され、データ線駆動回路１２０により映像信号（映像データ）に対応する信号電圧が印加される。

走査線１２３は、書込走査駆動回路１３０と、スイッチトランジスタ１２４のゲートに接続され、書込走査駆動回路１３０により印加される電圧に応じて、スイッチトランジスタ１２４をオン及びオフする。

スイッチトランジスタ１２４は、ソース及びドレインの一方がデータ線１２２に接続され、ソース及びドレインの他方が駆動トランジスタ１２５のゲート及び保持容量１２６の一端に接続された、例えば、Ｐ型薄膜トランジスタ（ＴＦＴ）である。

駆動トランジスタ１２５は、駆動素子の一例であって、ソースが陽極側電源線網１１２に接続され、ドレインが有機ＥＬ素子１２１のアノードに接続され、ゲートが保持容量１２６の一端及びスイッチトランジスタ１２４のソース及びドレインの他方に接続された、例えば、Ｐ型ＴＦＴである。これにより、駆動トランジスタ１２５は、保持容量１２６に保持された電圧に応じた電流を有機ＥＬ素子１２１に供給する。なお、陽極側電源線網１１２は、第１電源線の一例である。

保持容量１２６は、一端がスイッチトランジスタ１２４のソース及びドレインの他方に接続され、他端が陽極側電源線網１１２に接続され、スイッチトランジスタ１２４がオフされたときの陽極側電源線網１１２の電位と駆動トランジスタ１２５のゲートの電位との電位差を保持する。つまり、信号電圧に対応する電圧を保持する。

データ線駆動回路１２０は、映像信号に対応する信号電圧を、データ線１２２を介して発光画素１１１に出力する。

書込走査駆動回路１３０は、複数の走査線１２３に走査信号を出力することで、複数の発光画素１１１を順に走査する。具体的には、スイッチトランジスタ１２４を行単位でオン及びオフする。これにより、書込走査駆動回路１３０により選択されている行の複数の発光画素１１１に、複数のデータ線１２２に出力された信号電圧が印加される。よって、発光画素１１１が映像信号に応じた輝度で発光する。

制御回路１４０は、データ線駆動回路１２０及び書込走査駆動回路１３０のそれぞれに、駆動タイミングを指示する。

メモリ１５５は、図２及び図３で説明した陽極側電源線網１１２の画素行抵抗成分Ｒａｈ及び画素列抵抗成分Ｒａｖ、ならびに、陰極側電源線網１１３の画素行抵抗成分Ｒｃｈ及び画素列抵抗成分Ｒｃｖの数値データが予め格納された記憶部である。

電圧降下量演算回路１５０は、電圧調整部の一部であり、表示装置１００に入力された映像信号と、メモリ１５５から読み出された画素行抵抗成分Ｒａｈ、画素列抵抗成分Ｒａｖ、画素行抵抗成分Ｒｃｈ及び画素列抵抗成分Ｒｃｖとから、複数の発光画素をブロックごとに分割し、陽極側電源線網１１２および陰極側電源線網１１３がブロックごとに電源電圧を伝達するものと設定し、当該ブロックによる抵抗線網を用いて陽極側電源線網１１２に生じる電圧の降下量の分布及び陰極側電源線網１１３に生じる電圧の降下量の分布をブロックごとに推定し、推定した電圧降下量の分布に対応する電圧マージンを示す信号を信号処理回路１６０に出力する。

信号処理回路１６０は、電圧調整部の一部であり、電圧降下量演算回路１５０から出力された電圧マージンを示す信号に応じて、可変電圧源１７０が出力する陽極側電圧及び陰極側電圧である外部印加電圧を調整する。具体的には、信号処理回路１６０は、電圧マージンだけ外部印加電圧が増加するように可変電圧源１７０を制御する。

電圧降下量演算回路１５０及び信号処理回路１６０は、複数の発光画素のそれぞれの発光輝度を示すデータである映像データに応じて、有機ＥＬ表示部１１０へ供給される電源電圧を調整する。

可変電圧源１７０は、有機ＥＬ表示部１１０に電源電圧を供給する電圧源の一例であり、具体的には、有機ＥＬ表示部１１０に陽極側電圧及び陰極側電圧を供給する。この可変電圧源１７０は、信号処理回路１６０から指示される電圧に応じて外部印加電圧（陽極側電圧及び陰極側電圧）を変更する、電圧可変型の電源である。

以上のように、本実施の形態に係る表示装置１００は、入力された映像信号から陽極側電源線網１１２に生じる電圧の降下量の分布及び陰極側電源線網１１３に生じる電圧の降下量の分布をブロックごとに推定し、推定したブロックごとの陽極側電源線網１１２の電圧降下量の分布及び陰極側電源線網１１３の電圧降下量の分布に基づき、可変電圧源１７０から出力される外部印加電圧を調整する。

次に、本発明の表示装置１００の動作について、図５〜８と、図９Ａ〜９Ｃと、図１０Ａ〜１０Ｃとを用いて説明する。

従来の表示装置では、入力された映像信号から、例えばフレームごとのピーク信号を抽出し、当該ピーク信号に応じた駆動素子及び有機ＥＬ素子の駆動に必要な電圧を設定して電源電圧を調節するという制御が行われているのに対し、本発明の表示装置では、上記映像信号に加えて、予めメモリ１５５に格納された電源線網の画素行抵抗成分（Ｒａｈ、Ｒｃｈ）及び画素列抵抗成分（Ｒａｖ、Ｒｃｖ）を使って近似された抵抗線網モデルにより演算処理が行われることにより電圧降下量が推定される。

図５は、実施の形態１に係る表示装置の駆動方法を示すフローチャートである。

まず、電圧降下量演算回路１５０は、予め設定される映像信号と画素電流の変換式もしくは変換テーブルを用いて、映像信号から発光画素ごとに流れる電流を算出する（ステップＳ１１）。具体的には、電圧降下量演算回路１５０は、表示装置１００に入力された１フレーム期間の映像信号を取得し、取得した映像信号から、各発光画素１１１に流れる画素電流を算出する。ここで、電圧降下量演算回路１５０は、映像信号と、当該映像信号に対応する発光輝度で発光画素１１１が発光した場合の画素電流とを対応付ける変換式もしくは変換テーブルを有する。この変換式もしくは変換テーブルを用いて、電圧降下量演算回路１５０は、表示装置１００に入力された１フレーム期間の映像信号から、各発光画素１１１に流れる画素電流を算出する。

次に、電圧降下量演算回路１５０は、複数の画素単位で分割されたブロックごとにブロック電流を計算して、陽極側電源線網１１２についての新しい抵抗線網モデルを設定する（ステップＳ１２）。ここで、上記新しい抵抗線網モデルについて説明する。

図６は、電圧降下量の演算の際に設定される抵抗線網モデルを説明する図である。図６の（ａ）には、行列状に配置されたＭ行×Ｎ列の画素がＸｖ行×Ｘｈ列ごとに（３行×４列ごとに）ブロック分割された状態が表されており、図６の（ｂ）には、当該ブロック分割された単位ブロックが１画素として近似された状態が表されている。

ここで、図６の（ｃ）に示されているように、１ブロックの電源線網は、１画素あたり画素行方向に抵抗成分Ｒｈおよび画素列方向に抵抗成分Ｒｖを有する抵抗線網で構成されている。これを、図６の（ｄ）に示されているように、１ブロックの電源線網を、１ブロックあたり画素行方向に抵抗成分Ｒｈ’および画素列方向に抵抗成分Ｒｖ’を有する新しい抵抗線網で構成されているものと近似する。具体的には、１ブロックあたりの画素行方向の抵抗成分Ｒｈ’を設定するにあたり、１ブロック内の画素行間の抵抗を無視、つまり画素列方向の抵抗成分Ｒｖを無限大と近似する。これにより、例えば、図６に記載された３行４列を１ブロックとする場合では、抵抗成分Ｒｈ’は、４個の抵抗成分Ｒｈが直列接続された合成抵抗が３つ並列接続されたものと近似できることから、式１のように表される。

Ｒｈ’＝Ｒｈ×（Ｘｈ／Ｘｖ）＝Ｒｈ×（４／３） （式１）

また、１ブロックあたりの画素列方向の抵抗成分Ｒｖ’を設定するにあたり、１ブロック内の画素列間の抵抗を無視、つまり画素列方向の抵抗成分Ｒｈを無限大と近似する。これにより、例えば、図６に記載された３行４列を１ブロックとする場合では、抵抗成分Ｒｖ’は、３個の抵抗成分Ｒｖが直列接続された合成抵抗が４つ並列接続されたものと近似できることから、式２のように表される。

Ｒｖ’＝Ｒｖ×（Ｘｖ／Ｘｈ）＝Ｒｖ×（３／４） （式２）

上記近似は、高精細化するほど個別の画素間の給電線路の電位差が小さくなることから、抵抗線網を構成する一部の抵抗成分を無視しても計算精度に殆ど影響を与えないことを根拠とするものである。

以下、ブロック化された抵抗線網モデルの具体的な設定フローについて説明する。

図７は、ブロック化された抵抗線網モデルを作成するアルゴリズムを示すフローチャートである。

まず、電圧降下量演算回路１５０は、抵抗線網モデルのブロック分割数を決定する（Ｓ１２１）。具体的には、例えば、表示パネルのマトリクスサイズをＭ行×Ｎ列と仮定し、１ブロックの画素行数をＸｖ、画素列数をＸｈとすると、画素列方向のブロック分割数はＭ／Ｘｖとなり、画素行方向のブロック分割数はＮ／Ｘｈとなる。

ステップＳ１２１は、複数の発光画素１１１を、Ｘｖ行×Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素１１１からなる第１ブロックごとに分割し、陽極側電源線網１１２が第１ブロックごとに電源電圧を供給するものと設定するブロック設定ステップに相当する。

次に、電圧降下量演算回路１５０は、陽極側電源線網１１２の画素列抵抗成分Ｒｖを（Ｘｖ／Ｘｈ）倍した１ブロックの画素列方向の抵抗成分であるブロック列抵抗成分Ｒａｖ’を算出する（Ｓ１２２）。また、電圧降下量演算回路１５０は、陽極側電源線網１１２の画素行抵抗成分Ｒｈを（Ｘｈ／Ｘｖ）倍した１ブロックの画素行方向の抵抗成分であるブロック行抵抗成分Ｒａｈ’を算出する（Ｓ１２３）。

ステップＳ１２２およびＳ１２３は、第１ブロックあたりの陽極側電源線網１１２の行方向の抵抗成分である第１ブロック行抵抗成分を、画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、第１ブロックあたりの陽極側電源線網１１２の列方向の抵抗成分である第１ブロック列抵抗成分を、画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定するブロック抵抗成分設定ステップに相当する。

また、電圧降下量演算回路１５０は、各ブロックのブロック電流を計算する（Ｓ１２４）。具体的には、画素（ｉ,ｊ）の画素電流をＩｐｉｘ（ｉ,ｊ）とした場合、ｋ行ｌ列のブロック電流Ｉｐｉｘ’（ｋ,ｌ）（１≦ｋ≦Ｍ／Ｘｖ、１≦ｌ≦Ｎ／Ｘｈ）は、ｋ行ｌ列のブロックに属する（Ｘｖ×Ｘｈ）個の画素の画素電流の総和となる。

最後に、電圧降下量演算回路１５０は、１ブロックを１画素と仮定した新たな抵抗線網モデルとして、マトリクスサイズが（Ｍ／Ｘｖ）行（Ｎ／Ｘｈ）列、陽極側電源線網１１２の１ブロックの画素列方向の抵抗成分Ｒａｖ’、陽極側電源線網１１２の１ブロックの画素行方向の抵抗成分Ｒａｈ’、ブロック電流Ｉｐｉｘ’（ｋ,ｌ）を設定する（Ｓ１２５）。

ここで、再び図５に記載されたフローチャートに戻って説明する。

次に、電圧降下量演算回路１５０は、ステップＳ１２で設定した抵抗線網モデルを用いて、陽極側電源線網１１２の電圧分布を計算する（ステップＳ１４）。

図８は、抵抗線網モデルを用いた電圧分布の計算の一例を説明する図である。同図には、表示パネルを９個のブロックに分割した抵抗線網モデルの陽極側電源線網１１２における電圧降下量を計算する具体例が示されている。具体的には、ｋ行ｌ列におけるブロックであるブロック（ｋ，ｌ）における陽極側電源線網１１２の電圧の降下量をｖａ（ｋ，ｌ）、ブロック電流をＩｐｉｘ’（ｋ，ｌ）とおくと、ブロック（ｋ，ｌ）におけるブロック電流Ｉｐｉｘ’（ｋ，ｌ）に関して次の式３が導出される。

Ｉｐｉｘ’（ｋ，ｌ）＝Ｇａｈ’×｛ｖａ（ｋ−１，ｌ）−ｖａ（ｋ，ｌ）｝＋Ｇａｈ’×｛ｖａ（ｋ＋１，ｌ）−ｖａ（ｋ，ｌ）｝＋Ｇａｖ’×｛ｖａ（ｋ，ｌ−１）−ｖａ（ｋ，ｌ）｝＋Ｇａｖ’×｛ｖａ（ｋ，ｌ＋１）−ｖａ（ｋ，ｌ）｝ （式３）

上記式３において、Ｇａｈ’およびＧａｖ’は、それぞれ、陽極側電源線網１１２におけるブロック行アドミッタンス成分及びブロック列アドミッタンス成分であり、陽極側電源線網１１２におけるブロック行抵抗成分Ｒａｈ’およびブロック列抵抗成分Ｒａｖ’の逆数である。また、ｖａ（ｋ，ｌ）は、陽極側電源線網１１２におけるブロック（ｋ，ｌ）での電圧降下量である。また、ｋおよびｌは、ともに、０から４までの整数である。また、ｖａ（０，ｌ）およびｖａ（４，ｌ）、ｖａ（ｋ，０）、ｖａ（ｋ，４）は可変電圧源１７０から有機ＥＬ表示部１１０までの配線で生じる電圧降下量であり十分小さいので０と近似できる。

図８の（ａ）には、式３から、ブロック（１，１）およびブロック（２，１）のブロック電流Ｉｐｉｘ’（１，１）およびＩｐｉｘ’（２，１）の展開式が示されている。図８の（ｂ）は、上記Ｉｐｉｘ’（１，１）〜Ｉｐｉｘ’（３，３）の展開式を、行列式で表現したものである。ここで、Ｉｐｉｘ’（１，１）〜Ｉｐｉｘ’（３，３）がステップＳ１２４で計算された既値であること、ならびにＧａｈ’およびＧａｖ’は式１及び式２から定義される値であることより、９つの１次連立方程式に表現された９つの変数ｖａ（１，１）〜ｖａ（３，３）の解を算出することが可能となる。つまり、ブロックごとに陽極側電源線網１１２の電圧分布が算出される。

上記行列式により、各ブロックの電圧降下量ｖａ（ｋ，ｌ）を算出する手法としては、例えば、ガウスジョルダン法が用いられる。この場合、例えば、１９２０列×１０８０行の解像度のパネルの画素ごとの電圧降下量を計算する場合に対し、上記ブロック化された抵抗線網モデルを用いて４０×４０のブロック（１ブロックサイズ＝４８画素×２７画素）に分割してブロックごとの電圧降下量を計算した場合、約１６８万分の１に計算量を削減できる。

さらに、図８の（ｃ）に表された行列式のように、ステップＳ１２１にてＲａｖ’＝Ｒａｈ’（ Ｇａｖ’＝ Ｇａｈ’）となるよう、抵抗線網モデルのブロック分割数を決定することにより、９×９行列内は、１及び−４の係数のみとなる。これにより、電圧降下量演算回路１５０では、ｖａ（１，１）〜ｖａ（３，３）の算出にあたり、ビットシフト演算と加減算のみで処理できることになり、乗算が殆どなくなる（最後にＧａｈ’を掛けるだけでよい)。これにより、さらに、計算時間を大幅短縮できる。

図９Ａは、有機ＥＬ表示部１１０に表示される画像の一例を模式的に示す図である。同図に示す画像Ａは、有機ＥＬ表示部１１０の中心部が白く、当該中心部以外が黒くなっている。

図９Ｂは、画像Ａを示す映像信号から計算された陽極側電源線網１１２の電圧分布を示すグラフである。同図のｘ軸は、ステップＳ１２で設定された行方向のブロック座標を示し、ｙ軸は、ステップＳ１２で設定された列方向のブロック座標を示し、ｚ軸は、ステップＳ１４で算出された電圧降下量を示す。具体的には、画素座標（０，ｌ）はｘ軸に対応し、画素座標（ｋ，０）はｙ軸に対応する。

上述したように、電圧降下量演算回路１５０は、画像Ａを示す映像信号が入力された場合に、当該映像信号から画素ごとに流れる電流を算出し（ステップＳ１１）、分割されたブロックごとにブロック電流を計算して、陽極側電源線網１１２についての新しい抵抗線網モデルを設定し（ステップＳ１２）、当該抵抗線網モデルを用いて、第１分布である陽極側電源線網１１２の電圧分布を計算する（ステップＳ１４）。

ここで、陽極側電源線網１１２は、図２及び図３に示した画素列抵抗成分Ｒａｖが実質的に無限大の１次元配線を想定している。つまり、異なる行の発光画素１１１に対応して設けられた複数の陽極側電源線網１１２は、画素行方向に平行に配置されている。これにより、画像Ａのうち白い領域に対応する行の陽極側電源線網１１２の電圧降下量は、画面中央に向かって徐々に大きくなる。一方、画像Ａのうち白い領域に対応する行以外の陽極側電源線網１１２の電圧降下量は、実質的に０となる。

以上の陽極側電源線網１１２における抵抗線網モデルを用いた電圧降下量の算出と同様にして、電圧降下量演算回路１５０は、ステップＳ１１の後、複数の画素単位で分割されたブロックごとにブロック電流を計算して、陰極側電源線網１１３についての新しい抵抗線網モデルを設定する（ステップＳ１３）。

次に、電圧降下量演算回路１５０は、ステップＳ１３で設定した抵抗線網モデルを用いて、第２分布である陰極側電源線網１１３の電圧分布を計算する（ステップＳ１５）。具体的には、ブロック座標（ｋ，ｌ）において、上記の式３と同様に陰極側電源線網１１３に対して連立方程式を得てこれを解くことで、ブロック座標（ｋ，ｌ）における陰極側電源線網１１３の電圧の降下（上昇）量ｖｃ（ｋ，ｌ）を得ることができる。つまり、ブロックごとに陰極側電源線網１１３の電圧分布を算出できる。

図９Ｃは、画像Ａを示す映像信号から計算された陰極側電源線網１１３の電圧分布を示すグラフである。同図のｘ軸は、ステップＳ１３で設定された行方向のブロック座標を示し、ｙ軸は、ステップＳ１３で設定された列方向のブロック座標を示し、ｚ軸は、ステップＳ１５で算出された電圧降下量を示す。

電圧降下量演算回路１５０は、陽極側電源線網１１２の電圧降下量の算出と同様に、陰極側電源線網１１３の電圧降下（上昇）量を算出する。ここで、陰極側電源線網１１３はベタ膜状に形成されている。よって、陰極側電源線網１１３の電圧降下（上昇）量ｖｃ（ｋ，ｌ）は、有機ＥＬ表示部１１０の中心において、最も大きくなる。なお、陽極側電源線網１１２の電圧分布を計算する処理（ステップＳ１４）および陰極側電源線網１１３の電圧分布を計算する処理（ステップＳ１５）のそれぞれは、推定ステップの一例である。

また、上記ステップＳ１２及びＳ１３では、メモリ１５５から読み出された陽極側画素行抵抗成分Ｒａｈ、陽極側画素列抵抗成分Ｒａｖ、陰極側画素行抵抗成分Ｒｃｈ及び陰極側画素列抵抗成分Ｒｃｖから、陽極側ブロック行抵抗成分Ｒａｈ’、陽極側ブロック列抵抗成分Ｒａｖ’、陰極側ブロック行抵抗成分Ｒｃｈ’、陰極側ブロック列抵抗成分Ｒｃｖ’を算出したが、事前にブロック分割数が確定している場合は、上記抵抗線網モデルに基づいて計算された、陽極側ブロック行抵抗成分Ｒａｈ’、陽極側ブロック列抵抗成分Ｒａｖ’、陰極側ブロック行抵抗成分Ｒｃｈ’、陰極側ブロック列抵抗成分Ｒｃｖ’の数値データを、予めメモリ１５５に格納しておいてもよい。

ここで、再び図５に記載されたフローチャートに戻って説明する。

次に、電圧降下量演算回路１５０は、各ブロックにおける陽極側電源線網１１２の電圧降下量ｖａ（ｋ，ｌ）と、陰極側電源線網１１３の電圧降下（上昇）量ｖｃ（ｋ，ｌ）との和 ｜ｖａ（ｋ，ｌ）｜＋｜ｖｃ（ｋ，ｌ）｜が最大となる面内の電圧降下の最大値ｖｍａｘを計算する（ステップＳ１６）。つまり、電圧降下量演算回路１５０は、陽極側電源線網１１２の電圧降下量の分布と、陰極側電源線網１１３の電圧降下（上昇）量の分布とを、ブロック座標（ｋ，ｌ）に対応して合計することにより、陽極側電源線網１１２の電圧降下量の分布と陰極側電源線網１１３の電圧降下（上昇）量の分布との和である総電圧降下量の分布を算出する。そして、算出した総電圧降下量の分布から、面内の電圧降下の最大値ｖｍａｘを計算する。

なお、電圧降下量ｖａ（ｋ，ｌ）の最大値ｖａｍａｘと、電圧降下（上昇）量ｖｃ（ｋ，ｌ）の最大値ｖｃｍａｘとの和 ｜ｖａｍａｘ｜＋｜ｖｃｍａｘ｜ は、ステップＳ１６で算出される面内の電圧降下の最大値ｖｍａｘと比較すると、 ｖｍａｘ≦｜ｖａｍａｘ｜＋｜ｖｃｍａｘ｜ の関係が成り立つ。

そこで、演算量の削減を目的として｜ｖａｍａｘ｜＋｜ｖｃｍａｘ｜を面内の電圧降下の最大値として使用することもできる。

これにより、電圧降下量を過大に見積もる可能性があるため、ステップＳ１６の方法に比較して電力削減効果が低減するものの、電圧降下量を過少に見積もることはないので、表示画像に弊害は生じない。

ところで、画像Ａを示す映像信号とは異なる映像信号が表示装置１００に入力された場合の陽極側電源線網１１２の電圧分布及び陰極側電源線網１１３の電圧分布について述べる。

図１０Ａは、有機ＥＬ表示部に表示される画像の他の一例を模式的に示す図である。同図に示す画像Ｂは、図９Ａに記載された画像Ａの白領域と同じ大きさの白領域であって、画像Ａの白領域とは表示位置の異なる白領域を含む。具体的には、画像Ｂは、ブロック座標（１，１）を含む領域が白領域となっている。

図１０Ｂは、画像Ｂを示す映像信号から計算された陽極側電源線網１１２の電圧分布を示すグラフである。同図のｘ軸は、ステップＳ１２で設定された行方向の画素座標を示し、ｙ軸は、ステップＳ１２で設定された列方向の画素座標を示し、ｚ軸は、ステップＳ１４で算出された電圧降下量を示す。

同図に示す陽極側電源線網１１２の電圧分布は、図９Ｂに示した陽極側電源線網１１２の電圧分布と比較して、分布のピークが左側（ブロック座標（ｋ，０）側）にずれると共にピーク電圧が低くなっている。具体的には、図９Ｂに示した陽極側電源線網１１２の電圧分布の最大値は７〜８Ｖであるが、図１０Ｂに示す陽極側電源線網１１２の電圧分布の最大値は４〜５Ｖであり、３Ｖ程度低下している。

図１０Ｃは、画像Ｂを示す映像信号から計算された陰極側電源線網１１３の電圧分布を示すグラフである。同図のｘ軸は、ステップＳ１３で設定された行方向の画素座標を示し、ｙ軸は、ステップＳ１３で設定された列方向の画素座標を示し、ｚ軸は、ステップＳ１５で算出された電圧降下量を示す。

同図に示す陰極側電源線網１１３の電圧分布は、図９Ｃに示した陰極側電源線網１１３の電圧分布と比較して、図１０Ｂ同様、分布のピークが左側にずれると共にピーク電圧が低くなっている。具体的には、図９Ｃに示した陰極側電源線網１１３の電圧分布の最大値は５〜６Ｖであるが、図１０Ｃに示す陰極側電源線網１１３の電圧分布の最大値は３〜４Ｖであり、２Ｖ程度低下している。

したがって、図９Ａに示す画像Ａと図１０Ａに示す画像Ｂとで、電圧降下の最大値ｖｍａｘを比較すると、画像Ａではｖｍａｘが１２〜１４Ｖとなるが、画像Ｂではｖｍａｘが７〜９Ｖとなる。つまり、陽極側電源線網１１２の電圧分布と陰極側電源線網１１３の電圧分布とから最大電圧降下量を計算する処理（ステップＳ１６）で計算される電圧降下の最大値ｖｍａｘは、画像に応じて異なる値となる。特に、画像Ａと画像Ｂとでは、白い領域の大きさは同じであるにも関わらず、白い領域が表示される位置が異なるために、電圧降下の最大値ｖｍａｘも異なる値となる。

ここで、再び図５に記載されたフローチャートに戻って説明する。

次に、信号処理回路１６０は、電圧降下量演算回路１５０で計算された電圧降下の最大値ｖｍａｘに応じて、可変電圧源１７０が出力する外部印加電圧を制御する（ステップＳ１７）。具体的には、電圧降下量演算回路１５０は、計算した電圧降下の最大値ｖｍａｘを示す信号を信号処理回路１６０へ出力する。信号処理回路１６０は、入力された電圧降下の最大値ｖｍａｘを示す信号から、可変電圧源１７０から出力される外部印加電圧の電圧マージンを求める。この電圧マージンは、例えば、電圧降下量演算回路１５０で計算された電圧降下の最大値ｖｍａｘと同等とする。これにより、可変電圧源１７０は、電圧マージンを加算した電圧を有機ＥＬ表示部１１０へ供給する。

つまり、この電圧降下の最大値ｖｍａｘを、電圧降下分を補う電圧マージンとして、可変電圧源１７０から有機ＥＬ表示部１１０へ供給する電圧を増加させることにより、映像に応じて必要最小限の外部印加電圧を設定して消費電力を低減することができる。

具体的には、画像Ａを示す映像信号が入力された場合には、１２〜１４Ｖを電圧マージンとし、画像Ｂを示す映像信号が入力された場合には、７〜９Ｖを電圧マージンとする。言い換えると、画像Ａと画像Ｂとは、映像信号のピーク値が同じであっても、異なる外部印加電圧が供給される。言い換えると、画像Ｂが入力された場合は、画像Ａが入力された場合よりも陽極側電源線網１１２に供給する電圧を低くできる。つまり、消費電力を低減できる。

なお、面内の最大電圧降下量を計算する処理（ステップＳ１６）及び印加電圧を制御する処理（ステップＳ１７）は、調整ステップの一例である。

また、上記ステップＳ１４及びＳ１５では、電圧降下量演算回路１５０は、映像信号が入力された場合に、ブロックごとに電圧降下量を算出し、当該算出結果から、電源線網の電圧分布を算出するが、当該算出は、１フレームごとになされることに限定されない。例えば、ステップＳ１４及びＳ１５における電圧降下量の算出を、複数の画素行の映像データが更新されるたびに実行してもよい。

１フレームごとに上記処理が実行される態様では、処理時間を確保できるという利点を有するのに対し、複数の画素行ごとに上記処理が実行される態様では、高速な処理が要求されるが、電源電圧設定精度が向上するという利点を有する。

以上のように、本実施の形態に係る表示装置１００は、行列状に配置された複数の発光画素１１１を有する有機ＥＬ表示部１１０と、有機ＥＬ表示部１１０に電源電圧を供給する可変電圧源１７０と、複数の発光画素１１１のそれぞれの発光輝度を示すデータである映像データに応じて有機ＥＬ表示部１１０へ供給される電圧を調整する電圧降下量演算回路１５０および信号処理回路１６０とを備え、有機ＥＬ表示部１１０は、さらに、陽極側電源線網１１２および陰極側電源線網１１３を有し、陽極側電源線網１１２は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分Ｒａｈおよび列方向の抵抗成分である画素列抵抗成分Ｒａｖを有し、陰極側電源線網１１３は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分Ｒｃｈおよび列方向の抵抗成分である画素列抵抗成分Ｒｃｖを有する。電圧降下量演算回路１５０は、複数の発光画素１１１を、Ｘｖ行×Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、陽極側電源線網１１２および陰極側電源線網１１３が第１ブロックごとに電源電圧を伝達するものと設定し、第１ブロックあたりの陽極側電源線網１１２および陰極側電源線網１１３の行方向の抵抗成分である第１ブロック行抵抗成分を、画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、第１ブロックあたりの陽極側電源線網１１２および陰極側電源線網１１３の列方向の抵抗成分である第１ブロック列抵抗成分を、画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定する。そして、電圧降下量演算回路１５０は、映像データにより第１ブロックのそれぞれに電流が流れることで陽極側電源線網１１２および陰極側電源線網１１３に生じる電圧降下量の分布を第１ブロックごとに推定する。信号処理回路１６０は、電圧降下量演算回路１５０で推定された電圧降下量の分布に基づき有機ＥＬ表示部１１０へ供給される電圧を調整する。

これにより、複数の画素単位で分割されたブロックにおける電源線の画素列方向の抵抗成分及び画素行方向の抵抗成分が設定された抵抗線網モデルを構築し、当該抵抗線網モデルを用いてブロックごとの電圧分布を算出することにより、画素ごとの電圧降下量分布を計算する場合に対し、計算量を大幅に削減でき、また、メモリ容量を削減できる。よって、低コスト化が可能となる。また、上記画素列方向の抵抗成分及び上記画素行方向の抵抗成分が等しくなるよう、抵抗線網モデルのブロック分割数を決定することにより、さらに、計算時間を大幅に短縮できる。

また、ブロック分割による抵抗線網モデルを用いて算出された電圧降下量により、電源電圧の調整が実行されるので、高い消費電力低減効果を実現できる。例えば、映像信号のピークが同じ、かつ、有機ＥＬ表示部内の異なる位置にピークを有する２つの映像信号に対して、異なる電圧マージンを加算した電圧を有機ＥＬ表示部１１０へ供給する。よって、映像信号のピークに応じて電圧マージンを決定する従来の構成と比較して、消費電力をさらに削減できる。

また、本実施の形態に係る表示装置１００は消費電力を削減できることにより発熱が抑えられるので、有機ＥＬ素子１２１の劣化を抑制できる。

また、本実施の形態に係る表示装置１００は、電圧降下量演算回路１５０が算出した総電圧降下量の分布から、面内の発光画素１１１ごとの電圧降下の最大値ｖｍａｘを計算し、計算した総電圧降下量の最大値ｖｍａｘを用いて、外部印加電圧を調整する。これにより、電圧不足による発光画素１１１の輝度の低下を防止できる。

（実施の形態２）
本実施の形態では、実施の形態１で説明した、ブロック分割による抵抗線網モデルを用いて算出された電圧降下量により、各画素へ供給される信号電圧を補正して輝度むらを抑制する表示装置及びその駆動方法を説明する。

図１１は、実施の形態２に係る表示装置の概略構成を示すブロック図である。同図に示す表示装置３００は、有機ＥＬ表示部１１０と、データ線駆動回路１２０と、書込走査駆動回路１３０と、制御回路１４０と、電圧降下量演算回路１５０と、メモリ１５５と、信号処理回路３６０とを備える。

本実施の形態に係る表示装置３００は、実施の形態１に係る表示装置１００と比較して、信号処理回路の機能、および、可変電圧源が削除されていることが異なる。つまり、表示装置３００は、電圧降下量演算回路１５０により抵抗線網モデルを用いて算出された電圧降下量を、電源電圧の調整に反映させるのでなく、映像信号に反映させて各画素へ書き込む信号電圧を補正するものである。以下、実施の形態１に係る表示装置１００と同じ点は説明を省略し、異なる点のみ説明する。

電圧降下量演算回路１５０は、電圧調整部の一例であり、表示装置３００に入力された映像信号と、メモリ１５５から読み出された画素行抵抗成分Ｒａｈ、画素列抵抗成分Ｒａｖ、画素行抵抗成分Ｒｃｈ及び画素列抵抗成分Ｒｃｖとから、複数の発光画素をブロックごとに分割し、陽極側電源線網１１２および陰極側電源線網１１３がブロックごとに電源電圧を伝達するものと設定し、当該ブロックによる抵抗線網を用いて陽極側電源線網１１２に生じる電圧の降下量の分布及び陰極側電源線網１１３に生じる電圧の降下量の分布をブロックごとに推定し、推定した電圧降下量を信号処理回路１６０に出力する。

信号処理回路３６０は、電圧降下量演算回路１５０から出力された電圧降下量と、元の映像信号とから、当該電圧降下量を反映した新たな映像信号を生成して、当該新たな映像信号をデータ線駆動回路に出力する。

データ線駆動回路１２０は、信号処理回路３６０で生成された新たな映像信号に対応する信号電圧を、データ線１２２を介して発光画素１１１に出力する。

次に、本発明の表示装置３００の動作について、図１２を用いて説明する。

図１２は、実施の形態２に係る表示装置の駆動方法を示すフローチャートである。同図に示されたステップＳ２１〜Ｓ２５は、それぞれ、図５に示されたステップＳ１１〜Ｓ１５と同様の動作を実行するので、ここでは説明を省略する。

次に、電圧降下量演算回路１５０は、陽極側電源線網１１２の電圧降下量ｖａ（ｋ，ｌ）と、陰極側電源線網１１３の電圧降下（上昇）量ｖｃ（ｋ，ｌ）とから、表示パネルの輝度むらを補正するための補正信号を計算する（ステップＳ２６）。一例として、各ブロックにおける陽極側電源線網１１２の電圧降下量ｖａ（ｋ，ｌ）と、陰極側電源線網１１３の電圧降下（上昇）量ｖｃ（ｋ，ｌ）との単純和 ｜ｖａ（ｋ，ｌ）｜＋｜ｖｃ（ｋ，ｌ）｜であるｖ（ｋ，ｌ）を計算する。つまり、電圧降下量演算回路１５０は、陽極側電源線網１１２の電圧降下量の分布と、陰極側電源線網１１３の電圧降下（上昇）量の分布とを、ブロック座標（ｋ，ｌ）に対応して合計することにより、陽極側電源線網１１２の電圧降下量の分布と陰極側電源線網１１３の電圧降下（上昇）量の分布との和である総電圧降下量の分布を算出し、当該補正信号とする。

あるいは別の一例として、各ブロックにおける陽極側電源線網１１２の電圧降下量ｖａ（ｋ，ｌ）と、陰極側電源線網１１３の電圧降下（上昇）量ｖｃ（ｋ，ｌ）のいずれか一方または両方の電圧降下量に重みを付けた加重和であってもよい。この場合は、｜ｖａ（ｋ，ｌ）｜＋α×｜ｖｃ（ｋ，ｌ）｜であるｖ’（ｋ，ｌ）を計算する。ここで、αは陽極側電源線網１１２の電圧降下量ｖａ（ｋ，ｌ）に対する陰極側電源線網１１３の電圧降下（上昇）量ｖｃ（ｋ，ｌ）の重みを規定する係数である。つまり、電圧降下量演算回路１５０は、陽極側電源線網１１２の電圧降下量の分布と、陰極側電源線網１１３の電圧降下（上昇）量の分布とを、ある一定の比率αを持たせた上で、ブロック座標（ｋ，ｌ）に対応して合計することにより、陽極側電源線網１１２の電圧降下量の分布と陰極側電源線網１１３の電圧降下（上昇）量の分布との加重和である電圧降下量の分布を算出し、当該補正信号とする。以下の駆動動作の説明のため、本ステップで計算された電圧降下量ｖ（ｋ，ｌ）において、ブロック（ｋ１，ｌ１）における電圧降下量ｖ（ｋ１，ｌ１）は、２Ｖであるとする。

次に、信号処理回路３６０は、ステップＳ２６で計算された補正信号 (電圧降下量) と、元の映像信号から、新たな映像信号を計算する（ステップＳ２７）。例えば、元の映像信号から変換された画素（Ｍ１，Ｎ１）の信号電圧が８Ｖであり、画素（Ｍ１，Ｎ１）がブロック（ｋ１，ｌ１）に含まれるとする場合、信号処理回路３６０は、画素（Ｍ１，Ｎ１）の信号電圧を、１０Ｖ（＝元の映像信号から変換された信号電圧（８Ｖ）＋ｖ（ｋ１，ｌ１）（２Ｖ））と補正する。つまり、信号処理回路３６０は、元の映像信号とブロックの電圧降下量ｖ（ｋ，ｌ）とにより、当該ブロックに属する画素の信号電圧を補正する。

最後に、データ線駆動回路１２０は、新たな映像信号による信号電圧を各画素に供給し、各画素を発光させる（ステップＳ２８）。

以上のように、本実施の形態に係る表示装置３００は、行列状に配置された複数の発光画素１１１を有する有機ＥＬ表示部１１０と、有機ＥＬ表示部１１０に電源電圧を供給する可変電圧源１７０と、複数の発光画素１１１のそれぞれの発光輝度を示すデータである映像データに応じて有機ＥＬ表示部１１０へ供給される電圧を調整する電圧降下量演算回路１５０および信号処理回路３６０とを備え、有機ＥＬ表示部１１０は、さらに、陽極側電源線網１１２および陰極側電源線網１１３を有し、陽極側電源線網１１２は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分Ｒａｈおよび列方向の抵抗成分である画素列抵抗成分Ｒａｖを有し、陰極側電源線網１１３は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分Ｒｃｈおよび列方向の抵抗成分である画素列抵抗成分Ｒｃｖを有する。電圧降下量演算回路１５０は、複数の発光画素１１１を、Ｘｖ行×Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、陽極側電源線網１１２および陰極側電源線網１１３が第１ブロックごとに電源電圧を伝達するものと設定し、第１ブロックあたりの陽極側電源線網１１２および陰極側電源線網１１３の行方向の抵抗成分である第１ブロック行抵抗成分を、画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、第１ブロックあたりの陽極側電源線網１１２および陰極側電源線網１１３の列方向の抵抗成分である第１ブロック列抵抗成分を、画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定する。そして、電圧降下量演算回路１５０は、映像データにより第１ブロックのそれぞれに電流が流れることで陽極側電源線網１１２および陰極側電源線網１１３に生じる電圧降下量の分布を第１ブロックごとに推定する。信号処理回路３６０は、電圧降下量演算回路１５０で推定された電圧降下量の分布に基づき映像データが変換された、複数の発光画素のそれぞれに印加される信号電圧を調整する。

これにより、複数の画素単位で分割されたブロックにおける電源線の画素列方向の抵抗成分及び画素行方向の抵抗成分が設定された抵抗線網モデルを構築し、当該抵抗線網モデルを用いてブロックごとの電圧分布を算出することにより、画素ごとの電圧降下量分布を計算する場合に対し、計算量を大幅に削減でき、また、メモリ容量を削減できる。よって、低コスト化が可能となる。また、上記画素列方向の抵抗成分及び上記画素行方向の抵抗成分が等しくなるよう、抵抗線網モデルのブロック分割数を決定することにより、さらに、計算時間を大幅に短縮できる。

また、ブロック分割による抵抗線網モデルを用いて算出された電圧降下量により、各画素に供給される信号電圧の補正が実行されるので、表示パネルの輝度むらを抑制できる。

（実施の形態３）
本発明の実施の形態１および２において、新しく設定されたブロックの抵抗線網により映像に応じた電圧降下量を計算することで、（１）必要最小限の外部印加電圧を設定して消費電力を低減できること、および、（２）映像信号を補正して輝度むらを抑制できること、を示したが、ブロックサイズを小さくするほど高精度な電圧降下量を得ることが可能である。その反面、図８の（ｂ）に示された行列式からなる１次連立方程式を、陽極側と陰極側とで各々解く必要があるために、ブロックサイズを小さくするほど計算量が増大する。

本実施の形態では、上記課題に鑑み、計算量の更なる低減と電圧降下量算出の高精度化とを両立させる方式について説明する。

具体的には、本実施の形態では、電圧調整部は、複数の発光画素を、Ｘｖ行×Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割する。そして、陽極側電源線網１１２および陰極側電源線網１１３が第１ブロックごとに電源電圧を供給するものと設定し、第１ブロックに対応した陽極側電源線網１１２の行方向の抵抗成分である第１ブロック行抵抗成分Ｒａｈ１’を、画素に対応した陽極側電源線網１１２の行方向の抵抗成分Ｒａｈの（Ｘｈ／Ｘｖ）倍したものと設定し、第１ブロックに対応した陽極側電源線網１１２の列方向の抵抗成分である第１ブロック行抵抗成分Ｒａｖ１’を、画素に対応した陽極側電源線網１１２の列方向の抵抗成分Ｒａｖの（Ｘｖ／Ｘｈ）倍したものと設定する。また、第１ブロックに対応した陰極側電源線網１１３の行方向の抵抗成分である第１ブロック行抵抗成分Ｒｃｈ１’を、画素に対応した陰極側電源線網１１３の行方向の抵抗成分Ｒｃｈの（Ｘｈ／Ｘｖ）倍したものと設定し、第１ブロックに対応した陰極側電源線網１１３の列方向の抵抗成分である第１ブロック行抵抗成分Ｒｃｖ１’を、画素に対応した陰極側電源線網１１３の列方向の抵抗成分Ｒｃｖの（Ｘｖ／Ｘｈ）倍したものと設定する。これにより、映像データにより第１ブロックのそれぞれに電流が流れることで陽極側電源線網１１２および陰極側電源線網１１３に生じる電圧降下量の分布を第１ブロックごとに推定する。

一方、複数の発光画素を、Ｙｖ行Ｙｈ列（ＹｖはＸｖと異なる２以上の整数であり、ＹｈはＸｈと異なる２以上の整数）の複数の発光画素からなる第２ブロックごとに分割する。そして、陽極側電源線網１１２および陰極側電源線網１１３が第２ブロックごとに電源電圧を供給するものと設定し、第２ブロックに対応した陽極側電源線網１１２の行方向の抵抗成分である第１ブロック行抵抗成分Ｒａｈ２’を、画素に対応した陽極側電源線網１１２の行方向の抵抗成分Ｒａｈの（Ｙｈ／Ｙｖ）倍したものと設定し、第２ブロックに対応した陽極側電源線網１１２の列方向の抵抗成分である第２ブロック行抵抗成分Ｒａｖ２’を、画素に対応した陽極側電源線網１１２の列方向の抵抗成分Ｒａｖの（Ｙｖ／Ｙｈ）倍したものと設定する。また、第２ブロックに対応した陰極側電源線網１１３の行方向の抵抗成分である第２ブロック行抵抗成分Ｒｃｈ２’を、画素に対応した陰極側電源線網１１３の行方向の抵抗成分Ｒｃｈの（Ｙｈ／Ｙｖ）倍したものと設定し、第２ブロックに対応した陰極側電源線網１１３の列方向の抵抗成分である第２ブロック行抵抗成分Ｒｃｖ２’を、画素に対応した陰極側電源線網１１３の列方向の抵抗成分Ｒｃｖの（Ｙｖ／Ｙｈ）倍したものと設定する。これにより、映像データにより第２ブロックのそれぞれに電流が流れることで陽極側電源線網１１２および陰極側電源線網１１３に生じる電圧降下量の分布を第２ブロックごとに推定する。

最後に、第１ブロックごとに推定した電圧降下量の分布と、第２ブロックごとに推定した電圧降下量の分布とから、電圧降下量の分布を発光画素ごとに推定する。

なお、本実施の形態に係る表示装置の構成は、実施の形態１に係る表示装置１００の構成とほぼ同じであり、電圧調整部の一例である電圧降下量演算回路１５０の機能が異なる。

図１３は、実施の形態３に係る表示装置の動作を示すフローチャートである。

まず、電圧降下量演算回路１５０は、予め設定される映像信号の画素電流の変換式もしくは変換テーブルを用いて、映像信号から発光画素ごとに流れる電流を算出する（ステップＳ３１）。なお、この発光画素ごとに流れる電流を算出する処理（ステップＳ３１）は、実施の形態１で説明した発光画素ごとに流れる電流を算出する処理（ステップＳ１１）と同様であるので、詳しい説明は省略する。

次に、電圧降下量演算回路１５０は、メモリ１５５から陽極側電源線網１１２の画素行抵抗成分Ｒａｈ及び画素列抵抗成分Ｒａｖ、ならびに、陰極側電源線網１１３の画素行抵抗成分Ｒｃｈ及び画素列抵抗成分Ｒｃｖを取得する（ステップＳ３２）。

次に、電圧降下量演算回路１５０は、実施の形態１で説明した抵抗線網モデルと同様にして、粗くブロック化したブロックごとにブロック電流を計算して、抵抗線網モデルを作成する（ステップＳ３４）。ここで、粗くブロック化した場合の抵抗線網のモデルについて説明する。

図１４は、１９２０画素列×１０８０画素行を有する有機ＥＬ表示部１１０において、１２０画素行、１２０画素列を１ブロックとした場合の陽極側電源線網１１２のモデルを模式的に示す図である。上記１ブロックは、第１ブロックに相当する。

各ブロックは画素行抵抗成分Ｒａｈ１’と画素列抵抗成分Ｒａｖ１’とによって上下左右の隣接ブロックと各々接続されており、周縁部は外部印加電圧が加えられる陽極側電極に接続される。言い換えると、画素行抵抗成分Ｒａｈ１’と画素列抵抗成分Ｒａｖ１’との交点に、１ブロック（１２０×１２０画素）が配置されているとみなす。この場合、画素行抵抗成分Ｒａｈ１’および画素列抵抗成分Ｒａｖ１’は、式１および式２を参照して、以下のようになる。

Ｒａｈ１’＝Ｒａｈ×（Ｘｈ／Ｘｖ）＝Ｒａｈ×（１２０／１２０）＝Ｒａｈ

Ｒａｖ１’＝Ｒａｖ×（Ｘｖ／Ｘｈ）＝Ｒａｖ×（１２０／１２０）＝Ｒａｖ

次に、電圧降下量演算回路１５０は、図１４に示すように、粗くブロック化した陽極側電源線網１１２の電圧分布を計算する（ステップＳ３５）。

ここで、粗くブロック化した陽極側電源線網１１２の電圧分布の計算手順は、実施の形態１および図８で説明した計算手順と同様なので省略する。

図１５は、粗くブロック化した場合に算出されたブロックごとの電圧降下量を示す表である。

同図に示すように、ブロック行とブロック列とに対応して電圧降下量が算出される。例えば、有機ＥＬ表示部１１０の中心部のブロック、つまりブロック座標（８，５）の電圧降下量は９．０Ｖと算出されている。

さらに、粗くブロック化した場合の陽極側電源線網１１２の電圧の降下量ｖａ１（ｋ，ｌ）が最大となる面内の電圧降下の最大値ｖａ１ｍａｘを得ることができる。

同様に、陰極側電源線網１１３に対して連立方程式を得てこれを解くことで、１２０画素列×１２０画素行を１ブロックとしてモデル化した場合の、各ブロックにおける陰極側電源線網１１３の電圧の降下量ｖｃ１（ｋ，ｌ）を得ることができる。つまり、粗くブロック化したブロック毎（水平１２０画素列×垂直１２０画素行）ごとに陰極側電源線網１１３の電圧分布を計算する（ステップＳ３６）。

また、電圧降下量演算回路１５０は、ステップＳ３１の後、メモリ１５５から陽極側電源線網１１２の画素行抵抗成分Ｒａｈ及び画素列抵抗成分Ｒａｖ、ならびに、陰極側電源線網１１３の画素行抵抗成分Ｒｃｈ及び画素列抵抗成分Ｒｃｖを取得する（ステップＳ３３）。

次に、電圧降下量演算回路１５０は、細かくブロック化したブロックごとにブロック電流を計算して、抵抗線網モデルを作成する（ステップＳ３７）。ここで、細かくブロック化した場合の抵抗線網のモデルについて説明する。

図１６は、１９２０画素列×１０８０画素行を有する有機ＥＬ表示部１１０において、６０画素列×６０画素行を１ブロックとした場合の陽極側電源線網１１２のモデルを模式的に示す図である。上記１ブロックは、第２ブロックに相当する。

各ブロックは画素行抵抗成分Ｒａｈ２’と画素列抵抗成分Ｒａｖ２’とによって上下左右の隣接ブロックと各々接続されており、周縁部は外部印加電圧が加えられる陽極側電極に接続される。言い換えると、画素行抵抗成分Ｒａｈ２’と画素列抵抗成分Ｒａｖ２’との交点に、１ブロック（６０×６０画素）が配置されているとみなす。この場合、画素行抵抗成分Ｒａｈ２’および画素列抵抗成分Ｒａｖ２’は、式１および式２を参照して、以下のようになる。

Ｒａｈ２’＝Ｒａｈ×（Ｙｈ／Ｙｖ）＝Ｒａｈ×（６０／６０）＝Ｒａｈ

Ｒａｖ２’＝Ｒａｖ×（Ｙｖ／Ｙｈ）＝Ｒａｖ×（６０／６０）＝Ｒａｖ

次に、電圧降下量演算回路１５０は、図１６に示すように細かくブロック化した陽極側電源線網１１２の電圧分布を計算する（ステップＳ３８）。

ここで、細かくブロック化した陰極側電源線網１１３の電圧分布の計算手順は、実施の形態１および図８で説明した計算手順と同様なので省略する。

図１７は、細かくブロック化した場合に算出されたブロックごとの電圧降下量を示す表である。

同図に示すように、ブロック行とブロック列とに対応して電圧降下量が算出される。例えば、有機ＥＬ表示部１１０の中心部のブロック、つまりブロック座標（１６，９）の電圧降下量は８．５Ｖと算出されている。

さらに、細かくブロック化した場合の陽極側電源線網１１２の電圧の降下量ｖａ２（ｋ，ｌ）が最大となる面内の電圧降下の最大値ｖａ２ｍａｘを得ることができる。つまり、各画素における陽極側の降下量と陰極側の降下量の和 ｜ｖａ２（ｋ，ｌ）｜＋｜ｖｃ２（ｋ，ｌ）｜ が最大となる面内の電圧降下の最大値ｖ２ｍａｘを得ることができる。

同様に、陰極側電源線網１１３に対して連立方程式を得てこれを解くことで、６０画素列×６０画素行を１ブロックとしてモデル化した場合の、各ブロックにおける陰極側電源線網１１３の電圧の降下量ｖｃ２（ｋ，ｌ）を得ることができる。つまり、細かくブロック化したブロック（６０画素列×６０画素行）ごとに陰極側電源線網１１３の電圧分布を計算する（ステップＳ３９）。

次に、電圧降下量演算回路１５０は、粗くブロック化した抵抗線網モデルを用いて陽極側電源線網１１２の電圧分布を計算する処理（ステップＳ３５）で計算された電圧の降下量ｖａ１（ｋ，ｌ）と、細かくブロック化した抵抗線網モデルを用いて陽極側電源線網１１２の電圧分布を計算する処理（ステップＳ３８）とで計算された電圧の降下量ｖａ２（ｋ，ｌ）とから、陽極側電源線網１１２の電圧の降下量を発光画素１１１ごとに求める。具体的には、粗くブロック化した場合の電圧の降下量ｖａ１（ｋ，ｌ）と、細かくブロック化した場合の電圧の降下量ｖａ２（ｋ，ｌ）とを用いて、外挿により、発光画素１１１ごとの陽極側電源線網１１２電圧の降下量を計算する（ステップＳ４０）。

ここで、外挿による発光画素１１１ごとの電圧の降下量の計算手順について説明する。

これまでの異なる２つのサイズでブロック化した場合の計算結果からｖａ１ｍａｘとｖａ２ｍａｘの２つの電圧降下の最大値を得ることができるが、それぞれブロック化に伴い実際の電圧降下の最大値に対して誤差を有する。言い換えると、粗くブロック化した場合の陽極側電源線網１１２の電圧降下の最大値ｖａ１ｍａｘと、細かくブロック化した場合の陽極側電源線網１１２の電圧降下の最大値ｖａ２ｍａｘとは、発光画素１１１ごとの陽極側電源線網１１２の電圧降下の最大値に対して誤差を有する。

図１８は、ある映像信号に対して、ブロック化する際のブロックサイズと、ブロック化したモデルから計算される電圧降下の最大値の関係を示すグラフである。

図１８において、大きなブロックサイズでモデル化した場合に計算される電圧降下量ほど本来の電圧降下量であるブロックサイズ１の場合に計算される電圧降下量に対して誤差が大きい。

また、ブロックサイズと誤差との関係がおおよそ比例関係と見ることができることから、異なる２つのブロック化モデルで計算した電圧降下量を用いて外挿することで本来の電圧降下量であるブロックサイズ１（１ブロックに含まれる発光画素１１１が１つ）の場合に計算される電圧降下量に対する誤差が十分小さい外挿電圧降下量を求めることができることがわかる。

よって、ブロックサイズ１２０×１２０画素のモデルにより得られた電圧降下の最大値ｖａ１ｍａｘと、ブロックサイズ６０×６０画素のモデルにより得られた電圧降下の最大値ｖａ２ｍａｘを用いると、ブロックサイズ１×１画素の場合に計算される外挿電圧降下量ｖａｍａｘは次の式４で計算される。

ｖａｍａｘ＝ｖａ２ｍａｘ−（ｖａ１ｍａｘ−ｖａ２ｍａｘ）×（６０−１）／（１２０−６０） （式４）

つまり、本実施の形態では、電圧降下量演算回路１５０は、複数の発光画素１１１をブロック分割して得られる１２０×１２０個の発光画素１１１からなる粗くブロック化されたブロックごとに陽極側電源線網１１２の電圧降下量の分布を算出し、複数の発光画素１１１をブロック分割して得られる６０×６０個の発光画素１１１からなる細かくブロック化されたブロックごとに陽極側電源線網１１２の電圧降下量の分布を算出し、粗くブロック化されたブロックごとに算出された電圧降下量の分布と、粗くブロック化されたブロックごとに算出された電圧降下量の分布とから、陽極側電源線網１１２の電圧降下量の分布を発光画素１１１ごとに推定する。

同様に、陰極側電源線網１１３に対しても、電圧降下量演算回路１５０は、粗くブロック化した抵抗線網モデルを用いて陰極側電源線網１１３の電圧分布を計算する処理（ステップＳ３６）で計算された電圧の降下量ｖｃ１（ｋ，ｌ）と、細かくブロック化した抵抗線網モデルを用いて陰極側電源線網１１３の電圧分布を計算する処理（ステップＳ３９）とで計算された電圧の降下量ｖｃ２（ｋ，ｌ）とから、陰極側電源線網１１３の電圧の降下量を発光画素１１１ごとに求める。具体的には、粗くブロック化した場合の電圧の降下量ｖｃ１（ｋ，ｌ）と、細かくブロック化した場合の電圧の降下量ｖｃ２（ｋ，ｌ）とを用いて、外挿により、発光画素１１１ごとの陰極側電源線網１１３の電圧の降下量を計算する（ステップＳ４１）。

次に、陽極側電源線網１１２電圧の降下量を外挿により計算する処理（ステップＳ４０）により推定された発光画素１１１ごとの陽極側電源線網１１２の電圧の降下量と、陰極側電源線網１１３の電圧の降下量を外挿により計算する処理（ステップＳ４１）により推定された発光画素１１１ごとの陰極側電源線網１１３の電圧の降下量とから、各発光画素１１１における陽極側電源線網１１２の電圧降下量と、陰極側電源線網１１３の電圧降下量との和が最大となる面内の電圧降下の最大値を計算する（ステップＳ４２）。なお、この面内の電圧降下の最大値を計算する処理（ステップＳ４２）は、実施の形態１で説明した面内の電圧降下の最大値ｖｍａｘを計算する処理（ステップＳ１６）と同様であるので、詳しい説明は省略する。

最後に、信号処理回路１６０は、電圧降下量演算回路１５０で計算された電圧降下の最大値に応じて、可変電圧源１７０が出力する外部印加電圧を制御する（ステップＳ４３）。なお、可変電圧源１７０が出力する外部印加電圧を制御する処理（ステップＳ４３）は、実施の形態１で説明した外部印加電圧を制御する処理（ステップＳ１７）と同様であるので、詳しい説明は省略する。

以上のように１９２０×１０８０個の１次連立方程式の計算を、陽極側電源線網１１２および陰極側電源線網１１３について２回行う代わりに、ブロック化する手法では１６×９個の１次連立方程式の計算と、３２×１８個の１次連立方程式の計算を各々２回行う。

１次連立方程式の解法として例えばガウスジョルダン法を用いる場合には、元数の２乗に比例して演算量が増加することから、本実施の形態のようにブロック化することで約１２００万分の１の計算量に低減できることになる。

以上のように、異なる２つのサイズにブロック化してそれぞれの抵抗線網モデルを設定し、当該抵抗線網モデルを用いて電圧降下量を演算することにより、計算量を大きく低減して低コストの演算回路を用いて低消費電力駆動に優れた表示装置を提供することが可能である。

このように、本実施の形態に係る表示装置は、実施の形態１に係る表示装置１００と比較して、電圧降下量演算回路１５０が、複数の発光画素１１１をブロック分割して得られる１２０×１２０個の発光画素１１１からなる粗くブロック化されたブロックごとに陽極側電源線網１１２の電圧降下量の分布を算出し、複数の発光画素１１１をブロック分割して得られる６０×６０個の発光画素１１１からなる細かくブロック化されたブロックごとに陽極側電源線網１１２の電圧降下量の分布を算出し、粗くブロック化されたブロックごとに算出された電圧降下量の分布と、細かくブロック化されたブロックごとに算出された電圧降下量の分布とから、陽極側電源線網１１２の電圧降下量の分布を発光画素１１１ごとに推定する。また、陰極側電源線網１１３についても同様である。

これにより、本実施の形態に係る表示装置は、計算量の大幅な低減と電圧降下量算出の高精度化を両立させることができる。よって、計算回路を省スペースで設計でき、低コスト化できる。

なお、上記各実施の形態において、各構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵまたはプロセッサなどのプログラム実行部が、ハードディスクまたは半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。ここで、上記各実施の形態の表示装置の駆動方法などを実現するソフトウェアは、次のようなプログラムである。

すなわち、このプログラムは、コンピュータに、複数の発光画素を、Ｘｖ行Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、電源線が第１ブロックごとに電源電圧を供給するものと設定するブロック設定ステップと、第１ブロックあたりの電源線の行方向の抵抗成分である第１ブロック行抵抗成分を、画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、第１ブロックあたりの電源線の列方向の抵抗成分である第１ブロック列抵抗成分を、画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定するブロック抵抗成分設定ステップと、映像データにより第１ブロックのそれぞれに電流が流れることで電源線に生じる電圧降下量の分布を第１ブロックごとに推定する推定ステップと、推定ステップで推定された電圧降下量の分布に基づき表示部へ供給される電圧を調整する調整ステップとを実行させる。

以上、一つまたは複数の態様に係る表示装置及びその駆動方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。

例えば、本発明に係る表示装置は、図１９に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置が内蔵されることにより、映像信号を反映した高精度な画像表示が可能、かつ、低消費電力化された薄型フラットＴＶが実現される。

また、上記各実施の形態では、陽極側電源線網１１２のブロックごとの電圧降下量と、陰極側電源線網１１３のブロックごとの電圧降下量とを、複数の発光画素１１１に対応して合計し、合計した総電圧降下量の最大値ｖｍａｘを用いて外部印加電圧を調整した。これに対し、陽極側電源線網１１２のブロックごとの電圧降下量の最大値と、陰極側電源線網１１３のブロックごとの電圧降下量の最大値とそれぞれ算出し、算出した陽極側電源線網１１２の電圧降下量の最大値と陰極側電源線網１１３の電圧降下量の最大値との合計値を用いて、外部印加電圧を調整してもよい。

これにより、複数の電源線（陽極側電源線網１１２及び陰極側電源線網１１３）を含む場合にも、電圧不足による発光画素１１１の輝度の低下を防止できる。

また、上記実施の形態３では、粗くブロック化したブロックごとの陽極側電源線網１１２と、細かくブロック化したブロックごとの陽極側電源線網１１２とから発光画素１１１ごとの陽極側電源線網１１２の電圧降下を推定し、同様に推定した発光画素１１１ごとの陰極側電源線網１１３の電圧降下と合わせて総電圧降下量の分布を算出し、算出結果から発光画素１１１ごとの面内の最大電圧降下を推定した。これに対し、粗くブロック化したブロックごとの陽極側電源線網１１２と、粗くブロック化したブロックごとの陰極側電源線網１１３とを合わせて、総電圧降下量の分布を粗いブロックごとに算出し、同様に総電圧降下量の分布を細かいブロックごとに算出し、粗いブロックごとに算出した総電圧降下量の分布と細かいブロックごとに算出した総電圧降下量の分布とから、総電圧降下量の分布を発光画素１１１ごとに推定し、推定結果から面内の最大電圧降下を推定してもよい。

また、上記実施の形態３では、１つのブロックに含まれる複数の発光画素１１１は、画素行方向（列方向）と画素列方向（行方向）とで同数であったが、画素行方向の発光画素１１１の数と画素列方向の発光画素１１１の数とが異なっていてもよい。

また、上記各実施の形態では、可変電圧源１７０から出力される陽極側電圧及び陰極側電圧のいずれも調整したが、いずれか一方の電圧を調整してもよい。

また、上記各実施の形態では、陽極側電源線網１１２の電圧降下量の分布と陰極側電源線網１１３の電圧降下量の分布とを推定して外部印加電圧を調整したが、陽極側電源線網１１２の電圧降下量の分布及び陰極側電源線網１１３の電圧降下量の分布の一方を推定し、推定した一方の電圧降下量の分布に基づき外部印加電圧を調整してもよい。

また、上記実施の形態においては、スイッチトランジスタ１２４及び駆動トランジスタ１２５をｐ型トランジスタとして記載したが、これらをｎ型トランジスタで構成してもよい。

また、スイッチトランジスタ１２４及び駆動トランジスタ１２５は、ＴＦＴであるとしたが、その他の電界効果トランジスタであってもよい。

また、上記実施の形態に係る表示装置に含まれる処理部は、典型的には集積回路であるＬＳＩとして実現される。なお、表示装置１００および３００に含まれる処理部の一部を、有機ＥＬ表示部１１０と同一の基板上に集積することも可能である。また、専用回路又は汎用プロセッサで実現してもよい。また、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。

また、本発明の実施の形態に係る表示装置に含まれるデータ線駆動回路、書込走査駆動回路、制御回路、電圧降下量演算回路、信号処理回路の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。また、本発明は、表示装置１００および３００が備える各処理部により実現される特徴的なステップを含む表示装置の駆動方法として実現してもよい。

また、上記説明では、表示装置がアクティブマトリクス型の有機ＥＬ表示装置である場合を例に述べたが、本発明を、アクティブマトリクス型以外の有機ＥＬ表示装置に適用してもよいし、電流駆動型の発光素子を用いた有機ＥＬ表示装置以外の表示装置、例えば液晶表示装置に適用してもよい。

なお、実施の形態１に係る表示装置１００は、新しく設定されたブロックの抵抗線網により映像に応じた電圧降下量を計算することで、必要最小限の外部印加電圧を設定するものであり、実施の形態２に係る表示装置３００は、新しく設定されたブロックの抵抗線網により映像に応じた電圧降下量を計算することで、映像信号を補正するものであるが、表示装置１００及び３００の双方の機能を兼ね備える表示装置が好ましく、当該表示装置も本発明の技術的範囲である。つまり、上記表示装置とは、新しく設定されたブロックの抵抗線網により映像に応じた電圧降下量を計算することで、必要最小限の外部印加電圧を設定し、かつ、映像信号を補正する。これにより、画素ごとの電圧降下量分布を計算する場合と比較して、計算量を大幅に削減でき、また、メモリ容量を削減できる。よって、低コスト化が可能となる。さらに、低消費電力化および表示パネルの輝度むらの抑制が実現される。また、本表示装置においても、ブロックに対応した画素列方向の抵抗成分及び画素行方向の抵抗成分が等しくなるよう、抵抗線網モデルのブロック分割数を決定することにより、さらに、計算時間を大幅に短縮できる。

本発明の表示装置は、輝度むらが抑制され、低消費電力駆動に優れた表示装置を提供することが可能となり、特にアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。

１００、３００ 表示装置
１１０ 有機ＥＬ表示部
１１１ 発光画素
１１２ 陽極側電源線網
１１３ 陰極側電源線網
１２０ データ線駆動回路
１２１、ＯＬＥＤ 有機ＥＬ素子
１２２ データ線
１２３ 走査線
１２４、Ｑ４ スイッチトランジスタ
１２５ 駆動トランジスタ
１２６ 保持容量
１３０ 書込走査駆動回路
１４０ 制御回路
１５０ 電圧降下量演算回路
１５５ メモリ
１６０、３６０ 信号処理回路
１７０ 可変電圧源
Ｑ１ ドライバトランジスタ

Claims (20)

1. 行列状に配置された複数の発光画素を有する表示部を備える表示装置であって、
   前記表示部に電源電圧を供給する電圧源と、
   前記複数の発光画素のそれぞれの発光輝度を示すデータである映像データに応じて、前記表示部へ供給される電圧を調整する電圧調整部とを備え、
   前記表示部は、さらに、
   前記複数の発光画素及び前記電圧源に接続され、前記電圧源から前記電源電圧が供給される少なくとも１つの電源線を有し、前記電源線は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分および列方向の抵抗成分である画素列抵抗成分を有し、
   前記電圧調整部は、
   前記複数の発光画素を、Ｘｖ行Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、前記電源線が前記第１ブロックごとに前記電源電圧を伝達するものと設定し、
   前記第１ブロックあたりの前記電源線の行方向の抵抗成分である第１ブロック行抵抗成分を、前記画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、前記第１ブロックあたりの前記電源線の列方向の抵抗成分である第１ブロック列抵抗成分を、前記画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定し、
   前記映像データにより前記第１ブロックのそれぞれに電流が流れることで前記電源線に生じる電圧降下量の分布を前記第１ブロックごとに推定し、推定された前記電圧降下量の分布に基づき前記表示部へ供給される前記電圧を調整する
   表示装置。
2. 前記電圧調整部は、
   前記第１ブロック列抵抗成分と前記第１ブロック行抵抗成分とが等しくなるよう、前記Ｘｖおよび前記Ｘｈを設定する
   請求項１に記載の表示装置。
3. 前記電圧調整部が調整する前記電圧は、前記電源電圧である
   請求項１または２に記載の表示装置。
4. 前記電圧調整部が調整する前記電圧は、前記映像データが変換された、前記複数の発光画素のそれぞれに印加される信号電圧である
   請求項１または２に記載の表示装置。
5. 前記電圧調整部が調整する電圧は、前記電源電圧および前記映像データが変換された、前記複数の発光画素のそれぞれに印加される信号電圧である
   請求項１または２に記載の表示装置。
6. 前記電圧調整部は、さらに、
   前記複数の発光画素を、Ｙｖ行Ｙｈ列（ＹｖはＸｖと異なる２以上の整数であり、ＹｈはＸｈと異なる２以上の整数）の複数の発光画素からなる第２ブロックごとに分割し、前記電源線が前記第２ブロックごとに前記電源電圧を伝達するものと設定し、
   前記第２ブロックあたりの前記電源線の行方向の抵抗成分である第２ブロック行抵抗成分を、前記画素行抵抗成分の（Ｙｈ／Ｙｖ）倍したものと設定し、前記第２ブロックあたりの前記電源線の列方向の抵抗成分である第２ブロック列抵抗成分を、前記画素列抵抗成分の（Ｙｖ／Ｙｈ）倍したものと設定し、
   前記映像データにより前記第２ブロックのそれぞれに電流が流れることで前記電源線に生じる電圧降下量の分布を前記第２ブロックごとに推定し、
   前記第１ブロックごとに推定した前記電圧降下量の分布と、前記第２ブロックごとに推定した前記電圧降下量の分布とから、前記電圧降下量の分布を前記発光画素ごとに推定する
   請求項１〜５のいずれか１項に記載の表示装置。
7. 前記電圧調整部は、推定した前記第１ブロックごとの前記電圧降下量の分布の最大値を用いて前記電圧を調整する
   請求項１〜３のいずれか１項に記載の表示装置。
8. 前記電圧源は、第１電圧及び前記第１電圧とは異なる第２電圧を前記表示部に供給し、
   前記少なくとも１つの電源線は、前記第１電圧が供給される第１電源線及び前記第２電圧が供給される第２電源線からなり、
   前記電圧調整部は、前記第１電源線に生じる電圧降下量の分布である第１分布及び前記第２電源線に生じる電圧降下量の分布である第２分布を前記第１ブロックごとに推定し、前記第１分布及び前記第２分布に基づき前記第１電圧及び前記第２電圧を調整する
   請求項１〜３のいずれか１項に記載の表示装置。
9. 前記電圧調整部は、前記第１分布の最大値と前記第２分布の最大値との合計に従って、前記第１電圧及び前記第２電圧を調整する
   請求項８に記載の表示装置。
10. 前記電圧調整部は、前記第１分布と前記第２分布とを複数の前記第１ブロックに対応して合計することにより、前記第１電源線に生じる電圧降下量と前記第２電源線に生じる電圧降下量との和である総電圧降下量の分布を算出し、算出した総電圧降下量の分布に基づき前記第１電圧及び前記第２電圧を調整する
    請求項８に記載の表示装置。
11. 前記電圧調整部は、前記総電圧降下量の分布の最大値を用いて前記第１電圧及び前記第２電圧を調整する
    請求項１０に記載の表示装置。
12. 前記複数の発光画素は、それぞれ、駆動素子と発光素子とを含み、
    前記駆動素子は、ソース電極及びドレイン電極を含み、
    前記発光素子は、第１の電極及び第２の電極を含み、当該第１の電極が前記駆動素子のソース電極及びドレイン電極の一方に接続され、
    前記ソース電極及びドレイン電極の他方と前記第２の電極との一方は、前記第１電源線に接続され、前記ソース電極及びドレイン電極の他方と前記第２の電極との他方は、前記第２電源線に接続されている
    請求項１〜１１のいずれか１項に記載の表示装置。
13. 前記第２の電極は、前記複数の発光画素に共通して設けられた共通電極の一部を構成しており、
    前記共通電極は、その周縁部から電位が印加されるように、前記電圧源と電気的に接続されている
    請求項１２に記載の表示装置。
14. 前記第２の電極は、金属酸化物からなる透明導電性材料で形成されている
    請求項１３に記載の表示装置。
15. 前記発光素子は有機ＥＬ素子である
    請求項１２〜１４のいずれか１項に記載の表示装置。
16. 行列状に配置された複数の発光画素を有する表示部と、前記表示部に電源電圧を供給する電圧源とを備える表示装置の駆動方法であって、
    前記表示部は、さらに、
    前記複数の発光画素及び前記電圧源に接続され、前記電圧源から前記電源電圧が供給される少なくとも１つの電源線を有し、前記電源線は１発光画素あたりの行方向の抵抗成分である画素行抵抗成分および列方向の抵抗成分である画素列抵抗成分を有し、
    前記表示装置の駆動方法は、
    前記複数の発光画素を、Ｘｖ行Ｘｈ列（ＸｖおよびＸｈは２以上の整数）の複数の発光画素からなる第１ブロックごとに分割し、前記電源線が前記第１ブロックごとに前記電源電圧を供給するものと設定するブロック設定ステップと、
    前記第１ブロックあたりの前記電源線の行方向の抵抗成分である第１ブロック行抵抗成分を、前記画素行抵抗成分の（Ｘｈ／Ｘｖ）倍したものと設定し、前記第１ブロックあたりの前記電源線の列方向の抵抗成分である第１ブロック列抵抗成分を、前記画素列抵抗成分の（Ｘｖ／Ｘｈ）倍したものと設定するブロック抵抗成分設定ステップと、
    前記映像データにより前記第１ブロックのそれぞれに電流が流れることで前記電源線に生じる電圧降下量の分布を前記第１ブロックごとに推定する推定ステップと、
    前記推定ステップで推定された前記電圧降下量の分布に基づき前記表示部へ供給される電圧を調整する調整ステップとを含む
    表示装置の駆動方法。
17. 前記ブロック設定ステップでは、
    前記第１ブロック列抵抗成分と前記第１ブロック行抵抗成分とが等しくなるよう、前記Ｘｖおよび前記Ｘｈを設定する
    請求項１６に記載の表示装置の駆動方法。
18. 前記調整ステップでは、
    前記推定ステップで推定された前記電圧降下量の分布に基づき前記電源電圧を調整する
    請求項１６または１７に記載の表示装置の駆動方法。
19. 前記調整ステップでは、
    前記推定ステップで推定された前記電圧降下量の分布に基づき、前記映像データが変換された、前記複数の発光画素のそれぞれに印加される信号電圧を調整する
    請求項１６または１７に記載の表示装置の駆動方法。
20. 前記調整ステップでは、
    前記推定ステップで推定された前記電圧降下量の分布に基づき、前記電源電圧を調整し、かつ、前記複数の発光画素のそれぞれに印加される信号電圧を調整する
    請求項１６または１７に記載の表示装置の駆動方法。

Images