JP6013198B2 - Photoelectric conversion element and method for producing photoelectric conversion element - Google Patents

Photoelectric conversion element and method for producing photoelectric conversion element Download PDF

Info

Publication number
JP6013198B2
JP6013198B2 JP2013000093A JP2013000093A JP6013198B2 JP 6013198 B2 JP6013198 B2 JP 6013198B2 JP 2013000093 A JP2013000093 A JP 2013000093A JP 2013000093 A JP2013000093 A JP 2013000093A JP 6013198 B2 JP6013198 B2 JP 6013198B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
film
transparent conductive
silver paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013000093A
Other languages
Japanese (ja)
Other versions
JP2014132604A (en
Inventor
三宮 仁
仁 三宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2013000093A priority Critical patent/JP6013198B2/en
Publication of JP2014132604A publication Critical patent/JP2014132604A/en
Application granted granted Critical
Publication of JP6013198B2 publication Critical patent/JP6013198B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。   The present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。   In recent years, a solar cell that directly converts solar energy into electric energy has been rapidly expected as a next-generation energy source particularly from the viewpoint of global environmental problems. There are various types of solar cells, such as those using compound semiconductors or organic materials, but the mainstream is currently using silicon crystals.

現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。   Currently, the most manufactured and sold solar cells have a structure in which electrodes are respectively formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface.

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少するため、裏面のみに電極が形成された太陽電池セル(バックコンタクトセル)の開発が進められている。   However, when an electrode is formed on the light-receiving surface, there is reflection and absorption of sunlight at the electrode, so the amount of sunlight incident by the area of the electrode is reduced, so the electrode is formed only on the back surface. Development of solar cells (back contact cells) is in progress.

なかでも、ヘテロ接合型バックコンタクトセルが、20%を超える変換効率を有する高効率の太陽電池セルとして、様々な研究機関から報告されている。しかしながら、ヘテロ接合型バックコンタクトセルの構造は複雑であり、その製造工程も複雑であることから、製造工程の簡易化が要望されている。   Among these, heterojunction back contact cells have been reported by various research institutions as high-efficiency solar cells having a conversion efficiency exceeding 20%. However, since the structure of the heterojunction back contact cell is complicated and its manufacturing process is also complicated, there is a demand for simplification of the manufacturing process.

たとえば特許文献1には、ヘテロ接合型バックコンタクトセルの製造工程を簡易化した発明が開示されている。   For example, Patent Document 1 discloses an invention in which the manufacturing process of a heterojunction back contact cell is simplified.

以下、図13〜図21の模式的断面図を参照して、従来の特許文献1に開示されているヘテロ接合型バックコンタクトセルの製造方法について説明する。   Hereinafter, a method of manufacturing a heterojunction back contact cell disclosed in Patent Document 1 will be described with reference to schematic cross-sectional views of FIGS.

まず、図13に示すように、p型結晶シリコンからなる半導体基板101を準備する。次に、図14に示すように、半導体基板101の裏面上に、i型の水素化アモルファスシリコン膜からなるi型シリコン薄膜層102、ならびにn型の水素化アモルファスシリコン膜からなる逆導電型層103をこの順に形成する。   First, as shown in FIG. 13, a semiconductor substrate 101 made of p-type crystalline silicon is prepared. Next, as shown in FIG. 14, on the back surface of the semiconductor substrate 101, an i-type silicon thin film layer 102 made of an i-type hydrogenated amorphous silicon film and a reverse conductivity type layer made of an n-type hydrogenated amorphous silicon film. 103 are formed in this order.

次に、図15に示すように、逆導電型層103の裏面上に、ITO等からなる酸化物透明導電材料層104、極薄のAgを主成分とする反射層105、およびAlを主成分とする導電層106をこの順に形成する。   Next, as shown in FIG. 15, on the back surface of the reverse conductivity type layer 103, an oxide transparent conductive material layer 104 made of ITO or the like, a reflective layer 105 containing ultra-thin Ag as a main component, and Al as a main component. Are formed in this order.

次に、図16に示すように、導電層106の裏面の一部にYAGレーザ光の基本波(波長1.06μm)を照射することによって、導電層106の一部を加熱溶融させ、Alを主成分とするヘテロ接合貫通コンタクト部108を形成する。ここで、ヘテロ接合貫通コンタクト部108は、半導体基板101と導電層106とを電気的に接続する層であり、ヘテロ接合貫通コンタクト部108が接する半導体基板101の裏面の領域にはAlが拡散してp+領域107となる。   Next, as shown in FIG. 16, a part of the back surface of the conductive layer 106 is irradiated with a fundamental wave of YAG laser light (wavelength 1.06 μm), whereby a part of the conductive layer 106 is heated and melted, and Al is dissolved. A heterojunction through contact portion 108 as a main component is formed. Here, the heterojunction through-contact portion 108 is a layer that electrically connects the semiconductor substrate 101 and the conductive layer 106, and Al diffuses into the region on the back surface of the semiconductor substrate 101 that is in contact with the heterojunction through-contact portion 108. P + region 107.

次に、図17に示すように、酸化物透明導電材料層104、反射層105および導電層106の積層体からなる裏面電極の一部をその厚さ方向に除去することによって、当該裏面電極を複数に分離する開口部である電極分離部109を形成する。   Next, as shown in FIG. 17, by removing a part of the back electrode composed of the oxide transparent conductive material layer 104, the reflective layer 105, and the conductive layer 106 in the thickness direction, the back electrode is An electrode separation portion 109, which is an opening for separation into a plurality of portions, is formed.

次に、図18に示すように、半導体基板1の受光面のテクスチャエッチングを行なうことによって、半導体基板1の受光面にテクスチャ構造110を形成する。   Next, as shown in FIG. 18, the texture structure 110 is formed on the light receiving surface of the semiconductor substrate 1 by performing texture etching on the light receiving surface of the semiconductor substrate 1.

次に、図19に示すように、導電層106の裏面の一部のみを露出させ、かつ電極分離部109を埋めるように絶縁層111を形成する。   Next, as shown in FIG. 19, an insulating layer 111 is formed so as to expose only a part of the back surface of the conductive layer 106 and fill the electrode separation portion 109.

次に、図20に示すように、ヘテロ接合貫通コンタクト部108と接続されている導電層106の裏面に接するように正極取出電極112を形成するとともに、ヘテロ接合貫通コンタクト部108と接続されていない導電層106の裏面に接するように負極取出電極113を形成する。   Next, as shown in FIG. 20, the positive electrode extraction electrode 112 is formed so as to be in contact with the back surface of the conductive layer 106 connected to the heterojunction through contact portion 108 and is not connected to the heterojunction through contact portion 108. A negative electrode extraction electrode 113 is formed so as to be in contact with the back surface of the conductive layer 106.

その後、図21に示すように、半導体基板101の受光面のテクスチャ構造110上に、表面パッシベーション層114および反射防止層115をこの順に形成して、特許文献1に記載のヘテロ接合型バックコンタクトセルが完成する。   Thereafter, as shown in FIG. 21, a surface passivation layer 114 and an antireflection layer 115 are formed in this order on the texture structure 110 of the light receiving surface of the semiconductor substrate 101, and the heterojunction back contact cell described in Patent Document 1 is formed. Is completed.

特開2009−152222号公報JP 2009-152222 A

上記の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法においては、YAGレーザ光の基本波を照射することによってヘテロ接合貫通コンタクト部108を形成している。   In the method of manufacturing a heterojunction back contact cell disclosed in Patent Document 1, the heterojunction through contact portion 108 is formed by irradiating a fundamental wave of YAG laser light.

しかしながら、特許文献1に開示された方法は、少なくとも以下の(i)および(ii)の2つの課題が存在していた。   However, the method disclosed in Patent Document 1 has at least the following two problems (i) and (ii).

(i)YAGレーザ光の基本波が照射されることによって形成されたヘテロ接合貫通コンタクト部108は半導体基板101のp+領域107と直接接触することになるため、パッシベーション効果が発現しない。   (I) Since the heterojunction through contact portion 108 formed by irradiating the fundamental wave of the YAG laser beam is in direct contact with the p + region 107 of the semiconductor substrate 101, the passivation effect is not exhibited.

(ii)ヘテロ接合型バックコンタクトセルにおいては、半導体基板101としてp型結晶シリコンを用いた場合よりもn型結晶シリコンを用いた場合の方が変換効率が高くなるが、Alの拡散によってn型結晶シリコンからなる半導体基板101にp+領域107を形成するのは適していない。   (Ii) In the heterojunction back contact cell, the conversion efficiency is higher when n-type crystalline silicon is used than when p-type crystalline silicon is used as the semiconductor substrate 101, but the n-type is diffused due to Al diffusion. It is not suitable to form the p + region 107 in the semiconductor substrate 101 made of crystalline silicon.

いずれにしても、特許文献1に開示された方法は、ヘテロ接合型バックコンタクトセルを製造しにくいプロセスとなっていた。   In any case, the method disclosed in Patent Document 1 is a process in which it is difficult to manufacture a heterojunction back contact cell.

上記の事情に鑑みて、本発明の目的は、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能な光電変換素子および光電変換素子の製造方法を提供することにある。   In view of the above circumstances, an object of the present invention is to provide a photoelectric conversion element capable of manufacturing a heterojunction back contact cell having a complicated structure by a simple manufacturing process and a method for manufacturing the photoelectric conversion element. It is in.

本発明は、第1導電型の半導体基板と、半導体基板の一方の表面の一部の領域上に、順次積層された、i型非晶質膜と、p型非晶質膜と、第1の透明導電膜と、n型非晶質膜と、第2の透明導電膜と、第1の電極と、半導体基板の表面の他の一部の領域上に、順次積層された、n型非晶質膜と、第2の透明導電膜と、第2の電極と、を備えた、光電変換素子である。このような構成とすることにより、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能となる。   The present invention relates to a first conductivity type semiconductor substrate, an i-type amorphous film, a p-type amorphous film, and a first layer, which are sequentially stacked on a partial region of one surface of the semiconductor substrate. The n-type non-conductive layer, the n-type amorphous film, the second transparent conductive film, the first electrode, and the other part of the surface of the semiconductor substrate are sequentially stacked. The photoelectric conversion element includes a crystalline film, a second transparent conductive film, and a second electrode. With such a configuration, it is possible to manufacture a heterojunction back contact cell having a complicated structure by a simple manufacturing process.

また、本発明は、第1導電型の半導体基板の一方の表面の全面上に、i型非晶質膜とp型非晶質膜と第1の透明導電膜とをこの順序で積層することによって、半導体基板の表面上に第1の積層体を形成する工程と、第1のレーザ光の照射により、第1の積層体の一部を除去することによって、半導体基板の表面の一部を露出させる工程と、半導体基板の露出した表面と第1の積層体とを覆うように、n型非晶質膜と第2の透明導電膜とをこの順序で積層することによって、半導体基板の露出した表面上に第2の積層体を形成する工程と、第2のレーザ光の照射により、第1の積層体と第2の積層体とを分離する工程と、第1の積層体上に第1の電極を形成する工程と、第2の積層体上に第2の電極を形成する工程と、を含み、第1のレーザ光および第2のレーザ光は、それぞれ、YAGレーザ光の第2高調波およびYAGレーザ光の第3高調波の少なくとも一方であり、第1のレーザ光の照射時間および第2のレーザ光の照射時間は、それぞれ、1ナノ秒以下である、光電変換素子の製造方法である。このような構成とすることにより、第1のレーザ光および第2のレーザ光の照射によって半導体基板に与えられるダメージを低減することができるとともに、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能となる。   Further, according to the present invention, an i-type amorphous film, a p-type amorphous film, and a first transparent conductive film are laminated in this order on the entire surface of one surface of the first conductivity type semiconductor substrate. The step of forming the first stacked body on the surface of the semiconductor substrate and the removal of a part of the first stacked body by irradiation with the first laser beam, The n-type amorphous film and the second transparent conductive film are stacked in this order so as to cover the exposed step and the exposed surface of the semiconductor substrate and the first stacked body, thereby exposing the semiconductor substrate. Forming a second laminate on the surface, separating the first laminate and the second laminate by irradiation with a second laser beam, and forming a second laminate on the first laminate. Forming a first electrode, and forming a second electrode on the second stacked body, the first laser beam And the second laser light are at least one of the second harmonic of the YAG laser light and the third harmonic of the YAG laser light, respectively, and the irradiation time of the first laser light and the irradiation time of the second laser light Are each a method for producing a photoelectric conversion element of 1 nanosecond or less. With such a configuration, damage to the semiconductor substrate due to irradiation with the first laser light and the second laser light can be reduced, and a heterojunction back contact cell having a complicated structure can be simplified. It becomes possible to manufacture in a simple manufacturing process.

本発明によれば、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能な光電変換素子および光電変換素子の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the photoelectric conversion element which can manufacture the heterojunction type back contact cell which has a complicated structure with a simple manufacturing process, and a photoelectric conversion element can be provided.

実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図である。It is a typical sectional view of a heterojunction type back contact cell of an embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 結晶シリコン(c−Si)、水素化アモルファスシリコン(a−Si:H)および水素化微結晶シリコン(μc−Si:H)に対して照射される光のエネルギ(eV)と吸収係数(cm-1)との関係を示す図である。Energy (eV) and absorption coefficient (cm ) of light irradiated to crystalline silicon (c-Si), hydrogenated amorphous silicon (a-Si: H) and hydrogenated microcrystalline silicon (μc-Si: H) It is a figure which shows the relationship with 1 ). 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of an example of the manufacturing method of the heterojunction type back contact cell of embodiment. 実施の形態のヘテロ接合型バックコンタクトセルから電力を取り出すための配線シートの一例の模式的な平面図である。It is a typical top view of an example of the wiring sheet for taking out electric power from the heterojunction type back contact cell of an embodiment. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG. 従来の特許文献1に開示されたヘテロ接合型バックコンタクトセルの製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the heterojunction type back contact cell disclosed by the conventional patent document 1. FIG.

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Embodiments of the present invention will be described below. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.

図1に、本発明の光電変換素子の一例である実施の形態のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図1に示すように、実施の形態のヘテロ接合型バックコンタクトセルは、n型単結晶シリコンからなる半導体基板1を有しており、半導体基板1の一方の表面である受光面上には、パッシベーション膜2と、反射防止膜3とが、半導体基板1側から順次積層されている。   FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell according to an embodiment which is an example of the photoelectric conversion element of the present invention. As shown in FIG. 1, the heterojunction back contact cell of the embodiment has a semiconductor substrate 1 made of n-type single crystal silicon, and on the light receiving surface that is one surface of the semiconductor substrate 1, A passivation film 2 and an antireflection film 3 are sequentially stacked from the semiconductor substrate 1 side.

半導体基板1の受光面とは反対側の表面である裏面の一部の領域上には、i型のアモルファスシリコンからなるi型非晶質膜4と、p型のアモルファスシリコンからなるp型非晶質膜5と、第1の透明導電膜6と、n型のアモルファスシリコンからなるn型非晶質膜8と、第2の透明導電膜9と、第1の電極12とが順次積層されている。   An i-type amorphous film 4 made of i-type amorphous silicon and a p-type non-layer made of p-type amorphous silicon are formed on a part of the back surface which is the surface opposite to the light-receiving surface of the semiconductor substrate 1. A crystalline film 5, a first transparent conductive film 6, an n-type amorphous film 8 made of n-type amorphous silicon, a second transparent conductive film 9, and a first electrode 12 are sequentially stacked. ing.

半導体基板1の裏面の他の一部の領域上には、n型非晶質膜8と、第2の透明導電膜9と、第2の電極13とが順次積層されている。   An n-type amorphous film 8, a second transparent conductive film 9, and a second electrode 13 are sequentially stacked on another partial region of the back surface of the semiconductor substrate 1.

なお、半導体基板1の裏面上にi型非晶質膜4とp型非晶質膜5と第1の透明導電膜6とが半導体基板1側から順次積層されてなる第1の積層体10の端面と、第1の電極12の反対側の端面との間の水平距離W1は、たとえば1000μm程度とすることができる。   Note that a first stacked body 10 in which an i-type amorphous film 4, a p-type amorphous film 5, and a first transparent conductive film 6 are sequentially stacked on the back surface of the semiconductor substrate 1 from the semiconductor substrate 1 side. The horizontal distance W1 between the end face of the first electrode 12 and the end face on the opposite side of the first electrode 12 can be, for example, about 1000 μm.

また、第1の積層体10の端面と、それに隣り合う第1の積層体10の端面との間の水平距離W2は、たとえば1500μm程度とすることができる。なお、隣り合う第1の積層体10の間の半導体基板1の裏面上にはn型非晶質膜8と第2の透明導電膜9とが半導体基板1側から順次積層されてなる第2の積層体20が形成されている。   Moreover, the horizontal distance W2 between the end surface of the first stacked body 10 and the end surface of the first stacked body 10 adjacent thereto can be set to, for example, about 1500 μm. Note that a second n-type amorphous film 8 and a second transparent conductive film 9 are sequentially stacked from the semiconductor substrate 1 side on the back surface of the semiconductor substrate 1 between the adjacent first stacked bodies 10. The laminated body 20 is formed.

また、第1の電極12の端面と、それに隣り合う第2の電極13の端面との間の水平距離W3およびW4は、それぞれ、たとえば200μm程度とすることができる。   Further, the horizontal distances W3 and W4 between the end face of the first electrode 12 and the end face of the second electrode 13 adjacent to the end face can be set to about 200 μm, for example.

これにより、第2の電極13の幅は、W2−(W1+W3+W4)の式から、たとえば200μm程度とすることができる。   Thereby, the width | variety of the 2nd electrode 13 can be about 200 micrometers from the formula of W2- (W1 + W3 + W4).

以下、図2〜図11の模式的断面図を参照して、実施の形態のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図2に示すように、半導体基板1の受光面の全面に、パッシベーション膜2を積層する。   Hereinafter, an example of a method for manufacturing the heterojunction back contact cell of the embodiment will be described with reference to schematic cross-sectional views of FIGS. First, as shown in FIG. 2, the passivation film 2 is laminated on the entire light receiving surface of the semiconductor substrate 1.

パッシベーション膜2としては、たとえば、酸化シリコン膜、窒化シリコン膜または水素化アモルファスシリコン膜などを用いることができる。パッシベーション膜2の厚さは特に限定されないが、たとえば5nm以上10nm以下とすることができる。   For example, a silicon oxide film, a silicon nitride film, or a hydrogenated amorphous silicon film can be used as the passivation film 2. The thickness of the passivation film 2 is not particularly limited, but can be, for example, 5 nm or more and 10 nm or less.

パッシベーション膜2の積層方法も特に限定されず、たとえばプラズマCVD(Chemical Vapor Deposition)法などを用いることができる。   The method for laminating the passivation film 2 is not particularly limited, and for example, a plasma CVD (Chemical Vapor Deposition) method or the like can be used.

次に、図3に示すように、パッシベーション膜2の全面に、反射防止膜3を積層する。
反射防止膜3としては、たとえば、窒化シリコン膜または透明導電酸化膜などの屈折率が2.0程度の膜を用いることができる。反射防止膜3の厚さは特に限定されないが、たとえば100nm程度とすることができる。
Next, as shown in FIG. 3, an antireflection film 3 is laminated on the entire surface of the passivation film 2.
As the antireflection film 3, for example, a film having a refractive index of about 2.0 such as a silicon nitride film or a transparent conductive oxide film can be used. The thickness of the antireflection film 3 is not particularly limited, but can be, for example, about 100 nm.

反射防止膜3の積層方法も特に限定されず、たとえばプラズマCVD法またはスパッタリング法などを用いることができる。   The method for stacking the antireflection film 3 is not particularly limited, and for example, a plasma CVD method or a sputtering method can be used.

次に、図4に示すように、半導体基板1の裏面の全面に、i型のアモルファスシリコンからなるi型非晶質膜4およびp型のアモルファスシリコンからなるp型非晶質膜5を、この順序で、たとえばプラズマCVD法により積層する。   Next, as shown in FIG. 4, an i-type amorphous film 4 made of i-type amorphous silicon and a p-type amorphous film 5 made of p-type amorphous silicon are formed on the entire back surface of the semiconductor substrate 1. In this order, the layers are stacked by, for example, a plasma CVD method.

半導体基板1としてはn型単結晶シリコンが変換効率を向上させる点からは好ましいが、たとえば従来から公知のp型半導体基板などを用いてもよい。また、半導体基板1としては、たとえば予め半導体基板1の受光面にテクスチャ構造(図示せず)が形成された半導体基板などを用いることが好ましい。   Although n-type single crystal silicon is preferable as the semiconductor substrate 1 from the viewpoint of improving the conversion efficiency, for example, a conventionally known p-type semiconductor substrate may be used. Moreover, as the semiconductor substrate 1, it is preferable to use a semiconductor substrate in which a texture structure (not shown) is formed on the light receiving surface of the semiconductor substrate 1 in advance.

半導体基板1の厚さは、特に限定されないが、たとえば100μm以上300μm以下とすることができ、好ましくは100μm以上200μm以下とすることができる。また、半導体基板1の比抵抗も、特に限定されないが、たとえば0.1Ω・cm以上1Ω・cm以下とすることができる。   Although the thickness of the semiconductor substrate 1 is not specifically limited, For example, it can be 100 micrometers or more and 300 micrometers or less, Preferably it can be 100 micrometers or more and 200 micrometers or less. Further, the specific resistance of the semiconductor substrate 1 is not particularly limited, but may be, for example, 0.1 Ω · cm or more and 1 Ω · cm or less.

i型非晶質膜4の厚さは、特に限定されないが、たとえば3nm程度とすることができる。   The thickness of the i-type amorphous film 4 is not particularly limited, but can be about 3 nm, for example.

p型非晶質膜5の厚さは、特に限定されないが、たとえば7nm程度とすることができる。   The thickness of the p-type amorphous film 5 is not particularly limited, but can be about 7 nm, for example.

p型非晶質膜5に含まれるp型不純物としては、たとえばボロンを用いることができ、p型非晶質膜5のp型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。 As the p-type impurity contained in the p-type amorphous film 5, for example, boron can be used, and the p-type impurity concentration of the p-type amorphous film 5 is, for example, about 5 × 10 19 / cm 3 . be able to.

なお、本明細書において「i型」とは、n型またはp型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にn型またはp型の不純物が不可避的に拡散することなどによってわずかにn型またはp型の導電型を示すこともあり得る。   Note that “i-type” in this specification means that n-type or p-type impurities are not intentionally doped. For example, after manufacturing a photoelectric conversion element, n-type or p-type impurities are not present. A slight n-type or p-type conductivity may be exhibited due to unavoidable diffusion.

また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手(ダングリングボンド)が水素で終端されたものも含まれる。   In the present specification, “amorphous silicon” includes hydrogen atoms terminated with dangling bonds of silicon atoms such as amorphous silicon hydride.

次に、図5に示すように、p型非晶質膜5の裏面の全面に、第1の透明導電膜6を積層する。これにより、半導体基板1の裏面上に、i型非晶質膜4と、p型非晶質膜5と、第1の透明導電膜6とが半導体基板1側からこの順序で積層されてなる第1の積層体10が形成される。   Next, as shown in FIG. 5, a first transparent conductive film 6 is laminated on the entire back surface of the p-type amorphous film 5. As a result, the i-type amorphous film 4, the p-type amorphous film 5, and the first transparent conductive film 6 are laminated in this order on the back surface of the semiconductor substrate 1 from the semiconductor substrate 1 side. A first laminate 10 is formed.

第1の透明導電膜6としては、導電性を有する透明材料を特に限定なく用いることができるが、なかでも酸化亜鉛を含む透明導電膜を用いることが好ましい。第1の透明導電膜6に酸化亜鉛を含む透明導電膜を用いた場合には、コスト的に有利となる傾向にある。   As the first transparent conductive film 6, a conductive transparent material can be used without any particular limitation, and among these, it is preferable to use a transparent conductive film containing zinc oxide. When a transparent conductive film containing zinc oxide is used for the first transparent conductive film 6, the cost tends to be advantageous.

第1の透明導電膜6の積層方法は特に限定されないが、たとえばスパッタリング法により積層することができる。また、第1の透明導電膜6の厚さも特に限定されないが、たとえば60nm以下とすることができる。   Although the lamination | stacking method of the 1st transparent conductive film 6 is not specifically limited, For example, it can laminate | stack by sputtering method. Further, the thickness of the first transparent conductive film 6 is not particularly limited, but can be set to 60 nm or less, for example.

次に、図6に示すように、第1の積層体10の裏面の一部に第1のレーザ光7を照射することによって、第1の積層体10の一部を除去して、半導体基板1の裏面の一部を露出させる。   Next, as shown in FIG. 6, a part of the first stacked body 10 is removed by irradiating a part of the back surface of the first stacked body 10 with the first laser beam 7, and the semiconductor substrate A part of the back surface of 1 is exposed.

第1のレーザ光7としては、半導体基板1と比べて、i型非晶質膜4およびp型非晶質膜5の方が大きな吸収係数を有するエネルギに対応する波長を有する光を用いることが好ましく、なかでも、YAGレーザ光の第2高調波(波長532nm)、YAGレーザ光の第3高調波(波長355nm)およびYAGレーザ光の第4高調波(波長266nm)からなる群から選択された少なくとも1つを用いることがより好ましく、熱ダメージを少なくする観点からは、YAGレーザ光の第2高調波またはYAGレーザ光の第3高調波を用いることが特に好ましい。   As the first laser light 7, light having a wavelength corresponding to energy having a larger absorption coefficient is used in the i-type amorphous film 4 and the p-type amorphous film 5 than in the semiconductor substrate 1. Are selected from the group consisting of the second harmonic (wavelength 532 nm) of the YAG laser light, the third harmonic (wavelength 355 nm) of the YAG laser light, and the fourth harmonic (wavelength 266 nm) of the YAG laser light. It is more preferable to use at least one, and from the viewpoint of reducing thermal damage, it is particularly preferable to use the second harmonic of the YAG laser light or the third harmonic of the YAG laser light.

たとえば、i型非晶質膜4およびp型非晶質膜5が水素化アモルファスシリコンからなり、半導体基板1が結晶シリコンからなる場合には、図7に示すように、YAGレーザ光の第2高調波に対する水素化アモルファスシリコンの吸収係数は、結晶シリコンの吸収係数と比べて10倍以上となる。そのため、この場合には、YAGレーザ光の第2高調波の照射部分のi型非晶質膜4およびp型非晶質膜5のみを選択的に蒸散させて、当該照射部分のp型非晶質膜5上の第1の透明導電膜6とともに除去することができるため、半導体基板1の裏面の一部をより効率的に露出させることができる。   For example, when the i-type amorphous film 4 and the p-type amorphous film 5 are made of hydrogenated amorphous silicon and the semiconductor substrate 1 is made of crystalline silicon, as shown in FIG. The absorption coefficient of hydrogenated amorphous silicon with respect to harmonics is 10 times or more that of crystalline silicon. Therefore, in this case, only the i-type amorphous film 4 and the p-type amorphous film 5 in the second harmonic irradiation portion of the YAG laser light are selectively evaporated to remove the p-type non-irradiation in the irradiation portion. Since it can be removed together with the first transparent conductive film 6 on the crystalline film 5, a part of the back surface of the semiconductor substrate 1 can be exposed more efficiently.

なお、図7は、結晶シリコン(c−Si)、水素化アモルファスシリコン(a−Si:H)および水素化微結晶シリコン(μc−Si:H)に対して照射される光のエネルギ(eV)と吸収係数(cm-1)との関係を示している。 Note that FIG. 7 shows energy (eV) of light irradiated to crystalline silicon (c-Si), hydrogenated amorphous silicon (a-Si: H), and hydrogenated microcrystalline silicon (μc-Si: H). And the absorption coefficient (cm −1 ).

また、第1のレーザ光7の照射時間は、1ナノ秒以下であることが好ましい。第1のレーザ光7の照射時間が1ナノ秒以下である場合には、下地となる半導体基板1へのダメージを少なくすることができる傾向にある。   Moreover, it is preferable that the irradiation time of the 1st laser beam 7 is 1 nanosecond or less. When the irradiation time of the first laser beam 7 is 1 nanosecond or less, there is a tendency that damage to the underlying semiconductor substrate 1 can be reduced.

また、図6に示す第1のレーザ光7の照射による第1の積層体10の除去幅W5は、たとえば500μm程度とすることができる。   Further, the removal width W5 of the first stacked body 10 by the irradiation with the first laser beam 7 shown in FIG. 6 can be set to, for example, about 500 μm.

次に、図8に示すように、半導体基板1の露出した裏面と第1の積層体10とを覆うように、n型非晶質膜8をたとえばプラズマCVD法により積層する。n型非晶質膜8は、第1の透明導電膜6の表面上に積層されていることから、第1の透明導電膜6とn型非晶質膜8との接合は、オーミック接合となる。   Next, as shown in FIG. 8, an n-type amorphous film 8 is laminated by, for example, a plasma CVD method so as to cover the exposed back surface of the semiconductor substrate 1 and the first laminated body 10. Since the n-type amorphous film 8 is laminated on the surface of the first transparent conductive film 6, the junction between the first transparent conductive film 6 and the n-type amorphous film 8 is an ohmic junction. Become.

n型非晶質膜8としてはn型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のn型のアモルファス半導体膜などを用いてもよい。n型非晶質膜8の厚さは、特に限定されないが、たとえば30nm程度とすることができる。   The n-type amorphous film 8 is not limited to a film made of n-type amorphous silicon. For example, a conventionally known n-type amorphous semiconductor film may be used. The thickness of the n-type amorphous film 8 is not particularly limited, but can be about 30 nm, for example.

n型非晶質膜8に含まれるn型不純物としては、たとえばリンを用いることができ、n型非晶質膜8のn型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。 As the n-type impurity contained in the n-type amorphous film 8, for example, phosphorus can be used, and the n-type impurity concentration of the n-type amorphous film 8 is, for example, about 5 × 10 19 / cm 3 . be able to.

また、n型非晶質膜8の成膜前に、n型不純物濃度がたとえば1×1015個/cm3〜1×1018個/cm3程度のn型半導体層を形成することが好ましい。この場合には、実施の形態のヘテロ接合型バックコンタクトセルの開放電圧が向上する傾向にある。 Further, it is preferable to form an n-type semiconductor layer having an n-type impurity concentration of, for example, about 1 × 10 15 pieces / cm 3 to 1 × 10 18 pieces / cm 3 before forming the n-type amorphous film 8. . In this case, the open circuit voltage of the heterojunction back contact cell of the embodiment tends to be improved.

次に、図9に示すように、半導体基板1の露出した裏面と第1の積層体10とを覆うn型非晶質膜8の裏面の全面に第2の透明導電膜9を積層する。これにより、半導体基板1の裏面上に、n型非晶質膜8と第2の透明導電膜9とが半導体基板1側からこの順序で積層されてなる第2の積層体20が形成される。   Next, as shown in FIG. 9, the second transparent conductive film 9 is laminated on the entire back surface of the n-type amorphous film 8 that covers the exposed back surface of the semiconductor substrate 1 and the first stacked body 10. As a result, a second stacked body 20 is formed on the back surface of the semiconductor substrate 1 by laminating the n-type amorphous film 8 and the second transparent conductive film 9 in this order from the semiconductor substrate 1 side. .

第2の透明導電膜9としては、導電性を有する透明材料を特に限定なく用いることができるが、なかでもITO(Indium Tin Oxide)を含む透明導電膜を用いることが好ましい。第2の透明導電膜9にITOを含む透明導電膜を用いた場合には、n型非晶質膜8との密着性が向上する傾向にある。   As the second transparent conductive film 9, a conductive transparent material can be used without particular limitation, and among them, a transparent conductive film containing ITO (Indium Tin Oxide) is preferably used. When a transparent conductive film containing ITO is used for the second transparent conductive film 9, the adhesion with the n-type amorphous film 8 tends to be improved.

第2の透明導電膜9の積層方法は特に限定されないが、たとえばスパッタリング法により積層することができる。また、第2の透明導電膜9の厚さも特に限定されないが、たとえば60nm以下とすることができる。   Although the lamination | stacking method of the 2nd transparent conductive film 9 is not specifically limited, For example, it can laminate | stack by sputtering method. Further, the thickness of the second transparent conductive film 9 is not particularly limited, but can be set to 60 nm or less, for example.

次に、図10に示すように、第2の積層体20の裏面の一部に第2のレーザ光11を照射することによって、第2の積層体20の一部を除去して、半導体基板1の裏面の一部を露出させる。これにより、第1の積層体10と第2の積層体20とが電気的に分離される。   Next, as shown in FIG. 10, a part of the second stacked body 20 is removed by irradiating a part of the back surface of the second stacked body 20 with the second laser light 11, and the semiconductor substrate A part of the back surface of 1 is exposed. Thereby, the 1st laminated body 10 and the 2nd laminated body 20 are electrically isolate | separated.

なお、この工程によって、第1の積層体10上にもn型非晶質膜8と第2の透明導電膜9との積層体が残ることになるが、本明細書においては、半導体基板1の裏面上に積層されたn型非晶質膜8と第2の透明導電膜9との積層体のみを第2の積層体20というものとする。   Note that, by this step, a stacked body of the n-type amorphous film 8 and the second transparent conductive film 9 remains on the first stacked body 10, but in this specification, the semiconductor substrate 1 Only the stacked body of the n-type amorphous film 8 and the second transparent conductive film 9 stacked on the back surface of the substrate is referred to as a second stacked body 20.

第2のレーザ光11としては、半導体基板1と比べて、n型非晶質膜8の方が大きな吸収係数を有するエネルギに対応する波長を有する光を用いることが好ましく、なかでもYAGレーザ光の第2高調波(波長532nm)およびYAGレーザ光の第3高調波(波長355nm)の少なくとも一方であることがより好ましく、YAGレーザ光の第2高調波であることが特に好ましい。   As the second laser light 11, it is preferable to use light having a wavelength corresponding to energy having a larger absorption coefficient in the n-type amorphous film 8 than in the semiconductor substrate 1, and in particular, YAG laser light. Is more preferably at least one of the second harmonic (wavelength 532 nm) and the third harmonic (wavelength 355 nm) of the YAG laser light, and particularly preferably the second harmonic of the YAG laser light.

たとえば、n型非晶質膜8が水素化アモルファスシリコンからなり、半導体基板1が結晶シリコンからなる場合には、図7に示すように、YAGレーザ光の第2高調波に対する水素化アモルファスシリコンの吸収係数は、結晶シリコンの吸収係数と比べて10倍以上となる。そのため、この場合には、YAGレーザ光の第2高調波の照射部分のn型非晶質膜8のみを選択的に蒸散させて、当該照射部分のn型非晶質膜8上の第2の透明導電膜9とともに除去することができるため、半導体基板1の裏面の一部をより効率的に露出させることができる。   For example, when the n-type amorphous film 8 is made of hydrogenated amorphous silicon and the semiconductor substrate 1 is made of crystalline silicon, as shown in FIG. 7, the hydrogenated amorphous silicon with respect to the second harmonic of the YAG laser beam is used. The absorption coefficient is 10 times or more that of crystalline silicon. Therefore, in this case, only the n-type amorphous film 8 in the second harmonic irradiation portion of the YAG laser light is selectively evaporated, and the second on the n-type amorphous film 8 in the irradiation portion. Since it can be removed together with the transparent conductive film 9, a part of the back surface of the semiconductor substrate 1 can be exposed more efficiently.

また、第2のレーザ光11の照射時間は、1ナノ秒以下であることが好ましい。第2のレーザ光11の照射時間が1ナノ秒以下である場合には、下地となる半導体基板1へのダメージを少なくすることができる傾向にある。   Moreover, it is preferable that the irradiation time of the 2nd laser beam 11 is 1 nanosecond or less. When the irradiation time of the second laser beam 11 is 1 nanosecond or less, the damage to the semiconductor substrate 1 serving as a base tends to be reduced.

次に、図11に示すように、第1の積層体10上の第2の透明導電膜9の裏面上に第1の銀ペースト12aを塗布するとともに、第2の積層体20の第2の透明導電膜9の裏面上に第2の銀ペースト13aを塗布する。   Next, as shown in FIG. 11, while applying the 1st silver paste 12a on the back surface of the 2nd transparent conductive film 9 on the 1st laminated body 10, the 2nd of the 2nd laminated body 20 A second silver paste 13 a is applied on the back surface of the transparent conductive film 9.

ここで、第1の銀ペースト12aおよび第2の銀ペースト13aとしては、それぞれ、焼成温度が200℃以下の銀ペーストを用いることが好ましい。この場合には、アモルファスシリコンの結合水素状態に与える影響が少なくなる傾向にある。   Here, as the 1st silver paste 12a and the 2nd silver paste 13a, it is preferable to respectively use the silver paste whose baking temperature is 200 degrees C or less. In this case, the influence on the bonded hydrogen state of amorphous silicon tends to be reduced.

また、第1の銀ペースト12aおよび第2の銀ペースト13aは、平均粒径が1000nm未満の銀粒子を含むことが好ましい。この場合には、第2の透明導電膜9に対する第1の電極12および第2の電極13のコンタクト抵抗を低くすることができる傾向にある。   Moreover, it is preferable that the 1st silver paste 12a and the 2nd silver paste 13a contain silver particle whose average particle diameter is less than 1000 nm. In this case, the contact resistance of the first electrode 12 and the second electrode 13 with respect to the second transparent conductive film 9 tends to be lowered.

また、第1の銀ペースト12aおよび第2の銀ペースト13aとしては、それぞれ、1μΩ・cm以下の比抵抗を有する銀ペーストを用いることが好ましい。この場合には、第2の透明導電膜9に対する第1の電極12および第2の電極13のコンタクト抵抗を低くすることができる傾向にある。   Moreover, as the 1st silver paste 12a and the 2nd silver paste 13a, it is preferable to use the silver paste which has a specific resistance of 1 microhm * cm or less, respectively. In this case, the contact resistance of the first electrode 12 and the second electrode 13 with respect to the second transparent conductive film 9 tends to be lowered.

次に、第1の銀ペースト12aおよび第2の銀ペースト13aを焼成することによって、図1に示すように、第1の積層体10上に焼成銀電極である第1の電極12を形成するとともに、第2の積層体20上に焼成銀電極である第2の電極13を形成する。   Next, by firing the first silver paste 12a and the second silver paste 13a, the first electrode 12 that is a fired silver electrode is formed on the first laminate 10 as shown in FIG. At the same time, the second electrode 13 that is a baked silver electrode is formed on the second laminate 20.

第1の電極12および第2の電極13の形状は、特に限定されないが、それぞれたとえば櫛形状に形成され、互いの櫛歯が1本ずつ交互に配列されるように形成されることができる。   Although the shape of the 1st electrode 12 and the 2nd electrode 13 is not specifically limited, For example, it forms in a comb shape, respectively, and it can form so that a mutual comb tooth may be arranged alternately one by one.

また、第1の電極12および第2の電極13を形成する前(第1の銀ペースト12aおよび第2の銀ペースト13aを塗布する前)に、第2の透明導電膜9の裏面上に銀薄膜を形成しておくことが好ましい。この場合には、第2の透明導電膜9に対する第1の電極12および第2の電極13のコンタクト抵抗がより低くなる傾向にある。なお、第2のレーザ光11の照射により銀薄膜を加工する場合には、第2のレーザ光11としては、YAGレーザ光の第3高調波または第4高調波を用いることが好ましく、YAGレーザ光の第4高調波を用いることがより好ましい。   Further, before forming the first electrode 12 and the second electrode 13 (before applying the first silver paste 12a and the second silver paste 13a), silver is formed on the back surface of the second transparent conductive film 9. It is preferable to form a thin film. In this case, the contact resistance of the first electrode 12 and the second electrode 13 with respect to the second transparent conductive film 9 tends to be lower. In addition, when processing a silver thin film by irradiation of the 2nd laser beam 11, it is preferable to use the 3rd harmonic or 4th harmonic of a YAG laser beam as the 2nd laser beam 11, and a YAG laser More preferably, the fourth harmonic of light is used.

ここで、銀薄膜の厚さは、たとえば100nm以上500nm以下とすることができる。また、銀薄膜は、たとえば、スパッタリング法によって、200nm程度の厚さに形成することができる。   Here, the thickness of the silver thin film can be, for example, not less than 100 nm and not more than 500 nm. The silver thin film can be formed to a thickness of about 200 nm by, for example, a sputtering method.

以上により、図1に示す構造を有する実施の形態のヘテロ接合型バックコンタクトセルが完成する。   Thus, the heterojunction back contact cell of the embodiment having the structure shown in FIG. 1 is completed.

図12に、実施の形態のヘテロ接合型バックコンタクトセルから電力を取り出すための配線シートの一例の模式的な平面図を示す。図12に示すように、配線シート30は、絶縁性基材31の表面上に、実施の形態のヘテロ接合型バックコンタクトセルの裏面の第1の電極12および第2の電極13からそれぞれ電力を取り出すためのp配線32およびn配線33が千鳥格子状に配置されている構成とすることができる。   FIG. 12 shows a schematic plan view of an example of a wiring sheet for extracting power from the heterojunction back contact cell of the embodiment. As shown in FIG. 12, the wiring sheet 30 receives power from the first electrode 12 and the second electrode 13 on the back surface of the heterojunction back contact cell of the embodiment on the surface of the insulating substrate 31. The p wiring 32 and the n wiring 33 for taking out may be arranged in a staggered pattern.

すなわち、第1の電極12の櫛歯の長手方向が、互いに間隔を空けて配置されているp配線32の長手方向に沿うようにして、第1の電極12をp配線32上に設置して電気的に接続する。また、第2の電極13の櫛歯の長手方向が、互いに間隔を空けて配置されているn配線33の長手方向に沿うようにして、第2の電極13をn配線33上に設置して電気的に接続する。これにより、図1に示す実施の形態のヘテロ接合型バックコンタクトセルと、図12に示す配線シート30とを接続することができる。   That is, the first electrode 12 is placed on the p wiring 32 so that the longitudinal direction of the comb teeth of the first electrode 12 is along the longitudinal direction of the p wiring 32 that is spaced from each other. Connect electrically. Further, the second electrode 13 is placed on the n wiring 33 so that the longitudinal direction of the comb teeth of the second electrode 13 is along the longitudinal direction of the n wirings 33 that are spaced apart from each other. Connect electrically. Thereby, the heterojunction back contact cell of embodiment shown in FIG. 1 and the wiring sheet 30 shown in FIG. 12 can be connected.

また、実施の形態のヘテロ接合型バックコンタクトセルが接続された配線シート30のp配線32と、実施の形態のヘテロ接合型バックコンタクトセルが接続された他の配線シート30のn配線33とを順次電気的に接続していくことによって、配線シート30により実施の形態のヘテロ接合型バックコンタクトセルのモジュール化が可能となる。   Further, the p wiring 32 of the wiring sheet 30 to which the heterojunction back contact cell of the embodiment is connected and the n wiring 33 of another wiring sheet 30 to which the heterojunction back contact cell of the embodiment is connected. By sequentially electrically connecting, the wiring sheet 30 enables the heterojunction back contact cell of the embodiment to be modularized.

なお、絶縁性基材31としては、絶縁性材料であれば特に限定されず、たとえばポリエステルフィルムなどの絶縁性フィルムを用いることができる。また、p配線32およびn配線33としては、導電性材料であれば特に限定されず、たとえば銅配線などを用いることができる。   The insulating substrate 31 is not particularly limited as long as it is an insulating material, and for example, an insulating film such as a polyester film can be used. Further, the p wiring 32 and the n wiring 33 are not particularly limited as long as they are conductive materials, and for example, copper wiring or the like can be used.

実施の形態のヘテロ接合型バックコンタクトセルの製造方法によれば、従来の特許文献1に開示された方法のように、ヘテロ接合貫通コンタクト部の形成といった形成困難な工程を経ることなく、より簡易な工程で、複雑な構造を有するヘテロ接合型バックコンタクトセルを製造することができる。   According to the method for manufacturing a heterojunction back contact cell of the embodiment, it is simpler without going through difficult steps such as formation of a heterojunction through contact portion as in the conventional method disclosed in Patent Document 1. With this process, a heterojunction back contact cell having a complicated structure can be manufactured.

また、実施の形態のヘテロ接合型バックコンタクトセルの製造方法によれば、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を行なう必要がないため、この観点からも、より簡易な製造工程で、複雑な構造を有するヘテロ接合型バックコンタクトセルを製造することができる。   In addition, according to the method of manufacturing a heterojunction back contact cell of the embodiment, it is not necessary to perform photoresist coating and photoresist patterning processes by photolithography technique and etching technique. A heterojunction back contact cell having a complicated structure can be manufactured by a simpler manufacturing process.

本発明は、第1導電型の半導体基板と、半導体基板の一方の表面の一部の領域上に、順次積層された、i型非晶質膜と、p型非晶質膜と、第1の透明導電膜と、n型非晶質膜と、第2の透明導電膜と、第1の電極と、半導体基板の表面の他の一部の領域上に、順次積層された、n型非晶質膜と、第2の透明導電膜と、第2の電極と、を備えた、光電変換素子である。このような構成とすることにより、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能となる。   The present invention relates to a first conductivity type semiconductor substrate, an i-type amorphous film, a p-type amorphous film, and a first layer, which are sequentially stacked on a partial region of one surface of the semiconductor substrate. The n-type non-conductive layer, the n-type amorphous film, the second transparent conductive film, the first electrode, and the other part of the surface of the semiconductor substrate are sequentially stacked. The photoelectric conversion element includes a crystalline film, a second transparent conductive film, and a second electrode. With such a configuration, it is possible to manufacture a heterojunction back contact cell having a complicated structure by a simple manufacturing process.

また、本発明の光電変換素子において、第1の透明導電膜は、酸化亜鉛を含むことが好ましい。このような構成とすることにより、コスト的に有利となる傾向にある。   In the photoelectric conversion element of the present invention, the first transparent conductive film preferably contains zinc oxide. Such a configuration tends to be advantageous in terms of cost.

また、本発明の光電変換素子において、第2の透明導電膜は、ITOを含むことが好ましい。このような構成とすることにより、第2の透明導電膜の密着性が向上する傾向にある。   In the photoelectric conversion element of the present invention, the second transparent conductive film preferably contains ITO. By setting it as such a structure, it exists in the tendency for the adhesiveness of a 2nd transparent conductive film to improve.

さらに、本発明は、第1導電型の半導体基板の一方の表面の全面上に、i型非晶質膜とp型非晶質膜と第1の透明導電膜とをこの順序で積層することによって、半導体基板の表面上に第1の積層体を形成する工程と、第1のレーザ光の照射により、第1の積層体の一部を除去することによって、半導体基板の表面の一部を露出させる工程と、半導体基板の露出した表面と第1の積層体とを覆うように、n型非晶質膜と第2の透明導電膜とをこの順序で積層することによって、半導体基板の露出した表面上に第2の積層体を形成する工程と、第2のレーザ光の照射により、第1の積層体と第2の積層体とを分離する工程と、第1の積層体上に第1の電極を形成する工程と、第2の積層体上に第2の電極を形成する工程と、を含み、第1のレーザ光および第2のレーザ光は、それぞれ、YAGレーザ光の第2高調波およびYAGレーザ光の第3高調波の少なくとも一方であり、第1のレーザ光の照射時間および第2のレーザ光の照射時間は、それぞれ、1ナノ秒以下である、光電変換素子の製造方法である。このような構成とすることにより、第1のレーザ光および第2のレーザ光の照射によって半導体基板に与えられるダメージを低減することができるとともに、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することが可能となる。   Further, according to the present invention, an i-type amorphous film, a p-type amorphous film, and a first transparent conductive film are laminated in this order on the entire surface of one surface of the first conductivity type semiconductor substrate. The step of forming the first stacked body on the surface of the semiconductor substrate and the removal of a part of the first stacked body by irradiation with the first laser beam, The n-type amorphous film and the second transparent conductive film are stacked in this order so as to cover the exposed step and the exposed surface of the semiconductor substrate and the first stacked body, thereby exposing the semiconductor substrate. Forming a second laminate on the surface, separating the first laminate and the second laminate by irradiation with a second laser beam, and forming a second laminate on the first laminate. Forming a first electrode, and forming a second electrode on the second stacked body, the first laser And the second laser light is at least one of the second harmonic of the YAG laser light and the third harmonic of the YAG laser light, respectively, and the irradiation time of the first laser light and the irradiation time of the second laser light Are each a method for producing a photoelectric conversion element of 1 nanosecond or less. With such a configuration, damage to the semiconductor substrate due to irradiation with the first laser light and the second laser light can be reduced, and a heterojunction back contact cell having a complicated structure can be simplified. It becomes possible to manufacture in a simple manufacturing process.

また、本発明の光電変換素子の製造方法において、第1の電極を形成する工程は、第1の積層体上に第1の銀ペーストを塗布する工程と、第1の銀ペーストを焼成する工程とを含み、第2の電極を形成する工程は、第2の積層体上に第2の銀ペーストを塗布する工程と、第2の銀ペーストを焼成する工程とを含み、第1の銀ペーストの焼成温度および第2の銀ペーストの焼成温度は、それぞれ、200℃以下であって、第1の銀ペーストの比抵抗および第2の銀ペーストの比抵抗は、それぞれ、1μΩ・cm以下であり、第1の銀ペーストおよび第2の銀ペーストは、それぞれ、平均粒径が1000nm未満の銀粒子を含み、第1の電極を形成する工程および第2の電極を形成する工程の前に、第2の透明導電膜上に銀薄膜を形成する工程をさらに含むことが好ましい。このような構成とすることにより、アモルファスシリコンの結合水素状態に与える影響を少なくすることができるとともに、第2の透明導電膜に対する第1の電極および第2の電極のコンタクト抵抗を低くすることができる。   Moreover, in the method for manufacturing a photoelectric conversion element of the present invention, the step of forming the first electrode includes a step of applying the first silver paste on the first laminated body, and a step of firing the first silver paste. And the step of forming the second electrode includes a step of applying a second silver paste on the second laminated body and a step of firing the second silver paste, and the first silver paste The firing temperature of the first silver paste and the firing temperature of the second silver paste are each 200 ° C. or less, and the specific resistance of the first silver paste and the specific resistance of the second silver paste are 1 μΩ · cm or less, respectively. The first silver paste and the second silver paste each contain silver particles having an average particle size of less than 1000 nm, and before the step of forming the first electrode and the step of forming the second electrode, The process of forming a silver thin film on the transparent conductive film 2 Furthermore, it is preferable to include. With such a configuration, the influence of the amorphous silicon on the bonded hydrogen state can be reduced, and the contact resistance of the first electrode and the second electrode with respect to the second transparent conductive film can be reduced. it can.

以上の理由により、実施の形態によれば、複雑な構造を有するヘテロ接合型バックコンタクトセルを簡易な製造工程で製造することができる。   For the above reasons, according to the embodiment, a heterojunction back contact cell having a complicated structure can be manufactured by a simple manufacturing process.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、複雑な構造を有するヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用することができる。   INDUSTRIAL APPLICATION This invention can be utilized for the manufacturing method of a photoelectric conversion element and a photoelectric conversion element, and can be utilized especially for the manufacturing method of the heterojunction type back contact cell which has a complicated structure, and a heterojunction type back contact cell. .

1 半導体基板、2 パッシベーション膜、3 反射防止膜、4 i型非晶質膜、5 p型非晶質膜、6 第1の透明導電膜、7 第1のレーザ光、8 n型非晶質膜、9 第2の透明導電膜、10 第1の積層体、11 第2のレーザ光、12 第1の電極、12a 銀ペースト、13 第2の電極、13a 銀ペースト、20 第2の積層体、30 配線シート、31 絶縁性基材、32 p配線、33 n配線、101 半導体基板、102 i型シリコン薄膜層、103 逆導電型層、104 酸化物透明導電材料層、105 反射層、106 導電層、107 p+領域、108 ヘテロ接合貫通コンタクト部、109 電極分離部、110 テクスチャ構造、111 絶縁層、112 正極取出電極、113 負極取出電極、114 表面パッシベーション層、115 反射防止層。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 Passivation film, 3 Anti-reflective film, 4 i-type amorphous film, 5 p-type amorphous film, 6 1st transparent conductive film, 7 1st laser beam, 8 n-type amorphous Film, 9 second transparent conductive film, 10 first laminated body, 11 second laser beam, 12 first electrode, 12a silver paste, 13 second electrode, 13a silver paste, 20 second laminated body 30 wiring sheet, 31 insulating substrate, 32 p wiring, 33 n wiring, 101 semiconductor substrate, 102 i-type silicon thin film layer, 103 reverse conductivity type layer, 104 oxide transparent conductive material layer, 105 reflective layer, 106 conductive Layer, 107 p + region, 108 heterojunction through contact portion, 109 electrode separation portion, 110 texture structure, 111 insulating layer, 112 positive electrode extraction electrode, 113 negative electrode extraction electrode, 114 surface passivation Layers, 115 anti-reflection layer.

Claims (5)

第1導電型の半導体基板と、
前記半導体基板の一方の表面の一部の領域上に、順次積層された、i型非晶質膜と、p型非晶質膜と、第1の透明導電膜と、n型非晶質膜と、第2の透明導電膜と、第1の電極と、
前記半導体基板の前記表面の他の一部の領域上に、順次積層された、n型非晶質膜と、第2の透明導電膜と、第2の電極と、を備えた、光電変換素子。
A first conductivity type semiconductor substrate;
An i-type amorphous film, a p-type amorphous film, a first transparent conductive film, and an n-type amorphous film, which are sequentially stacked on a partial region of one surface of the semiconductor substrate. A second transparent conductive film, a first electrode,
A photoelectric conversion element comprising an n-type amorphous film, a second transparent conductive film, and a second electrode, which are sequentially stacked on another part of the surface of the semiconductor substrate. .
前記第1の透明導電膜は、酸化亜鉛を含む、請求項1に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the first transparent conductive film contains zinc oxide. 前記第2の透明導電膜は、ITOを含む、請求項1または2に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the second transparent conductive film contains ITO. 第1導電型の半導体基板の一方の表面の全面上に、i型非晶質膜とp型非晶質膜と第1の透明導電膜とをこの順序で積層することによって、前記半導体基板の前記表面上に第1の積層体を形成する工程と、
第1のレーザ光の照射により、前記第1の積層体の一部を除去することによって、前記半導体基板の前記表面の一部を露出させる工程と、
前記半導体基板の露出した前記表面と前記第1の積層体とを覆うように、n型非晶質膜と第2の透明導電膜とをこの順序で積層することによって、前記半導体基板の露出した前記表面上に第2の積層体を形成する工程と、
第2のレーザ光の照射により、前記第1の積層体と前記第2の積層体とを分離する工程と、
前記第1の積層体上に第1の電極を形成する工程と、
前記第2の積層体上に第2の電極を形成する工程と、を含み、
前記第1のレーザ光および前記第2のレーザ光は、それぞれ、YAGレーザ光の第2高調波およびYAGレーザ光の第3高調波の少なくとも一方であり、
前記第1のレーザ光の照射時間および前記第2のレーザ光の照射時間は、それぞれ、1ナノ秒以下である、光電変換素子の製造方法。
By laminating an i-type amorphous film, a p-type amorphous film, and a first transparent conductive film in this order on the entire surface of one surface of the first conductivity type semiconductor substrate, Forming a first laminate on the surface;
Exposing a part of the surface of the semiconductor substrate by removing a part of the first stacked body by irradiation with a first laser beam;
An n-type amorphous film and a second transparent conductive film are stacked in this order so as to cover the exposed surface of the semiconductor substrate and the first stacked body, thereby exposing the semiconductor substrate. Forming a second laminate on the surface;
Separating the first stacked body and the second stacked body by irradiation with a second laser beam;
Forming a first electrode on the first laminate;
Forming a second electrode on the second laminate,
The first laser beam and the second laser beam are at least one of a second harmonic of a YAG laser beam and a third harmonic of a YAG laser beam, respectively.
The method for manufacturing a photoelectric conversion element, wherein the irradiation time of the first laser light and the irradiation time of the second laser light are each 1 nanosecond or less.
前記第1の電極を形成する工程は、前記第1の積層体上に第1の銀ペーストを塗布する工程と、前記第1の銀ペーストを焼成する工程とを含み、
前記第2の電極を形成する工程は、前記第2の積層体上に第2の銀ペーストを塗布する工程と、前記第2の銀ペーストを焼成する工程とを含み、
前記第1の銀ペーストの焼成温度および前記第2の銀ペーストの焼成温度は、それぞれ、200℃以下であって、
前記第1の銀ペーストの比抵抗および前記第2の銀ペーストの比抵抗は、それぞれ、1μΩ・cm以下であり、
前記第1の銀ペーストおよび前記第2の銀ペーストは、それぞれ、平均粒径が1000nm未満の銀粒子を含み、
前記第1の電極を形成する工程および前記第2の電極を形成する工程の前に、前記第2の透明導電膜上に銀薄膜を形成する工程をさらに含む、請求項4に記載の光電変換素子の製造方法。
The step of forming the first electrode includes a step of applying a first silver paste on the first stacked body, and a step of baking the first silver paste,
The step of forming the second electrode includes a step of applying a second silver paste on the second laminate, and a step of firing the second silver paste,
The firing temperature of the first silver paste and the firing temperature of the second silver paste are each 200 ° C. or less,
The specific resistance of the first silver paste and the specific resistance of the second silver paste are each 1 μΩ · cm or less,
Each of the first silver paste and the second silver paste includes silver particles having an average particle diameter of less than 1000 nm,
The photoelectric conversion according to claim 4, further comprising a step of forming a silver thin film on the second transparent conductive film before the step of forming the first electrode and the step of forming the second electrode. Device manufacturing method.
JP2013000093A 2013-01-04 2013-01-04 Photoelectric conversion element and method for producing photoelectric conversion element Active JP6013198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013000093A JP6013198B2 (en) 2013-01-04 2013-01-04 Photoelectric conversion element and method for producing photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013000093A JP6013198B2 (en) 2013-01-04 2013-01-04 Photoelectric conversion element and method for producing photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2014132604A JP2014132604A (en) 2014-07-17
JP6013198B2 true JP6013198B2 (en) 2016-10-25

Family

ID=51411545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013000093A Active JP6013198B2 (en) 2013-01-04 2013-01-04 Photoelectric conversion element and method for producing photoelectric conversion element

Country Status (1)

Country Link
JP (1) JP6013198B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037899A (en) * 2015-08-07 2017-02-16 シャープ株式会社 Solar battery cell

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199395B2 (en) * 2003-09-24 2007-04-03 Sanyo Electric Co., Ltd. Photovoltaic cell and method of fabricating the same
JP3998619B2 (en) * 2003-09-24 2007-10-31 三洋電機株式会社 Photovoltaic element and manufacturing method thereof
JP4155899B2 (en) * 2003-09-24 2008-09-24 三洋電機株式会社 Photovoltaic element manufacturing method
JP4229858B2 (en) * 2004-03-16 2009-02-25 三洋電機株式会社 Photoelectric conversion device
US20060130891A1 (en) * 2004-10-29 2006-06-22 Carlson David E Back-contact photovoltaic cells
FR2880989B1 (en) * 2005-01-20 2007-03-09 Commissariat Energie Atomique SEMICONDUCTOR DEVICE WITH HETEROJUNCTIONS AND INTERDIGITAL STRUCTURE
US20090053469A1 (en) * 2006-01-11 2009-02-26 Kimitaka Sato Silver Conductive Film and Production Method Thereof
JP5191663B2 (en) * 2006-01-11 2013-05-08 Dowaエレクトロニクス株式会社 Manufacturing method of silver conductive film
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure
US20110000532A1 (en) * 2008-01-30 2011-01-06 Kyocera Corporation Solar Cell Device and Method of Manufacturing Solar Cell Device
JP5656380B2 (en) * 2008-09-30 2015-01-21 三菱マテリアル株式会社 Conductive ink composition, solar cell using the composition, and method for producing solar cell module
JP5461028B2 (en) * 2009-02-26 2014-04-02 三洋電機株式会社 Solar cell
KR20110032939A (en) * 2009-09-24 2011-03-30 삼성전자주식회사 Solar cell and manufacturing method thereof
JP2011243721A (en) * 2010-05-18 2011-12-01 Dainippon Printing Co Ltd Power collecting electrode for solar battery, solar battery and manufacturing method for solar battery
KR101275575B1 (en) * 2010-10-11 2013-06-14 엘지전자 주식회사 Back contact solar cell and manufacturing method thereof
JP2012243797A (en) * 2011-05-16 2012-12-10 Mitsubishi Electric Corp Solar cell manufacturing method

Also Published As

Publication number Publication date
JP2014132604A (en) 2014-07-17

Similar Documents

Publication Publication Date Title
JP5025184B2 (en) Solar cell element, solar cell module using the same, and manufacturing method thereof
JP6328606B2 (en) Semiconductor wafer cell and module processing for back contact photovoltaic modules
CN107710419B (en) Solar cell and solar cell module
TWI597856B (en) Solar cell and manufacturing method thereof
WO2011115206A1 (en) Solar cell, solar cell module using solar cell, and manufacturing method for solar cell
JP6360340B2 (en) Manufacturing method of solar cell module
US20130220396A1 (en) Photovoltaic Device and Module with Improved Passivation and a Method of Manufacturing
JP2006332453A (en) Thin film solar battery and method for manufacturing the same
JP5739076B2 (en) Solar cell module and manufacturing method thereof
JP2014075526A (en) Photoelectric conversion element and photoelectric conversion element manufacturing method
WO2017217219A1 (en) Solar cell and production method therefor, and solar cell module
US20130125964A1 (en) Solar cell and manufacturing method thereof
CN102239571B (en) Method for manufacturing thin-film photoelectric conversion device
US20140251423A1 (en) Solar cell and method of manufacturing the same
WO2015122096A1 (en) Photoelectric conversion apparatus
JP6013200B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JP2014053459A (en) Process of manufacturing photoelectric conversion element
JP5771759B2 (en) SOLAR CELL, SOLAR CELL MODULE, SOLAR CELL MANUFACTURING METHOD, AND SOLAR CELL MODULE MANUFACTURING METHOD
US9040815B2 (en) Thin-film solar cell and method of fabricating thin-film solar cell
JP6013198B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
WO2014050193A1 (en) Photoelectric conversion module
KR20090076638A (en) Thin-film type solar cell and manufacturing method thereof
JP2014072209A (en) Photoelectric conversion element and photoelectric conversion element manufacturing method
KR20130136739A (en) Solar cell and method of fabricating the same
TWI496308B (en) Thin film solar cell and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160921

R150 Certificate of patent or registration of utility model

Ref document number: 6013198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150