JP6012743B2 - Silicon carbide semiconductor device and manufacturing method thereof - Google Patents
Silicon carbide semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6012743B2 JP6012743B2 JP2014534209A JP2014534209A JP6012743B2 JP 6012743 B2 JP6012743 B2 JP 6012743B2 JP 2014534209 A JP2014534209 A JP 2014534209A JP 2014534209 A JP2014534209 A JP 2014534209A JP 6012743 B2 JP6012743 B2 JP 6012743B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- type impurity
- conductivity type
- impurity layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 89
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 256
- 239000012535 impurity Substances 0.000 claims description 175
- 239000000758 substrate Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 230000001133 acceleration Effects 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 description 33
- 230000004888 barrier function Effects 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- 229910002804 graphite Inorganic materials 0.000 description 4
- 239000010439 graphite Substances 0.000 description 4
- 239000011104 metalized film Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002109 crystal growth method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は炭化珪素半導体装置およびその製造方法に関し、特に、炭化珪素を用いたパワー半導体デバイスおよび当該デバイスの製造方法に関するものである。 The present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same, and more particularly to a power semiconductor device using silicon carbide and a method for manufacturing the device.
従来の半導体装置、特にショットキーバリアダイオードでは、ショットキー電極下部の半導体層にイオン注入することで、n型(第1導電型)の半導体基板表面に高濃度のn型不純物層を形成し、これによって装置の順電圧の低減を図っていた(例えば特許文献1)。 In a conventional semiconductor device, particularly a Schottky barrier diode, a high-concentration n-type impurity layer is formed on the surface of an n-type (first conductivity type) semiconductor substrate by ion implantation into a semiconductor layer below the Schottky electrode. As a result, the forward voltage of the device was reduced (for example, Patent Document 1).
また、ショットキー電極越しに上記のイオン注入を行うことにより、半導体基板表面に高濃度の不純物層を形成し、装置の順電圧の制御を図る提案もなされていた(例えば特許文献2)。 In addition, a proposal has been made to control the forward voltage of a device by forming a high-concentration impurity layer on the surface of a semiconductor substrate by performing the above-described ion implantation through a Schottky electrode (for example, Patent Document 2).
上記のような半導体装置においては、イオン注入によってショットキー電極下部にだけ局在したn型不純物層を形成するために、ショットキー電極が形成されている領域以外の半導体基板上には、あらかじめ誘電体膜等を形成しておく必要があった。 In the semiconductor device as described above, in order to form an n-type impurity layer localized only under the Schottky electrode by ion implantation, a dielectric substrate is previously formed on the semiconductor substrate other than the region where the Schottky electrode is formed. It was necessary to form a body membrane or the like.
これは、不要な箇所に不純物層が形成されてしまうと、シリコンデバイスを熱処理した場合に生じる不純物の再配列により、イオン注入による基板損傷の回復ができなくなり、良好な特性が得られないからである。 This is because if an impurity layer is formed in an unnecessary part, the substrate damage due to ion implantation cannot be recovered due to the rearrangement of impurities generated when the silicon device is heat-treated, and good characteristics cannot be obtained. is there.
このような誘電体膜等を形成および除去するための工程が必要となることで、作製コストの上昇を招くという課題があった。 Since a process for forming and removing such a dielectric film or the like is necessary, there is a problem in that the manufacturing cost is increased.
また特許文献2のように、ショットキー電極下部にだけ局在したn型不純物層を形成するために、ショットキー電極越しにイオン注入を行う場合には、ショットキー電極を形成するための金属層の膜厚および膜質を厳正に定める必要が生じ、さらなる作製コストの上昇を招くという課題があった。
Further, as in
本発明は、上記のような問題を解決するためになされたものであり、簡便な手法でショットキー電極下部に不純物層を形成し、耐圧特性の低下を抑制しつつ順方向特性を向上させることができる、炭化珪素半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an impurity layer is formed under the Schottky electrode by a simple method to improve the forward characteristics while suppressing a decrease in breakdown voltage characteristics. An object of the present invention is to provide a silicon carbide semiconductor device and a method for manufacturing the same.
本発明の一態様に関する炭化珪素半導体装置は、第1導電型の炭化珪素半導体基板上に形成された、不純物濃度が3×1015〜3×1016cm−3の第1導電型の炭化珪素ドリフト層と、前記炭化珪素ドリフト層上全体に亘って形成された、第1の半導体層としての第1導電型不純物層と、前記第1導電型不純物層上に部分的に形成された、ショットキー電極と、前記ショットキー電極を平面視上囲んで、前記炭化珪素ドリフト層上層部に形成された、第2導電型の終端構造とを備え、前記第1導電型不純物層の不純物濃度は、前記炭化珪素ドリフト層の不純物濃度より高く、前記第1導電型不純物層の厚さが30nm以下で前記終端構造より厚さが薄く、前記第1導電型不純物層の不純物量が、5×1012cm−2以上であることを特徴とする。 A silicon carbide semiconductor device according to one embodiment of the present invention includes a first conductivity type silicon carbide formed on a first conductivity type silicon carbide semiconductor substrate and having an impurity concentration of 3 × 10 15 to 3 × 10 16 cm −3 . A drift layer, a first conductivity type impurity layer as a first semiconductor layer formed over the entire silicon carbide drift layer, and a shot partially formed on the first conductivity type impurity layer A key electrode; and a second conductivity type termination structure that surrounds the Schottky electrode in plan view and is formed in the upper layer portion of the silicon carbide drift layer, and the impurity concentration of the first conductivity type impurity layer is: the higher than the impurity concentration of the silicon carbide drift layer, the thickness of the first conductive type impurity layer is thinner than the termination structure at 30nm or less, impure amount of the first conductivity type impurity layer, 5 × 10 12 this is cm -2 or more The features.
本発明の一態様に関する炭化珪素半導体装置の製造方法は、(a)第1導電型の炭化珪素半導体基板上に不純物濃度が3×1015〜3×1016cm−3の第1導電型の炭化珪素ドリフト層を形成する工程と、(b)前記炭化珪素ドリフト層上全体に亘って、前記炭化珪素ドリフト層より不純物濃度が高く、厚さが30nm以下である第1の半導体層としての第1導電型不純物層を形成する工程と、(e)前記工程(b)の後に、前記炭化珪素ドリフト層の表層をエッチングして凹部を形成する工程と、(c)前記第1導電型不純物層上に、ショットキー電極を部分的に形成する工程と、(d)前記工程(e)の後、かつ前記ショットキー電極形成前に、前記ショットキー電極が形成される領域の周囲に、前記炭化珪素ドリフト層より不純物濃度が高く、前記第1導電型不純物層より不純物濃度が低い第2導電型の終端構造を形成する工程とを備え、(f)前記終端構造は、前記工程(e)において前記凹部の底面に接して設けられることを特徴とする。 A method for manufacturing a silicon carbide semiconductor device according to one embodiment of the present invention includes: (a) a first conductivity type having an impurity concentration of 3 × 10 15 to 3 × 10 16 cm −3 on a first conductivity type silicon carbide semiconductor substrate; forming a silicon carbide drift layer, (b) throughout the silicon carbide drift layer, the impurity concentration than the silicon carbide drift layer is rather high, as the first semiconductor layer thickness is below 30nm or less A step of forming a first conductivity type impurity layer, and (e) a step of etching a surface layer of the silicon carbide drift layer after the step (b) to form a recess, and (c) the first conductivity type. A step of partially forming a Schottky electrode on the impurity layer; and (d) after the step (e) and before the Schottky electrode formation, around a region where the Schottky electrode is formed , From the silicon carbide drift layer Pure object density is high, the impurity concentration than the first conductivity type impurity layer and forming a termination structure of a second conductivity type have a low, (f) the termination structure, the concave portion in the step (e) characterized Rukoto provided in contact of the bottom surface.
本発明の上記態様によれば、マスクを用いずに簡便な手法でショットキー電極下部に第1導電型不純物層を形成できる。よって、簡便に、炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を改善させることができる。 According to this aspect of the present invention can be formed of the first conductivity type impurity layer Schottky electrode lower portion by a simple method without using a mask. Therefore, the forward characteristics can be improved easily while suppressing a decrease in the breakdown voltage characteristics of the silicon carbide semiconductor device.
特に本発明の一態様に関する炭化珪素半導体装置の製造方法によれば、マスクを用いずに簡便な手法でショットキー電極下部に第1導電型不純物層を形成できる。よって、簡便に、炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を改善させることができる。
In particular, according to the method for manufacturing the silicon carbide semiconductor apparatus according to an aspect of the present invention can be formed of the first conductivity type impurity layer Schottky electrode lower portion by a simple method without using a mask. Therefore, the forward characteristics can be improved easily while suppressing a decrease in the breakdown voltage characteristics of the silicon carbide semiconductor device.
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。 The objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description and the accompanying drawings.
以下、添付の図面を参照しながら、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
<第1実施形態>
<構成>
図1は、本発明の第1実施形態に関する炭化珪素半導体装置の構成を示す断面図である。ただし本実施形態では、炭化珪素半導体装置としてSiC−SBD(Shotkey Barrier Diode)を用いる。<First Embodiment>
<Configuration>
FIG. 1 is a cross-sectional view showing a configuration of a silicon carbide semiconductor device according to the first embodiment of the present invention. However, in this embodiment, SiC-SBD (Shotkey Barrier Diode) is used as the silicon carbide semiconductor device.
図1に示されるようにSiC−SBDは、例えばポリタイプが4Hで、n型不純物を比較的高濃度(n+)に含んだ炭化珪素基板3と、炭化珪素基板3上に形成された、例えば厚さ4〜30μmのn型不純物を比較的低濃度(n−)に含んだドリフト層であるn型半導体層2と、n型半導体層2表面全体に亘って形成された、n型不純物を比較的高濃度(n+)に含んだ極薄のn+型不純物層4(第1の半導体層)と、n型半導体層2上層部に部分的に形成されたp型不純物を含んだ終端構造5と、n+型不純物層4上において、終端構造5に対応する領域に端部が位置するように、すなわち、平面視上終端構造5に囲まれて形成されたアノード電極1(ショットキー電極)とを備える。終端構造5は、n+型不純物層4に覆われて形成されている。終端構造5直上に厚さの薄いn層が存在するが、アノード電極1と十分に終端構造5を重ねることで終端構造として機能する。
As shown in FIG. 1, the SiC-SBD has a polytype of 4H, for example, a
また、アノード電極1が配設された側とは反対側の炭化珪素基板3裏面は、例えばニッケルシリサイド等の金属シリサイド膜で覆われたオーミック電極(図示せず)が形成される。当該金属シリサイド膜は、半田接合に適したメタライズ膜で覆われており、金属シリサイド膜とメタライズ膜とでカソード電極を構成している。
Further, an ohmic electrode (not shown) covered with a metal silicide film such as nickel silicide is formed on the back surface of the
<製造方法>
次に、図2〜図4を参照しつつ、SiC−SBDの製造方法を説明する。なお、図2〜図4は、本実施形態のSiC−SBDの製造工程を示す図である。<Manufacturing method>
Next, the manufacturing method of SiC-SBD is demonstrated, referring FIGS. 2-4 is a figure which shows the manufacturing process of SiC-SBD of this embodiment.
比抵抗15〜25mΩcmの炭化珪素基板3を準備し、炭化珪素基板3の主面上にn型半導体層2を、例えばCVD法を用いたエピタキシャル結晶成長により形成する。ここで、n型半導体層2には、n型不純物として、リン(P)または窒素(N)を、3×1015〜3×1016cm−3の濃度で導入することが望ましい(図2参照)。A
次に、n型半導体層2表面全体に亘って、窒素イオン注入法によりn+型不純物層4を形成する。例えば、窒素イオンを加速エネルギー10keVで<11−20>方向からチルト角60°、少なくとも30°以上もたせて斜め注入する(図3参照)。このようにして、極薄のn+型不純物層4を形成することができる。
Next, the n +
後の工程でアノード電極1を囲んで配置される環状の終端構造5をn型半導体層2上層部に形成するため、当該形成領域に対応する部分が開口部となった注入マスク(図示せず)をn+型不純物層4上に形成する。
In order to form the
その後、形成した注入マスクの上方からアルミニウム(Al)等のp型不純物のイオン注入を行い、n+型不純物層4越しに終端構造5を形成する(図4参照)。終端構造5は、n型半導体層2上層部において環状に形成される。終端構造5は、単一層の他にフローティングガードリング等を用いてもよく、例えば、最小間隔1μmの不等間隔フローティングガードリングで、濃度は2×1013cm−2となるようにイオン注入条件を設定することができる。Thereafter, ion implantation of a p-type impurity such as aluminum (Al) is performed from above the formed implantation mask to form a
次に、注入マスク(図示せず)を除去した後、注入された不純物の活性化アニールに先立って、厚さ1μm未満のグラファイト膜を、n型半導体層2が形成された炭化珪素基板3全表面に、減圧CVD(Chemical Vapor Deposition)法により形成する(図示せず)。
Next, after removing the implantation mask (not shown), prior to the activation annealing of the implanted impurities, a graphite film having a thickness of less than 1 μm is formed on the entire
グラファイト膜の形成後、炭化珪素基板3にはアルゴン雰囲気中で約1700℃の活性化アニールが施され、n+型不純物層4、および、p型半導体からなる終端構造5が完成する。ここではグラファイト膜による表面保護を実施したが、表面荒れを防止する技術なら他の手段でも有用である。
After the formation of the graphite film, activation annealing at about 1700 ° C. is performed on the
次に、グラファイト膜を除去した後、n型半導体層2が形成された炭化珪素基板3全表面に酸素雰囲気での熱酸化を行い、犠牲酸化膜を形成する(図示せず)。この犠牲酸化膜は、活性化アニール等で生じた炭化珪素層の表面変質層を酸化膜に改質し、最終的に除去するための膜である。犠牲酸化膜を除去することで、安定したショットキー界面となる炭化珪素層表面を得ることができる。ここでは17nmのドライ酸化膜を形成する。
Next, after removing the graphite film, the entire surface of the
次に、オーミック電極形成のために、炭化珪素基板3裏面を機械加工で表面を除去した後、厚さ50〜200nmのNi膜を形成する。その後、アニールを実施し、炭化珪素層に接するNi膜をシリサイド化してNiシリサイド膜を形成する。
Next, in order to form an ohmic electrode, after removing the surface of the back surface of the
次に、炭化珪素基板3の主面に残る犠牲酸化膜をフッ酸溶液により除去した後、スパッタリング法により、主面全面に、厚さ100〜500nmのチタン、ニッケル、白金、モリブデン等のショットキー金属を形成し、当該膜が終端構造5内部の領域上に残るようにエッチングを行うことで、アノード電極1を形成する。
Next, after the sacrificial oxide film remaining on the main surface of the
なお、図示は省略するが、アノード電極1、カソード電極を形成した後、AlまたはCu等で構成される配線層を形成し、当該配線層と、p型の終端構造5表面の保護のために、例えばポリイミド樹脂層を形成する。
Although illustration is omitted, after the
また、炭化珪素基板3裏面のNiシリサイド膜上にはTi/Ni/Auの積層膜で構成されるメタライズ膜を形成することで、金属シリサイド膜とメタライズ膜とでカソード電極を形成することができる。
Further, by forming a metallized film composed of a Ti / Ni / Au laminated film on the Ni silicide film on the back surface of the
ここで、作製されたn+型不純物層4の濃度プロファイルを図5に示す。図5では、縦軸はn濃度(cm−3)、横軸は深さ(nm)を示している。Here, the concentration profile of the manufactured n + -
図5に示されるように、最表面濃度は不純物の重畳により直接読み取れないが、犠牲酸化前のデータから内挿すると5×18cm−3程度であることが分かっている。このような濃度プロファイルにするため、上記のn+型不純物層4形成時(イオン注入時)には、後の工程で犠牲酸化膜として除去される厚さ分を考慮して注入深さを決定する必要がある。すなわち、犠牲酸化膜が除去されることによって削られてしまう深さよりも深い領域に、イオン注入を行う必要がある。As shown in FIG. 5, it is known that the outermost surface concentration cannot be directly read due to the overlap of impurities, but is about 5 × 18 cm −3 when interpolated from data before sacrificial oxidation. In order to obtain such a concentration profile, when the n + -
図6にn+型不純物層4の注入プロファイルの計算例を示す。図6では、縦軸は注入量(a.u.)、横軸は深さ(μm)を示している。なお図6における深さ(μm)は、犠牲酸化によるエッチングが行われた後の、n+型不純物層4の深さを示したものである。
FIG. 6 shows a calculation example of the implantation profile of the n + -
例えば30nm以下の極薄のn+型不純物層4をn型半導体層2上層部に形成するためには、20keV以下の加速エネルギーでイオン注入を行うことが望ましい。すなわち実際には、犠牲酸化分を考慮して、例えば15〜25nmの深さに1×1018cm−3以上のイオンを注入し、犠牲酸化膜を除去することにより最表面を10nm程度エッチングすることが望ましい。なおここでは、N+の一価の例を示したが、N2+ではさらに薄い層の形成が可能である。For example, in order to form an ultrathin n +
このように作製されたSiC−SBDは、n+型不純物層4を形成しないデバイスと比較して、障壁高さ(ΦB)が0.1eV以上低減しており、これに応じた順電圧の低減が確認された。また逆方向電流も、障壁高さ低減に伴い、定格電圧において2桁弱の増加が確認された。
The SiC-SBD fabricated in this way has a barrier height (ΦB) that is reduced by 0.1 eV or more compared to a device that does not form the n + -
図7は、n+型不純物層4の形成条件による特性変化を示した図である。図7では、縦軸は障壁高さの変化(eV)、横軸は残存dose量(cm−2)をそれぞれ示している。なお図7における残存dose量(cm−2)は、犠牲酸化によるエッチングが行われた後に、n+型不純物層4として残存しているイオンの注入量である。FIG. 7 is a diagram showing a change in characteristics depending on the formation conditions of the n + -
図7に示されるように、イオン注入量を増加させ残存dose量を増加させるに従って、障壁高さは単調に低減している。よって、イオン注入による障壁高さの制御性が良好であることが分かる。概ね、5×1012cm−2以上のn+型半導体の形成により有意な特性が得られる。As shown in FIG. 7, the barrier height monotonously decreases as the ion implantation amount is increased and the residual dose amount is increased. Therefore, it can be seen that the controllability of the barrier height by ion implantation is good. In general, significant characteristics can be obtained by forming an n + type semiconductor of 5 × 10 12 cm −2 or more.
図13はn+型不純物層4の作製条件を変えた時の深さプロファイルの例を示す。縦軸は濃度(単位はcm−3)を示し、横軸は深さ(nm)を示している。FIG. 13 shows an example of a depth profile when the manufacturing conditions of the n + -
各条件ともに障壁高さの低減を図ることができた。条件1および2では、理想係数(理論モデルと一致すると1となる値で、劣化したダイオードでは増加する。1.1未満等が望ましい)はほぼ1.0であり、ダイオード特性に課題を示さなかった。一方で、比較例の条件では理想係数が1.1、1.2と大きくなり、良好なダイオード特性が得られなかった。
The barrier height can be reduced under each condition. Under
上記から、厚さ30nm以上のn+型不純物層4では適用できないことが分かる。一般には最表面にn+を形成すると耐圧特性が得られなくなると予想されるが、これらの素子の逆方向特性に有意な差はみられず、十分に薄いn+型不純物層4では、逆方向特性より順方向特性でその膜厚は律速されているとみられる。
From the above, it can be seen that the n +
以上説明したSiC−SBD型ダイオードによれば、イオン注入工程のみを追加することで、順特性の改善が可能となった。 According to the SiC-SBD type diode described above, the forward characteristics can be improved by adding only the ion implantation step.
<効果>
本発明に関する実施形態によれば、炭化珪素半導体装置が、第1導電型(n型)の炭化珪素半導体基板としての炭化珪素基板3上に形成された、第1導電型(n型)の炭化珪素ドリフト層としてのn型半導体層2と、n型半導体層2上全体に亘って形成された、第1導電型不純物層としてのn+型不純物層4と、n+型不純物層4上に部分的に形成された、ショットキー電極としてのアノード電極1とを備える。ここで、n+型不純物層4の不純物濃度は、n型半導体層2の不純物濃度より高い。<Effect>
According to the embodiment of the present invention, a silicon carbide semiconductor device is formed on a
このような構成によれば、マスクを用いずに簡便な手法でアノード電極1下部にn+型不純物層4を形成できる。よって、簡便に、炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を改善させることができる。
According to such a configuration, the n + -
また、本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法が、(a)第1導電型(n型)の炭化珪素基板3上に、第1導電型(n型)のn型半導体層2をエピタキシャル成長させる工程と、(b)n型半導体層2上全体に亘って、n型半導体層2より不純物濃度が高いn+型不純物層4を形成する工程と、(c)n+型不純物層4上に、アノード電極1を部分的に形成する工程とを備える。
According to the embodiment of the present invention, a method for manufacturing a silicon carbide semiconductor device includes: (a) a first conductivity type (n-type) n-type on a first conductivity type (n-type)
このような構成によれば、n+型不純物層4を形成する工程においては、マスクを用いてイオン注入する必要がなく、より簡便な手法で炭化珪素半導体装置の耐圧特性の低下を抑制しつつ順方向特性を向上させることができる。また、マスクを用いる工程を追加する必要がないので、より低コストでの製造が可能となる。ここではアノード電極1となるショットキー金属にモリブデンを用いて示したが、チタンやニッケル等の他の材料でも同様の効果を有することは確認された。
According to such a configuration, in the step of forming the n + -
<第2実施形態>
<構成>
第1実施形態では、n+型不純物層をイオン注入法によって形成したが、エピタキシャル結晶成長法によって形成することも可能である。Second Embodiment
<Configuration>
In the first embodiment, the n + -type impurity layer is formed by an ion implantation method, but it can also be formed by an epitaxial crystal growth method.
図8は、本発明の本実施形態に関する炭化珪素半導体装置(SiC−SBD)の構成を示す断面図である。図8におけるn+型不純物層4Aは、エピタキシャル結晶成長法によって形成されている。なお、図1と同様の構成については、同じ符号を付して図示し詳細な説明については省略する。図1と異なる構成については、以下に説明する。
FIG. 8 is a cross-sectional view showing a configuration of a silicon carbide semiconductor device (SiC-SBD) according to this embodiment of the present invention. The n +
図8に示されるようにSiC−SBDは、炭化珪素基板3と、炭化珪素基板3上に形成されたn型半導体層2と、n型半導体層2表面に部分的に形成されたn+型不純物層4Aと、n型半導体層2上層部に部分的に形成された終端構造5と、n+型不純物層4A上において、終端構造5に対応する領域に端部が位置するように、すなわち、平面視上終端構造5に囲まれて形成されたアノード電極1とを備える。
As shown in FIG. 8, SiC-SBD includes
n+型不純物層4Aを形成するためのn+濃度が高く、かつ、n+型不純物層4Aの膜厚が大きい場合には、面内方向のリーク電流を抑制するため、終端構造5の形成領域をエッチングすることが望ましい。この場合には、n+型不純物層4Aを形成した後、終端構造5に対応する開口部を有するレジストパターンをn+型不純物層4A上に形成し(図示せず)、n+型不純物層4Aの一部をエッチングしてから、当該エッチングにより形成された溝に対し、終端構造5を形成するためのp型不純物の注入を実施する。
When the n + concentration for forming the n +
当該エッチング処理では、n+型不純物層4Aを完全にエッチングする必要もなく、また逆に、終端構造5の特性に影響ない範囲で十分に深くn+型不純物層4Aをエッチングしてもよい。この後、活性化アニール、犠牲酸化を実施した後、金属配線を形成していく。
In this etching process, it is not necessary to completely etch the n + -
シラン(水素化珪素)とプロパンの流量を一定にした上で窒素の流量を変化させ、n+濃度を変化させた場合の、n+型不純物層4Aの膜厚20nmでの障壁高さの変化を図9に示す。図9では、縦軸は障壁高さの変化(eV)、横軸は濃度(cm−3)をそれぞれ示している。図9は、犠牲酸化膜を除去した後の、n+型不純物層4Aの状態を示すものである。The change in barrier height at a film thickness of 20 nm of the n + -
薄膜での短時間CVD成長で特性ばらつきが出ていると考えられるが、高濃度(高窒素流量)で障壁高さの低減が確認された。概ね、5×1018cm−3のn+型半導体の形成により有意な特性が得られることが分かる。Although it is considered that the characteristics vary due to short-time CVD growth on a thin film, it was confirmed that the barrier height was reduced at high concentration (high nitrogen flow rate). In general, it can be seen that significant characteristics can be obtained by forming an n + type semiconductor of 5 × 10 18 cm −3 .
この構成によれば、炭化珪素基板3上にエピタキシャル結晶成長法でn型半導体層2の形成に続き、n+型不純物層4Aの形成を行うことにより、簡便にデバイス作製が可能となる。
According to this configuration, the device can be easily manufactured by forming the n + -
<効果>
本発明に関する実施形態によれば、エピタキシャル成長によって第1導電型不純物層としてのn+型不純物層4Aを形成する工程を有する。<Effect>
According to the embodiment of the present invention, the method includes the step of forming the n + -
このような構成によれば、極薄のn+型不純物層4Aを形成することができる。
According to such a configuration, an ultrathin n +
<第3実施形態>
<構成>
第1実施形態では、SiC−SBDの構成等について記載したが、逆方向電流低減のため、図10に示されるようなJBSダイオード(Junction Barrier Controlled. Schottky Diode)に本発明を適用してもよい。図10は、本発明の本実施形態に関する炭化珪素半導体装置(JBSダイオード)の構成を示す断面図である。<Third Embodiment>
<Configuration>
In the first embodiment, the configuration of the SiC-SBD has been described, but the present invention may be applied to a JBS diode (Junction Barrier Controlled. Schottky Diode) as shown in FIG. 10 in order to reduce the reverse current. . FIG. 10 is a cross-sectional view showing a configuration of a silicon carbide semiconductor device (JBS diode) according to this embodiment of the present invention.
図10に示されるようにJBSダイオードは、炭化珪素基板3と、炭化珪素基板3上に形成されたn型半導体層2と、n型半導体層2表面全体に形成されたn+型不純物層4と、n型半導体層2上層部に部分的に形成された終端構造5と、n+型不純物層4を介して、終端構造5に対応する領域に端部が位置するように形成されたアノード電極1と、n+型不純物層4下部のn型半導体層2上層部において、アノード電極1が位置する領域に対応する領域に複数形成された、第2導電型不純物層としてのp型不純物層6とを備える。n+型不純物層4をn型半導体層2表面全体に残した場合でも、JBSダイオードの逆方向電流は正常な値が得られる。
As shown in FIG. 10, the JBS diode includes a
このダイオードのn+型不純物層4をより上部構造を取り除いた平面図を図14および図15に示す。
FIGS. 14 and 15 are plan views of the diode in which the n +
p型不純物層6はストライプ状、またはドット状に形成される。そして、逆方向電圧が印加された時にp型不純物層6から伸びる空乏層によりn+型不純物層4近傍の電界を小さくできるよう、p型不純物層6の最大間隔が局所的に大きくならない構造にするのが望ましい。
The p-
p型不純物層6からの空乏層がn層に伸びて繋がることで、空乏化していないn層が平面視上存在しないことが必要となる。また、図16に示されるように、p型不純物層6とやはりp型不純物層となる終端構造5は特に接する必要はなく、ストライプ間隔以下で空隙を開けることも可能である。
Since the depletion layer from the p-
当該構成は、第1実施形態の構成に加えて、間隔を例えば2μmとして、例えば最大700keVの注入エネルギーで総dose量4×1013cm−2のp型不純物層6を形成したこと以外は、第1実施形態と同様の構成である。p型不純物層6は、n+型不純物層4を形成した後、アノード電極1を形成する前に、n+型不純物層4越しにイオン注入されることによって、n型半導体層2上層部において形成される。In the configuration, in addition to the configuration of the first embodiment, the interval is set to 2 μm, for example, except that the p-
このように作製されたJBSダイオードでは、通常のSBDに対して4桁程度の低リーク特性が得られた。 In the JBS diode manufactured in this way, a low leakage characteristic of about 4 digits was obtained with respect to a normal SBD.
p型不純物層6の間隔は、n型半導体層2の濃度が2〜3×1016cm−3の高濃度においては1〜1.5μm程度と狭くしても、p型不純物層6からの空乏層で電流経路の狭窄化は回避できる。しかし、p型不純物層6の間隔を7〜10μmと大きくすると、逆方向電圧印加時のn+型不純物層4表面の最大電界が2MVcm−1を超え逆方向電流の抑制が十分でないため、p型不純物層6の間隔を望ましくは5μm以下、さらに望ましくは3μm以下とする。Even if the distance between the p-type impurity layers 6 is as narrow as about 1 to 1.5 μm when the concentration of the n-
深い位置に高濃度でp型不純物層6を形成することで、n+型不純物層4表面の最大電界の低下による逆方向電流の抑制が可能となる。
By forming the p-
JBS構造のダイオードでは、順方向に突入電流が印加された際、ダイオード内に内在するp型不純物層6とn型半導体2とから成るPNダイオードを電流経路とすることで、突入電流耐量を増加させる場合もある。
In a diode having a JBS structure, when an inrush current is applied in the forward direction, a PN diode composed of a p-
図17は、このような構造に関わる断面構造である。p型不純物層6Yの最表面濃度は、例えば1×10 20 cm−3以上で形成される。
FIG. 17 shows a cross-sectional structure related to such a structure. The outermost surface concentration of the p-
この時、最表面に形成されているn+型不純物層4Yは、p型不純物層6Yにより実効的に分断されることになる、あるいは、高濃度p型不純物層6Yの結晶性低下による表面酸化膜の増殖酸化のためn+型不純物層4Yが消失され実効的に分断されることになる。しかし、通常のショットキーダイオードでの動作においてアノード電極1からp型不純物層6Yを介した電流は流れないため、本願の目的と矛盾するものではなく、低損失で高耐量のダイオードの形成が可能である。
At this time, the n + -
n型半導体層2表面全体にn+型不純物層4を形成した状態でも、通常のSiC−JBS作製方法と同様の手法で、簡便にJBSダイオードを作製することができる。
Even in a state where the n + -
さらに図11に示されるように、p型不純物層6Bを形成する前にn+型不純物層4Bの所定箇所(p型不純物層6Bが形成される領域)をエッチングしておくことで、p型不純物層6Bを図11に示されるような形状に形成することができ、逆リーク特性のさらなる改善が可能となる。図11は、本発明の本実施形態に関する炭化珪素半導体装置(JBSダイオード)の構成を示す断面図である。エッチング深さは例えば0.1〜2μm程度でドリフト層の耐圧が不足しない程度に深くすることが望ましい。エッチング形状はサブミクロンのうねりを有し、その断面が「W」形状となるサブトレンチ構造でもよい。また、例えば80°程度のテーパを有するエッチング形状であってもよい。
Further, as shown in FIG. 11, by etching a predetermined portion (region where the p-
この構造においては主に表面から深い位置にp型不純物層6Bを形成するという点では、前述のMeV注入での構造と変わりない。
This structure is the same as that in the MeV implantation described above in that the p-
図11に示されるようにJBSダイオードは、炭化珪素基板3と、炭化珪素基板3上に形成されたn型半導体層2と、n型半導体層2表面に部分的に形成されたn+型不純物層4Bと、n+型不純物層4Bに覆われて、n型半導体層2上層部に部分的に形成された終端構造5B(第2の半導体層)と、n+型不純物層4Bを介して、終端構造5Bに対応する領域に端部が位置するように形成されたアノード電極1と、n+型不純物層4Bが形成されないn型半導体層2上層部において、アノード電極1が位置する領域に対応する領域に複数形成されたp型不純物層6B(第3の半導体層)とを備える。
As shown in FIG. 11, the JBS diode includes a
例えば、アライメントマークを兼ねて、p型不純物層6Bを形成する領域のn+型不純物層4Bに、深さ0.5μmの溝(図11参照)を形成する。そして、形成された溝にイオン注入してp型不純物層6Bを形成することで、SBDに対して十分なリーク低減が可能となる。
For example, a groove (see FIG. 11) having a depth of 0.5 μm is formed in the n + -
p型不純物層6Bは、n+型不純物層4Bのエッチング処理後、当該エッチング処理に使用したマスクと同じマスクで、p型イオンを注入することによって形成することができるが、例えば、n+型不純物層4Bに形成された穴形状よりも両端がそれぞれ0.2μm広い開口部を有する新たなマスクを用意してp型イオンを注入を行うことにより形成してもよい。新たなマスクを用意する場合には、図11に示されるような、エッチングによって形成されたn型半導体層2の窪み形状の側面までを覆う形状の、p型不純物層6Bが得られる。このようなp型不純物層6Bが形成されれば、局部的な電界集中を抑えることができる。
The p-
図18はn+型不純物層4Bに形成された穴形状と同一の開口部を有するマスクでp型不純物層6Xを形成したもので、溝の側面にはほぼp型不純物層が形成されていない構造である。溝側面下部でアノード電極1と接するところで電界値は上昇しているが、n型半導体層2上部の十分に障壁高さが低い領域で漏れ電流が支配され、側面に積極的にp型不純物層を形成しない構造であっても同様の効果が発揮される。
FIG. 18 shows a structure in which the p-
<効果>
本発明に関する実施形態によれば、第1導電型不純物層としてのn+型不純物層4Bをエッチングして形成された溝にイオン注入することによって、第2導電型不純物層としてのp型不純物層6Bを形成する工程を有する。<Effect>
According to the embodiment of the present invention, ions are implanted into a groove formed by etching the n + -
このような構成によれば、逆方向特性の良好な素子が得ることができる。 According to such a configuration, an element having excellent reverse characteristics can be obtained.
<第4実施形態>
<構成>
図8に示された構成において、実効的なイオン注入深さを増大させ、終端構造を適正化することも可能である。図12は、本発明の本実施形態に関する炭化珪素半導体装置(SiC−SBD)の構成を示す断面図である。<Fourth embodiment>
<Configuration>
In the configuration shown in FIG. 8, the effective ion implantation depth can be increased to optimize the termination structure. FIG. 12 is a cross-sectional view showing a configuration of a silicon carbide semiconductor device (SiC-SBD) according to this embodiment of the present invention.
図12に示されるようにSiC−SBDは、炭化珪素基板3と、炭化珪素基板3上に形成されたn型半導体層2と、n型半導体層2表面全体に形成されたn+型不純物層4Cと、n型半導体層2上層部に部分的に形成された終端構造5Cと、n+型不純物層4C上において、終端構造5Cに対応する領域に端部が位置するように、すなわち、平面視上終端構造5Cに囲まれて形成されたアノード電極1とを備える。
As shown in FIG. 12, SiC-SBD includes
n+型不純物層4Cは、終端構造5Cが形成された位置においては窪み形状となって終端構造5Cを覆っている。
The n + -type impurity layer 4C is recessed to cover the
終端構造5Cは、溝構造であり、リソグラフィでのアライメントマークを兼ねることも可能である。このような終端構造5Cを有することにより、逆方向特性も良好な素子を得ることができる。また図12に示されるように、終端構造5Cを形成後にn+型不純物層4Cの形成することも可能である。
The
なお以上の実施形態では、n+型半導体をイオン注入法で形成する際に基板回転をしなかったが、基板回転をしてもチャネリングによる特性劣化はみられず作製可能であった。 In the above embodiment, the substrate is not rotated when forming the n + type semiconductor by the ion implantation method. However, even if the substrate is rotated, the characteristics are not deteriorated due to channeling and can be manufactured.
<効果>
本発明に関する実施形態によれば、終端構造5Cが溝構造である。<Effect>
According to the embodiment of the present invention, the
このような構成によれば、逆方向特性も良好な素子を得ることができる。 According to such a configuration, an element having excellent reverse characteristics can be obtained.
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。 In the embodiment of the present invention, the material of each component, material, conditions for implementation, and the like are also described, but these are examples and are not limited to those described.
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。 In addition, within the scope of the present invention, the present invention can be freely combined with each embodiment, modified with any component in each embodiment, or omitted with any component in each embodiment.
本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。 Although the present invention has been described in detail, the above description is illustrative in all aspects, and the present invention is not limited thereto. It is understood that countless variations that are not illustrated can be envisaged without departing from the scope of the present invention.
1 アノード電極、2 n型半導体層、3 炭化珪素基板、4,4A,4B,4C,4Y n+型不純物層、5,5B,5C 終端構造、6,6B,6X,6Y p型不純物層。 1 anode electrode, 2 n-type semiconductor layer, 3 silicon carbide substrate, 4,4A, 4B, 4C, 4Y n + type impurity layer, 5,5B, 5C termination structure, 6,6B, 6X, 6Y p-type impurity layer.
Claims (12)
前記炭化珪素ドリフト層上全体に亘って形成された、第1の半導体層としての第1導電型不純物層と、
前記第1導電型不純物層上に部分的に形成された、ショットキー電極と、
前記ショットキー電極を平面視上囲んで、前記炭化珪素ドリフト層上層部に形成された、第2導電型の終端構造とを備え、
前記第1導電型不純物層の不純物濃度は、前記炭化珪素ドリフト層の不純物濃度より高く、
前記第1導電型不純物層の厚さが30nm以下で前記終端構造より厚さが薄く、
前記第1導電型不純物層の不純物量が、5×1012cm−2以上であることを特徴とする、
炭化珪素半導体装置。 Formed in the first conductivity type silicon carbide semiconductor base plate, and a silicon carbide drift layer of the first conductivity type impurity concentration of 3 × 10 15 ~3 × 10 16 cm -3,
A first conductivity type impurity layer as a first semiconductor layer formed over the entire silicon carbide drift layer;
The partially formed on the first conductive type impurity layer, and the Schottky electrodes,
Enclosing a plan view of the Schottky electrodes, it said formed upper layer portion silicon carbide drift layer, and a termination structure of a second conductivity type,
The impurity concentration of the first conductivity type impurity layer is higher than the impurity concentration of the silicon carbide drift layer ,
The thickness of the first conductivity type impurity layer is thin the termination structure by Ri thickness at 30nm or less,
Impure amount of the first conductivity type impurity layer, characterized in that it is 5 × 10 12 cm -2 or more,
Silicon carbide semiconductor device.
前記炭化珪素ドリフト層上に設けられた、第1の半導体層としての第1導電型不純物層と、 A first conductivity type impurity layer as a first semiconductor layer provided on the silicon carbide drift layer;
前記第1導電型不純物層上に部分的に形成された、ショットキー電極と、 A Schottky electrode partially formed on the first conductivity type impurity layer;
前記ショットキー電極を平面視上囲んで、前記炭化珪素ドリフト層上層部に形成された、第2導電型の終端構造と、 A second conductivity type termination structure formed on the silicon carbide drift layer upper layer portion surrounding the Schottky electrode in plan view;
前記炭化珪素ドリフト層の表面に形成された凹部とを備え、 A recess formed on the surface of the silicon carbide drift layer,
前記第1導電型不純物層の不純物濃度は、前記炭化珪素ドリフト層の不純物濃度より高く、 The impurity concentration of the first conductivity type impurity layer is higher than the impurity concentration of the silicon carbide drift layer,
前記終端構造は、前記凹部の底面に接して設けられ、 The termination structure is provided in contact with the bottom surface of the recess,
前記第1導電型不純物層は、前記炭化珪素ドリフト層の第1導電型の領域上全体に設けられたことを特徴とする、 The first conductivity type impurity layer is provided over the entire region of the first conductivity type of the silicon carbide drift layer,
炭化珪素半導体装置。 Silicon carbide semiconductor device.
請求項2に記載の炭化珪素半導体装置。 The silicon carbide semiconductor device according to claim 2.
請求項2または3に記載の炭化珪素半導体装置。 The silicon carbide semiconductor device according to claim 2.
請求項2から4のいずれか1項に記載の炭化珪素半導体装置。 And further comprising the formed in stripes or dots on the upper layer portion silicon carbide drift layer, a third semiconductor layer of a second conductivity type of the Schottky collector Gokushita,
The silicon carbide semiconductor device according to claim 2 .
請求項5に記載の炭化珪素半導体装置。 The third semiconductor layer has a groove structure,
The silicon carbide semiconductor device according to claim 5 .
請求項5または6に記載の炭化珪素半導体装置。 The outermost surface impurity concentration of the third semiconductor layer is 1 × 10 20 cm −3 or more,
The silicon carbide semiconductor device according to claim 5 or 6 .
請求項1から7のいずれか1項に記載の炭化珪素半導体装置。 The silicon carbide semiconductor device according to claim 1.
(b)前記炭化珪素ドリフト層上全体に亘って、前記炭化珪素ドリフト層より不純物濃度が高く、厚さが30nm以下である第1の半導体層としての第1導電型不純物層を形成する工程と、
(e)前記工程(b)の後に、前記炭化珪素ドリフト層の表層をエッチングして凹部を形成する工程と、
(c)前記第1導電型不純物層上に、ショットキー電極を部分的に形成する工程と、
(d)前記工程(e)の後、かつ前記ショットキー電極形成前に、前記ショットキー電極が形成される領域の周囲に、前記炭化珪素ドリフト層より不純物濃度が高く、前記第1導電型不純物層より不純物濃度が低い第2導電型の終端構造を形成する工程とを備え、
(f)前記終端構造は、前記工程(e)において前記凹部の底面に接して設けられることを特徴とする、
炭化珪素半導体装置の製造方法。 (A) a step of impurity concentration in the silicon carbide semiconductor base board of the first conductivity type to form a first conductivity type silicon carbide drift layer of 3 × 10 15 ~3 × 10 16 cm -3,
(B) throughout the silicon carbide drift layer, wherein the silicon carbide drift layer by Ri impurity concentration is high, thickness to form a first conductive type impurity layer as a first semiconductor layer which is under 30nm or less Process,
(E) after the step (b), etching the surface layer of the silicon carbide drift layer to form a recess;
(C) on the first conductive type impurity layer, a step of partially forming the Schottky electrodes,
After; (d) step (e), and before the Schottky collector-pole formation, the shot around the region where the key electrode is formed, a high impurity concentration Ri by said silicon carbide drift layer, the first conductivity type impurity layer by Ri impurity concentration and forming a termination structure of a second conductivity type have a low,
(F) the termination structure is characterized Rukoto provided in contact with the bottom surface of the recess in said step (e),
A method for manufacturing a silicon carbide semiconductor device.
請求項9に記載の炭化珪素半導体装置の製造方法。 The step (b) is a step of forming the first conductivity type impurity layer by oblique implantation of ions,
A method for manufacturing a silicon carbide semiconductor device according to claim 9 .
請求項10に記載の炭化珪素半導体装置の製造方法。 The oblique implantation of the ions in the step (b) has a tilt angle of 30 ° or more and an acceleration energy of 20 KeV or less,
A method for manufacturing a silicon carbide semiconductor device according to claim 10 .
請求項9に記載の炭化珪素半導体装置の製造方法。 A step of forming a third semiconductor layer of a second conductivity type in stripes or dots on the silicon carbide drift layer on layer of the Schottky collector Gokushita, by etching the first conductive type impurity layer A third semiconductor layer is formed by ion implantation into the formed groove.
A method for manufacturing a silicon carbide semiconductor device according to claim 9 .
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012195775 | 2012-09-06 | ||
JP2012195775 | 2012-09-06 | ||
PCT/JP2013/057448 WO2014038225A1 (en) | 2012-09-06 | 2013-03-15 | Silicon carbide semiconductor device and method for producing same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014038225A1 JPWO2014038225A1 (en) | 2016-08-08 |
JP6012743B2 true JP6012743B2 (en) | 2016-10-25 |
Family
ID=50236850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014534209A Active JP6012743B2 (en) | 2012-09-06 | 2013-03-15 | Silicon carbide semiconductor device and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6012743B2 (en) |
WO (1) | WO2014038225A1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016015424A (en) * | 2014-07-02 | 2016-01-28 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
CN104576762B (en) * | 2014-12-25 | 2018-08-28 | 株洲南车时代电气股份有限公司 | Schottky-barrier diode and its manufacturing method |
EP3067935A1 (en) * | 2015-03-10 | 2016-09-14 | ABB Technology AG | Power semiconductor rectifier with controllable on-state voltage |
WO2017174603A1 (en) | 2016-04-07 | 2017-10-12 | Abb Schweiz Ag | Short channel trench power mosfet |
JP6790010B2 (en) * | 2018-03-21 | 2020-11-25 | 株式会社東芝 | Semiconductor devices and their manufacturing methods |
JP7240970B2 (en) | 2019-06-27 | 2023-03-16 | ルネサスエレクトロニクス株式会社 | Semiconductor device and its manufacturing method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01291469A (en) * | 1988-05-19 | 1989-11-24 | Sanyo Electric Co Ltd | Manufacture of power mosfet |
JP3182446B2 (en) * | 1992-03-13 | 2001-07-03 | 新電元工業株式会社 | Schottky barrier rectifier semiconductor device |
JPH07254718A (en) * | 1992-12-24 | 1995-10-03 | Nippon Inter Electronics Corp | Semiconductor device |
JPH11330498A (en) * | 1998-05-07 | 1999-11-30 | Fuji Electric Co Ltd | Schottky barrier diode and fabrication thereof |
JP2000252479A (en) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | Schottky barrier diode and manufacture thereof |
JP3627572B2 (en) * | 1999-05-13 | 2005-03-09 | 松下電器産業株式会社 | Schottky barrier diode |
JP3655834B2 (en) * | 2001-03-29 | 2005-06-02 | 株式会社東芝 | Semiconductor device |
JP2007235162A (en) * | 2004-03-26 | 2007-09-13 | Central Res Inst Of Electric Power Ind | Schottky junction semiconductor device |
JP2006318956A (en) * | 2005-05-10 | 2006-11-24 | Sumitomo Electric Ind Ltd | Semiconductor device having schottky diode |
JP2007036052A (en) * | 2005-07-28 | 2007-02-08 | Toshiba Corp | Semiconductor rectifier element |
-
2013
- 2013-03-15 JP JP2014534209A patent/JP6012743B2/en active Active
- 2013-03-15 WO PCT/JP2013/057448 patent/WO2014038225A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2014038225A1 (en) | 2016-08-08 |
WO2014038225A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6012743B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP6112600B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN107331616B (en) | Trench junction barrier Schottky diode and manufacturing method thereof | |
JP5455973B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5544918B2 (en) | Silicon carbide insulated gate type semiconductor device and manufacturing method thereof | |
WO2012017958A9 (en) | Process for production of semiconductor device | |
CN108807168B (en) | Power rectifier | |
JP6194779B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2011044688A (en) | Semiconductor device and manufacturing method thereof | |
JP2014053392A (en) | Wide gap semiconductor device and method for manufacturing the same | |
JP2009302091A (en) | Silicon carbide semiconductor device, and method of manufacturing the same | |
WO2014136477A1 (en) | Method for manufacturing silicon-carbide semiconductor device | |
JP2015076592A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
JP2012160485A (en) | Semiconductor device and manufacturing method of the same | |
US20110250736A1 (en) | Schottky barrier diode and method for making the same | |
JP2009224485A (en) | Diode and method of manufacturing the same | |
JP5715461B2 (en) | Manufacturing method of semiconductor device | |
JP5547022B2 (en) | Semiconductor device | |
WO2017187856A1 (en) | Semiconductor device | |
JP2011233614A (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
JP5415018B2 (en) | Semiconductor device | |
JP2017152732A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2011040431A (en) | Semiconductor device and method of manufacturing the same | |
JP2012182405A (en) | Semiconductor rectifier | |
JP5665361B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6012743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |