JP6012487B2 - LED dimming circuit - Google Patents
LED dimming circuit Download PDFInfo
- Publication number
- JP6012487B2 JP6012487B2 JP2013010007A JP2013010007A JP6012487B2 JP 6012487 B2 JP6012487 B2 JP 6012487B2 JP 2013010007 A JP2013010007 A JP 2013010007A JP 2013010007 A JP2013010007 A JP 2013010007A JP 6012487 B2 JP6012487 B2 JP 6012487B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- control signal
- circuit
- current
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
本発明は、制御端子より入力される制御信号に応じた電流をLEDに流して、LEDを調光するLED調光回路に関する。 The present invention relates to an LED dimming circuit for dimming an LED by causing a current corresponding to a control signal input from a control terminal to flow through the LED.
図1は、従来のLED調光回路10を示した回路図である。従来のLED調光回路10は、入力電圧Vinが入力される電源端子20、インダクタ40、スイッチ50、電流検出部60、制御端子70、ヒステリシス制御回路80、及びフリーホイールダイオード90を備える。LED調光回路10は、LED30に流れる電流を制御することで、LED30の発光量を制御する。LED30は、入力電圧Vinが入力され出力電圧Voutを出力する。
FIG. 1 is a circuit diagram showing a conventional
電源端子20とグラウンドとの間に、LED30、インダクタ40、スイッチ50、電流検出部60が順に接続される。フリーホイールダイオード90は、LED30及びインダクタ40と並列に接続される。
The
スイッチ50は、電源端子20とグラウンドとの間に、LED30及びインダクタ40を介した電流パスを形成するか否かを切り替える第1のスイッチとして機能する。スイッチ50がオン状態のとき、インダクタ40に流れたインダクタ電流ILはスイッチ50を通りグラウンドに流れる。また、スイッチ50がオフ状態のとき、インダクタ電流ILはフリーホイールダイオード90により、LED30の入力端に回生される。フリーホイールダイオード90は、スイッチ50が上記電流パスを形成しないときに、インダクタ40に流れるインダクタ電流ILをLED30の入力端子に回生させる第2のスイッチとして機能する。
The
スイッチ50がオン状態にされたとき、電流検出部60は、インダクタ電流ILを検出する。本例の電流検出部60は、スイッチ50及びグラウンドの間に流れる電流を検出する。また、電流検出部60は、ヒステリシス制御回路80に検出電流を出力する。
When the
ヒステリシス制御回路80は、制御端子70及びスイッチ50に接続される。制御端子70は、ヒステリシス制御回路80に第1の制御信号Ctrl1を出力する。また、第1の制御信号Ctrl1は、LED30の調光量を示しており、LED30の平均電流IAに対応する。
The
ヒステリシス制御回路80は、第1の制御信号Ctrl1及び電流検出部60が検出したインダクタ電流ILに基づいて、スイッチ50を制御する。具体的には、電流検出部60が検出するインダクタ電流ILの平均が、第1の制御信号Ctrl1に応じた値となるように、スイッチ50を制御する。ヒステリシス制御回路80は、スイッチ50に第2の制御信号Ctrl2を出力する。スイッチ50は、インダクタ40に流れる電流が、第1の制御信号Ctrl1で示される調光量に応じた範囲内で変動するように、第2の制御信号Ctrl2によって制御される。
The
より具体的には、ヒステリシス制御回路80は、インダクタ電流ILに応じた検出信号に基づきスイッチ50をオンオフ制御して、インダクタ電流ILをピーク電流IPとボトム電流IBとの間で往復させる。また、ヒステリシス制御回路80は、第1の制御信号Ctrl1に応じて、インダクタ電流ILに流れる電流の上限値(ピーク電流値IP)と下限値(ボトム電流値IB)とをそれぞれ設定してもよい。
More specifically, the
図2は、従来のLED調光回路10の動作を示した図である。図2の縦軸はインダクタ電流ILを示しており、横軸は時刻tを示している。スイッチ50がオン状態のとき、電源端子20とグラウンドとの間が導通する。また、電源端子20とグラウンドとの間が導通すると、出力電圧Voutと自己インダクタンスLに応じた傾きでインダクタ電流ILが増加する。
FIG. 2 is a diagram showing the operation of the conventional
次に、インダクタ電流ILがピーク電流IPに達すると、ヒステリシス制御回路80はスイッチ50をオフ状態にする。スイッチ50がオフ状態にされると、インダクタ電流ILがフリーホイールダイオード90を介してLED30の入力端に回生されて、LED30において放電される。このとき、インダクタ電流ILは、フリーホイールダイオード90及びLED30の閾値電圧に応じた傾きで減少する。
Next, when the inductor current IL reaches the peak current IP, the
インダクタ電流ILが減少してボトム電流IBに達すると、ヒステリシス制御回路80は、再びスイッチ50をオン状態にする。このように、ヒステリシス制御回路80がスイッチ50を制御することで、インダクタ電流IL及びLED30に流れる電流は、ピーク電流IPとボトム電流IBとの間を往復する電流となる。
When the inductor current IL decreases and reaches the bottom current IB, the
ここで、インダクタ40及びLED30に流れる平均電流IAは、ピーク電流IPとボトム電流IBとを往復する電流の平均である。また、LED30は、平均電流IAに応じた明るさに調光される。
Here, the average current IA flowing through the
例えば、このような従来のLED調光回路10は、以下の特許文献1に記載されている。
[特許文献1] 特開2011−108529号公報
For example, such a conventional
[Patent Document 1] JP 2011-108529 A
近年、スマートフォンまたはデジタルカメラのバックライト、LED照明などにおいて、省エネルギーモード(ECOモード)の機能を搭載することが求められており、LED30を暗く調光することが必要とされている。しかしながら、従来のLED調光回路10は、ボトム電流IBを0より小さくすることができない。このため、LED30に流れる平均電流IAをボトム電流IBが0であるときの平均電流IAより小さくすることができない問題がある。
In recent years, it has been required to mount an energy saving mode (ECO mode) function in a backlight of a smartphone or a digital camera, LED lighting, and the like, and it is necessary to dimm the
図3は、ボトム電流IBが0であるときのインダクタ40の電流波形を示した図である。図3に示すように、ボトム電流IBが0のときに平均電流IAは最小となる。
FIG. 3 is a diagram showing a current waveform of the
したがって、従来のLED調光回路10における平均電流IAの最小値は、IB=0のときのピーク電流IPの半分、即ち、IP/2である。よって、従来のLED調光回路10は、IP/2に応じた調光量よりも低い調光量でLED30を調光することができない。なお、ピーク電流IP及びボトム電流IBとの差分を小さくすれば、平均電流IAの最小値を小さくすることができるが、スイッチ50をオンオフする周期が短くなり、LED調光回路10の動作が不安定となる。このため、ピーク電流IP及びボトム電流IBとの差分を小さくして調光量を小さくするにも限界がある。
Therefore, the minimum value of the average current IA in the conventional
本発明は、上記した点に鑑みて行われたものであり、LED30の平均電流をボトム電流が0であるときの平均電流よりも小さくすることができるLED調光回路を提供することを目的とする。
The present invention has been made in view of the above points, and an object thereof is to provide an LED dimming circuit capable of making the average current of the
本発明のひとつの態様においては、LEDを調光するLED調光回路であって、LEDに直列接続されたインダクタと、電源端子とグラウンドとの間に、LED及びインダクタを介した電流パスを形成するか否かを切り替える第1のスイッチと、第1のスイッチが電流パスを形成しないときに、インダクタに流れる電流をLEDに回生させる第2のスイッチと、LEDの調光量を示す第1の制御信号に応じて、インダクタに流れる電流が、調光量に応じた範囲内で変動するように、第1のスイッチを制御する第2の制御信号を出力するヒステリシス制御回路と、第1の制御信号が示す調光量が予め定められた基準調光量よりも高いときに、第2の制御信号を第1のスイッチに伝達し、第1の制御信号が示す調光量が基準調光量よりも低いときに、第2の制御信号において第1のスイッチをオン状態にする期間の少なくとも一部をマスクして間欠的に第1のスイッチに伝達する間欠動作制御回路と、を備えたことを特徴とするLED調光回路を提供する。 In one aspect of the present invention, an LED dimming circuit for dimming an LED, wherein a current path via the LED and the inductor is formed between an inductor connected in series to the LED and a power supply terminal and the ground. A first switch that switches whether or not to perform, a second switch that regenerates the current that flows through the inductor when the first switch does not form a current path, and a first switch that indicates the dimming amount of the LED A hysteresis control circuit for outputting a second control signal for controlling the first switch so that a current flowing through the inductor varies within a range corresponding to the light control amount according to the control signal; When the dimming amount indicated by the signal is higher than a predetermined reference dimming amount, the second control signal is transmitted to the first switch, and the dimming amount indicated by the first control signal is the reference dimming amount. When lower than An intermittent operation control circuit that masks at least a part of a period during which the first switch is turned on in the second control signal and intermittently transmits the mask to the first switch. A dimming circuit is provided.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図4は、本実施形態のLED調光回路100を示した回路図である。本実施形態のLED調光回路100と、図1の従来のLED調光回路10との違いは、間欠動作制御回路110を備える点である。間欠動作制御回路110以外の構成は図1に示した従来のLED調光回路10と同様であるので適宜説明を省略する。
FIG. 4 is a circuit diagram showing the
間欠動作制御回路110は、ヒステリシス制御回路80とスイッチ50の間に設けられる。また、間欠動作制御回路110は、制御端子70から第1の制御信号Ctrl1が入力される。
The intermittent
ヒステリシス制御回路80は、制御端子70から入力された第1の制御信号Ctrl1に基づいて生成した第2の制御信号Ctrl2を間欠動作制御回路110に出力する。例えば第2の制御信号Ctrl2は、図2および図3に示したインダクタ電流ILを増加させる期間でスイッチ50をオン状態にさせるレベルを示し、インダクタ電流ILを減少させる期間でスイッチ50をオフ状態にさせるレベルを示す2値の信号である。間欠動作制御回路110は、第1の制御信号Ctrl1が示す調光量が予め定められた基準調光量よりも高いときに、第2の制御信号Ctrl2をスイッチ50にそのまま伝達する。一方、第1の制御信号Ctrl1が示す調光量が基準調光量よりも低いときに、第2の制御信号Ctrl2においてスイッチ50がオン状態にされる期間の少なくとも一部をマスクして間欠的にスイッチ50に伝達する。ここでマスクとは、第2の制御信号Ctrl2においてスイッチ50をオン状態にさせるレベルを、スイッチ50をオフ状態にさせるレベルに変換することを指す。これにより、第2の制御信号Ctrl2において周期的に生じるパルスが間欠的にスイッチ50に伝達される。
The
図5は、間欠動作制御回路110の構成例を示す図である。間欠動作制御回路110は、第1の制御信号Ctrl1に応じたデューティのPWM信号を生成するPWM信号生成回路120とAND回路130を備える。
FIG. 5 is a diagram illustrating a configuration example of the intermittent
制御端子70は、ヒステリシス制御回路80及びPWM信号生成回路120に第1の制御信号Ctrl1を出力する。ヒステリシス制御回路80及びPWM信号生成回路120は、AND回路130にそれぞれ接続される。ヒステリシス制御回路80は、AND回路130に第2の制御信号Ctrl2を出力する。PWM信号生成回路120は、第1の制御信号Ctrl1に応じたデューティのPWM信号を生成し、AND回路130に出力する。
The
AND回路130は、PWM信号生成回路120から入力されたPWM信号に応じて、ヒステリシス制御回路80から入力された第2の制御信号Ctrl2をマスクしてスイッチ50に出力する。具体的には、AND回路130は、PWM信号がハイの場合、ヒステリシス制御回路80から入力された第2の制御信号Ctrl2をスイッチ50に出力する。また、AND回路130は、PWM信号がローのときに、スイッチ50にローを出力し、第2の制御信号Ctrl2を出力しない。つまり、AND回路130は、PWM信号に応じて、ヒステリシス制御回路80が出力する第2の制御信号Ctrl2を間欠的にスイッチ50に出力する。
The AND
図6は、ヒステリシス制御回路80の一例を示す回路図である。ヒステリシス制御回路80は、図2および図3に示したように、インダクタ電流ILがピーク電流IP及びボトム電流IBの間で変動するように、スイッチ50を制御する信号を生成する。本例のヒステリシス制御回路80は、インダクタ電流ILがピーク電流IPを超えたときに、スイッチ50をオフする。
FIG. 6 is a circuit diagram illustrating an example of the
ただし、スイッチ50がオフ状態のときは、電流検出部60によってインダクタ電流ILを検出することができない。このため本例のヒステリシス制御回路80は、スイッチ50がオフ状態に遷移してからの時間を計測する。そして、ピーク電流IP及びボトム電流IBとの差分、および、インダクタ電流ILの単位時間当たりの減少量に応じて予め設定されるオフ基準時間が経過したときに、スイッチ50をオン状態に遷移させる。これにより、ヒステリシス制御回路80は、インダクタ電流ILがボトム電流IBとなるタイミングを推定し、当該タイミングでスイッチ50をオン状態に制御する。従って、インダクタ電流ILがピーク電流IP及びボトム電流IBの間にあるように制御される。
However, when the
なお、図2および図3に示したインダクタ電流ILの傾きは、LED30の負荷抵抗の大きさ等により変化する。このため、負荷抵抗等が仕様値に対して誤差を有するような場合、スイッチ50をオフしてから予め設定されるオフ基準時間が経過したタイミングでは、インダクタ電流ILがボトム電流IBと一致しない。このため、インダクタ電流ILの平均値が、調光量に応じた値とならない場合がある。本例のヒステリシス制御回路80は、インダクタ電流ILの傾きに応じて、スイッチ50をオフしてからスイッチ50をオンするまで計測すべきオフ基準時間を調整する。これにより、インダクタ電流ILの平均値を精度よく制御することができる。
Note that the slope of the inductor current IL shown in FIGS. 2 and 3 varies depending on the magnitude of the load resistance of the
具体的には、ヒステリシス制御回路80は、スイッチ50をオフしてから、予め設定されるオフ基準時間を計測して、スイッチ50をオンにする。スイッチ50をオンにすると、電流検出部60によってインダクタ電流ILを計測することができる。本来は、当該タイミングにおけるインダクタ電流ILがボトム電流IBと一致するように制御される。ヒステリシス制御回路80は、当該タイミングにおけるインダクタ電流ILがボトム電流IBより大きい場合には、オフ基準時間を現在の値より大きくする。また、インダクタ電流ILがボトム電流IBより小さい場合には、オフ基準時間を現在の値より小さくする。これにより、スイッチ50をオフからオンに切り替えたタイミングにおけるインダクタ電流ILを、ボトム電流IBに近づけることができる。
Specifically, the
本例のヒステリシス制御回路80は、第1の電圧源140、第2の電圧源150、第1のコンパレータ160、第2のコンパレータ170、オフタイム制御回路180、SRラッチ190、CS端子200、及びスイッチ入力端子210を備える。
The
図5に図示される電流検出部60は、CS端子200に、インダクタ電流ILの大きさに応じた電圧の検出信号を出力する。CS端子200は、電流検出部60から入力された検出信号を、第1のコンパレータ160及び第2のコンパレータ170に出力する。
The
第1の電圧源140は、第1のコンパレータ160の反転入力端子に、ピーク電流IPを示す基準電圧VHを出力する。また、第2の電圧源150は、第2のコンパレータ170の反転入力端子に、ボトム電流IBを示す基準電圧VLを出力する。
The
第1のコンパレータ160は、検出信号のCS電圧と基準電圧VHとを比較する。本例の第1のコンパレータ160は、検出信号のCS電圧が基準電圧VH以上の場合にハイレベルを出力し、検出信号のCS電圧が基準電圧VHより小さい場合にローレベルを出力する。SRラッチ190のリセット端子Rは、第1のコンパレータ160に接続される。SRラッチ190の出力は、検出信号のCS電圧が基準電圧VHより大きくなったときにリセットされ、SRラッチ190はローレベルを出力する。SRラッチ190は、リセットされてから所定のオフ基準時間が経過した場合に、ハイレベルを出力する。オフタイム制御回路180は、第1のコンパレータ160の出力がローからハイに遷移したタイミングを始点として、所定のオフ基準時間を計測する。オフタイム制御回路180は、第1のコンパレータ160の出力がハイに遷移してからオフ基準時間が経過した場合に、SRラッチ190のセット端子Sにハイレベルを出力する。これにより、SRラッチ190の出力はハイレベルとなる。
The first comparator 160 compares the CS voltage of the detection signal with the reference voltage VH. The first comparator 160 of this example outputs a high level when the CS voltage of the detection signal is equal to or higher than the reference voltage VH, and outputs a low level when the CS voltage of the detection signal is smaller than the reference voltage VH. The reset terminal R of the
第2のコンパレータ170は、検出信号のCS電圧と基準電圧VLとを比較する。本例の第2のコンパレータ170は、検出信号のCS電圧が基準電圧VL以上の場合にハイレベルを出力し、検出信号のCS電圧が基準電圧VLより小さい場合にローレベルを出力する。
The
第2のコンパレータ170の出力端子は、オフタイム制御回路180に接続される。スイッチ50がオン状態になったときのインダクタ電流ILがボトム電流IBより小さい場合、スイッチ50がオン状態にされてから、検出電圧が基準電圧VLを超えるまでは、第2のコンパレータ170はローを出力する。インダクタ電流ILとボトム電流IBとの誤差が大きいほど、第2のコンパレータ170がローを出力する期間は長くなる。オフタイム制御回路180は、スイッチ50がオン状態にあり、かつ、第2のコンパレータ170がローを出力する時間を測定する。オフタイム制御回路180は、第2のコンパレータ170がローを出力する時間に応じて、上述したオフ基準時間を短くする。これにより、スイッチ50がオフとなる期間が長くなり、スイッチ50をオン状態にしたときのインダクタ電流ILがボトム電流IBに近づく。
The output terminal of the
また、スイッチ50がオフ状態になったときのインダクタ電流ILがボトム電流IBより大きい場合、第2のコンパレータ170がローを出力する期間はない。オフタイム制御回路180は、第2のコンパレータ170がローを出力する期間がない場合に、上述したオフ基準時間を長くする。これにより、スイッチ50がオフとなる期間が短くなり、インダクタ電流ILがボトム電流IBに近づく。また、オフタイム制御回路180は、スイッチ50がオン状態となったときに電流検出部60が検出するインダクタ電流ILが、ボトム電流IBより大きい場合にオフ基準時間を短くしてもよい。また、オフタイム制御回路180は、スイッチ50がオン状態となったときに電流検出部60が検出するインダクタ電流ILが、ボトム電流IBより小さい場合にオフ基準時間を長くしてもよい。
When the inductor current IL when the
スイッチ50のオフ基準時間が終わり、SRラッチ190がセットされると、再びスイッチ50はオン状態にされて、インダクタ電流ILが増加する。オフタイム制御回路180は、この動作を繰り返すことで、インダクタ電流ILがピーク電流IPとボトム電流IBとの間で往復するように制御することができる。
When the OFF reference time of the
なお、第1の電圧源140及び第2の電圧源150は、第1の制御信号Ctrl1が示す値に応じて、基準電圧VH及び基準電圧VLを変化させる。つまり、調光電流の量が大きい場合、基準電圧VHと基準電圧VLを大きくすることで、インダクタ電流及びLED30の平均電流IAを大きくする。一方、調光電流の量が小さい場合、基準電圧VHと基準電圧VLを小さくして、インダクタ電流IL及びLED30の平均電流IAを小さくする。
Note that the
図7は、PWM信号生成回路120の例を示す回路図である。PWM信号生成回路120は、制御端子70、三角波RAMPを生成する三角波生成回路220、第3のコンパレータ230、及び、AND回路接続端子240を備える。
FIG. 7 is a circuit diagram illustrating an example of the PWM
第3のコンパレータ230は、調光量を示す第1の制御信号Ctrl1と三角波RAMPとを比較してPWM信号を生成する。第3のコンパレータ230は、制御端子70から第1の制御信号Ctrl1が入力され、三角波生成回路220から三角波RAMPが入力される。第3のコンパレータ230は、第1の制御信号Ctrl1が三角波RAMPより大きい区間でハイとなり、小さい区間でローとなるPWM信号を生成し、AND回路接続端子240にPWM信号を出力する。
The
図8は、第1の制御信号Ctrl1が示す調光量が基準調光量よりも大きい場合のPWM信号を示したタイミングチャートである。第1の制御信号Ctrl1が三角波RAMPの最大電圧よりも大きな調光量を示す場合、第3のコンパレータ230は常にハイを出力する。つまり、PWM信号は、最大のデューティ(100%デューティ)となる。
FIG. 8 is a timing chart showing a PWM signal when the dimming amount indicated by the first control signal Ctrl1 is larger than the reference dimming amount. When the first control signal Ctrl1 indicates a dimming amount larger than the maximum voltage of the triangular wave RAMP, the
ここで、三角波RAMPの最大電圧が、基準調光量に対応する。基準調光量は、PWM信号を用いずに、ヒステリシス制御回路80が出力する第2の制御信号Ctrl2のみで制御可能な最小調光量に対応する。
Here, the maximum voltage of the triangular wave RAMP corresponds to the reference light control amount. The reference light control amount corresponds to the minimum light control amount that can be controlled only by the second control signal Ctrl2 output from the
図9は、第1の制御信号Ctrl1が示す調光量が基準調光量よりも小さいときのタイミングチャートである。第1の制御信号Ctrl1が示す調光量が小さくなると、第1の制御信号Ctrl1は三角波RAMPの最大電圧と最小電圧との間の電圧となる。第1の制御信号Ctrl1よりも三角波RAMPが大きい区間では、PWM信号がローとなる。また、第1の制御信号Ctrl1よりも三角波RAMPが小さい区間ではPWM信号がハイとなる。つまり、第1の制御信号Ctrl1が所定の電流量よりも小さな電流量を示すときに、間欠的なPWM信号が出力される。 FIG. 9 is a timing chart when the light control amount indicated by the first control signal Ctrl1 is smaller than the reference light control amount. When the light control amount indicated by the first control signal Ctrl1 becomes small, the first control signal Ctrl1 becomes a voltage between the maximum voltage and the minimum voltage of the triangular wave RAMP. In a section where the triangular wave RAMP is larger than the first control signal Ctrl1, the PWM signal is low. Further, the PWM signal becomes high in a section where the triangular wave RAMP is smaller than the first control signal Ctrl1. That is, an intermittent PWM signal is output when the first control signal Ctrl1 indicates a current amount smaller than a predetermined current amount.
図10から図14は、本実施形態のLED調光回路100の動作を説明するためのタイミングチャートである。図10は、調光量が基準調光量より大きい(即ち、ボトム電流IBが0よりも大きい)ときのPWM信号、ヒステリシス制御回路80の出力、AND回路130の出力、インダクタ電流ILの関係を示すタイミングチャートである。
10 to 14 are timing charts for explaining the operation of the
第1の制御信号Ctrl1が示す調光量が基準調光量よりも大きいとき、PWM信号のデューティは100%である。このため、AND回路130は、ヒステリシス制御回路80の出力をそのままスイッチ50に出力する。このとき、AND回路130は、バッファ回路として動作する。
When the light control amount indicated by the first control signal Ctrl1 is larger than the reference light control amount, the duty of the PWM signal is 100%. Therefore, the AND
AND回路130の出力がハイのとき、スイッチ50はオン状態にされてインダクタ電流ILは増加する。AND回路130の出力がローのとき、スイッチ50はオフ状態にされてインダクタ電流ILは減少する。つまり、ボトム電流IBが0よりも大きいとき、インダクタ40が常に充放電を繰り返す。
When the output of the AND
図11は、調光量が基準調光量より大きい(即ち、ボトム電流IBが0よりも大きい)ときのインダクタ電流の波形であり、縦軸がインダクタ電流IL、横軸が時刻tを示す。第1の制御信号Ctrl1が示す調光量が基準調光量よりも大きいとき、AND回路130は、ヒステリシス制御回路80の出力をマスクしない。したがって、スイッチ50は、オンオフ状態が繰り返されるので、インダクタ40は充放電が繰り返される。
FIG. 11 shows a waveform of the inductor current when the dimming amount is larger than the reference dimming amount (that is, the bottom current IB is larger than 0), where the vertical axis represents the inductor current IL and the horizontal axis represents time t. When the dimming amount indicated by the first control signal Ctrl1 is larger than the reference dimming amount, the AND
図12は、調光量が基準調光量より小さい(即ち、ボトム電流IBが0)場合の、PWM信号、ヒステリシス制御回路80の出力、AND回路130の出力、及びインダクタ電流ILの関係を示すタイミングチャートである。第1の制御信号Ctrl1が示す調光量が基準調光量よりも小さいとき、PWM信号のデューティは100%ではなくなり、第1の制御信号Ctrl1に応じたデューティとなる。AND回路130は、PWM信号がハイのとき、バッファとして働き、ヒステリシス制御回路80の出力がそのままAND回路130より出力される。また、AND回路130は、PWM信号がローのとき、ヒステリシス制御回路80の出力に関わらずAND回路130の出力はローとなる。
FIG. 12 shows the relationship between the PWM signal, the output of the
したがって、PWM信号がハイであり、かつ、AND回路130の出力がハイのとき、スイッチ50はオン状態となり、インダクタ電流ILは増加する。AND回路130の出力がローのとき、スイッチ50はオフ状態になり、インダクタ電流ILは減少する。PWM信号がローの区間では、ヒステリシス制御回路80の出力は常にマスクされる。つまり、ヒステリシス制御回路80の出力する第2の制御信号Ctrl2は、スイッチ50には入力されず、インダクタ電流ILが減少する。図12に示すように、PWM信号がローを示す期間が、ヒステリシス制御回路80が出力する一つのパルスを全てマスクする場合、当該区間におけるインダクタ電流ILは増大せずに、0のまま維持される。このように、ボトム電流が0に達すると、ヒステリシス制御回路80が出力する第2の制御信号Ctrl2は、PWM信号がハイのときイネーブルされ、ローのときディスエーブルされる。
Therefore, when the PWM signal is high and the output of the AND
図13は、図12と同様の実施例に係る、インダクタ電流の波形と、PWM信号によりマスクされる様子及び平均電流IAの波形を示した図である。図13の縦軸はインダクタ電流ILを、横軸は時刻tを示す。 FIG. 13 is a diagram showing the waveform of the inductor current, the state masked by the PWM signal, and the waveform of the average current IA according to the same embodiment as FIG. In FIG. 13, the vertical axis indicates the inductor current IL, and the horizontal axis indicates time t.
インダクタ電流ILは、PWM信号のデューティに応じてイネーブル動作を行う。PWM信号がハイのとき、ヒステリシス制御回路80の第2の制御信号Ctrl2によりスイッチ50がオンオフ制御され、インダクタ電流ILは充放電される。そして、PWM信号がローのとき、ヒステリシス制御回路80の出力は常にマスクされ、インダクタ電流ILが0になる。
The inductor current IL performs an enable operation according to the duty of the PWM signal. When the PWM signal is high, the
間欠動作制御回路110は、ヒステリシス制御回路80の第2の制御信号Ctrl2をマスクすることで、インダクタ電流ILを間欠的に流すことができる。したがって、本実施例に係るLED調光回路100は、平均電流IAをIP/2よりも小さな値に設定することができる。
The intermittent
図12及び図13では、PWM信号がローを示す期間が、ヒステリシス制御回路80の周期と一致する場合の、LED調光回路100の動作を示した。ただし、PWM信号がローを示す期間は、ヒステリシス制御回路80の周期と一致しなくともよい。
12 and 13 show the operation of the
図14は、PWM信号がローを示す期間が、ヒステリシス制御回路80の周期と一致しない場合の、LED調光回路100の動作を示す。また、図14は、調光量が基準調光量よりも小さい場合の、PWM信号、ヒステリシス制御回路80の出力、AND回路130の出力、及びインダクタ電流ILの関係を示すタイミングチャートである。
FIG. 14 shows the operation of the
図14の前半に示すように、ヒステリシス制御回路80が出力する第2の制御信号Ctrl2において、一つのパルスをマスクする場合、PWM信号は、当該パルスの直前において第2の制御信号Ctrl2がローを示すタイミングから、当該パルスの直後において第2の制御信号Ctrl2がローを示すタイミングまでマスクしてよい。これにより、第2の制御信号Ctrl2と、PWM信号との間で位相誤差が生じた場合でも、当該パルスを確実にマスクすることができる。第2の制御信号Ctrl2がローを示す区間は、PWM信号によりマスクされるか否かに関わらずインダクタ電流ILは減少する。
As shown in the first half of FIG. 14, in the case where one pulse is masked in the second control signal Ctrl2 output from the
また、図14の後半に示すように、PWM信号は、第2の制御信号Ctrl2を、一つのパルスより小さい単位でマスクしてもよい。例えば、PWM信号は、第2の制御信号Ctrl2の所定のパルスの半分の区間をマスクしてよい。これにより、より細かい階調で調光量を制御することができる。 Further, as shown in the latter half of FIG. 14, the PWM signal may mask the second control signal Ctrl2 in units smaller than one pulse. For example, the PWM signal may mask a half of a predetermined pulse of the second control signal Ctrl2. Thereby, the light control amount can be controlled with finer gradation.
以上より、PWM信号がローとなる区間は、ヒステリシス制御回路80の周期と同一である必要はなく、PWM信号がローとなる区間が、ヒステリシス制御回路80が出力する第2の制御信号Ctrl2がハイを示す区間の少なくとも一部に重なる構成とすればよい。上述した構成及び動作により、本実施形態のLED調光回路100は、LED30の平均電流を小さくすることができる。
From the above, the interval in which the PWM signal is low does not have to be the same as the cycle of the
また、本実施形態では、第1の制御信号Ctrl1が基準調光量を示すときのボトム電流IBを0に設定したが、これに限られない。しかし、ボトム電流IBが0である場合、第2の制御信号Ctrl2をマスクしても、インダクタ電流ILが0のまま維持されるので、調光量の制御が容易となる。また、電磁誘導によりインダクタに力が加わって発生する音鳴き現象を低減する効果が特に顕著である。 In the present embodiment, the bottom current IB when the first control signal Ctrl1 indicates the reference light control amount is set to 0, but is not limited thereto. However, when the bottom current IB is 0, even if the second control signal Ctrl2 is masked, the inductor current IL is maintained at 0, so that the light control can be easily controlled. In addition, the effect of reducing the squealing phenomenon that occurs when a force is applied to the inductor by electromagnetic induction is particularly remarkable.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
10、100・・・LED調光回路、20・・・電源端子、30・・・LED、40・・・インダクタ、50・・・スイッチ、60・・・電流検出部、70・・・制御端子、80・・・ヒステリシス制御回路、90・・・フリーホイールダイオード、110・・・間欠動作制御回路、120・・・PWM信号生成回路、130・・・AND回路、140・・・第1の電圧源、150・・・第2の電圧源、160・・・第1のコンパレータ、170・・・第2のコンパレータ、180・・・オフタイム制御回路、190・・・SRラッチ、200・・・CS端子、210・・・スイッチ入力端子、220・・・三角波生成回路、230・・・第3のコンパレータ、240・・・AND回路接続端子
DESCRIPTION OF SYMBOLS 10,100 ... LED dimming circuit, 20 ... Power supply terminal, 30 ... LED, 40 ... Inductor, 50 ... Switch, 60 ... Current detection part, 70 ...
Claims (5)
前記LEDに直列接続されたインダクタと、
電源端子とグラウンドとの間に、前記LED及び前記インダクタを介した電流パスを形成するか否かを切り替える第1のスイッチと、
前記第1のスイッチが前記電流パスを形成しないときに、前記インダクタに流れる電流を前記LEDに回生させる第2のスイッチと、
前記LEDの調光量を示す第1の制御信号に応じて、前記インダクタに流れる電流が、前記調光量に応じた範囲内で変動するように、前記第1のスイッチを制御する第2の制御信号を出力するヒステリシス制御回路と、
前記第1の制御信号が示す調光量が予め定められた基準調光量よりも高いときに、前記第2の制御信号を前記第1のスイッチに伝達し、前記第1の制御信号が示す調光量が前記基準調光量よりも低いときに、前記第2の制御信号において前記第1のスイッチをオン状態にする期間の少なくとも一部をマスクして間欠的に前記第1のスイッチに伝達する間欠動作制御回路と、
を備えたことを特徴とするLED調光回路。 An LED dimming circuit for dimming an LED,
An inductor connected in series to the LED;
A first switch for switching whether or not to form a current path via the LED and the inductor between a power supply terminal and ground;
A second switch for causing the LED to regenerate a current flowing through the inductor when the first switch does not form the current path;
A second control unit that controls the first switch so that a current flowing through the inductor varies within a range corresponding to the dimming amount in response to a first control signal indicating the dimming amount of the LED; A hysteresis control circuit for outputting a control signal;
When the dimming amount indicated by the first control signal is higher than a predetermined reference dimming amount, the second control signal is transmitted to the first switch, and the first control signal indicates When the dimming amount is lower than the reference dimming amount, at least a part of the period during which the first switch is turned on in the second control signal is masked and intermittently applied to the first switch. An intermittent operation control circuit for transmitting;
An LED dimming circuit comprising:
前記第1の制御信号に応じたデューティのPWM信号を生成するPWM信号生成回路を備え、
前記PWM信号に応じて、前記第2の制御信号をマスクして前記第1のスイッチに伝達することを特徴とする請求項1から3のいずれか1項に記載のLED調光回路。 The intermittent operation control circuit includes:
A PWM signal generation circuit for generating a PWM signal having a duty according to the first control signal;
4. The LED dimming circuit according to claim 1, wherein the second control signal is masked and transmitted to the first switch in accordance with the PWM signal. 5.
前記第1の制御信号が前記基準調光量よりも高いことを示すときに、最大のデューティとなり、前記第1の制御信号が前記基準調光量よりも低いことを示すときに、前記第1の制御信号が示す値に応じたデューティとなることを特徴とする請求項4に記載のLED調光回路。 The PWM signal is
When the first control signal indicates that it is higher than the reference dimming amount, the duty becomes the maximum duty, and when the first control signal indicates that it is lower than the reference dimming amount, The LED dimming circuit according to claim 4, wherein the duty is in accordance with a value indicated by the control signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013010007A JP6012487B2 (en) | 2013-01-23 | 2013-01-23 | LED dimming circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013010007A JP6012487B2 (en) | 2013-01-23 | 2013-01-23 | LED dimming circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014143048A JP2014143048A (en) | 2014-08-07 |
JP6012487B2 true JP6012487B2 (en) | 2016-10-25 |
Family
ID=51424189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013010007A Active JP6012487B2 (en) | 2013-01-23 | 2013-01-23 | LED dimming circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6012487B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6396160B2 (en) * | 2014-10-02 | 2018-09-26 | 株式会社小糸製作所 | Vehicle lamp and its lighting circuit |
JP6391429B2 (en) * | 2014-11-04 | 2018-09-19 | ローム株式会社 | Switching converter, control circuit thereof, control method, lighting apparatus using the same, and electronic apparatus |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4749110B2 (en) * | 2005-10-06 | 2011-08-17 | 新光電装株式会社 | LED lighting circuit |
JP5768226B2 (en) * | 2010-09-16 | 2015-08-26 | パナソニックIpマネジメント株式会社 | Semiconductor light-emitting element lighting device and lighting fixture using the same |
JP5645254B2 (en) * | 2010-11-10 | 2014-12-24 | パナソニックIpマネジメント株式会社 | Semiconductor light-emitting element lighting device and lighting fixture using the same |
JP5891454B2 (en) * | 2011-04-18 | 2016-03-23 | パナソニックIpマネジメント株式会社 | Semiconductor light-emitting element lighting device and lighting fixture using the same |
-
2013
- 2013-01-23 JP JP2013010007A patent/JP6012487B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014143048A (en) | 2014-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9271366B2 (en) | Dimmable LED driver and driving method | |
US10334668B2 (en) | LED driver adapted to electronic transformer | |
US8233292B2 (en) | Controllers, systems and methods for controlling power of light sources | |
CN103096599B (en) | Device and method of light emitting diode (LED) dimming driving | |
CN102781139A (en) | Lighting device for lighting solid-state light source and illumination apparatus using same | |
US11540373B2 (en) | Dimming control method, dimming control circuit and power converter thereof | |
TW201334621A (en) | A novel control scheme to achieve low brightness for dimmable LED driver | |
EP3459168B1 (en) | An led driver and a method for driving an led load | |
EP2519079A1 (en) | Solid light-emitting element lighting device and illumination fixture using the same | |
JP6895502B2 (en) | Dimming circuit and dimming control method | |
CN103687185A (en) | Solid-state light-emitting element drive device, lighting system and lighting fixture | |
JP6012487B2 (en) | LED dimming circuit | |
CN104023445B (en) | A kind of LED drive circuit | |
CN203984730U (en) | Linearity light adjusting device | |
JP2013093214A (en) | Semiconductor light source lighting circuit | |
TWI501065B (en) | Electric device and control method capable of regulating direct-current through a device | |
CN103280970A (en) | Quasi-average current control circuit | |
JP5431980B2 (en) | Switching power supply control device and control method | |
JPWO2013136823A1 (en) | LED lighting device | |
TWI533760B (en) | A system and method for providing power to a high intensity gas discharge lamp | |
JP2016116337A (en) | DC-DC converter | |
JP6287429B2 (en) | LED lighting device | |
CN109302765B (en) | Driving device for lighting device and lighting device | |
JP2023079689A (en) | Lighting device and illuminating fixture | |
JP2016051545A (en) | Led driving device and led lighting device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6012487 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |