JP6011454B2 - Load drive circuit - Google Patents
Load drive circuit Download PDFInfo
- Publication number
- JP6011454B2 JP6011454B2 JP2013105147A JP2013105147A JP6011454B2 JP 6011454 B2 JP6011454 B2 JP 6011454B2 JP 2013105147 A JP2013105147 A JP 2013105147A JP 2013105147 A JP2013105147 A JP 2013105147A JP 6011454 B2 JP6011454 B2 JP 6011454B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- conduction
- driving
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、モータなどの負荷を駆動するための負荷駆動回路に関する。 The present invention relates to a load driving circuit for driving a load such as a motor.
例えば、特許文献1には、負荷に対して直列に接続された駆動用半導体素子を導通制御する半導体素子制御装置が開示されている。この半導体素子制御装置は、駆動用半導体素子のゲート端子の電位を制御する2個の制御用トランジスタを備えている。これら2個の制御用トランジスタがともにオフされているときに、駆動用半導体素子が誤ってオンすることを防止するために、抵抗素子が、電源と駆動用トランジスタのゲート端子との間に接続されている。これにより、2個の制御用トランジスタがともにオフされている間、駆動用半導体素子のゲート端子の電位は電源電位(非導通電位)となり、駆動用半導体素子はオフ状態を維持する。
For example,
また、コンデンサ及び開路用トランジスタの直列回路が、駆動用トランジスタのゲート端子とグランド線との間に接続されている。そして、駆動制御回路が、2個の制御用トランジスタを用いて、駆動用半導体素子の導通状態を制御するときには、開路用トランジスタをオンして、コンデンサによりスイッチングノイズの発生を抑制するようにしている。一方、電源起動時やスタンバイ状態において2個の制御用トランジスタがともにオフされる際には、コンデンサと直列接続された開路用トランジスタがオフされる。これにより、電源電圧が変動した場合などであっても、駆動用半導体素子のゲート電位の上昇が、抵抗素子とコンデンサとによるCR回路によってなまされることを防止し、駆動用半導体素子のゲート・ソース間電位が上昇してしまうことを抑制するようにしている。 A series circuit of a capacitor and an open circuit transistor is connected between the gate terminal of the driving transistor and the ground line. When the drive control circuit uses two control transistors to control the conduction state of the drive semiconductor element, the open-circuit transistor is turned on to suppress the generation of switching noise by the capacitor. . On the other hand, when both of the two control transistors are turned off at the time of starting the power supply or in the standby state, the open circuit transistor connected in series with the capacitor is turned off. As a result, even when the power supply voltage fluctuates, the gate potential of the driving semiconductor element is prevented from being increased by the CR circuit formed by the resistance element and the capacitor. The increase in the potential between the sources is suppressed.
上述した半導体素子制御装置において、駆動用半導体素子のソース端子とゲート端子との間に所定の電圧を印加して、それら端子間に流れるリーク電流の測定を行うことを可能とするために、抵抗素子と直列に、別途、開路用トランジスタが設けられる場合がある。この場合、リーク電流の測定中、その開路用トランジスタをオフすることで、駆動用半導体素子のゲート端子から抵抗素子が切り離されるようにしている。 In the semiconductor element control device described above, a resistance is applied in order to apply a predetermined voltage between the source terminal and the gate terminal of the driving semiconductor element and to measure the leakage current flowing between the terminals. An open circuit transistor may be provided separately in series with the element. In this case, the resistance element is separated from the gate terminal of the driving semiconductor element by turning off the open circuit transistor during the measurement of the leakage current.
しかしながら、この開路用トランジスタの導通状態は、駆動制御回路からの駆動信号によって制御される。そのため、電源起動時において、電源電圧の供給が開始されてから、駆動制御回路が正常に動作可能となるまでの間は、抵抗素子と直列接続された開路用トランジスタが非導通状態となったり、あるいは、その状態が不安定(不定)になったりする可能性がある。この場合、電源投入直後において、駆動用半導体素子のゲート端子に電源電位が印加されず、駆動用半導体素子のソース電位がゲート電位よりも高くなり、駆動用半導体素子が誤ってオンしてしまう虞が生じる。 However, the conduction state of the open circuit transistor is controlled by a drive signal from the drive control circuit. Therefore, at the time of starting the power supply, the open circuit transistor connected in series with the resistance element is in a non-conducting state after the supply of the power supply voltage is started until the drive control circuit can operate normally. Or the state may become unstable (undefined). In this case, immediately after the power is turned on, the power supply potential is not applied to the gate terminal of the driving semiconductor element, the source potential of the driving semiconductor element becomes higher than the gate potential, and the driving semiconductor element may be erroneously turned on. Occurs.
本発明は、上述した点に鑑みてなされたもので、制御用トランジスタが停止しているときに駆動用トランジスタの導通制御端子に非導通電位を与えるための接続線に、その接続線の導通、非導通を切り替え可能なトランジスタを設けた場合であっても、電源起動時に、駆動用トランジスタが誤ってオンしてしまうことを確実に防止することが可能な負荷駆動回路を提供することを目的とする。 The present invention has been made in view of the above-described points, and when the control transistor is stopped, the connection line for applying a non-conduction potential to the conduction control terminal of the driving transistor is connected to the connection line. An object of the present invention is to provide a load driving circuit capable of reliably preventing a driving transistor from being turned on accidentally when a power source is started even when a transistor capable of switching non-conduction is provided. To do.
上記目的を達成するために、本発明による負荷駆動回路は、
電源とグランドとの間に接続され、導通制御端子(10A、112A)に導通電位が印加されたときに導通して負荷(1)に駆動電流を流し、非導通電位が印加されたとき非導通となる駆動用トランジスタ(10、112)と、
駆動用トランジスタの導通制御端子に印加する電位を、導通電位と非導通電位とのいずれかに切り替え可能な制御用トランジスタ(22、24、122、124)と、
駆動用トランジスタの導通制御端子と、駆動用トランジスタの非導通電位を持った信号線(26、126)とを接続する接続線(28、128)に設けられ、自身の導通制御端子(30A、130A)は、自身の導通電位を持つ信号線(26、126)に接続されており、導通したとき、駆動用トランジスタの導通制御端子の電位を非導通電位に固定する電位固定用トランジスタ(30、130)と、を備え、
電源が投入されたときであって、制御用トランジスタが停止しているときに、電位固定用トランジスタの導通制御端子に導通電位が与えられて、電位固定用トランジスタが導通することを特徴とする。
In order to achieve the above object, a load driving circuit according to the present invention comprises:
Connected between the power supply and the ground, and conducts when a conduction potential is applied to the conduction control terminals (10A, 112A), causes a drive current to flow through the load (1), and conducts when a non-conduction potential is applied. Driving transistors (10, 112),
A control transistor (22, 24, 122, 124) capable of switching a potential applied to the conduction control terminal of the driving transistor to either a conduction potential or a non-conduction potential;
Provided on connection lines (28, 128) for connecting the conduction control terminal of the driving transistor and the signal lines (26, 126) having the non-conduction potential of the driving transistor, and their own conduction control terminals (30A, 130A). ) Is connected to a signal line (26, 126) having its own conduction potential, and when conducting, the potential fixing transistor (30, 130) that fixes the potential of the conduction control terminal of the driving transistor to a non-conduction potential. ) And
When the power is turned on and the control transistor is stopped, a conduction potential is applied to the conduction control terminal of the potential fixing transistor so that the potential fixing transistor is turned on.
このように、本発明の負荷駆動回路によれば、駆動用トランジスタの導通制御端子と、この駆動用トランジスタの非導通電位を持った信号線とを接続する接続線に、電位固定用トランジスタが設けられる。この電位固定用トランジスタの導通制御端子は、当該電位固定用トランジスタの導通電位を持つ信号線に接続されている。このため、電源が投入されたとき、電位固定用トランジスタは即座に導通して、駆動用トランジスタの導通制御端子の電位を非導通電位に固定する。従って、電源起動時に、駆動用トランジスタが誤ってオンしてしまうことを確実に防止することができる。 Thus, according to the load driving circuit of the present invention, the potential fixing transistor is provided on the connection line connecting the conduction control terminal of the driving transistor and the signal line having the non-conduction potential of the driving transistor. It is done. The conduction control terminal of the potential fixing transistor is connected to a signal line having a conduction potential of the potential fixing transistor . For this reason, when the power is turned on, the potential fixing transistor immediately conducts, and the potential of the conduction control terminal of the driving transistor is fixed to the non-conduction potential. Therefore, it is possible to reliably prevent the driving transistor from being turned on by mistake when the power is turned on.
上述した負荷駆動回路が、電位固定用トランジスタの導通制御端子に印加される電位を、導通電位から非導通電位に切り替えるオフ用トランジスタ(36)を有することが好ましい。このオフ用トランジスタを設けることで、必要に応じて、電位固定用トランジスタを非導通状態にすることができる。例えば、電位固定用トランジスタは、制御用トランジスタ又は駆動用トランジスタのリーク電流検査が行なわれるときに非導通状態とすることが好ましい。これにより、駆動用トランジスタの導通制御端子から接続線を電気的に切り離すことができ、リーク電流検査を正しく実行できるためである。また、電位固定用トランジスタは、制御用トランジスタによる電位の切り替えが行われるときに非導通状態としても良い。この場合、例えば接続線から制御用トランジスタを介して、余分な電流が流れることを防止でき、電流消費量の低減を図ることができるためである。 The load driving circuit described above preferably includes an off transistor (36) that switches the potential applied to the conduction control terminal of the potential fixing transistor from the conduction potential to the non-conduction potential. By providing this off transistor, the potential fixing transistor can be turned off as necessary. For example, the potential fixing transistor is preferably in a non-conducting state when a leakage current inspection is performed on the control transistor or the driving transistor. This is because the connection line can be electrically disconnected from the conduction control terminal of the driving transistor, and the leakage current inspection can be performed correctly. The potential fixing transistor may be in a non-conductive state when the potential is switched by the control transistor. In this case, for example, excess current can be prevented from flowing from the connection line through the control transistor, and current consumption can be reduced.
なお、上記括弧内の参照番号は、本発明の理解を容易にすべく、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、なんら本発明の範囲を制限することを意図したものではない。 Note that the reference numerals in the parentheses merely show an example of a correspondence relationship with a specific configuration in an embodiment described later in order to facilitate understanding of the present invention, and limit the scope of the present invention. It is not intended.
また、上述した特徴以外の本発明の特徴に関しては、後述する実施形態の説明及び添付図面から明らかになる。 Further, the features of the present invention other than the features described above will be apparent from the description of embodiments and the accompanying drawings described later.
(第1実施形態)
以下、本発明の第1実施形態による負荷駆動回路について、図面を参照しつつ説明する。図1は、本実施形態における、負荷駆動回路の構成を概略的に示す構成図である。
(First embodiment)
Hereinafter, a load driving circuit according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram schematically showing a configuration of a load driving circuit in the present embodiment.
図1において、1は負荷としてのモータである。このモータ1は、例えば、車両に搭載されたエアコンディショナに用いられる送風用のブロワモータや、ラジエータのファンモータとして用いられる直流モータである。但し、本実施形態の負荷駆動回路に適用される負荷は、直流モータに限られる訳ではなく、例えば3相モータを負荷としても良いし、モータ以外の電気機器を負荷としても良い。
In FIG. 1,
電源としての車載バッテリとグランドとの間に、駆動用トランジスタ10とモータ1とが直列に接続されている。これにより、駆動用トランジスタ10が導通したとき、モータ1に駆動電流が流れ、非導通となったとき、その駆動電流が停止する。図1に示す例では、駆動用トランジスタ10として、PチャネルパワーMOSFETが用いられている。
A
モータ1に対して並列に、NチャネルパワーMOSFET12が接続されている。このNチャネルパワーMOSFET12は、モータ1への駆動電流が停止されたときに生じる逆起電力によるサージ電流を還流するためのものである。従って、NチャネルパワーMOSFET12は、駆動用トランジスタ10とは逆位相でオン、オフされる。
An N-
駆動用トランジスタ10としてのPチャネルパワーMOSFET及びNチャネルパワーMOSFET12をオン、オフ制御するために、パワーMOS制御回路20が設けられている。このパワーMOS制御回路20内において、高電位電源線26と低電位電源線27との間に、第1の制御用トランジスタ22と第2の制御用トランジスタ24とが、直列に接続されている。第1の制御用トランジスタ22は、PチャネルMOSFETであり、第2の制御用トランジスタ24は、NチャネルMOSFETである。第1の制御用トランジスタ22と第2の制御用トランジスタ24とを相互に接続する接続線23は、駆動用トランジスタ10のゲート端子に接続されている。なお、図1に示す例では、高電位電源線26は車載バッテリに接続され、低電位電源線27はグランドに接続されている。しかしながら、パワーMOS制御回路20内の低電位電源線27は、駆動用トランジスタ10のソース・ゲート間耐圧保護などのために、グランド電位よりも高い所定の電位に設定されても良い。
A power
第1の制御用トランジスタ22と第2の制御用トランジスタ24は、制御部38からの駆動信号により、いずれか一方がオンとなるときには、他方がオフとなるように駆動される。すなわち、第1の制御用トランジスタ22がオンされるときには、第2の制御用トランジスタ24がオフされる。この場合、駆動用トランジスタ10のゲート端子10Aには電源電位が印加される。すると、駆動用トランジスタ10のゲート・ソース間電圧VGSが略ゼロになるため、駆動用トランジスタ10は非導通状態(オフ)となる。このように、高電位電源線26により与えられる電源電位が非導通電位に相当する。
When one of the
一方、第1の制御用トランジスタ22がオフされるときには、第2の制御用トランジスタ24がオンされる。この場合、駆動用トランジスタ10のゲート端子10Aには低電位が印加される。すると、駆動用トランジスタ10のゲート・ソース間電圧VGSがしきい値電圧Vthを超えるので、駆動用トランジスタ10は導通状態(オン)となる。このように、低電位電源線27により与えられる低電位が導通電位に相当する。
On the other hand, when the
制御部38は、外部の上位制御装置(図示せず)から与えられる駆動指令(目標デューティ比)に従って、第1の制御用トランジスタ22及び第2の制御用トランジスタ24をデューティ駆動するための駆動信号を出力する。このため、所定のデューティ制御周期におけるオン時間、オフ時間毎に、第1及び第2の制御用トランジスタ22,24のオン、オフ状態が逆位相にて交互に切り替えられる。その結果、駆動用トランジスタ10のゲート端子10Aに印加される電位も、高電位と低電位との間で交互に切り替えられ、駆動用トランジスタ10は、目標デューティ比に従ってオン状態とオフ状態とを繰り返す。このようにして、駆動用トランジスタ10によってモータ1に通電される駆動電流の大きさがPWM制御される。
The
なお、制御部38は、上位制御装置から、動作の停止を指示されると、制御用トランジスタ22、24への駆動信号の出力を停止する。この場合、第1及び第2の制御用トランジスタ22、24はともに非導通状態となり、上位制御装置から新たな駆動指令を待機しているスタンバイ状態となる。
The
パワーMOS制御回路20内には、さらに、駆動用トランジスタ10のゲート端子10Aと、当該駆動用トランジスタ10の非導通電位である電源電位を持った高電位電源線26とを接続する接続線28が設けられている。この接続線28に、電位固定用トランジスタ30と抵抗素子32との直列回路が挿入されている。電位固定用トランジスタ30は、NPN形のバイポーラトランジスタである。電位固定用トランジスタ30の導通制御端子であるベース端子30Aは、抵抗素子34を介して、電源電位を持つ高電位電源線26に接続されている。従って、車載バッテリから電源の供給が開始され、高電位電源線26の電位が電源電位まで上昇するとき、電位固定用トランジスタ30のベース端子30Aの電位は即座に電源電位に向かって上昇する。このベース端子30Aの電位が、しきい値電圧(約0.7V)を超えると、電位固定用トランジスタ30は導通状態となる。すると、駆動用トランジスタ10のゲート端子10Aは、抵抗素子32を介して、電源電位を持つ高電位電源線26に接続された状態になる。そのため、駆動用トランジスタ10のゲート端子10Aの電位は電源電位に固定され、駆動用トランジスタ10は非導通状態に維持される。
In the power
電位固定用トランジスタ30のベース端子30Aと、グランドとの間に、オフ用トランジスタ36が接続されている。このオフ用トランジスタ36は、NチャネルMOSFETである。オフ用トランジスタ36は、制御部38から与えられる駆動信号により、導通状態となるか、非導通状態となるかが制御される。オフ用トランジスタ36が導通状態となると、電位固定用トランジスタ30のベース端子30Aには、グランド電位が印加される。この場合、電位固定用トランジスタ30は非導通状態となる。一方、オフ用トランジスタ36が非導通状態となると、電位固定用トランジスタ30のベース端子30Aには電源電位が印加される。この場合、電位固定用トランジスタ30は導通状態となる。
An off
次に、本実施形態の負荷駆動回路による作用および効果について、図2及び図3も参照して説明する。なお、図2は、負荷駆動回路の各種の状態において、各トランジスタのオン、オフ状態を一覧にまとめた表である。また、図3(a)〜(c)は、電源投入時における負荷駆動回路の各部の信号波形を示した図である。 Next, operations and effects of the load driving circuit according to the present embodiment will be described with reference to FIGS. FIG. 2 is a table summarizing the on / off states of the transistors in various states of the load driving circuit. FIGS. 3A to 3C are diagrams showing signal waveforms of respective parts of the load driving circuit when the power is turned on.
負荷駆動回路に対する電源投入前は、駆動用トランジスタ10、制御用トランジスタ22、24、電位固定用トランジスタ30、及びオフ用トランジスタ36はいずれもオフ状態となっている。この状態において、負荷駆動回路に対して電源が投入されると、図3(a)に示すように、駆動用トランジスタ10のソース電位は急峻な傾きで上昇する。
Before the power supply to the load driving circuit is turned on, the driving
ここで、図2に示すように、電源投入時は、オフ用トランジスタ36はオフ状態にされたままである。このため、電位固定用トランジスタ30のベース端子30Aの電位は、駆動用トランジスタ10のソース電位と同様に、急峻な傾きで上昇する。そして。そのベース端子30Aの電位がしきい値電圧を超えた時点で、電位固定用トランジスタ30はオンする。
Here, as shown in FIG. 2, when the power is turned on, the off-
ここで、バイポーラトランジスタの場合、パワーMOSFETに比較してしきい値電圧が十分に低い。例えば、パワーMOSFETのゲート・ソース間しきい値電圧Vthが2.0V以上であるのに対し、バイポーラトランジスタのベース・エミッタ間しきい値電圧は0.7V程度である。このため、バイポーラトランジスタからなる電圧固定用トランジスタ30は、駆動用トランジスタ10がオン状態となるよりも十分に早くオン状態となる。
Here, in the case of a bipolar transistor, the threshold voltage is sufficiently lower than that of a power MOSFET. For example, the threshold voltage Vth between the gate and source of the power MOSFET is 2.0 V or more, while the threshold voltage between the base and emitter of the bipolar transistor is about 0.7 V. For this reason, the
すると、駆動用トランジスタ10のゲート端子10Aが、抵抗素子32が挿入された接続線28を介して、電源電位を持った高電位電源線26に接続される。このため、駆動用トランジスタ10のゲート端子10Aの電位は、図3(a)に示すように、駆動用トランジスタ10のソース電位と同様の傾きで上昇する。そのため、駆動用トランジスタ10ゲート・ソース間電圧VGSは、図3(b)に示すように、極僅かな値に制限される。その結果、電源投入時に、駆動用トランジスタ10は、意図せずにオン状態とはならずに、オフ状態に維持される。このため、図3(a)に示されるように、電源投入時に、駆動用トランジスタ10のソース・ドレイン間を電流IPMosが流れることはない。なお、駆動用トランジスタ10が意図せずオンする状態としては、ゲート・ソース間電圧VGSが相対的に低く、比較的高いオン抵抗を有したオン状態である、いわゆるハーフオン状態も含む。
Then, the
また、図2に示すように、スタンバイ時、すなわち、電源が投入されたまま、制御用トランジスタ22、24への駆動信号の出力が停止され、制御用トランジスタ22、24がともにオフ状態となり、そのため、駆動用トランジスタ10もオフ状態となっている時にも、電源投入時と同様に、オフ用トランジスタ36はオフ状態に設定される。そのため、電位固定用トランジスタ30がオン状態となり、駆動用トランジスタ10のゲート端子10Aの電位は、非導通電位である電源電位に固定される。従って、スタンバイ時においても、駆動用トランジスタ10が、意図せずにオン状態となることが防止される。
In addition, as shown in FIG. 2, in standby mode, that is, with the power on, output of the drive signal to the
さらに、図2に示すように、制御部38からの駆動信号により、第1及び第2の制御用トランジスタ22、24がデューティ駆動され、それにより駆動用トランジスタ10がPWM制御される通常制御時においては、オフ用トランジスタ36がオン状態に切り替えられる。そのため、電位固定用トランジスタ30のベース端子30Aには、グランド電位が印加され、電位固定用トランジスタ30がオフ状態となる。
Further, as shown in FIG. 2, in the normal control in which the first and
ここで、上述した通常制御時に、電位固定用トランジスタ30がオン状態のままであると、第2の制御用トランジスタ24がオン状態となったときに、電位固定用トランジスタ30→抵抗素子32→第2の制御用トランジスタ24の経路で電流が流れる。そのため、負荷駆動回路における電力消費量の増大を招いてしまう。それに対して、本実施形態では、通常制御時には、電位固定用トランジスタ30をオフ状態にする。これにより、第1及び第2の制御用トランジスタがオン状態とオフ状態とを交互に繰り返しても、負荷駆動回路内を無駄な電流が流れることを防止することができる。
Here, if the
最後に、第1の制御用トランジスタ22又は駆動用トランジスタ10のリーク電流の検査時にも、オフ用トランジスタ36がオン状態に切り替えられ、それにより、電位固定用トランジスタ30がオフ状態となる。
Finally, also when the leakage current of the
ここで、第1の制御用トランジスタ22又は駆動用トランジスタ10のリーク電流検査では、検査対象とするトランジスタのゲート・ソース間に所定の電圧を印加して、それらの間に流れる電流が測定される。このリーク電流検査の時に、電位固定用トランジスタ30をオフ状態とすることにより、検査対象とするトランジスタのゲート端子を接続線28から電気的に切り離すことができ、ハイインピーダンスにすることができる。従って、リーク電流検査を精度良く実行することが可能になる。
Here, in the leakage current inspection of the
なお、第1の制御用トランジスタ22をリーク電流検査対象とする場合には、駆動用トランジスタ10がパワーMOS制御回路20から取り外した状態にて行なっても良い。このようにすれば、なんら駆動用トランジスタ10の影響を受けることなく、第1の制御用トランジスタ22のリーク電流検査を行うことができる。
In the case where the
以上、説明したように、本実施形態の負荷駆動回路では、駆動用トランジスタ10のゲート端子10Aと、当該駆動用トランジスタ10の非導通電位を持った高電位電源線26とを接続する接続線28に、電位固定用トランジスタ30が設けられる。この電位固定用トランジスタ30のベース端子30Aは、当該電位固定用トランジスタ30の導通電位を持つ高電位電源線26に接続されている。このため、電源投入時、及びスタンバイ時に、電位固定用トランジスタ30は即座に導通して、駆動用トランジスタ10のゲート端子10Aの電位を非導通電位である電源電位に固定する。従って、電源起動時及びスタンバイ時に、駆動用トランジスタ10が誤ってオンしてしまうことを確実に防止することができる。
As described above, in the load driving circuit of the present embodiment, the
さらに、本実施形態の負荷駆動回路は、電位固定用トランジスタ30のベース端子30Aに印加される電位を、導通電位である電源電位から非導通電位であるグランド電位に切り替えるオフ用トランジスタ36を有している。このオフ用トランジスタ36を設けることで、必要に応じて、電位固定用トランジスタ30をオフ状態にすることができる。
Furthermore, the load driving circuit of the present embodiment includes an
具体的には、電位固定用トランジスタ30は、第1の制御用トランジスタ22又は駆動用トランジスタ10のリーク電流検査が行なわれるときにオフ状態とされる。これにより、リーク電流検査を正しく実行することができる。また、電位固定用トランジスタ30は、第1及び第2の制御用トランジスタ22,24がデューティ駆動されるときにオフ状態とされる。これにより、負荷駆動回路内を余分な電流が流れることを防止でき、電流消費量の低減を図ることができる。
Specifically, the
(第2実施形態)
次に、本発明の第2実施形態による負荷駆動回路について、図4を参照しつつ説明する。上述した第1実施形態では、駆動用トランジスタ10がモータ1の上流側に接続されており、いわゆるハイサイド駆動によりモータ1を駆動する例について説明した。しかしながら、いわゆるローサイド駆動によりモータ1を駆動することも可能である。以下に、第2実施形態として、モータ1をローサイド駆動する場合の負荷駆動回路について説明する。
(Second Embodiment)
Next, a load driving circuit according to a second embodiment of the present invention will be described with reference to FIG. In the first embodiment described above, an example in which the driving
図4に示すように、電源とグランドとの間に、モータ1を上流側、駆動用トランジスタ112を下流側とする直列回路が接続されている。駆動用トランジスタ112は、NチャネルパワーMOSFETである。駆動用トランジスタ112の上流側であって、モータ1と並列に、サージ電流を還流させるためのPチャネルパワーMOSFET110が接続されている。
As shown in FIG. 4, a series circuit is connected between the power source and the ground, with the
このようなローサイド駆動に対応すべく、パワーMOS制御回路120においては、駆動用トランジスタ112のゲート端子112Aと、グランド(正しくは、グランド電位などの低電位を持った低電位電源線126)との間を接続する接続線128が設けられ、その接続線128に電位固定用トランジスタ130と抵抗素子132との直列回路が挿入されている。電位固定用トランジスタ130は、PNP形のバイポーラトランジスタである。この電位固定用トランジスタ130のベース端子130Aは、抵抗素子134を介して、電位固定用トランジスタ130の導通電位を提供する低電位電源線126に接続されている。
In order to cope with such low-side driving, in the power
このため、電源投入時やスタンバイ時に、駆動用トランジスタ112のゲート端子112Aの電位が上昇しようとしても、即座に、電位固定用トランジスタ130がオン状態となる。これにより、駆動用トランジスタ112のゲート端子112Aの電位上昇を抑制することができる。すなわち、電位固定用トランジスタ130により、駆動用トランジスタ112のゲート端子112Aの電位を、実質的に、非導通電位である低電位に維持することができる。
Therefore, even when the potential of the
また、電位固定用トランジスタ130のベース端子130Aには、オフ用トランジスタ136のドレイン端子が接続されている。オフ用トランジスタ136は、PチャネルMOSFETであり、そのソース端子は電源に接続され、ゲート端子は制御部138に接続されている。このため、制御部138からの駆動信号によりオフ用トランジスタ136がオン状態にされると、電位固定用トランジスタ130のベース端子130Aには、非導通電位である電源電位が印加される。この場合、電位固定用トランジスタ130は、オフ状態となる。
The drain terminal of the
制御部138は、第1実施形態と同様に、電源投入時及びスタンバイ時にオフ用トランジスタ136をオフ状態に維持し、通常制御時及びリーク電流検査時にオフ用トランジスタ136をオン状態に切り替える。従って、電源投入時及びスタンバイ時には、駆動用トランジスタ112はオフ状態に維持される。また、通常制御時及びリーク電流検査時には、電位固定用トランジスタ130がオフ状態にされる。
As in the first embodiment, the
このように第2実施形態による負荷駆動回路によっても、第1実施形態による負荷駆動回路と同様の作用・効果を得ることが可能である。 As described above, the load driving circuit according to the second embodiment can obtain the same operations and effects as those of the load driving circuit according to the first embodiment.
(変形例)
以上、本発明による好ましい実施形態について説明したが、本発明は、上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
(Modification)
The preferred embodiments according to the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. .
例えば、上述した各実施形態では、モータ1の逆起電力によるサージ電流を還流させるためにパワーMOSFET12、110を用いた。しかしながら、パワーMOSFET12、110に代えて、ダイオードをモータ1に並列接続しても良い。
For example, in each of the above-described embodiments, the
また、上述した各実施形態では、制御用トランジスタとして、第1の制御用トランジスタ22、122と第2の制御用トランジスタ24、124とを用いた。しかしながら、制御用トランジスタとしては、第1の制御用トランジスタ22、122だけを用い、第2の制御用トランジスタ24、124に代えて抵抗素子を接続するようにしても良い。
In each of the above-described embodiments, the
さらに、上述した各実施形態では、電位固定用トランジスタ30、130として、バイポーラトランジスタを用いた。上述したように、バイポーラトランジスタの場合、パワーMOSFETに比較してしきい値電圧が十分に低い。そのため、駆動用トランジスタ10、112がオン状態となる前に、駆動用トランジスタ10、112のゲード端子10A、112Aの電位を非導通電位に固定でき、駆動用トランジスタ10,112が意図せずにオン状態となることを確実に防止できるとのメリットがある。
Further, in each of the above-described embodiments, bipolar transistors are used as the
ただし、MOSFETとして1.2V以下のしきい値電圧を持つものもある。このようなパワーMOSFETよりも十分に低いしきい値電圧を持ったMOSFETであれば、電位固定用トランジスタとして用いることもできる。 However, some MOSFETs have a threshold voltage of 1.2 V or less. Any MOSFET having a threshold voltage sufficiently lower than that of such a power MOSFET can also be used as a potential fixing transistor.
1 モータ
10、112 駆動用トランジスタ
22、122 第1の制御用トランジスタ
24、124 第2の制御用トランジスタ
30、130 電位固定用トランジスタ
36、136 オフ用トランジスタ
38、138 制御部
DESCRIPTION OF
Claims (6)
前記駆動用トランジスタの導通制御端子に印加する電位を、前記導通電位と前記非導通電位とのいずれかに切り替え可能な制御用トランジスタ(22、24、122、124)と、
前記駆動用トランジスタの導通制御端子と、前記駆動用トランジスタの非導通電位を持った信号線(26、126)とを接続する接続線(28、128)に設けられ、自身の導通制御端子(30A、130A)は、自身の導通電位を持つ信号線(26、126)に接続されており、導通したとき、前記駆動用トランジスタの導通制御端子の電位を非導通電位に固定する電位固定用トランジスタ(30、130)と、を備え、
電源が投入されたときであって、前記制御用トランジスタが停止しているときに、前記電位固定用トランジスタの導通制御端子に導通電位が与えられて、前記電位固定用トランジスタが導通することを特徴とする負荷駆動回路。 Connected between the power supply and the ground, and conducts when a conduction potential is applied to the conduction control terminals (10A, 112A), causes a drive current to flow through the load (1), and conducts when a non-conduction potential is applied. Driving transistors (10, 112),
A control transistor (22, 24, 122, 124) capable of switching a potential applied to a conduction control terminal of the driving transistor between the conduction potential and the non-conduction potential;
Provided on a connection line (28, 128) connecting the conduction control terminal of the driving transistor and a signal line (26, 126) having a non-conduction potential of the driving transistor, and its own conduction control terminal (30A). , 130A) are connected to the signal lines (26, 126) having their own conduction potentials, and when conducting, potential fixing transistors (in which the potentials of the conduction control terminals of the driving transistors are fixed to non-conduction potentials). 30, 130), and
When the power is turned on and the control transistor is stopped, a conduction potential is applied to the conduction control terminal of the potential fixing transistor, and the potential fixing transistor is turned on. Load drive circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105147A JP6011454B2 (en) | 2013-05-17 | 2013-05-17 | Load drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013105147A JP6011454B2 (en) | 2013-05-17 | 2013-05-17 | Load drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014225841A JP2014225841A (en) | 2014-12-04 |
JP6011454B2 true JP6011454B2 (en) | 2016-10-19 |
Family
ID=52124194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013105147A Active JP6011454B2 (en) | 2013-05-17 | 2013-05-17 | Load drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6011454B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111010040B (en) * | 2018-10-05 | 2023-02-17 | 罗姆股份有限公司 | Synchronous rectification control device, insulated synchronous rectification type DC/DC converter, gate drive device, and AC/DC converter |
JP7286295B2 (en) * | 2018-10-05 | 2023-06-05 | ローム株式会社 | Gate drive devices, isolated DC/DC converters, AC/DC converters, power adapters and electrical equipment |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4788582B2 (en) * | 2006-12-06 | 2011-10-05 | 株式会社デンソー | Pull-up resistor cutoff MOS transistor drive circuit |
US9071248B2 (en) * | 2010-03-03 | 2015-06-30 | Freescale Semiconductor, Inc. | MOS transistor drain-to-gate leakage protection circuit and method therefor |
JP2013009244A (en) * | 2011-06-27 | 2013-01-10 | Denso Corp | Semiconductor element control device |
JP6060746B2 (en) * | 2013-03-12 | 2017-01-18 | 株式会社デンソー | Semiconductor device |
-
2013
- 2013-05-17 JP JP2013105147A patent/JP6011454B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014225841A (en) | 2014-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
US8054106B2 (en) | Load driving device | |
CN106463955B (en) | Power switching device and system using same | |
US8766671B2 (en) | Load driving apparatus | |
US7362148B2 (en) | Device for controlling a semiconductor element | |
US8138819B2 (en) | Driving transistor control circuit | |
JP5590031B2 (en) | Power supply protection circuit and motor drive device including the same | |
US20140203860A1 (en) | Gate drive circuit for transistor | |
JP2006254687A (en) | Nmos reverse-voltage protecting system | |
JP2009044304A (en) | Semiconductor element controller | |
JP2012175804A (en) | Ground fault protection circuit and switch driving device using the same | |
US8994437B2 (en) | Semiconductor device and circuit for controlling potential of gate of insulated gate type switching device | |
JP2009075957A (en) | Power circuit and semiconductor device | |
JP6011454B2 (en) | Load drive circuit | |
JP5953099B2 (en) | Load control and protection system, and operation and use thereof | |
US9041437B2 (en) | Switching device driving apparatus | |
JP4821394B2 (en) | Semiconductor device drive circuit | |
JP5810973B2 (en) | Switching element drive circuit | |
JP2023166268A (en) | Power supply semiconductor device and switched capacitor converter | |
JP2005277860A (en) | Load driver, and high voltage application test method for load driver | |
TWI614984B (en) | Fan motor power failure automatic brake circuit | |
JP6642074B2 (en) | Driving device for switching element | |
JP2021034916A (en) | Load drive device | |
JP3791465B2 (en) | Output circuit | |
JP4007227B2 (en) | Inductive load controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6011454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |