JP6007918B2 - デバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラム - Google Patents

デバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラム Download PDF

Info

Publication number
JP6007918B2
JP6007918B2 JP2013547140A JP2013547140A JP6007918B2 JP 6007918 B2 JP6007918 B2 JP 6007918B2 JP 2013547140 A JP2013547140 A JP 2013547140A JP 2013547140 A JP2013547140 A JP 2013547140A JP 6007918 B2 JP6007918 B2 JP 6007918B2
Authority
JP
Japan
Prior art keywords
circuits
information
specific information
physical
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013547140A
Other languages
English (en)
Other versions
JPWO2013080921A1 (ja
Inventor
利彦 岡村
利彦 岡村
一彦 峯松
一彦 峯松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2013080921A1 publication Critical patent/JPWO2013080921A1/ja
Application granted granted Critical
Publication of JP6007918B2 publication Critical patent/JP6007918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Description

本発明はデバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラムに関し、特にデバイス内部の物理状態を利用して固有情報を生成するデバイス固有情報生成出力装置等に関する。
安全な情報・通信システムの実現のためには、情報セキュリティの観点から、ホストコンピュータとこれに接続された(たとえばUSBフラッシュメモリなどのような)機器の間の通信において、その通信相手となる機器が正規のものであるか否かを判定する認証処理が必要である。認証処理は、シリアル番号、個体識別番号などのような当該機器を一意に識別可能な固有情報(ID)が存在することが前提となる。
しかしながら、攻撃者が正規の機器内のメモリから何らかの方法でその固有情報を入手すれば、その攻撃者は、入手した固有情報の内容を解析しなくても、ただそれを単純に他の機器のメモリにコピーすることによってその正規の機器を不正に複製することができてしまう。これによって、攻撃者がその正規の機器のユーザになりすますことが可能になってしまい、実際にそのようななりすましによる被害も発生している。
このような被害を防止するために、メモリに記憶された固有情報の内容を暗号化して、これによって不正なデータの読み出しや内容の解析を困難にするという、耐タンパー技術も存在する。しかしながら、このような技術は特殊なハードウェアおよびソフトウェアを必要とし、その結果としてコスト高を招くという問題がある。
以上で述べた問題点を解決するために、多くの研究者によって現在活発に研究されているのが、機器を構成するデバイスにおいて製造過程などで不可避的に発生する物理的特性のばらつきを利用して、デバイス個体の固有情報を生成するという技術である。これをPUF(Physical Unclonable Function)といい、中でも半導体デバイスの物理的特性のばらつきを利用するものをシリコンPUFという。
このシリコンPUFを利用して、個々の電子回路を識別することが可能となり、これによって電子回路の不正な複製を防止することが可能になると期待されている。以後、シリコンPUFを単にPUFという。
図14は、既存技術に係るPUFによる固有情報生成手段を備えた端末機器910の構成について示す説明図である。端末機器910は、ホストコンピュータ920とUSBなどのインタフェースを介して着脱自在に接続可能な周辺機器であり、コンピュータプログラムを実行する主体であるMPU(マイクロプロセッサ)911と、データを記憶する揮発性メモリ912および不揮発性メモリ913と、ホストコンピュータ20との間の接続を仲介するインタフェース914と、デバイス物理情報生成手段950とを備える。
MPU911は、固有情報生成プログラムが実行されることにより、物理情報マッピング手段960として機能する。これにより、このMPU911、揮発性メモリ912および不揮発性メモリ913を合わせてデバイス固有情報生成出力装置として機能する。
デバイス物理情報生成手段950は、物理的特徴の具体的な検出対象となるデバイスであり、多くの場合複数の同一回路の組み合わせによって構成される。具体的には、たとえばダイナミックRAM(DRAM)素子や、リングオシレータなどのような発振回路などがこれに該当する。
物理情報マッピング手段960は、このデバイス物理情報生成手段950から物理的特徴を検出し、これをPUFの出力値(固有情報)としてホストコンピュータ920に出力する。ホストコンピュータ920は、この固有情報によって、端末機器910の認証を行う。
これに関連する技術文献として、たとえば次の各々がある。その中でも非特許文献1には、シリコンPUFに係る代表的な技術の一例が記載されている。非特許文献2には、PUFを含む人工物メトリクスによる偽造防止技術の動向について記載されている。
非特許文献3には、製造過程で不可避的に発生する配線遅延のランダムネスを利用するPUFについて記載されている。また、非特許文献4には、スタティックRAM(SRAM)の電源投入時の各ビットの初期値がランダムになることを利用したPUFについて記載されている。
この非特許文献4の技術では、SRAMを図14でいうデバイス物理情報生成手段950とし、SRAM内のビットの位置をPUFの出力値とする。物理情報マッピング手段960は、入力情報として与えられたビット位置の電源投入時の初期値を出力する。機器端末の認証においては、初期設定処理として端末機器910で事前にこのビット値を生成して登録しておき、認証時には端末機器910でそのときに生成したビット値を、初期設定処理で登録した値と照合する。
特許文献1には、SRAMだけではなく、DRAMに対しても同様の手法で固有情報の生成を行うことが可能であるというPUF技術が記載されている。DRAMは、素子を構成するキャパシタ(コンデンサ)の電荷の有無によってビットを表現する。チャージされた電荷は、時間が経過すれば漏洩する。従ってDRAMは、電化の漏洩に伴うビットの消失を防止するため、定期的に読み出しを行って電荷をチャージするリフレッシュ処理が必須となる。
各素子の電荷保持特性はリテンション特性と呼ばれ、主にリーク電流の大きさによって決まり、予測困難なばらつきを持つ。特許文献1に記載の技術では、このリテンション特性のばらつきを利用し、チャージ後にリフレッシュ処理を停止して早期に電荷を消失する素子(=反転するビット)の位置情報を検出して、これを固有情報の生成に利用している。
また、特許文献2には、素子の構造上のばらつきによる信号成分に対する妨害因子を除去する除去手段と素子群のばらつき状態を固有情報出する抽出手段とを設けた情報生成装置が記載されている。特許文献3には、出力信号の特性の自然発生的なばらつきを個体固有の情報とするという認証/被認証装置が記載されている。特許文献4には、認証データから生成した動作コードを利用して、不正基板との交換等による不正行為や誤動作を検知するという遊戯機器が記載されている。
特表2009−533741号公報 特開2005−341065号公報 特開2006−221361号公報 特開2011−152342号公報
「サイドチャネル攻撃用標準評価ボードSASEBO」、産業技術総合研究所情報セキュリティ研究センター、[平成23年11月16日検索]、インターネット<URL:http://staff.aist.go.jp/akashi.satoh/SASEBO/ja/index.html> 岩下直之、「偽造防止技術の新潮流:金融分野における人工物メトリクスの可能性」(金融研究第28巻第2号より)、日本銀行金融研究所、平成21年7月、[平成23年11月16日検索]、インターネット<URL:http://www.imes.boj.or.jp/research/papers/japanese/kk28-2-5.pdf> G.E. Shu and S. Devadas, "Physically Unclonable Functions for Device Generationand Secret Key Generation," Proc. 44th Design Automation Conference,pp.9-14. DanielE. Holcomb, Wayne P. Burleson, and Kevin Fu, "Power-Up SRAM State as anIdentifying Fingerprint and Source of True Random Numbers," IEEE Trans.Computers, vol.58, no.9, pp.1198-1210, 2009.
しかしながら、PUFは、当該デバイスの製造上の規格で許容されている範囲内の物理特性の、ごく僅かなばらつきを検出するものである。このような物理特性は、温度などの環境の影響を特に受けやすい。たとえば、前述のDRAMのビットがチャージ後に反転するまでの時間(リテンション特性)は、温度の影響を大きく受け、またその影響の素子ごとのばらつきも大きいものである。
発明者らが行った実験では、(当該デバイスの規格で、利用可能温度の範囲内とされている)−5℃と45℃という2通りの温度環境下で同一のDRAM素子のビットがチャージ後に反転するまでの時間を測定した場合、最初の一定個数の反転ビットの中で一致するものは50%程度であった。このように、同一のデバイスでも、使用環境が異なると出力される固有情報が異なる場合、PUFによるデバイスの認証の信頼性が大きく低下することになる。
このような場合にも安定して一定の固有情報を出力するためには、誤り訂正能力の高い誤り訂正符号を利用する方法が考えられるが、そのような誤り訂正符号を利用するには、複雑な復号処理が必要であり、また誤り訂正のために保持する情報からの漏洩情報量も大きくなるので、大規模なプロセッサとメモリが必要となる。これもコスト高を招く要因となる。
一方、温度などの環境要因は物理情報を連続的に変化させるため、例えばDRAMにおいてある温度で反転するまでの時間が短いビットは、他の温度でも早く反転しやすい傾向がみられる。たとえば、DRAMにおいて−5℃で最初に反転する10個のビットは45℃でも最初の100個以内に入るという傾向が、発明者らが行った実験によって確認されている。
このことをPUFによるデバイスの認証に利用することができれば、上記の問題を解決できる可能性があると考えられる。しかしながら、45℃における最初の100個の反転ビットの中から10個を選択して−5℃における最初の10個の反転ビット位置を再現するには、100個の中から10個を選択するすべての組み合わせを試行する必要がある。これは、2の47乗程度、即ち約140兆回の試行回数を必要とするので、現実的に可能な計算ではない。以上で述べた問題点を解決しうる技術は、前述の特許文献1〜4および非特許文献1〜4には記載されていない。
本発明の目的は、温度などの環境変化の影響を受けにくく、安定して一定の固有情報を出力することを可能とするデバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラムを提供することにある。
上記目的を達成するため、本発明に係るデバイス固有情報生成出力装置は、複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置であって、固有情報の検出対象となる複数の回路を含むデバイス物理情報生成手段と、デバイス物理情報生成手段から各回路の物理特性を検出する上位回路検出部と、第1の時刻において検出された物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成してこのグループについての情報を予め備えられた不揮発性メモリに記憶するグループ検出部と、M個の回路についての物理特性から第1の固有情報を生成して出力する登録回路推定部を有すると共に、グループ検出部が、第1の時刻より後の第2の時刻において検出された物理特性の数値の順位に基づいて、Mよりも多いN個の回路を選択する機能を備え、登録回路推定部が、N個の回路の中から任意のM個の回路を選択してこの選択されたM個の回路についての物理特性から第2の固有情報を生成し、第1および第2の固有情報が一致すればこの固有情報を出力する機能を備えることを特徴とする。
上記目的を達成するため、本発明に係るデバイス固有情報生成方法は、複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置にあって、第1の時刻において固有情報の検出対象となる複数の回路を含むデバイス物理情報生成手段から各回路の物理特性を上位回路検出部が検出し、検出された物理特性の数値の順位に基づいてグループ検出部がM個(Mは2以上の整数)の回路を選択してグループを作成し、このグループについての情報をグループ検出部が予め備えられた不揮発性メモリに記憶し、M個の回路についての物理特性から登録回路推定部が第1の固有情報を生成し、第1の時刻より後の第2の時刻においてデバイス物理情報生成手段から各回路の物理特性を上位回路検出部が検出し、第2の時刻において検出された物理特性の数値の順位に基づいて、グループ検出部がMよりも多いN個の回路を選択し、N個の回路の中から任意のM個の回路を登録回路推定部が選択し、この選択されたM個の回路についての物理特性から登録回路推定部が第2の固有情報を生成し、第1および第2の固有情報が一致すれば登録回路推定部がこの固有情報を出力することを特徴とする。
上記目的を達成するため、本発明に係るデバイス固有情報生成プログラムは、複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置にあって、デバイス固有情報生成出力装置の備えるコンピュータに、第1の時刻において固有情報の検出対象となる複数の回路を含むデバイス物理情報生成手段から各回路の物理特性を検出する手順、検出された物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成する手順、このグループについての情報を予め備えられた不揮発性メモリに記憶する手順、M個の回路についての物理特性から第1の固有情報を生成する手順、第1の時刻より後の第2の時刻においてデバイス物理情報生成手段から各回路の物理特性を検出する手順、第2の時刻において検出された物理特性の数値の順位に基づいてMよりも多いN個の回路を選択する手順、N個の回路の中から任意のM個の回路を選択する手順、この選択されたM個の回路についての物理特性から第2の固有情報を生成する手順、および第1および第2の固有情報が一致すればこの固有情報を出力する手順、を実行させることを特徴とする。
本発明は、上記したようにまず第1の時刻において物理特性の順位に基づいて選択されたM個の回路から第1の固有情報を生成し、第1の時刻より後の第2の時刻において物理特性の順位に基づいて選択されたN個の回路の中から任意のM個を選択して第2の固有情報を生成し、この第1および第2の固有情報が一致するか否かを判断するように構成したので、N個の中から任意のM個を選択する際の試行数を、現実に計算可能な範囲に抑えることができる。
これによって、温度などの環境変化の影響を受けにくく、安定して一定の固有情報を出力することが可能であるという、優れた特徴を持つデバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラムを提供することができる。
図2に示した物理情報マッピング手段のより詳しい構成について示す説明図である。 本発明の第1の実施形態に係る端末機器の構成について示す説明図である。 図1〜2に示した端末機器(デバイス固有情報生成出力装置)の、登録フェーズに係る動作について示すフローチャートである。 図1〜2に示した端末機器(デバイス固有情報生成出力装置)の、利用フェーズに係る動作について示すフローチャートである。 図1〜2に示したデバイス物理情報生成手段および上位回路検出部のより詳しい構成について示す説明図である。 本発明の第2の実施形態に係る端末機器の構成について示す説明図である。 図6に示した物理情報マッピング手段のより詳しい構成について示す説明図である。 図6〜7に示した端末機器(デバイス固有情報生成出力装置)の、登録フェーズに係る動作について示すフローチャートである。 図6〜7に示した端末機器(デバイス固有情報生成出力装置)の、利用フェーズに係る動作について示すフローチャートである。 本発明の第3の実施形態に係る端末機器の構成について示す説明図である。 図10に示した物理情報マッピング手段のより詳しい構成について示す説明図である。 図10〜11に示した端末機器(デバイス固有情報生成出力装置)の、登録フェーズに係る動作について示すフローチャートである。 図10〜11に示した端末機器(デバイス固有情報生成出力装置)の、利用フェーズに係る動作について示すフローチャートである。 既存技術に係るPUFによる固有情報生成手段を備えた端末機器の構成について示す説明図である。
(第1の実施形態)
以下、本発明の実施形態の構成について添付図1〜2および添付図5に基づいて説明する。
最初に、本実施形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
本実施形態に係るデバイス固有情報生成出力装置(端末機器10)は、電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置である。この装置は、固有情報の検出対象となる複数の回路を含むデバイス物理情報生成手段110と、デバイス物理情報生成手段から各回路の物理特性を検出する上位回路検出部121と、第1の時刻において検出された物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成してこのグループについての情報を予め備えられた不揮発性メモリ13に記憶するグループ検出部122と、M個の回路についての物理特性から第1の固有情報を生成して出力する登録回路推定部123を有する。そして、グループ検出部122が、第1の時刻より後の第2の時刻において検出された物理特性の数値の順位に基づいて、Mよりも多いN個の回路を選択する機能を備え、登録回路推定部123が、N個の回路の中から任意のM個の回路を選択してこの選択されたM個の回路についての物理特性から第2の固有情報を生成し、第1および第2の固有情報が一致すればこの固有情報を出力する。
ここで、デバイス物理情報生成手段110が複数個の素子(DRAM素子110a、b、c、…)によって構成されたダイナミックRAMであり、上位回路検出部121が各素子のチャージ後に反転するまでの時間を物理特性として検出する。また、上位回路検出部121が、チャージ後にビットが反転した素子の数が予め与えられた範囲になるようリフレッシュ停止時間を制御するリフレッシュ制御機能121bを備える。
さらに、登録回路推定部123が、第1および第2の固有情報を上位装置(ホストコンピュータ20)に転送して認証を行い、この認証が成功するか否かによって第1および第2の固有情報が一致するか否かを判断する。
このように構成することにより、本実施形態の端末機器10は、温度などの環境変化の影響を受けにくく、安定して一定の固有情報を出力することが可能となる。
以下、これをより詳細に説明する。
図2は、本発明の第1の実施形態に係る端末機器10の構成について示す説明図である。端末機器10は、ホストコンピュータ20とUSBなどのインタフェースを介して着脱自在に接続可能な周辺機器であり、コンピュータプログラムを実行する主体であるMPU(マイクロプロセッサ)11と、データを記憶する揮発性メモリ12および不揮発性メモリ13と、ホストコンピュータ20との間の接続を仲介するインタフェース14と、デバイス物理情報生成手段110とを備える。
MPU11は、固有情報生成プログラムが実行されることにより、物理情報マッピング手段120として機能する。これにより、このMPU11、揮発性メモリ12および不揮発性メモリ13を合わせてデバイス固有情報生成出力装置として機能する。インタフェース14は、たとえばUSB(ユニバーサルシリアルバス)などのような、コンピュータと周辺機器との間の接続に関する一般的なインタフェースである。
デバイス物理情報生成手段110は、物理的特徴の具体的な検出対象となる複数個の回路を備えたデバイスである。具体的には、たとえば、DRAM素子や、リングオシレータなどのような発振回路などがこれに該当する。物理情報マッピング手段120は、このデバイス物理情報生成手段110から物理的特徴を検出し、これをPUFの出力値としてホストコンピュータ20に出力する。
図1は、図2に示した物理情報マッピング手段120のより詳しい構成について示す説明図である。物理情報マッピング手段120は、上位回路検出部121、グループ検出部122、および登録回路推定部123とからなる。これに加えて、揮発性メモリ12に上位回路情報124が記憶され、不揮発性メモリ13に登録グループ情報125が記憶される。
本実施形態では、デバイス物理情報生成手段110がDRAM素子である場合について説明する。この場合、上位回路検出部121は、DRAM素子のリテンション特性を検出対象の物理情報とし、当該DRAM素子のチャージ後にリフレッシュを一定時間停止して反転するビットを検出することによって、この物理情報を検出することができる。
ここで、回路の「上位」あるいは「下位」とは、PUFで検出される物理特性の数値によって決定される順位のことをいう。たとえば、DRAM素子のリテンション特性を検出対象とする場合には、電荷を消失する時間の数値に基づいて、電荷をより早く消失するビットを「上位」、そうでないビットを「下位」とする。
端末機器10は、以上に示した各々の構成要素によって、後述する登録フェーズと利用フェーズの2種類の処理を実施し、固有情報の生成を行う。利用フェーズは、必ず登録フェーズの後に実行される。以下、これら各要素の動作について説明する。
上位回路検出部121は、デバイス物理情報生成手段110の中で検出対象としている物理情報に関して上位の回路(DRAM素子の場合は電荷を早く消失するビット)を選択し、選択された各上位回路についての情報インデックスを上位回路情報124として記憶する。
グループ検出部122は、登録フェーズにおいては、上位回路情報124の回路のグループを不揮発性メモリ12に登録グループ情報125として記憶する処理を行う。また、利用フェーズにおいては、登録グループ情報125のグループに一致する回路を検出する処理を行う。
登録回路推定部123は、登録フェーズにおいては、固有情報を決定してホストコンピュータ20に出力する処理を行う。また、利用フェーズにおいては、グループ検出部122で検出された回路から登録フェーズで選択された回路を推定し、固有情報を生成してホストコンピュータ20に出力して認証を行わせる処理を実行する。
図3は、図1〜2に示した端末機器10(デバイス固有情報生成出力装置)の、登録フェーズに係る動作について示すフローチャートである。登録フェーズは、端末機器10を最初にホストコンピュータ20に接続して使用する際に実行される処理である。
まず、上位回路検出部121が、デバイス物理情報生成手段110から得られる情報を用いてM個の上位回路を決定する(ステップS201)。Mは想定する固有情報の情報量に応じて決定される。
続いて、グループ検出部122が、ステップS201で決定されたM個の回路のグループを特定して、そのグループを示すインデックスを登録グループ情報125として不揮発性メモリ13に格納する(ステップS202)。グループ化の具体的な方法としては、回路を特定するインデックスの上位もしくは下位ビットに対応させる方法、あるいは回路のロケーションに応じて決定する方法などが存在する。
そして、登録回路推定部123が、ステップS202までで特定されたM個の上位回路のグループ内でのインデックスを連結した系列を、固有情報として決定する(ステップS203)。ホストコンピュータ20との間でチャレンジ−レスポンスに基づく認証を行う場合には、登録フェーズにおいてこの固有情報を用いて事前に認証に必要な情報を共有する。
図4は、図1〜2に示した端末機器10(デバイス固有情報生成出力装置)の、利用フェーズに係る動作について示すフローチャートである。利用フェーズは、既に図3に示した登録フェーズを終了した端末機器10を、実際にホストコンピュータ20に接続して使用する際に実行される処理である。
まず、上位回路検出部121が、N個の上位回路を決定する(ステップS251)。Nは回路の総数よりは十分に小さく、登録フェーズにおけるMより大きい一定の範囲として設定することが適切である。即ち0<M<N<回路総数である。
続いて、グループ検出部122が、ステップS251で決定されたN個の回路の中から、登録グループ情報125のM個のグループに対応するものを特定する(ステップS252)。
そして、登録回路推定部123が、ステップS252において1個以上の回路が対応する登録フェーズのグループが、登録グループ情報125の中に存在するか否かを判断し(ステップS253)、存在しなければ「固有情報生成失敗」として処理を異常終了する(ステップS257)。この後の処理としては、たとえば物理情報の測定からやり直す方法などがある。
ステップS253で、対応する登録フェーズのグループが存在すれば、登録回路推定部123が、該当するN個の回路の中から任意の回路を用いて固有情報の候補を生成して(ステップS254)、これを用いてホストコンピュータ20に対して当該端末機器10の認証を試みる(ステップS255)。認証が成功すれば正常終了となる(ステップS256)。認証が失敗すれば、他のM個の回路を選択してステップS253から処理を繰り返す。N個の回路の中から選ばれたM個の組み合わせ全てで認証が失敗すれば、ステップS257に処理が進んで異常終了となる。
図5は、図1〜2に示したデバイス物理情報生成手段110および上位回路検出部121のより詳しい構成について示す説明図である。図5では、デバイス物理情報生成手段110を複数個のDRAM素子110a、110b、110c、…であるものとして、その物理的特徴を検出する場合の例を示している。上位回路検出部121は、R/W(リード・ライト)コントローラ121aと、リフレッシュ制御機能121bとを備える。
R/Wコントローラ121aは、DRAM素子110a、110b、110c、…のリード、ライトの処理を実行するモジュールである。リフレッシュ制御機能121bは、DRAM素子110a、110b、110c、…の全体もしくはその一部のビットをチャージ後に、リフレッシュを停止して反転するビット数が所望の値となるようにリフレッシュ停止時間を制御する。反転ビット数が小さすぎるときにはリフレッシュ停止時間を長く、大きすぎる場合には小さく変更して測定をやり直す制御を実行する。
本実施形態の登録フェーズでは、リフレッシュ制御機能121bは、最初のM個のビット反転位置を求めるが、反転ビット数が正確にMになるようにリフレッシュ停止時間を制御することは困難であるので、登録フェーズにおいても利用フェーズと同様に適切なレンジを設定してその間に反転ビット数Nが入るように制御し、この中からM個を選択することが適切となる。
以上のように構成して、登録フェーズで上位の部品を予めグループ化して特定しておくことによって、本実施形態の端末機器10(デバイス固有情報生成出力装置)は、固有情報の生成に利用する部品の特定を簡易にすることができる。発明が解決しようとする課題の欄で述べたDRAMのケースでいえば、DRAMのビット全体を64個のグループに分割すると、利用フェーズにおける100個の反転ビット中で各グループに含まれる反転ビットの個数は、平均して2個前後である。
この100個の反転ビットの中には登録フェーズにおける10個の反転ビットが高い確率で含まれる。登録フェーズの10個の各グループには2個のビットが候補となるとすると、利用フェーズでは2^10の候補を試行すれば登録フェーズと同一の反転ビットを再現することができることになる。
上記のDRAMのケースでDRAMのサイズが64Mビットであるとすると(位置情報は26ビット)、この中から10個を選択する組み合わせの情報量は238ビットになる。一方、本実施形態の手法で64=2^6個のグループ化を行うと、各反転ビットのグループ内でのインデックスの情報量はグループ内から1個選択する場合に20ビットの情報量となり、10個のグループ全体で200ビットとなる。
このように、本実施形態によれば、同一の物理情報から生成される固有情報量を少なくして、その生成に必要な計算量を軽減することができる。
(より具体的な動作例)
以下、本実施形態のより具体的な動作例について説明する。ここでは、デバイス物理情報生成手段110としてDRAM素子を用いて、当該DRAM素子に対してリフレッシュを停止して反転したビットを上位の回路とする。
DRAMのビット数を64M(=2^26、以後「AのB乗」を「A^B」と表記する)とすると、その中の1ビット(1回路)は26ビットのインデックス(16ビットI/Oであれば4ビットのビット順位と22ビットのアドレス)として表現することができる。グループはインデックスの上位(もしくは下位)ビットで対応させることができる。グループに対応する上位ビットを18ビットとするとグループの総数は2^18となる。
また、1回路あたり26−18=8ビットが固有情報として利用されるため、登録フェーズにおけるM個の回路から生成される固有情報は8Mビットとなる。64ビットの固有情報を生成するためにはM=8と設定する。以下、このパラメータでの実施例を示す。
登録フェーズにおいて、上位回路検出部121は、反転ビット数がM=8を下限として含む範囲に入るようにリフレッシュ停止時間を制御する。例えば上限を2×M、即ち16に設定することが考えられる。M=8として登録フェーズにおいてあるリフレッシュ停止時間で次のインデックスで表されるE1〜E10の10個のビットが反転したとする。以下はE1〜E10の各ビットのアドレスを16進(hex)形式で示している。
E1 :08160d6
E2 :0b1e806
E3 :16b12cd
E4 :177eee1
E5 :1b978ae
E6 :204fe7f
E7 :29b9366
E8 :29c7f87
E9 :3264a39
E10:392324a
M=8に対して、ここでは例えばE1〜E8を登録フェーズの回路として選択する。上位18ビットをグループに対応させるのでグループ検出部は次のインデックスで表される8個のグループG1〜G8を登録グループ情報として不揮発性メモリに格納する。
G1:08160
G2:0b1e8
G3:16b12
G4:177ee
G5:1b978
G6:204fe
G7:29b93
G8:29c7f
回路の26ビットのインデックスの下位8ビットがグループ内のインデックスとなるため、E1〜E8の回路に対して固有情報Iは次の64ビットとなる。
I: d6 06 cd e1 ae 7f 66 87
同一のグループが発生する場合にはその中の1個のみを選択し、その上でM個の回路を選択する方法が考えられる。
利用フェーズにおいて、上位回路検出部121は登録フェーズのM=8に対して、N=2M〜10M(16〜80)程度の反転ビットが生じるようにリフレッシュを制御する。グループ検出部は上記のG1〜G8のグループインデックスを読み込み、N個の回路の中で各グループに含まれるものを見出す。
ここでは、たとえば登録フェーズに対して次のF1からF19のN=19個の回路が上位の回路として得られたとする。
F1: 08160d6
F2: 0bea055
F3: 0fd3fa1
F4: 165d693
F5: 16b12cd
F6: 177eee1
F7: 19e7c50
F8: 1b6f798
F9: 1b978ae
F10:204fe7f
F11:23c8f04
F12:29b9366
F13:29c7f87
F14:29c7feb
F15:2fd322e
F16:3264a39
F17:346a468
F18:3825018
F19:3ccb504
ここでグループ検出部122は、以下のように、登録グループ情報G1〜G8に対応するF1からF8の回路を特定する。
G1: F1
G2: なし
G3: F5
G4: F6
G5: F9
G6: F10
G7: F12
G8: F13,F14
登録回路検出手段123は、この実施例では、G2に対してはそのグループに対応するすべての回路について(この実施例では2^8=256個)、G8に対してはF13,F14の2通り、その他のグループには対応する1個の回路の組み合わせを登録フェーズの回路の候補とする。つまり、この場合256×2=512通りの固有情報の候補を試すことで登録フェーズでの固有情報を特定することができる。これは、前述した「2の47乗程度、即ち約140兆回」と比べて大幅に少ない試行回数であり、現実的に計算可能な範囲の計算量である。
図4のステップS253および255で述べたように、対応する回路が存在しないグループが多すぎる場合には、登録フェーズの回路候補は存在しないと判断して登録回路検出手段の処理を終了すればよい。本実施例では、たとえば候補の総数を2^20までに設定すれば、3個以上の登録グループで対応する回路がない場合には登録回路検出手段の処理を異常終了とすることができる。
(第1の実施形態の全体的な動作)
次に、上記の実施形態の全体的な動作について説明する。
本実施形態に係るデバイス固有情報生成方法は、電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置10にあって、第1の時刻において固有情報の検出対象となる複数の回路を含むデバイス物理情報生成手段から各回路の物理特性を上位回路検出部が検出し(図3・ステップS201)、検出された物理特性の数値の順位に基づいてグループ検出部がM個(Mは2以上の整数)の回路を選択してグループを作成し(図3・ステップS202)、このグループについての情報をグループ検出部が予め備えられた不揮発性メモリに記憶し、M個の回路についての物理特性から登録回路推定部が第1の固有情報を生成して出力し(図3・ステップS203)、第1の時刻より後の第2の時刻において検出された物理特性の数値の順位に基づいて、グループ検出部がMよりも多いN個の回路を選択し(図4・ステップS251)、N個の回路の中から任意のM個の回路を登録回路推定部が選択し(図4・ステップS252〜253)、この選択されたM個の回路についての物理特性から登録回路推定部が第2の固有情報を生成し(図4・ステップS254)、第1および第2の固有情報が一致すれば登録回路推定部がこの固有情報を出力する(図4・ステップS255〜256)。
ここで、上記各動作ステップについては、これをコンピュータで実行可能にプログラム化し、これらを前記各ステップを直接実行するデバイス固有情報生成出力装置10のMPU11に実行させるようにしてもよい。本プログラムは、非一時的な記録媒体、例えば、DVD、CD、フラッシュメモリ等に記録されてもよい。その場合、本プログラムは、記録媒体からコンピュータによって読み出され、実行される。
この動作により、本実施形態は以下のような効果を奏する。
本実施形態は、まず第1の時刻において物理特性の順位に基づいて選択されたM個の回路から第1の固有情報を生成し、第1の時刻より後の第2の時刻において物理特性の順位に基づいて選択されたN個の回路の中から任意のM個を選択して第2の固有情報を生成し、この第1および第2の固有情報が一致するか否かを判断するように構成している。
このことによって、N個の中から任意のM個を選択する際の試行数が少なくなるよう、即ちチャージ後にビットが反転した素子の数が予め与えられた範囲になるよう、リフレッシュ停止時間を制御することができる。即ち、過大な数を試行しなくても、固有情報の生成を成功させることができるようになり、前述した各々の問題を解決することができる。
(第2の実施形態)
本発明の第2の実施形態は、第1の実施形態として説明した構成に加えて、登録回路推定部423が、第1の固有情報のハッシュ値を不揮発性メモリ13に記憶するハッシュ関数出力機能423aを備えると共に、第2の固有情報のハッシュ値と第1の固有情報のハッシュ値とが一致するか否かによって第1および第2の固有情報が一致するか否かを判断する構成とした。
この構成によっても、第1の実施形態で説明した効果と同一の効果が得られることに加えて、第1および第2の固有情報を上位装置に転送しなくても、装置内部のみで固有情報の生成に係る処理を行えるようになる。
以下、これをより詳細に説明する。
図6は、本発明の第2の実施形態に係る端末機器310の構成について示す説明図である。この端末機器310は、図2に示した第1の実施形態に係る端末機器10とほぼ同一の構成を備えるが、物理情報マッピング手段120が別の物理情報マッピング手段420に置換されている。
図7は、図6に示した物理情報マッピング手段420のより詳しい構成について示す説明図である。物理情報マッピング手段420は、図1に示した第1の実施形態に係る物理情報マッピング手段120の構成と比べて、登録回路推定部123が別の登録回路推定部423に置換され、また、不揮発性メモリ13に新たにハッシュ値426が記憶される以外は、第1の実施形態に係る物理情報マッピング手段120と全く同じ構成を備えている。従って、第1の実施形態と同一の要素については、同一の呼称と参照番号でいう。
登録回路推定部423は、ハッシュ関数出力機能423aを備える。このハッシュ関数出力機能423aによって、生成された固有情報のハッシュ値426を算出して、これを不揮発性メモリ13上に記憶する。
ここで、ハッシュ関数出力機能423aとして利用可能なハッシュ関数としては、たとえばSHA−1(Secure Hash Algorithm 1)などの暗号学的ハッシュ関数や、ブロック暗号を利用した方式のハッシュ関数が、情報の損失を抑える意味では望ましい。しかしながら、実装容易性の観点からいえば、より簡易な処理であるチェックサムやCRC(Cyclic Redundancy Check、巡回冗長検査)符号などを利用することも可能である。
このようなハッシュ関数を利用した場合では、登録フェーズの回路を1個に特定するためには、ハッシュ値の長さを固有情報の候補の数以上に設定することが適切である。候補の総数を2^20までに設定した場合、ハッシュ値も20ビット以上にする必要がある。チェックサムやCRC符号などを利用する場合には、ハッシュ値の大きさだけ固有情報が漏洩しやすいことになるため、なるべく小さく設定することが望ましい。
図8は、図6〜7に示した端末機器310(デバイス固有情報生成出力装置)の、登録フェーズに係る動作について示すフローチャートである。ここでも、図3に示した端末機器10と同一の動作については、同一の参照番号でいう。図8に示した動作は、固有情報を決定するステップS203まで、図3に示した動作と同一であるが、その後にハッシュ関数出力機能423aが、決定された固有情報のハッシュ値を算出して記憶する(ステップS504)動作を行って登録フェーズを終了する。
図9は、図6〜7に示した端末機器310(デバイス固有情報生成出力装置)の、利用フェーズに係る動作について示すフローチャートである。これも、図4に示した端末機器10と同一の動作については、同一の参照番号でいう。図9に示した動作は、登録グループ情報125の中に存在するか否かを判断するステップS253まで、図4に示した動作と同一である。
ステップS253で対応する登録フェーズのグループが存在する場合にはハッシュ関数出力機能423aが、その固有情報の候補のハッシュ値を生成して(ステップS554)、これがハッシュ値426として不揮発性メモリ13に記憶されているハッシュ値と一致するか否かを判断し(ステップS555)、一致すれば正常終了、一致しなければ他の回路を用いてステップS253から処理を繰り返す。これ以外の各ステップは全て、図4に示した動作と同一である。
このように、ハッシュ関数出力機能423aによって固有情報のハッシュ値426を不揮発性メモリ13に記憶しておくことによって、ホストコンピュータ20に対して認証の動作を行わなくても、端末機器310単体で固有情報の生成が成功したか否かを判断することができるようになる。
(第3の実施形態)
本発明の第3の実施形態は、第1の実施形態として説明した構成に加えて、登録回路推定部723が、第1の固有情報のシンドロームを不揮発性メモリに記憶するシンドローム生成機能723aと、第2の固有情報を第1の固有情報のシンドロームによって復号化する復号機能723bとを備えると共に、復号機能によって第2の固有情報が正常に復号化できたか否かによって第1および第2の固有情報が一致するか否かを判断する構成とした。また、この復号機能723bは、第1および第2の固有情報が一致する前記N個の回路の中からM個の回路を選択する組み合わせが存在しない場合に、消失エラーとして第2の固有情報を復号化する。
この構成によっても、第1の実施形態で説明した効果と同一の効果が得られることに加えて、第1および第2の固有情報を上位装置に転送しなくても、装置内部のみで固有情報の生成に係る処理を、第2の実施形態よりもさらに迅速かつ高い信頼性で行えるようになる。
以下、これをより詳細に説明する。
図10は、本発明の第3の実施形態に係る端末機器610の構成について示す説明図である。この端末機器610は、図2に示した第1の実施形態に係る端末機器10とほぼ同一の構成を備えるが、物理情報マッピング手段120が別の物理情報マッピング手段720に置換されている。
図11は、図10に示した物理情報マッピング手段720のより詳しい構成について示す説明図である。物理情報マッピング手段720は、図1に示した第1の実施形態に係る物理情報マッピング手段120の構成と比べて、登録回路推定部123が別の登録回路推定部723に置換され、また、不揮発性メモリ13に新たシンドローム726が記憶される以外は、第1の実施形態に係る物理情報マッピング手段120と全く同じ構成を備えている。従って、第1の実施形態と同一の要素については、同一の呼称と参照番号でいう。
登録回路推定部723は、シンドローム生成機能723aと、復号機能723bとを備える。シンドローム生成機能723aは、生成された固有情報のシンドロームを算出して、これを不揮発性メモリ13上にシンドローム726として記憶する。復号機能723bは、このシンドローム726を用いて、固有情報の候補のハッシュ値を復号する処理を行う。
ここでいうシンドロームとは、誤り訂正符号のパリティ検査行列に受信した系列(ベクトル)を乗じた値である。ここで、誤り訂正符号としては、固有情報の単位となるグループ内インデックスのサイズのシンボルで構成される符号が利用可能である。登録フェーズでM個の回路を選択する場合、シンドローム生成においてはMシンボルの符号長を持つ誤り訂正符号が適用される。
図12は、図10〜11に示した端末機器610(デバイス固有情報生成出力装置)の、登録フェーズに係る動作について示すフローチャートである。ここでも、図3に示した端末機器10と同一の動作については、同一の参照番号でいう。図12に示した動作は、固有情報を決定するステップS203まで、図3に示した動作と同一であるが、その後にシンドローム生成機能723aが、決定された固有情報のシンドロームを算出して記憶する(ステップS804)動作を行って登録フェーズを終了する。
図13は、図10〜11に示した端末機器610(デバイス固有情報生成出力装置)の、利用フェーズに係る動作について示すフローチャートである。これも、図4に示した端末機器10と同一の動作については、同一の参照番号でいう。図9に示した動作は、登録グループ情報125の中に存在するか否かを判断するステップS253まで、図4に示した動作と同一である。
ステップS253で対応する登録フェーズのグループが存在する場合には復号機能723bが、その固有情報の候補をシンドローム726によって復号化して(ステップS854)、正常に復号化できたか否かを判断し(ステップS855)、復号化できれば正常終了、復号化できなければ他の回路を用いてステップS253から処理を繰り返す。これ以外の各ステップは全て、図4に示した動作と同一である。
より詳細な計算例を示す。第1の実施形態の詳細な計算例として示したDRAM素子の例を本実施形態に係る端末機器610に適用した場合を考える。この場合では、回路あたり下位8ビットを固有情報とするため、8ビット1シンボル、即ちガロア体GF(2^8)上のリード・ソロモン符号を適用することが適切となる。
登録フェーズにおけるM個の反転ビットのインデックスの後半下位8ビットをD1,…,D8としてこれらをGF(2^8)の元とみなす。GF(2^8)の原始元をαで表すと、1シンボル訂正のリード・ソロモン符号を適用する場合、シンドローム生成機能723aが算出するD1,…,D8に対するシンドロームS=(S1,S2)は、以下の数1で表すことができる。ここで、加算+、および乗算・は、GF(2^8)の演算である。
Figure 0006007918
そして、利用フェーズにおいて得られた登録グループ対応反転ビットのインデックスの後半をB1,…,B8とする。復号機能723bは、以下の数2で、シンドロームS’=(S1’,S2’)を計算する。
Figure 0006007918
S’’=S+S’=(S1+S1’,S2+S2’)をシンドロームとして通常のリード・ソロモン符号の復号処理を実施することでエラーベクトルJ=(J1,…,J8)を求めることができる。正しく復号できる場合には、訂正箇所以外のシンボルは0となる。このとき、B1+J1,…,B8+J8が登録フェーズでの固有情報として推定される。
対応する反転ビットが存在しないグループiのBiは消失エラーとして復号処理を適用することができる。エラーが発生していない場合であればこの符号を用いることで消失エラーが2個まで、つまり対応する反転ビットが存在しないグループが2個までであれば、候補の総当たりをすることなく、登録フェーズの固有情報を生成することが可能である。
このように、シンドローム生成機能723aおよび復号機能723bによって固有情報のシンドローム726を不揮発性メモリ13に記憶し、これを利用することによって、ホストコンピュータ20に対して認証の動作を行わず、さらに固有情報の候補の全数に対して復号化を試行しなくても、固有情報の生成が成功したか否かを判断することができるようになる。即ち、これによって端末機器610の信頼性が向上し、また固有情報の生成に係る処理をより迅速に行えるようになる。なお、ここでシンドロームではなく、符号化処理を実行してパリティを計算して格納するようにしてもよい。
(実施形態の拡張)
上記の第1〜3の実施形態は、それらの趣旨を改変しない範囲で様々な拡張が可能である。以下、その拡張について説明する。
前述の実施形態では、デバイス物理情報生成手段110がDRAM素子である場合について説明したが、これをリングオッシレータなどの発振回路に置換することもできる。その場合は、当該回路の発振周波数や遅延特性を検出対象の物理的特性として、上位回路検出部121はその発振周波数もしくは遅延特性に基づいて当該回路の上位および下位を決定することができる。
また、図4などに示した利用フェーズで、登録回路推定部123は登録フェーズの各グループに対応する上位の回路のみを選択するようにしてもよい。このようにすれば、登録フェーズで選択される上位回路数Nを大きくしても、登録回路の候補数を小さく抑えることができる。
これまで本発明について図面に示した特定の実施形態をもって説明してきたが、本発明は図面に示した実施形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができる。
上述した実施形態について、その新規な技術内容の要点をまとめると、以下のようになる。なお、上記実施形態の一部または全部は、新規な技術として以下のようにまとめられるが、本発明は必ずしもこれに限定されるものではない。
(付記1) 複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置であって、
前記固有情報の検出対象となる前記複数の回路を含むデバイス物理情報生成手段と、
前記デバイス物理情報生成手段から前記各回路の物理特性を検出する上位回路検出部と、
第1の時刻において検出された前記物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成してこのグループについての情報を予め備えられた不揮発性メモリに記憶するグループ検出部と、
前記M個の回路についての前記物理特性から第1の固有情報を生成して出力する登録回路推定部を有すると共に、
前記グループ検出部が、前記第1の時刻より後の第2の時刻において検出された前記物理特性の数値の順位に基づいて、前記Mよりも多いN個の回路を選択する機能を備え、
前記登録回路推定部が、前記N個の回路の中から任意のM個の回路を選択してこの選択されたM個の回路についての前記物理特性から第2の固有情報を生成し、前記第1および第2の固有情報が一致すればこの固有情報を出力する機能を備えることを特徴とするデバイス固有情報生成出力装置。
(付記2) 前記デバイス物理情報生成手段が複数個の素子によって構成されたダイナミックRAMであり、
前記上位回路検出部が前記各素子のチャージ後にビットが反転するまでの時間を前記物理特性として検出する機能を備えることを特徴とする、付記1に記載のデバイス固有情報生成出力装置。
(付記3) 前記上位回路検出部が、チャージ後にビットが反転した前記素子の数が予め与えられた範囲になるようリフレッシュ停止時間を制御するリフレッシュ制御機能を備えることを特徴とする、付記2に記載のデバイス固有情報生成出力装置。
(付記4) 前記デバイス物理情報生成手段が複数個の発振回路であり、
前記上位回路検出部が前記各発振回路の発振周波数を前記物理特性として検出する機能を備えることを特徴とする、付記1に記載のデバイス固有情報生成出力装置。
(付記5) 前記登録回路推定部が、前記第1および第2の固有情報を上位装置に転送して認証を行い、この認証が成功するか否かによって前記第1および第2の固有情報が一致するか否かを判断する機能を備えることを特徴とする、付記1に記載のデバイス固有情報生成出力装置。
(付記6) 前記登録回路推定部が、前記第1の固有情報のハッシュ値を前記不揮発性メモリに記憶するハッシュ関数出力機能を備えると共に、前記第2の固有情報のハッシュ値と前記第1の固有情報のハッシュ値とが一致するか否かによって前記第1および第2の固有情報が一致するか否かを判断する機能を備えることを特徴とする、付記1に記載のデバイス固有情報生成出力装置。
(付記7) 前記登録回路推定部が、前記第1の固有情報のシンドロームを前記不揮発性メモリに記憶するシンドローム生成機能と、前記第2の固有情報を前記第1の固有情報のシンドロームによって復号化する復号機能とを備えると共に、前記復号機能によって前記第2の固有情報が正常に復号化できたか否かによって前記第1および第2の固有情報が一致するか否かを判断する機能を備えることを特徴とする、付記1に記載のデバイス固有情報生成出力装置。
(付記8) 前記シンドローム生成機能が、リード・ソロモン符号を利用して前記第1の固有情報のシンドロームを生成することを特徴とする、付記7に記載のデバイス固有情報生成出力装置。
(付記9) 前記復号機能が、前記第1および第2の固有情報が一致する前記N個の回路の中からM個の回路を選択する組み合わせが存在しない場合に、消失エラーとして前記第2の固有情報を復号化することを特徴とする、付記7に記載のデバイス固有情報生成出力装置。
(付記10) 複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置にあって、
第1の時刻において前記固有情報の検出対象となる前記複数の回路を含むデバイス物理情報生成手段から前記各回路の物理特性を上位回路検出部が検出し、
検出された前記物理特性の数値の順位に基づいてグループ検出部がM個(Mは2以上の整数)の回路を選択してグループを作成し、
このグループについての情報を前記グループ検出部が予め備えられた不揮発性メモリに記憶し、
前記M個の回路についての前記物理特性から登録回路推定部が第1の固有情報を生成し、
前記第1の時刻より後の第2の時刻において前記デバイス物理情報生成手段から前記各回路の物理特性を前記上位回路検出部が検出し、
前記第2の時刻において検出された前記物理特性の数値の順位に基づいて、前記グループ検出部が前記Mよりも多いN個の回路を選択し、
前記N個の回路の中から任意のM個の回路を前記登録回路推定部が選択し、
この選択されたM個の回路についての前記物理特性から前記登録回路推定部が第2の固有情報を生成し、
前記第1および第2の固有情報が一致すれば前記登録回路推定部がこの固有情報を出力することを特徴とするデバイス固有情報生成方法。
(付記11) 複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置にあって、
前記デバイス固有情報生成出力装置の備えるコンピュータに、
第1の時刻において前記固有情報の検出対象となる前記複数の回路を含むデバイス物理情報生成手段から前記各回路の物理特性を検出する手順、
検出された前記物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成する手順、
このグループについての情報を予め備えられた不揮発性メモリに記憶する手順、
前記M個の回路についての前記物理特性から第1の固有情報を生成する手順、
前記第1の時刻より後の第2の時刻において前記デバイス物理情報生成手段から前記各回路の物理特性を検出する手順、
前記第2の時刻において検出された前記物理特性の数値の順位に基づいて前記Mよりも多いN個の回路を選択する手順、
前記N個の回路の中から任意のM個の回路を選択する手順、
この選択されたM個の回路についての前記物理特性から第2の固有情報を生成する手順、
および前記第1および第2の固有情報が一致すればこの固有情報を出力する手順、
を実行させることを特徴とするデバイス固有情報生成プログラム。
この出願は2011年12月1日に出願された日本出願特願2011−263432を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、電子機器、特に情報機器において、機器認証や秘密情報の保持といった情報セキュリティの強化に利用することができる。
10、310、610 端末機器
11 MPU
12 揮発性メモリ
13 不揮発性メモリ
14 インタフェース
20 ホストコンピュータ
110 デバイス物理情報生成手段
110a、b、c、… DRAM素子
120、420、720 物理情報マッピング手段
121 上位回路検出部
121a R/Wコントローラ
121b リフレッシュ制御機能
122 グループ検出部
123、423、723 登録回路推定部
124 上位回路情報
125 登録グループ情報
423a ハッシュ関数出力機能
426 ハッシュ値
723a シンドローム生成機能
723b 復号機能
726 シンドローム

Claims (10)

  1. 複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置であって、
    前記固有情報の検出対象となる前記複数の回路を含むデバイス物理情報生成手段と、
    前記デバイス物理情報生成手段から前記各回路の物理特性を検出する上位回路検出部と、
    第1の時刻において検出された前記物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成してこのグループについての情報を予め備えられた不揮発性メモリに記憶するグループ検出部と、
    前記M個の回路についての前記物理特性から第1の固有情報を生成して出力する登録回路推定部を有すると共に、
    前記グループ検出部が、前記第1の時刻より後の第2の時刻において検出された前記物理特性の数値の順位に基づいて、前記Mよりも多いN個の回路を選択する機能を備え、
    前記登録回路推定部が、前記N個の回路の中から任意のM個の回路を選択してこの選択されたM個の回路についての前記物理特性から第2の固有情報を生成し、前記第1および第2の固有情報が一致すればこの固有情報を出力する機能を備えることを特徴とするデバイス固有情報生成出力装置。
  2. 前記デバイス物理情報生成手段が複数個の素子によって構成されたダイナミックRAMであり、
    前記上位回路検出部が前記各素子のチャージ後にビットが反転するまでの時間を前記物理特性として検出する機能を備えることを特徴とする、請求項1に記載のデバイス固有情報生成出力装置。
  3. 前記上位回路検出部が、チャージ後にビットが反転した前記素子の数が予め与えられた範囲になるようリフレッシュ停止時間を制御するリフレッシュ制御機能を備えることを特徴とする、請求項2に記載のデバイス固有情報生成出力装置。
  4. 前記デバイス物理情報生成手段が複数個の発振回路であり、
    前記上位回路検出部が前記各発振回路の発振周波数を前記物理特性として検出する機能を備えることを特徴とする、請求項1に記載のデバイス固有情報生成出力装置。
  5. 前記登録回路推定部が、前記第1および第2の固有情報を上位装置に転送して認証を行い、この認証が成功するか否かによって前記第1および第2の固有情報が一致するか否かを判断する機能を備えることを特徴とする、請求項1に記載のデバイス固有情報生成出力装置。
  6. 前記登録回路推定部が、前記第1の固有情報のハッシュ値を前記不揮発性メモリに記憶するハッシュ関数出力機能を備えると共に、前記第2の固有情報のハッシュ値と前記第1の固有情報のハッシュ値とが一致するか否かによって前記第1および第2の固有情報が一致するか否かを判断する機能を備えることを特徴とする、請求項1に記載のデバイス固有情報生成出力装置。
  7. 前記登録回路推定部が、前記第1の固有情報のシンドロームを前記不揮発性メモリに記憶するシンドローム生成機能と、前記第2の固有情報を前記第1の固有情報のシンドロームによって復号化する復号機能とを備えると共に、前記復号機能によって前記第2の固有情報が正常に復号化できたか否かによって前記第1および第2の固有情報が一致するか否かを判断する機能を備えることを特徴とする、請求項1に記載のデバイス固有情報生成出力装置。
  8. 前記復号機能が、前記第1および第2の固有情報が一致する前記N個の回路の中からM個の回路を選択する組み合わせが存在しない場合に、消失エラーとして前記第2の固有情報を復号化することを特徴とする、請求項7に記載のデバイス固有情報生成出力装置。
  9. 複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置にあって、
    第1の時刻において前記固有情報の検出対象となる前記複数の回路を含むデバイス物理情報生成手段から前記各回路の物理特性を上位回路検出部が検出し、
    検出された前記物理特性の数値の順位に基づいてグループ検出部がM個(Mは2以上の整数)の回路を選択してグループを作成し、
    このグループについての情報を前記グループ検出部が予め備えられた不揮発性メモリに記憶し、
    前記M個の回路についての前記物理特性から登録回路推定部が第1の固有情報を生成し、
    前記第1の時刻より後の第2の時刻において前記デバイス物理情報生成手段から前記各回路の物理特性を前記上位回路検出部が検出し、
    前記第2の時刻において検出された前記物理特性の数値の順位に基づいて、前記グループ検出部が前記Mよりも多いN個の回路を選択し、
    前記N個の回路の中から任意のM個の回路を前記登録回路推定部が選択し、
    この選択されたM個の回路についての前記物理特性から前記登録回路推定部が第2の固有情報を生成し、
    前記第1および第2の固有情報が一致すれば前記登録回路推定部がこの固有情報を出力することを特徴とするデバイス固有情報生成方法。
  10. 複数の回路を含む電子デバイスから、当該電子デバイスの認証に係る固有情報を検出してこれを出力するデバイス固有情報生成出力装置にあって、
    前記デバイス固有情報生成出力装置の備えるコンピュータに、
    第1の時刻において前記固有情報の検出対象となる前記複数の回路を含むデバイス物理情報生成手段から前記各回路の物理特性を検出する手順、
    検出された前記物理特性の数値の順位に基づいてM個(Mは2以上の整数)の回路を選択してグループを作成する手順、
    このグループについての情報を予め備えられた不揮発性メモリに記憶する手順、
    前記M個の回路についての前記物理特性から第1の固有情報を生成する手順、
    前記第1の時刻より後の第2の時刻において前記デバイス物理情報生成手段から前記各回路の物理特性を検出する手順、
    前記第2の時刻において検出された前記物理特性の数値の順位に基づいて前記Mよりも多いN個の回路を選択する手順、
    前記N個の回路の中から任意のM個の回路を選択する手順、
    この選択されたM個の回路についての前記物理特性から第2の固有情報を生成する手順、
    および前記第1および第2の固有情報が一致すればこの固有情報を出力する手順、
    を実行させることを特徴とするデバイス固有情報生成プログラム。
JP2013547140A 2011-12-01 2012-11-26 デバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラム Active JP6007918B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011263432 2011-12-01
JP2011263432 2011-12-01
PCT/JP2012/080486 WO2013080921A1 (ja) 2011-12-01 2012-11-26 デバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラム

Publications (2)

Publication Number Publication Date
JPWO2013080921A1 JPWO2013080921A1 (ja) 2015-04-27
JP6007918B2 true JP6007918B2 (ja) 2016-10-19

Family

ID=48535377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013547140A Active JP6007918B2 (ja) 2011-12-01 2012-11-26 デバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラム

Country Status (2)

Country Link
JP (1) JP6007918B2 (ja)
WO (1) WO2013080921A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5906821B2 (ja) * 2012-03-06 2016-04-20 日本電気株式会社 デバイス固有情報生成装置及びデバイス固有情報生成方法
JP6965688B2 (ja) * 2017-01-24 2021-11-10 セイコーエプソン株式会社 回路装置、発振デバイス、物理量測定装置、電子機器及び移動体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
WO2008056612A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Appareil de sécurité d'informations
JP5724305B2 (ja) * 2010-11-10 2015-05-27 日本電気株式会社 デバイス固有情報生成装置、デバイス固有情報生成方法および認証装置
JP5979144B2 (ja) * 2011-06-27 2016-08-24 日本電気株式会社 機器固有情報生成装置と機器固有情報生成方法、端末機器および認証システム

Also Published As

Publication number Publication date
WO2013080921A1 (ja) 2013-06-06
JPWO2013080921A1 (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
JP6220818B2 (ja) 識別キーを生成する装置及び方法
JP6617924B2 (ja) 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法
JP6587188B2 (ja) 乱数処理装置、集積回路カード、および乱数処理方法
JP5770026B2 (ja) 半導体装置
US8826035B2 (en) Cumulative integrity check value (ICV) processor based memory content protection
US20150188717A1 (en) Physically unclonable function redundant bits
JP2012519987A (ja) 物理的システムに依存する暗号鍵を確立するためのシステム
Sutar et al. Memory-based combination PUFs for device authentication in embedded systems
US11368319B2 (en) Integrated circuit performing authentication using challenge-response protocol and method of using the integrated circuit
JPWO2013088939A1 (ja) 識別情報生成装置及び識別情報生成方法
JP6007918B2 (ja) デバイス固有情報生成出力装置、デバイス固有情報生成方法および生成プログラム
JP2024032812A (ja) デバイスの物理的変動に関連する関数に基づくターゲットデータの生成
US20210211281A1 (en) Apparatus and method for securely managing keys
JP6246516B2 (ja) 情報処理システム
EP2965193A1 (en) Prime number generation
JP2022526936A (ja) ブロックチェーンにおけるブロックとしてのメモリの使用
CN115292084A (zh) 一种数据生成方法、装置、电子设备及存储介质
JP5979144B2 (ja) 機器固有情報生成装置と機器固有情報生成方法、端末機器および認証システム
US11195582B2 (en) Non-volatile memory device and method of writing to non-volatile memory device
CN113609458A (zh) 用于混淆半导体装置中的操作码命令的系统和方法
JP2016012931A (ja) 半導体装置
WO2024057411A1 (ja) メモリ更新装置、情報処理システム、メモリ更新方法及びコンピュータ可読媒体
JP5906821B2 (ja) デバイス固有情報生成装置及びデバイス固有情報生成方法
US11093656B2 (en) Change-tolerant method of generating an identifier for a collection of assets in a computing environment
Zalivaka et al. NAND Flash Memory Devices Security Enhancement Based on Physical Unclonable Functions

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160829

R150 Certificate of patent or registration of utility model

Ref document number: 6007918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150