JP5982148B2 - 半導体記憶装置 - Google Patents

Description

本発明は、半導体記憶装置に関する。

メモリコントローラとメモリセルアレイとを備えるメモリシステムにおいて、メモリセルアレイに記憶されているデータをホストコンピュータ等の外部機器に読み出すためには、外部機器は、論理アドレスを含む外部コマンドをメモリコントローラに入力する。メモリコントローラは、当該論理アドレスを物理アドレスに変換し、当該物理アドレスを含む内部コマンドを発行してメモリセルアレイに入力する。そして、当該物理アドレスに記憶されているページのデータがメモリセルアレイから読み出され、当該データはメモリコントローラから外部機器に向けて出力される。

なお、下記特許文献１には、制御回路と、不揮発性メモリと、当該不揮発性メモリよりもアクセス速度の速いバッファメモリとを備える記憶装置が開示されている。制御回路は、外部から先読みコマンドが入力されると、当該コマンドが指定するデータを不揮発性メモリから読み出し、当該データを先読みデータとしてバッファメモリに格納する。また、制御回路は、外部から読み出しコマンドが入力されると、対応する先読みデータをバッファメモリから読み出して出力する。

特開２０１０−１９１９８３号公報

上述したメモリシステムにおいて、物理アドレスが連続する複数のページを読み出す場合には、外部機器は、先頭のページを指定する論理アドレスを含む外部コマンドをメモリコントローラに入力し、メモリコントローラは、当該論理アドレスを物理アドレスに変換して、当該物理アドレスを含む内部コマンドを発行してメモリセルアレイに入力する。また、メモリコントローラは、当該物理アドレスに連続する物理アドレスを含む内部コマンドを順に発行してメモリセルアレイに入力する。これにより、物理アドレスが連続する複数のページがメモリセルアレイから連続的に読み出され、当該複数のページはメモリコントローラから外部機器に向けて連続的に出力される。

しかしながら、物理アドレスが不連続である複数のページを読み出す場合には、メモリコントローラにおいて、あるページの次に読み出すべきページの物理アドレスが不明である。そのため、外部機器からメモリコントローラに対して、複数のページの各々について外部コマンドを入力する必要がある。具体的に、外部機器は、まず、先頭のページを指定する論理アドレスを含む外部コマンドをメモリコントローラに入力し、当該外部コマンドに対応してメモリセルアレイから読み出されたページのデータを、メモリコントローラから受領する。先頭のページを受領した後、外部機器は、次のページを指定する論理アドレスを含む外部コマンドをメモリコントローラに入力し、当該外部コマンドに対応してメモリセルアレイから読み出されたページのデータを、メモリコントローラから受領する。このように、外部機器は、前のページのデータを受領した後に、次のページに関する外部コマンドを発行する。そのため、物理アドレスが不連続である複数のページを読み出す場合には、読み出しのレイテンシが大きくなる。

本発明はかかる問題を解決するために成されたものであり、物理アドレスが不連続である複数のページを読み出す場合であっても、読み出しの所要時間を短縮することが可能な半導体記憶装置を得ることを目的とする。

本発明の第１の態様に係る半導体記憶装置は、複数のページが記憶された記憶部と、先読み管理テーブルを保持する保持部と、外部から入力された論理アドレスを含む外部コマンドに基づいて、当該論理アドレスに対応する物理アドレスを含む内部コマンドを発行するコマンド発行部と、を備え、前記先読み管理テーブルには、所望のページの次に読み出すべきページが記憶されている物理アドレスが記述されており、前記コマンド発行部は、一の外部コマンドが入力されることにより、当該外部コマンドに含まれている論理アドレスに対応する第１の物理アドレスを含む第１の内部コマンドと、当該第１の物理アドレスに記憶されている第１のページの次に読み出すべき第２のページが記憶されている第２の物理アドレスを含む第２の内部コマンドとを発行することを特徴とするものである。

第１の態様に係る半導体記憶装置によれば、先読み管理テーブルには、所望のページの次に読み出すべきページが記憶されている物理アドレスが記述されている。そして、コマンド発行部は、一の外部コマンドが入力されることにより、当該外部コマンドに含まれている論理アドレスに対応する第１の物理アドレスを含む第１の内部コマンドと、当該第１の物理アドレスに記憶されている第１のページの次に読み出すべき第２のページが記憶されている第２の物理アドレスを含む第２の内部コマンドとを発行する。従って、第１の物理アドレスと第２の物理アドレスとが不連続である場合であっても、一の外部コマンドの入力に対して、コマンド発行部が第１の内部コマンドと第２の内部コマンドとを発行することにより、第１のページと第２のページとを記憶部から連続的に読み出して外部機器に向けて連続的に出力することができる。その結果、物理アドレスが不連続である複数のページを読み出す場合であっても、読み出しの所要時間を短縮することが可能となる。

本発明の第２の態様に係る半導体記憶装置は、第１の態様に係る半導体記憶装置において特に、前記先読み管理テーブルには、テーブルアドレスと物理アドレスとの対応関係が記述されており、前記ページのユーザデータ領域に付加されている付加領域には、テーブルアドレスが記述されており、前記コマンド発行部は、前記第１の内部コマンドに対応して前記記憶部から読み出された前記第１のページの付加領域に記述されているテーブルアドレスに基づいて、当該テーブルアドレスに対応する物理アドレスを前記第２の物理アドレスとして前記先読み管理テーブルから抽出することによって、前記第２の内部コマンドを生成することを特徴とするものである。

第２の態様に係る半導体記憶装置によれば、先読み管理テーブルには、テーブルアドレスと物理アドレスとの対応関係が記述されている。従って、不良ブロックが発生した場合には、先読み管理テーブルのうち、不良ブロックに対応する物理アドレスのみを変更すれば足り、テーブルアドレスは変更する必要がないため、先読み管理テーブルを簡易に管理することが可能となる。また、コマンド発行部は、第１の内部コマンドに対応して記憶部から読み出された第１のページの付加領域に記述されているテーブルアドレスに基づいて、当該テーブルアドレスに対応する物理アドレスを第２の物理アドレスとして先読み管理テーブルから抽出することによって、第２の内部コマンドを生成する。これにより、第２の物理アドレスを含む第２の内部コマンドを適切に生成することが可能となる。

本発明の第３の態様に係る半導体記憶装置は、第２の態様に係る半導体記憶装置において特に、前記付加領域には、テーブルアドレスに代えて第１の所定値を記述可能であり、前記コマンド発行部は、前記第１の内部コマンドに対応して前記記憶部から読み出された前記第１のページの付加領域に前記第１の所定値が記述されている場合には、前記第１の物理アドレスに連続する物理アドレスを前記第２の物理アドレスとすることによって、前記第２の内部コマンドを生成することを特徴とするものである。

第３の態様に係る半導体記憶装置によれば、コマンド発行部は、第１の内部コマンドに対応して記憶部から読み出された第１のページの付加領域に第１の所定値が記述されている場合には、第１の物理アドレスに連続する物理アドレスを第２の物理アドレスとすることによって、第２の内部コマンドを生成する。これにより、一の外部コマンドの入力に対して、物理アドレスが連続する複数のページを記憶部から連続的に読み出すことができ、当該複数のページを外部機器に向けて連続的に出力することが可能となる。

本発明の第４の態様に係る半導体記憶装置は、第２又は第３の態様に係る半導体記憶装置において特に、前記付加領域には、テーブルアドレスに代えて第２の所定値を記述可能であり、前記コマンド発行部は、前記第１の内部コマンドに対応して前記記憶部から読み出された前記第１のページの付加領域に前記第２の所定値が記述されている場合には、前記第２の内部コマンドを発行しないことを特徴とするものである。

第４の態様に係る半導体記憶装置によれば、コマンド発行部は、第１の内部コマンドに対応して記憶部から読み出された第１のページの付加領域に第２の所定値が記述されている場合には、第２の内部コマンドを発行しない。これにより、一の外部コマンドの入力に対して、一のページを記憶部から単発的に読み出すことができ、当該一のページを外部機器に向けて単発的に出力することが可能となる。

本発明の第５の態様に係る半導体記憶装置は、第２〜第４のいずれか一つの態様に係る半導体記憶装置において特に、前記記憶部を複数備え、前記先読み管理テーブルには、テーブルアドレスと、各々の前記記憶部に関する物理アドレスとの対応関係が記述されていることを特徴とするものである。

第５の態様に係る半導体記憶装置によれば、先読み管理テーブルには、テーブルアドレスと、各々の記憶部に関する物理アドレスとの対応関係が記述されている。従って、各々の記憶部において不良ブロックが発生した場合には、先読み管理テーブルのうち、不良ブロックに対応する物理アドレスのみを変更すれば足り、テーブルアドレスは変更する必要がないため、先読み管理テーブルを簡易に管理することが可能となる。しかも、記憶部毎に別個の先読み管理テーブルを設けるのではなく、複数の記憶部に対して共通の先読み管理テーブルを用いて統一的な管理を行うため、管理の簡略化を図ることが可能となる。

本発明の第６の態様に係る半導体記憶装置は、第５の態様に係る半導体記憶装置において特に、前記付加領域は、複数の前記記憶部のうちの一つの前記記憶部に記憶されているページのユーザデータ領域のみに付加されていることを特徴とするものである。

第６の態様に係る半導体記憶装置によれば、付加領域は、複数の記憶部のうちの一つの記憶部に記憶されているページのユーザデータ領域のみに付加されている。従って、付加領域が付加されていない他の記憶部においては、省略した付加領域のデータ容量分だけ、ユーザデータ領域のデータ容量を増加することが可能となる。

本発明の第７の態様に係る半導体記憶装置は、第５の態様に係る半導体記憶装置において特に、前記付加領域は、全ての前記記憶部に記憶されているページのユーザデータ領域に付加されていることを特徴とするものである。

第７の態様に係る半導体記憶装置によれば、付加領域は、全ての記憶部に記憶されているページのユーザデータ領域に付加されている。従って、いずれかの記憶部において付加領域に記述されているデータにエラーが生じた場合であっても、他の記憶部の付加領域に記述されているテーブルアドレスを用いて先読み処理を実行できるため、信頼性を向上することが可能となる。

本発明の第８の態様に係る半導体記憶装置は、第２〜第７のいずれか一つの態様に係る半導体記憶装置において特に、前記付加領域は、前記ユーザデータ領域よりも先に読み出されることを特徴とするものである。

第８の態様に係る半導体記憶装置によれば、付加領域は、ユーザデータ領域よりも先に読み出される。従って、ユーザデータ領域の読み出しの完了を待たずに先読み処理を早期に開始できるため、読み出しの所要時間を短縮することが可能となる。

本発明の第９の態様に係る半導体記憶装置は、第１の態様に係る半導体記憶装置において特に、前記先読み管理テーブルには、前記第１の物理アドレスと前記第２の物理アドレスとの対応関係が記述されており、前記コマンド発行部は、前記第１の物理アドレスに対応する前記第２の物理アドレスを前記先読み管理テーブルから抽出することによって、前記第２の内部コマンドを生成することを特徴とするものである。

第９の態様に係る半導体記憶装置によれば、先読み管理テーブルには、第１の物理アドレスと第２の物理アドレスとの対応関係が記述されており、コマンド発行部は、第１の物理アドレスに対応する第２の物理アドレスを先読み管理テーブルから抽出することによって、第２の内部コマンドを生成する。これにより、第２の物理アドレスを含む第２の内部コマンドを適切に生成することが可能となる。

本発明の第１０の態様に係る半導体記憶装置は、第９の態様に係る半導体記憶装置において特に、前記先読み管理テーブルには、前記第２の物理アドレスに代えて第１の所定値を記述可能であり、前記コマンド発行部は、前記第１の物理アドレスに対応して前記第１の所定値が記述されている場合には、前記第１の物理アドレスに連続する物理アドレスを前記第２の物理アドレスとすることによって、前記第２の内部コマンドを生成することを特徴とするものである。

第１０の態様に係る半導体記憶装置によれば、コマンド発行部は、第１の物理アドレスに対応して第１の所定値が記述されている場合には、第１の物理アドレスに連続する物理アドレスを第２の物理アドレスとすることによって、第２の内部コマンドを生成する。これにより、一の外部コマンドの入力に対して、物理アドレスが連続する複数のページを記憶部から連続的に読み出すことができ、当該複数のページを外部機器に向けて連続的に出力することが可能となる。

本発明の第１１の態様に係る半導体記憶装置は、第９又は第１０の態様に係る半導体記憶装置において特に、前記先読み管理テーブルには、前記第２の物理アドレスに代えて第２の所定値を記述可能であり、前記コマンド発行部は、前記第１の物理アドレスに対応して前記第２の所定値が記述されている場合には、前記第２の内部コマンドを発行しないことを特徴とするものである。

第１１の態様に係る半導体記憶装置によれば、コマンド発行部は、第１の物理アドレスに対応して第２の所定値が記述されている場合には、第２の内部コマンドを発行しない。これにより、一の外部コマンドの入力に対して、一のページを記憶部から単発的に読み出すことができ、当該一のページを外部機器に向けて単発的に出力することが可能となる。

本発明によれば、物理アドレスが不連続である複数のページを読み出す場合であっても、読み出しの所要時間を短縮することが可能な半導体記憶装置を得ることが可能となる。

本発明の実施の形態に係る半導体メモリを外部機器とともに示す図である。 半導体メモリのシステム構成を示す図である。 メモリセルアレイを示す図である。 先読み管理テーブルを示す図である。 メモリセルアレイからページを読み出す第１の例を示すタイミングチャートである。 メモリセルアレイからページを読み出す第２の例を示すタイミングチャートである。 メモリセルアレイからページを読み出す第３の例を示すタイミングチャートである。 第１の変形例に係る半導体メモリのシステム構成を簡略化して示す図である。 第１の変形例に係る先読み管理テーブルを示す図である。 メモリセルアレイの第１の例を示す図である。 メモリセルアレイの第２の例を示す図である。 第２の変形例に係る半導体メモリのシステム構成を示す図である。 第２の変形例に係るメモリセルアレイを示す図である。 第２の変形例に係る先読み管理テーブルを示す図である。 メモリセルアレイからページを読み出す第１の例を示すタイミングチャートである。 メモリセルアレイからページを読み出す第２の例を示すタイミングチャートである。 メモリセルアレイからページを読み出す第３の例を示すタイミングチャートである。 第３の変形例に係る半導体メモリのシステム構成を示す図である。 第３の変形例に係るメモリセルアレイを示す図である。 メモリセルアレイからページを読み出す第１の例を示すタイミングチャートである。 メモリセルアレイからページを読み出す第２の例を示すタイミングチャートである。 メモリセルアレイからページを読み出す第３の例を示すタイミングチャートである。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

図１は、本発明の実施の形態に係る半導体メモリ１を外部機器６とともに示す図である。図１の接続関係で示すように、半導体メモリ１は、外部インタフェース２、メモリコントローラ３、メモリインタフェース４、及びメモリセルアレイ５を備えている。外部インタフェース２は、ホストコンピュータ等の外部機器６に接続される。メモリセルアレイ５は、例えばＮＡＮＤ型フラッシュメモリによって構成されている。但し、ＮＯＲ型フラッシュメモリ等の他のメモリによって構成されていてもよい。

図２は、半導体メモリ１のシステム構成を示す図である。メモリコントローラ３は、コマンド発行部１１と、ＲＡＭ等によって構成された保持部１２とを備えている。保持部１２は、先読み管理テーブル１３を保持している。

コマンド発行部１１は、外部機器６から外部インタフェース２を介して入力された外部コマンドＳ１に基づいて、内部コマンドＳ２を発行する。半導体メモリ１においては、メモリセルアレイ５からのデータの読み出し、及びメモリセルアレイ５へのデータの書き込みは、ページ単位で実行される。外部機器６がメモリセルアレイ５から所定のページを読み出す場合、外部コマンドＳ１には、リードコマンドと、当該ページの論理アドレスとが含まれる。コマンド発行部１１は、図示しない論理−物理アドレス変換テーブルに基づいて、外部コマンドＳ１に含まれている論理アドレスを、メモリセルアレイ５内における当該ページの所在を示す物理アドレスに変換する。そして、リードコマンドと当該物理アドレスとを含む内部コマンドＳ２を生成して発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

図３は、メモリセルアレイ５を示す図である。メモリセルアレイ５には複数のページが記憶されており、各ページに物理アドレスＢ０〜Ｂｎがそれぞれ設定されている。各ページは、外部機器６からアクセス可能なユーザデータ領域Ｒ２と、ユーザデータ領域Ｒ２に付加された冗長領域としての付加領域Ｒ１とを有している。１ページのデータ容量が例えば４２２４バイトである場合、ユーザデータ領域Ｒ２のデータ容量は例えば４０９６バイトであり、付加領域Ｒ１のデータ容量は例えば１２８バイトである。ユーザデータ領域Ｒ２には、ユーザによって使用される所望のデータが書き込まれている。付加領域Ｒ１には、予め設定されるメモリセルアレイ５からのページの読み出し規則（読み出し順序や連続読み出しページ数等）に基づいて、テーブルアドレス、又は所定値Ｘ１（例えばオール０）、又は所定値Ｘ２（例えばオール１）が記述されている。

図４は、先読み管理テーブル１３を示す図である。先読み管理テーブル１３には、上記読み出し規則に基づいて、テーブルアドレスと先読み物理アドレスとの対応関係が記述されている。例えば、テーブルアドレスＴＢ０は物理アドレスＢ３に対応しており、テーブルアドレスＴＢ１は物理アドレスＢ９に対応している。

図５は、メモリセルアレイ５からページを読み出す第１の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ０を物理アドレスＢ０に変換した後、リードコマンドと物理アドレスＢ０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ０に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ０の付加領域Ｒ１が読み出され、次に物理アドレスＢ０のユーザデータ領域Ｒ２（データＤ０）が読み出される。この例では、物理アドレスＢ０の付加領域Ｒ１にはテーブルアドレスＴＢ３が記述されているものとする。付加領域Ｒ１のデータ（テーブルアドレスＴＢ３）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ４において、コマンド発行部１１は、データＳ３で示されるテーブルアドレスＴＢ３に対応する物理アドレスを、先読み管理テーブル１３から抽出する。この例では、テーブルアドレスＴＢ３に対応する物理アドレスとして、物理アドレスＢ６が抽出される。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ６とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ５において、物理アドレスＢ６に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ６の付加領域Ｒ１が読み出され、次に物理アドレスＢ６のユーザデータ領域Ｒ２（データＤ６）が読み出される。この例では、物理アドレスＢ６の付加領域Ｒ１にはテーブルアドレスＴＢ９が記述されているものとする。付加領域Ｒ１のデータ（テーブルアドレスＴＢ９）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ６）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

図６は、メモリセルアレイ５からページを読み出す第２の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ０を物理アドレスＢ０に変換した後、リードコマンドと物理アドレスＢ０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ０に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ０の付加領域Ｒ１が読み出され、次に物理アドレスＢ０のユーザデータ領域Ｒ２（データＤ０）が読み出される。この例では、物理アドレスＢ０の付加領域Ｒ１には所定値Ｘ１が記述されているものとする。付加領域Ｒ１のデータ（所定値Ｘ１）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ４において、コマンド発行部１１は、所定値Ｘ１を示すデータＳ３が入力された場合には、前回発行した内部コマンドＳ２に含めた物理アドレスＢ０に「１」を加算することにより、物理アドレスＢ０に連続する物理アドレスＢ１を算出する。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ１とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ５において、物理アドレスＢ１に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ１の付加領域Ｒ１が読み出され、次に物理アドレスＢ１のユーザデータ領域Ｒ２（データＤ１）が読み出される。この例では、物理アドレスＢ１の付加領域Ｒ１には所定値Ｘ２が記述されているものとする。付加領域Ｒ１のデータ（所定値Ｘ２）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ１）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

コマンド発行部１１は、所定値Ｘ２を示すデータＳ３が入力された場合には、メモリセルアレイ５からのページの読み出しを終了するために、次の内部コマンドＳ２を発行しない。

図７は、メモリセルアレイ５からページを読み出す第３の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ０を物理アドレスＢ０に変換した後、リードコマンドと物理アドレスＢ０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ０に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ０の付加領域Ｒ１が読み出され、次に物理アドレスＢ０のユーザデータ領域Ｒ２（データＤ０）が読み出される。この例では、物理アドレスＢ０の付加領域Ｒ１には所定値Ｘ２が記述されているものとする。付加領域Ｒ１のデータ（所定値Ｘ２）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

コマンド発行部１１は、所定値Ｘ２を示すデータＳ３が入力された場合には、メモリセルアレイ５からのページの読み出しを終了するために、次の内部コマンドＳ２を発行しない。

なお、図３には付加領域Ｒ１がユーザデータ領域Ｒ２の前に配置されている例を示したが、必ずしもこの例に限定されるわけではなく、付加領域Ｒ１がユーザデータ領域Ｒ２の後ろに配置されていてもよい。また、付加領域Ｒ１の全体がユーザデータ領域Ｒ２よりも先に読み出される例について述べたが、必ずしもこの例に限定されるわけではなく、少なくとも付加領域Ｒ１のうちテーブルアドレス（又は所定値Ｘ１，Ｘ２）が記述されている部分が、ユーザデータ領域Ｒ２よりも先に読み出されればよい。例えば、付加領域Ｒ１のうちテーブルアドレス（又は所定値Ｘ１，Ｘ２）が記述されている部分を、ユーザデータ領域Ｒ２の前に配置し、残りの部分をユーザデータ領域Ｒ２の後ろに配置してもよい。

＜第１の変形例＞
図８は、第１の変形例に係る半導体メモリ１のシステム構成を簡略化して示す図である。半導体メモリ１は、異なるメモリダイを用いてストライプ構成された複数のメモリセルアレイ５Ａ〜５Ｄを備えている。メモリセルアレイ５Ａ〜５Ｄは、メモリインタフェース４Ａ〜４Ｄをそれぞれ介してメモリコントローラ３に接続されている。

図９は、第１の変形例に係る先読み管理テーブル１３を示す図である。先読み管理テーブル１３には、メモリセルアレイ５Ａ〜５Ｄの各々に関して、テーブルアドレスと先読み物理アドレスとの対応関係が記述されている。例えば、テーブルアドレスＴＢ０は全てのメモリセルアレイ５Ａ〜５Ｄに関して物理アドレスＢ３に対応しており、テーブルアドレスＴＢ２は全てのメモリセルアレイ５Ａ〜５Ｄに関して物理アドレスＢ１００に対応している。また、テーブルアドレスＴＢ１は、メモリセルアレイ５Ａ，５Ｂ，５Ｄに関しては物理アドレスＢ９に対応しており、メモリセルアレイ５Ｃに関しては物理アドレスＢ５００に対応している。これは、メモリセルアレイ５Ｃの物理アドレスＢ９が不良ブロックに含まれたことにより、不良ブロック管理によってメモリセルアレイ５Ｃの物理アドレスＢ９が予備の物理アドレスＢ５００に置き換えられたためである。また、テーブルアドレスＴＢ３は、メモリセルアレイ５Ａ，５Ｃ，５Ｄに関しては物理アドレスＢ６に対応しており、メモリセルアレイ５Ｂに関しては物理アドレスＢ６００に対応している。これは、メモリセルアレイ５Ｂの物理アドレスＢ６が不良ブロックに含まれたことにより、不良ブロック管理によってメモリセルアレイ５Ｂの物理アドレスＢ６が予備の物理アドレスＢ６００に置き換えられたためである。

上記実施の形態と同様に、コマンド発行部１１は、データＳ３で示されるテーブルアドレスに対応する物理アドレスを、先読み管理テーブル１３から抽出する。例えば、データＳ３によってテーブルアドレスＴＢ２が示されている場合には、全てのメモリセルアレイ５Ａ〜５Ｄに関して物理アドレスＢ１００を抽出する。そして、リードコマンドと物理アドレスＢ１００とを含む内部コマンドＳ２を、メモリセルアレイ５Ａ〜５Ｄに対して発行する。また、データＳ３によってテーブルアドレスＴＢ１が示されている場合には、メモリセルアレイ５Ａ，５Ｂ，５Ｄに関して物理アドレスＢ９を抽出し、メモリセルアレイ５Ｃに関して物理アドレスＢ５００を抽出する。そして、リードコマンドと物理アドレスＢ９とを含む内部コマンドＳ２を、メモリセルアレイ５Ａ，５Ｂ，５Ｄに対して発行するとともに、リードコマンドと物理アドレスＢ５００とを含む内部コマンドＳ２を、メモリセルアレイ５Ｃに対して発行する。

図１０は、メモリセルアレイ５Ａ〜５Ｄの第１の例を示す図である。メモリセルアレイ５Ａ〜５Ｄには複数のページが記憶されており、各ページに物理アドレスＢ０〜Ｂｎがそれぞれ設定されている。メモリセルアレイ５Ａ〜５Ｄのうちの一つのメモリセルアレイ（この例ではメモリセルアレイ５Ａ）に関して、各ページは、ユーザデータ領域Ｒ２と付加領域Ｒ１とを有している。一方、残りのメモリセルアレイ（この例ではメモリセルアレイ５Ｂ〜５Ｄ）に関して、各ページは、ユーザデータ領域Ｒ２のみを有している。１ページのデータ容量が例えば４２２４バイトである場合、メモリセルアレイ５Ａおけるユーザデータ領域Ｒ２のデータ容量は例えば４０９６バイトであり、メモリセルアレイ５Ｂ〜５Ｄにおけるユーザデータ領域Ｒ２のデータ容量は４２２４バイトである。

メモリセルアレイ５Ａ〜５Ｄから同一物理アドレスのストライプデータが読み出されると、メモリセルアレイ５Ａの付加領域Ｒ１に記述されているテーブルアドレス（又は所定値Ｘ１，Ｘ２）が、データＳ３としてコマンド発行部１１に入力される。コマンド発行部１１は、入力されたデータＳ３で示されるテーブルアドレス（又は所定値Ｘ１，Ｘ２）に基づいて、上記実施の形態と同様の先読み処理を実行する。

図１１は、メモリセルアレイ５Ａ〜５Ｄの第２の例を示す図である。メモリセルアレイ５Ａ〜５Ｄには複数のページが記憶されており、各ページに物理アドレスＢ０〜Ｂｎがそれぞれ設定されている。全てのメモリセルアレイ５Ａ〜５Ｄに関して、各ページは、ユーザデータ領域Ｒ２と付加領域Ｒ１とを有している。１ページのデータ容量が例えば４２２４バイトである場合、メモリセルアレイ５Ａ〜５Ｄおけるユーザデータ領域Ｒ２のデータ容量は例えば４０９６バイトである。同一物理アドレスの各メモリセルアレイ５Ａ〜５Ｄの付加領域Ｒ１には、同一のテーブルアドレス（又は所定値Ｘ１，Ｘ２）が記述されている。

メモリセルアレイ５Ａ〜５Ｄから同一物理アドレスのストライプデータが読み出されると、各メモリセルアレイ５Ａ〜５Ｄの付加領域Ｒ１に記述されているテーブルアドレス（又は所定値Ｘ１，Ｘ２）が、データＳ３としてコマンド発行部１１に入力される。コマンド発行部１１は、入力されたデータＳ３で示されるテーブルアドレス（又は所定値Ｘ１，Ｘ２）に基づいて、上記実施の形態と同様の先読み処理を実行する。入力された複数のデータＳ３の中に、ビットエラー等に起因して内容が異なるデータが含まれている場合には、コマンド発行部１１は、例えば多数決によってデータＳ３の内容を決定する。

なお、図１０，１１には付加領域Ｒ１がユーザデータ領域Ｒ２の前に配置されている例を示したが、必ずしもこの例に限定されるわけではなく、付加領域Ｒ１がユーザデータ領域Ｒ２の後ろに配置されていてもよい。また、付加領域Ｒ１の全体がユーザデータ領域Ｒ２よりも先に読み出される例について述べたが、必ずしもこの例に限定されるわけではなく、少なくとも付加領域Ｒ１のうちテーブルアドレス（又は所定値Ｘ１，Ｘ２）が記述されている部分が、ユーザデータ領域Ｒ２よりも先に読み出されればよい。例えば、付加領域Ｒ１のうちテーブルアドレス（又は所定値Ｘ１，Ｘ２）が記述されている部分を、ユーザデータ領域Ｒ２の前に配置し、残りの部分をユーザデータ領域Ｒ２の後ろに配置してもよい。

＜第２の変形例＞
図１２は、第２の変形例に係る半導体メモリ１のシステム構成を示す図である。図２に示した上記実施の形態に係る半導体メモリ１と比較して、メモリインタフェース４からコマンド発行部１１へのデータＳ３の入力が省略されている。

図１３は、第２の変形例に係るメモリセルアレイ５を示す図である。図３に示した上記実施の形態に係るメモリセルアレイ５と比較して、付加領域Ｒ１が省略されている。つまり、各ページは、ユーザデータ領域Ｒ２のみを有している。１ページのデータ容量が例えば４２２４バイトである場合、メモリセルアレイ５におけるユーザデータ領域Ｒ２のデータ容量は４２２４バイトである。

図１４は、第２の変形例に係る先読み管理テーブル１３を示す図である。先読み管理テーブル１３には、上記読み出し規則に基づいて、現物理アドレスと先読み物理アドレスとの対応関係が記述されている。例えば、現物理アドレスＢ０は先読み物理アドレスＢ３に対応しており、現物理アドレスＢ１は先読み物理アドレスＢ９に対応している。また、先読み管理テーブル１３においては、先読み物理アドレスに変えて所定値Ｘ１，Ｘ２を記述することが可能である。この例では、現物理アドレスＢ２８，Ｂ２９は所定値Ｘ１に対応しており、現物理アドレスＢ３０は所定値Ｘ２に対応している。

図１５は、メモリセルアレイ５からページを読み出す第１の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ０を物理アドレスＢ０に変換した後、リードコマンドと物理アドレスＢ０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ０に対応するページがメモリセルアレイ５から読み出される。具体的には、物理アドレスＢ０のユーザデータ領域Ｒ２（データＤ０）が読み出される。ユーザデータ領域Ｒ２のデータ（データＤ０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ４において、コマンド発行部１１は、現物理アドレスＢ０に対応する先読み物理アドレスを、先読み管理テーブル１３から抽出する。この例では、現物理アドレスＢ０に対応する先読み物理アドレスとして、物理アドレスＢ３が抽出される。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ３とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ５において、物理アドレスＢ３に対応するページがメモリセルアレイ５から読み出される。具体的には、物理アドレスＢ３のユーザデータ領域Ｒ２（データＤ３）が読み出される。ユーザデータ領域Ｒ２のデータ（データＤ３）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

図１６は、メモリセルアレイ５からページを読み出す第２の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ２８とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ２８を物理アドレスＢ２８に変換した後、リードコマンドと物理アドレスＢ２８（現物理アドレス）とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ２８に対応するページがメモリセルアレイ５から読み出される。具体的には、物理アドレスＢ２８のユーザデータ領域Ｒ２（データＤ２８）が読み出される。ユーザデータ領域Ｒ２のデータ（データＤ２８）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ４において、コマンド発行部１１は、現物理アドレスＢ２８に対応する先読み物理アドレスを、先読み管理テーブル１３から抽出する。この例では、先読み物理アドレスの代わりに所定値Ｘ１が抽出される。所定値Ｘ１が抽出された場合には、コマンド発行部１１は、現物理アドレスＢ２８に「１」を加算することにより、物理アドレスＢ２８に連続する物理アドレスＢ２９を算出する。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ２９とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ５において、物理アドレスＢ２９に対応するページがメモリセルアレイ５から読み出される。具体的には、物理アドレスＢ２９のユーザデータ領域Ｒ２（データＤ２９）が読み出される。ユーザデータ領域Ｒ２のデータ（データＤ２９）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ６において、コマンド発行部１１は、現物理アドレスＢ２９に対応する先読み物理アドレスを、先読み管理テーブル１３から抽出する。この例では、先読み物理アドレスの代わりに所定値Ｘ１が抽出される。所定値Ｘ１が抽出された場合には、コマンド発行部１１は、現物理アドレスＢ２９に「１」を加算することにより、物理アドレスＢ２９に連続する物理アドレスＢ３０を算出する。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ３０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ７において、物理アドレスＢ３０に対応するページがメモリセルアレイ５から読み出される。具体的には、物理アドレスＢ３０のユーザデータ領域Ｒ２（データＤ３０）が読み出される。ユーザデータ領域Ｒ２のデータ（データＤ３０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

また、コマンド発行部１１は、現物理アドレスＢ３０に対応する先読み物理アドレスを、先読み管理テーブル１３から抽出する。この例では、先読み物理アドレスの代わりに所定値Ｘ２が抽出される。所定値Ｘ２が抽出された場合には、コマンド発行部１１は、メモリセルアレイ５からのページの読み出しを終了するために、次の内部コマンドＳ２を発行しない。

図１７は、メモリセルアレイ５からページを読み出す第３の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ３０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ３０を物理アドレスＢ３０に変換した後、リードコマンドと物理アドレスＢ３０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ３０に対応するページがメモリセルアレイ５から読み出される。具体的には、物理アドレスＢ３０のユーザデータ領域Ｒ２（データＤ３０）が読み出される。ユーザデータ領域Ｒ２のデータ（データＤ３０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

また、コマンド発行部１１は、現物理アドレスＢ３０に対応する先読み物理アドレスを、先読み管理テーブル１３から抽出する。この例では、先読み物理アドレスの代わりに所定値Ｘ２が抽出される。所定値Ｘ２が抽出された場合には、コマンド発行部１１は、メモリセルアレイ５からのページの読み出しを終了するために、次の内部コマンドＳ２を発行しない。

＜第３の変形例＞
図１８は、第３の変形例に係る半導体メモリ１のシステム構成を示す図である。図２に示した上記実施の形態に係る半導体メモリ１と比較して、先読み管理テーブル１３を保持する保持部１２が省略されている。

図１９は、第３の変形例に係るメモリセルアレイ５を示す図である。付加領域Ｒ１には、上記読み出し規則に基づいて、先読み物理アドレス（又は所定値Ｘ１，Ｘ２）が記述されている。

図２０は、メモリセルアレイ５からページを読み出す第１の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ０を物理アドレスＢ０に変換した後、リードコマンドと物理アドレスＢ０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ０に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ０の付加領域Ｒ１が読み出され、次に物理アドレスＢ０のユーザデータ領域Ｒ２（データＤ０）が読み出される。この例では、物理アドレスＢ０の付加領域Ｒ１には先読み物理アドレスＢ３が記述されている。付加領域Ｒ１のデータ（先読み物理アドレスＢ３）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ４において、コマンド発行部１１は、リードコマンドと、データＳ３で示される先読み物理アドレスＢ３とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ５において、物理アドレスＢ３に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ３の付加領域Ｒ１が読み出され、次に物理アドレスＢ３のユーザデータ領域Ｒ２（データＤ３）が読み出される。この例では、物理アドレスＢ３の付加領域Ｒ１には先読み物理アドレスＢ６が記述されている。付加領域Ｒ１のデータ（先読み物理アドレスＢ６）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ３）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

図２１は、メモリセルアレイ５からページを読み出す第２の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ２８とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ２８を物理アドレスＢ２８に変換した後、リードコマンドと物理アドレスＢ２８とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ２８に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ２８の付加領域Ｒ１が読み出され、次に物理アドレスＢ２８のユーザデータ領域Ｒ２（データＤ２８）が読み出される。この例では、物理アドレスＢ２８の付加領域Ｒ１には所定値Ｘ１が記述されている。付加領域Ｒ１のデータ（所定値Ｘ１）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ２８）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ４において、コマンド発行部１１は、所定値Ｘ１を示すデータＳ３が入力された場合には、前回発行した内部コマンドＳ２に含めた物理アドレスＢ２８に「１」を加算することにより、物理アドレスＢ２８に連続する物理アドレスＢ２９を算出する。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ２９とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ５において、物理アドレスＢ２９に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ２９の付加領域Ｒ１が読み出され、次に物理アドレスＢ２９のユーザデータ領域Ｒ２（データＤ２９）が読み出される。この例では、物理アドレスＢ２９の付加領域Ｒ１には所定値Ｘ１が記述されている。付加領域Ｒ１のデータ（所定値Ｘ１）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ２９）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

次に時刻Ｔ６において、コマンド発行部１１は、所定値Ｘ１を示すデータＳ３が入力された場合には、前回発行した内部コマンドＳ２に含めた物理アドレスＢ２９に「１」を加算することにより、物理アドレスＢ２９に連続する物理アドレスＢ３０を算出する。そして、コマンド発行部１１は、リードコマンドと物理アドレスＢ３０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ７において、物理アドレスＢ３０に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ３０の付加領域Ｒ１が読み出され、次に物理アドレスＢ３０のユーザデータ領域Ｒ２（データＤ３０）が読み出される。この例では、物理アドレスＢ３０の付加領域Ｒ１には所定値Ｘ２が記述されている。付加領域Ｒ１のデータ（所定値Ｘ２）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ３０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

コマンド発行部１１は、所定値Ｘ２を示すデータＳ３が入力された場合には、メモリセルアレイ５からのページの読み出しを終了するために、次の内部コマンドＳ２を発行しない。

図２２は、メモリセルアレイ５からページを読み出す第３の例を示すタイミングチャートである。

まず時刻Ｔ１において、リードコマンドと論理アドレスＡ３０とを含む外部コマンドＳ１が、外部機器６から外部インタフェース２を介してコマンド発行部１１に入力される。

次に時刻Ｔ２において、コマンド発行部１１は、論理アドレスＡ３０を物理アドレスＢ３０に変換した後、リードコマンドと物理アドレスＢ３０とを含む内部コマンドＳ２を発行する。内部コマンドＳ２は、メモリインタフェース４を介してメモリセルアレイ５に入力される。

次に時刻Ｔ３において、物理アドレスＢ３０に対応するページがメモリセルアレイ５から読み出される。具体的には、まず物理アドレスＢ３０の付加領域Ｒ１が読み出され、次に物理アドレスＢ３０のユーザデータ領域Ｒ２（データＤ３０）が読み出される。この例では、物理アドレスＢ３０の付加領域Ｒ１には所定値Ｘ２が記述されている。付加領域Ｒ１のデータ（所定値Ｘ２）は、データＳ３として、メモリセルアレイ５からメモリインタフェース４を介してコマンド発行部１１に入力される。ユーザデータ領域Ｒ２のデータ（データＤ３０）は、データＳ４として、メモリセルアレイ５からメモリインタフェース４を介して外部インタフェース２に入力される。データＳ４は、外部インタフェース２から外部機器６に向けて出力される。

コマンド発行部１１は、所定値Ｘ２を示すデータＳ３が入力された場合には、メモリセルアレイ５からのページの読み出しを終了するために、次の内部コマンドＳ２を発行しない。

なお、図１９には付加領域Ｒ１がユーザデータ領域Ｒ２の前に配置されている例を示したが、必ずしもこの例に限定されるわけではなく、付加領域Ｒ１がユーザデータ領域Ｒ２の後ろに配置されていてもよい。また、付加領域Ｒ１の全体がユーザデータ領域Ｒ２よりも先に読み出される例について述べたが、必ずしもこの例に限定されるわけではなく、少なくとも付加領域Ｒ１のうち先読み物理アドレス（又は所定値Ｘ１，Ｘ２）が記述されている部分が、ユーザデータ領域Ｒ２よりも先に読み出されればよい。例えば、付加領域Ｒ１のうち先読み物理アドレス（又は所定値Ｘ１，Ｘ２）が記述されている部分を、ユーザデータ領域Ｒ２の前に配置し、残りの部分をユーザデータ領域Ｒ２の後ろに配置してもよい。

＜まとめ＞
上記実施の形態、上記第１の変形例、及び上記第２の変形例に係る半導体メモリ１によれば、先読み管理テーブル１３には、所望のページの次に読み出すべきページが記憶されている物理アドレス（先読み物理アドレス）が記述されている。そして、コマンド発行部１１は、一の外部コマンドＳ１が入力されることにより、当該外部コマンドＳ１に含まれている論理アドレスに対応する第１の物理アドレスを含む第１の内部コマンドＳ２と、当該第１の物理アドレスに記憶されている第１のページの次に読み出すべき第２のページが記憶されている第２の物理アドレスを含む第２の内部コマンドＳ２とを発行する。従って、第１の物理アドレスと第２の物理アドレスとが不連続である場合であっても、一の外部コマンドＳ１の入力に対して、コマンド発行部１１が第１の内部コマンドＳ２と第２の内部コマンドＳ２とを発行することにより、第１のページと第２のページとをメモリセルアレイ５から連続的に読み出して外部機器６に向けて連続的に出力することができる。その結果、物理アドレスが不連続である複数のページを読み出す場合であっても、読み出しの所要時間を短縮することが可能となる。

また、上記実施の形態及び上記第１の変形例に係る半導体メモリ１によれば、先読み管理テーブル１３には、テーブルアドレスと先読み物理アドレスとの対応関係が記述されている。従って、不良ブロックが発生した場合には、先読み管理テーブル１３のうち、不良ブロックに対応する先読み物理アドレスのみを変更すれば足り、テーブルアドレスは変更する必要がないため、先読み管理テーブル１３を簡易に管理することが可能となる。また、コマンド発行部１１は、第１の内部コマンドＳ２に対応してメモリセルアレイ５から読み出された第１のページの付加領域Ｒ１に記述されているテーブルアドレスに基づいて、当該テーブルアドレスに対応する先読み物理アドレスを第２の物理アドレスとして先読み管理テーブル１３から抽出することによって、第２の内部コマンドＳ２を生成する。これにより、第２の物理アドレスを含む第２の内部コマンドＳ２を適切に生成することが可能となる。

また、上記実施の形態及び上記第１の変形例に係る半導体メモリ１によれば、コマンド発行部１１は、第１の内部コマンドＳ２に対応してメモリセルアレイ５から読み出された第１のページの付加領域Ｒ１に第１の所定値Ｘ１が記述されている場合には、第１の物理アドレスに連続する物理アドレスを第２の物理アドレスとすることによって、第２の内部コマンドＳ２を生成する。これにより、一の外部コマンドＳ１の入力に対して、物理アドレスが連続する複数のページをメモリセルアレイ５から連続的に読み出すことができ、当該複数のページを外部機器６に向けて連続的に出力することが可能となる。

また、上記実施の形態及び上記第１の変形例に係る半導体メモリ１によれば、コマンド発行部１１は、第１の内部コマンドＳ２に対応してメモリセルアレイ５から読み出された第１のページの付加領域Ｒ１に第２の所定値Ｘ２が記述されている場合には、第２の内部コマンドＳ２を発行しない。これにより、一の外部コマンドＳ１の入力に対して、一のページをメモリセルアレイ５から単発的に読み出すことができ、当該一のページを外部機器６に向けて単発的に出力することが可能となる。

また、上記第１の変形例に係る半導体メモリ１によれば、先読み管理テーブル１３には、テーブルアドレスと、各々のメモリセルアレイ５Ａ〜５Ｄに関する先読み物理アドレスとの対応関係が記述されている。従って、各々のメモリセルアレイ５Ａ〜５Ｄにおいて不良ブロックが発生した場合には、先読み管理テーブル１３のうち、不良ブロックに対応する先読み物理アドレスのみを変更すれば足り、テーブルアドレスは変更する必要がないため、先読み管理テーブル１３を簡易に管理することが可能となる。しかも、メモリセルアレイ５Ａ〜５Ｄ毎に別個の先読み管理テーブル１３を設けるのではなく、複数のメモリセルアレイ５Ａ〜５Ｄに対して共通の先読み管理テーブル１３を用いて統一的な管理を行うため、管理の簡略化を図ることが可能となる。

また、上記第１の変形例に係る半導体メモリ１によれば、図１０に示したように、付加領域Ｒ１は、複数のメモリセルアレイ５Ａ〜５Ｄのうちの一つのメモリセルアレイ５Ａに記憶されているページのユーザデータ領域Ｒ２のみに付加されている。従って、付加領域Ｒ１が付加されていない他のメモリセルアレイ５Ｂ〜５Ｄにおいては、省略した付加領域Ｒ１のデータ容量分だけ、ユーザデータ領域Ｒ２のデータ容量を増加することが可能となる。

また、上記第１の変形例に係る半導体メモリ１によれば、図１１に示したように、付加領域Ｒ１は、全てのメモリセルアレイ５Ａ〜５Ｄに記憶されているページのユーザデータ領域Ｒ２に付加されている。従って、メモリセルアレイ５Ａ〜５Ｄのいずれかにおいて付加領域Ｒ１に記述されているデータにエラーが生じた場合であっても、他のメモリセルアレイの付加領域Ｒ１に記述されているテーブルアドレスを用いて先読み処理を実行できるため、信頼性を向上することが可能となる。

また、上記実施の形態及び上記第１の変形例に係る半導体メモリ１によれば、付加領域Ｒ１は、ユーザデータ領域Ｒ２よりも先に読み出される。従って、ユーザデータ領域Ｒ２の読み出しの完了を待たずに先読み処理を早期に開始できるため、読み出しの所要時間を短縮することが可能となる。

また、上記第２の変形例に係る半導体メモリ１によれば、先読み管理テーブル１３には、第１の物理アドレス（現物理アドレス）と第２の物理アドレス（先読み物理アドレス）との対応関係が記述されており、コマンド発行部１１は、第１の物理アドレスに対応する第２の物理アドレスを先読み管理テーブル１３から抽出することによって、第２の内部コマンドＳ２を生成する。これにより、第２の物理アドレスを含む第２の内部コマンドＳ２を適切に生成することが可能となる。

また、上記第２の変形例に係る半導体メモリ１によれば、コマンド発行部１１は、第１の物理アドレスに対応して第１の所定値Ｘ１が記述されている場合には、第１の物理アドレスに連続する物理アドレスを第２の物理アドレスとすることによって、第２の内部コマンドＳ２を生成する。これにより、一の外部コマンドＳ１の入力に対して、物理アドレスが連続する複数のページをメモリセルアレイ５から連続的に読み出すことができ、当該複数のページを外部機器６に向けて連続的に出力することが可能となる。

また、上記第２の変形例に係る半導体メモリ１によれば、コマンド発行部１１は、第１の物理アドレスに対応して第２の所定値Ｘ２が記述されている場合には、第２の内部コマンドＳ２を発行しない。これにより、一の外部コマンドＳ１の入力に対して、一のページをメモリセルアレイ５から単発的に読み出すことができ、当該一のページを外部機器６に向けて単発的に出力することが可能となる。

また、上記第３の変形例に係る半導体メモリ１によれば、各ページのユーザデータ領域Ｒ２に付加されている付加領域Ｒ１には、当該ページの次に読み出すべきページが記憶されている物理アドレス（先読み物理アドレス）が記述されている。そして、コマンド発行部１１は、一の外部コマンドＳ１が入力されることにより、当該外部コマンドＳ１に含まれている論理アドレスに対応する第１の物理アドレスを含む第１の内部コマンドＳ２と、当該第１の内部コマンドＳ２に対応してメモリセルアレイ５から読み出されたページの付加領域Ｒ１に記述されている第２の物理アドレスを含む第２の内部コマンドＳ２とを発行する。従って、第１の物理アドレスと第２の物理アドレスとが不連続である場合であっても、一の外部コマンドＳ１の入力に対して、コマンド発行部１１が第１の内部コマンドＳ２と第２の内部コマンドＳ２とを発行することにより、複数のページをメモリセルアレイ５から連続的に読み出して外部機器６に向けて連続的に出力することができる。その結果、物理アドレスが不連続である複数のページを読み出す場合であっても、読み出しの所要時間を短縮することが可能となる。

また、上記第３の変形例に係る半導体メモリ１によれば、コマンド発行部１１は、第１の内部コマンドＳ２に対応してメモリセルアレイ５から読み出されたページの付加領域Ｒ１に第１の所定値Ｘ１が記述されている場合には、第１の物理アドレスに連続する物理アドレスを含めることによって、第２の内部コマンドＳ２を生成する。これにより、一の外部コマンドＳ１の入力に対して、物理アドレスが連続する複数のページをメモリセルアレイ５から連続的に読み出すことができ、当該複数のページを外部機器６に向けて連続的に出力することが可能となる。

また、上記第３の変形例に係る半導体メモリ１によれば、コマンド発行部１１は、第１の内部コマンドＳ２に対応してメモリセルアレイ５から読み出されたページの付加領域Ｒ１に第２の所定値Ｘ２が記述されている場合には、第２の内部コマンドＳ２を発行しない。これにより、一の外部コマンドＳ１の入力に対して、一のページをメモリセルアレイ５から単発的に読み出すことができ、当該一のページを外部機器６に向けて単発的に出力することが可能となる。

また、上記第３の変形例に係る半導体メモリ１によれば、付加領域Ｒ１は、ユーザデータ領域Ｒ２よりも先に読み出される。従って、ユーザデータ領域Ｒ２の読み出しの完了を待たずに先読み処理を早期に開始できるため、読み出しの所要時間を短縮することが可能となる。

１ 半導体メモリ
３ メモリコントローラ
５，５Ａ〜５Ｄ メモリセルアレイ
１１ コマンド発行部
１２ 保持部
１３ 先読み管理テーブル
Ｒ１ 付加領域
Ｒ２ ユーザデータ領域

Claims (11)

1. 複数のページが記憶された記憶部と、
   先読み管理テーブルを保持する保持部と、
   外部から入力された論理アドレスを含む外部コマンドに基づいて、当該論理アドレスに対応する物理アドレスを含む内部コマンドを発行するコマンド発行部と、
   を備え、
   前記先読み管理テーブルには、所望のページの次に読み出すべきページが記憶されている物理アドレスが記述されており、
   前記コマンド発行部は、一の外部コマンドが入力されることにより、当該外部コマンドに含まれている論理アドレスに対応する第１の物理アドレスを含む第１の内部コマンドと、当該第１の物理アドレスに記憶されている第１のページの次に読み出すべき第２のページが記憶されている第２の物理アドレスを含む第２の内部コマンドとを発行する、半導体記憶装置。
2. 前記先読み管理テーブルには、テーブルアドレスと物理アドレスとの対応関係が記述されており、
   前記ページのユーザデータ領域に付加されている付加領域には、テーブルアドレスが記述されており、
   前記コマンド発行部は、前記第１の内部コマンドに対応して前記記憶部から読み出された前記第１のページの付加領域に記述されているテーブルアドレスに基づいて、当該テーブルアドレスに対応する物理アドレスを前記第２の物理アドレスとして前記先読み管理テーブルから抽出することによって、前記第２の内部コマンドを生成する、請求項１に記載の半導体記憶装置。
3. 前記付加領域には、テーブルアドレスに代えて第１の所定値を記述可能であり、
   前記コマンド発行部は、前記第１の内部コマンドに対応して前記記憶部から読み出された前記第１のページの付加領域に前記第１の所定値が記述されている場合には、前記第１の物理アドレスに連続する物理アドレスを前記第２の物理アドレスとすることによって、前記第２の内部コマンドを生成する、請求項２に記載の半導体記憶装置。
4. 前記付加領域には、テーブルアドレスに代えて第２の所定値を記述可能であり、
   前記コマンド発行部は、前記第１の内部コマンドに対応して前記記憶部から読み出された前記第１のページの付加領域に前記第２の所定値が記述されている場合には、前記第２の内部コマンドを発行しない、請求項２又は３に記載の半導体記憶装置。
5. 前記記憶部を複数備え、
   前記先読み管理テーブルには、テーブルアドレスと、各々の前記記憶部に関する物理アドレスとの対応関係が記述されている、請求項２〜４のいずれか一つに記載の半導体記憶装置。
6. 前記付加領域は、複数の前記記憶部のうちの一つの前記記憶部に記憶されているページのユーザデータ領域のみに付加されている、請求項５に記載の半導体記憶装置。
7. 前記付加領域は、全ての前記記憶部に記憶されているページのユーザデータ領域に付加されている、請求項５に記載の半導体記憶装置。
8. 前記付加領域は、前記ユーザデータ領域よりも先に読み出される、請求項２〜７のいずれか一つに記載の半導体記憶装置。
9. 前記先読み管理テーブルには、前記第１の物理アドレスと前記第２の物理アドレスとの対応関係が記述されており、
   前記コマンド発行部は、前記第１の物理アドレスに対応する前記第２の物理アドレスを前記先読み管理テーブルから抽出することによって、前記第２の内部コマンドを生成する、請求項１に記載の半導体記憶装置。
10. 前記先読み管理テーブルには、前記第２の物理アドレスに代えて第１の所定値を記述可能であり、
    前記コマンド発行部は、前記第１の物理アドレスに対応して前記第１の所定値が記述されている場合には、前記第１の物理アドレスに連続する物理アドレスを前記第２の物理アドレスとすることによって、前記第２の内部コマンドを生成する、請求項９に記載の半導体記憶装置。
11. 前記先読み管理テーブルには、前記第２の物理アドレスに代えて第２の所定値を記述可能であり、
    前記コマンド発行部は、前記第１の物理アドレスに対応して前記第２の所定値が記述されている場合には、前記第２の内部コマンドを発行しない、請求項９又は１０に記載の半導体記憶装置。
    

Images