JP5975225B2 - 故障の木解析システム、故障の木解析方法及びプログラム - Google Patents

故障の木解析システム、故障の木解析方法及びプログラム Download PDF

Info

Publication number
JP5975225B2
JP5975225B2 JP2013501008A JP2013501008A JP5975225B2 JP 5975225 B2 JP5975225 B2 JP 5975225B2 JP 2013501008 A JP2013501008 A JP 2013501008A JP 2013501008 A JP2013501008 A JP 2013501008A JP 5975225 B2 JP5975225 B2 JP 5975225B2
Authority
JP
Japan
Prior art keywords
gate
basic
logical product
input
events
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013501008A
Other languages
English (en)
Other versions
JPWO2012115007A1 (ja
Inventor
剣文 向
剣文 向
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2012115007A1 publication Critical patent/JPWO2012115007A1/ja
Application granted granted Critical
Publication of JP5975225B2 publication Critical patent/JP5975225B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079Root cause analysis, i.e. error or fault diagnosis
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0243Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model
    • G05B23/0245Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults model based detection method, e.g. first-principles knowledge model based on a qualitative model, e.g. rule based; if-then decisions
    • G05B23/0248Causal models, e.g. fault tree; digraphs; qualitative physics
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2252Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using fault dictionaries

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Automation & Control Theory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明は、故障の木のシステム信頼性分析に関し、特に、与えられた最大のMCS(最小カットセット)の次数を有するk/nゲート(k−out−of−n、多数決ゲート)を含む故障の木の最小カットセットの評価に関する。
故障の木分析(FTA)においては、最小カットセットの次数をある最大限の次数、例えばMまでとすることが求められている場合、除去アルゴリズムを導入し、MCSの評価中に生じた、事象の長すぎる論理積(又はそのコンビネーション)を取り除く。
従来の除去アルゴリズムが非特許文献1に開示されている。この除去アルゴリズムによれば、与えられた論理積の次数は、論理積の次数をVとすると、V=α+β+δにより計算できる。ここで、αは論理積の基本事象(カテゴリー1)の数を表し、βはカテゴリー1の基本事象ではなく、入力される基本事象間で共通しない基本事象のみを入力とする論理和(ORゲート)の数を表す。パラメータδは、論理積が、入力される基本事象がカテゴリー1の基本事象に含まれず、それらの入力基本事象が共通する論理和(ORゲート)の集合を含む場合には1に設定され、それ以外はδ=0に設定される。
このアルゴリズムにおいては、基本事象と2種類のORゲートとが考慮され、k/nゲートなどの他のゲートの個々の次数は省略される。即ち、それらの次数は、Vを計算する場合は単に0として扱われる。
また、k/nゲートの標準展開アルゴリズムが非特許文献2に開示されている。非特許文献2では、e,...,eを事象とする場合、
Figure 0005975225
のk/nゲートを、
Figure 0005975225
の形に展開できる。この展開アルゴリズムの時間計算量は、従来の計算方法に比較して、
Figure 0005975225
減じることができる。
D.M.Rasmuson and N.H.Marshall,"FATRAM−A Core Efficient Cut−Set Algorithm",IEEE Trans.on Reliability,vol.R−27,1978,pp.250−253. A.Rauzy,"Toward an Efficient Implementation of the MOCUS Algorithm",IEEE Trans.on Reliability, vol.52,2003,pp.175−180.
しかしながら、最大限の次数Mが与えられて非特許文献1の除去アルゴリズムを行ったとしても、その展開は、最終的な論理積の数によっては依然として階乗的な空間計算量を伴う。k、n及びMがそれほど大きくなくとも、空間問題は、実際上、容易にメモリアウトの原因となる。それ故、例えば、クラウドコンピューティングにおけるデータセンタのサーバクラスタに、比較的大きく複雑な複数のk/nゲートの計算をさせると、従来のアルゴリズムでは失敗することが多い。ここで「複雑」とは、k/nゲートの入力が基本事象ではなく、中間事象であることを意味する。
その理由は、上述の従来の方法では、複数のk/nゲートの次数が評価されず(即ち、単に0として処理される)、k/nゲートが、k=1又はk=nが得られるまで、又は、k/nゲートを含む論理積の次数がMSCの与えられた最大の次数より大きくなるまで繰り返し展開するためである。この結果、著しい数の長い論理積となり、階乗的な空間計算量がメモリアウトの原因となる。
そこで、本発明は上記課題に鑑みて発明されたものであって、展開せずにk/nゲートの次数を評価し、k/nゲートを含む長すぎる論理積を、故障の木のMCSの評価中に早期に除去できる故障の木解析システム、故障の木解析方法及びプログラムを提供することにある。
本発明は、故障の木の解析システムであって、ディスジョイントな基本及び単純k/nを含む論理積を除去し、最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去手段を有する故障の木の解析システムである。
本発明は、故障の木の解析方法であって、ディスジョイントな基本及び単純k/nを含む論理積を除去し、最小カットセット群の最大次数より大きい次数の論理積を取り除く故障の木の解析方法である。
本発明は、故障の木の解析のプログラムであって、ディスジョイントな基本及び単純k/nを含む論理積を除去し、最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去処理を情報処理装置に実行させるプログラムである。
本発明は、k/nゲートを含む長すぎる論理積を、故障の木の最小カットセット(MCS)を評価の早い段階で除去することができる。
図1は第1の実施の形態のブロック図である。 図2は第1の実施の形態のフローチャートである。 図3は第2の実施の形態のブロック図である 図4は第2の実施の形態のフローチャートである。 図5はk/nゲートの単純化ルールの一例を示した図である。 図6は実施例1における第1の例の故障木の論理式を示す図である。 図7は実施例1における第2の例の故障木の論理式を示す図である。 図8は本発明適用後の第2の例の故障木のMCSの論理式を示す図である。
本発明の実施の形態について図面を参照して詳細に説明する。
図1は第1の実施の形態のブロック図である。
図1を参照すると、本発明の第1の実施の形態は、統合MCS評価手段110と、k/nゲート論理積除去手段120とを備える。
これらの手段はそれぞれ概略つぎのように動作する。
統合MCS評価手段110は、論理的表現の故障の木からMCSを削減し、MCSの削減中に生じた非k/n論理積を除去する。
k/nゲート論理積除去手段120は、ディスジョイントな基本k/nゲート及び/又は単純k/nゲートを含む論理積を除去する。除去の結果として、論理積の次数が与えられた最大次数以下の場合にはオリジナルの論理積を、論理積の次数が最大次数以下でない場合には論理的な偽を、統合MCS評価手段110に戻し、統合MCS評価手段110により更にMCSsが評価される。
ここで、基本k/nゲートとは、基本事象のみを入力とするk/nゲートを意味する。
また、単純k/nゲートとは、基本事象のDNFs(加法標準形)を入力とするk/nゲートを意味し、以降、DNFsの論理積節を簡略してk/nゲートの入力節と呼ぶ。
また、ディスジョイントなk/nゲート(以下、単にディスジョイントk/nゲートと記載する)とは、同じ論理積の中で共通の入力事象又は入力節(すなわちゲートに繰り返し入力される入力事象又は入力節)を含まないk/nゲートを意味する。
次に、図1及び図2のフローチャートを参照して本実施の形態の全体の動作について詳細に説明する。
先ず、論理的表現の故障の木が本システムに入力される(ステップA1)。
続いて、統合MCS評価手段110によって、DNFsへの変換及び冗長論理積の除去が行われ、MCSが削減される(ステップA2)。
各(中間)論理積毎に、論理積がk/nゲートを含むか否かをチェックする。
k/nゲートを含めば、当該論理積をk/n論理積と呼び、含まなければ、非k/n論理積と呼ぶ。k/n論理積の場合、k/nゲート論理積除去手段120が除去工程を適用する(ステップA3)。一方、非k/n論理積の場合、統合MCS評価手段110が従来の除去工程(例えば、非特許文献1に記載された除去工程)を非k/n論理積に適用する(ステップA4)。
k/n論理積の除去工程は、論理積の事象を区分けすることにより進行する。以下の4種類の事象が論理積の次数を計算するために考慮される。
(1)基本事象(それらの数をαとする)。
(2)基本事象のみを入力とするORゲートであって、それらの基本事象のいずれも(1)の基本事象には含まれず、それらORゲートの間で共通するものがない(繰り返される入力されない)(それらのORゲートの数をβとする)。
(3)基本事象のいずれもが(1)の基本事象には含まれず、それらの基本事象のいくつかが共通(繰り返される入力される)である基本事象のみを入力とするORゲート(それらのORゲートの集合の基数(cardinality)が0より大きければ、δ=1とし、小さければ、δ=0とする)。
(4)ディスジョイント基本k/nゲート、及び/又は、ディスジョイント単純k/nゲート(それらの数をmとし、
Figure 0005975225
と定義する)。
非基本事象を入力とするANDゲートのような論理積の事象は考慮せず、その次数は0として扱われる。
論理積の次数をVとすると、VはV=α+β+δ+εにより計算できる。V>Mの場合、その論理積は除去され、そうでなければ、更なるMCS削減のため保持される。
削減後、システムすべての論理積がMCSsか否かをチェックする。すべての論理積がMCSsであれば、結果として生じるMCSsは出力される(ステップA5)。一方、すべての論理積がMCSsでなければ、ステップA2に戻り、更にMCSの削減が行われる。
次に、本実施の形態の効果について説明する。
本実施の形態は、基本k/nゲート、及び/又は、単純k/nゲートを含む論理積の次数を展開しないで、より正確に評価できるように、ディスジョイント基本k/nゲート、及びディスジョイント単純k/nゲートの次数を評価するステップを備える。つまり、k/nゲートを数個のサブ論理積に分割することなく、これらのk/nゲートを含む論理積の次数をより正確に評価できる。それ故、ディスジョイント基本k/nゲート、及び/又は、ディスジョイント単純k/nゲートを含む長すぎる論理積をタイムリーに除去することができ、展開されたk/nゲートを保存する空間(メモリ)を節約できる。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。
図3は第2の実施の形態のブロック図である。
第2の実施の形態は、第1の実施の形態に加えて、k/nゲート単純化手段111を備える。
k/nゲート単純化手段111は、k/nゲートに繰り返される入力事象又は入力節を取り除くことにより、いくつかのk/nゲートをディスジョイント基本k/nゲート、又はディスジョイント単純k/nゲートに単純化する。
次に、図3及び図4のフローチャートを参照して、第2の実施の形態の動作について詳細に説明する。
第2の実施の形態では、追加のステップA2aがステップA2とA3との間に追加されたことを除いて第1の実施の形態と同様である。
ステップA2aにおいて、k/nゲート単純化手段111は、繰り返される入力を取り除き、k/nゲートをディスジョイント基本k/nゲート、又は、ディスジョイント単純k/nゲートに単純化する。
代表的な単純化ルールを図5に示す。
次に、第2の実施の形態の効果について説明する。
第2の実施の形態は、k/nゲートをディスジョイントな基本及び単純k/nゲートに単純化するステップを備える。それ故、非ディスジョイントなk/nゲートの一部も展開することなく、正確に除去することができる。
次に、具体的な実施例を用いて本発明を実施の形態の動作を説明する。
2つの例を使用して、本発明の実効性を証明する。尚、2つの例において、MCSsの最大の次数を5に設定する。
第1の例の故障の木は、1つの基本k/nゲートのみで構成される。
第2の例の故障の木は、繰り返される入力を持ついくつかのk/nゲートで構成される。
第1の例の故障の木の論理的表現は図6に示され、第2の例の故障の木の論理的表現は図7に示される。ここで、故障の木の基本事象の定義として、bi(i=1,…,n)を用いる。
図6によると、第1の例の故障の木の入力は、基本6/12ゲートである。kの値、すなわち6は最大の次数5より大きいので、基本6/12ゲートはk/nゲート論理積除去手段120により除去され(図2のステップA3)、この故障の木に対して有用なMSCがなく、論理出力は偽となる。
本発明と従来方法との比較を行うと、本発明は、本例に対して計算時間は殆どゼロであるが、従来の方法を基にしたアイテムツールキット7.08(FTAの市販ツール)では約700ミリ秒を要した。
更に、アイテムツールキットは、k≧8及びn≧16の時、メモリアウトエラーが起こるが、本発明では無視できる時間で処理できる。
図7によると、故障の木のk/nゲートには繰り返しでてくる入力が多くある。例えば、2/2(b58+b127、b59+b127)のb127や、最後の複雑な6/12ゲートの2/2(b58+b127、b59+b127)等は、論理積の除去前にk/nゲート単純化手段111により取り除くことができる。
図5に示すように、この場合、2種類の方法を適用できる。1つは、ルール(5−4a)の定義によりk/nゲートに繰り返しでてくる入力を取り除くことである。他のひとつは、ルール(5−2a)の定義により、k/nゲート内で繰り返しでてくる入力を取り除くことである。例えば、ルール(5−4a)及びルール(5−2a)を適用することにより、b127+2/2(b58+b127、b59+b127)+…=b127+2/2(b58,b59,+b127)+…=b127+2/2(b58,b59,)+…、となるので、k/nゲートの2/2(b58+b127、b59+b127)を2/2(b58、b59)に単純化できる(図4のステップA2a)。基本k/nゲートの2/2(b58、b59)は最大次数(=5)未満のk(=2)次数のディスジョイント基本k/nゲートであるため、除去の結果は2/2(b58、b59)となる(図4のステップA3)。
単純化と除去プロセスを繰り返し適用した実施例の故障の木の最終結果を図8に示す。図8に示されるように、ディスジョイント入力からのみ構成されるオリジナルの6/12ゲートを単純化したk/nゲートゲートはk/nゲートゲート論理積除去手段120により削減されるので、6/12ゲートのディスジョイントな事象、例えば、b6及びb76を含むMSCがないことに注目すべきである。その理由は、単純化されたk/nゲートは、最大次数より大きいk(=6)次数のディスジョイント単純k/nゲートであるためである。
本例に関して、本発明はMCSsを評価するのに約48ミリ秒要するが、市販ツールである、従来の展開及び除去方法に基づいたアイテムツールキットでは約21秒を要する(本発明のようにミリ秒ではない)。この比較により本発明の効率を実証することができる。
また、上述した説明からも明らかなように、各部をハードウェアで構成することも可能であるが、コンピュータプログラムにより実現することも可能である。この場合、プログラムメモリに格納されているプログラムで動作するプロセッサによって、上述した各実施の形態と同様の機能、動作を実現させる。また、上述した実施の形態の一部の機能のみをコンピュータプログラムにより実現することも可能である。
尚、以下に付記を記載する。
(付記1)故障の木の解析システムであって、
ディスジョイントな基本及び単純k/nを含む論理積を除去し、最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去手段を有する故障の木の解析システム。
(付記2)単純化ルールに基づいて、論理積のk/nゲートに繰り返し入力する事象又は節を削除し、k/nゲートをディスジョイントな基本又は単純k/nゲートに単純化するk/nゲート単純化手段を有する付記1に記載の故障の木の解析システム。
(付記3)前記基本k/nゲートとは、基本事象のみを入力とするk/nゲートを意味し、
前記単純k/nゲートとは、基本事象のDNFs(加法標準形)を入力とするk/nゲートを意味し、
前記ディスジョイントなk/nゲートとは、k/nゲートが同じ論理積の他の事象と共通の入力事象又は入力節を含まないk/nゲートを意味する
付記1又は付記2に記載に故障の木の解析システム。
(付記4)故障の木の解析方法であって、
ディスジョイントな基本及び単純k/nを含む論理積を除去し、最小カットセット群の最大次数より大きい次数の論理積を取り除く
故障の木の解析方法。
(付記5)単純化ルールに基づいて、論理積のk/nゲートに繰り返し入力する事象又は節を削除し、k/nゲートをディスジョイントな基本又は単純k/nゲートに単純化することを更に含む付記4に記載の故障の木の解析方法。
(付記6)前記基本k/nゲートとは、基本事象のみを入力とするk/nゲートを意味し、
前記単純k/nゲートとは、基本事象のDNFs(加法標準形)を入力とするk/nゲートを意味し、
前記ディスジョイントなk/nゲートとは、k/nゲートが同じ論理積の他の事象と共通の入力事象又は入力節を含まないk/nゲートを意味する
付記4又は付記5に記載に故障の木の解析方法。
(付記7) 故障の木の解析のプログラムであって、
ディスジョイントな基本及び単純k/nを含む論理積を除去し、最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去処理を
情報処理装置に実行させるプログラム。
(付記8)単純化ルールに基づいて、論理積のk/nゲートに繰り返し入力する事象又は節を削除し、k/nゲートをディスジョイントな基本又は単純k/nゲートに単純化するk/nゲート単純化処理を
情報処理装置に実行させる付記7に記載のプログラム。
(付記9)前記基本k/nゲートとは、基本事象のみを入力とするk/nゲートを意味し、
前記単純k/nゲートとは、基本事象のDNFs(加法標準形)を入力とするk/nゲートを意味し、
前記ディスジョイントなk/nゲートとは、k/nゲートが同じ論理積の他の事象と共通の入力事象又は入力節を含まないk/nゲートを意味する
付記7又は付記8に記載にプログラム。
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形し実施することが出来る。
本出願は、2011年2月22日に出願された日本出願特願2011−035872号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
110 統合MCS評価手段
111 k/nゲート単純化手段
120 k/nゲート論理積除去手段

Claims (9)

  1. 故障の木の解析システムであって、
    論理積の中で共通する入力事象又は入力節を含まず、基本事象のみを入力とする基本k/nゲート(多数決ゲート:n入力のうちk出力)、及び、基本事象のDNFs(加法標準形)を入力とする単純k/nゲート(多数決ゲート:n入力のうちk出力)を含む論理積の事象を区分けし、その論理積の次数を計算し、区分けされた論理積から、設定された最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去手段を有する故障の木の解析システム。
  2. Figure 0005975225
    で示される単純化ルールに基づいて、論理積のk/nゲートに繰り返して入力される入力を削除し、前記k/nゲートを、前記k/nゲートに繰り返して入力される入力を含まない基本k/nゲート又は単純k/nゲートに単純化するk/nゲート単純化手段を有し
    前記k/nゲート論理積除去手段は、前記k/nゲート単純化手段により、単純化された基本k/nゲート又は単純k/nゲートを除去対象とする
    請求項1に記載の故障の木の解析システム。
  3. 前記k/nゲート論理積除去手段は、
    (1)論理積の入力される基本事象をαとし、
    (2)基本事象のみを入力とするORゲートであって、それらの基本事象のいずれも(1)の基本事象には含まれず、それらORゲートの間で共通するものがないORゲートの数をβとし、
    (3)基本事象のいずれもが(1)の基本事象には含まれず、それらの基本事象のいくつかが共通である基本事象のみを入力とするORゲートの集合の基数(cardinality)が0より大きければ、δ=1とし、小さければ、δ=0とし、
    (4)同じ論理積の中で共通する入力事象又は入力節を含まない基本k/nゲート、又は、同じ論理積の中で共通する入力事象又は入力節を含まない単純k/nゲートの数をmとし、
    Figure 0005975225
    と定義し、
    論理積の次数Vを、V=α+β+δ+εとして計算し、
    設定された最小カットセット群の最大次数より大きい次数Vの論理積を除去する
    請求項1又は請求項2に記載に故障の木の解析システム。
  4. 故障の木の解析方法であって、
    情報処理装置は、
    論理積の中で共通する入力事象又は入力節を含まず、基本事象のみを入力とする基本k/nゲート(多数決ゲート:n入力のうちk出力)、及び、基本事象のDNFs(加法標準形)を入力とする単純k/nゲート(多数決ゲート:n入力のうちk出力)を含む論理積の事象を区分けし、その論理積の次数を計算し、区分けされた論理積から、設定された最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去処理を行う
    故障の木の解析方法。
  5. 前記情報処理装置は、
    Figure 0005975225
    で示される単純化ルールに基づいて、論理積のk/nゲートに繰り返して入力される入力を削除し、前記k/nゲートを、前記k/nゲートに繰り返して入力される入力を含まない基本又は単純k/nゲートに単純化するk/nゲート単純化処理を行い、
    前記k/nゲート論理積除去処理は、前記k/nゲート単純化処理により、単純化された基本k/nゲート又は単純k/nゲートを除去対象とする
    請求項4に記載の故障の木の解析方法。
  6. 前記k/nゲート論理積除去処理は、
    (1)論理積の入力される基本事象をαとし、
    (2)基本事象のみを入力とするORゲートであって、それらの基本事象のいずれも(1)の基本事象には含まれず、それらORゲートの間で共通するものがないORゲートの数をβとし、
    (3)基本事象のいずれもが(1)の基本事象には含まれず、それらの基本事象のいくつかが共通である基本事象のみを入力とするORゲートの集合の基数(cardinality)が0より大きければ、δ=1とし、小さければ、δ=0とし、
    (4)同じ論理積の中で共通する入力事象又は入力節を含まない基本k/nゲート、又は、同じ論理積の中で共通する入力事象又は入力節を含まない単純k/nゲートの数をmとし、
    Figure 0005975225
    と定義し、
    論理積の次数Vを、V=α+β+δ+εとして計算し、
    設定された最小カットセット群の最大次数より大きい次数Vの論理積を除去する
    請求項4又は請求項5に記載に故障の木の解析方法。
  7. 故障の木の解析のプログラムであって、
    論理積の中で共通する入力事象又は入力節を含まず、基本事象のみを入力とする基本k/nゲート(多数決ゲート:n入力のうちk出力)、及び、基本事象のDNFs(加法標準形)を入力とする単純k/nゲート(多数決ゲート:n入力のうちk出力)を含む論理積の事象を区分けし、その論理積の次数を計算し、区分けされた論理積から、設定された最小カットセット群の最大次数より大きい次数の論理積を取り除くk/nゲート論理積除去処理を
    情報処理装置に実行させるプログラム。
  8. Figure 0005975225
    で示される単純化ルールに基づいて、論理積のk/nゲートに繰り返して入力される入力を削除し、前記k/nゲートを、前記k/nゲートに繰り返して入力される入力を含まない基本又は単純k/nゲートに単純化するk/nゲート単純化処理を情報処理装置に実行させ
    前記k/nゲート論理積除去処理は、前記k/nゲート単純化処理により、単純化された基本k/nゲート又は単純k/nゲートを除去対象とする
    請求項7に記載のプログラム。
  9. 前記k/nゲート論理積除去処理は、
    (1)論理積の入力される基本事象をαとし、
    (2)基本事象のみを入力とするORゲートであって、それらの基本事象のいずれも(1)の基本事象には含まれず、それらORゲートの間で共通するものがないORゲートの数をβとし、
    (3)基本事象のいずれもが(1)の基本事象には含まれず、それらの基本事象のいくつかが共通である基本事象のみを入力とするORゲートの集合の基数(cardinality)が0より大きければ、δ=1とし、小さければ、δ=0とし、
    (4)同じ論理積の中で共通する入力事象又は入力節を含まない基本k/nゲート、又は、同じ論理積の中で共通する入力事象又は入力節を含まない単純k/nゲートの数をmとし、
    Figure 0005975225
    と定義し、
    論理積の次数Vを、V=α+β+δ+εとして計算し、
    設定された最小カットセット群の最大次数より大きい次数Vの論理積を除去する請求項7又は請求項8に記載にプログラム。
JP2013501008A 2011-02-22 2012-02-17 故障の木解析システム、故障の木解析方法及びプログラム Active JP5975225B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011035872 2011-02-22
JP2011035872 2011-02-22
PCT/JP2012/053826 WO2012115007A1 (ja) 2011-02-22 2012-02-17 故障の木解析システム、故障の木解析方法及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2012115007A1 JPWO2012115007A1 (ja) 2014-07-07
JP5975225B2 true JP5975225B2 (ja) 2016-08-24

Family

ID=46720788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013501008A Active JP5975225B2 (ja) 2011-02-22 2012-02-17 故障の木解析システム、故障の木解析方法及びプログラム

Country Status (3)

Country Link
US (1) US9195557B2 (ja)
JP (1) JP5975225B2 (ja)
WO (1) WO2012115007A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454826B2 (ja) * 2011-02-22 2014-03-26 日本電気株式会社 故障の木システム信頼性分析システム、故障の木システム信頼性分析方法及びプログラム
US10140223B2 (en) * 2016-06-27 2018-11-27 Qualcomm Incorporated System and method for odd modulus memory channel interleaving
US10796240B2 (en) * 2017-07-22 2020-10-06 QC Ware Corp. Performing fault tree analysis on quantum computers
CN109284818A (zh) * 2018-09-07 2019-01-29 北方爆破科技有限公司 一种基于事故树和遗传算法的爆破振动控制预测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445517B2 (ja) * 1999-02-16 2003-09-08 株式会社東芝 システムの信頼性設計装置及び方法並びにシステムの信頼性設計用ソフトウェアを記録した記録媒体
JP2010181212A (ja) * 2009-02-04 2010-08-19 Toyota Central R&D Labs Inc 故障診断システム、故障診断方法
JP2010237855A (ja) * 2009-03-30 2010-10-21 Nec Corp 故障の木解析生成方法、故障の木解析生成システム及びプログラム
JP2012008744A (ja) * 2010-06-23 2012-01-12 Inst Nuclear Energy Research Rocaec 原子力発電プラント用コンピュータ支援トップ論理によるリスクの定量的評価方法。
JP2012108699A (ja) * 2010-11-17 2012-06-07 Nec Corp 故障の木の最小カットセットを単純化する方法とシステム
JP2012113582A (ja) * 2010-11-26 2012-06-14 Nec Corp 故障の木の最小カットセットを効率的に評価する方法とシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8346694B2 (en) * 2004-12-21 2013-01-01 University Of Virginia Patent Foundation Method and system for dynamic probabilistic risk assessment
US7856575B2 (en) * 2007-10-26 2010-12-21 International Business Machines Corporation Collaborative troubleshooting computer systems using fault tree analysis

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3445517B2 (ja) * 1999-02-16 2003-09-08 株式会社東芝 システムの信頼性設計装置及び方法並びにシステムの信頼性設計用ソフトウェアを記録した記録媒体
JP2010181212A (ja) * 2009-02-04 2010-08-19 Toyota Central R&D Labs Inc 故障診断システム、故障診断方法
JP2010237855A (ja) * 2009-03-30 2010-10-21 Nec Corp 故障の木解析生成方法、故障の木解析生成システム及びプログラム
JP2012008744A (ja) * 2010-06-23 2012-01-12 Inst Nuclear Energy Research Rocaec 原子力発電プラント用コンピュータ支援トップ論理によるリスクの定量的評価方法。
JP2012108699A (ja) * 2010-11-17 2012-06-07 Nec Corp 故障の木の最小カットセットを単純化する方法とシステム
JP2012113582A (ja) * 2010-11-26 2012-06-14 Nec Corp 故障の木の最小カットセットを効率的に評価する方法とシステム

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6012025987; 中村 雅文: '「FTA(故障の木解析)技法の標準化について」' 日本信頼性学会誌 第32巻,第4号, 20100601, pp. 244-251, 日本信頼性学会 *
JPN6012025988; Kevin S. Brown: 'Evaluating Fault Trees (AND & OR Gates Only) with Repeated Events' IEEE TRANSACTIONS ON RELIABILITY VOL. 39, NO. 2, 199006, pp. 226-235, IEEE *
JPN6012025989; Jong Soo CHOI & Nam Zin CHO: 'Truncation Error Evaluation Method for Minimal Cut Set-Based Fault Tree Analysis' Journal of Nuclear Science and Technology Vol. 42, No. 10, 200510, pp. 854-860, Taylor & Francis *

Also Published As

Publication number Publication date
WO2012115007A1 (ja) 2012-08-30
JPWO2012115007A1 (ja) 2014-07-07
US20130332775A1 (en) 2013-12-12
US9195557B2 (en) 2015-11-24

Similar Documents

Publication Publication Date Title
CN110609759B (zh) 一种故障根因分析的方法及装置
EP3951533A1 (en) System and method for constructing fault-augmented system model for root cause analysis of faults in manufacturing systems
JP5975225B2 (ja) 故障の木解析システム、故障の木解析方法及びプログラム
US7231626B2 (en) Method of implementing an engineering change order in an integrated circuit design by windows
WO2017090475A1 (ja) 情報処理システム、関数作成方法および関数作成プログラム
JP6137175B2 (ja) 階層型確率モデル生成システム、階層型確率モデル生成方法、およびプログラム
US11204601B2 (en) Markov chains and component fault trees for modelling technical systems
JP2019159538A (ja) データセット検証装置、データセット検証方法、およびデータセット検証プログラム
JP5601468B2 (ja) 故障の木の最小カットセットを効率的に評価する方法とシステム
WO2013085025A1 (ja) 最小カットセット評価システム、最小カットセット算出方法及びプログラム
JP5454826B2 (ja) 故障の木システム信頼性分析システム、故障の木システム信頼性分析方法及びプログラム
JP2018124829A (ja) 状態判定装置、状態判定方法及びプログラム
JP5600693B2 (ja) クラスタリング装置及び方法及びプログラム
US20150143176A1 (en) Identification system, identification method, and program
CN109522196A (zh) 一种故障日志处理的方法及装置
JP6364332B2 (ja) 仕様生成方法、仕様生成装置、及びプログラム
WO2015045091A1 (ja) ベイジアンネットワークの構造学習におけるスーパーストラクチャ抽出のための方法及びプログラム
US9123008B2 (en) Buildable part pairs in an unconfigured product structure
JP5600694B2 (ja) クラスタリング装置及び方法及びプログラム
JP7038577B2 (ja) プログラム分析装置及びプログラム分析方法
WO2017104571A1 (ja) 情報処理装置、情報処理方法、及び、記録媒体
CN111078886A (zh) 基于dmcnn的特殊事件提取系统
WO2015135182A1 (en) Method and apparatus for evaluating performance of real-time system
JP2023032128A5 (ja)
WO2017104656A1 (ja) 情報処理装置、情報処理方法、及び、記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160705

R150 Certificate of patent or registration of utility model

Ref document number: 5975225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150