JP5974873B2 - Battery pack - Google Patents
Battery pack Download PDFInfo
- Publication number
- JP5974873B2 JP5974873B2 JP2012265375A JP2012265375A JP5974873B2 JP 5974873 B2 JP5974873 B2 JP 5974873B2 JP 2012265375 A JP2012265375 A JP 2012265375A JP 2012265375 A JP2012265375 A JP 2012265375A JP 5974873 B2 JP5974873 B2 JP 5974873B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- resistor
- power mos
- mos fet
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Description
本発明は放電電流の放電制御及び保護制御を行うFETの動作を高速化し、FETの過渡熱破壊を抑制する電池パックに関するものである。 The present invention relates to a battery pack that speeds up the operation of an FET that performs discharge control and protection control of a discharge current and suppresses transient thermal destruction of the FET.
従来の電池パックは、一般的に電池部100に保護回路部200を接続する構成であり、図3にその構成をしめす。その保護回路部200は、出力端子間でショートしても火花が発生しないように出力端子への出力を高速遮断する短絡保護回機能がある(例えば、特許文献1参照)。また、高出力が要望されている場合、多直列多並列の電池ブロック101を構成し、出力電圧が高いことから放置時に出力がでないようにPch(Pチャネル) Power MOS FET203をOFF制御している。そして、このような電池パックは、本体側の機器から出力要求があった時にPch POWER MOS FET203によって、出力制御をOFF状態からON状態へと移行させ、電力を本体機器へ供給する。
Conventional battery packs generally have a configuration in which the
多直列多並列の電池パックは、本体側の負荷が大きなトルクを必要とするL負荷の場合、例えば、10直列6並列の電池パックでL負荷の場合、突入電流は100Aを超える電流が本体側の機器からの出力要求時に流れる。さらに、本体負荷モータ側が短絡されている場合、500Aから600Aの電流が電池ブロック101からPch POWER MOS FET203を介して本体側へ電流が流れ、保護回路部200の制御IC201が短絡状態を認識し、Pch POWER MOS FET203をOFF制御するまで電流が流れる。このような本体機器の場合、Pch POWER MOS FET203は通常OFF状態であるため、OFF状態である非常に高抵抗の状態から、ON状態である非常に低抵抗へ移行する際、電流の大きさとその移行時間によってはPch POWER MOS FET203の熱ストレスによる熱破壊に至る可能性がある。
In the case of a multi-series multi-parallel battery pack, when the load on the main body side is an L load that requires a large torque, for example, when the L load is a 10-series 6-parallel battery pack, the inrush current exceeds 100 A. It flows at the time of output request from the equipment. Furthermore, when the main body load motor side is short-circuited, a current of 500A to 600A flows from the
図3を用いて、従来の保護回路のさらに詳細な説明をする。 A more detailed description of the conventional protection circuit will be given with reference to FIG.
まず、従来の保護回路は、大きく2つに分かれる。本体負荷モータ等を動かすため10直列6並列にしている高電圧な電池部100に、電池部100を制御する保護回路部200を備えた構成である。
First, the conventional protection circuit is roughly divided into two. In order to move the main body load motor and the like, a high
電池部100は、本体負荷がモータ等を動作させるため、電池を10直列6並列の高電圧の電池ブロック101を有する構成とする。
The
保護回路部200は、制御用端子202の信号よって、Pch POWER MOS FET203を駆動させ、電池ブロック101の放電制御や保護制御を行う。
The
電池ブロック101と保護回路部200の接続関係は、電池ブロック101の電池正極部と保護回路部200のPch POWER MOS FET203のソース側と接続される構成であり、また、電池ブロック101の電池負極103は、保護回路部200の電流検出用抵抗205に接続される構成とする。
The connection relationship between the
その放電制御は、例えば、本体側が外部端子206をGNDレベルへ接続することで、制御IC201が、本体側からの出力要求を認識し、制御用端子202の信号によって、Pch POWER MOS FET203のゲートをPch POWER MOS FET203のソース電位に対して(−16〜−8)Vとなるよう制御される。そして、Pch POWER MOS FET203はON状態となり、電池ブロック101のエネルギーを本体側へと出力する。
For example, when the main body side connects the
Pch POWER MOS FET203は、ゲート閾値電圧値より低くなる事で、OFF状態である高抵抗状態からON状態である低抵抗状態となる。
When the Pch
また、その保護制御は、例えばPch POWER MOS FET203が通常OFF状態で放置されており、本体側で出力端が短絡状態であったとすると、このままでは、Pch POWER MOS FET203をOFFしているため、電流は流れない。しかし、本体側の出力要求を外部端子206がGNDレベルに落とされることで、制御ICが本体から出力要求があったと認識し、Pch POWER MOS FET203をON状態へと移行させる。しかしながら、本体出力短が短絡しているため、電流検出用抵抗205に大電流が流れ、その両端の電位差によって流れている電流の大きさを制御IC201が認識し、制御IC201にあらかじめ設定された許容電位差に達すると制御用端子202によって、Pch POWER MOS FET203をOFF状態にし、放電を禁止するといった保護制御をする。
For example, if the Pch
このPch POWER MOS FET203がOFF状態からON状態へと移行する際、Pch POWER MOS FET203が、電池部のエネルギーを本体側へ流さないような非常に高抵抗状態から低抵抗状態へと移行する。
When the Pch POWER MOS FET 203 shifts from the OFF state to the ON state, the Pch
Pch POWER MOS FET203が、高抵抗状態から低抵抗状態へ移行する速度とその時に流れる電流によっては、Pch POWER MOS FET203の熱損失が大きくなるため、過渡熱破壊を起こす場合がある。
Depending on the speed at which the Pch
Pch POWER MOS FET203の熱損失W(℃)は、Pch POWER MOS FET203に流れる電流I(A)の二乗に、その電流が流れている時のPch POWER MOS FET203の抵抗値R(Ω)を乗算することで求められる。
The heat loss W (° C.) of the Pch
言いかえれば、Pch POWER MOS FET203に電流I(A)が流れた時のPch POWER MOS FET203のソースとドレイン間の両端電圧V(V)(電流I(A)×抵抗値R(Ω))に、そのとき流れた電流を乗算し、さらにPch POWER MOS FET203の熱抵抗A(℃/W)を乗算することよって求められる。
In other words, the voltage V (V) between the source and drain of the Pch
W(℃) = I(A)2 × R(Ω) × A(℃/W) ・・・ (式1)
= I(A) × V(V) × A(℃/W)
従来の保護回路のPch POWER MOS FET203の両端電圧V(V)(ソース−ドレイン間電圧)とその時流れた電流I(A)を測定した。
W (° C.) = I (A) 2 × R (Ω) × A (° C./W) (Formula 1)
= I (A) × V (V) × A (° C / W)
The both-ends voltage V (V) (source-drain voltage) of the Pch
その結果が図4である。 The result is shown in FIG.
Pch POWER MOS FET203のOFF状態とは、Pch POWER MOS FET203のソース電位とゲート電位が同電位である状態である。また、Pch POWER MOS FET203がON状態とは、Pch POWER MOS FET203のソース電位に対して、ゲート電位が、Pch POWER MOS FET203のゲート閾値電圧値より上回った状態である。
The OFF state of the Pch POWER MOS FET 203 is a state in which the source potential and the gate potential of the Pch POWER MOS FET 203 are the same potential. Further, the Pch
Pch POWER MOS FET203がOFF状態からON状態へ移行する時間は、約80[μs]と比較的長いため、電力損失が527.6[W]発生し、また、部品の温度を部品の温度係数から計算すると、温度上昇を17.9[K]となる。
Since the time for the Pch
しかしながら、前記従来の構成では、Pch POWER MOS FET203をOFF状態からON状態へ移行させる速度が遅いため、熱損失が大きくなり、Pch POWER MOS FET203の過渡熱破壊を招く恐れがある。また、このような大電流を出力制御するために、Pch POWER MOS FET203は多並列使用が必要となる。例えば、Pch POWER MOS FET203を4並列使用の場合にはゲート−ソース間容量は60,000pF(150,000pF×4個)と非常に大きなものになり、Pch POWER MOS FET203のOFF状態からON状態への移行速度をさらに遅くするため、熱損失もさらに大きくなる傾向にある。
However, in the conventional configuration, the speed at which the Pch POWER MOS FET 203 is shifted from the OFF state to the ON state is slow, so that heat loss increases, and there is a possibility that the Pch
特に、本体出力側が短絡されている場合は、本体からの駆動要求時に大電流が流れ、Pch POWER MOS FET203の熱損失が大きいとPch POWER MOS FET203の過渡熱破壊でPch POWER MOS FET203をショート破壊となる可能性もあり、その場合、電流を遮断できなり、回路基板及び電池パックの発熱発火を起こす危険性がある。
In particular, when the main body output side is short-circuited, a large current flows at the time of driving request from the main body, and if the heat loss of the Pch POWER MOS FET 203 is large, the Pch POWER MOS FET 203 is transiently destroyed by the Pch
また、Pch POWER MOS FETは、ON状態の抵抗値がNchに比べて高く、同じ電流値に対する熱損失が高くなる。更に、Pch POWER MOS FETは、製造工程が複数ステップであるのためNch POWER MOS FETに比べて高価である。 In addition, the Pch POWER MOS FET has a higher ON-state resistance value than Nch, and heat loss for the same current value is high. Further, the Pch POWER MOS FET is more expensive than the Nch POWER MOS FET because the manufacturing process has a plurality of steps.
本発明は、前記従来の課題を解決するもので、Pch POWER MOS FETをNch POWER MOS FETに変更し、更に、Nch POWER MOS FETのON状態への動作を高速化することで、安価で熱損失による過渡熱破壊を抑制すること電池パックの提供を目的とする。 The present invention solves the above-described conventional problems. The Pch POWER MOS FET is changed to an Nch POWER MOS FET, and further, the operation of the Nch POWER MOS FET in the ON state is speeded up. It aims at providing the battery pack which suppresses the transient thermal destruction by.
前記従来の課題を解決するために、本発明の電池パックは、電池部の放電電流を保護制御する第1のNチャネルFETを有する保護制御部と、前記第1のNチャネルFETの動作を加速化させる第2のNチャネルFETとPチャネルFETを有する加速部を備える電池パックであって、前記第1のNチャネルFETは、ドレインが前記電池部の正極と接続され、ソースが外部端子に接続され、ゲートが第1の抵抗を介して前記電池部の正極に接続され、更に、前記第1の抵抗より抵抗値が小さい第2の抵抗を介して制御部の制御端子に接続され、前記第2のNチャネルFETは、ソースが前記第1のNチャネルFETのソースと接続され、ドレインが第3の抵抗を介して前記電池部の電圧を昇圧する昇圧部の出力端子と接続され、ゲートが前記制御端子に接続され、前記PチャネルFETは、ソースが前記昇圧部の出力端子と接続され、ドレインが前記第2の抵抗に接続され、ゲートが前記第3の抵抗を介して前記昇圧部の出力端子と接続される。 In order to solve the conventional problems, the battery pack according to the present invention accelerates the operation of the protection control unit having the first N-channel FET for protecting and controlling the discharge current of the battery unit, and the first N-channel FET. A battery pack comprising an accelerating portion having a second N-channel FET and a P-channel FET, wherein the first N-channel FET has a drain connected to a positive electrode of the battery portion and a source connected to an external terminal And the gate is connected to the positive electrode of the battery unit via a first resistor, and further connected to the control terminal of the control unit via a second resistor having a resistance value smaller than that of the first resistor. The second N-channel FET has a source connected to the source of the first N-channel FET, a drain connected to the output terminal of the boosting unit that boosts the voltage of the battery unit via a third resistor, and a gate Previous The P-channel FET is connected to the control terminal, the source is connected to the output terminal of the booster, the drain is connected to the second resistor, and the gate is connected to the output of the booster via the third resistor. Connected to terminal.
本構成によって、第2のNチャネルFET、PチャネルFETが即座にON状態になり、第1のNチャネルFETのゲート電圧を急速に閾値電圧よりも低くすることができるので、第1のNチャネルFETのON状態への動作を高速化することができる。 With this configuration, the second N-channel FET and the P-channel FET are immediately turned on, and the gate voltage of the first N-channel FET can be rapidly lowered below the threshold voltage. It is possible to speed up the operation of the FET to the ON state.
本発明の電池パックによれば、第1のNチャネルFETのON状態への動作を高速化することで、安価で熱損失による過渡熱破壊を抑制することができる。 According to the battery pack of the present invention, transient thermal breakdown due to heat loss can be suppressed at a low cost by speeding up the operation of the first N-channel FET to the ON state.
以下本発明を実施するための形態について、図面を参照しながら説明する。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1における電池パックの回路図である。
(Embodiment 1)
FIG. 1 is a circuit diagram of a battery pack according to Embodiment 1 of the present invention.
図1において、本発明の電池パックは、大きく3つに分かれており、本体負荷モータ等を動かすため10直列6並列にしている高電圧(25V以上)かつ、高電流(300A以上)を出力する電池部100と、電池部100を放電制御や保護制御を行う保護回路部200と、電池部100から本体負荷モータ側への出力制御を高速化するため、保護回路部200の動作を加速させる加速回路部300を備えた構成である。
In FIG. 1, the battery pack of the present invention is roughly divided into three, and outputs a high voltage (25 V or more) and a high current (300 A or more) in 10 series and 6 parallel to move the main body load motor and the like.
本発明の構成を図1でさらに詳細に説明する。 The configuration of the present invention will be described in more detail with reference to FIG.
電池部100は、定格4.2Vの18650サイズの円筒形リチウムイオン電池60個を10直列6並列で電気的に接続した電池ブロック101で構成されている。
The
保護回路部200は、制御IC201の制御用端子202からの信号よって、出力制御用の4個のNch(Nチャネル)Power MOS FET203を駆動させ、電池ブロック101の放電制御や保護制御を行う。
The
保護回路部200において、抵抗207はNch POWER MOS FET203のゲート・ソース間に接続されており、また、抵抗208はPch POWER MOS FET203のゲートに接続されている。抵抗207の抵抗値が抵抗208、抵抗209の抵抗値の少なくとも100倍以上である。例えば、抵抗207の抵抗値が1MΩで、抵抗208、抵抗209の抵抗値が470Ωである。
In the
保護回路部200の放電制御は、例えば、本体負荷モータ側が制御IC201の外部端子206をGNDレベルへ接続することで、制御IC201は本体負荷モータが操作された事を検出し、制御用端子202から信号を出力して、Nch POWER MOS FET203をON状態にし、電池ブロック101のエネルギーを出力制御する。
For example, when the main body load motor side connects the
本発明の電池ブロック101では本体側に大電流を流すために、ゲート閾値電圧が高いNch POWER MOS FET203を使用している。Nch POWER MOS FET203のゲート閾値電圧は10V〜13Vで、温度係数は0.01〜0.2である。そして、Nch POWER MOS FET203は、本体連続許容電力および短絡時に流れる電流のため4個の並列接続としている。
In the
また、保護回路部200の保護制御は、例えば、電池ブロック101から大電流が流れるとき、制御IC201は電流検出用抵抗205の両端の電位差によって流れている電流の大きさを認識し、制御IC201に予め設定されている閾値電位差に達すると制御用端子202からNch POWER MOS FET203をOFF状態にし、放電を禁止する保護制御を行う。
For example, when a large current flows from the
また、保護回路部200は、出力端子の電圧を昇圧するチャージポンプ(昇圧回路)で構成された昇圧部211を有している。昇圧部211は、制御IC201経由で電池ブロック101の正極の電圧を入力し、電池ブロック101の正極の電圧を昇圧した後、FET制御部212と加速回路部300へ出力することができる。昇圧部211の出力端子から昇圧した電圧が加速回路部300へ常時供給されている。制御IC201の制御によって、FET制御部212がNch POWER MOS FET203を駆動させるため、制御用端子202からNch POWER MOS FET203のゲートへ外部出力端子の電圧を出力する。これにより、加速回路部300のNch FET301、Pch FET305が保護回路部200のNch POWER MOS FET203よりも先に駆動する。
Further, the
加速回路部300は、保護回路部200の制御用端子202及びNch POWER MOS FET203のゲートと加速回路部300内の小信号Nch FET301のゲート及びダイオード308のカソード側とを接続する構成とする。更に、小信号Nch FET301のソースは、Nch POWER MOS FET203のソースと接続されている。また、抵抗303、コンデンサ309、小信号Pch(Pチャネル) FET305のソース側は、昇圧部211の出力端子から出力された昇圧された電圧に接続する構成とする。
The
加速回路部300内の構成は、小信号Nch FET301のドレインは抵抗302の一方に接続され、抵抗302のもう一方は抵抗303の一方及び抵抗311の一方に接続される。抵抗311のもう一方は、小信号Pch FET305のゲートとコンデンサ309の一方に接続される。ダイオード308の一方は、抵抗208、抵抗209、小信号Nch FET301のゲートに接続され、もう一方はコンデンサ306と抵抗307の一方に接続され、コンデンサと抵抗307は並列の構成とする。コンデンサ306と抵抗307のもう一方は、小信号Pch FET305のドレインに接続される構成とする。
In the configuration of the
保護回路部200のNch POWER MOS FET203と、加速回路部300の小信号Nch FET301、小信号Pch FET305のそれぞれの用途とON状態のソースに対するゲート電位とその周辺部品について下記に説明する。
The use of each of the Nch
Nch POWER MOS FET203は、電池部100のエネルギーを本体側に供給するための電流が流せ、また、本体側出力側の短絡時などに大電流が流れる事も考慮している。Nch POWER MOS FET203のON状態とするゲート閾値電圧値は、ソース電位に対して、ゲート電位が+10V以上とする。
The Nch
小信号Nch FET301は、制御IC201のON信号で駆動し、小信号Pch FET305をON状態にさせるために、小信号Pch FET305のゲート電位を印加するためである。小信号Nch FET301のON状態とするゲート閾値電圧値は、ソース電位に対して、ゲート電位が+3V以上とする。
The small
抵抗302と抵抗303の抵抗値は、小信号Nch FET301がON状態となり、電池部100の電圧が印加されたときに、小信号Pch FET305のゲート・ソースの電圧の耐圧を越えないように抵抗分圧している。
The resistance values of the
また、抵抗311は小信号Pch FET305のゲート保護のための電流制限抵抗である。
The
小信号Pch FET305は、小信号Nch FET301がON状態で駆動し、Nch POWER MOS FET203のゲート電位を電池負極103とほぼ同電位にする。小信号Pch FET305のON状態とするゲート閾値電圧値は、ソース電位に対して、ゲート電位が−3V以上とする。
The small
コンデンサ309は、小信号Pch FET305のON状態になる速度調整用コンデンサである。コンデンサ309の値を大きくすると、ON状態になる速度は遅くなる。コンデンサ309の静電容量の選定は、本体への接続時のリンギング電圧によるNch POWER MOS FET203の誤動作と短絡時のNch POWER MOS FET203の熱損失による熱破壊にいたらないように、0.001μF、0.047μF、0.01μF、0.1μFの中から、0.01μを選定した。
The
例えば、ゲート閾値電圧値は、Nch POWER MOS FET203は10Vで完全にON状態となり、小信号Nch FET301及び小信号Pch FET305は−3VでON状態となり、Nch POWER MOS FET203と比較すると、小信号Nch FET301の方が先に完全ON状態になる。
For example, the gate threshold voltage value is 10V for the Nch
制御IC201の制御用端子202からの信号によりNch POWER MOS FET203が単独でON状態へ移行するより、加速回路部300の小信号Nch FET301と小信号Pch FET305が動作して、加速回路部300がNch POWER MOS FET203をON状態へと移行させる方が、Nch POWER MOS FET203をより早くON状態へ完全に移行させる事ができる。つまり、加速回路部300はNch POWER MOS FET203のON状態への速度向上させる事ができる。
Since the Nch
次に、加速回路部300による本発明の電池パックのON−OFF動作について詳細に説明する。
Next, the ON / OFF operation of the battery pack of the present invention by the
本体負荷モータ側の制御により制御IC201の外部端子206がGNDレベルになることで、制御IC201は電池ブロック101から電流出力の開始要求があったと判断する。そして、本体負荷モータ側へのNch POWER MOS FET203をON状態にさせるため、制御IC201は、Nch POWER MOS FET203のゲート電圧が、ソース電位に対して(+10〜+13)Vとなるように制御用端子202の電圧を制御する。
When the
つまり、Nch POWER MOS FET203を高速に完全にON状態へ移行させるためには、Nch POWER MOS FET203のゲート閾値電圧値よりも、ソース電位に対してゲート電圧を高速に上昇させる必要がある。
That is, in order to shift the Nch
制御IC201は、制御用端子202からの信号によって、Nch POWER MOS FET203をONさせるため、Nch POWER MOS FET203のソース電位に対して、ゲート電圧を上昇させ始める。
The
Nch POWER MOS FET203のゲート閾値電圧値(+10V)より、加速回路部300の小信号Nch FET301のゲート閾値電圧値(+3V)の方が小さいため、この小信号Nch FET301がNch POWER MOS FET203より先にOFF状態からON状態へと切り替わる。
Since the gate threshold voltage value (+ 3V) of the small
小信号Nch FET301は、ソース電圧に対してゲート電圧がゲート閾値電圧値に達すると完全にON状態となる。すると、電池ブロック101の電池正極102から、保護回路部200のダイオード204、加速回路部300の小信号Nch FET301、抵抗302、抵抗303を介して、電池負極103へとつながる閉回路となる。
The small
抵抗302と抵抗303の関係は、小信号Nch FET301がONした時に、電池部100の電圧を抵抗302と抵抗303に分圧する事になるため、小信号Pch FET305のゲートとソース間の電圧の耐圧(±20V)を超えないように抵抗分圧させる設計としている。
The relationship between the
小信号Nch FET301がONする事で、抵抗302と抵抗303の接続部の小信号Pch FET305のゲート電位304は、小信号Pch FET305のソース電位より高くなるため、小信号Pch FET305をONさせる。
When the small
小信号Pch FET305がON状態となると、電池ブロック101の電池正極102から、保護回路部200の抵抗207、抵抗208を介して、加速回路部300のダイオード308、コンデンサ306、小信号Pch FET305、電池負極103へとつながる閉回路となる。
When the small
コンデンサ306は、電池ブロック101より供給されるエネルギーにより、過渡的に電荷が貯まる。
The
Nch POWER MOS FET203のゲートの電位、つまり、抵抗207、抵抗208の接続部210の電位は、抵抗207の抵抗値が抵抗208の抵抗値の100倍以上であるため、例えば抵抗207が1MΩで、抵抗208が470Ωであるため、電池負極103の電位付近のほぼ0Vの電圧になる。
The potential of the gate of the Nch
これらにより、Nch POWER MOS FET203は、完全ON状態にすることができるゲート閾値電圧値10Vを十分上回る電位差が発生するため、完全ON状態へ移行する。
As a result, the Nch
小信号Nch FET301がON状態になるまでに1〜3[μs]、小信号Pch FET305がON状態になるまでに2〜6[μs]、その後Nch POWER MOS FET203がONになるまでには合計3〜9[μs]の時間が必要となるが、従来のようにNch POWER MOS FET203が単独で駆動する場合の80[μs]に比べて10分の1以下の時間で駆動することができる。
1 to 3 [μs] before the small
そして、Nch POWER MOS FET203のON状態が続くと、コンデンサ306に電荷が貯まると、Nch POWER MOS FET203のゲート310は、制御IC201の制御用端子202の電位と同電位になる。
Then, if the Nch
その後、Nch POWER MOS FET203のゲート310は、制御IC201の制御用端子202によって、Nch POWER MOS FET203のソース電位に対して(+10〜+13)Vとなるように制御される。
Thereafter, the
また、コンデンサ306の電荷は、次回のNch POWER MOS FET203をON状態にする時のために、Nch POWER MOS FET203がOFFに切替えられると、抵抗307を介して消費される。
In addition, the charge of the
最後に、本発明の電池パックの異常動作時の保護制御について説明する。例えば、Nch POWER MOS FET203がON状態になった後に、本体負荷モータ側が短絡されていることがわかった場合を図1で説明する。
Finally, protection control during abnormal operation of the battery pack of the present invention will be described. For example, a case where it is found that the main body load motor side is short-circuited after the Nch
本体負荷モータ側が短絡され、外部端子206がGNDレベルになった場合、制御IC201は使用者が起動したと認識し、制御用端子202の電圧を(+10〜+13)Vにすることにより、Nch POWER MOS FET203をON状態へ移行させる。
When the main body load motor side is short-circuited and the
しかしながら、本体負荷モータ側が短絡されているため、電流検出用抵抗205によって制御IC201が過大な電流を認識し、制御用端子202がNch POWER MOS FET203をOFFさせる。
However, since the main body load motor side is short-circuited, the
制御IC201は外部端子206がGNDレベルに接続されたことを認識し、Nch POWER MOS FET203をOFF状態からON状態へ移行させる動作の加速化をさせることと短絡保護動作が機能し、ON状態からOFF状態とした時の結果を図2にしめす。
The
図2は、本発明の実施の形態1における電池パックを用いて、本体負荷モータ側を短絡した時の電気特性を示すグラフである。横軸に制御ICがONになってからの時間、縦軸にNch POWER MOS FET203の両端電圧(ソース−ドレイン間電圧)を実線で、その時流れた電流を破線で示している。 FIG. 2 is a graph showing electrical characteristics when the main body load motor side is short-circuited using the battery pack according to Embodiment 1 of the present invention. The horizontal axis indicates the time after the control IC is turned on, and the vertical axis indicates the voltage across the Nch POWER MOS FET 203 (source-drain voltage) with a solid line, and the current flowing at that time is indicated with a broken line.
図2に示すように、Nch POWER MOS FET203の 両端電圧が低下して、OFF状態からON状態へと切り替わる時間が約5[μs]と短いため、その間に発生する切替え時の電力損失が39.6[W]しか発生しない。そして、Nch POWER MOS FET203の温度係数から計算した温度上昇が0.91[K]に抑制することができたことがわかった。
As shown in FIG. 2, since the voltage at both ends of the Nch
かかる構成によれば、保護回路部のNch POWER MOS FETのゲート電圧の上昇を加速回路部の小信号Nch FETと小信号Nch FETとで加速させることで、Nch POWER MOS FET203を高速にON状態にすることができ、Nch POWER MOS FETのON状態への切替え時の温度上昇を抑制することができる。
According to this configuration, the increase in the gate voltage of the Nch POWER MOS FET in the protection circuit unit is accelerated by the small signal Nch FET and the small signal Nch FET in the acceleration circuit unit, so that the Nch
なお、本実施の形態において、電池ブロック101を定格4.2Vの18650サイズの円筒形リチウムイオン電池60個を10直列6並列で電気的に接続しているものとしたが、高電圧、高電流の出力が可能な電池であれば、リチウムイオン電池以外のニッケル水素電池やニッカド電池であってもよい。 In the present embodiment, 60 block 18650 size cylindrical lithium ion batteries with a rating of 4.2 V are electrically connected in 10 series and 6 parallel in this embodiment. As long as the battery is capable of output, a nickel hydride battery or a nickel cadmium battery other than the lithium ion battery may be used.
なお、加速回路部300に小信号Nch FET301と小信号Pch FET305を用いたが、Nch POWER MOS FETやPch POWER MOS FETを用いても同様の効果を得ることが可能である。
Although the small
なお、本実施の形態において、昇圧部211は制御IC201に内蔵するとしたが、昇圧部211は制御IC201の外に配置するとしてもよい。その場合は、電池ブロック101の電圧を制御IC201を経由しないで直接入力し、昇圧して加速回路部300に出力する。
In the present embodiment, the
本発明にかかる電池パックは、NチャネルFETのON状態への動作を高速化することで、熱損失による過渡熱破壊を抑制することができるので、放電電流の放電制御及び保護制御を行うFETの過渡熱破壊を抑制する電池パック等として有用である。 The battery pack according to the present invention can suppress the transient thermal destruction due to heat loss by speeding up the operation of the N-channel FET to the ON state, so that the FET that performs discharge control and protection control of the discharge current can be suppressed. It is useful as a battery pack that suppresses transient thermal destruction.
100 電池部
101 電池ブロック
102 電池正極
103 電池負極
200 保護回路部
201 制御IC
202 制御用端子
203 Nch POWER MOS FET
204 ダイオード
205 電流検出用抵抗
206 外部端子
207 抵抗
208 抵抗
209 抵抗
210 接続部
211 昇圧部
212 FET制御部
300 加速回路部
301 小信号Nch FET
302 抵抗
303 抵抗
304 小信号Pch FET305のゲート電位
305 小信号Pch FET
306 コンデンサ
307 抵抗
308 ダイオード
309 コンデンサ
310 ゲート
311 抵抗
DESCRIPTION OF
202 Control terminal 203 Nch POWER MOS FET
302
306
Claims (4)
前記第1のNチャネルFETは、
ドレインが前記電池部の正極と接続され、
ソースが外部端子に接続され、
ゲートが第1の抵抗を介して前記電池部の正極に接続され、更に、前記第1の抵抗より抵抗値が小さい第2の抵抗を介して制御部の制御端子に接続され、
前記第2のNチャネルFETは、
ソースが前記第1のNチャネルFETのソースと接続され、
ドレインが第3の抵抗を介して前記電池部の電圧を昇圧する昇圧部の出力端子と接続され、
ゲートが前記制御端子に接続され、
前記PチャネルFETは、
ソースが前記昇圧部の出力端子と接続され、
ドレインが前記第2の抵抗に接続され、
ゲートが前記第3の抵抗を介して前記昇圧部の出力端子と接続される電池パック。 A protection control unit having a first N-channel FET for protecting and controlling the discharge current of the battery unit; and an acceleration unit having a second N-channel FET and a P-channel FET for accelerating the operation of the first N-channel FET. A battery pack comprising:
The first N-channel FET is
The drain is connected to the positive electrode of the battery unit,
The source is connected to the external terminal,
The gate is connected to the positive electrode of the battery unit through a first resistor, and further connected to the control terminal of the control unit through a second resistor having a resistance value smaller than that of the first resistor.
The second N-channel FET is
A source connected to the source of the first N-channel FET;
The drain is connected to the output terminal of the boosting unit that boosts the voltage of the battery unit via a third resistor,
A gate is connected to the control terminal;
The P-channel FET is
A source is connected to the output terminal of the booster;
A drain connected to the second resistor;
A battery pack in which a gate is connected to an output terminal of the boosting unit via the third resistor.
前記第3の抵抗と前記第4の抵抗の抵抗値比率が、前記電池部の電圧を分圧した前記PチャネルFETのゲート電圧が限界耐圧以下になる比率であることを特徴とする請求項1に記載の電池パック。 A fourth resistor connected between the drain of the second N-channel FET and the third resistor and between the drain of the second N-channel FET and the gate of the P-channel FET; ,
2. The resistance value ratio between the third resistor and the fourth resistor is a ratio in which a gate voltage of the P-channel FET obtained by dividing the voltage of the battery unit is equal to or lower than a limit withstand voltage. The battery pack described in 1.
列回路を有することを特徴とする請求項1に記載の電池パック。
Between the front Symbol the second resistor and the P-channel FET, battery pack according to claim 1, characterized in that it comprises a second capacitor parallel circuit of a fifth resistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265375A JP5974873B2 (en) | 2012-12-04 | 2012-12-04 | Battery pack |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012265375A JP5974873B2 (en) | 2012-12-04 | 2012-12-04 | Battery pack |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014110731A JP2014110731A (en) | 2014-06-12 |
JP5974873B2 true JP5974873B2 (en) | 2016-08-23 |
Family
ID=51031056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012265375A Expired - Fee Related JP5974873B2 (en) | 2012-12-04 | 2012-12-04 | Battery pack |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5974873B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104538937A (en) * | 2014-12-03 | 2015-04-22 | 中国船舶重工集团公司第七〇五研究所 | Low-power protection apparatus of lithium ion battery |
CN109473742B (en) * | 2018-10-26 | 2024-01-30 | 深圳市睿德电子实业有限公司 | Dual protection circuit for battery short circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115756A (en) * | 2001-10-09 | 2003-04-18 | Matsushita Electric Works Ltd | Drive circuit for semiconductor switch element and semiconductor relay using it |
JP4762241B2 (en) * | 2005-07-07 | 2011-08-31 | 株式会社東芝 | Battery module |
JP4511445B2 (en) * | 2005-10-26 | 2010-07-28 | 三洋電機株式会社 | Pack battery |
JP2011097767A (en) * | 2009-10-30 | 2011-05-12 | Sanyo Electric Co Ltd | Packed cell |
-
2012
- 2012-12-04 JP JP2012265375A patent/JP5974873B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014110731A (en) | 2014-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5464372B2 (en) | Precharge resistance protection circuit device using interlock switch | |
JP5547342B2 (en) | Advanced storage battery system | |
KR101273820B1 (en) | Power supply device | |
JP6641862B2 (en) | Current limiting circuit, DC power supply connector and DC power supply | |
CN109130893B (en) | Battery connection system for electric and/or hybrid vehicles | |
CN105207531B (en) | A kind of motor soft start method | |
US8972158B2 (en) | Semiconductor device providing a current control function and a self shut down function | |
CN212162803U (en) | Impact current suppression and reverse connection prevention protection circuit | |
JP5811108B2 (en) | Electronic equipment | |
EP2747240A2 (en) | Power control system | |
CN110021978B (en) | Battery pack, battery management system and discharging method thereof | |
JP5974873B2 (en) | Battery pack | |
JP2009131035A (en) | Switching device | |
KR20130080943A (en) | Discharging circuit of input unit for large capacity inverter | |
JP2013118756A (en) | Driving device of power switching element | |
CN105262061B (en) | A kind of the protection circuit and control device of brshless DC motor | |
JP2011083043A (en) | Power supply voltage control circuit | |
CN109891700B (en) | Power supply device | |
US20080219857A1 (en) | Protective device for a controlling system of a sewage pump | |
JP2013207940A (en) | Battery pack | |
CN102484472A (en) | Load driving device | |
KR20200042136A (en) | Automobile Battery Emergency Charging Device and Method | |
JP2017147887A (en) | Power source system | |
JP2015035924A (en) | Overcurrent protective device | |
CN208548707U (en) | Power supply unit and switch module for powering to the electric component under high-voltage potential |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20141113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5974873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |