JP5971208B2 - Semiconductor element evaluation method and semiconductor element evaluation apparatus - Google Patents
Semiconductor element evaluation method and semiconductor element evaluation apparatus Download PDFInfo
- Publication number
- JP5971208B2 JP5971208B2 JP2013148738A JP2013148738A JP5971208B2 JP 5971208 B2 JP5971208 B2 JP 5971208B2 JP 2013148738 A JP2013148738 A JP 2013148738A JP 2013148738 A JP2013148738 A JP 2013148738A JP 5971208 B2 JP5971208 B2 JP 5971208B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emission
- evaluated
- semiconductor element
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000011156 evaluation Methods 0.000 title claims description 32
- 238000003384 imaging method Methods 0.000 claims description 35
- 230000002950 deficient Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 25
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- WQGWDDDVZFFDIG-UHFFFAOYSA-N pyrogallol Chemical compound OC1=CC=CC(O)=C1O WQGWDDDVZFFDIG-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体素子の評価方法及び半導体素子の評価装置に関し、特に半導体基板上に作製された各種デバイスの不良箇所を特定するための評価方法及び評価装置に関するものである。 The present invention relates to a semiconductor element evaluation method and a semiconductor element evaluation apparatus, and more particularly, to an evaluation method and an evaluation apparatus for specifying a defective portion of various devices fabricated on a semiconductor substrate.
半導体基板上に形成される各種デバイスが動作不良を起こす場合、この原因解明の方法のひとつとして、不良箇所を特定し、その不良箇所がどのような状態であるかを解析することがよく行われる。
このような解析において、何らかの方法で不良箇所を特定することができれば、収束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）による微細加工技術と、高解像度の走査電子顕微鏡（ＳＥＭ）、透過電子顕微鏡（ＴＥＭ）技術、及び、エネルギ分散型Ｘ線分光（ＥＤＸ）のような不純物解析技術を用いることで不良箇所を直接観察することができ、不良原因の究明を行うことが可能になる。
一連の技術について各種検討がなされているが、その中でも、不良箇所特定が一番の問題である。
When various devices formed on a semiconductor substrate cause a malfunction, it is often performed as one of the methods for elucidating the cause to identify the defective part and analyze the state of the defective part. .
In such an analysis, if a defective portion can be identified by any method, a fine processing technique using a focused ion beam (FIB), a high-resolution scanning electron microscope (SEM), and a transmission electron microscope (TEM) By using a technique and an impurity analysis technique such as energy dispersive X-ray spectroscopy (EDX), a defective part can be directly observed, and the cause of the defect can be investigated.
Various studies have been made on a series of techniques, but among them, the identification of defective parts is the biggest problem.
不良箇所を特定する方法としては、デバイスを動作させるか、電圧を印加して回路に電流を流した状態で、回路領域上に塗布した液晶の配向性を利用するものや、発熱をＩＲカメラで特定する方法（特許文献１）や、不良箇所からの発光をカメラで検出する方法（特許文献２）などが知られているが、最も一般的な方法としては、不良箇所からの発光を検出する方法である。 As a method for identifying a defective portion, the device is operated or a voltage is applied and a current is passed through the circuit, and the orientation of the liquid crystal applied on the circuit region is utilized, or the heat generation is detected by an IR camera. A method of specifying (Patent Document 1), a method of detecting light emission from a defective portion with a camera (Patent Document 2), and the like are known, but the most common method is detecting light emission from a defective portion. Is the method.
しかしながら、不良箇所からの発光を検出する方法において、非常に低い電圧で発光を得ることができれば問題は生じないが、一般に発光量は非常に小さく、また回路表面には保護膜などが存在することが多い。
従って、発光を検出するためには、検出するカメラの感度を向上させるか、発光量を大きくすることが原理的には考えられる。
このうちで、カメラの感度向上は理想ではあるが、実際には各種感度のカメラをそろえることは不可能であり、また、カメラの感度を向上させたとしても、外乱とのＳＮ比の問題等がある。
However, in the method for detecting light emission from a defective portion, there is no problem if light emission can be obtained at a very low voltage, but generally the amount of light emission is very small, and there is a protective film on the circuit surface. There are many.
Therefore, in order to detect light emission, it is theoretically possible to improve the sensitivity of the camera to be detected or increase the light emission amount.
Of these, it is ideal to improve the sensitivity of the camera, but in reality it is impossible to arrange cameras with various sensitivities, and even if the sensitivity of the camera is improved, the problem of the SN ratio with the disturbance, etc. There is.
上記を考慮し、発光量を大きくする方法、すなわち印加電圧を大きくして発光が観察されるようになるまで徐々に印加電圧を大きくする方法を選択することが好ましい。
しかしながら、発明者が検討した結果、この方法では印加電圧を大きくしすぎてデバイスをさらに熱破壊するという問題があることを見出した。
In consideration of the above, it is preferable to select a method for increasing the light emission amount, that is, a method for gradually increasing the applied voltage until light emission is observed by increasing the applied voltage.
However, as a result of examination by the inventors, it has been found that this method has a problem that the applied voltage is excessively increased to further thermally destroy the device.
本発明は、上記問題点に鑑みてなされたものであって、発光を得るために被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することなく、不良箇所を特定することができる半導体素子の評価方法及び評価装置を提供することを目的とする。 The present invention has been made in view of the above problems, and it is possible to specify a defective portion without excessively destroying the device by excessively increasing the voltage applied to the element to be evaluated in order to obtain light emission. An object of the present invention is to provide an evaluation method and an evaluation apparatus for a semiconductor element.
上記目的を達成するために、本発明は、半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価方法であって、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視する工程と、所定の強度の発光が確認された時点で、前記電圧の上昇を停止する工程と、該上昇を停止した時の電圧を保持しながら前記被評価素子の発光部の撮影を行う工程と、前記発光部の場所を特定することで、半導体素子の不良箇所を特定する工程とを有することを特徴とする半導体素子の評価方法を提供する。 In order to achieve the above object, the present invention is a method for evaluating a semiconductor element in which a voltage is applied to a semiconductor element to identify a defective portion by light emission, and light emission is performed while gradually increasing the voltage applied to the element to be evaluated A step of monitoring the state, a step of stopping the increase of the voltage when light emission of a predetermined intensity is confirmed, and a photographing of the light emitting portion of the element to be evaluated while maintaining the voltage when the increase is stopped There is provided a method for evaluating a semiconductor device, comprising: a step of performing a step of identifying a defective portion of a semiconductor element by identifying a location of the light emitting portion.
このように、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視し、所定の強度の発光が確認された時点で、印加電圧の上昇を停止することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことができる。 In this way, the light emission state is monitored while gradually increasing the voltage applied to the element to be evaluated, and when the light emission of a predetermined intensity is confirmed, the increase in the applied voltage is stopped, thereby It is possible to prevent the device from being destroyed more than necessary by increasing the applied voltage.
ここで、前記発光状態の監視を撮像装置で行い、前記被評価素子への電圧の印加を、電圧印加装置によって行い、前記電圧の上昇、前記電圧の上昇の停止、及び、前記電圧の保持を、制御装置が撮像装置の出力信号に基づいて、前記電圧印加装置を制御することによって行うことができる。
このようにすることで、確実にデバイスの破壊を防ぐことができる。
Here, the light emission state is monitored by an imaging device, the voltage is applied to the element to be evaluated by the voltage application device, and the voltage is increased, the voltage increase is stopped, and the voltage is maintained. The control device can control the voltage application device based on the output signal of the imaging device.
By doing in this way, destruction of a device can be prevented reliably.
また、前記発光状態を監視する工程は、前記電圧が所定の電圧値だけ増加したときに前記撮像装置によって前記被評価素子を撮像する段階を含むことが望ましい。
このように、電圧が所定の電圧値だけ増加したときに撮像装置によって被評価素子を撮像することで、より確実にデバイスの破壊を防ぐことができる。
Further, it is preferable that the step of monitoring the light emission state includes a step of imaging the element to be evaluated by the imaging device when the voltage increases by a predetermined voltage value.
In this way, when the voltage increases by a predetermined voltage value, the device to be evaluated is imaged by the imaging device, so that destruction of the device can be prevented more reliably.
さらに、前記発光部の撮影を前記撮像装置で行うことができる。
このように、発光状態を監視する撮像装置で発光部の撮影を行うことで、効率的に不良箇所を特定することができる。
Furthermore, the light emitting unit can be imaged by the imaging device.
As described above, by photographing the light emitting unit with the imaging device that monitors the light emitting state, it is possible to efficiently identify the defective portion.
また、上記目的を達成するために、本発明は、半導体素子に電圧を印加して不良箇所を発光で特定する半導体素子の評価装置であって、被評価素子に電圧を印加する電圧印加装置と、前記被評価素子の発光状態を監視する撮像装置と、前記撮像装置からの信号に基づいて、前記電圧印加装置を制御する制御装置とを有し、前記制御装置は、前記被評価素子に印加する電圧を増加させるように前記電圧印加装置を制御し、前記撮像装置が所定の強度の発光を検知したときに、前記電圧の上昇を停止させ、該停止した電圧を保持するように前記電圧印加装置を制御することを特徴とする半導体素子の評価装置を提供する。 In order to achieve the above object, the present invention is an evaluation device for a semiconductor element that applies a voltage to a semiconductor element to identify a defective portion by light emission, and a voltage application apparatus that applies a voltage to the element to be evaluated. An imaging device that monitors a light emission state of the element to be evaluated, and a control device that controls the voltage application device based on a signal from the imaging device, the control device applying to the element to be evaluated The voltage application device is controlled to increase the voltage to be applied, and when the imaging device detects light emission of a predetermined intensity, the voltage application is stopped so as to stop the voltage increase and hold the stopped voltage. An apparatus for evaluating a semiconductor element, characterized by controlling the apparatus.
このように、評価装置が、発光状態の監視を行う撮像装置の出力信号に基づいて、電圧の上昇、電圧の上昇の停止、及び、電圧の保持を制御する制御装置を有することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことができる装置となる。 As described above, the evaluation apparatus includes a control device that controls the voltage increase, the voltage increase stop, and the voltage holding based on the output signal of the imaging apparatus that monitors the light emission state. The device can prevent the device from being destroyed more than necessary by increasing the voltage applied to the element.
ここで、前記制御装置は、前記電圧が所定の電圧値だけ増加したときに前記半導体素子を撮像するように、前記電圧印加装置及び前記撮像装置を制御することが好ましい。
制御装置が、上記のように電圧印加装置及び撮像装置を制御することで、確実にデバイスの破壊を防ぐことができる。
Here, it is preferable that the control device controls the voltage application device and the imaging device so that the semiconductor element is imaged when the voltage increases by a predetermined voltage value.
By controlling the voltage application device and the imaging device as described above, the control device can reliably prevent the destruction of the device.
さらに、前記撮像装置が前記発光部の撮影を行うことが好ましい。
このように、撮像装置が発光部の撮影を行うことで、評価装置の構成を簡素にすることができる。
Furthermore, it is preferable that the imaging device performs imaging of the light emitting unit.
In this way, the imaging device can take a picture of the light emitting unit, whereby the configuration of the evaluation device can be simplified.
以上のように、本発明によれば、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視し、所定の強度の発光が確認された時点で、印加電圧の上昇を停止することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことが可能になる。 As described above, according to the present invention, the light emission state is monitored while gradually increasing the voltage applied to the element to be evaluated, and when the light emission of a predetermined intensity is confirmed, the increase in the applied voltage is stopped. Thus, it is possible to prevent the device from being destroyed more than necessary by increasing the voltage applied to the element to be evaluated.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、不良箇所からの発光を検出する方法において、発光を検知するカメラの感度を向上させるよりも、印加電圧を大きくして発光が観察されるようになるまで徐々に印加電圧を大きくするほうが好ましいが、この方法では印加電圧を大きくしすぎてデバイスをさらに熱破壊するという問題があった。破壊されてしまうと、そもそもの不良箇所の分析に支障をきたしてしまう。
Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
As described above, in the method of detecting light emission from a defective portion, rather than improving the sensitivity of the camera that detects light emission, the applied voltage is gradually increased until the light emission is observed by increasing the applied voltage. However, this method has a problem that the applied voltage is excessively increased to further thermally destroy the device. If it is destroyed, it will interfere with the analysis of the defective part.
そこで、発明者は、発光を得るために被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することなく、不良箇所を特定することができる半導体素子の評価方法について鋭意検討を重ねた。
その結果、被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視し、所定の発光量が確認された時点で、印加電圧の上昇を停止することで、被評価素子への印加電圧を上げすぎて必要以上にデバイスを破壊することを防ぐことができることを見出し、本発明をなすに至った。
In view of this, the inventor conducted extensive studies on a semiconductor element evaluation method that can identify a defective portion without excessively destroying the device by excessively increasing the voltage applied to the element to be evaluated in order to obtain light emission. It was.
As a result, the light emission state is monitored while gradually increasing the voltage applied to the element to be evaluated, and when the predetermined amount of light emission is confirmed, the increase in the applied voltage is stopped, thereby applying the voltage to the element to be evaluated. It has been found that it is possible to prevent the device from being destroyed more than necessary due to excessive increase in the thickness of the device, and the present invention has been made.
以下、図１及び図２を参照しながら、本発明の半導体素子の評価方法及び評価装置を説明する。 The semiconductor element evaluation method and evaluation apparatus of the present invention will be described below with reference to FIGS.
まず、図２を参照しながら、本発明の半導体素子の評価装置を説明する。
図２に示すように、本発明の半導体素子の評価装置１０は、被評価素子１を載せる載置台６と、被評価素子１にプローブ針５を介して電圧を印加する電圧印加装置４と、被評価素子１の発光状態を監視するとともに、被評価素子１の発光部を撮影する撮像装置２と、電圧印加装置４及び撮像装置２を制御する制御装置３を有している。
電圧印加装置４は例えばテスタであり、撮像装置２は例えばカメラである。
First, the semiconductor device evaluation apparatus of the present invention will be described with reference to FIG.
As shown in FIG. 2, a semiconductor
The
制御装置３は、被評価素子１に印加する電圧を徐々に上昇させるように電圧印加装置４を制御し、撮像装置２が所定の強度の発光を検知したときに、電圧の上昇を停止させ、この停止した電圧を保持するように電圧印加装置４を制御する。
また、制御装置３は、被評価素子１に印加する電圧をステップ状に増加させるように電圧印加装置４を制御することができ、印加電圧が増加するたびに被評価素子１を撮像するように撮像装置２を制御することができる。
さらに、制御装置３は、撮像装置２からの映像信号に基づいて、撮像された領域の中で一番発光量（輝度）の高い箇所の輝度を数値化し、一番発光量の高い箇所の輝度が予め決められた輝度の閾値に到達するまで、電圧をステップ状に昇圧するように電圧印加装置４を制御することができる。
The
Further, the
Further, based on the video signal from the
上記のような構成により、評価装置１０は不良箇所の発光による特定を自動化することができる。
With the configuration as described above, the
次に、上記のような評価装置を用いた本発明の評価方法を説明する。
まず、被評価素子に印加する電圧を徐々に上昇させながら、発光状態を監視する（図１のステップＳ１１参照）。
具体的には、評価装置１０の載置台６上に載せた被評価素子１の所定のパッドにプローブ針５を当てて、電圧印加装置（例えば、テスタ）４から被評価素子１に電圧を印加する。印加する電圧はステップ状に上昇し、電圧が上昇するたびに発光を撮像装置（例えば、カメラ）２によって撮像する。
撮像するたびに、撮像装置２からの映像信号に基づいて、撮像された領域の中で一番発光量（輝度）の高い箇所の輝度が数値化され、一番発光量の高い箇所の輝度が予め決定した輝度の閾値に到達するまで、電圧をステップ状に昇圧するように電圧印加装置４は制御装置３によって制御される。
Next, the evaluation method of the present invention using the above evaluation apparatus will be described.
First, the light emission state is monitored while gradually increasing the voltage applied to the element to be evaluated (see step S11 in FIG. 1).
Specifically, the
Each time an image is taken, the luminance of the portion with the highest light emission amount (luminance) in the imaged region is digitized based on the video signal from the
次に、所定の強度の発光が確認された時点で電圧の上昇を停止する（図１のステップＳ１２参照）。
具体的には、一番発光量の高い箇所の輝度が閾値に到達したら、印加電圧の昇圧を停止するように電圧印加装置４は制御装置３によって制御される。
Next, the increase in voltage is stopped when light emission with a predetermined intensity is confirmed (see step S12 in FIG. 1).
Specifically, the
次に、上昇を停止した時の電圧を保持しながら、被評価素子の発光部を撮影する（図１のステップＳ１３参照）。
具体的には、一番発光量の高い箇所の輝度が閾値に到達したときの電圧を保持するように電圧印加装置４は制御装置３によって制御され、その状態で被評価素子１からの発光状態を示す画像を取得するように撮像装置２は制御装置３によって制御され、画像の取得が完了した時点で電圧印加を停止させるように電圧印加装置４は制御装置３によって制御される。
Next, the light emitting part of the element to be evaluated is photographed while maintaining the voltage when the rise is stopped (see step S13 in FIG. 1).
Specifically, the
次に、発光部の場所を特定することで、半導体素子の不良箇所を特定する（図１のステップＳ１４参照）。
具体的には、撮像装置２で取得した被評価素子１からの発光状態を示す画像から発光部の場所を特定し、半導体素子の不良箇所を特定する。
Next, a defective portion of the semiconductor element is specified by specifying the location of the light emitting unit (see step S14 in FIG. 1).
Specifically, the location of the light emitting unit is identified from the image indicating the light emission state from the evaluated
また、上述した一連の動作を自動化することが好ましく、これにより作業ばらつきのない安定した不良箇所の特定が可能になる。 In addition, it is preferable to automate the series of operations described above, which makes it possible to identify a stable defective portion without variation in work.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
（実施例）
試料として、ボロンをドープした抵抗率が１０Ω・ｃｍで直径２００ｍｍのｐ型シリコンウェーハを用いた。このウェーハに１０００℃のパイロ雰囲気（高純度水蒸気雰囲気）中で３００ｎｍの厚さのゲート酸化を行い、これにリンドープのポリシリコンをデポし、その後フォトリソグラフィー工程、エッチング工程により、ポリシリコンを電極パターンに加工し、ＭＯＳキャパシタを作製した。
(Example)
A p-type silicon wafer having a resistivity of 10 Ω · cm and a diameter of 200 mm doped with boron was used as a sample. The wafer is oxidized with a gate thickness of 300 nm in a 1000 ° C. pyro atmosphere (high-purity water vapor atmosphere), and phosphorus-doped polysilicon is deposited thereon, and then the polysilicon is formed into an electrode pattern by a photolithography process and an etching process. To produce a MOS capacitor.
図２に示す評価装置１０を用いて、このＭＯＳキャパシタのポリシリコン電極に電圧を１Ｖステップで０Ｖから印加し、各ステップ毎に発光強度を観察し、閾値に達するまで、印加電圧の増加と発光強度観察を繰り返した。印加電圧の昇圧レートは、１Ｖ／ｓｅｃとした。
なお閾値は、０Ｖ印加のときの発光強度の値を０として発光が画面内で最初に観察されたときの発光強度の値を閾値とした。
実施例では、発光が観察された時点で電圧印加を停止したことで、図３（ｂ）に示すような局所的な発光（右下の円で囲まれた領域）、すなわち不良箇所を特定することが可能となった。
また、実施例では、図３（ａ）に示すように、２５０Ｖに到達した時点で電圧印加を停止したので、流れる電流を２×１０−６Ａ以下に抑えることができ、デバイスをさらに熱破壊することを防止することができた。
Using the
Note that the threshold value was set to the value of the light emission intensity when light emission was first observed in the screen with the value of the light emission intensity when 0 V was applied being 0.
In the embodiment, the application of voltage is stopped when light emission is observed, so that local light emission (a region surrounded by a circle on the lower right) as shown in FIG. It became possible.
Further, in the example, as shown in FIG. 3A, since the voltage application was stopped when the voltage reached 250 V, the flowing current could be suppressed to 2 × 10 −6 A or less, and the device was further thermally destroyed. I was able to prevent it.
（比較例）
実施例と同様にしてＭＯＳキャパシタを作製した。
このＭＯＳキャパシタのポリシリコン電極に電圧を１Ｖステップで０Ｖから印加し、
各ステップ毎に特に発光強度を観察することなく、また発光の閾値も特に決めずに、ある程度の発光が確認されるまで電圧を上昇させた。印加電圧の昇圧レートは、１Ｖ／ｓｅｃとした。
その結果、発光したときには既に図４（ｂ）に示すように発光が素子内のかなり広い領域（円で囲まれた領域）に広がり、不良箇所を高精度で特定することができなかった。
また、比較例の方法では発光が確認された時点で不良箇所が大きく破壊されてしまい、不良原因の解析が困難になった。
比較例では、図４（ａ）に示すように、３００Ｖに到達するまで電圧印加を停止しなかったので、不良箇所に１×１０−４Ａ程度の電流が流れてしまい、デバイスをさらに熱破壊することを防止することができなかった
(Comparative example)
A MOS capacitor was fabricated in the same manner as in the example.
A voltage is applied from 0V to the polysilicon electrode of this MOS capacitor in 1V step,
The voltage was increased until a certain amount of light emission was confirmed without observing the light emission intensity at each step and without particularly determining the light emission threshold value. The boosting rate of the applied voltage was 1 V / sec.
As a result, as shown in FIG. 4B, when the light was emitted, the light was already spread over a considerably wide area (area surrounded by a circle), and the defective portion could not be identified with high accuracy.
Further, in the method of the comparative example, when the light emission was confirmed, the defective part was greatly destroyed, and it became difficult to analyze the cause of the defect.
In the comparative example, as shown in FIG. 4A, the voltage application was not stopped until the voltage reached 300 V, so that a current of about 1 × 10 −4 A flowed to the defective portion, and the device was further thermally destroyed. Couldn't prevent
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
１…被評価素子、 ２…撮像装置（カメラ）、 ３…制御装置、
４…電圧印加装置（テスタ）、 ５…プローブ針、 ６…載置台、 １０…評価装置。
DESCRIPTION OF
DESCRIPTION OF
Claims (7)
被評価素子に印加する電圧を徐々に上昇させながら発光状態を監視する工程と、
所定の強度の発光が確認された時点で、前記電圧の上昇を停止する工程と、
該上昇を停止した時の電圧を保持しながら前記被評価素子の発光部の撮影を行う工程と、
前記発光部の場所を特定することで、半導体素子の不良箇所を特定する工程と
を有することを特徴とする半導体素子の評価方法。 A method for evaluating a semiconductor element in which a voltage is applied to a semiconductor element to identify a defective portion by light emission,
Monitoring the light emission state while gradually increasing the voltage applied to the device under evaluation;
A step of stopping the increase in the voltage when light emission of a predetermined intensity is confirmed;
Photographing the light emitting portion of the element to be evaluated while maintaining the voltage when the increase is stopped;
And a step of specifying a defective portion of the semiconductor element by specifying a location of the light emitting portion.
前記被評価素子への電圧の印加を、電圧印加装置によって行い、
前記電圧の上昇、前記電圧の上昇の停止、及び、前記電圧の保持を、制御装置が撮像装置の出力信号に基づいて、前記電圧印加装置を制御することによって行うことを特徴とする請求項１に記載の半導体素子の評価方法。 The light emission state is monitored by an imaging device,
Application of voltage to the element to be evaluated is performed by a voltage application device,
2. The voltage increase, stop of the voltage increase, and holding of the voltage are performed by a control device controlling the voltage application device based on an output signal of an imaging device. The evaluation method of the semiconductor element of description.
被評価素子に電圧を印加する電圧印加装置と、
前記被評価素子の発光状態を監視する撮像装置と、
前記撮像装置からの信号に基づいて、前記電圧印加装置を制御する制御装置と
を有し、
前記制御装置は、前記被評価素子に印加する電圧を徐々に増加させるように前記電圧印加装置を制御し、前記撮像装置が所定の強度の発光を検知したときに、前記電圧の上昇を停止させ、該停止した電圧を保持するように前記電圧印加装置を制御することを特徴とする半導体素子の評価装置。 A semiconductor element evaluation device that applies a voltage to a semiconductor element to identify a defective portion by light emission,
A voltage applying device for applying a voltage to the element to be evaluated;
An imaging device for monitoring a light emission state of the element to be evaluated;
A control device for controlling the voltage application device based on a signal from the imaging device;
The control device controls the voltage application device to gradually increase the voltage applied to the element to be evaluated, and stops the voltage increase when the imaging device detects light emission of a predetermined intensity. An apparatus for evaluating a semiconductor element, wherein the voltage application device is controlled to hold the stopped voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013148738A JP5971208B2 (en) | 2013-07-17 | 2013-07-17 | Semiconductor element evaluation method and semiconductor element evaluation apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013148738A JP5971208B2 (en) | 2013-07-17 | 2013-07-17 | Semiconductor element evaluation method and semiconductor element evaluation apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023091A JP2015023091A (en) | 2015-02-02 |
| JP5971208B2 true JP5971208B2 (en) | 2016-08-17 |
Family
ID=52487314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013148738A Active JP5971208B2 (en) | 2013-07-17 | 2013-07-17 | Semiconductor element evaluation method and semiconductor element evaluation apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5971208B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479345A (en) * | 1990-07-23 | 1992-03-12 | Fujitsu Ltd | Device and method for analyzing semiconductor device |
| JPH0479343A (en) * | 1990-07-23 | 1992-03-12 | Nippon Telegr & Teleph Corp <Ntt> | Method and device for analyzing semiconductor integrated circuit |
| JPH0714899A (en) * | 1993-06-23 | 1995-01-17 | Seiko Instr Inc | Analyzing method for standby current failure of semiconductor device |
| JPH11214460A (en) * | 1998-01-22 | 1999-08-06 | Mitsubishi Electric Corp | Failure position detecting method |
| JP4190748B2 (en) * | 2001-06-27 | 2008-12-03 | 株式会社ルネサステクノロジ | CAD tool for semiconductor failure analysis and semiconductor failure analysis method |
| JP2003133382A (en) * | 2001-10-23 | 2003-05-09 | Sony Corp | Method for analyzing semiconductor fault, and semiconductor manufacturing method |
| JP2009288090A (en) * | 2008-05-29 | 2009-12-10 | Sanyo Electric Co Ltd | Heat generation analysis method of semiconductor element |
| JP5399982B2 (en) * | 2010-06-17 | 2014-01-29 | 浜松ホトニクス株式会社 | Inspection method of semiconductor integrated circuit device and semiconductor integrated circuit device |
-
2013
- 2013-07-17 JP JP2013148738A patent/JP5971208B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023091A (en) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6595058B2 (en) | Method and system for adaptively scanning a sample during electron beam inspection | |
| WO2012147807A1 (en) | Wiring defect inspecting method, wiring defect inspecting apparatus, and method for manufacturing semiconductor substrate | |
| JP2006332296A (en) | Focus correction method in electronic beam applied circuit pattern inspection | |
| JP4334927B2 (en) | Inspection method and inspection apparatus for semiconductor laser diode chip | |
| JP2007281136A (en) | Semiconductor substrate, and substrate inspection method | |
| JP2009085657A (en) | Method and system for observing sample using scanning electron microscope | |
| JPWO2017158742A1 (en) | Defect inspection equipment | |
| US10147174B2 (en) | Substrate inspection device and method thereof | |
| KR20220143742A (en) | Method, apparatus and system for dynamically controlling an electrostatic chuck during inspection of a wafer | |
| WO2022128846A1 (en) | Thermal-aided inspection by advanced charge controller module in a charged particle system | |
| JP2015032686A (en) | Semiconductor element evaluation method and semiconductor element evaluation device | |
| JP2009288090A (en) | Heat generation analysis method of semiconductor element | |
| JP2011254021A (en) | Method of manufacturing semiconductor device | |
| JP3859480B2 (en) | Inspection method | |
| JP5971208B2 (en) | Semiconductor element evaluation method and semiconductor element evaluation apparatus | |
| US9658128B2 (en) | Defect inspection method | |
| JPWO2012008484A1 (en) | Contact state detection device, contact state detection method, computer program for contact state detection, electrical conductivity measurement system provided with contact state detection device, and electrical conductivity measurement method including contact state detection method | |
| JP5016799B2 (en) | Inspection equipment using charged particle beam | |
| JP2006047294A (en) | Semiconductor element analysis method | |
| TWI723930B (en) | Overlap measurement system and overlap measurement device | |
| JP2015023114A (en) | Method of evaluating semiconductor element | |
| JP5987801B2 (en) | Semiconductor element evaluation method | |
| JP6572839B2 (en) | Semiconductor substrate evaluation method | |
| JP5267471B2 (en) | Semiconductor device inspection method and inspection apparatus | |
| Lorut et al. | EBIC on TEM lamellae for improved failure localization and root cause understanding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160627 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5971208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |