JP5970161B2 - Photocoupler device - Google Patents
Photocoupler device Download PDFInfo
- Publication number
- JP5970161B2 JP5970161B2 JP2011128327A JP2011128327A JP5970161B2 JP 5970161 B2 JP5970161 B2 JP 5970161B2 JP 2011128327 A JP2011128327 A JP 2011128327A JP 2011128327 A JP2011128327 A JP 2011128327A JP 5970161 B2 JP5970161 B2 JP 5970161B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type semiconductor
- layer
- type
- transparent insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 207
- 239000000758 substrate Substances 0.000 claims description 117
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 description 47
- 238000005253 cladding Methods 0.000 description 27
- 239000007789 gas Substances 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 21
- 239000012535 impurity Substances 0.000 description 21
- 238000010521 absorption reaction Methods 0.000 description 18
- 239000010931 gold Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 239000013078 crystal Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 10
- 238000000926 separation method Methods 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- -1 gallium nitride compound Chemical class 0.000 description 3
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- MHYQBXJRURFKIN-UHFFFAOYSA-N C1(C=CC=C1)[Mg] Chemical compound C1(C=CC=C1)[Mg] MHYQBXJRURFKIN-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
本発明は、発光素子と受光素子を組み合わせたフォトカプラ装置に関する。 The present invention relates to a photocoupler device in which a light emitting element and a light receiving element are combined.
発光素子と受光素子とを電気的に分離して電気信号の授受を行なう装置としてフォトカプラがある。例えば、図１８に示すように、従来のフォトカプラは、モールド樹脂１５０の中に配置された発光ダイオード１４１ａ、フォトダイオード１４１ｂを備えている。発光ダイオード１４１ａとフォトダイオード１４１ｂは、絶縁フィルム１５２で電気的に分離されており、エンキャップ樹脂１５１で埋められている。また、発光ダイオード１４１ａを発光させるための電源を供給するため、フォトダイオード１４１ｂの受光により生成された電気信号を取り出すために、それぞれリード線１５３が接続される。 There is a photocoupler as a device that electrically separates a light emitting element and a light receiving element to exchange electric signals. For example, as shown in FIG. 18 , the conventional photocoupler includes a light emitting diode 141a and a photodiode 141b arranged in a mold resin 150. The light emitting diode 141 a and the photodiode 141 b are electrically separated by an insulating film 152 and are filled with an encap resin 151. Further, in order to supply power for causing the light emitting diode 141a to emit light, lead wires 153 are connected to take out electrical signals generated by light reception by the photodiode 141b.
近年、フォトカプラは自動車等のモータ駆動用の基板等に搭載される。この場合、発光側からの制御信号が受光側に伝達されてモータ駆動のドライブ信号となる。発光側は、低電圧側であり、例えば、０〜＋５Ｖで動作する。一方、受光側は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）による絶縁ゲートドライブ回路等に接続されており、高電圧側で動作する。高電圧側での動作電圧は、３００Ｖ〜７００Ｖ程度にまで達する。 In recent years, a photocoupler is mounted on a motor driving substrate of an automobile or the like. In this case, a control signal from the light emitting side is transmitted to the light receiving side and becomes a motor-driven drive signal. The light emission side is the low voltage side and operates at 0 to +5 V, for example. On the other hand, the light receiving side is connected to an insulated gate drive circuit using an insulated gate bipolar transistor (IGBT) and operates on the high voltage side. The operating voltage on the high voltage side reaches about 300V to 700V.
これを、等価回路として表わしたものが、図１７である。制御回路１４０から制御信号が出力されると、これがフォトカプラ１４１の発光ダイオード１４１ａを駆動して発光する。この発光強度に応じてフォトダイオード１４１ｂが電気信号を出力する。フォトダイオード１４１ｂの出力信号は、トランジスタ１４１ｃで増幅されて取り出される。この信号は、例えば、０〜１８Ｖの範囲の信号となり、絶縁ゲートドライブ回路のゲート端子１４２に入力される。絶縁ゲートドライブ回路では、動作電圧が例えば３００Ｖ〜７００Ｖにまで達する。 This, which expressed as an equivalent circuit is a diagram 17. When a control signal is output from the control circuit 140, it drives the light emitting diode 141a of the photocoupler 141 to emit light. The photodiode 141b outputs an electrical signal according to the emission intensity. The output signal of the photodiode 141b is amplified by the transistor 141c and extracted. This signal becomes a signal in the range of 0 to 18 V, for example, and is input to the gate terminal 142 of the insulated gate drive circuit. In the insulated gate drive circuit, the operating voltage reaches, for example, 300V to 700V.
したがって、発光ダイオード１４１ａが配置された発光側とフォトダイオード１４１ｂが配置された受光側との高耐圧絶縁は、重要である。そこで、図１８のように、絶縁フィルム１５２を設けて界面リークＲ２を防ぐようにし、発光ダイオード１４１ａに対するリード線とフォトダイオード１４１ｂに対するリード線の間隔を広げるようにして表面リークＲ１を防ぐようにしている。 Therefore, high voltage insulation between the light emitting side where the light emitting diode 141a is arranged and the light receiving side where the photodiode 141b is arranged is important. Therefore, as shown in FIG. 18 , an insulating film 152 is provided to prevent the interface leak R2, and the space between the lead wire to the light emitting diode 141a and the lead wire to the photodiode 141b is widened to prevent the surface leak R1. Yes.
しかしながら、上記従来技術では、発光ダイオードとフォトダイオードを効率良く配置するためには、部材コスト、組み立てコストがかかる。また、発光−受光の結合効率を上げるため、アライメントが必要になるという問題があった。 However, in the above prior art, in order to efficiently arrange the light emitting diode and the photodiode, the member cost and the assembly cost are required. In addition, there is a problem that alignment is required in order to increase the coupling efficiency of light emission and light reception.
一方、特許文献１に示されるように、発光素子と透明膜と受光素子とを積層一体化したフォトカプラや、特許文献２に示されるように、透明絶縁基板の一方の面に発光デバイス、他方の面に受光デバイスを形成し、透明絶縁基板を介して光の授受を行なうようにしたフォトカプラが提案されている。 On the other hand, as shown in Patent Document 1, a photocoupler in which a light emitting element, a transparent film, and a light receiving element are stacked and integrated, and as shown in Patent Document 2, a light emitting device is provided on one surface of a transparent insulating substrate, and the other. There has been proposed a photocoupler in which a light receiving device is formed on the surface of the substrate and light is transmitted and received through a transparent insulating substrate.
しかしながら、特許文献１、２に示されるフォトカプラは、低電圧側と高電圧側とを結合するフォトカプラを想定したものではない。 However, the photocouplers disclosed in Patent Documents 1 and 2 do not assume a photocoupler that couples a low voltage side and a high voltage side.
本発明は、上述した課題を解決するために創案されたものであり、コストの問題やアライメント問題を解消し、動作電圧の異なる発光素子と受光素子との間の絶縁性を維持できるフォトカプラ装置を提供することを目的としている。 The present invention has been made to solve the above-described problems, and eliminates the cost problem and alignment problem, and can maintain the insulation between the light emitting element and the light receiving element having different operating voltages. The purpose is to provide.
上記目的を達成するために、本発明のフォトカプラ装置は、ＧａＮ又はＳｉＣから構成された透明絶縁性基板と、前記透明絶縁性基板の表面の低電圧側に形成された発光素子と、前記透明絶縁性基板の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁性基板は、前記発光素子からの発光波長に対して透明であり、前記発光素子は、前記透明絶縁性基板を用いてエピタキシャル成長させたＩｎＧａＮ半導体から構成され、前記透明絶縁性基板は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有しており、前記透明絶縁性基板を介して光の授受を行なうように構成され、前記受光素子の受光領域は、ｎ型半導体層と前記ｎ型半導体層上に配置されたショットキー電極により形成された空乏層により構成され、前記ショットキー電極は、前記ｎ型半導体層に接触する側からＰｄ、Ａｕを順に積層したＰｄ／Ａｕ金属多層膜、あるいはＮｉ、Ａｕを順に積層したＮｉ／Ａｕの金属多層膜から構成され、ショットキー接合面に用いられる前記金属多層膜の仕事関数が前記ｎ型半導体層の電子親和力よりも大きいことを主要な特徴とする。 In order to achieve the above object, a photocoupler device according to the present invention includes a transparent insulating substrate made of GaN or SiC, a light emitting element formed on a low voltage side of the surface of the transparent insulating substrate, and the transparent A light receiving element formed on the high voltage side of the back surface of the insulating substrate, wherein the transparent insulating substrate is transparent with respect to a light emission wavelength from the light emitting element, and the light emitting element is the transparent insulating substrate. The transparent insulating substrate has a breakdown voltage greater than the voltage difference between the operating voltage on the high voltage side and the operating voltage on the low voltage side, and is formed of the InGaN semiconductor epitaxially grown using the transparent insulating substrate. is configured to transmit and receive light through the substrate, the light receiving area of the light receiving element is constituted by a depletion layer formed by the arranged Schottky electrode and the n-type semiconductor layer on the n-type semiconductor layer The Schottky electrode is composed of a Pd / Au metal multilayer film in which Pd and Au are sequentially stacked from a side in contact with the n-type semiconductor layer, or a Ni / Au metal multilayer film in which Ni and Au are sequentially stacked. The main feature is that the work function of the metal multilayer film used for the Schottky junction surface is larger than the electron affinity of the n-type semiconductor layer .
本発明によれば、透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有している。このため、発光素子と受光素子との間のリークを十分防止することができるとともに、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。 According to the present invention, the transparent insulating element is provided with a light emitting element formed on the low voltage side of the surface of the transparent insulating element separation layer and a light receiving element formed on the high voltage side of the back surface of the transparent insulating element separation layer. The element isolation layer has a breakdown voltage that is greater than the voltage difference between the operating voltage on the high voltage side and the operating voltage on the low voltage side. For this reason, leakage between the light-emitting element and the light-receiving element can be sufficiently prevented, and the member cost and assembly cost can be reduced, and the alignment work is not required, so that the production efficiency is improved.
以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. The drawings relating to the structure are schematic, and there may be a case where portions having different dimensional relationships and ratios are included between the drawings.
図１は、本発明のフォトカプラ装置の一実施例の断面構造を示す。透明絶縁素子分離層である透明絶縁性基板１の一方の面（表面又は裏面）に発光素子として発光ダイオード（ＬＥＤ）が、他方の面（表面又は裏面）に受光素子としてフォトダイオード（ＰＤ）が形成されている。このように、透明絶縁素子分離層である透明絶縁性基板１は、ＬＥＤとＰＤを電気的に絶縁分離し、ＬＥＤの発光波長の光を透過させてＰＤに受光させるようにするものである。なお、透明絶縁素子分離層の表面又は裏面とは、透明絶縁素子分離層の一方の面を表面とした場合に、裏面は透明絶縁素子分離層を境界にして、前記一方の面と反対側の面を意味するもので、特に方向が限定されるものではない。 FIG. 1 shows a cross-sectional structure of an embodiment of a photocoupler device of the present invention. A light emitting diode (LED) as a light emitting element is provided on one surface (front surface or back surface) of the transparent insulating substrate 1 which is a transparent insulating element separation layer, and a photodiode (PD) is provided as a light receiving element on the other surface (front surface or back surface). Is formed. Thus, the transparent insulating substrate 1 which is a transparent insulating element separation layer electrically insulates and separates the LED and the PD, and transmits the light having the emission wavelength of the LED so as to be received by the PD. Note that the front or back surface of the transparent insulating element separation layer means that when one surface of the transparent insulating element separation layer is the front surface, the back surface is opposite to the one surface with the transparent insulating element separation layer as a boundary. It means a surface, and the direction is not particularly limited.
透明絶縁性基板１上に、ｎ型半導体層２、吸収層３、ｐ型半導体層４が積層され、ｎ型半導体層２上にはｎ電極１１が、ｐ型半導体層４上にはｐ電極１２が形成されている。ｎ型半導体層２〜ｐ型半導体層４までで、フォトダイオード（ＰＤ）を構成している。一方、透明絶縁性基板１の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。ここで、透明絶縁性基板１は、エピタキシャル成長用の基板としての役割を合わせ持つものであっても良い。 An n-type semiconductor layer 2, an absorption layer 3, and a p-type semiconductor layer 4 are stacked on a transparent insulating substrate 1. An n-electrode 11 is formed on the n-type semiconductor layer 2, and a p-electrode is formed on the p-type semiconductor layer 4. 12 is formed. The n-type semiconductor layer 2 to the p-type semiconductor layer 4 constitute a photodiode (PD). On the other hand, on the back surface of the transparent insulating substrate 1, an n-type semiconductor layer 5, an active layer 6, and a p-type semiconductor layer 7 are sequentially stacked downward, and an n-electrode 13 is formed on the n-type semiconductor layer 5. A p-electrode 14 is formed on the p-type semiconductor layer 7. The n-type semiconductor layer 5 to the p-type semiconductor layer 7 constitute a light emitting diode (LED). Here, the transparent insulating substrate 1 may also have a role as a substrate for epitaxial growth.
図１のフォトカプラ装置は、図１７に示される制御回路等の低電圧側から供給される低電圧信号によりｎ電極１３とｐ電極１４間に駆動電圧又は駆動電流が供給される。すると、ＬＥＤの活性層６から光が生成される。活性層６からの光は、透明絶縁性基板１を透過して、ＰＤの吸収層３で吸収されて光電変換作用により電気信号に変換され、ｎ電極１１とｐ電極１２の間で取り出される。この取り出された電気信号は、図１７に示される増幅用トランジスタ等のトランジスタ回路ＩＣを介して高電圧側の駆動回路等に入力される。 Photocoupler device of FIG. 1, the driving voltage or the driving current between the n-electrode 13 and the p electrode 14 by a low voltage signal supplied from the low voltage side, such as control circuit shown in FIG. 17 is supplied. Then, light is generated from the active layer 6 of the LED. Light from the active layer 6 passes through the transparent insulating substrate 1, is absorbed by the PD absorption layer 3, is converted into an electric signal by photoelectric conversion, and is extracted between the n electrode 11 and the p electrode 12. The electric signal taken out is inputted to the high voltage side of the drive circuit via a transistor circuit IC of the amplifier transistor such as shown in Figure 17.
したがって、透明絶縁性基板１は、ＬＥＤの活性層６で発生する光の波長に対して透明な材料で構成される。また、低電圧側のＬＥＤと高電圧側のＰＤとの間は、完全に絶縁しておく必要があるため、発光素子側（低電圧側）の動作電圧と受光素子側（高電圧側）の動作電圧との電圧差よりも大きい耐圧を有する基板となるように、透明絶縁性基板１の絶縁性を確保する。例えば、低電圧側の動作電圧の最小値と高電圧側の動作電圧の最大値との差の電圧よりも大きい耐圧を有するように透明絶縁性基板１を構成すれば良い。 Therefore, the transparent insulating substrate 1 is made of a material that is transparent to the wavelength of light generated in the active layer 6 of the LED. Also, since it is necessary to completely insulate between the low voltage side LED and the high voltage side PD, the operating voltage on the light emitting element side (low voltage side) and the light receiving element side (high voltage side) The insulating property of the transparent insulating substrate 1 is ensured so that the substrate has a breakdown voltage larger than the voltage difference from the operating voltage. For example, the transparent insulating substrate 1 may be configured so as to have a breakdown voltage that is greater than the difference voltage between the minimum value of the operating voltage on the low voltage side and the maximum value of the operating voltage on the high voltage side.
他方、透明絶縁性基板１をＬＥＤの発光波長に対して透明な基板とするには、発光波長に対応して以下のような基板を例示することができる。サファイア基板の場合は波長１５０ｎｍ以上の光を、ＧａＮ基板の場合波長３６５ｎｍ以上の光を、ＳｉＣ基板の場合は波長３８０ｎｍ以上の光を、ＩｎＧａＮ基板の場合は波長４００ｎｍ以上の光を、ＧａＡｓ基板の場合は波長８７０ｎｍ以上の光を、ＩｎＰ基板の場合は波長９２０ｎｍ以上の光を、Ｓｉ基板の場合は波長１１２０ｎｍ以上の光を、ＩｎＧａＡｓ基板の場合は波長９５０ｎｍ以上の光を、Ｉｎ組成の異なるＩｎＧａＡｓ基板の場合は例えば波長１６７０ｎｍ以上の光を透過させることができる。すなわち、吸収端波長（バンドギャップ相当波長）がＬＥＤの発光波長よりも小さい材料を選べば良い。 On the other hand, in order to make the transparent insulating substrate 1 transparent to the emission wavelength of the LED, the following substrates can be exemplified corresponding to the emission wavelength. In the case of a sapphire substrate, light having a wavelength of 150 nm or more is used. In the case of a GaN substrate, light having a wavelength of 365 nm or more is used. In the case of a SiC substrate, light having a wavelength of 380 nm or more is used. In the case of an InP substrate, light having a wavelength of 920 nm or more is used. In the case of a Si substrate, light having a wavelength of 1120 nm or more is used. In the case of an InGaAs substrate, light having a wavelength of 950 nm or more is used. In the case of a substrate, for example, light having a wavelength of 1670 nm or more can be transmitted. That is, a material whose absorption edge wavelength (band gap equivalent wavelength) is smaller than the light emission wavelength of the LED may be selected.
他方、透明絶縁性基板１の高耐圧化を実現するためには、上記の発光波長に対応して選択した基板材料に対して、基板厚さを調整することで、対応することができる。あるいは、先に耐圧を考慮して高耐圧の材料を選択し、基板厚さを調整するようにしても良い。 On the other hand, in order to realize a high withstand voltage of the transparent insulating substrate 1, it is possible to cope with this by adjusting the substrate thickness with respect to the substrate material selected corresponding to the emission wavelength. Alternatively, the substrate thickness may be adjusted by selecting a high pressure resistant material in consideration of the pressure resistance first.
例えば、透明絶縁性基板１の厚さが１００μｍの場合、基板材料により耐圧は次のようになる。ＧａＮ基板の場合は、絶縁破壊電界強度３．３ＭＶ／ｃｍであるので、１００μｍでは耐圧３３０００Ｖとなる。ＳｉＣ基板の場合は、絶縁破壊電界強度３．０ＭＶ／ｃｍであるので、１００μｍでは耐圧３００００Ｖとなる。サファイア基板の場合は、絶縁破壊電界強度０．５ＭＶ／ｃｍであるので、１００μｍでは耐圧５０００Ｖとなる。ＧａＡｓ基板の場合は、絶縁破壊電界強度０．４ＭＶ／ｃｍであるので耐圧４０００Ｖとなる。Ｓｉ基板の場合は、絶縁破壊電界強度０．３ＭＶ／ｃｍであるので耐圧３０００Ｖとなる。 For example, when the thickness of the transparent insulating substrate 1 is 100 μm, the breakdown voltage is as follows depending on the substrate material. In the case of a GaN substrate, the dielectric breakdown electric field strength is 3.3 MV / cm, so that the breakdown voltage is 33000 V at 100 μm. In the case of a SiC substrate, since the dielectric breakdown electric field strength is 3.0 MV / cm, the breakdown voltage is 30000 V at 100 μm. In the case of a sapphire substrate, the dielectric breakdown electric field strength is 0.5 MV / cm, so that the breakdown voltage is 5000 V at 100 μm. In the case of a GaAs substrate, the dielectric breakdown electric field strength is 0.4 MV / cm, so the breakdown voltage is 4000V. In the case of a Si substrate, the breakdown electric field strength is 0.3 MV / cm, so that the breakdown voltage is 3000 V.
図２にフォトカプラ装置の他の構成例を示す。図２では、透明絶縁性基板としてｐ型基板を用い、ｐ型基板の両側にｎ型半導体層を設けてｐ型基板の両側に空乏層を形成することで、絶縁性を確保したものである。 FIG. 2 shows another configuration example of the photocoupler device. In FIG. 2, a p-type substrate is used as a transparent insulating substrate, an n-type semiconductor layer is provided on both sides of the p-type substrate, and a depletion layer is formed on both sides of the p-type substrate, thereby ensuring insulation. .
ｐ型基板２０上に、ｎ型半導体層２、吸収層３、ｐ型半導体層４が積層され、ｎ型半導体層２上にはｎ電極１１が、ｐ型半導体層４上にはｐ電極１２が形成されている。ｎ型半導体層２〜ｐ型半導体層４までで、フォトダイオード（ＰＤ）を構成している。一方、ｐ型基板２０の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。 An n-type semiconductor layer 2, an absorption layer 3, and a p-type semiconductor layer 4 are stacked on a p-type substrate 20. An n-electrode 11 is formed on the n-type semiconductor layer 2, and a p-electrode 12 is formed on the p-type semiconductor layer 4. Is formed. The n-type semiconductor layer 2 to the p-type semiconductor layer 4 constitute a photodiode (PD). On the other hand, on the back surface of the p-type substrate 20, an n-type semiconductor layer 5, an active layer 6, and a p-type semiconductor layer 7 are sequentially stacked downward, and an n-electrode 13 is formed on the n-type semiconductor layer 5, p A p-electrode 14 is formed on the type semiconductor layer 7. The n-type semiconductor layer 5 to the p-type semiconductor layer 7 constitute a light emitting diode (LED).
ここで、ＬＥＤ側の信号の供給や、ＬＥＤとＰＤ間の信号の伝達、ＰＤ側での信号の流れ等は図１と同様であるので説明を省略する。また、活性層６からの発光波長に対して透明な基板材料についても、図１と同様であるので省略する。ここで、ｐ型不純物がドープされたｐ型基板だけでは、ＰＤとＬＥＤとの間の絶縁性を確保することが困難であるため、図２に示すように、空乏層２０ａを形成させるようにする。このため、ｐ型基板２０の両側にｎ型半導体層２及びｎ型半導体層５を配置している。ｐｎ接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層２０ａを構成することができる。 Here, the supply of the signal on the LED side, the transmission of the signal between the LED and the PD, the flow of the signal on the PD side, and the like are the same as in FIG. Also, the substrate material transparent to the emission wavelength from the active layer 6 is the same as in FIG. Here, since it is difficult to ensure insulation between the PD and the LED only with the p-type substrate doped with the p-type impurity, the depletion layer 20a is formed as shown in FIG. To do. For this reason, the n-type semiconductor layer 2 and the n-type semiconductor layer 5 are arranged on both sides of the p-type substrate 20. By forming a pn junction, it is possible to configure a depletion layer 20a that is electrically insulated with few carriers.
なお、空乏層は、ｐ型基板２０のｐｎ接合界面付近に形成されるだけではなく、ｎ型半導体層２、５のｐｎ接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、ｐ型基板内のみに例示している。ｐ型基板２０のｐ型不純物濃度を、例えば、１×１０１６ｃｍ−３とし、ｎ型半導体層２、５のｎ型不純物濃度を１×１０１８ｃｍ−３とした場合は、空乏層２０ａのどちらか１方の耐圧は、約３０００Ｖ程度となる。耐圧を上げる場合には、空乏層の厚さを大きくすれば良い。このためには、例えば、低不純物濃度層であるｐ型基板２０のｐ型不純物濃度を下げれば良い。 The depletion layer is not only formed near the pn junction interface of the p-type substrate 20, but also formed near the pn junction interface of the n-type semiconductor layers 2 and 5, but the region with a lower impurity concentration is used. Since the depletion layer expands greatly, it is illustrated only in the p-type substrate. When the p-type impurity concentration of the p-type substrate 20 is, for example, 1 × 10 16 cm −3 and the n-type impurity concentration of the n-type semiconductor layers 2 and 5 is 1 × 10 18 cm −3 , the depletion layer 20a The breakdown voltage of either one is about 3000V. In order to increase the withstand voltage, the thickness of the depletion layer may be increased. For this purpose, for example, the p-type impurity concentration of the p-type substrate 20 which is a low impurity concentration layer may be lowered.
図３は、図２の変形例に相当する。図３では、透明絶縁性基板としてｎ型基板を用い、ｎ型基板の両側にｐ型半導体層を設けてｎ型基板の両側に空乏層を形成することで、絶縁性を確保したものである。 FIG. 3 corresponds to a modification of FIG. In FIG. 3, an n-type substrate is used as a transparent insulating substrate, a p-type semiconductor layer is provided on both sides of the n-type substrate, and a depletion layer is formed on both sides of the n-type substrate, thereby ensuring insulation. .
ｎ型基板３０上に、ｐ型半導体層４、吸収層３、ｎ型半導体層２が積層され、ｎ型半導体層２上にはｎ電極１１が、ｐ型半導体層４上にはｐ電極１２が形成されている。ｎ型半導体層２〜ｐ型半導体層４までで、フォトダイオード（ＰＤ）を構成している。一方、ｎ型基板３０の裏面には、ｐ型半導体層７、活性層６、ｎ型半導体層５が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。 A p-type semiconductor layer 4, an absorption layer 3, and an n-type semiconductor layer 2 are stacked on an n-type substrate 30, an n-electrode 11 is formed on the n-type semiconductor layer 2, and a p-electrode 12 is formed on the p-type semiconductor layer 4. Is formed. The n-type semiconductor layer 2 to the p-type semiconductor layer 4 constitute a photodiode (PD). On the other hand, on the back surface of the n-type substrate 30, a p-type semiconductor layer 7, an active layer 6, and an n-type semiconductor layer 5 are sequentially laminated in a downward direction, and an n-electrode 13 is formed on the n-type semiconductor layer 5 with p A p-electrode 14 is formed on the type semiconductor layer 7. The n-type semiconductor layer 5 to the p-type semiconductor layer 7 constitute a light emitting diode (LED).
ここで、ｎ型不純物がドープされたｎ型基板だけでは、ＰＤとＬＥＤとの間の絶縁性を確保することが困難であるため、図３に示すように、空乏層３０ａができるように構成する。このため、ｎ型基板３０の両側にｐ型半導体層４及びｐ型半導体層７を配置している。ｐｎ接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層３０ａを構成することができる。 Here, since it is difficult to ensure insulation between the PD and the LED only with the n-type substrate doped with the n-type impurity, the depletion layer 30a can be formed as shown in FIG. To do. For this reason, the p-type semiconductor layer 4 and the p-type semiconductor layer 7 are arranged on both sides of the n-type substrate 30. By forming the pn junction, it is possible to configure the depletion layer 30a that is electrically insulated with few carriers.
なお、空乏層は、ｎ型基板３０のｐｎ接合界面付近に形成されるだけではなく、ｐ型半導体層４、７のｐｎ接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、ｎ型基板内のみに例示している。ｎ型基板３０の耐圧は、図２と同様、ｎ型基板３０のｐ型不純物濃度を、例えば、１×１０１６ｃｍ−３とし、ｐ型半導体層４、７のｐ型不純物濃度を１×１０１８ｃｍ−３とした場合は、空乏層３０ａのどちらか１方の耐圧は、約３０００Ｖ程度となる。 The depletion layer is not only formed near the pn junction interface of the n-type substrate 30, but also formed near the pn junction interface of the p-type semiconductor layers 4 and 7, but the region having a lower impurity concentration is used. Since the depletion layer expands greatly, it is illustrated only in the n-type substrate. As with FIG. 2, the breakdown voltage of the n-type substrate 30 is set such that the p-type impurity concentration of the n-type substrate 30 is, for example, 1 × 10 16 cm −3, and the p-type impurity concentration of the p-type semiconductor layers 4 and 7 is 1 ×. In the case of 10 18 cm −3 , the breakdown voltage of either one of the depletion layers 30a is about 3000V.
図４は、放熱性特性を改善したフォトカプラ装置を示す。図４のフォトカプラ装置の構成は、支持基板１００を除いて図１と同様であるので、透明絶縁性基板１〜ｐ型半導体層７、ｎ電極１１〜ｐ電極１４に関する説明は省略する。図１のフォトカプラのＬＥＤ側をフリップチップダイボンディングにより支持基板１００に接合した構成となっている。フリップチップダイボンディングにより、ｎ電極１３及びｐ電極１４が支持基板１００の対応する領域に接続される。支持基板１００は、放熱性を高めるために、金属ベースの基板を用いるのが良い。フリップチップダイボンディングにより、ＬＥＤ側を実装基板側へ密着させることで放熱特性がさらに改善する。 FIG. 4 shows a photocoupler device with improved heat dissipation characteristics. Since the configuration of the photocoupler device in FIG. 4 is the same as that in FIG. 1 except for the support substrate 100, the description regarding the transparent insulating substrate 1 to the p-type semiconductor layer 7 and the n-electrode 11 to the p-electrode 14 is omitted. The LED side of the photocoupler in FIG. 1 is bonded to the support substrate 100 by flip chip die bonding. The n electrode 13 and the p electrode 14 are connected to corresponding regions of the support substrate 100 by flip chip die bonding. The support substrate 100 is preferably a metal-based substrate in order to improve heat dissipation. The heat radiation characteristics are further improved by bringing the LED side into close contact with the mounting substrate side by flip chip die bonding.
図５は、図４と異なり、フォトカプラのＰＤ側をフリップチップダイボンディングにより支持基板１００に接合した構成となっている。フリップチップダイボンディングにより、ＰＤ側を実装基板側へ密着させることで放熱特性が改善する。また、支持基板１００を放熱性の良い材料で構成することが好ましい。 FIG. 5 is different from FIG. 4 in that the PD side of the photocoupler is bonded to the support substrate 100 by flip chip die bonding. The heat dissipation characteristics are improved by bringing the PD side into close contact with the mounting substrate side by flip chip die bonding. Moreover, it is preferable to comprise the support substrate 100 with a material with good heat dissipation.
図６は、図１と異なり、フォトダイオード（ＰＤ）に吸収層３を用いずに、ショットキー接合による空乏層を用いた構成となっている。透明絶縁性基板１上に、ｎ型半導体層２１が積層され、ｎ型半導体層２１上にはオーミック電極２３と、ショットキー電極２２が形成されている。ｎ型半導体層２１で、フォトダイオード（ＰＤ）を構成している。 FIG. 6 differs from FIG. 1 in that the photodiode (PD) does not use the absorption layer 3 but uses a depletion layer formed by a Schottky junction. An n-type semiconductor layer 21 is stacked on the transparent insulating substrate 1, and an ohmic electrode 23 and a Schottky electrode 22 are formed on the n-type semiconductor layer 21. The n-type semiconductor layer 21 constitutes a photodiode (PD).
一方、透明絶縁性基板１の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。また、ＬＥＤ側がフリップチップダイボンディングにより支持基板１００に接合されており、ｎ電極１３とｐ電極１４が基板１００に接合されている。 On the other hand, on the back surface of the transparent insulating substrate 1, an n-type semiconductor layer 5, an active layer 6, and a p-type semiconductor layer 7 are sequentially stacked downward, and an n-electrode 13 is formed on the n-type semiconductor layer 5. A p-electrode 14 is formed on the p-type semiconductor layer 7. The n-type semiconductor layer 5 to the p-type semiconductor layer 7 constitute a light emitting diode (LED). The LED side is bonded to the support substrate 100 by flip chip die bonding, and the n electrode 13 and the p electrode 14 are bonded to the substrate 100.
ここで、ｎ型半導体層２１とショットキー電極２２は、ショットキー接合状態にある。ショットキー電極２２としては、例えば、ｎ型半導体層２１に接触する側からＰｄ（パラジウム）、Ａｕ（金）を順に積層したＰｄ／Ａｕ、あるいはＮｉ（ニッケル）、Ａｕ（金）を順に積層したＮｉ／Ａｕの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がｎ型半導体層２１の電子親和力よりも大きくなるようにすれば良い。このようにしてｎ型半導体層２１に形成された空乏層２１ａは、ＬＥＤからの発光を吸収して電気信号に変換する。一方、ｎ型半導体層２１にオーミック接触しているオーミック電極２３は、例えば、ｎ型半導体層２１に接触する側からＴｉ（チタン）、Ａｌ（アルミニウム）を順に積層したＴｉ／Ａｌの金属多層膜を用いることができる。 Here, the n-type semiconductor layer 21 and the Schottky electrode 22 are in a Schottky junction state. As the Schottky electrode 22, for example, Pd / Au in which Pd (palladium) and Au (gold) are sequentially stacked from the side in contact with the n-type semiconductor layer 21, or Ni (nickel) and Au (gold) are sequentially stacked. A Ni / Au metal multilayer film can be used. In order to obtain a Schottky electrode, the work function of the metal used for the Schottky junction surface may be made larger than the electron affinity of the n-type semiconductor layer 21. The depletion layer 21a formed in the n-type semiconductor layer 21 in this way absorbs light emitted from the LED and converts it into an electric signal. On the other hand, the ohmic electrode 23 in ohmic contact with the n-type semiconductor layer 21 is, for example, a Ti / Al metal multilayer film in which Ti (titanium) and Al (aluminum) are sequentially laminated from the side in contact with the n-type semiconductor layer 21. Can be used.
図１、４、５、６等の構成において、エピタキシャル成長用基板でもある透明絶縁性基板１をサファイアとし、ＬＥＤはＡｌＧａＮ、ＰＤはＳｉＣとするなど、ＬＥＤからの発光が基板を透過し、ＰＤで吸収でき、かつそれぞれがエピタキシャル成長により積層することができれば、材料の組み合わせは自由である。 1, 4, 5, 6 and the like, the transparent insulating substrate 1 which is also the substrate for epitaxial growth is made of sapphire, the LED is made of AlGaN, the PD is made of SiC, and the light emitted from the LED is transmitted through the substrate. Any combination of materials can be used as long as they can be absorbed and can be laminated by epitaxial growth.
図７は、フォトダイオード（ＰＤ）側の部分をフォトＩＣとした構成である。フォトＩＣとは、ＰＤを構成する半導体層及び図１７のトランジスタ１４１ｃによるトランジスタ回路を含めてＩＣ化したものである。透明絶縁性基板１上にフォトＩＣ４１が形成され、フォトＩＣ４１上に正電極４２、負電極４３が形成される。正電極４２、負電極４３は、フォトＩＣ４１で受光により発生した電気信号を取り出す電極端子となる。他の構成は図４と同じであるので、説明を省略する。 FIG. 7 shows a configuration in which the photodiode (PD) side portion is a photo IC. The photo IC, is obtained into an IC including the transistor circuit of the transistors 141c of the semiconductor layer and 17 constituting the PD. A photo IC 41 is formed on the transparent insulating substrate 1, and a positive electrode 42 and a negative electrode 43 are formed on the photo IC 41. The positive electrode 42 and the negative electrode 43 serve as electrode terminals for extracting an electric signal generated by light reception by the photo IC 41. Other configurations are the same as those in FIG.
図８は、ＰＤ側の構成に関しては図５と同一である。図５と異なるのは、透明絶縁性基板１の上側に形成されている素子がＬＥＤでなく、面発光半導体レーザ（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）であることである。ＶＣＳＥＬは、ｎ型半導体層５１、活性層５２、ｐ型半導体層５３により構成される。ｎ型半導体層５１上にはｎ電極５４が、ｐ型半導体層５３上にｐ電極５５が形成される。例えば、ｎ型半導体層５１はｎ型多層膜反射層、ｐ型半導体層５３はｐ型多層膜反射層であり、このｎ型多層膜反射層からｐ型多層膜反射層までの間で共振器を構成する。 8 is the same as FIG. 5 with respect to the configuration on the PD side. The difference from FIG. 5 is that the element formed on the upper side of the transparent insulating substrate 1 is not a LED but a vertical cavity surface emitting laser (VCSEL). The VCSEL includes an n-type semiconductor layer 51, an active layer 52, and a p-type semiconductor layer 53. An n electrode 54 is formed on the n type semiconductor layer 51, and a p electrode 55 is formed on the p type semiconductor layer 53. For example, the n-type semiconductor layer 51 is an n-type multilayer reflective layer, and the p-type semiconductor layer 53 is a p-type multilayer reflective layer. A resonator is formed between the n-type multilayer reflective layer and the p-type multilayer reflective layer. Configure.
図８の構造として、一例を挙げると、透明絶縁性基板１にＧａＡｓ基板を用い、ＧａＡｓ基板上にエピタキシャル成長によってＩｎＧａＡｓ活性層の波長９５０ｎｍのＶＣＳＥＬ積層構造を作製する。ＧａＡｓ基板の裏面に、吸収層３をＩｎＧａＡｓとしたＰＩＮ−フォトダイオードの結晶成長を行う。結晶成長後、エッチング工程、電極形成工程などを経て、ｎ型半導体層２〜ｐ型半導体層４からなるモニター用ＰＤを作製する。 As an example of the structure of FIG. 8, a GaAs substrate is used as the transparent insulating substrate 1, and a VCSEL laminated structure having a wavelength of 950 nm of an InGaAs active layer is produced on the GaAs substrate by epitaxial growth. Crystal growth of a PIN-photodiode in which the absorption layer 3 is InGaAs is performed on the back surface of the GaAs substrate. After crystal growth, a monitoring PD composed of an n-type semiconductor layer 2 to a p-type semiconductor layer 4 is manufactured through an etching process, an electrode formation process, and the like.
反対側の基板上面に形成したＶＣＳＥＬの積層構造に、エッチング工程、電極形成工程などを経てＶＣＳＥＬを作製する。ここで、モニター用ＰＤはＰＩＮ構造以外にショットキー構造を用いることができる。 A VCSEL is manufactured through an etching process, an electrode formation process, and the like on the VCSEL stacked structure formed on the upper surface of the opposite substrate. Here, the PD for monitoring can use a Schottky structure in addition to the PIN structure.
以上のように、透明絶縁性基板を挟んで、一方の面にＬＥＤを他方の面にＰＤを作製することにより、ＬＥＤとＰＤとの間の絶縁性を十分に確保しつつ、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。 As described above, by sandwiching the transparent insulating substrate and manufacturing the LED on one side and the PD on the other side, while ensuring sufficient insulation between the LED and the PD, member cost and assembly Cost can be reduced, and alignment efficiency is not required, improving production efficiency.
また、ＬＥＤとＰＤの距離が近づく。これにより、受光効率を改善し、消費電力を低下させることができる。また受光効率の改善によって、ＰＤ素子面積を小さくすることができ、ＰＤ素子の容量を低減させることができるため、高速化動作を行わせることができる。 In addition, the distance between the LED and the PD approaches. Thereby, light reception efficiency can be improved and power consumption can be reduced. Further, by improving the light receiving efficiency, the area of the PD element can be reduced and the capacity of the PD element can be reduced, so that a high-speed operation can be performed.
次に、従来、ＬＥＤに用いられているＡｌＧａＡｓ系では、一般的に高温での発光強度低下が著しい。そこで、ＬＥＤにＧａＮ系の半導体を用いて、高温での発光強度が高い発光源を形成する。ＧａＮ系のＬＥＤとは、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮ等のＧａＮをベースにした材料により構成されたＬＥＤである。ＧａＮ系半導体を利用することで、高温でのフォトカプラ動作が可能となる。受光側もこれに合わせて、高温に強いＩｎＧａＮ、ＡｌＧａＮ等のＧａＮ系のＰＤ、ＳｉＣ−ＰＤ等を用いる。これには、ＰＩＮ構造、ショットキー構造、ＳｉＣフォトＩＣ、ＧａＮ系フォトＩＣが含まれる。また、受光側にＧａＮ系のＰＤを用い、このＰＤとトランジスタ回路からなるＳｉＣ−ＩＣと複号化したフォトＩＣとしても良い。これらのＩＣは、ＳＯＩ（Silicon on Insulator）構造としても良い。 Next, in the AlGaAs system conventionally used for LEDs, generally the emission intensity is significantly reduced at high temperatures. Therefore, a GaN-based semiconductor is used for the LED to form a light emission source with high emission intensity at high temperatures. A GaN-based LED is an LED made of a GaN-based material such as InGaN, AlGaN, or GaN. By using a GaN-based semiconductor, a photocoupler operation at a high temperature becomes possible. In accordance with this, a GaN-based PD such as InGaN or AlGaN that is resistant to high temperatures, SiC-PD, or the like is also used. This includes PIN structures, Schottky structures, SiC photo ICs, and GaN photo ICs. Alternatively, a GaN-based PD may be used on the light receiving side, and a SiC-IC composed of the PD and a transistor circuit may be used as a decoded photo IC. These ICs may have an SOI (Silicon on Insulator) structure.
図９は、ＬＥＤ高温発光評価を示す。縦軸は正規化された発光強度（任意単位）を、横軸は温度（℃）を示す。Ｙ１の曲線は発光波長４４０ｎｍのＩｎＧａＮ−ＬＥＤを、Ｙ２の曲線は発光波長３６５ｎｍのＧａＮ−ＬＥＤを、Ｙ３の曲線は発光波長９５０ｎｍのＩｎＧａＡｓ−ＬＥＤを示す。例えば、ＬＥＤの温度−発光強度曲線Ｙ１は、室温である２５℃のときの発光強度を１とし、温度変化による発光強度を２５℃のときの発光強度で正規化した曲線である。他のＬＥＤの温度−発光強度曲線Ｙ２、Ｙ３も同様である。 FIG. 9 shows LED high temperature light emission evaluation. The vertical axis represents normalized emission intensity (arbitrary unit), and the horizontal axis represents temperature (° C.). The Y1 curve represents an InGaN-LED having an emission wavelength of 440 nm, the Y2 curve represents a GaN-LED having an emission wavelength of 365 nm, and the Y3 curve represents an InGaAs-LED having an emission wavelength of 950 nm. For example, the LED temperature-light emission intensity curve Y1 is a curve in which the light emission intensity at room temperature of 25 ° C. is 1, and the light emission intensity due to temperature change is normalized by the light emission intensity at 25 ° C. The same applies to the temperature-light emission intensity curves Y2 and Y3 of the other LEDs.
Ｙ１〜Ｙ３のうち、Ｙ１が温度を高温に変化させても、発光強度はそれほど低下していないことがわかる。Ｙ１の２５℃での発光強度と２００℃での発光強度を比較すると、２００℃での発光強度は２５℃での発光強度から２０％程度低下している。また、Ｙ１の曲線では、さらに高温の２５０℃での発光強度は２５℃での発光強度から２５％程度の低下に留まっている。 It can be seen that among Y1 to Y3, even when Y1 changes the temperature to a high temperature, the emission intensity is not so lowered. Comparing the emission intensity of Y1 at 25 ° C. with the emission intensity at 200 ° C., the emission intensity at 200 ° C. is about 20% lower than the emission intensity at 25 ° C. In the Y1 curve, the emission intensity at 250 ° C., which is even higher, is only about 25% lower than the emission intensity at 25 ° C.
一方、Ｙ２は、２００℃での発光強度は２５℃での発光強度から６０％程度低下している。他方、Ｙ３は、２００℃での発光強度は２５℃での発光強度から８０％程度低下している。以上のように、ＬＥＤを作製するに際して、ＩｎＧａＮ、ＧａＮ、ＩｎＧａＡｓの材料のうち、高温で発光効率を良くするためには、ＧａＮ系半導体が望ましく、ＧａＮ系半導体の中ではＩｎＧａＮが最も適していることがわかる。 On the other hand, in Y2, the emission intensity at 200 ° C. is about 60% lower than the emission intensity at 25 ° C. On the other hand, in Y3, the emission intensity at 200 ° C. is about 80% lower than the emission intensity at 25 ° C. As described above, a GaN-based semiconductor is desirable for improving luminous efficiency at a high temperature among InGaN, GaN, and InGaAs materials, and InGaN is most suitable among GaN-based semiconductors. I understand that.
次に、例えば、図１のフォトカプラ装置の製造方法の一例を説明する。最初にＰＤ側の半導体層を作製する。透明絶縁性基板１上に４００〜７００℃の低温で有機金属化合物気相成長法（以下、ＭＯＣＶＤ法という）により、キャリアガスＨ２とともに有機金属化合物ガスであるトリメチルガリウム（以下、ＴＭＧという）、アンモニア（ＮＨ３）およびドーパントとしてのＳｉＨ４などを供給し、ｎ型のＧａＮ層からなる低温バッファ層を０．０１〜０．２μｍ程度形成し、次いで９００〜１２００℃の高温で同じガスを供給し、同じ組成のｎ型のＧａＮからなる高温バッファ層を２〜５μｍ程度形成する。 Next, for example, an example of a method for manufacturing the photocoupler device of FIG. 1 will be described. First, a semiconductor layer on the PD side is manufactured. Trimethylgallium (hereinafter referred to as TMG), which is an organometallic compound gas, together with the carrier gas H 2 by a metal organic compound vapor phase growth method (hereinafter referred to as MOCVD method) at a low temperature of 400 to 700 ° C. on the transparent insulating substrate 1. Ammonia (NH 3 ) and SiH 4 as a dopant are supplied, a low-temperature buffer layer composed of an n-type GaN layer is formed to a thickness of about 0.01 to 0.2 μm, and then the same gas is supplied at a high temperature of 900 to 1200 ° C. Then, a high-temperature buffer layer made of n-type GaN having the same composition is formed to about 2 to 5 μm.
前述のガスにさらにトリメチルアルミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ型ドーパントのＳｉを含有したｎ型ＡｌｘＧａ１−ｘ Ｎ（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のためのｎ型クラッド層を０．１〜０．３μｍ程度形成する。 A source gas of trimethylaluminum (hereinafter referred to as TMA) is further added to the above gas, and an n-type Al x Ga 1-x N (0 <x <1) layer containing the n-type dopant Si is formed, and a double layer is formed. An n-type cladding layer for forming a heterojunction is formed to a thickness of about 0.1 to 0.3 μm.
ここで、上記、ｎ型ＧａＮ低温バッファ層、ｎ型ＧａＮ高温バッファ層、ｎ型ＡｌｘＧａ１−ｘ Ｎクラッド層が、ｎ型半導体層２に対応する。 Here, the n-type GaN low-temperature buffer layer, the n-type GaN high-temperature buffer layer, and the n-type Al x Ga 1-x N cladding layer correspond to the n-type semiconductor layer 2.
前述の原料ガスのＴＭＡに代えてトリメチルインジウム（以下、ＴＭＩという）を導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばＧａｙ Ｉｎ１−ｙＮ（０＜ｙ≦１）からなる吸収層を０．１〜１０μｍ程度形成する。 Instead of the above-described source gas TMA, trimethylindium (hereinafter referred to as TMI) is introduced, and a material whose band gap energy is smaller than that of the cladding layer, for example, Ga y In 1-y N (0 <y ≦ 1). An absorption layer to be formed is formed to have a thickness of about 0.1 to 10 μm.
ｎ型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをＳｉＨ４に代えてｐ型不純物としてのＭｇまたはＺｎのためのシクロペンタジエニルマグネシウム（以下、Ｃｐ２Ｍｇという）またはジメチル亜鉛（以下、ＤＭＺｎという）を加えて反応管に導入し、ｐ型クラッド層であるｐ型ＡｌｘＧａ１−ｘ Ｎ層を気相成長させる。これによりｎ型クラッド層と活性層とｐ型クラッド層とによりダブルヘテロ接合が形成される。 Cyclopentadienylmagnesium (hereinafter referred to as Cp 2 Mg) for Mg or Zn as a p-type impurity by replacing the impurity source gas with SiH 4 in the same source gas as that used for forming the n-type cladding layer or Dimethyl zinc (hereinafter referred to as DMZn) is added and introduced into the reaction tube, and a p-type Al x Ga 1-x N layer, which is a p-type cladding layer, is vapor-phase grown. Thereby, a double heterojunction is formed by the n-type cladding layer, the active layer, and the p-type cladding layer.
次にキャップ層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。 Next, for forming a cap layer, Cp 2 Mg or DMZn is supplied as an impurity source gas in the same gas as the buffer layer described above to grow a p-type GaN layer by about 0.3 to 1 μm.
ここで、上記ｐ型ＡｌｘＧａ１−ｘ Ｎクラッド層、ｐ型ＧａＮキャップ層が、ｐ型半導体層４に対応する Here, the p-type Al x Ga 1-x N cladding layer and the p-type GaN cap layer correspond to the p-type semiconductor layer 4.
エピタキシャルプロセス保護用のＳｉＯ２膜を形成した後、同様に透明絶縁性基板１の裏面側へＬＥＤの作製を行なう。まず、ＰＤ側で作製したｎ型半導体層２と同じ構造のｎ型半導体層５を作製する。すなわち、ｎ型半導体層５は、透明絶縁性基板１に近い側からｎ型ＧａＮ低温バッファ層、ｎ型ＧａＮ高温バッファ層、ｎ型ＡｌｘＧａ１−ｘ Ｎクラッド層の積層構造を有する。 After the SiO 2 film for epitaxial process protection is formed, LEDs are similarly fabricated on the back side of the transparent insulating substrate 1. First, an n-type semiconductor layer 5 having the same structure as the n-type semiconductor layer 2 produced on the PD side is produced. That is, the n-type semiconductor layer 5 has a laminated structure of an n-type GaN low-temperature buffer layer, an n-type GaN high-temperature buffer layer, and an n-type Al x Ga 1-x N cladding layer from the side close to the transparent insulating substrate 1.
次に、活性層６は、ＴＭＩ、ＴＭＧ、ＮＨ３等により、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、例えば、Ｇａｙ Ｉｎ１−ｙＮ（０＜ｙ≦１）からなる活性層を０．０５〜０．１μｍ程度形成する。 Next, the active layer 6 is made of a material whose band gap energy is smaller than that of the cladding layer, such as Ga y In 1-y N (0 <y ≦ 1), by TMI, TMG, NH 3 or the like. About 0.05 to 0.1 μm.
その後、ｐ型半導体層７は、ＰＤのｐ型半導体層４と同じ構造に作製する。すなわち、ｐ型半導体層７は、活性層６に近い側からｐ型ＡｌｘＧａ１−ｘ Ｎクラッド層、ｐ型ＧａＮキャップ層の積層構造を有する。 Thereafter, the p-type semiconductor layer 7 is formed in the same structure as the p-type semiconductor layer 4 of the PD. That is, the p-type semiconductor layer 7 has a stacked structure of a p-type Al x Ga 1-x N cladding layer and a p-type GaN cap layer from the side close to the active layer 6.
ＬＥＤ側にもＳｉＯ２等の保護膜を半導体層の成長層表面全面に成膜し、４００〜８００℃、２０〜６０分間程度のアニールを行い、ｐ型クラッド層およびキャップ層の活性化を図る。このアニールが行われるのは以下の理由による。すなわち、チッ化ガリウム系化合物半導体のｐ型層はドーパントとしてＭｇなどがドーピングされているが、Ｍｇなどはドーピングの際、キャリアガスのＨ２や反応ガスのＮＨ３のＨと化合し、ドーパントの働きをせず高抵抗になる。そこでＭｇとＨを切り離しＨを放出して低抵抗化するため、アニール工程が設けられている。 A protective film such as SiO 2 is also formed on the entire surface of the growth layer of the semiconductor layer on the LED side, and annealed at 400 to 800 ° C. for about 20 to 60 minutes to activate the p-type cladding layer and the cap layer. . This annealing is performed for the following reason. That is, the p-type layer of the gallium nitride compound semiconductor is doped with Mg or the like as a dopant, but Mg or the like is combined with the carrier gas H 2 or the reaction gas NH 3 H at the time of doping. High resistance without working. Therefore, an annealing step is provided to separate Mg and H and release H to reduce resistance.
次に、ＰＤ側の保護膜を除去したのち、ｎ電極１１を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してｎ型ＧａＮバッファ層を露出させる。ついで、Ａｕ、Ａｌなどの金属膜をスパッタリングなどにより形成してｐ電極１２およびｎ電極１１を形成する。 Next, after removing the protective film on the PD side, in order to form the n-electrode 11, a resist is applied and patterned, and a part of each grown semiconductor layer is removed by dry etching to form an n-type GaN buffer layer To expose. Next, a metal film such as Au or Al is formed by sputtering or the like to form the p electrode 12 and the n electrode 11.
その後、電極金属のＡｌなどとチッ化ガリウム系化合物半導体との間をオーミック接触にするため、Ｈ２雰囲気中で３００℃程度の熱処理をして合金化する。ＬＥＤ側についても、上記ＰＤ側と同様の処理を行い、ｐ電極１４およびｎ電極１３を形成する。 Thereafter, in order to make ohmic contact between Al or the like of the electrode metal and the gallium nitride compound semiconductor, heat treatment is performed at about 300 ° C. in an H 2 atmosphere and alloyed. Also on the LED side, the same processing as that on the PD side is performed to form the p electrode 14 and the n electrode 13.
次に、図１０に透明絶縁性基板１の代わりに結晶成長による半導体層を用いてＬＥＤとＰＤの透明絶縁素子分離層とした構成例を示す。結晶成長用基板６０上にｐ型半導体層６１、活性層６２、ｎ型半導体層６３が積層され、ｐ型半導体層６１上にはｐ電極６９が、ｎ型半導体６３上にはｎ電極６８が形成されている。ｐ型半導体層６１〜ｎ型半導体層６３までで、ＬＥＤを構成している。一方、ｎ型半導体層６３上にはノンドープ半導体層６４が積層されている。ノンドープ半導体層６４上には、ｎ型半導体層６５、吸収層６６、ｐ型半導体層６７が積層され、ｎ型半導体層６５上にはｎ電極７０が、ｐ型半導体層６７上にはｐ電極７１が形成されている。ｎ型半導体層６５〜ｐ型半導体層６７までで、フォトダイオード（ＰＤ）を構成している。 Next, FIG. 10 shows a configuration example in which a transparent insulating element separation layer of LED and PD is formed using a semiconductor layer by crystal growth instead of the transparent insulating substrate 1. A p-type semiconductor layer 61, an active layer 62, and an n-type semiconductor layer 63 are stacked on a crystal growth substrate 60. A p-electrode 69 is formed on the p-type semiconductor layer 61, and an n-electrode 68 is formed on the n-type semiconductor 63. Is formed. The p-type semiconductor layer 61 to the n-type semiconductor layer 63 constitute an LED. On the other hand, a non-doped semiconductor layer 64 is stacked on the n-type semiconductor layer 63. On the non-doped semiconductor layer 64, an n-type semiconductor layer 65, an absorption layer 66, and a p-type semiconductor layer 67 are stacked. An n-electrode 70 is formed on the n-type semiconductor layer 65, and a p-electrode is formed on the p-type semiconductor layer 67. 71 is formed. The n-type semiconductor layer 65 to the p-type semiconductor layer 67 constitute a photodiode (PD).
ここで、ｐ型半導体層６１〜ｐ型半導体層６７まで、結晶成長用基板６０上にエピタキシャル成長させて作製される。エピタキシャル成長により作製されたノンドープ半導体層６４がＬＥＤとＰＤとを分離する透明絶縁素子分離層に相当する。 Here, the p-type semiconductor layer 61 to the p-type semiconductor layer 67 are produced by epitaxial growth on the crystal growth substrate 60. The non-doped semiconductor layer 64 produced by epitaxial growth corresponds to a transparent insulating element separation layer that separates the LED and the PD.
図１〜図８と同様、低電圧動作側にＬＥＤが、高電圧動作側にＰＤが作製される。高耐圧及び高温での高発光効率を実現するために、前述したようにＧａＮ系半導体を用いることが望ましい。ＧａＮ系半導体を用いる場合、ＧａＮ、サファイア、ＳｉＣ基板などの結晶成長用基板６０上にエピタキシャル成長によって、例えばＩｎＧａＮを活性層６２とした４００ｎｍ以上の青色発光ＬＥＤ構造を作製することができる。 As in FIGS. 1 to 8, an LED is produced on the low voltage operation side and a PD is produced on the high voltage operation side. In order to realize a high breakdown voltage and a high luminous efficiency at a high temperature, it is desirable to use a GaN-based semiconductor as described above. When a GaN-based semiconductor is used, a blue light emitting LED structure of 400 nm or more using InGaN as the active layer 62, for example, can be fabricated by epitaxial growth on a crystal growth substrate 60 such as a GaN, sapphire, or SiC substrate.
次に、高抵抗層としてノンドープ半導体６４を結晶成長によって積層し、ＩｎＧａＮを吸収層６６とするＰＤ構造を積層する。結晶成長後、エッチング工程、電極形成工程などを経てＬＥＤ、ＰＤの最終構造を完成させる。 Next, a non-doped semiconductor 64 is stacked as a high resistance layer by crystal growth, and a PD structure using InGaN as the absorption layer 66 is stacked. After crystal growth, the final structure of LED and PD is completed through an etching process, an electrode formation process, and the like.
この場合、ｐ型半導体層６１、６７はｐ型ＡｌＧａＮで、ｎ型半導体層６３、６５はｎ型ＡｌＧａＮで、ノンドープ半導体層６４はノンドープＧａＮで構成することができる。ノンドープ半導体層６４がノンドープＧａＮで構成された場合、ＧａＮの絶縁破壊電界強度３．３ＭＶ／ｃｍとなるので、ノンドープ半導体層６４の厚さが１０μｍの場合、３３００Ｖの耐圧を確保することができる。 In this case, the p-type semiconductor layers 61 and 67 can be composed of p-type AlGaN, the n-type semiconductor layers 63 and 65 can be composed of n-type AlGaN, and the non-doped semiconductor layer 64 can be composed of non-doped GaN. When the non-doped semiconductor layer 64 is made of non-doped GaN, the breakdown electric field strength of GaN is 3.3 MV / cm. Therefore, when the thickness of the non-doped semiconductor layer 64 is 10 μm, a withstand voltage of 3300 V can be secured.
また、ノンドープ半導体層６４はＬＥＤの発光波長に対する透明性が必要である。上記の場合、ノンドープ半導体層６４はＧａＮにより構成され、活性層６２はＩｎＧａＮにより構成されている。ＧａＮは波長３６５ｎｍ以上の光を透過させ、ＩｎＧａＮの発光波長は４００ｎｍを越えるため、ノンドープ半導体層６４においてＬＥＤの発光波長に対する透明性が確保される。また、上記の例では、活性層６２をＩｎＧａＮとした場合、吸収層６６はＬＥＤの発光波長を吸収できるＩｎＧａＮで構成している。 Further, the non-doped semiconductor layer 64 needs to be transparent with respect to the emission wavelength of the LED. In the above case, the non-doped semiconductor layer 64 is made of GaN, and the active layer 62 is made of InGaN. Since GaN transmits light having a wavelength of 365 nm or more, and the emission wavelength of InGaN exceeds 400 nm, the non-doped semiconductor layer 64 ensures transparency with respect to the emission wavelength of the LED. In the above example, when the active layer 62 is InGaN, the absorption layer 66 is made of InGaN that can absorb the emission wavelength of the LED.
なお、図１０では、ＬＥＤは、下からｐ型半導体層６１、活性層６２、ｎ型半導体層６３が順に積層された積層構造としているが、これを、下からｎ型半導体層６３、活性層６２、ｐ型半導体層６１と順に積層し、図１０のＬＥＤの積層構造とは上下逆の積層構造とすることができる。 In FIG. 10, the LED has a stacked structure in which a p-type semiconductor layer 61, an active layer 62, and an n-type semiconductor layer 63 are stacked in that order from the bottom. 62 and the p-type semiconductor layer 61 are laminated in order, and a laminated structure that is upside down from the laminated structure of the LED of FIG.
次に、図１１は、図１０のノンドープ半導体層６４の代わりにｐ型半導体層７５を用い、ｐ型半導体層７５の上下に配置されたｎ型半導体層６３、６５とのｐｎ接合により、空乏層７５ａ、７５ｂを発生させたフォトカプラ装置の構造を示す図である。図１０と同じ符号は、同じ構成を示しているので、説明は省略する。透明絶縁性基板１を用いる構成では、図２が対応している。なお、空乏層は、ｐ型半導体層７５だけでなく、ｎ型半導体層６３、６５の中にも形成されるが、空乏層は、不純物濃度が低い側に拡がりやすいため、ｐ型半導体層７５の方にだけ例示している。 Next, FIG. 11 uses a p-type semiconductor layer 75 instead of the non-doped semiconductor layer 64 of FIG. 10, and is depleted by pn junctions with n-type semiconductor layers 63 and 65 disposed above and below the p-type semiconductor layer 75. It is a figure which shows the structure of the photocoupler apparatus which produced | generated layer 75a, 75b. Since the same reference numerals as those in FIG. 10 indicate the same configuration, the description thereof is omitted. FIG. 2 corresponds to the configuration using the transparent insulating substrate 1. Note that the depletion layer is formed not only in the p-type semiconductor layer 75 but also in the n-type semiconductor layers 63 and 65. However, since the depletion layer tends to spread to the side with a low impurity concentration, the p-type semiconductor layer 75 is formed. This is only an example.
また、図１２は、図１０のノンドープ半導体層６４の代わりにｎ型半導体層７８を用い、ｎ型半導体層７８の上下に配置されたｐ型半導体層６１、６７とのｐｎ接合により、空乏層７８ａ、７８ｂを発生させたフォトカプラ装置の構造を示す図である。透明絶縁性基板１を用いる構成では、図３が対応している。 12 uses an n-type semiconductor layer 78 instead of the non-doped semiconductor layer 64 of FIG. 10, and a depletion layer is formed by pn junctions with p-type semiconductor layers 61 and 67 arranged above and below the n-type semiconductor layer 78. It is a figure which shows the structure of the photocoupler apparatus which generated 78a, 78b. FIG. 3 corresponds to the configuration using the transparent insulating substrate 1.
結晶成長用基板８０には、ｎ型基板が用いられる。結晶成長用基板８０上には、ｎ型半導体層６３、活性層６２、ｐ型半導体層６１が積層され、ｐ型半導体層６１上にはｐ電極６９が、ｎ型半導体６３上にはｎ電極６８が形成されている。ｎ型半導体層６３〜ｐ型半導体層６１までで、ＬＥＤを構成している。 As the crystal growth substrate 80, an n-type substrate is used. On the crystal growth substrate 80, an n-type semiconductor layer 63, an active layer 62, and a p-type semiconductor layer 61 are stacked. A p-electrode 69 is formed on the p-type semiconductor layer 61, and an n-electrode is formed on the n-type semiconductor 63. 68 is formed. The n-type semiconductor layer 63 to the p-type semiconductor layer 61 constitute an LED.
一方、ｐ型半導体層６１上にはｎ型半導体層７８が積層されている。ｎ型半導体層７８上には、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５が積層され、ｎ型半導体層６５上にはｎ電極７０が、ｐ型半導体層６７上にはｐ電極７１が形成されている。ｐ型半導体層６７〜ｎ型半導体層６５までで、フォトダイオード（ＰＤ）を構成している。 On the other hand, an n-type semiconductor layer 78 is stacked on the p-type semiconductor layer 61. A p-type semiconductor layer 67, an absorption layer 66, and an n-type semiconductor layer 65 are stacked on the n-type semiconductor layer 78. An n-electrode 70 is formed on the n-type semiconductor layer 65, and a p-type semiconductor layer 67 is formed on the p-type semiconductor layer 67. An electrode 71 is formed. The p-type semiconductor layer 67 to the n-type semiconductor layer 65 constitute a photodiode (PD).
ｎ型半導体層７８の上下に配置されたｐ型半導体層６１、６７とのｐｎ接合により、空乏層７８ａ、７８ｂが発生する。なお、空乏層は、ｎ型半導体層７８だけでなく、ｐ型半導体層６１、６７の中にも形成されるが、空乏層は、不純物濃度が低い側に拡がりやすいため、ｎ型半導体層７８の方にだけ例示している。 Depletion layers 78 a and 78 b are generated by pn junctions with the p-type semiconductor layers 61 and 67 disposed above and below the n-type semiconductor layer 78. Note that although the depletion layer is formed not only in the n-type semiconductor layer 78 but also in the p-type semiconductor layers 61 and 67, the depletion layer easily spreads to the side where the impurity concentration is low, and thus the n-type semiconductor layer 78. This is only an example.
図１１、１２の透明絶縁素子分離層に相当するｐ型半導体層７５、ｎ型半導体層７８の不純物濃度は、例えば、１×１０１６ｃｍ３である。一方、ｐ型半導体層７５の上下に配置されたｎ型半導体層６３、６５、及びｎ型半導体層７８の上下に配置されたｐ型半導体層６１、６７の各不純物濃度は１×１０１８ｃｍ３とすることができる。このようにすると、片側の空乏層の耐圧は、約３０００Ｖ程度となる。 The impurity concentration of the p-type semiconductor layer 75 and the n-type semiconductor layer 78 corresponding to the transparent insulating element isolation layer in FIGS. 11 and 12 is, for example, 1 × 10 16 cm 3 . On the other hand, the impurity concentrations of the n-type semiconductor layers 63 and 65 disposed above and below the p-type semiconductor layer 75 and the p-type semiconductor layers 61 and 67 disposed above and below the n-type semiconductor layer 78 are 1 × 10 18 cm. 3 can be used. In this way, the breakdown voltage of the depletion layer on one side is about 3000V.
図１３は、図１０と異なり、フォトダイオード（ＰＤ）に吸収層６６を用いずに、ショットキー接合による空乏層を用いた構成となっている。ノンドープ半導体層６４上に、ｎ型半導体層９５が積層され、ｎ型半導体層９５上にはオーミック電極９６と、ショットキー電極９７が形成されている。ｎ型半導体層９５で、フォトダイオード（ＰＤ）を構成している。 FIG. 13 differs from FIG. 10 in that the photodiode (PD) does not use the absorption layer 66 but uses a depletion layer formed by a Schottky junction. An n-type semiconductor layer 95 is stacked on the non-doped semiconductor layer 64, and an ohmic electrode 96 and a Schottky electrode 97 are formed on the n-type semiconductor layer 95. The n-type semiconductor layer 95 constitutes a photodiode (PD).
ここで、ｎ型半導体層９５とショットキー電極９７は、ショットキー接合状態にある。ショットキー電極９７としては、例えば、ｎ型半導体層９５に接触する側からＰｄ（パラジウム）、Ａｕ（金）を順に積層したＰｄ／Ａｕ、あるいはＮｉ（ニッケル）、Ａｕ（金）を順に積層したＮｉ／Ａｕの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がｎ型半導体層９５の電子親和力よりも大きくなるようにすれば良い。このようにしてｎ型半導体層９５に形成された空乏層９５ａは、ＬＥＤからの発光を吸収して電気信号に変換する。 Here, the n-type semiconductor layer 95 and the Schottky electrode 97 are in a Schottky junction state. As the Schottky electrode 97, for example, Pd / Au in which Pd (palladium) and Au (gold) are sequentially stacked from the side in contact with the n-type semiconductor layer 95, or Ni (nickel) and Au (gold) are sequentially stacked. A Ni / Au metal multilayer film can be used. In order to obtain a Schottky electrode, the work function of the metal used for the Schottky junction surface may be made larger than the electron affinity of the n-type semiconductor layer 95. Thus, the depletion layer 95a formed in the n-type semiconductor layer 95 absorbs light emitted from the LED and converts it into an electric signal.
一方、ｎ型半導体層９５にオーミック接触しているオーミック電極９６は、例えば、ｎ型半導体層９５に接触する側からＴｉ（チタン）、Ａｌ（アルミニウム）を順に積層したＴｉ／Ａｌの金属多層膜を用いることができる。 On the other hand, the ohmic electrode 96 that is in ohmic contact with the n-type semiconductor layer 95 is, for example, a Ti / Al metal multilayer film in which Ti (titanium) and Al (aluminum) are sequentially laminated from the side in contact with the n-type semiconductor layer 95. Can be used.
次に、例えば、図１２の構成において、ｎ型半導体層７８の代わりにノンドープ半導体層６４を用いたフォトカプラ装置の製造方法の一例を示す。結晶成長用基板８０上に４００〜７００℃の低温でＭＯＣＶＤ法により、キャリアガスＨ２とともに有機金属化合物ガスであるＴＭＧ、アンモニア（ＮＨ３）およびドーパントとしてのＳｉＨ４などを供給し、ｎ型のＧａＮ層からなる低温バッファ層を０．０１〜０．２μｍ程度形成し、次いで９００〜１２００℃の高温で同じガスを供給し、同じ組成のｎ型のＧａＮからなる高温バッファ層を２〜５μｍ程度形成する。 Next, for example, an example of a method of manufacturing a photocoupler device using the non-doped semiconductor layer 64 instead of the n-type semiconductor layer 78 in the configuration of FIG. By MOCVD at a low temperature of 400 to 700 ° C. on the crystal growth substrate 80, with the H 2 carrier gas is an organometallic compound gas TMG, ammonia (NH 3) and supplies such as SiH 4 as a dopant, n-type A low temperature buffer layer made of a GaN layer is formed to a thickness of about 0.01 to 0.2 μm, then the same gas is supplied at a high temperature of 900 to 1200 ° C., and a high temperature buffer layer made of n-type GaN having the same composition is about 2 to 5 μm Form.
前述のガスにさらにＴＭＡの原料ガスを加え、ｎ型ドーパントのＳｉを含有したｎ型ＡｌｘＧａ１−ｘ Ｎ（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のためのｎ型クラッド層を０．１〜０．３μｍ程度形成する。 A TMA source gas is further added to the aforementioned gas to form an n-type Al x Ga 1-x N (0 <x <1) layer containing Si as an n-type dopant, and n for forming a double heterojunction. A mold cladding layer is formed to a thickness of about 0.1 to 0.3 μm.
ここで、上記、ｎ型ＧａＮ低温バッファ層、ｎ型ＧａＮ高温バッファ層、ｎ型ＡｌｘＧａ１−ｘ Ｎクラッド層が、ｎ型半導体層６３に対応する。 Here, the n-type GaN low-temperature buffer layer, the n-type GaN high-temperature buffer layer, and the n-type Al x Ga 1-x N cladding layer correspond to the n-type semiconductor layer 63.
前述の原料ガスのＴＭＡに代えてＴＭＩを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばＧａｙ Ｉｎ１−ｙＮ（０＜ｙ≦１）からなる活性層６２を０．０５〜０．１μｍ程度形成する。 TMI is introduced in place of the above-described source gas TMA, and the active layer 62 made of a material having a band gap energy smaller than that of the cladding layer, for example, Ga y In 1-y N (0 <y ≦ 1) is set to 0. A thickness of about 05 to 0.1 μm is formed.
ｎ型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをＳｉＨ４に代えてｐ型不純物としてのＭｇまたはＺｎのためのＣｐ２ＭｇまたはＤＭＺｎを加えて反応管に導入し、ｐ型クラッド層であるｐ型ＡｌｘＧａ１−ｘ Ｎ層を気相成長させる。これによりｎ型クラッド層と活性層とｐ型クラッド層とによりダブルヘテロ接合が形成される。 Cp 2 Mg or DMZn for Mg or Zn as a p-type impurity is added to the reaction tube instead of SiH 4 with the same source gas as the gas used for forming the n-type cladding layer, and introduced into the reaction tube. A p-type Al x Ga 1-x N layer, which is a p-type cladding layer, is vapor-phase grown. Thereby, a double heterojunction is formed by the n-type cladding layer, the active layer, and the p-type cladding layer.
次に、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。 Next, in order to form a contact layer, Cp 2 Mg or DMZn is supplied as an impurity source gas in the same gas as the buffer layer described above to grow a p-type GaN layer by about 0.3 to 1 μm.
ここで、上記ｐ型ＡｌｘＧａ１−ｘ Ｎクラッド層、ｐ型ＧａＮコンタクト層が、ｐ型半導体層６１に対応する。素子分離層（ノンドープ半導体層６４）としてノンドープＧａＮ層を１０μｍ以上形成する。ｐ型クラッド層であるｐ型ＡｌｘＧａ１−ｘ Ｎ層を気相成長させる。 Here, the p-type Al x Ga 1-x N cladding layer and the p-type GaN contact layer correspond to the p-type semiconductor layer 61. A non-doped GaN layer of 10 μm or more is formed as an element isolation layer (non-doped semiconductor layer 64). A p-type Al x Ga 1-x N layer, which is a p-type cladding layer, is vapor-phase grown.
次に、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。 ここで、上記ｐ型ＡｌｘＧａ１−ｘ Ｎクラッド層、ｐ型ＧａＮコンタクト層が、ｐ型半導体層６１に対応する。 Next, in order to form a contact layer, Cp 2 Mg or DMZn is supplied as an impurity source gas in the same gas as the buffer layer described above to grow a p-type GaN layer by about 0.3 to 1 μm. Here, the p-type Al x Ga 1-x N cladding layer and the p-type GaN contact layer correspond to the p-type semiconductor layer 61.
ｐ型ＧａＮコンタクト層上に透明絶縁素子分離層としてノンンドープＧａＮ層を１０μｍ以上形成する。次にｐ型クラッド層であるｐ型ＡｌｘＧａ１−ｘ Ｎ層を気相成長させる。 A non-doped GaN layer of 10 μm or more is formed on the p-type GaN contact layer as a transparent insulating element isolation layer. Next, a p-type Al x Ga 1-x N layer, which is a p-type cladding layer, is vapor-phase grown.
さらに、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。 Further, in order to form a contact layer, Cp 2 Mg or DMZn is supplied as an impurity source gas in the same gas as the buffer layer described above to grow a p-type GaN layer by about 0.3 to 1 μm.
ここで、上記ｐ型ＡｌｘＧａ１−ｘ Ｎクラッド層、ｐ型ＧａＮコンタクト層が、ｐ型半導体層６７に対応する。 Here, the p-type Al x Ga 1-x N cladding layer and the p-type GaN contact layer correspond to the p-type semiconductor layer 67.
前述の原料ガスのＴＭＡに代えてＴＭＩを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばＧａｙＩｎ１−ｙＮ（０＜ｙ≦１）からなる吸収層６６を０．１〜１０μｍ程度形成する。 TMI is introduced in place of the above-described source gas TMA, and the absorption layer 66 made of a material having a band gap energy smaller than that of the cladding layer, for example, Ga y In 1-y N (0 <y ≦ 1) is set to 0.0. Form about 1-10 μm.
ＬＥＤのｎ型半導体層６３と同様に、ＰＤのｎ型半導体層６５の作製を行なう。すなわち、原料ガスとしてＣｐ２ＭｇまたはＤＭＺｎからＳｉＨ４などを用い、ｎ型層であるクラッド層とキャップ層の形成を行なう。 Similarly to the n-type semiconductor layer 63 of the LED, the n-type semiconductor layer 65 of the PD is manufactured. That is, a cladding layer and a cap layer, which are n-type layers, are formed using Cp 2 Mg or DMZn as SiH 4 as a source gas.
ＳｉＯ２などの保護膜を半導体層の成長層表面全面に設け、４００〜８００℃、２０〜６０分間程度のアニールを行い、ｐ型クラッド層およびキャップ層の活性化を図る。 A protective film such as SiO 2 is provided on the entire surface of the growth layer of the semiconductor layer, and annealing is performed at 400 to 800 ° C. for about 20 to 60 minutes to activate the p-type cladding layer and the cap layer.
成長層表面に設けられた保護膜を除去したのち、ｎ側電極、ｐ側電極を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してｎ型、ｐ型ＧａＮ層であるバッファ層、コンタクト層を露出させる。ついで、Ａｕ、Ａｌなどの金属膜をスパッタリングなどにより形成してｐ電極６９、ｐ電極７１、ｎ電極６８、ｎ電極７０の各電極を形成する。 After removing the protective film provided on the growth layer surface, in order to form an n-side electrode and a p-side electrode, a resist is applied and patterned, and a part of each grown semiconductor layer is removed by dry etching. The buffer layer and contact layer, which are n-type and p-type GaN layers, are exposed. Next, a metal film such as Au or Al is formed by sputtering or the like to form each electrode of the p electrode 69, the p electrode 71, the n electrode 68, and the n electrode 70.
次に、電極金属のＡｌなどとチッ化ガリウム系化合物半導体とのあいだをオーミック接触にするため、Ｈ２雰囲気中で３００℃程度の熱処理をして合金化する。 Next, in order to make ohmic contact between the electrode metal Al or the like and the gallium nitride compound semiconductor, alloying is performed by heat treatment at about 300 ° C. in an H 2 atmosphere.
図５、図１０〜図１３の構成をベースにして高温動作可能なフォトＩＣを用いたフォトカプラ装置の構成例を以下に示す。図１４は、ＳｉＣ−ＩＣ１１０を結晶成長用基板として用い、受光素子と複合化するものである。図１４の場合は、図１０のＰＤに相当する部分を、ＳｉＣ−ＩＣ１１０上にエピタキシャル成長により作製する。 A configuration example of a photocoupler device using a photo IC capable of high temperature operation based on the configurations of FIGS. 5 and 10 to 13 will be described below. FIG. 14 shows a case where SiC-IC 110 is used as a crystal growth substrate and is combined with a light receiving element. In the case of FIG. 14, a portion corresponding to the PD of FIG. 10 is produced on the SiC-IC 110 by epitaxial growth.
図１４（ａ）では、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５を順に積層している。ＳｉＣ−ＩＣ１１０には、ＰＤの受信信号出力部が２つあるが、これに信号取り出し層１１１と信号取り出し電極９８ａとが接続される。信号取り出し層１１１は、例えば、高濃度ｐ型ＳｉＣ等により構成される。信号取り出し電極９８ａは、ｎ型半導体層６５の上面からワイヤ線８０を介してＰＤの出力（ＳｉＣ−ＩＣ１１０の入力）に接続される。 In FIG. 14A, a p-type semiconductor layer 67, an absorption layer 66, and an n-type semiconductor layer 65 are sequentially stacked. The SiC-IC 110 has two PD reception signal output units, to which a signal extraction layer 111 and a signal extraction electrode 98a are connected. The signal extraction layer 111 is made of, for example, high concentration p-type SiC. The signal extraction electrode 98a is connected from the upper surface of the n-type semiconductor layer 65 to the output of the PD (input of the SiC-IC 110) via the wire line 80.
一方、図１４（ｂ）では、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５を順に積層することは、図１４（ａ）と同じであるが、一方の信号取り出し電極の構造が異なる。信号取り出し電極９８ｂは、ｎ型半導体層６５の上面からｐ型半導体層６７及び吸収層６６及びｎ型半導体層６５の側面、さらにＳｉＣ−ＩＣ１１０の上面にかけて形成される。このように、ワイヤ線は不要となるが、ｎ型半導体層６５と吸収層６６とｐ型半導体層６７の短絡を防ぐために、これらの側面に絶縁膜９９が形成されている。 On the other hand, in FIG. 14B, the p-type semiconductor layer 67, the absorption layer 66, and the n-type semiconductor layer 65 are sequentially stacked in the same manner as in FIG. 14A, but the structure of one signal extraction electrode is Different. The signal extraction electrode 98b is formed from the upper surface of the n-type semiconductor layer 65 to the side surfaces of the p-type semiconductor layer 67, the absorption layer 66, and the n-type semiconductor layer 65, and further to the upper surface of the SiC-IC 110. Thus, although the wire line is unnecessary, in order to prevent a short circuit of the n-type semiconductor layer 65, the absorption layer 66, and the p-type semiconductor layer 67, the insulating film 99 is formed on these side surfaces.
図１５は、図１４（ａ）の方法によりＳｉＣ−ＩＣ１１０の上にＰＤの積層構造を作製し、図１０と同様ノンドープ半導体層６４を素子分離のための透明絶縁性基材とし、ノンドープ半導体層６４の上側にＬＥＤを作製したものである。図１０、図１４（ａ）と同じ符号のものは、同じ構成を示すので、説明を省略する。 15A and 15B, a PD laminated structure is produced on the SiC-IC 110 by the method of FIG. 14A, and the non-doped semiconductor layer 64 is used as a transparent insulating base material for element isolation similarly to FIG. The LED is fabricated on the upper side of 64. Components having the same reference numerals as those in FIG. 10 and FIG.
図１６は、ダイボンディングによる複合化の例を示す。図１６（ａ）は、フォトカプラ装置のＰＤ部分とＳｉＣ−ＩＣ１２４とがダイボンディングにより接合された状態を示している。ｎ電極１１とｐ電極１２が、ＳｉＣ−ＩＣ１２４側の信号線と接合される。図１６（ａ）のように、ダイボンディングした場合の全体構成を図１６（ｂ）に示す。図１６（ｂ）のフォトカプラ装置は、図５の構成において、支持基板１００をＳｉＣ−ＩＣ１２４に置き換えた構成と同じとなる。 FIG. 16 shows an example of compounding by die bonding. FIG. 16A shows a state where the PD portion of the photocoupler device and the SiC-IC 124 are bonded by die bonding. The n electrode 11 and the p electrode 12 are joined to the signal line on the SiC-IC 124 side. FIG. 16B shows the entire configuration when die bonding is performed as shown in FIG . The photocoupler device of FIG. 16B is the same as the configuration of FIG. 5 in which the support substrate 100 is replaced with the SiC-IC 124.
本発明のフォトカプラ装置は、自動車のモータ制御回路等、１次側と２次側の動作電圧が異なり、高温状態になる環境下でのアイソレータ等に用いることができる。 The photocoupler device of the present invention can be used for an isolator or the like in an environment where the operating voltage is different between the primary side and the secondary side, such as a motor control circuit of an automobile, and the temperature is high.
１ 透明絶縁性基板
２ ｎ型半導体層
３ 吸収層
４ ｐ型半導体層
５ ｎ型半導体層
６ 活性層
７ ｐ型半導体層
１１ ｎ電極
１２ ｐ電極
１３ ｎ電極
１４ ｐ電極
DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate 2 n-type semiconductor layer 3 Absorbing layer 4 p-type semiconductor layer 5 n-type semiconductor layer 6 Active layer 7 p-type semiconductor layer 11 n-electrode 12 p-electrode 13 n-electrode 14 p-electrode
Claims (4)
前記透明絶縁性基板の表面の低電圧側に形成された発光素子と、
前記透明絶縁性基板の裏面の高電圧側に形成された受光素子とを備え、
前記透明絶縁性基板は、前記発光素子からの発光波長に対して透明であり、
前記発光素子は、前記透明絶縁性基板を用いてエピタキシャル成長させたＩｎＧａＮ半導体から構成され、
前記透明絶縁性基板は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有しており、前記透明絶縁性基板を介して光の授受を行なうように構成され、
前記受光素子の受光領域は、ｎ型半導体層と前記ｎ型半導体層上に配置されたショットキー電極により形成された空乏層により構成され、
前記ショットキー電極は、前記ｎ型半導体層に接触する側からＰｄ、Ａｕを順に積層したＰｄ／Ａｕ金属多層膜、あるいはＮｉ、Ａｕを順に積層したＮｉ／Ａｕの金属多層膜から構成され、ショットキー接合面に用いられる前記金属多層膜の仕事関数が前記ｎ型半導体層の電子親和力よりも大きいことを特徴とするフォトカプラ装置。 A transparent insulating substrate made of GaN or SiC;
A light emitting element formed on the low voltage side of the surface of the transparent insulating substrate;
A light receiving element formed on the high voltage side of the back surface of the transparent insulating substrate,
The transparent insulating substrate is transparent with respect to the emission wavelength from the light emitting element,
The light emitting element is composed of an InGaN semiconductor epitaxially grown using the transparent insulating substrate,
The transparent insulating substrate has a withstand voltage larger than a voltage difference between the operating voltage on the high voltage side and the operating voltage on the low voltage side, and is configured to transmit and receive light through the transparent insulating substrate. And
The light receiving region of the light receiving element is configured by an n-type semiconductor layer and a depletion layer formed by a Schottky electrode disposed on the n-type semiconductor layer,
The Schottky electrode is composed of a Pd / Au metal multilayer film in which Pd and Au are sequentially stacked from a side in contact with the n-type semiconductor layer, or a Ni / Au metal multilayer film in which Ni and Au are sequentially stacked. A photocoupler device, wherein a work function of the metal multilayer film used for a key junction surface is larger than an electron affinity of the n-type semiconductor layer .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011128327A JP5970161B2 (en) | 2011-06-08 | 2011-06-08 | Photocoupler device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011128327A JP5970161B2 (en) | 2011-06-08 | 2011-06-08 | Photocoupler device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012256682A JP2012256682A (en) | 2012-12-27 |
| JP5970161B2 true JP5970161B2 (en) | 2016-08-17 |
Family
ID=47528009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011128327A Expired - Fee Related JP5970161B2 (en) | 2011-06-08 | 2011-06-08 | Photocoupler device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5970161B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5869237B2 (en) * | 2011-06-08 | 2016-02-24 | ローム株式会社 | Photocoupler device |
| JP6114842B2 (en) * | 2016-01-07 | 2017-04-12 | ローム株式会社 | Photo coupler |
| DE102017007683B4 (en) | 2017-08-16 | 2020-05-07 | Azur Space Solar Power Gmbh | Receiver module |
| CN114639752B (en) * | 2022-03-09 | 2024-08-20 | 西安交通大学 | Ultraviolet detector-ultraviolet LED integrated device and preparation method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291684A (en) * | 1992-04-13 | 1993-11-05 | Hitachi Ltd | Semiconductor device |
| JPH06342932A (en) * | 1993-04-06 | 1994-12-13 | Hitachi Cable Ltd | Photocoupler |
| WO2006006556A1 (en) * | 2004-07-12 | 2006-01-19 | Rohm Co., Ltd. | Semiconductor light emitting element |
| EP2203938A1 (en) * | 2007-10-26 | 2010-07-07 | Cree Led Lighting Solutions, Inc. | Illumination device having one or more lumiphors, and methods of fabricating same |
| JP2010109326A (en) * | 2008-09-30 | 2010-05-13 | Ngk Insulators Ltd | Light-receiving element, and manufacturing method for light-receiving element |
-
2011
- 2011-06-08 JP JP2011128327A patent/JP5970161B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012256682A (en) | 2012-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101164209B (en) | Polarization-reversed iii-nitride light emitting device | |
| JP5496104B2 (en) | Contact for semiconductor light emitting devices | |
| EP3459123B1 (en) | Methods for using remote plasma chemical vapor deposition (rp-cvd) and sputtering deposition to grow layers in light emitting devices | |
| US8932890B2 (en) | Vertical-structure semiconductor light emitting element and a production method therefor | |
| JP5869237B2 (en) | Photocoupler device | |
| JP2013102240A (en) | Group iii nitride light emitting device having light emitting region with double hetero-structure | |
| KR20110062128A (en) | Light emitting device, light emitting device package and method for fabricating the same | |
| JPH05251739A (en) | Semiconductor light emitting device | |
| KR20110126793A (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
| JP5363973B2 (en) | Light emitting device including Zener diode and method for manufacturing the same | |
| JP5970161B2 (en) | Photocoupler device | |
| JP2019517144A (en) | Method of forming p-type layer of light emitting device | |
| US20050116309A1 (en) | Semiconductor light-emitting element, manufacturing method therefor and semiconductor device | |
| KR102564122B1 (en) | Semiconductor device | |
| KR20110091429A (en) | Optical semiconductor device and manufacturing method there of, optical semiconductor module | |
| US20090134380A1 (en) | Solid-state lighting element | |
| JP6114842B2 (en) | Photo coupler | |
| JP2000269542A (en) | Semiconductor device | |
| KR20110130966A (en) | Nitride light emitting diodes with sacrificial layer | |
| CN101276861A (en) | Led | |
| KR102643093B1 (en) | Semiconductor Device And Light Apparatus | |
| CN220569701U (en) | Semiconductor element and semiconductor assembly | |
| CN103633217B (en) | Light-emitting device | |
| JP2007149984A (en) | Manufacture of nitride semiconductor light-emitting element | |
| TW442984B (en) | Mixed-color light emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160308 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5970161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |