JP5952546B2

JP5952546B2 - Actuator drive

Info

Publication number: JP5952546B2
Application number: JP2011245711A
Authority: JP
Inventors: 真紀岩根; 佐藤　圭; 圭佐藤; 謙一吉村
Original assignee: Keihin Corp
Current assignee: Keihin Corp
Priority date: 2011-11-09
Filing date: 2011-11-09
Publication date: 2016-07-13
Anticipated expiration: 2031-11-09
Also published as: JP2013102091A

Description

本発明は、アクチュエータ駆動装置に関する。 The present invention relates to an actuator driving device.

車両に搭載されたエンジン（特に、可変シリンダ機構を備えたエンジン）の振動を抑制する技術として、クランクパルス信号及びＴＤＣパルス信号を基にエンジン振動を推定し、そのエンジン振動に対して同位相且つ同周期でエンジンマウントの下部に設けられたソレノイドアクチュエータを開放、吸引動作させることによりエンジン振動を抑制するアクティブコントロールエンジンマウント（ＡＣＭ）が知られている。 As a technique for suppressing vibration of an engine (particularly an engine having a variable cylinder mechanism) mounted on a vehicle, engine vibration is estimated based on a crank pulse signal and a TDC pulse signal, and in phase with respect to the engine vibration. An active control engine mount (ACM) that suppresses engine vibration by opening and suctioning a solenoid actuator provided at the lower part of the engine mount at the same cycle is known.

例えば下記特許文献１には、上記のようなＡＣＭのソレノイドアクチュエータ（電磁アクチュエータ）を駆動するアクチュエータ駆動装置において、バッテリから供給される電源電圧を昇圧して電磁アクチュエータに供給する昇圧回路と、この昇圧回路の下流側に分圧電圧制限回路を設けることにより、昇圧回路の出力又は昇圧を停止することなく昇圧回路の過熱を防止する技術が開示されている。 For example, in the following Patent Document 1, in an actuator driving apparatus that drives an ACM solenoid actuator (electromagnetic actuator) as described above, a booster circuit that boosts a power supply voltage supplied from a battery and supplies the booster to the electromagnetic actuator, There is disclosed a technique for preventing overheating of a booster circuit without stopping output or boosting of the booster circuit by providing a divided voltage limiting circuit on the downstream side of the circuit.

特開２００５−３３３７６８号公報JP 2005-333768 A

上記特許文献１に記載の回路構成において異常が検出された場合、電磁アクチュエータを停止させる必要があるが、各回路を停止させる順番によってはリレーが固着する虞があり、また、停止タイミング（電流波形ピーク時の停止）によっては電磁アクチュエータにて生じた逆起電流が昇圧回路に回生することによって昇圧回路に２次的異常（昇圧異常）が発生する虞がある。 When an abnormality is detected in the circuit configuration described in Patent Document 1, it is necessary to stop the electromagnetic actuator. However, depending on the order in which the circuits are stopped, the relay may be fixed, and the stop timing (current waveform) Depending on the peak stop), the back electromotive force generated in the electromagnetic actuator may be regenerated in the booster circuit, which may cause secondary abnormality (boost abnormality) in the booster circuit.

本発明は、上述した事情に鑑みてなされたものであり、異常が検出された場合に、適切に電磁アクチュエータの駆動を停止させることの可能なアクチュエータ駆動装置を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object thereof is to provide an actuator driving device capable of appropriately stopping driving of an electromagnetic actuator when an abnormality is detected.

上記目的を達成するために、本発明では、アクチュエータ駆動装置に係る第１の解決手段として、電磁アクチュエータに接続されるアクチュエータ駆動回路と、外部電源電圧を昇圧して前記アクチュエータ駆動回路に出力する昇圧回路と、前記電磁アクチュエータにて発生した逆起電流を前記昇圧回路に回生させる回生回路と、前記アクチュエータ駆動回路を制御することで前記電磁アクチュエータを駆動するプロセッサと、を備えたアクチュエータ駆動装置において、前記プロセッサは、入力信号系の異常状態により、前記電磁アクチュエータの駆動を停止させる停止処理を切替える、という手段を採用する。 In order to achieve the above object, in the present invention, as a first solving means related to an actuator driving device, an actuator driving circuit connected to an electromagnetic actuator, and a booster that boosts an external power supply voltage and outputs the boosted voltage to the actuator driving circuit. In an actuator driving device comprising: a circuit; a regeneration circuit that regenerates a back electromotive current generated in the electromagnetic actuator in the booster circuit; and a processor that drives the electromagnetic actuator by controlling the actuator driving circuit. The processor employs means for switching a stop process for stopping the driving of the electromagnetic actuator according to an abnormal state of the input signal system.

また、本発明では、アクチュエータ駆動装置に係る第２の解決手段として、上記第１の解決手段において、前記プロセッサは、入力信号系の異常を検出した場合、前記逆起電流に起因する前記昇圧回路の昇圧異常防止を考慮したシーケンスで前記電磁アクチュエータの駆動を停止させる第１停止処理を実行する一方、前記昇圧回路の出力電圧を含む内部電源電圧の異常を検出した場合、前記昇圧回路の昇圧異常防止を考慮しないシーケンスで直ちに前記電磁アクチュエータの駆動を停止させる第２停止処理を実行する、という手段を採用する。 According to the present invention, as the second solving means relating to the actuator driving device, in the first solving means, when the processor detects an abnormality of the input signal system, the booster circuit caused by the back electromotive current is used. When the first stop process for stopping the driving of the electromagnetic actuator is executed in a sequence in consideration of the prevention of the boosting abnormality of the booster, while the abnormality of the internal power supply voltage including the output voltage of the boosting circuit is detected, the boosting abnormality of the boosting circuit is detected. A means is adopted in which a second stop process for immediately stopping the driving of the electromagnetic actuator is executed in a sequence not considering prevention.

また、本発明では、アクチュエータ駆動装置に係る第３の解決手段として、上記第２の解決手段において、前記プロセッサは、前記第１停止処理として、前記電磁アクチュエータの駆動電流がゼロになるまで前記アクチュエータ駆動回路の制御を実施した後、前記昇圧回路による昇圧動作を禁止した状態で前記昇圧回路に設けられた昇圧用コンデンサの残存電荷状態に応じて、停止処理または放電処理に切替える、という手段を採用する。 According to the present invention, as the third solving means relating to the actuator driving device, in the second solving means, the processor performs the first stopping process until the driving current of the electromagnetic actuator becomes zero. After controlling the drive circuit, a method is adopted in which the boosting operation by the booster circuit is prohibited and the process is switched to the stop process or the discharge process according to the remaining charge state of the booster capacitor provided in the booster circuit. To do.

また、本発明では、アクチュエータ駆動装置に係る第４の解決手段として、上記第３の解決手段において、前記プロセッサは、前記昇圧用コンデンサの放電処理として、前記昇圧回路による昇圧動作を禁止した状態で前記アクチュエータ駆動回路を制御して前記電磁アクチュエータに駆動電流を流す、という手段を採用する。 According to the present invention, as a fourth solving means relating to the actuator driving device, in the third solving means, the processor prohibits a boosting operation by the boosting circuit as a discharging process of the boosting capacitor. A means is adopted in which the actuator drive circuit is controlled to cause a drive current to flow through the electromagnetic actuator.

また、本発明では、アクチュエータ駆動装置に係る第５の解決手段として、上記第２〜第４のいずれかの解決手段において、前記プロセッサは、前記第２停止処理として、前記外部電源電圧を供給する電源リレーをオフに切替えた後、前記昇圧回路による昇圧動作を禁止した状態とし、その後に前記アクチュエータ駆動回路の制御を禁止した状態とする、という手段を採用する。 In the present invention, as a fifth solving means relating to the actuator driving device, in any one of the second to fourth solving means, the processor supplies the external power supply voltage as the second stop processing. After switching the power supply relay off, a means is adopted in which the boosting operation by the boosting circuit is prohibited, and then the control of the actuator driving circuit is prohibited.

本発明では、入力信号系の異常、つまり回路故障などの重度の故障に直結せず、直ちに電磁アクチュエータの駆動を停止させる必要のない異常を検出した場合には、逆起電流に起因する昇圧回路の昇圧異常防止を考慮したシーケンスで電磁アクチュエータの駆動を停止させる。また、本発明では、昇圧回路の出力電圧を含む内部電源電圧の異常、つまり重度の故障に直結し、直ちに電磁アクチュエータの駆動を停止させる必要のある異常を検出した場合には、昇圧回路の昇圧異常防止を考慮しないシーケンスで直ちに電磁アクチュエータの駆動を停止させる。
従って、本発明によれば、異常が検出された場合に、逆起電流に起因する昇圧回路の昇圧異常や重度の回路故障の発生を防止しながら、適切に電磁アクチュエータの駆動を停止させることが可能となる。 In the present invention, in the case of detecting an abnormality of the input signal system, that is, an abnormality that is not directly connected to a serious failure such as a circuit failure and does not need to immediately stop the driving of the electromagnetic actuator, the booster circuit caused by the back electromotive current is detected. The drive of the electromagnetic actuator is stopped in a sequence that takes into account the prevention of abnormal pressure increase. Further, according to the present invention, when an abnormality in the internal power supply voltage including the output voltage of the booster circuit, that is, an abnormality that is directly connected to a serious failure and needs to immediately stop driving the electromagnetic actuator, is detected. Immediately stop the drive of the electromagnetic actuator in a sequence that does not consider the prevention of abnormalities.
Therefore, according to the present invention, when an abnormality is detected, it is possible to appropriately stop the driving of the electromagnetic actuator while preventing the occurrence of a boosting abnormality of the boosting circuit due to the counter electromotive current or a serious circuit failure. It becomes possible.

本実施形態に係るアクチュエータ駆動装置１の概略構成図である。It is a schematic block diagram of the actuator drive device 1 which concerns on this embodiment. ハーフブリッジドライバ１８からハーフブリッジ回路１１へ出力される第１、第２及び第３の制御信号ＳＯＬ１、ＳＯＬ２、ＳＯＬ３と、ソレノイドコイル２に流れる駆動電流との時間的な対応関係を示すタイミングチャートである。5 is a timing chart showing temporal correspondence between first, second and third control signals SOL1, SOL2, SOL3 output from the half bridge driver 18 to the half bridge circuit 11 and a drive current flowing through the solenoid coil 2. is there. ＣＰＵ２０が異常検出時に実施する駆動停止処理を示すフローチャートである。It is a flowchart which shows the drive stop process which CPU20 implements when abnormality is detected. 駆動停止処理における第１停止処理及び第２停止処理の詳細を示すフローチャートである。It is a flowchart which shows the detail of the 1st stop process in a drive stop process, and a 2nd stop process.

以下、本発明の一実施形態について、図面を参照しながら説明する。
図１は、本実施形態に係るアクチュエータ駆動装置１の概略構成図である。本実施形態に係るアクチュエータ駆動装置１は、不図示のエンジン制御装置から入力されるクランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにＡＣＭのソレノイドアクチュエータ（電磁アクチュエータ）を駆動する（詳細にはソレノイドコイル２に流れる駆動電流を制御する）ものである。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic configuration diagram of an actuator driving device 1 according to the present embodiment. The actuator drive device 1 according to the present embodiment estimates engine vibration based on a crank pulse signal PCLK and a TDC pulse signal PTDC input from an engine control device (not shown), and controls the ACM so that the engine vibration is suppressed. A solenoid actuator (electromagnetic actuator) is driven (specifically, a drive current flowing through the solenoid coil 2 is controlled).

このアクチュエータ駆動装置１は、図１に示すように、ハーフブリッジ回路１１、昇圧回路１２、電源回路１３、ドライバ電源回路１４、抵抗分圧回路１５、第１のＡＮＤ回路１６、第２のＡＮＤ回路１７、ハーフブリッジドライバ１８、リレー出力回路１９及びＣＰＵ(Central Processing Unit)２０、ソレノイド接続端子２１、２２、ＩＧ電源端子２３、ソレノイド電源端子２４、リレー出力端子２５、クランクパルス入力端子２６及びＴＤＣパルス入力端子２７を備えている。 As shown in FIG. 1, the actuator driving apparatus 1 includes a half bridge circuit 11, a booster circuit 12, a power supply circuit 13, a driver power supply circuit 14, a resistance voltage dividing circuit 15, a first AND circuit 16, and a second AND circuit. 17, half bridge driver 18, relay output circuit 19 and CPU (Central Processing Unit) 20, solenoid connection terminals 21, 22, IG power supply terminal 23, solenoid power supply terminal 24, relay output terminal 25, crank pulse input terminal 26 and TDC pulse An input terminal 27 is provided.

なお、ソレノイド接続端子２１、２２は、ソレノイドアクチュエータに組み込まれたソレノイドコイル２の両端に接続されている。ＩＧ電源端子２３は、イグニションスイッチ３を介してバッテリ４の正極端子に接続されている。ソレノイド電源端子２４は、ソレノイド電源リレー５のスイッチ部を介してバッテリ４の正極端子に接続されている。リレー出力端子２５は、ソレノイド電源リレー５のコイル部を介してＩＧ電源端子２３に接続されている。また、クランクパルス入力端子２６及びＴＤＣパルス入力端子２７は、前述のように、エンジン制御装置からクランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを入力するための端子である。 The solenoid connection terminals 21 and 22 are connected to both ends of the solenoid coil 2 incorporated in the solenoid actuator. The IG power terminal 23 is connected to the positive terminal of the battery 4 via the ignition switch 3. The solenoid power terminal 24 is connected to the positive terminal of the battery 4 through the switch part of the solenoid power relay 5. The relay output terminal 25 is connected to the IG power supply terminal 23 via the coil portion of the solenoid power supply relay 5. The crank pulse input terminal 26 and the TDC pulse input terminal 27 are terminals for inputting the crank pulse signal PCLK and the TDC pulse signal PTDC from the engine control device as described above.

ハーフブリッジ回路１１は、ＣＰＵ２０による制御の下、昇圧回路１２からソレノイド駆動電圧ＶＢＯＯＳＴの供給を受けてソレノイドコイル２に駆動電流を出力するアクチュエータ駆動回路であり、例えばｎ型ＭＯＳ−ＦＥＴである第１のスイッチング素子１１ａ、第２のスイッチング素子１１ｂ及び第３のスイッチング素子１１ｃと、ソレノイドコイル２にて発生した逆起電流を昇圧回路１２に回生させるための回生ダイオード１１ｄとから構成されている。 The half bridge circuit 11 is an actuator drive circuit that receives a supply of the solenoid drive voltage VBOOST from the booster circuit 12 and outputs a drive current to the solenoid coil 2 under the control of the CPU 20, and is a first n-type MOS-FET, for example. Switching element 11a, second switching element 11b and third switching element 11c, and a regenerative diode 11d for causing the booster circuit 12 to regenerate the back electromotive force generated in the solenoid coil 2.

第１のスイッチング素子１１ａは、ドレイン端子が昇圧回路１２の出力端子（昇圧用コンデンサ１２ｃの高圧側端子）に接続され、ソース端子がソレノイド接続端子２１を介してソレノイドコイル２の一端に接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第１のスイッチング素子１１ａは、ハーフブリッジドライバ１８からゲート端子に入力される第１の制御信号（パルス幅変調された信号）ＳＯＬ１に応じてオン／オフ状態が切替わる。 The first switching element 11a has a drain terminal connected to the output terminal of the booster circuit 12 (high-voltage side terminal of the booster capacitor 12c), a source terminal connected to one end of the solenoid coil 2 via the solenoid connection terminal 21, The gate terminal is connected to the half bridge driver 18. The first switching element 11a is switched on / off in accordance with a first control signal (pulse width modulated signal) SOL1 input from the half bridge driver 18 to the gate terminal.

第２のスイッチング素子１１ｂは、ドレイン端子がソレノイド接続端子２２を介してソレノイドコイル２の他端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第２のスイッチング素子１１ｂは、ハーフブリッジドライバ１８からゲート端子に入力される第２の制御信号ＳＯＬ２に応じてオン／オフ状態が切替わる。 The second switching element 11 b has a drain terminal connected to the other end of the solenoid coil 2 via a solenoid connection terminal 22, a source terminal connected to the ground, and a gate terminal connected to the half bridge driver 18. The second switching element 11b is switched on / off according to the second control signal SOL2 input from the half-bridge driver 18 to the gate terminal.

第３のスイッチング素子１１ｃは、第１のスイッチング素子１１ａに対してオンオフ状態が反転するように制御されるスイッチング素子であり、ドレイン端子がソレノイド接続端子２１を介してソレノイドコイル２の一端に接続され、ソース端子がアースに接続され、ゲート端子がハーフブリッジドライバ１８に接続されている。この第３のスイッチング素子１１ｃは、ハーフブリッジドライバ１８からゲート端子に入力される第３の制御信号ＳＯＬ３（第１の制御信号ＳＯＬ１に対してレベルが反転する信号）に応じてオン／オフ状態が切替わる。 The third switching element 11c is a switching element that is controlled so that the on / off state is reversed with respect to the first switching element 11a, and the drain terminal is connected to one end of the solenoid coil 2 via the solenoid connection terminal 21. The source terminal is connected to the ground, and the gate terminal is connected to the half-bridge driver 18. The third switching element 11c is turned on / off in response to a third control signal SOL3 (a signal whose level is inverted with respect to the first control signal SOL1) input from the half bridge driver 18 to the gate terminal. Switch.

回生ダイオード１１ｄは、アノード端子がソレノイド接続端子２２を介してソレノイドコイル２の他端に接続され、カソード端子が昇圧回路１２の出力端子に接続されている。この回生ダイオード１１ｄは、第１及び第２のスイッチング素子１１ａ、１１ｂの両方がオフの時にソレノイドコイル２の他端から出力される逆起電流を昇圧回路１２に回生させる回生回路として設けられたものである。 The regenerative diode 11 d has an anode terminal connected to the other end of the solenoid coil 2 via the solenoid connection terminal 22 and a cathode terminal connected to the output terminal of the booster circuit 12. The regenerative diode 11d is provided as a regenerative circuit that causes the booster circuit 12 to regenerate a counter electromotive current output from the other end of the solenoid coil 2 when both the first and second switching elements 11a and 11b are off. It is.

昇圧回路１２は、ソレノイド電源端子２４を介して入力される外部電源電圧、つまりソレノイド電源リレー５がオンの時にバッテリ４から入力される電圧（例えば１２Ｖ）をソレノイド駆動電圧ＶＢＯＯＳＴ（例えば３０Ｖ）まで昇圧して上記のハーフブリッジ回路１１に出力する回路であり、昇圧用コイル１２ａ、ダイオード１２ｂ、昇圧用コンデンサ１２ｃ、スイッチング素子１２ｄ、抵抗素子１２ｅ、１２ｆ、昇圧制御用電源回路１２ｇ及び昇圧制御回路１２ｈから構成されている。 The booster circuit 12 boosts an external power supply voltage input via the solenoid power supply terminal 24, that is, a voltage (for example, 12V) input from the battery 4 when the solenoid power relay 5 is on to a solenoid drive voltage VBOOST (for example, 30V). Output to the half bridge circuit 11 from the boosting coil 12a, the diode 12b, the boosting capacitor 12c, the switching element 12d, the resistance elements 12e and 12f, the boosting control power supply circuit 12g, and the boosting control circuit 12h. It is configured.

なお、以下では、ソレノイド電源端子２４を介して入力されるバッテリ４の出力電圧をソレノイド電源電圧ＶＩＧＳＯＬと呼ぶ。また、このソレノイド電源電圧ＶＩＧＳＯＬは、不図示の抵抗分圧回路によって５Ｖ以下に分圧された後、ＣＰＵ２０に入力される。 Hereinafter, the output voltage of the battery 4 input through the solenoid power supply terminal 24 is referred to as a solenoid power supply voltage VIGSOL. Further, the solenoid power supply voltage VIGSOL is divided to 5 V or less by a resistance voltage dividing circuit (not shown) and then input to the CPU 20.

昇圧用コイル１２ａは、一端がソレノイド電源端子２４に接続され、他端がダイオード１２ｂのアノード端子に接続されている。ダイオード１２ｂは、アノード端子が昇圧用コイル１２ａの他端に接続され、カソード端子が昇圧用コンデンサ１２ｃの高圧側端子（昇圧回路１２の出力端子）に接続されている。昇圧用コンデンサ１２ｃは、高圧側端子がハーフブリッジ回路１１（第１のスイッチング素子１１ａのドレイン端子及び回生ダイオード１１ｄのカソード端子）に接続され、低圧側端子がアースに接続されている。 The boosting coil 12a has one end connected to the solenoid power supply terminal 24 and the other end connected to the anode terminal of the diode 12b. The diode 12b has an anode terminal connected to the other end of the boosting coil 12a and a cathode terminal connected to the high-voltage side terminal of the boosting capacitor 12c (the output terminal of the boosting circuit 12). The boosting capacitor 12c has a high voltage side terminal connected to the half-bridge circuit 11 (the drain terminal of the first switching element 11a and the cathode terminal of the regenerative diode 11d), and a low voltage side terminal connected to the ground.

スイッチング素子１２ｄは、例えばｎ型ＭＯＳ−ＦＥＴであり、ドレイン端子がダイオード１２ｂのアノード端子に接続され、ソース端子がアースに接続され、ゲート端子が昇圧制御回路１２ｈに接続されている。このスイッチング素子１２ｄは、昇圧制御回路１２ｈからゲート端子に入力される昇圧制御信号ｃｎｔに応じてオンオフ状態が切替わる。 The switching element 12d is, for example, an n-type MOS-FET, and has a drain terminal connected to the anode terminal of the diode 12b, a source terminal connected to the ground, and a gate terminal connected to the boost control circuit 12h. The switching element 12d is switched on and off in accordance with a boost control signal cnt input to the gate terminal from the boost control circuit 12h.

抵抗素子１２ｅは、一端が昇圧用コンデンサ１２ｃの高圧側端子に接続され、他端が抵抗素子１２ｆの一端に接続されている。抵抗素子１２ｆは、一端が昇圧制御回路１２ｈ及びＣＰＵ２０に接続され、他端がアースに接続されている。これら抵抗素子１２ｅ、１２ｆは、ソレノイド駆動電圧ＶＢＯＯＳＴを５Ｖ以下に分圧して昇圧制御回路１２ｈ及びＣＰＵ２０に出力する抵抗分圧回路を構成している。 The resistor element 12e has one end connected to the high-voltage side terminal of the boosting capacitor 12c and the other end connected to one end of the resistor element 12f. One end of the resistance element 12f is connected to the boost control circuit 12h and the CPU 20, and the other end is connected to the ground. The resistance elements 12e and 12f constitute a resistance voltage dividing circuit that divides the solenoid drive voltage VBOOST to 5 V or less and outputs the divided voltage to the boost control circuit 12h and the CPU 20.

昇圧制御用電源回路１２ｇは、入力端子がソレノイド電源端子２４に接続され、出力端子が昇圧制御回路１２ｈ、ドライバ電源回路１４及びＣＰＵ２０に接続されており、ソレノイド電源端子２４から入力されるソレノイド電源電圧ＶＩＧＳＯＬを降圧して昇圧制御用電源電圧Ｖｃｃ＿ＢＯ（例えば５Ｖ）を生成し、その昇圧制御用電源電圧Ｖｃｃ＿ＢＯを昇圧制御回路１２ｈ、ドライバ電源回路１４及びＣＰＵ２０に出力する。 The boost control power supply circuit 12g has an input terminal connected to the solenoid power supply terminal 24 and an output terminal connected to the boost control circuit 12h, the driver power supply circuit 14 and the CPU 20, and the solenoid power supply voltage input from the solenoid power supply terminal 24. The voltage VIGSOL is stepped down to generate a boost control power supply voltage Vcc_BO (for example, 5V), and the boost control power supply voltage Vcc_BO is output to the boost control circuit 12h, the driver power supply circuit 14 and the CPU 20.

昇圧制御回路１２ｈは、昇圧制御用電源回路１２ｇから供給される昇圧制御用電源電圧Ｖｃｃ＿ＢＯによって動作する制御ＩＣであり、抵抗素子１２ｅ、１２ｆによって構成された抵抗分圧回路の出力電圧（ソレノイド駆動電圧ＶＢＯＯＳＴの抵抗分圧値）に基づいてソレノイド駆動電圧ＶＢＯＯＳＴの現在値を求め、その現在値が目標値（例えば３０Ｖ）と一致するようにスイッチング素子１２ｄをＰＷＭ制御する（昇圧制御信号ｃｎｔのデューティ比を制御する）。 The step-up control circuit 12h is a control IC that operates by the step-up control power supply voltage Vcc_BO supplied from the step-up control power supply circuit 12g, and outputs the output voltage (solenoid drive voltage) of the resistance voltage dividing circuit formed by the resistance elements 12e and 12f. The current value of the solenoid drive voltage VBOOST is obtained based on the resistance divided voltage value of VBOOST), and the switching element 12d is PWM controlled so that the current value matches a target value (for example, 30V) (duty ratio of the boost control signal cnt) Control).

また、この昇圧制御回路１２ｈは、ＣＰＵ２０から入力される昇圧イネーブル信号ＶＣＨＧ＿ＥＮがＯＮ（例えばハイレベル）の場合に、スイッチング素子１２ｄのＰＷＭ制御を実施する一方、昇圧イネーブル信号ＶＣＨＧ＿ＥＮがＯＦＦ（例えばローレベル）の場合に、スイッチング素子１２ｄのＰＷＭ制御を停止する（昇圧制御信号ｃｎｔの出力を停止する）機能を有している。 Further, the boost control circuit 12h performs PWM control of the switching element 12d when the boost enable signal VCHG_EN input from the CPU 20 is ON (for example, high level), while the boost enable signal VCHG_EN is OFF (for example, low level). ) Has a function of stopping the PWM control of the switching element 12d (stopping the output of the boost control signal cnt).

電源回路１３は、入力端子がＩＧ電源端子２３に接続され、出力端子がＣＰＵ２０に接続されており、ＩＧ電源端子２３を介して入力される外部電源電圧、つまりイグニションスイッチ３がオンの時にバッテリ４から入力される電圧（以下、この電圧をイグニション電源電圧ＶＩＧと呼ぶ）を降圧して低電圧回路用電源電圧Ｖｃｃ（例えば５Ｖ）を生成し、その低電圧回路用電源電圧ＶｃｃをＣＰＵ２０やその他の低電圧回路（第１のＡＮＤ回路１６、第２のＡＮＤ回路１７も含む）に出力する。 The power supply circuit 13 has an input terminal connected to the IG power supply terminal 23, an output terminal connected to the CPU 20, and an external power supply voltage input via the IG power supply terminal 23, that is, the battery 4 when the ignition switch 3 is on. Is stepped down to generate a low-voltage circuit power supply voltage Vcc (for example, 5 V), and the low-voltage circuit power supply voltage Vcc is generated by the CPU 20 or other devices. Output to a low voltage circuit (including the first AND circuit 16 and the second AND circuit 17).

ドライバ電源回路１４は、一方の入力端子が昇圧回路１２の出力端子に接続され、他方の入力端子が昇圧制御用電源回路１２ｇの出力端子に接続され、出力端子がハーフブリッジドライバ１８に接続されたチャージポンプ回路であり、昇圧回路１２から入力されるソレノイド駆動電圧ＶＢＯＯＳＴと、昇圧制御用電源回路１２ｇから入力される昇圧制御用電源電圧Ｖｃｃ＿ＢＯとを利用してドライバ電源電圧ＶＣＨＰ（例えばＶＢＯＯＳＴ＋Ｖｃｃ＿ＢＯ＊２＝４０Ｖ）を生成し、そのドライバ電源電圧ＶＣＨＰをハーフブリッジドライバ１８に出力する。 The driver power supply circuit 14 has one input terminal connected to the output terminal of the booster circuit 12, the other input terminal connected to the output terminal of the booster control power supply circuit 12 g, and the output terminal connected to the half bridge driver 18. A driver pump voltage VCHP (for example, VBOOST + Vcc_BO * 2) using a solenoid drive voltage VBOOST input from the booster circuit 12 and a booster control power supply voltage Vcc_BO input from the booster control power supply circuit 12g. 40V) and the driver power supply voltage VCHP is output to the half-bridge driver 18.

抵抗分圧回路１５は、ドライバ電源回路１４から出力されるドライバ電源電圧ＶＣＨＰを５Ｖ以下に分圧してＣＰＵ２０に出力する回路であり、ドライバ電源回路１４の出力端子とアースとの間に直列接続された２つの抵抗素子１５ａ、１５ｂから構成されている。 The resistor voltage dividing circuit 15 is a circuit that divides the driver power supply voltage VCHP output from the driver power supply circuit 14 to 5 V or less and outputs the divided voltage to the CPU 20, and is connected in series between the output terminal of the driver power supply circuit 14 and the ground. It comprises two resistance elements 15a and 15b.

第１のＡＮＤ回路１６は、ＣＰＵ２０から入力されるソレノイド出力イネーブル信号ＳＯＬ＿ＥＮと第１のタイミング信号Ｔ１との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ１８に出力する。第２のＡＮＤ回路１７は、ＣＰＵ２０から入力されるソレノイド出力イネーブル信号ＳＯＬ＿ＥＮと第２のタイミング信号Ｔ２との論理積を演算し、その演算結果に応じた信号をハーフブリッジドライバ１８に出力する。 The first AND circuit 16 calculates a logical product of the solenoid output enable signal SOL_EN input from the CPU 20 and the first timing signal T1, and outputs a signal corresponding to the calculation result to the half bridge driver 18. The second AND circuit 17 calculates a logical product of the solenoid output enable signal SOL_EN input from the CPU 20 and the second timing signal T2, and outputs a signal corresponding to the calculation result to the half bridge driver 18.

ハーフブリッジドライバ１８は、ソレノイド電源電圧ＶＩＧＳＯＬとドライバ電源回路１４から供給されるドライバ電源電圧ＶＣＨＰとによって動作するドライバＩＣであり、第１のＡＮＤ回路１６及び第２のＡＮＤ回路１７から入力される信号のタイミング調整及びレベル調整等を行うことにより、第１のスイッチング素子１１ａに出力する第１の制御信号ＳＯＬ１と、第２のスイッチング素子１１ｂに出力する第２の制御信号ＳＯＬ２と、第３のスイッチング素子１１ｃに出力する第３の制御信号ＳＯＬ３（第１の制御信号ＳＯＬ１に対してレベルが反転した信号）を生成する。 The half-bridge driver 18 is a driver IC that operates based on the solenoid power supply voltage VIGSOL and the driver power supply voltage VCHP supplied from the driver power supply circuit 14, and a signal input from the first AND circuit 16 and the second AND circuit 17. By performing the timing adjustment and level adjustment, the first control signal SOL1 output to the first switching element 11a, the second control signal SOL2 output to the second switching element 11b, and the third switching A third control signal SOL3 (a signal whose level is inverted with respect to the first control signal SOL1) to be output to the element 11c is generated.

リレー出力回路１９は、リレー出力端子２５を介してソレノイド電源リレー５のコイル部に接続されており、ＣＰＵ２０から入力されるリレー制御信号ＳＯＬＲＬＹに応じてソレノイド電源リレー５のオンオフ状態を切替える回路である。このリレー出力回路１９は、リレー制御信号ＳＯＬＲＬＹがＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）に遷移した時に、ソレノイド電源リレー５のコイル部を通電させてソレノイド電源リレー５をオンに切替える。 The relay output circuit 19 is connected to the coil portion of the solenoid power relay 5 via the relay output terminal 25, and is a circuit that switches the on / off state of the solenoid power relay 5 in accordance with a relay control signal SOLRLY input from the CPU 20. . When the relay control signal SOLRLY transitions from OFF (for example, low level) to ON (for example, high level), the relay output circuit 19 energizes the coil portion of the solenoid power relay 5 and switches the solenoid power relay 5 on.

ＣＰＵ２０は、クランクパルス入力端子２６を介して入力されるクランクパルス信号ＰＣＬＫと、ＴＤＣパルス入力端子２７を介して入力されるＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるようにＡＣＭのソレノイドアクチュエータを駆動する（ソレノイドコイル２に流れる駆動電流を制御する）プロセッサである。具体的には、ＣＰＵ２０は、不図示の駆動電流検出回路から入力される駆動電流検出値が目標値と一致するように、第１、第２及び第３のスイッチング素子１１ａ、１１ｂ、１１ｃをＰＷＭ制御する（第１のＡＮＤ回路１６に出力する第１のタイミング信号Ｔ１と第２のＡＮＤ回路１７に出力する第２のタイミング信号Ｔ２のデューティ比を制御する）。 The CPU 20 estimates engine vibration based on the crank pulse signal PCLK input via the crank pulse input terminal 26 and the TDC pulse signal PTDC input via the TDC pulse input terminal 27, and the engine vibration is suppressed. The processor drives the solenoid actuator of the ACM so as to control the drive current flowing through the solenoid coil 2. Specifically, the CPU 20 PWMs the first, second, and third switching elements 11a, 11b, and 11c so that the drive current detection value input from a drive current detection circuit (not shown) matches the target value. Control (controls the duty ratio between the first timing signal T1 output to the first AND circuit 16 and the second timing signal T2 output to the second AND circuit 17).

また、詳細は後述するが、このＣＰＵ２０は、入力信号系の異常（クランクパルス信号ＰＣＬＫ或いはＴＤＣパルス信号ＰＴＤＣの異常）を検出した場合、ソレノイドコイル２にて生じる逆起電流に起因する昇圧回路１２の昇圧異常防止を考慮したシーケンスでソレノイドアクチュエータの駆動を停止させる第１停止処理を実行する一方、昇圧回路１２の出力電圧（ソレノイド駆動電圧ＶＢＯＯＳＴ）を含む内部電源電圧の異常を検出した場合、昇圧回路１２の昇圧異常防止を考慮しないシーケンスで直ちにソレノイドアクチュエータの駆動を停止させる第２停止処理を実行する。 Although details will be described later, the CPU 20 detects the abnormality of the input signal system (abnormality of the crank pulse signal PCLK or the TDC pulse signal PTDC), and the booster circuit 12 caused by the back electromotive current generated in the solenoid coil 2. When the first stop process for stopping the driving of the solenoid actuator is executed in a sequence that takes into consideration the prevention of the boosting abnormality, while the abnormality of the internal power supply voltage including the output voltage (solenoid driving voltage VBOOST) of the boosting circuit 12 is detected, A second stop process for immediately stopping the drive of the solenoid actuator is executed in a sequence that does not consider the step-up abnormality prevention of the circuit 12.

以下では、上記のように構成されたアクチュエータ駆動装置１の動作について説明する。
まず、イグニションスイッチ３がオンに切替わると、バッテリ４からＩＧ電源端子２３を介して入力されるイグニション電源電圧ＶＩＧが例えば１２Ｖに向かって立上がり始め、少し遅れて電源回路１３から出力される低電圧回路用電源電圧Ｖｃｃが５Ｖに向かって立上がり始める。 Below, operation | movement of the actuator drive device 1 comprised as mentioned above is demonstrated.
First, when the ignition switch 3 is turned on, the ignition power supply voltage VIG input from the battery 4 via the IG power supply terminal 23 starts to rise toward, for example, 12V, and is a low voltage output from the power supply circuit 13 with a slight delay. The circuit power supply voltage Vcc starts to rise toward 5V.

なお、この時、ＣＰＵ２０は未だ動作停止状態にあり、リレー制御信号ＳＯＬＲＬＹはＯＦＦ（例えばローレベル）、ソレノイド電源リレー５はオフ状態、ソレノイド電源電圧ＶＩＧＳＯＬ、昇圧制御用電源電圧Ｖｃｃ＿ＢＯ、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰは０Ｖ（グランドレベル）、昇圧イネーブル信号ＶＣＨＧ＿ＥＮ及びソレノイド出力イネーブル信号ＳＯＬ＿ＥＮはＯＦＦ（例えばローレベル）である。 At this time, the CPU 20 is still in an operation stop state, the relay control signal SOLRLY is OFF (for example, low level), the solenoid power relay 5 is OFF, the solenoid power supply voltage VIGSOL, the boost control power supply voltage Vcc_BO, and the solenoid drive voltage VBOOST. The driver power supply voltage VCHP is 0 V (ground level), and the boost enable signal VCHG_EN and the solenoid output enable signal SOL_EN are OFF (for example, low level).

そして、低電圧回路用電源電圧Ｖｃｃが例えば５Ｖに到達すると、ＣＰＵ２０は起動して所定のイニシャル処理を開始し、イニシャル処理の終了後に、リレー出力回路１９に出力するリレー制御信号ＳＯＬＲＬＹをＯＦＦ（例えばローレベル）からＯＮ（例えばハイレベル）にセットする。これにより、ソレノイド電源リレー５のコイル部が通電され始め、ソレノイド電源リレー５がオンに切替わる。 When the low-voltage circuit power supply voltage Vcc reaches, for example, 5 V, the CPU 20 starts and starts a predetermined initial process. After the initial process ends, the relay control signal SOLRLY output to the relay output circuit 19 is turned off (for example, Set from low level to ON (eg high level). Thereby, the coil part of the solenoid power relay 5 starts to be energized, and the solenoid power relay 5 is switched on.

このように、ソレノイド電源リレー５がオンに切替わると、バッテリ４からソレノイド電源端子２４を介して入力されるソレノイド電源電圧ＶＩＧＳＯＬが例えば１２Ｖに向かって立上がり始め、少し遅れて昇圧制御用電源回路１２ｇから出力される昇圧制御用電源電圧Ｖｃｃ＿ＢＯが例えば５Ｖに向かって立上がり始める。 As described above, when the solenoid power relay 5 is switched on, the solenoid power voltage VIGSOL input from the battery 4 via the solenoid power terminal 24 starts to rise toward, for example, 12V, and after a little delay, the boost control power circuit 12g. The step-up control power supply voltage Vcc_BO output from 1 starts to rise toward 5 V, for example.

この時、昇圧イネーブル信号ＶＣＨＧ＿ＥＮは未だＯＦＦ（例えばローレベル）であり、昇圧回路１２による昇圧動作が禁止された状態（昇圧制御回路１２ｈからの昇圧制御信号ｃｎｔの出力が停止された状態）であるため、昇圧回路１２から出力されるソレノイド駆動電圧ＶＢＯＯＳＴは、ソレノイド電源電圧ＶＩＧＳＯＬに連動して立上がり始め、ドライバ電源回路１４から出力されるドライバ電源電圧ＶＣＨＰは、昇圧制御用電源電圧Ｖｃｃ＿ＢＯに連動してソレノイド駆動電圧ＶＢＯＯＳＴから少し遅れて立上がり始める。 At this time, the boost enable signal VCHG_EN is still OFF (for example, low level), and the boost operation by the boost circuit 12 is prohibited (the output of the boost control signal cnt from the boost control circuit 12h is stopped). Therefore, the solenoid drive voltage VBOOST output from the booster circuit 12 starts to rise in conjunction with the solenoid power supply voltage VIGSOL, and the driver power supply voltage VCHP output from the driver power supply circuit 14 interlocks with the boost control power supply voltage Vcc_BO. It starts to rise slightly after the solenoid drive voltage VBOOST.

なお、昇圧回路１２による昇圧動作が禁止された状態では、ソレノイド駆動電圧ＶＢＯＯＳＴは、ソレノイド電源電圧ＶＩＧＳＯＬと同じ１２Ｖまで上昇し、ドライバ電源電圧ＶＣＨＰは、例えば２２Ｖ（＝ＶＢＯＯＳＴ＋Ｖｃｃ＿ＢＯ＊２）まで上昇することになる。 In the state where the boosting operation by the booster circuit 12 is prohibited, the solenoid drive voltage VBOOST rises to 12V, which is the same as the solenoid power supply voltage VIGSOL, and the driver power supply voltage VCHP rises to, for example, 22V (= VBOOST + Vcc_BO * 2). become.

そして、ＣＰＵ２０は、リレー制御信号ＳＯＬＲＬＹをＯＮ（例えばハイレベル）にセットしてから、ソレノイド電源電圧ＶＩＧＳＯＬ、昇圧制御用電源電圧Ｖｃｃ＿ＢＯ、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰが十分な値に上昇したと推定される一定時間経過後に、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットすることにより、昇圧回路１２による昇圧動作を許可する。 Then, after setting the relay control signal SOLRLY to ON (for example, high level), the CPU 20 increases the solenoid power supply voltage VIGSOL, the boost control power supply voltage Vcc_BO, the solenoid drive voltage VBOOST, and the driver power supply voltage VCHP to sufficient values. Is set to ON (for example, high level), and the boosting operation by the booster circuit 12 is permitted.

これにより、昇圧制御回路１２ｈがスイッチング素子１２ｄのＰＷＭ制御を開始する（昇圧制御信号ｃｎｔの出力を開始する）ため、ソレノイド駆動電圧ＶＢＯＯＳＴが目標値（例えば３０Ｖ）に向かって上昇し始め、ドライバ電源電圧ＶＣＨＰも例えば４０Ｖ（＝ＶＢＯＯＳＴ＋Ｖｃｃ＿ＢＯ＊２）に向かって上昇し始める。 As a result, the boost control circuit 12h starts PWM control of the switching element 12d (starts output of the boost control signal cnt), so that the solenoid drive voltage VBOOST starts to rise toward the target value (for example, 30V), and the driver power supply The voltage VCHP also starts to increase toward 40 V (= VBOOST + Vcc_BO * 2), for example.

そして、ＣＰＵ２０は、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＮ（例えばハイレベル）にセットしてから、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰが十分な値に上昇したと推定される一定時間経過後に、ソレノイド出力イネーブル信号ＳＯＬ＿ＥＮをＯＮ（例えばハイレベル）にセットしてハーフブリッジ回路１１の制御を許可する状態に切替えて駆動電流制御を開始する。 Then, the CPU 20 sets the boost enable signal VCHG_EN to ON (for example, high level), and then, after a certain period of time is estimated that the solenoid drive voltage VBOOST and the driver power supply voltage VCHP have increased to sufficient values, the solenoid output enable The signal SOL_EN is set to ON (for example, high level) to switch to a state in which control of the half bridge circuit 11 is permitted, and drive current control is started.

具体的には、ＣＰＵ２０は、クランクパルス信号ＰＣＬＫ及びＴＤＣパルス信号ＰＴＤＣを基にエンジン振動を推定し、そのエンジン振動が抑制されるような駆動電流の目標値を決定し、不図示の駆動電流検出回路から入力される駆動電流検出値が上記目標値と一致するように、第１、第２及び第３のスイッチング素子１１ａ、１１ｂ、１１ｃをＰＷＭ制御する（第１のＡＮＤ回路１６に出力する第１のタイミング信号Ｔ１と第２のＡＮＤ回路１７に出力する第２のタイミング信号Ｔ２のデューティ比を制御する）。 Specifically, the CPU 20 estimates engine vibration based on the crank pulse signal PCLK and the TDC pulse signal PTDC, determines a target value of the drive current that suppresses the engine vibration, and detects a drive current (not shown). PWM control is performed on the first, second, and third switching elements 11a, 11b, and 11c so that the drive current detection value input from the circuit matches the target value (the first output to the first AND circuit 16). 1) and the duty ratio of the second timing signal T2 output to the second AND circuit 17).

図２は、上記のようなＣＰＵ２０によるＰＷＭ制御によって、ハーフブリッジドライバ１８からハーフブリッジ回路１１へ出力される第１の制御信号ＳＯＬ１、第２の制御信号ＳＯＬ２及び第３の制御信号ＳＯＬ３と、ソレノイドコイル２に流れる駆動電流との時間的な対応関係を示すタイミングチャートである。 FIG. 2 shows the first control signal SOL1, the second control signal SOL2, and the third control signal SOL3 output from the half bridge driver 18 to the half bridge circuit 11 by the PWM control by the CPU 20 as described above, and a solenoid. 4 is a timing chart showing a temporal correspondence relationship with a drive current flowing in a coil 2;

この図２に示すように、時刻ｔ１から時刻ｔ２までの期間において、所定のデューティ比を有し、互いにレベルが反転するパルス状の第１の制御信号ＳＯＬ１及び第３の制御信号ＳＯＬ３と、オンレベル（ハイレベル）一定の第２の制御信号ＳＯＬ２がハーフブリッジドライバ１８からハーフブリッジ回路１１へ出力される。 As shown in FIG. 2, in the period from the time t1 to the time t2, the pulse-like first control signal SOL1 and third control signal SOL3 having a predetermined duty ratio and the levels are inverted with each other are turned on. A second control signal SOL 2 having a constant level (high level) is output from the half bridge driver 18 to the half bridge circuit 11.

つまり、時刻ｔ１から時刻ｔ２までの期間では、第２のスイッチング素子１１ｂがオン状態に維持されながら、第１のスイッチング素子１１ａ及び第３のスイッチング素子１１ｃが、所定のデューティ比でオン／オフ制御される。なお、第３のスイッチング素子１１ｃのオン／オフ状態は、第１のスイッチング素子１１ａに対して反転していることに注意されたい。 That is, during the period from time t1 to time t2, the first switching element 11a and the third switching element 11c are controlled to be turned on / off at a predetermined duty ratio while the second switching element 11b is maintained in the on state. Is done. Note that the on / off state of the third switching element 11c is inverted with respect to the first switching element 11a.

このような時刻ｔ１から時刻ｔ２までの期間において、第１のスイッチング素子１１ａがオン及び第３のスイッチング素子１１ｃがオフの時、ソレノイドコイル２の一端は第１のスイッチング素子１１ａを介して昇圧回路１２に接続され、ソレノイドコイル２の他端は第２のスイッチング素子１１ｂを介してアースに接続される。この時、ソレノイドコイル２にソレノイド駆動電圧ＶＢＯＯＳＴが印加されるため、ソレノイドコイル２に流れる駆動電流は一定の傾きで増加する。なお、この時の駆動電流は、昇圧回路１２→第１のスイッチング素子１１ａ→ソレノイドコイル２→第２のスイッチング素子１１ｂ→アース、というルート（負荷通電ルート）で流れる。 In such a period from time t1 to time t2, when the first switching element 11a is on and the third switching element 11c is off, one end of the solenoid coil 2 is connected to the booster circuit via the first switching element 11a. 12 and the other end of the solenoid coil 2 is connected to the ground via the second switching element 11b. At this time, since the solenoid drive voltage VBOOST is applied to the solenoid coil 2, the drive current flowing through the solenoid coil 2 increases with a constant slope. The drive current at this time flows through a route (load energization route) of the booster circuit 12 → the first switching element 11a → the solenoid coil 2 → the second switching element 11b → the ground.

一方、時刻ｔ１から時刻ｔ２までの期間において、第１のスイッチング素子１１ａがオフ及び第３のスイッチング素子１１ｃがオンの時、ソレノイドコイル２の一端は第３のスイッチング素子１１ｃを介してアースに接続される（ソレノイドコイル２の他端は第２のスイッチング素子１１ｂを介してアースに接続されたまま）。この時、ソレノイドコイル２にソレノイド駆動電圧ＶＢＯＯＳＴが印加されないので、ソレノイドコイル２に逆起電圧が発生し、ソレノイドコイル２の他端から逆起電流が出力される。 On the other hand, during the period from time t1 to time t2, when the first switching element 11a is off and the third switching element 11c is on, one end of the solenoid coil 2 is connected to the ground via the third switching element 11c. (The other end of the solenoid coil 2 remains connected to the ground via the second switching element 11b). At this time, since the solenoid drive voltage VBOOST is not applied to the solenoid coil 2, a back electromotive voltage is generated in the solenoid coil 2, and a back electromotive current is output from the other end of the solenoid coil 2.

この逆起電流は、第２のスイッチング素子１１ｂを介してアースに流入し、さらに第３のスイッチング素子１１ｃを介してソレノイドコイル２の一端に還流する。つまり、駆動電流は、ソレノイドコイル２→第２のスイッチング素子１１ｂ→アース→第３のスイッチング素子１１ｃ→ソレノイドコイル２、というルート（電流還流ルート）で流れる。これにより、第１のスイッチング素子１１ａがオフとなっても、ソレノイドコイル２の駆動電流は一定に保持される（厳密には減少するが無視できる）。 This counter electromotive current flows into the ground via the second switching element 11b, and then flows back to one end of the solenoid coil 2 via the third switching element 11c. That is, the drive current flows through a route (current return route) of the solenoid coil 2 → the second switching element 11b → the ground → the third switching element 11c → the solenoid coil 2. As a result, even when the first switching element 11a is turned off, the drive current of the solenoid coil 2 is kept constant (strictly, it can be ignored although it decreases).

このように、時刻ｔ１から時刻ｔ２までの期間において、第２のスイッチング素子１１ｂをオン状態に維持しながら、互いにオン／オフ状態が反転するように第１のスイッチング素子１１ａ及び第３のスイッチング素子１１ｃをＰＷＭ制御することにより、ソレノイドコイル２に流れる駆動電流の立上がり特性を制御することができる。 In this way, in the period from time t1 to time t2, the first switching element 11a and the third switching element are so arranged that the on / off state is reversed while the second switching element 11b is maintained in the on state. By performing PWM control of 11c, the rising characteristic of the drive current flowing through the solenoid coil 2 can be controlled.

続いて、時刻ｔ２から時刻ｔ３までの期間において、ローレベル一定の第１の制御信号ＳＯＬ１と、ハイレベル一定の第３の制御信号ＳＯＬ３と、所定のデューティ比を有するパルス状の第２の制御信号ＳＯＬ２とがハーフブリッジドライバ１８からハーフブリッジ回路１１へ出力される。つまり、時刻ｔ２から時刻ｔ３までの期間では、第１のスイッチング素子１１ａがオフ状態且つ第３のスイッチング素子１１ｃがオン状態に維持されながら、第２のスイッチング素子１１ｂが所定のデューティ比でオン／オフ制御される。 Subsequently, in a period from time t2 to time t3, a first control signal SOL1 having a constant low level, a third control signal SOL3 having a constant high level, and a pulse-shaped second control having a predetermined duty ratio. The signal SOL2 is output from the half bridge driver 18 to the half bridge circuit 11. That is, in the period from time t2 to time t3, the first switching element 11a is kept in the off state and the third switching element 11c is kept in the on state, while the second switching element 11b is turned on / off at a predetermined duty ratio. Controlled off.

このような時刻ｔ２から時刻ｔ３までの期間において、第２のスイッチング素子１１ｂがオフの時、ソレノイドコイル２の一端は第３のスイッチング素子１１ｃを介してアースに接続され、ソレノイドコイル２の他端は回生ダイオード１１ｄを介して昇圧回路１２に接続される。この時、ソレノイドコイル２にソレノイド駆動電圧ＶＢＯＯＳＴが印加されないので、ソレノイドコイル２に逆起電圧が生じる。 In such a period from time t2 to time t3, when the second switching element 11b is off, one end of the solenoid coil 2 is connected to the ground via the third switching element 11c, and the other end of the solenoid coil 2 Is connected to the booster circuit 12 via a regenerative diode 11d. At this time, since the solenoid drive voltage VBOOST is not applied to the solenoid coil 2, a back electromotive voltage is generated in the solenoid coil 2.

この逆起電圧がソレノイド駆動電圧ＶＢＯＯＳＴより大きくなると、回生ダイオード１１ｄを介してソレノイドコイル２の他端から昇圧回路１２に逆起電流が回生される。つまり、ソレノイドコイル２に流れる駆動電流は、アース→第３のスイッチング素子１１ｃ→ソレノイドコイル２→回生ダイオード１１ｄ→昇圧回路１２、というルート（電流回生ルート）で流れる。これにより、ソレノイドコイル２の駆動電流は一定の傾きで減少する。 When the back electromotive voltage becomes larger than the solenoid drive voltage VBOOST, a back electromotive current is regenerated from the other end of the solenoid coil 2 to the booster circuit 12 via the regenerative diode 11d. That is, the drive current flowing through the solenoid coil 2 flows through a route (current regeneration route) of ground → third switching element 11c → solenoid coil 2 → regenerative diode 11d → boosting circuit 12. Thereby, the drive current of the solenoid coil 2 decreases with a constant slope.

一方、時刻ｔ２から時刻ｔ３までの期間において、第２のスイッチング素子１１ｂがオンの時、ソレノイドコイル２の他端は第２のスイッチング素子１１ｂを介してアースに接続される（ソレノイドコイル２の一端は第３のスイッチング素子１１ｃを介してアースに接続されたまま）。この時、ソレノイドコイル２にソレノイド駆動電圧ＶＢＯＯＳＴが印加されないため、ソレノイドコイル２に逆起電圧が発生し、ソレノイドコイル２の他端から逆起電流が第２のスイッチング素子１１ｂを介してアースに流入し、さらに第３のスイッチング素子１１ｃを介してソレノイドコイル２の一端に還流する（電流還流ルートで駆動電流が流れる）。これにより、駆動電流は一定に保持される（厳密には減少するが無視できる）。 On the other hand, during the period from time t2 to time t3, when the second switching element 11b is on, the other end of the solenoid coil 2 is connected to the ground via the second switching element 11b (one end of the solenoid coil 2). Remains connected to ground via the third switching element 11c). At this time, since the solenoid drive voltage VBOOST is not applied to the solenoid coil 2, a back electromotive voltage is generated in the solenoid coil 2, and a back electromotive current flows from the other end of the solenoid coil 2 to the ground via the second switching element 11b. Then, it recirculates to one end of the solenoid coil 2 via the third switching element 11c (a drive current flows through the current recirculation route). As a result, the drive current is kept constant (strictly decreases, but can be ignored).

このように、時刻ｔ２から時刻ｔ３までの期間において、第１のスイッチング素子１１ａをオフ状態且つ第３のスイッチング素子１１ｃをオン状態に維持しながら、第２のスイッチング素子１１ｂをＰＷＭ制御することにより、ソレノイドコイル２に流れる駆動電流の立下がり特性を制御することができる。 Thus, during the period from time t2 to time t3, PWM control is performed on the second switching element 11b while maintaining the first switching element 11a in the off state and the third switching element 11c in the on state. The falling characteristics of the drive current flowing through the solenoid coil 2 can be controlled.

ここで、ＣＰＵ２０は、ソレノイドアクチュエータの駆動を停止させる（ソレノイドコイル２に流れる駆動電流をゼロにする）必要のある異常を検出した場合、図３のフローチャートに示すような駆動停止処理を実行する。この図３に示すように、ＣＰＵ２０は、駆動停止処理において、まず、検出した異常の種類が、入力信号系の異常か（クランクパルス信号ＰＣＬＫ或いはＴＤＣパルス信号ＰＴＤＣの異常）か否かを判定する（ステップＳ１）。 If the CPU 20 detects an abnormality that needs to stop driving the solenoid actuator (sets the drive current flowing through the solenoid coil 2 to zero), the CPU 20 executes a drive stop process as shown in the flowchart of FIG. As shown in FIG. 3, in the drive stop process, the CPU 20 first determines whether the detected abnormality type is an abnormality in the input signal system (an abnormality in the crank pulse signal PCLK or the TDC pulse signal PTDC). (Step S1).

クランクパルス信号ＰＣＬＫ或いはＴＤＣパルス信号ＰＴＤＣの異常としては、少なくとも一方のパルス信号の入力が無い（電圧レベルの変化がない）、或いは両パルス信号間の位相差が正常時と異なるなどが挙げられる。このような入力信号系の異常は、回路故障などの重度な故障に直結するものではないが、これらのパルス信号は、ＣＰＵ２０によるエンジン振動の推定（休止気筒の特定及び駆動開始タイミングｔ１の特定）に利用されており、これらのパルス信号に異常が発生するとソレノイドアクチュエータを正確に制御できなくなるので、その駆動を停止させる必要がある。 As an abnormality of the crank pulse signal PCLK or the TDC pulse signal PTDC, at least one of the pulse signals is not input (the voltage level does not change), or the phase difference between the two pulse signals is different from the normal state. Such an abnormality in the input signal system is not directly connected to a serious failure such as a circuit failure, but these pulse signals are used to estimate the engine vibration by the CPU 20 (specification of the idle cylinder and specification of the drive start timing t1). If an abnormality occurs in these pulse signals, the solenoid actuator cannot be controlled accurately, and it is necessary to stop the drive.

また、その他の異常としては、昇圧制御用電源電圧Ｖｃｃ＿ＢＯ、ソレノイド駆動電圧ＶＢＯＯＳＴ及びドライバ電源電圧ＶＣＨＰなどの内部電源電圧が正常範囲に収まっていないことが挙げられる。これら内部電源電圧の異常は、回路故障などの重度な故障に直結する虞があるので、異常が検出された時点で直ちにソレノイドアクチュエータの駆動を停止させる必要がある。 Another abnormality is that internal power supply voltages such as the boost control power supply voltage Vcc_BO, the solenoid drive voltage VBOOST, and the driver power supply voltage VCHP are not within the normal range. Since these internal power supply voltage abnormalities may be directly connected to a serious failure such as a circuit failure, it is necessary to stop driving the solenoid actuator immediately when the abnormality is detected.

ところが、図２に示す駆動電流波形のピーク時にソレノイドアクチュエータの駆動を停止させてしまうと、ソレノイドコイル２にて生じた逆起電流が昇圧回路１２に回生し、昇圧用コンデンサ１２ｃが過大な電圧まで充電されて２次的異常（昇圧異常）が発生する虞がある。そこで、本実施形態では、ＣＰＵ２０は、上記ステップＳ１にて「Ｙｅｓ」の場合、つまり入力信号系の異常のように、重度な故障に直結する虞の無い異常が発生した場合には、昇圧回路１２の昇圧異常防止を考慮したシーケンスでソレノイドアクチュエータの駆動を停止させる第１停止処理を実行する（ステップＳ２）。 However, if the driving of the solenoid actuator is stopped at the peak of the driving current waveform shown in FIG. 2, the back electromotive current generated in the solenoid coil 2 is regenerated in the boosting circuit 12, and the boosting capacitor 12c reaches an excessive voltage. There is a possibility that secondary abnormality (pressure increase abnormality) occurs due to charging. Therefore, in the present embodiment, the CPU 20 determines that the boost circuit is in the case of “Yes” in step S1, that is, if an abnormality that does not directly cause a serious failure occurs, such as an abnormality in the input signal system. A first stop process for stopping the drive of the solenoid actuator is executed in a sequence considering the step 12 for preventing the pressure increase abnormality (step S2).

図４（ａ）は、第１停止処理の詳細を示すフローチャートである。この図に示すように、第１停止処理において、ＣＰＵ２０は、まず、第１、第２及び第３の制御信号ＳＯＬ１、ＳＯＬ２、ＳＯＬ３の出力が完了したか否かを判定し（ステップＳ２１）、「Ｎｏ」の場合には図３に示す駆動停止処理のステップＳ４に移行する一方、「Ｙｅｓ」の場合にはステップＳ２２の処理に移行する。ここで、ＣＰＵ２０は、ソレノイドコイル２の駆動電流がゼロになるタイミング（図２中の時刻ｔ３）が到来した場合に、第１、第２及び第３の制御信号ＳＯＬ１、ＳＯＬ２、ＳＯＬ３の出力が完了したと判定する。 FIG. 4A is a flowchart showing details of the first stop process. As shown in this figure, in the first stop process, the CPU 20 first determines whether or not the output of the first, second, and third control signals SOL1, SOL2, and SOL3 has been completed (step S21). If “No”, the process proceeds to step S4 of the drive stop process shown in FIG. 3, whereas if “Yes”, the process proceeds to step S22. Here, the CPU 20 outputs the first, second, and third control signals SOL1, SOL2, and SOL3 when the timing when the drive current of the solenoid coil 2 becomes zero (time t3 in FIG. 2) has arrived. Determine that completed.

ＣＰＵ２０は、上記ステップＳ２１にて「Ｙｅｓ」の場合、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（ローレベル）にセットすることで、昇圧回路１２による昇圧動作を禁止する（ステップＳ２２）。続いて、ＣＰＵ２０は、ソレノイド駆動電圧ＶＢＯＯＳＴがソレノイド電源電圧ＶＩＧＳＯＬより高いか否かを判定し（ステップＳ２３）、「Ｎｏ」の場合にはステップＳ２４の処理に移行し、「Ｙｅｓ」の場合にはステップＳ２６の処理に移行する。 If “Yes” in step S21, the CPU 20 sets the boost enable signal VCHG_EN to OFF (low level), thereby prohibiting the boost operation by the boost circuit 12 (step S22). Subsequently, the CPU 20 determines whether or not the solenoid drive voltage VBOOST is higher than the solenoid power supply voltage VIGSOL (step S23). If “No”, the process proceeds to step S24. If “Yes”, the CPU 20 determines. The process proceeds to step S26.

ＣＰＵ２０は、上記ステップＳ２３にて「Ｎｏ」の場合（昇圧用コンデンサ１２ｃに残存電荷無しの場合）、ソレノイド出力イネーブル信号ＳＯＬ＿ＥＮをＯＦＦ（ローレベル）にセットしてハーフブリッジ回路１１の制御を禁止する状態に切替え（ステップＳ２４）、その後にリレー制御信号ＳＯＬＲＬＹをＯＦＦ（ローレベル）にセットしてソレノイド電源リレー５をオフに切替える（ステップＳ２５）。 If “No” is determined in step S23 (when there is no remaining charge in the boosting capacitor 12c), the CPU 20 sets the solenoid output enable signal SOL_EN to OFF (low level) to prohibit the control of the half bridge circuit 11. The state is switched (step S24), and then the relay control signal SOLRLY is set to OFF (low level) to switch off the solenoid power relay 5 (step S25).

また、ＣＰＵ２０は、上記ステップＳ２３にて「Ｙｅｓ」の場合（昇圧用コンデンサ１２ｃに残存電荷有りの場合）、昇圧用コンデンサ１２ｃの放電処理を行った後、図３に示す駆動停止処理のステップＳ４に移行する（ステップＳ２６）。ここで、ＣＰＵ２０は、昇圧用コンデンサ１２ｃの放電処理として、昇圧回路１２による昇圧動作を禁止した状態（昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（ローレベル）に維持した状態）で、ハーフブリッジ回路１１を制御してソレノイドコイル２に駆動電流を流すことにより、昇圧用コンデンサ１２ｃに蓄積された電荷をアース側に逃がす。 On the other hand, when “Yes” is determined in step S23 (when there is residual charge in the boosting capacitor 12c), the CPU 20 discharges the boosting capacitor 12c and then performs step S4 of the drive stop process shown in FIG. (Step S26). Here, the CPU 20 controls the half-bridge circuit 11 in a state where the boosting operation by the boosting circuit 12 is prohibited (a state where the boosting enable signal VCHG_EN is kept OFF (low level)) as a discharging process of the boosting capacitor 12c. Thus, by passing a drive current through the solenoid coil 2, the charge accumulated in the boosting capacitor 12c is released to the ground side.

一方、ＣＰＵ２０は、図３に示す駆動停止処理のステップＳ１にて「Ｎｏ」の場合、つまり内部電源電圧の異常のように、重度な故障に直結する虞のある異常が発生した場合には、昇圧回路１２の昇圧異常防止を考慮しないシーケンスで直ちにソレノイドアクチュエータの駆動を停止させる第２停止処理を実行する（ステップＳ３）。 On the other hand, if the CPU 20 is “No” in step S1 of the drive stop process shown in FIG. 3, that is, if an abnormality that may directly result in a serious failure occurs, such as an abnormality in the internal power supply voltage, A second stop process for immediately stopping the drive of the solenoid actuator is executed in a sequence that does not consider the prevention of boosting abnormality of the booster circuit 12 (step S3).

図４（ｂ）は、第２停止処理の詳細を示すフローチャートである。この図に示すように、第２停止処理において、ＣＰＵ２０は、まず、リレー制御信号ＳＯＬＲＬＹをＯＦＦ（ローレベル）にセットしてソレノイド電源リレー５をオフに切替える（ステップＳ３１）。続いて、ＣＰＵ２０は、昇圧イネーブル信号ＶＣＨＧ＿ＥＮをＯＦＦ（ローレベル）にセットすることで、昇圧回路１２による昇圧動作を禁止し（ステップＳ３２）、その後に、ソレノイド出力イネーブル信号ＳＯＬ＿ＥＮをＯＦＦ（ローレベル）にセットしてハーフブリッジ回路１１の制御を禁止する状態に切替える（ステップＳ３３）。 FIG. 4B is a flowchart showing details of the second stop process. As shown in this figure, in the second stop process, the CPU 20 first sets the relay control signal SOLRLY to OFF (low level) and switches off the solenoid power relay 5 (step S31). Subsequently, the CPU 20 sets the boost enable signal VCHG_EN to OFF (low level), thereby prohibiting the boost operation by the boost circuit 12 (step S32), and then turns off the solenoid output enable signal SOL_EN (low level). To a state in which the control of the half-bridge circuit 11 is prohibited (step S33).

図３に戻り、ＣＰＵ２０は、上記の第１停止処理または第２停止処理を行った後、これらのいずれかの停止処理が終了したか否かを判定し（ステップＳ４）、「Ｎｏ」の場合には上記ステップＳ１の処理に戻る一方、「Ｙｅｓ」の場合には駆動停止処理を終了する。 Returning to FIG. 3, after performing the first stop process or the second stop process, the CPU 20 determines whether or not any of these stop processes has ended (step S <b> 4). On the other hand, the process returns to the process of step S1, whereas if “Yes”, the drive stop process is terminated.

このように、本実施形態では、入力信号系の異常を検出した場合の第１停止処理として、駆動電流がゼロになるまでハーフブリッジ回路１１の制御を実施した後、昇圧回路１２による昇圧動作を禁止した状態で昇圧用コンデンサ１２ｃの残存電荷の有無を判定し、残存電荷無しの場合にはハーフブリッジ回路１１の制御を禁止した後、ソレノイド電源リレー５をオフに切替え、残存電荷有りの場合には昇圧用コンデンサ１２ｃの放電処理を行った後、再度、残存電荷の有無を判定することにより、ソレノイドコイル２にて生じる逆起電流に起因する昇圧回路１２の昇圧異常を防止することができる。 As described above, in the present embodiment, as the first stop process when the abnormality of the input signal system is detected, the half bridge circuit 11 is controlled until the drive current becomes zero, and then the boost operation by the boost circuit 12 is performed. In the prohibited state, the presence or absence of residual charge in the boosting capacitor 12c is determined. If there is no residual charge, the control of the half-bridge circuit 11 is prohibited, and then the solenoid power supply relay 5 is switched off. After discharging the boosting capacitor 12c, it is possible to prevent the boosting circuit 12 from being abnormally boosted due to the back electromotive current generated in the solenoid coil 2 by determining the presence or absence of the remaining charge again.

また、本実施形態では、内部電源電圧の異常を検出した場合の第２停止処理として、ソレノイド電源リレー５をオフに切替えた後、昇圧回路１２による昇圧動作を禁止した状態とし、その後にハーフブリッジ回路１１の制御を禁止した状態とすることにより、直ちにソレノイドアクチュエータの駆動を停止させることができ、回路故障のような重度の故障の発生を防止することができる。 Further, in the present embodiment, as the second stop process when the abnormality of the internal power supply voltage is detected, after the solenoid power supply relay 5 is switched off, the boosting operation by the booster circuit 12 is prohibited, and then the half bridge By setting the control of the circuit 11 to be prohibited, the driving of the solenoid actuator can be stopped immediately, and the occurrence of a serious failure such as a circuit failure can be prevented.

以上のように、本実施形態によれば、異常が検出された場合に、ソレノイドコイル２にて生じる逆起電流に起因する昇圧回路１２の昇圧異常や重度の回路故障の発生を防止しつつ、適切にソレノイドアクチュエータの駆動を停止させることが可能となる。 As described above, according to the present embodiment, when an abnormality is detected, while preventing a boosting abnormality of the boosting circuit 12 due to a back electromotive current generated in the solenoid coil 2 or a serious circuit failure, It is possible to appropriately stop the driving of the solenoid actuator.

なお、本発明は上記実施形態に限定されず、以下のような変形例が挙げられる。
（１）上記実施形態では、車両に搭載されたＡＣＭのソレノイドアクチュエータを駆動するアクチュエータ駆動装置１を例示して説明したが、本発明はこれに限定されず、電磁アクチュエータから逆起電流が回生される昇圧回路を備えたアクチュエータ駆動装置に広く適用することができる。 In addition, this invention is not limited to the said embodiment, The following modifications are mentioned.
(1) In the above embodiment, the actuator driving device 1 that drives the ACM solenoid actuator mounted on the vehicle has been described as an example. However, the present invention is not limited to this, and a back electromotive current is regenerated from the electromagnetic actuator. The present invention can be widely applied to an actuator driving device provided with a booster circuit.

（２）上記実施形態では、回生ダイオード１１ｄからなる回生回路を例示したが、第１及び第２のスイッチング素子１１ａ、１１ｂの両方がオフの時にソレノイドコイル２の他端から出力される逆起電流を昇圧回路１２に回生させることができれば、回生回路の構成はこれに限定されない。例えば、特開２００８−８５０４６号公報に記載されているような逆起電流還元回路（逆起電流回生回路と同義）を用いても良い。 (2) In the above embodiment, the regenerative circuit composed of the regenerative diode 11d is illustrated, but the back electromotive current output from the other end of the solenoid coil 2 when both the first and second switching elements 11a and 11b are off. Can be regenerated in the booster circuit 12, the configuration of the regenerative circuit is not limited to this. For example, a counter electromotive current reduction circuit (synonymous with a counter electromotive current regeneration circuit) as described in JP 2008-85046 A may be used.

（３）上記実施形態では、第１のスイッチング素子１１ａがオフ及び第２のスイッチング素子１１ｂがオンの時にソレノイドコイル２の他端から出力される逆起電流を、アースを介してソレノイドコイル２の一端へ還流させるために第３のスイッチング素子１１ｃを設ける場合を例示したが、例えば、特開２００８−８５０４６号公報に記載されているような還流回路を用いても良い。 (3) In the above embodiment, the counter electromotive current output from the other end of the solenoid coil 2 when the first switching element 11a is off and the second switching element 11b is on is connected to the solenoid coil 2 via the ground. Although the case where the third switching element 11c is provided for refluxing to one end has been illustrated, for example, a reflux circuit as described in JP 2008-85046 A may be used.

１・アクチュエータ駆動装置、２・ソレノイドコイル、３・イグニションスイッチ、４・バッテリ、５・ソレノイド電源リレー、１１・ハーフブリッジ回路、１２・昇圧回路、１２ｃ・昇圧用コンデンサ、１３・電源回路、１４・ドライバ電源回路、１５・抵抗分圧回路、１６・第１のＡＮＤ回路、１７・第２のＡＮＤ回路、１８・ハーフブリッジドライバ、１９・リレー出力回路、２０・ＣＰＵ 1. Actuator drive device 2. Solenoid coil 3. Ignition switch 4. Battery 5. Solenoid power supply relay 11. Half bridge circuit 12. Booster circuit 12c Boost capacitor 13. Power supply circuit 14. Driver power supply circuit, 15. Resistance divider circuit, 16. First AND circuit, 17. Second AND circuit, 18. Half bridge driver, 19. Relay output circuit, 20. CPU

Claims

An actuator drive circuit connected to the electromagnetic actuator;
A booster circuit that boosts an external power supply voltage and outputs the boosted voltage to the actuator drive circuit;
A regenerative circuit for causing the booster circuit to regenerate a counter electromotive current generated in the electromagnetic actuator;
In an actuator driving device comprising: a processor that drives the electromagnetic actuator by controlling the actuator driving circuit;
When the processor detects an abnormality of a pulse signal input from an external control device , the processor stops the driving of the electromagnetic actuator in a sequence considering prevention of a boost abnormality of the boost circuit due to the back electromotive current. A second stop process for stopping the driving of the electromagnetic actuator immediately in a sequence that does not take into account the prevention of the boosting abnormality of the booster circuit when the abnormality of the internal power supply voltage including the output voltage of the booster circuit is detected while the stop process is executed Run
As the first stop process, after the actuator drive circuit is controlled until the drive current of the electromagnetic actuator becomes zero, the boost capacitor provided in the boost circuit in a state where the boost operation by the boost circuit is prohibited Depending on the remaining charge state, switching to stop or discharge treatment,
As the second stop process, after the power supply relay that supplies the external power supply voltage is switched off, the step-up operation by the step-up circuit is prohibited, and then the control of the actuator drive circuit is prohibited. An actuator driving device characterized by the above.

The said processor controls the said actuator drive circuit in the state which prohibited the pressure | voltage rise operation by the said pressure | voltage rise circuit as a discharge process of the said pressure | voltage rise capacitor, and sends a drive current to the said electromagnetic actuator. Actuator drive device.