JP5952371B2 - イベント入力モジュール - Google Patents

Description

本発明は、イベント入力モジュールに関するものであって、より詳しくは、ＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ）間の時刻同期のために用いられるイベント入力モジュールに関する。

最近、送配電システム分野では、人間の介入を最小限にする統合化、自動化、及び遠隔監視化が進められており、これは、従来の電気機器を、通信機能を有するマイクロプロセッサ基盤の知能形電子機器に置き換えることにより、可能になった。

変電所内の多くの電気機器は、正確でかつ有効な情報伝達のために時刻同期を必要とするが、現在、変電所自動化システムに適用される装備の時刻同期化のために、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）、ＮＴＰ（Ｎｅｔｗｏｒｋ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）、ＳＮＴＰ（Ｓｉｍｐｌｅ Ｎｅｔｗｏｒｋ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）、ＩＲＩＧ（Ｉｎｔｅｒ−Ｒａｎｇｅ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ｇｒｏｕｐ）−Ｂ、ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）１５８８などのような、多様な方法が適用されている。

このうち、最も普遍的なものは、ＧＰＳを用いて、外部の標準時刻と同期化を行うものであるが、ＧＰＳモジュールを取り付けなければならないことから、拡張性が制限され、コストが多く発生する問題点がある。

また、ソフトウェア的に時刻同期化を実現する、ＮＴＰ、ＳＮＴＰのような方法は、現在の時刻と同期化する時刻との差が大きすぎると、時刻同期化を行うことができず、同期化を行っても精度が落ちるため、電力システムの併合単位装置に適用しにくいという問題がある。

一方、イベント入力モジュールは、ＰＬＣに広く用いられているＤＣ入力モジュールを基盤としたものであって、外部のイベントに対する記録を通じて、入力イベントの情報（時間及び状態）を、定められた分解能で収集する機能を有するデータ記録装置である。

イベント入力モジュールは、基本的に、外部入力が、オン（ＯＮ）からオフ（ＯＦＦ）に、オフ（ＯＦＦ）からオン（ＯＮ）に変化するとき、イベントを感知し、該当時刻を内部メモリに格納する。このようなイベント情報は、発生した順に格納され、これは、発電、送電、配電、及びプロセスプラントなどのような分野で重要な役割を果たしている。

図１は、従来のＰＬＣシステム間の同期を説明するための構成図である。

従来のＰＬＣシステムでは、ＧＰＳ受信機２００は、衛星１００からの時間データを受信して、ＮＭＥＡ−０１８３メッセージに出力する。

ＲＳ２３２の形で出力される信号は、２つのＰＬＣシステム４００，５００の時刻同期のためにＲＳ４８５信号に変換する変換器３００を経る。

ＲＳ４８５信号は、分岐（ｍｕｌｔｉｄｒｏｐ）が可能であるため、この信号は、両システムに取り付けられたＲＳ４８５通信モジュール４２０，５２０を介して、両システムのＰＬＣ中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ； ＣＰＵ）モジュール４１０，５１０に伝達される。

各ＰＬＣ ＣＰＵ４１０，５１０では、ＧＰＳ受信機２００から伝送された時間データを保持していながら、各システムのイベント入力モジュール４３０，５３０で、センサ出力部７００から発生するイベント入力が感知される瞬間、該当時刻をイベント入力モジュール４３０，５３０のメモリに格納する。ユーザは、運用端末６００を介してＰＬＣシステム４００，５００のＰＬＣ ＣＰＵ４１０，５１０に接続し、イベントデータを確認する。

ＧＰＳ受信機２００は、多様な形で時間を出力することができるが、ＰＬＣ４００，５００との連結のために、シリアル形態のインターフェースが要求される。従来は、ＮＭＥＡ（Ｎａｔｉｏｎａｌ Ｍａｒｉｎｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｓｓｏｃｉａｔｉｏｎ）−０１８３が用いられており、ＮＭＥＡ−０１８３は、ＲＳ−２３２、ＲＳ−４２２などの電気的な伝送規格を定義する。

イベント入力モジュール４３０，５３０のイベント検出条件は、センサ出力部７００の信号がロー（Ｌｏｗ）からハイ（Ｈｉｇｈ）に変化するとき、または、ハイからローに変化するときである。設定されたイベントの条件が感知されると、イベント入力モジュール４３０，５３０の発光部（ＬＥＤ）にイベントの状態が表示される。

図１のように構成されるシステムでは、２つのＰＬＣ４００，５００は、時刻同期が要求される。

図２は、図１での時間遅延を模型化した図である。

図２において、Δｔ１は、ＧＰＳ受信機２００からＲＳ２３２−ＲＳ４８５変換器３００までの伝送遅延を示す。

Δｔ２とΔｔ２’は、変換器３００から通信モジュール４２０，５２０までの伝送遅延を、Δｔ３とΔｔ３’は、通信モジュール４２０，５２０が処理するデータの処理遅延を示す。

Δｔ４とΔｔ４’は、前記通信モジュール４２０，５２０からＣＰＵモジュール４１０，５１０までの伝送遅延を、Δｔ５とΔｔ５’は、ＣＰＵモジュール４１０，５１０で処理するデータの処理遅延を示す。

Δｔ６とΔｔ６’は、ＣＰＵモジュール４１０，５１０からイベント入力モジュール４３０，５３０までの伝送遅延を、Δｔ７とΔｔ７’は、イベント入力モジュール４３０，５３０で処理する信号の処理遅延を示す。また、Δｔ８とΔｔ８’は、センサ出力部７００からイベント入力モジュール４３０，５３０までの伝送遅延を示す。

図１のようなシステム４００，５００での総遅延時間は、それぞれ、次の数式１及び数式２のように表すことができる。

２つのシステム４００，５００の間の時刻同期のために、ユーザは、２つのシステム４００，５００の間の遅延要素が同じ値に現れることを期待している。しかし、２つのシステムの間の遅延要素は、同じとすることができないため、一定の誤差を有することになるが、これは、通常、時刻同期のための製品の規格で定められる。

従来の構成では、２つのシステム間の時刻同期誤差を発生させる主遅延要素は、Δｔ３（Δｔ３’）乃至Δｔ５（Δｔ５’）であり、これは、ＧＰＳ受信機２００を介して入ってきた時間情報が通信モジュール４２０，５２０を経ることにより発生した遅延要素と、ＣＰＵモジュール４１０，５１０で行われるＰＬＣプログラムのスキャン周期に影響を受けざるをえないからである。

このような誤差は、センサの出力部７００を介して発生したイベントがイベント入力モジュール４３０，５３０で感知されるとき、互いに異なる時刻を記録するようになることにより、時刻同期が重要な応用に問題を発生させる。

本発明が解決しようとする技術的課題は、外部で発生したイベントを記録する場合、互いに異なるＰＬＣシステムで精密な時刻同期を提供するイベント入力モジュールを提供することである。

上記のような技術的課題を解決するために、本発明の一実施形態のプログラム可能なロジックコントローラ（ＰＬＣ）のイベント入力モジュールは、外部のセンサ部から信号を受信する第１の受信部と、外部の時刻提供部から所定方式のＩＲＩＧ（Ｉｎｔｅｒ−Ｒａｎｇｅ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ｇｒｏｕｐ）−Ｂ信号である時刻情報を受信する第２の受信部と、前記第２の受信部から受信した時刻情報を、前記第１の受信部から受信した信号を介して検出したイベントに割り当て、イベント発生情報を決定する制御部と、及び、前記イベント発生情報を格納するメモリと、を含む。

本発明の一実施形態において、前記第１の受信部は、入力電流を制限する第１の抵抗と、オフ保証電圧を保持する第２の抵抗と、を含む。

本発明の一実施形態において、前記ＩＲＩＧ−Ｂ信号は、ＲＳ−４８５方式のＩＲＩＧ−Ｂ信号である。

本発明の一実施形態において、前記制御部は、前記ＩＲＩＧ−Ｂ信号をタイマーポート（ＴＭＲ）で受信する。

本発明の一実施形態において、前記制御部は、前記タイマーポートに入力される前記ＩＲＩＧ−Ｂ信号のパルス幅を感知して、前記第１の受信部から伝達される信号の情報を解釈する。

本発明の一実施形態において、前記制御部から受信された信号を前記ＰＬＣのＣＰＵモジュールと交換するインターフェース部をさらに含む。

本発明の一実施形態において、前記インターフェース部は、前記ＣＰＵモジュールと、前記制御部からアクセス可能なメモリとを含む。

上記のような本発明は、ＰＬＣの外部から時刻を入力され、互いに異なるＰＬＣシステムの正確な時刻同期を提供し、また、システム構成を単純化することにより、時間遅延要素を除去すると同時に、システムの構成コストを低減することができる。

従来のＰＬＣシステム間の同期を説明するための構成図である。 図１での時間遅延を模型化した図である。 本発明のイベント入力モジュールの構成を説明するための一例示図である。 ２つのＰＬＣ間の時刻同期を説明するための一例示図である。 図４の時間遅延を模型化した一例示図である。

本発明は、様々な変更を加えることができ、種々の実施例を有することができるところ、特定の実施例を図面に例示し、詳細な説明において詳細に説明する。しかし、これは、本発明を特定の実施形態に対して限定するものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものと理解されるべきである。

以下、添付された図面を参照して、本発明に係る好ましい一実施形態を詳細に説明する。

図３は、本発明のイベント入力モジュール４０の構成を説明するための一例示図である。本発明のイベント入力モジュール４０は、外部センサ部３０から入力される信号を受信し、これを、ＣＰＵモジュール５０に伝達する。

図に示すように、本発明のイベント入力モジュール４０は、イベント受信部４１、ＩＲＩＧ（Ｉｎｔｅｒ−Ｒａｎｇｅ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ｇｒｏｕｐ）−Ｂ信号受信部４２、メモリ４３、制御部４４、及びインターフェース部４５を含む。

イベント受信部４１は、外部センサ部３０から出力された信号を入力され、イベントを検出するものであって、入力電流を制限する抵抗Ｒ１及びオフ保証電圧を保持する保持抵抗Ｒ２と、フォトカプラ４１Ａとを含む。イベント受信部４１は、外部センサ部３０から２４Ｖの電圧信号を受信し、動作する。外部センサ部３０は、イベントの発生を感知するＮＰＮまたはＰＮＰセンサであり、その構造については、本発明の属する技術分野における通常の知識を有する者にとって自明な事項であるため、その詳細な説明を省略する。

ＩＲＩＧ−Ｂ信号受信部４２は、時刻提供部２０から、ＲＳ−４８５方式でＩＲＩＧ−Ｂ信号を受信する。

ＲＳ−４８５方式は、１つの時刻同期装置から複数のイベント入力モジュールに時刻伝送が可能な特徴のため、選ばれた。

ＩＲＩＧ−Ｂ時刻同期化プロトコルは、ＩＲＩＧ標準の一つのフォーマットで、最も一般的に用いられる時刻同期化方法であり、これは、本発明の属する技術分野において広く知られている通りであるため、その詳細な説明は省略する。時刻提供部２０は、例えば、ＧＰＳ受信機であってもよい。

メモリ４３は、イベント発生時刻を保存し、電源のオフ時にも、すでに発生したイベント時刻が保持できるように、不揮発性メモリで構成できる。

制御部４４は、イベント入力モジュール４０の制御を担当し、ＩＲＩＧ−Ｂ信号受信部４２を経た信号をタイマーポート（ＴＭＲ）で受信する。

ＩＲＩＧ−Ｂ信号は、１秒間１００個のパルスを発生し、秒、分、時、日、年の情報などを順に伝送する。このとき、１つのパルスは１０ｍｓの周期を有することになるため、この信号を、制御部４４のタイマーポートを介して受信することにより、制御部４４は、各信号の周期と、ハイ状態が持続する期間（ｄｕｒａｔｉｏｎ）を判断することができる。

インターフェース部４５は、入力モジュール４０とＣＰＵモジュール５０との間のインターフェースを担当し、所定の方式で、２つのシステム間でデータを交換できるように構成される。

本発明のイベント入力モジュール４０の動作を説明すると、次の通りである。

外部センサ部３０を介して受信される２４Ｖの電圧信号は、イベント受信部４１の電流制限抵抗Ｒ１を介して流れ、ループ電流を構成することができる。イベント受信部４１のオフ保証抵抗Ｒ２は、センサ部３０でオフ保証のためのレベルに及ばない電圧が入力されたとき、フォトカプラ４１Ａが動作しないようにする。つまり、Ｒ２は、オフ保証電圧を保持することができる。

この後、入力信号は、フォトカプラ４１Ａを経て、制御部４４の入力ポートに伝達されることによって、制御部４４は、イベントの発生を感知することができる。

一方、外部の時刻提供部２０からＩＲＩＧ−Ｂフォーマットで入力された時刻情報は、ＩＲＩＧ−Ｂ信号受信部４２を介して制御部４４に伝達される。

この際、時刻情報は、制御部４４のタイマポート（ＴＭＲ）を介して受信し、ＩＲＩＧ−Ｂ信号のパルス幅を感知することによって、伝達される情報を解釈することができる。このような情報は、１秒単位で受信され、この後、制御部４４のタイマー設定を用いて、ミリ秒の値まで判断できるように、イベント入力モジュール４０では、常時、時刻情報を提供する準備をするようになる。

これに、外部センサ部３０から発生したイベントがイベント受信部４１を経て、制御部４４に伝達される瞬間、制御部４４は、準備していた時刻情報を該当イベントに割り当てるようになり、このデータは、メモリ４３に伝送され、イベント発生情報として保持できる。

インターフェース部４５は、ＣＰＵモジュール５０とデータとを交換する。例えば、インターフェース部４５は、ＣＰＵモジュール５０及び制御部４４でアクセス可能なメモリを含むＡＳＩＣのような回路で構成されてもよい。

図４は、２つのＰＬＣ間の時刻同期を説明するための一例示図であって、図１の従来のシステムに本発明を適用したものである。また、図５は、図４の遅延時間を模型化した一例示図である。

図４に示すように、本発明によると、図１に比べ、各ＰＬＣシステムでの通信モジュールが除去され、システムの構成が簡素化されたことが分かる。

また、図５を参照すると、時間遅延要素Δｔ２からΔｔ６まで除去され、精密な時刻同期が可能になったことを直観的に比較することができる。

つまり、図３のＰＬＣ１，２での時間遅延要素は、それぞれ、次の数式３及び数式４のように表すことができる。

事実上、信号伝送経路によって発生する時間遅延要素であるΔｔ１（Δｔ１’）と、Δｔ８（Δｔ８’）は、無視できる水準であるため、２つのシステムの間の重要な時間遅延要素は、Δｔ７とΔｔ７’に要約される。

また、２つのイベント入力モジュール４０，６０は、同一のハードウェアとファームウェアを用いるシステムであるため、時刻の解釈のためにかかる時間の誤差もまた無視できる水準でアクセスすることができる。

図５では、イベント入力モジュール４０，６０と、ＣＰＵモジュール５０、７０との間の時間遅延要素が表示されていないことを見つけることができる。これは、イベント入力モジュール４０，６０で、既に、同期に必要とされる時刻が決定されることを意味するものであって、従来のシステムにおけるＣＰＵモジュールでの時間遅延要素が、本発明でどのように影響を与えているかをよく示すものである。

これにより、本発明は、発電、送電、配電を網羅する電力システムとプロセスプラントに適用される自動化システムに、進歩した時刻同期を提供することができる。

このように、本発明は、ＩＲＩＧ−Ｂインターフェースを行うイベント入力モジュールを提供することにより、従来のＰＬＣシステムでの時間遅延要素を解決し、これにより、精密な時刻同期を可能にする方法を提示する。また、互いに異なるＰＬＣシステム間の時刻同期のためのシステム構成を単純化させることで、コストとスペースの面でも利点のある構成を可能にする。

ほとんどの時間遅延要素は、伝送経路よりは、システムのデータ処理過程で現れるようになるが、本発明では、このような時間遅延要素のうち、最も大きな部分を占めるＣＰＵモジュールでの時間遅延要素を除去することによって、ＰＬＣのユーザプログラムによって影響を受けることができる遅延要素を根本的に解決することができる。

以上、本発明に係る実施例を説明したが、これは例示的なものに過ぎず、当該分野における通常の知識を有する者であれば、これから多様な変形及び均等な範囲の実施例が可能であることを理解することができるだろう。したがって、本発明の真の技術的保護範囲は、次の特許請求の範囲によって定められるべきである。

１，２ ＰＬＣ
１０ ＧＰＳ衛星
２０ 時刻提供部
３０ センサ部
４０，６０ イベント入力モジュール
５０，７０ ＣＰＵモジュール
４１ イベント受信部
４２ ＩＲＩＧ−Ｂ信号受信部
４３ メモリ
４４ 制御部
４５ インターフェース部

Claims (7)

1. ＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ）のイベント入力モジュールにおいて、
   外部のセンサ部から信号を受信し、入力電流を制限する第１抵抗と、オフ保証電圧を保持する第２抵抗を含む第１の受信部と、
   外部の時刻提供部から所定方式のＩＲＩＧ（Ｉｎｔｅｒ−Ｒａｎｇｅ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ Ｇｒｏｕｐ）−Ｂ信号である時刻情報を受信する第２の受信部と、
   前記第２の受信部から受信した時刻情報を、前記第１の受信部から受信した信号を介して検出したイベントに割り当て、イベント発生情報を決定する制御部と、
   前記イベント発生情報を格納するメモリと、を含むことを特徴とするイベント入力モジュール。
2. 前記メモリは不揮発性メモリである、請求項１に記載のイベント入力モジュール。
3. 前記ＩＲＩＧ−Ｂ信号は、ＲＳ−４８５方式のＩＲＩＧ−Ｂ信号である、請求項１に記載のイベント入力モジュール。
4. 前記制御部は、
   前記ＩＲＩＧ−Ｂ信号をタイマーポート（ＴＭＲ）で受信する、請求項１に記載のイベント入力モジュール。
5. 前記制御部は、
   前記タイマーポートに入力される前記ＩＲＩＧ−Ｂ信号のパルス幅を感知して、前記第１の受信部から伝達される信号の情報を解釈する、請求項４に記載のイベント入力モジュール。
6. 前記制御部から受信された信号を前記ＰＬＣのＣＰＵモジュールと交換するインターフェース部をさらに含む、請求項１に記載のイベント入力モジュール。
7. 前記インターフェース部は、
   前記ＣＰＵモジュールと、前記制御部からアクセス可能なメモリとを含む、請求項６に記載のイベント入力モジュール。

Images