JP5952036B2 - 半導体メモリのリユース処理装置、及び半導体メモリ - Google Patents

Description

本発明は、半導体メモリのリユース処理装置、及び半導体メモリに関する。

フラッシュメモリ等の書き換え可能な半導体メモリにおいては、一度出荷されて使用された半導体メモリを回収し、データを書き換えた後に再出荷することにより、一度使用された半導体メモリを再使用する利用形態がある。

また、書き換え可能な半導体メモリにおいて、書き換え可能回数を向上するための技術として、ウェアレベリングが知られている。

例えば下記特許文献１には、コントローラとフラッシュメモリとを備えるフラッシュメモリシステムが開示されている。フラッシュメモリは複数のゾーンに分割されており、各ゾーンにはデータの消去単位であるブロックが複数含まれる。特定のゾーンに不良ブロックが集中することを防止するために、コントローラは、複数のゾーンのそれぞれに分類される不良ブロックの数が平均化されるように、仮想ブロックアドレスと物理ブロックアドレスとの対応関係を設定する。

特開２００５−２０９１４０号公報

しかしながら、ウェアレベリングの機能をメモリシステム上に実装すると、システム構成が複雑化するとともに、製品コストが上昇する。従って、特に半導体メモリを再使用する利用形態においては、ウェアレベリングの機能をメモリシステム上に実装しない簡易かつ低コストのシステム構成によって、再使用する半導体メモリの信頼性を向上することが望まれている。

本発明はかかる事情に鑑みて成されたものであり、半導体メモリを再使用する利用形態において、メモリシステム上へのウェアレベリングの機能の実装を省略することにより、メモリシステムのシステム構成の簡略化及び製品コストの削減を図ることが可能な、半導体メモリのリユース処理装置及び半導体メモリを得ることを目的とする。

本発明の第１の態様に係る半導体メモリのリユース処理装置は、データの消去単位であるブロックを複数含むエリア単位で不良ブロックの管理を行う半導体メモリを対象として、使用された半導体メモリを回収して再使用するために再出荷前に当該半導体メモリに対して所定のリユース処理を行う、半導体メモリのリユース処理装置であって、前記半導体メモリが保持している複数の論理−物理アドレス変換ロジックに対応する複数の論理−物理アドレス変換ロジックを記憶する記憶部と、半導体メモリが有する複数のブロックのうち劣化ブロックを特定するための所定の管理情報を、回収した半導体メモリから取得する取得部と、前記取得部が取得した前記管理情報に基づいて、前記記憶部が記憶している前記複数の論理−物理アドレス変換ロジックの中から、エリア内における劣化ブロック数がエリア間で最も平準化される最適な論理−物理アドレス変換ロジックを特定するロジック特定部と、前記ロジック特定部が特定した前記最適な論理−物理アドレス変換ロジックを選択させるための選択情報を前記回収した半導体メモリに向けて出力することにより、当該半導体メモリが選択している論理−物理アドレス変換ロジックを、前記最適な論理−物理アドレス変換ロジックに更新させるロジック更新部と、を備え、前記ロジック特定部は、リユースに伴うデータ書き換えによって再出荷後の半導体メモリにおいて使用されない不使用エリアが存在している場合には、回収時の半導体メモリにおいて劣化ブロックが多発しているエリアが当該不使用エリアに割り当てられる論理−物理アドレス変換ロジックを、前記最適な論理−物理アドレス変換ロジックとして特定することを特徴とするものである。

第１の態様に係る半導体メモリのリユース処理装置によれば、取得部は、劣化ブロックを特定するための管理情報を、回収した半導体メモリから取得する。また、ロジック特定部は、取得部が取得した管理情報に基づいて、記憶部が記憶している複数の論理−物理アドレス変換ロジックの中から、エリア内における劣化ブロック数がエリア間で最も平準化される最適な論理−物理アドレス変換ロジックを特定する。そして、ロジック更新部は、ロジック特定部が特定した最適な論理−物理アドレス変換ロジックを選択させるための選択情報を回収した半導体メモリに向けて出力することにより、当該半導体メモリが選択している論理−物理アドレス変換ロジックを、最適な論理−物理アドレス変換ロジックに更新させる。従って、回収した半導体メモリにおいて特定のエリアに劣化ブロックが集中している場合であっても、リユース処理後に再出荷される半導体メモリにおいては、最適な論理−物理アドレス変換ロジックに更新されることによって、劣化ブロック数が平準化されるようにエリアが再構築されている。そのため、再出荷された半導体メモリが直ちに故障するという事態を回避することができる。しかも、リユース処理によって論理−物理アドレス変換ロジックを更新するため、ウェアレベリングの機能を半導体メモリに実装する必要がない。その結果、半導体メモリのシステム構成の簡略化及び製品コストの削減を図ることが可能となる。
また、第１の態様に係る半導体メモリのリユース処理装置によれば、ロジック特定部は、リユースに伴うデータ書き換えによって再出荷後の半導体メモリにおいて使用されない不使用エリアが存在している場合には、回収時の半導体メモリにおいて劣化ブロックが多発しているエリアが当該不使用エリアに割り当てられる論理−物理アドレス変換ロジックを、最適な論理−物理アドレス変換ロジックとして特定する。劣化ブロックが多発しているエリアを不使用エリアに割り当てることにより、他のエリア（つまり使用するエリア）の劣化ブロック数が削減されるため、再出荷された半導体メモリの信頼性を向上することが可能となる。

本発明の第２の態様に係る半導体メモリのリユース処理装置は、第１の態様に係る半導体メモリのリユース処理装置において特に、前記ロジック特定部が特定した前記最適な論理−物理アドレス変換ロジックに対応する新たな不良ブロック管理テーブルを作成するテーブル作成部と、前記テーブル作成部が作成した前記新たな不良ブロック管理テーブルを、前記回収した半導体メモリに向けて出力することにより、当該半導体メモリが保持している不良ブロック管理テーブルを、前記新たな不良ブロック管理テーブルに更新させるテーブル更新部と、をさらに備えることを特徴とするものである。

第２の態様に係る半導体メモリのリユース処理装置によれば、テーブル作成部は、ロジック特定部が特定した最適な論理−物理アドレス変換ロジックに対応する新たな不良ブロック管理テーブルを作成する。そして、テーブル更新部は、テーブル作成部が作成した新たな不良ブロック管理テーブルを、回収した半導体メモリに向けて出力することにより、当該半導体メモリが保持している不良ブロック管理テーブルを、新たな不良ブロック管理テーブルに更新させる。従って、リユース処理後に再出荷される半導体メモリにおいては、更新された新たな不良ブロック管理テーブルに基づいて、不良ブロックを適切に管理することが可能となる。

本発明の第３の態様に係る半導体メモリのリユース処理装置は、第１又は第２の態様に係る半導体メモリのリユース処理装置において特に、劣化ブロックには、後天性不良ブロックが含まれることを特徴とするものである。

第３の態様に係る半導体メモリのリユース処理装置によれば、劣化ブロックには、後天性不良ブロックが含まれる。従って、再出荷される半導体メモリにおいては、後天性不良ブロックを含めて劣化ブロック数がエリア間で平準化されているため、特定のエリアに劣化ブロックが集中することに起因する故障の発生を回避することが可能となる。

本発明の第４の態様に係る半導体メモリのリユース処理装置は、第１〜第３のいずれか一つの態様に係る半導体メモリのリユース処理装置において特に、劣化ブロックには、書き換え回数が所定値を超えているブロックが含まれることを特徴とするものである。

第４の態様に係る半導体メモリのリユース処理装置によれば、劣化ブロックには、書き換え回数が所定値を超えているブロック、つまり書き換えが頻発したために後天性不良ブロックとなりやすいブロック（準不良ブロック）が含まれる。従って、再出荷される半導体メモリにおいては、準不良ブロックを含めて劣化ブロック数がエリア間で平準化されているため、特定のエリアに劣化ブロックが集中することに起因する故障の発生を回避することが可能となる。

本発明の第５の態様に係る半導体メモリのリユース処理装置は、第１〜第４のいずれか一つの態様に係る半導体メモリのリユース処理装置において特に、前記ロジック特定部は、劣化ブロックの総数が所定値以上である半導体メモリを不良品と判定することを特徴とするものである。

第５の態様に係る半導体メモリのリユース処理装置によれば、ロジック特定部は、劣化ブロックの総数が所定値以上である半導体メモリを不良品と判定する。従って、劣化ブロックの総数が所定値以上である半導体メモリは不良品として処分して再出荷しないことにより、再出荷された半導体メモリが直ちに故障するという事態を予め回避することが可能となる。

本発明の第６の態様に係る半導体メモリのリユース処理装置は、第１〜第５のいずれか一つの態様に係る半導体メモリのリユース処理装置において特に、前記ロジック特定部は、エリア内における劣化ブロック数の最大値が最も小さい最良ロジックを、前記最適な論理−物理アドレス変換ロジックとして特定することを特徴とするものである。

第６の態様に係る半導体メモリのリユース処理装置によれば、ロジック特定部は、エリア内における劣化ブロック数の最大値が最も小さい最良ロジックを、最適な論理−物理アドレス変換ロジックとして特定する。劣化ブロック数の最大値が最も小さい最良ロジックを選択することにより、エリア内における劣化ブロック数は効果的に平準化されるため、再出荷された半導体メモリの信頼性を向上することが可能となる。

本発明の第７の態様に係る半導体メモリのリユース処理装置は、第６の態様に係る半導体メモリのリユース処理装置において特に、前記ロジック特定部は、最良ロジックが複数存在する場合には、当該複数の最良ロジックのうち、エリア内における劣化ブロック数の最大値と最小値との差が最も小さいロジックを、前記最適な論理−物理アドレス変換ロジックとして特定することを特徴とするものである。

第７の態様に係る半導体メモリのリユース処理装置によれば、ロジック特定部は、最良ロジックが複数存在する場合には、当該複数の最良ロジックのうち、エリア内における劣化ブロック数の最大値と最小値との差が最も小さいロジックを、最適な論理−物理アドレス変換ロジックとして特定する。劣化ブロック数の最大値と最小値との差が最も小さいロジックを選択することにより、エリア内における劣化ブロック数は最大限に平準化されるため、再出荷された半導体メモリの信頼性を向上することが可能となる。

本発明の第８の態様に係る半導体メモリのリユース処理装置は、第７の態様に係る半導体メモリのリユース処理装置において特に、前記ロジック特定部は、前記最大値と最小値との差が最も小さいロジックが複数存在する場合には、当該複数のロジックの中の任意のロジックを、前記最適な論理−物理アドレス変換ロジックとして特定することを特徴とするものである。

第８の態様に係る半導体メモリのリユース処理装置によれば、ロジック特定部は、最大値と最小値との差が最も小さいロジックが複数存在する場合には、当該複数のロジックの中の任意のロジックを、最適な論理−物理アドレス変換ロジックとして特定する。これにより、エリアの再構築のために用いる一のロジックを適切に選択することが可能となる。

本発明の第９の態様に係る半導体メモリのリユース処理装置は、第６〜第８のいずれか一つの態様に係る半導体メモリのリユース処理装置において特に、前記ロジック特定部は、エリア内における劣化ブロック数の最大値が、全てのロジックに関して所定値以上となる場合には、その半導体メモリを不良品と判定することを特徴とするものである。

第９の態様に係る半導体メモリのリユース処理装置によれば、ロジック特定部は、エリア内における劣化ブロック数の最大値が、全てのロジックに関して所定値以上となる場合には、その半導体メモリを不良品と判定する。従って、いずれのロジックを適用しても劣化ブロック数の平準化が見込めない半導体メモリは不良品として処分して再出荷しないことにより、再出荷された半導体メモリが直ちに故障するという事態を予め回避することが可能となる。

本発明の第１０の態様に係る半導体メモリは、複数の論理−物理アドレス変換ロジックを保持する保持部と、前記保持部が保持している前記複数の論理−物理アドレス変換ロジックの中から、一の論理−物理アドレス変換ロジックを選択する選択部と、を備え、前記選択部は、第１の態様に係るリユース処理装置が備えるロジック更新部から入力された選択情報に基づいて、前記保持部が保持している前記複数の論理−物理アドレス変換ロジックの中から、一の論理−物理アドレス変換ロジックを選択することを特徴とするものである。

第１１の態様に係る半導体メモリによれば、選択部は、第１の態様に係るリユース処理装置が備えるロジック更新部から入力された選択情報に基づいて、保持部が保持している複数の論理−物理アドレス変換ロジックの中から、一の論理−物理アドレス変換ロジックを選択する。従って、回収した半導体メモリにおいて特定のエリアに劣化ブロックが集中している場合であっても、リユース処理後に再出荷される半導体メモリにおいては、最適な論理−物理アドレス変換ロジックに更新されることによって、劣化ブロック数が平準化されるようにエリアが再構築されている。そのため、再出荷された半導体メモリが直ちに故障するという事態を回避することができる。しかも、リユース処理によって論理−物理アドレス変換ロジックを更新するため、ウェアレベリングの機能を半導体メモリに実装する必要がない。その結果、半導体メモリのシステム構成の簡略化及び製品コストの削減を図ることが可能となる。

本発明の第１１の態様に係る半導体メモリは、第１の態様に係るリユース処理装置によってリユース処理を行うために、前記管理情報を記憶することを特徴とするものである。

第１１の態様に係る半導体メモリによれば、劣化ブロックを特定するための所定の管理情報を半導体メモリに記憶しておくことにより、リユース処理装置の取得部は、リユース処理において、回収した半導体メモリから管理情報を取得することができる。その結果、ロジック特定部による最適な論理−物理アドレス変換ロジックの特定処理や、ロジック更新部による論理−物理アドレス変換ロジックの更新処理を、適切に実行することが可能となる。

本発明によれば、メモリシステム上へのウェアレベリングの機能の実装を省略することにより、メモリシステムのシステム構成の簡略化及び製品コストの削減を図ることが可能な、半導体メモリのリユース処理装置及び半導体メモリを得ることができる。

半導体メモリのシステム構成を簡略化して示す図である。 メモリセルアレイのメモリ空間の一例を示す図である。 管理情報領域を示す図である。 不良ブロック管理テーブルを示す図である。 半導体メモリに対してリユース処理を行う構成を示す図である。 半導体メモリの構成の一部を抜き出して示す図である。 リユース処理装置の構成の一部を抜き出して示す図である。 ロジック特定部が実行する処理を説明するためのフローチャートである。 エリアローテーションを示す図である。 分散ロジックの選択を説明するためのフローチャートである。 ロジックを示す図である。 ロジックを示す図である。 ロジックを示す図である。 ロジックを示す図である。 ロジックを示す図である。 分散ロジックの選択の一例を示す図である。 分散ロジックの選択の一例を示す図である。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

図１は、半導体メモリ１のシステム構成を簡略化して示す図である。半導体メモリ１は、メモリコントローラ２とメモリセルアレイ３とを備えている。メモリコントローラ２は、ホスト機器等の外部装置によって与えられる論理アドレスを、メモリセルアレイ３内の位置を示す物理アドレスに変換するための、論理−物理アドレス変換テーブルを保持している。メモリセルアレイ３は、例えばＮＡＮＤ型フラッシュメモリによって構成されている。但し、ＮＯＲ型フラッシュメモリ等の他のメモリによって構成されていてもよい。

図２は、メモリセルアレイ３のメモリ空間の一例を示す図である。メモリ空間は、複数のブロックＢ（この例では４０９６個のブロックＢ０〜Ｂ４０９５）に分割されている。ブロックＢは、データの消去単位である。また、メモリ空間は、複数のエリアＡ（この例では３２個のエリアＡ０〜Ａ３１）に分割されている。エリアＡは、不良ブロックの管理単位である。この例において、各エリアＡには１２８個のブロックＢが含まれる。

エリアＡ０内のブロックＢ０，Ｂ１は、管理情報領域Ｒ１として規定されている。エリアＡ０内のブロックＢ２〜Ｂ１２７は、不良ブロックの退避領域Ｒ２として規定されている。エリアＡ１〜Ａ３１は、ユーザがアクセス可能なユーザデータ領域Ｒ３として規定されている。

図３は、管理情報領域Ｒ１を示す図である。管理情報領域Ｒ１内には、複数の領域Ｒ１１〜Ｒ１４が規定されている。領域Ｒ１１には、メモリシステムに関するシステム情報Ｄ１が記憶されている。領域Ｒ１２には、不良ブロックを管理するための不良ブロック管理テーブルＤ２が記憶されている。領域Ｒ１３には、書き換え情報を管理するための書き換え情報管理テーブルＤ３が記憶されている。領域Ｒ１４は、予備領域として規定されている。

図４は、領域Ｒ１２に記憶されている不良ブロック管理テーブルＤ２を示す図である。ユーザデータ領域Ｒ３内のエリアＡ１〜Ａ３１の各々に関して、不良ブロックのアドレスリストと退避先アドレスとが対になって記憶されている。本実施の形態の例では、各エリアＡに関して最大７ブロック分の退避先を管理することができる。従って、ある特定のエリアＡ内で８個以上の不良ブロックが発生すると、この管理テーブルによって不良ブロックの退避先を管理できなくなるため、半導体メモリ１は故障ということになる。

本実施の形態の例において、半導体メモリ１はＲＯＭ用途で使用される。ある製品について半導体メモリ１を使用する場合には、その製品で使用されるデータが半導体メモリ１に書き込まれて出荷される。その後、別の製品について同じ半導体メモリ１を使用する場合には、半導体メモリ１は回収され、その別の製品で使用されるデータに書き換えられた後に再出荷される。このように半導体メモリ１は、一度使用された半導体メモリを再使用する利用形態で用いられる。データの書き換えは、後述するリユース処理装置１０によって行われる。また、リユース処理装置１０は、データの書き換えを行う際に、エリアＡの再構築と論理−物理アドレス変換テーブルの更新とを行う（詳細は後述する）。

また、半導体メモリ１にはリフレッシュ機能が搭載されており、ビットエラー率や読み出し回数等に基づく一定の条件を満たすことで、外部のホスト装置等から指示されることなく、ブロック単位でリフレッシュ動作（つまり同一データへの書き換え）を行う。従って、半導体メモリ１においては、ＲＯＭ用途での使用を前提としつつも、リフレッシュ機能によってデータの書き換え処理が発生する。リフレッシュ機能によってデータの書き換えが行われると、書き換えたブロックのアドレスと書き換え回数とが、図３に示した書き換え情報管理テーブルＤ３（あるいは他の任意の冗長領域）に記憶される。なお、半導体メモリ１はＲＯＭ用途以外でも使用することができ、ユーザによってデータの書き換えが行われると、書き換えたブロックのアドレスと書き換え回数（リフレッシュ機能による書き換え回数との合算値）とが、図３に示した書き換え情報管理テーブルＤ３に記憶される。

図５は、半導体メモリ１に対してリユース処理を行う構成を示す図である。半導体メモリ１をリユース処理装置１０に接続することによって、半導体メモリ１のリユース処理が行われる。

図６は、半導体メモリ１の構成の一部を抜き出して示す図である。半導体メモリ１は、図１に示したメモリコントローラ２の内部に、選択部３１及び保持部３２を備えている。保持部３２は、論理−物理アドレス変換テーブルに相当する複数の論理−物理アドレス変換ロジック（本実施の形態の例では６個のロジックＬ０〜Ｌ５）を保持している。

図７は、リユース処理装置１０の構成の一部を抜き出して示す図である。リユース処理装置１０は、取得部２１、ロジック特定部２２、ロジック更新部２３、テーブル作成部２４、テーブル更新部２５、及び記憶部２６を備えている。

記憶部２６には、半導体メモリ１の保持部３２が保持している複数のロジックに対応する複数のロジックＬ０〜Ｌ５が記憶されている。

取得部２１は、半導体メモリ１が有するユーザデータ領域Ｒ３内の複数のブロックＢ１２８〜Ｂ４０９５のうち、劣化ブロックを特定するための所定の管理情報Ｓ１を、回収した半導体メモリ１から取得する。劣化ブロックには、半導体メモリ１の通常使用に起因して発生した後天性不良ブロックと、書き換え回数が所定の閾値を超えているブロックとが含まれる。この閾値は、保証されている書き換え可能回数等に基づいて設定され、例えば１００回に設定される。後天性不良ブロックに関する管理情報Ｓ１は、半導体メモリ１内の不良ブロック管理テーブルＤ２から取得することができる。また、書き換え回数が閾値を超えているブロックに関する管理情報Ｓ１は、半導体メモリ１内の書き換え情報管理テーブルＤ３から取得することができる。

ロジック特定部２２は、エリアを再構築するために、取得部２１が取得した管理情報Ｓ１に基づいて、記憶部２６が記憶している複数のロジックＬ０〜Ｌ５の中から、エリア内における劣化ブロック数がユーザデータ領域Ｒ３内のエリアＡ１〜Ａ３１間で最も平準化されるロジック（以下「最適ロジック」と称す）を特定する。ここで「再構築」とは、エリアの番号と論理アドレスとの対応関係を維持しつつ、エリアの番号と物理アドレスとの対応関係を変更することを意味する。従って、エリアを再構築することにより、論理アドレスと物理アドレスとの対応関係が変更されることとなる。

ロジック特定部２２が特定した最適ロジックを示す情報Ｓ２は、ロジック更新部２３及びテーブル作成部２４に入力される。

ロジック更新部２３は、情報Ｓ２に基づいて、ロジック特定部２２が特定した最適ロジックを半導体メモリ１に選択させるための選択情報Ｓ３を生成する。また、ロジック更新部２３は、生成した選択情報Ｓ３を、回収した半導体メモリ１に向けて出力することにより、半導体メモリ１が現在選択しているロジックを最適ロジックに更新させる。図６を参照して、半導体メモリ１においては、リユース処理装置１０から入力された選択情報Ｓ３に基づいて、システム情報Ｄ１が更新される。選択部３１は、選択情報Ｓ３に基づいて更新されたシステム情報Ｄ１を参照することにより、保持部３２が保持している複数のロジックＬ０〜Ｌ５の中から一の最適ロジックを選択する。

図７を参照して、テーブル作成部２４は、ロジック特定部２２が特定した最適ロジックに対応する新たな不良ブロック管理テーブルＤ２（つまりエリアの再構築が反映された不良ブロック管理テーブル）を、管理情報Ｓ１及び情報Ｓ２に基づいて作成する。また、テーブル作成部２４は、作成した新たな不良ブロック管理テーブルＤ２に関するデータＳ４を、テーブル更新部２５に入力する。

テーブル更新部２５は、データＳ４を含む管理テーブル更新情報Ｓ５を、回収した半導体メモリ１に向けて出力することにより、半導体メモリ１が現在保持している不良ブロック管理テーブルＤ２を、新たな不良ブロック管理テーブルＤ２に更新させる。

図８は、ロジック特定部２２が実行する処理を説明するためのフローチャートである。

まずステップＳＰ０１においてロジック特定部２２は、回収した半導体メモリ１におけるエリアＡ１〜Ａ３１の各々に関して、劣化ブロック数を算出する。劣化ブロック数は、後天性不良ブロック数と、書き換え回数が閾値を超えているブロック数との和として求められる。

次にステップＳＰ０２においてロジック特定部２２は、ステップＳＰ０１で求めた各エリアＡ１〜Ａ３１の劣化ブロック数の合計（総数）が、所定の閾値ＴＨ１以上であるか否かを判定する。閾値ＴＨ１は、準備されている退避先ブロック数等に基づいて設定される。本実施の形態の例では１２６個の退避先ブロック（ブロックＢ２〜Ｂ１２７）が準備されているため、閾値ＴＨ１はその約８０％である「１００」に設定される。

劣化ブロックの総数が閾値ＴＨ１以上である場合には、次にステップＳＰ０８においてロジック特定部２２は、その半導体メモリ１を不良品と判定し、リユースの対象から除外する。

劣化ブロックの総数が閾値ＴＨ１未満である場合には、次にステップＳＰ０３においてロジック特定部２２は、リユース後の使用態様においてエリアＡ１〜Ａ３１の全てが使用されるか否かを判定する。リユース後に全エリアが使用されるか否かについての情報は、予めリユース処理装置１０に入力されている。また、リユース後に使用されないエリア（不使用エリア）が存在する場合には、その不使用エリアに関する情報も予めリユース処理装置１０に入力されている。

リユース後に全エリアが使用される場合には、次にステップＳＰ０７において分散ロジックを選択してエリアの再構築が行われる。分散ロジックの選択については後述する。

リユース後に使用されない不使用エリアが存在する場合には、次にステップＳＰ０４においてロジック特定部２２は、ステップＳＰ０１で求めた各エリアＡ１〜Ａ３１の劣化ブロック数の中から最小値を特定し、その最小値との差が所定の閾値ＴＨ２以上のエリア数をカウントする。閾値ＴＨ２は、１エリア内で許容される劣化ブロック数等に基づいて設定される。本実施の形態の例では１エリア内の許容劣化ブロック数は「７」であるため、閾値ＴＨ２は例えば「４」に設定される。ロジック特定部２２は、各エリアＡ１〜Ａ３１の劣化ブロック数の最小値が例えば「１」であった場合には、劣化ブロック数が「５」以上のエリア数をカウントする。

次にステップＳＰ０５においてロジック特定部２２は、ステップＳＰ０４でカウントしたカウント値が「１」であるか否かを判定する。

カウント値が「１」でない場合は、次にステップＳＰ０７において分散ロジックを選択してエリアの再構築が行われる（詳細は後述）。

カウント値が「１」である場合は、次にステップＳＰ０６においてエリアローテーションが行われる。この場合、ロジック特定部２２は、回収時の半導体メモリ１において劣化ブロックが多発しているエリア（つまり上記の例で劣化ブロック数が「５」以上のエリア）を、リユース後の不使用エリアに割り当てるようにエリアを再構築する。なお、劣化ブロックの多発エリアが複数存在する場合であっても、リユース後の不使用エリアがそれ以上に存在する場合には、複数の多発エリアに関して同様のエリアローテーションを行ってもよい。

図９は、エリアローテーションを示す図である。説明の簡単化のため、それぞれに５個のブロックを含む４個のエリアＡ１〜Ａ４のみを示している。左側が回収時（リユース前）のメモリ空間（つまりリユース前に使用されていたロジックＬ０に対応するメモリ空間）であり、右側が再出荷時（リユース後）のメモリ空間（つまりリユース後に使用するロジックＬ６に対応するメモリ空間）である。ロジックＬ０，Ｌ６の双方において、エリアＡ１は論理アドレスＰ０〜Ｐ５に対応しており、エリアＡ２は論理アドレスＰ６〜Ｐ１１に対応しており、エリアＡ３は論理アドレスＰ１２〜Ｐ１７に対応しており、エリアＡ４は論理アドレスＰ１８〜Ｐ２３に対応している。

リユース前のメモリ空間（ロジックＬ０）において、エリアＡ１は物理アドレスＱ０〜Ｑ５に対応しており、エリアＡ２は物理アドレスＱ６〜Ｑ１１に対応しており、エリアＡ３は物理アドレスＱ１２〜Ｑ１７に対応しており、エリアＡ４は物理アドレスＱ１８〜Ｑ２３に対応している。

ここで、リユース前の半導体メモリ１において、エリアＡ３に劣化ブロックが多発していたものとする。また、リユース後の半導体メモリ１において、エリアＡ４が不使用エリアであるものとする。この場合、リユース前の劣化多発エリアＡ３に対応する物理アドレスＱ１２〜Ｑ１７が、リユース後の不使用エリアＡ４に対応することとなるように、エリアローテーションが行われる。

エリアローテーションの結果、リユース後のメモリ空間（ロジックＬ６）においては、エリアＡ１は物理アドレスＱ１８〜Ｑ２３に対応しており、エリアＡ２は物理アドレスＱ０〜Ｑ５に対応しており、エリアＡ３は物理アドレスＱ６〜Ｑ１１に対応しており、エリアＡ４は物理アドレスＱ１２〜Ｑ１７に対応している。

図１０は、図９のステップＳＰ０７で示される分散ロジックの選択を説明するためのフローチャートである。本実施の形態の例では、分散ロジックとして６パターンのロジックＬ０〜Ｌ５が予め準備されている。

図１１〜１５は、ロジックＬ１〜Ｌ５をそれぞれ示す図である。これらの図においては、図９と同様に、それぞれに５個のブロックを含む４個のエリアＡ１〜Ａ４のみを示している。また、左側がリユース前のメモリ空間であり、右側がリユース後のメモリ空間である。

図１１を参照して、ロジックＬ１では、リユース前（ロジックＬ０）の物理アドレスＱ０〜Ｑ２３を、リユース後の各エリアの先頭から順に１個ずつ割り当てることにより、エリアの再構築が行われる。例えば、リユース前の１番目の物理アドレスＱ０は、リユース後のエリアＡ１の１番目に割り当てられ、リユース前の２番目の物理アドレスＱ１は、リユース後のエリアＡ２の１番目に割り当てられる。

ロジックＬ１を用いたエリア再構築の結果、リユース後のメモリ空間においては、エリアＡ１は物理アドレスＱ０，Ｑ４，Ｑ８，Ｑ１２，Ｑ１６，Ｑ２０に対応しており、エリアＡ２は物理アドレスＱ１，Ｑ５，Ｑ９，Ｑ１３，Ｑ１７，Ｑ２１に対応しており、エリアＡ３は物理アドレスＱ２，Ｑ６，Ｑ１０，Ｑ１４，Ｑ１８，Ｑ２２に対応しており、エリアＡ４は物理アドレスＱ３，Ｑ７，Ｑ１１，Ｑ１５，Ｑ１９，Ｑ２３に対応している。

図１２を参照して、ロジックＬ２では、リユース前（ロジックＬ０）の物理アドレスＱ０〜Ｑ２３を、リユース後の各エリアの先頭から順に２個ずつ割り当てることにより、エリアの再構築が行われる。例えば、リユース前の１番目及び２番目の物理アドレスＱ０，Ｑ１は、リユース後のエリアＡ１の１番目及び２番目に割り当てられ、リユース前の３番目及び４番目の物理アドレスＱ２，Ｑ３は、リユース後のエリアＡ２の１番目及び２番目に割り当てられる。

ロジックＬ１を用いたエリア再構築の結果、リユース後のメモリ空間においては、エリアＡ１は物理アドレスＱ０，Ｑ１，Ｑ８，Ｑ９，Ｑ１６，Ｑ１７に対応しており、エリアＡ２は物理アドレスＱ２，Ｑ３，Ｑ１０，Ｑ１１，Ｑ１８，Ｑ１９に対応しており、エリアＡ３は物理アドレスＱ４，Ｑ５，Ｑ１２，Ｑ１３，Ｑ２０，Ｑ２１に対応しており、エリアＡ４は物理アドレスＱ６，Ｑ７，Ｑ１４，Ｑ１５，Ｑ２２，Ｑ２３に対応している。

図１３を参照して、ロジックＬ３では、リユース前（ロジックＬ０）の各エリアの先頭から順に１個ずつ、リユース後のメモリ空間に先頭から割り当てることにより、エリアの再構築が行われる。例えば、リユース前のエリアＡ１の１番目の物理アドレスＱ０は、リユース後のエリアＡ１の１番目に割り当てられ、リユース前のエリアＡ２の１番目の物理アドレスＱ６は、リユース後のエリアＡ１の２番目に割り当てられる。

ロジックＬ３を用いたエリア再構築の結果、リユース後のメモリ空間においては、エリアＡ１は物理アドレスＱ０，Ｑ６，Ｑ１２，Ｑ１８，Ｑ１，Ｑ７に対応しており、エリアＡ２は物理アドレスＱ１３，Ｑ１９，Ｑ２，Ｑ８，Ｑ１４，Ｑ２０に対応しており、エリアＡ３は物理アドレスＱ３，Ｑ９，Ｑ１５，Ｑ２１，Ｑ４，Ｑ１０に対応しており、エリアＡ４は物理アドレスＱ１６，Ｑ２２，Ｑ５，Ｑ１１，Ｑ１７，Ｑ２３に対応している。

図１４を参照して、ロジックＬ４では、リユース前（ロジックＬ０）の各エリアの先頭から順に２個ずつ、リユース後のメモリ空間に先頭から割り当てることにより、エリアの再構築が行われる。例えば、リユース前のエリアＡ１の１番目及び２番目の物理アドレスＱ０，Ｑ１は、リユース後のエリアＡ１の１番目及び２番目に割り当てられ、リユース前のエリアＡ２の１番目及び２番目の物理アドレスＱ６，Ｑ７は、リユース後のエリアＡ１の３番目及び４番目に割り当てられる。

ロジックＬ４を用いたエリア再構築の結果、リユース後のメモリ空間においては、エリアＡ１は物理アドレスＱ０，Ｑ１，Ｑ６，Ｑ７，Ｑ１２，Ｑ１３に対応しており、エリアＡ２は物理アドレスＱ１８，Ｑ１９，Ｑ２，Ｑ３，Ｑ８，Ｑ９に対応しており、エリアＡ３は物理アドレスＱ１４，Ｑ１５，Ｑ２０，Ｑ２１，Ｑ４，Ｑ５に対応しており、エリアＡ４は物理アドレスＱ１０，Ｑ１１，Ｑ１６，Ｑ１７，Ｑ２２，Ｑ２３に対応している。

図１５を参照して、ロジックＬ５では、リユース前（ロジックＬ０）の偶数アドレスをリユース後のメモリ空間の前半部分に割り当て、リユース前の奇数アドレスをリユース後のメモリ空間の後半部分に割り当てることにより、エリアの再構築が行われる。

ロジックＬ５を用いたエリア再構築の結果、リユース後のメモリ空間においては、エリアＡ１は物理アドレスＱ０，Ｑ２，Ｑ４，Ｑ６，Ｑ８，Ｑ１０に対応しており、エリアＡ２は物理アドレスＱ１２，Ｑ１４，Ｑ１６，Ｑ１８，Ｑ２０，Ｑ２２に対応しており、エリアＡ３は物理アドレスＱ１，Ｑ３，Ｑ５，Ｑ７，Ｑ９，Ｑ１１に対応しており、エリアＡ４は物理アドレスＱ１３，Ｑ１５，Ｑ１７，Ｑ１９，Ｑ２１，Ｑ２３に対応している。

なお、図１１〜１５に示した分散ロジックは一例であって、これら以外の任意のロジックを準備することにより、そのロジックを適用することができる。また、準備するロジックの種類も６パターンに限らず、任意の複数パターンのロジックを準備しておけばよい。

図１０を参照して、まずステップＳＰ０７１においてロジック特定部２２は、ロジックＬ０〜Ｌ５を適用することによってエリアの再構築をそれぞれ試行する。そして、各ロジックＬ０〜Ｌ５について、再構築後の各エリアＡ１〜Ａ３１における劣化ブロック数を算出する。また、その最大値Ｘ、最小値Ｙ、及び最大値Ｘと最小値Ｙとの差Ｚを、各ロジックＬ０〜Ｌ５についてそれぞれ算出する。

次にステップＳＰ０７２においてロジック特定部２２は、ロジックＬ０〜Ｌ５の全てにおいて、最大値Ｘが所定の閾値ＴＨ３以上であるか否かを判定する。閾値ＴＨ３は、１エリア内で許容される劣化ブロック数等に基づいて設定される。本実施の形態の例では１エリア内の許容劣化ブロック数は「７」であるため、閾値ＴＨ３は例えば「５」に設定される。

全てのロジックＬ０〜Ｌ５の最大値Ｘが閾値ＴＨ３以上であった場合には、次にステップＳＰ０７３においてロジック特定部２２は、その半導体メモリ１を不良品と判定し、リユースの対象から除外する。

ロジックＬ０〜Ｌ５少なくとも一つにおいて最大値Ｘが閾値ＴＨ３未満であった場合には、次にステップＳＰ０７４においてロジック特定部２２は、ロジックＬ０〜Ｌ５の中で最大値Ｘが最も小さいロジック（最良ロジック）を特定する。

最良ロジックが一つのみ存在する場合には、次にステップＳＰ０７５においてロジック特定部２２は、その一つの最良ロジックを選択し、当該最良ロジックを用いて再構築されたエリアを採用する。

最良ロジックが複数存在する場合には、次にステップＳＰ０７６においてロジック特定部２２は、複数の最良ロジックの中で差Ｚが最も小さい最良ロジックを特定する。

差Ｚが最も小さい最良ロジックが一つのみ存在する場合には、次にステップＳＰ０７５においてロジック特定部２２は、その一つの最良ロジックを選択し、当該最良ロジックを用いて再構築されたエリアを採用する。

差Ｚが最も小さい最良ロジックが複数存在する場合には、次にステップＳＰ０７７においてロジック特定部２２は、差Ｚが最も小さい複数の最良ロジックの中から任意の一つの最良ロジックを選択する。例えば、ロジックＬ０〜Ｌ５に付された番号が最も小さい最良ロジックを選択する。そして、当該最良ロジックを用いて再構築されたエリアを採用する。

図１６は、図１１〜１５に示した簡易なメモリ空間の例において、分散ロジックの選択の一例を示す図である。ここでは、物理アドレスＱ１，Ｑ２，Ｑ３，Ｑ５，Ｑ６，Ｑ１４，Ｑ１７，Ｑ２１の合計８個のブロックが不良ブロックであり、物理アドレスＱ９，Ｑ１０，Ｑ１１，Ｑ１２の合計４個のブロックが閾値超ブロック（上記の例で書き換え回数が１００回を超えているブロック）である場合を想定している。

この場合、リユース前（ロジックＬ０）の半導体メモリ１における劣化ブロック数は、図１６の（Ａ）に示すように、エリアＡ１では「４」、エリアＡ２では「４」、エリアＡ３では「３」、エリアＡ４では「１」となる。

また、図１６の（Ｂ）に示すように、ロジックＬ１を適用した場合の劣化ブロック数は、エリアＡ１では「１」、エリアＡ２では「５」、エリアＡ３では「４」、エリアＡ４では「２」となり、最大値Ｘは「５」、最小値Ｙは「１」、差Ｚは「４」となる。同様に、ロジックＬ２を適用した場合の劣化ブロック数は、エリアＡ１では「３」、エリアＡ２では「４」、エリアＡ３では「３」、エリアＡ４では「２」となり、最大値Ｘは「４」、最小値Ｙは「２」、差Ｚは「２」となる。同様に、ロジックＬ３を適用した場合の劣化ブロック数は、エリアＡ１では「３」、エリアＡ２では「２」、エリアＡ３では「４」、エリアＡ４では「３」となり、最大値Ｘは「４」、最小値Ｙは「２」、差Ｚは「２」となる。同様に、ロジックＬ４を適用した場合の劣化ブロック数は、エリアＡ１では「３」、エリアＡ２では「３」、エリアＡ３では「３」、エリアＡ４では「３」となり、最大値Ｘは「３」、最小値Ｙは「３」、差Ｚは「０」となる。同様に、ロジックＬ５を適用した場合の劣化ブロック数は、エリアＡ１では「５」、エリアＡ２では「２」、エリアＡ３では「３」、エリアＡ４では「２」となり、最大値Ｘは「５」、最小値Ｙは「２」、差Ｚは「３」となる。従って、この例の場合には、最大値Ｘが最も小さい「３」であるロジックＬ４が選択される。

なお、以上の説明では、劣化ブロック数として、後天性不良ブロック数と、書き換え回数が所定の閾値を超えているブロック数との合計値を用いたが、いずれか一方のみを用いることもできる。

図１７は、図１６に対応させて、不良ブロック数のみを用いて分散ロジックの選択を行う一例を示す図である。

この場合、リユース前（ロジックＬ０）の半導体メモリ１における不良ブロック数は、図１７の（Ａ）に示すように、エリアＡ１では「４」、エリアＡ２では「１」、エリアＡ３では「２」、エリアＡ４では「１」となる。

また、図１７の（Ｂ）に示すように、ロジックＬ１を適用した場合の不良ブロック数は、エリアＡ１では「０」、エリアＡ２では「４」、エリアＡ３では「３」、エリアＡ４では「１」となり、最大値Ｘは「４」、最小値Ｙは「０」、差Ｚは「４」となる。同様に、ロジックＬ２を適用した場合の不良ブロック数は、エリアＡ１では「２」、エリアＡ２では「２」、エリアＡ３では「２」、エリアＡ４では「２」となり、最大値Ｘは「２」、最小値Ｙは「２」、差Ｚは「０」となる。同様に、ロジックＬ３を適用した場合の不良ブロック数は、エリアＡ１では「２」、エリアＡ２では「２」、エリアＡ３では「２」、エリアＡ４では「２」となり、最大値Ｘは「２」、最小値Ｙは「２」、差Ｚは「０」となる。同様に、ロジックＬ４を適用した場合の不良ブロック数は、エリアＡ１では「２」、エリアＡ２では「２」、エリアＡ３では「３」、エリアＡ４では「１」となり、最大値Ｘは「３」、最小値Ｙは「１」、差Ｚは「２」となる。同様に、ロジックＬ５を適用した場合の不良ブロック数は、エリアＡ１では「３」、エリアＡ２では「２」、エリアＡ３では「２」、エリアＡ４では「１」となり、最大値Ｘは「３」、最小値Ｙは「１」、差Ｚは「２」となる。従って、この例の場合には、最大値Ｘが最も小さい「２」であるロジックＬ２，Ｌ３のうち、ロジックに付された番号が最も小さいロジックＬ２が選択される。

このように本実施の形態に係るリユース処理装置１０によれば、取得部２１は、劣化ブロックを特定するための管理情報Ｓ１を、回収した半導体メモリ１から取得する。また、ロジック特定部２２は、取得部２１が取得した管理情報Ｓ１に基づいて、記憶部２６が記憶している複数のロジックＬ０〜Ｌ５の中から、エリア内における劣化ブロック数がエリアＡ１〜Ａ３１間で最も平準化される最適ロジックを特定する。そして、ロジック更新部２３は、ロジック特定部２２が特定した最適ロジックを選択させるための選択情報Ｓ３を、回収した半導体メモリ１に向けて出力することにより、当該半導体メモリ１が選択しているロジックを最適ロジックに更新させる。従って、回収した半導体メモリ１において特定のエリアに劣化ブロックが集中している場合であっても、リユース処理後に再出荷される半導体メモリ１においては、最適ロジックに更新されることによって、劣化ブロック数が平準化されるようにエリアが再構築されている。そのため、再出荷された半導体メモリ１が直ちに故障するという事態を回避することができる。しかも、リユース処理によってロジックを更新するため、ウェアレベリングの機能を半導体メモリ１に実装する必要がない。その結果、半導体メモリ１のシステム構成の簡略化及び製品コストの削減を図ることが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、テーブル作成部２４は、ロジック特定部２２が特定した最適ロジックに対応する新たな不良ブロック管理テーブルＤ２を作成する。そして、テーブル更新部２５は、テーブル作成部２４が作成した新たな不良ブロック管理テーブルＤ２を、回収した半導体メモリ１に向けて出力することにより、当該半導体メモリ１が保持している不良ブロック管理テーブルＤ２を、新たな不良ブロック管理テーブルＤ２に更新させる。従って、リユース処理後に再出荷される半導体メモリ１においては、更新された新たな不良ブロック管理テーブルＤ２に基づいて、不良ブロックを適切に管理することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、劣化ブロックには、後天性不良ブロックが含まれる。従って、再出荷される半導体メモリ１においては、後天性不良ブロックを含めて劣化ブロック数がエリア間で平準化されているため、特定のエリアに劣化ブロックが集中することに起因する故障の発生を回避することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、劣化ブロックには、書き換え回数が所定値を超えているブロック、つまり書き換えが頻発したために後天性不良ブロックとなりやすいブロック（準不良ブロック）が含まれる。従って、再出荷される半導体メモリ１においては、準不良ブロックを含めて劣化ブロック数がエリア間で平準化されているため、特定のエリアに劣化ブロックが集中することに起因する故障の発生を回避することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、ロジック特定部２２は、劣化ブロックの総数が所定の閾値ＴＨ１以上である半導体メモリ１を不良品と判定する。従って、劣化ブロックの総数が閾値ＴＨ１以上である半導体メモリ１は不良品として処分して再出荷しないことにより、再出荷された半導体メモリ１が直ちに故障するという事態を予め回避することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、ロジック特定部２２は、再出荷後の半導体メモリ１において使用されない不使用エリアが存在している場合には、回収時の半導体メモリ１において劣化ブロックが多発しているエリアが当該不使用エリアに割り当てられるロジックを、最適ロジックとして特定する。劣化ブロックが多発しているエリアを不使用エリアに割り当てることにより、他のエリア（つまり使用するエリア）の劣化ブロック数が削減されるため、再出荷された半導体メモリ１の信頼性を向上することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、ロジック特定部２２は、エリア内における劣化ブロック数の最大値Ｘが最も小さい最良ロジックを、最適ロジックとして特定する。劣化ブロック数の最大値Ｘが最も小さい最良ロジックを選択することにより、エリア内における劣化ブロック数は効果的に平準化されるため、再出荷された半導体メモリ１の信頼性を向上することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、ロジック特定部２２は、最良ロジックが複数存在する場合には、当該複数の最良ロジックのうち、エリア内における劣化ブロック数の最大値Ｘと最小値Ｙとの差Ｚが最も小さいロジックを、最適ロジックとして特定する。劣化ブロック数の最大値Ｘと最小値Ｙとの差Ｚが最も小さいロジックを選択することにより、エリア内における劣化ブロック数は最大限に平準化されるため、再出荷された半導体メモリ１の信頼性を向上することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、ロジック特定部２２は、最大値Ｘと最小値Ｙとの差Ｚが最も小さいロジックが複数存在する場合には、当該複数のロジックの中の任意のロジックを、最適ロジックとして特定する。これにより、エリアの再構築のために用いる一のロジックを適切に選択することが可能となる。

また、本実施の形態に係るリユース処理装置１０によれば、ロジック特定部２２は、エリア内における劣化ブロック数の最大値Ｘが、全てのロジックに関して所定の閾値ＴＨ３以上となる場合には、その半導体メモリ１を不良品と判定する。従って、いずれのロジックを適用しても劣化ブロック数の平準化が見込めない半導体メモリ１は不良品として処分して再出荷しないことにより、再出荷された半導体メモリ１が直ちに故障するという事態を予め回避することが可能となる。

また、本実施の形態に係る半導体メモリ１によれば、選択部３１は、リユース処理装置１０が備えるロジック更新部２３から入力された選択情報Ｓ３に基づいて、保持部３２が保持している複数のロジックＬ０〜Ｌ５の中から、一の最適ロジックを選択する。従って、回収した半導体メモリ１において特定のエリアに劣化ブロックが集中している場合であっても、リユース処理後に再出荷される半導体メモリ１においては、最適ロジックに更新されることによって、劣化ブロック数が平準化されるようにエリアが再構築されている。そのため、再出荷された半導体メモリ１が直ちに故障するという事態を回避することができる。しかも、リユース処理によってロジックを更新するため、ウェアレベリングの機能を半導体メモリ１に実装する必要がない。その結果、半導体メモリ１のシステム構成の簡略化及び製品コストの削減を図ることが可能となる。

また、本実施の形態に係る半導体メモリ１によれば、劣化ブロックに関する管理情報Ｓ１を半導体メモリ１に記憶しておくことにより、リユース処理装置１０の取得部２１は、リユース処理において、回収した半導体メモリ１から劣化ブロックに関する管理情報Ｓ１を取得することができる。その結果、ロジック特定部２２による最適な論理−物理アドレス変換ロジックの特定処理や、ロジック更新部２３による論理−物理アドレス変換ロジックの更新処理を、適切に実行することが可能となる。

１ 半導体メモリ
２ メモリコントローラ
３ メモリセルアレイ
１０ リユース処理装置
２１ 取得部
２２ ロジック特定部
２３ ロジック更新部
２４ テーブル作成部
２５ テーブル更新部
２６ 記憶部
３１ 選択部
３２ 保持部

Claims (11)

1. データの消去単位であるブロックを複数含むエリア単位で不良ブロックの管理を行う半導体メモリを対象として、使用された半導体メモリを回収して再使用するために再出荷前に当該半導体メモリに対して所定のリユース処理を行う、半導体メモリのリユース処理装置であって、
   前記半導体メモリが保持している複数の論理−物理アドレス変換ロジックに対応する複数の論理−物理アドレス変換ロジックを記憶する記憶部と、
   半導体メモリが有する複数のブロックのうち劣化ブロックを特定するための所定の管理情報を、回収した半導体メモリから取得する取得部と、
   前記取得部が取得した前記管理情報に基づいて、前記記憶部が記憶している前記複数の論理−物理アドレス変換ロジックの中から、エリア内における劣化ブロック数がエリア間で最も平準化される最適な論理−物理アドレス変換ロジックを特定するロジック特定部と、
   前記ロジック特定部が特定した前記最適な論理−物理アドレス変換ロジックを選択させるための選択情報を前記回収した半導体メモリに向けて出力することにより、当該半導体メモリが選択している論理−物理アドレス変換ロジックを、前記最適な論理−物理アドレス変換ロジックに更新させるロジック更新部と、
   を備え
   前記ロジック特定部は、リユースに伴うデータ書き換えによって再出荷後の半導体メモリにおいて使用されない不使用エリアが存在している場合には、回収時の半導体メモリにおいて劣化ブロックが多発しているエリアが当該不使用エリアに割り当てられる論理−物理アドレス変換ロジックを、前記最適な論理−物理アドレス変換ロジックとして特定する、半導体メモリのリユース処理装置。
2. 前記ロジック特定部が特定した前記最適な論理−物理アドレス変換ロジックに対応する新たな不良ブロック管理テーブルを作成するテーブル作成部と、
   前記テーブル作成部が作成した前記新たな不良ブロック管理テーブルを前記回収した半導体メモリに向けて出力することにより、当該半導体メモリが保持している不良ブロック管理テーブルを、前記新たな不良ブロック管理テーブルに更新させるテーブル更新部と、
   をさらに備える、請求項１に記載の半導体メモリのリユース処理装置。
3. 劣化ブロックには、後天性不良ブロックが含まれる、請求項１又は２に記載の半導体メモリのリユース処理装置。
4. 劣化ブロックには、書き換え回数が所定値を超えているブロックが含まれる、請求項１〜３のいずれか一つに記載の半導体メモリのリユース処理装置。
5. 前記ロジック特定部は、劣化ブロックの総数が所定値以上である半導体メモリを不良品と判定する、請求項１〜４のいずれか一つに記載の半導体メモリのリユース処理装置。
6. 前記ロジック特定部は、エリア内における劣化ブロック数の最大値が最も小さい最良ロジックを、前記最適な論理−物理アドレス変換ロジックとして特定する、請求項１〜５のいずれか一つに記載の半導体メモリのリユース処理装置。
7. 前記ロジック特定部は、最良ロジックが複数存在する場合には、当該複数の最良ロジックのうち、エリア内における劣化ブロック数の最大値と最小値との差が最も小さいロジックを、前記最適な論理−物理アドレス変換ロジックとして特定する、請求項６に記載の半導体メモリのリユース処理装置。
8. 前記ロジック特定部は、前記最大値と最小値との差が最も小さいロジックが複数存在する場合には、当該複数のロジックの中の任意のロジックを、前記最適な論理−物理アドレス変換ロジックとして特定する、請求項７に記載の半導体メモリのリユース処理装置。
9. 前記ロジック特定部は、エリア内における劣化ブロック数の最大値が、全てのロジックに関して所定値以上となる場合には、その半導体メモリを不良品と判定する、請求項６〜８のいずれか一つに記載の半導体メモリのリユース処理装置。
10. 複数の論理−物理アドレス変換ロジックを保持する保持部と、
    前記保持部が保持している前記複数の論理−物理アドレス変換ロジックの中から、一の論理−物理アドレス変換ロジックを選択する選択部と、
    を備え、
    前記選択部は、請求項１に記載のリユース処理装置が備えるロジック更新部から入力された選択情報に基づいて、前記保持部が保持している前記複数の論理−物理アドレス変換ロジックの中から、一の論理−物理アドレス変換ロジックを選択する、半導体メモリ。
11. 請求項１に記載のリユース処理装置によってリユース処理を行うために、前記管理情報を記憶する、半導体メモリ。
    

Images