JP5943269B2 - 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム - Google Patents
回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム Download PDFInfo
- Publication number
- JP5943269B2 JP5943269B2 JP2011260974A JP2011260974A JP5943269B2 JP 5943269 B2 JP5943269 B2 JP 5943269B2 JP 2011260974 A JP2011260974 A JP 2011260974A JP 2011260974 A JP2011260974 A JP 2011260974A JP 5943269 B2 JP5943269 B2 JP 5943269B2
- Authority
- JP
- Japan
- Prior art keywords
- state variable
- circuit
- equation
- switch
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
dvC/dt=u2・f1+(1−u2)・f2
diL/dt=u2・g1+(1−u2)・g2
vout=u2・z1+(1−u2)・z2
で表すことができる(図2(d))。
dvC/dt=u2・f1+(1−u2)・f2
vout=u2・z1+(1−u2)・z2
で表すことができる(図3(d))。
dvC1/dt=u2・f1+(1−u2)・f2
dvC2/dt=u2・g1+(1−u2)・g2
vout=u2・z1+(1−u2)・z2
で表すことができる(図4(d))。
dvC1/dt=u2a・f1+u2b・f2+u2c・f3
dvC2/dt=u2a・g1+u2b・g2+u2c・g3
dvC3/dt=u2a・h1+u2b・h2+u2c・h3
vout=u2a・z1+u2b・z2+u2c・z3
で表すことができる(図5(e))。
図9は、スイッチング電源回路をモデル化したブロック構成の回路図であり、ディクソン型のチャージポンプの構成例を示している。
Vc1(t)=Vin−Vf1(t) ・・・(1)
となる。
Vout(t) =VA(t)−Vf2(t) = Vin+Vclk−Vf1(tH)−Vf2(t) ・・・(2)
となる。
図10は本発明の回路シミュレーションを数値演算でシミュレーションした結果と、アナログ処理のシミュレーションソフトによる結果との比較図である。
ディクソン型チャージポンプは、多段接続による構成とすることができる。図11は多段構成の例を示している。
ディクソン型チャージポンプの多段接続の構成では、前記した図11に示す構成例のMOSトランジスタをダイオードに代えることができる。図12は、ディクソン型チャージポンプの多段接続構成を、ダイオードを用いて構成した例を示している。この回路動作は、MOSトランジスタがダイオードに代わっただけの違いであって、モデル化の点では同様であるため、回路モデルおよび状態変数方程式は同じとなる。
次に、スイッチ型チャージポンプの例について図13〜図15を用いて説明する。スイッチ型チャージポンプは、ディクソン型チャージポンプのダイオード接続を行うトランジスタを、CMOSインバータを使った1極2投のスイッチ素子に置き換えた構成である。図13は差動構成によるスイッチ型チャージポンプの構成例を示し、図14は図13の差動構成の動作原理を説明するための構成図を示している。また、図15は、直列接続されるスイッチ素子が同時にオン状態となったときにスイッチ素子を通して流れる漏れ電流を、クロック信号の切り替わり時にのみ値を持つ電流源として扱う状態を説明するための図である。
Vb=Vclk+Vc1(t)
Va=Vclk+Vc2(t)
Va=Vclk+Vc2(t)
スイッチ型チャージポンプは、多段構成とされる。図16は多段構成のスイッチ型チャージポンプの一構成例を示しいている。
図17は本発明の回路シミュレーションツールNSTVRでシミュレーションした結果と、アナログ処理のシミュレーションソフトウェアであるSPICEにより得られる結果との比較図である。
次に、昇降圧型DC−DCコンバータの例について図18を用いて説明する。昇降圧型DC−DCコンバータは、昇圧および降圧が可能なDC−DCコンバータである。
次に、昇圧型DC−DCコンバータの例について図19を用いて説明する。昇圧型DC−DCコンバータは、実施例6の昇降圧型DC−DCコンバータの場合と同様にしてモデル化して状態変数方程式を形成し、シミュレーションを行うことができる。
20 数値演算手段
21 数値演算プログラム
22 スイッチ変数値出力手段
30 表示手段
110 状態変数方程式形成手段
120 数値演算手段
121 汎用シミュレーションプログラム
130 表示手段
C 容量素子
C1,C2,C3 容量素子
Cout,Cout1,Cout2,Cout3 出力容量素子
D ダイオード
iL 電流
Ileak 電流源
Iout 負荷電流
L インダクタ素子
Mn スイッチトランジスタ
Mn1,Mn2 トランジスタ
Mp スイッチトランジスタ
Mp1,Mp2 トランジスタ
R,R1 抵抗
SWMn1,SWMn2 トランジスタスイッチ
SWMp1,SWMp2 トランジスタスイッチ
T1,T2,T3 期間
u スイッチ変数
u2 第1のスイッチ変数
1−u2 第1のスイッチ変数
u2a,u2b,u2c 第1のスイッチ変数
u3,u31,u32 第2のスイッチ変数
Claims (9)
- アナログ回路又はアナログ/ディジタル混載回路の動作を数値演算によってシミュレートする回路シミュレーション方法であって、
スイッチング動作の一周期内の時間変化により複数の回路モデルに分離する解析対象回路が多段接続された多段構成において、
前記多段構成の各段において、前記時間変化の各期間における各回路モデルについて、当該各回路モデルに含まれるエネルギー蓄積素子部の電流および/又は電圧を状態変数とする微分方程式、およびそれらの状態変数の値を用いて回路モデルの出力を求める方程式によって、
各回路モデルに関する複数の状態変数方程式を形成する第1の形成工程と、
前記各状態変数の状態変数方程式について、前記各期間における各状態変数方程式のそれぞれの時間変化を表す各第1のスイッチ変数を前記各期間の各状態変数方程式に乗じ、当該各第1のスイッチ変数を乗じた各期間の各状態変数方程式を加算して各状態変数について一周期内における状態変数方程式を形成する第2の形成工程と、
前記第2の形成工程で形成した一周期内の状態変数方程式の微分方程式を数値積分による数値演算で解き、当該数値演算で得られた各状態変数の時間変化を出力する数値演算工程とを備え、
前記各第1のスイッチ変数は、前記解析対象回路に含まれるスイッチ素子および/又は整流ダイオードのオン/オフの時間変化に応じて1と0との間で時定数を有して変化する値を採る時間関数であり、
前記数値演算によるシミュレーションの周波数は、一周期のクロック周波数で定まるナイキスト周波数以下であり、
前記第1の形成工程、第2の形成工程、および演算工程の各工程をコンピュータで実行することを特徴とする、回路シミュレーション方法。 - 前記エネルギー蓄積素子部はインダクタ素子又は容量素子であり、
前記状態変数は、インダクタ素子に流れる電流および/又は容量素子の両端電圧であることを特徴とする請求項1に記載の回路シミュレーション方法。 - 前記解析対象回路はクロック信号によりオン・オフが交互に切り替えられる直列接続された複数のスイッチ素子を備え、
前記第2の形成工程において、
前記クロック信号の切り替わり時に前記複数のスイッチ素子が同時にオンとなる際に当該スイッチ素子を通して流れる漏れ電流を、前記クロック信号の切り替わり時にのみに値を持つ電流源として前記状態変数方程式の入力信号に加えることを特徴とする、請求項1又は2に記載の回路シミュレーション方法。 - アナログ回路又はアナログ/ディジタル混載回路の動作を数値演算によってシミュレートする回路シミュレーション装置であって、
スイッチング動作の一周期内の時間変化により複数の回路モデルに分離する解析対象回路が多段接続された多段構成において、
前記多段構成の各段において、前記時間変化の各期間における各回路モデルについて、当該各回路モデルに含まれるエネルギー蓄積素子部の電流および/又は電圧を状態変数とする微分方程式、およびそれらの状態変数の値を用いて回路モデルの出力を求める方程式によって、当該回路モデルに関する複数の状態変数方程式を形成し、
前記各状態変数の状態変数方程式について、前記各期間における各状態変数方程式のそれぞれ時間変化を表す各第1のスイッチ変数を前記各期間の各状態変数方程式に乗じ、当該各第1のスイッチ変数を乗じた各期間の各状態変数方程式を加算して各状態変数について一周期内における状態変数方程式を形成する状態変数方程式形成手段と、
前記状態変数方程式形成手段で形成した一周期内の状態変数方程式の微分方程式を数値積分による数値演算で解き、当該数値演算で得られた各状態変数の時間変化を出力する数値演算手段とを備え、
前記各第1のスイッチ変数は、前記解析対象回路に含まれるスイッチ素子および/又は整流ダイオードのオン/オフの時間変化に応じて1と0との間で時定数を有して変化する値を採る時間関数であり、
前記数値演算によるシミュレーションの周波数は、一周期のクロック周波数で定まるナイキスト周波数以下であることを特徴とする、回路シミュレーション装置。 - 前記エネルギー蓄積素子部はインダクタ素子又は容量素子であり、
前記状態変数は、インダクタ素子に流れる電流および/又は容量素子の両端電圧であることを特徴とする請求項4に記載の回路シミュレーション装置。 - 前記解析対象回路はクロック信号によりオン・オフが交互に切り替えられる直列接続された複数のスイッチ素子を備え、
前記状態変数方程式の形成手段において、
前記クロック信号の切り替わり時に前記複数のスイッチ素子が同時にオンとなる際に当該前記状態変数方程式の形成手段において、
スイッチ素子を通して流れる漏れ電流を、前記クロック信号の切り替わり時にのみに値を持つ電流源として前記状態変数方程式の入力信号に加えることを特徴とする、請求項4又は5に記載の回路シミュレーション装置。 - コンピュータに、アナログ回路又はアナログ/ディジタル混載回路の動作をシミュレートさせる回路シミュレーションプログラムであって、
スイッチング動作の一周期内の時間変化により複数の回路モデルに分離する解析対象回路が多段接続された多段構成において、
コンピュータに、
前記多段構成の各段において、前記時間変化の各期間における各回路モデルについて、当該各回路モデルに含まれるエネルギー蓄積素子部の電流および/又は電圧を状態変数とする微分方程式、およびそれらの状態変数の値を用いて回路モデルの出力を求める方程式によって、当該回路モデルに関する複数の状態変数方程式を形成する第1の形成工程と、
前記各状態変数の状態変数方程式について、前記各期間における各状態変数方程式のそれぞれの時間変化を表す各第1のスイッチ変数を前記各期間の各状態変数方程式に乗じ、当該各第1のスイッチ変数を乗じた各期間の各状態変数方程式を加算して各状態変数について一周期内における状態変数方程式を形成する第2の形成工程と、
前記第2の形成工程で形成した一周期内の状態変数方程式の微分方程式を数値積分による数値演算で解き、当該数値演算で得られた各状態変数の時間変化を出力する数値演算工程の各工程を、
前記各第1のスイッチ変数を、前記解析対象回路に含まれるスイッチ素子および/又は整流ダイオードのオン/オフの時間変化に応じて1と0との間で時定数を有して変化する値を採る時間関数とし、
一周期のクロック周波数で定まるナイキスト周波数以下の周波数で数値演算を実行させることを特徴とする、回路シミュレーションプログラム。 - 前記エネルギー蓄積素子部はインダクタ素子又は容量素子であり、
前記状態変数は、インダクタ素子に流れる電流および/又は容量素子の両端電圧であることを特徴とする請求項7に記載の回路シミュレーションプログラム。 - 前記解析対象回路はクロック信号によりオン・オフが交互に切り替えられる直列接続された複数のスイッチ素子を備え、
前記第2の形成工程において、
前記クロック信号の切り替わり時に前記複数のスイッチ素子が同時にオンとなる際に当該スイッチ素子を通して流れる漏れ電流を、前記クロック信号の切り替わり時にのみに値を持つ電流源として前記状態変数方程式の入力信号に加えることを特徴とする、請求項7又は8に記載の回路シミュレーションプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011260974A JP5943269B2 (ja) | 2011-11-29 | 2011-11-29 | 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011260974A JP5943269B2 (ja) | 2011-11-29 | 2011-11-29 | 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013114512A JP2013114512A (ja) | 2013-06-10 |
JP5943269B2 true JP5943269B2 (ja) | 2016-07-05 |
Family
ID=48709994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011260974A Expired - Fee Related JP5943269B2 (ja) | 2011-11-29 | 2011-11-29 | 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5943269B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6197314B2 (ja) * | 2013-03-13 | 2017-09-20 | 富士電機株式会社 | 電力系統のシミュレーション方法および電力系統シミュレータ |
CN104008231B (zh) * | 2014-05-08 | 2017-04-19 | 华南理工大学 | 一种数字电流模控制的开关功率变换器的建模及分析方法 |
CN106446428A (zh) * | 2016-09-29 | 2017-02-22 | 全球能源互联网研究院 | 一种开关电路电磁暂态分析方法及分析装置 |
EP3881216A1 (de) * | 2018-11-15 | 2021-09-22 | dspace digital signal processing and control engineering GmbH | Computerimplementiertes verfahren zur simulation einer elektrischen schaltung |
CN111368385B (zh) * | 2018-12-25 | 2023-06-27 | 内蒙古电力(集团)有限责任公司内蒙古电力科学研究院分公司 | 一种电热耦合场中套管运行特性仿真计算方法 |
CN110648724B (zh) * | 2019-08-16 | 2023-05-05 | 杭州水处理技术研究开发中心有限公司 | 一种电渗析传质过程的数值模拟方法 |
CN110738016B (zh) * | 2019-10-12 | 2022-12-06 | 南方电网科学研究院有限责任公司 | 一种电力电子电路暂态仿真插值计算方法 |
CN113343453B (zh) * | 2021-05-28 | 2023-02-10 | 华南理工大学 | 一种基于小步长离散化的电力电子级联变换器的建模方法 |
CN114036887A (zh) * | 2021-12-08 | 2022-02-11 | 深圳Tcl新技术有限公司 | 时钟信号电路设计方法、装置、存储介质及电子设备 |
CN115688389B (zh) * | 2022-10-14 | 2023-06-23 | 北京世冠金洋科技发展有限公司 | 一种建模仿真方法、系统及存储介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096814A (ja) * | 1995-06-19 | 1997-01-10 | Sony Corp | チップのシミュレーション方法 |
JP2001356142A (ja) * | 2000-06-14 | 2001-12-26 | Fujitsu Ltd | 電磁界強度算出装置、算出方法、および算出結果表示方法 |
JP2003308355A (ja) * | 2002-04-12 | 2003-10-31 | Sharp Corp | シミュレーションシステム及びシミュレーション方法並びにコンピュータ・ソフトウエア |
FR2897178B1 (fr) * | 2006-02-07 | 2008-09-05 | Coupling Wave Solutions Cws Sa | Procede d'estimation d'un bruit genere dans un systeme electronique et procede de test d'immunite au bruit associe |
JP2008065732A (ja) * | 2006-09-11 | 2008-03-21 | Nec Electronics Corp | 半導体集積回路の設計方法及び設計システム |
-
2011
- 2011-11-29 JP JP2011260974A patent/JP5943269B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013114512A (ja) | 2013-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5943269B2 (ja) | 回路シミュレーション方法、回路シミュレーション装置、および回路シミュレーションプログラム | |
Xiong et al. | A family of exponential step-down switched-capacitor converters and their applications in two-stage converters | |
Chae et al. | A single-inductor step-up DC-DC switching converter with bipolar outputs for active matrix OLED mobile display panels | |
CN109428489B (zh) | 用于在dc-dc转换器中生成反馈电流的系统和方法 | |
WO2014008291A1 (en) | Design of lc switching regulators | |
Benadero et al. | Topologies and control of a class of single inductor multiple-output converters operating in continuous conduction mode | |
Delos et al. | On the modeling of switched capacitor converters with multiple outputs | |
Ferro et al. | Dynamic model of switched-capacitor DC–DC converters in the slow-switching limit including charge reusing | |
Karagozler et al. | Analysis and modeling of capacitive power transfer in microsystems | |
KR20160015824A (ko) | 전하 펌프를 포함하는 전자 회로를 시뮬레이션하는 방법 | |
Veerachary | Signal flow graph modelling of multi-state boost DC–DC converters | |
Evzelman et al. | Average modeling technique for switched capacitor converters including large signal dynamics and small signal responses | |
Ghosh et al. | State-space average modeling of dc-dc converters with parasitic in discontinuous conduction mode (dcm) | |
Li et al. | Modelling switched-capacitor dc-dc converters with signal transition graphs | |
Ballo et al. | A general behavioral model of charge pump DC-DC converters | |
Wang et al. | Multi-harmonic nonlinear modeling of low-power PWM DC-DC converters operating in CCM and DCM | |
Vitchev | Calculating essential charge-pump parameters | |
Gheorghe et al. | The envelope following analysis of a buck converter with closed loop control | |
Shrimali et al. | Nonlinear modeling and analysis of buck converter using Volterra series | |
Saiz-Vela et al. | Charge pump design for high-voltage biasing applications in piezoelectric-based miniaturized robots | |
Shetty | A quick and simplified approach for understanding the dynamics of the SEPIC converter for low voltage applications: Simulation study | |
Pikulins et al. | Effects of Control Non-idealities on the Nonlinear Dynamics of Switching DC-DC Converters | |
López-Colino et al. | Modeling of power converters for debugging digital controllers through FPGA emulation | |
Wang et al. | A unifying and robust method for efficient envelope-following simulation of pwm/pfm dc-dc converters | |
Li | Analysis and design of switched-capacitor DC-DC converters with discrete event models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5943269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |