JP5937244B2 - 消去カウンタを処理するための方法および装置 - Google Patents
消去カウンタを処理するための方法および装置 Download PDFInfo
- Publication number
- JP5937244B2 JP5937244B2 JP2015029004A JP2015029004A JP5937244B2 JP 5937244 B2 JP5937244 B2 JP 5937244B2 JP 2015029004 A JP2015029004 A JP 2015029004A JP 2015029004 A JP2015029004 A JP 2015029004A JP 5937244 B2 JP5937244 B2 JP 5937244B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- erase
- memory
- address information
- selection code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/55—Detecting local intrusion or implementing counter-measures
- G06F21/554—Detecting local intrusion or implementing counter-measures involving event detection and direct action
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Description
−未使用の消去カウンタ・フィールドを決定するステップと、
−未使用のカウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップと
を含み、
−選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する。
−いくつかの消去カウンタ・フィールドを含む消去カウンタと、
未使用のカウンタ・フィールドを決定するステップ、
この未使用のカウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップによって消去カウンタを処理するように構成され、
選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する
−処理ユニットと
を備える。
−未使用の消去カウンタ・フィールドを決定する手段と、
−未使用のカウンタ・フィールドに選択コードおよびアドレス情報を書き込む手段と
を備え、
−選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する。
−アドレス情報と、
−選択コードと
を含む。
−4〜0の範囲のビットを含む選択コード201の値は「00011」である。
−7〜0の範囲のビットを含むアドレス情報202の値は「00010100」である。
アドレス情報および選択コードが以下のように決定される。
アドレス情報:00000101
選択コード: 00000
消去されるセクタ:00000101
アドレス情報および選択コードが以下のように決定される。
アドレス情報:00011000
選択コード: 00011
消去されるセクタ:00011000
00011001
00011010
00011011
アドレス情報および選択コードが以下のように決定される。
アドレス情報:00010100
選択コード: 00011
消去されるセクタ:00010100
00010101
00010110
00010111
−未使用の消去カウンタ・フィールドを決定するステップと、
−この未使用のカウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップと
を含み、
−この選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する方法を提案する。
−選択コードを、最小有効ビットにおいてアドレス情報と整合させるステップと、
−選択コードとアドレス情報を結合することにより、消去操作を受ける少なくとも1つの物理アドレスを決定するステップと
を含み、
−選択コードの第1の値は、アドレス情報の対応するビットが変更されないままであることを示し、または
−選択コードの第2の値は、アドレス情報の対応するビットが「0」または「1」でもよいことを示す。
−消去カウンタを読み取り、それをレジスタに記憶するステップと、
−未使用の消去カウンタ・フィールドを探索するステップと、
−この未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップと、
−レジスタを消去カウンタに書き戻すステップと
を含む。
−レジスタを消去カウンタに書き戻すステップが成功しなかった場合に、警告またはエラーを示すステップを含む。
−未使用の消去カウンタ・フィールドが見つからなかった場合に、オーバフロー指示を出すステップを含む。
−いくつかの消去カウンタ・フィールドを含む消去カウンタと、
−未使用のカウンタ・フィールドを決定するステップ、
−この未使用のカウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップによって消去カウンタを処理するように構成され、
−この選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する
−処理ユニットと
を備える装置が提供される。
−消去カウンタを読み取り、それをレジスタに記憶し、
−未使用の消去カウンタ・フィールドを探索し、
−この未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込み、
−レジスタを消去カウンタに書き戻すように構成される。
−浮遊ゲート・セル、
−PCRAM、
−RRAM、
−MRAM、
−MONOSデバイス、
−ナノ結晶セル、
−FeRAM、
−ハード・ドライブ、
−不揮発性記憶装置
のうちの少なくとも1つを含む。
−未使用の消去カウンタ・フィールドを決定する手段と、
−この未使用のカウンタ・フィールドに選択コードおよびアドレス情報を書き込む手段と
を備え、
−この選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する装置が提案される。
102 消去カウンタ・フィールド
103 消去カウンタ・フィールド
104 消去カウンタ・フィールド
105 消去カウンタ・フィールド
201 選択コード
202 アドレス情報
203 消去カウンタ・フィールド
204 ライン
301 物理セクタ・アドレス
302 論理セクタ
401 ステップ
402 ステップ
403 ステップ
404 ステップ
405 ステップ
406 ステップ
407 ステップ
408 ステップ
409 探索ルーチン
Claims (23)
- 消去カウンタ・フィールドを含む消去カウンタを処理するための方法であって、
−未使用の消去カウンタ・フィールドを決定するステップと、
−未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップと
を含み、
−選択コードと前記アドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する、方法。 - メモリの物理アドレスが、メモリのセクタまたはページを対象とする、請求項1に記載の方法。
- メモリの少なくとも1つのセクタまたは少なくとも1つのページが消去操作を受ける、請求項2に記載の方法。
- 消去操作が、消去カウンタの処理の前、または後に、トリガまたは実行される、請求項3に記載の方法。
- 選択コードとアドレス情報を結合して、メモリのいくつかの物理アドレスを決定する、請求項1に記載の方法。
- 選択コードが、アドレス情報内の1つまたはいくつかの物理アドレスを決定する、請求項1に記載の方法。
- −選択コードを、最小有効ビットにおいてアドレス情報と整合させるステップと、
−選択コードとアドレス情報を結合することにより、消去操作を受ける少なくとも1つの物理アドレスを決定するステップと
をさらに含み、
−選択コードの第1の値は、アドレス情報の対応するビットが変更されないままであることを示し、または
−選択コードの第2の値は、アドレス情報の対応するビットが「0」または「1」であることを示す、請求項1に記載の方法。 - 選択コードの第1の値が「0」であり、第2の値が「1」である、請求項7に記載の方法。
- 未使用の消去カウンタ・フィールドを決定するステップが、消去カウンタに設けられた消去カウンタ記憶領域内の未使用の消去カウンタ・フィールドについての探索操作を実行するステップを含む、請求項1に記載の方法。
- 未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込むことによって、消去カウンタがインクリメントされる、請求項1に記載の方法。
- 消去カウンタが、メモリ、具体的には不揮発性メモリの一部分に対応しており、メモリの部分に加えられる消去操作が、消去カウンタのインクリメントをトリガする、請求項1に記載の方法。
- 消去カウンタが、不揮発性メモリの一部であり、消去カウンタのメモリが、アプリケーション・ソフトウェアからアクセス可能でないか、または読取り専用である、請求項1に記載の方法。
- 消去カウンタ・フィールドの各論理ビットがいくつかの物理ビットを含み、対応する論理ビットについて、前記いくつかの物理ビットに基づいて多数決がなされる、請求項1に記載の方法。
- 請求項1に記載の方法であって、
−消去カウンタを読み取り、それをレジスタに記憶するステップと、
−未使用の消去カウンタ・フィールドを探索するステップと、
−未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップと、
−レジスタを消去カウンタに書き戻すステップと
をさらに含む、方法。 - −レジスタを消去カウンタに書き戻すステップが成功しなかった場合に、警告またはエラーを示すステップ
を含む、請求項14に記載の方法。 - −いくつかの消去カウンタ・フィールドを含む消去カウンタと、
−未使用の消去カウンタ・フィールドを決定するステップ、
−未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込むステップによって消去カウンタを処理するように構成され、
−選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する
−処理ユニットと
を備える装置。 - さらにメモリ部分を備え、処理ユニットが、メモリ部分で実行される消去手順に基づいて消去カウンタを処理するように構成される、請求項16に記載の装置。
- 処理ユニットが、
−消去カウンタを読み取り、それをレジスタに記憶し、
−未使用の消去カウンタ・フィールドを探索し、
−未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込み、
−レジスタを消去カウンタに書き戻すように構成される、請求項16に記載の装置。 - 装置が、シングル・チップまたはダイに実装される、請求項16に記載の装置。
- メモリ部分が、不揮発性メモリの一部である、請求項16に記載の装置。
- 前記メモリ部分が、以下の
−浮遊ゲート・セル、
−PCRAM、
−RRAM、
−MRAM、
−MONOSデバイス、
−ナノ結晶セル、
−FeRAM、
−ハード・ドライブ、
−不揮発性記憶装置
のうちの少なくとも1つを含む、請求項16に記載の装置。 - 消去カウンタ・フィールドを含む消去カウンタを処理するための装置であって、
−未使用の消去カウンタ・フィールドを決定する手段と、
−前記未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込む手段と、
−選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する手段とを備える装置。 - 消去カウンタ・フィールドを含む消去カウンタを処理するためのプログラムであって、コンピュータを、
未使用の消去カウンタ・フィールドを決定する手段、
未使用の消去カウンタ・フィールドに選択コードおよびアドレス情報を書き込む手段、および
選択コードとアドレス情報を結合して、メモリの少なくとも1つの物理アドレスを決定する手段として機能させるプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/190,265 US9466377B2 (en) | 2014-02-26 | 2014-02-26 | Method and device for processing an erase counter |
US14/190,265 | 2014-02-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015165393A JP2015165393A (ja) | 2015-09-17 |
JP5937244B2 true JP5937244B2 (ja) | 2016-06-22 |
Family
ID=53782645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015029004A Active JP5937244B2 (ja) | 2014-02-26 | 2015-02-17 | 消去カウンタを処理するための方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9466377B2 (ja) |
JP (1) | JP5937244B2 (ja) |
DE (1) | DE102015102774A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150169438A1 (en) * | 2013-12-18 | 2015-06-18 | Infineon Technologies Ag | Method and device for incrementing an erase counter |
US10908824B2 (en) | 2018-11-08 | 2021-02-02 | Winbond Electronics Corp. | Flash memory storage device and method thereof |
US11310033B2 (en) * | 2019-06-05 | 2022-04-19 | Blackberry Limited | System and method for operating pseudorandom generators |
US20230297283A1 (en) * | 2022-03-21 | 2023-09-21 | Everspin Technologies, Inc. | Persistent xspi stt-mram with optional erase operation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5388267A (en) * | 1991-05-29 | 1995-02-07 | Dell Usa, L.P. | Method and apparatus for updating and restoring system BIOS functions while maintaining BIOS integrity |
US5485595A (en) | 1993-03-26 | 1996-01-16 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporating wear leveling technique without using cam cells |
US5612911A (en) * | 1995-05-18 | 1997-03-18 | Intel Corporation | Circuit and method for correction of a linear address during 16-bit addressing |
US5933847A (en) | 1995-09-28 | 1999-08-03 | Canon Kabushiki Kaisha | Selecting erase method based on type of power supply for flash EEPROM |
US6000006A (en) | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US7096313B1 (en) | 2002-10-28 | 2006-08-22 | Sandisk Corporation | Tracking the least frequently erased blocks in non-volatile memory systems |
WO2006085326A2 (en) * | 2005-02-10 | 2006-08-17 | Siano Mobile Silicon Ltd. | System and method for mitigating memory requirements |
KR20110060493A (ko) * | 2009-11-30 | 2011-06-08 | 삼성전자주식회사 | 메모리 장치의 소거 카운트 관리 방법 및 장치 |
US9021421B1 (en) * | 2012-05-07 | 2015-04-28 | Google Inc. | Read and write barriers for flexible and efficient garbage collection |
KR101990972B1 (ko) * | 2012-10-04 | 2019-06-19 | 삼성전자 주식회사 | 메모리 시스템에서의 순환 중복 검사 동작 수행 방법 및 이를 이용한 메모리 컨트롤러 |
US9153331B2 (en) * | 2013-03-13 | 2015-10-06 | Sandisk Technologies Inc. | Tracking cell erase counts of non-volatile memory |
-
2014
- 2014-02-26 US US14/190,265 patent/US9466377B2/en active Active
-
2015
- 2015-02-17 JP JP2015029004A patent/JP5937244B2/ja active Active
- 2015-02-26 DE DE102015102774.7A patent/DE102015102774A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102015102774A1 (de) | 2015-08-27 |
JP2015165393A (ja) | 2015-09-17 |
US20150243359A1 (en) | 2015-08-27 |
US9466377B2 (en) | 2016-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10535410B2 (en) | Hybrid read disturb count management | |
JP5937244B2 (ja) | 消去カウンタを処理するための方法および装置 | |
KR102564774B1 (ko) | 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법 | |
US9734008B2 (en) | Error vector readout from a memory device | |
US9985656B2 (en) | Generating ECC values for byte-write capable registers | |
US9690517B2 (en) | Dual-mode error-correction code/write-once memory codec | |
US11287990B2 (en) | Solid state storage device with quick boot from NAND media | |
JP6080180B2 (ja) | 不揮発性メモリでのマーカプログラミング | |
US20170060678A1 (en) | Partial ecc handling for a byte-write capable register | |
US9733870B2 (en) | Error vector readout from a memory device | |
JP5869649B2 (ja) | データ処理のための方法、機器、および装置 | |
US10025652B2 (en) | Error location pointers for non volatile memory | |
CN112416298A (zh) | 闪速存储器的基于原始读取的物理不可克隆功能 | |
JP5932951B2 (ja) | 消去カウンタをインクリメントするための方法および装置 | |
JP7116376B2 (ja) | 不良ビットを管理するメモリ・デバイス、メモリ・システム、および、その実装方法 | |
US11334431B2 (en) | System and method for data protection in solid-state drives | |
US11853601B2 (en) | Nonvolatile memory device supporting protection mode and memory system including the same | |
US11200925B2 (en) | Read only memory (ROM)-emulated memory (REM) profile mode of memory device | |
KR20170096079A (ko) | 반도체장치 및 반도체시스템 | |
CN115248748A (zh) | 执行元数据管理的存储装置及操作该存储装置的方法 | |
CN116069547A (zh) | 恢复存储器系统中的数据的设备和方法 | |
TW201530553A (zh) | 用於記憶體之錯誤校正碼方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5937244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |