JP5935824B2

JP5935824B2 - D / A converter

Info

Publication number: JP5935824B2
Application number: JP2014097221A
Authority: JP
Inventors: 智仁小西
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2014-05-08
Filing date: 2014-05-08
Publication date: 2016-06-15
Anticipated expiration: 2034-05-08
Also published as: JP2015216470A

Description

本発明は、デジタル音声信号をアナログ音声信号に変換して出力するＤ／Ａ変換器に関する。 The present invention relates to a D / A converter that converts a digital audio signal into an analog audio signal and outputs the analog audio signal.

音響再生機器、オーディオ機器においては、デジタル音声信号をアナログ信号に変換するＤ／Ａ変換器として、例えばラダー抵抗型Ｄ／Ａ変換器や積分型Ｄ／Ａ変換器などが知られている。これら周知のＤ／Ａ変換器（ＤＡＣ）は、離散的にサンプリングされてデジタル化されたデジタル音声信号の各サンプリング値（デジタル値）を単純にアナログ値に変換するので、その出力信号波形は階段状の波形となり、原信号にはない不要な高周波成分を含む。そこで、一般に、Ｄ／Ａ変換器の後段にアナログローパスフィルタを設けて不要な高周波成分を除去して滑らかなアナログ信号を得るようにするものがある。 In sound reproduction equipment and audio equipment, as a D / A converter for converting a digital audio signal into an analog signal, for example, a ladder resistance type D / A converter, an integration type D / A converter, and the like are known. These known D / A converters (DACs) simply convert each sampled value (digital value) of a digital audio signal that has been sampled and digitized into an analog value, so that the output signal waveform is a staircase. And includes unnecessary high frequency components that are not present in the original signal. Therefore, in general, there is an analog low-pass filter provided after the D / A converter to remove unnecessary high-frequency components and obtain a smooth analog signal.

一方で、従来のＤ／Ａ変換器として、リアルタイムでＤ／Ａ変換した階段波状の第１のアナログ信号とこの第１のアナログ信号に対して１サンプリング時間だけ遅延させた階段波状の第２のアナログ信号とを生成し、各サンプリング期間において第１、第２のアナログ信号のレベル差を積分しながら第２のアナログ信号に加算することにより、デジタル信号の各サンプリング値を滑らかに結んだアナログ信号をＤ／Ａ変換信号として出力するＤ／Ａ変換器が提案されている（特許文献１）。 On the other hand, as a conventional D / A converter, a staircase-shaped first analog signal D / A converted in real time and a staircase-shaped second analog signal delayed by one sampling time with respect to the first analog signal. An analog signal is generated and added to the second analog signal while integrating the level difference between the first and second analog signals in each sampling period, thereby smoothly connecting each sampling value of the digital signal. Has been proposed as a D / A converter signal (Patent Document 1).

特許文献１のＤ／Ａ変換器では、第１のアナログ信号および第２のアナログ信号をＤ／Ａ変換するには、それぞれマルチビットＤ／Ａ変換回路を用いることができる。一方で、例えば、マルチビットＤ／Ａ変換器よりもコストが安くて入手の容易なワンビットＤ／Ａ変換回路を用いて、小型化と低コスト化を図るＤ／Ａ変換器が提案されている（特許文献２）。 In the D / A converter of Patent Document 1, multi-bit D / A conversion circuits can be used for D / A conversion of the first analog signal and the second analog signal, respectively. On the other hand, for example, there has been proposed a D / A converter that achieves a reduction in size and cost by using a one-bit D / A conversion circuit that is cheaper and easier to obtain than a multi-bit D / A converter. (Patent Document 2).

特許第３１３４４０３号公報Japanese Patent No. 3134403 特開２００４−１１２０１４号公報JP 2004-1112014 A

マルチビットＤ／Ａ変換回路を用いるＤ／Ａ変換器においては、これを構成するマルチビットＤ／Ａ変換回路が対応する量子化ビット数以下の解像度でしか、アナログ音声信号に変換する直前のデジタル音声信号を得られない。つまり、Ｄ／Ａ変換器に入力されるデジタル音声信号がｍビットの量子化信号である場合に、Ｄ／Ａ変換器を構成するマルチビットＤ／Ａ変換回路が、解像度の低いｎ（ｍ＞ｎ）ビットの量子化信号にしか対応していなければ、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報が切り捨てられることになり、Ｄ／Ａ変換器が出力するアナログ音声信号の再生品質が低下するという問題がある。 In a D / A converter using a multi-bit D / A conversion circuit, the digital just before conversion to an analog audio signal can be performed only with a resolution equal to or less than the number of quantization bits corresponding to the multi-bit D / A conversion circuit constituting the multi-bit D / A conversion circuit. I cannot get an audio signal. That is, when the digital audio signal input to the D / A converter is an m-bit quantized signal, the multi-bit D / A converter circuit constituting the D / A converter has a low resolution n (m> If only n) bit quantized signal is supported, information of lower (n + 1) bits or less of the m-bit digital audio signal is discarded, and the reproduction quality of the analog audio signal output from the D / A converter There is a problem that decreases.

また、例えば上記の従来技術のように複数のＤ／Ａ変換回路の出力を用いるＤ／Ａ変換器においては、一方のＤ／Ａ変換回路の出力を正相信号の出力として構成し、他方のＤ／Ａ変換回路の出力を逆相信号の出力として構成し、これらの出力を差動増幅回路に入力することによって、振幅が２倍のアナログ音声信号の出力を得ることができる。この場合には、同相のノイズ成分が差動増幅回路でキャンセルされるので、出力されるアナログ音声信号のＳＮが向上する利点がある。 For example, in a D / A converter that uses the outputs of a plurality of D / A conversion circuits as in the prior art described above, the output of one D / A conversion circuit is configured as the output of a positive phase signal, and the other By configuring the output of the D / A conversion circuit as an output of a reverse phase signal and inputting these outputs to the differential amplifier circuit, it is possible to obtain an analog audio signal output having a double amplitude. In this case, since the in-phase noise component is canceled by the differential amplifier circuit, there is an advantage that the SN of the output analog audio signal is improved.

ただし、従来技術におけるアナログ音声信号に変換される直前のデジタル音声信号の量子化ビット数は、マルチビットＤ／Ａ変換回路が対応する量子化ビット数に留まる。従来技術は、解像度の低いｎ（ｍ＞ｎ）ビットＤ／Ａ変換回路により解像度の高いｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報が切り捨てられることで、Ｄ／Ａ変換器が出力するアナログ音声信号の再生品質の低下という問題を解決するものではない。 However, the number of quantization bits of a digital audio signal immediately before being converted into an analog audio signal in the prior art is limited to the number of quantization bits corresponding to the multi-bit D / A conversion circuit. According to the conventional technique, a low-resolution n (m> n) bit D / A conversion circuit truncates information of lower (n + 1) bits or less of a high-resolution m-bit digital audio signal, so that the D / A converter outputs However, this does not solve the problem of deterioration in reproduction quality of analog audio signals.

本発明は、上記の従来技術が有する問題を解決するためになされたものであり、その目的は、Ｄ／Ａ変換器において、これを構成するマルチビットＤ／Ａ変換回路が対応する量子化ビット数よりも高い解像度のデジタル音声信号をアナログ信号に変換したものに匹敵するアナログ音声信号を出力することができるＤ／Ａ変換器を提供することにある。 The present invention has been made in order to solve the above-described problems of the prior art, and an object of the present invention is to provide a quantization bit corresponding to a multi-bit D / A conversion circuit constituting the D / A converter. An object of the present invention is to provide a D / A converter capable of outputting an analog audio signal comparable to a digital audio signal having a resolution higher than the number converted into an analog signal.

本発明のＤ／Ａ変換器は、一のｍビットデジタル音声信号（ｍ：３以上の整数）をｎビット（ｎ：ｍ＞（ｎ＋１）を満たす正の整数）の第１信号および第２信号の組から成る２^{（ｋ−１）}組（ｋ：１以上（ｍ−ｎ）以下の整数）のデジタル音声信号に変換して出力するデジタル信号処理回路部と、デジタル信号処理回路部から出力される複数２^ｋのｎビットのデジタル音声信号をそれぞれアナログ信号に変換して出力する複数２^ｋのデジタル／アナログ変換回路を含むデジタル／アナログ変換回路部と、一組の第１信号および第２信号に対応するデジタル／アナログ変換回路からそれぞれアナログ音声信号が入力されて、出力端子から一のアナログ音声信号を出力するアナログ信号処理回路を少なくとも含んで、ｍビットデジタル音声信号に対応する一のアナログ音声信号を出力するアナログ信号処理部と、を備え、デジタル信号処理回路部が、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、第１信号および第１信号と絶対値が等しい第２信号を出力する場合と、第１信号および第１信号とｎビットの最下位ビットが異なり絶対値が略等しい第２信号を出力する場合と、を切り替えて動作して、デジタル／アナログ変換回路部およびアナログ信号処理回路が、仮想的に（ｎ＋ｋ）ビットまでビット拡張されたデジタル／アナログ変換回路が出力するアナログ音声信号に匹敵する一のアナログ音声信号を出力する。 In the D / A converter of the present invention, a first m-bit digital audio signal (m: an integer equal to or greater than 3) is converted into n bits (a positive integer satisfying n: m> (n + 1)). A digital signal processing circuit unit that converts and outputs digital audio signals of 2 ^(k-1) groups (k: an integer not smaller than (mn)) and output from the digital signal processing circuit unit. A digital / analog conversion circuit section including a plurality of ^2k digital / analog conversion circuits for converting a plurality of ^2k n-bit digital audio signals into analog signals and outputting the analog signals, and a set of first and second signals An m-bit digital audio signal including at least an analog signal processing circuit that receives an analog audio signal from each of the digital / analog conversion circuits corresponding to and outputs one analog audio signal from the output terminal An analog signal processing unit that outputs a corresponding one of the analog audio signals, and the digital signal processing circuit unit outputs the first signal and the first signal according to information of lower (n + 1) bits or less of the m-bit digital audio signal. The operation is switched between outputting a second signal having the same absolute value as that of the signal and outputting a second signal having the same absolute value that is different from the first signal and the first signal and having the n least significant bits. Thus, the digital / analog conversion circuit section and the analog signal processing circuit output one analog audio signal comparable to the analog audio signal output by the digital / analog conversion circuit virtually expanded to (n + k) bits.

好ましくは、本発明のＤ／Ａ変換器は、デジタル信号処理回路部が、ｍビットデジタル音声信号に対して、上位から（ｎ＋１）ビット目および（ｎ＋ｋ＋１）ビット目が少なくとも１であるｍビットデジタル信号を加算または減算することにより、一組の第１信号および第２信号をそれぞれ出力する。 Preferably, in the D / A converter according to the present invention, the digital signal processing circuit unit has an m-bit digital signal in which the (n + 1) -th bit and the (n + k + 1) -th bit are at least 1 with respect to the m-bit digital audio signal. By adding or subtracting signals, a set of first and second signals is output.

好ましくは、本発明のＤ／Ａ変換器は、デジタル信号処理回路部が、一組の第１信号および第２信号を、略逆相の関係のデジタル信号として出力する場合に、アナログ信号処理回路部のアナログ信号処理回路が、差動増幅回路または減算回路により構成されている。 Preferably, in the D / A converter according to the present invention, when the digital signal processing circuit unit outputs a pair of the first signal and the second signal as digital signals having a substantially reverse phase relationship, the analog signal processing circuit The analog signal processing circuit of the unit is constituted by a differential amplifier circuit or a subtracting circuit.

好ましくは、本発明のＤ／Ａ変換器は、デジタル信号処理回路部が、一組の第１信号および第２信号を、略正相の関係のデジタル信号として出力する場合に、アナログ信号処理回路部のアナログ信号処理回路が、加算回路により構成されている。 Preferably, in the D / A converter according to the present invention, when the digital signal processing circuit unit outputs a set of the first signal and the second signal as digital signals having a substantially positive phase relationship, the analog signal processing circuit The analog signal processing circuit of the unit is composed of an adding circuit.

また、本発明のＤ／Ａ変換器は、ｋが２以上の場合に、アナログ信号処理回路が、複数２^ｋのアナログ信号処理回路の出力を合成して一のアナログ音声信号を出力する出力合成回路をさらに含む。 In the D / A converter according to the present invention, when k is 2 or more, the analog signal processing circuit synthesizes the outputs of a plurality of ^2k analog signal processing circuits and outputs one analog audio signal. A circuit is further included.

以下、本発明の作用について説明する。 The operation of the present invention will be described below.

本発明のＤ／Ａ変換器は、一のｍビットデジタル音声信号（ｍ：３以上の整数）をｎビット（ｎ：ｍ＞（ｎ＋１）を満たす正の整数）の第１信号および第２信号の組から成る２^{（ｋ−１）}組（ｋ：１以上（ｍ−ｎ）以下の整数）のデジタル音声信号に変換して出力するデジタル信号処理回路部と、デジタル信号処理回路部から出力される複数２^ｋのｎビットのデジタル音声信号をそれぞれアナログ信号に変換して出力する複数２^ｋのデジタル／アナログ変換回路を含むデジタル／アナログ変換回路部と、一組の第１信号および第２信号に対応するデジタル／アナログ変換回路からそれぞれアナログ音声信号が入力されて、出力端子から一のアナログ音声信号を出力するアナログ信号処理回路を少なくとも含んで、ｍビットデジタル音声信号に対応する一のアナログ音声信号を出力するアナログ信号処理部と、を備える。 In the D / A converter of the present invention, a first m-bit digital audio signal (m: an integer equal to or greater than 3) is converted into n bits (a positive integer satisfying n: m> (n + 1)). A digital signal processing circuit unit that converts and outputs digital audio signals of 2 ^(k-1) groups (k: an integer not smaller than (mn)) and output from the digital signal processing circuit unit. A digital / analog conversion circuit section including a plurality of ^2k digital / analog conversion circuits for converting a plurality of ^2k n-bit digital audio signals into analog signals and outputting the analog signals, and a set of first and second signals An m-bit digital audio signal including at least an analog signal processing circuit that receives an analog audio signal from each of the digital / analog conversion circuits corresponding to and outputs one analog audio signal from the output terminal Comprising an analog signal processing unit for outputting a corresponding one analog audio signal.

ここで、本発明のＤ／Ａ変換器は、デジタル信号処理回路部が、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、第１信号および第１信号と絶対値が等しい第２信号を出力する場合と、第１信号および第１信号とｎビットの最下位ビットが異なり絶対値が略等しい第２信号を出力する場合と、を切り替えて動作する。「第１信号および第１信号と絶対値が等しい第２信号を出力する場合」とは、「第１信号と第２信号とが正相関係にあり、全く同一である場合」と、「第１信号と第２信号とが逆相関系にあり、位相の正負が逆で振幅が等しい場合」と、を含む。また、「第１信号および第１信号とｎビットの最下位ビットが異なり絶対値が略等しい第２信号を出力する場合」とは、「第１信号と第２信号とがほぼ正相関係にあり、最下位ビットを除いてほぼ同一である場合」と、「第１信号と第２信号とがほぼ逆相関系にあり、位相の正負が逆で最下位ビットが異なるもの振幅がほぼ等しい場合」と、を含む。 Here, in the D / A converter according to the present invention, the digital signal processing circuit unit has the same absolute value as that of the first signal and the first signal in accordance with information of lower (n + 1) bits or less of the m-bit digital audio signal. The operation is switched between the case where the second signal is output and the case where the first signal and the second signal which is different from the first signal and the least significant bit of n bits and whose absolute values are substantially equal are output. “When the first signal and the second signal having the same absolute value as the first signal are output” means “when the first signal and the second signal are in the same phase and exactly the same”, The case where the first signal and the second signal are in an inverse correlation system, and the phase is opposite and the amplitude is equal ”is included. In addition, “when the first signal and the second signal output from the first signal and the n least significant bits are different and the absolute value is substantially equal” means “the first signal and the second signal are substantially in phase relationship. Yes, when the first signal and the second signal are almost in an inverse correlation system, and the amplitude is almost the same with the opposite phase and different least significant bits. ”.

つまり、Ｄ／Ａ変換器のデジタル信号処理回路部は、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、第１信号と絶対値が同じ第２信号を出力するか、第１信号と絶対値がほぼ同じであっても最下位ビットが異なる第２信号を出力するか、を切り替えて動作する。その結果、Ｄ／Ａ変換器は、デジタル／アナログ変換回路部およびアナログ信号処理回路が、仮想的に（ｎ＋ｋ）ビットまでビット拡張されたデジタル／アナログ変換回路が出力するアナログ音声信号に匹敵する一のアナログ音声信号を出力することができる。ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、第２信号の最下位ビットを異なるようにすれば、アナログ信号処理部からのアナログ音声信号出力には、下位（ｎ＋１）ビット以下の情報が反映されるからである。整数ｋは、１以上（ｍ−ｎ）以下の整数であり、本発明は、解像度の低いｎビットのデジタル／アナログ変換回路を用いていても、仮想的に（ｎ＋ｋ）ビットまでビット拡張する場合のデジタル音声信号に匹敵するアナログ音声信号を出力できる。 That is, the digital signal processing circuit unit of the D / A converter outputs a second signal having the same absolute value as that of the first signal according to information of lower (n + 1) bits or less of the m-bit digital audio signal, Even if the absolute value is substantially the same as that of one signal, the second signal having a different least significant bit is output for switching. As a result, the D / A converter is comparable to the analog audio signal output from the digital / analog conversion circuit in which the digital / analog conversion circuit unit and the analog signal processing circuit are virtually bit-extended to (n + k) bits. The analog audio signal can be output. If the least significant bit of the second signal is made different according to the information of the lower (n + 1) bits of the m-bit digital audio signal, the lower (n + 1) bits are used for the analog audio signal output from the analog signal processing unit. This is because the following information is reflected. The integer k is an integer greater than or equal to 1 and less than or equal to (mn). In the present invention, even when an n-bit digital / analog conversion circuit having a low resolution is used, the bit is virtually extended to (n + k) bits. An analog audio signal comparable to the digital audio signal can be output.

Ｄ／Ａ変換器は、デジタル信号処理回路部が、ｍビットデジタル音声信号に対して、上位から（ｎ＋１）ビット目および（ｎ＋ｋ＋１）ビット目が少なくとも１であるｍビットデジタル信号を加算または減算することにより、一組の第１信号および第２信号をそれぞれ出力するようにしてもよい。デジタル信号処理回路部は、仮想的に拡張すべきビットを立てたｍビットデジタル信号を加算または減算するという簡単な信号処理により、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、第１信号と絶対値が同じ第２信号を出力するか、第１信号と絶対値がほぼ同じであっても最下位ビットが異なる第２信号を出力するか、を切り替えるという動作を実現することが出来る。 In the D / A converter, the digital signal processing circuit unit adds or subtracts an m-bit digital signal whose (n + 1) -th bit and (n + k + 1) -th bit are at least 1 from the upper bit to the m-bit digital audio signal. Accordingly, a set of the first signal and the second signal may be output. The digital signal processing circuit unit performs simple signal processing of adding or subtracting an m-bit digital signal in which bits to be virtually expanded are added or subtracted according to information of lower (n + 1) bits or less of the m-bit digital audio signal. The second signal having the same absolute value as the first signal is output, or the second signal having the same absolute value as the first signal but having the least significant bit is output. I can do it.

Ｄ／Ａ変換器は、デジタル信号処理回路部が、一組の第１信号および第２信号を、略逆相の関係のデジタル信号として出力する場合に、アナログ信号処理回路部のアナログ信号処理回路が、差動増幅回路または減算回路により構成されていればよい。また、デジタル信号処理回路部が、一組の第１信号および第２信号を、略正相の関係のデジタル信号として出力する場合に、アナログ信号処理回路部のアナログ信号処理回路が、加算回路により構成されていればよい。さらに、整数ｋが２以上の場合に、アナログ信号処理回路が、複数２^ｋのアナログ信号処理回路の出力を合成して一のアナログ音声信号を出力する出力合成回路をさらに含むようにすればよい。Ｄ／Ａ変換器は、ビット拡張の程度を規定する整数ｋに応じて、デジタル／アナログ変換回路部におけるデジタル／アナログ変換回路の数、ならびに、アナログ信号処理回路の構成を、変化させて構成することができる。 The D / A converter has an analog signal processing circuit of the analog signal processing circuit unit when the digital signal processing circuit unit outputs a set of the first signal and the second signal as digital signals having a substantially opposite phase relationship. However, what is necessary is just to be comprised by the differential amplifier circuit or the subtraction circuit. In addition, when the digital signal processing circuit unit outputs a set of the first signal and the second signal as digital signals having a substantially positive phase relationship, the analog signal processing circuit of the analog signal processing circuit unit is It only has to be configured. Furthermore, when the integer k is 2 or more, the analog signal processing circuit may further include an output synthesis circuit that synthesizes the outputs of the plurality of ^2k analog signal processing circuits and outputs one analog audio signal. . The D / A converter is configured by changing the number of digital / analog conversion circuits in the digital / analog conversion circuit unit and the configuration of the analog signal processing circuit in accordance with the integer k that defines the degree of bit expansion. be able to.

本発明のＤ／Ａ変換器は、これを構成するマルチビットＤ／Ａ変換回路が対応する量子化ビット数よりも高い解像度のデジタル音声信号をアナログ信号に変換したものに匹敵するアナログ音声信号を出力することができる。 The D / A converter according to the present invention converts an analog audio signal comparable to that obtained by converting a digital audio signal having a resolution higher than the number of quantization bits corresponding to the multi-bit D / A conversion circuit constituting the analog signal into an analog signal. Can be output.

本発明の好ましい実施形態によるＤ／Ａ変換器について説明する図である。（実施例１）It is a figure explaining the D / A converter by preferable embodiment of this invention. Example 1 本発明の好ましい実施形態によるＤ／Ａ変換器、ならびに、比較例のＤ／Ａ変換器の動作について説明する表である。（実施例１、比較例）It is a table | surface explaining the operation | movement of the D / A converter by preferable embodiment of this invention, and the D / A converter of a comparative example. (Example 1, comparative example) 本発明の他の好ましい実施形態によるＤ／Ａ変換器について説明する図である。（実施例２）It is a figure explaining the D / A converter by other preferable embodiment of this invention. (Example 2) 本発明の他の好ましい実施形態によるＤ／Ａ変換器について説明する図である。（実施例３）It is a figure explaining the D / A converter by other preferable embodiment of this invention. (Example 3) 本発明の他の好ましい実施形態によるＤ／Ａ変換器について説明する図である。（実施例４）It is a figure explaining the D / A converter by other preferable embodiment of this invention. Example 4

以下、本発明の好ましい実施形態によるＤ／Ａ変換器について説明するが、本発明はこれらの実施形態には限定されない。 Hereinafter, D / A converters according to preferred embodiments of the present invention will be described, but the present invention is not limited to these embodiments.

図１は、本発明の好ましい実施形態によるＤ／Ａ変換器１について説明する図であり、具体的には、Ｄ／Ａ変換器１の構成を示すブロック図である。なお、説明に不要な一部の構造や、内部構造等は、図示ならびに説明を省略している。 FIG. 1 is a diagram for explaining a D / A converter 1 according to a preferred embodiment of the present invention. Specifically, FIG. 1 is a block diagram showing a configuration of the D / A converter 1. In addition, illustration and description of a part of the structure unnecessary for the description, an internal structure, and the like are omitted.

Ｄ／Ａ変換器１は、デジタルフィルタ２と、デジタル信号処理回路３（以下、ＤＳＰ３という。）と、４個のマルチビットＤ／Ａ変換器（以下、マルチビットＤＡＣという。）を含むデジタル／アナログ変換回路部４と、アナログ信号処理部５と、を備えている。Ｄ／Ａ変換器１は、入力されるデジタル音声信号を、アナログ音声信号に変換して出力する。 The D / A converter 1 includes a digital filter 2, a digital signal processing circuit 3 (hereinafter referred to as DSP 3), and four multi-bit D / A converters (hereinafter referred to as multi-bit DAC). An analog conversion circuit unit 4 and an analog signal processing unit 5 are provided. The D / A converter 1 converts an input digital audio signal into an analog audio signal and outputs the analog audio signal.

デジタルフィルタ２には、デジタル音声信号として、ＣＤ（ＣｏｍｐａｃｔＤｉｓｃ）などのデジタル音源からデジタル化されたオーディオ信号が、例えばＩ２Ｓモードで伝送され、入力される。Ｉ２Ｓモードのオーディオ信号は、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータを混合したオーディオデータＤＡＴＡ（以下、ＤＡＴＡ信号という。）と、このＤＡＴＡ信号のワードデータを識別するためのワードクロックＬＲＣＫ（以下、ＬＲＣＫ信号という。）と、オーディオデータＤＡＴＡのビットデータを識別するためのビットクロックＢＣＬＫ（以下、ＢＣＬＫ信号という。）とで構成されている。 An audio signal digitized from a digital sound source such as a CD (Compact Disc) is transmitted to the digital filter 2 as a digital audio signal, for example, in the I2S mode. The audio signal in the I2S mode includes audio data DATA (hereinafter referred to as DATA signal) obtained by mixing L channel audio data and R channel audio data, and a word clock LRCK (hereinafter referred to as word data) for identifying the word data of the DATA signal. , LRCK signal) and a bit clock BCLK (hereinafter referred to as BCLK signal) for identifying bit data of the audio data DATA.

ＤＡＴＡ信号は、同一のサンプリング位置ｉのＬチャンネルのデータＤＬｉとＲチャンネルのデータＤＲｉとをペア（ＤＬｉ／ＤＲｉ）にし、各ペアをサンプリング順に配列したシリアルのデータである。ＬＲＣＫ信号は、ＤＡＴＡ信号の１ワードデータＤＬｉ／ＤＲｉを１周期とするクロックで、ＬＲＣＫ信号のＬレベルの期間がＤＡＴＡ信号のＬチャンネルのワードデータＤＬｉに同期し、ＬＲＣＫ信号のＨレベルの期間がＤＡＴＡ信号のＲチャンネルのワードデータＤＲｉに同期している。ＢＣＬＫ信号は、ＤＡＴＡ信号のビットデータに同期したクロックである。 The DATA signal is serial data in which the L channel data DLi and the R channel data DRi at the same sampling position i are paired (DLi / DRi) and the pairs are arranged in the sampling order. The LRCK signal is a clock in which one word data DLi / DRi of the DATA signal is one cycle, the L level period of the LRCK signal is synchronized with the L channel word data DLi of the DATA signal, and the H level period of the LRCK signal is It is synchronized with the R channel word data DRi of the DATA signal. The BCLK signal is a clock synchronized with the bit data of the DATA signal.

デジタルフィルタ２は、オーバーサンプリングデジタルフィルタからなり、入力されるＩ２Ｓモードのオーディオデータを実際のサンプリング周波数（例えば４４．１ｋＨｚ）の数倍（例えば８倍）のスピードでサンプリングするとともに、アンチエリアシングのデジタルフィルタを通過させる。そして、デジタルフィルタ２は、ＬチャンネルのオーディオデータとＲチャンネルのオーディオデータとを分離し、ｍビットのＬチャンネルのオーディオデータＬｄと、ｍビットのＲチャンネルのオーディオデータＲｄと、をそれぞれＤＳＰ３に出力する。本実施例のオーディオデータＬｄおよびＲｄは、例えば、量子化ビット数が３２ビットの高い解像度を有するデジタル音声信号である。量子化ビット数を示す整数ｍは、３以上の整数であればよい。 The digital filter 2 is composed of an oversampling digital filter, and samples input I2S mode audio data at a speed several times (for example, 8 times) of an actual sampling frequency (for example, 44.1 kHz) and performs anti-aliasing. Pass the digital filter. The digital filter 2 separates the L-channel audio data and the R-channel audio data, and outputs m-bit L-channel audio data Ld and m-bit R-channel audio data Rd to the DSP 3, respectively. To do. The audio data Ld and Rd of the present embodiment are digital audio signals having a high resolution with a quantization bit number of 32 bits, for example. The integer m indicating the number of quantization bits may be an integer of 3 or more.

ＤＳＰ３は、入力されたｍビットのオーディオデータＬｄおよびＲｄを、それぞれｍビットで演算するとともに、それぞれｎビットのデジタル音声信号に変換して出力する。整数ｎは、ｍ＞（ｎ＋１）を満たす正の整数であり、後述するデジタル／アナログ変換回路部４のマルチビットＤＡＣが対応する量子化ビット数に等しく、本実施例の場合には２４ビットである。ＤＳＰ３は、入力された３２ビットのオーディオデータＬｄを、２４ビットのオーディオデータの組（＋Ｌｎ、−Ｌｎ）に変換して、デジタル／アナログ変換回路部４に出力する。同様に、ＤＳＰ３は、入力された３２ビットのオーディオデータＲｄを、２４ビットのオーディオデータの組（＋Ｒｎ、−Ｒｎ）に変換して、デジタル／アナログ変換回路部４に出力する。 The DSP 3 operates the input m-bit audio data Ld and Rd with m bits, respectively, converts each into n-bit digital audio signals, and outputs them. The integer n is a positive integer that satisfies m> (n + 1), and is equal to the number of quantization bits corresponding to the multi-bit DAC of the digital / analog conversion circuit unit 4 to be described later. In the present embodiment, the integer n is 24 bits. is there. The DSP 3 converts the input 32-bit audio data Ld into a set of 24-bit audio data (+ Ln, −Ln) and outputs it to the digital / analog conversion circuit unit 4. Similarly, the DSP 3 converts the input 32-bit audio data Rd into a 24-bit audio data set (+ Rn, −Rn) and outputs it to the digital / analog conversion circuit unit 4.

デジタル／アナログ変換回路部４は、入力される２４（＝ｎ）ビットのオーディオデータの組（＋Ｌｎ、−Ｌｎ）に対応して、それぞれｎビットのデジタル音声信号をそれぞれアナログ信号に変換して出力する２つのマルチビットＤＡＣ４１および４２を含む。マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１は、アナログ信号処理部５の入力端子５１に入力される。マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２は、アナログ信号処理部５の入力端子５２に入力される。デジタル／アナログ変換回路部４は、同様に、入力される２４（＝ｎ）ビットのオーディオデータの組（＋Ｒｎ、−Ｒｎ）に対応する２つのマルチビットＤＡＣを含む。２つのマルチビットＤＡＣの出力であるアナログ信号Ｒ１およびＲ２は、同様に、アナログ信号処理部５の入力端子にそれぞれ入力される。 The digital / analog conversion circuit unit 4 converts each n-bit digital audio signal into an analog signal corresponding to a set of 24 (= n) -bit audio data (+ Ln, -Ln) and outputs the analog signal. Includes two multi-bit DACs 41 and 42. The analog signal L1 that is the output of the multi-bit DAC 41 is input to the input terminal 51 of the analog signal processing unit 5. The analog signal L 2 that is the output of the multi-bit DAC 42 is input to the input terminal 52 of the analog signal processing unit 5. Similarly, the digital / analog conversion circuit unit 4 includes two multi-bit DACs corresponding to a set of audio data (+ Rn, −Rn) of 24 (= n) bits inputted. Analog signals R1 and R2 that are outputs of two multi-bit DACs are similarly input to the input terminals of the analog signal processing unit 5, respectively.

アナログ信号処理部５は、左右各チャンネルに対応する２つの差動増幅回路５０を含む。Ｌチャンネルの差動増幅回路５０は、マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１と、マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２と、の差信号を出力端子５３から出力信号Ｌｏｕｔとして出力する。同様に、Ｒチャンネルの差動増幅回路５０は、一方のマルチビットＤＡＣの出力であるアナログ信号Ｒ１と、他方のマルチビットＤＡＣの出力であるアナログ信号Ｒ２と、の差信号を出力信号Ｒｏｕｔとして出力する。 The analog signal processing unit 5 includes two differential amplifier circuits 50 corresponding to the left and right channels. The L-channel differential amplifier circuit 50 outputs a difference signal between the analog signal L1 output from the multi-bit DAC 41 and the analog signal L2 output from the multi-bit DAC 42 from the output terminal 53 as the output signal Lout. Similarly, the R-channel differential amplifier circuit 50 outputs a difference signal between the analog signal R1 that is the output of one multi-bit DAC and the analog signal R2 that is the output of the other multi-bit DAC as an output signal Rout. To do.

本実施例の場合には、ＤＳＰ３がデジタル／アナログ変換回路部４に出力する２４ビットのオーディオデータの組（＋Ｌｎ、−Ｌｎ）は、相互に略逆相の関係にあるデジタル信号である。同様に、２４ビットのオーディオデータの組（＋Ｒｎ、−Ｒｎ）も、相互に略逆相の関係にある。したがって、２４ビットのオーディオデータの組（＋Ｌｎ、−Ｌｎ）は、それぞれデジタル／アナログ変換回路部４を経てアナログ信号処理部５の差動増幅回路５０において差動増幅されて、デジタル音声信号であるオーディオデータＬｄを変換したアナログ音声信号Ｌｏｕｔとして出力される。また、２４ビットのオーディオデータの組（＋Ｒｎ、−Ｒｎ）は、それぞれデジタル／アナログ変換回路部４を経てアナログ信号処理部５の差動増幅回路５０において差動増幅されて、デジタル音声信号であるオーディオデータＲｄを変換したアナログ音声信号Ｒｏｕｔとして出力される。 In the case of this embodiment, the 24-bit audio data set (+ Ln, -Ln) output from the DSP 3 to the digital / analog conversion circuit unit 4 is a digital signal having a substantially opposite phase relationship. Similarly, 24-bit audio data sets (+ Rn, -Rn) are also in a substantially opposite phase relationship to each other. Therefore, the 24-bit audio data set (+ Ln, -Ln) is differentially amplified in the differential amplifier circuit 50 of the analog signal processing unit 5 via the digital / analog conversion circuit unit 4 and is a digital audio signal. It is output as an analog audio signal Lout obtained by converting the audio data Ld. The 24-bit audio data sets (+ Rn, −Rn) are differentially amplified in the differential amplifier circuit 50 of the analog signal processing unit 5 via the digital / analog conversion circuit unit 4 and are digital audio signals. It is output as an analog audio signal Rout obtained by converting the audio data Rd.

次に、図１のＬチャンネル側の構成、および、図２の表により、ＤＳＰ３での信号処理の動作を説明する。図１に図示するとおり、Ｄ／Ａ変換器１のＲチャンネル側の構成は、Ｌチャンネル側の構成とほぼ同じであるので、以下では説明を省略する。 Next, the signal processing operation in the DSP 3 will be described with reference to the configuration on the L channel side in FIG. 1 and the table in FIG. As shown in FIG. 1, the configuration on the R channel side of the D / A converter 1 is substantially the same as the configuration on the L channel side, and thus description thereof will be omitted below.

ＤＳＰ３は、入力端子１１に入力された３２ビットのオーディオデータＬｄを２つに分岐して、それぞれ加算器１２と減算器１４に入力する。加算器１２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｘを加算した３２ビット信号を、ビット変換部１３に出力する。ビット変換部１３は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子１６から２４ビットのオーディオデータ＋ＬｎとしてマルチビットＤＡＣ４１に出力する。一方、減算器１４は、オーディオデータＬｄから所定のデジタル信号Ｘを減算した３２ビット信号を、ビット変換部１５に出力する。ビット変換部１５は、入力された３２ビット信号の上位２４ビットを切り出して、位相を反転させて逆相信号にして、出力端子１７から２４ビットのオーディオデータ−ＬｎとしてマルチビットＤＡＣ４２に出力する。 The DSP 3 branches the 32-bit audio data Ld input to the input terminal 11 into two and inputs them to the adder 12 and the subtracter 14, respectively. The adder 12 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal X to the audio data Ld to the bit conversion unit 13. The bit conversion unit 13 cuts out the upper 24 bits of the input 32-bit signal and outputs it to the multi-bit DAC 41 from the output terminal 16 as 24-bit audio data + Ln. On the other hand, the subtracter 14 outputs a 32-bit signal obtained by subtracting a predetermined digital signal X from the audio data Ld to the bit converter 15. The bit conversion unit 15 cuts out the upper 24 bits of the input 32-bit signal, inverts the phase to make a reversed-phase signal, and outputs it to the multi-bit DAC 42 from the output terminal 17 as 24-bit audio data -Ln.

ここで、所定のデジタル信号Ｘは、マルチビットＤＡＣの量子化ビット数がｎであるときに、仮想的に拡張すべきビット数ｋを１として、上位から（ｎ＋１）ビット目および（ｎ＋ｋ＋１）ビット目が少なくとも１であるｍビットデジタル信号である。本実施例では、上位から２５ビット目および２６ビット目が少なくとも１であり、他のビットが０の３２ビットデジタル信号をデジタル信号Ｘとしている。
Ｘ： 00000000 00000000 00000000 11000000b Here, when the number of quantization bits of the multi-bit DAC is n, the predetermined digital signal X has the number of bits k to be virtually expanded as 1, and the (n + 1) th bit and (n + k + 1) bits from the upper bit An m-bit digital signal whose eye is at least 1. In the present embodiment, a 32-bit digital signal in which the 25th and 26th bits from the top are at least 1 and the other bits are 0 is used as the digital signal X.
X: 00000000 00000000 00000000 11000000b

つまり、ＤＳＰ３は、３２ビットのオーディオデータＬｄについて、所定のデジタル信号Ｘを加算、または、減算することで、オーディオデータＬｄのマルチビットＤＡＣの最下位ビットＬＳＢ（Least Significant Bit）より下のビット情報（量子化ビット数：２４の場合、２５〜３２ビット）に応じて、２４ビットのオーディオデータ＋Ｌｎと−Ｌｎとのいずれか一方のＬＳＢに重み付けを生じさせる。ＤＳＰ３は、仮想的に拡張すべきビットを立てた所定のデジタル信号Ｘを加算または減算するという簡単な信号処理により、オーディオデータＬｄの下位（ｎ＋１）ビット以下の情報に応じて、オーディオデータ＋Ｌｎと絶対値が同じオーディオデータ−Ｌｎを出力するか、オーディオデータ＋Ｌｎと絶対値がほぼ同じであっても最下位ビットが異なるオーディオデータ−Ｌｎを出力するか、を切り替える。 In other words, the DSP 3 adds or subtracts a predetermined digital signal X to the 32-bit audio data Ld, so that the bit information below the least significant bit LSB (Least Significant Bit) of the multi-bit DAC of the audio data Ld. In accordance with (the number of quantization bits: 25 to 32 bits in the case of 24), the LSB of either 24-bit audio data + Ln or -Ln is weighted. The DSP 3 performs simple signal processing of adding or subtracting a predetermined digital signal X having bits to be virtually expanded, and audio data + Ln according to information below the lower (n + 1) bits of the audio data Ld. Whether to output audio data -Ln having the same absolute value or to output audio data -Ln having the least significant bit different from the audio data + Ln even though the absolute value is substantially the same.

図２は、ＤＳＰ３での演算処理の原理を説明する表である。ここでは、具体的なオーディオデータＬｄの数値を用いて、ＤＳＰ３での演算処理を説明する。 FIG. 2 is a table for explaining the principle of arithmetic processing in the DSP 3. Here, arithmetic processing in the DSP 3 will be described using specific numerical values of the audio data Ld.

例えば、図２（ａ）の[1]列には、１０進数で表現されたオーディオデータＬｄが表記されている。図２（ａ）の[2]列には、[1]列のオーディオデータＬｄを、２進数：３２ビットで表現したオーディオデータＬｄが表記されている。図２（ａ）の[3]列は、[1]列のオーディオデータＬｄを整数２５６で除算した値であり、[2]列の値を８ビット（32-24ビット）だけ右シフトした値と等価である。図２（ａ）の[4]列は、[3]列の値を２倍した値である。 For example, the audio data Ld expressed in decimal numbers is written in the [1] column in FIG. In the [2] column of FIG. 2A, audio data Ld in which the audio data Ld in the [1] column is expressed in binary: 32 bits is described. The [3] column in FIG. 2A is a value obtained by dividing the audio data Ld in the [1] column by an integer 256, and the value obtained by right-shifting the value in the [2] column by 8 bits (32-24 bits). Is equivalent to The [4] column in FIG. 2A is a value obtained by doubling the value in the [3] column.

つまり、図２（ａ）の[3]列の値における小数点以下の値は、３２ビットのオーディオデータＬｄが２４ビットのデジタル音声信号に変換される場合に、切り捨てられて失われる下位ビットの成分に相当する。また、図２（ａ）の[4]列の値は、この下位ビットの成分を含む[3]列の値に対応して、２つのマルチビットＤＡＣと差動増幅器とを用いてアナログ信号に変換した場合に得られると期待されるアナログ音声信号の成分に相当する。ただし、Ｄ／Ａ変換器１のマルチビットＤＡＣの量子化ビット数は２４ビットと解像度が低下するので、図２（ａ）の[4]列の値を出力するアナログ音声信号に正確に反映することは難しい。 That is, the value after the decimal point in the value of the column [3] in FIG. 2A is a component of lower bits that are lost by truncation when 32-bit audio data Ld is converted into a 24-bit digital audio signal. It corresponds to. In addition, the value of the [4] column in FIG. 2A corresponds to the value of the [3] column including the lower bit component and is converted into an analog signal using two multi-bit DACs and a differential amplifier. This corresponds to a component of an analog audio signal expected to be obtained when converted. However, since the number of quantization bits of the multi-bit DAC of the D / A converter 1 is 24 bits and the resolution is lowered, the value of the column [4] in FIG. 2A is accurately reflected in the analog audio signal to be output. It ’s difficult.

図２（ｂ）は、図２（ａ）に記載の値について、本実施例のＤＳＰ３での演算処理を説明する表である。図２（ｂ）の[5]列は、図２（ａ）の[2]列の値に３２ビットのデジタル信号Ｘを加算して、最上位ビットＭＳＢ（Most Significant Bit）から２４ビット分を取り出して、図２（ａ）の[3]列の値と同様に演算した値である。一方、図２（ｂ）の[6]列は、図２（ａ）の[2]列の値に３２ビットのデジタル信号Ｘを減算して、最上位ビットＭＳＢ（Most Significant Bit）から２４ビット分を取り出して、さらに反転し、図２（ａ）の[3]列の値と同様に演算した値である。図２（ｂ）の[7]列は、図２（ｂ）の[5]列の値から図２（ｂ）の[6]列の値を減算した値であり、２つのマルチビットＤＡＣと差動増幅器とを用いて得られるアナログ音声信号に相当する。図２（ｂ）の[8]列は、図２（ａ）の[4]列の値と、図２（ｂ）の[7]列の値との差の値である。 FIG. 2B is a table for explaining the arithmetic processing in the DSP 3 of the present embodiment for the values shown in FIG. The [5] column in FIG. 2 (b) adds the 32-bit digital signal X to the value in the [2] column in FIG. 2 (a) to obtain 24 bits from the most significant bit MSB (Most Significant Bit). It is a value obtained by taking out and calculating in the same manner as the value in column [3] in FIG. On the other hand, the [6] column of FIG. 2B subtracts the 32-bit digital signal X from the value of the [2] column of FIG. 2A to obtain 24 bits from the most significant bit MSB (Most Significant Bit). This is a value obtained by taking out the minute, further inverting, and calculating in the same manner as the value in column [3] in FIG. Column [7] in FIG. 2B is a value obtained by subtracting the value in column [6] in FIG. 2B from the value in column [5] in FIG. 2B. This corresponds to an analog audio signal obtained using a differential amplifier. Column [8] in FIG. 2B is a difference value between the value in column [4] in FIG. 2A and the value in column [7] in FIG.

図２（ｃ）は、図２（ａ）に記載の値について、（図示しない）比較例のＤＳＰ３での演算処理を説明する表である。比較例のＤＳＰ３では、３２ビットのオーディオデータＬｄについて、所定のデジタル信号Ｘを加算せず、または、減算しない。図２（ｃ）の[5]’列は、図２（ａ）の[2]列の値を最上位ビットＭＳＢ（Most Significant Bit）から２４ビット分を取り出して、図２（ａ）の[3]列の値と同様に演算した値である。一方、図２（ｃ）の[6]’列は、図２（ａ）の[2]列の値を最上位ビットＭＳＢ（Most Significant Bit）から２４ビット分を取り出して、さらに反転し、図２（ａ）の[3]列の値と同様に演算した値である。図２（ｃ）の[7]’列は、図２（ｃ）の[5]’列の値から図２（ｃ）の[6]’列の値を減算した値であり、２つのマルチビットＤＡＣと差動増幅器とを用いて得られるアナログ音声信号に相当する。図２（ｃ）の[8]’列は、図２（ａ）の[4]列の値と、図２（ｃ）の[7]’列の値との差の値である。 FIG. 2C is a table for explaining arithmetic processing in the DSP 3 of the comparative example (not shown) for the values shown in FIG. In the DSP 3 of the comparative example, the predetermined digital signal X is not added to or subtracted from the 32-bit audio data Ld. The column [5] ′ in FIG. 2C is obtained by extracting 24 bits from the most significant bit MSB (Most Significant Bit) from the value in the column [2] in FIG. 3] Value calculated in the same way as the column value. On the other hand, the [6] 'column in FIG. 2 (c) takes the 24-bit value from the most significant bit MSB (Most Significant Bit) from the [2] column in FIG. It is a value calculated in the same manner as the value in column [3] of 2 (a). The [7] ′ column in FIG. 2C is a value obtained by subtracting the value in the [6] ′ column in FIG. 2C from the value in the [5] ′ column in FIG. This corresponds to an analog audio signal obtained using a bit DAC and a differential amplifier. The [8] 'column in FIG. 2C is a difference value between the values in the [4] column in FIG. 2A and the [7]' columns in FIG. 2C.

本実施例の図２（ｂ）の[8]列の値と比較例の図２（ｃ）の[8]’列の値と、を比較すると、この値の絶対値が小さいほどにＤ／Ａ変換の精度が高いということができる。本実施例の場合には、図２（ａ）の[4]列の値との差の絶対値が０．５以下になる。これは、仮想的にＤ／Ａ変換器１の量子化ビット数を２４ビットから１ビット増やして２５ビットに向上した場合に匹敵するアナログ音声信号を出力することができることを示している。一方で、比較例の場合には、図２（ａ）の[4]列の値との差の絶対値が０．５以上になる場合があり、本実施例の場合よりも出力するアナログ音声信号の再生品質が低下することを示している。 When the value in the [8] column in FIG. 2B of this embodiment is compared with the value in the [8] ′ column in FIG. 2C of the comparative example, the D / It can be said that the accuracy of the A conversion is high. In the case of the present embodiment, the absolute value of the difference from the value in column [4] in FIG. This indicates that an analog audio signal comparable to that when the number of quantization bits of the D / A converter 1 is virtually increased from 24 bits to 1 bit and improved to 25 bits can be output. On the other hand, in the case of the comparative example, the absolute value of the difference from the value in the column [4] in FIG. 2A may be 0.5 or more. It shows that the reproduction quality of the signal is degraded.

本実施例の図２（ｂ）においては、２４ビットのオーディオデータ＋Ｌｎに相当する[5]列の値と、２４ビットのオーディオデータ−Ｌｎに相当する[6]の列の値と、を対比すると、これらの絶対値が等しい場合と、異なっている場合と、が入り交じっている。これは、３２ビットのオーディオデータＬｄの下位８ビットが異なるので、所定の３２ビットのデジタル信号Ｘを加算または減算することにより、２４ビットのオーディオデータ（＋Ｌｎ、−Ｌｎ）のＬＳＢに重み付けがなされるからである。その結果、図２（ｂ）の[7]列の差動の値には、偶数だけでなく奇数の値が出現するので、本実施例の場合には、仮想的にマルチビットＤＡＣの量子化ビット数を１ビット増加したのと等しい効果を有している。 In FIG. 2B of the present embodiment, the value in column [5] corresponding to 24-bit audio data + Ln is compared with the value in column [6] corresponding to 24-bit audio data -Ln. Then, the case where these absolute values are equal and the case where they are different are mixed. Since the lower 8 bits of the 32-bit audio data Ld are different, the LSB of the 24-bit audio data (+ Ln, -Ln) is weighted by adding or subtracting a predetermined 32-bit digital signal X. This is because that. As a result, not only an even number but also an odd value appears in the differential value in the [7] column in FIG. 2B. In this embodiment, the quantization of the multi-bit DAC is virtually performed. This has the same effect as increasing the number of bits by one bit.

一方で、比較例の図２（ｃ）においては、２４ビットのオーディオデータ＋Ｌｎに相当する[5]’列の値と、２４ビットのオーディオデータ−Ｌｎに相当する[6]’の列の値と、を対比すると、これらの絶対値は常に等しくなる。これは、３２ビットのオーディオデータＬｄの下位８ビットを単に切り捨てているからである。その結果、図２（ｂ）の[7]’列の差動の値には、偶数の値のみが出現する。 On the other hand, in FIG. 2C of the comparative example, the value of the [5] 'column corresponding to 24-bit audio data + Ln and the value of the [6]' column corresponding to 24-bit audio data -Ln. And their absolute values are always equal. This is because the lower 8 bits of the 32-bit audio data Ld are simply truncated. As a result, only even values appear in the differential values in the [7] ′ column of FIG.

つまり、ＤＳＰ３は、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、「第１信号（オーディオデータ＋Ｌｎ）と第２信号（オーディオデータ−Ｌｎ）とが逆相関系にあり、位相の正負が逆で振幅が等しい場合」と、「第１信号（オーディオデータ＋Ｌｎ）と第２信号（オーディオデータ−Ｌｎ）とがほぼ逆相関系にあり、位相の正負が逆で最下位ビットが異なるものの振幅がほぼ等しい場合」と、を切り替えて動作する。その結果、Ｄ／Ａ変換器１は、デジタル／アナログ変換回路部４およびアナログ信号処理回路５が、仮想的に（ｎ＋ｋ）ビットまでビット拡張されたデジタル／アナログ変換回路が出力するアナログ音声信号に匹敵する一のアナログ音声信号を出力することができる。 In other words, the DSP 3 determines that “the first signal (audio data + Ln) and the second signal (audio data−Ln) are in an inverse correlation system according to information of lower (n + 1) bits or less of the m-bit digital audio signal, When the positive and negative phases are the same and the amplitude is the same, "the first signal (audio data + Ln) and the second signal (audio data -Ln) are almost in an inverse correlation system, and the positive and negative phases are opposite and the least significant bit. “When the amplitudes are different but are substantially equal”, the operation is switched. As a result, in the D / A converter 1, the digital / analog conversion circuit unit 4 and the analog signal processing circuit 5 convert the analog audio signal output from the digital / analog conversion circuit virtually expanded to (n + k) bits. A comparable analog audio signal can be output.

なお、本実施例では、ＤＳＰ３において所定のデジタル信号Ｘを加算、または、減算することで、２４ビットのオーディオデータ＋Ｌｎと−Ｌｎとのいずれか一方のＬＳＢに重み付けを生じさせているが、他の演算方法によってもよい。ＤＳＰ３は、オーディオデータＬｄのマルチビットＤＡＣの最下位ビットＬＳＢ（Least Significant Bit）より下のビット情報（量子化ビット数：２４の場合、２５〜３２ビット）に応じて、最下位ビットＬＳＢに重み付けを生じさせるものであればよく、その結果として、「第１信号（オーディオデータ＋Ｌｎ）と第２信号（オーディオデータ−Ｌｎ）とが逆相関系にあり、位相の正負が逆で振幅が等しい場合」と、「第１信号（オーディオデータ＋Ｌｎ）と第２信号（オーディオデータ−Ｌｎ）とがほぼ逆相関系にあり、位相の正負が逆で最下位ビットが異なるものの振幅がほぼ等しい場合」と、を切り替えて動作するものであればよい。Ｄ／Ａ変換器１は、デジタル／アナログ変換回路部４およびアナログ信号処理回路５が、仮想的にビット拡張されたデジタル／アナログ変換回路が出力するアナログ音声信号に匹敵する一のアナログ音声信号を出力することができる。 In this embodiment, the DSP 3 adds or subtracts a predetermined digital signal X to weight one of the LSBs of 24-bit audio data + Ln and -Ln. The calculation method may be used. The DSP 3 weights the least significant bit LSB according to bit information (25 to 32 bits when the number of quantization bits is 24) lower than the least significant bit LSB (Least Significant Bit) of the multi-bit DAC of the audio data Ld. As a result, "if the first signal (audio data + Ln) and the second signal (audio data -Ln) are in an inverse correlation system, the phases are opposite and the amplitudes are equal. And “when the first signal (audio data + Ln) and the second signal (audio data−Ln) are substantially in an inverse correlation system, and the amplitudes are substantially the same although the phase is reversed and the least significant bit is different”. As long as it operates by switching,. In the D / A converter 1, the digital / analog conversion circuit unit 4 and the analog signal processing circuit 5 output one analog audio signal comparable to the analog audio signal output from the digital / analog conversion circuit virtually expanded in bit. Can be output.

また、本実施例では、デジタル／アナログ変換回路部４を構成するＤ／Ａ変換器としてマルチビットＤＡＣ４１および４２を用いているが、マルチビットＤ／Ａ変換器よりもコストが安くて入手の容易なワンビットＤ／Ａ変換回路を用いてもよい。 In this embodiment, the multi-bit DACs 41 and 42 are used as the D / A converter constituting the digital / analog conversion circuit unit 4, but the cost is lower than that of the multi-bit D / A converter and it is easily available. A simple one-bit D / A conversion circuit may be used.

図３は、本発明の他の好ましい実施形態によるＤ／Ａ変換器１ａについて説明する図である。Ｄ／Ａ変換器１ａは、先の実施例の場合に説明したＤ／Ａ変換器１と、ＤＳＰ３における演算処理と、アナログ信号処理部５の構成が一部で異なる他は、共通する。したがって、重複する説明を省略する。 FIG. 3 is a diagram illustrating a D / A converter 1a according to another preferred embodiment of the present invention. The D / A converter 1a is common to the D / A converter 1 described in the previous embodiment, except that the arithmetic processing in the DSP 3 and the configuration of the analog signal processing unit 5 are partially different. Therefore, the overlapping description is omitted.

ＤＳＰ３は、入力された３２ビットのオーディオデータＬｄを、２４ビットのオーディオデータの組（Ｌｎ１、Ｌｎ２）に変換して、デジタル／アナログ変換回路部４に出力する。同様に、ＤＳＰ３は、入力された３２ビットのオーディオデータＲｄを、２４ビットのオーディオデータの組（Ｒｎ１、Ｒｎ２）に変換して、デジタル／アナログ変換回路部４に出力する。ただし、本実施例では、オーディオデータの組（Ｌｎ１、Ｌｎ２）、および（Ｒｎ１、Ｒｎ２）は、相互に略正相の関係にあるデジタル信号である。 The DSP 3 converts the input 32-bit audio data Ld into a set of 24-bit audio data (Ln1, Ln2) and outputs it to the digital / analog conversion circuit unit 4. Similarly, the DSP 3 converts the input 32-bit audio data Rd into a set of 24-bit audio data (Rn1, Rn2) and outputs it to the digital / analog conversion circuit unit 4. However, in this embodiment, the audio data sets (Ln1, Ln2) and (Rn1, Rn2) are digital signals having a substantially positive phase relationship with each other.

ＤＳＰ３は、入力端子１１に入力された３２ビットのオーディオデータＬｄを２つに分岐して、それぞれ加算器１２と減算器１４に入力する。加算器１２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｘを加算した３２ビット信号を、ビット変換部１３に出力する。ビット変換部１３は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子１６から２４ビットのオーディオデータＬｎ１としてマルチビットＤＡＣ４１に出力する。一方、減算器１４は、オーディオデータＬｄから所定のデジタル信号Ｘを減算した３２ビット信号を、ビット変換部１５に出力する。ビット変換部１５は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子１７から２４ビットのオーディオデータＬｎ２としてマルチビットＤＡＣ４２に出力する。 The DSP 3 branches the 32-bit audio data Ld input to the input terminal 11 into two and inputs them to the adder 12 and the subtracter 14, respectively. The adder 12 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal X to the audio data Ld to the bit conversion unit 13. The bit conversion unit 13 cuts out the upper 24 bits of the input 32-bit signal and outputs it to the multi-bit DAC 41 from the output terminal 16 as 24-bit audio data Ln1. On the other hand, the subtracter 14 outputs a 32-bit signal obtained by subtracting a predetermined digital signal X from the audio data Ld to the bit converter 15. The bit conversion unit 15 cuts out the upper 24 bits of the input 32-bit signal and outputs it to the multi-bit DAC 42 from the output terminal 17 as 24-bit audio data Ln2.

ここで、ＤＳＰ３が、３２ビットのオーディオデータＬｄについて、所定のデジタル信号Ｘを加算、または、減算することで、オーディオデータＬｄのマルチビットＤＡＣの最下位ビットＬＳＢ（Least Significant Bit）より下のビット情報（量子化ビット数：２４の場合、２５〜３２ビット）に応じて、２４ビットのオーディオデータＬｎ１とＬｎ２とのいずれか一方のＬＳＢに重み付けを生じさせることは、先の実施例１の場合と同様である。 Here, the DSP 3 adds or subtracts a predetermined digital signal X with respect to the 32-bit audio data Ld, thereby lowering the least significant bit LSB (Least Significant Bit) of the multi-bit DAC of the audio data Ld. In the case of the first embodiment, the weighting of the LSB of either one of the 24-bit audio data Ln1 and Ln2 according to the information (the number of quantization bits: 24 to 25 to 32 bits) It is the same.

したがって、ＤＳＰ３は、仮想的に拡張すべきビットを立てた所定のデジタル信号Ｘを加算または減算するという簡単な信号処理により、上記実施例１の場合と同様に、ＤＳＰ３は、ｍビットデジタル音声信号の下位（ｎ＋１）ビット以下の情報に応じて、「第１信号（オーディオデータＬｎ１）と第２信号（オーディオデータＬｎ２）とが正相関係にあり、全く同一である場合」と、「第１信号（オーディオデータＬｎ１）および第１信号とｎビットの最下位ビットが異なり絶対値が略等しい第２信号（オーディオデータＬｎ２）を出力する場合」と、を切り替えて動作する。 Therefore, the DSP 3 can perform the simple signal processing of adding or subtracting the predetermined digital signal X having the bits to be virtually expanded, as in the case of the first embodiment, so that the DSP 3 can convert the m-bit digital audio signal. "When the first signal (audio data Ln1) and the second signal (audio data Ln2) are in the same phase and exactly the same" according to the information of the lower (n + 1) bits of " The signal (audio data Ln1) and the first signal and the second signal (audio data Ln2) in which the n least significant bits are different and the absolute values are substantially equal are switched.

また、アナログ信号処理部５は、左右各チャンネルに対応する２つの加算回路５０ａを含む。Ｌチャンネルの加算回路５０ａは、マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１と、マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２と、の和信号を出力端子５３から出力信号Ｌｏｕｔとして出力する。同様に、Ｒチャンネルの加算回路５０ａは、一方のマルチビットＤＡＣの出力であるアナログ信号Ｒ１と、他方のマルチビットＤＡＣの出力であるアナログ信号Ｒ２と、の和信号を出力信号Ｒｏｕｔとして出力する。 The analog signal processing unit 5 includes two adder circuits 50a corresponding to the left and right channels. The L-channel adder circuit 50 a outputs a sum signal of the analog signal L 1 that is the output of the multi-bit DAC 41 and the analog signal L 2 that is the output of the multi-bit DAC 42 from the output terminal 53 as the output signal Lout. Similarly, the R channel adder circuit 50a outputs a sum signal of the analog signal R1 that is the output of one multi-bit DAC and the analog signal R2 that is the output of the other multi-bit DAC as an output signal Rout.

その結果、Ｄ／Ａ変換器１は、デジタル／アナログ変換回路部４およびアナログ信号処理回路５が、仮想的に（ｎ＋ｋ）ビットまでビット拡張されたデジタル／アナログ変換回路が出力するアナログ音声信号に匹敵する一のアナログ音声信号を出力することができる。Ｄ／Ａ変換器１は、一のｍビットデジタル音声信号をＤＳＰ３において一組のｎビットデジタル音声信号に変換して出力する場合に、それらが逆相関係にある場合（実施例１）と、それらが同相関係にある場合（実施例２）と、に対応してアナログ信号処理部５の構成を変化させればよい。 As a result, in the D / A converter 1, the digital / analog conversion circuit unit 4 and the analog signal processing circuit 5 convert the analog audio signal output from the digital / analog conversion circuit virtually expanded to (n + k) bits. A comparable analog audio signal can be output. When the D / A converter 1 converts one m-bit digital audio signal into a set of n-bit digital audio signals in the DSP 3 and outputs them, the D / A converter 1 has a reverse phase relationship (Example 1). What is necessary is just to change the structure of the analog signal processing part 5 corresponding to the case where they are in in-phase relationship (Example 2).

図４は、本発明の他の好ましい実施形態によるＤ／Ａ変換器１ｂについて説明する図である。Ｄ／Ａ変換器１ｂは、先の実施例の場合に説明したＤ／Ａ変換器１と、ＤＳＰ３における演算処理と、デジタル／アナログ変換回路部４ならびにアナログ信号処理部５の構成が一部で異なる他は、共通する。したがって、重複する説明を省略する。また、図４では、Ｌチャンネルに関してのみ図示して、Ｒチャンネルに関する図示を省略している。したがって、Ｒチャンネルに関する説明を省略する。 FIG. 4 is a diagram for explaining a D / A converter 1b according to another preferred embodiment of the present invention. The D / A converter 1b has a part of the configuration of the D / A converter 1 described in the previous embodiment, the arithmetic processing in the DSP 3, the digital / analog conversion circuit unit 4 and the analog signal processing unit 5. Others are common. Therefore, the overlapping description is omitted. Further, in FIG. 4, only the L channel is illustrated, and the illustration regarding the R channel is omitted. Therefore, the description regarding the R channel is omitted.

Ｄ／Ａ変換器１ｂでは、ＤＳＰ３に入力されたｍビットのデジタル音声信号に関して、デジタル／アナログ変換回路部４を構成するマルチビットＤＡＣの量子化ビット数がｎ（ｍ＞（ｎ＋１））であるときに、仮想的に拡張すべきビット数ｋ（ｋ：１以上（ｍ−ｎ）以下の整数）を２に設定している。 In the D / A converter 1b, the number of quantization bits of the multi-bit DAC constituting the digital / analog conversion circuit unit 4 is n (m> (n + 1)) for the m-bit digital audio signal input to the DSP 3. Sometimes, the number k of bits to be virtually expanded (k: an integer not smaller than 1 and not larger than (mn)) is set to 2.

ＤＳＰ３は、一の３２ビットのオーディオデータＬｄを、２４ビットのオーディオデータの組（＋Ｌｎ１、−Ｌｎ１）と、２４ビットのオーディオデータの組（＋Ｌｎ２、−Ｌｎ２）と、の２組から成る複数４のデジタル音声信号に変換して出力する。２４ビットのオーディオデータの組（＋Ｌｎ１、−Ｌｎ１）は、相互に略逆相の関係にあるデジタル信号である。同様に、２４ビットのオーディオデータの組（＋Ｌｎ２、−Ｌｎ２）も、相互に略逆相の関係にある。 The DSP 3 includes a plurality of 4 sets of two sets of one set of 32-bit audio data Ld, a set of 24-bit audio data (+ Ln1, -Ln1) and a set of 24-bit audio data (+ Ln2, -Ln2). Converted to a digital audio signal. A set of 24-bit audio data (+ Ln1, -Ln1) is a digital signal having a substantially opposite phase relationship to each other. Similarly, 24-bit audio data sets (+ Ln2, -Ln2) are also in a substantially opposite phase relationship to each other.

ＤＳＰ３は、入力端子１１に入力された３２ビットのオーディオデータＬｄを４つに分岐して、それぞれ加算器１２と減算器１４と加算器２２と減算器２４とに入力する。加算器１２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｙ１を加算した３２ビット信号を、ビット変換部１３に出力する。ビット変換部１３は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子１６から２４ビットのオーディオデータ＋Ｌｎ１としてマルチビットＤＡＣ４１に出力する。一方、減算器１４は、オーディオデータＬｄから所定のデジタル信号Ｙ１を減算した３２ビット信号を、ビット変換部１５に出力する。ビット変換部１５は、入力された３２ビット信号の上位２４ビットを切り出して、位相を反転させて逆相信号にして、出力端子１７から２４ビットのオーディオデータ−Ｌｎ１としてマルチビットＤＡＣ４２に出力する。 The DSP 3 branches the 4-bit audio data Ld input to the input terminal 11 into four parts and inputs them to the adder 12, the subtractor 14, the adder 22, and the subtractor 24, respectively. The adder 12 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal Y1 to the audio data Ld to the bit conversion unit 13. The bit conversion unit 13 cuts out the upper 24 bits of the input 32-bit signal and outputs it from the output terminal 16 to the multi-bit DAC 41 as 24-bit audio data + Ln1. On the other hand, the subtracter 14 outputs a 32-bit signal obtained by subtracting a predetermined digital signal Y1 from the audio data Ld to the bit converter 15. The bit conversion unit 15 cuts out the upper 24 bits of the input 32-bit signal, inverts the phase to generate a reverse-phase signal, and outputs the inverted signal to the multi-bit DAC 42 from the output terminal 17 as 24-bit audio data-Ln1.

同様に、加算器２２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｙ２を加算した３２ビット信号を、ビット変換部２３に出力する。ビット変換部２３は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子２６から２４ビットのオーディオデータ＋Ｌｎ２としてマルチビットＤＡＣ４３に出力する。一方、減算器２４は、オーディオデータＬｄから所定のデジタル信号Ｙ２を減算した３２ビット信号を、ビット変換部２５に出力する。ビット変換部２５は、入力された３２ビット信号の上位２４ビットを切り出して、位相を反転させて逆相信号にして、出力端子２７から２４ビットのオーディオデータ−Ｌｎ２としてマルチビットＤＡＣ４４に出力する。 Similarly, the adder 22 outputs a 32-bit signal obtained by adding a predetermined 32-bit digital signal Y2 to the audio data Ld to the bit conversion unit 23. The bit conversion unit 23 cuts out the upper 24 bits of the input 32-bit signal and outputs it to the multi-bit DAC 43 from the output terminal 26 as 24-bit audio data + Ln2. On the other hand, the subtractor 24 outputs a 32-bit signal obtained by subtracting a predetermined digital signal Y2 from the audio data Ld to the bit converter 25. The bit conversion unit 25 cuts out the upper 24 bits of the input 32-bit signal, inverts the phase to make a reversed-phase signal, and outputs it from the output terminal 27 to the multi-bit DAC 44 as 24-bit audio data -Ln2.

ここで、所定のデジタル信号Ｙ１およびＹ２は、マルチビットＤＡＣの量子化ビット数がｎであるときに、仮想的に拡張すべきビット数ｋを２として、上位から（ｎ＋１）ビット目および（ｎ＋ｋ＋１）ビット目が少なくとも１であるｍビットデジタル信号である。本実施例では、上位から２５ビット目および２７ビット目が少なくとも１であり、１〜２４ビット目または２８〜３２ビット目が０の３２ビットデジタル信号をデジタル信号Ｙ１およびＹ２としている。
Ｙ１： 00000000 00000000 00000000 11100000b
Ｙ２： 00000000 00000000 00000000 10100000b Here, when the number of quantization bits of the multi-bit DAC is n, the predetermined digital signals Y1 and Y2 have the number of bits k to be virtually expanded as 2, and the (n + 1) th bit and (n + k + 1) ) An m-bit digital signal whose bit is at least 1. In the present embodiment, the 32-bit digital signals in which the 25th and 27th bits from the higher order are at least 1 and the 1st to 24th bits or the 28th to 32nd bits are 0 are digital signals Y1 and Y2.
Y1: 00000000 00000000 00000000 11100000b
Y2: 00000000 00000000 00000000 10100000b

つまり、ＤＳＰ３は、３２ビットのオーディオデータＬｄについて、所定のデジタル信号Ｙ１またはＹ２を加算、または、減算することで、オーディオデータＬｄのマルチビットＤＡＣの最下位ビットＬＳＢ（Least Significant Bit）より下のビット情報（量子化ビット数：２４の場合、２５〜３２ビット）に応じて、２４ビットのオーディオデータ＋Ｌｎ１（または＋Ｌｎ２）と−Ｌｎ１（または−Ｌｎ２）とのいずれか一方のＬＳＢに重み付けを生じさせる。ＤＳＰ３は、仮想的に拡張すべきビットを２ビットにして、所定のデジタル信号Ｙ１またはＹ２を加算または減算するという簡単な信号処理により、オーディオデータＬｄの下位（ｎ＋２）ビット以下の情報に応じて、オーディオデータ＋Ｌｎ１（または＋Ｌｎ２）と絶対値が同じオーディオデータ−Ｌｎ１（または−Ｌｎ２）を出力するか、オーディオデータ＋Ｌｎ１（または＋Ｌｎ２）と絶対値がほぼ同じであっても最下位ビットが異なるオーディオデータ−Ｌｎ１（または−Ｌｎ２）を出力するか、を切り替える。 That is, the DSP 3 adds or subtracts a predetermined digital signal Y1 or Y2 to the 32-bit audio data Ld, thereby lowering the least significant bit LSB (Least Significant Bit) of the multi-bit DAC of the audio data Ld. Depending on the bit information (25 to 32 bits when the number of quantization bits is 24), the LSB of either 24-bit audio data + Ln1 (or + Ln2) or -Ln1 (or -Ln2) is weighted Let The DSP 3 changes the number of bits to be virtually expanded to 2 bits and adds or subtracts a predetermined digital signal Y1 or Y2 according to information below the lower (n + 2) bits of the audio data Ld. Audio data -Ln1 (or -Ln2) having the same absolute value as audio data + Ln1 (or + Ln2) or audio data + Ln1 (or + Ln2) having the same absolute value but the least significant bit being different The data -Ln1 (or -Ln2) is output or switched.

デジタル／アナログ変換回路部４は、入力される２４（＝ｎ）ビットのオーディオデータの組（＋Ｌｎ１、−Ｌｎ１）および（＋Ｌｎ２、−Ｌｎ２）に対応して、それぞれｎビットのデジタル音声信号をそれぞれアナログ信号に変換して出力する４つのマルチビットＤＡＣ４１〜４４を含む。マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１と、マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２と、マルチビットＤＡＣ４３の出力であるアナログ信号Ｌ３と、マルチビットＤＡＣ４４の出力であるアナログ信号Ｌ４と、はそれぞれアナログ信号処理部５の入力端子に入力される。 The digital / analog conversion circuit unit 4 respectively converts n-bit digital audio signals corresponding to the input (+ Ln1, -Ln1) and (+ Ln2, -Ln2) sets of 24 (= n) bit audio data. It includes four multi-bit DACs 41 to 44 that convert and output analog signals. The analog signal L1 that is the output of the multi-bit DAC 41, the analog signal L2 that is the output of the multi-bit DAC 42, the analog signal L3 that is the output of the multi-bit DAC 43, and the analog signal L4 that is the output of the multi-bit DAC 44 are respectively The signal is input to the input terminal of the analog signal processing unit 5.

アナログ信号処理部５は、２つの差動増幅回路５０および５４と、出力合成回路５５を含む。差動増幅回路５０は、マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１と、マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２と、の差信号を出力合成回路５５の一方の入力端子に出力する。同様に、差動増幅回路５４は、マルチビットＤＡＣ４３の出力であるアナログ信号Ｌ３と、マルチビットＤＡＣ４４の出力であるアナログ信号Ｌ４と、の差信号の差信号を出力合成回路５５の他方の入力端子に出力する。出力合成回路５５は、差動増幅回路５０の出力信号と差動増幅回路５４の出力信号とを合成した信号を出力信号Ｌｏｕｔとして出力する。出力合成回路５５は、差動増幅回路によって構成してもよく、また、加算回路によって構成してもよい。また、先の実施例のようにアナログ信号処理部５の差動増幅回路に代えて加算回路を用いて構成する場合には、出力合成回路を加算回路にまとめてもよい。 The analog signal processing unit 5 includes two differential amplifier circuits 50 and 54 and an output synthesis circuit 55. The differential amplifier circuit 50 outputs a difference signal between the analog signal L1 output from the multi-bit DAC 41 and the analog signal L2 output from the multi-bit DAC 42 to one input terminal of the output synthesis circuit 55. Similarly, the differential amplifier circuit 54 outputs the difference signal between the analog signal L3 output from the multi-bit DAC 43 and the analog signal L4 output from the multi-bit DAC 44 to the other input terminal of the output combining circuit 55. Output to. The output combining circuit 55 outputs a signal obtained by combining the output signal of the differential amplifier circuit 50 and the output signal of the differential amplifier circuit 54 as an output signal Lout. The output synthesis circuit 55 may be constituted by a differential amplifier circuit or may be constituted by an adder circuit. Further, in the case where the adder circuit is used instead of the differential amplifier circuit of the analog signal processing unit 5 as in the previous embodiment, the output synthesis circuit may be integrated into the adder circuit.

図５は、本発明の他の好ましい実施形態によるＤ／Ａ変換器１ｃについて説明する図である。Ｄ／Ａ変換器１ｃは、先の実施例の場合に説明したＤ／Ａ変換器１ｂと、ＤＳＰ３における演算処理と、デジタル／アナログ変換回路部４ならびにアナログ信号処理部５の構成が一部で異なる他は、共通する。したがって、重複する説明を省略する。また、図５では、Ｌチャンネルに関してのみ図示して、Ｒチャンネルに関する図示を省略している。したがって、Ｒチャンネルに関する説明を省略する。 FIG. 5 is a diagram for explaining a D / A converter 1c according to another preferred embodiment of the present invention. The D / A converter 1c has a part of the configuration of the D / A converter 1b described in the previous embodiment, the arithmetic processing in the DSP 3, and the digital / analog conversion circuit unit 4 and the analog signal processing unit 5. Others are common. Therefore, the overlapping description is omitted. In FIG. 5, only the L channel is illustrated, and the R channel is not illustrated. Therefore, the description regarding the R channel is omitted.

Ｄ／Ａ変換器１ｃでは、ＤＳＰ３に入力されたｍビットのデジタル音声信号に関して、デジタル／アナログ変換回路部４を構成するマルチビットＤＡＣの量子化ビット数がｎ（ｍ＞（ｎ＋１））であるときに、仮想的に拡張すべきビット数ｋ（ｋ：１以上（ｍ−ｎ）以下の整数）を３に設定している。 In the D / A converter 1c, the number of quantization bits of the multi-bit DAC constituting the digital / analog conversion circuit unit 4 is n (m> (n + 1)) for the m-bit digital audio signal input to the DSP 3. In some cases, the number k of bits to be virtually expanded (k: an integer not less than 1 and not more than (mn)) is set to 3.

ＤＳＰ３は、一の３２ビットのオーディオデータＬｄを、２４ビットのオーディオデータの組（＋Ｌｎ１、−Ｌｎ１）と、（＋Ｌｎ２、−Ｌｎ２）と、（＋Ｌｎ３、−Ｌｎ３）と、（＋Ｌｎ４、−Ｌｎ４）と、の４組から成る複数８のデジタル音声信号に変換して出力する。２４ビットのオーディオデータの組（＋Ｌｎ１、−Ｌｎ１）は、相互に略逆相の関係にあるデジタル信号である。同様に、２４ビットのオーディオデータの組（＋Ｌｎ２、−Ｌｎ２）および（＋Ｌｎ３、−Ｌｎ３）および（＋Ｌｎ４、−Ｌｎ４）についても、相互に略逆相の関係にある。 The DSP 3 converts one 32-bit audio data Ld into a set of 24-bit audio data (+ Ln1, -Ln1), (+ Ln2, -Ln2), (+ Ln3, -Ln3), and (+ Ln4, -Ln4). And converted into a plurality of eight digital audio signals consisting of four sets of A set of 24-bit audio data (+ Ln1, -Ln1) is a digital signal having a substantially opposite phase relationship to each other. Similarly, the 24-bit audio data sets (+ Ln2, -Ln2) and (+ Ln3, -Ln3) and (+ Ln4, -Ln4) are also in a substantially opposite phase relationship to each other.

ＤＳＰ３は、入力端子１１に入力された３２ビットのオーディオデータＬｄを８つに分岐して、それぞれ加算器１２と減算器１４と加算器２２と減算器２４と加算器３２と減算器３４と加算器６２と減算器６４とに入力する。以下では、先の実施例３の場合のＤ／Ａ変換器１ｃと相違する部分を説明する。 The DSP 3 branches the 32-bit audio data Ld input to the input terminal 11 into eight parts, and adds the adder 12, the subtractor 14, the adder 22, the subtractor 24, the adder 32, and the subtractor 34, respectively. The data is input to the calculator 62 and the subtractor 64. In the following, the parts different from the D / A converter 1c in the case of the third embodiment will be described.

加算器１２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｚ１を加算した３２ビット信号を、ビット変換部１３に出力する。一方、減算器１４は、オーディオデータＬｄから所定のデジタル信号Ｚ１を減算した３２ビット信号を、ビット変換部１５に出力する。加算器２２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｚ２を加算した３２ビット信号を、ビット変換部２３に出力する。一方、減算器２４は、オーディオデータＬｄから所定のデジタル信号Ｚ２を減算した３２ビット信号を、ビット変換部２５に出力する。 The adder 12 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal Z1 to the audio data Ld to the bit conversion unit 13. On the other hand, the subtracter 14 outputs a 32-bit signal obtained by subtracting a predetermined digital signal Z1 from the audio data Ld to the bit converter 15. The adder 22 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal Z2 to the audio data Ld to the bit converter 23. On the other hand, the subtractor 24 outputs a 32-bit signal obtained by subtracting a predetermined digital signal Z2 from the audio data Ld to the bit converter 25.

さらに、加算器３２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｚ３を加算した３２ビット信号を、ビット変換部３３に出力する。ビット変換部３３は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子３６から２４ビットのオーディオデータ＋Ｌｎ３としてマルチビットＤＡＣ４５に出力する。一方、減算器３４は、オーディオデータＬｄから所定のデジタル信号Ｚ３を減算した３２ビット信号を、ビット変換部３５に出力する。ビット変換部３５は、入力された３２ビット信号の上位２４ビットを切り出して、位相を反転させて逆相信号にして、出力端子３７から２４ビットのオーディオデータ−Ｌｎ３としてマルチビットＤＡＣ４６に出力する。 Further, the adder 32 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal Z3 to the audio data Ld to the bit converter 33. The bit conversion unit 33 cuts out the upper 24 bits of the input 32-bit signal and outputs it to the multi-bit DAC 45 from the output terminal 36 as 24-bit audio data + Ln3. On the other hand, the subtractor 34 outputs a 32-bit signal obtained by subtracting a predetermined digital signal Z3 from the audio data Ld to the bit converter 35. The bit conversion unit 35 cuts out the upper 24 bits of the input 32-bit signal, inverts the phase to make a reversed-phase signal, and outputs the inverted signal to the multi-bit DAC 46 from the output terminal 37 as 24-bit audio data-Ln3.

同様に、加算器６２は、オーディオデータＬｄに３２ビットの所定のデジタル信号Ｚ４を加算した３２ビット信号を、ビット変換部６３に出力する。ビット変換部６３は、入力された３２ビット信号の上位２４ビットを切り出して、出力端子６６から２４ビットのオーディオデータ＋Ｌｎ４としてマルチビットＤＡＣ４７に出力する。一方、減算器６４は、オーディオデータＬｄから所定のデジタル信号Ｚ４を減算した３２ビット信号を、ビット変換部６５に出力する。ビット変換部６５は、入力された３２ビット信号の上位２４ビットを切り出して、位相を反転させて逆相信号にして、出力端子６７から２４ビットのオーディオデータ−Ｌｎ４としてマルチビットＤＡＣ４８に出力する。 Similarly, the adder 62 outputs a 32-bit signal obtained by adding a 32-bit predetermined digital signal Z4 to the audio data Ld to the bit converter 63. The bit conversion unit 63 cuts out the upper 24 bits of the input 32-bit signal and outputs it to the multi-bit DAC 47 from the output terminal 66 as 24-bit audio data + Ln4. On the other hand, the subtractor 64 outputs a 32-bit signal obtained by subtracting a predetermined digital signal Z4 from the audio data Ld to the bit converter 65. The bit conversion unit 65 cuts out the upper 24 bits of the input 32-bit signal, inverts the phase to make a reversed-phase signal, and outputs it to the multi-bit DAC 48 from the output terminal 67 as 24-bit audio data-Ln4.

ここで、所定のデジタル信号Ｚ１、Ｚ２、Ｚ３、および、Ｚ４は、マルチビットＤＡＣの量子化ビット数がｎであるときに、仮想的に拡張すべきビット数ｋを３として、上位から（ｎ＋１）ビット目および（ｎ＋ｋ＋１）ビット目が少なくとも１であるｍビットデジタル信号である。本実施例では、上位から２５ビット目および２８ビット目が少なくとも１であり、１〜２４ビット目または２９〜３２ビット目が０の３２ビットデジタル信号をデジタル信号Ｚ１、Ｚ２、Ｚ３、および、Ｚ４としている。
Ｚ１： 00000000 00000000 00000000 11110000b
Ｚ２： 00000000 00000000 00000000 10110000b
Ｚ３： 00000000 00000000 00000000 11010000b
Ｚ４： 00000000 00000000 00000000 10010000b Here, the predetermined digital signals Z1, Z2, Z3, and Z4 have a bit number k to be virtually expanded when the number of quantization bits of the multi-bit DAC is n, and from the top (n + 1) ) An m-bit digital signal in which the bit and the (n + k + 1) -th bit are at least 1. In this embodiment, a 32-bit digital signal in which the 25th and 28th bits from the top are at least 1 and the 1st to 24th bits or the 29th to 32nd bits are 0 is converted into digital signals Z1, Z2, Z3, and Z4. It is said.
Z1: 00000000 00000000 00000000 11110000b
Z2: 00000000 00000000 00000000 10110000b
Z3: 00000000 00000000 00000000 11010000b
Z4: 00000000 00000000 00000000 10010000b

つまり、ＤＳＰ３は、３２ビットのオーディオデータＬｄについて、所定のデジタル信号所定のデジタル信号Ｚ１、Ｚ２、Ｚ３、または、Ｚ４を加算、または、減算することで、オーディオデータＬｄのマルチビットＤＡＣの最下位ビットＬＳＢ（Least Significant Bit）より下のビット情報（量子化ビット数：２４の場合、２５〜３２ビット）に応じて、２４ビットのオーディオデータ＋Ｌｎ１（または＋Ｌｎ２、＋Ｌｎ３、＋Ｌｎ４）と−Ｌｎ１（または−Ｌｎ２、−Ｌｎ３、−Ｌｎ４）とのいずれか一方のＬＳＢに重み付けを生じさせる。ＤＳＰ３は、仮想的に拡張すべきビットを３ビットにして、所定のデジタル信号Ｚ１、Ｚ２、Ｚ３、または、Ｚ４を加算または減算するという簡単な信号処理により、オーディオデータＬｄの下位（ｎ＋３）ビット以下の情報に応じて、オーディオデータ＋Ｌｎ１（または＋Ｌｎ２、＋Ｌｎ３、＋Ｌｎ４）と絶対値が同じオーディオデータ−Ｌｎ１（または−Ｌｎ２、−Ｌｎ３、−Ｌｎ４）を出力するか、オーディオデータ＋Ｌｎ１（または＋Ｌｎ２、＋Ｌｎ３、＋Ｌｎ４）と絶対値がほぼ同じであっても最下位ビットが異なるオーディオデータ−Ｌｎ１（または−Ｌｎ２、−Ｌｎ３、−Ｌｎ４）を出力するか、を切り替える。 That is, the DSP 3 adds or subtracts a predetermined digital signal Z1, Z2, Z3, or Z4 with respect to the 32-bit audio data Ld, thereby subtracting the least significant bit of the multi-bit DAC of the audio data Ld. 24-bit audio data + Ln1 (or + Ln2, + Ln3, + Ln4) and -Ln1 (or according to bit information below the bit LSB (Least Significant Bit) (25 to 32 bits in the case of 24) -Ln2, -Ln3, and -Ln4) are weighted. The DSP 3 converts the bit to be virtually expanded into 3 bits, and adds or subtracts a predetermined digital signal Z1, Z2, Z3, or Z4, thereby performing low-order (n + 3) bits of the audio data Ld. Depending on the following information, audio data -Ln1 (or -Ln2, -Ln3, -Ln4) having the same absolute value as audio data + Ln1 (or + Ln2, + Ln3, + Ln4) is output, or audio data + Ln1 (or + Ln2, + Ln3, + Ln4) The audio data -Ln1 (or -Ln2, -Ln3, -Ln4) having the least significant bit different from each other even though the absolute value is substantially the same is switched.

デジタル／アナログ変換回路部４は、入力される２４（＝ｎ）ビットのオーディオデータの組（＋Ｌｎ１、−Ｌｎ１）、（＋Ｌｎ２、−Ｌｎ２）、（＋Ｌｎ３、−Ｌｎ３）、および（＋Ｌｎ４、−Ｌｎ４）に対応して、それぞれｎビットのデジタル音声信号をそれぞれアナログ信号に変換して出力する８つのマルチビットＤＡＣ４１〜４８を含む。マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１と、マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２と、マルチビットＤＡＣ４３の出力であるアナログ信号Ｌ３と、マルチビットＤＡＣ４４の出力であるアナログ信号Ｌ４と、マルチビットＤＡＣ４５の出力であるアナログ信号Ｌ５と、マルチビットＤＡＣ４６の出力であるアナログ信号Ｌ６と、マルチビットＤＡＣ４７の出力であるアナログ信号Ｌ７と、マルチビットＤＡＣ４８の出力であるアナログ信号Ｌ８と、はそれぞれアナログ信号処理部５の入力端子に入力される。 The digital / analog conversion circuit unit 4 includes 24 (= n) bit audio data sets (+ Ln1, -Ln1), (+ Ln2, -Ln2), (+ Ln3, -Ln3), and (+ Ln4, -Ln4). ) Includes eight multi-bit DACs 41 to 48 that respectively convert n-bit digital audio signals into analog signals and output the analog signals. An analog signal L1 output from the multi-bit DAC 41, an analog signal L2 output from the multi-bit DAC 42, an analog signal L3 output from the multi-bit DAC 43, an analog signal L4 output from the multi-bit DAC 44, and a multi-bit The analog signal L5 that is the output of the DAC 45, the analog signal L6 that is the output of the multi-bit DAC 46, the analog signal L7 that is the output of the multi-bit DAC 47, and the analog signal L8 that is the output of the multi-bit DAC 48 are analog signals. Input to the input terminal of the processing unit 5.

アナログ信号処理部５は、４つの差動増幅回路５０、５４、５６、および５７と、３つの出力合成回路５５、５８、および５９を含む。差動増幅回路５０は、マルチビットＤＡＣ４１の出力であるアナログ信号Ｌ１と、マルチビットＤＡＣ４２の出力であるアナログ信号Ｌ２と、の差信号を出力合成回路５５の一方の入力端子に出力する。同様に、差動増幅回路５４は、マルチビットＤＡＣ４３の出力であるアナログ信号Ｌ３と、マルチビットＤＡＣ４４の出力であるアナログ信号Ｌ４と、の差信号の差信号を出力合成回路５５の他方の入力端子に出力する。差動増幅回路５６は、マルチビットＤＡＣ４５の出力であるアナログ信号Ｌ５と、マルチビットＤＡＣ４６の出力であるアナログ信号Ｌ６と、の差信号を出力合成回路５８の一方の入力端子に出力する。同様に、差動増幅回路５７は、マルチビットＤＡＣ４７の出力であるアナログ信号Ｌ７と、マルチビットＤＡＣ４８の出力であるアナログ信号Ｌ８と、の差信号の差信号を出力合成回路５８の他方の入力端子に出力する。 The analog signal processing unit 5 includes four differential amplifier circuits 50, 54, 56 and 57 and three output synthesis circuits 55, 58 and 59. The differential amplifier circuit 50 outputs a difference signal between the analog signal L1 output from the multi-bit DAC 41 and the analog signal L2 output from the multi-bit DAC 42 to one input terminal of the output synthesis circuit 55. Similarly, the differential amplifier circuit 54 outputs the difference signal between the analog signal L3 output from the multi-bit DAC 43 and the analog signal L4 output from the multi-bit DAC 44 to the other input terminal of the output combining circuit 55. Output to. The differential amplifier circuit 56 outputs a difference signal between the analog signal L5, which is the output of the multi-bit DAC 45, and the analog signal L6, which is the output of the multi-bit DAC 46, to one input terminal of the output synthesis circuit 58. Similarly, the differential amplifier circuit 57 outputs the difference signal between the analog signal L7 output from the multi-bit DAC 47 and the analog signal L8 output from the multi-bit DAC 48 to the other input terminal of the output combining circuit 58. Output to.

出力合成回路５５は、差動増幅回路５０の出力信号と差動増幅回路５４の出力信号とを合成した信号を出力合成回路５９の一方の入力端子に出力する。出力合成回路５８は、差動増幅回路５６の出力信号と差動増幅回路５７の出力信号とを合成した信号を出力合成回路５９の他方の入力端子に出力する。出力合成回路５９は、出力合成回路５５の出力信号と出力合成回路５８の出力信号とを合成した信号を出力信号Ｌｏｕｔとして出力する。出力合成回路５５、５８、５９は、差動増幅回路によって構成してもよく、また、加算回路によって構成してもよい。 The output synthesis circuit 55 outputs a signal obtained by synthesizing the output signal of the differential amplification circuit 50 and the output signal of the differential amplification circuit 54 to one input terminal of the output synthesis circuit 59. The output synthesis circuit 58 outputs a signal obtained by synthesizing the output signal of the differential amplification circuit 56 and the output signal of the differential amplification circuit 57 to the other input terminal of the output synthesis circuit 59. The output synthesis circuit 59 outputs a signal obtained by synthesizing the output signal of the output synthesis circuit 55 and the output signal of the output synthesis circuit 58 as the output signal Lout. The output combining circuits 55, 58 and 59 may be configured by a differential amplifier circuit or may be configured by an adder circuit.

なお、上記の実施例（ｋ＝１、２、３）で示すように、Ｄ／Ａ変換器１は、一のｍビットデジタル音声信号（ｍ：３以上の整数）を、量子化ビット数がｎビット（ｎ：ｍ＞（ｎ＋１）を満たす正の整数）デジタル／アナログ変換回路を用いて一のアナログ音声信号を出力する場合に、整数ｋが１以上（ｍ−ｎ）以下という条件を満たす整数であれば、仮想的に（ｎ＋ｋ）ビットまでビット拡張されたデジタル／アナログ変換回路が出力するアナログ音声信号に匹敵する一のアナログ音声信号を出力することができる。複数のデジタル／アナログ変換回路ならびにアナログ信号処理回路を要するものの、デジタル信号処理回路における簡単な演算処理によりデジタル／アナログ変換回路のＬＳＢに重み付けを行い、複数のアナログ音声信号を足し合わせるだけよく、出力するアナログ音声信号の再生品質を向上させることができる。 As shown in the above-described embodiments (k = 1, 2, 3), the D / A converter 1 converts one m-bit digital audio signal (m: integer of 3 or more) into a number of quantization bits. When one analog audio signal is output using an n-bit (positive integer satisfying n: m> (n + 1)) digital / analog conversion circuit, the condition that the integer k is 1 or more (mn) is satisfied. If it is an integer, one analog audio signal comparable to the analog audio signal output from the digital / analog conversion circuit virtually expanded to (n + k) bits can be output. Although multiple digital / analog conversion circuits and analog signal processing circuits are required, the LSB of the digital / analog conversion circuit is weighted by simple arithmetic processing in the digital signal processing circuit, and it is only necessary to add multiple analog audio signals and output The reproduction quality of the analog audio signal to be improved can be improved.

また、第１信号および第２信号の組から成る２^{（ｋ−１）}組のデジタル信号は、実施例１および２で示すように、それらが逆相関係にある場合（実施例１）と、それらが同相関係にある場合（実施例２）と、を問わない。各組における逆相関係または同相関係に対応して、アナログ信号処理部５の構成を変化させればよい。 In addition, as shown in the first and second embodiments, 2 ^(k−1) sets of digital signals composed of the first signal and the second signal are in a reverse phase relationship (the first embodiment). It does not matter whether they are in in-phase relationship (Example 2). What is necessary is just to change the structure of the analog signal processing part 5 corresponding to the anti-phase relationship or in-phase relationship in each group.

本発明のＤ／Ａ変換器は、音声信号を再生するオーディオ装置のみならず、ディスプレイ等の映像・音響機器に内蔵するＤ／Ａ変換器にも適用が可能である。 The D / A converter of the present invention can be applied not only to an audio device that reproduces an audio signal, but also to a D / A converter built in a video / audio device such as a display.

１〜１ｃＤ／Ａ変換器
２デジタルフィルタ
３デジタル信号処理回路（ＤＳＰ）
４デジタル／アナログ変換回路部
５アナログ信号処理部
１２加算器
１４減算器
１３、１５ビット変換部
４１、４２マルチビットＤＡＣ
５０差動増幅回路
５０ａ加算回路
５５、５８、５９出力合成回路 1-1c D / A converter 2 Digital filter 3 Digital signal processing circuit (DSP)
4 Digital / analog conversion circuit unit 5 Analog signal processing unit 12 Adder 14 Subtractor 13, 15 Bit conversion unit 41, 42 Multi-bit DAC
50 Differential amplifier circuit 50a Adder circuit 55, 58, 59 Output composition circuit

Claims

2 ^(k−1) comprising a set of a first signal and a second signal of n bits (a positive integer satisfying n: m> (n + 1)) of one m-bit digital audio signal (m: integer of 3 or more ⁾ A digital signal processing circuit unit for converting into a set (k: an integer not smaller than 1 (m−n)) and outputting the digital audio signal;
A digital / analog converter circuit section including a digital / analog converter circuit of the plurality 2 ^k and outputting a plurality 2 ^k the n the digital audio signal bits output from the digital signal processing circuit section converts each analog signal ,
At least an analog signal processing circuit that receives an analog audio signal from each of the digital / analog conversion circuits corresponding to the set of the first signal and the second signal and outputs one analog audio signal from an output terminal. An analog signal processing unit that outputs one analog audio signal corresponding to the m-bit digital audio signal;
With
The digital signal processing circuit unit outputs the first signal and the second signal having the same absolute value as the first signal according to information of lower (n + 1) bits or less of the m-bit digital audio signal; The first signal and the first signal and the second signal in which the least significant bit of the n bits is different and the absolute value is substantially equal to each other. A set of the first signal and the second signal are respectively output by adding or subtracting an m-bit digital signal in which the (n + 1) -th bit and the (n + k + 1) -th bit are at least 1 from the higher order,
D / A converter.

When the digital signal processing circuit unit outputs a set of the first signal and the second signal as digital signals having a substantially reverse phase relationship,
The analog signal processing circuit of the analog signal processing circuit unit is configured by a differential amplifier circuit or a subtraction circuit,
The D / A converter according to claim 1 .

When the digital signal processing circuit unit outputs the set of the first signal and the second signal as digital signals having a substantially positive phase relationship,
The analog signal processing circuit of the analog signal processing circuit unit is configured by an addition circuit,
The D / A converter according to claim 1 .

Wherein when k is 2 or more, the analog signal processing circuit further comprises an output combiner for outputting a plurality 2 ^k synthesized and one of the analog audio signal output of the analog signal processing circuit of claim 1 The D / A converter according to any one of to 3 .