JP5935330B2 - Semiconductor device, manufacturing method thereof, and electronic device - Google Patents

Semiconductor device, manufacturing method thereof, and electronic device Download PDF

Info

Publication number
JP5935330B2
JP5935330B2 JP2012003946A JP2012003946A JP5935330B2 JP 5935330 B2 JP5935330 B2 JP 5935330B2 JP 2012003946 A JP2012003946 A JP 2012003946A JP 2012003946 A JP2012003946 A JP 2012003946A JP 5935330 B2 JP5935330 B2 JP 5935330B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat
bonding layer
heat spreader
diffusion bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012003946A
Other languages
Japanese (ja)
Other versions
JP2013143526A (en
Inventor
林　信幸
信幸 林
米田　泰博
泰博 米田
中西　輝
輝 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012003946A priority Critical patent/JP5935330B2/en
Publication of JP2013143526A publication Critical patent/JP2013143526A/en
Application granted granted Critical
Publication of JP5935330B2 publication Critical patent/JP5935330B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置及びその製造方法、電子装置に関する。   The present invention relates to a semiconductor device, a manufacturing method thereof, and an electronic device.

例えばコンピュータなどの電子装置では、ヒートスプレッダを用いて半導体チップからの熱を拡散させる熱拡散構造を有する。
例えば、半導体チップの表面上に、例えばはんだなどのサーマルインターフェイスマテリアル（ＴＩＭ；Thermal Interface Material）によって、ヒートスプレッダを接合し、半導体チップからの熱を、ＴＩＭ及びヒートスプレッダを介して、拡散させるようにしている。 For example, an electronic device such as a computer has a heat diffusion structure that diffuses heat from a semiconductor chip using a heat spreader.
For example, a heat spreader is bonded on the surface of a semiconductor chip by a thermal interface material (TIM; Thermal Interface Material) such as solder, and heat from the semiconductor chip is diffused through the TIM and the heat spreader. .

特開平１１−６７９９１号公報Japanese Patent Laid-Open No. 11-67991 特開２００５−１８３９４２号公報JP 2005-183942 A 特開平７−５８２５６号公報Japanese Patent Laid-Open No. 7-58256

ところで、半導体チップの発熱量の増加に対応するためには、半導体チップに接する部分で素早く熱を拡散させることが重要である。つまり、半導体チップの表面とヒートスプレッダの裏面との間にＴＩＭが介在することによる熱抵抗の増加を抑えることが重要である。
しかしながら、従来は、半導体チップの表面とヒートスプレッダの裏面との間にＴＩＭを介在させ、このＴＩＭを比較的低い温度で溶融させることで、半導体チップの表面上にヒートスプレッダを接合するようにしている。このようにして半導体チップの表面上にヒートスプレッダを接合する場合、ＴＩＭとして用いることができる材料が限定されてしまう。また、半導体チップの表面にＴＩＭが接することになり、このＴＩＭを介して半導体チップからの熱を拡散させることになる。このため、半導体チップに接する部分で素早く熱を拡散させることが難しい。また、ＴＩＭが介在することによる熱抵抗の増加を抑えるのも難しい。 By the way, in order to cope with the increase in the heat generation amount of the semiconductor chip, it is important to quickly diffuse the heat at the portion in contact with the semiconductor chip. That is, it is important to suppress an increase in thermal resistance due to the TIM interposed between the front surface of the semiconductor chip and the back surface of the heat spreader.
However, conventionally, a TIM is interposed between the surface of the semiconductor chip and the back surface of the heat spreader, and the TIM is melted at a relatively low temperature so that the heat spreader is bonded onto the surface of the semiconductor chip. Thus, when joining a heat spreader on the surface of a semiconductor chip, the material which can be used as TIM will be limited. In addition, the TIM comes into contact with the surface of the semiconductor chip, and heat from the semiconductor chip is diffused through the TIM. For this reason, it is difficult to quickly diffuse the heat at the portion in contact with the semiconductor chip. It is also difficult to suppress an increase in thermal resistance due to the presence of TIM.

そこで、ＴＩＭを用いないで半導体チップとヒートスプレッダとを接合しながら、半導体チップに接する部分で素早く熱を拡散させることができるようにし、ＴＩＭが介在することによる熱抵抗の増加を抑えることができるようにしたい。   Therefore, while joining the semiconductor chip and the heat spreader without using the TIM, heat can be quickly diffused at the portion in contact with the semiconductor chip, and an increase in thermal resistance due to the presence of the TIM can be suppressed. I want to.

本半導体装置は、開口部を有するヒートスプレッダと、開口部に設けられた半導体チップと、少なくとも半導体チップの表面上に成膜されており、半導体チップとヒートスプレッダとを接合し、かつ、半導体チップが発生した熱を拡散させる熱拡散用接合層とを備えることを要件とする。
本電子装置は、配線基板と、開口部を有するヒートスプレッダと、開口部に設けられた半導体チップと、少なくとも半導体チップの表面上に成膜されており、半導体チップとヒートスプレッダとを接合し、かつ、半導体チップが発生した熱を拡散させる熱拡散用接合層と、半導体チップを実装するパッケージ基板とを備え、配線基板上に実装された半導体装置とを備えることを要件とする。 In this semiconductor device, a heat spreader having an opening, a semiconductor chip provided in the opening, and a film formed on at least the surface of the semiconductor chip, the semiconductor chip and the heat spreader are joined, and a semiconductor chip is generated. And a thermal diffusion bonding layer for diffusing the heat.
The electronic device includes a wiring board, a heat spreader having an opening, a semiconductor chip provided in the opening, a film formed on at least the surface of the semiconductor chip, the semiconductor chip and the heat spreader are bonded, and It is a requirement that the semiconductor device includes a bonding layer for heat diffusion for diffusing heat generated by the semiconductor chip and a package substrate on which the semiconductor chip is mounted, and a semiconductor device mounted on the wiring substrate.

本半導体装置の製造方法は、開口部を有するヒートスプレッダの開口部に半導体チップを配置する工程と、少なくとも半導体チップの表面上に、半導体チップとヒートスプレッダとを接合し、かつ、半導体チップが発生した熱を拡散させる熱拡散用接合層を成膜する工程とを備えることを要件とする。 The manufacturing method of the present semiconductor device includes a step of arranging a semiconductor chip in an opening of a heat spreader having an opening, a bonding of the semiconductor chip and the heat spreader on at least the surface of the semiconductor chip, and heat generated by the semiconductor chip And a step of forming a thermal diffusion bonding layer for diffusing.

したがって、本半導体装置及びその製造方法、電子装置によれば、ＴＩＭを用いないで半導体チップとヒートスプレッダとを接合しながら、半導体チップに接する部分で素早く熱を拡散させることができ、ＴＩＭが介在することによる熱抵抗の増加を抑えることができるという利点がある。   Therefore, according to this semiconductor device, its manufacturing method, and electronic device, heat can be quickly diffused at the portion in contact with the semiconductor chip while joining the semiconductor chip and the heat spreader without using the TIM, and the TIM is interposed. There is an advantage that an increase in thermal resistance due to this can be suppressed.

（Ａ）、（Ｂ）は、本実施形態の半導体装置及び電子装置の構成を示す模式図であって、（Ａ）は断面図、（Ｂ）は（Ａ）の符号Ｘで示す部分の拡大図である。(A), (B) is a schematic diagram which shows the structure of the semiconductor device and electronic device of this embodiment, (A) is sectional drawing, (B) is an expansion of the part shown with the code | symbol X of (A). FIG. 本実施形態の半導体装置の構成の一部分を拡大して示す模式的断面図である。It is a typical sectional view expanding and showing a part of composition of a semiconductor device of this embodiment. （Ａ）〜（Ｆ）は、本実施形態にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は平面図、（Ｄ）は断面図、（Ｅ）は断面図、（Ｆ）は平面図である。(A)-(F) is a schematic diagram for demonstrating the manufacturing method of the semiconductor device concerning this embodiment, and an electronic device, (A) is a top view, (B) is sectional drawing, (C). (D) is a sectional view, (E) is a sectional view, and (F) is a plan view. （Ａ）〜（Ｅ）は、本実施形態にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は（Ｂ）の符号Ｘで示す部分を拡大して示す断面図、（Ｄ）は断面図、（Ｅ）は断面図である。(A)-(E) are the schematic diagrams for demonstrating the manufacturing method of the semiconductor device and electronic device concerning this embodiment, (A) is a top view, (B) is sectional drawing, (C) FIG. 4B is an enlarged cross-sectional view showing a portion indicated by reference numeral X in FIG. 4B, FIG. 4D is a cross-sectional view, and FIG. （Ａ）〜（Ｆ）は、本実施形態の変形例にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は平面図、（Ｄ）は断面図、（Ｅ）は断面図、（Ｆ）は断面図である。(A)-(F) are the schematic diagrams for demonstrating the manufacturing method of the semiconductor device and electronic device concerning the modification of this embodiment, (A) is a top view, (B) is sectional drawing, (C) is a plan view, (D) is a sectional view, (E) is a sectional view, and (F) is a sectional view. （Ａ）〜（Ｆ）は、本実施形態の変形例にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は平面図、（Ｄ）は断面図、（Ｅ）は断面図、（Ｆ）は断面図である。(A)-(F) are the schematic diagrams for demonstrating the manufacturing method of the semiconductor device and electronic device concerning the modification of this embodiment, (A) is a top view, (B) is sectional drawing, (C) is a plan view, (D) is a sectional view, (E) is a sectional view, and (F) is a sectional view. （Ａ）〜（Ｆ）は、本実施形態の変形例にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は平面図、（Ｄ）は断面図、（Ｅ）は断面図、（Ｆ）は断面図である。(A)-(F) are the schematic diagrams for demonstrating the manufacturing method of the semiconductor device and electronic device concerning the modification of this embodiment, (A) is a top view, (B) is sectional drawing, (C) is a plan view, (D) is a sectional view, (E) is a sectional view, and (F) is a sectional view. （Ａ）〜（Ｆ）は、本実施形態の変形例にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は平面図、（Ｂ）は断面図、（Ｃ）は平面図、（Ｄ）は断面図、（Ｅ）は断面図、（Ｆ）は断面図である。(A)-(F) are the schematic diagrams for demonstrating the manufacturing method of the semiconductor device and electronic device concerning the modification of this embodiment, (A) is a top view, (B) is sectional drawing, (C) is a plan view, (D) is a sectional view, (E) is a sectional view, and (F) is a sectional view. （Ａ）、（Ｂ）は、本実施形態の変形例にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は断面図、（Ｂ）は平面図である。(A), (B) is a schematic diagram for demonstrating the manufacturing method of the semiconductor device and electronic device concerning the modification of this embodiment, (A) is sectional drawing, (B) is a top view. is there. （Ａ）〜（Ｄ）は、本実施形態の変形例にかかる半導体装置及び電子装置の製造方法を説明するための模式図であって、（Ａ）は断面図、（Ｂ）は平面図、（Ｃ）は断面図、（Ｄ）は断面図である。(A)-(D) are the schematic diagrams for demonstrating the manufacturing method of the semiconductor device and electronic device concerning the modification of this embodiment, (A) is sectional drawing, (B) is a top view, (C) is a sectional view, and (D) is a sectional view. 従来の半導体装置及び電子装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the conventional semiconductor device and electronic device.

以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、電子装置について、図１〜図１１を参照しながら説明する。
本実施形態にかかる電子装置は、例えばコンピュータなどの電子装置である。なお、電子装置を電子機器ともいう。
本電子装置は、図１（Ａ）、図１（Ｂ）に示すように、配線基板１と、配線基板１上に実装された半導体パッケージ２とを備える。 Hereinafter, a semiconductor device, a manufacturing method thereof, and an electronic device according to an embodiment of the present invention will be described with reference to FIGS.
The electronic device according to the present embodiment is an electronic device such as a computer. Note that the electronic device is also referred to as an electronic device.
As shown in FIGS. 1A and 1B, the electronic device includes a wiring board 1 and a semiconductor package 2 mounted on the wiring board 1.

なお、配線基板１を、回路基板、回路配線基板、プリント基板又はプリント配線板ともいう。また、半導体パッケージ２を、半導体モジュール又は半導体装置ともいう。
ここで、半導体パッケージ２は、開口部３Ａを有するヒートスプレッダ３と、開口部３Ａに設けられた半導体チップ４と、半導体チップ４及びヒートスプレッダ３の表面上に設けられた熱拡散用接合層５と、半導体チップ４を実装するパッケージ基板６とを備える。 The wiring board 1 is also referred to as a circuit board, a circuit wiring board, a printed board, or a printed wiring board. The semiconductor package 2 is also referred to as a semiconductor module or a semiconductor device.
Here, the semiconductor package 2 includes a heat spreader 3 having an opening 3A, a semiconductor chip 4 provided in the opening 3A, a bonding layer 5 for heat diffusion provided on the surface of the semiconductor chip 4 and the heat spreader 3, And a package substrate 6 on which the semiconductor chip 4 is mounted.

ここでは、ヒートスプレッダ３は、その開口部３Ａに露出した面が半導体チップ４の側面に接しており、かつ、その表面が熱拡散用接合層５に接している。これにより、半導体チップ４が発生した熱を、半導体チップ４の側面から直接拡散させるとともに、半導体チップ４の表面から熱拡散用接合層５を介して拡散させることができる。
本実施形態では、ヒートスプレッダ３は、ダイヤモンド・金属複合材料からなる。ここでは、ヒートスプレッダ３は、ダイヤモンド・銅複合材料（例えば約６００Ｗ／ｍ・Ｋ）からなる。また、本実施形態では、ヒートスプレッダ３は、金属層と、金属層の一の表面上に設けられ、表面（外表面）に露出しているダイヤモンド片とを備える。ここでは、金属層の一の表面の全面にダイヤモンド片が設けられている。そして、ヒートスプレッダ３のダイヤモンド片が露出している側の表面が、半導体チップ４の表面側、即ち、熱拡散用接合層５を設ける側になっている。 Here, the surface of the heat spreader 3 exposed to the opening 3 </ b> A is in contact with the side surface of the semiconductor chip 4, and the surface thereof is in contact with the thermal diffusion bonding layer 5. Thus, the heat generated by the semiconductor chip 4 can be diffused directly from the side surface of the semiconductor chip 4 and can be diffused from the surface of the semiconductor chip 4 through the thermal diffusion bonding layer 5.
In the present embodiment, the heat spreader 3 is made of a diamond / metal composite material. Here, the heat spreader 3 is made of a diamond / copper composite material (for example, about 600 W / m · K). In the present embodiment, the heat spreader 3 includes a metal layer and a diamond piece provided on one surface of the metal layer and exposed on the surface (outer surface). Here, a diamond piece is provided on the entire surface of one surface of the metal layer. The surface of the heat spreader 3 on which the diamond pieces are exposed is the surface side of the semiconductor chip 4, that is, the side on which the heat diffusion bonding layer 5 is provided.

このように、ヒートスプレッダ３の熱拡散用接合層５を設ける側の表面の全面にダイヤモンド片が露出している。また、ダイヤモンドは熱伝導率が極めて高い（約１０００〜２０００Ｗ／ｍ・Ｋ）。これにより、ヒートスプレッダ３の熱拡散用接合層５を設ける側の表面で面内方向の熱伝導率が極めて高くなるため、十分な熱拡散効果が得られることになる。また、後述の多結晶ダイヤモンドからなる熱拡散用接合層５と確実に接合することが可能となる。   Thus, the diamond piece is exposed on the entire surface of the heat spreader 3 on the side where the thermal diffusion bonding layer 5 is provided. Diamond has a very high thermal conductivity (about 1000 to 2000 W / m · K). As a result, since the thermal conductivity in the in-plane direction is extremely high on the surface of the heat spreader 3 on the side where the thermal diffusion bonding layer 5 is provided, a sufficient thermal diffusion effect is obtained. Further, it is possible to reliably bond to the thermal diffusion bonding layer 5 made of polycrystalline diamond described later.

熱拡散用接合層５は、半導体チップ４とヒートスプレッダ３とを接合し、かつ、半導体チップ４が発生した熱を拡散させるものである。ここでは、半導体チップ４の表面とヒートスプレッダ３の表面とが熱拡散用接合層５を介して接合されている。つまり、熱拡散用接合層５は、半導体チップ４の表面上からヒートスプレッダ３の表面上まで連なるように設けられている。また、半導体チップ４はヒートスプレッダ３の開口部３Ａに嵌め込まれているが、ヒートスプレッダ３の開口部３Ａと半導体チップ４との間に隙間が生じている場合もある。この場合、熱拡散用接合層５は、図２に示すように、ヒートスプレッダ３の開口部３Ａと半導体チップ４との間の隙間に入り込む。この場合、半導体チップが発生した熱は、半導体チップ４の側面から熱拡散用接合層５及びヒートスプレッダ３を介して拡散することになる。また、熱拡散用接合層５は、図１（Ａ）、図１（Ｂ）に示すように、半導体チップ４の表面に接しており、半導体チップ４が発生した熱を素早く拡散させることができるようになっている。ここでは、熱拡散用接合層５は、ヒートスプレッダ３と同等又はそれ以上の熱伝導率を有する。具体的には、熱拡散用接合層５は、多結晶ダイヤモンドからなる。なお、後述のように、多結晶ダイヤモンドは、気相合成法によって形成されるため、気相合成ダイヤモンドともいう。   The thermal diffusion bonding layer 5 bonds the semiconductor chip 4 and the heat spreader 3 and diffuses the heat generated by the semiconductor chip 4. Here, the surface of the semiconductor chip 4 and the surface of the heat spreader 3 are bonded via the heat diffusion bonding layer 5. That is, the thermal diffusion bonding layer 5 is provided so as to continue from the surface of the semiconductor chip 4 to the surface of the heat spreader 3. Further, although the semiconductor chip 4 is fitted into the opening 3 </ b> A of the heat spreader 3, there may be a gap between the opening 3 </ b> A of the heat spreader 3 and the semiconductor chip 4. In this case, the thermal diffusion bonding layer 5 enters the gap between the opening 3A of the heat spreader 3 and the semiconductor chip 4 as shown in FIG. In this case, the heat generated by the semiconductor chip is diffused from the side surface of the semiconductor chip 4 through the heat diffusion bonding layer 5 and the heat spreader 3. Further, as shown in FIGS. 1A and 1B, the thermal diffusion bonding layer 5 is in contact with the surface of the semiconductor chip 4 and can quickly diffuse the heat generated by the semiconductor chip 4. It is like that. Here, the thermal diffusion bonding layer 5 has a thermal conductivity equal to or higher than that of the heat spreader 3. Specifically, the thermal diffusion bonding layer 5 is made of polycrystalline diamond. As will be described later, polycrystalline diamond is also referred to as vapor-phase synthetic diamond because it is formed by a vapor-phase synthesis method.

このように、半導体チップ４の表面がダイヤモンドからなる熱拡散用接合層５によって覆われている。また、ダイヤモンドは熱伝導率が極めて高い（約１０００〜２０００Ｗ／ｍ・Ｋ）。これにより、半導体チップ４の表面で面内方向の熱伝導率が極めて高くなるため、十分な熱拡散効果が得られることになる。また、ダイヤモンドは線膨張係数（熱膨張率）が低く（約２．３ｐｐｍ／℃）、半導体チップ４を構成するシリコンやＧａＡｓなどの半導体材料の線膨張係数（シリコン約３ｐｐｍ／℃、ＧａＡｓ約５．９ｐｐｍ／℃）との差が小さい。これにより、温度変化によって半導体チップ４と熱拡散用接合層５との間に発生する熱応力を小さくすることができる。   Thus, the surface of the semiconductor chip 4 is covered with the thermal diffusion bonding layer 5 made of diamond. Diamond has a very high thermal conductivity (about 1000 to 2000 W / m · K). As a result, the thermal conductivity in the in-plane direction on the surface of the semiconductor chip 4 becomes extremely high, so that a sufficient thermal diffusion effect can be obtained. Diamond has a low linear expansion coefficient (thermal expansion coefficient) (about 2.3 ppm / ° C.), and the linear expansion coefficient of the semiconductor material such as silicon and GaAs constituting the semiconductor chip 4 (about 3 ppm / ° C. silicon, about 5 GaAs). .9 ppm / ° C) is small. Thereby, the thermal stress generated between the semiconductor chip 4 and the thermal diffusion bonding layer 5 due to temperature change can be reduced.

また、熱拡散用接合層５には、フィン７が一体接合されている。つまり、熱拡散用接合層５の表面上に熱拡散用接合層５と同じ材料によって接合されたフィン７を備える。ここでは、フィン７も、熱拡散用接合層５と同じ材料からなる。具体的には、多結晶ダイヤモンドからなる熱拡散用接合層５の表面上に、多結晶ダイヤモンドからなるフィン７が、多結晶ダイヤモンドからなる層８［図４（Ｃ）参照］によって接合されている。ここでは、熱拡散用接合層５の裏面は半導体チップ４の表面及びヒートスプレッダ３の表面に接合されている。このため、多結晶ダイヤモンドからなるフィン７が、多結晶ダイヤモンドによって、半導体チップ４の表面及びヒートスプレッダ３の表面に接合されていることになる。つまり、半導体チップ４の表面及びヒートスプレッダ３の表面に、多結晶ダイヤモンドからなるフィン７が一体接合されていることになる。なお、フィン７を放熱部材又はヒートシンクともいう。また、フィン７の材料は、多結晶ダイヤモンドに限られるものではなく、例えば単結晶ダイヤモンドなどの他の材料であっても良い。また、フィン７は、熱拡散用接合層５上の全面にわたって設けても良いし、部分的に設けても良い。   In addition, fins 7 are integrally bonded to the thermal diffusion bonding layer 5. That is, the fins 7 are provided on the surface of the thermal diffusion bonding layer 5 by the same material as that of the thermal diffusion bonding layer 5. Here, the fin 7 is also made of the same material as the thermal diffusion bonding layer 5. Specifically, fins 7 made of polycrystalline diamond are joined to the surface of the thermal diffusion bonding layer 5 made of polycrystalline diamond by a layer 8 made of polycrystalline diamond [see FIG. 4C]. . Here, the back surface of the thermal diffusion bonding layer 5 is bonded to the surface of the semiconductor chip 4 and the surface of the heat spreader 3. For this reason, the fin 7 made of polycrystalline diamond is bonded to the surface of the semiconductor chip 4 and the surface of the heat spreader 3 by the polycrystalline diamond. That is, the fins 7 made of polycrystalline diamond are integrally bonded to the surface of the semiconductor chip 4 and the surface of the heat spreader 3. The fin 7 is also referred to as a heat radiating member or a heat sink. Further, the material of the fin 7 is not limited to polycrystalline diamond, and may be other materials such as single crystal diamond. The fins 7 may be provided over the entire surface of the thermal diffusion bonding layer 5 or may be provided partially.

なお、一体接合されたフィン７及び熱拡散用接合層５をヒートシンク（放熱部材）と見ることもできる。ここでは、熱拡散用接合層５は半導体チップ４及びヒートスプレッダ３の表面上に設けられているため、半導体チップ４及びヒートスプレッダ３にヒートシンクが接していることになる。特に、半導体チップ４の表面にヒートシンクが直接接していることになるため、半導体チップ４が発生した熱を、半導体チップ４の表面から素早く拡散させ、放熱させることが可能となる。なお、図示しないファン（冷却ファン）などを設けて送風し、フィン７に風を当てるのが好ましい。   The integrally bonded fins 7 and the heat diffusion bonding layer 5 can also be regarded as heat sinks (heat dissipation members). Here, since the heat diffusion bonding layer 5 is provided on the surfaces of the semiconductor chip 4 and the heat spreader 3, the heat sink is in contact with the semiconductor chip 4 and the heat spreader 3. In particular, since the heat sink is in direct contact with the surface of the semiconductor chip 4, the heat generated by the semiconductor chip 4 can be quickly diffused from the surface of the semiconductor chip 4 and radiated. In addition, it is preferable to provide a fan (cooling fan) or the like (not shown) to blow air and to apply wind to the fins 7.

また、半導体チップ４を、半導体素子ともいう。また、ヒートスプレッダ３、熱拡散用接合層５及びフィン７は、半導体チップ４の発熱による温度上昇を抑制するために半導体チップ４からの熱を放熱させるものである。このため、ヒートスプレッダ３、熱拡散用接合層５及びフィン７を、放熱構造、放熱装置又は半導体チップ用放熱装置ともいう。
本実施形態では、半導体チップ４は、はんだバンプ８を介してパッケージ基板６に電気的に接続されてパッケージ基板６上に実装されている。また、パッケージ基板６はＢＧＡ（Ball Grid Array）を有するパッケージ基板である。つまり、半導体パッケージ２はＢＧＡパッケージである。そして、パッケージ基板６は、はんだバンプ９を介して配線基板１に電気的に接続されて配線基板１上に実装されている。 The semiconductor chip 4 is also referred to as a semiconductor element. Further, the heat spreader 3, the thermal diffusion bonding layer 5, and the fin 7 radiate heat from the semiconductor chip 4 in order to suppress a temperature rise due to heat generation of the semiconductor chip 4. For this reason, the heat spreader 3, the thermal diffusion bonding layer 5, and the fins 7 are also referred to as a heat dissipation structure, a heat dissipation device, or a semiconductor chip heat dissipation device.
In this embodiment, the semiconductor chip 4 is electrically connected to the package substrate 6 via the solder bumps 8 and mounted on the package substrate 6. The package substrate 6 is a package substrate having a BGA (Ball Grid Array). That is, the semiconductor package 2 is a BGA package. The package substrate 6 is electrically connected to the wiring substrate 1 via the solder bumps 9 and mounted on the wiring substrate 1.

また、本実施形態では、半導体パッケージ２は、パッケージ基板６上に実装された半導体チップ４を、フィン７が一体接合された熱拡散用接合層５及びヒートスプレッダ３で封止した半導体パッケージである。また、半導体チップ４の周囲のパッケージ基板６上に例えば接着剤によってスペーサ１０が取り付けられ、このスペーサ１０上に例えば接着剤によってヒートスプレッダ３が取り付けられている。また、パッケージ基板６と半導体チップ４との間のはんだ接合部にはアンダーフィル１１が充填されている。   In the present embodiment, the semiconductor package 2 is a semiconductor package in which the semiconductor chip 4 mounted on the package substrate 6 is sealed with the heat diffusion bonding layer 5 and the heat spreader 3 to which the fins 7 are integrally bonded. A spacer 10 is attached to the package substrate 6 around the semiconductor chip 4 by, for example, an adhesive, and the heat spreader 3 is attached to the spacer 10 by, for example, an adhesive. Also, the solder joint between the package substrate 6 and the semiconductor chip 4 is filled with an underfill 11.

なお、電子装置や半導体パッケージ２の構成は、上述の実施形態のものに限られるものではなく、上述のヒートスプレッダ４及び熱拡散用接合層５を備えるものであれば良い。
次に、本実施形態の半導体装置及び電子装置の製造方法について、図３、図４を参照しながら説明する。
まず、図３（Ａ）、図３（Ｂ）に示すように、ヒートスプレッダ３の開口部３Ａに半導体チップ４を配置する。ここでは、ダイヤモンド・銅複合材料（ダイヤモンド・金属複合材料）からなるヒートスプレッダ３の中央部に設けられている開口部３Ａに、半導体チップ４を嵌め込む。なお、開口部３Ａを貫通穴ともいう。ここで、半導体チップ４のサイズは、縦約２０ｍｍ×横約２０ｍｍである。また、ヒートスプレッダ３のサイズは、縦約４０ｍｍ×横約４０ｍｍであり、その開口部３Ａのサイズは、縦約２０ｍｍ×横約２０ｍｍである。 Note that the configuration of the electronic device or the semiconductor package 2 is not limited to that of the above-described embodiment, and may be any as long as it includes the heat spreader 4 and the thermal diffusion bonding layer 5 described above.
Next, a method for manufacturing the semiconductor device and the electronic device according to the present embodiment will be described with reference to FIGS.
First, as shown in FIGS. 3A and 3B, the semiconductor chip 4 is disposed in the opening 3 </ b> A of the heat spreader 3. Here, the semiconductor chip 4 is fitted into the opening 3A provided at the center of the heat spreader 3 made of diamond / copper composite material (diamond / metal composite material). The opening 3A is also referred to as a through hole. Here, the size of the semiconductor chip 4 is about 20 mm long × about 20 mm wide. The size of the heat spreader 3 is about 40 mm long × about 40 mm wide, and the size of the opening 3A is about 20 mm long × about 20 mm wide.

次に、図３（Ｃ）、図３（Ｄ）に示すように、半導体チップ４の表面上及びヒートスプレッダ３の表面上に、半導体チップ４とヒートスプレッダ３とを接合し、かつ、半導体チップ４が発生した熱を拡散させる熱拡散用接合層５を形成する。
ここでは、半導体チップ４の表面上及びヒートスプレッダ３の表面上に、気相合成法、即ち、ＣＶＤ（chemical vapor deposition）法によって、多結晶ダイヤモンドを成長させて、例えば約１ｍｍの厚さの多結晶ダイヤモンド層（熱拡散用接合層）５を形成する。このようにして多結晶ダイヤモンドを成膜することによって、半導体チップ４とヒートスプレッダ３とを接合し、かつ、半導体チップ４が発生した熱を拡散させる熱拡散用接合層５が形成される。なお、多結晶ダイヤモンドを、ＣＶＤダイヤモンドともいう。 Next, as shown in FIGS. 3C and 3D, the semiconductor chip 4 and the heat spreader 3 are joined to the surface of the semiconductor chip 4 and the surface of the heat spreader 3, and the semiconductor chip 4 is A thermal diffusion bonding layer 5 for diffusing the generated heat is formed.
Here, polycrystalline diamond is grown on the surface of the semiconductor chip 4 and on the surface of the heat spreader 3 by vapor phase synthesis, that is, CVD (chemical vapor deposition), for example, to have a thickness of about 1 mm. A diamond layer (thermal diffusion bonding layer) 5 is formed. By forming the polycrystalline diamond in this way, the semiconductor chip 4 and the heat spreader 3 are bonded to each other, and the heat diffusion bonding layer 5 that diffuses the heat generated by the semiconductor chip 4 is formed. Polycrystalline diamond is also referred to as CVD diamond.

次いで、図３（Ｅ）、図３（Ｆ）に示すように、熱拡散用接合層５の表面上に、気相合成法によって形成される多結晶ダイヤモンドによってフィン７を接合する。
ここでは、まず、多結晶ダイヤモンド層５上に、仮固定ジグ１２を用いて、複数のフィン７を整列させて位置決めし、仮固定する。つまり、半導体チップ４及びヒートスプレッダ３の上方に、多結晶ダイヤモンド層５を介して、複数のフィン７を並べて配置する。ここでは、フィン７は、例えば厚さ約１ｍｍの板状の多結晶ダイヤモンドからなる。このような板状の多結晶ダイヤモンドは、例えばＣＶＤ法によって予め作製しておけば良い。なお、複数のフィン７を、フィン群ともいう。 Next, as shown in FIGS. 3E and 3F, the fins 7 are bonded to the surface of the thermal diffusion bonding layer 5 by polycrystalline diamond formed by vapor phase synthesis.
Here, first, a plurality of fins 7 are aligned and positioned and temporarily fixed on the polycrystalline diamond layer 5 using a temporary fixing jig 12. That is, a plurality of fins 7 are arranged above the semiconductor chip 4 and the heat spreader 3 via the polycrystalline diamond layer 5. Here, the fin 7 is made of, for example, plate-like polycrystalline diamond having a thickness of about 1 mm. Such plate-like polycrystalline diamond may be prepared in advance by, for example, a CVD method. The plurality of fins 7 is also referred to as a fin group.

次に、図４（Ａ）〜図４（Ｃ）に示すように、多結晶ダイヤモンド層５及び複数のフィン７の表面を覆うように、ＣＶＤ法によって、多結晶ダイヤモンドを成長させて、例えば約１ｍｍの厚さの多結晶ダイヤモンド層８を形成する。このようにして多結晶ダイヤモンドを成膜することによって、熱拡散用接合層５の表面上に、複数のフィン７を接合（一体接合）する。つまり、多結晶ダイヤモンド層５及び複数のフィン７を多結晶ダイヤモンド層８によって覆うことで、これらを一体化すると同時に、複数のフィン７をヒートスプレッダ３及び半導体チップ４に接合する。その後、仮固定ジグ１２を取り除く。   Next, as shown in FIGS. 4A to 4C, polycrystalline diamond is grown by CVD so as to cover the surfaces of the polycrystalline diamond layer 5 and the plurality of fins 7, for example, about A polycrystalline diamond layer 8 having a thickness of 1 mm is formed. By forming polycrystalline diamond in this way, a plurality of fins 7 are bonded (integrated bonding) on the surface of the thermal diffusion bonding layer 5. That is, by covering the polycrystalline diamond layer 5 and the plurality of fins 7 with the polycrystalline diamond layer 8, they are integrated, and at the same time, the plurality of fins 7 are joined to the heat spreader 3 and the semiconductor chip 4. Thereafter, the temporarily fixing jig 12 is removed.

このように、ＣＶＤダイヤモンド成膜プロセスを用いて、ダイヤモンド・金属複合材料からなるヒートスプレッダ３とＣＶＤダイヤモンドからなるフィン７を、半導体チップ４に一体接合することで、ＴＩＭを用いないで半導体チップ４とヒートスプレッダ３を接合することができる。また、半導体チップ４の発熱を、これに直接接している高熱伝導率（＞１０００Ｗ／ｍ・Ｋ）のダイヤモンドからなる熱拡散用接合層５及びフィン７を介して、素早く拡散させ、放熱させることが可能となる。つまり、高熱伝導率な材料を用いて半導体チップ４の直近から熱を素早く拡散させてヒートスポットを低減し、効率的に放熱させることが可能となる。これにより、半導体チップ４の発熱量の増加に対応することが可能となる。   In this way, by using the CVD diamond film forming process, the heat spreader 3 made of a diamond / metal composite material and the fin 7 made of CVD diamond are integrally joined to the semiconductor chip 4, so that the semiconductor chip 4 can be formed without using the TIM. The heat spreader 3 can be joined. Further, the heat generated in the semiconductor chip 4 is quickly diffused and dissipated through the thermal diffusion bonding layer 5 and the fins 7 made of diamond having high thermal conductivity (> 1000 W / m · K) in direct contact with the semiconductor chip 4. Is possible. That is, it is possible to efficiently dissipate heat by reducing heat spots by quickly diffusing heat from the vicinity of the semiconductor chip 4 using a material having high thermal conductivity. Thereby, it becomes possible to cope with an increase in the amount of heat generated by the semiconductor chip 4.

次に、図４（Ｄ）に示すように、ヒートスプレッダ３及び複数のフィン７が多結晶ダイヤモンド層８によって接合された半導体チップ４を、パッケージ基板６上に実装する。ここでは、半導体チップ４にはんだバンプ８（はんだボール）を搭載し、スペーサ１０を挟んで、例えば縦約４５ｍｍ×横約４５ｍｍのサイズのパッケージ基板６上に実装する。これにより、半導体チップ４が、はんだバンプ８を介して、パッケージ基板６に電気的に接続される。そして、アンダーフィル１１を充填し、パッケージ基板６の裏面側にはんだバンプ９（はんだボール）を搭載する。   Next, as shown in FIG. 4D, the semiconductor chip 4 in which the heat spreader 3 and the plurality of fins 7 are joined by the polycrystalline diamond layer 8 is mounted on the package substrate 6. Here, solder bumps 8 (solder balls) are mounted on the semiconductor chip 4 and mounted on a package substrate 6 having a size of, for example, about 45 mm in length and about 45 mm in width with the spacer 10 interposed therebetween. As a result, the semiconductor chip 4 is electrically connected to the package substrate 6 via the solder bumps 8. Then, underfill 11 is filled, and solder bumps 9 (solder balls) are mounted on the back side of the package substrate 6.

このようにして、本実施形態の半導体装置としての半導体パッケージ２が完成する。
その後、上述のようにして作製された半導体パッケージ２を、配線基板１上に実装する。ここでは、図４（Ｅ）に示すように、半導体パッケージ２を、パッケージ基板６の裏面側に搭載されたはんだバンプ９を介して、配線基板１上に実装する。これにより、パッケージ基板６が、はんだバンプ９を介して、配線基板１に電気的に接続される。 In this way, the semiconductor package 2 as the semiconductor device of the present embodiment is completed.
Thereafter, the semiconductor package 2 manufactured as described above is mounted on the wiring board 1. Here, as shown in FIG. 4E, the semiconductor package 2 is mounted on the wiring substrate 1 via the solder bumps 9 mounted on the back side of the package substrate 6. As a result, the package substrate 6 is electrically connected to the wiring substrate 1 via the solder bumps 9.

このようにして、本実施形態の電子装置が完成する。
したがって、本実施形態にかかる半導体装置及びその製造方法、電子装置によれば、ＴＩＭを用いないで半導体チップ４とヒートスプレッダ３とを接合しながら、半導体チップ４に接する部分で素早く熱を拡散させることができ、ＴＩＭが介在することによる熱抵抗の増加を抑えることができるという利点がある。 In this way, the electronic device of this embodiment is completed.
Therefore, according to the semiconductor device, the manufacturing method thereof, and the electronic device according to the present embodiment, heat is quickly diffused at the portion in contact with the semiconductor chip 4 while bonding the semiconductor chip 4 and the heat spreader 3 without using the TIM. There is an advantage that an increase in thermal resistance due to the presence of TIM can be suppressed.

例えば、図１１に示すように半導体チップ１００とヒートスプレッダ１０１をＴＩＭ１０２によって接合する従来の構造（図１１参照）に代えて、ＴＩＭ１０２を用いないで半導体チップ４の表面に接する熱拡散用接合層５によって接合することで、半導体チップ４の表面から素早く熱を拡散させることができる。このように、ＴＩＭ１０２を用いないことで、熱伝達損失を低減し、低熱抵抗化を図ることができ、伝熱性能を向上させることができる。   For example, instead of the conventional structure (see FIG. 11) in which the semiconductor chip 100 and the heat spreader 101 are bonded by the TIM 102 as shown in FIG. 11, the heat diffusion bonding layer 5 that contacts the surface of the semiconductor chip 4 without using the TIM 102 is used. By bonding, heat can be quickly diffused from the surface of the semiconductor chip 4. Thus, by not using TIM 102, heat transfer loss can be reduced, heat resistance can be reduced, and heat transfer performance can be improved.

また、例えば、図１１に示すように、ヒートスプレッダ上にＴＩＭ１０６を挟んでヒートシンク１０３を設け、ヒートシンク１０３を締結部材１０４によって配線基板１０５に固定する従来の構造では、締結荷重のバラツキによってＴＩＭ１０２、１０６の厚さが不均一になって熱抵抗が増加する場合がある。また、半導体チップ１００の動作時（稼働時）の面内温度分布や高発熱に起因する形状変化（例えば反り、歪など）によって熱抵抗が増加する場合もある。これに対し、上述の実施形態のように構成することで、ＴＩＭ１０２、１０６が介在することによる熱抵抗の増加を抑えることができる。これにより、例えば２００Ｗ級の発熱になると予想される将来の半導体チップ４の発熱量の増加に対応することが可能となる。   Further, for example, as shown in FIG. 11, in the conventional structure in which the heat sink 103 is provided on the heat spreader with the TIM 106 sandwiched therebetween and the heat sink 103 is fixed to the wiring substrate 105 by the fastening member 104, the TIMs 102 and 106 are The thickness may become non-uniform and the thermal resistance may increase. Further, the thermal resistance may increase due to an in-plane temperature distribution during operation (operation) of the semiconductor chip 100 or a shape change (for example, warpage or strain) caused by high heat generation. On the other hand, by configuring as in the above-described embodiment, it is possible to suppress an increase in thermal resistance due to the presence of the TIMs 102 and 106. Thereby, for example, it becomes possible to cope with an increase in the amount of heat generated in the future semiconductor chip 4 which is expected to generate heat of, for example, 200 W class.

また、上述の実施形態では、ヒートシンクとしてのフィン７も一体化されているため、図１１に示す従来の構造のようにヒートシンク１０３とヒートスプレッダ１０１との間に例えばグリースやシートなどのＴＩＭ１０６（約１〜５０Ｗ／ｍ・Ｋ）を設ける必要がない。また、図１１に示す従来の構造のようにヒートシンク１０３をボルトなどの締結部材１０４によって配線基板１０５に固定する必要がない。このため、部品点数を削減することができる。また、ＴＩＭ１０２、１０６が劣化したり、締結部材１０４がずれてきたりすることがないため、伝熱特性あるいは放熱特性の長期安定化を図ることができる。   In the above-described embodiment, since the fins 7 as heat sinks are also integrated, a TIM 106 such as grease or a sheet (about 1) is provided between the heat sink 103 and the heat spreader 101 as in the conventional structure shown in FIG. ˜50 W / m · K) is not necessary. Further, unlike the conventional structure shown in FIG. 11, it is not necessary to fix the heat sink 103 to the wiring board 105 with a fastening member 104 such as a bolt. For this reason, the number of parts can be reduced. Further, since the TIMs 102 and 106 are not deteriorated and the fastening member 104 is not displaced, it is possible to achieve long-term stabilization of heat transfer characteristics or heat dissipation characteristics.

また、図１１に示す従来の構造のように銅板からなるヒートスプレッダ１０１を半導体チップ１００の表面にはんだなどのＴＩＭ１０２（例えばＩｎ−１０Ａｇ；約５０Ｗ／ｍ・Ｋ）によって接合する場合、この接合部に大きな熱応力が発生する。つまり、ヒートスプレッダ１０１を構成する銅の線膨張係数（約１７ｐｐｍ／℃）と半導体チップ１００を構成するシリコンやＧａＡｓなどの半導体材料の線膨張係数（シリコン約３ｐｐｍ／℃、ＧａＡｓ約５．９ｐｐｍ／℃）とは差が大きいため、これらの接合部に大きな熱応力が発生する。これに対し、上述の実施形態では、半導体チップ４の表面に高熱伝導で低熱膨張な材料であるダイヤモンド（約１０００〜２０００Ｗ／ｍ・Ｋ、約２．３ｐｐｍ／℃）からなる熱拡散用接合層５が接しており、熱拡散用接合層５を構成するダイヤモンドと半導体チップ４を構成するシリコンやＧａＡｓなどの半導体材料との間の線膨張係数の差が小さい。また、上述の実施形態では、ヒートスプレッダ３の表面、即ち、熱拡散用接合層５が接合される側の表面全面にダイヤモンド片が設けられており、ダイヤモンドからなる熱拡散用接合層５との間の線膨張係数の差が小さい。このため、これらの接合部に大きな熱応力が生じないようにすることができる。これにより、ヒートスプレッダ３と半導体チップ４とを接合する熱拡散用接合層５が剥がれてしまうのを防止することができる。   Further, when the heat spreader 101 made of a copper plate is joined to the surface of the semiconductor chip 100 by a TIM 102 such as solder (for example, In-10Ag; about 50 W / m · K) as in the conventional structure shown in FIG. A large thermal stress is generated. That is, the coefficient of linear expansion of copper (about 17 ppm / ° C.) constituting the heat spreader 101 and the coefficient of linear expansion of a semiconductor material such as silicon or GaAs constituting the semiconductor chip 100 (about 3 ppm / ° C. silicon, about 5.9 ppm / ° C. GaAs). ) Is large, and a large thermal stress is generated at these joints. On the other hand, in the above-described embodiment, the thermal diffusion bonding layer made of diamond (about 1000 to 2000 W / m · K, about 2.3 ppm / ° C.) which is a material having high thermal conductivity and low thermal expansion on the surface of the semiconductor chip 4. 5 is in contact, and the difference in coefficient of linear expansion between the diamond constituting the thermal diffusion bonding layer 5 and the semiconductor material such as silicon or GaAs constituting the semiconductor chip 4 is small. Further, in the above-described embodiment, diamond pieces are provided on the entire surface of the heat spreader 3, that is, the surface on the side where the thermal diffusion bonding layer 5 is bonded, and between the thermal diffusion bonding layer 5 made of diamond. The difference in coefficient of linear expansion is small. For this reason, it is possible to prevent a large thermal stress from occurring in these joints. Thereby, it can prevent that the joining layer 5 for thermal diffusion which joins the heat spreader 3 and the semiconductor chip 4 will peel off.

また、ヒートスプレッダを大型化することなく、即ち、ヒートスプレッダの重量を増加させることなく、半導体チップ４の表面に接するダイヤモンドからなる熱拡散用接合層５によって、半導体チップ４からの熱を面内方向に素早く拡散させることができ、例えば２００Ｗ級の発熱がある場合にも対応することが可能となる。また、例えば半導体チップ４の表面に接合するヒートスプレッダに非常に高価なダイヤモンド板を用いる場合と比較して、安価に製造することができるため、コストを低く抑えることができ、生産性も優れている。また、半導体チップ４の表面に接合するヒートスプレッダにダイヤモンド板を用いる場合、その大きさは例えば縦約１０ｍｍ×横約１０ｍｍ程度が限界であり、ヒートスプレッダが大型化した場合に対応することができないのに対し、上述の実施形態のような構成を用いれば、これに対応することも可能である。   Further, without increasing the size of the heat spreader, that is, without increasing the weight of the heat spreader, the heat diffusion bonding layer 5 made of diamond in contact with the surface of the semiconductor chip 4 allows the heat from the semiconductor chip 4 to be directed in the in-plane direction. It can be diffused quickly, and for example, it is possible to cope with a case where 200 W class heat is generated. Further, for example, compared to the case where a very expensive diamond plate is used for the heat spreader bonded to the surface of the semiconductor chip 4, it can be manufactured at a low cost, so that the cost can be kept low and the productivity is excellent. . In addition, when a diamond plate is used for the heat spreader to be bonded to the surface of the semiconductor chip 4, the size is limited to about 10 mm in length and about 10 mm in width, for example, and cannot cope with the case where the heat spreader is enlarged. On the other hand, if the configuration as in the above-described embodiment is used, this can be dealt with.

なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、フィン７を設けているが、これに限られるものではなく、図５に示すように、フィン７を設けなくても良い。つまり、図５（Ａ）、図５（Ｂ）に示すように、ヒートスプレッダ３の開口部３Ａに半導体チップ４を嵌め込み、図５（Ｃ）、図５（Ｄ）に示すように、これらの表面上に熱拡散用接合層５を形成するだけでも良い。この場合、半導体パッケージ２は、図５（Ｅ）に示すように、開口部３Ａを有するヒートスプレッダ３と、開口部３Ａに設けられた半導体チップ４と、半導体チップ４及びヒートスプレッダ３の表面上に設けられた熱拡散用接合層５と、半導体チップ４を実装するパッケージ基板６とを備えるものとなる。この場合、電子装置は、図５（Ｆ）に示すように、配線基板１と、配線基板１上に実装された半導体パッケージ２とを備えるものとなる。 Note that the present invention is not limited to the configurations described in the above-described embodiments and modifications, and various modifications can be made without departing from the spirit of the present invention.
For example, although the fin 7 is provided in the above-described embodiment, the present invention is not limited to this, and the fin 7 may not be provided as shown in FIG. That is, as shown in FIGS. 5 (A) and 5 (B), the semiconductor chip 4 is fitted into the opening 3A of the heat spreader 3, and as shown in FIGS. 5 (C) and 5 (D), these surfaces are inserted. The thermal diffusion bonding layer 5 may be simply formed thereon. In this case, the semiconductor package 2 is provided on the surface of the heat spreader 3 having the opening 3A, the semiconductor chip 4 provided in the opening 3A, and the semiconductor chip 4 and the heat spreader 3, as shown in FIG. The obtained thermal diffusion bonding layer 5 and the package substrate 6 on which the semiconductor chip 4 is mounted are provided. In this case, the electronic device includes a wiring board 1 and a semiconductor package 2 mounted on the wiring board 1 as shown in FIG.

なお、熱拡散用接合層５は、ヒートスプレッダとして機能するため、熱拡散用接合層５とヒートスプレッダ３とをまとめてヒートスプレッダと見ることもできる。また、このように構成される半導体パッケージ２の熱拡散用接合層５上に、従来のヒートシンク（図１１参照）を熱的に接続しても良い。この場合、電子装置は、配線基板１と、配線基板１上に実装された半導体パッケージ２と、半導体パッケージ２に熱的に接続されるヒートシンク（放熱部材）とを備えるものとなる。つまり、電子装置は、配線基板１上に実装された半導体パッケージ２に含まれる熱拡散用接合層５上にヒートシンクが熱的に接続されたものとなる。この場合、ヒートシンクは、例えばボルトによって配線基板１に固定すれば良い。ここで、ヒートシンクは、金属からなり、放熱フィンを備えるものとすれば良い。なお、図示しないファン（冷却ファン）などを設けて送風し、ヒートシンク、特に、放熱フィンに風を当てるのが好ましい。なお、半導体パッケージ２に熱的に接続される放熱部材は、このような放熱フィンを備えるヒートシンクに限られるものではない。   Since the heat diffusion bonding layer 5 functions as a heat spreader, the heat diffusion bonding layer 5 and the heat spreader 3 can be collectively referred to as a heat spreader. Further, a conventional heat sink (see FIG. 11) may be thermally connected to the heat diffusion bonding layer 5 of the semiconductor package 2 configured as described above. In this case, the electronic device includes the wiring board 1, the semiconductor package 2 mounted on the wiring board 1, and a heat sink (heat radiating member) that is thermally connected to the semiconductor package 2. That is, in the electronic device, the heat sink is thermally connected to the thermal diffusion bonding layer 5 included in the semiconductor package 2 mounted on the wiring board 1. In this case, the heat sink may be fixed to the wiring board 1 with bolts, for example. Here, the heat sink may be made of metal and provided with heat radiation fins. In addition, it is preferable to provide a fan (cooling fan) or the like (not shown) to blow air and to apply air to the heat sink, in particular, the radiation fins. In addition, the heat radiating member thermally connected to the semiconductor package 2 is not limited to the heat sink provided with such heat radiating fins.

また、例えば、上述の実施形態では、熱拡散用接合層５は、半導体チップ４及びヒートスプレッダ３の表面上に設けられているが、これに限られるものではなく、少なくとも半導体チップ４の表面上に設けられていれば良い。この場合、上述の実施形態の半導体装置の製造方法は、少なくとも半導体チップ４の表面上に、半導体チップ４とヒートスプレッダ３とを接合し、かつ、半導体チップ４が発生した熱を拡散させる熱拡散用接合層５を形成する工程を備えるものとなる。   Further, for example, in the above-described embodiment, the thermal diffusion bonding layer 5 is provided on the surfaces of the semiconductor chip 4 and the heat spreader 3, but is not limited to this, and at least on the surface of the semiconductor chip 4. It only has to be provided. In this case, the semiconductor device manufacturing method of the above-described embodiment is for heat diffusion in which the semiconductor chip 4 and the heat spreader 3 are bonded to at least the surface of the semiconductor chip 4 and the heat generated by the semiconductor chip 4 is diffused. The step of forming the bonding layer 5 is provided.

例えば、図６（Ａ）、図６（Ｂ）に示すように、ヒートスプレッダ３を、半導体チップ４よりも厚くし、図６（Ｃ）、図６（Ｄ）に示すように、熱拡散用接合層５を、半導体チップ４の表面上に設け、半導体チップ４の表面とヒートスプレッダ３の開口部４Ａに露出している面とを熱拡散用接合層５を介して接合するようにしても良い。ここでは、図６（Ａ）、図６（Ｂ）に示すように、ヒートスプレッダ３は、その開口部３Ａに突出する突出部３Ｂを有する。この突出部３Ｂは、ヒートスプレッダ３の表面側、即ち、熱拡散用接合層５を設ける側に、開口部３Ａの全周にわたって設けられている。そして、半導体チップ４を、ヒートスプレッダ３の裏面側、即ち、突出部３Ｂが設けられていない側から嵌め込み、図６（Ｃ）、図６（Ｄ）に示すように、半導体チップ４の表面とヒートスプレッダ３の開口部３Ａに露出している突出部３Ｂの端面とを熱拡散用接合層５を介して接合するようにしている。例えば、ヒートスプレッダ３の開口部３Ａに半導体チップ４を嵌め込んだ後、熱拡散用接合層５を形成する領域以外の領域に例えばメタルマスク１３等のマスキングを施し、上述の実施形態の場合と同様に、ＣＶＤダイヤモンドを成膜することによって熱拡散用接合層５を形成すれば良い。ここでは、ヒートスプレッダ３の表面と熱拡散用接合層５の表面とは面一の状態となっている。この場合、半導体パッケージ２は、図６（Ｅ）に示すように、開口部３Ａを有するヒートスプレッダ３と、開口部３Ａに設けられた半導体チップ４と、半導体チップ４の表面上に設けられた熱拡散用接合層５と、半導体チップ４を実装するパッケージ基板６とを備えるものとなる。この場合、電子装置は、図６（Ｆ）に示すように、配線基板１と、配線基板１上に実装された半導体パッケージ２とを備えるものとなる。なお、この変形例では、上述の変形例（図５参照）の場合と同様に、フィン７を一体接合しないものとして説明しているが、これに限られるものではなく、例えば、熱拡散用接合層５を形成した後に、上述の実施形態の場合と同様に、フィン７を一体接合しても良い。   For example, as shown in FIGS. 6 (A) and 6 (B), the heat spreader 3 is made thicker than the semiconductor chip 4, and as shown in FIGS. 6 (C) and 6 (D), bonding for heat diffusion is performed. The layer 5 may be provided on the surface of the semiconductor chip 4, and the surface of the semiconductor chip 4 and the surface exposed to the opening 4 </ b> A of the heat spreader 3 may be bonded via the heat diffusion bonding layer 5. Here, as shown in FIGS. 6A and 6B, the heat spreader 3 has a protruding portion 3B protruding into the opening 3A. The protrusion 3B is provided over the entire circumference of the opening 3A on the surface side of the heat spreader 3, that is, on the side where the heat diffusion bonding layer 5 is provided. Then, the semiconductor chip 4 is fitted from the back side of the heat spreader 3, that is, the side where the protruding portion 3B is not provided, and as shown in FIGS. 6C and 6D, the surface of the semiconductor chip 4 and the heat spreader 3 is bonded to the end surface of the protruding portion 3B exposed in the opening 3A of the third through the heat diffusion bonding layer 5. For example, after the semiconductor chip 4 is fitted into the opening 3A of the heat spreader 3, masking such as a metal mask 13 is performed on a region other than the region where the bonding layer 5 for heat diffusion is formed, as in the above-described embodiment. Further, the thermal diffusion bonding layer 5 may be formed by depositing CVD diamond. Here, the surface of the heat spreader 3 and the surface of the thermal diffusion bonding layer 5 are flush with each other. In this case, as shown in FIG. 6E, the semiconductor package 2 includes a heat spreader 3 having an opening 3A, a semiconductor chip 4 provided in the opening 3A, and heat provided on the surface of the semiconductor chip 4. The diffusion bonding layer 5 and the package substrate 6 on which the semiconductor chip 4 is mounted are provided. In this case, the electronic device includes a wiring board 1 and a semiconductor package 2 mounted on the wiring board 1 as shown in FIG. In this modified example, as in the case of the above-described modified example (see FIG. 5), the fins 7 are described as not being integrally joined. However, the present invention is not limited to this example. After the layer 5 is formed, the fins 7 may be integrally joined as in the above-described embodiment.

また、上述の実施形態では、ヒートスプレッダ３をダイヤモンド・金属複合材料からなるものとしているが、これに限られるものではない。
例えば、ヒートスプレッダ３を、銅（Ｃｕ）やアルミ（Ａｌ）などの金属からなるもの（約４００Ｗ／ｍ・Ｋ）としても良いし、銅・タングステン（Ｃｕ−Ｗ）（約２００Ｗ／ｍ・Ｋ）や銅・モリブデン（Ｃｕ−Ｍｏ）（約２００Ｗ／ｍ・Ｋ）などの合金からなるものとしても良いし、ヒートスプレッダを構成する金属の中にダイヤモンド粒子を分散（埋め込んだ）させたものとしても良い。例えば図７に示すように、ヒートスプレッダ３を銅からなるものとし、熱拡散用接合層５も銅からなるものとしても良い。この場合、上述の変形例（図６参照）の場合と同様に、図７（Ａ）、図７（Ｂ）に示すように、ヒートスプレッダ３を、開口部３Ａに突出部３Ｂを有するものとし、ヒートスプレッダ３の開口部３Ａに半導体チップ４を嵌め込んだ後、図７（Ｃ）、図７（Ｄ）に示すように、熱拡散用接合層５を形成する領域以外の領域に例えばメタルマスク１３等のマスキングを施し、銅をスパッタリングして、銅からなる熱拡散用接合層５を形成すれば良い。この場合、熱拡散用接合層５は、ヒートスプレッダ３と同等の熱伝導率を有することになる。この場合、半導体パッケージ２は、図７（Ｅ）に示すように、開口部３Ａを有するヒートスプレッダ３と、開口部３Ａに設けられた半導体チップ４と、半導体チップ４の表面上に設けられた熱拡散用接合層５と、半導体チップ４を実装するパッケージ基板６とを備えるものとなる。この場合、電子装置は、図７（Ｆ）に示すように、配線基板１と、配線基板１上に実装された半導体パッケージ２とを備えるものとなる。なお、この変形例では、上述の変形例（図５、図６参照）の場合と同様に、フィン７を一体接合しないものとして説明しているが、これに限られるものではなく、例えば、熱拡散用接合層５を形成した後に、上述の実施形態の場合と同様に、フィン７を一体接合しても良い。この場合、板状の銅からなるフィン７を、銅をスパッタリングすることで、銅からなる熱拡散用接合層５及びヒートスプレッダ３に一体接合すれば良い。この場合、熱拡散用接合層５の表面上に熱拡散用接合層５と同じ材料によって接合されたフィン７を備えることになる。なお、ここでは、熱拡散用接合層５を銅からなるものとしているが、これに限られるものではなく、銀（例えば約４２７Ｗ／ｍ・Ｋ）からなるものとしても良い。この場合、熱拡散用接合層５は、ヒートスプレッダ３と同等又はそれ以上の熱伝導率を有することになる。 In the above-described embodiment, the heat spreader 3 is made of a diamond / metal composite material, but is not limited thereto.
For example, the heat spreader 3 may be made of a metal such as copper (Cu) or aluminum (Al) (about 400 W / m · K), or copper / tungsten (Cu—W) (about 200 W / m · K). Or an alloy such as copper / molybdenum (Cu—Mo) (about 200 W / m · K) or diamond particles dispersed (embedded) in the metal constituting the heat spreader. . For example, as shown in FIG. 7, the heat spreader 3 may be made of copper, and the thermal diffusion bonding layer 5 may be made of copper. In this case, as in the case of the above-described modified example (see FIG. 6), as shown in FIGS. 7A and 7B, the heat spreader 3 has a protrusion 3B in the opening 3A. After the semiconductor chip 4 is fitted into the opening 3A of the heat spreader 3, as shown in FIGS. 7C and 7D, for example, a metal mask 13 is formed in a region other than the region where the thermal diffusion bonding layer 5 is formed. The thermal diffusion bonding layer 5 made of copper may be formed by performing masking such as the above and sputtering copper. In this case, the thermal diffusion bonding layer 5 has a thermal conductivity equivalent to that of the heat spreader 3. In this case, as shown in FIG. 7E, the semiconductor package 2 includes a heat spreader 3 having an opening 3A, a semiconductor chip 4 provided in the opening 3A, and heat provided on the surface of the semiconductor chip 4. The diffusion bonding layer 5 and the package substrate 6 on which the semiconductor chip 4 is mounted are provided. In this case, the electronic device includes a wiring board 1 and a semiconductor package 2 mounted on the wiring board 1 as shown in FIG. In this modified example, the fin 7 is described as not being integrally joined as in the case of the above modified example (see FIGS. 5 and 6). However, the present invention is not limited to this. After the diffusion bonding layer 5 is formed, the fins 7 may be integrally bonded as in the case of the above-described embodiment. In this case, the fin 7 made of plate-like copper may be integrally joined to the heat diffusion bonding layer 5 and the heat spreader 3 made of copper by sputtering copper. In this case, the fin 7 joined by the same material as the thermal diffusion bonding layer 5 is provided on the surface of the thermal diffusion bonding layer 5. Here, the thermal diffusion bonding layer 5 is made of copper, but is not limited to this, and may be made of silver (for example, about 427 W / m · K). In this case, the thermal diffusion bonding layer 5 has a thermal conductivity equal to or higher than that of the heat spreader 3.

また、例えば図８に示すように、ヒートスプレッダ３を、ＣＶＤダイヤモンドからなるＣＶＤダイヤモンド板としても良い。つまり、ヒートスプレッダ３を、多結晶ダイヤモンドからなる多結晶ダイヤモンド板としても良い。この場合、上述の実施形態の場合と同様に、図８（Ａ）、図８（Ｂ）に示すように、ヒートスプレッダ３の開口部３Ａに半導体チップ４を嵌め込んだ後、図８（Ｃ）、図８（Ｄ）に示すように、ＣＶＤダイヤモンドからなる熱拡散用接合層５を形成して、これらを接合するようにすれば良い。この場合、熱拡散用接合層５は、ヒートスプレッダ３と同等の熱伝導率を有することになる。この場合、半導体パッケージ２は、図８（Ｅ）に示すように、開口部３Ａを有するヒートスプレッダ３と、開口部３Ａに設けられた半導体チップ４と、ヒートスプレッダ３及び半導体チップ４の表面上に設けられた熱拡散用接合層５と、半導体チップ４を実装するパッケージ基板６とを備えるものとなる。この場合、電子装置は、図８（Ｆ）に示すように、配線基板１と、配線基板１上に実装された半導体パッケージ２とを備えるものとなる。なお、この変形例では、上述の変形例（図５〜図７参照）の場合と同様に、フィン７を一体接合しないものとして説明しているが、これに限られるものではなく、例えば、熱拡散用接合層５を形成した後に、上述の実施形態の場合と同様に、フィン７を一体接合しても良い。   For example, as shown in FIG. 8, the heat spreader 3 may be a CVD diamond plate made of CVD diamond. That is, the heat spreader 3 may be a polycrystalline diamond plate made of polycrystalline diamond. In this case, as in the above-described embodiment, as shown in FIGS. 8A and 8B, after the semiconductor chip 4 is fitted into the opening 3A of the heat spreader 3, FIG. As shown in FIG. 8D, a thermal diffusion bonding layer 5 made of CVD diamond may be formed and bonded together. In this case, the thermal diffusion bonding layer 5 has a thermal conductivity equivalent to that of the heat spreader 3. In this case, as shown in FIG. 8E, the semiconductor package 2 is provided on the surface of the heat spreader 3 having the opening 3A, the semiconductor chip 4 provided in the opening 3A, and the heat spreader 3 and the semiconductor chip 4. The obtained thermal diffusion bonding layer 5 and the package substrate 6 on which the semiconductor chip 4 is mounted are provided. In this case, the electronic device includes a wiring board 1 and a semiconductor package 2 mounted on the wiring board 1 as shown in FIG. In this modified example, as in the case of the above-described modified example (see FIGS. 5 to 7), the fins 7 are described as not being integrally joined. However, the present invention is not limited to this. After the diffusion bonding layer 5 is formed, the fins 7 may be integrally bonded as in the case of the above-described embodiment.

また、上述の実施形態では、図示しないファンなどを設けて送風し、フィン７に風を当てるのが好ましいとし、空冷式の放熱構造を例に挙げているが、これに限られるものではなく、例えば、水冷式の放熱構造としても良い。この場合、例えば図９（Ａ）、図９（Ｂ）、図１０（Ａ）、図１０（Ｂ）に示すように、熱拡散用接合層５の外周近傍領域以外の中央領域に、上述の実施形態の場合と同様の方法でフィン７を一体接合し、図１０（Ｃ）、図１０（Ｄ）に示すように、フィン７が覆われるように、半導体パッケージ２の外周近傍領域にカバー１４（ジャケット）を取り付けるようにすれば良い。この場合、半導体パッケージ２は、図１０（Ｃ）に示すように、開口部３Ａを有するヒートスプレッダ３と、開口部３Ａに設けられた半導体チップ４と、ヒートスプレッダ３及び半導体チップ４の表面上に設けられた熱拡散用接合層５と、熱拡散用接合層６上に一体接合されたフィン７と、半導体チップ４を実装するパッケージ基板６とを備えるものとなる。この場合、電子装置は、図１０（Ｄ）に示すように、配線基板１と、配線基板１上に実装された半導体パッケージ２と、カバー１４とを備えるものとなる。   Further, in the above-described embodiment, it is preferable to provide a fan or the like (not shown) to blow air and apply wind to the fins 7, and an air-cooled heat dissipation structure is taken as an example, but the present invention is not limited to this. For example, a water-cooled heat dissipation structure may be used. In this case, for example, as shown in FIG. 9A, FIG. 9B, FIG. 10A, and FIG. The fins 7 are integrally joined by the same method as in the embodiment, and the cover 14 is provided in the vicinity of the outer periphery of the semiconductor package 2 so that the fins 7 are covered as shown in FIGS. 10C and 10D. (Jacket) should be attached. In this case, as shown in FIG. 10C, the semiconductor package 2 is provided on the surface of the heat spreader 3 having the opening 3A, the semiconductor chip 4 provided in the opening 3A, and the heat spreader 3 and the semiconductor chip 4. The heat diffusion bonding layer 5, the fins 7 integrally bonded on the heat diffusion bonding layer 6, and the package substrate 6 on which the semiconductor chip 4 is mounted are provided. In this case, as shown in FIG. 10D, the electronic device includes a wiring board 1, a semiconductor package 2 mounted on the wiring board 1, and a cover 14.

１ 配線基板
２ 半導体パッケージ（半導体装置）
３ ヒートスプレッダ
３Ａ 開口部
３Ｂ 突出部
４ 半導体チップ
５ 熱拡散用接合層
６ パッケージ基板
７ フィン（放熱部材）
８、９ はんだバンプ
１０ スペーサ
１１ アンダーフィル
１２ 仮固定ジグ
１３ メタルマスク
１４ カバー 1 Wiring Board 2 Semiconductor Package (Semiconductor Device)
DESCRIPTION OF SYMBOLS 3 Heat spreader 3A Opening part 3B Protrusion part 4 Semiconductor chip 5 Junction layer for thermal diffusion 6 Package board 7 Fin (heat dissipation member)
8, 9 Solder bump 10 Spacer 11 Underfill 12 Temporary fixing jig 13 Metal mask 14 Cover

Claims (11)

開口部を有するヒートスプレッダと、
前記開口部に設けられた半導体チップと、
少なくとも前記半導体チップの表面上に成膜されており、前記半導体チップと前記ヒートスプレッダとを接合し、かつ、前記半導体チップが発生した熱を拡散させる熱拡散用接合層とを備えることを特徴とする半導体装置。 A heat spreader having an opening;
A semiconductor chip provided in the opening;
Are formed at least on the semiconductor chip on the surface, said semiconductor chip and to bonding the heat spreader, and characterized in that it comprises a thermal diffusion bonding layer to diffuse heat the semiconductor chip occurs Semiconductor device. 前記熱拡散用接合層は、前記半導体チップ及び前記ヒートスプレッダの表面上に成膜されており、
前記半導体チップの表面と前記ヒートスプレッダの表面とが前記熱拡散用接合層を介して接合されていることを特徴とする、請求項１に記載の半導体装置。 The thermal diffusion bonding layer is formed on the semiconductor chip and on the surface of the heat spreader,
The semiconductor device according to claim 1, wherein a surface of the semiconductor chip and a surface of the heat spreader are bonded via the bonding layer for heat diffusion. 前記ヒートスプレッダは、前記半導体チップよりも厚くなっており、
前記熱拡散用接合層は、前記半導体チップの表面上に成膜されており、
前記半導体チップの表面と前記ヒートスプレッダの前記開口部に露出している面とが前記熱拡散用接合層を介して接合されていることを特徴とする、請求項１に記載の半導体装置。 The heat spreader is thicker than the semiconductor chip,
The thermal diffusion bonding layer is deposited on a surface of the semiconductor chip,
2. The semiconductor device according to claim 1, wherein a surface of the semiconductor chip and a surface exposed to the opening of the heat spreader are bonded through the heat diffusion bonding layer. 前記熱拡散用接合層の表面上に前記熱拡散用接合層と同じ材料によって接合されたフィンを備えることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。   4. The semiconductor device according to claim 1, further comprising a fin bonded to the surface of the heat diffusion bonding layer by the same material as the heat diffusion bonding layer. 5. 前記熱拡散用接合層は、前記ヒートスプレッダと同等又はそれ以上の熱伝導率を有することを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the thermal diffusion bonding layer has a thermal conductivity equal to or higher than that of the heat spreader. 前記熱拡散用接合層は、多結晶ダイヤモンドを含むことを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the thermal diffusion bonding layer includes polycrystalline diamond. 前記ヒートスプレッダは、
金属層と、
前記金属層の少なくとも一の表面上に設けられ、表面に露出しているダイヤモンド片とを備えることを特徴とする、請求項１〜６のいずれか１項に記載の半導体装置。 The heat spreader is
A metal layer,
The semiconductor device according to claim 1, further comprising: a diamond piece provided on at least one surface of the metal layer and exposed on the surface. 配線基板と、
開口部を有するヒートスプレッダと、前記開口部に設けられた半導体チップと、少なくとも前記半導体チップの表面上に成膜されており、前記半導体チップと前記ヒートスプレッダとを接合し、かつ、前記半導体チップが発生した熱を拡散させる熱拡散用接合層と、前記半導体チップを実装するパッケージ基板とを備え、前記配線基板上に実装された半導体装置とを備えることを特徴とする電子装置。 A wiring board;
A heat spreader having an opening, a semiconductor chip provided in the opening, and a film formed on at least the surface of the semiconductor chip, joining the semiconductor chip and the heat spreader, and generating the semiconductor chip An electronic device comprising: a heat diffusion bonding layer for diffusing the heat and a package substrate on which the semiconductor chip is mounted, and a semiconductor device mounted on the wiring substrate. 開口部を有するヒートスプレッダの前記開口部に半導体チップを配置する工程と、
少なくとも前記半導体チップの表面上に、前記半導体チップと前記ヒートスプレッダとを接合し、かつ、前記半導体チップが発生した熱を拡散させる熱拡散用接合層を成膜する工程とを備えることを特徴とする半導体装置の製造方法。 Arranging a semiconductor chip in the opening of the heat spreader having an opening;
A step of bonding the semiconductor chip and the heat spreader on at least the surface of the semiconductor chip and forming a heat diffusion bonding layer for diffusing the heat generated by the semiconductor chip. A method for manufacturing a semiconductor device. 前記熱拡散用接合層を成膜する工程において、気相合成法によって多結晶ダイヤモンドを含む熱拡散用接合層を成膜することを特徴とする、請求項９に記載の半導体装置の製造方法。 In the step of forming the thermal diffusion bonding layer, characterized by depositing the thermal diffusion bonding layer comprises polycrystalline diamond by vapor phase synthesis, a method of manufacturing a semiconductor device according to claim 9. 前記熱拡散用接合層の表面上に、気相合成法によって成膜される多結晶ダイヤモンドによってフィンを接合する工程を備えることを特徴とする、請求項１０に記載の半導体装置の製造方法。 On the surface of the thermal diffusion bonding layer, characterized in that it comprises the step of bonding the fin by polycrystalline diamond deposited by gaseous phase synthesis method, a method of manufacturing a semiconductor device according to claim 10.
JP2012003946A 2012-01-12 2012-01-12 Semiconductor device, manufacturing method thereof, and electronic device Expired - Fee Related JP5935330B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012003946A JP5935330B2 (en) 2012-01-12 2012-01-12 Semiconductor device, manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003946A JP5935330B2 (en) 2012-01-12 2012-01-12 Semiconductor device, manufacturing method thereof, and electronic device

Publications (2)

Publication Number Publication Date
JP2013143526A JP2013143526A (en) 2013-07-22
JP5935330B2 true JP5935330B2 (en) 2016-06-15

Family

ID=49039915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003946A Expired - Fee Related JP5935330B2 (en) 2012-01-12 2012-01-12 Semiconductor device, manufacturing method thereof, and electronic device

Country Status (1)

Country Link
JP (1) JP5935330B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653373B2 (en) 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
US11476178B2 (en) * 2019-07-22 2022-10-18 Raytheon Company Selectively-pliable chemical vapor deposition (CVD) diamond or other heat spreader

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293808A (en) * 1996-04-25 1997-11-11 Fujitsu Ltd Semiconductor device
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
JP3893681B2 (en) * 1997-08-19 2007-03-14 住友電気工業株式会社 Semiconductor heat sink and manufacturing method thereof
JP3344362B2 (en) * 1999-05-07 2002-11-11 日本電気株式会社 Film carrier type semiconductor device
GB0223321D0 (en) * 2002-10-08 2002-11-13 Element Six Ltd Heat spreader
JP2004158726A (en) * 2002-11-07 2004-06-03 Kobe Steel Ltd Semiconductor element with heat spreader and semiconductor package
JP4148123B2 (en) * 2003-12-08 2008-09-10 三菱マテリアル株式会社 Radiator and power module
JP2007157835A (en) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd Mounting substrate
JP4654389B2 (en) * 2006-01-16 2011-03-16 株式会社ムサシノエンジニアリング Room temperature bonding method for diamond heat spreader and heat dissipation part of semiconductor device
US7791188B2 (en) * 2007-06-18 2010-09-07 Chien-Min Sung Heat spreader having single layer of diamond particles and associated methods
US20100276701A1 (en) * 2009-04-29 2010-11-04 Hebert Francois Low thermal resistance and robust chip-scale-package (csp), structure and method

Also Published As

Publication number Publication date
JP2013143526A (en) 2013-07-22

Similar Documents

Publication Publication Date Title
TWI278976B (en) Integrated circuit package device and method for manufacturing the same
JP5729374B2 (en) Semiconductor module and heat dissipation member
KR101017452B1 (en) Semiconductor package
JP4504401B2 (en) Semiconductor package
JP2011134769A (en) Heat-radiating component, and electronic component device
US20090027857A1 (en) Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry
US8716830B2 (en) Thermally efficient integrated circuit package
TWI508238B (en) Chip thermal system
JP2008060172A (en) Semiconductor device
JP2010161203A (en) Heat dissipation device, power module, and method of manufacturing power module
JP2012033559A (en) Semiconductor device
JP2017123379A (en) Semiconductor device
KR100781100B1 (en) Semiconductor device and manufacturing method therefor
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
JP3733783B2 (en) Module having heat dissipation structure of heating element
JP5935330B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
JP2006332479A (en) Power semiconductor device
JP2009059760A (en) Heat dissipation structure of electronic circuit board
TWI536515B (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JP5092274B2 (en) Semiconductor device
JP2008159946A (en) Cooling device of semiconductor module, and manufacturing method therefor
TW201927084A (en) Flexible circuit board structure
TWI722533B (en) Heat dissipation substrate and manufacturing method thereof
JP2006128571A (en) Semiconductor device
JP5268994B2 (en) Semiconductor module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees