JPH09293808A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH09293808A
JPH09293808A JP8104879A JP10487996A JPH09293808A JP H09293808 A JPH09293808 A JP H09293808A JP 8104879 A JP8104879 A JP 8104879A JP 10487996 A JP10487996 A JP 10487996A JP H09293808 A JPH09293808 A JP H09293808A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
supporting member
semiconductor device
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8104879A
Other languages
Japanese (ja)
Inventor
Masanori Iijima
真紀 飯島
Takao Akai
孝夫 赤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8104879A priority Critical patent/JPH09293808A/en
Publication of JPH09293808A publication Critical patent/JPH09293808A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device in which radiation efficiency is improved while maintaining preferable electrical connection between a semiconductor chip and a circuit board by supporting a radiating fin thermally joined to the semiconductor chip with a supporting member having the same height as that of the semiconductor chip from a mounting face of a substrate in a position around the semiconductor chip mounting position on the substrate. SOLUTION: A supporting member 6 is made of glass epoxy resin and is constructed so that a semiconductor chip 2 mounted on a circuit board 3 is positioned in a cavity 8 formed at the center of the supporting member 6. That is, the supporting member 6 is positioned around the semiconductor chip 2 in a state that the supporting member 6 is arranged on the circuit board 3. It is set so that the height of the supporting member 6 from a mounting face 3a of the circuit board 3 is substantially equal to the height of the semiconductor chip 2 in a state mounted on the circuit board 3. The radiation fin 4 is made of, for example, aluminum and is joined to the supporting member 6 and the semiconductor chip 2 by using an adhesive 10.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置に係り、特に
半導体チップが基板上にフリップチップボンディング技
術を用いて搭載される半導体装置に関する。近年、半導
体チップの高密度が進み、電極パッドの数も増大する傾
向にある。このように電極パッド数が増大すると、半導
体チップを搭載する基板との電気的接続にワイヤを用い
た構成ではワイヤの配設ピッチが狭くなり、隣接するワ
イヤ間で干渉するおそれがある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor chip is mounted on a substrate by using a flip chip bonding technique. In recent years, the density of semiconductor chips has increased, and the number of electrode pads has also tended to increase. When the number of electrode pads is increased in this way, the arrangement pitch of the wires is narrowed in the configuration in which the wires are used for electrical connection with the substrate on which the semiconductor chip is mounted, and there is a risk of interference between adjacent wires.

【0002】このため、半導体チップの電極パッドにバ
ンプを形成し、この構成の半導体チップを基板上にフリ
ップチップボンディング技術を用いて実装する方法が採
用されるようになってきている。一方、上記のように半
導体チップの高集積化が図られることにより、各半導体
チップの消費電力は高くなり、これに伴い各半導体チッ
プが発生する発熱量は増大する傾向にある。このため、
半導体チップをフリップチップボンディング技術を用い
て実装した半導体装置においても放熱効率を向上させる
ことが要求されている。
Therefore, a method of forming bumps on the electrode pads of the semiconductor chip and mounting the semiconductor chip of this structure on the substrate by using the flip chip bonding technique has been adopted. On the other hand, due to the high integration of the semiconductor chips as described above, the power consumption of each semiconductor chip increases, and along with this, the amount of heat generated by each semiconductor chip tends to increase. For this reason,
It is also required to improve heat dissipation efficiency in a semiconductor device in which a semiconductor chip is mounted by using a flip chip bonding technique.

【0003】[0003]

【従来の技術】一般に、ベアチップ状の半導体チップを
フリップチップボンディング技術を用いて回路基板に実
装する半導体装置は、半導体チップの電極パッドに半田
バンプを形成し、これを回路基板に形成されている配線
パターンにフリップチップボンディングすることにより
半導体チップと回路基板とを電気的に接続する構成とさ
れている。
2. Description of the Related Art Generally, a semiconductor device in which a bare chip semiconductor chip is mounted on a circuit board by using a flip chip bonding technique has solder bumps formed on electrode pads of the semiconductor chip and formed on the circuit board. The semiconductor chip and the circuit board are electrically connected by flip-chip bonding to the wiring pattern.

【0004】また、半導体チップを回路基板にフリップ
チップボンディングした後、半導体チップの下面と回路
基板の上面との間に半田バンプを埋めるように樹脂(ア
ンダーフィルレジン)を装填し、これにより半田バンプ
の長寿命化を図ることが行われている。
Further, after flip-chip bonding the semiconductor chip to the circuit board, a resin (underfill resin) is loaded between the lower surface of the semiconductor chip and the upper surface of the circuit board so as to fill the solder bump, and thereby the solder bump is formed. Is being promoted.

【0005】従来、この種の半導体装置は、回路基板及
び半導体チップはモールド樹脂によるパッケージには収
納されてはおらず、半導体チップから発生した熱は輻射
により周囲に放熱される構成とされていた。
Conventionally, in this type of semiconductor device, the circuit board and the semiconductor chip are not housed in a package made of mold resin, but the heat generated from the semiconductor chip is radiated to the surroundings.

【0006】[0006]

【発明が解決しようとする課題】しかるに、半導体チッ
プから発生した熱を輻射により周囲に放熱する放熱構造
では、十分な放熱効率を得ることができないという問題
点があった。そこで放熱効率を向上されるために、半導
体チップの上面に放熱フィンを装着し、半導体チップで
発生した熱をこの放熱フィンを用いて放熱する構成が考
えられる。
However, the heat radiation structure that radiates the heat generated from the semiconductor chip to the surroundings by radiation radiates the problem that sufficient heat radiation efficiency cannot be obtained. Therefore, in order to improve the heat dissipation efficiency, a structure in which a heat dissipation fin is mounted on the upper surface of the semiconductor chip and the heat generated in the semiconductor chip is dissipated using this heat dissipation fin can be considered.

【0007】しかるに、フリップチップボンディング技
術を用いて半導体チップを回路基板上に搭載する構成で
は、放熱フィンを半導体チップに搭載した場合、放熱フ
ィンの重量は全て半田バンプに印加されてしまう。ま
た、半田バンプは硬度の低い半田により形成されている
ため変形しやすいものである。更に、放熱効率を向上さ
せる面からは放熱フィンに設けられるフィン(放熱羽)
の数は多くする方が望ましく、よって放熱効率の向上を
図ると放熱フィンの重量は増大してしまう。
However, in the configuration in which the semiconductor chip is mounted on the circuit board by using the flip chip bonding technique, when the radiation fin is mounted on the semiconductor chip, the weight of the radiation fin is entirely applied to the solder bump. In addition, the solder bump is easily deformed because it is made of solder having low hardness. Furthermore, from the aspect of improving heat dissipation efficiency, fins (heat dissipation wings) provided on the heat dissipation fins.
It is desirable to increase the number of the heat radiation fins. Therefore, if the heat radiation efficiency is improved, the weight of the heat radiation fins increases.

【0008】よって、単に半導体チップに直接放熱フィ
ンを配設すると、半田バンプに多大な応力が印加し、半
田バンプの変形,破損等により半導体チップと回路基板
との間で電気的接続不良が発生するおそれがあると言う
問題点があった。この問題点は、半導体チップと回路基
板の上面との間にアンダーフィルレジンを装填すること
により若干改良されるが、アンダーフィルレジンも樹脂
で変形し易いものであるため、アンダーフィルレジンを
配設しただけでは上記の電気的接続不良の発生を確実に
防止することはできなかった。
Therefore, if the radiation fins are simply arranged directly on the semiconductor chip, a great stress is applied to the solder bumps, and the solder bumps are deformed or damaged, resulting in poor electrical connection between the semiconductor chip and the circuit board. There was a problem that there was a risk of doing so. This problem is ameliorated slightly by loading the underfill resin between the semiconductor chip and the upper surface of the circuit board. However, since the underfill resin is also easily deformed by resin, the underfill resin is provided. Only by doing so, it was not possible to reliably prevent the occurrence of the above-mentioned electrical connection failure.

【0009】本発明は上記の点に鑑みてなされたもので
あり、半導体チップと回路基板との電気的接続性を良好
に維持しつつ放熱効率を向上しうる半導体装置を提供す
ることを目的とする。
The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor device capable of improving heat dissipation efficiency while maintaining good electrical connectivity between a semiconductor chip and a circuit board. To do.

【0010】[0010]

【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項1
記載の発明では、基板上に半導体チップがフリップチッ
プボンディング技術を用いて搭載される半導体装置にお
いて、前記半導体チップと熱的に接合されて放熱処理を
行う放熱フィンを設けると共に、前記基板上の前記半導
体チップが搭載される部位の周辺位置に、前記半導体チ
ップの基板搭載面からの高さと実質的に同一高さを有し
た支持部材を配設し、前記放熱フィンを前記支持部材に
より支持する構成としたことを特徴とするものである。
The above objects can be attained by taking the following means. Claim 1
In the described invention, in a semiconductor device in which a semiconductor chip is mounted on a substrate by using a flip chip bonding technique, a heat radiation fin that is thermally joined to the semiconductor chip to perform a heat radiation process is provided, and A structure in which a supporting member having a height substantially the same as the height from the substrate mounting surface of the semiconductor chip is disposed in the peripheral position of a portion where the semiconductor chip is mounted, and the heat radiation fin is supported by the supporting member. It is characterized by that.

【0011】また、請求項2記載の発明では、前記請求
項1記載の半導体装置において、前記半導体チップ及び
前記支持部材の上面に共に当接するよう放熱フィンを配
設したことを特徴とするものである。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a radiation fin is provided so as to come into contact with the upper surfaces of the semiconductor chip and the supporting member. is there.

【0012】また、請求項3記載の発明では、前記請求
項1または2記載の半導体装置において、前記支持部材
を高熱伝導性材料により形成したことを特徴とするもの
である。また、請求項4記載の発明では、前記請求項1
乃至3のいずれかに記載の半導体装置において、前記基
板と前記半導体チップとの間に、アンダーフィルレジン
を配設したことを特徴とするものである。
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the supporting member is formed of a high thermal conductive material. In the invention according to claim 4, the invention according to claim 1
The semiconductor device according to any one of items 1 to 3, wherein an underfill resin is provided between the substrate and the semiconductor chip.

【0013】更に、請求項5記載の発明では、前記請求
項4記載の半導体装置において、前記半導体チップと前
記支持部材とが少なくとも0.5mm以上離間するよう
構成したことを特徴とするものである。
Further, the invention according to claim 5 is the semiconductor device according to claim 4, characterized in that the semiconductor chip and the supporting member are separated from each other by at least 0.5 mm or more. .

【0014】上記した各手段は、次のように作用する。
請求項1記載の発明によれば、基板上の半導体チップが
搭載される部位の周辺位置に支持部材を配設し、かつこ
の支持部材が半導体チップの基板搭載面からの高さと実
質的に同一高さを有するよう構成したことにより、半導
体チップの上部に重量が大なる載置部材を載置する際、
この載置部材を支持部材により支持することができる。
よって、載置部材の重量が、半導体チップと回路基板と
の接合部に位置するバンプに全て印加されることを防止
することができる。
Each of the above means operates as follows.
According to the first aspect of the present invention, the supporting member is arranged in the peripheral position of the portion on the substrate where the semiconductor chip is mounted, and the supporting member is substantially the same as the height of the semiconductor chip from the substrate mounting surface. Since the mounting member having a large height is mounted on the upper part of the semiconductor chip by the structure having the height,
The mounting member can be supported by the support member.
Therefore, it is possible to prevent the weight of the mounting member from being entirely applied to the bumps located at the joint between the semiconductor chip and the circuit board.

【0015】また、基板上の半導体チップが搭載される
部位の周辺位置に支持部材を設け、この支持部材により
放熱フィンを支持する構成としたことにより、放熱フィ
ンの重量を支持部材で受けることができる。よって、放
熱フィンの重量が半導体チップと回路基板との接合部に
位置するバンプに印加されることを防止することができ
る。
Further, since the supporting member is provided in the peripheral position of the portion on which the semiconductor chip is mounted on the substrate and the radiation fin is supported by this supporting member, the weight of the radiation fin can be received by the supporting member. it can. Therefore, it is possible to prevent the weight of the heat radiation fin from being applied to the bump located at the joint between the semiconductor chip and the circuit board.

【0016】また、請求項2記載の発明によれば、放熱
フィンが半導体チップ及び支持部材の上面に共に当接す
るよう構成したことにより、放熱フィンの重量は支持部
材及び半導体チップの双方で受けることとなる。
According to the second aspect of the present invention, since the radiation fins are configured to abut both the upper surface of the semiconductor chip and the upper surface of the support member, the weight of the radiation fin is received by both the support member and the semiconductor chip. Becomes

【0017】よって、半導体チップと回路基板との接合
部に印加される応力は分散化され、半田バンプの変形及
び破損は抑制されるため、放熱効率を向上させつつ半導
体チップと回路基板との電気的接続を良好とすることが
できる。また、請求項3記載の発明によれば、支持部材
を高熱伝導性材料により形成したことにより、支持部材
を放熱部材として用いることが可能となり、半導体チッ
プの放熱効率を更に向上させることができる。
Therefore, the stress applied to the joint portion between the semiconductor chip and the circuit board is dispersed, and the deformation and damage of the solder bumps are suppressed, so that the heat dissipation efficiency is improved and the electric power between the semiconductor chip and the circuit board is improved. Connection can be improved. According to the third aspect of the present invention, since the support member is formed of the high thermal conductive material, the support member can be used as a heat dissipation member, and the heat dissipation efficiency of the semiconductor chip can be further improved.

【0018】また、請求項4記載の発明によれば、基板
と半導体チップとの間にアンダーフィルレジンを配設し
たことにより、半導体チップと回路基板との接合部に印
加される応力はアンダーフィルレジンによっても受けら
れるため、バンプに印加される応力を更に低減すること
ができる。
According to the fourth aspect of the invention, since the underfill resin is provided between the substrate and the semiconductor chip, the stress applied to the joint between the semiconductor chip and the circuit board is underfilled. Since it is also received by the resin, the stress applied to the bump can be further reduced.

【0019】更に、請求項5記載の発明によれば、基板
と半導体チップとの間にアンダーフィルレジンを配設し
た構成の半導体装置において、半導体チップと支持部材
とが少なくとも0.5mm以上離間するよう構成したこ
とにより、基板と半導体チップとの接合位置から流出し
たアンダーフィルレジンが支持部材に影響を与えること
を防止できる。即ち、アンダーフィルレジンは、基板と
半導体チップとの間に介装した場合、どうしても若干量
流出する。この流出量は半導体チップの外周に約0.5
mm未満であることが経験的に判っており、よって支持
部材を半導体チップに対してが少なくとも0.5mm以
上離間させることにより、アンダーフィルレジンが支持
部材に影響を与えることを防止できる。
Further, according to the invention of claim 5, in a semiconductor device having an underfill resin arranged between the substrate and the semiconductor chip, the semiconductor chip and the supporting member are separated from each other by at least 0.5 mm or more. With this structure, it is possible to prevent the underfill resin flowing out from the bonding position between the substrate and the semiconductor chip from affecting the supporting member. That is, when the underfill resin is interposed between the substrate and the semiconductor chip, the underfill resin inevitably flows out in a slight amount. This outflow amount is about 0.5 on the outer periphery of the semiconductor chip.
It is empirically known to be less than mm, and therefore, by spacing the support member from the semiconductor chip by at least 0.5 mm or more, it is possible to prevent the underfill resin from affecting the support member.

【0020】[0020]

【発明の実施の形態】次に本発明の実施の形態について
説明する。図1は本発明の第1実施例である半導体装置
1を示している。半導体装置1はシングルチップのBG
A(Ball Grid Array) 構造の半導体装置であり、大略す
ると半導体チップ2,回路基板3,放熱フィン4,外部
接続用バンプ5、及び本発明の要部となる支持部材6等
により構成されている。
Next, an embodiment of the present invention will be described. FIG. 1 shows a semiconductor device 1 which is a first embodiment of the present invention. The semiconductor device 1 is a single-chip BG.
A semiconductor device having an A (Ball Grid Array) structure, which is roughly composed of a semiconductor chip 2, a circuit board 3, a radiation fin 4, an external connection bump 5, and a supporting member 6 which is a main part of the present invention. .

【0021】半導体チップ2は高集積化されることによ
り消費電力が高いチップであり、従って発熱量も大きい
ものである。この半導体チップ2は回路基板3と対向す
る面に多数の電極パッド(図示せず)が形成されてお
り、この各電極パッドには内部接続用の半田バンプ7が
形成されている。
The semiconductor chip 2 is a chip that consumes a large amount of power due to high integration, and therefore generates a large amount of heat. A large number of electrode pads (not shown) are formed on the surface of the semiconductor chip 2 facing the circuit board 3, and solder bumps 7 for internal connection are formed on each of the electrode pads.

【0022】上記構成とされた半導体チップ2は、フリ
ップチップボンディング技術を用いて回路基板3に搭載
される。即ち、回路基板3の上面(半導体チップ2の搭
載面3a)には半田バンプ7の形成位置に対応するよう
上部接続パターン(図示せず)が形成されており、半導
体チップ2を回路基板3にフェイスダウンし、熱ツール
を用いて半田バンプ7を上部接続パターンに接合する。
このフリップチップボンディングを行うことにより、半
導体チップ2は回路基板3に接合される。
The semiconductor chip 2 having the above structure is mounted on the circuit board 3 by using the flip chip bonding technique. That is, an upper connection pattern (not shown) is formed on the upper surface of the circuit board 3 (mounting surface 3a of the semiconductor chip 2) so as to correspond to the positions where the solder bumps 7 are formed. Face down and bond the solder bumps 7 to the upper connection pattern using a thermal tool.
The semiconductor chip 2 is bonded to the circuit board 3 by performing this flip chip bonding.

【0023】また、半導体チップ2と回路基板3の搭載
面3aとの離間部分(即ち、半田バンプ7が配設された
部分。以下、この離間部分を接合部という)には、アン
ダーフィルレジン11が装填されている。このように、
半導体チップ2と回路基板3との接合部にアンダーフィ
ルレジン11を装填することにより、半田バンプ7を保
護することができ、よって半田バンプ7の長寿命化を図
ることができる。
Further, an underfill resin 11 is provided in a separated portion between the semiconductor chip 2 and the mounting surface 3a of the circuit board 3 (that is, a portion where the solder bumps 7 are arranged. This separated portion is hereinafter referred to as a joint portion). Is loaded. in this way,
By loading the underfill resin 11 at the joint between the semiconductor chip 2 and the circuit board 3, the solder bump 7 can be protected, and thus the life of the solder bump 7 can be extended.

【0024】回路基板3は多層配線基板であり、多層樹
脂基板及びセラミック多層基板の何れを適用することも
可能である。この回路基板3の上面には、前述したよう
に半田バンプ7がボンディングされる上部接続パターン
が形成されており、また下面3bには外部接続用バンプ
5が配設される下部接続パターン(図示せず)が形成さ
れている。更に、上部接続パターンと下部接続パターン
は、回路基板3内に形成されている内部配線により接続
された構成とされている。
The circuit board 3 is a multilayer wiring board, and either a multilayer resin board or a ceramic multilayer board can be applied. An upper connection pattern for bonding the solder bumps 7 is formed on the upper surface of the circuit board 3 as described above, and a lower connection pattern (not shown) on which the external connection bumps 5 are arranged on the lower surface 3b. ) Is formed. Further, the upper connection pattern and the lower connection pattern are connected by the internal wiring formed in the circuit board 3.

【0025】外部接続用バンプ5は、例えば予め形成さ
れている半田ボールを回路基板3の下部配線パターンに
接合することにより形成されたものである。この外部接
続用バンプ5は、実装時に半導体装置1を実装基板に接
続する外部接続端子として機能する。
The external connection bumps 5 are formed, for example, by bonding preformed solder balls to the lower wiring pattern of the circuit board 3. The external connection bumps 5 function as external connection terminals that connect the semiconductor device 1 to the mounting substrate during mounting.

【0026】尚、本実施例では半導体装置1の外部接続
端子としてバンプを用いているが、外部接続端子はバン
プに限定されるものではなく、リード,ピン等の他の端
子構造を採用することも可能である。支持部材6は枠状
形状を有しており、回路基板3の上部に配設されるもの
である。本実施例においては、支持部材6はBTレジン
(三菱ガス化学製)等のガラスエポキシ樹脂により形成
されており、その中央に形成されたキャビティ部8内に
回路基板3に搭載された半導体チップ2が位置するよう
構成されている。よって、支持部材6を回路基板3に配
設した状態で、支持部材6は半導体チップ2の周囲に位
置することとなる。
Although the bumps are used as the external connection terminals of the semiconductor device 1 in this embodiment, the external connection terminals are not limited to the bumps, and other terminal structures such as leads and pins may be adopted. Is also possible. The supporting member 6 has a frame-like shape and is arranged on the circuit board 3. In this embodiment, the supporting member 6 is made of a glass epoxy resin such as BT resin (manufactured by Mitsubishi Gas Chemical Co., Ltd.), and the semiconductor chip 2 mounted on the circuit board 3 in the cavity 8 formed at the center thereof. Are configured to be located. Therefore, the support member 6 is located around the semiconductor chip 2 in a state where the support member 6 is arranged on the circuit board 3.

【0027】この支持部材6は回路基板3に接着剤9を
用いて接着されている。支持部材6を回路基板3に接着
する接着剤9としては、エポキシ樹脂,エポキシ樹脂フ
ィルム,熱可塑性樹脂,熱可塑性樹脂フィルム等を用い
ることが可能である。また、支持部材6の回路基板3の
搭載面3aからの高さは、回路基板3に搭載された状態
における半導体チップ2の高さと実質的に等しい高さ
(図中、矢印Hで示す)となるよう設定されている。こ
こで、実質的というのは、支持部材6の回路基板3の搭
載面3aからの高さは、回路基板3に搭載された状態に
おける半導体チップ2の高さに対して若干量増減可能で
あることをいう。
The support member 6 is adhered to the circuit board 3 with an adhesive 9. As the adhesive 9 for adhering the support member 6 to the circuit board 3, an epoxy resin, an epoxy resin film, a thermoplastic resin, a thermoplastic resin film, or the like can be used. The height of the supporting member 6 from the mounting surface 3a of the circuit board 3 is substantially equal to the height of the semiconductor chip 2 mounted on the circuit board 3 (indicated by an arrow H in the figure). Is set to. Here, substantially, the height of the support member 6 from the mounting surface 3a of the circuit board 3 can be slightly increased or decreased with respect to the height of the semiconductor chip 2 mounted on the circuit board 3. Say that.

【0028】即ち、上記のように支持部材6は接着剤9
を用いて回路基板3に接着され、かつ後述するように放
熱フィン4も支持部材6の上部に接着剤10を用いて接
着されるため、この接着剤9,10の厚さ分だけ支持部
材6の回路基板3の搭載面3aからの高さに自由度を持
たせることができる。
That is, as described above, the support member 6 is attached to the adhesive 9
Is adhered to the circuit board 3 and the heat dissipation fin 4 is also adhered to the upper portion of the support member 6 using the adhesive 10, as will be described later. The height from the mounting surface 3a of the circuit board 3 can be given a degree of freedom.

【0029】具体的には、支持部材6の回路基板3の搭
載面3aからの高さは、回路基板3に搭載された状態に
おける半導体チップ2の高さに対して±0.2mmの自
由度を持たせることが可能である。よって、本明細書で
は支持部材6の回路基板3の搭載面3aからの高さと、
回路基板3に搭載された状態における半導体チップ2の
高さに±0.2mmの差があっても、実質的に等しい高
さであるということとする。
Specifically, the height of the support member 6 from the mounting surface 3a of the circuit board 3 is ± 0.2 mm with respect to the height of the semiconductor chip 2 mounted on the circuit board 3. It is possible to have Therefore, in this specification, the height of the support member 6 from the mounting surface 3a of the circuit board 3 and
Even if there is a difference of ± 0.2 mm in the height of the semiconductor chip 2 mounted on the circuit board 3, they are substantially equal in height.

【0030】更に、支持部材6に形成されたキャビティ
部8の内壁と半導体チップ2とは、少なくとも0.5m
m以上離間するよう構成されている。このように、支持
部材6と半導体チップ2とを0.5mm以上離間させる
ことにより、前記したアンダーフィルレジン11が支持
部材6に影響することを防止することができる。尚、こ
れについては後に詳述するものとする。
Further, the inner wall of the cavity portion 8 formed in the supporting member 6 and the semiconductor chip 2 are at least 0.5 m.
It is configured to be separated by m or more. By thus separating the support member 6 and the semiconductor chip 2 from each other by 0.5 mm or more, it is possible to prevent the underfill resin 11 from affecting the support member 6. Note that this will be described in detail later.

【0031】また、本実施例においては、支持部材6の
材料としてBTレジン(三菱ガス化学製)等のガラスエ
ポキシ樹脂を用いた例を示しているが、支持部材6の材
料としてコバール,42アロイ,アルミニウム,銅等の
金属、或いはこれらの金属にニッケル,金等のメッキを
施したものを用いることが可能である。また、支持部材
6としてこれらの金属を用いた場合には、支持部材6は
回路基板3に半田,銀ろう,金−錫等を接着剤として接
着することができる。
In this embodiment, a glass epoxy resin such as BT resin (manufactured by Mitsubishi Gas Chemical Co., Ltd.) is used as the material of the supporting member 6, but Kovar, 42 alloy is used as the material of the supporting member 6. It is possible to use a metal such as aluminum, aluminum, or copper, or a material obtained by plating these metals with nickel, gold, or the like. When these metals are used as the supporting member 6, the supporting member 6 can be bonded to the circuit board 3 by using solder, silver solder, gold-tin or the like as an adhesive.

【0032】放熱フィン4は、上記構成とされた支持部
材6及び半導体チップ2の上部に配設される。放熱フィ
ン4は例えばアルミニウム等の高熱伝導性材料により形
成されており、複数のフィン12(放熱羽)を有した構
成とされている。この放熱フィン4は、上記したように
接着剤10を用いて支持部材6及び半導体チップ2の上
部に接着される。この接着剤10としては、熱伝導性の
良好な接着剤が選定されている。また、周知のように放
熱フィン4はフィン12の数が多く空気と接触する面積
が広いほど放熱効率が良好であるため、その形状は大き
くなる傾向があり、これに伴い重量も重くなる傾向があ
る。
The radiating fins 4 are arranged on the supporting member 6 and the semiconductor chip 2 having the above-mentioned structure. The radiating fins 4 are made of, for example, a highly heat conductive material such as aluminum and have a plurality of fins 12 (radiating vanes). The heat radiation fins 4 are bonded to the support member 6 and the upper portion of the semiconductor chip 2 using the adhesive 10 as described above. As the adhesive 10, an adhesive having good thermal conductivity is selected. Further, as is well known, the heat dissipation fin 4 has a larger number of fins 12 and a larger area in contact with air has a better heat dissipation efficiency, so that its shape tends to be larger, and accordingly, the weight tends to be heavier. is there.

【0033】上記構成とされた半導体装置1は、支持部
材6の回路基板3の搭載面3aからの高さと回路基板3
に搭載された状態における半導体チップ2の高さとが実
質的に等しい高さHとされているため、放熱フィン4を
配設した際、放熱フィン4を半導体チップ2と支持部材
6の双方で支持する構成となる。即ち、本実施例に係る
半導体装置1では、放熱フィン4の重量を支持部材6及
び半導体チップ2の双方で受けることとなる。
In the semiconductor device 1 having the above-described structure, the height of the supporting member 6 from the mounting surface 3a of the circuit board 3 and the circuit board 3 are different.
Since the height of the semiconductor chip 2 mounted on the semiconductor chip 2 is substantially equal to the height H, when the heat radiation fin 4 is arranged, the heat radiation fin 4 is supported by both the semiconductor chip 2 and the support member 6. Will be configured. That is, in the semiconductor device 1 according to the present embodiment, the weight of the heat radiation fin 4 is received by both the support member 6 and the semiconductor chip 2.

【0034】これにより、放熱フィン4の重量は、支持
部材6が放熱フィン4と当接する面積S1と半導体チッ
プ2が放熱フィン4と当接する面積S2(S1>S2)
との比に応じて分散化される。よって、半導体チップ2
と回路基板3との接合部に印加される応力は、支持部材
6を設けない構成に比べて大幅に小さくすることがで
き、これにより接合部に配設されている半田バンプ7の
変形及び破損を防止することができる。
As a result, the weight of the radiation fins 4 is the area S1 where the support member 6 contacts the radiation fins 4 and the area S2 where the semiconductor chip 2 contacts the radiation fins 4 (S1> S2).
And distributed according to the ratio. Therefore, the semiconductor chip 2
The stress applied to the joint between the circuit board 3 and the circuit board 3 can be made significantly smaller than that in the configuration in which the support member 6 is not provided, whereby the solder bumps 7 arranged at the joint are deformed and damaged. Can be prevented.

【0035】また、同様の理由により、放熱フィン4と
して多数のフィン12を有したもの、即ち重量の大なる
ものを用いることが可能となる。よって、放熱効率を向
上させつつ半導体チップ2と回路基板3との電気的接続
を良好とすることができる。また、上記したように支持
部材6の材料としてコバール,42アロイ,アルミニウ
ム,銅等の金属、或いはこれらの金属にニッケル,金等
のメッキを施したものを用いた場合には、支持部材6を
樹脂により形成した場合に比べて熱伝導性は高くなる。
よって、支持部材6を放熱部材として用いることが可能
となり、半導体チップ2で発生する熱を放熱フィン4に
加えて支持部材6でも放熱できるため、半導体チップ2
の放熱効率を更に向上させることができる。
Further, for the same reason, it is possible to use a heat radiation fin 4 having a large number of fins 12, that is, a heavy one. Therefore, it is possible to improve the heat dissipation efficiency and improve the electrical connection between the semiconductor chip 2 and the circuit board 3. Further, as described above, when the supporting member 6 is made of metal such as Kovar, 42 alloy, aluminum or copper, or those metals plated with nickel, gold or the like, the supporting member 6 is The thermal conductivity is higher than that of the case where it is formed of resin.
Therefore, the supporting member 6 can be used as a heat radiating member, and the heat generated in the semiconductor chip 2 can be radiated by the supporting member 6 in addition to the heat radiating fins 4.
The heat dissipation efficiency of can be further improved.

【0036】図2は本発明の第2実施例である半導体装
置1Aを示している。尚、図2において図1に示した半
導体装置1と同一構成については同一符号を附してその
説明を省略する。また、後に図3を用いて説明する第3
実施例に係る半導体装置1Bについても同様とする。
FIG. 2 shows a semiconductor device 1A according to the second embodiment of the present invention. 2, the same components as those of the semiconductor device 1 shown in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted. In addition, the third described later with reference to FIG.
The same applies to the semiconductor device 1B according to the example.

【0037】図2に示す半導体装置1Aは、放熱フィン
4を半導体チップ2及び支持部材6の上部に固定する手
段として、第1実施例に係る半導体装置1で用いた接着
剤10に代えて螺子13を用いたことを特徴とするもの
である。放熱フィン4及び支持部材6の所定位置には螺
子13を挿通するための貫通孔14,15が穿設されて
おり、また回路基板3の所定位置には螺子13と螺合す
るネジ孔16が形成されている。この各孔14〜16は
連通するよう形成されている。
The semiconductor device 1A shown in FIG. 2 has a screw instead of the adhesive 10 used in the semiconductor device 1 according to the first embodiment as a means for fixing the radiation fin 4 to the upper part of the semiconductor chip 2 and the support member 6. 13 is used. Through holes 14 and 15 for inserting the screws 13 are formed at predetermined positions of the heat radiation fin 4 and the supporting member 6, and screw holes 16 to be screwed with the screws 13 are provided at predetermined positions of the circuit board 3. Has been formed. The holes 14 to 16 are formed so as to communicate with each other.

【0038】よって、放熱フィン4と支持部材6(回路
基板3に位置決めされた上で接着されている)とを位置
決めした上で、貫通孔14,15に螺子13を挿入しネ
ジ孔16に螺着することにより、放熱フィン4を半導体
チップ2及び支持部材6の上部に固定することができ
る。
Therefore, after positioning the radiation fin 4 and the support member 6 (positioned and bonded to the circuit board 3), the screw 13 is inserted into the through holes 14 and 15 and screwed into the screw hole 16. By mounting, the heat radiation fins 4 can be fixed to the upper portions of the semiconductor chip 2 and the support member 6.

【0039】上記構成とされた半導体装置1Aは、放熱
フィン4が半導体チップ2と直接当接する構成となるた
め、第1実施例のように放熱フィン4と半導体チップ2
との間に樹脂よりなる接着剤10を介装する構成に比
べ、放熱フィン4と半導体チップ2との間における熱伝
達を良好に行うことができる。よって、本実施例のよう
に放熱フィン4と半導体チップ2とを直接当接させる構
成とすることにより、放熱効率を向上させることができ
る。
In the semiconductor device 1A having the above structure, the heat radiation fins 4 are in direct contact with the semiconductor chip 2, so that the heat radiation fins 4 and the semiconductor chip 2 are the same as in the first embodiment.
As compared with the configuration in which the adhesive 10 made of resin is interposed between the heat dissipating fin and the semiconductor chip 2, heat transfer between the heat dissipating fins 4 and the semiconductor chip 2 can be favorably performed. Therefore, the heat radiation efficiency can be improved by directly contacting the heat radiation fin 4 and the semiconductor chip 2 as in this embodiment.

【0040】図3は本発明の第3実施例である半導体装
置1Bを示している。本実施例では、回路基板3の搭載
面3aに半導体チップ2に加えて電子素子18が配設さ
れた半導体装置に本願発明を適用した例である。電子素
子18は例えばチップ抵抗,チップコンデンサー等であ
り、搭載面3aの所定位置に搭載されている。この電子
素子18の配設位置には支持部材6を配設することはで
きないため、本実施例においては支持部材6を複数に分
割された分割体6a,6bにより構成し、この分割体6
a,6bを半導体チップ2及び電子素子18が配設され
ていない部位に設けた構成としている。
FIG. 3 shows a semiconductor device 1B which is a third embodiment of the present invention. The present embodiment is an example in which the present invention is applied to a semiconductor device in which an electronic element 18 is arranged on the mounting surface 3a of the circuit board 3 in addition to the semiconductor chip 2. The electronic element 18 is, for example, a chip resistor, a chip capacitor, or the like, and is mounted at a predetermined position on the mounting surface 3a. Since the support member 6 cannot be arranged at the position where the electronic element 18 is arranged, in the present embodiment, the support member 6 is composed of a plurality of divided bodies 6a and 6b.
A and 6b are provided in a portion where the semiconductor chip 2 and the electronic element 18 are not provided.

【0041】本実施例に係る半導体装置1Bの如く、回
路基板3に配設されている半導体チップ2及び電子素子
18のレイアウトに応じて支持部材6を設けることは可
能であり、よって回路基板3に電子素子18が搭載され
ていても、放熱効率を向上させつつ半導体チップ2と回
路基板3との電気的接続を良好とすることができる。
As in the semiconductor device 1B according to this embodiment, it is possible to provide the supporting member 6 according to the layout of the semiconductor chip 2 and the electronic element 18 arranged on the circuit board 3, and thus the circuit board 3 is provided. Even if the electronic element 18 is mounted on the semiconductor chip 2, it is possible to improve the heat dissipation efficiency and improve the electrical connection between the semiconductor chip 2 and the circuit board 3.

【0042】続いて、本発明に係る半導体装置の製造方
法について説明する。尚、以下の説明では、図1に示し
た第1実施例に係る半導体装置1の製造方法を例に挙げ
て説明するものとする。図4乃至図6は第1実施例に係
る半導体装置1の製造方法を示している。本実施例に係
る製造方法は、大略するとチップ搭載工程,支持部材配
設工程,放熱フィン配設工程,及び外部端子形成工程よ
りなっている。以下、各構成について説明する。尚、各
図において図1に示した第1実施例に係る半導体装置1
と同一構成については同一符号を附して説明するものと
する。
Next, a method of manufacturing a semiconductor device according to the present invention will be described. In the following description, the method for manufacturing the semiconductor device 1 according to the first embodiment shown in FIG. 1 will be described as an example. 4 to 6 show a method of manufacturing the semiconductor device 1 according to the first embodiment. The manufacturing method according to the present embodiment roughly includes a chip mounting step, a supporting member disposing step, a radiation fin disposing step, and an external terminal forming step. Hereinafter, each configuration will be described. In each figure, the semiconductor device 1 according to the first embodiment shown in FIG.
The same components as those in FIG.

【0043】図4はチップ搭載工程を示している。回路
基板3は多層配線基板であり、半導体装置1の製造方法
とは別工程である回路基板形成工程において形成され
る。前述したように、この回路基板3の上面である搭載
面3aには上部接続パターンが形成されると共に、下面
3bには下部接続パターンが形成されている。また、上
部接続パターンと下部接続パターンは、回路基板3内に
形成されている内部配線により接続されている。
FIG. 4 shows a chip mounting process. The circuit board 3 is a multilayer wiring board and is formed in a circuit board forming step which is a step different from the manufacturing method of the semiconductor device 1. As described above, the upper connection pattern is formed on the mounting surface 3a, which is the upper surface of the circuit board 3, and the lower connection pattern is formed on the lower surface 3b. Further, the upper connection pattern and the lower connection pattern are connected by the internal wiring formed in the circuit board 3.

【0044】一方、半導体チップ2は予め電極パッド上
に半田バンプ7が形成されている。この半導体チップ2
はハンドリング装置により回路基板3上の所定位置に載
置され、続いて熱ツールにより加熱処理されることによ
り半田バンプ7が上部接続パターンに接合される。これ
により、半導体チップ2と回路基板3と電気的に接続さ
れた構成となる。
On the other hand, the semiconductor chip 2 has solder bumps 7 formed on the electrode pads in advance. This semiconductor chip 2
Is placed at a predetermined position on the circuit board 3 by a handling device, and is then heat-treated by a thermal tool to bond the solder bumps 7 to the upper connection pattern. As a result, the semiconductor chip 2 and the circuit board 3 are electrically connected.

【0045】続いて、半導体チップ2と回路基板3との
間に形成された接合部にアンダーフィルレジン11を装
填する。このアンダーフィルレジン11は、半導体チッ
プ2の下面と搭載面3aとの間に樹脂を注入することに
より行われる。この際、アンダーフィルレジン11はあ
る程度の流動性を有しているため、半導体チップ2のの
周辺に若干量流出してしまう。このアンダーフィルレジ
ン11が流出する範囲は、半導体チップ2の外周より
0.5mm未満の範囲である(図中、矢印Lで示す)。
Subsequently, the underfill resin 11 is loaded in the joint formed between the semiconductor chip 2 and the circuit board 3. This underfill resin 11 is performed by injecting resin between the lower surface of the semiconductor chip 2 and the mounting surface 3a. At this time, since the underfill resin 11 has a certain degree of fluidity, it slightly flows out to the periphery of the semiconductor chip 2. The range in which the underfill resin 11 flows out is less than 0.5 mm from the outer circumference of the semiconductor chip 2 (indicated by arrow L in the figure).

【0046】以上説明したチップ搭載工程が終了する
と、続いて図5に示す支持部材配設工程が実施される。
支持部材配設工程では、先ず半導体チップ2が搭載され
た回路基板3の上部に接着剤9が塗布される。また、支
持部材6は、別工程として実施される支持部材形成工程
において、例えばプレス成形等により形成される。この
際、キャビティ部8も一体的に形成される。
When the chip mounting process described above is completed, the supporting member disposing process shown in FIG. 5 is subsequently performed.
In the supporting member arranging step, first, the adhesive 9 is applied on the circuit board 3 on which the semiconductor chip 2 is mounted. Further, the support member 6 is formed by, for example, press molding in the support member forming step which is performed as a separate step. At this time, the cavity portion 8 is also integrally formed.

【0047】この際、上記したように、支持部材6に形
成されるキャビティ部8は、半導体チップ2に対して少
なくとも0.5mm以上離間する形状に形成される。ま
た、前記した接着剤9の塗布位置もこれに対応するよう
設定されている。上記のように形成された支持部材6
は、ハンドリング装置等より回路基板3上に載置され接
着剤9により固定される。この固定状態において、キャ
ビティ部8の形状を上記の如く設定することにより、半
導体チップ2と支持部材6との間は少なくとも0.5m
m以上離間する。
At this time, as described above, the cavity portion 8 formed in the supporting member 6 is formed in a shape separated from the semiconductor chip 2 by at least 0.5 mm or more. The application position of the adhesive 9 is also set to correspond to this. Support member 6 formed as described above
Is placed on the circuit board 3 by a handling device or the like and fixed by the adhesive 9. In this fixed state, by setting the shape of the cavity portion 8 as described above, the distance between the semiconductor chip 2 and the supporting member 6 is at least 0.5 m.
Separate by m or more.

【0048】このような構成とすることにより、半導体
チップ2と回路基板3との接合位置から流出したアンダ
ーフィルレジン11が支持部材6に影響を与えることを
防止できる。即ち、アンダーフィルレジン11は、接合
部に注入した場合、どうしても若干量流出する。この流
出量は、前述したように半導体チップの外周に約0.5
mm未満(図中、矢印Lで示す)であることが経験的に
判っている。
With such a structure, it is possible to prevent the underfill resin 11 flowing out from the joining position between the semiconductor chip 2 and the circuit board 3 from affecting the supporting member 6. That is, when the underfill resin 11 is injected into the joint portion, the amount of the underfill resin 11 inevitably flows out. This outflow amount is about 0.5 on the outer periphery of the semiconductor chip as described above.
It is empirically known that it is less than mm (indicated by an arrow L in the figure).

【0049】よって、半導体チップ2と支持部材6との
離間距離を0.5mm未満とすると、支持部材6を回路
基板3に搭載した時点で支持部材6はアンダーフィルレ
ジン11上に乗り上げた状態となってしまう。この状態
では、支持部材6は傾いた状態となり、支持部材6の搭
載面3aからの高さを精度良く決めることができなくな
り、半導体チップ2の高さと支持部材6の高さに差が生
じてしまう。
Therefore, assuming that the distance between the semiconductor chip 2 and the supporting member 6 is less than 0.5 mm, the supporting member 6 is mounted on the underfill resin 11 when the supporting member 6 is mounted on the circuit board 3. turn into. In this state, the support member 6 is tilted, and the height of the support member 6 from the mounting surface 3a cannot be accurately determined, and a difference occurs between the height of the semiconductor chip 2 and the height of the support member 6. I will end up.

【0050】そこで本実施例では、支持部材6を半導体
チップ2に対してが少なくとも0.5mm以上離間させ
ることにより、アンダーフィルレジン11が支持部材6
に影響を与えることを防止し、これにより支持部材6の
搭載面3aからの高さと、半導体チップ2の搭載面3a
からの高さとが精度よく一致するよう構成している。
Therefore, in this embodiment, the underfill resin 11 is supported by the support member 6 by separating the support member 6 from the semiconductor chip 2 by at least 0.5 mm or more.
And the height of the support member 6 from the mounting surface 3a and the mounting surface 3a of the semiconductor chip 2 are prevented.
It is configured to accurately match the height from.

【0051】以上説明した支持部材配設工程が終了する
と、続いて図6に示す放熱フィン配設工程が実施され
る。放熱フィン4は別工程である放熱フィン形成工程に
おてい形成されており、放熱フィン配設工程では、先ず
放熱フィン4の下面に接着剤10を塗布する。続いて、
接着剤10が塗布された放熱フィン4をハンドリング装
置等を用いて半導体チップ2及び支持部材6の上部に載
置し、接着剤10により放熱フィン4を半導体チップ2
及び支持部材6の上部接着する。
When the supporting member disposing step described above is completed, the radiating fin disposing step shown in FIG. 6 is subsequently performed. The radiating fins 4 are formed in the radiating fin forming step which is a separate step. In the radiating fin disposing step, the adhesive 10 is first applied to the lower surface of the radiating fins 4. continue,
The radiation fin 4 coated with the adhesive 10 is placed on the semiconductor chip 2 and the support member 6 using a handling device or the like, and the radiation fin 4 is bonded to the semiconductor chip 2 by the adhesive 10.
And the upper part of the supporting member 6 is adhered.

【0052】この際、本実施例では支持部材6の回路基
板3の搭載面3aからの高さと回路基板3に搭載された
状態における半導体チップ2の高さとが実質的に等しい
高さHとされているため、放熱フィン配設工程において
放熱フィン4を配設した際、放熱フィン4は半導体チッ
プ2及び支持部材6の双方で支持される構成となる。
At this time, in this embodiment, the height H of the support member 6 from the mounting surface 3a of the circuit board 3 and the height of the semiconductor chip 2 mounted on the circuit board 3 are substantially equal to each other. Therefore, when the radiation fins 4 are arranged in the radiation fin arrangement step, the radiation fins 4 are supported by both the semiconductor chip 2 and the support member 6.

【0053】よって、前記したように半導体チップ2と
回路基板3との接合部に印加される応力は、支持部材6
を設けない構成に比べて大幅に小さくすることができ、
これにより接合部に配設されている半田バンプ7の変形
及び破損を防止することができる。
Therefore, as described above, the stress applied to the joint between the semiconductor chip 2 and the circuit board 3 is reduced by the supporting member 6
It can be made significantly smaller than the configuration without
As a result, it is possible to prevent deformation and damage of the solder bumps 7 arranged at the joints.

【0054】以上説明した放熱フィン配設工程が終了す
ると、続いて図示しない外部端子形成工程が実施され、
回路基板6の下面3bに形成されている下部接続パター
ンに半田ボールを接合することにより外部接続用バンプ
5が形成され、以上の処理を実施することにより図1に
示される半導体装置1が製造される。
When the heat dissipating fin arranging step described above is completed, an external terminal forming step (not shown) is subsequently carried out,
External connection bumps 5 are formed by joining solder balls to the lower connection patterns formed on the lower surface 3b of the circuit board 6, and the semiconductor device 1 shown in FIG. 1 is manufactured by performing the above processing. It

【0055】尚、図2及び図3に示す第2及び第3実施
例に係る半導体装置1A,1Bの製造も、若干の工程変
更を行うだけで、上記した製造方法に準じて実施するこ
とができる。
The manufacture of the semiconductor devices 1A and 1B according to the second and third embodiments shown in FIGS. 2 and 3 can also be carried out according to the above-described manufacturing method with only a slight change in the steps. it can.

【0056】[0056]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1記載の発明に
よれば、載置部材の重量の全てが、半導体チップと回路
基板との接合部に位置するバンプに印加されることを防
止できるため、バンプの損傷及び破損を防止でき、よっ
て半導体装置の信頼性を向上することができる。
According to the present invention as described above, the following various effects can be realized. According to the first aspect of the present invention, it is possible to prevent all of the weight of the mounting member from being applied to the bumps located at the joints between the semiconductor chip and the circuit board. Therefore, it is possible to prevent the bumps from being damaged or damaged. Therefore, the reliability of the semiconductor device can be improved.

【0057】また、放熱フィンの重量が半導体チップと
回路基板との接合部に位置するバンプに印加されること
を防止することができるため、放熱効率を向上しつつバ
ンプの損傷及び破損を防止することができる。また、請
求項2記載の発明によれば、半導体チップと回路基板と
の接合部に印加される応力は分散化され、半田バンプの
変形及び破損は抑制されるため、放熱効率を向上させつ
つ半導体チップと回路基板との電気的接続を良好とする
ことができる。
Further, since it is possible to prevent the weight of the heat radiation fin from being applied to the bump located at the joint between the semiconductor chip and the circuit board, the heat radiation efficiency is improved and the bump is prevented from being damaged or damaged. be able to. According to the second aspect of the present invention, the stress applied to the joint between the semiconductor chip and the circuit board is dispersed, and the deformation and damage of the solder bumps are suppressed. Good electrical connection between the chip and the circuit board can be achieved.

【0058】また、請求項3記載の発明によれば、支持
部材を高熱電動性材料により形成したことにより、支持
部材を放熱部材として用いることが可能となり、半導体
チップの放熱効率を更に向上させることができる。ま
た、請求項4記載の発明によれば、半導体チップと回路
基板との接合部に印加される応力はアンダーフィルレジ
ンによっても受けられるため、バンプに印加される応力
を更に低減することができる。
According to the third aspect of the invention, since the supporting member is made of a high thermoelectric material, the supporting member can be used as a heat radiating member, and the heat radiating efficiency of the semiconductor chip can be further improved. You can Further, according to the invention described in claim 4, since the stress applied to the joint portion between the semiconductor chip and the circuit board is also received by the underfill resin, the stress applied to the bump can be further reduced.

【0059】更に、請求項5記載の発明によれば、支持
部材を半導体チップに対してが少なくとも0.5mm以
上離間させることにより、アンダーフィルレジンが支持
部材に影響を与えることを防止できる。
Further, according to the invention of claim 5, the support member is separated from the semiconductor chip by at least 0.5 mm or more, so that the underfill resin can be prevented from affecting the support member.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例である半導体装置の構成を
示す図である。
FIG. 1 is a diagram showing a configuration of a semiconductor device that is a first embodiment of the present invention.

【図2】本発明の第2実施例である半導体装置の構成を
示す図である。
FIG. 2 is a diagram showing a configuration of a semiconductor device that is a second embodiment of the present invention.

【図3】本発明の第3実施例である半導体装置の構成を
示す図である。
FIG. 3 is a diagram showing a configuration of a semiconductor device which is a third embodiment of the present invention.

【図4】図1に示す半導体装置の製造方法を説明するた
めの図であり、チップ搭載工程を説明するための図であ
る。
FIG. 4 is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 1, and a diagram for explaining a chip mounting step.

【図5】図1に示す半導体装置の製造方法を説明するた
めの図であり、支持部材配設工程を説明するための図で
ある。
FIG. 5 is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 1, and is a diagram for explaining the supporting member disposing step.

【図6】図1に示す半導体装置の製造方法を説明するた
めの図であり、放熱フィン配設工程を説明するための図
である。
FIG. 6 is a diagram for explaining the manufacturing method of the semiconductor device shown in FIG. 1, and is a diagram for explaining the radiation fin disposing step.

【符号の説明】[Explanation of symbols]

1,1A,1B 半導体装置 2 半導体チップ 3 回路基板 3a 搭載面 4 放熱フィン 5 外部接続用バンプ 6 支持部材 6a,6b分割体 7 半田バンプ 8 キャビティ部 9,10 接着剤 11 アンダーフィルレジン 13 螺子 14,15 貫通孔 16 ネジ孔 18 電子素子 1, 1A, 1B Semiconductor device 2 Semiconductor chip 3 Circuit board 3a Mounting surface 4 Radiating fin 5 External connection bump 6 Support member 6a, 6b Divided body 7 Solder bump 8 Cavity part 9,10 Adhesive 11 Underfill resin 13 Screw 14 , 15 Through hole 16 Screw hole 18 Electronic device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上に半導体チップがフリップチップ
ボンディング技術を用いて搭載される半導体装置におい
て、 前記半導体チップと熱的に接合されて放熱処理を行う放
熱フィンを設けると共に、 前記基板上の前記半導体チップが搭載される部位の周辺
位置に、前記半導体チップの基板搭載面からの高さと実
質的に同一高さを有した支持部材を配設し、 前記放熱フィンを前記支持部材により支持する構成とし
たことを特徴とする半導体装置。
1. A semiconductor device in which a semiconductor chip is mounted on a substrate by using a flip chip bonding technique, wherein a heat radiation fin that is thermally joined to the semiconductor chip to perform a heat radiation process is provided, A configuration in which a supporting member having a height substantially the same as the height from the substrate mounting surface of the semiconductor chip is disposed in the peripheral position of a portion where the semiconductor chip is mounted, and the heat radiation fin is supported by the supporting member. A semiconductor device characterized by the above.
【請求項2】 請求項1記載の半導体装置において、 前記半導体チップ及び前記支持部材の上面に共に当接す
るよう放熱フィンを配設したことを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein a heat radiation fin is provided so as to be in contact with both upper surfaces of the semiconductor chip and the support member.
【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記支持部材を高熱伝導性材料により形成したことを特
徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the support member is made of a material having high thermal conductivity.
【請求項4】 請求項1乃至3のいずれかに記載の半導
体装置において、 前記基板と前記半導体チップとの間に、アンダーフィル
レジンを配設したことを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein an underfill resin is provided between the substrate and the semiconductor chip.
【請求項5】 請求項4記載の半導体装置において、 前記半導体チップと前記支持部材とが少なくとも0.5
mm以上離間するよう構成したことを特徴とする半導体
装置。
5. The semiconductor device according to claim 4, wherein the semiconductor chip and the supporting member are at least 0.5.
A semiconductor device characterized in that it is configured to be separated by at least mm.
JP8104879A 1996-04-25 1996-04-25 Semiconductor device Pending JPH09293808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8104879A JPH09293808A (en) 1996-04-25 1996-04-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8104879A JPH09293808A (en) 1996-04-25 1996-04-25 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH09293808A true JPH09293808A (en) 1997-11-11

Family

ID=14392488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8104879A Pending JPH09293808A (en) 1996-04-25 1996-04-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH09293808A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321085A (en) * 1996-05-30 1997-12-12 Toshiba Corp Semiconductor device and its assembling method
US6391422B1 (en) 1998-12-02 2002-05-21 Ngk Spark Plug Co., Ltd. Wiring substrate and stiffener therefor
US6486562B1 (en) 1999-06-07 2002-11-26 Nec Corporation Circuit device with bonding strength improved and method of manufacturing the same
JP2006216944A (en) * 2005-02-02 2006-08-17 Agilent Technol Inc Printed circuit board assembly with reinforcing material for ball grid array
JP2007234781A (en) * 2006-02-28 2007-09-13 Fujitsu Ltd Semiconductor device and heat dissipation member
JP2008218662A (en) * 2007-03-02 2008-09-18 Fujitsu Ltd Heat sink and electronic circuit device
WO2008117434A1 (en) * 2007-03-27 2008-10-02 Fujitsu Limited Semiconductor part, and semiconductor part manufacturing method
US7431072B2 (en) 2002-01-16 2008-10-07 Fujitsu Limited Heat sink with increased cooling capacity and semiconductor device comprising the heat sink
JP2009171732A (en) * 2008-01-16 2009-07-30 Nissan Motor Co Ltd Power conversion apparatus
JP2010194894A (en) * 2009-02-25 2010-09-09 Brother Ind Ltd Electronic component heat radiation structure, manufacturing method therefor, and liquid delivery device
JP2011142157A (en) * 2010-01-06 2011-07-21 Fujitsu Ltd Electronic apparatus and method of manufacturing the same
JP2013143526A (en) * 2012-01-12 2013-07-22 Fujitsu Ltd Semiconductor device, manufacturing method of the same and electronic apparatus
JP2013247274A (en) * 2012-05-28 2013-12-09 Fujitsu Ltd Semiconductor package and wiring board unit
US8704352B2 (en) 2009-01-08 2014-04-22 Nae Hisano Semiconductor device having a liquid cooling module
JP2015220645A (en) * 2014-05-19 2015-12-07 太陽誘電株式会社 Elastic wave device
US10674596B2 (en) 2018-01-25 2020-06-02 Nec Corporation Electronic component, electronic component manufacturing method, and mechanical component
CN112951728A (en) * 2021-05-12 2021-06-11 中兴通讯股份有限公司 Evaporation structure, radiator, semiconductor device and preparation method
CN116134613A (en) * 2020-09-25 2023-05-16 华为技术有限公司 Chip packaging structure, electronic equipment and preparation method of chip packaging structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944854A (en) * 1982-09-06 1984-03-13 Mitsubishi Electric Corp Semiconductor module device
JPH0179846U (en) * 1987-11-18 1989-05-29
JPH0831995A (en) * 1994-07-11 1996-02-02 Internatl Business Mach Corp <Ibm> Chip carrier module and its production

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944854A (en) * 1982-09-06 1984-03-13 Mitsubishi Electric Corp Semiconductor module device
JPH0179846U (en) * 1987-11-18 1989-05-29
JPH0831995A (en) * 1994-07-11 1996-02-02 Internatl Business Mach Corp <Ibm> Chip carrier module and its production

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321085A (en) * 1996-05-30 1997-12-12 Toshiba Corp Semiconductor device and its assembling method
US6391422B1 (en) 1998-12-02 2002-05-21 Ngk Spark Plug Co., Ltd. Wiring substrate and stiffener therefor
US6486562B1 (en) 1999-06-07 2002-11-26 Nec Corporation Circuit device with bonding strength improved and method of manufacturing the same
US7431072B2 (en) 2002-01-16 2008-10-07 Fujitsu Limited Heat sink with increased cooling capacity and semiconductor device comprising the heat sink
JP2006216944A (en) * 2005-02-02 2006-08-17 Agilent Technol Inc Printed circuit board assembly with reinforcing material for ball grid array
JP4691455B2 (en) * 2006-02-28 2011-06-01 富士通株式会社 Semiconductor device
JP2007234781A (en) * 2006-02-28 2007-09-13 Fujitsu Ltd Semiconductor device and heat dissipation member
US8089146B2 (en) 2006-02-28 2012-01-03 Fujitsu Limited Semiconductor device and heat radiation member
JP2008218662A (en) * 2007-03-02 2008-09-18 Fujitsu Ltd Heat sink and electronic circuit device
WO2008117434A1 (en) * 2007-03-27 2008-10-02 Fujitsu Limited Semiconductor part, and semiconductor part manufacturing method
US8421219B2 (en) 2007-03-27 2013-04-16 Fujitsu Limited Semiconductor component having adhesive squeeze-out prevention configuration and method of manufacturing the same
US7999374B2 (en) 2007-03-27 2011-08-16 Fujitsu Limited Semiconductor component having adhesive squeeze-out prevention configuration and method of manufacturing the same
JP2009171732A (en) * 2008-01-16 2009-07-30 Nissan Motor Co Ltd Power conversion apparatus
US8937390B2 (en) 2009-01-08 2015-01-20 Ps4 Luxco S.A.R.L. Semiconductor device having a liquid cooling module
US8704352B2 (en) 2009-01-08 2014-04-22 Nae Hisano Semiconductor device having a liquid cooling module
JP2010194894A (en) * 2009-02-25 2010-09-09 Brother Ind Ltd Electronic component heat radiation structure, manufacturing method therefor, and liquid delivery device
JP2011142157A (en) * 2010-01-06 2011-07-21 Fujitsu Ltd Electronic apparatus and method of manufacturing the same
JP2013143526A (en) * 2012-01-12 2013-07-22 Fujitsu Ltd Semiconductor device, manufacturing method of the same and electronic apparatus
JP2013247274A (en) * 2012-05-28 2013-12-09 Fujitsu Ltd Semiconductor package and wiring board unit
JP2015220645A (en) * 2014-05-19 2015-12-07 太陽誘電株式会社 Elastic wave device
US10674596B2 (en) 2018-01-25 2020-06-02 Nec Corporation Electronic component, electronic component manufacturing method, and mechanical component
CN116134613A (en) * 2020-09-25 2023-05-16 华为技术有限公司 Chip packaging structure, electronic equipment and preparation method of chip packaging structure
CN112951728A (en) * 2021-05-12 2021-06-11 中兴通讯股份有限公司 Evaporation structure, radiator, semiconductor device and preparation method

Similar Documents

Publication Publication Date Title
US6282094B1 (en) Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US6770981B2 (en) Composite interposer for BGA packages
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US6657311B1 (en) Heat dissipating flip-chip ball grid array
JP2003249607A (en) Semiconductor device and manufacturing method therefor, circuit board and electronic device
JPH09293808A (en) Semiconductor device
US6756668B2 (en) Semiconductor package having thermal interface material (TIM)
JPH0964099A (en) Semiconductor device and its mounting structure
JP2003068931A (en) Semiconductor package and its manufacturing method
KR20050077866A (en) Semiconductor package with heat-dissipating structure and method for fabricating the same
KR20050060966A (en) Thermal emission type stack package and modules mounting the same
JP4494249B2 (en) Semiconductor device
US6650015B2 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US7151308B2 (en) Semiconductor chip package
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2003224228A (en) Package for semiconductor device, semiconductor device and its producing method
JP3618393B2 (en) Ball grid array integrated circuit package with high thermal conductivity
US20050029655A1 (en) Semiconductor device
US20050046036A1 (en) Semiconductor device, semiconductor module and method of manufacturing semiconductor device
JPH06204385A (en) Semiconductor device mounted pin grid array package substrate
KR100260996B1 (en) Array type semiconductor package using a lead frame and its manufacturing method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010605