JP5935105B2 - 非同期プロトコル変換装置 - Google Patents
非同期プロトコル変換装置 Download PDFInfo
- Publication number
- JP5935105B2 JP5935105B2 JP2012517338A JP2012517338A JP5935105B2 JP 5935105 B2 JP5935105 B2 JP 5935105B2 JP 2012517338 A JP2012517338 A JP 2012517338A JP 2012517338 A JP2012517338 A JP 2012517338A JP 5935105 B2 JP5935105 B2 JP 5935105B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- input
- output
- rises
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
図19は、NOC通信方式に基づくシステムLSIの構成を示すブロック図である。図19に示すように、システムLSI(システムオンチップ(System-on-Chips:SoC)とも呼ばれている。)40は、一般に複数の処理機能単位(Intellectual Property Core)、IPコアと呼ぶ。)41で構成されている。近年の最小加工寸法の微細化によって、システムLSI40の1チップ中には演算、デジタル信号演算(DSP)、メモリ等のIPコア41が集積できるようになっている。これらIPコア41間を、パケット情報に基づき、IPコア41に隣接して配設されるルーター42を介して通信する方式が、ネットワークオンチップ(Network-on-Chip:NoC)と呼ばれている。
2線方式の4相プロコルでは、「データ」と「スペーサ」を交互に使用して連続した「データ」を判別する。ここで、「相」とは「1回のデータ転送を行うためのステップ数」を表し、「線」は「データを転送するのに必要な配線の本数」を表す。
4相2線符号は、2線xとx’(図20(a)参照)にそれぞれ論理値の“1”と“0”を割り当て、どちらかの線を立ち上げることでデータの到来を認識するワンホット符号である。データを表す符号の間にスペーサを挟むことによって、連続したデータを識別することができる(図20(b)参照)。
(1)送信側は受信側からの応答信号を識別し、受信側へ新しいデータを送り出す。
(2)受信側は新しいデータを検出し、データを受け取ったという応答信号を返す。
(3)送信側はその応答信号を識別し、受信側へスペーサを送り出す。
(4)受信側はスペーサを検出し、スペーサを受け取ったという応答信号を返す。
このように、4相2線符号では、データの符号とスペーサの符号の両方について要求応答処理が必要であるため、1回のデータ転送を完了(完結とも呼ばれる。)するのに4ステップもの手順がかかってしまう。この結果、データ転送のサイクルタイムが大きくなってしまう。
2線方式の2相プロコルでは、高速化のために4相プロトコルの「スペーサ」を省き、「偶」(EVENとも呼ぶ。)と「奇」(ODDとも呼ぶ。)というデータを使用している。
図21は、2相2線符号を説明する図であり、それぞれ(A)は2相2線符号化に基づく非同期データ転送のチャネルモデルを、(B)は符号の定義を、(C)は2相2線符号化に基づく転送プロトコルにおける1回のデータ転送の手順を示している。
2相2線符号は、2線xとx’にそれぞれ論理値の“1”と“0”を割り当て、どちらかの線を立ち上げることでデータの到来を認識する符号である(図21(a)参照)。
2相2線符号のデータは、「奇数」と「偶数」という2つの異なる定義を持つ(図21(b)参照)。連続したデータは定義が異なる符号を交互に遷移させることによって区別する。データは、「奇数」から「偶数」若しくはその逆に遷移する際、2線xとx’のどちらか一方のみが変化するように定義されているため、有効状態を正しく検出できる。
(1)送信側は受信側からの応答信号の反転を識別し、受信側へ先と異なる定義のデータを送り出す。
(2)受信側は異なる定義のデータを検出し、応答信号を反転させて送信側へ送る。
このように、2相2線符号化は、4相2線符号化のようにスペーサの挿入に伴う要求応答処理を必要としないため、1回のデータ転送を完了するのに2ステップの手順で済むという特徴がある。
図22は、上記のQDI論理方式を用いた非同期プロトコル変換装置50の構成を示すブロック図である。図22に示すように、従来の非同期プロトコル変換装置50は、2相から4相へのプロトコル変換器51と、このプロトコル変換器51に接続される4相ルーター52と、4相ルーター52から出力される4相プロトコル信号を再び2相プロトコル信号に変換する4相から2相へのプロトコル変換器53と、制御部54と、から構成されている。
本発明の別の態様は、複数のIPコアと複数のIPコアに隣接して配設されるルーターとを含むLSIにおいて、隣接するルーター間に配設される非同期プロトコル変換装置であって、LSI中の隣接するルーターに接続される2相から4相への変換器と、2相から4相への変換器の出力側に接続される4相パイプラインルーターと、4相パイプラインルーターの出力に接続される4相から2相への変換器と、2相から4相への変換器を制御する入力制御部と、4相から2相への変換器を制御する出力制御部と、を含み、2相から4相への変換器は、ルーターに接続される2相完了検波器と、4相符号器と、からなり、4相から2相への変換器は、4相パイプラインルーターの出力に接続される4相復号器と4相復号器の出力が入力される2相完了検波器と、からなり、入力制御部に、2相から4相への変換器の2相完了検波器から入力相信号が入力され、かつ、4相パイプラインルーターから入力完了信号が入力され、入力制御部は、4相符号器へ入力イネーブル信号を出力し、出力制御部に、4相パイプラインルーターから出力完了信号が入力され、かつ、4相から2相への変換器の2相完了検波器から出力相信号が入力され、出力制御部は、4相パイプラインルーターへ出力イネーブル信号を出力し、かつ、4相復号器へ前置出力相信号を出力し、2相から4相へのプロトコル変換器が前記入力制御部により、4相から2相へのプロトコル変換器が出力制御部により、それぞれ独立に制御されることを特徴とする。
(a)初期状態では、信号in_phaseの状態が高(High)となる。同様に、信号in_completionの状態が低(Low)となる。
(b)信号in_enableは立ち上がり、状態が高(High)となる。
(c)信号in_enableが立ち上がると、真(“1”)又は偽(“0”)の信号in_true(false)が立ち上がり、その状態は高(High)となる。
(d)信号in_true(false)が入力されると、信号in_completionが立ち上がり、その状態が高(High)となる。
(e)信号in_completionが立ち上がると、次に信号ack_leftが立ち上がり、その状態が高(High)となる。
(f)信号ack_leftが立ち上がると、信号in_enableが立ち下がり、その状態が低(Low)となると共に、信号Input(EVEN)が入力される。
(g)信号in_enableが立ち下がると、信号in_true(false)が立ち下がり、その状態が低(Low)となる。
(h)信号in_true(false)が立ち下がると、信号in completionが立ち下がりその状態が低(Low)となる。
(i)信号Input(EVEN)が入力されると、信号in_phaseが立ち下がり、その状態が低(Low)となる。
(j)信号in_phaseが立ち下がり、かつ、信号in_completionが立ち下がると、信号in_enableが立ち上がり、その状態が高(High)となる。
(k)信号in_ enableが立ち上がると、信号in_true(false)が立ち上がり、その状態が高(High)となる。
(l)信号in_true(false)が立ち上がると、信号in_completionが立ち上がり、その状態が高(High)となる。
(m)信号in_completionが立ち上がると、信号ack_leftが立ち下がり、その状態が低(Low)となる。
(n)信号ack_leftが立ち下がると、信号in_enableが立ち下がり、その状態が低(Low)となると共に、信号Input(ODD)が入力される。
(o)信号Input(ODD)が入力されると、信号in_phaseは立ち上がり、その状態が高(High)となり、初期状態に戻る。
(p)信号in_enableが立ち下がると、信号in_true(false)が立ち下がり、その状態が低(Low)となる。
(q)信号in_true(false)が立ち下がると、信号in_completionが立ち下がり、その状態が低(Low)となり、初期状態に戻る。
上記入力制御部は、好ましくは、非同期式DラッチとXOR回路とから構成される。
(a)初期状態では、信号out_true(false)が立ち上がり、その状態が高(High)となる。
(b)信号out_true(false)が立ち上がると、信号out_completionが立ち上がり、その状態が高(High)となると共に、信号Output(ODD)が入力される。
(c)信号Output(ODD)が入力されると、信号out_phaseが立ち上がり、その状態が高(High)となる。
(d)信号out_phaseが立ち上がると、信号ark_rightが立ち上がり、その状態が高(High)となる。
(e)信号out_phase及び信号out_completionが立ち上がると、信号out_enableが立ち下がり、その状態が低(Low)となる。信号out_enableが立ち下がると、信号out_true(false)が立ち下がり、その状態が低(Low)となる。
(f)信号out_true(false)が立ち下がると、信号out_completionが立ち下がり、その状態が低(Low)となる。
(g)信号out_completionが立ち下がり、かつ、信号ack_rightが立ち上がると、信号out_enableが立ち上がり、その状態が高(High)となる。
(h)信号out_enableが立ち上がると、信号out_true(false)が立ち上がり、その状態が高(High)となる。
(i)信号out_true(false)が立ち上がると、信号Output(EVEN)が出力されると共に、信号out_completionが立ち上がり、その状態が高(High)となる。
(j)信号Output(EVEN)が出力されると、信号out_phaseが立ち下がり、その状態が低(Low)となる。
(k)信号out_phaseが立ち下がり、かつ、信号out_completionが立ち上がると、信号out_enableが立ち下がり、その状態が低(Low)となる。信号out_enableが立ち下がると、信号out_true(false)が立ち下がり、その状態が低(Low)となる。
(l)信号out_true(false)が立ち下がると、信号out_completionが立ち下がり、その状態が低(Low)となる。
(m)信号out_completionが立ち下がり、かつ、信号ack_rightが立ち下がると、信号out_enableが立ち上がり、その状態が高(High)となる。
(n)信号out_enableが立ち上がると、信号out_true(false)が立ち上がり、その状態が高(High)となり、初期状態に戻る。
前記出力制御部は、好ましくは、非同期式DラッチとXOR回路とC素子とから構成される。
4相パイプラインルーターは、好ましくは、4相の機能ブロックとパイプラインレジスタと4相完了検波器とを含んで構成されている。
4相パイプラインルーターは、好ましくは、ルーティング回路と、ルーティング回路に接続されるアービトレーション回路と、アービトレーション回路に接続されるマルチプレクサ回路とを含んで構成されている。
11,31:2相から4相への変換器
12,32:4相のパイプラインルーター
12a,12b,・・・,12k:4相の機能ブロック
12p:パイプラインレジスタ
12q:4相完了検波器
12r,12s:NOR回路
12t,12u,15a,16r:C素子
13:4相から2相への変換器
14,34:入力制御部
14a,14b,15c,15d,15e:非同期式Dラッチ
14c,15b,16a,16b,16n:XOR回路
15,35:出力制御部
16:2相完了検波器
16p,17b,17c,18b,18c,18d,18e:AND回路
16q,18f,18g:OR回路
17:4相符号器17a,18a:NOT回路
18:4相復号器
18h,18i:非同期式RSラッチ
19:2相完了検波器
20:システムLSI
21:IPコア
22:ルーター32:3段構成のパイプラインルーター
36:ルーティング回路
37:アービトレーション回路
38:マルチプレクサ回路
図1は、本発明の実施形態に係る非同期プロトコル変換装置1の構成を示すブロック図である。図1に示すように、本発明の実施形態に係る非同期プロトコル変換装置1は、LSI中の隣接するルーターに接続される2相から4相への変換器11と、2相から4相への変換器11の出力側に接続される4相のパイプラインルーター12と、4相のパイプラインルーター12の出力に接続される4相から2相への変換器13と、2相から4相への変換器11等を制御する入力制御部14と、4相から2相への変換器13等を制御する出力制御部15と、から構成されている。
図7(B)に示すように、入力完了信号が低(Low)のとき、2相入力信号(2phase_in)は、非同期式Dラッチ14aを通過する。一方、前の2相入力信号は、非同期式Dラッチ14bで保持、つまり記憶されている。XOR回路14cは、4相演算用に入力イネーブル信号(in_enable)を変化させるために相信号の変化を決定する。つまり、入力イネーブル信号(in_enable)が高(High)のときに4相演算が実行される。
次に、入力確認信号(ack_left)は、次の2相入力信号を受信するために変化する。
(1)図8に示す信号名の後ろの+もしくは−はその信号の立ち上がり(rise)又は立ち下がり(fall)を意味している。例えば、in_enable +は、信号in_enableが立ち上がり(rise)し,その状態が高(High)であることを示している。
(2)黒丸印(●)は現在の状態、つまり初期状態を示している。例えば、図8では、in_enable-とin_phase+とが初期状態であることを示している。
(3)信号名(in_enable+等)に入力されている矢印にすべて黒丸印(●)が揃ったとき、その信号名の出力に黒丸印(●)、つまり、初期状態が移動する。例えば、図8では、初期状態ではin_enable+の入力にすべて黒丸印(●)が揃っているために、その出力に黒丸を移動する。
(4)信号名の出力が2つ以上に分岐している場合には、状態が複数個生成されることを示している。例えば、図8では、ack_left+はin_enable-及びInput(EVEN)の信号を生成する。
(a)初期状態では、信号in_phaseの状態が高(High)となる。同様に、信号in_completionの状態が低(Low)となる。
(b)信号in_enableは立ち上がり、状態が高(High)となる。
(c)信号in_enableが立ち上がると、真(“1”)又は偽(“0”)の信号in_true(false)が立ち上がり、その状態は高(High)となる。
(d)信号in_true(false)が入力されると、信号in_completionが立ち上がり、その状態が高(High)となる。
(e)信号in_completionが立ち上がると、次に信号ack_leftが立ち上がり、その状態が高(High)となる。
(f)信号ack_leftが立ち上がると、信号in_enableが立ち下がり、その状態が低(Low)となると共に、信号Input(EVEN)が入力される。
(g)信号in_enableが立ち下がると、信号in_true(false)が立ち下がり、その状態が低(Low)となる。
(h)信号in_true(false)が立ち下がると、信号in_completionが立ち下がり、その状態が低(Low)となる。
(i)信号Input(EVEN)が入力されると、信号in_phaseが立ち下がり、その状態が低(Low)となる。
(j)信号in_phaseが立ち下がり、かつ、信号in_completionが立ち下がると、信号in_enableが立ち上がり、その状態が高(High)となる。
(k)信号in_ enableが立ち上がると、信号in_true(false)が立ち上がり、その状態が高(High)となる。
(l)信号in_true(false)が立ち上がると、信号in_completionが立ち上がり、その状態が高(High)となる。
(m)信号in_completionが立ち上がると、信号ack_leftが立ち下がり、その状態が低(Low)となる。
(n)信号ack_leftが立ち下がると、信号in_enable-が立ち下がり、その状態が低(Low)となると共に、信号Input(ODD)が入力される。
(o)信号Input(ODD)が入力されると、信号in_phaseは立ち上がり、その状態が高(High)となり、初期状態に戻る。
(p)信号in_enableが立ち下がると、信号in_true(false)が立ち下がり、その状態が低(Low)となる。
(q)信号in_true(false)が立ち下がると、信号in_completionが立ち下がり、その状態が低(Low)となり、初期状態に戻る。
これに対して、出力側の出力完了信号は、4相のパイプラインルーター12の最後段の機能ブロック12cが完了したときに高(High)になる。そして、出力側の出力完了信号は、4相のパイプラインルーター12の最後段の機能ブロック12cがリセットされたとき低(Low)になる。
これに対して、出力完了信号が低(Low)のとき、前置出力相信号(pre_out_phase)は、出力相信号(out_phase)と同じになる。ここで、前置出力相信号(pre_out_phase)は、図12(B)に示すように、次のプロトコル変換のための4相復号器18のNOT回路18aに出力される。
4相のパイプラインルーター12の初段と最後段の機能ブロック12a,12cは、入力イネーブル信号(in_enable)と出力イネーブル信号(out_enable)が高(High)のとき、そして低(Low)のとき評価される。
(a)初期状態では、信号out_true(false)が立ち上がり、その状態が高(High)となる。
(b)信号out_true(false)が立ち上がると、信号out_completionが立ち上がり、その状態が高(High)となると共に、信号Output(ODD)が入力される。
(c)信号Output(ODD)が入力されると、信号out_phaseが立ち上がり、その状態が高(High)となる。
(d)信号out_phaseが立ち上がると、信号ark_rightが立ち上がり、その状態が高(High)となる。
(e)信号out_phase及び信号out_completionが立ち上がると、信号out_enableが立ち下がり、その状態が低(Low)となる。信号out_enableが立ち下がると、信号out_true(false)が立ち下がり、その状態が低(Low)となる。
(f)信号out_true(false)が立ち下がると、信号out_completionが立ち下がり、その状態が低(Low)となる。
(g)信号out_completionが立ち下がり、かつ、信号ack_rightが立ち上がると、信号out_enableが立ち上がり、その状態が高(High)となる。
(h)信号out_enableが立ち上がると、信号out_true(false)が立ち上がり、その状態が高(High)となる。
(i)信号out_true(false)が立ち上がると、信号Output(EVEN)が出力されると共に、信号out_completionが立ち上がり、その状態が高(High)となる。
(j)信号Output(EVEN)が出力されると、信号out_phaseが立ち下がり、その状態が低(Low)となる。
(k)信号out_phaseが立ち下がり、かつ、信号out_completionが立ち上がると、信号out_enableが立ち下がり、その状態が低(Low)となる。信号out_enableが立ち下がると、信号out_true(false)が立ち下がり、その状態が低(Low)となる。
(l)信号out_true(false)が立ち下がると、信号out_completionが立ち下がり、その状態が低(Low)となる。
(m)信号out_completionが立ち下がり、かつ、信号ack_rightが立ち下がると、信号out_enableが立ち上がり、その状態が高(High)となる。
(n)信号out_enableが立ち上がると、信号out_true(false)が立ち上がり、その状態が高(High)となり、初期状態に戻る。
図14に示すように、入力側では以下のステップが実行されている。
(1)相情報「奇」を有している新しい2相の入力が来たときには、入力相信号は遷移をして入力イネーブル信号が実行される。
(2)パイプライン化されたルーターの入力側では、2相から4相へのプロトコル変換器11は、4相プロトコル用の「データ」を生成し、そして、4相ルーター12は初段の機能ブロック12aで計算を行う(ルーティング)。
(3)初段の計算の後、4相ルーター12は第2段の機能ブロック(調停回路)12bで計算を行う。同時に、入力完了信号が実行(アサート)される。
(4)一度入力完了信号が実行(アサート)されると、4相の入力信号をリセットするようにスペーサを発生するために入力イネーブル信号が停止される。このとき、次の入力の2相信号を要求する。
(5)4相のパイプラインルーター12の初段の機能ブロック12aがリセットされた後、入力完了信号が停止される。これは、次の2相入力信号のプロトコル変換の準備ができたことを意味している。
(1)パイプライン化された4相ルーター12の出力側では、4相ルーター12の計算の後で出力完了信号が実行(アサート)される。この際、4相から2相への変換器13は相信号が「奇」の新しい2相信号を出力し、出力イネーブル信号を停止させる。
(2)4相ルーターの機能ブロック12aがリセットされてスペーサが出力イネーブル信号を停止したとき、出力完了信号が次の4相から2相への変換のために実行(アサート)される。
一方、出力側では、新しい2相入力信号が出力されたとき、4相ルーター12中の最後段の機能ブロック12cがリセットされて復号化が開始される。
本発明の非同期プロトコル変換装置1のサイクルタイム(tcycle_invention)は、入力側の遅延時間と出力側の遅延時間の大きい方のどちらかになる。入力側の遅延時間は、2相から4相へのプロトコル変換器(2p→4p)11と、4相ルーター12の初段の機能ブロック12a(「データ」及び「スペーサ」)と、入力制御部14(「データ」及び「スペーサ」)と、で生じる。
cle_invention)は、ルーターのパイプライン化された回路の段数であるkに依存しない。
従って、本発明の非同期プロトコル変換装置1のサイクルタイムは、従来の非同期プロトコル変換装置に比較して高速に動作する。
次に、本発明の非同期プロトコル変換装置の多入力と多出力化について説明する。
図15は、5入力5出力の非同期プロトコル変換装置30の構成を示すブロック図である。5入力5出力の非同期プロトコル変換装置30は、図2に示すルーター22aの出力に接続される2相から4相への変換器31と、2相から4相への変換器31に接続される3段構成の4相のパイプラインルーター32と、3段構成の4相のパイプラインルーター32に接続される4相から2相への変換器33と、入力制御部34と、出力制御部35と、から構成されている。
ルーター22aの出力に接続される2相から4相への変換器31aの出力が入力されるルーティング回路36aは、入力データのアドレスに応じて転送先が決定される。その後、入力データは、対応するアドレスの各アービトレーション回路、つまり、37a〜37eの何れかに送出される。アービトレーション回路37aにおいては、入力データと他の入力データの転送先が同じだった場合の調停を取る。つまり、どちらか一方の入力データの転送を行うことができる。その後、入力データは各アービトレーション回路37a〜37eに接続される各マルチプレクサ回路38a〜38eに転送され、4相から2相への変換器33に出力される。例えば、4相から2相への変換器33aの出力が、ルーター22bの何れかの入力に出力される。
パイプラインレジスタ数を変化させて、本発明及び比較例の非同期プロトコル変換装置1のシミュレーションを行った。本発明及び比較例の非同期プロトコル変換装置のトランジスタ数は、それぞれ246個、217個であった。本発明の非同期プロトコル変換装置1のトランジスタ数は、比較例の113%となる。
図17(A)に示すように、本発明の非同期プロトコル変換装置1のスループットは、パイプラインレジスタ数には依存しないことが分かる。比較例のスループットは、パイプラインレジスタ数の増加に伴い低下する。パイプラインレジスタ数が5では、本発明の非同期プロトコル変換装置1のスループットは、比較例に対して1.77大きいことが判明した。
上記シミュレーション例1から、本発明の非同期プロトコル変換装置1は、パイプラインレジスタ数が増大するほど比較例に対してスループットが向上し、消費エネルギーは比較例とほぼ同じであることが分かる。
二つの10ビットの4相ルーターの間に本発明の非同期プロトコル変換装置1を挿入して、2相転送を実現するシミュレーションを行った。比較例としては、従来の4相方式による4相転送回路のシミュレーションを行った。従来の4相転送回路は、4相プロトコルだけを使用している。
なお、比較例を従来の4相方式とした理由は、従来の非同期プロトコル変換器が多入力多出力のルーターに適用できないことによる。
図18(A)に示すように、本発明の非同期プロトコル変換装置1のスループットは、ワイヤー長が7mmまではほぼ一定であり、ワイヤー長が7mm以上では徐々に低下した。比較例のスループットは、ワイヤー長が増加すると低下する。ワイヤー長が10mmでは、本発明の非同期プロトコル変換装置1を用いたスループットは、比較例に対して2.05倍大きいことが判明した。
これに対して、本発明の非同期プロトコル変換装置1は、演算装置となる4相パイプラインルーター12と、4相パイプラインルーター12の入出力ポートに接続された2つの独立した入力制御部14と、出力制御部15と、から構成される。これにより、入力側では、演算装置となる4相パイプラインルーター12に送信されてきた入力データのプロトコルの変換を行い、演算装置内部の変換後のデータを確認することで、入力側の処理が終了する。
一方、出力側では、演算装置内部のデータを確認し、出力データのプロトコルの変換を行うことで、出力側の処理が終了する。
このように、本発明では入出力ポートで独立してプロトコルの変換が可能となることから、多入力多出力の演算装置への使用が可能となる。
Claims (8)
- 複数のIPコアと該複数のIPコアに隣接して配設されるルーターとを含むLSIにおいて、隣接する前記ルーター間に配設される非同期プロトコル変換装置であって、
前記LSI中の隣接するルーターに接続される2相から4相への変換器と、
前記2相から4相への変換器の出力側に接続される4相パイプラインルーターと、
前記4相パイプラインルーターの出力に接続される4相から2相への変換器と、
前記2相から4相への変換器を制御する入力制御部と、
前記4相から2相への変換器を制御する出力制御部と、を含み、
前記入力制御部に、前記2相から4相への変換器から入力相信号が入力され、かつ、前記4相パイプラインルーターから入力完了信号が入力され、
前記入力制御部は、前記2相から4相への変換器へ入力イネーブル信号を出力し、
前記出力制御部に、前記4相パイプラインルーターから出力完了信号が入力され、かつ、前記4相から2相への変換器から出力相信号が入力され、
前記出力制御部は、前記4相パイプラインルーターへ出力イネーブル信号を出力し、かつ、前記4相から2相への変換器へ前置出力相信号を出力し、
前記2相から4相へのプロトコル変換器が前記入力制御部により、前記4相から2相へのプロトコル変換器が前記出力制御部により、それぞれ独立に制御されることを特徴とする、非同期プロトコル変換装置。 - 複数のIPコアと該複数のIPコアに隣接して配設されるルーターとを含むLSIにおいて、隣接する前記ルーター間に配設される非同期プロトコル変換装置であって、
前記LSI中の隣接するルーターに接続される2相から4相への変換器と、
前記2相から4相への変換器の出力側に接続される4相パイプラインルーターと、
前記4相パイプラインルーターの出力に接続される4相から2相への変換器と、
前記2相から4相への変換器を制御する入力制御部と、
前記4相から2相への変換器を制御する出力制御部と、を含み、
前記2相から4相への変換器は、前記ルーターに接続される2相完了検波器と、4相符号器と、からなり、
前記4相から2相への変換器は、前記4相パイプラインルーターの出力に接続される4相復号器と該4相復号器の出力が入力される2相完了検波器と、からなり、
前記入力制御部に、前記2相から4相への変換器の2相完了検波器から入力相信号が入力され、かつ、前記4相パイプラインルーターから入力完了信号が入力され、
前記入力制御部は、前記4相符号器へ入力イネーブル信号を出力し、
前記出力制御部に、前記4相パイプラインルーターから出力完了信号が入力され、かつ、前記4相から2相への変換器の2相完了検波器から出力相信号が入力され、
前記出力制御部は、前記4相パイプラインルーターへ出力イネーブル信号を出力し、かつ、前記4相復号器へ前置出力相信号を出力し、
前記2相から4相へのプロトコル変換器が前記入力制御部により、前記4相から2相へのプロトコル変換器が前記出力制御部により、それぞれ独立に制御されることを特徴とする、非同期プロトコル変換装置。 - 前記入力制御部は、以下の状態遷移を有していることを特徴とする、請求項1又は2に記載の非同期プロトコル変換装置。
(a)初期状態では、信号in_phaseの状態が高(High)となる。同様に、信号in_completionの状態が低(Low)となる。
(b)信号in_enableは立ち上がり、状態が高(High)となる。
(c)信号in_enableが立ち上がると、真(“1”)又は偽(“0”)の信号in_true(false)が立ち上がり、その状態は高(High)となる。
(d)信号in_true(false)が入力されると、信号in_completionが立ち上がり、その状態が高(High)となる。
(e)信号in_completionが立ち上がると、次に信号ack_leftが立ち上がり、その状態が高(High)となる。
(f)信号ack_leftが立ち上がると、信号in_enableが立ち下がり、その状態が低(Low)となると共に、信号Input(EVEN)が入力される。
(g)信号in_enableが立ち下がると、信号in_true(false)が立ち下がり、その状態が低(Low)となる。
(h)信号in_true(false)が立ち下がると、信号in completionが立ち下がり、その状態が低(Low)となる。
(i)信号Input(EVEN)が入力されると、信号in_phaseが立ち下がり、その状態が低(Low)となる。
(j)信号in_phaseが立ち下がり、かつ、信号in_completionが立ち下がると、信号in_enableが立ち上がり、その状態が高(High)となる。
(k)信号in_ enableが立ち上がると、信号in_true(false)が立ち上がり、その状態が高(High)となる。
(l)信号in_true(false)が立ち上がると、信号in_completionが立ち上がり、その状態が高(High)となる。
(m)信号in_completionが立ち上がると、信号ack_leftが立ち下がり、その状態が低(Low)となる。
(n)信号ack_leftが立ち下がると、信号in_enable-が立ち下がり、その状態が低(Low)となると共に、信号Input(ODD)が入力される。
(o)信号Input(ODD)が入力されると、信号in_phaseは、立ち上がり、その状態が高(High)となり、初期状態に戻る。
(p)信号in_enableが立ち下がると、信号in_true(false)が立ち下がり、その状態が低(Low)となる。
(q)信号in_true(false)が立ち下がると、信号in_completionが立ち下がり、その状態が低(Low)となり、初期状態に戻る。 - 前記入力制御部は、非同期式DラッチとXOR回路とから構成されることを特徴とする、請求項1〜3の何れかに記載の非同期プロトコル変換装置。
- 前記出力制御部は、以下の状態遷移を有していることを特徴とする、請求項1又は2に記載の非同期プロトコル変換装置。
(a)初期状態では、信号out_true(false)が立ち上がり、その状態が高(High)となる。
(b)信号out_true(false)が立ち上がると、信号out_completionが立ち上がり、その状態が高(High)となると共に、信号Output(ODD)が入力される。
(c)信号Output(ODD)が入力されると、信号out_phaseが立ち上がり、その状態が高(High)となる。
(d)信号out_phaseが立ち上がると、信号ark_rightが立ち上がり、その状態が高(High)となる。
(e)信号out_phase及び信号out_completionが立ち上がると、信号out_enableが立ち下がり、その状態が低(Low)となる。信号out_enableが立ち下がると、信号out_true(false)が立ち下がり、その状態が低(Low)となる。
(f)信号out_true(false)が立ち下がると、信号out_completionが立ち下がり、その状態が低(Low)となる。
(g)信号out_completionが立ち下がり、かつ、信号ack_rightが立ち上がると、信号out_enableが立ち上がり、その状態が高(High)となる。
(h)信号out_enableが立ち上がると、信号out_true(false)が立ち上がり、その状態が高(High)となる。
(i)信号out_true(false)が立ち上がると、信号Output(EVEN)が出力されると共に、信号out_completionが立ち上がり、その状態が高(High)となる。
(j)信号Output(EVEN)が出力されると、信号out_phaseが立ち下がり、その状態が低(Low)となる。
(k)信号out_phaseが立ち下がり、かつ、信号out_completionが立ち上がると、信号out_enableが立ち下がり、その状態が低(Low)となる。信号out_enableが立ち下がると、信号out_true(false)が立ち下がり、その状態が低(Low)となる。
(l)信号out_true(false)が立ち下がると、信号out_completionが立ち下がり、その状態が低(Low)となる。
(m)信号out_completionが立ち下がり、かつ、信号ack_rightが立ち下がると、信号out_enableが立ち上がり、その状態が高(High)となる。
(n)信号out_enableが立ち上がると、信号out_true(false)が立ち上がり、その状態が高(High)となり、初期状態に戻る。 - 前記出力制御部は、非同期式DラッチとXOR回路ゲートとC素子とから構成されることを特徴とする、請求項1、2、5の何れかに記載の非同期プロトコル変換装置。
- 前記4相パイプラインルーターは、4相の機能ブロックとパイプラインレジスタと4相完了検波器とを含んで構成されていることを特徴とする、請求項1又は2に記載の非同期プロトコル変換装置。
- 前記4相パイプラインルーターは、ルーティング回路と、該ルーティング回路に接続されるアービトレーション回路と、該アービトレーション回路に接続されるマルチプレクサ回路とを含んで構成されていることを特徴とする、請求項1又は2に記載の非同期プロトコル変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123609 | 2010-05-28 | ||
JP2010123609 | 2010-05-28 | ||
PCT/JP2011/062249 WO2011149066A1 (ja) | 2010-05-28 | 2011-05-27 | 非同期プロトコル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011149066A1 JPWO2011149066A1 (ja) | 2013-07-25 |
JP5935105B2 true JP5935105B2 (ja) | 2016-06-15 |
Family
ID=45004049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012517338A Expired - Fee Related JP5935105B2 (ja) | 2010-05-28 | 2011-05-27 | 非同期プロトコル変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9111051B2 (ja) |
EP (1) | EP2579530A4 (ja) |
JP (1) | JP5935105B2 (ja) |
KR (1) | KR101461003B1 (ja) |
WO (1) | WO2011149066A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9473388B2 (en) | 2013-08-07 | 2016-10-18 | Netspeed Systems | Supporting multicast in NOC interconnect |
US9158882B2 (en) * | 2013-12-19 | 2015-10-13 | Netspeed Systems | Automatic pipelining of NoC channels to meet timing and/or performance |
US9699079B2 (en) | 2013-12-30 | 2017-07-04 | Netspeed Systems | Streaming bridge design with host interfaces and network on chip (NoC) layers |
US20150268962A1 (en) * | 2014-03-24 | 2015-09-24 | GoofyFoot Labs | Asynchronous Circuit Design |
US9455706B2 (en) * | 2014-06-24 | 2016-09-27 | Advanced Micro Devices, Inc. | Dual-rail encoding |
US9742630B2 (en) | 2014-09-22 | 2017-08-22 | Netspeed Systems | Configurable router for a network on chip (NoC) |
EP3041143B1 (en) * | 2014-12-29 | 2019-10-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Asynchronous data link |
FR3031254A1 (ja) | 2014-12-29 | 2016-07-01 | Commissariat Energie Atomique | |
US9660942B2 (en) | 2015-02-03 | 2017-05-23 | Netspeed Systems | Automatic buffer sizing for optimal network-on-chip design |
US10348563B2 (en) | 2015-02-18 | 2019-07-09 | Netspeed Systems, Inc. | System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology |
US10218580B2 (en) | 2015-06-18 | 2019-02-26 | Netspeed Systems | Generating physically aware network-on-chip design from a physical system-on-chip specification |
WO2018015833A1 (en) | 2016-07-19 | 2018-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10452124B2 (en) | 2016-09-12 | 2019-10-22 | Netspeed Systems, Inc. | Systems and methods for facilitating low power on a network-on-chip |
US20180159786A1 (en) | 2016-12-02 | 2018-06-07 | Netspeed Systems, Inc. | Interface virtualization and fast path for network on chip |
US10797706B2 (en) | 2016-12-27 | 2020-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10063496B2 (en) | 2017-01-10 | 2018-08-28 | Netspeed Systems Inc. | Buffer sizing of a NoC through machine learning |
US10084725B2 (en) | 2017-01-11 | 2018-09-25 | Netspeed Systems, Inc. | Extracting features from a NoC for machine learning construction |
US10469337B2 (en) | 2017-02-01 | 2019-11-05 | Netspeed Systems, Inc. | Cost management against requirements for the generation of a NoC |
US10298485B2 (en) | 2017-02-06 | 2019-05-21 | Netspeed Systems, Inc. | Systems and methods for NoC construction |
JP6996150B2 (ja) * | 2017-08-03 | 2022-01-17 | 株式会社デンソー | 脈波検出装置 |
US10896476B2 (en) | 2018-02-22 | 2021-01-19 | Netspeed Systems, Inc. | Repository of integration description of hardware intellectual property for NoC construction and SoC integration |
US10547514B2 (en) | 2018-02-22 | 2020-01-28 | Netspeed Systems, Inc. | Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation |
US11144457B2 (en) | 2018-02-22 | 2021-10-12 | Netspeed Systems, Inc. | Enhanced page locality in network-on-chip (NoC) architectures |
US10983910B2 (en) | 2018-02-22 | 2021-04-20 | Netspeed Systems, Inc. | Bandwidth weighting mechanism based network-on-chip (NoC) configuration |
US11023377B2 (en) | 2018-02-23 | 2021-06-01 | Netspeed Systems, Inc. | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) |
US11176302B2 (en) | 2018-02-23 | 2021-11-16 | Netspeed Systems, Inc. | System on chip (SoC) builder |
US11321144B2 (en) | 2019-06-29 | 2022-05-03 | Intel Corporation | Method and apparatus for efficiently managing offload work between processing units |
US10929129B2 (en) * | 2019-06-29 | 2021-02-23 | Intel Corporation | Apparatus and method for modifying addresses, data, or program code associated with offloaded instructions |
US11372711B2 (en) | 2019-06-29 | 2022-06-28 | Intel Corporation | Apparatus and method for fault handling of an offload transaction |
US11030000B2 (en) | 2019-06-29 | 2021-06-08 | Intel Corporation | Core advertisement of availability |
US11016766B2 (en) | 2019-06-29 | 2021-05-25 | Intel Corporation | Apparatus and method for compiler hints for inter-core offload |
US11182208B2 (en) | 2019-06-29 | 2021-11-23 | Intel Corporation | Core-to-core start “offload” instruction(s) |
US10983796B2 (en) | 2019-06-29 | 2021-04-20 | Intel Corporation | Core-to-core end “offload” instruction(s) |
CN116866445B (zh) * | 2023-08-31 | 2023-11-21 | 深圳时识科技有限公司 | 四相双轨与两相双轨协议间的转换装置、芯片及电子设备 |
CN116866447B (zh) * | 2023-09-04 | 2023-11-10 | 深圳时识科技有限公司 | 四相捆绑与两相双轨协议间的转换装置、芯片及电子设备 |
CN117389931B (zh) * | 2023-12-12 | 2024-05-03 | 芯动微电子科技(武汉)有限公司 | 适用于总线访问gpu核内存储器的协议转换模块及方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006254449A (ja) * | 2005-03-08 | 2006-09-21 | Commiss Energ Atom | システムオンチップの大域的非同期通信アーキテクチャ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3995119A (en) * | 1975-05-30 | 1976-11-30 | Gte Automatic Electric Laboratories Incorporated | Digital time-division multiplexing system |
US4393493A (en) * | 1980-11-10 | 1983-07-12 | International Telephone And Telegraph Corporation | Automatic protection apparatus for span lines employed in high speed digital systems |
JP2524371B2 (ja) * | 1987-12-17 | 1996-08-14 | 日本電気株式会社 | 予備回線監視回路 |
SE9701805L (sv) * | 1997-05-15 | 1998-11-16 | Ericsson Telefon Ab L M | Fasadetektoranordning |
US6559996B1 (en) * | 1998-07-29 | 2003-05-06 | Nippon Telegraph And Telephone Corporation | Optical transmission system |
US20020078328A1 (en) * | 2000-12-14 | 2002-06-20 | International Business Machines Corporation | Pulse-controlled micropipeline architecture |
KR20020048597A (ko) * | 2000-12-18 | 2002-06-24 | 구자홍 | 다중 프로토콜 지원 장치 |
KR100516654B1 (ko) * | 2002-12-10 | 2005-09-22 | 삼성전자주식회사 | 마하젠더 변조기를 이용한 광 crz 송신장치 |
US7973681B2 (en) * | 2009-09-28 | 2011-07-05 | Broadcom Corporation | High speed, low power non-return-to-zero/return-to-zero output driver |
US8218448B1 (en) * | 2010-08-26 | 2012-07-10 | Blended Integrated Circuit Systems, LLC | Control networks providing reliable communications between different entities |
-
2011
- 2011-05-27 US US13/700,553 patent/US9111051B2/en not_active Expired - Fee Related
- 2011-05-27 EP EP11786763.0A patent/EP2579530A4/en not_active Withdrawn
- 2011-05-27 KR KR1020127031836A patent/KR101461003B1/ko active IP Right Grant
- 2011-05-27 WO PCT/JP2011/062249 patent/WO2011149066A1/ja active Application Filing
- 2011-05-27 JP JP2012517338A patent/JP5935105B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006254449A (ja) * | 2005-03-08 | 2006-09-21 | Commiss Energ Atom | システムオンチップの大域的非同期通信アーキテクチャ |
Non-Patent Citations (1)
Title |
---|
JPN6011045242; 高橋知宏: '制御信号多重符号化に基づく非同期データ転送方式とそのVLSI実現に関する研究' 博士学位論文の要旨及び審査結果の要旨 , 20060913, p.72-76 * |
Also Published As
Publication number | Publication date |
---|---|
JPWO2011149066A1 (ja) | 2013-07-25 |
EP2579530A1 (en) | 2013-04-10 |
US9111051B2 (en) | 2015-08-18 |
WO2011149066A1 (ja) | 2011-12-01 |
KR20130038264A (ko) | 2013-04-17 |
EP2579530A4 (en) | 2016-12-07 |
KR101461003B1 (ko) | 2014-11-13 |
US20130073771A1 (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5935105B2 (ja) | 非同期プロトコル変換装置 | |
Bainbridge et al. | Chain: a delay-insensitive chip area interconnect | |
Pande et al. | Design of a switch for network on chip applications | |
JP5859002B2 (ja) | フレキシブルチャネル結合を有するスケーラブル相互接続モジュール | |
US10027433B2 (en) | Multiple clock domains in NoC | |
US8872544B2 (en) | Systems, pipeline stages, and computer readable media for advanced asynchronous pipeline circuits | |
TWI531165B (zh) | 單相邏輯 | |
Alhussien et al. | A scalable delay insensitive asynchronous NoC with adaptive routing | |
US8824295B2 (en) | Link between chips using virtual channels and credit based flow control | |
TWI338231B (en) | A single chip protocol converter | |
Roy et al. | On efficient minimization techniques of logical constituents and sequential data transmission for digital IC | |
JPWO2009110588A1 (ja) | データ転送装置及び方法並びに半導体回路 | |
Onizawa et al. | High-throughput protocol converter based on an independent encoding/decoding scheme for asynchronous Network-on-Chip | |
JP4930907B2 (ja) | 自己同期型の処理ユニットを有するシステム | |
Duarte et al. | A New Circuit for Efficient and Robust Two-Phase Delay-Insensitive Global Communications | |
Oliveira et al. | An Interface with Two-Phase Delay-Insensitive Global Communication for GALS Systems | |
Song et al. | Building asynchronous routers with independent sub-channels | |
Bainbridge et al. | Asynchronous Design | |
JP5856542B2 (ja) | 半導体集積回路装置 | |
Avinash et al. | Design and Verification of Five Port Router Network | |
Sundaramurthy | Design of Low Power Network on Chip Using Data Encoding Techniques | |
Singh et al. | A highly scalable GALS crossbar using token ring arbitration | |
Naqvi | A'ARAF: An asynchronous router architecture using four-phase bundled handshake protocol | |
Hollis et al. | An area-efficient, pulse-based interconnect | |
Ito et al. | Universal VLSI based on a redundant multiple-valued sequential logic operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5935105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |