JP5918046B2 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP5918046B2
JP5918046B2 JP2012144674A JP2012144674A JP5918046B2 JP 5918046 B2 JP5918046 B2 JP 5918046B2 JP 2012144674 A JP2012144674 A JP 2012144674A JP 2012144674 A JP2012144674 A JP 2012144674A JP 5918046 B2 JP5918046 B2 JP 5918046B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
liquid crystal
insulating film
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012144674A
Other languages
Japanese (ja)
Other versions
JP2014010182A (en
Inventor
雅彦 西出
雅彦 西出
健慈 小倉
健慈 小倉
英明 酒井
英明 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012144674A priority Critical patent/JP5918046B2/en
Publication of JP2014010182A publication Critical patent/JP2014010182A/en
Application granted granted Critical
Publication of JP5918046B2 publication Critical patent/JP5918046B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、携帯電話、デジタルカメラ、携帯ゲーム機または携帯型情報端末などの様々な用途に用いられる液晶表示装置に関する。   The present invention relates to a liquid crystal display device used for various applications such as a mobile phone, a digital camera, a portable game machine, or a portable information terminal.

横電界方式の液晶表示装置は、互いに対向する一対の基板と、一対の基板間に介在する液晶層とを備える。この一対の基板のうち一方の基板の主面上には、薄膜トランジスタと、複数のゲート配線と、複数のゲート配線に交差するように設けられた複数のソース配線と、複数のゲート配線および複数のソース配線を覆うように設けられた絶縁膜と、この絶縁膜上に設けられた信号電極および共通電極とが形成されている(例えば、特許文献1参照)。   A horizontal electric field type liquid crystal display device includes a pair of substrates facing each other and a liquid crystal layer interposed between the pair of substrates. A thin film transistor, a plurality of gate wirings, a plurality of source wirings provided so as to intersect the plurality of gate wirings, a plurality of gate wirings, and a plurality of gate wirings are formed on the main surface of one of the pair of substrates. An insulating film provided so as to cover the source wiring, and a signal electrode and a common electrode provided on the insulating film are formed (for example, see Patent Document 1).

この液晶表示装置では、信号電極と共通電極とが同一平面上に交互に配置しており、この信号電極および共通電極に対して電圧を印加することで、信号電極と共通電極との間で電界を発生させ、この電界によって液晶層中の液晶分子の方向を制御する。この横電界によって液晶分子の方向を制御することで広視野角化が図れる。   In this liquid crystal display device, the signal electrode and the common electrode are alternately arranged on the same plane, and an electric field is applied between the signal electrode and the common electrode by applying a voltage to the signal electrode and the common electrode. The direction of liquid crystal molecules in the liquid crystal layer is controlled by this electric field. A wide viewing angle can be achieved by controlling the direction of liquid crystal molecules by this lateral electric field.

特開2000−275664号公報JP 2000-275664 A

近年、液晶表示装置はタッチパネルなどと組み合わせて使用される場合が多く、ユーザーがタッチパネルを押圧することで、液晶表示装置に対して外部応力が加わる頻度が高くなっている。   In recent years, a liquid crystal display device is often used in combination with a touch panel or the like, and the frequency with which external stress is applied to the liquid crystal display device by a user pressing the touch panel is increasing.

横電界方式の液晶表示装置では、白表示の際に押圧されると、この押圧によって、押圧領域に位置する液晶分子の配向が変化(リバースツイストドメインと呼ばれる)し、液晶分子の配向がそのまま戻らなくなる場合がある。この場合、このリバースツイストドメインの領域と他の領域とでは透過率が異なってしまい、リバースツイストドメインの領域が斑として見えてしまい、表示品位が低下する可能性があるという問題があった。   In a horizontal electric field type liquid crystal display device, when pressed during white display, the pressure changes the orientation of liquid crystal molecules located in the pressed region (called a reverse twist domain), and the orientation of the liquid crystal molecules returns as it is. It may disappear. In this case, there is a problem in that the reverse twist domain region and other regions have different transmittances, and the reverse twist domain region appears as spots, which may reduce display quality.

この問題に対して、信号電極および共通電極が形成されている絶縁膜と一方の基板の主面との間に信号電極と重ね下層信号電極を設けて、下層信号電極と上層に位置する共通電極との間で電界を発生させることで、リバースツイストドメインの発生を抑制していた。   To solve this problem, a signal electrode and a lower layer signal electrode are provided between the insulating film on which the signal electrode and the common electrode are formed and the main surface of one substrate, and the lower layer signal electrode and the upper layer are disposed on the common electrode The generation of the reverse twist domain was suppressed by generating an electric field between the two.

一方、近年の液晶表示装置は高精細化に関する要望も存在する。そのため、配線数が増大する傾向にあり、液晶表示装置の製造過程において、信号電極がソース配線やゲート配線などと短絡しやすい。この短絡によって、液晶表示装置の駆動または非駆動時に正常な画素と比較して輝度が高くなる輝点欠陥が生じる可能性があるという問題がある。この問題に対し、信号電極にレーザーカット処理を行い、輝点を滅点化させることで輝点欠陥を目立たなくすることができる(滅点化リペアと呼ばれる)。   On the other hand, there is a demand for higher definition in recent liquid crystal display devices. For this reason, the number of wirings tends to increase, and the signal electrodes are likely to be short-circuited with source wirings, gate wirings, and the like in the manufacturing process of the liquid crystal display device. Due to this short circuit, there is a problem that a bright spot defect having a higher luminance than that of a normal pixel may occur when the liquid crystal display device is driven or not driven. To solve this problem, the laser electrode is subjected to laser cut processing to darken the bright spot, thereby making the bright spot defect inconspicuous (referred to as dark spot repair).

しかしながら、信号電極と重ねて下層信号電極を設けてしまうと、下層信号電極もレーザーカット処理を行なわなければ、電界が生じて液晶が回転して程度の軽い輝点となってしまう。そのため、下層信号電極に対してもレーザーカット処理を行う必要があるが、こ
の下層信号電極上には絶縁膜が設けられているのでレーザーが下層信号電極まで到達しにくくなり、下層信号電極にレーザーカット処理を行いにくいことに加え、この絶縁膜上には信号電極がさらに形成されているので、レーザーを照射する領域が限定され、レーザーカット処理の自由度が低下し、下層信号電極にレーザーカット処理が行いにくいという問題がある。
However, if the lower signal electrode is provided so as to overlap with the signal electrode, if the lower signal electrode is also not subjected to the laser cutting process, an electric field is generated and the liquid crystal rotates to become a light luminescent spot. For this reason, it is necessary to perform laser cutting processing on the lower signal electrode. However, since an insulating film is provided on the lower signal electrode, it is difficult for the laser to reach the lower signal electrode. In addition to being difficult to perform the cutting process, the signal electrode is further formed on this insulating film, so the area to be irradiated with the laser is limited, the degree of freedom of the laser cutting process is reduced, and the lower-layer signal electrode is laser-cut. There is a problem that processing is difficult.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、外部応力による表示品位の低下を抑制できることに加え、滅点化リペアを容易にする液晶表示装置を提供することである。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a liquid crystal display device that facilitates a dark spot repair in addition to suppressing deterioration in display quality due to external stress. is there.

本発明の液晶表示装置は、主面同士を対向させて配置された第1基板および第2基板と、前記第1基板および前記第2基板の間に配置された液晶層と、前記第2基板の前記主面上に設けられた複数のゲート配線と、複数の前記ゲート配線に交差するように前記第2基板の前記主面上に設けられた複数のソース配線と、複数の前記ゲート配線および複数の前記ソース配線を覆うように前記第2基板の前記主面上に設けられた絶縁膜と、平面視して複数の前記ゲート配線および複数の前記ソース配線によって囲まれた画素における前記絶縁膜上に設けられた複数の上層信号電極と、前記画素における前記絶縁膜上に設けられた、前記上層信号電極との間で電界を形成するための複数の上層共通電極とを備え、複数の前記上層信号電極と複数の前記上層共通電極とは、前記絶縁膜上で交互に一定方向に沿って配列しており、前記画素における前記第2基板の前記主面と前記絶縁膜との間には、前記上層共通電極の形成領域に前記上層共通電極と電気的に接続されている下層電極の全部が設けられていることを特徴とする。
The liquid crystal display device according to the present invention includes a first substrate and a second substrate disposed so that main surfaces thereof are opposed to each other, a liquid crystal layer disposed between the first substrate and the second substrate, and the second substrate. A plurality of gate wirings provided on the main surface, a plurality of source wirings provided on the main surface of the second substrate so as to intersect the plurality of gate wirings, a plurality of the gate wirings, and An insulating film provided on the main surface of the second substrate so as to cover the plurality of source lines, and the insulating film in a pixel surrounded by the plurality of gate lines and the plurality of source lines in plan view A plurality of upper layer signal electrodes provided above and a plurality of upper layer common electrodes provided on the insulating film in the pixel to form an electric field between the upper layer signal electrodes, Upper signal electrode and a plurality of said The layer common electrodes are alternately arranged along a certain direction on the insulating film, and the upper common electrode is formed between the main surface of the second substrate and the insulating film in the pixel. all of the upper common electrode is electrically connected to and has the lower electrode is characterized and provided Turkey in the region.

本発明の液晶表示装置によれば、外部応力による表示品位の低下を抑制できることに加え、滅点化リペアを容易に行うことができる。   According to the liquid crystal display device of the present invention, it is possible to easily perform a darkening repair in addition to suppressing a deterioration in display quality due to an external stress.

本発明の実施形態における液晶表示装置を示す平面図である。It is a top view which shows the liquid crystal display device in embodiment of this invention. 図1のI−I線に沿った断面図である。It is sectional drawing along the II line | wire of FIG. 画素における第2基板の配線および電極を示す平面図である。It is a top view which shows the wiring and electrode of the 2nd board | substrate in a pixel. 図3のII−II線に沿った断面図である。It is sectional drawing along the II-II line of FIG.

本発明の実施形態における液晶表示装置1について、図1〜図4を参照しながら説明する。   A liquid crystal display device 1 according to an embodiment of the present invention will be described with reference to FIGS.

液晶表示装置1は、液晶パネル2と、液晶パネル2に向けて光を出射する光源装置3と、液晶パネル2上に配置される第1偏光板4と、液晶パネル2と光源装置3との間に配置される第2偏光板5とを備えている。   The liquid crystal display device 1 includes a liquid crystal panel 2, a light source device 3 that emits light toward the liquid crystal panel 2, a first polarizing plate 4 disposed on the liquid crystal panel 2, and the liquid crystal panel 2 and the light source device 3. And a second polarizing plate 5 disposed therebetween.

液晶パネル2では、第1基板21と第2基板22とが対向配置され、第1基板21と第2基板22との間に液晶層23が設けられているとともに、この液晶層23を取り囲むように第1基板21と第2基板22とを接合するシール材24が設けられている。   In the liquid crystal panel 2, the first substrate 21 and the second substrate 22 are disposed to face each other, and a liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22, so as to surround the liquid crystal layer 23. In addition, a sealing material 24 for joining the first substrate 21 and the second substrate 22 is provided.

第1基板21は、画像表示の際に表示面として用いられる第1主面21aと、第1主面21aとは反対側に位置する第2主面21bとを有している。第1基板21は、例えばガラスまたはプラスチックなどによって形成される。   The first substrate 21 has a first main surface 21a used as a display surface when displaying an image, and a second main surface 21b located on the opposite side of the first main surface 21a. The first substrate 21 is made of, for example, glass or plastic.

この第1基板21の第2主面21b上には、カラーフィルタ211が設けられている。   On the second main surface 21b of the first substrate 21, a color filter 211 is provided.

カラーフィルタ211は、可視光のうち特定の波長のみを透過させる機能を有する。複数
のカラーフィルタ211は、第1基板21の第2主面21b上に位置しており、画素Pごとに設
けられている。各カラーフィルタ211は、赤、緑および青のいずれかの色を有している。
また、カラーフィルタ211は上記の色に限られず、例えば、黄色、白色などのカラーフィ
ルタ211を配置してもよい。カラーフィルタ211の材料としては、例えば染料または顔料を添加した樹脂が挙げられる。
The color filter 211 has a function of transmitting only a specific wavelength of visible light. A plurality of color filters 211 is positioned on the second main surface 21b of the first substrate 21, it is provided for each picture element P. Each color filter 211 has one of red, green, and blue.
Further, the color filter 211 is not limited to the above color, and for example, a color filter 211 such as yellow or white may be disposed. Examples of the material of the color filter 211 include a resin to which a dye or pigment is added.

なお、本実施形態ではカラーフィルタ211を設けているが、これに限定されない。例え
ばモノクロの画像を表示する場合はカラーフィルタ211を設けなくてもよい。
Although the color filter 211 is provided in the present embodiment, the present invention is not limited to this. For example, when displaying a monochrome image, the color filter 211 may not be provided.

また、カラーフィルタ211上にはオーバーコート層(不図示)が形成される。   An overcoat layer (not shown) is formed on the color filter 211.

第2基板22は、第1基板21の第2主面21bに対向する第1主面22aと、第1主面22aの反対側に位置する第2主面22bとを有している。なお、第2基板22は第1基板21と同様の材料で形成できる。   The second substrate 22 has a first main surface 22a facing the second main surface 21b of the first substrate 21, and a second main surface 22b located on the opposite side of the first main surface 22a. The second substrate 22 can be formed of the same material as the first substrate 21.

第2基板22の第1主面22a上には、複数のゲート配線221および補助容量配線222が設けられており、複数のゲート配線221および補助容量配線222を覆うようにゲート絶縁膜223
が設けられている。ゲート絶縁膜223上には複数のソース配線224が設けられている。また、ゲート絶縁膜223および複数のソース配線224上には第1層間絶縁膜225が設けられている。この第1層間絶縁膜225上には下層電極Dが設けられている。また、第1層間絶縁膜225および下層電極D上には第2層間絶縁膜226が設けられている。この第2層間絶縁膜226上には遮光膜BMが設けられており、遮光膜BMを覆うとともに第2層間絶縁膜226上には平坦化膜227が設けられている。また、この平坦化膜227上には上層共通電極228および上層信号電極229が設けられている。
A plurality of gate wirings 221 and auxiliary capacitance wirings 222 are provided on the first main surface 22 a of the second substrate 22, and the gate insulating film 223 covers the plurality of gate wirings 221 and auxiliary capacitance wirings 222.
Is provided. A plurality of source wirings 224 are provided on the gate insulating film 223. A first interlayer insulating film 225 is provided on the gate insulating film 223 and the plurality of source wirings 224. A lower layer electrode D is provided on the first interlayer insulating film 225. A second interlayer insulating film 226 is provided on the first interlayer insulating film 225 and the lower layer electrode D. A light shielding film BM is provided on the second interlayer insulating film 226, and a planarizing film 227 is provided on the second interlayer insulating film 226 while covering the light shielding film BM. On the planarizing film 227, an upper common electrode 228 and an upper signal electrode 229 are provided.

ゲート配線221は、駆動IC(図示せず)から供給される電圧を薄膜トランジスタTFTに印加する機能を有する。図3に示すように、ゲート配線221は、第2基板22の第1主面22
a上にX方向に延在している。また、複数のゲート配線221はY方向に沿って配列されて
いる。ゲート配線221は、導電性を有する材料によって形成され、例えば、アルミニウム
、モリブデン、チタン、ネオジム、クロム、銅またはこれらを含む合金によって形成される。
The gate wiring 221 has a function of applying a voltage supplied from a driving IC (not shown) to the thin film transistor TFT. As shown in FIG. 3, the gate wiring 221 includes the first main surface 22 of the second substrate 22.
It extends in the X direction on a. The plurality of gate wirings 221 are arranged along the Y direction. The gate wiring 221 is formed of a conductive material, for example, aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing these.

ゲート配線221は例えば下記方法によって形成される。   The gate wiring 221 is formed by the following method, for example.

まず、スパッタリング法、蒸着法または化学気相成長法によって、材料を第2基板22の第1主面22a上に膜として形成する。この膜の表面に対して感光性樹脂を塗布し、塗布した感光性樹脂に対して露光処理および現像処理を行なうことで、感光性樹脂に所望の形状のパターンを形成する。次いで、この膜を薬液でエッチングして、膜を所望の形状にした後、塗布した感光性樹脂を剥離する。このように、材料を成膜およびパターニングすることでゲート配線221を形成できる。   First, a material is formed as a film on the first main surface 22a of the second substrate 22 by sputtering, vapor deposition, or chemical vapor deposition. A photosensitive resin is applied to the surface of the film, and a pattern having a desired shape is formed on the photosensitive resin by performing an exposure process and a development process on the applied photosensitive resin. Next, this film is etched with a chemical solution to make the film into a desired shape, and then the applied photosensitive resin is peeled off. Thus, the gate wiring 221 can be formed by forming and patterning the material.

補助容量配線222は第2基板22の第1主面22aに設けられている。補助容量配線222はゲート配線221と同一平面上に位置している。図3に示すように、補助容量配線222はX方向に延在している。また、補助容量配線222は、ゲート配線221と同様の材料で形成してもよい。なお、本実施形態では、補助容量配線222がゲート配線221と同一平面上に形成されているが、これに限られない。すなわち、補助容量配線222はゲート配線221と異なる層に形成されていてもよい。   The auxiliary capacitance line 222 is provided on the first main surface 22 a of the second substrate 22. The auxiliary capacitance line 222 is located on the same plane as the gate line 221. As shown in FIG. 3, the auxiliary capacitance line 222 extends in the X direction. Further, the auxiliary capacitance wiring 222 may be formed of the same material as the gate wiring 221. In the present embodiment, the auxiliary capacitance line 222 is formed on the same plane as the gate line 221, but the present invention is not limited to this. That is, the auxiliary capacitance line 222 may be formed in a different layer from the gate line 221.

ゲート絶縁膜223はゲート配線221および補助容量配線222を覆うように第1主面22a上
に設けられている。ゲート絶縁膜223は、窒化珪素または酸化珪素などの絶縁性材料によ
って形成される。なお、ゲート絶縁膜223は、上記のスパッタリング法、蒸着法または化
学気相成長法などによって第2基板22の第1主面22a上に形成できる。
The gate insulating film 223 is provided on the first main surface 22a so as to cover the gate wiring 221 and the auxiliary capacitance wiring 222. The gate insulating film 223 is formed of an insulating material such as silicon nitride or silicon oxide. The gate insulating film 223 can be formed on the first main surface 22a of the second substrate 22 by the above-described sputtering method, vapor deposition method, chemical vapor deposition method, or the like.

ソース配線224は、駆動ICから供給される信号電圧を薄膜トランジスタTFTを介して上層信号電極229に印加する機能を有する。図3に示すように、複数のソース配線224はY方向に延在している。また、複数のソース配線224は、ゲート絶縁膜223上にX方向に沿って配列されている。ソース配線224はゲート配線221と同様の材料で形成してもよい。ソース配線224はゲート配線221と同様の方法によって形成できる。なお、この実施形態では、ソース配線224を直線状に形成しているが、屈曲させてもよい。   The source wiring 224 has a function of applying a signal voltage supplied from the driving IC to the upper signal electrode 229 through the thin film transistor TFT. As shown in FIG. 3, the plurality of source lines 224 extend in the Y direction. The plurality of source lines 224 are arranged along the X direction on the gate insulating film 223. The source wiring 224 may be formed using the same material as the gate wiring 221. The source wiring 224 can be formed by a method similar to that for the gate wiring 221. In this embodiment, the source wiring 224 is formed in a straight line, but may be bent.

なお、この複数のゲート配線221および複数のソース配線224によって囲まれた領域が画素Pである。   Note that a region surrounded by the plurality of gate lines 221 and the plurality of source lines 224 is a pixel P.

薄膜トランジスタTFTは、アモルファスシリコン、ポリシリコンまたはIGZOなどの
半導体層と、この半導体層上に設けられるとともに、ソース配線224に接続されたソース
電極と、ドレイン電極とを有する。また、薄膜トランジスタTFTのドレイン電極はコンタ
クトホールCを介して上層信号電極229に接続されている。
The thin film transistor TFT includes a semiconductor layer such as amorphous silicon, polysilicon, or IGZO, a source electrode provided on the semiconductor layer, connected to the source wiring 224, and a drain electrode. The drain electrode of the thin film transistor TFT is connected to the upper signal electrode 229 through the contact hole C.

薄膜トランジスタTFTでは、ゲート配線221を介して半導体層に印加される電圧に応じてソース電極およびドレイン電極間の半導体層の抵抗が変化することで、上層信号電極229
への画像信号の書き込みまたは非書き込みが制御される。
In the thin film transistor TFT, the resistance of the semiconductor layer between the source electrode and the drain electrode changes according to the voltage applied to the semiconductor layer via the gate wiring 221, so that the upper signal electrode 229
Writing or non-writing of an image signal to / from is controlled.

第1層間絶縁膜225はソース配線224を覆うようにゲート絶縁膜223上に設けられている
。第1層間絶縁膜225はゲート絶縁膜223と同様の材料で形成してもよい。
The first interlayer insulating film 225 is provided on the gate insulating film 223 so as to cover the source wiring 224. The first interlayer insulating film 225 may be formed of the same material as the gate insulating film 223.

下層電極Dは第1層間絶縁膜225上に設けられている。また、下層電極Dは上層共通電
極228の形成領域に位置している。また、本実施形態では、下層電極Dの全部が上層共通
電極228の形成領域内に位置するように形成されている。すなわち、画素Pにおいて、上
層信号電極229の形成領域および上層信号電極229と上層共通電極228との間の領域に下層
電極Dは形成されていない。
The lower layer electrode D is provided on the first interlayer insulating film 225. Further, the lower layer electrode D is located in a region where the upper layer common electrode 228 is formed. Further, in the present embodiment, all of the lower layer electrodes D are formed so as to be located in the formation region of the upper layer common electrode 228. That is, in the pixel P, the lower layer electrode D is not formed in the formation region of the upper layer signal electrode 229 and the region between the upper layer signal electrode 229 and the upper layer common electrode 228.

また、下層電極Dは上層共通電極228に電気的に接続されている。具体的には、上層共
通電極228と下層電極DとはコンタクトホールCを介して接続されている。さらに、下層
電極DはコンタクトホールCを介して補助容量配線222と接続されていてもよい。なお、
この実施形態では、下層電極DのY方向における延在部は直線状に形成されているが、屈曲させて形成してもよい。なお、図4において、下層電極Dの形成領域は斜線で示された領域である。
The lower layer electrode D is electrically connected to the upper layer common electrode 228. Specifically, the upper common electrode 228 and the lower electrode D are connected via the contact hole C. Further, the lower layer electrode D may be connected to the auxiliary capacitance line 222 through the contact hole C. In addition,
In this embodiment, the extending portion in the Y direction of the lower layer electrode D is formed in a straight line shape, but may be formed by bending. In FIG. 4, the formation region of the lower layer electrode D is a region indicated by hatching.

なお、本実施形態の下層電極Dは第1層間絶縁膜225に設けられているが、これには限
定されない。すなわち、下層電極Dは上層共通電極228に比べて下の層で形成されていれ
ばよく、例えば、下層電極Dが第2基板22の第1主面22aに形成されていてもよいし、ゲート絶縁膜223に形成されていてよい。
In addition, although the lower layer electrode D of this embodiment is provided in the 1st interlayer insulation film 225, it is not limited to this. That is, the lower layer electrode D only needs to be formed in a layer lower than the upper layer common electrode 228. For example, the lower layer electrode D may be formed on the first main surface 22a of the second substrate 22, or the gate The insulating film 223 may be formed.

下層電極Dの材料は、導電性を有する材料によって形成される。下層電極Dの材料は、例えばITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、ATO(Antimony Tin Oxide)、AZO(Al-Doped Zinc Oxide)、酸化錫、酸化亜鉛等の透光性材料、またはアルミニウム、モリブデン、チタン、ネオジム、クロム、銅等またはこれらを含む合金の不透光性材料が挙げられるが、導電性を有する材料であれば、これらに限定されない。   The material of the lower layer electrode D is formed of a conductive material. The material of the lower layer electrode D is, for example, a light-transmitting material such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), ATO (Antimony Tin Oxide), AZO (Al-Doped Zinc Oxide), tin oxide, and zinc oxide. Alternatively, an opaque material such as aluminum, molybdenum, titanium, neodymium, chromium, copper, or an alloy containing any of these can be given, but the material is not limited thereto as long as it is a conductive material.

なお、下層電極Dの材料に透光性材料を採用すれば、下層電極Dによる遮光を抑制できるので、画素Pの開口率が向上する。   Note that if a light-transmitting material is used as the material of the lower layer electrode D, light shielding by the lower layer electrode D can be suppressed, so that the aperture ratio of the pixel P is improved.

第2層間絶縁膜226は下層電極Dと遮光膜BMとを電気的に絶縁する機能を有する。第2
層間絶縁膜226は下層電極Dを覆うように第1層間絶縁膜225上に設けられている。第2層間絶縁膜226はゲート絶縁膜223と同様の材料で形成してもよい。なお、本実施形態では、第2層間絶縁膜226を設ける構造を採用しているが、特にこれに限定されず、第2層間絶
縁膜226を設けない構造を採用してもよい。
The second interlayer insulating film 226 has a function of electrically insulating the lower layer electrode D and the light shielding film BM. Second
The interlayer insulating film 226 is provided on the first interlayer insulating film 225 so as to cover the lower layer electrode D. The second interlayer insulating film 226 may be formed of the same material as the gate insulating film 223. In the present embodiment, a structure in which the second interlayer insulating film 226 is provided is employed. However, the present invention is not particularly limited thereto, and a structure in which the second interlayer insulating film 226 is not provided may be employed.

遮光膜BMは光を遮光する機能を有する。遮光膜BMは、第2層間絶縁膜226上に設けられ
ているとともに、平面視してゲート配線221、補助容量配線222、ソース配線224および上
層共通電極228に重なるように位置している。遮光膜BMはゲート配線221、ソース配線224
および補助容量配線222を覆うように第2基板22側に形成されているので、遮光膜BMが第
1基板21側に形成されている場合に比べて、ゲート配線221、補助容量配線222およびソース配線224を精度よく遮光することができる。
The light shielding film BM has a function of shielding light. The light shielding film BM is provided on the second interlayer insulating film 226 and is positioned so as to overlap the gate wiring 221, the auxiliary capacitance wiring 222, the source wiring 224, and the upper common electrode 228 in plan view. The light shielding film BM consists of gate wiring 221 and source wiring 224.
In addition, since the second substrate 22 is formed so as to cover the auxiliary capacitance wiring 222, the gate wiring 221, the auxiliary capacitance wiring 222 and the source are compared with the case where the light shielding film BM is formed on the first substrate 21 side. The wiring 224 can be shielded with high accuracy.

遮光膜BMの材料は、例えば、遮光性の高い色(例えば黒色)の染料または顔料が添加された樹脂、クロムなどの金属または合金が挙げられる。   Examples of the material of the light shielding film BM include a resin to which a dye or pigment having a high light shielding property (for example, black) is added, a metal such as chromium, or an alloy.

なお、本実施形態では、遮光膜BMが第2基板22側に形成されているが、これには限定されない。すなわち、遮光膜BMは第1基板21側に形成されていてもよい。   In the present embodiment, the light shielding film BM is formed on the second substrate 22 side, but the present invention is not limited to this. That is, the light shielding film BM may be formed on the first substrate 21 side.

平坦化膜227は、遮光膜BMを覆うように第2層間絶縁膜226上に設けられている。平坦化膜227は、有機材料によって形成され、アクリル系樹脂、エポキシ系樹脂またはポリイミ
ド系樹脂などが挙げられる。なお、平坦化膜227の膜厚は例えば1μm〜5μmの範囲で
設定されている。なお、寄生容量を低減させる観点では、平坦化膜227の膜厚を大きくす
るのが好ましい。
The planarizing film 227 is provided on the second interlayer insulating film 226 so as to cover the light shielding film BM. The planarization film 227 is formed of an organic material, and examples thereof include an acrylic resin, an epoxy resin, and a polyimide resin. The film thickness of the planarizing film 227 is set in the range of 1 μm to 5 μm, for example. Note that it is preferable to increase the thickness of the planarization film 227 from the viewpoint of reducing parasitic capacitance.

上層共通電極228は、駆動ICから印加された電圧によって上層信号電極229との間で電界を発生させる機能を有する。上層共通電極228は平坦化膜227上に設けられている。上層共通電極228は、導電性を有する透光性材料によって形成され、例えばITO、IZO、
ATO、AZO、酸化錫、酸化亜鉛または導電性高分子によって形成される。
The upper common electrode 228 has a function of generating an electric field with the upper signal electrode 229 by a voltage applied from the driving IC. The upper common electrode 228 is provided on the planarizing film 227. The upper common electrode 228 is formed of a light-transmitting material having conductivity, for example, ITO, IZO,
It is formed of ATO, AZO, tin oxide, zinc oxide or a conductive polymer.

上層信号電極229は、駆動ICから印加された電圧によって上層共通電極228との間で電界を発生させる機能を有する。複数の上層信号電極229は平坦化膜227上に設けられており、X方向に沿って配列している。また、X方向における上層信号電極229の両側には上層共通電極228が位置している。すなわち、上層信号電極229と上層共通電極228とはX方向に交互に配置されている。なお、この実施形態では、上層信号電極229を直線状に形成しているが屈曲させてもよい。上層信号電極229は上層共通電極228と同様の材料で形成してもよい。   The upper layer signal electrode 229 has a function of generating an electric field with the upper layer common electrode 228 by a voltage applied from the driving IC. The plurality of upper layer signal electrodes 229 are provided on the planarizing film 227 and arranged along the X direction. Further, the upper common electrode 228 is positioned on both sides of the upper signal electrode 229 in the X direction. That is, the upper signal electrodes 229 and the upper common electrodes 228 are alternately arranged in the X direction. In this embodiment, the upper signal electrode 229 is formed linearly, but may be bent. The upper signal electrode 229 may be formed of the same material as the upper common electrode 228.

上層信号電極229の幅は例えば2μm〜5μmの範囲に設定されている。また、上層信
号電極229と上層共通電極228との間隔は例えば5μm〜20μmの範囲に設定されている
The width of the upper signal electrode 229 is set in the range of 2 μm to 5 μm, for example. Further, the distance between the upper signal electrode 229 and the upper common electrode 228 is set in a range of 5 μm to 20 μm, for example.

液晶表示装置1では、上層共通電極228と電気的に接続されている下層電極Dが、第1
層間絶縁膜225上に設けられているとともに、上層共通電極228の形成領域内に位置している。これによって、下層電極Dから上層共通電極228の両側に位置する上層信号電極229に向けて電界が発生する。この電界によって、白表示の際に表示領域Eが押圧された場合であっても、上層信号電極229と上層共通電極228との間の領域での液晶分子の配向の乱れが低減されるので、リバースツイストドメインの発生による表示品位の低下を抑制できる。
In the liquid crystal display device 1, the lower layer electrode D that is electrically connected to the upper layer common electrode 228 includes a first electrode.
It is provided on the interlayer insulating film 225 and is located in the formation region of the upper common electrode 228. As a result, an electric field is generated from the lower layer electrode D toward the upper layer signal electrode 229 located on both sides of the upper layer common electrode 228. This electric field, even when the display area E D during white display is pressed, the disturbance of alignment of liquid crystal molecules in the region between the upper signal electrode 229 and the upper common electrode 228 is reduced In addition, it is possible to suppress deterioration in display quality due to the occurrence of the reverse twist domain.

また、上述のように、下層電極Dを設けることで、上層信号電極229と上層共通電極228との間だけでなく、下層電極Dから上層共通電極228の両側に位置する上層信号電極229に向けて電界が発生する。これによって、下層電極Dが設けられていない場合に比べて、より低い電圧で液晶分子を制御できるので、液晶表示装置の使用時における消費電力を低減でき、液晶表示装置の低消費電力化を図ることができる。   Further, as described above, by providing the lower layer electrode D, not only between the upper layer signal electrode 229 and the upper layer common electrode 228, but also from the lower layer electrode D to the upper layer signal electrode 229 located on both sides of the upper layer common electrode 228. An electric field is generated. As a result, since the liquid crystal molecules can be controlled with a lower voltage than when the lower layer electrode D is not provided, the power consumption when using the liquid crystal display device can be reduced, and the power consumption of the liquid crystal display device can be reduced. be able to.

また、液晶表示装置1では、画素Pにおいて、上層共通電極228の形成領域に上層共通
電極228と電気的に接続されている下層電極Dが設けられているとともに、上層信号電極229の形成領域に上層信号電極229と電気的に接続されている下層電極Dが設けられていな
い。すなわち、液晶表示装置1では、上層信号電極229に電気的に接続している下層電極
Dではなく、上層共通電極228に電気的に接続している下層電極Dのみが第1層間絶縁膜225上に形成されている。これによって、上層信号電極229がソース配線224などの配線と短絡した場合であっても、下層電極Dではなく、上層信号電極229にレーザーカット処理を行えばよい。すなわち、液晶表示装置1では、表示画像に輝点欠陥が生じた場合でも、上層信号電極229に対してレーザーカット処理を行えば、滅点化リペアが可能になるので、容易に滅点化リペアを行うことができる。
In the liquid crystal display device 1, in the pixel P, the lower layer electrode D that is electrically connected to the upper common electrode 228 is provided in the formation region of the upper common electrode 228, and the upper layer signal electrode 229 is formed in the formation region. The lower layer electrode D electrically connected to the upper layer signal electrode 229 is not provided. That is, in the liquid crystal display device 1, only the lower layer electrode D electrically connected to the upper common electrode 228 is not the lower layer electrode D electrically connected to the upper layer signal electrode 229 on the first interlayer insulating film 225. Is formed. As a result, even when the upper layer signal electrode 229 is short-circuited with a wiring such as the source wiring 224, the laser cutting process may be performed on the upper layer signal electrode 229 instead of the lower layer electrode D. That is, in the liquid crystal display device 1, even if a bright spot defect occurs in the display image, if the upper layer signal electrode 229 is subjected to laser cutting processing, it becomes possible to perform a dark spot repair, and thus the dark spot repair is easily performed. It can be performed.

また、液晶表示装置1では、平面視して、上層共通電極228と電気的に接続された下層
電極Dがソース配線224と上層信号電極229との間に位置している。これによって、下層電極Dがソース配線224から生じる電界を遮蔽し、ソース配線224の電圧の変動による上層信号電極229の電圧への影響を低減できる。
In the liquid crystal display device 1, the lower layer electrode D electrically connected to the upper layer common electrode 228 is positioned between the source wiring 224 and the upper layer signal electrode 229 in plan view. Thereby, the lower layer electrode D shields the electric field generated from the source line 224, and the influence on the voltage of the upper layer signal electrode 229 due to the fluctuation of the voltage of the source line 224 can be reduced.

液晶層23は、第1基板21と第2基板22との間に設けられている。液晶層23は、ネマティック液晶などの液晶分子を含んでいる。   The liquid crystal layer 23 is provided between the first substrate 21 and the second substrate 22. The liquid crystal layer 23 includes liquid crystal molecules such as nematic liquid crystal.

シール材24は、第1基板21と第2基板22とを貼り合わせる機能を有する。シール材24は、平面視して表示領域Eを取り囲むようにして第1基板21と第2基板22との間に設けられている。このシール材24はエポキシ樹脂などによって形成される。 The sealing material 24 has a function of bonding the first substrate 21 and the second substrate 22 together. Sealing material 24 is provided between the first substrate 21 as in a plan view to surround the display region E D and the second substrate 22. This sealing material 24 is formed of an epoxy resin or the like.

液晶表示装置1では、同一平面上に設けられた上層信号電極229と上層共通電極228とに対して電圧を印加することで、上層信号電極229と上層共通電極228との間で電界を発生させ、この電界によって液晶層中23の液晶分子の方向を制御する。   In the liquid crystal display device 1, an electric field is generated between the upper signal electrode 229 and the upper common electrode 228 by applying a voltage to the upper signal electrode 229 and the upper common electrode 228 provided on the same plane. The direction of the liquid crystal molecules in the liquid crystal layer is controlled by this electric field.

光源装置3は、液晶パネル2の表示領域Eに向けて光を出射する機能を有する。光源装置3は、光源31および導光板32を有している。なお、本実施形態における光源装置3では、光源31にLEDなどの点光源を採用しているが、冷陰極管などの線光源を採用してもよい。 The light source device 3 has a function of emitting light toward the display region E D of the liquid crystal panel 2. The light source device 3 includes a light source 31 and a light guide plate 32. In the light source device 3 according to the present embodiment, a point light source such as an LED is employed as the light source 31, but a linear light source such as a cold cathode tube may be employed.

第1偏光板4は、所定の振動方向の光を選択的に透過させる機能を有する。この第1偏光板4は、液晶パネル2の第1基板21の第1主面21aに対向するように配置されている。   The first polarizing plate 4 has a function of selectively transmitting light in a predetermined vibration direction. The first polarizing plate 4 is disposed so as to face the first main surface 21 a of the first substrate 21 of the liquid crystal panel 2.

第2偏光板5は、所定の振動方向の光を選択的に透過させる機能を有する。この第2偏光板5は、第2基板22の第2主面22bに対向するように配置されている。   The second polarizing plate 5 has a function of selectively transmitting light in a predetermined vibration direction. The second polarizing plate 5 is disposed so as to face the second main surface 22 b of the second substrate 22.

本発明は上記の実施形態に特に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更および改良が可能である。例えば、液晶表示装置1では、上層信号電極229の形成領域の外側であれば、上層信号電極229と電気的に接続されている下層電極Dを設けてもよい。   The present invention is not particularly limited to the above-described embodiment, and various modifications and improvements can be made without departing from the scope of the present invention. For example, in the liquid crystal display device 1, the lower layer electrode D that is electrically connected to the upper layer signal electrode 229 may be provided as long as it is outside the formation region of the upper layer signal electrode 229.

これによって、下層電極Dから上層共通電極228に向けて電界が発生し、上層信号電極229と上層共通電極228との間の領域での液晶分子の配向の乱れが低減されるので、リバー
スツイストドメインの発生による表示品位の低下を抑制できる。さらに、上層信号電極229と電気的に接続されている下層電極Dとソース配線224とが短絡し、輝点欠陥が生じた場合であっても、下層電極Dの上方には上層信号電極229が形成されていないので、下層電極Dに対してレーザーカット処理が行ないやすくなり、容易に滅点化リペアを行なうことができる。
As a result, an electric field is generated from the lower layer electrode D toward the upper layer common electrode 228, and the disorder of the alignment of the liquid crystal molecules in the region between the upper layer signal electrode 229 and the upper layer common electrode 228 is reduced. Deterioration of display quality due to the occurrence of the occurrence can be suppressed. Further, even when the lower layer electrode D electrically connected to the upper layer signal electrode 229 and the source wiring 224 are short-circuited to cause a bright spot defect, the upper layer signal electrode 229 is located above the lower layer electrode D. Since it is not formed, it becomes easy to perform the laser cutting process on the lower layer electrode D, and the dark spot repair can be easily performed.

1 液晶表示装置
2 液晶パネル
P 画素
21 第1基板
21a 第1主面
21b 第2主面(主面)
211 カラーフィルタ
22 第2基板
22a 第1主面(主面)
22b 第2主面
221 ゲート配線
222 補助容量配線
223 ゲート絶縁膜
224 ソース配線
225 第1層間絶縁膜
226 第2層間絶縁膜
227 平坦化膜(絶縁膜)
228 上層共通電極
229 上層信号電極
TFT 薄膜トランジスタ
D 下層電極
BM 遮光膜
C コンタクトホール
23 液晶層
24 シール材
4 第1偏光板
5 第2偏光板
3 光源装置
31 光源
32 導光板
1 Liquid crystal display device 2 Liquid crystal panel P Pixel
21 First board
21a 1st main surface
21b Second main surface (main surface)
211 Color filter
22 Second board
22a First main surface (main surface)
22b 2nd main surface
221 Gate wiring
222 Auxiliary capacitance wiring
223 Gate insulation film
224 source wiring
225 First interlayer insulating film
226 Second interlayer insulating film
227 Planarization film (insulating film)
228 Upper common electrode
229 Upper signal electrode
TFT Thin film transistor D Lower layer electrode
BM Shading film C Contact hole
23 Liquid crystal layer
24 Sealing material 4 First polarizing plate 5 Second polarizing plate 3 Light source device
31 Light source
32 Light guide plate

Claims (3)

主面同士を対向させて配置された第1基板および第2基板と、前記第1基板および前記第2基板の間に配置された液晶層と、前記第2基板の前記主面上に設けられた複数のゲート配線と、複数の前記ゲート配線に交差するように前記第2基板の前記主面上に設けられた複数のソース配線と、複数の前記ゲート配線および複数の前記ソース配線を覆うように前記第2基板の前記主面上に設けられた絶縁膜と、平面視して複数の前記ゲート配線および複数の前記ソース配線によって囲まれた画素における前記絶縁膜上に設けられた複数の上層信号電極と、前記画素における前記絶縁膜上に設けられた、前記上層信号電極との間で電界を形成するための複数の上層共通電極とを備え、
複数の前記上層信号電極と複数の前記上層共通電極とは、前記絶縁膜上で交互に一定方向に沿って配列しており、
前記画素における前記第2基板の前記主面と前記絶縁膜との間には、前記上層共通電極の形成領域に前記上層共通電極と電気的に接続されている下層電極の全部が設けられていることを特徴とする液晶表示装置。
Provided on the main surface of the second substrate, a first substrate and a second substrate disposed with the main surfaces facing each other, a liquid crystal layer disposed between the first substrate and the second substrate, A plurality of gate lines, a plurality of source lines provided on the main surface of the second substrate so as to intersect the plurality of gate lines, and the plurality of gate lines and the plurality of source lines. A plurality of upper layers provided on the insulating film in a pixel surrounded by the plurality of gate wirings and the plurality of source wirings in a plan view; and an insulating film provided on the main surface of the second substrate A plurality of upper layer common electrodes for forming an electric field between the signal electrode and the upper layer signal electrode provided on the insulating film in the pixel;
The plurality of upper layer signal electrodes and the plurality of upper layer common electrodes are alternately arranged along a certain direction on the insulating film,
Between the main surface of the second substrate and the insulating film in the pixel , all of the lower layer electrodes electrically connected to the upper layer common electrode are provided in the formation region of the upper layer common electrode. a liquid crystal display device comprising a Turkey.
前記下層電極は、前記ソース配線と前記上層信号電極との間に位置している請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the lower layer electrode is located between the source line and the upper layer signal electrode. 前記下層電極は、透光性材料からなる請求項1または2に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the lower layer electrode is made of a translucent material.
JP2012144674A 2012-06-27 2012-06-27 Liquid crystal display Active JP5918046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012144674A JP5918046B2 (en) 2012-06-27 2012-06-27 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144674A JP5918046B2 (en) 2012-06-27 2012-06-27 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2014010182A JP2014010182A (en) 2014-01-20
JP5918046B2 true JP5918046B2 (en) 2016-05-18

Family

ID=50106975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012144674A Active JP5918046B2 (en) 2012-06-27 2012-06-27 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5918046B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099816B2 (en) * 1998-08-12 2000-10-16 日本電気株式会社 Active matrix type liquid crystal display
JP5502293B2 (en) * 2008-07-18 2014-05-28 株式会社ジャパンディスプレイ Liquid crystal display
KR101308250B1 (en) * 2008-12-03 2013-09-13 엘지디스플레이 주식회사 Liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014010182A (en) 2014-01-20

Similar Documents

Publication Publication Date Title
JP5627768B2 (en) Display device
JP5806383B2 (en) Liquid crystal display
US9978880B2 (en) Display device
TW201445228A (en) Display panel and manufacturing method thereof
JP5627774B2 (en) Liquid crystal display device and manufacturing method thereof
TWI671568B (en) Display panel
TWI628498B (en) Display device and display panel
JP2017111396A (en) Display device
KR102553976B1 (en) Display panel and method of manufacturing the same
JP2010145457A (en) Liquid crystal display device and electronic device
JP2013134317A (en) Liquid crystal display device
JP2014106322A (en) Liquid crystal display device
JP2007093859A (en) Liquid crystal device and electronic apparatus
JP2014145919A (en) Display device
JP5918046B2 (en) Liquid crystal display
JP2013097106A (en) Liquid crystal display device
JP6001669B2 (en) Liquid crystal display
JP2013246410A (en) Liquid crystal display device
JP2014026061A (en) Liquid crystal display device
JP2013114224A (en) Liquid crystal display device
JP2014123273A (en) Input device, and display device including the same
JP2014146006A (en) Liquid crystal display device
JP2014145971A (en) Liquid crystal display device
JP2014089298A (en) Liquid crystal display device
JP2014048360A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5918046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150