JP5917577B2 - Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device - Google Patents

Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP5917577B2
JP5917577B2 JP2014009808A JP2014009808A JP5917577B2 JP 5917577 B2 JP5917577 B2 JP 5917577B2 JP 2014009808 A JP2014009808 A JP 2014009808A JP 2014009808 A JP2014009808 A JP 2014009808A JP 5917577 B2 JP5917577 B2 JP 5917577B2
Authority
JP
Japan
Prior art keywords
film
back surface
semiconductor
semiconductor back
dicing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014009808A
Other languages
Japanese (ja)
Other versions
JP2014131053A (en
Inventor
豪士 志賀
豪士 志賀
尚英 高本
尚英 高本
文輝 浅井
文輝 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2014009808A priority Critical patent/JP5917577B2/en
Publication of JP2014131053A publication Critical patent/JP2014131053A/en
Application granted granted Critical
Publication of JP5917577B2 publication Critical patent/JP5917577B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Description

本発明は、ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法に関する。半導体裏面用フィルムは、半導体チップ等の半導体素子の裏面の保護及び強度向上等のために用いられる。   The present invention relates to a dicing tape-integrated film for semiconductor back surface and a method for manufacturing a semiconductor device. The film for semiconductor back surface is used for protecting the back surface of a semiconductor element such as a semiconductor chip and improving the strength.

近年、半導体装置及びそのパッケージの薄型化、小型化がより一層求められている。そのため、半導体装置及びそのパッケージとして、半導体チップ等の半導体素子が基板上にフリップチップボンディングにより実装された(フリップチップ接続された)フリップチップ型の半導体装置が広く利用されている。当該フリップチップ接続は半導体チップの回路面が基板の電極形成面と対向する形態で固定されるものである。このような半導体装置等では、半導体チップの裏面を保護フィルムにより保護し、半導体チップの損傷等を防止している場合がある(特許文献1〜3参照)。   In recent years, there has been a further demand for thinner and smaller semiconductor devices and their packages. Therefore, a flip chip type semiconductor device in which a semiconductor element such as a semiconductor chip is mounted on a substrate by flip chip bonding (flip chip connection) is widely used as a semiconductor device and its package. The flip chip connection is fixed in such a manner that the circuit surface of the semiconductor chip faces the electrode forming surface of the substrate. In such a semiconductor device or the like, the back surface of the semiconductor chip may be protected by a protective film to prevent the semiconductor chip from being damaged (see Patent Documents 1 to 3).

特開2008−166451号公報JP 2008-166451 A 特開2008−006386号公報JP 2008-006386 A 特開2007−261035号公報Japanese Patent Laid-Open No. 2007-261035

しかしながら、前記保護フィルムにより半導体チップの裏面を保護するためには、ダイシング工程で得られた半導体チップに対し、その裏面に保護フィルムを貼り付けるための新たな工程を追加する必要がある。その結果、工程数が増え、製造コスト等が増加することになる。そこで、本願発明者らは、製造コストの低減を図るため、ダイシングテープ一体型の半導体裏面用フィルムを開発し、これらについて出願を行っている(本出願の出願時において未公開)。このダイシングテープ一体型半導体裏面用フィルムは、基材上に粘着剤層を有するダイシングテープと、前記ダイシングテープの粘着剤層上に設けられたフリップチップ型半導体裏面用フィルムとを有する構造である。   However, in order to protect the back surface of the semiconductor chip with the protective film, it is necessary to add a new process for attaching the protective film to the back surface of the semiconductor chip obtained in the dicing process. As a result, the number of processes increases and manufacturing costs and the like increase. Accordingly, the inventors of the present application have developed dicing tape-integrated films for semiconductor back surface and filed applications for these (not disclosed at the time of filing of the present application) in order to reduce manufacturing costs. This dicing tape-integrated film for semiconductor back surface has a structure having a dicing tape having an adhesive layer on a substrate and a flip chip type semiconductor back film provided on the adhesive layer of the dicing tape.

半導体装置の製造に際して、ダイシングテープ一体型半導体裏面用フィルムは、次の通りに用いられる。先ず、ダイシングテープ一体型半導体裏面用フィルムに於けるフリップチップ型半導体裏面用フィルム上に半導体ウェハを貼着する。次に、この半導体ウェハをダイシングして半導体素子を形成する。続いて、半導体素子を前記フリップチップ型半導体裏面用フィルムと共に、ダイシングテープの粘着剤層から剥離してピックアップした後、半導体素子を基板等の被着体上にフリップチップ接続させる。これにより、フリップチップ型の半導体装置が得られる。   In manufacturing a semiconductor device, the dicing tape-integrated film for semiconductor back surface is used as follows. First, a semiconductor wafer is stuck on the flip chip type semiconductor back film in the dicing tape integrated semiconductor back film. Next, the semiconductor wafer is diced to form a semiconductor element. Subsequently, the semiconductor element is peeled off from the adhesive layer of the dicing tape together with the flip chip type semiconductor back film, and then picked up, and then the semiconductor element is flip-chip connected to an adherend such as a substrate. Thereby, a flip chip type semiconductor device is obtained.

ここで、前記半導体ウェハのダイシングには、ダイシングブレードの切り込み深さとして半導体裏面用フィルムを超えてダイシングテープの基材層に至るような深さでダイシングを行うフルカットと呼ばれる手順が広く採用されている。従来では、粘着剤層の厚さが10μm程度であることやダイシングマシンの精度等を考慮して、フルカットの際に粘着剤層を超えて基材に至るようにダイシングを行って製造マージンをとり、ダイシング工程での不具合を回避する方策が多く採られている。これにより、後のピックアップ工程においては半導体裏面用フィルムを切断するためのさらなる工程や手順等を必要とすることなく半導体チップを半導体裏面用フィルムと一体的に剥離することができる。   Here, for the dicing of the semiconductor wafer, a procedure called full cutting is widely adopted in which dicing is performed at a depth that exceeds the film for semiconductor back surface and reaches the base material layer of the dicing tape as the cutting depth of the dicing blade. ing. Conventionally, considering the thickness of the pressure-sensitive adhesive layer is about 10 μm and the accuracy of the dicing machine, etc., dicing is performed so as to reach the base material beyond the pressure-sensitive adhesive layer during full cutting. Many measures have been taken to avoid defects in the dicing process. Thereby, in a subsequent pick-up process, the semiconductor chip can be peeled integrally with the film for semiconductor back surface without requiring additional steps or procedures for cutting the film for semiconductor back surface.

しかしながら、基材まで切り込みを行うと基材に由来する切屑が発生し、その切屑がダイシング後の半導体チップの側面に付着していわゆるバリと呼ばれる付着物が発生することがある。このようなバリが半導体チップに付着したまま半導体装置を製造すると、被着体との接続不良や基板回路の汚染等が生じてしまい、半導体装置の信頼性が低下するおそれがある。   However, when cutting is performed up to the base material, chips derived from the base material are generated, and the chips may adhere to the side surface of the semiconductor chip after dicing to generate a deposit called a burr. If a semiconductor device is manufactured with such burrs attached to the semiconductor chip, poor connection with the adherend or contamination of the substrate circuit may occur, which may reduce the reliability of the semiconductor device.

本発明は前記問題点に鑑みなされたものであり、その目的は、良好なダイシング性を発揮しつつ、半導体ウェハのダイシングにより得られる半導体チップへのバリの発生を防止することができ、これにより製造歩留まりを向上させつつ信頼性の高い半導体装置を製造可能なダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above problems, and its purpose is to prevent the occurrence of burrs on semiconductor chips obtained by dicing a semiconductor wafer while exhibiting good dicing properties. An object of the present invention is to provide a dicing tape-integrated film for semiconductor back surface capable of manufacturing a highly reliable semiconductor device while improving the manufacturing yield, and a method for manufacturing the semiconductor device.

本願発明者等は、従来の問題点を解決すべく検討した結果、下記構成を採用することにより、良好なダイシング性を有すると共に、半導体チップへのバリの発生を抑制可能なダイシングテープ一体型半導体裏面用フィルムを提供することができることを見出し、本発明を完成させるに至った。   The inventors of the present application have studied to solve the conventional problems, and as a result, by adopting the following configuration, a dicing tape-integrated semiconductor that has good dicing properties and can suppress the occurrence of burrs on the semiconductor chip. The present inventors have found that a back film can be provided and have completed the present invention.

即ち、本発明に係るダイシングテープ一体型半導体裏面用フィルム(以下、「一体型フィルム」と称することがある)は、基材及び粘着剤層がこの順で積層されたダイシングテープと、このダイシングテープの粘着剤層上に積層された半導体裏面用フィルムとを有するダイシングテープ一体型半導体裏面用フィルムであって、前記粘着剤層の厚さが20μm以上40μm以下である。   Specifically, the dicing tape-integrated film for semiconductor back surface (hereinafter sometimes referred to as “integrated film”) according to the present invention includes a dicing tape in which a base material and an adhesive layer are laminated in this order, and the dicing tape. The film for semiconductor back surface integrated with a dicing tape having a film for semiconductor back surface laminated on the pressure-sensitive adhesive layer, wherein the pressure-sensitive adhesive layer has a thickness of 20 μm or more and 40 μm or less.

当該一体型フィルムでは、厚さが20μm以上40μm以下の粘着剤層を採用しているので、ダイシングの際に基材まで切り込みを行って製造マージンをとっていたのを粘着剤層までの切り込みで十分に確保することができる。これにより、基材までの切り込みによる切屑の発生を防止することができ、その結果、良好なダイシング性能は維持しつつ、半導体チップでのバリの発生を防止して信頼性の高い半導体装置の製造に寄与することができる。粘着剤層の厚さが20μm未満であると、粘着剤層による製造マージンが不十分となって基材にまで切り込んでしまい、基材からの切屑が発生して結果的に半導体チップでのバリの発生につながってしまう。一方、粘着剤層の厚さが40μmを超えると、粘着剤層の柔軟性ないし粘性が高くなりすぎて半導体ウェハの保持固定力が低下し、ダイシングの際に半導体チップに欠けや割れが生じたり、一旦カットした部分で再付着が生じたりする。   The integrated film employs a pressure-sensitive adhesive layer having a thickness of 20 μm or more and 40 μm or less. Therefore, when the dicing is performed, the substrate is cut to obtain a manufacturing margin. It can be secured sufficiently. As a result, it is possible to prevent generation of chips due to incision up to the base material, and as a result, while maintaining good dicing performance, the generation of burrs in the semiconductor chip is prevented, thereby producing a highly reliable semiconductor device. Can contribute. If the thickness of the pressure-sensitive adhesive layer is less than 20 μm, the manufacturing margin due to the pressure-sensitive adhesive layer becomes insufficient and the substrate is cut into the substrate, resulting in generation of chips from the substrate, resulting in burrs on the semiconductor chip. Will lead to the occurrence of. On the other hand, if the thickness of the pressure-sensitive adhesive layer exceeds 40 μm, the flexibility or viscosity of the pressure-sensitive adhesive layer becomes too high, and the holding and fixing force of the semiconductor wafer decreases, and chips and cracks may occur in the semiconductor chip during dicing. In some cases, re-adhesion occurs in the cut part.

前記粘着剤層の厚さxの前記半導体裏面用フィルムの厚さyに対する比(x/y)が、1以上4以下であることが好ましい。前記比(x/y)が1以上4以下であると、粘着剤層の粘着力を適度な範囲に容易に設定することができ、粘着剤層と半導体裏面用フィルムとの間で、ダイシング時の保持力とピックアップ時の剥離容易性とを良好にバランスさせることができる剥離強度を得ることができる。   The ratio (x / y) of the thickness x of the pressure-sensitive adhesive layer to the thickness y of the film for semiconductor back surface is preferably 1 or more and 4 or less. When the ratio (x / y) is 1 or more and 4 or less, the adhesive force of the pressure-sensitive adhesive layer can be easily set to an appropriate range, and during dicing between the pressure-sensitive adhesive layer and the semiconductor back film. It is possible to obtain a peel strength that can satisfactorily balance the holding force of the film and the ease of peeling at the time of pickup.

前記ダイシングテープの厚さzの前記半導体裏面用フィルムの厚さyに対する比(z/y)が、1.5以上25以下であることが好ましい。前記比(z/y)を1.5以上25以下とすることにより、半導体裏面用フィルムが薄くなりすぎてピックアップ性が低下するのを防止することができると共に、半導体裏面用フィルムが厚くなりすぎてダイシング時に半導体裏面用フィルムに由来する半導体チップでのバリの発生を防止することができる。   The ratio (z / y) of the thickness z of the dicing tape to the thickness y of the film for semiconductor back surface is preferably 1.5 or more and 25 or less. By setting the ratio (z / y) to 1.5 or more and 25 or less, it is possible to prevent the film for the semiconductor back surface from becoming too thin and the pickup property from being deteriorated, and the film for the semiconductor back surface from becoming too thick. Thus, it is possible to prevent the occurrence of burrs in the semiconductor chip derived from the film for semiconductor back surface during dicing.

本発明の半導体装置の製造方法は、当該ダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、前記ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルム上に半導体ウェハを貼着する工程と、切り込み深さを前記粘着剤層における前記半導体裏面用フィルム側の面を超え、かつ前記基材側の面に至らない範囲に設定して前記半導体ウェハをダイシングして半導体チップを形成する工程と、前記半導体チップを前記半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、前記半導体チップを前記被着体上にフリップチップ接続する工程とを具備する。   The method for manufacturing a semiconductor device of the present invention is a method for manufacturing a semiconductor device using the dicing tape-integrated semiconductor back surface film, wherein a semiconductor wafer is formed on the semiconductor back surface film in the dicing tape-integrated semiconductor back surface film. The semiconductor chip is obtained by dicing the semiconductor wafer by setting the step of sticking and the cutting depth to a range that exceeds the surface on the film side for the semiconductor back surface of the adhesive layer and does not reach the surface on the base material side. Forming a semiconductor chip, peeling the semiconductor chip together with the film for semiconductor back surface from the adhesive layer of the dicing tape, and flip-chip connecting the semiconductor chip onto the adherend.

当該製造方法では、粘着剤層の厚さを20μm以上40μm以下とした一体型フィルムを用いつつ、ダイシングブレードの切り込み深さを所定範囲としてダイシング工程を行っているので、ダイシングの際に基材まで切り込みを行って製造マージンをとっていたのを粘着剤層までの切り込みで十分に確保することができる。これにより、基材までの切り込みによる切屑の発生を防止することができ、その結果、良好なダイシング性能は維持しつつ、半導体チップでのバリの発生を防止して信頼性の高い半導体装置を効率良く製造することができる。   In the manufacturing method, the dicing process is performed with the cutting depth of the dicing blade within a predetermined range while using the integrated film in which the thickness of the pressure-sensitive adhesive layer is 20 μm or more and 40 μm or less. It is possible to sufficiently ensure that the manufacturing margin has been obtained by performing the incision up to the pressure-sensitive adhesive layer. As a result, it is possible to prevent the generation of chips due to the incision to the base material. As a result, while maintaining a good dicing performance, the generation of burrs in the semiconductor chip is prevented and a highly reliable semiconductor device is efficiently produced. Can be manufactured well.

前記切り込み深さを前記粘着剤層の前記半導体裏面用フィルム側の面から前記粘着剤層の厚さの10%以上70%以下の範囲に設定してダイシングを行うことが好ましい。切り込み深さを前記範囲とすることで、種々のダイシングマシンの切り込み精度のバラつきを含めても基材への切り込みを防止可能となって製造ラインの変更等への対応も容易に行うことができ、また、ダイシング時の製造マージンも十分確保することができ、ダイシング不良等の不具合の発生を防止することができる。   Dicing is preferably performed by setting the depth of cut to a range of 10% to 70% of the thickness of the pressure-sensitive adhesive layer from the surface of the pressure-sensitive adhesive layer on the side of the film for semiconductor back surface. By setting the cutting depth within the above range, it is possible to prevent cutting into the base material even when variations in cutting accuracy of various dicing machines are included, and it is possible to easily cope with changes in the production line. In addition, a manufacturing margin at the time of dicing can be sufficiently secured, and occurrence of problems such as dicing failure can be prevented.

本発明のダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the film for dicing tape integrated semiconductor back surfaces of this invention. 本発明のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the manufacturing method of the semiconductor device using the film for dicing tape integrated semiconductor back surfaces of this invention.

本発明の実施の一形態について、図1を参照しながら説明するが、本発明はこれらの例に限定されない。図1は、本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。   One embodiment of the present invention will be described with reference to FIG. 1, but the present invention is not limited to these examples. FIG. 1 is a schematic cross-sectional view showing an example of a dicing tape-integrated film for semiconductor back surface according to the present embodiment. Note that in this specification, parts unnecessary for description are omitted in the drawings, and there are parts illustrated in an enlarged or reduced manner for ease of description.

(ダイシングテープ一体型半導体裏面用フィルム)
図1で示されるように、ダイシングテープ一体型半導体裏面用フィルム1は、基材31上に粘着剤層32が設けられたダイシングテープ3と、前記粘着剤層上に設けられ、フリップチップ型半導体に好適な半導体裏面用フィルム2とを備える構成である。また、本発明のダイシングテープ一体型半導体裏面用フィルムは、図1で示されているように、ダイシングテープ3の粘着剤層32上において、半導体ウェハの貼着部分に対応する部分33のみに半導体裏面用フィルム2が形成された構成であってもよいが、粘着剤層32の全面に半導体裏面用フィルムが形成された構成でもよく、また、半導体ウェハの貼着部分に対応する部分33より大きく且つ粘着剤層32の全面よりも小さい部分に半導体裏面用フィルムが形成された構成でもよい。なお、半導体裏面用フィルム2の表面(ウェハの裏面に貼着される側の表面)は、ウェハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
(Dicing tape integrated film for semiconductor backside)
As shown in FIG. 1, a dicing tape-integrated film for semiconductor back surface 1 includes a dicing tape 3 in which a pressure-sensitive adhesive layer 32 is provided on a base material 31, and a flip-chip type semiconductor provided on the pressure-sensitive adhesive layer. It is a structure provided with the film 2 for semiconductor back surfaces suitable for. Further, as shown in FIG. 1, the dicing tape-integrated film for semiconductor back surface of the present invention has a semiconductor only on the portion 33 corresponding to the bonded portion of the semiconductor wafer on the adhesive layer 32 of the dicing tape 3. Although the structure in which the film 2 for back surfaces was formed may be sufficient, the structure in which the film for semiconductor back surfaces was formed in the whole surface of the adhesive layer 32 may be sufficient, and it is larger than the part 33 corresponding to the sticking part of a semiconductor wafer. And the structure by which the film for semiconductor back surfaces was formed in the part smaller than the whole surface of the adhesive layer 32 may be sufficient. In addition, the surface (surface of the side stuck on the back surface of a wafer) of the film 2 for semiconductor back surfaces may be protected by the separator etc. until it is stuck on the wafer back surface.

一体型フィルム1では、粘着剤層32の厚さを20μm以上40μm以下としている。これにより、ダイシングの際における製造マージンを粘着剤層までの切り込みで十分に確保することができる。また、基材までの切り込みによる切屑の発生を防止することができ、その結果、良好なダイシング性能は維持しつつ、半導体チップでのバリの発生を防止して信頼性の高い半導体装置の製造に寄与することができる。粘着剤層の厚さを20μm未満とすると、粘着剤層による製造マージンが不十分となって基材にまで切り込んでしまい、基材からの切屑が発生して結果的に半導体チップでのバリの発生につながってしまう。一方、粘着剤層の厚さを40μmを超える値とすると、粘着剤層の柔軟性ないし粘性が高くなりすぎて半導体ウェハの保持固定力が低下し、ダイシング時に半導体チップに欠けや割れが生じたり、一旦カットした部分で再付着が生じたりする。   In the integrated film 1, the thickness of the pressure-sensitive adhesive layer 32 is 20 μm or more and 40 μm or less. Thereby, the manufacturing margin at the time of dicing can fully be ensured by the notch | incision to an adhesive layer. In addition, it is possible to prevent the generation of chips due to the incision to the base material, and as a result, while maintaining good dicing performance, it prevents the generation of burrs on the semiconductor chip, thereby producing a highly reliable semiconductor device. Can contribute. If the thickness of the pressure-sensitive adhesive layer is less than 20 μm, the manufacturing margin due to the pressure-sensitive adhesive layer becomes insufficient and the substrate is cut into the base material, resulting in generation of chips from the base material, resulting in burrs on the semiconductor chip. It will lead to outbreak. On the other hand, if the thickness of the pressure-sensitive adhesive layer exceeds 40 μm, the flexibility or viscosity of the pressure-sensitive adhesive layer becomes too high, and the holding and fixing force of the semiconductor wafer is reduced, and the semiconductor chip may be chipped or cracked during dicing. In some cases, re-adhesion occurs in the cut part.

粘着剤層32の厚さ20μm以上40μm以下であればよい。なお、粘着剤層の厚さの上限としては、38μmであることが好ましく、さらには35μmであることが好ましい。また、粘着剤層の厚さの下限としては、23μmであることが好ましく、さらには25μmであることが好ましい。なお、粘着剤層32は単層、複層の何れであってもよい。   The thickness of the pressure-sensitive adhesive layer 32 may be 20 μm or more and 40 μm or less. In addition, as an upper limit of the thickness of an adhesive layer, it is preferable that it is 38 micrometers, and it is more preferable that it is 35 micrometers. Moreover, as a minimum of the thickness of an adhesive layer, it is preferable that it is 23 micrometers, and it is more preferable that it is 25 micrometers. The pressure-sensitive adhesive layer 32 may be either a single layer or multiple layers.

前記粘着剤層32の厚さxの前記半導体裏面用フィルム2の厚さyに対する比(x/y)は特に限定されないものの、1以上4以下であることが好ましく、1.1以上3.9以下がより好ましく、1.2以上3.8以下であることが特に好ましい。前記比(x/y)が前記範囲にあると、粘着剤層に適度な粘着力を付与することができ、粘着剤層と半導体裏面用フィルムとの間の剥離強度も適度なものとなり、ダイシング時の保持力とピックアップ時の剥離容易性とを良好にバランスさせることができる。   Although the ratio (x / y) of the thickness x of the pressure-sensitive adhesive layer 32 to the thickness y of the film 2 for semiconductor back surface is not particularly limited, it is preferably 1 or more and 4 or less, and 1.1 or more and 3.9. The following is more preferable, and 1.2 to 3.8 is particularly preferable. When the ratio (x / y) is in the above range, an appropriate adhesive force can be imparted to the adhesive layer, and the peel strength between the adhesive layer and the film for semiconductor back surface becomes appropriate, and dicing is performed. The holding power at the time and the ease of peeling at the time of picking up can be well balanced.

前記ダイシングテープ3の厚さzの前記半導体裏面用フィルム2の厚さyに対する比(z/y)は特に限定されないが、1.5以上25以下であることが好ましく、1.6以上24以下であることがより好ましく、1.7以上23以下であることが特に好ましい。前記比(z/y)を前記範囲とすることにより、半導体裏面用フィルムの薄化によるピックアップ性の低下を防止することができ、また、半導体裏面用フィルムが厚くなりすぎてダイシング時に半導体裏面用フィルムに由来する半導体チップでのバリの発生を防止することができる。   The ratio (z / y) of the thickness z of the dicing tape 3 to the thickness y of the film 2 for semiconductor back surface is not particularly limited, but is preferably 1.5 or more and 25 or less, and preferably 1.6 or more and 24 or less. It is more preferable that it is 1.7 or more and 23 or less. By setting the ratio (z / y) within the above range, it is possible to prevent a decrease in pick-up property due to thinning of the film for the semiconductor back surface, and the film for the semiconductor back surface becomes too thick so that it can be used for the semiconductor back surface during dicing. Generation | occurrence | production of the burr | flash in the semiconductor chip originating in a film can be prevented.

(半導体裏面用フィルム)
半導体裏面用フィルム2はフィルム状の形態を有している。半導体裏面用フィルム2は、通常、製品としてのダイシングテープ一体型半導体裏面用フィルムの形態では、未硬化状態(半硬化状態を含む)であり、ダイシングテープ一体型半導体裏面用フィルムを半導体ウェハに貼着させた後に熱硬化される。
(Semiconductor back film)
The film 2 for semiconductor back surface has a film-like form. The film 2 for semiconductor back surface is normally in an uncured state (including a semi-cured state) in the form of a film for dicing tape integrated semiconductor back surface as a product, and the film for semiconductor back surface integrated with dicing tape is stuck on a semiconductor wafer. After being applied, it is cured by heat.

半導体裏面用フィルム2は、少なくとも熱硬化性樹脂により形成されていることが好ましく、更に少なくとも熱硬化性樹脂と熱可塑性樹脂とにより形成されていることがより好ましい。また、半導体裏面用フィルム2を構成する樹脂に熱硬化促進触媒を含ませてもよい。少なくとも熱硬化性樹脂により形成することで、接着剤層は接着機能を有効に発揮させることができる。   The semiconductor back film 2 is preferably formed of at least a thermosetting resin, and more preferably formed of at least a thermosetting resin and a thermoplastic resin. Moreover, you may include the thermosetting acceleration | stimulation catalyst in resin which comprises the film 2 for semiconductor back surfaces. By forming at least with a thermosetting resin, the adhesive layer can effectively exhibit an adhesive function.

前記熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。熱可塑性樹脂は単独で又は2種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。   Examples of the thermoplastic resin include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, and polycarbonate resin. , Thermoplastic polyimide resins, polyamide resins such as 6-nylon and 6,6-nylon, phenoxy resins, acrylic resins, saturated polyester resins such as PET (polyethylene terephthalate) and PBT (polybutylene terephthalate), polyamideimide resins, or fluorine Examples thereof include resins. A thermoplastic resin can be used individually or in combination of 2 or more types. Of these thermoplastic resins, an acrylic resin that has few ionic impurities and high heat resistance and can ensure the reliability of the semiconductor element is particularly preferable.

前記アクリル樹脂としては、特に限定されるものではなく、炭素数30以下(好ましくは炭素数4〜18、更に好ましくは炭素数6〜10、特に好ましくは炭素数8又は9)の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの1種又は2種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基(ラウリル基)、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。   The acrylic resin is not particularly limited, and is linear or branched having 30 or less carbon atoms (preferably 4 to 18 carbon atoms, more preferably 6 to 10 carbon atoms, and particularly preferably 8 or 9 carbon atoms). And polymers having one or more esters of acrylic acid or methacrylic acid having an alkyl group as a component. That is, in the present invention, acrylic resin has a broad meaning including methacrylic resin. Examples of the alkyl group include methyl group, ethyl group, propyl group, isopropyl group, n-butyl group, t-butyl group, isobutyl group, pentyl group, isopentyl group, hexyl group, heptyl group, and 2-ethylhexyl group. Octyl group, isooctyl group, nonyl group, isononyl group, decyl group, isodecyl group, undecyl group, dodecyl group (lauryl group), tridecyl group, tetradecyl group, stearyl group, octadecyl group and the like.

また、前記アクリル樹脂を形成するための他のモノマー(アルキル基の炭素数が30以下のアクリル酸又はメタクリル酸のアルキルエステル以外のモノマー)としては、特に限定されるものではなく、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリル若しくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート若しくは(メタ)アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は2−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーなどが挙げられる。尚、(メタ)アクリル酸とはアクリル酸及び/又はメタクリル酸をいい、本発明の(メタ)とは全て同様の意味である。   Further, the other monomer for forming the acrylic resin (a monomer other than an alkyl ester of acrylic acid or methacrylic acid having an alkyl group with 30 or less carbon atoms) is not particularly limited. For example, acrylic acid , Methacrylic acid, carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid or crotonic acid-containing monomer, such as maleic anhydride or itaconic anhydride, etc. ) 2-hydroxyethyl acrylate, 2-hydroxypropyl (meth) acrylate, 4-hydroxybutyl (meth) acrylate, 6-hydroxyhexyl (meth) acrylate, 8-hydroxyoctyl (meth) acrylate, (meta ) Acrylic acid 10-hydroxyde , Hydroxyl group-containing monomers such as 12-hydroxylauryl (meth) acrylic acid or (4-hydroxymethylcyclohexyl) -methyl acrylate, styrene sulfonic acid, allyl sulfonic acid, 2- (meth) acrylamide-2-methylpropane Sulfonic acid, methacrylamidopropane sulfonic acid, sulfopropyl (meth) acrylate or sulfonic acid group-containing monomer such as (meth) acryloyloxynaphthalene sulfonic acid or the like, or phosphoric acid group content such as 2-hydroxyethyl acryloyl phosphate And monomers. In addition, (meth) acrylic acid means acrylic acid and / or methacrylic acid, and (meth) of the present invention has the same meaning.

また、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂は、単独で又は2種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。   Examples of the thermosetting resin include an epoxy resin, a phenol resin, an amino resin, an unsaturated polyester resin, a polyurethane resin, a silicone resin, and a thermosetting polyimide resin. A thermosetting resin can be used individually or in combination of 2 or more types. As the thermosetting resin, an epoxy resin containing a small amount of ionic impurities that corrode semiconductor elements is particularly suitable. Moreover, a phenol resin can be used suitably as a hardening | curing agent of an epoxy resin.

エポキシ樹脂としては、特に限定は無く、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、ビスフェノールAF型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオンレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。   The epoxy resin is not particularly limited. For example, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, brominated bisphenol A type epoxy resin, hydrogenated bisphenol A type epoxy resin, bisphenol AF type epoxy. Bifunctional epoxy such as resin, biphenyl type epoxy resin, naphthalene type epoxy resin, fluorene type epoxy resin, phenol novolac type epoxy resin, orthocresol novolak type epoxy resin, trishydroxyphenylmethane type epoxy resin, tetraphenylolethane type epoxy resin Epoxy resin such as resin, polyfunctional epoxy resin, hydantoin type epoxy resin, trisglycidyl isocyanurate type epoxy resin or glycidylamine type epoxy resin It can be used.

エポキシ樹脂としては、前記例示のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。   As the epoxy resin, among the above examples, novolak type epoxy resin, biphenyl type epoxy resin, trishydroxyphenylmethane type epoxy resin, and tetraphenylolethane type epoxy resin are particularly preferable. This is because these epoxy resins are rich in reactivity with a phenol resin as a curing agent and are excellent in heat resistance and the like.

更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。   Further, the phenol resin acts as a curing agent for the epoxy resin, for example, a novolac type phenol resin such as a phenol novolac resin, a phenol aralkyl resin, a cresol novolac resin, a tert-butylphenol novolac resin, a nonylphenol novolac resin, Examples include resol-type phenolic resins and polyoxystyrenes such as polyparaoxystyrene. A phenol resin can be used individually or in combination of 2 or more types. Of these phenol resins, phenol novolac resins and phenol aralkyl resins are particularly preferred. This is because the connection reliability of the semiconductor device can be improved.

エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5当量〜2.0当量になるように配合することが好適である。より好適なのは、0.8当量〜1.2当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。   The mixing ratio of the epoxy resin and the phenol resin is preferably such that, for example, the hydroxyl group in the phenol resin is 0.5 equivalent to 2.0 equivalents per equivalent of epoxy group in the epoxy resin component. More preferred is 0.8 equivalent to 1.2 equivalent. That is, if the blending ratio of both is out of the above range, sufficient curing reaction does not proceed and the properties of the cured epoxy resin are likely to deteriorate.

前記熱硬化性樹脂の含有量としては、接着剤層における全樹脂成分に対して5重量%以上90重量%以下であることが好ましく、10重量%以上85重量%以下であることがより好ましく、15重量%以上80重量%以下であることがさらに好ましい。前記含有量を、5重量%以上にすることにより、熱硬化収縮量を2体積%以上とし易くすることができる。また、封止樹脂を熱硬化させる際に、接着剤層を十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。一方、前記含有量を90重量%以下にすることにより、パッケージ(PKG:フリップチップ型の半導体装置)の反りを抑制することができる。   The content of the thermosetting resin is preferably 5% by weight or more and 90% by weight or less, more preferably 10% by weight or more and 85% by weight or less, with respect to all resin components in the adhesive layer. More preferably, it is 15 weight% or more and 80 weight% or less. By making the content 5% by weight or more, the thermosetting shrinkage can be easily made 2% by volume or more. In addition, when the sealing resin is heat-cured, the adhesive layer can be sufficiently heat-cured, and the flip-chip type semiconductor device without peeling can be manufactured by securely bonding and fixing to the back surface of the semiconductor element. become. On the other hand, when the content is 90% by weight or less, warpage of the package (PKG: flip chip type semiconductor device) can be suppressed.

エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。   The thermosetting acceleration catalyst for epoxy resin and phenol resin is not particularly limited, and can be appropriately selected from known thermosetting acceleration catalysts. A thermosetting acceleration | stimulation catalyst can be used individually or in combination of 2 or more types. As the thermosetting acceleration catalyst, for example, an amine curing accelerator, a phosphorus curing accelerator, an imidazole curing accelerator, a boron curing accelerator, a phosphorus-boron curing accelerator, or the like can be used.

前記半導体裏面用フィルムとしては、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物や、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物により形成されていることが好適である。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。   The semiconductor back film is preferably formed of a resin composition containing an epoxy resin and a phenol resin, or a resin composition containing an epoxy resin, a phenol resin and an acrylic resin. Since these resins have few ionic impurities and high heat resistance, the reliability of the semiconductor element can be ensured.

半導体裏面用フィルム2は、半導体ウェハの裏面(回路非形成面)に対して接着性(密着性)を有していることが重要である。半導体裏面用フィルム2は、例えば、熱硬化性樹脂としてのエポキシ樹脂を含む樹脂組成物により形成することができる。半導体裏面用フィルム2を予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。   It is important that the film 2 for semiconductor back surface has adhesiveness (adhesion) to the back surface (circuit non-formed surface) of the semiconductor wafer. The film for semiconductor back surface 2 can be formed of, for example, a resin composition containing an epoxy resin as a thermosetting resin. In order to crosslink the semiconductor back film 2 to some extent in advance, it is preferable to add a polyfunctional compound that reacts with the functional group at the molecular chain end of the polymer as a crosslinking agent. Thereby, the adhesive property under high temperature can be improved and heat resistance can be improved.

半導体裏面用フィルムの半導体ウェハに対する接着力(23℃、剥離角度180度、剥離速度300mm/分)は、0.5N/20mm〜15N/20mmの範囲が好ましく、0.7N/20mm〜10N/20mmの範囲がより好ましい。0.5N/20mm以上にすることにより、優れた密着性で半導体ウェハや半導体素子に貼着されており、浮き等の発生を防止することができる。また、半導体ウェハのダイシングの際にチップ飛びが発生するのを防止することもできる。一方、15N/20mm以下にすることにより、ダイシングテープから容易に剥離することができる。   The adhesive strength of the film for semiconductor back surface to the semiconductor wafer (23 ° C., peeling angle 180 °, peeling speed 300 mm / min) is preferably in the range of 0.5 N / 20 mm to 15 N / 20 mm, and 0.7 N / 20 mm to 10 N / 20 mm. The range of is more preferable. By setting it to 0.5 N / 20 mm or more, it is stuck to a semiconductor wafer or a semiconductor element with excellent adhesion, and the occurrence of floating or the like can be prevented. In addition, it is possible to prevent the occurrence of chip jumping during dicing of the semiconductor wafer. On the other hand, by setting it to 15 N / 20 mm or less, it can be easily peeled from the dicing tape.

前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は2種以上組み合わせて使用することができる。   The crosslinking agent is not particularly limited, and a known crosslinking agent can be used. Specifically, for example, an isocyanate crosslinking agent, an epoxy crosslinking agent, a melamine crosslinking agent, a peroxide crosslinking agent, a urea crosslinking agent, a metal alkoxide crosslinking agent, a metal chelate crosslinking agent, a metal salt Examples thereof include a system crosslinking agent, a carbodiimide crosslinking agent, an oxazoline crosslinking agent, an aziridine crosslinking agent, and an amine crosslinking agent. As the crosslinking agent, an isocyanate crosslinking agent or an epoxy crosslinking agent is suitable. Moreover, the said crosslinking agent can be used individually or in combination of 2 or more types.

前記イソシアネート系架橋剤としては、例えば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートL」]、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートHL」]なども用いられる。また、前記エポキシ系架橋剤としては、例えば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。   Examples of the isocyanate-based crosslinking agent include lower aliphatic polyisocyanates such as 1,2-ethylene diisocyanate, 1,4-butylene diisocyanate, and 1,6-hexamethylene diisocyanate; cyclopentylene diisocyanate, cyclohexylene diisocyanate, Cycloaliphatic polyisocyanates such as isophorone diisocyanate, hydrogenated tolylene diisocyanate, hydrogenated xylene diisocyanate; 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 4,4'- Aromatic polyisocyanates such as diphenylmethane diisocyanate and xylylene diisocyanate, and the like, and other trimethylolpropane / tolylene diisocyanate trimer adducts [Japan Polyurethane Industry Co., Ltd.] , Trade name "Coronate L"], trimethylolpropane / hexamethylene diisocyanate trimer adduct [Nippon Polyurethane Industry Co., Ltd. under the trade name "Coronate HL"], and the like are also used. Examples of the epoxy-based crosslinking agent include N, N, N ′, N′-tetraglycidyl-m-xylenediamine, diglycidylaniline, 1,3-bis (N, N-glycidylaminomethyl) cyclohexane, 1,6-hexanediol diglycidyl ether, neopentyl glycol diglycidyl ether, ethylene glycol diglycidyl ether, propylene glycol diglycidyl ether, polyethylene glycol diglycidyl ether, polypropylene glycol diglycidyl ether, sorbitol polyglycidyl ether, glycerol polyglycidyl ether , Pentaerythritol polyglycidyl ether, polyglycerol polyglycidyl ether, sorbitan polyglycidyl ether, trimethylolpropane poly In addition to lysidyl ether, adipic acid diglycidyl ester, o-phthalic acid diglycidyl ester, triglycidyl-tris (2-hydroxyethyl) isocyanurate, resorcin diglycidyl ether, bisphenol-S-diglycidyl ether, epoxy in the molecule Examples thereof include an epoxy resin having two or more groups.

なお、架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分(特に、分子鎖末端の官能基を有する重合体)100重量部に対し、通常7重量部以下(例えば、0.05重量部〜7重量部)とするのが好ましい。架橋剤の使用量がポリマー成分100重量部に対して7重量部より多いと、接着力が低下するので好ましくない。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分100重量部に対して0.05重量部以上であることが好ましい。   In addition, the usage-amount in particular of a crosslinking agent is not restrict | limited, According to the grade to bridge | crosslink, it can select suitably. Specifically, the amount of the crosslinking agent used is, for example, usually 7 parts by weight or less (for example, 0.05 parts by weight) with respect to 100 parts by weight of the polymer component (particularly, the polymer having a functional group at the molecular chain end). ~ 7 parts by weight). When the amount of the crosslinking agent used is more than 7 parts by weight based on 100 parts by weight of the polymer component, the adhesive force is lowered, which is not preferable. From the viewpoint of improving cohesive strength, the amount of crosslinking agent used is preferably 0.05 parts by weight or more with respect to 100 parts by weight of the polymer component.

なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。   In the present invention, instead of using a cross-linking agent or using a cross-linking agent, it is possible to carry out a cross-linking treatment by irradiation with an electron beam or ultraviolet rays.

前記半導体裏面用フィルムは着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。このように、着色された半導体裏面用フィルムは、優れたマーキング性を有しているので、半導体素子又は該半導体素子が用いられた半導体装置の非回路面側の面に、半導体裏面用フィルムを介して、印刷方法やレーザーマーキング方法などの各種マーキング方法を利用することにより、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報(文字情報、図形情報など)を、優れた視認性で視認することが可能になる。また、半導体裏面用フィルムは着色されているので、ダイシングテープと、半導体裏面用フィルムとを、容易に区別することができ、作業性等を向上させることができる。更に、例えば半導体装置として、製品別に色分けすることも可能である。半導体裏面用フィルムを有色にする場合(無色・透明ではない場合)、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。   The film for semiconductor back surface is preferably colored. Thereby, excellent marking properties and appearance can be exhibited, and a semiconductor device having an added-value appearance can be obtained. Thus, since the colored film for semiconductor back surface has excellent marking properties, the film for semiconductor back surface is applied to the surface of the semiconductor element or the non-circuit surface side of the semiconductor device using the semiconductor element. Accordingly, by using various marking methods such as a printing method and a laser marking method, marking can be performed and various information such as character information and graphic information can be given. In particular, by controlling the coloring color, it is possible to visually recognize information (character information, graphic information, etc.) given by marking with excellent visibility. Further, since the film for semiconductor back surface is colored, the dicing tape and the film for semiconductor back surface can be easily distinguished, and workability and the like can be improved. Further, for example, as a semiconductor device, it is possible to color-code according to products. When the film for semiconductor back surface is colored (when it is not colorless or transparent), the color exhibited by coloring is not particularly limited, but is preferably a dark color such as black, blue, red, etc., particularly black It is preferable that

本実施の形態において、濃色とは、基本的には、L表色系で規定されるLが、60以下(0〜60)[好ましくは50以下(0〜50)、さらに好ましくは40以下(0〜40)]となる濃い色のことを意味している。 In the present embodiment, the dark, basically, L * a * b * L defined by the color system * is 60 or less (0 to 60) [preferably 50 or less (0 to 50) More preferably, it means a dark color of 40 or less (0 to 40)].

また、黒色とは、基本的には、L表色系で規定されるLが、35以下(0〜35)[好ましくは30以下(0〜30)、さらに好ましくは25以下(0〜25)]となる黒色系色のことを意味している。なお、黒色において、L表色系で規定されるaやbは、それぞれ、Lの値に応じて適宜選択することができる。aやbとしては、例えば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(中でも0又はほぼ0)であることが好適である。 Also, black and basically, L * a * b * L defined by the color system * is 35 or less (0 to 35) [preferably 30 or less (0 to 30), more preferably 25 This means a black color which is (0-25) below. In black, a * and b * defined in the L * a * b * color system can be appropriately selected according to the value of L * . As a * and b * , for example, both are preferably −10 to 10, more preferably −5 to 5, particularly in the range of −3 to 3 (among others 0 or almost 0). Is preferred.

なお、本実施の形態において、L表色系で規定されるL、a、bは、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L)表色系と称される色空間のことを意味している。また、L表色系は、日本工業規格では、JIS Z 8729に規定されている。 In the present embodiment, L * , a * , and b * defined by the L * a * b * color system are color difference meters (trade name “CR-200” manufactured by Minolta Co .; color difference meter). It is calculated | required by measuring using. The L * a * b * color system is a color space recommended by the International Commission on Illumination (CIE) in 1976, and is a color space called the CIE 1976 (L * a * b * ) color system. It means that. The L * a * b * color system is defined in JIS Z 8729 in the Japanese Industrial Standard.

半導体裏面用フィルムを着色する際には、目的とする色に応じて、色材(着色剤)を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は2種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。   When coloring the film for semiconductor back surface, a color material (colorant) can be used according to the target color. As such a color material, various dark color materials such as a black color material, a blue color material, and a red color material can be suitably used, and a black color material is particularly suitable. As the color material, any of a pigment, a dye and the like may be used. Color materials can be used alone or in combination of two or more. As the dye, any form of dyes such as acid dyes, reactive dyes, direct dyes, disperse dyes, and cationic dyes can be used. Also, the form of the pigment is not particularly limited, and can be appropriately selected from known pigments.

特に、色材として染料を用いると、半導体裏面用フィルム中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な半導体裏面用フィルム(ひいてはダイシングテープ一体型半導体裏面用フィルム)を容易に製造することができる。そのため、色材として染料を用いると、ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、着色濃度を均一又はほぼ均一とすることができ、マーキング性や外観性を向上させることができる。   In particular, when a dye is used as a coloring material, the dye is dissolved or uniformly dispersed in the semiconductor back film, so that the film for semiconductor back (and hence dicing tape) having a uniform or almost uniform coloring density is obtained. Integrated film for semiconductor back surface) can be easily manufactured. Therefore, when a dye is used as the coloring material, the film for semiconductor back surface in the dicing tape-integrated film for semiconductor back surface can make the coloring density uniform or almost uniform, and can improve the marking property and appearance.

黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材(青緑系色材)、マゼンダ系色材(赤紫系色材)及びイエロー系色材(黄系色材)が混合された色材混合物であってもよい。黒系色材は単独で又は2種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。   Although it does not restrict | limit especially as a black color material, For example, it can select suitably from an inorganic black pigment and a black dye. In addition, as a black color material, a color material mixture in which a cyan color material (blue green color material), a magenta color material (red purple color material) and a yellow color material (yellow color material) are mixed. It may be. Black color materials can be used alone or in combination of two or more. Of course, the black color material can be used in combination with a color material other than black.

具体的には、黒系色材としては、例えば、カーボンブラック(ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど)、グラファイト(黒鉛)、酸化銅、二酸化マンガン、アゾ系顔料(アゾメチンアゾブラックなど)、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト(非磁性フェライト、磁性フェライトなど)、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。   Specifically, as the black color material, for example, carbon black (furnace black, channel black, acetylene black, thermal black, lamp black, etc.), graphite (graphite), copper oxide, manganese dioxide, azo pigment (azomethine) Azo black, etc.), aniline black, perylene black, titanium black, cyanine black, activated carbon, ferrite (nonmagnetic ferrite, magnetic ferrite, etc.), magnetite, chromium oxide, iron oxide, molybdenum disulfide, chromium complex, complex oxide black Examples thereof include dyes and anthraquinone organic black dyes.

本発明では、黒系色材としては、C.I.ソルベントブラック3、同7、同22、同27、同29、同34、同43、同70、C.I.ダイレクトブラック17、同19、同22、同32、同38、同51、同71、C.I.アシッドブラック1、同2、同24、同26、同31、同48、同52、同107、同109、同110、同119、同154C.I.ディスパーズブラック1、同3、同10、同24等のブラック系染料;C.I.ピグメントブラック1、同7等のブラック系顔料なども利用することができる。   In the present invention, as the black color material, C.I. I. Solvent Black 3, 7, 22, 27, 29, 34, 43, 70, C.I. I. Direct Black 17, 19, 19, 22, 32, 38, 51, 71, C.I. I. Acid Black 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154C. I. Black dyes such as Disperse Black 1, 3, 10, and 24; I. Black pigments such as CI Pigment Black 1 and 7 can also be used.

このような黒系色材としては、例えば、商品名「Oil Black BY」、商品名「OilBlack BS」、商品名「OilBlack HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(オリエント化学工業株式会社製)などが市販されている。   Examples of such a black color material include a product name “Oil Black BY”, a product name “OilBlack BS”, a product name “OilBlack HBB”, a product name “Oil Black 803”, a product name “Oil Black 860”, The product name “Oil Black 5970”, the product name “Oil Black 5906”, the product name “Oil Black 5905” (manufactured by Orient Chemical Co., Ltd.) and the like are commercially available.

黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、C.I.ソルベントブルー25、同36、同60、同70、同93、同95;C.I.アシッドブルー6、同45等のシアン系染料;C.I.ピグメントブルー1、同2、同3、同15、同15:1、同15:2、同15:3、同15:4、同15:5、同15:6、同16、同17、同17:1、同18、同22、同25、同56、同60、同63、同65、同66;C.I.バットブルー4;同60、C.I.ピグメントグリーン7等のシアン系顔料などが挙げられる。   Examples of the color material other than the black color material include a cyan color material, a magenta color material, and a yellow color material. Examples of cyan color materials include C.I. I. Solvent Blue 25, 36, 60, 70, 93, 95; I. Cyan dyes such as Acid Blue 6 and 45; I. Pigment Blue 1, 2, 3, 15, 15: 1, 15: 2, 15: 3, 15: 3, 15: 4, 15: 5, 15: 6, 16, 16, 17 17: 1, 18, 22, 25, 56, 60, 63, 65, 66; I. Bat Blue 4; 60, C.I. I. And cyan pigments such as CI Pigment Green 7.

また、マゼンダ系色材において、マゼンダ系染料としては、例えば、C.I.ソルベントレッド1、同3、同8、同23、同24、同25、同27、同30、同49、同52、同58、同63、同81、同82、同83、同84、同100、同109、同111、同121、同122;C.I.ディスパースレッド9;C.I.ソルベントバイオレット8、同13、同14、同21、同27;C.I.ディスパースバイオレット1;C.I.ベーシックレッド1、同2、同9、同12、同13、同14、同15、同17、同18、同22、同23、同24、同27、同29、同32、同34、同35、同36、同37、同38、同39、同40;C.I.ベーシックバイオレット1、同3、同7、同10、同14、同15、同21、同25、同26、同27、28などが挙げられる。   In the magenta color material, examples of the magenta dye include C.I. I. Solvent Red 1, 3, 8, 23, 24, 25, 27, 30, 30, 49, 52, 58, 63, 81, 82, 83, 84, the same 100, 109, 111, 121, 122; I. Disper thread 9; I. Solvent Violet 8, 13, 13, 21, and 27; C.I. I. Disperse violet 1; C.I. I. Basic Red 1, 2, 9, 9, 13, 14, 15, 17, 17, 18, 22, 23, 24, 27, 29, 32, 34, the same 35, 36, 37, 38, 39, 40; I. Basic Violet 1, 3, 7, 10, 14, 15, 21, 21, 25, 26, 27, 28 and the like.

マゼンダ系色材において、マゼンダ系顔料としては、例えば、C.I.ピグメントレッド1、同2、同3、同4、同5、同6、同7、同8、同9、同10、同11、同12、同13、同14、同15、同16、同17、同18、同19、同21、同22、同23、同30、同31、同32、同37、同38、同39、同40、同41、同42、同48:1、同48:2、同48:3、同48:4、同49、同49:1、同50、同51、同52、同52:2、同53:1、同54、同55、同56、同57:1、同58、同60、同60:1、同63、同63:1、同63:2、同64、同64:1、同67、同68、同81、同83、同87、同88、同89、同90、同92、同101、同104、同105、同106、同108、同112、同114、同122、同123、同139、同144、同146、同147、同149、同150、同151、同163、同166、同168、同170、同171、同172、同175、同176、同177、同178、同179、同184、同185、同187、同190、同193、同202、同206、同207、同209、同219、同222、同224、同238、同245;C.I.ピグメントバイオレット3、同9、同19、同23、同31、同32、同33、同36、同38、同43、同50;C.I.バットレッド1、同2、同10、同13、同15、同23、同29、同35などが挙げられる。   In the magenta color material, examples of the magenta pigment include C.I. I. Pigment Red 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48: 1, 48: 2, 48: 3, 48: 4, 49, 49: 1, 50, 51, 52, 52: 2, 53: 1, 54, 55, 56, 57: 1, 58, 60, 60: 1, 63, 63: 1, 63: 2, 64, 64: 1, 67, 68, 81, 83, etc. 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; I. C.I. Pigment Violet 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; I. Bat red 1, 2, 10, 13, 15, 23, 29, 35 and the like.

また、イエロー系色材としては、例えば、C.I.ソルベントイエロー19、同44、同77、同79、同81、同82、同93、同98、同103、同104、同112、同162等のイエロー系染料;C.I.ピグメントオレンジ31、同43;C.I.ピグメントイエロー1、同2、同3、同4、同5、同6、同7、同10、同11、同12、同13、同14、同15、同16、同17、同23、同24、同34、同35、同37、同42、同53、同55、同65、同73、同74、同75、同81、同83、同93、同94、同95、同97、同98、同100、同101、同104、同108、同109、同110、同113、同114、同116、同117、同120、同128、同129、同133、同138、同139、同147、同150、同151、同153、同154、同155、同156、同167、同172、同173、同180、同185、同195;C.I.バットイエロー1、同3、同20等のイエロー系顔料などが挙げられる。   Examples of yellow color materials include C.I. I. Solvent Yellow 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 and the like yellow dyes; C.I. I. Pigment Orange 31 and 43; C.I. I. Pigment Yellow 1, 2, 3, 4, 5, 6, 7, 10, 10, 12, 13, 14, 15, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; I. Examples thereof include yellow pigments such as Vat Yellow 1, 3 and 20.

シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は2種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を2種以上用いる場合、これらの色材の混合割合(又は配合割合)としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。   Various color materials such as a cyan color material, a magenta color material, and a yellow color material can be used alone or in combination of two or more. When two or more kinds of various color materials such as a cyan color material, a magenta color material, and a yellow color material are used, the mixing ratio (or blending ratio) of these color materials is not particularly limited, and each color material. It can be selected as appropriate according to the type and the target color.

半導体裏面用フィルム2を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルムは、着色剤が添加された単層のフィルム状物であってもよい。また、少なくとも熱硬化性樹脂により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム2が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム2としては、樹脂層/着色剤層/樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の2つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。   When coloring the film 2 for semiconductor back surfaces, the coloring form in particular is not restrict | limited. For example, the film for semiconductor back surface may be a single layer film-like material to which a colorant is added. Further, it may be a laminated film in which at least a resin layer formed of a thermosetting resin and a colorant layer are laminated. In addition, when the film 2 for semiconductor back surfaces is a laminated film of a resin layer and a colorant layer, the film 2 for semiconductor back surface of the laminated form has a laminated form of resin layer / colorant layer / resin layer. It is preferable. In this case, the two resin layers on both sides of the colorant layer may be resin layers having the same composition or may be resin layers having different compositions.

半導体裏面用フィルム2には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、充填剤(フィラー)、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。   The film for semiconductor back surface 2 can be appropriately mixed with other additives as necessary. Examples of other additives include fillers (fillers), flame retardants, silane coupling agents, ion trapping agents, bulking agents, antioxidants, antioxidants, and surfactants.

前記充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。無機充填剤等の充填剤の配合により、半導体裏面用フィルムに導電性の付与や熱伝導性の向上、弾性率の調節等を図ることができる。なお、半導体裏面用フィルム2としては導電性であっても、非導電性であってもよい。前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独で又は2種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は0.1μm〜80μmの範囲内であることが好ましい。無機フィラーの平均粒径は、レーザー回折型粒度分布測定装置によって測定して得た値をいう。   The filler may be either an inorganic filler or an organic filler, but an inorganic filler is suitable. By blending a filler such as an inorganic filler, it is possible to impart conductivity to the film for semiconductor back surface, improve thermal conductivity, adjust the elastic modulus, and the like. The film for semiconductor back surface 2 may be conductive or non-conductive. Examples of the inorganic filler include silica, clay, gypsum, calcium carbonate, barium sulfate, alumina, beryllium oxide, silicon carbide, silicon nitride, and other ceramics, aluminum, copper, silver, gold, nickel, chromium, lead. , Various inorganic powders made of metal such as tin, zinc, palladium, solder, or alloys, and other carbon. A filler can be used individually or in combination of 2 or more types. Among them, silica, particularly fused silica is suitable as the filler. In addition, it is preferable that the average particle diameter of an inorganic filler exists in the range of 0.1 micrometer-80 micrometers. The average particle size of the inorganic filler is a value obtained by measurement with a laser diffraction particle size distribution measuring device.

前記充填剤(特に無機充填剤)の配合量は、有機樹脂成分100重量部に対して80重量部以下(0重量部〜80重量部)であることが好ましく、特に0重量部〜70重量部であることが好適である。   The blending amount of the filler (particularly inorganic filler) is preferably 80 parts by weight or less (0 to 80 parts by weight), particularly 0 to 70 parts by weight with respect to 100 parts by weight of the organic resin component. It is preferable that

また、前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は2種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は2種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は2種以上を併用して用いることができる。   Examples of the flame retardant include antimony trioxide, antimony pentoxide, and brominated epoxy resin. A flame retardant can be used individually or in combination of 2 or more types. Examples of the silane coupling agent include β- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, γ-glycidoxypropyltrimethoxysilane, γ-glycidoxypropylmethyldiethoxysilane, and the like. A silane coupling agent can be used individually or in combination of 2 or more types. Examples of the ion trapping agent include hydrotalcites and bismuth hydroxide. An ion trap agent can be used individually or in combination of 2 or more types.

半導体裏面用フィルム2は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、前記樹脂組成物を、ダイシングテープの粘着剤層32上に塗布する方法、適当なセパレータ(剥離紙など)上に前記樹脂組成物を塗布して樹脂層(又は接着剤層)を形成し、これを粘着剤層32上に転写(移着)する方法などにより、半導体裏面用フィルムとしてのフィルム状の層(接着剤層)を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。   The film for semiconductor back surface 2 is a resin composition obtained by mixing, for example, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as an acrylic resin as necessary, and a solvent or other additives as necessary. It can be formed using conventional methods of preparing the product and forming it into a film-like layer. Specifically, for example, the resin composition is applied onto the pressure-sensitive adhesive layer 32 of the dicing tape, or the resin composition is applied onto an appropriate separator (such as release paper) to form a resin layer (or adhesive). A film-like layer (adhesive layer) as a film for a semiconductor back surface can be formed by a method of forming a layer) and transferring (transferring) the layer onto the pressure-sensitive adhesive layer 32. The resin composition may be a solution or a dispersion.

なお、半導体裏面用フィルム2が、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されている場合、半導体裏面用フィルムは、半導体ウェハに適用する前の段階では、熱硬化性樹脂が未硬化又は部分硬化の状態である。この場合、半導体ウェハに適用後に(具体的には、通常、フリップチップボンディング工程で封止材をキュアする際に)、半導体裏面用フィルム中の熱硬化性樹脂を完全に又はほぼ完全に硬化させる。   In addition, when the film 2 for semiconductor back surfaces is formed with the resin composition containing thermosetting resins, such as an epoxy resin, the film for semiconductor back surfaces is a thermosetting resin in the step before applying to a semiconductor wafer. It is an uncured or partially cured state. In this case, after being applied to the semiconductor wafer (specifically, usually when the sealing material is cured in the flip chip bonding step), the thermosetting resin in the film for semiconductor back surface is completely or almost completely cured. .

このように、半導体裏面用フィルムは、熱硬化性樹脂を含んでいても、該熱硬化性樹脂は未硬化又は部分硬化の状態であるため、半導体裏面用フィルムのゲル分率としては、特に制限されないが、例えば、50重量%以下(0重量%〜50重量%)の範囲より適宜選択することができ、好ましくは30重量%以下(0重量%〜30重量%)であり、特に10重量%以下(0重量%〜10重量%)であることが好適である。半導体裏面用フィルムのゲル分率の測定方法は、以下の測定方法により測定することができる。
<ゲル分率の測定方法>
半導体裏面用フィルムから約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mlのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式(a)よりゲル分率(重量%)を算出する。
ゲル分率(重量%)=[(浸漬・乾燥後の重量)/(試料の重量)]×100 (a)
Thus, even if the film for semiconductor back surface contains a thermosetting resin, since the thermosetting resin is in an uncured or partially cured state, the gel fraction of the film for semiconductor back surface is particularly limited. For example, it can be appropriately selected from the range of 50% by weight or less (0% by weight to 50% by weight), preferably 30% by weight or less (0% by weight to 30% by weight), particularly 10% by weight. The following (0 to 10% by weight) is preferable. The measuring method of the gel fraction of the film for semiconductor back surface can be measured by the following measuring method.
<Method for measuring gel fraction>
About 0.1 g from the film for semiconductor back surface is sampled and weighed accurately (weight of the sample). After wrapping the sample in a mesh-like sheet, it is immersed in about 50 ml of toluene at room temperature for 1 week. Thereafter, the solvent-insoluble matter (the contents of the mesh sheet) is taken out from toluene and dried at 130 ° C. for about 2 hours. The solvent-insoluble matter after drying is weighed (weight after immersion / drying), and the following formula (a) From this, the gel fraction (% by weight) is calculated.
Gel fraction (% by weight) = [(weight after immersion / drying) / (weight of sample)] × 100 (a)

なお、半導体裏面用フィルムのゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。   In addition, the gel fraction of the film for semiconductor back surfaces can be controlled by the heating temperature, the heating time, etc., in addition to the type and content of the resin component, the type and content of the crosslinking agent.

本発明において、半導体裏面用フィルムは、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されたフィルム状物である場合、半導体ウェハに対する密着性を有効に発揮することができる。   In the present invention, when the film for semiconductor back surface is a film-like product formed of a resin composition containing a thermosetting resin such as an epoxy resin, it can effectively exhibit adhesion to a semiconductor wafer.

尚、半導体ウェハのダイシング工程では切削水を使用することから、半導体裏面用フィルムが吸湿して、常態以上の含水率になる場合がある。この様な高含水率のまま、フリップチップボンディングを行うと、半導体裏面用フィルム2と半導体ウェハ又はその加工体(半導体)との接着界面に水蒸気が溜まり、浮きが発生する場合がある。従って、半導体裏面用フィルムとしては、透湿性の高いコア材料を両面に設けた構成とすることにより、水蒸気が拡散して、かかる問題を回避することが可能となる。かかる観点から、コア材料の片面又は両面に半導体裏面用フィルム2、12を形成した多層構造を半導体裏面用フィルムとして用いてもよい。前記コア材料としては、フィルム(例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等)、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。   In addition, since the cutting water is used in the dicing process of the semiconductor wafer, the film for the semiconductor back surface may absorb moisture, resulting in a moisture content higher than that in the normal state. When flip-chip bonding is performed with such a high water content, water vapor may accumulate at the bonding interface between the semiconductor back film 2 and the semiconductor wafer or a processed body (semiconductor) thereof, and floating may occur. Therefore, as a film for semiconductor back surface, by providing a core material with high moisture permeability on both sides, water vapor diffuses and this problem can be avoided. From such a viewpoint, a multilayer structure in which the films 2 and 12 for the semiconductor back surface are formed on one surface or both surfaces of the core material may be used as the film for the semiconductor back surface. Examples of the core material include a film (for example, a polyimide film, a polyester film, a polyethylene terephthalate film, a polyethylene naphthalate film, and a polycarbonate film), a resin substrate reinforced with glass fibers or plastic non-woven fibers, a silicon substrate, a glass substrate, or the like. Is mentioned.

半導体裏面用フィルム2の厚さ(積層フィルムの場合は総厚)は特に限定されないが、例えば、2μm〜200μm程度の範囲から適宜選択することができる。更に、前記厚さは4μm〜160μm程度が好ましく、6μm〜100μm程度がより好ましく、10μm〜80μm程度が特に好ましい。   Although the thickness (total thickness in the case of a laminated film) of the film 2 for semiconductor back surface is not specifically limited, For example, it can select suitably from the range of about 2 micrometers-200 micrometers. Further, the thickness is preferably about 4 μm to 160 μm, more preferably about 6 μm to 100 μm, and particularly preferably about 10 μm to 80 μm.

前記半導体裏面用フィルム2の未硬化状態における23℃での引張貯蔵弾性率は1GPa以上(例えば、1GPa〜50GPa)であることが好ましく、より好ましくは2GPa以上であり、特に3GPa以上であることが好適である。前記引張貯蔵弾性率が1GPa以上であると、半導体チップを半導体裏面用フィルム2と共に、ダイシングテープの粘着剤層32から剥離させた後、半導体裏面用フィルム2を支持体上に載置して、輸送等を行った際に、半導体裏面用フィルムが支持体に貼着するのを有効に抑制又は防止することができる。尚、前記支持体は、例えば、キャリアテープにおけるトップテープやボトムテープなどをいう。なお、半導体裏面用フィルム2が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前述のように、熱硬化性樹脂は、通常、未硬化又は部分硬化の状態であるので、半導体裏面用フィルムの23℃における弾性率は、通常、熱硬化性樹脂が未硬化状態又は部分硬化状態での23℃における弾性率となる。   The tensile storage elastic modulus at 23 ° C. in the uncured state of the film 2 for semiconductor back surface is preferably 1 GPa or more (for example, 1 GPa to 50 GPa), more preferably 2 GPa or more, and particularly preferably 3 GPa or more. Is preferred. When the tensile storage elastic modulus is 1 GPa or more, the semiconductor chip is peeled from the adhesive layer 32 of the dicing tape together with the semiconductor back surface film 2, and then the semiconductor back surface film 2 is placed on the support, When transporting or the like, it is possible to effectively suppress or prevent the semiconductor back film from sticking to the support. In addition, the said support body says the top tape in a carrier tape, a bottom tape, etc., for example. When the semiconductor back film 2 is formed of a resin composition containing a thermosetting resin, as described above, the thermosetting resin is usually in an uncured or partially cured state. The elastic modulus at 23 ° C. of the film for use is usually the elastic modulus at 23 ° C. when the thermosetting resin is uncured or partially cured.

ここで、半導体裏面用フィルム2は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記未硬化状態における23℃での引張貯蔵弾性率は積層フィルム全体として1GPa以上(例えば、1GPa〜50GPa)の範囲であればよい。また、半導体裏面用フィルムの未硬化状態における前記引張貯蔵弾性率(23℃)は、樹脂成分(熱可塑性樹脂、熱硬化性樹脂)の種類やその含有量、シリカフィラー等の充填材の種類やその含有量などによりコントロールすることができる。なお、半導体裏面用フィルム2が複数の層が積層された積層フィルムである場合(半導体裏面用フィルムが積層の形態を有している場合)、その積層形態としては、例えば、ウェハ接着層とレーザーマーク層とからなる積層形態などを例示することができる。また、このようなウェハ接着層とレーザーマーク層との間には、他の層(中間層、光線遮断層、補強層、着色層、基材層、電磁波遮断層、熱伝導層、粘着層など)が設けられていてもよい。なお、ウェハ接着層はウェハに対して優れた密着性(接着性)を発揮する層であり、ウェハの裏面と接触する層である。一方、レーザーマーク層は優れたレーザーマーキング性を発揮する層であり、半導体チップの裏面にレーザーマーキングを行う際に利用される層である。   Here, the film for semiconductor back surface 2 may be a single layer or a laminated film in which a plurality of layers are laminated. In the case of a laminated film, the tensile storage modulus at 23 ° C. in the uncured state is a laminated film. It may be in the range of 1 GPa or more (for example, 1 GPa to 50 GPa) as a whole. In addition, the tensile storage modulus (23 ° C.) of the film for semiconductor back surface in the uncured state is the type of resin component (thermoplastic resin, thermosetting resin) and the content thereof, the type of filler such as silica filler, It can be controlled by its content. In addition, when the film 2 for semiconductor back surfaces is a laminated film in which a plurality of layers are laminated (when the film for semiconductor back surface has a laminated form), as the laminated form, for example, a wafer adhesive layer and a laser A laminated form composed of a mark layer can be exemplified. In addition, between such a wafer adhesive layer and a laser mark layer, other layers (intermediate layer, light blocking layer, reinforcing layer, colored layer, base material layer, electromagnetic wave blocking layer, heat conducting layer, adhesive layer, etc.) ) May be provided. The wafer adhesive layer is a layer that exhibits excellent adhesion (adhesiveness) to the wafer, and is a layer that contacts the back surface of the wafer. On the other hand, the laser mark layer is a layer that exhibits excellent laser marking properties, and is a layer that is used when laser marking is performed on the back surface of a semiconductor chip.

尚、前記引張貯蔵弾性率は、ダイシングテープ3に積層させずに、未硬化状態の半導体裏面用フィルム2を作製し、レオメトリック社製の動的粘弾性測定装置「Solid Analyzer RS A2」を用いて、引張モードにて、サンプル幅:10mm、サンプル長さ:22.5mm、サンプル厚さ:0.2mmで、周波数:1Hz、昇温速度:10℃/分、窒素雰囲気下、所定の温度(23℃)にて測定して、得られた引張貯蔵弾性率の値とした。   The tensile storage elastic modulus is not laminated on the dicing tape 3, but an uncured semiconductor back film 2 is prepared and a dynamic viscoelasticity measuring device “Solid Analyzer RS A2” manufactured by Rheometric is used. In the tension mode, the sample width: 10 mm, the sample length: 22.5 mm, the sample thickness: 0.2 mm, the frequency: 1 Hz, the heating rate: 10 ° C./min, a predetermined temperature under a nitrogen atmosphere ( 23 ° C.) and the obtained tensile storage modulus was obtained.

前記半導体裏面用フィルム2は、少なくとも一方の面がセパレータ(剥離ライナー)により保護されていることが好ましい(図示せず)。例えば、ダイシングテープ一体型半導体裏面用フィルム1の場合、半導体裏面用フィルムの一方の面のみにセパレータが設けられていてもよく、一方、ダイシングテープと一体化されていない半導体裏面用フィルムの場合、半導体裏面用フィルムの片面又は両面にセパレータが設けられていてもよい。セパレータは、実用に供するまで半導体裏面用フィルムを保護する保護材としての機能を有している。また、ダイシングテープ一体型半導体裏面用フィルム1の場合、セパレータは、更に、ダイシングテープの基材上の粘着剤層32に半導体裏面用フィルム2を転写する際の支持基材として用いることができる。セパレータは、半導体裏面用フィルム上に半導体ウェハを貼着する際に剥がされる。セパレータとしては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム(ポリエチレンテレフタレートなど)や紙等も使用可能である。なお、セパレータは従来公知の方法により形成することができる。また、セパレータの厚さ等も特に制限されない。   It is preferable that at least one surface of the film 2 for semiconductor back surface is protected by a separator (release liner) (not shown). For example, in the case of the film 1 for semiconductor back surface integrated with a dicing tape, a separator may be provided only on one surface of the film for semiconductor back surface, while in the case of a film for semiconductor back surface that is not integrated with the dicing tape, A separator may be provided on one or both sides of the film for semiconductor back surface. The separator has a function as a protective material for protecting the film for semiconductor back surface until it is practically used. In the case of the dicing tape-integrated film for semiconductor back surface 1, the separator can be further used as a support base material when the semiconductor back surface film 2 is transferred to the adhesive layer 32 on the base material of the dicing tape. The separator is peeled off when the semiconductor wafer is stuck on the film for semiconductor back surface. As the separator, it is also possible to use polyethylene, polypropylene, plastic films (polyethylene terephthalate, etc.), paper or the like whose surface is coated with a release agent such as a fluorine release agent or a long-chain alkyl acrylate release agent. The separator can be formed by a conventionally known method. Further, the thickness of the separator is not particularly limited.

半導体裏面用フィルム2がダイシングテープ3に積層されていない場合、半導体裏面用フィルム2は、両面に剥離層を有するセパレータを1枚用いてロール状に巻回された形態で、両面に剥離層を有するセパレータにより保護されていてもよく、少なくとも一方の面に剥離層を有するセパレータにより保護されていてもよい。   When the semiconductor back surface film 2 is not laminated on the dicing tape 3, the semiconductor back surface film 2 is wound in a roll using one separator having a release layer on both sides, and the release layer is provided on both sides. It may be protected by the separator which has, and may be protected by the separator which has a peeling layer in at least one surface.

また、半導体裏面用フィルム2における可視光(波長:400nm〜800nm)の光線透過率(可視光透過率)は、特に制限されないが、例えば、20%以下(0%〜20%)の範囲であることが好ましく、より好ましくは10%以下(0%〜10%)、特に好ましくは5%以下(0%〜5%)である。半導体裏面用フィルム2は、可視光透過率が20%より大きいと、光線通過により、半導体素子に悪影響を及ぼす恐れがある。また、前記可視光透過率(%)は、半導体裏面用フィルム2の樹脂成分の種類やその含有量、着色剤(顔料や染料など)の種類やその含有量、無機充填材の含有量などによりコントロールすることができる。   Further, the light transmittance (visible light transmittance) of visible light (wavelength: 400 nm to 800 nm) in the film 2 for semiconductor back surface is not particularly limited, but is, for example, in the range of 20% or less (0% to 20%). It is preferably 10% or less (0% to 10%), particularly preferably 5% or less (0% to 5%). If the visible light transmittance of the film 2 for semiconductor back surface is larger than 20%, the semiconductor element may be adversely affected by the passage of light. The visible light transmittance (%) depends on the type and content of the resin component of the film 2 for semiconductor back surface, the type and content of colorant (pigment, dye, etc.), the content of inorganic filler, etc. Can be controlled.

半導体裏面用フィルム2の可視光透過率(%)は、次の通りにして測定することができる。即ち、厚さ(平均厚さ)20μmの半導体裏面用フィルム2単体を作製する。次に、半導体裏面用フィルム2に対し、波長:400nm〜800nmの可視光線[装置:島津製作所製の可視光発生装置(商品名「ABSORPTION SPECTRO PHOTOMETER」)]を所定の強度で照射し、透過した可視光線の強度を測定する。更に、可視光線が半導体裏面用フィルム2を透過する前後の強度変化より、可視光透過率の値を求めることができる。尚、20μmの厚さでない半導体裏面用フィルム2の可視光透過率(%;波長:400nm〜800nm)の値により、厚さ:20μmの半導体裏面用フィルム2の可視光透過率(%;波長:400nm〜800nm)を導き出すことも可能である。また、本発明では、厚さ20μmの半導体裏面用フィルム2の場合における可視光透過率(%)を求めているが、本発明に係る半導体裏面用フィルムは厚さ20μmのものに限定される趣旨ではない。   The visible light transmittance (%) of the film 2 for semiconductor back surface can be measured as follows. That is, a single film for semiconductor back surface 2 having a thickness (average thickness) of 20 μm is produced. Next, the film 2 for semiconductor back surface was irradiated with a visible light having a wavelength of 400 nm to 800 nm [apparatus: visible light generator manufactured by Shimadzu Corporation (trade name “ABSORPTION SPECTRO PHOTOMETER”)] with a predetermined intensity and transmitted. Measure the intensity of visible light. Furthermore, the value of visible light transmittance can be determined from the intensity change before and after the visible light passes through the semiconductor back film 2. In addition, the visible light transmittance (%; wavelength: 20 μm) of the film 2 for semiconductor back surface is determined by the value of the visible light transmittance (%; wavelength: 400 nm to 800 nm) of the film 2 for semiconductor back surface that is not 20 μm thick. 400 nm to 800 nm) can also be derived. Further, in the present invention, the visible light transmittance (%) in the case of the film for semiconductor back surface 2 having a thickness of 20 μm is obtained, but the film for semiconductor back surface according to the present invention is limited to a film having a thickness of 20 μm. is not.

また、半導体裏面用フィルム2としては、その吸湿率が低い方が好ましい。具体的には、前記吸湿率は1重量%以下が好ましく、より好ましくは0.8重量%以下である。前記吸湿率を1重量%以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、半導体裏面用フィルム2と半導体素子との間でボイドの発生などを抑制又は防止することもできる。尚、前記吸湿率は、半導体裏面用フィルム2を、温度85℃、相対湿度85%RHの雰囲気下で168時間放置する前後の重量変化により算出した値である。半導体裏面用フィルム2が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記吸湿率は、熱硬化後の半導体裏面用フィルムに対し、温度85℃、相対湿度85%RHの雰囲気下で168時間放置したときの値を意味する。また、前記吸湿率は、例えば、無機フィラーの添加量を変化させることにより調整することができる。   Moreover, as the film 2 for semiconductor back surfaces, the one where the moisture absorption rate is lower is preferable. Specifically, the moisture absorption rate is preferably 1% by weight or less, more preferably 0.8% by weight or less. By making the moisture absorption rate 1% by weight or less, the laser marking property can be improved. Further, for example, in the reflow process, generation of voids between the film 2 for semiconductor back surface and the semiconductor element can be suppressed or prevented. In addition, the said moisture absorption is the value computed by the weight change before and behind leaving the film 2 for semiconductor back surfaces in the atmosphere of temperature 85 degreeC and relative humidity 85% RH for 168 hours. When the film for semiconductor back surface 2 is formed of a resin composition containing a thermosetting resin, the moisture absorption rate is under an atmosphere of a temperature of 85 ° C. and a relative humidity of 85% RH with respect to the film for semiconductor back surface after thermosetting. Means the value when left for 168 hours. Moreover, the said moisture absorption rate can be adjusted by changing the addition amount of an inorganic filler, for example.

また、半導体裏面用フィルム2としては、揮発分の割合が少ない方が好ましい。具体的には、加熱処理後の半導体裏面用フィルム2の重量減少率(重量減少量の割合)が1重量%以下が好ましく、0.8重量%以下がより好ましい。加熱処理の条件は、例えば、加熱温度250℃、加熱時間1時間である。前記重量減少率を1重量%以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、フリップチップ型の半導体装置にクラックが発生するのを抑制又は防止することができる。前記重量減少率は、例えば、鉛フリーハンダリフロー時のクラック発生を減少させ得る無機物を添加することにより、調整することができる。なお、半導体裏面用フィルム2が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記重量減少率は、熱硬化後の半導体裏面用フィルムに対し、加熱温度250℃、加熱時間1時間の条件下で加熱したときの値を意味する。   Moreover, as the film 2 for semiconductor back surfaces, it is preferable that the ratio of volatile components is small. Specifically, the weight reduction rate (weight reduction ratio) of the film 2 for semiconductor back surface after the heat treatment is preferably 1% by weight or less, and more preferably 0.8% by weight or less. The conditions for the heat treatment are, for example, a heating temperature of 250 ° C. and a heating time of 1 hour. By making the weight reduction rate 1% by weight or less, the laser marking property can be improved. For example, in the reflow process, it is possible to suppress or prevent the occurrence of cracks in the flip chip type semiconductor device. The weight reduction rate can be adjusted, for example, by adding an inorganic substance that can reduce the generation of cracks during lead-free solder reflow. In addition, when the film 2 for semiconductor back surfaces is formed with the resin composition containing a thermosetting resin, the said weight reduction rate is the heating temperature 250 degreeC with respect to the film for semiconductor back surfaces after thermosetting, heating time 1 hour. Means the value when heated under the conditions of

(ダイシングテープ)
前記ダイシングテープ3は、基材31上に粘着剤層32が形成されて構成されている。このように、ダイシングテープ3は、基材31と、粘着剤層32とが積層された構成を有していればよい。
(Dicing tape)
The dicing tape 3 is configured by forming an adhesive layer 32 on a base material 31. Thus, the dicing tape 3 should just have the structure by which the base material 31 and the adhesive layer 32 were laminated | stacked.

(基材)
基材(支持基材)は粘着剤層等の支持母体として用いることができる。前記基材31は放射線透過性を有していることが好ましい。前記基材31としては、例えば、紙などの紙系基材;布、不織布、フェルト、ネットなどの繊維系基材;金属箔、金属板などの金属系基材;プラスチックのフィルムやシートなどのプラスチック系基材;ゴムシートなどのゴム系基材;発泡シートなどの発泡体や、これらの積層体[特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム(又はシート)同士の積層体など]等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、エチレン−プロピレン共重合体等のオレフィン系樹脂;エチレン−酢酸ビニル共重合体(EVA)、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体等のエチレンをモノマー成分とする共重合体;ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリブチレンテレフタレート(PBT)等のポリエステル;アクリル系樹脂;ポリ塩化ビニル(PVC);ポリウレタン;ポリカーボネート;ポリフェニレンスルフィド(PPS);ポリアミド(ナイロン)、全芳香族ポリアミド(アラミド)等のアミド系樹脂;ポリエーテルエーテルケトン(PEEK);ポリイミド;ポリエーテルイミド;ポリ塩化ビニリデン;ABS(アクリロニトリル−ブタジエン−スチレン共重合体);セルロース系樹脂;シリコーン樹脂;フッ素樹脂などが挙げられる。
(Base material)
The substrate (support substrate) can be used as a support matrix such as an adhesive layer. The substrate 31 preferably has a radiation transparency. Examples of the substrate 31 include paper-based substrates such as paper; fiber-based substrates such as cloth, nonwoven fabric, felt, and net; metal-based substrates such as metal foils and metal plates; plastic films and sheets Plastic base materials; Rubber base materials such as rubber sheets; Foams such as foam sheets, and laminates thereof [particularly, laminates of plastic base materials and other base materials, and plastic films (or sheets) An appropriate thin leaf body such as a laminated body of each other] can be used. In the present invention, a plastic substrate such as a plastic film or sheet can be suitably used as the substrate. Examples of the material in such a plastic material include, for example, olefin resins such as polyethylene (PE), polypropylene (PP), and ethylene-propylene copolymer; ethylene-vinyl acetate copolymer (EVA), ionomer resin, ethylene- (Meth) acrylic acid copolymer, ethylene- (meth) acrylic acid ester (random, alternating) copolymer such as ethylene copolymer; polyethylene terephthalate (PET), polyethylene naphthalate (PEN), Polyester such as polybutylene terephthalate (PBT); Acrylic resin; Polyvinyl chloride (PVC); Polyurethane; Polycarbonate; Polyphenylene sulfide (PPS); Amide resin such as polyamide (nylon) and wholly aromatic polyamide (aramid); Ether ether ketone (PEEK); polyimides; polyetherimides; polyvinylidene chloride; ABS (acrylonitrile - butadiene - styrene copolymer); cellulosic resins; silicone resins; and fluorine resins.

また基材31の材料としては、前記樹脂の架橋体等のポリマーが挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。延伸処理等により熱収縮性を付与した樹脂シートによれば、ダイシング後にその基材31を熱収縮させることにより粘着剤層32と半導体裏面用フィルム2との接着面積を低下させて、半導体チップの回収の容易化を図ることができる。   Moreover, as a material of the base material 31, polymers, such as the crosslinked body of the said resin, are mentioned. The plastic film may be used unstretched or may be uniaxially or biaxially stretched as necessary. According to the resin sheet imparted with heat shrinkability by stretching or the like, the adhesive area between the pressure-sensitive adhesive layer 32 and the semiconductor back surface film 2 is reduced by thermally shrinking the base material 31 after dicing, The collection can be facilitated.

基材31の表面は、隣接する層との密着性、保持性等を高める為、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤(例えば、後述する粘着物質)によるコーティング処理を施すことができる。   The surface of the base material 31 is chemically treated by conventional surface treatments such as chromic acid treatment, ozone exposure, flame exposure, high piezoelectric impact exposure, ionizing radiation treatment, etc. in order to improve adhesion and retention with adjacent layers. Alternatively, a physical treatment or a coating treatment with a primer (for example, an adhesive substance described later) can be performed.

前記基材31は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材31には、帯電防止能を付与する為、前記の基材31上に金属、合金、これらの酸化物等からなる厚さが30〜500Å程度の導電性物質の蒸着層を設けることができる。基材31は単層あるいは2種以上の複層でもよい。   As the base material 31, the same kind or different kinds can be appropriately selected and used, and if necessary, a blend of several kinds can be used. The base material 31 is provided with a deposited layer of a conductive material having a thickness of about 30 to 500 mm made of a metal, an alloy, an oxide thereof, or the like on the base material 31 in order to impart an antistatic ability. be able to. The base material 31 may be a single layer or a multilayer of two or more types.

基材31の厚さ(積層体の場合は総厚)は、特に制限されず強度や柔軟性、使用目的などに応じて適宜に選択でき、例えば、一般的には1000μm以下(例えば、1μm〜1000μm)、好ましくは10μm〜500μm、さらに好ましくは20μm〜300μm、特に30μm〜200μm程度であるが、これらに限定されない。   The thickness of the substrate 31 (total thickness in the case of a laminated body) is not particularly limited and can be appropriately selected according to strength, flexibility, purpose of use, and the like. For example, it is generally 1000 μm or less (for example, 1 μm to 1000 μm), preferably 10 μm to 500 μm, more preferably 20 μm to 300 μm, particularly about 30 μm to 200 μm, but is not limited thereto.

なお、基材31には、本発明の効果等を損なわない範囲で、各種添加剤(着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤など)が含まれていてもよい。   The base material 31 includes various additives (coloring agent, filler, plasticizer, anti-aging agent, antioxidant, surfactant, flame retardant, etc.) as long as the effects of the present invention are not impaired. It may be.

(粘着剤層)
前記粘着剤層32は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約200℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤(例えば、特開昭56−61468号公報、特開昭61−174857号公報、特開昭63−17981号公報、特開昭56−13040号公報等参照)の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は2種以上組み合わせて使用することができる。
(Adhesive layer)
The adhesive layer 32 is formed of an adhesive and has adhesiveness. Such an adhesive is not particularly limited, and can be appropriately selected from known adhesives. Specifically, examples of the adhesive include acrylic adhesive, rubber adhesive, vinyl alkyl ether adhesive, silicone adhesive, polyester adhesive, polyamide adhesive, urethane adhesive, fluorine Type adhesives, styrene-diene block copolymer adhesives, and known adhesives such as a creep property-improving adhesive in which a hot-melt resin having a melting point of about 200 ° C. or less is blended with these adhesives (for example, JP-A-56-61468, JP-A-61-174857, JP-A-63-17981, JP-A-56-13040, etc.) It can be selected and used. Moreover, as a pressure sensitive adhesive, a radiation curable pressure sensitive adhesive (or energy ray curable pressure sensitive adhesive) or a thermally expandable pressure sensitive adhesive can be used. An adhesive can be used individually or in combination of 2 or more types.

前記粘着剤としては、アクリル系粘着剤、ゴム系粘着剤を好適に用いることができ、特にアクリル系粘着剤が好適である。アクリル系粘着剤としては、(メタ)アクリル酸アルキルエステルの1種又は2種以上を単量体成分として用いたアクリル系重合体(単独重合体又は共重合体)をベースポリマーとするアクリル系粘着剤が挙げられる。   As the pressure-sensitive adhesive, acrylic pressure-sensitive adhesives and rubber-based pressure-sensitive adhesives can be suitably used, and acrylic pressure-sensitive adhesives are particularly preferable. As an acrylic adhesive, an acrylic adhesive based on an acrylic polymer (homopolymer or copolymer) using one or more (meth) acrylic acid alkyl esters as monomer components. Agents.

前記アクリル系粘着剤における(メタ)アクリル酸アルキルエステルとしては、例えば、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸イソプロピル、(メタ)アクリル酸ブチル、(メタ)アクリル酸イソブチル、(メタ)アクリル酸s−ブチル、(メタ)アクリル酸t−ブチル、(メタ)アクリル酸ペンチル、(メタ)アクリル酸ヘキシル、(メタ)アクリル酸ヘプチル、(メタ)アクリル酸オクチル、(メタ)アクリル酸2−エチルヘキシル、(メタ)アクリル酸イソオクチル、(メタ)アクリル酸ノニル、(メタ)アクリル酸イソノニル、(メタ)アクリル酸デシル、(メタ)アクリル酸イソデシル、(メタ)アクリル酸ウンデシル、(メタ)アクリル酸ドデシル、(メタ)アクリル酸トリデシル、(メタ)アクリル酸テトラデシル、(メタ)アクリル酸ペンタデシル、(メタ)アクリル酸ヘキサデシル、(メタ)アクリル酸ヘプタデシル、(メタ)アクリル酸オクタデシル、(メタ)アクリル酸ノナデシル、(メタ)アクリル酸エイコシルなどの(メタ)アクリル酸アルキルエステルなどが挙げられる。(メタ)アクリル酸アルキルエステルとしては、アルキル基の炭素数が4〜18の(メタ)アクリル酸アルキルエステルが好適である。なお、(メタ)アクリル酸アルキルエステルのアルキル基は、直鎖状又は分岐鎖状の何れであっても良い。   Examples of the (meth) acrylic acid alkyl ester in the acrylic pressure-sensitive adhesive include, for example, methyl (meth) acrylate, ethyl (meth) acrylate, propyl (meth) acrylate, isopropyl (meth) acrylate, and (meth) acrylic. Butyl acid, isobutyl (meth) acrylate, s-butyl (meth) acrylate, t-butyl (meth) acrylate, pentyl (meth) acrylate, hexyl (meth) acrylate, heptyl (meth) acrylate, ( Octyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, isooctyl (meth) acrylate, nonyl (meth) acrylate, isononyl (meth) acrylate, decyl (meth) acrylate, isodecyl (meth) acrylate, Undecyl (meth) acrylate, dodecyl (meth) acrylate, (meta Tridecyl acrylate, tetradecyl (meth) acrylate, pentadecyl (meth) acrylate, hexadecyl (meth) acrylate, heptadecyl (meth) acrylate, octadecyl (meth) acrylate, nonadecyl (meth) acrylate, (meth) acrylic Examples include (meth) acrylic acid alkyl esters such as acid eicosyl. The (meth) acrylic acid alkyl ester is preferably a (meth) acrylic acid alkyl ester having 4 to 18 carbon atoms in the alkyl group. In addition, the alkyl group of the (meth) acrylic acid alkyl ester may be either linear or branched.

なお、前記アクリル系重合体は、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記(メタ)アクリル酸アルキルエステルと共重合可能な他の単量体成分(共重合性単量体成分)に対応する単位を含んでいてもよい。このような共重合性単量体成分としては、例えば、(メタ)アクリル酸(アクリル酸、メタクリル酸)、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー;無水マレイン酸、無水イタコン酸などの酸無水物基含有モノマー;(メタ)アクリル酸ヒドロキシエチル、(メタ)アクリル酸ヒドロキシプロピル、(メタ)アクリル酸ヒドロキシブチル、(メタ)アクリル酸ヒドロキシヘキシル、(メタ)アクリル酸ヒドロキシオクチル、(メタ)アクリル酸ヒドロキシデシル、(メタ)アクリル酸ヒドロキシラウリル、(4−ヒドロキシメチルシクロヘキシル)メチルメタクリレートなどのヒドロキシル基含有モノマー;スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレート、(メタ)アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;(メタ)アクリルアミド、N,N−ジメチル(メタ)アクリルアミド、N−ブチル(メタ)アクリルアミド、N−メチロール(メタ)アクリルアミド、N−メチロールプロパン(メタ)アクリルアミドなどの(N−置換)アミド系モノマー;(メタ)アクリル酸アミノエチル、(メタ)アクリル酸N,N−ジメチルアミノエチル、(メタ)アクリル酸t−ブチルアミノエチルなどの(メタ)アクリル酸アミノアルキル系モノマー;(メタ)アクリル酸メトキシエチル、(メタ)アクリル酸エトキシエチルなどの(メタ)アクリル酸アルコキシアルキル系モノマー;アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー;(メタ)アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー;スチレン、α−メチルスチレンなどのスチレン系モノマー;酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー;イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー;ビニルエーテルなどのビニルエーテル系モノマー;N−ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、N−ビニルカルボン酸アミド類、N−ビニルカプロラクタムなどの窒素含有モノマー;N−シクロヘキシルマレイミド、N−イソプロピルマレイミド、N−ラウリルマレイミド、N−フェニルマレイミドなどのマレイミド系モノマー;N−メチルイタコンイミド、N−エチルイタコンイミド、N−ブチルイタコンイミド、N−オクチルイタコンイミド、N−2−エチルヘキシルイタコンイミド、N−シクロヘキシルイタコンイミド、N−ラウリルイタコンイミドなどのイタコンイミド系モノマー;N−(メタ)アクリロイルオキシメチレンスクシンイミド、N−(メタ)アクルロイル−6−オキシヘキサメチレンスクシンイミド、N−(メタ)アクリロイル−8−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー;(メタ)アクリル酸ポリエチレングリコール、(メタ)アクリル酸ポリプロピレングリコール、(メタ)アクリル酸メトキシエチレングリコール、(メタ)アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー;(メタ)アクリル酸テトラヒドロフルフリル、フッ素(メタ)アクリレート、シリコーン(メタ)アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー;ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は1種又は2種以上使用できる。   In addition, the said acrylic polymer is another monomer component (for example) copolymerizable with the said (meth) acrylic-acid alkylester as needed for the purpose of modification | reformation, such as cohesion force, heat resistance, and crosslinkability. A unit corresponding to the copolymerizable monomer component) may be included. Examples of such copolymerizable monomer components include (meth) acrylic acid (acrylic acid, methacrylic acid), carboxyl such as carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid. Group-containing monomer; Acid anhydride group-containing monomer such as maleic anhydride, itaconic anhydride; hydroxyethyl (meth) acrylate, hydroxypropyl (meth) acrylate, hydroxybutyl (meth) acrylate, hydroxy (meth) acrylate Hydroxyl group-containing monomers such as hexyl, hydroxyoctyl (meth) acrylate, hydroxydecyl (meth) acrylate, hydroxylauryl (meth) acrylate, (4-hydroxymethylcyclohexyl) methyl methacrylate; styrene sulfonic acid, Sulfonic acid group-containing monomers such as rylsulfonic acid, 2- (meth) acrylamide-2-methylpropanesulfonic acid, (meth) acrylamidepropanesulfonic acid, sulfopropyl (meth) acrylate, (meth) acryloyloxynaphthalenesulfonic acid; Phosphoric acid group-containing monomers such as hydroxyethyl acryloyl phosphate; (meth) acrylamide, N, N-dimethyl (meth) acrylamide, N-butyl (meth) acrylamide, N-methylol (meth) acrylamide, N-methylolpropane (meth) (N-substituted) amide monomers such as acrylamide; (meth) acrylic acid such as aminoethyl (meth) acrylate, N, N-dimethylaminoethyl (meth) acrylate, and t-butylaminoethyl (meth) acrylate A Noalkyl monomers; (meth) acrylic acid alkoxyalkyl monomers such as methoxyethyl (meth) acrylate and ethoxyethyl (meth) acrylate; cyanoacrylate monomers such as acrylonitrile and methacrylonitrile; glycidyl (meth) acrylate and the like Epoxy group-containing acrylic monomers; styrene monomers such as styrene and α-methylstyrene; vinyl ester monomers such as vinyl acetate and vinyl propionate; olefin monomers such as isoprene, butadiene and isobutylene; vinyl ether monomers such as vinyl ether; N-vinyl pyrrolidone, methyl vinyl pyrrolidone, vinyl pyridine, vinyl piperidone, vinyl pyrimidine, vinyl piperazine, vinyl pyrazine, vinyl pyrrole, vinyl imida Nitrogen-containing monomers such as benzene, vinyl oxazole, vinyl morpholine, N-vinyl carboxylic acid amides, N-vinyl caprolactam; maleimides such as N-cyclohexylmaleimide, N-isopropylmaleimide, N-laurylmaleimide, N-phenylmaleimide Monomers: Itaconimide monomers such as N-methylitaconimide, N-ethylitaconimide, N-butylitaconimide, N-octylitaconimide, N-2-ethylhexylitaconimide, N-cyclohexylitaconimide, N-laurylitaconimide N- (meth) acryloyloxymethylene succinimide, N- (meth) acryloyl-6-oxyhexamethylene succinimide, N- (meth) acryloyl-8-oxyoctamethylenesk Succinimide monomers such as N-imide; glycol-based acrylic ester monomers such as (meth) acrylic acid polyethylene glycol, (meth) acrylic acid polypropylene glycol, (meth) acrylic acid methoxyethylene glycol, (meth) acrylic acid methoxypolypropylene glycol; ) Acrylic acid ester monomer having heterocycle such as tetrahydrofurfuryl acrylate, fluorine (meth) acrylate, silicone (meth) acrylate, halogen atom, silicon atom, etc .; hexanediol di (meth) acrylate, (poly) ethylene glycol Di (meth) acrylate, (poly) propylene glycol di (meth) acrylate, neopentyl glycol di (meth) acrylate, pentaerythritol di (meth) a Chryrate, trimethylolpropane tri (meth) acrylate, pentaerythritol tri (meth) acrylate, dipentaerythritol hexa (meth) acrylate, epoxy acrylate, polyester acrylate, urethane acrylate, divinylbenzene, butyl di (meth) acrylate, hexyl di (meth) And polyfunctional monomers such as acrylate. These copolymerizable monomer components can be used alone or in combination of two or more.

粘着剤として放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)を用いる場合、放射線硬化型粘着剤(組成物)としては、例えば、ラジカル反応性炭素−炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に有するポリマーをベースポリマーとして用いた内在型の放射線硬化型粘着剤や、粘着剤中に紫外線硬化性のモノマー成分やオリゴマー成分が配合された放射線硬化型粘着剤などが挙げられる。また、粘着剤として熱膨張性粘着剤を用いる場合、熱膨張性粘着剤としては、例えば、粘着剤と発泡剤(特に熱膨張性微小球)とを含む熱膨張性粘着剤などが挙げられる。   When a radiation curable pressure sensitive adhesive (or energy ray curable pressure sensitive adhesive) is used as the pressure sensitive adhesive, examples of the radiation curable pressure sensitive adhesive (composition) include a radical reactive carbon-carbon double bond as a polymer side chain or a main chain. Intrinsic radiation curable adhesives that use polymers in the chain or at the end of the main chain as the base polymer, and radiation curable adhesives that contain UV-curable monomer or oligomer components in the adhesive It is done. Moreover, when using a heat-expandable adhesive as an adhesive, as a heat-expandable adhesive, the heat-expandable adhesive containing an adhesive and a foaming agent (especially heat-expandable microsphere) etc. are mentioned, for example.

本発明では、粘着剤層32には、本発明の効果を損なわない範囲で、各種添加剤(例えば、粘着付与樹脂、着色剤、増粘剤、増量剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。   In the present invention, the pressure-sensitive adhesive layer 32 has various additives (for example, a tackifier resin, a colorant, a thickener, a bulking agent, a filler, a plasticizer, and an anti-aging agent as long as the effects of the present invention are not impaired. , Antioxidants, surfactants, cross-linking agents, etc.).

前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、架橋剤としては、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられ、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。架橋剤は単独で又は2種以上組み合わせて使用することができる。なお、架橋剤の使用量は、特に制限されない。   The crosslinking agent is not particularly limited, and a known crosslinking agent can be used. Specifically, as the crosslinking agent, an isocyanate crosslinking agent, an epoxy crosslinking agent, a melamine crosslinking agent, a peroxide crosslinking agent, a urea crosslinking agent, a metal alkoxide crosslinking agent, a metal chelate crosslinking agent. , Metal salt crosslinking agents, carbodiimide crosslinking agents, oxazoline crosslinking agents, aziridine crosslinking agents, amine crosslinking agents, and the like, and isocyanate crosslinking agents and epoxy crosslinking agents are preferred. A crosslinking agent can be used individually or in combination of 2 or more types. In addition, the usage-amount of a crosslinking agent is not restrict | limited in particular.

前記イソシアネート系架橋剤としては、例えば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートL」]、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートHL」]なども用いられる。また、前記エポキシ系架橋剤としては、例えば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。   Examples of the isocyanate-based crosslinking agent include lower aliphatic polyisocyanates such as 1,2-ethylene diisocyanate, 1,4-butylene diisocyanate, and 1,6-hexamethylene diisocyanate; cyclopentylene diisocyanate, cyclohexylene diisocyanate, Cycloaliphatic polyisocyanates such as isophorone diisocyanate, hydrogenated tolylene diisocyanate, hydrogenated xylene diisocyanate; 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 4,4'- Aromatic polyisocyanates such as diphenylmethane diisocyanate and xylylene diisocyanate, and the like, and other trimethylolpropane / tolylene diisocyanate trimer adducts [Japan Polyurethane Industry Co., Ltd.] , Trade name "Coronate L"], trimethylolpropane / hexamethylene diisocyanate trimer adduct [Nippon Polyurethane Industry Co., Ltd. under the trade name "Coronate HL"], and the like are also used. Examples of the epoxy-based crosslinking agent include N, N, N ′, N′-tetraglycidyl-m-xylenediamine, diglycidylaniline, 1,3-bis (N, N-glycidylaminomethyl) cyclohexane, 1,6-hexanediol diglycidyl ether, neopentyl glycol diglycidyl ether, ethylene glycol diglycidyl ether, propylene glycol diglycidyl ether, polyethylene glycol diglycidyl ether, polypropylene glycol diglycidyl ether, sorbitol polyglycidyl ether, glycerol polyglycidyl ether , Pentaerythritol polyglycidyl ether, polyglycerol polyglycidyl ether, sorbitan polyglycidyl ether, trimethylolpropane poly In addition to lysidyl ether, adipic acid diglycidyl ester, o-phthalic acid diglycidyl ester, triglycidyl-tris (2-hydroxyethyl) isocyanurate, resorcin diglycidyl ether, bisphenol-S-diglycidyl ether, epoxy in the molecule Examples thereof include an epoxy resin having two or more groups.

なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。   In the present invention, instead of using a cross-linking agent or using a cross-linking agent, it is possible to carry out a cross-linking treatment by irradiation with an electron beam or ultraviolet rays.

粘着剤層32は、例えば、粘着剤(感圧接着剤)と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤及び必要に応じて溶媒やその他の添加剤を含む混合物を、基材31上に塗布する方法、適当なセパレータ(剥離紙など)上に前記混合物を塗布して粘着剤層32を形成し、これを基材31上に転写(移着)する方法などにより、粘着剤層32を形成することができる。   The pressure-sensitive adhesive layer 32 is formed by using, for example, a conventional method of forming a sheet-like layer by mixing a pressure-sensitive adhesive (pressure-sensitive adhesive) and, if necessary, a solvent or other additives. be able to. Specifically, for example, a method of applying a mixture containing a pressure-sensitive adhesive and, if necessary, a solvent and other additives onto the base material 31, and applying the mixture onto an appropriate separator (such as a release paper). The pressure-sensitive adhesive layer 32 can be formed by a method in which the pressure-sensitive adhesive layer 32 is formed and transferred (transferred) onto the substrate 31.

前記ダイシングテープ3の粘着剤層32のフリップチップ型半導体裏面用フィルム2に対する接着力(23℃、剥離角度180度、剥離速度300mm/分)は、0.02N/20mm〜10N/20mmの範囲が好ましく、0.05N/20mm〜5N/20mmの範囲がより好ましい。前記接着力を0.02N/20mm以上にすることにより、半導体ウェハのダイシングの際に半導体素子がチップ飛びするのを防止することができる。その一方、前記接着力を10N/20mm以下にすることにより、半導体素子をピックアップする際に、当該半導体素子の剥離が困難になったり、糊残りが発生するのを防止することができる。   The adhesive force (23 ° C., peel angle 180 °, peel speed 300 mm / min) of the adhesive layer 32 of the dicing tape 3 to the flip chip type semiconductor back film 2 is in the range of 0.02 N / 20 mm to 10 N / 20 mm. A range of 0.05 N / 20 mm to 5 N / 20 mm is more preferable. By setting the adhesive force to 0.02 N / 20 mm or more, it is possible to prevent the semiconductor element from jumping when the semiconductor wafer is diced. On the other hand, by setting the adhesive force to 10 N / 20 mm or less, it is possible to prevent the semiconductor element from becoming difficult to peel or the adhesive residue from occurring when the semiconductor element is picked up.

なお、本発明では、フリップチップ型半導体裏面用フィルム2や、ダイシングテープ一体型半導体裏面用フィルム1には、帯電防止能を持たせることができる。これにより、その接着時及び剥離時等に於ける静電気の発生やそれによる半導体ウェハ等の帯電で回路が破壊されること等を防止することができる。帯電防止能の付与は、基材31、粘着剤層32乃至半導体裏面用フィルム2へ帯電防止剤や導電性物質を添加する方法、基材31への電荷移動錯体や金属膜等からなる導電層を付設する方法等、適宜な方式で行うことができる。これらの方式としては、半導体ウェハを変質させるおそれのある不純物イオンが発生しにくい方式が好ましい。導電性の付与、熱伝導性の向上等を目的として配合される導電性物質(導電フィラー)としては、銀、アルミニウム、金、銅、ニッケル、導電性合金等の球状、針状、フレーク状の金属粉、アルミナ等の金属酸化物、アモルファスカーボンブラック、グラファイト等が挙げられる。ただし、前記半導体裏面用フィルム2は、非導電性であることが、電気的にリークしないようにできる点から好ましい。   In the present invention, the anti-static ability can be imparted to the flip chip type semiconductor back film 2 and the dicing tape integrated semiconductor back film 1. As a result, it is possible to prevent the circuit from being broken due to the generation of static electricity during the bonding and peeling, and the resulting charging of the semiconductor wafer or the like. The antistatic ability is imparted by a method of adding an antistatic agent or a conductive substance to the base material 31, the adhesive layer 32 or the semiconductor backside film 2, a conductive layer comprising a charge transfer complex or a metal film to the base material 31. It can be performed by an appropriate method, such as a method of attaching a mark. As these methods, a method in which impurity ions that may change the quality of the semiconductor wafer are less likely to be generated is preferable. As a conductive substance (conductive filler) blended for the purpose of imparting conductivity and improving thermal conductivity, spherical, needle-like, and flaky shapes such as silver, aluminum, gold, copper, nickel, and conductive alloys Examples thereof include metal powders, metal oxides such as alumina, amorphous carbon black, and graphite. However, it is preferable that the film 2 for a semiconductor back surface is non-conductive from the viewpoint of preventing electrical leakage.

また、フリップチップ型半導体裏面用フィルム2や、ダイシングテープ一体型半導体裏面用フィルム1は、ロール状に巻回された形態で形成されていてもよく、シート(フィルム)が積層された形態で形成されていてもよい。例えば、ロール状に巻回された形態を有している場合、半導体裏面用フィルム2又は、半導体裏面用フィルム2とダイシングテープ3との積層体を、必要に応じてセパレータにより保護した状態でロール状に巻回して、ロール状に巻回された状態又は形態の半導体裏面用フィルム2やダイシングテープ一体型半導体裏面用フィルム1として作製することができる。なお、ロール状に巻回された状態又は形態のダイシングテープ一体型半導体裏面用フィルム1としては、基材31と、前記基材31の一方の面に形成された粘着剤層32と、前記粘着剤層32上に形成された半導体裏面用フィルムと、前記基材31の他方の面に形成された剥離処理層(背面処理層)とで構成されていてもよい。   Moreover, the film 2 for flip chip type semiconductor back surfaces and the film 1 for semiconductor back surfaces integrated with a dicing tape may be formed in a form wound in a roll shape, or formed in a form in which sheets (films) are laminated. May be. For example, when it has the form wound by roll shape, it rolls in the state which protected the laminated body of the film 2 for semiconductor back surfaces, or the film 2 for semiconductor back surfaces, and the dicing tape 3 with the separator as needed. It can be produced as a film 2 for semiconductor back surface or a film 1 for semiconductor back surface integrated with dicing tape in a state or form wound in a roll shape. In addition, as the dicing tape-integrated film for semiconductor back surface 1 in a state or form wound in a roll shape, a base material 31, an adhesive layer 32 formed on one surface of the base material 31, and the adhesive You may be comprised with the film for semiconductor back surfaces formed on the agent layer 32, and the peeling process layer (back process layer) formed in the other surface of the said base material 31. FIG.

なお、ダイシングテープ一体型半導体裏面用フィルム1の厚さ(半導体裏面用フィルムの厚さと、基材31及び粘着剤層32からなるダイシングテープの厚さの総厚)としては、例えば、25μm〜1600μmの範囲から選択することができ、好ましくは30μm〜850μm(さらに好ましくは35μm〜500μm、特に好ましくは50μm〜330μm)である。   The thickness of the dicing tape-integrated film for semiconductor back surface 1 (the total thickness of the film for semiconductor back surface and the thickness of the dicing tape composed of the base material 31 and the adhesive layer 32) is, for example, 25 μm to 1600 μm. The range is preferably 30 μm to 850 μm (more preferably 35 μm to 500 μm, particularly preferably 50 μm to 330 μm).

なお、ダイシングテープ一体型半導体裏面用フィルム1において、半導体裏面用フィルム2の厚さと、ダイシングテープ3の粘着剤層32の厚さとの比や、半導体裏面用フィルム2の厚さと、ダイシングテープ3の厚さ(基材31及び粘着剤層32の総厚)との比をコントロールすることにより、ダイシング工程時のダイシング性、ピックアップ工程時のピックアップ性などを向上させることができ、ダイシングテープ一体型半導体裏面用フィルム1を半導体ウェハのダイシング工程〜半導体チップのフリップチップボンディング工程にかけて有効に利用することができる。   In the dicing tape-integrated film for semiconductor back surface 1, the ratio of the thickness of the film for semiconductor back surface 2 to the thickness of the adhesive layer 32 of the dicing tape 3, the thickness of the film for semiconductor back surface 2, and the thickness of the dicing tape 3 By controlling the ratio with the thickness (total thickness of the base material 31 and the adhesive layer 32), the dicing property during the dicing process, the picking property during the pick-up process, etc. can be improved, and the dicing tape integrated semiconductor The film for back surface 1 can be effectively used in a dicing process for a semiconductor wafer to a flip chip bonding process for a semiconductor chip.

(ダイシングテープ一体型半導体裏面用フィルムの製造方法)
本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの製造方法について、図1に示すダイシングテープ一体型半導体裏面用フィルム1を例にして説明する。先ず、基材31は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。
(Manufacturing method of dicing tape integrated semiconductor back film)
A method for manufacturing a dicing tape-integrated film for semiconductor back surface according to the present embodiment will be described using the dicing tape-integrated film for semiconductor back surface 1 shown in FIG. 1 as an example. First, the base material 31 can be formed by a conventionally known film forming method. Examples of the film forming method include a calendar film forming method, a casting method in an organic solvent, an inflation extrusion method in a closed system, a T-die extrusion method, a co-extrusion method, and a dry lamination method.

次に、基材31上に粘着剤組成物を塗布し、乾燥させて(必要に応じて加熱架橋させて)粘着剤層32を形成する。塗布方式としては、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。なお、粘着剤層組成物を直接基材31に塗布して、基材31上に粘着剤層32を形成してもよく、また、粘着剤組成物を表面に剥離処理を行った剥離紙等に塗布して粘着剤層32を形成させた後、該粘着剤層32を基材31に転写させてもよい。これにより、基材31上に粘着剤層32を形成されたダイシングテープ3が作製される。   Next, the pressure-sensitive adhesive composition is applied on the substrate 31 and dried (heat-crosslinked as necessary) to form the pressure-sensitive adhesive layer 32. Examples of the coating method include roll coating, screen coating, and gravure coating. The pressure-sensitive adhesive layer composition may be applied directly to the base material 31 to form the pressure-sensitive adhesive layer 32 on the base material 31. Also, a release paper or the like that has been subjected to a release treatment on the surface of the pressure-sensitive adhesive composition. The pressure-sensitive adhesive layer 32 may be transferred to the substrate 31 after being applied to the substrate. Thereby, the dicing tape 3 in which the adhesive layer 32 is formed on the base material 31 is produced.

一方、半導体裏面用フィルム2を形成する為の形成材料を剥離紙上に乾燥後の厚さが所定厚さとなる様に塗布し、更に所定条件下で乾燥して(熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して)、塗布層を形成する。この塗布層を前記粘着剤層32上に転写することにより、半導体裏面用フィルム2を粘着剤層32上に形成する。なお、前記粘着剤層32上に、半導体裏面用フィルム2を形成する為の形成材料を直接塗布した後、所定条件下で乾燥する(熱硬化が必要な場合などでは、必要に応じて加熱処理を施して乾燥する)ことによっても、半導体裏面用フィルム2を粘着剤層32上に形成することができる。以上により、本発明に係るダイシングテープ一体型半導体裏面用フィルム1を得ることができる。なお、半導体裏面用フィルム2を形成する際に熱硬化を行う場合、部分硬化の状態となる程度で熱硬化を行うことが重要であるが、好ましくは熱硬化を行わない。   On the other hand, the forming material for forming the film 2 for the semiconductor back surface is applied on the release paper so that the thickness after drying becomes a predetermined thickness, and further dried under predetermined conditions (in the case where thermosetting is necessary, for example). If necessary, heat-treat and dry) to form a coating layer. By transferring this coating layer onto the pressure-sensitive adhesive layer 32, the semiconductor back surface film 2 is formed on the pressure-sensitive adhesive layer 32. In addition, after apply | coating the forming material for forming the film 2 for semiconductor back surfaces directly on the said adhesive layer 32, it dries on predetermined conditions (In the case where thermosetting is required, it heat-processes as needed. The film for semiconductor back surface 2 can also be formed on the pressure-sensitive adhesive layer 32 by applying and drying. As described above, the dicing tape-integrated film for semiconductor back surface 1 according to the present invention can be obtained. In addition, when heat-curing when forming the film 2 for semiconductor back surfaces, it is important to perform heat-curing to such an extent that it will be in the state of partial hardening, However Preferably heat-curing is not performed.

本発明のダイシングテープ一体型半導体裏面用フィルム1は、フリップチップボンディング工程を具備する半導体装置の製造の際に好適に用いることができる。すなわち、本発明のダイシングテープ一体型半導体裏面用フィルム1は、フリップチップ実装の半導体装置を製造する際に用いられ、半導体チップの裏面に、ダイシングテープ一体型半導体裏面用フィルム1の半導体裏面用フィルム2が貼着している状態又は形態で、フリップチップ実装の半導体装置が製造される。従って、本発明のダイシングテープ一体型半導体裏面用フィルム1は、フリップチップ実装の半導体装置(半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置)に対して用いることができる。   The dicing tape-integrated film for semiconductor back surface 1 of the present invention can be suitably used for manufacturing a semiconductor device having a flip chip bonding process. That is, the dicing tape-integrated film for semiconductor back surface 1 of the present invention is used when manufacturing a flip-chip mounted semiconductor device, and the film for semiconductor back surface of the dicing tape-integrated film for semiconductor back surface 1 is formed on the back surface of the semiconductor chip. A flip-chip mounted semiconductor device is manufactured in a state or form in which 2 is adhered. Therefore, the dicing tape-integrated film for semiconductor back surface 1 of the present invention is applied to a flip-chip mounted semiconductor device (a semiconductor device in a state or form in which the semiconductor chip is fixed to an adherend such as a substrate by a flip-chip bonding method). Can be used.

なお、半導体裏面用フィルム2は、ダイシングテープ一体型半導体裏面用フィルム1と同様に、フリップチップ実装の半導体装置(半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置)に対して用いることができる。   The semiconductor back film 2 is a flip chip mounted semiconductor device (in a state where the semiconductor chip is fixed to an adherend such as a substrate or the like by a flip chip bonding method, similarly to the dicing tape integrated semiconductor back film 1. It can be used for the semiconductor device of the embodiment.

(半導体ウェハ)
半導体ウェハとしては、公知乃至慣用の半導体ウェハであれば特に制限されず、各種素材の半導体ウェハから適宜選択して用いることができる。本発明では、半導体ウェハとしては、シリコンウェハを好適に用いることができる。
(Semiconductor wafer)
The semiconductor wafer is not particularly limited as long as it is a known or conventional semiconductor wafer, and can be appropriately selected from semiconductor wafers of various materials. In the present invention, a silicon wafer can be suitably used as the semiconductor wafer.

(半導体装置の製造方法)
本実施の形態に係る半導体装置の製造方法について、図2を参照しながら以下に説明する。図2は、前記ダイシングテープ一体型半導体裏面用フィルム1を用いた場合の半導体装置の製造方法を示す断面模式図である。
(Method for manufacturing semiconductor device)
A method for manufacturing a semiconductor device according to the present embodiment will be described below with reference to FIG. FIG. 2 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device when the dicing tape-integrated film for semiconductor back surface 1 is used.

前記半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルム1を用いて半導体装置を製造することができる。具体的には、前記ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルム上に半導体ウェハを貼着する工程と、切り込み深さを前記粘着剤層における前記半導体裏面用フィルム側の面を超え、かつ前記基材側の面に至らない範囲に設定して前記半導体ウェハをダイシングして半導体チップを形成する工程と、前記半導体チップを前記半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、前記半導体チップを前記被着体上にフリップチップ接続する工程とを少なくとも具備する。   The semiconductor device manufacturing method can manufacture a semiconductor device using the dicing tape-integrated film for semiconductor back surface 1. Specifically, the step of adhering a semiconductor wafer on the film for semiconductor back surface in the film for semiconductor back surface integrated with the dicing tape, and the depth of cut exceeds the surface on the film side for semiconductor back surface in the adhesive layer, And a step of dicing the semiconductor wafer to form a semiconductor chip by setting it in a range not reaching the surface on the substrate side, and peeling the semiconductor chip from the adhesive layer of the dicing tape together with the film for the semiconductor back surface. And at least a step of flip-chip connecting the semiconductor chip onto the adherend.

[マウント工程]
先ず、図2(a)で示されるように、ダイシングテープ一体型半導体裏面用フィルム1の半導体裏面用フィルム2上に任意に設けられたセパレータを適宜に剥離し、当該半導体裏面用フィルム2上に半導体ウェハ4を貼着して、これを接着保持させ固定する(マウント工程)。このとき前記半導体裏面用フィルム2は未硬化状態(半硬化状態を含む)にある。また、ダイシングテープ一体型半導体裏面用フィルム1は、半導体ウェハ4の裏面に貼着される。半導体ウェハ4の裏面とは、回路面とは反対側の面(非回路面、非電極形成面などとも称される)を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
[Mounting process]
First, as shown in FIG. 2 (a), a separator arbitrarily provided on the film 2 for semiconductor back surface of the film 1 for semiconductor back surface integrated with dicing tape is appropriately peeled off, and the film 2 for semiconductor back surface is formed. The semiconductor wafer 4 is attached, and this is adhered and held and fixed (mounting process). At this time, the film 2 for semiconductor back surface is in an uncured state (including a semi-cured state). The dicing tape-integrated film for semiconductor back surface 1 is attached to the back surface of the semiconductor wafer 4. The back surface of the semiconductor wafer 4 means a surface opposite to the circuit surface (also referred to as a non-circuit surface or a non-electrode forming surface). Although the sticking method is not specifically limited, the method by pressure bonding is preferable. The crimping is usually performed while pressing with a pressing means such as a crimping roll.

[ダイシング工程」
次に、図2(b)で示されるように、半導体ウェハ4のダイシングを行う。これにより、半導体ウェハ4を所定のサイズに切断して個片化(小片化)し、半導体チップ5を製造する。ダイシングは、例えば、半導体ウェハ4の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム1まで切り込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウェハ4は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム1により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウェハ4の破損も抑制できる。なお、半導体裏面用フィルム2がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
[Dicing process]
Next, as shown in FIG. 2B, the semiconductor wafer 4 is diced. As a result, the semiconductor wafer 4 is cut into a predetermined size and separated into pieces (small pieces), whereby the semiconductor chip 5 is manufactured. Dicing is performed according to a conventional method from the circuit surface side of the semiconductor wafer 4, for example. Further, in this step, for example, a cutting method called full cut in which cutting is performed up to the dicing tape-integrated film for semiconductor back surface 1 can be employed. It does not specifically limit as a dicing apparatus used at this process, A conventionally well-known thing can be used. Further, since the semiconductor wafer 4 is bonded and fixed with excellent adhesion by the dicing tape-integrated semiconductor back surface film 1 having a semiconductor back surface film, chip chipping and chip jumping can be suppressed, and the semiconductor wafer 4 is damaged. Can also be suppressed. In addition, when the film 2 for semiconductor back surface is formed with the resin composition containing an epoxy resin, even if it cut | disconnects by dicing, it suppresses that the adhesive paste of the adhesive layer of the film for semiconductor back surface arises in the cut surface, or Can be prevented. As a result, it is possible to suppress or prevent the cut surfaces from reattaching (blocking), and the pickup described later can be performed more satisfactorily.

本発明の半導体装置の製造方法では、ダイシング時の切り込み深さを前記粘着剤層32における前記半導体裏面用フィルム2側の面32aを超え、かつ前記基材31側の面32bに至らない範囲に設定している。従来ではダイシングの際に基材まで切り込みを行って製造マージンをとっていたのを一体型フィルム1の使用により粘着剤層までの切り込みで十分に確保することができる。これにより、基材31までの切り込みによる切屑の発生を防止することができ、その結果、良好なダイシング性能は維持しつつ、半導体チップでのバリの発生を防止して信頼性の高い半導体装置を効率良く製造することができる。   In the manufacturing method of the semiconductor device of the present invention, the cutting depth during dicing exceeds the surface 32a on the semiconductor back surface film 2 side in the pressure-sensitive adhesive layer 32 and does not reach the surface 32b on the substrate 31 side. It is set. Conventionally, the use of the integrated film 1 can sufficiently ensure that the manufacturing margin is obtained by cutting up to the base material at the time of dicing. As a result, it is possible to prevent the generation of chips due to the cutting up to the base material 31. As a result, while maintaining good dicing performance, the generation of burrs in the semiconductor chip is prevented and a highly reliable semiconductor device is obtained. It can be manufactured efficiently.

前記切り込み深さとしては粘着剤層32の上面32aを超えて下面32bに至らない範囲であれば特に限定されないものの、前記粘着剤層32の前記半導体裏面用フィルム2側の面32aから前記粘着剤層32の厚さの10%以上70%以下の範囲に設定してダイシングを行うことが好ましく、15%以上65%以下の範囲がより好ましく、20%以上60%以下の範囲がさらに好ましい。切り込み深さを前記範囲とすることにより、種々のダイシングマシンの切り込み精度のバラつきを含めても基材への切り込みを防止可能となり、製造ラインの変更等への対応も容易に行うことができる。また、前記切り込み深さにより、ダイシング時の製造マージンも十分確保することができ、ダイシング不良等の不具合の発生を防止することができる。   The depth of cut is not particularly limited as long as it does not reach the lower surface 32b beyond the upper surface 32a of the pressure-sensitive adhesive layer 32, but the pressure-sensitive adhesive from the surface 32a of the pressure-sensitive adhesive layer 32 on the semiconductor back surface film 2 side. Dicing is preferably performed by setting the thickness of the layer 32 in the range of 10% to 70%, more preferably in the range of 15% to 65%, and still more preferably in the range of 20% to 60%. By setting the cutting depth within the above range, it is possible to prevent cutting into the base material even if variations in cutting accuracy of various dicing machines are included, and it is possible to easily cope with changes in production lines and the like. In addition, the manufacturing depth at the time of dicing can be sufficiently secured by the depth of cut, and the occurrence of problems such as dicing failure can be prevented.

なお、ダイシングテープ一体型半導体裏面用フィルム1のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープ一体型半導体裏面用フィルム1を下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープ一体型半導体裏面用フィルムを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。   In addition, when expanding the dicing tape-integrated film for semiconductor back surface 1, the expanding can be performed using a conventionally known expanding apparatus. The expander supports a donut-shaped outer ring that can push down the dicing tape-integrated semiconductor back surface film 1 downward through the dicing ring, and a dicing tape-integrated semiconductor back surface film that is smaller in diameter than the outer ring. And an inner ring. By this expanding process, it is possible to prevent adjacent semiconductor chips from coming into contact with each other and being damaged in a pickup process described later.

[ピックアップ工程]
ダイシングテープ一体型半導体裏面用フィルム1に接着固定された半導体チップ5を回収する為に、図2(c)で示されるように、半導体チップ5のピックアップを行って、半導体チップ5を半導体裏面用フィルム2とともにダイシングテープ3より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ5をダイシングテープ一体型半導体裏面用フィルム1の基材31側からニードルによって突き上げ、突き上げられた半導体チップ5をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、その裏面が半導体裏面用フィルム2により保護されている。
[Pickup process]
In order to collect the semiconductor chip 5 adhered and fixed to the dicing tape-integrated film 1 for semiconductor back surface, the semiconductor chip 5 is picked up as shown in FIG. The film 2 is peeled off from the dicing tape 3. The pickup method is not particularly limited, and various conventionally known methods can be employed. For example, a method of pushing up individual semiconductor chips 5 from the substrate 31 side of the dicing tape-integrated film for semiconductor back surface 1 with a needle and picking up the pushed-up semiconductor chips 5 with a pickup device or the like can be mentioned. Note that the back surface of the picked-up semiconductor chip 5 is protected by the film 2 for semiconductor back surface.

[フリップチップ接続工程]
ピックアップした半導体チップ5は、図2(d)で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ5を、半導体チップ5の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、半導体チップ5の回路面側に形成されているバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材を溶融させることにより、半導体チップ5と被着体6との電気的導通を確保し、半導体チップ5を被着体6に固定させることができる(フリップチップボンディング工程)。このとき、半導体チップ5と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30μm〜300μm程度である。尚、半導体チップ5を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、半導体チップ5と被着体6との対向面や間隙を洗浄し、該間隙に封止材(封止樹脂など)を充填させて封止することが重要である。
[Flip chip connection process]
As shown in FIG. 2D, the picked-up semiconductor chip 5 is fixed to an adherend such as a substrate by a flip chip bonding method (flip chip mounting method). Specifically, the semiconductor chip 5 is always placed on the adherend 6 such that the circuit surface (also referred to as a surface, a circuit pattern formation surface, an electrode formation surface, etc.) of the semiconductor chip 5 faces the adherend 6. Fix according to law. For example, the bump 51 formed on the circuit surface side of the semiconductor chip 5 is brought into contact with a bonding conductive material (solder or the like) 61 attached to the connection pad of the adherend 6 while pressing the conductive material. By melting, it is possible to secure electrical continuity between the semiconductor chip 5 and the adherend 6 and fix the semiconductor chip 5 to the adherend 6 (flip chip bonding step). At this time, a gap is formed between the semiconductor chip 5 and the adherend 6, and the air gap distance is generally about 30 μm to 300 μm. After the flip chip bonding (flip chip connection) of the semiconductor chip 5 on the adherend 6, the facing surface and the gap between the semiconductor chip 5 and the adherend 6 are cleaned, and a sealing material (sealing) is placed in the gap. It is important to seal by filling with a stop resin or the like.

被着体6としては、リードフレームや回路基板(配線回路基板など)等の各種基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板等が挙げられる。   As the adherend 6, various substrates such as a lead frame and a circuit substrate (such as a wiring circuit substrate) can be used. The material of such a substrate is not particularly limited, and examples thereof include a ceramic substrate and a plastic substrate. Examples of the plastic substrate include an epoxy substrate, a bismaleimide triazine substrate, and a polyimide substrate.

フリップチップボンディング工程において、バンプや導電材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類(合金)や、金系金属材、銅系金属材などが挙げられる。   In the flip chip bonding process, the material of the bump or the conductive material is not particularly limited, and examples thereof include a tin-lead metal material, a tin-silver metal material, a tin-silver-copper metal material, and a tin-zinc metal. Materials, solders (alloys) such as tin-zinc-bismuth metal materials, gold metal materials, copper metal materials, and the like.

なお、フリップチップボンディング工程では、導電材を溶融させて、半導体チップ5の回路面側のバンプと、被着体6の表面の導電材とを接続させているが、この導電材の溶融時の温度としては、通常、260℃程度(例えば、250℃〜300℃)となっている。本発明のダイシングテープ一体型半導体裏面用フィルムは、半導体裏面用フィルムをエポキシ樹脂等により形成することにより、このフリップチップボンディング工程における高温にも耐えられる耐熱性を有するものとすることができる。   In the flip chip bonding process, the conductive material is melted to connect the bumps on the circuit surface side of the semiconductor chip 5 and the conductive material on the surface of the adherend 6. The temperature is usually about 260 ° C. (for example, 250 ° C. to 300 ° C.). The dicing tape-integrated film for semiconductor back surface of the present invention can have heat resistance that can withstand high temperatures in the flip chip bonding process by forming the film for semiconductor back surface with an epoxy resin or the like.

本工程では、半導体チップ5と被着体6との対向面(電極形成面)や間隙の洗浄を行うのが好ましい。当該洗浄に用いられる洗浄液としては、特に制限されず、例えば、有機系の洗浄液や、水系の洗浄液が挙げられる。本発明のダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、洗浄液に対する耐溶剤性を有しており、これらの洗浄液に対して実質的に溶解性を有していない。そのため、前述のように、洗浄液としては、各種洗浄液を用いることができ、特別な洗浄液を必要とせず、従来の方法により洗浄させることができる。   In this step, it is preferable to clean the facing surface (electrode forming surface) and the gap between the semiconductor chip 5 and the adherend 6. The cleaning liquid used for the cleaning is not particularly limited, and examples thereof include an organic cleaning liquid and an aqueous cleaning liquid. The film for semiconductor back surface in the dicing tape-integrated film for semiconductor back surface of the present invention has solvent resistance to the cleaning liquid, and has substantially no solubility in these cleaning liquids. Therefore, as described above, various cleaning liquids can be used as the cleaning liquid, and no special cleaning liquid is required, and cleaning can be performed by a conventional method.

次に、フリップチップボンディングされた半導体チップ5と被着体6との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165℃〜185℃で、数分間キュアすることができる。当該工程における熱処理においては、封止樹脂だけでなく半導体裏面用フィルム2の熱硬化も同時に行われる。これにより、封止樹脂及び半導体裏面用フィルム2の双方が、熱硬化の進行に伴い硬化収縮をする。その結果、封止樹脂の硬化収縮に起因して半導体チップ5に加えられる応力は、半導体裏面用フィルム2が硬化収縮することにより相殺ないし緩和することができる。また、当該工程により、半導体裏面用フィルム2を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明に係る半導体裏面用フィルム2は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム2を熱硬化させるための工程を新たに追加する必要がない。   Next, a sealing step for sealing the gap between the flip-chip bonded semiconductor chip 5 and the adherend 6 is performed. The sealing step is performed using a sealing resin. Although it does not specifically limit as sealing conditions at this time, Usually, the thermosetting of the sealing resin is performed by heating at 175 ° C. for 60 seconds to 90 seconds, but the present invention is not limited thereto, For example, it can be cured at 165 ° C. to 185 ° C. for several minutes. In the heat treatment in this step, not only the sealing resin but also the thermosetting of the semiconductor back film 2 is performed at the same time. Thereby, both sealing resin and the film 2 for semiconductor back surfaces carry out hardening shrinkage with progress of thermosetting. As a result, the stress applied to the semiconductor chip 5 due to the curing shrinkage of the sealing resin can be offset or alleviated by the semiconductor back film 2 being cured and shrunk. Moreover, the film 2 for semiconductor back surfaces can be thermoset completely or almost completely by the said process, and can be stuck on the back surface of a semiconductor element with the outstanding adhesiveness. Furthermore, since the film for semiconductor back surface 2 according to the present invention can be thermally cured together with the sealing material in the sealing step even in an uncured state, the film for semiconductor back surface 2 is thermally cured. There is no need to add a new process.

前記封止樹脂としては、絶縁性を有する樹脂(絶縁樹脂)であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂(フェノール樹脂など)や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。   The sealing resin is not particularly limited as long as it is an insulating resin (insulating resin), and can be appropriately selected from sealing materials such as known sealing resins. Is more preferable. As sealing resin, the resin composition containing an epoxy resin etc. are mentioned, for example. Examples of the epoxy resin include the epoxy resins exemplified above. Moreover, as a sealing resin by the resin composition containing an epoxy resin, in addition to an epoxy resin, a thermosetting resin other than an epoxy resin (such as a phenol resin) or a thermoplastic resin may be included as a resin component. Good. In addition, as a phenol resin, it can utilize also as a hardening | curing agent of an epoxy resin, As such a phenol resin, the phenol resin illustrated above etc. are mentioned.

前記ダイシングテープ一体型半導体裏面用フィルム1や半導体裏面用フィルム2を用いて製造された半導体装置(フリップチップ実装の半導体装置)は、半導体チップの裏面に半導体裏面用フィルムが貼着されているため、各種マーキングを優れた視認性で施すことができる。特に、マーキング方法がレーザーマーキング方法であっても、優れたコントラスト比でマーキングを施すことができ、レーザーマーキングにより施された各種情報(文字情報、図研情報など)を良好に視認することが可能である。なお、レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー(COレーザー)、エキシマレーザー(ArFレーザー、KrFレーザー、XeClレーザー、XeFレーザーなど)が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、YAGレーザー(Nd:YAGレーザーなど)、YVOレーザーが好適である。 Since the semiconductor device manufactured using the dicing tape-integrated film 1 for semiconductor back surface and the film 2 for semiconductor back surface (flip chip mounting semiconductor device) has the film for semiconductor back surface attached to the back surface of the semiconductor chip. Various markings can be applied with excellent visibility. In particular, even if the marking method is a laser marking method, marking can be performed with an excellent contrast ratio, and various information (character information, Zuken information, etc.) applied by laser marking can be seen well. is there. In addition, when performing laser marking, a well-known laser marking apparatus can be utilized. As the laser, various lasers such as a gas laser, a solid laser, and a liquid laser can be used. Specifically, the gas laser is not particularly limited, and a known gas laser can be used, but a carbon dioxide laser (CO 2 laser), an excimer laser (ArF laser, KrF laser, XeCl laser, XeF laser). Etc.) are preferred. The solid laser is not particularly limited, and a known solid laser can be used, but a YAG laser (Nd: YAG laser or the like) and a YVO 4 laser are preferable.

本発明のダイシングテープ一体型半導体裏面用フィルムや半導体裏面用フィルムを用いて製造された半導体装置は、フリップチップ実装方式で実装された半導体装置であるので、ダイボンディング実装方式で実装された半導体装置よりも、薄型化、小型化された形状となっている。このため、各種の電子機器・電子部品又はそれらの材料・部材として好適に用いることができる。具体的には、本発明のフリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」や「PHS」、小型のコンピュータ(例えば、いわゆる「PDA」(携帯情報端末)、いわゆる「ノートパソコン」、いわゆる「ネットブック(商標)」、いわゆる「ウェアラブルコンピュータ」など)、「携帯電話」及びコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ(商標)」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器(持ち運び可能な電子機器)などが挙げられるが、もちろん、モバイル型以外(設置型など)の電子機器(例えば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器(ハードディスクレコーダー、DVDプレイヤー等)、プロジェクター、マイクロマシンなど)などであってもよい。また、電子部品又は、電子機器・電子部品の材料・部材としては、例えば、いわゆる「CPU」の部材、各種記憶装置(いわゆる「メモリー」、ハードディスクなど)の部材などが挙げられる。   Since the semiconductor device manufactured using the dicing tape-integrated film for semiconductor back surface and the film for semiconductor back surface of the present invention is a semiconductor device mounted by a flip chip mounting method, the semiconductor device mounted by a die bonding mounting method Instead, the shape is reduced in thickness and size. For this reason, it can use suitably as various electronic devices and electronic components, or those materials and members. Specifically, as an electronic device using the flip-chip mounted semiconductor device of the present invention, a so-called “mobile phone” or “PHS”, a small computer (for example, a so-called “PDA” (personal digital assistant)), a so-called "Notebook PC", so-called "Netbook (trademark)", so-called "wearable computer", etc.), "mobile phone" and small electronic devices integrated with a computer, so-called "digital camera (trademark)", so-called "digital" Mobile devices such as video cameras, small TVs, small game devices, small digital audio players, so-called “electronic notebooks”, so-called “electronic dictionaries”, so-called “electronic books” electronic device terminals, small digital-type watches, etc. Type electronic devices (portable electronic devices), but of course It may be an electronic device other than a mobile type (such as a setting type) (for example, a so-called “disc top PC”, a flat-screen TV, a recording / playback electronic device (hard disk recorder, DVD player, etc.), a projector, a micromachine, etc.) . Examples of materials and members of electronic components or electronic devices / electronic components include so-called “CPU” members, members of various storage devices (so-called “memory”, hard disks, etc.), and the like.

以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。   EXAMPLES Hereinafter, although this invention is demonstrated in detail using an Example, this invention is not limited to a following example, unless the summary is exceeded. In each example, all parts are based on weight unless otherwise specified.

(実施例1)
<半導体裏面用フィルムの作製>
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」根上工業株式会社製):100部に対して、エポキシ樹脂(商品名「エピコート1004」JER株式会社製):113部、フェノール樹脂(商品名「ミレックスXLC−4L」三井化学株式会社製):121部、球状シリカ(商品名「SO−25R」株式会社アドマテックス製):246部、染料1(商品名「OIL GREEN 502」オリエント化学工業株式会社製):5部、染料2(商品名「OIL BLACK BS」オリエント化学工業株式会社製):5部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
Example 1
<Preparation of film for semiconductor back surface>
Acrylate ester-based polymer (trade name “Paracron W-197CM” manufactured by Negami Kogyo Co., Ltd.) containing ethyl acrylate-methyl methacrylate as a main component: 100 parts of epoxy resin (trade name “Epicoat 1004” JER Corporation) 113 parts, phenol resin (trade name “Millex XLC-4L” manufactured by Mitsui Chemicals, Inc.): 121 parts, spherical silica (trade name “SO-25R”, manufactured by Admatex Co., Ltd.): 246 parts, dye 1 ( Product name “OIL GREEN 502” manufactured by Orient Chemical Industry Co., Ltd .: 5 parts, Dye 2 (trade name “OIL BLACK BS” manufactured by Orient Chemical Industry Co., Ltd.): 5 parts were dissolved in methyl ethyl ketone, and the solid content concentration was 23 A solution of the adhesive composition to be 6% by weight was prepared.

この接着剤組成物の溶液を、剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、130℃で2分間乾燥させることにより、厚さ(平均厚さ)20μmの半導体裏面用フィルムを作製した。   By applying this adhesive composition solution on a release film made of a polyethylene terephthalate film having a thickness of 50 μm subjected to silicone release treatment as a release liner (separator), and then drying at 130 ° C. for 2 minutes, A film for semiconductor back surface having a thickness (average thickness) of 20 μm was prepared.

<ダイシングテープ一体型半導体裏面用フィルムの作製>
上記半導体裏面用フィルムを、ダイシングテープ(商品名「V−8−T」日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:20μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<Production of dicing tape integrated semiconductor back film>
The film for semiconductor back surface is placed on a pressure-sensitive adhesive layer of a dicing tape (trade name “V-8-T” manufactured by Nitto Denko Corporation; average thickness of base material: 65 μm, average thickness of pressure-sensitive adhesive layer: 20 μm). Then, bonding was performed using a hand roller to prepare a dicing tape-integrated film for semiconductor back surface.

(実施例2)
<半導体裏面用フィルムの作製>
実施例1と同様の手順にて、厚さ(平均厚さ)20μmの半導体裏面用フィルムを作製した。
(Example 2)
<Preparation of film for semiconductor back surface>
A film for semiconductor back surface having a thickness (average thickness) of 20 μm was prepared in the same procedure as in Example 1.

<ダイシングテープ一体型ウェハ裏面保護フィルムの作製>
上記半導体裏面用フィルムを、ダイシングテープ(商品名「V−8−T」日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:30μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<Preparation of dicing tape integrated wafer back surface protection film>
The film for semiconductor back surface is placed on a pressure-sensitive adhesive layer of a dicing tape (trade name “V-8-T” manufactured by Nitto Denko Corporation; average thickness of substrate: 65 μm, average thickness of pressure-sensitive adhesive layer: 30 μm). Then, bonding was performed using a hand roller to prepare a dicing tape-integrated film for semiconductor back surface.

(実施例3)
<半導体裏面用フィルムの作製>
実施例1と同様の手順にて、厚さ(平均厚さ)20μmの半導体裏面用フィルムを作製した。
(Example 3)
<Preparation of film for semiconductor back surface>
A film for semiconductor back surface having a thickness (average thickness) of 20 μm was prepared in the same procedure as in Example 1.

<ダイシングテープ一体型半導体裏面用フィルムの作製>
上記半導体裏面用フィルムを、ダイシングテープ(商品名「V−8−T」日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:40μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<Production of dicing tape integrated semiconductor back film>
The film for semiconductor back surface is placed on a pressure-sensitive adhesive layer of a dicing tape (trade name “V-8-T” manufactured by Nitto Denko Corporation; average thickness of base material: 65 μm, average thickness of pressure-sensitive adhesive layer: 40 μm). Then, bonding was performed using a hand roller to prepare a dicing tape-integrated film for semiconductor back surface.

(比較例1)
<半導体裏面用フィルムの作製>
実施例1と同様の手順にて、厚さ(平均厚さ)20μmの半導体裏面用フィルムを作製した。
(Comparative Example 1)
<Preparation of film for semiconductor back surface>
A film for semiconductor back surface having a thickness (average thickness) of 20 μm was prepared in the same procedure as in Example 1.

<ダイシングテープ一体型半導体裏面用フィルムの作製>
上記半導体裏面用フィルムを、ダイシングテープ(商品名「V−8−T」日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:10μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<Production of dicing tape integrated semiconductor back film>
The film for semiconductor back surface is placed on a pressure-sensitive adhesive layer of a dicing tape (trade name “V-8-T” manufactured by Nitto Denko Corporation; average thickness of base material: 65 μm, average thickness of pressure-sensitive adhesive layer: 10 μm). Then, bonding was performed using a hand roller to prepare a dicing tape-integrated film for semiconductor back surface.

(比較例2)
<半導体裏面用フィルムの作製>
実施例1と同様の手順にて、厚さ(平均厚さ)20μmの半導体裏面用フィルムを作製した。
<ダイシングテープ一体型半導体裏面用フィルムの作製>
上記半導体裏面用フィルムを、ダイシングテープ(商品名「V−8−T」日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:50μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
(Comparative Example 2)
<Preparation of film for semiconductor back surface>
A film for semiconductor back surface having a thickness (average thickness) of 20 μm was prepared in the same procedure as in Example 1.
<Production of dicing tape integrated semiconductor back film>
The film for semiconductor back surface is placed on a pressure-sensitive adhesive layer of a dicing tape (trade name “V-8-T” manufactured by Nitto Denko Corporation; average thickness of base material: 65 μm, average thickness of pressure-sensitive adhesive layer: 50 μm). Then, bonding was performed using a hand roller to prepare a dicing tape-integrated film for semiconductor back surface.

(評価)
実施例1〜3及び比較例1及び2で作製したダイシングテープ一体型半導体裏面用フィルムについて、ダイシング性及びピックアップ性を下記の方法により評価した。結果を表1に示す。
(Evaluation)
The dicing tape-integrated film for semiconductor back surface produced in Examples 1 to 3 and Comparative Examples 1 and 2 were evaluated for dicing properties and pickup properties by the following methods. The results are shown in Table 1.

<ダイシング性及びピックアップ性の評価方法>
実施例1〜3及び比較例1及び2のダイシングテープ一体型半導体裏面用フィルムを用いて、以下の要領で、実際に半導体ウェハのダイシングを行ってダイシング性を評価し、その後に剥離容易性の評価を行い、ダイシングテープ一体型半導体裏面用フィルムのダイシング性能とピックアップ性能とを評価とした。
<Evaluation method of dicing property and pickup property>
Using the dicing tape-integrated film for semiconductor back surface of Examples 1 to 3 and Comparative Examples 1 and 2, the dicing property was actually evaluated by dicing the semiconductor wafer in the following manner, and then the ease of peeling was evaluated. Evaluation was performed, and the dicing performance and pickup performance of the dicing tape-integrated film for semiconductor back surface were evaluated.

半導体ウェハ(直径8インチ、厚さ0.6mm;シリコンミラーウェハ)を裏面研磨処理し、厚さ0.2mmのミラーウェハをワークとして用いた。ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、その半導体裏面用フィルム上にミラーウェハ(ワーク)を70℃でロール圧着して貼り合わせた。更に、ダイシングブレードの切り込み深さを各実施例及び比較例記載の粘着剤層の中心までとしてダイシングを行った。また、ダイシングは10mm角のチップサイズとなる様にフルカットした。なお、半導体ウェハ研削条件、貼り合わせ条件、ダイシング条件は、下記のとおりである。   A semiconductor wafer (diameter 8 inches, thickness 0.6 mm; silicon mirror wafer) was subjected to back surface polishing, and a mirror wafer having a thickness of 0.2 mm was used as a workpiece. After the separator was peeled from the dicing tape-integrated film for semiconductor back surface, a mirror wafer (work) was roll-bonded onto the film for semiconductor back surface at 70 ° C. and bonded. Furthermore, dicing was performed with the cutting depth of the dicing blade as far as the center of the pressure-sensitive adhesive layer described in each example and comparative example. The dicing was fully cut so as to obtain a 10 mm square chip size. Semiconductor wafer grinding conditions, bonding conditions, and dicing conditions are as follows.

(半導体ウェハ研削条件)
研削装置:商品名「DFG−8560」ディスコ社製
半導体ウェハ:8インチ径(厚さ0.6mmから0.2mmに裏面研削)
(貼り合わせ条件)
貼り付け装置:商品名「MA−3000III」日東精機株式会社製
貼り付け速度計:10mm/min
貼り付け圧力:0.15MPa
貼り付け時のステージ温度:70℃
(ダイシング条件)
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」ディスコ社製
ダイシング速度:30mm/sec
ダイシングブレード;
Z1:ディスコ社製「203O−SE 27HCDD」
Z2:ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数;
Z1:40,000rpm
Z2:45,000rpm
ブレード高さ;
Z1:ウェハ表面より110μm
Z2:各実施例及び比較例記載の粘着剤層の中心
カット方式:ステップカット
ウェハチップサイズ:10.0mm角
(Semiconductor wafer grinding conditions)
Grinding equipment: Product name “DFG-8560” manufactured by Disco Corporation Semiconductor wafer: 8 inch diameter (back grinding from 0.6 mm to 0.2 mm thickness)
(Bonding conditions)
Pasting device: Trade name “MA-3000III” manufactured by Nitto Seiki Co., Ltd. Pasting speed meter: 10 mm / min
Pasting pressure: 0.15 MPa
Stage temperature at the time of pasting: 70 ° C
(Dicing conditions)
Dicing machine: Product name “DFD-6361” manufactured by Disco Corporation Dicing ring: “2-8-1” manufactured by Disco Corporation Dicing speed: 30 mm / sec
Dicing blade;
Z1: “203O-SE 27HCDD” manufactured by Disco Corporation
Z2: “203O-SE 27HCBB” manufactured by DISCO
Dicing blade rotation speed;
Z1: 40,000 rpm
Z2: 45,000 rpm
Blade height;
Z1: 110 μm from the wafer surface
Z2: Center of adhesive layer described in each example and comparative example Cut method: Step cut Wafer chip size: 10.0 mm square

(ダイシング性評価)
このダイシングで、チップ状ワーク側面に基材由来の異物による汚染(バリ)がなく、ダイシングにより得られたチップ状ワークに欠けや割れが無く、ダイシングを良好に行うことができたどうかを以下の手順で確認し、ダイシング性を評価した。
(Dicing evaluation)
In this dicing, there is no contamination (burr) due to foreign material derived from the base material on the side surface of the chip-shaped workpiece, and there is no chipping or cracking in the chip-shaped workpiece obtained by dicing. It confirmed by the procedure and the dicing property was evaluated.

(バリの評価)
ピックアップ後の半導体裏面用フィルム付きチップの側面(全個数:100個の各4辺)をマイクロスコープを用いて観察し(倍率:20倍)、バリが無く良好に上記ダイシング条件によりダイシングできた場合を「○」、良好にダイシングできず、バリが発生した場合を「×」とした。
(Evaluation of Bali)
When the side of the chip with a film for semiconductor back surface after pick-up (total number: 4 sides of 100 each) is observed using a microscope (magnification: 20 times), and it can be diced well with the above dicing conditions without burr “○”, and “x” when a case where burr was not generated due to poor dicing.

(割れ、欠けの評価)
バリの評価と同様に半導体裏面用フィルム付きチップの側面(全個数:100個の各4辺)をマイクロスコープを用いて観察し(倍率:20倍)、チップ側面に割れ、欠けが発生しなかった場合を「○」、割れ、欠けが発生した場合を「×」とした。
(Evaluation of cracks and chips)
Similar to the evaluation of burrs, the side of the chip with a film for semiconductor back surface (total number: 4 sides of 100 each) was observed using a microscope (magnification: 20 times), and no cracks or chipping occurred on the side of the chip. In this case, “◯” was given, and “x” was given when cracking or chipping occurred.

(ピックアップ性評価)
次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られたチップ状ワークを半導体裏面用フィルムとともにダイシングテープの粘着剤層より剥離し、裏面が半導体裏面用フィルムにより保護された状態のチップ状ワークをピックアップした。この時のチップ(全個数:400個)のピックアップ率(%)を求め、ピックアップ性を評価した。従って、ピックアップ性は、ピックアップ率が100%に近いほど良好である。
(Pickup evaluation)
Next, the dicing tape-integrated film for semiconductor back surface is pushed up with a needle from the dicing tape side, and the chip-like work obtained by dicing is peeled from the adhesive layer of the dicing tape together with the film for semiconductor back surface, and the back surface is for the semiconductor back surface A chip-shaped workpiece protected by a film was picked up. The pick-up rate (%) of the chips (total number: 400) at this time was determined, and the pick-up property was evaluated. Accordingly, the pickup property is better as the pickup rate is closer to 100%.

なお、ピックアップ条件は、下記のとおりである。
(半導体ウェハピックアップ条件)
ピックアップ装置:商品名「SPA−300」株式会社新川社製
ピックアップニードル本数:9本
ニードル突き上げ速度:20mm/s
ニードル突き上げ量:500μm
ピックアップ時間:1秒
ダイシングテープ エキスパンド量:3mm
The pickup conditions are as follows.
(Semiconductor wafer pickup conditions)
Pickup device: Brand name “SPA-300” manufactured by Shinkawa Co., Ltd. Number of pickup needles: 9 Needle push-up speed: 20 mm / s
Needle push-up amount: 500 μm
Pickup time: 1 second Dicing tape Expand amount: 3mm

Figure 0005917577
Figure 0005917577

表1より、実施例1〜3に係るダイシングテープ一体型半導体裏面用フィルムでは、ダイシングにより得られるチップ状ワークに欠けや割れが発生せず、チップ状ワーク側面での基材に由来するバリの発生も確認されず、良好なダイシング性を示すことが分かった。また、ピックアップ時には優れた剥離容易性を示すことが分かった。一方、比較例1のダイシングテープ一体型半導体裏面用フィルムでは、ピックアップ性は良好であったものの、チップ状ワーク側面にバリが発生しており、ダイシング性に劣る結果となった。また、比較例2に係るダイシングテープ一体型半導体裏面用フィルムでは、チップ状ワークに欠け又は割れが発生し、ダイシング性が低下していたことに加え、ピックアップ性も低下する結果となった。   From Table 1, in the film for dicing tape-integrated semiconductor back surface according to Examples 1 to 3, chips and workpieces obtained by dicing are not chipped or cracked, and the burrs derived from the base material on the chip-shaped workpiece side surface Generation | occurrence | production was not confirmed, but it turned out that favorable dicing property is shown. Further, it was found that excellent pickability was exhibited at the time of pickup. On the other hand, the dicing tape-integrated film for semiconductor back surface of Comparative Example 1 had good pick-up properties, but had burrs on the side surfaces of the chip-like workpiece, resulting in poor dicing properties. Moreover, in the film for dicing tape-integrated semiconductor backside according to Comparative Example 2, chipping or cracking occurred in the chip-like workpiece, resulting in a decrease in pick-up property in addition to a decrease in dicing property.

1 ダイシングテープ一体型半導体裏面用フィルム
2 半導体裏面用フィルム
3 ダイシングテープ
31 基材
32 粘着剤層
33 半導体ウェハの貼着部分に対応する部分
4 半導体ウェハ
5 半導体チップ
51 半導体チップ5の回路面側に形成されているバンプ
6 被着体
61 被着体6の接続パッドに被着された接合用の導電材
DESCRIPTION OF SYMBOLS 1 Dicing tape integrated type film for semiconductor back surfaces 2 Film for semiconductor back surfaces 3 Dicing tape 31 Base material 32 Adhesive layer 33 The part corresponding to the sticking part of a semiconductor wafer 4 Semiconductor wafer 5 Semiconductor chip 51 On the circuit surface side of the semiconductor chip 5 Bumps formed 6 Adhered body 61 Conductive material for bonding deposited on connection pads of the adherend 6

Claims (3)

基材及び粘着剤層がこの順で積層されたダイシングテープと、このダイシングテープの粘着剤層上に積層された半導体裏面用フィルムとを有するダイシングテープ一体型半導体裏面用フィルムであって、
前記粘着剤層の厚さが20μm以上40μm以下であり、
前記半導体裏面用フィルムの吸湿率が1重量%以下であり、
前記粘着剤層の厚さxの前記半導体裏面用フィルムの厚さyに対する比(x/y)が、1以上4以下であるダイシングテープ一体型半導体裏面用フィルム。
A dicing tape-integrated film for semiconductor back surface comprising a dicing tape in which a base material and an adhesive layer are laminated in this order, and a film for semiconductor back surface laminated on the adhesive layer of the dicing tape,
The thickness of the pressure-sensitive adhesive layer is 20 μm or more and 40 μm or less,
The moisture absorption film for semiconductor back surface Ri der 1 wt% or less,
A dicing tape-integrated film for semiconductor back surface, wherein the ratio (x / y) of the thickness x of the pressure-sensitive adhesive layer to the thickness y of the film for semiconductor back surface is 1 or more and 4 or less .
前記ダイシングテープの厚さzの前記半導体裏面用フィルムの厚さyに対する比(z/y)が、1.5以上25以下である請求項に記載のダイシングテープ一体型半導体裏面用フィルム。 2. The dicing tape-integrated film for semiconductor back surface according to claim 1 , wherein a ratio (z / y) of the thickness z of the dicing tape to the thickness y of the film for semiconductor back surface is 1.5 or more and 25 or less. 前記半導体裏面用フィルムを加熱温度250℃、加熱時間1時間の条件下で加熱した後の前記半導体裏面用フィルムの重量減少率が1重量%以下である請求項1又は2に記載のダイシングテープ一体型半導体裏面用フィルム。 The dicing tape according to claim 1 or 2 , wherein a weight reduction rate of the film for semiconductor back surface after heating the film for semiconductor back surface under the conditions of a heating temperature of 250 ° C and a heating time of 1 hour is 1% by weight or less. Film for back of semiconductor body.
JP2014009808A 2014-01-22 2014-01-22 Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device Active JP5917577B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014009808A JP5917577B2 (en) 2014-01-22 2014-01-22 Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014009808A JP5917577B2 (en) 2014-01-22 2014-01-22 Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010170933A Division JP5641641B2 (en) 2010-07-29 2010-07-29 Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2014131053A JP2014131053A (en) 2014-07-10
JP5917577B2 true JP5917577B2 (en) 2016-05-18

Family

ID=51409125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014009808A Active JP5917577B2 (en) 2014-01-22 2014-01-22 Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP5917577B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6530242B2 (en) * 2015-06-01 2019-06-12 日東電工株式会社 Semiconductor back surface film and its application
JP2018148218A (en) * 2018-04-18 2018-09-20 日東電工株式会社 Film for semiconductor device, and manufacturing method for semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259958B2 (en) * 1989-05-23 2002-02-25 日東電工株式会社 Semiconductor device mounting method
JP4642436B2 (en) * 2004-11-12 2011-03-02 リンテック株式会社 Marking method and protective film forming and dicing sheet
JP4769975B2 (en) * 2006-03-29 2011-09-07 オンセミコンダクター・トレーディング・リミテッド Manufacturing method of semiconductor device
JP4732472B2 (en) * 2007-03-01 2011-07-27 日東電工株式会社 Thermosetting die bond film

Also Published As

Publication number Publication date
JP2014131053A (en) 2014-07-10

Similar Documents

Publication Publication Date Title
JP5419226B2 (en) Flip chip type film for semiconductor back surface and use thereof
JP5456440B2 (en) Dicing tape integrated wafer back surface protection film
JP5432853B2 (en) Dicing tape-integrated film for semiconductor back surface, manufacturing method thereof, and manufacturing method of semiconductor device
JP5501938B2 (en) Flip chip type film for semiconductor backside
JP5805367B2 (en) Dicing tape integrated wafer back surface protection film
JP5885325B2 (en) Dicing tape integrated semiconductor backside film
JP5249290B2 (en) Flip chip type semiconductor back film, dicing tape integrated semiconductor back film, semiconductor device manufacturing method, and flip chip type semiconductor device
JP5546985B2 (en) Semiconductor device manufacturing film, semiconductor device manufacturing film manufacturing method, and semiconductor device manufacturing method.
JP5641641B2 (en) Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device
JP5456642B2 (en) Flip chip type film for semiconductor backside
JP2010199542A (en) Dicing tape-integrated wafer back surface protective film
JP2016225496A (en) Film for semiconductor rear surface and use thereof
JP5705354B2 (en) Dicing tape integrated wafer back surface protection film
JP2013149737A (en) Flip-chip semiconductor device manufacturing method
JP5681377B2 (en) Manufacturing method of semiconductor device and flip chip type semiconductor device
JP5384443B2 (en) Flip chip type semiconductor back film, dicing tape integrated semiconductor back film, semiconductor device manufacturing method, and flip chip type semiconductor device
JP5917577B2 (en) Dicing tape-integrated film for semiconductor back surface and method for manufacturing semiconductor device
JP5636471B2 (en) Flip chip type film for semiconductor back surface and use thereof
JP5927249B2 (en) Semiconductor device manufacturing method using semiconductor device manufacturing film
JP5978333B2 (en) Dicing tape integrated wafer back surface protection film
JP5976857B2 (en) Dicing tape integrated wafer back surface protection film
JP5612747B2 (en) Semiconductor device manufacturing film, semiconductor device manufacturing film manufacturing method, and semiconductor device manufacturing method.

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250