JP5909671B2 - Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material - Google Patents

Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material Download PDF

Info

Publication number
JP5909671B2
JP5909671B2 JP2012070508A JP2012070508A JP5909671B2 JP 5909671 B2 JP5909671 B2 JP 5909671B2 JP 2012070508 A JP2012070508 A JP 2012070508A JP 2012070508 A JP2012070508 A JP 2012070508A JP 5909671 B2 JP5909671 B2 JP 5909671B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
solar cell
semiconductor layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012070508A
Other languages
Japanese (ja)
Other versions
JP2013206888A (en
Inventor
曽谷　直哉
直哉 曽谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012070508A priority Critical patent/JP5909671B2/en
Publication of JP2013206888A publication Critical patent/JP2013206888A/en
Application granted granted Critical
Publication of JP5909671B2 publication Critical patent/JP5909671B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、太陽電池の製造方法及び半導体材料からなる基板の製造方法に関する。   The present invention relates to a method for manufacturing a solar cell and a method for manufacturing a substrate made of a semiconductor material.

従来、改善された光電変換効率を実現し得る太陽電池として、裏面接合型の太陽電池が知られている。例えば特許文献１には、半導体材料からなる基板と、基板の一主面の上に設けられたｐ型半導体層及びｎ型半導体層とを有する裏面接合型の太陽電池が記載されている。   Conventionally, a back junction solar cell is known as a solar cell capable of realizing improved photoelectric conversion efficiency. For example, Patent Document 1 describes a back junction solar cell having a substrate made of a semiconductor material and a p-type semiconductor layer and an n-type semiconductor layer provided on one main surface of the substrate.

特開２０１１−４４７４９号公報JP 2011-44749 A

裏面接合型の太陽電池などにおいては、光の入射効率を高めるために、半導体材料からなる基板の一主面にテクスチャ構造を形成する一方、電極の形状精度を高めるために、他主面にはテクスチャ構造を形成しないことも考えられる。   In a back junction solar cell or the like, a texture structure is formed on one main surface of a substrate made of a semiconductor material in order to increase the light incident efficiency, while on the other main surface to increase the shape accuracy of the electrode. It is also conceivable that no texture structure is formed.

本発明は、一主面にテクスチャ構造が設けられた半導体材料からなる基板を備える太陽電池を好適に製造し得る方法を提供することを主な目的とする。   The main object of the present invention is to provide a method capable of suitably producing a solar cell including a substrate made of a semiconductor material having a texture structure on one main surface.

本発明に係る太陽電池の製造方法では、半導体材料からなる基板の他主面上の領域に、基板から離れる方向成分を有する電界を生じさせた状態で、基板をアルカリ性エッチング液に浸漬してエッチングする。エッチングされた基板を用いて光電変換部を作製する。光電変換部の上に、第１及び第２の電極を形成する。   In the method for manufacturing a solar cell according to the present invention, etching is performed by immersing the substrate in an alkaline etching solution in a state where an electric field having a directional component away from the substrate is generated in a region on the other main surface of the substrate made of a semiconductor material. To do. A photoelectric conversion part is manufactured using the etched substrate. First and second electrodes are formed on the photoelectric conversion unit.

本発明に係る半導体材料からなる基板の製造方法では、半導体材料からなる基板の他主面上の領域に、基板から離れる方向成分を有する電界を生じさせた状態で、基板をアルカリ性エッチング液に浸漬してエッチングすることにより、一主面に凹凸構造が設けられた半導体材料からなる基板を得る。   In the method for manufacturing a substrate made of a semiconductor material according to the present invention, the substrate is immersed in an alkaline etching solution in a state where an electric field having a directional component away from the substrate is generated in a region on the other main surface of the substrate made of the semiconductor material. Etching is performed to obtain a substrate made of a semiconductor material having a concavo-convex structure on one main surface.

本発明によれば、一主面にテクスチャ構造が設けられた半導体材料からなる基板を備える太陽電池を好適に製造し得る方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the method which can manufacture suitably a solar cell provided with the board | substrate which consists of a semiconductor material in which the texture structure was provided in one main surface can be provided.

本発明の一実施形態におけるエッチング工程を説明するための模式図である。It is a schematic diagram for demonstrating the etching process in one Embodiment of this invention. 本発明の一実施形態において製造された太陽電池の略図的断面図である。1 is a schematic cross-sectional view of a solar cell manufactured in an embodiment of the present invention. 第１の変形例におけるエッチング工程を説明するための模式図である。It is a schematic diagram for demonstrating the etching process in a 1st modification. 第２の変形例におけるエッチング工程を説明するための模式図である。It is a schematic diagram for demonstrating the etching process in a 2nd modification. 第３の変形例におけるエッチング工程を説明するための模式図である。It is a schematic diagram for demonstrating the etching process in a 3rd modification.

以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態
は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。 Hereinafter, an example of the preferable form which implemented this invention is demonstrated. However, the following embodiment is merely an example. The present invention is not limited to the following embodiments.

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。   Moreover, in each drawing referred in embodiment etc., the member which has a substantially the same function shall be referred with the same code | symbol. The drawings referred to in the embodiments and the like are schematically described, and the ratio of the dimensions of the objects drawn in the drawings may be different from the ratio of the dimensions of the actual objects. The dimensional ratio of the object may be different between the drawings. The specific dimensional ratio of the object should be determined in consideration of the following description.

本実施形態では、図２に示す太陽電池１の製造方法について説明する。   In the present embodiment, a method for manufacturing the solar cell 1 shown in FIG. 2 will be described.

まず、図１に示される半導体材料からなる基板２０を用意する。基板２０は、例えば、結晶シリコンなどにより構成することができる。本実施形態では、基板２０がｎ型結晶シリコンからなる例について説明する。   First, a substrate 20 made of a semiconductor material shown in FIG. 1 is prepared. The substrate 20 can be made of, for example, crystalline silicon. In the present embodiment, an example in which the substrate 20 is made of n-type crystalline silicon will be described.

基板２０は、例えば、ｎ型結晶シリコンのインゴットをワイヤーソーなどを用いてスライスした後に、表面を等方性エッチングして平坦化することにより作製することができる。   The substrate 20 can be produced, for example, by slicing an n-type crystalline silicon ingot using a wire saw or the like and then planarizing the surface by isotropic etching.

次に、基板２０をエッチングするエッチング工程を行う。具体的には、基板２０の主面２０ｂ上の領域（主面２０ｂ近傍の領域）に、基板２０から離れる方向成分を有する電界を生じさせた状態で基板２０をアルカリ性エッチング液２１に浸漬する。具体的には、複数の基板２０を対向して配し、隣り合う基板２０の間に電圧を印加し、一方の基板２０の主面２０ｂに印加する電圧を他方の基板２０の主面２０ａに印加する電圧より高くすることによって、基板２０の主面２０ｂと他方の基板２０の主面２０ａとの間に、電界を生じさせる。もっとも、基板２０の主面２０ｂ上の領域に電圧を生じさせる方法は、特に限定されない。例えば、図３に示されるように、基板２０の主面２０ｂをマイナス電位を有する電極３０に対向させると共に、隣り合う基板２０の主面２０ａ同士を対向させることにより、主面２０ａと主面２０ｂとの間に電圧を印加してもよい。   Next, an etching process for etching the substrate 20 is performed. Specifically, the substrate 20 is immersed in the alkaline etching solution 21 in a state where an electric field having a direction component away from the substrate 20 is generated in a region on the main surface 20b of the substrate 20 (region in the vicinity of the main surface 20b). Specifically, a plurality of substrates 20 are arranged facing each other, a voltage is applied between adjacent substrates 20, and a voltage applied to the main surface 20 b of one substrate 20 is applied to the main surface 20 a of the other substrate 20. By making it higher than the applied voltage, an electric field is generated between the main surface 20b of the substrate 20 and the main surface 20a of the other substrate 20. However, the method for generating a voltage in the region on the main surface 20b of the substrate 20 is not particularly limited. For example, as illustrated in FIG. 3, the main surface 20 b of the substrate 20 is opposed to the electrode 30 having a negative potential, and the main surfaces 20 a of the adjacent substrates 20 are opposed to each other, whereby the main surface 20 a and the main surface 20 b are formed. A voltage may be applied between the two.

本実施形態による基板２０のエッチングの原理は、次のように考えられる。基板２０の主面２０ｂの電位が隣接する基板２０の主面２０ａの電位よりも高くされているため、基板２０の主面２０ｂ側の表層が陽極酸化される。よって、基板２０の主面２０ｂ側に、例えば酸化ケイ素からなる酸化皮膜が形成される。ここで、酸化皮膜は、半導体材料よりもアルカリ性エッチング液２１に対する溶解度が低い。また、酸化皮膜には、ピンホールが形成され難い。従って、主面２０ａは異方性エッチングされる一方、主面２０ｂは、異方性エッチングされにくい。従って、図２に示される、主面１０ａにテクスチャ構造が設けられており、主面１０ｂにテクスチャ構造が実質的に設けられていない半導体材料からなる基板１０を好適に作製することができる。   The principle of etching of the substrate 20 according to the present embodiment is considered as follows. Since the potential of the main surface 20b of the substrate 20 is higher than the potential of the main surface 20a of the adjacent substrate 20, the surface layer on the main surface 20b side of the substrate 20 is anodized. Therefore, an oxide film made of, for example, silicon oxide is formed on the main surface 20b side of the substrate 20. Here, the oxide film has lower solubility in the alkaline etching solution 21 than the semiconductor material. Further, pinholes are hardly formed in the oxide film. Therefore, the main surface 20a is anisotropically etched, while the main surface 20b is difficult to be anisotropically etched. Therefore, the substrate 10 made of a semiconductor material, which is shown in FIG. 2, having a texture structure on the main surface 10a and substantially not having a texture structure on the main surface 10b can be preferably manufactured.

この方法では、窒化ケイ素や酸化ケイ素などからなる、主面２０ｂを保護するための保護膜を主面２０ｂ上に必ずしも設ける必要がないため、基板１０を容易に製造することができる。もっとも、窒化ケイ素や酸化ケイ素などからなる、主面２０ｂを保護するための保護膜を主面２０ｂ上に設けることにより、主面２０ｂにテクスチャ構造が設けられることをさらに抑制してもよい。この場合、例えば、単に保護膜を設けただけの場合とは異なり、保護膜にピンホールが形成されている場合であっても、主面２０ｂにテクスチャ構造が設けられることが効果的に抑制される。   In this method, since it is not always necessary to provide a protective film made of silicon nitride, silicon oxide or the like on the main surface 20b for protecting the main surface 20b, the substrate 10 can be easily manufactured. However, by providing a protective film made of silicon nitride, silicon oxide, or the like on the main surface 20b for protecting the main surface 20b, the texture structure may be further prevented from being provided on the main surface 20b. In this case, for example, unlike the case where the protective film is simply provided, even when a pinhole is formed in the protective film, it is effectively suppressed that the texture structure is provided on the main surface 20b. The

なお、「テクスチャ構造」とは、表面反射を抑制し、光電変換部の光吸収量を増大させるために形成されている凹凸構造のことをいう。テクスチャ構造の具体例としては、（１００）面を有する単結晶シリコン基板の表面に異方性エッチングを施すことによって得ら
れるピラミッド状（四角錐状や、四角錐台状）の凹凸構造が挙げられる。 The “texture structure” refers to a concavo-convex structure formed to suppress surface reflection and increase the light absorption amount of the photoelectric conversion unit. Specific examples of the texture structure include a pyramidal (quadrangular pyramid or quadrangular frustum-shaped) uneven structure obtained by performing anisotropic etching on the surface of a single crystal silicon substrate having a (100) plane. .

好ましく用いられるアルカリ性エッチング液２１の具体例としては、例えば、水酸化カリウム水溶液や水酸化ナトリウム水溶液などのアルカリ金属水酸化物水溶液、ＴＭＡＨ（テトラメチルアンモニウム）水やＥＤＰ(エチレンジアミンピレカテコール)などの有機アルカリ水溶液、およびこれらの中の２種類以上を含む混合液などが挙げられる。   Specific examples of the alkaline etching solution 21 preferably used include, for example, alkali metal hydroxide aqueous solutions such as potassium hydroxide aqueous solution and sodium hydroxide aqueous solution, organic such as TMAH (tetramethylammonium) water and EDP (ethylenediamine pyrecatechol). Examples include alkaline aqueous solutions, and mixed solutions containing two or more of these.

次に、テクスチャ構造が形成された基板１０を用いて、図２に示される光電変換部１８を作製する。光電変換部１８は、基板１０を有するものである限り特に限定されない。以下、本実施形態における光電変換部１８の構成について説明する。   Next, the photoelectric conversion unit 18 shown in FIG. 2 is manufactured using the substrate 10 on which the texture structure is formed. The photoelectric conversion unit 18 is not particularly limited as long as it has the substrate 10. Hereinafter, the configuration of the photoelectric conversion unit 18 in the present embodiment will be described.

基板１０の主面（受光面）には、上述の方法によってテクスチャ構造が形成される。テクスチャ構造が形成された基板１０の主面１０ａの上には、実質的に真性なｉ型半導体層１７ｉと、基板１０と同じ導電型を有するｎ型半導体層１７ｎと、保護膜としての機能を兼ね備えた反射抑制層１６とがこの順番で設けられている。ｉ型半導体層１７ｉは、例えば実質的に真性なｉ型アモルファスシリコンなどにより構成することができる。ｉ型半導体層１７ｉは、例えば、数Å〜２５０Å程度の、発電に実質的に寄与しない程度の厚みを有することが好ましい。ｎ型半導体層１７ｎは、例えば、ｎ型アモルファスシリコンなどにより構成することができる。反射抑制層１６は、例えば、窒化ケイ素などにより構成することができる。   A texture structure is formed on the main surface (light receiving surface) of the substrate 10 by the method described above. On the main surface 10a of the substrate 10 on which the texture structure is formed, a substantially intrinsic i-type semiconductor layer 17i, an n-type semiconductor layer 17n having the same conductivity type as the substrate 10, and a function as a protective film are provided. The antireflection layer 16 that is also provided is provided in this order. The i-type semiconductor layer 17i can be made of, for example, substantially intrinsic i-type amorphous silicon. The i-type semiconductor layer 17i preferably has a thickness that does not substantially contribute to power generation, for example, about several to 250 inches. The n-type semiconductor layer 17n can be composed of, for example, n-type amorphous silicon. The reflection suppression layer 16 can be made of, for example, silicon nitride.

基板１０の主面（裏面）１０ｂの上には、ｎ型半導体層１３ｎと、ｐ型半導体層１２ｐとが配されている。   On the main surface (back surface) 10b of the substrate 10, an n-type semiconductor layer 13n and a p-type semiconductor layer 12p are arranged.

ｎ型半導体層１３ｎは、主面１０ｂの一部分の上に配されている。ｎ型半導体層１３ｎは、例えば、ｎ型アモルファスシリコンなどにより構成することができる。ｎ型半導体層１３ｎと主面１０ｂとの間には、実質的に真性なｉ型半導体層１３ｉが配されている。ｉ型半導体層１３ｉは、例えば実質的に真性なｉ型アモルファスシリコンなどにより構成することができる。ｉ型半導体層１３ｉは、例えば、数Å〜２５０Å程度の、発電に実質的に寄与しない程度の厚みを有することが好ましい。   N-type semiconductor layer 13n is arranged on a portion of main surface 10b. The n-type semiconductor layer 13n can be composed of, for example, n-type amorphous silicon. A substantially intrinsic i-type semiconductor layer 13i is disposed between the n-type semiconductor layer 13n and the main surface 10b. The i-type semiconductor layer 13i can be made of, for example, substantially intrinsic i-type amorphous silicon. The i-type semiconductor layer 13i preferably has a thickness that does not substantially contribute to power generation, for example, about several to 250 inches.

ｐ型半導体層１２ｐは、主面１０ｂのｎ型半導体層１３ｎが配されていない部分の少なくとも一部の上に配されている。このｐ型半導体層１２ｐとｎ型半導体層１３ｎとにより主面１０ｂの実質的に全体が覆われている。ｐ型半導体層１２ｐは、例えば、ホウ素などのｐ型ドーパントを含むｐ型アモルファスシリコンなどにより構成することができる。ｐ型半導体層１２ｐと主面１０ｂとの間には、実質的に真性なｉ型半導体層１２ｉが配されている。ｉ型半導体層１２ｉは、例えば実質的に真性なｉ型アモルファスシリコンなどにより構成することができる。ｉ型半導体層１２ｉは、例えば、数Å〜２５０Å程度の、発電に実質的に寄与しない程度の厚みを有することが好ましい。   The p-type semiconductor layer 12p is disposed on at least a part of a portion of the main surface 10b where the n-type semiconductor layer 13n is not disposed. The p-type semiconductor layer 12p and the n-type semiconductor layer 13n substantially cover the main surface 10b. The p-type semiconductor layer 12p can be made of, for example, p-type amorphous silicon containing a p-type dopant such as boron. A substantially intrinsic i-type semiconductor layer 12i is disposed between the p-type semiconductor layer 12p and the main surface 10b. The i-type semiconductor layer 12i can be made of, for example, substantially intrinsic i-type amorphous silicon. The i-type semiconductor layer 12i preferably has a thickness that does not substantially contribute to power generation, for example, about several to 250 inches.

次に、光電変換部１８の上に、ｎ側電極１４ｎ及びｐ側電極１５ｐを形成することにより、太陽電池１を完成させる。具体的には、ｎ型半導体層１３ｎの上にｎ側電極１４ｎを形成する。ｐ型半導体層１２ｐの上にｐ側電極１５ｐを形成する。電極１４ｎ、１５ｐは、それぞれ、例えば、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｎｉ、Ｓｎなどの少なくとも一種の金属により構成することができる。電極１４ｎ、１５ｐは、単一の導電層により構成されていてもよいし、複数の導電層の積層体により構成されていてもよい。   Next, the n-side electrode 14n and the p-side electrode 15p are formed on the photoelectric conversion unit 18, thereby completing the solar cell 1. Specifically, the n-side electrode 14n is formed on the n-type semiconductor layer 13n. A p-side electrode 15p is formed on the p-type semiconductor layer 12p. Each of the electrodes 14n and 15p can be made of at least one metal such as Ag, Cu, Au, Pt, Ni, or Sn. The electrodes 14n and 15p may be composed of a single conductive layer, or may be composed of a laminate of a plurality of conductive layers.

なお、本実施形態では、基板２０の主面２０ａと主面２０ｂとの間に電圧を印加することにより、主面２０ｂ上の領域に、基板２０から離れる方向成分を有する電界を生じさせる例について説明した。但し、本発明において、主面２０ｂ上の領域に、基板２０から離
れる方向成分を有する電界を生じさせる方法は、特に限定されない。例えば、図４に示されるように、ｎ型の基板２０の主面２０ｂの上にｐ型半導体層３１を形成し、基板２０に光照射を行うことにより、主面２０ｂ上の領域に、基板２０から離れる方向成分を有する電界を生じさせてもよい。 In the present embodiment, an example in which an electric field having a directional component away from the substrate 20 is generated in a region on the main surface 20b by applying a voltage between the main surface 20a and the main surface 20b of the substrate 20 will be described. explained. However, in the present invention, the method for generating an electric field having a directional component away from the substrate 20 in the region on the main surface 20b is not particularly limited. For example, as shown in FIG. 4, a p-type semiconductor layer 31 is formed on the main surface 20 b of the n-type substrate 20, and the substrate 20 is irradiated with light, whereby a substrate is formed in the region on the main surface 20 b. An electric field having a directional component away from 20 may be generated.

基板２０に光照射をすることにより主面２０ａと主面２０ｂとの間に電位差が生じる。このような基板２０を、主面２０ａと主面２０ｂとが向かい合うように並べると、並べられた複数の基板２０のうち両端の基板２０の間には並べた枚数に応じた電位差が生じることになる。しかし、複数の基板２０は電解質のアルカリ性エッチング液２１に浸されるため、両端の基板２０の電位差は、並べた枚数に応じた電位差より小さくなる。電位差の低下に応じた電界が、隣り合う基板２０の間に生じることとなる。従って、主面２０ｂの近傍に、基板２０から離れる方向成分を有する電界を生じさせることができる。   By irradiating the substrate 20 with light, a potential difference is generated between the main surface 20a and the main surface 20b. When such substrates 20 are arranged such that the main surface 20a and the main surface 20b face each other, a potential difference corresponding to the number of arranged substrates is generated between the substrates 20 at both ends of the plurality of substrates 20 arranged. Become. However, since the plurality of substrates 20 are immersed in the alkaline electrolyte solution 21 of the electrolyte, the potential difference between the substrates 20 at both ends becomes smaller than the potential difference corresponding to the number of the arranged substrates. An electric field corresponding to a decrease in the potential difference is generated between the adjacent substrates 20. Therefore, an electric field having a directional component away from the substrate 20 can be generated in the vicinity of the main surface 20b.

また、本実施形態では、基板２０の主面２０ａと主面２０ｂとの間に電圧を印加することにより、基板２０の主面２０ｂの電位を主面２０ａの電位よりも高くする例について説明した。但し、本発明において、基板２０の主面２０ｂの電位を主面２０ａの電位よりも高くする方法は、特に限定されない。   Further, in the present embodiment, an example in which the potential of the main surface 20b of the substrate 20 is made higher than the potential of the main surface 20a by applying a voltage between the main surface 20a and the main surface 20b of the substrate 20 has been described. . However, in the present invention, a method for making the potential of the main surface 20b of the substrate 20 higher than the potential of the main surface 20a is not particularly limited.

例えば、図５に示されるように、ｎ型の基板２０の主面２０ｂの上方にマイナス電位を有する電極３２を配置することによって、主面２０ｂ上の領域に、基板２０から離れる方向成分を有する電界を生じさせてもよい。主面２０ｂ上の領域に、基板２０から離れる方向成分を有する電界を生じさせた状態で、主面２０ａが浸るようにアルカリ性エッチング液２１上に浮いた基板２０の主面２０ｂにアルカリ性エッチング液２１を吹き付ける。すると、主面２０ｂ上の領域には、基板２０と電極３２との電位差により電界が生じる。一方、主面２０ａは、アルカリ性エッチング液２１に浸されてエッチングされる。なお、図５に記載の方法において、電極の極性、位置、電位差などは適宜調整することができる。例えば、図５に記載の方法では、基板２０を所定の電位としたが、アルカリ性エッチング液２１内に図示しない電極をさらに設けて、その電極と電極３２との間に基板２０を配置してもよい。   For example, as shown in FIG. 5, by disposing an electrode 32 having a negative potential above the main surface 20b of the n-type substrate 20, a region on the main surface 20b has a directional component away from the substrate 20. An electric field may be generated. The alkaline etching solution 21 is applied to the main surface 20b of the substrate 20 that floats on the alkaline etching solution 21 so that the main surface 20a is immersed in an area where the electric field having a direction component away from the substrate 20 is generated in the region on the main surface 20b. Spray. Then, an electric field is generated in the region on the main surface 20 b due to the potential difference between the substrate 20 and the electrode 32. On the other hand, the main surface 20a is immersed in the alkaline etching solution 21 and etched. Note that in the method illustrated in FIG. 5, the polarity, position, potential difference, and the like of the electrodes can be adjusted as appropriate. For example, in the method shown in FIG. 5, the substrate 20 is set to a predetermined potential, but an electrode (not shown) may be further provided in the alkaline etching solution 21 and the substrate 20 may be disposed between the electrode 32 and the electrode 32. Good.

１…太陽電池
１０…半導体材料からなる基板
１０ａ、１０ｂ…主面
１４ｎ、１５ｐ…電極
１８…光電変換部
２０…半導体材料からなる基板
２０ａ、２０ｂ…主面
２１…アルカリ性エッチング液
３１…ｐ型半導体層 DESCRIPTION OF SYMBOLS 1 ... Solar cell 10 ... Substrate 10a, 10b which consists of semiconductor materials ... Main surface 14n, 15p ... Electrode 18 ... Photoelectric conversion part 20 ... Substrate 20a, 20b which consists of semiconductor materials ... Main surface 21 ... Alkaline etching liquid 31 ... P-type semiconductor layer

Claims (2)

ｎ型結晶シリコンからなり、受光面である一主面と当該一主面に背向する他主面とを有する基板を複数隣接して配置し、複数の前記基板のそれぞれに異なる電圧を印加することにより、前記他主面上の領域に、前記基板から離れる方向成分を有する電界を生じさせた状態で、前記基板をアルカリ性エッチング液に浸漬してエッチングする工程と、
前記エッチングされた基板を用いて、前記他主面上にｐ型アモルファスシリコン層およびｎ型アモルファスシリコン層を形成して光電変換部を作製する工程と、
前記光電変換部の上に、第１及び第２の電極を形成する工程と、
を備える、
太陽電池の製造方法。 Ri n-type crystalline silicon Tona, the substrate that have a other main surface facing away from the one main surface and the one main surface is a light receiving surface disposed a plurality adjacent a plurality of respective different voltages of said substrate by applying, to the area on the front Symbol principal surface, in a state of causing an electric field having a direction component away from the substrate, and etching by dipping the substrate in an alkaline etching solution,
Using the etched substrate, a process of forming a photoelectric conversion unit to form a p-type amorphous silicon layer and the n-type amorphous silicon layer before Symbol other main surface,
Forming a first electrode and a second electrode on the photoelectric conversion unit;
Comprising
A method for manufacturing a solar cell. 前記エッチングされた基板を用いて、前記一主面上にアモルファスシリコン層と反射抑制層とを形成する工程を、さらに備える、
請求項１に記載の太陽電池の製造方法。 Using the etched substrate, forming a amorphous silicon layer before Symbol one main surface and on the antireflection layer, further comprising,
The manufacturing method of the solar cell of Claim 1.
JP2012070508A 2012-03-27 2012-03-27 Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material Expired - Fee Related JP5909671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012070508A JP5909671B2 (en) 2012-03-27 2012-03-27 Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012070508A JP5909671B2 (en) 2012-03-27 2012-03-27 Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material

Publications (2)

Publication Number Publication Date
JP2013206888A JP2013206888A (en) 2013-10-07
JP5909671B2 true JP5909671B2 (en) 2016-04-27

Family

ID=49525730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012070508A Expired - Fee Related JP5909671B2 (en) 2012-03-27 2012-03-27 Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material

Country Status (1)

Country Link
JP (1) JP5909671B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61137330A (en) * 1984-12-10 1986-06-25 Yokogawa Electric Corp Fine processing method for semiconductor
JP3508547B2 (en) * 1997-07-23 2004-03-22 株式会社デンソー Si wafer etching method
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US20050148198A1 (en) * 2004-01-05 2005-07-07 Technion Research & Development Foundation Ltd. Texturing a semiconductor material using negative potential dissolution (NPD)
JP4174446B2 (en) * 2004-03-31 2008-10-29 三菱電機株式会社 Substrate processing apparatus and substrate processing method
NO20081386L (en) * 2008-03-14 2009-09-15 Rec Solar As Method for texturing silicon surfaces and wafers thereof
JP2012023139A (en) * 2010-07-13 2012-02-02 Mitsubishi Electric Corp Etching method

Also Published As

Publication number Publication date
JP2013206888A (en) 2013-10-07

Similar Documents

Publication Publication Date Title
JP6404474B2 (en) Solar cell and solar cell module
KR101168589B1 (en) Method for texturing of silicon solar cell using surfactant
JP2009135338A (en) Solar cell, and manufacturing method of solar cell
JP5334926B2 (en) Manufacturing method of solar cell
JP6091458B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5143136B2 (en) Method for manufacturing thin-film solar cell element
US10411148B2 (en) Photoelectric conversion element
JP2009206375A (en) Solar cell and method of manufacturing the same
Aurang et al. Nanowire decorated, ultra-thin, single crystalline silicon for photovoltaic devices
JP6156748B2 (en) Manufacturing method of semiconductor device
WO2012043625A1 (en) Solar cell, solar-cell module, and method for manufacturing solar cell
JP6136024B2 (en) Manufacturing method of solar cell
JP2014183073A (en) Photoelectric conversion element and method of manufacturing photoelectric conversion element
JP5909671B2 (en) Method for manufacturing solar cell and method for manufacturing substrate made of semiconductor material
JP2015122347A (en) Solar cell, method of manufacturing the same, and solar cell module
JP2014072209A (en) Photoelectric conversion element and photoelectric conversion element manufacturing method
WO2015141338A1 (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
JP5971499B2 (en) Solar cell and manufacturing method thereof
JPWO2012132595A1 (en) Solar cell
KR101212490B1 (en) Method for manufacturing solar cell
JP2014053331A (en) Solar cell
JP2013187388A (en) Semiconductor device manufacturing method
WO2018055847A1 (en) Solar cell and method for manufacturing same, and solar cell module
KR101212492B1 (en) Method for manufacturing solar cell
KR101199591B1 (en) Method for manufacturing solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160120

R151 Written notification of patent or utility model registration

Ref document number: 5909671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees