JP5909671B2 - Method of manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell - Google Patents

Method of manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell Download PDF

Info

Publication number
JP5909671B2
JP5909671B2 JP2012070508A JP2012070508A JP5909671B2 JP 5909671 B2 JP5909671 B2 JP 5909671B2 JP 2012070508 A JP2012070508 A JP 2012070508A JP 2012070508 A JP2012070508 A JP 2012070508A JP 5909671 B2 JP5909671 B2 JP 5909671B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
manufacturing
method
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012070508A
Other languages
Japanese (ja)
Other versions
JP2013206888A (en
Inventor
曽谷 直哉
直哉 曽谷
Original Assignee
パナソニックIpマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックIpマネジメント株式会社 filed Critical パナソニックIpマネジメント株式会社
Priority to JP2012070508A priority Critical patent/JP5909671B2/en
Publication of JP2013206888A publication Critical patent/JP2013206888A/en
Application granted granted Critical
Publication of JP5909671B2 publication Critical patent/JP5909671B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

本発明は、太陽電池の製造方法及び半導体材料からなる基板の製造方法に関する。 The present invention relates to a method for manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell.

従来、改善された光電変換効率を実現し得る太陽電池として、裏面接合型の太陽電池が知られている。 Conventionally, as a solar cell capable of realizing an improved photoelectric conversion efficiency, it is known a solar cell back junction. 例えば特許文献1には、半導体材料からなる基板と、基板の一主面の上に設けられたp型半導体層及びn型半導体層とを有する裏面接合型の太陽電池が記載されている。 For example, Patent Document 1, a substrate made of semiconductor material, a solar cell back junction having a p-type semiconductor layer provided on one main surface of the substrate and the n-type semiconductor layer is described.

特開2011−44749号公報 JP 2011-44749 JP

裏面接合型の太陽電池などにおいては、光の入射効率を高めるために、半導体材料からなる基板の一主面にテクスチャ構造を形成する一方、電極の形状精度を高めるために、他主面にはテクスチャ構造を形成しないことも考えられる。 In such solar cell back junction, in order to enhance the efficiency of incidence of light, while forming a textured structure on one principal surface of a substrate made of semiconductor material, in order to increase the shape accuracy of the electrodes, the other major surface it is also conceivable that does not form a texture structure.

本発明は、一主面にテクスチャ構造が設けられた半導体材料からなる基板を備える太陽電池を好適に製造し得る方法を提供することを主な目的とする。 The present invention is to provide a method capable of suitably manufacturing a solar cell comprising a substrate made of a semiconductor material textured structure is provided on one principal surface and primary purpose.

本発明に係る太陽電池の製造方法では、半導体材料からなる基板の他主面上の領域に、基板から離れる方向成分を有する電界を生じさせた状態で、基板をアルカリ性エッチング液に浸漬してエッチングする。 The method for manufacturing a solar cell according to the present invention, the area on the other main surface of a substrate made of semiconductor material, in the state that caused the electric field having a direction component away from the substrate, the substrate is immersed in an alkaline etching solution etching to. エッチングされた基板を用いて光電変換部を作製する。 Producing a photoelectric conversion unit by using the etched substrate. 光電変換部の上に、第1及び第2の電極を形成する。 On the photoelectric conversion unit, to form the first and second electrodes.

本発明に係る半導体材料からなる基板の製造方法では、半導体材料からなる基板の他主面上の領域に、基板から離れる方向成分を有する電界を生じさせた状態で、基板をアルカリ性エッチング液に浸漬してエッチングすることにより、一主面に凹凸構造が設けられた半導体材料からなる基板を得る。 The substrate manufacturing method of semiconductor material according to the present invention, immersed in the area on the other main surface of a substrate made of semiconductor material, in the state that caused the electric field having a direction component away from the substrate, the substrate to alkaline etchant by etching, and to obtain a substrate made of semiconductor material uneven structure is provided on one main surface.

本発明によれば、一主面にテクスチャ構造が設けられた半導体材料からなる基板を備える太陽電池を好適に製造し得る方法を提供することができる。 According to the present invention, it is possible to provide a method capable of suitably manufacturing a solar cell comprising a substrate made of a semiconductor material textured structure is provided on one main surface.

本発明の一実施形態におけるエッチング工程を説明するための模式図である。 It is a schematic diagram for explaining an etching process in an embodiment of the present invention. 本発明の一実施形態において製造された太陽電池の略図的断面図である。 It is a schematic cross-sectional view of a solar cell manufactured in an embodiment of the present invention. 第1の変形例におけるエッチング工程を説明するための模式図である。 It is a schematic diagram for explaining an etching process in the first modification. 第2の変形例におけるエッチング工程を説明するための模式図である。 It is a schematic diagram for explaining an etching process in the second modification. 第3の変形例におけるエッチング工程を説明するための模式図である。 It is a schematic diagram for explaining an etching process in a third modification.

以下、本発明を実施した好ましい形態の一例について説明する。 Hereinafter, an example of preferred embodiments of the present invention. 但し、下記の実施形態は、単なる例示である。 However, the following embodiments are merely illustrative. 本発明は、下記の実施形態に何ら限定されない。 The present invention is not limited to the following embodiments.

また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。 In the drawings referred to in the embodiments and the like, members having substantially the same function thereof will be referred to by the same reference numerals. また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。 Also, the drawings referred to in the embodiment and the like has been described schematically, etc. the ratio of the dimensions of the drawn object in the drawings, and may be different from the and the ratio of the dimensions of the real objects. 図面相互間においても、物体の寸法比率等が異なる場合がある。 Also among the drawings, there are cases where dimensional ratios and the like of the object are different. 具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。 Dimensional ratios and the like of specific objects should be determined in consideration of the following description.

本実施形態では、図2に示す太陽電池1の製造方法について説明する。 In the present embodiment, a method for manufacturing the solar cell 1 shown in FIG.

まず、図1に示される半導体材料からなる基板20を用意する。 First, a substrate 20 of semiconductor material shown in Figure 1. 基板20は、例えば、結晶シリコンなどにより構成することができる。 Substrate 20, for example, can be configured of a crystalline silicon. 本実施形態では、基板20がn型結晶シリコンからなる例について説明する。 In the present embodiment, an example in which the substrate 20 is made of n-type crystalline silicon.

基板20は、例えば、n型結晶シリコンのインゴットをワイヤーソーなどを用いてスライスした後に、表面を等方性エッチングして平坦化することにより作製することができる。 Substrate 20, for example, an ingot of n-type crystalline silicon after sliced ​​by using a wire saw, by isotropic etching of the surface can be produced by flattening.

次に、基板20をエッチングするエッチング工程を行う。 Next, an etching process of etching the substrate 20. 具体的には、基板20の主面20b上の領域(主面20b近傍の領域)に、基板20から離れる方向成分を有する電界を生じさせた状態で基板20をアルカリ性エッチング液21に浸漬する。 More specifically, in the area on the main surface 20b of the substrate 20 (a region in the vicinity of the main surface 20b), immersing the substrate 20 in an alkaline etching solution 21 in the state that caused the electric field having a direction component away from the substrate 20. 具体的には、複数の基板20を対向して配し、隣り合う基板20の間に電圧を印加し、一方の基板20の主面20bに印加する電圧を他方の基板20の主面20aに印加する電圧より高くすることによって、基板20の主面20bと他方の基板20の主面20aとの間に、電界を生じさせる。 Specifically, disposed to face the plurality of substrates 20, a voltage is applied between the adjacent substrate 20, the voltage applied to the main surface 20b of one substrate 20 on the main surface 20a of the other substrate 20 by higher than the voltage to be applied, between the main surface 20a of the main surface 20b and the other substrate 20 of the substrate 20, it generates an electric field. もっとも、基板20の主面20b上の領域に電圧を生じさせる方法は、特に限定されない。 However, a method of producing a voltage in the region on the main surface 20b of the substrate 20 is not particularly limited. 例えば、図3に示されるように、基板20の主面20bをマイナス電位を有する電極30に対向させると共に、隣り合う基板20の主面20a同士を対向させることにより、主面20aと主面20bとの間に電圧を印加してもよい。 For example, as shown in FIG. 3, with is opposed to the main surface 20b of the substrate 20 to the electrode 30 having a negative potential, by facing the main surface 20a of the adjacent substrate 20, the principal surface 20a and the main surface 20b voltage may be applied between the.

本実施形態による基板20のエッチングの原理は、次のように考えられる。 The principle of etching the substrate 20 according to this embodiment is considered as follows. 基板20の主面20bの電位が隣接する基板20の主面20aの電位よりも高くされているため、基板20の主面20b側の表層が陽極酸化される。 The potential of the main surface 20b of the substrate 20 is higher than the potential of the main surface 20a of the adjacent substrate 20, the surface layer of the main surface 20b side of the substrate 20 is anodized. よって、基板20の主面20b側に、例えば酸化ケイ素からなる酸化皮膜が形成される。 Therefore, the main surface 20b side of the substrate 20, for example, oxide film made of silicon oxide is formed. ここで、酸化皮膜は、半導体材料よりもアルカリ性エッチング液21に対する溶解度が低い。 Here, the oxide film, a low solubility in an alkaline etching liquid 21 than the semiconductor material. また、酸化皮膜には、ピンホールが形成され難い。 Further, the oxide film, pinholes is suppressed is formed. 従って、主面20aは異方性エッチングされる一方、主面20bは、異方性エッチングされにくい。 Accordingly, while the main surface 20a is anisotropically etched principal surface 20b is less likely to be anisotropically etched. 従って、図2に示される、主面10aにテクスチャ構造が設けられており、主面10bにテクスチャ構造が実質的に設けられていない半導体材料からなる基板10を好適に作製することができる。 Therefore, as shown in FIG. 2, a textured structure is provided on the main surface 10a, it is possible to produce a substrate 10 that textured structure on the main surface 10b is made of a semiconductor material that is not provided substantially favorably.

この方法では、窒化ケイ素や酸化ケイ素などからなる、主面20bを保護するための保護膜を主面20b上に必ずしも設ける必要がないため、基板10を容易に製造することができる。 In this way, made of silicon oxide or silicon nitride, since it is not always necessary to provide a protective film on the main surface 20b to protect the main surface 20b, the substrate 10 can be easily manufactured. もっとも、窒化ケイ素や酸化ケイ素などからなる、主面20bを保護するための保護膜を主面20b上に設けることにより、主面20bにテクスチャ構造が設けられることをさらに抑制してもよい。 However, it made of silicon oxide or silicon nitride, by providing a protective layer for protecting the main surface 20b on the main surface 20b, may be further suppressed that the textured structure is provided on the main surface 20b. この場合、例えば、単に保護膜を設けただけの場合とは異なり、保護膜にピンホールが形成されている場合であっても、主面20bにテクスチャ構造が設けられることが効果的に抑制される。 In this case, for example, unlike the simple case of only a protective film, even if the pinholes in the protective film is formed, the textured structure is provided on the main surface 20b is effectively suppressed that.

なお、「テクスチャ構造」とは、表面反射を抑制し、光電変換部の光吸収量を増大させるために形成されている凹凸構造のことをいう。 Here, the "textured" to suppress the surface reflection refers to a concave-convex structure formed in order to increase the light absorption amount of the photoelectric conversion unit. テクスチャ構造の具体例としては、(100)面を有する単結晶シリコン基板の表面に異方性エッチングを施すことによって得られるピラミッド状(四角錐状や、四角錐台状)の凹凸構造が挙げられる。 Specific examples of the textured structure include relief structure (100) pyramid obtained by applying anisotropic etching to the surface of the single crystal silicon substrate having a face (pyramidal or truncated quadrangular pyramid shape) .

好ましく用いられるアルカリ性エッチング液21の具体例としては、例えば、水酸化カリウム水溶液や水酸化ナトリウム水溶液などのアルカリ金属水酸化物水溶液、TMAH(テトラメチルアンモニウム)水やEDP(エチレンジアミンピレカテコール)などの有機アルカリ水溶液、およびこれらの中の2種類以上を含む混合液などが挙げられる。 As preferable examples of the alkaline etching solution 21 used, for example, an organic such as an alkali metal hydroxide solution such as aqueous potassium or sodium hydroxide solution hydroxide, TMAH (tetramethyl ammonium) water or EDP (ethylenediamine Pile catechol) aqueous alkali, and the like mixture containing two or more of these.

次に、テクスチャ構造が形成された基板10を用いて、図2に示される光電変換部18を作製する。 Next, using a substrate 10 having a textured structure is formed to produce a photoelectric conversion unit 18 shown in FIG. 光電変換部18は、基板10を有するものである限り特に限定されない。 The photoelectric conversion unit 18 is not particularly limited so long as it has a substrate 10. 以下、本実施形態における光電変換部18の構成について説明する。 The following describes the structure of the photoelectric conversion unit 18 in this embodiment.

基板10の主面(受光面)には、上述の方法によってテクスチャ構造が形成される。 On the main surface of the substrate 10 (light receiving surface), the texture structure is formed by the method described above. テクスチャ構造が形成された基板10の主面10aの上には、実質的に真性なi型半導体層17iと、基板10と同じ導電型を有するn型半導体層17nと、保護膜としての機能を兼ね備えた反射抑制層16とがこの順番で設けられている。 On the major surface 10a of the substrate 10 to which the texture structure is formed, a substantially intrinsic i-type semiconductor layer 17i, and the n-type semiconductor layer 17n having the same conductivity type as the substrate 10, a function as a protective film and antireflection layer 16 which has both are provided in this order. i型半導体層17iは、例えば実質的に真性なi型アモルファスシリコンなどにより構成することができる。 i-type semiconductor layer 17i, for example can be substantially composed of such intrinsic i-type amorphous silicon. i型半導体層17iは、例えば、数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みを有することが好ましい。 i-type semiconductor layer 17i, for example, preferably has a degree of thickness of about several A~250A, the generator does not substantially contribute. n型半導体層17nは、例えば、n型アモルファスシリコンなどにより構成することができる。 n-type semiconductor layer 17n, for example, can be configured of a n-type amorphous silicon. 反射抑制層16は、例えば、窒化ケイ素などにより構成することができる。 Antireflection layer 16, for example, can be composed of silicon nitride.

基板10の主面(裏面)10bの上には、n型半導体層13nと、p型半導体層12pとが配されている。 On the major surface (back surface) 10b of the substrate 10, the n-type semiconductor layer 13n, a p-type semiconductor layer 12p are arranged.

n型半導体層13nは、主面10bの一部分の上に配されている。 n-type semiconductor layer 13n is disposed over a portion of the main surface 10b. n型半導体層13nは、例えば、n型アモルファスシリコンなどにより構成することができる。 n-type semiconductor layer 13n, for example, can be configured of a n-type amorphous silicon. n型半導体層13nと主面10bとの間には、実質的に真性なi型半導体層13iが配されている。 Between the n-type semiconductor layer 13n and the main surface 10b, it is arranged substantially intrinsic i-type semiconductor layer 13i. i型半導体層13iは、例えば実質的に真性なi型アモルファスシリコンなどにより構成することができる。 i-type semiconductor layer 13i, for example can be substantially composed of such intrinsic i-type amorphous silicon. i型半導体層13iは、例えば、数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みを有することが好ましい。 i-type semiconductor layer 13i, for example, preferably has a degree of thickness of about several A~250A, the generator does not substantially contribute.

p型半導体層12pは、主面10bのn型半導体層13nが配されていない部分の少なくとも一部の上に配されている。 p-type semiconductor layer 12p is disposed over at least a portion of the portion where the n-type semiconductor layer 13n of the main surface 10b is not disposed. このp型半導体層12pとn型半導体層13nとにより主面10bの実質的に全体が覆われている。 Substantially the entire main surface 10b is covered by a p-type semiconductor layer 12p and the n-type semiconductor layer 13n. p型半導体層12pは、例えば、ホウ素などのp型ドーパントを含むp型アモルファスシリコンなどにより構成することができる。 p-type semiconductor layer 12p, for example, can be configured of a p-type amorphous silicon containing p-type dopant such as boron. p型半導体層12pと主面10bとの間には、実質的に真性なi型半導体層12iが配されている。 Between the p-type semiconductor layer 12p and the main surface 10b, it is arranged substantially intrinsic i-type semiconductor layer 12i. i型半導体層12iは、例えば実質的に真性なi型アモルファスシリコンなどにより構成することができる。 i-type semiconductor layer 12i, for example can be substantially composed of such intrinsic i-type amorphous silicon. i型半導体層12iは、例えば、数Å〜250Å程度の、発電に実質的に寄与しない程度の厚みを有することが好ましい。 i-type semiconductor layer 12i, for example, preferably has a degree of thickness of about several A~250A, the generator does not substantially contribute.

次に、光電変換部18の上に、n側電極14n及びp側電極15pを形成することにより、太陽電池1を完成させる。 Next, on the photoelectric conversion unit 18, by forming the n-side electrode 14n and the p-side electrode 15p, to complete the solar cell 1. 具体的には、n型半導体層13nの上にn側電極14nを形成する。 Specifically, an n-side electrode 14n on the n-type semiconductor layer 13n. p型半導体層12pの上にp側電極15pを形成する。 Forming a p-side electrode 15p on the p-type semiconductor layer 12p. 電極14n、15pは、それぞれ、例えば、Ag、Cu、Au、Pt、Ni、Snなどの少なくとも一種の金属により構成することができる。 Electrodes 14n, 15p, respectively, for example, can be configured Ag, Cu, Au, Pt, Ni, at least one metal such as Sn. 電極14n、15pは、単一の導電層により構成されていてもよいし、複数の導電層の積層体により構成されていてもよい。 Electrodes 14n, 15p may be be constituted by a single conductive layer may be composed of a laminate of a plurality of conductive layers.

なお、本実施形態では、基板20の主面20aと主面20bとの間に電圧を印加することにより、主面20b上の領域に、基板20から離れる方向成分を有する電界を生じさせる例について説明した。 In the present embodiment, by applying a voltage between the main surface 20a and the main surface 20b of the substrate 20, the region on the main surface 20b, for example to generate an electric field having a direction component away from the substrate 20 explained. 但し、本発明において、主面20b上の領域に、基板20から離れる方向成分を有する電界を生じさせる方法は、特に限定されない。 However, in the present invention, the region on the main surface 20b, a method of generating an electric field having a direction component away from the substrate 20 is not particularly limited. 例えば、図4に示されるように、n型の基板20の主面20bの上にp型半導体層31を形成し、基板20に光照射を行うことにより、主面20b上の領域に、基板20から離れる方向成分を有する電界を生じさせてもよい。 For example, as shown in FIG. 4, a p-type semiconductor layer 31 is formed on the major surface 20b of the n-type substrate 20, by performing light irradiation to the substrate 20, the region on the main surface 20b, the substrate field may cause having a direction component away from the 20.

基板20に光照射をすることにより主面20aと主面20bとの間に電位差が生じる。 A potential difference is generated between the main surface 20a and the main surface 20b by the light irradiation to the substrate 20. このような基板20を、主面20aと主面20bとが向かい合うように並べると、並べられた複数の基板20のうち両端の基板20の間には並べた枚数に応じた電位差が生じることになる。 Such a substrate 20, when arranged to face each other and the main surface 20a and the main surface 20b, a potential difference corresponding to the number of sheets arranged between the substrate 20 at both ends of the plurality of substrates 20 which are arranged occurs Become. しかし、複数の基板20は電解質のアルカリ性エッチング液21に浸されるため、両端の基板20の電位差は、並べた枚数に応じた電位差より小さくなる。 However, a plurality of substrates 20 because it is immersed in an alkaline etching solution 21 of the electrolyte, the potential difference between the substrate 20 at both ends is smaller than the potential difference corresponding to the side-by-side sheets. 電位差の低下に応じた電界が、隣り合う基板20の間に生じることとなる。 Electric field according to the decrease in the potential difference, and thus generated between the substrate 20 adjacent. 従って、主面20bの近傍に、基板20から離れる方向成分を有する電界を生じさせることができる。 Therefore, it is possible in the vicinity of the main surface 20b, generates an electric field having a direction component away from the substrate 20.

また、本実施形態では、基板20の主面20aと主面20bとの間に電圧を印加することにより、基板20の主面20bの電位を主面20aの電位よりも高くする例について説明した。 Further, in the present embodiment, by applying a voltage between the main surface 20a and the main surface 20b of the substrate 20 has been described for an example of higher than the potential of the potential main surface 20a of the main surface 20b of the substrate 20 . 但し、本発明において、基板20の主面20bの電位を主面20aの電位よりも高くする方法は、特に限定されない。 However, the method of the present invention, is higher than the potential of the potential main surface 20a of the main surface 20b of the substrate 20 is not particularly limited.

例えば、図5に示されるように、n型の基板20の主面20bの上方にマイナス電位を有する電極32を配置することによって、主面20b上の領域に、基板20から離れる方向成分を有する電界を生じさせてもよい。 For example, as shown in FIG. 5, by placing the electrode 32 having a negative potential over the main surface 20b of the n-type substrate 20, the region on the main surface 20b, having a direction component away from the substrate 20 electric field may cause. 主面20b上の領域に、基板20から離れる方向成分を有する電界を生じさせた状態で、主面20aが浸るようにアルカリ性エッチング液21上に浮いた基板20の主面20bにアルカリ性エッチング液21を吹き付ける。 The area on the main surface 20b, in a state of causing an electric field having a direction component away from the substrate 20, an alkaline etching solution to the main surface 20b of the substrate 20 that is floating on the alkaline etching liquid 21 to the main surface 20a is immersed 21 the spraying. すると、主面20b上の領域には、基板20と電極32との電位差により電界が生じる。 Then, the region on the main surface 20b, an electric field is generated by a potential difference between the substrate 20 and the electrode 32. 一方、主面20aは、アルカリ性エッチング液21に浸されてエッチングされる。 On the other hand, the major surface 20a is etched is immersed in an alkaline etching solution 21. なお、図5に記載の方法において、電極の極性、位置、電位差などは適宜調整することができる。 Incidentally, in the method described in FIG. 5, the polarity of the electrodes, the position, potential difference, etc. can be adjusted appropriately. 例えば、図5に記載の方法では、基板20を所定の電位としたが、アルカリ性エッチング液21内に図示しない電極をさらに設けて、その電極と電極32との間に基板20を配置してもよい。 For example, in the method described in FIG. 5, although the substrate 20 to a predetermined potential, and further provided with an electrode (not shown) to an alkaline etching solution 21, even if the substrate is placed 20 between its electrodes and the electrodes 32 good.

1…太陽電池10…半導体材料からなる基板10a、10b…主面14n、15p…電極18…光電変換部20…半導体材料からなる基板20a、20b…主面21…アルカリ性エッチング液31…p型半導体層 1 ... substrate 10a made of the solar cell 10 ... semiconductor material, 10b ... main surface 14n, 15p ... electrode 18 ... photoelectric conversion unit 20 ... made of a semiconductor material substrate 20a, 20b ... principal surface 21 ... alkaline etchant 31 ... p-type semiconductor layer

Claims (2)

  1. n型結晶シリコンからなり、受光面である一主面と当該一主面に背向する他主面とを有する基板を複数隣接して配置し、複数の前記基板のそれぞれに異なる電圧を印加することにより、前記他主面上の領域に、前記基板から離れる方向成分を有する電界を生じさせた状態で、前記基板をアルカリ性エッチング液に浸漬してエッチングする工程と、 Ri n-type crystalline silicon Tona, the substrate that have a other main surface facing away from the one main surface and the one main surface is a light receiving surface disposed a plurality adjacent a plurality of respective different voltages of said substrate by applying, to the area on the front Symbol principal surface, in a state of causing an electric field having a direction component away from the substrate, and etching by dipping the substrate in an alkaline etching solution,
    前記エッチングされた基板を用いて、前記他主面上にp型アモルファスシリコン層およびn型アモルファスシリコン層を形成して光電変換部を作製する工程と、 Using the etched substrate, a process of forming a photoelectric conversion unit to form a p-type amorphous silicon layer and the n-type amorphous silicon layer before Symbol other main surface,
    前記光電変換部の上に、第1及び第2の電極を形成する工程と、 On the photoelectric conversion unit, forming a first and a second electrode,
    を備える、 Equipped with a,
    太陽電池の製造方法。 Method of manufacturing a solar cell.
  2. 前記エッチングされた基板を用いて、前記一主面上にアモルファスシリコン層と反射抑制層とを形成する工程を、さらに備える、 Using the etched substrate, forming a amorphous silicon layer before Symbol one main surface and on the antireflection layer, further comprising,
    請求項1に記載の太陽電池の製造方法。 Method for manufacturing a solar cell according to claim 1.
JP2012070508A 2012-03-27 2012-03-27 Method of manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell Active JP5909671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012070508A JP5909671B2 (en) 2012-03-27 2012-03-27 Method of manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012070508A JP5909671B2 (en) 2012-03-27 2012-03-27 Method of manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell

Publications (2)

Publication Number Publication Date
JP2013206888A JP2013206888A (en) 2013-10-07
JP5909671B2 true JP5909671B2 (en) 2016-04-27

Family

ID=49525730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012070508A Active JP5909671B2 (en) 2012-03-27 2012-03-27 Method of manufacturing a substrate made of a manufacturing method and a semiconductor material of the solar cell

Country Status (1)

Country Link
JP (1) JP5909671B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479131B2 (en) * 1984-12-10 1992-12-15 Yokogawa Electric Corp
JP3508547B2 (en) * 1997-07-23 2004-03-22 株式会社デンソー Method of etching a Si wafer
AUPR174800A0 (en) * 2000-11-29 2000-12-21 Australian National University, The Semiconductor processing
US20050148198A1 (en) * 2004-01-05 2005-07-07 Technion Research & Development Foundation Ltd. Texturing a semiconductor material using negative potential dissolution (NPD)
JP4174446B2 (en) * 2004-03-31 2008-10-29 三菱電機株式会社 A substrate processing apparatus and a substrate processing method
NO20081386L (en) * 2008-03-14 2009-09-15 Rec Solar As Method for texturing silicon surfaces and wafers thereof
JP2012023139A (en) * 2010-07-13 2012-02-02 Mitsubishi Electric Corp Etching method

Also Published As

Publication number Publication date
JP2013206888A (en) 2013-10-07

Similar Documents

Publication Publication Date Title
EP2311102B1 (en) Front contact solar cell with formed electrically conducting layers on the front side and backside
CN102272944B (en) Photovoltaic cells and methods to enhance light trapping in semiconductor layer stacks
JP5535709B2 (en) Solar cell, a method for manufacturing a solar cell module and a solar cell using the solar cell
KR101665722B1 (en) Solar cell and a method for their preparation
JP4485506B2 (en) Method of manufacturing a thin film solar cell and a thin film solar cell
KR20050113177A (en) Improved photovoltaic cell and production thereof
JP2009060149A (en) Stacked photoelectric conversion device
JP6328606B2 (en) Cell and module processing a semiconductor wafer of the back-contact photovoltaic module
EP2149915A2 (en) Method of manufacturing photovoltaic device
JP2009088203A (en) Solar cell, solar cell module, and manufacturing method for solar cell
US9379270B2 (en) Bifacial crystalline silicon solar panel with reflector
JP2006120945A (en) Solar cell and solar cell module
CN101447516B (en) Solar cell and a manufacturing method of the solar cell
JP2008300440A (en) Solar cell, and solar cell module
EP2434548B1 (en) Solar cell and method for manufacturing the same
US9608133B2 (en) Solar cell
JP5347409B2 (en) Solar cell and a method of manufacturing the same
JP4578123B2 (en) Solar cell module
EP2413374B1 (en) Method for roughening substrate surface and method for manufacturing photovoltaic device
JP5879538B2 (en) The photoelectric conversion device and a manufacturing method thereof
US20130153025A1 (en) Method for producing a solar cell having a textured front face and corresponding solar cell
JP5174817B2 (en) Solar cell module
JP2012028718A (en) Solar cell manufacturing method
US10084107B2 (en) Transparent conducting oxide for photovoltaic devices
JP2007214372A (en) Solar battery and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160120