JP5886361B2 - 仮想制御装置をテストするためのテスト装置 - Google Patents

Description

本発明は、仮想制御装置及びシミュレーション環境を有しているシミュレータにおいて、シミュレーション環境を用いて仮想制御装置の少なくとも一部をテストするためのテスト装置に関し、仮想制御装置は、少なくとも一つの外部データインタフェースを備えている少なくとも一つのソフトウェアコンポーネントを含んでおり、また、シミュレーション環境は、仮想制御装置と少なくとも間接的にデータ交換を行うための少なくとも一つのデータインタフェースを含んでいる。

今日、仮想的なものではない制御装置、即ち「実際の」制御装置の大部分は、大抵は制御技術的な（複雑でもある）複数のタスクを制御装置において実現するリアルタイム能力のあるオペレーションシステムが設けられていることが多い、Ｉ／Ｏ（Ｉ／Ｏ＝インプット／アウトプット）インタフェースを備えている小型コンピュータであると解される。制御装置の開発は、産業的な実務から公知であるように、広範囲にわたる装置技術的な種々のシステムの技術的な開発の中核を成している。例としては、自動車の分野、航空学並びに宇宙航空学における制御装置の使用が挙げられる。

最終製品において使用される量産制御装置のテストは、制御装置において実現すべき閉ループ制御又は開ループ制御の既に完了した多数の開発ステップの最終段階である。それらの開発ステップは通常の場合、いわゆるＶモデル又はＶサイクルで表される。制御装置の構成要素と解することができ、また多くの技術的なシステムの機能にとって不可欠である制御ユニットの開発の開始に際し、制御アルゴリズムの算術的なモデリングが、算術的なグラフィックモデリング環境を備えているコンピュータにおいて行われる。更には、制御装置における制御ユニットと制御すべきプロセスとの相互作用も重要なので、制御装置の環境も算術的にモデリングされる。そのような機能的な算術的考察では、大抵の場合は、シミュレーションをリアルタイムで行うことは必要とされない（オフラインシミュレーション）。

後続のステップにおいては、事前に設計された制御アルゴリズムがラピッドコントロールプロトタイピング（Rapid-Control-Prototyping）を用いて、適切なＩ／Ｏインタフェースを介して実際の物理的な処理対象と接続されている、即ち、例えば自動車のモータと接続されている、大抵はリアルタイム能力を有している高性能のハードウェアに伝送される。このリアルタイム能力を有しているハードウェアは、通常の場合、後に使用される量産制御装置と関係性を有していなければならないものではなく、実際のところは、事前に設計された制御の原理的な機能の検証が重要である。

更なるステップにおいては、自動的な量産コード生成の枠内で、量産制御装置において後に実際に使用される可能性の高いターゲットプロセッサにおいて制御が実行される。従って、ターゲットハードウェアは、このステップにおいて量産制御装置に近いものになるが、しかしながら量産制御装置とは同一のものではない。更なるステップにおいては、通常は後の開発段階において漸く存在する量産制御装置が、ハードウェアインザループ（ＨＩＬ：Hardware-in-the-Loop）テストの枠内で検査される。ここでは、そのステップにおいて物理的に存在する量産制御装置が、その物理的な制御装置インタフェースを用いて、高性能のシミュレータと接続される。シミュレータは、テストすべき量産制御装置の必要な特性量をシミュレートし、また入出力量を量産制御装置と交換する。量産制御装置の物理的な制御装置インタフェースのピンは、ケーブルハーネスを介してシミュレータと接続されている。つまり、シミュレーション環境においては、自動車モータの必要とされる全ての特性量（場合によっては、モータ、ドライブトレイン、滑走輪及び走行制御システムを有している自動車全体の必要とされる全ての特性量）をシミュレートし、量産制御装置の特性をシミュレーション環境との相互作用下で安全に検査することができる。

いわゆるＨＩＬシミュレーションの枠内でテストされる量産制御装置は、最終的に、「本物の」ターゲットシステムにおいてテストされ、即ち例えば自動車に組み込まれて、本物の物理的な環境でテストされる。そのような本物の物理的な環境は、それ以前はシミュレーション環境において見せ掛けのものでしかなかったものである。

上記において概略的に説明したような、制御ユニットの開発における開発プロセスは非常に優れたものであることが実証されている。しかしながらこの開発プロセスでは必然的に、開発の最終段階になったときに漸く量産制御装置が開発プロセスに組み込まれることになり、従って、その検査も後の開発段階において漸く可能になる。量産制御装置が実際に存在する以前では、上述の開発プロセスでは、抽象的な機能レベルでの機能しかテストできず、従って実際にはアプリケーションソフトウェアのレベルでしかテストできない。後に量産制御装置において使用されるソフトウェアコンポーネントの有用な部分は後の開発段階においては一緒にテストされない。それらのソフトウェアコンポーネントには、例えば、アプリケーションソフトウェアと、ハードウェアレベルに近い、即ちローレベルのソフトウェア層とを仲介するランタイム環境が属する。ハードウェアレベルに近いソフトウェアコンポーネントは、例えば、オペレーションシステム、プラットフォームに依存しないベースソフトウェア（システムサービス、通信サービス、Ｉ／Ｏハードウェア抽象化層等）、また最終的には、オペレーションシステム及びベースソフトウェアのプラットフォームに依存する部分である。

後の開発プロセスにおいて漸く検査することができる上述の量産モデルの部分以外にも、一般的には実際の制御装置において漸く実施することができるテストのカテゴリも存在する。そのようなテストは実際の制御装置における電気的な欠陥シミュレーションである。この欠陥シミュレーションの枠内では、例えば、テストすべき制御装置が接続されている適切なハードウェアによって、制御装置のピンに所定の電位、例えばアース電位又は給電電圧を印加する、制御装置のピンとその外部回路との接続を切断する（「broken wire」）、その接続部に抵抗を接続する、制御装置ピンを相互に接続する（制御装置ピン間の短絡）、また、種々の制御装置ピン間の結線を交換する（「crossed wire」）等を実現することができる（非特許文献１を参照されたい）。勿論、その種の欠陥のケースを組み合わせることもでき、それによって、複数の欠陥が外部の電気的な端子に存在する場合には、テストすべき制御装置を最終的に種々の状況において考察することもできる。欠陥の接続を容易にするために、シミュレータ内には、又はシミュレータ外には、いわゆる「欠陥レール（fail rail）」、つまり所定の電気的な欠陥信号のキャリアである電気的な線路を使用し、そのような電気的な線路に、相応の欠陥が生じさせられるべき制御装置ピンを接続させることができる。上記において述べた電気的な欠陥シミュレーションは、テストすべき制御装置がハードウェア的に存在し、従って実際の制御装置ピンも物理的に接続できる場合にのみ実現される。仮想制御装置しか存在しない場合には、電気的な欠陥をシミュレートするために、既存の制御装置コードを組み込み、そこから欠陥を波及させるように実施することしかできず（特許文献１を参照されたい）、この方法は煩雑であり、また場合によっては、ソフトウェアの組み込みを仮想制御装置の可変の外部データインタフェースに適合させなければならない。総じて、実際の量産制御装置が存在する前に、ピンベースの電気的な欠陥シミュレーションを実施できることが所望される。更に、仮想制御装置のテストにおいても、量産制御装置のテストにおいても同一のコンフィギュレーション、シミュレーションモデル及びテストを繰り返し使用できることが所望される。

量産制御装置の上述の広範なソフトウェアコンポーネント（ランタイム環境、システムサービス、通信サービス、Ｉ／Ｏハードウェア抽象化層等）を早期に開発プロセスに組み込むために、上述のソフトウェアコンポーネントは（少なくとも部分的に）いわゆる仮想制御装置の枠内で再現され、シミュレータにおいてシミュレートされる（非特許文献２を参照されたい）。シミュレータは例えばＨＩＬテストスタンド（TestStand）の形態の一つ又は複数の専用コンピュータであるが、しかしながらシミュレータとして市販のＰＣを使用することもできる。シミュレータにおいては、いずれにせよ仮想制御装置が、同様にシミュレータに存在するシミュレーション環境と対話する。即ち、インタラクションが行われる。このインタラクションは、仮想制御装置のソフトウェアコンポーネントの少なくとも一つの外部データインタフェース及びシミュレーション環境のデータインタフェースを介するデータ交換によって行われる。仮想制御装置のどのソフトウェアコンポーネントが外部データインタフェースを提供するかは、前述のソフトウェア層の内のどのソフトウェア層が仮想制御装置にマッピングされるかに依存する。仮想制御装置に抽象的なアプリケーションソフトウェアのみがマッピングされている場合には、アプリケーションソフトウェアのソフトウェアコンポーネントが外部データインタフェースをシミュレーション環境に提供する。これに対して、付加的にランタイム環境も仮想制御装置の構成要素である場合には、外部データインタフェースはランタイム環境のソフトウェアコンポーネントによって提供される。更に下位のソフトウェア層、例えばオペレーションシステム又はベースソフトウェアコンポーネントのソフトウェア層がマッピングされる場合には、それらのソフトウェアコンポーネントが外部データインタフェースをシミュレーション環境に提供する。

シミュレーション環境はその都度、仮想制御装置において再現されるソフトウェアコンポーネントに依存して、仮想制御装置のソフトウェアコンポーネントの外部データインタフェースに適合されなければならないことは明らかである。外部データインタフェースを有しているソフトウェアコンポーネントに関連する、仮想制御装置の何らかの変更によって、シミュレーション環境の変更並びにシミュレーション環境のデータインタフェースの変更も行われることは不可避であり、このことは大きな労力を要し、また開発プロセスにおけるエラーソースにも繋がる。更に、ＨＩＬシミュレーションの枠内においては、即ち、制御装置が物理的に存在しており、仮想のものとしてはもはや存在していない場合には、特定の仮想制御装置に適合されたシミュレーション環境を直接的に使用するために必要とされる、物理的な制御装置インタフェースのピンに関連する特性量をシミュレーション環境のデータインタフェースには与えられていないので、そのようなシミュレーション環境を直接的に使用できないことが多いことも欠点である。実際のところこの状況は、仮想制御装置との関係において、上述の電気的な欠陥シミュレーションの実現の妨げとなる。

EP 2 672 660 A1

dSPACE-Katalog ２０１３年，第２６８頁、第２８０頁以降及び第４５９頁以降 dSPACE Catalog ２０１３年：「SystemDesk V-ECU Generation Module」及び「VEOS」

従って本発明の課題は、仮想制御装置とシミュレーション環境との間の依存性を低減し、それにより特に電気的な欠陥シミュレーションを仮想制御装置によって簡単に実現する、シミュレータにおいてシミュレーション環境を用いて仮想制御装置の少なくとも一部をテストするための装置を提供することである。

上記の課題は、差し当たりまた本質的に、冒頭で述べたテスト装置において、テスト装置に仮想制御装置ピンユニットが補完され、この仮想制御装置ピンユニットが少なくとも一つの仮想制御装置インタフェースを有しており、且つ、その仮想制御装置インタフェースを介して、少なくとも仮想制御装置のソフトウェアコンポーネントの外部データインタフェースと接続されていることによって解決される。更に、仮想制御装置ピンユニットは少なくとも一つのシミュレーション環境インタフェースを有しており、且つ、それらのシミュレーション環境インタフェースを用いて、少なくとも間接的にシミュレーション環境のデータインタフェースと接続されている。更に、仮想制御装置ピンユニットは少なくとも一つの仮想制御装置ピンを有しており、この仮想制御装置ピンは、シミュレートすべき実際の制御装置の物理的なインタフェースのピンに対応しており、この仮想制御装置ピンを介して、物理的なインタフェースの対応するピンにおける物理的な制御装置信号をデータとして表す、物理的な仮想制御装置信号を伝送することができる。仮想制御装置ピンが提供されることによって、シミュレートすべき制御装置の物理的なインタフェースの対応する実際の制御装置ピンの仮想マッピングが行われる。このことは、仮想影響付与ユニットが少なくとも一つの第１のインタフェース及び第２のインタフェースを有しており、仮想影響付与ユニットが第１のインタフェースを用いて少なくとも制御装置ピンユニットの仮想制御装置ピンと接続されており、第２のインタフェースを用いてシミュレーション環境のデータインタフェースと接続されており、仮想影響付与ユニットは第１のインタフェース及び／又は第２のインタフェースを介して、影響を及ぼす物理的な仮想制御装置信号を出力するという、本発明による措置との関連において有利である。つまり、本発明によるテスト装置の二つの重要な点とは、シミュレートすべき実際の制御装置の物理的なインタフェースのピンに対応する少なくとも一つの仮想制御装置ピンを提供する仮想制御装置ピンユニットが設けられていることと、ハードウェア欠陥回路を物理的な制御装置ピンに接続することに完全に対応するように、仮想制御装置ピンユニットの仮想制御装置ピンと接続することができる仮想影響付与ユニットが提供されることである。

本発明による仮想制御装置ピンユニットは、仮想制御装置とシミュレーション環境との間を仲介し、これによって基本的には、仮想制御装置が変更された際にもシミュレーション環境とそのデータインタフェースは変更されないようにすることができる。更に、仮想制御装置ピンが付加的に提供されることによって、実際の制御装置が必ず有しているインタフェースの仮想マッピングも規定することができる。つまり、実際の制御装置の物理的なインタフェースの仮想マッピングも規定することができる。これによって、シミュレータにおいては、仮想制御装置とシミュレーション環境との間のインタフェースのピンに関連付けられた定義及び処理を行うことができる。

仮想制御装置ピンユニットの仮想制御装置ピンを介して交換される情報は、ここでは確かに実際の制御装置の本物の物理的な制御信号、即ち電圧、電流、端子抵抗ではないが、しかしながらそれらの物理的な特性量は計算されて、その値が相応のデータとして交換されるという点においては「仮想の物理的な制御信号」である。換言すれば、物理的な仮想制御装置信号は、データの形態で、物理的なインタフェースの対応するピンにおける物理的な制御装置信号を表す。仮想制御装置において抽象的なソフトウェア層のみがマッピングされている場合には、即ち、例えばアプリケーションソフトウェア又はランタイム環境のみがマッピングされている場合には、仮想制御装置の外部データインタフェースは抽象的で機能的なものでしかなく、本物の制御装置を信号的には再現できない。例えば、アプリケーションソフトウェアのコンポーネントから圧力値又は温度値（例えば９５０ｂａｒ又は２７５℃）が供給されるが、しかしながら、実際の制御装置においては物理的なインタフェースのピンを介して、例えば電圧の形態（例えば０Ｖ〜１０Ｖ）、電流の形態（例えば２ｍＡ〜２０ｍＡインタフェース）又は変調された信号の形態で交換される、相応に電気的にコーディングされた特性量は供給されない場合には、仮想制御装置ピンユニットが少なくとも一つの仮想制御装置ピンにそのような仮想の物理的な制御信号を一つだけ伝送することによって、即ち、対応する実際の物理的な制御信号の値を伝送することによって、仮想制御装置ピンユニットはこのギャップを埋めることができる。勿論、例えば仮想の物理的な制御信号が仮想制御装置ピンによって呼び出され、仮想制御装置の方向へと伝送されることによって、前述の例とは逆方向の信号の流れも実現することができる。

本発明によれば、仮想影響付与ユニットがそのインタフェースを介して、影響を及ぼす物理的な仮想制御装置信号を出力し、従って仮想影響付与ユニットは、通常は電気的な欠陥事例の再現の意味において、物理的な仮想制御装置信号に影響を及ぼす能力も基本的には備えている。例えばテスト装置の一つの実施例においては、例えばユーザによって相応のコンフィギュレーションデータが影響付与ユニットに格納されていたことに基づき、影響付与ユニットが影響を及ぼす物理的な仮想制御装置信号を自立的に提供する。その種のコンフィギュレーションでは、例えば、仮想影響付与ユニットの第１のインタフェース及び／又は第２のインタフェースの特定の端子に固定のアース電位を印加することができる。その場合、影響を及ぼす物理的な仮想制御装置信号を決定するための更なる情報、特にシミュレーション環境の情報は必要とされない。電気的な欠陥シミュレーションの本質は、所定の制御装置信号、従って影響を及ぼす物理的な仮想制御装置信号も影響付与ユニットの第１のインタフェースを介して仮想制御装置ピンユニットに伝送される点にある。

影響付与ユニットはそのインタフェースを介して、仮想制御装置ピンユニットの二つ以上の仮想制御装置ピンと接続することもできる。その場合には勿論、それらの各端子を介して、影響を及ぼす物理的な仮想制御装置信号を出力又は伝送することは必要ない。換言すれば、仮想影響付与ユニットの各チャネルが実際に影響を受ける必要はなく、物理的な仮想制御装置信号を例えば、影響を及ぼさないように伝送することもできる。

本発明によるテスト装置の大きな利点は、実際の制御装置における欠陥シミュレーションと仮想制御装置における欠陥シミュレーションとの間において、コンフィギュレーション、シミュレーション及びテストに関する完全な一貫性が達成される点にある。インタフェースのピン指向の構成に基づき、シミュレーション環境を、いずれにせよ仮想制御装置ピンユニットの仮想制御装置ピンを介して通信する限りは、更なる適合を行う必要なく、ハードウェア的に実現される量産制御装置によって使用することができる。仮想制御装置ピンユニットの可能な実施例及び構成に関しては、優先権の基礎となるEP 13/166604に多数のヴァリエーションが記載されている。つまり例えば、仮想制御装置ピンユニットのシミュレーション環境インタフェースが少なくとも一つの仮想制御装置ピンを有しており、それにより、シミュレーション環境のデータインタフェースを介しても物理的な仮想制御装置信号を伝送することができる。更にテスト装置の一つの発展形態においては、仮想制御装置ピンユニットのシミュレーション環境インタフェースが完全に仮想制御装置ピンによって形成されており、それにより、シミュレーション環境のデータインタフェースを介して、専ら物理的な仮想制御装置信号が伝送される。別のヴァリエーションにおいては、仮想制御装置ピンユニットのシミュレーション環境インタフェースが仮想制御装置ピンを有しておらず、それにより、仮想制御装置ピンユニットが仮想制御装置とシミュレーション環境との間の直接的な接続部を形成し、また仮想制御装置ピンユニットはシミュレーション環境インタフェース外の少なくとも一つの仮想制御装置ピンを有している。それらのヴァリエーション及びそれらが組み合わされた形態は、優先権の基礎となる明細書に詳細に記載されているので、そこに詳細に説明されている実施の形態を参照されたい。

本発明によるテスト装置の一つの発展形態においては、仮想影響付与ユニットに関して、影響付与ユニットがシミュレーション環境からの情報に基づき、影響を及ぼす物理的な仮想制御装置信号を計算し、第１のインタフェースを介して仮想制御装置ピンユニットに伝送する。勿論、影響を及ぼす仮想の制御装置信号を計算するこのヴァリエーションと組み合わされた形態も可能である。つまり、影響を及ぼす物理的な仮想制御装置信号を影響付与ユニットにおいて規定することができ（つまり、この影響を及ぼす物理的な仮想制御装置信号を計算するためにシミュレーション環境からの情報は必要ない）、別の影響を及ぼす物理的な仮想制御装置信号を、シミュレーション環境からの情報又は仮想制御装置からの情報を使用して影響付与ユニットにおいて計算することができる。

テスト装置の一つの発展形態においては、影響付与ユニットが仮想制御装置ピンユニットから物理的な仮想制御装置信号を受信し、受信した物理的な仮想制御装置信号から、影響を及ぼす物理的な仮想制御装置信号を計算し、特に影響を及ぼす物理的な仮想制御装置信号を第２のインタフェースを介してシミュレーション環境に出力する。この場合、固定の電気的な欠陥は存在せず、むしろ、所定の機能に応じた入力量に影響が及ぼされ、またそのような入力量が影響を及ぼすように転送される。例えば、（場合によっては非線形素子を有している）シミュレートされる分圧器に基づき、電圧値の転送に問題が生じることも考えられる。

テスト装置の特に有利な発展形態においては、仮想影響付与ユニットが仮想制御装置ピンユニットとシミュレーション環境との間に接続され、それにより、仮想制御装置のソフトウェアコンポーネントの外部データインタフェースとの間接的な接続が確立される、及び／又は、シミュレーション環境のデータインタフェースの、仮想制御装置のソフトウェアコンポーネントの外部データインタフェースに対応する部分との接続が確立される。この実施例においては、全ての信号が仮想制御装置ユニットを通過する。即ち、仮想制御装置ピンユニットの仮想制御装置ピンを介して伝送される信号のみが仮想制御装置ユニットを通過するのではない。従って、仮想影響付与ユニットはピン指向の信号を有しているだけでなく、むしろ仮想制御装置のソフトウェアコンポーネントの外部データインタフェースとシミュレーション環境との間で交換される機能的な信号も有している。このヴァリエーションによって、特定のケースにおいては、効果的なシミュレーション、特に効果的な欠陥シミュレーションを影響付与ユニット内で実現することができる。

詳細には、本発明によるテスト装置を種々に構成及び発展させることができる。これに関しては、請求項１に従属する請求項、並びに、添付の図面を参照する本発明の有利な実施例に関する以下の説明を参照されたい。

シミュレータを用いて実際の制御装置をテストするための、従来技術から公知のテスト構造を示す。 シミュレーション環境を用いて仮想制御装置をテストするための、従来技術から公知のテスト装置を示す。 仮想制御装置ピンユニット及び仮想影響付与ユニットを用いて仮想制御装置をテストするための、本発明によるテスト装置の第１の実施例を示す。 仮想制御装置ピンユニット及び仮想影響付与ユニットを用いて仮想制御装置をテストするための、本発明によるテスト装置の別の実施例を示す。 図４に示した実施例を基礎とする、本発明によるテスト装置の別の実施例を示す。 仮想制御装置ピンユニットと仮想影響付与ユニットとが組み合わされた、本発明によるテスト装置の別の実施例を示す。 仮想影響付与ユニットの実現形態が詳細に示されている、本発明によるテスト装置の別の実施例を示す。

本発明によるテスト装置を説明するために、先ず図１には、ＨＩＬテストの原理に従う、従来技術から公知のテスト構造が示されている。図示されているテスト構造において仮想制御装置は存在しない。ここではテストの対象が実際の制御装置１０１，１０２である。実際の制御装置１０１，１０２は物理的なインタフェース１０３，１０４及びケーブルハーネス１０５，１０６を介して、シミュレータ１０９の対応するＩ／Ｏインタフェース１０７，１０８と接続されている。シミュレータ１０９自体は、Ｉ／Ｏインタフェース１０７，１０８の他に、シミュレーション環境１１０も有している。このシミュレーション環境１１０は、制御装置の環境をシミュレートする算術的な環境モデル、例えば車両モデルを対象としている。環境モデルはブロック図１１１によって示唆されている。図１に示されているテスト構造は、量産制御装置１０１，１０２が開発プロセスの最終段階に入ったときに初めて得られる。この状況になって初めて、実際の制御装置１０１，１０２のソフトウェアコンポーネントをシミュレータと協働させてテストすることができる。この場合、Ｉ／Ｏインタフェース１０７，１０８は電気的な欠陥のシミュレーションも実現する。つまり、それらのＩ／Ｏインタフェース１０７，１０８は、欠陥を接続するための、実務上は「欠陥生成ユニット（failure insertion unit）」と称される電子ユニットを有している。

制御ユニットの開発の先行のステップにおいても、実際の制御装置１０１，１０２において後に実行されるソフトウェアのコンポーネントを既に実現するために、図２に概略的に示されている従来技術から公知のテスト装置１が導入されており、この公知のテスト装置１によって、シミュレーション環境３を用いて仮想制御装置２のテストを実現することができる。その種のテスト装置１はシミュレータ上で運転される。シミュレータは図２から図７には明示的に示していない。

仮想制御装置２は複数のソフトウェアコンポーネント４，５，６を有しており、それらのソフトウェアコンポーネント４，５，６は種々の抽象的なソフトウェア層に属している。それらの種々のソフトウェア層は図２において水平方向の線ａ，ｂによって示唆されている。図示されている実施例において、ソフトウェアコンポーネント６．１，６．２，６．３及び６．４はアプリケーション層のコンポーネントであり、このアプリケーション層ではソフトウェアがマシンに完全に依存せずに、即ち、ターゲットプラットフォームに依存せずに実施されている。それよりも下位にある全てのソフトウェア層はハードウェアレベルに近いもの、即ちローレベルである。図示されている実施例において、ソフトウェアコンポーネント５はランタイム環境を有しており、またソフトウェアコンポーネント４．１，４．２及び４．３は、例えばオペレーションシステムの形態及び種々の通信サービスの形態の、プラットフォームに依存しないベースソフトウェア及びプラットフォームに依存するベースソフトウェアを有している。ソフトウェアコンポーネント４，５，６は、後に実際の制御装置においても使用されるべきソフトウェアコンポーネントであるが、しかしながらそれらのソフトウェアコンポーネントは仮想制御装置２の枠内でシミュレータにおいて運転される。このシミュレータは、装置としては後の実際の制御装置とは全く異なるものである。

ソフトウェアコンポーネント４はシミュレーション環境３と接続されている。このために、ソフトウェアコンポーネント４は外部データインタフェース７．１，７．２及び７．３を有している。相応に、シミュレーション環境はデータインタフェース８．１，８．２及び８．３を有している。図２に示されている仮想制御装置２は非常にハードウェアに近いレベルでモデリングされている。実際のところ、常にそのようなモデリングが行われているのではなく、仮想制御装置２の他のモデリングでは例えば、ソフトウェアコンポーネント６．１〜６．４のみがアプリケーションレベルに存在していることも考えられ、従ってその種の仮想制御装置はソフトウェアコンポーネント４及び５を有していない。その場合、ソフトウェアコンポーネント６のインタフェースが外部データインタフェースである。何故ならば、データ交換を保証できるようにするためには、ソフトウェアコンポーネント６のインタフェースがシミュレーション環境３と接続させなければならないからである。この例から、従来技術では仮想制御装置２の変更によってシミュレーション環境３を広範囲に適合させなければならず、これは相応の欠点、例えばソフトウェアのメンテナンスが必要になり、また変更に欠陥が多く含まれる等の欠点を内包していることが分かる。従来技術においては、仮想制御装置２との関係において、（電気的な）欠陥シミュレーションが、ソフトウェアコンポーネント４，５，６が適切に変更されることによって、即ち、ソフトウェアコンポーネント４，５，６に相応の欠陥コードが組み込まれることによって行われることが公知である。この関係における欠点は明らかである。何故ならば、後の時点に量産制御装置においても使用されるソフトウェアコンポーネント４，５，６はもはやテストされず、修正されたソフトウェアコンポーネント、即ち組み込まれたソフトウェアコンポーネントがテストされるからである。

図３には、仮想制御装置２及びシミュレーション環境３を備えている、本発明によるテスト装置１が示されており、この本発明によるテスト装置１では、仮想制御装置２とシミュレーション環境３との間を仲介する仮想制御装置ピンユニット９も設けられている。仮想制御装置ピンユニット９は仮想制御装置インタフェース１０．１，１０．２を有しており、それらの仮想制御装置インタフェース１０．１，１０．２を用いて、仮想制御装置ピンユニット９は、仮想制御装置２のソフトウェアコンポーネント４．１，４．２の外部データインタフェース７．１，７．２と接続されている。仮想制御装置ピンユニット９は更にシミュレーション環境インタフェース１１．１，１１．２を有しており、且つ、それらのシミュレーション環境インタフェース１１．１，１１．２を用いて、シミュレーション環境３のデータインタフェース８．１，８．２と接続されている。ここではそれら全てのインタフェースがコンピュータ上で実現されるコンポーネントであるので、インタフェースは実体を有するものではなく、それらのインタフェースは、人工的なインタフェースを介して（やはり通常通りに）データを交換及び提供できるという意味において機能的なものであると解される。

仮想制御装置ピンユニット９は更に仮想制御装置ピン１２を有しており、この仮想制御装置ピン１２は、シミュレートすべき実際の制御装置の物理的なインタフェースのピンに対応している。この仮想制御装置ピン１２を介して、物理的な仮想制御装置信号を伝送することができる。つまり、仮想制御装置ピン１２を用いて、実際の制御装置の物理的なインタフェースのピンが再現される。従ってここでは、このピンの物理的な制御装置信号に対応する特性量がデータとして伝送される。つまり、仮想制御装置ピン１２は、模倣すべき実際の制御装置の実際の物理的なインタフェースの物理的な信号によって設定されている仮想制御装置２への視点を実現することができる。例えば、仮想制御装置２のアプリケーションレベルにおいて温度がＴ＝２℃の形で処理される場合には、これと同じ情報が仮想制御装置ピン１２を介して、例えば信号Ｕ＝２．３５Ｖとして出力される。仮想制御装置ピンユニット９はいかなる場合においても、仮想制御装置２への信号の視点を実現し、この信号の視点を種々のやり方で利用することができる。

テスト装置１は更に、第１のインタフェース１４及び第２のインタフェース１５を備えている仮想影響付与ユニット１３を有しており、この仮想影響付与ユニット１３は第１のインタフェース１４を用いて、制御装置ピンユニット９の仮想制御装置ピン１２と接続されている。第２のインタフェース１５を用いて、仮想影響付与ユニット１３はシミュレーション環境３のデータインタフェース８．３と接続されている。仮想影響付与ユニット１３は、第１のインタフェース１４及び／又は第２のインタフェース１５を介して、影響を及ぼす物理的な仮想制御装置信号を交換できるように、特にそのような制御装置信号を出力できるように構成されている。従って、シミュレーション環境３のデータインタフェース８．３はピン指向に構成されており、（単純に）機能的に構成されているのではない。換言すれば、仮想影響付与ユニット１３は、信号経路に欠陥を組み込むために使用される。図示されている構成の利点は、電気的な欠陥シミュレーションのコンフィギュレーションを仮想影響付与ユニット１３において、仮想制御装置２がテストされるか、又は実際の制御装置がテストされるかに依存せずに、制御装置のテストの種々の状況に使用できることである。

例えば機能的な情報を欠陥シミュレーションに使用するために、仮想影響付与ユニットを仮想制御装置２の外部データインタフェースとも接続することができる。

図４においては、仮想制御装置２、仮想制御装置ピンユニット９、仮想影響付与ユニット１３及びシミュレーション環境３の相互の接続形態が変更されている、テスト装置１が示されている。この実施例においては、仮想影響付与ユニット１３が仮想制御ピンユニット９とシミュレーション環境３との間に接続されており、それによって仮想制御装置２のソフトウェアコンポーネント４．１，４．２，４．３の外部データインタフェース７．１，７．２，７．３と間接的に接続されている。仮想制御装置ピンユニット９は、仮想影響付与ユニット１３を介して間接的に、シミュレーション環境３のデータインタフェース８と接続されている。このヴァリエーションの利点は、仮想影響付与ユニット１３が物理的な仮想制御装置信号だけを受信するだけでなく、むしろ、例えば電気的な欠陥シミュレーションのために仮想影響付与ユニット１３において使用することができる、ソフトウェアコンポーネントのピンに関連しない信号、即ち純粋な機能的な信号も受信することである。図４によるこの実施例における仮想影響付与ユニット１３は、影響を及ぼす物理的な仮想制御装置信号を、仮想制御装置２のソフトウェアコンポーネント４．１，４．２，４．３の外部データインタフェース７からの情報に基づき算出することができ、また同様に仮想影響付与ユニット１３は、影響を及ぼす仮想の物理的な制御信号を、シミュレーション環境３のデータインタフェース８の、仮想制御装置２のソフトウェアコンポーネント４．１，４．２，４．３の外部データインタフェース７に対応する部分からの情報に基づき算出できる。

図３から図６に示した仮想影響付与ユニット１３は、影響を及ぼす仮想制御装置ピン１２において電気的な欠陥を再現するための、影響を及ぼす物理的な仮想制御装置信号を計算するように構成されている。特に、仮想影響付与ユニット１３は、影響を及ぼす仮想制御装置ピン１２において、アースへの短絡、給電電圧又は他の外部電位に対応する電圧値を出力する。二つの仮想制御装置ピン間の短絡をシミュレートするために、仮想影響付与ユニット１３は該当する二つの仮想制御装置ピンに、影響を及ぼす仮想の制御装置信号として同一の電圧値を出力する。更に、仮想影響付与ユニット１３は、種々の仮想制御装置ピンに対して設定されている値を相互に交換し（配線交差（crossed wire））、影響を及ぼす物理的な仮想制御装置信号として出力する。実施される欠陥の別のヴァリエーションにおいては、仮想影響付与ユニット１３が開かれた仮想制御装置ピンをシミュレートし、このシミュレーションはその仮想制御装置ピンにおける電気抵抗値を設定することによって行われる。

図５による実施例は、図４による実施例とは異なり、仮想影響付与ユニット１３が更なるインタフェース１６を有しており、この更なるインタフェース１６を用いて、外部からの電気的な欠陥信号によって仮想影響付与ユニット１３を設定することができる。それらの欠陥信号を固定の仮想電位の設定とすることができるが、しかしながら可変の仮想の電気的な欠陥信号を仮想影響付与ユニット１３に伝送することもできる。

図６による実施例においては仮想制御装置ピンユニット９及び仮想影響付与ユニット１３が一つの共通のコンポーネントにおいて実現されており、仮想制御装置ピン及び仮想影響付与ユニット１３の第１のインタフェースは機能的にその共通のコンポーネントにおいて実現されている。この例では、テスト装置１の種々のユニット及びそれらのインタフェースが機能的なものであり、別個の又は共通のソフトウェアモジュールにおいて実現することに制限されていないことが明らかにされている。

図７によるテスト装置１では先ず、仮想制御装置ピンユニット９のシミュレーション環境インタフェース１１の図示されている全てのチャネルは仮想制御装置ピン１２として実現されているという点が重要である。即ち、仮想制御装置ピン９のシミュレーション環境３の方向における、図示されている全ての端子は、シミュレートすべき実際の制御装置の物理的なインタフェースのピンに対応している。この実現形態は、シミュレーション環境３を、仮想制御装置２のモデリングの（場合によっては変更される）ハードウェアに近いレベルに依存せずに、制御ユニットの開発プロセス全体にわたり使用することができるという利点を有している。仮想制御装置２のモデリングの変更によって必要となる適合は、仮想制御装置ピンユニット９において行われる。仮想制御装置ピンユニット９も適合する必要があるにもかかわらず、この解決手段は有利である。何故ならば、シミュレーション環境３は仮想のテストから実際のテストへと移行する際の如何なる場合においてもＨＩＬシミュレータにおいて更に使用できるからであり、このことは、これ以外の場合には不可能である。図示されているチャネル以外にも、シミュレーション環境３と仮想制御装置２との間に別の（ここでは図示していない）データチャネルを実現させ、それにより、シミュレーション環境３から仮想制御装置２へと影響を及ぼすことができる。従って、それらのデータチャネル、またそれらのデータチャネルを案内する端子は、実際の制御装置のデータチャネル及び端子（ピン）に対応していない。その種の付加的なデータチャネルを介して、例えば、仮想制御装置２におけるタスクをシミュレーション環境からトリガすることができる。従って、このトリガはシミュレーション環境３の機能範囲に依存する。

更に図７においては、仮想影響付与ユニット１３内に、仮想の電気的な欠陥の接続に使用される機能の考えられる実現形態がシンボリックに示されている。仮想制御装置ピンユニット９の端子１２．２，１２．３は、ＣＡＮバスの仮想制御装置ピン１２である。それらの端子は、仮想影響付与ユニット１３を通り、また仮想影響付与ユニット１３の第２のインタフェースの端子１５．１，１５．２を介してシミュレーション環境３へと更に繋がっている。シミュレーション環境３は同様にシンボリックに、仮想ＣＡＮバスの線路を示している。仮想影響付与ユニット１３は仮想の電気的な欠陥線路１７，１８を有しており、これらの仮想の電気的な欠陥線路１７，１８は第１のインタフェースの端子及び／又は第２のインタフェース１５の端子と接続することができる。この接続はスイッチｓ１〜ｓ６によって実現される。図７に示されている回路網は機能的に表されたものであり、また、仮想影響付与ユニット１３において欠陥を接続する可能性を具体的に示している。この機能は実際にはソフトウェアで実現されているので、スイッチ及び端子位置は変数によってマッピングされ、それらの変数に対応付けられている値によって、欠陥信号が回路網のノード位置に相応に対応付けられる。ここでは、仮想の電気的な欠陥線路１７，１８に仮想の物理的な特性量、この実施例では電位ＧＮＤ及びＦＡＩＬが印加される。

別の実施例においては、仮想の物理的な特性量が電流又は電気抵抗である。この着想の本質は如何なる場合においても常に、印加される仮想の物理的な特性量が、第１のインタフェース１４の接続されている端子に対する設定値及び／又は第２のインタフェース１５の接続されている端子に対する設定値としても作用する点にある。上述したように、これは静的な仮想の物理的な特性量である必要はなく、むしろ時間的に変化する仮想の物理的な特性量であっても良い。

有利には、仮想制御装置ピンユニット９は、仮想の制御装置信号に影響を及ぼすためのプログラムコード及び／又は仮想の制御装置信号を求めるためのプログラムコードを生成するように構成されている。これによって、テスト装置のユーザはプログラムコードを設定する必要はなく、欠陥シミュレーションのための考えられる機能を、例えばグラフィックエディタによって（例えば図７に示した回路網の形態で）モデリングすることができ、それによって、テスト装置のユーザによる、潜在的に多くの欠陥を含む、機能のプログラムコードへの翻訳のステップを省略することができる。有利には、少なくとも、仮想制御装置２のプログラムコード、シミュレーション環境３のプログラムコード並びに仮想制御装置２によって生成されるプログラムコードが一つの共通のシミュレーション、特にリアルタイムシミュレーションにおいて実行される。

Claims (17)

1. 仮想制御装置（２）及びシミュレーション環境（３）を有しているシミュレータにおいて、前記シミュレーション環境（３）を用いて前記仮想制御装置（２）の少なくとも一部をテストするためのテスト装置（１）であって、
   前記仮想制御装置（２）は、少なくとも一つの外部データインタフェース（７）を備えている少なくとも一つのソフトウェアコンポーネント（４，５，６）を含んでおり、
   前記シミュレーション環境（３）は、前記仮想制御装置（２）と少なくとも間接的にデータ交換を行うための少なくとも一つのデータインタフェース（８）を含んでいる、テスト装置（１）において、
   仮想制御装置ピンユニット（９）が、少なくとも一つの仮想制御装置インタフェース（１０）を有しており、且つ、該仮想制御装置インタフェース（１０）を用いて、少なくとも前記仮想制御装置（２）の前記ソフトウェアコンポーネント（４）の前記外部データインタフェース（７）と接続されており、
   前記仮想制御装置ピンユニット（９）は、少なくとも一つのシミュレーション環境インタフェース（１１）を有しており、且つ、該シミュレーション環境インタフェースを用いて、少なくとも間接的に前記シミュレーション環境（３）の前記データインタフェース（８）と接続されており、
   前記仮想制御装置ピンユニット（９）は、少なくとも一つの仮想制御装置ピン（１２）を有しており、該仮想制御装置ピン（１２）は、シミュレートすべき実際の制御装置の物理的なインタフェースのピンに対応しており、前記仮想制御装置ピン（１２）を介して、前記物理的なインタフェースの対応するピンにおける物理的な制御装置信号をデータとして表す、仮想の物理的制御装置信号が伝送され、
   仮想影響付与ユニット（１３）が、少なくとも一つの第１のインタフェース（１４）及び第２のインタフェース（１５）を有しており、且つ、前記第１のインタフェース（１４）を用いて少なくとも前記制御装置ピンユニット（９）の前記仮想制御装置ピン（１２）と接続されており、前記第２のインタフェース（１５）を用いて前記シミュレーション環境（３）の前記データインタフェース（８）と接続されており、
   前記仮想影響付与ユニット（１３）は前記第１のインタフェース（１４）及び／又は前記第２のインタフェース（１５）を介して、影響を及ぼす仮想の物理的制御装置信号を出力する、
   ことを特徴とする、テスト装置（１）。
2. 前記仮想影響付与ユニット（１３）は、影響を及ぼす仮想の物理的制御装置信号を自立的に供給し、前記第１のインタフェース（１４）を介して前記仮想制御装置ピンユニット（９）に伝送する、請求項１に記載のテスト装置（１）。
3. 前記仮想影響付与ユニット（１３）は、前記シミュレーション環境（３）からの情報を要しない、請求項２に記載のテスト装置（１）。
4. 前記仮想影響付与ユニット（１３）は、前記シミュレーション環境（３）からの情報に基づき、影響を及ぼす仮想の物理的制御装置信号を計算し、前記第１のインタフェース（１４）を介して前記仮想制御装置ピンユニット（９）に伝送する、請求項１又は２に記載のテスト装置（１）。
5. 前記仮想影響付与ユニット（１３）は、前記仮想制御装置ピンユニット（９）から仮想の物理的制御装置信号を受信し、該受信した仮想の物理的制御装置信号から、影響を及ぼす仮想の物理的制御装置信号を計算する、請求項１乃至４のいずれか一項に記載のテスト装置（１）。
6. 前記仮想影響付与ユニット（１３）は、前記仮想制御装置ピンユニット（９）から仮想の物理的制御装置信号を受信し、該受信した仮想の物理的制御装置信号から、影響を及ぼす仮想の物理的制御装置信号を計算し、該影響を及ぼす仮想の物理的制御装置信号を前記第２のインタフェース（１５）を介して前記シミュレーション環境（３）に出力する、請求項５に記載のテスト装置（１）。
7. 前記仮想影響付与ユニット（１３）は、前記仮想制御装置ピンユニット（９）と前記シミュレーション環境（３）との間に接続されており、それにより、前記仮想制御装置（２）の前記ソフトウェアコンポーネント（４，５，６）の前記外部データインタフェース（７）との間接的な接続が確立されている、及び／又は、前記シミュレーション環境（３）の前記データインタフェース（８）の、前記仮想制御装置（２）の前記ソフトウェアコンポーネント（４，５，６）の前記外部データインタフェース（７）に対応する部分との接続が確立されている、請求項１乃至６のいずれか一項に記載のテスト装置（１）。
8. 前記仮想影響付与ユニット（１３）は、前記仮想制御装置（２）の前記ソフトウェアコンポーネント（４，５，６）の前記外部データインタフェース（７）からの情報に基づき、及び／又は、前記シミュレーション環境（３）の前記データインタフェース（８）の、前記仮想制御装置（２）の前記ソフトウェアコンポーネント（４，５，６）の前記外部データインタフェース（７）に対応する部分からの情報に基づき、影響を及ぼす仮想の物理的制御装置信号を計算する、請求項７に記載のテスト装置（１）。
9. 前記仮想影響付与ユニット（１３）は、影響を及ぼす仮想の物理的制御装置信号を、影響を及ぼす仮想の制御装置ピン（１２）において電気的な欠陥を再現するために計算する、請求項１乃至８のいずれか一項に記載のテスト装置（１）。
10. 前記仮想影響付与ユニット（１３）は、
    影響を及ぼす仮想の制御装置ピンにおいて、アースに対する短絡、給電電圧又は他の外部電位に対応する電圧値を出力し、及び／又は、
    二つの仮想制御装置ピン間の短絡をシミュレートするために、該当する二つの仮想制御装置ピンに、影響を及ぼす仮想の物理的制御装置信号として同一の電圧値を出力し、及び／又は、
    種々の仮想制御装置ピンに対して設定されている値を相互に交換し、影響を及ぼす仮想の物理的制御装置信号として出力し、
    開かれた仮想制御装置ピンを、該仮想制御装置ピンにおける電気抵抗値を設定することによってシミュレートする、請求項９に記載のテスト装置（１）。
11. 前記仮想影響付与ユニット（１３）は少なくとも一つの仮想の電気的な欠陥線路（１７，１８）を有しており、該仮想の電気的な欠陥線路（１７，１８）は前記第１のインタフェース（１４）の端子及び／又は前記第２のインタフェース（１５）の端子と接続可能である、請求項１乃至１０のいずれか一項に記載のテスト装置（１）。
12. 前記仮想の電気的な欠陥線路（１７，１８）に仮想の物理的な特性量を印加可能であり、それにより該印加された仮想の物理的な特性量は、前記第１のインタフェース（１４）の接続されている端子に対する設定及び／又は前記第２のインタフェース（１５）の接続されている端子に対する設定としても作用する、請求項１１に記載のテスト装置（１）。
13. 前記仮想の物理的な特性量は電圧、電流又は電気抵抗である、請求項１２に記載のテスト装置（１）。
14. 前記仮想の物理的な特性量は、該特性量の時間的な信号経過である、請求項１２又は１３に記載のテスト装置（１）。
15. 前記仮想の電気的な欠陥線路（１７，１８）に印加されている前記仮想の物理的な特性量は、外部から前記仮想影響付与ユニット（１３）に設定される、及び／又は、前記仮想影響付与ユニット（１３）によって計算される、請求項１２乃至１４のいずれか一項に記載のテスト装置（１）。
16. 前記仮想制御装置ピンユニット（９）は、前記仮想の物理的制御装置信号に影響を及ぼすためのプログラムコード及び／又は前記仮想の物理的制御装置信号を求めるためのプログラムコードを生成する、請求項１乃至１５のいずれか一項に記載のテスト装置（１）。
17. 少なくとも、前記仮想制御装置（２）のプログラムコード、前記シミュレーション環境（３）のプログラムコード、及び、前記仮想制御装置（２）によって生成されるプログラムコードが一つの共通のシミュレーションにおいて実行される、請求項１乃至１６のいずれか一項に記載のテスト装置（１）。

Images