JP5880687B2 - データ処理装置およびデータ処理方法 - Google Patents
データ処理装置およびデータ処理方法 Download PDFInfo
- Publication number
- JP5880687B2 JP5880687B2 JP2014507102A JP2014507102A JP5880687B2 JP 5880687 B2 JP5880687 B2 JP 5880687B2 JP 2014507102 A JP2014507102 A JP 2014507102A JP 2014507102 A JP2014507102 A JP 2014507102A JP 5880687 B2 JP5880687 B2 JP 5880687B2
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing program
- error
- program
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
(データ処理システムの構成)
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。図1は、実施の形態1にかかるデータ処理装置を含むデータ処理システムの構成例を示す図である。図1に示すデータ処理システム100は、所定の設置領域内に配置された複数のセンサーチップ(データ処理装置)101と、設置領域内の複数のセンサーチップ101のセンサー出力を無線等により受信し、情報を集約する親機102と、親機102が集約した情報をインターネット等のネットワーク103を介して受信するサーバーや利用者端末等の外部装置104とを含む。センサーチップ101は、設置箇所における所定の変位量を検出し、親機102に検出した情報を無線通信により送信する。
図2は、センサーチップの内部構成例を示すブロック図である。データ処理装置であるセンサーチップ101は、例えば、圧電素子や光電素子のような圧力や光の検出に基づいて電力を生成するセンサー201を含む。また、親機102と無線通信するためのアンテナ202および無線通信回路(RF)203と、センサー201と、無線通信回路203からの電気信号をデジタルデータに変換するためのインターフェース(I/O)回路204を含む。また、センサー201からのデータを処理するためのマイクロプロセッサ(MCU)205と、MCU205における処理の一時データを格納するためのRAM206と、MCU205が実行する処理プログラム等を格納するための格納部(ROM)207と、電力供給が途絶えたとき等においてもデータを保持可能な不揮発メモリ208と、これらI/O回路204〜不揮発メモリ208を接続するバス209と、センサーチップ101の各部に駆動電源を供給する電源回路210等を含む。
図3は、親機の内部構成例を示すブロック図である。親機102は、バッテリーや外部電源に基づき動作する。親機102は、センサーチップ101のプロセッサ(MCU)205よりも高性能なプロセッサ(CPU)301と、大容量のROM302およびRAM303と、インターフェース(I/O)回路304と、これらCPU301〜I/O回路304とを接続するバス305とを含む。また、I/O回路304には、親機102と無線通信するためのアンテナ306および無線通信回路(RF)307と、ネットワークI/F308が接続されている。これにより、親機102は、ネットワークI/F308を介して、TCP/IPのプロトコル処理等により、インターネット等のネットワーク網を介して利用者端末やサーバー等の外部装置104と通信を行う。
図4は、センサーチップが検出し処理する複数のデータを示すタイムチャートである。横軸は時間である。センサーチップ101は、複数のセンサー201a,201bにより、もしくは一つのセンサー201により性質の異なる複数の変位量を検出する。一つのセンサー201の場合、複数の変位量を検出する複数の検出素子を備え、単一の端子から異なる複数の変位量を出力する。
センサーチップ101は、電力供給が途絶えると、RAM206と、MCU205内のレジスタの情報は全て失われる。そして、再度電力が供給されたときに、MCU205内のレジスタは初期化され、MCU205はROM207の0番地からプログラムを読み出して実行を開始する。
図6は、親機が行うセンサーチップの起動の処理内容を示すフローチャートである。図1に示したように、設置領域にセンサーチップ101を設置し、親機102についても設置が完了したとする。この後、利用者は、ネットワーク103を介して親機102にシステムの動作開始を指示する。親機102のCPU301は、この動作開始の指示をネットワークI/F308を介して受信する(ステップS601)。これにより、CPU301は、無線通信回路307およびアンテナ306を介して無線電波によりセンサーチップ101に対して起動信号を出力し(ステップS602)、センサーチップ101の起動を終了する。詳細は図示しないが、設置領域に設置された複数のセンサーチップ101に対して同様の起動処理を行う。
次に、センサーチップ101のMCU205が行う処理の詳細について説明する。上述したように、MCU205は、電源が投入されると、0番地に配置された処理呼び出しプログラム501を実行する(図5参照)。
図7は、センサーチップが行う処理読み出しプログラムの処理内容を示すフローチャートである。MCU205が実行する処理呼び出しプログラム501は、はじめに、不揮発メモリ208に記録されたデータを読み込み(ステップS701)、読み込んだデータの値が示すアドレスへジャンプし(ステップS702)、処理を終了する。
図8は、センサーチップが行うセンサー起動プログラムの処理内容を示すフローチャートである。MCU205が実行するセンサー起動プログラム502は、はじめに、不揮発メモリ208にデータ処理プログラム503の開始アドレスを記録し(ステップS801)、センサー201を起動させ(ステップS802)、アイドル状態となる。上述したように、センサー201が複数の場合、あらかじめ定められた順番により、例えば、センサー1(201a)、センサー2(201b)の順で交互に検出信号を出力し始める。センサー201の起動後はMCU205を停止状態に変更する。
図9は、センサーチップが行うデータ処理プログラムの処理内容を示すフローチャートである。2つのセンサー1,2(201a,201b)のデータ処理を行う例を用いて説明する。MCU205が実行するデータ処理プログラム1(503a)は、はじめに、センサー1(201a)のデータ処理に対応するエラー処理プログラム1(504a)の開始アドレスを不揮発メモリ208に記録する(ステップS901)。この後、MCU205は、センサー201が検出したデータを受け取ってデータ処理プログラム1(503a)によりデータを処理する(ステップS902)。次に、MCU205は、センサー2(201b)から出力されるデータに対応するデータ処理プログラム2(503b)の開始アドレスを不揮発メモリ208に記録し(ステップS903)、アイドル状態(MCU205を停止状態)に変更する。
エラー処理プログラム504が行う処理の内容は、センサー201の種類、親機102によるデータ収集の目的等によって異なる。図10および図11を用いてエラー処理の例を説明する。
図12は、親機が行うエラー時の処理内容の一例を示すフローチャートである。センサーチップ101がエラーを発生したとき、センサーチップ101は、エラー情報を親機102に無線電波により送信する。親機102のCPU301は、エラー情報を受信すると(ステップS1201)、エラー情報を解析する(ステップS1202)。このエラー情報の解析では、例えば、エラーを起こしたセンサーチップ101の種別やエラーの種別を解析する。このほか、エラー情報受信時における初回起動からの経過時間や発生頻度などを解析する。
実施の形態1では、センサー201のデータ出力順番が決まっており、出力順番の1周期の中で一つのセンサー201が一度だけデータを出力し、また、一つのデータ処理プログラム503に対して次に実行するデータ処理プログラム503を一意としている。実施の形態2では、例として、出力順番の1周期の中でセンサー1→センサー1→センサー2の順番でセンサー1(201a)が2回続けてデータ出力した後に、センサー2(201b)が1回データ出力することに対応する。仮に、実施の形態1における説明に基づき、センサーが続けて2回データ出力する構成に対応しようとすると、センサー1の同一周期中での1回目のデータ出力のときと2回目のデータ出力のときでデータ処理プログラム503を別々に用意する必要があり効率が悪くなる。実施の形態2は、このような、同一周期でデータ処理プログラム503を連続して実行することに対応したものである。
図15は、センサーチップが行う処理読み出しプログラムの処理内容を示すフローチャートである。センサーチップ101に電源が投入されると、MCU205は、ROM207の0番地に格納された呼び出しプログラム501を実行する。処理呼び出しプログラム501は、まず不揮発メモリ208に記録されているテーブルIDと処理IDを読み込む(ステップS1501)。次に、MCU205は、これら読み込んだテーブルIDと処理IDに対応する処理プログラムの開始アドレスをROM207上のアドレステーブル1305から取得する(ステップS1502)。
図16は、センサーチップが行うセンサー起動プログラムの処理内容を示すフローチャートである。センサー起動プログラム502は、はじめに、センサー201を動作開始させ(ステップS1601)、この後、不揮発メモリ208のテーブルIDに”0”を記録し(ステップS1602)、MCU205を停止状態に変更させる(ステップS1603)、アイドル状態となる。
センサー201が動作を開始して、センサー201からの電力によりMCU205が起動すると、今度は不揮発メモリ208のテーブルIDが”0”であり、処理IDも”0”が記録されているため、アドレステーブル1305の対応する箇所(テーブルID=0,処理ID=0)に記録されているデータ処理プログラム1(図14の1402)が実行される。
図18は、センサーチップが行うエラー処理プログラムの処理内容の一例を示すフローチャートである。エラー処理プログラム504では、例えば、MCU205は、親機102にエラー発生を通知し(ステップS1801)、その後、不揮発メモリ208のテーブルIDに”0”を記録し(ステップS1802)、エラー発生したセンサー201のセンサーチップ101の動作を継続させる。
前記データ処理プログラムの実行開始前に、当該データ処理プログラムに対応する前記エラー処理プログラムの情報をメモリに記録し、
前記データ処理プログラム終了後に、次回実行予定の他のデータ処理プログラムの情報を前記メモリに更新記録し、
次回のプログラム処理の開始時に、前記メモリに記録された情報に対応する前記データ処理プログラムまたは前記エラー処理プログラムに切り替えるプロセッサと、
を備えたことを特徴とするデータ処理装置。
前記プロセッサは、前記センサーの出力順序があらかじめ定められ、時系列に異なって入力される複数の変位量のデータに対応する前記データ処理プログラムに切り替えて実行処理することを特徴とする付記1に記載のデータ処理装置。
次回処理の開始時に、前記メモリに記録された開始アドレスを読み込み、前記格納部の当該開始アドレスにジャンプして該当する前記データ処理プログラムまたは前記エラー処理プログラムに切り替えて実行することを特徴とする付記1に記載のデータ処理装置。
前記アドレステーブルには、異なる処理順のエントリに、同一または異なる前記データ処理プログラムの開始アドレスを格納自在であり、
前記プロセッサは、前記アドレステーブルの処理順について前回と次回とが同一の開始アドレスの場合、前記データ処理プログラムを前記格納部から読み出して連続実行可能としたことを特徴とする付記1〜8のいずれか一つに記載のデータ処理装置。
前記プロセッサは、前記一つの周期の最終のデータ処理プログラム終了後に初期の処理として設定された前記データ処理プログラムの開始アドレスに戻り読み込む処理を行うことにより、複数の周期にわたり継続して前記データ処理プログラムを実行することを特徴とする付記9に記載のデータ処理装置。
前記プロセッサにより、前記データ処理プログラム終了後に、次回実行予定の他のデータ処理プログラムの情報を前記メモリに更新記録する第2工程と、
前記プロセッサによる次回のプログラム処理の開始時に、前記メモリに記録された情報に対応する前記データ処理プログラムまたは前記エラー処理プログラムに切り替える第3工程と、
を含むことを特徴とするデータ処理方法。
101 センサーチップ(データ処理装置)
102 親機
103 ネットワーク
104 外部装置
201(201a,201b) センサー
202 アンテナ
203 無線通信回路
204 I/O回路
205 プロセッサ(MCU)
206 RAM
207 ROM
208 不揮発メモリ
209 バス
210 電源回路
301 プロセッサ(CPU)
306 アンテナ
307 無線通信回路
501 処理呼び出しプログラム
502 センサー起動プログラム
503 データ処理プログラム
504 エラー処理プログラム
1305 アドレステーブル
Claims (11)
- 複数のデータ処理プログラムと、当該データ処理プログラムのエラー時に対応したエラー処理プログラムを格納する格納部と、
前記データ処理プログラムの実行開始前に、当該データ処理プログラムに対応する前記エラー処理プログラムの情報をメモリに記録し、
前記データ処理プログラム終了後に、次回実行予定の他のデータ処理プログラムの情報を前記メモリに更新記録し、
次回のプログラム処理の開始時に、前記メモリに記録された情報に対応する前記データ処理プログラムまたは前記エラー処理プログラムに切り替え、
前記データ処理プログラムが正常終了したか否かに応じて、次回実行予定の他のデータ処理プログラムの情報を前記メモリに更新記録し、
前記データ処理プログラムが正常終了しなかった場合、前記エラー処理プログラムを実行し、前記データ処理プログラムのエラー時に対応したエラー処理を行うプロセッサと、
を備えたことを特徴とするデータ処理装置。 - 前記メモリは、不揮発メモリであることを特徴とする請求項1に記載のデータ処理装置。
- 異なる複数の変位量を検出する一つまたは複数のセンサーを備え、
前記プロセッサは、前記センサーの出力順序があらかじめ定められ、時系列に異なって入力される複数の変位量のデータに対応する前記データ処理プログラムに切り替えて実行処理することを特徴とする請求項1に記載のデータ処理装置。 - 前記プロセッサは、前記メモリに、前記データ処理プログラムあるいは前記エラー処理プログラムの開始アドレスを記録し、
次回処理の開始時に、前記メモリに記録された開始アドレスを読み込み、前記格納部の当該開始アドレスにジャンプして該当する前記データ処理プログラムまたは前記エラー処理プログラムに切り替えて実行することを特徴とする請求項1に記載のデータ処理装置。 - 前記プロセッサは、前記エラー処理プログラムの実行時に、外部装置に対し、通信部を介した通信によりエラー発生を通知することを特徴とする請求項1に記載のデータ処理装置。
- 前記プロセッサは、前記エラー処理プログラムの実行時に、状態を初期化して動作を停止させることを特徴とする請求項1に記載のデータ処理装置。
- 前記センサーによる変位量検出時の起電力に基づく電力を生成する電源部を備え、当該電源部により生成した電力に基づき動作することを特徴とする請求項3に記載のデータ処理装置。
- 前記電源部は、通信部による外部装置との通信時の起電力に基づく電力を生成することを特徴とする請求項7に記載のデータ処理装置。
- 前記格納部は、さらに、前記データ処理プログラムと、当該データ処理プログラムに対応する前記エラー処理プログラムの開始アドレスとを2次元配列し、処理順を設定したアドレステーブルを含み、
前記アドレステーブルには、異なる処理順のエントリに、同一または異なる前記データ処理プログラムの開始アドレスを格納自在であり、
前記プロセッサは、前記アドレステーブルの処理順について前回と次回とが同一の開始アドレスの場合、前記データ処理プログラムを前記格納部から読み出して連続実行可能としたことを特徴とする請求項1〜8のいずれか一つに記載のデータ処理装置。 - 前記アドレステーブルには、複数の前記データ処理プログラムの実行順を一つの周期分だけ設定しておき、
前記プロセッサは、前記一つの周期の最終のデータ処理プログラム終了後に初期の処理として設定された前記データ処理プログラムの開始アドレスに戻り読み込む処理を行うことにより、複数の周期にわたり継続して前記データ処理プログラムを実行することを特徴とする請求項9に記載のデータ処理装置。 - プロセッサにより、データ処理プログラムの実行開始前に、当該データ処理プログラムに対応するエラー処理プログラムの情報をメモリに記録する第1工程と、
前記プロセッサにより、前記データ処理プログラム終了後に、次回実行予定の他のデータ処理プログラムの情報を前記メモリに更新記録する第2工程と、
前記プロセッサによる次回のプログラム処理の開始時に、前記メモリに記録された情報に対応する前記データ処理プログラムまたは前記エラー処理プログラムに切り替える第3工程と、を含み、
前記第3工程では、前記データ処理プログラムが正常終了したか否かに応じて、次回実行予定の他のデータ処理プログラムの情報を前記メモリに更新記録し、前記データ処理プログラムが正常終了しなかった場合、前記エラー処理プログラムを実行し、前記データ処理プログラムのエラー時に対応したエラー処理を行うことを特徴とするデータ処理方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/057991 WO2013145133A1 (ja) | 2012-03-27 | 2012-03-27 | データ処理装置およびデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013145133A1 JPWO2013145133A1 (ja) | 2015-08-03 |
JP5880687B2 true JP5880687B2 (ja) | 2016-03-09 |
Family
ID=49258500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014507102A Expired - Fee Related JP5880687B2 (ja) | 2012-03-27 | 2012-03-27 | データ処理装置およびデータ処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9823971B2 (ja) |
JP (1) | JP5880687B2 (ja) |
TW (1) | TWI475377B (ja) |
WO (1) | WO2013145133A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7080065B2 (ja) | 2018-02-08 | 2022-06-03 | 株式会社Screenホールディングス | データ処理方法、データ処理装置、データ処理システム、およびデータ処理プログラム |
JP7075771B2 (ja) * | 2018-02-08 | 2022-05-26 | 株式会社Screenホールディングス | データ処理方法、データ処理装置、データ処理システム、およびデータ処理プログラム |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044337A (en) * | 1975-12-23 | 1977-08-23 | International Business Machines Corporation | Instruction retry mechanism for a data processing system |
JPS5318932A (en) | 1976-08-05 | 1978-02-21 | Fujitsu Ltd | Program module coupling system |
JPS60246441A (ja) * | 1984-05-21 | 1985-12-06 | Anritsu Corp | マイクロコンピユ−タ |
US5146569A (en) * | 1986-10-24 | 1992-09-08 | Hitachi, Ltd. | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension |
US5592675A (en) * | 1992-01-08 | 1997-01-07 | Hitachi, Ltd. | Computer controlled method and system capable of preserving information representing plural work states and recovering the work states |
US6178523B1 (en) * | 1998-06-12 | 2001-01-23 | Philips Consumer Communications Lp | Battery-operated device with power failure recovery |
US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
US7043416B1 (en) * | 2001-07-27 | 2006-05-09 | Lsi Logic Corporation | System and method for state restoration in a diagnostic module for a high-speed microprocessor |
JP2004078294A (ja) * | 2002-08-09 | 2004-03-11 | Hitachi Kokusai Electric Inc | 信号処理装置 |
TW588263B (en) * | 2002-12-20 | 2004-05-21 | Ind Tech Res Inst | Java script language program error processing method applied to distributed web |
US7430691B2 (en) * | 2003-10-09 | 2008-09-30 | International Business Machines Corporation | Method, system, and product for providing extended error handling capability in host bridges |
US7260752B2 (en) * | 2004-02-19 | 2007-08-21 | International Business Machines Corporation | Method and apparatus for responding to critical abstracted platform events in a data processing system |
US7373558B2 (en) * | 2004-09-23 | 2008-05-13 | Intel Corporation | Vectoring process-kill errors to an application program |
KR100768919B1 (ko) * | 2004-12-23 | 2007-10-19 | 삼성전자주식회사 | 전원 생성 장치 |
US7634687B2 (en) * | 2005-01-13 | 2009-12-15 | Microsoft Corporation | Checkpoint restart system and method |
US8166338B2 (en) * | 2009-06-04 | 2012-04-24 | International Business Machines Corporation | Reliable exception handling in a computer system |
JP5431111B2 (ja) | 2009-10-22 | 2014-03-05 | 株式会社日立製作所 | 情報処理装置及びシステム設定方法 |
WO2012106931A1 (zh) * | 2011-07-26 | 2012-08-16 | 华为技术有限公司 | 一种应用程序的内存错误修复方法 |
JP6044316B2 (ja) * | 2012-12-12 | 2016-12-14 | 株式会社デンソー | 車載電子制御装置 |
US9519532B2 (en) * | 2014-01-20 | 2016-12-13 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Handling system interrupts with long-running recovery actions |
-
2012
- 2012-03-27 WO PCT/JP2012/057991 patent/WO2013145133A1/ja active Application Filing
- 2012-03-27 JP JP2014507102A patent/JP5880687B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-30 TW TW102103456A patent/TWI475377B/zh not_active IP Right Cessation
-
2014
- 2014-09-25 US US14/496,719 patent/US9823971B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9823971B2 (en) | 2017-11-21 |
TWI475377B (zh) | 2015-03-01 |
US20150012777A1 (en) | 2015-01-08 |
WO2013145133A1 (ja) | 2013-10-03 |
JPWO2013145133A1 (ja) | 2015-08-03 |
TW201346531A (zh) | 2013-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110780921B (zh) | 数据处理方法和装置、存储介质及电子装置 | |
CN113727079B (zh) | 一种图像信号处理方法及装置、电子设备 | |
JP5880687B2 (ja) | データ処理装置およびデータ処理方法 | |
US20110066780A1 (en) | Data processing apparatus and method for measuring a value of a predetermined property of transactions | |
JP2008310748A (ja) | タスク実行時間記録装置、タスク実行時間記録方法、及びタスク実行時間記録用プログラム | |
CN112506992B (zh) | Kafka数据的模糊查询方法、装置、电子设备和存储介质 | |
CN112887222A (zh) | 数据上报方法、装置、存储介质及电子设备 | |
CN107329773A (zh) | 一种电子设备重启后的处理方法、电子设备和存储装置 | |
CN106030544B (zh) | 计算机设备内存的检测方法和计算机设备 | |
JP5831637B2 (ja) | データ処理装置、データ処理システムおよびデータ処理方法 | |
CN110018986B (zh) | 异常快照识别方法及装置 | |
CN114327854A (zh) | 利用协程处理业务请求的方法及相关设备 | |
CN115082038A (zh) | 系统集成方法、装置及电子设备 | |
CN106980555A (zh) | 一种超时线程处理方法及装置 | |
US20090070358A1 (en) | Apparatus, method, and computer program product for processing information | |
US9645906B2 (en) | Electronic apparatus detecting a plurality of devices using a plurality of processors and method of detecting a plurality of devices using a plurality of processors | |
US8332562B2 (en) | System to reduce the time and complexity of self configuring systems | |
US8452943B2 (en) | Apparatus and method for address generation for array processor and array processor | |
CN102111492A (zh) | 一种用于移动终端的开机检测的方法、装置及移动终端 | |
CN110784596A (zh) | 一种处理事件信息的方法与设备 | |
CN110764997B (zh) | 一种数据库接口符合性测试方法以及装置 | |
CN117935900A (zh) | 存储芯片检测方法、装置及计算机设备 | |
CN109726053B (zh) | 数据库控制中心的切换方法、装置及计算机设备 | |
JP5696900B2 (ja) | 携帯型電子機器を保持する電子機器 | |
JP6536250B2 (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5880687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |