JP5862383B2 - Multi-channel frame synchronizer - Google Patents

Multi-channel frame synchronizer Download PDF

Info

Publication number
JP5862383B2
JP5862383B2 JP2012057406A JP2012057406A JP5862383B2 JP 5862383 B2 JP5862383 B2 JP 5862383B2 JP 2012057406 A JP2012057406 A JP 2012057406A JP 2012057406 A JP2012057406 A JP 2012057406A JP 5862383 B2 JP5862383 B2 JP 5862383B2
Authority
JP
Japan
Prior art keywords
frame synchronization
synchronization signal
signal
video
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012057406A
Other languages
Japanese (ja)
Other versions
JP2013192076A (en
Inventor
直人 菅
直人 菅
健郎 本間
健郎 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Original Assignee
NTT Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp filed Critical NTT Electronics Corp
Priority to JP2012057406A priority Critical patent/JP5862383B2/en
Publication of JP2013192076A publication Critical patent/JP2013192076A/en
Application granted granted Critical
Publication of JP5862383B2 publication Critical patent/JP5862383B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複数のチャンネルの映像信号を入力し、フレーム同期処理を施して出力する多チャンネルフレーム同期装置に関する。   The present invention relates to a multi-channel frame synchronization apparatus that inputs video signals of a plurality of channels, performs frame synchronization processing, and outputs them.

多チャンネルフレーム同期装置において、同期処理を施すための同期信号は、外部から入力する場合と、映像信号から抽出する場合がある（例えば、特許文献１参照）。   In a multi-channel frame synchronization device, a synchronization signal for performing synchronization processing may be input from the outside or extracted from a video signal (see, for example, Patent Document 1).

特開２００８−３０１１４６号公報JP 2008-301146 A

同期信号を映像信号から抽出すれば、外部から入力する場合に必要なインタフェース部分が不要となる。しかし、同期信号を抽出する映像信号が途切れた場合、全ての映像信号のフレーム同期が取れなくなるという問題があった。   If the synchronization signal is extracted from the video signal, an interface portion necessary for inputting from the outside becomes unnecessary. However, when the video signal from which the synchronization signal is extracted is interrupted, there is a problem that the frame synchronization of all the video signals cannot be obtained.

本発明は、上述のような課題を解決するためになされたもので、その目的は映像信号が途切れた場合でもフレーム同期を取ることができる多チャンネルフレーム同期装置を得るものである。   The present invention has been made in order to solve the above-described problems, and an object of the present invention is to obtain a multi-channel frame synchronization apparatus that can perform frame synchronization even when a video signal is interrupted.

本発明に係る多チャンネルフレーム同期装置は、入力した複数のチャンネルの映像信号のうち途切れていないものの中から所定の優先順位に従って主映像信号を選択し、前記主映像信号からフレーム同期信号を基準フレーム同期信号として抽出する主映像信号選択部と、前記基準フレーム同期信号を用いて前記複数のチャンネルの映像信号にフレーム同期処理を施して、同期した前記複数のチャンネルの映像信号を出力するフレーム同期処理部とを備えることを特徴とする。   A multi-channel frame synchronization apparatus according to the present invention selects a main video signal according to a predetermined priority order from among uninterrupted video signals of a plurality of input channels, and selects a frame synchronization signal from the main video signal as a reference frame. A main video signal selection unit that extracts as a synchronization signal, and a frame synchronization process that performs frame synchronization processing on the video signals of the plurality of channels using the reference frame synchronization signal and outputs the synchronized video signals of the plurality of channels And a section.

本発明により、映像信号が途切れた場合でもフレーム同期を取ることができる。   According to the present invention, frame synchronization can be achieved even when the video signal is interrupted.

本発明の実施の形態に係る多チャンネルフレーム同期装置を示す図である。1 is a diagram showing a multi-channel frame synchronization apparatus according to an embodiment of the present invention. 本発明の実施の形態に係る主映像信号選択部を示す図である。It is a figure which shows the main video signal selection part which concerns on embodiment of this invention. 本発明の実施の形態に係るフレーム同期処理部を示す図である。It is a figure which shows the frame-synchronization process part which concerns on embodiment of this invention.

図１は、本発明の実施の形態に係る多チャンネルフレーム同期装置を示す図であり、ＳＭＰＴＥ規格で規定されるＳＤＩ信号を処理する場合の構成例を示している。この装置は、デシリアライザ部１０、主映像信号選択部２０、フレーム同期処理部３０、及びシリアライザ部４０を備える。入出力する映像信号の数は３つである。   FIG. 1 is a diagram showing a multi-channel frame synchronization apparatus according to an embodiment of the present invention, and shows a configuration example in the case of processing an SDI signal defined by the SMPTE standard. This apparatus includes a deserializer unit 10, a main video signal selection unit 20, a frame synchronization processing unit 30, and a serializer unit 40. The number of input / output video signals is three.

デシリアライザ部１０は、入力された映像信号１，２，３からそれぞれ映像クロック１，２，３を抽出し、シリアルの映像データ１，２，３のサンプリングを行う。そして、サンプリングしたシリアルの映像データ１，２，３をパラレルデータに変換する。   The deserializer unit 10 extracts the video clocks 1, 2, and 3 from the input video signals 1, 2, and 3, respectively, and samples the serial video data 1, 2, and 3. Then, the sampled serial video data 1, 2, 3 are converted into parallel data.

主映像信号選択部２０は、入力した複数のチャンネルの映像信号のうち途切れていないものの中から所定の優先順位に従って主映像信号を選択する。そして、主映像信号からフレーム同期信号及び映像クロックをそれぞれ基準フレーム同期信号及び基準映像クロックとして抽出する。   The main video signal selection unit 20 selects a main video signal according to a predetermined priority from among the input video signals of a plurality of channels that are not interrupted. Then, the frame synchronization signal and the video clock are extracted from the main video signal as the reference frame synchronization signal and the reference video clock, respectively.

フレーム同期処理部３０は、基準フレーム同期信号及び基準映像クロックを用いて映像データ１，２，３にフレーム同期処理を施して、基準フレーム同期信号及び基準映像クロックに同期した複数のチャンネルの映像データ１ｓ，２ｓ，３ｓを出力する。   The frame synchronization processing unit 30 performs frame synchronization processing on the video data 1, 2, and 3 using the reference frame synchronization signal and the reference video clock, and the video data of a plurality of channels synchronized with the reference frame synchronization signal and the reference video clock. 1s, 2s, and 3s are output.

シリアライザ部４０は、パラレルデータの映像データ１ｓ，２ｓ，３ｓをシリアルデータに変換し、データとクロックが重畳されたシリアルの映像信号１，２，３として出力する。   The serializer unit 40 converts the parallel data of the video data 1s, 2s, and 3s into serial data, and outputs the serial data as the serial video signals 1, 2, and 3 on which the data and the clock are superimposed.

図２は、本発明の実施の形態に係る主映像信号選択部を示す図である。主映像信号選択部２０は、入力判定・同期信号抽出部２１ａ，２１ｂ，２１ｃ、主映像信号判定部２２、及び基準信号セレクタ２３を有する。   FIG. 2 is a diagram illustrating a main video signal selection unit according to the embodiment of the present invention. The main video signal selection unit 20 includes input determination / synchronization signal extraction units 21 a, 21 b and 21 c, a main video signal determination unit 22, and a reference signal selector 23.

入力判定・同期信号抽出部２１ａ，２１ｂ，２１ｃは、映像データ１，２，３についてフレーム同期信号１，２，３を抽出し、それぞれの入力の有無を判定する。フレーム同期信号の抽出は、例えば、ＳＭＰＴＥ規格で規定されるＳＤＩ信号における有効画素の終わりを示す信号ＥＡＶを用いる。ＥＡＶを監視し、フレーム先頭のタイミングを検出した場合、その１クロック分をフレーム同期信号とする。具体的には、インターレスの場合は、映像データのＦビット（ＥＡＶに含まれる情報ビット）が１から０に変化するＥＡＶを検出する。プログレッシブの場合は、映像データのＶビット（ＥＡＶに含まれる情報ビット）が１から０に変化するＥＡＶを検出する。   The input determination / synchronization signal extraction units 21a, 21b, and 21c extract the frame synchronization signals 1, 2, and 3 from the video data 1, 2, and 3, and determine the presence or absence of each input. For extracting the frame synchronization signal, for example, a signal EAV indicating the end of the effective pixel in the SDI signal defined by the SMPTE standard is used. When the EAV is monitored and the timing of the beginning of the frame is detected, that one clock is used as a frame synchronization signal. Specifically, in the case of interlace, EAV in which the F bit (information bit included in EAV) of video data changes from 1 to 0 is detected. In the case of progressive, an EAV in which the V bit (information bit included in the EAV) of the video data changes from 1 to 0 is detected.

また、入力判定には、フレーム同期信号を用いる。具体的には、フレーム同期信号と次のフレーム同期信号との間隔を測定し、フレーム同期信号の間隔が直前の測定値と一致すれば入力は有効と判定し、フレーム同期信号の間隔が直前の測定値と不一致ならば入力は無効と判定する。   In addition, a frame synchronization signal is used for input determination. Specifically, the interval between the frame synchronization signal and the next frame synchronization signal is measured, and if the frame synchronization signal interval matches the previous measurement value, the input is determined to be valid, and the frame synchronization signal interval is If the measured value does not match, the input is determined to be invalid.

主映像信号判定部２２は、入力判定・同期信号抽出部２１により入力有りと判定された映像信号のうち所定の優先順位が最も高いものを主映像信号として選択する。優先順位とは、例えば入力系順（１⇒２⇒３）である。   The main video signal determination unit 22 selects a video signal having the highest predetermined priority as the main video signal among the video signals determined to be input by the input determination / synchronization signal extraction unit 21. The priority order is, for example, input system order (1⇒2⇒3).

基準信号セレクタ２３は、複数のチャンネルの映像信号のフレーム同期信号１，２，３を入力し、主映像信号判定部２２が選択した映像信号のフレーム同期信号及び映像クロックをそれぞれ基準フレーム同期信号及び基準映像クロックとして出力する。   The reference signal selector 23 receives the frame synchronization signals 1, 2, and 3 of the video signals of a plurality of channels, and uses the frame synchronization signal and the video clock of the video signal selected by the main video signal determination unit 22 as the reference frame synchronization signal and the video signal, respectively. Output as reference video clock.

図３は、本発明の実施の形態に係るフレーム同期処理部を示す図である。フレーム同期処理部３０はフレームシンクロナイザ３１，３２，３３を有する。フレームシンクロナイザ３１は、フレームメモリ３１ａと、映像データ１をフレームメモリ３１ａに書き込む書込制御部３１ｂと、書込制御部３１ｂからの入力フレーム番号通知と基準フレーム同期信号及び基準映像クロックに応じてフレームメモリ３１ａから映像データ１を読み出す読出制御部３１ｃとを有する。これにより、フレームシンクロナイザ３１は、映像データ１を基準フレーム同期信号及び基準映像クロックに同期させた映像データ１ｓを出力する。フレームシンクロナイザ３２，３３も同様の機能を有する。   FIG. 3 is a diagram showing a frame synchronization processing unit according to the embodiment of the present invention. The frame synchronization processing unit 30 includes frame synchronizers 31, 32, and 33. The frame synchronizer 31 includes a frame memory 31a, a write control unit 31b that writes video data 1 to the frame memory 31a, an input frame number notification from the write control unit 31b, a frame according to a reference frame synchronization signal, and a reference video clock. A read control unit 31c for reading video data 1 from the memory 31a. Accordingly, the frame synchronizer 31 outputs video data 1s obtained by synchronizing the video data 1 with the reference frame synchronization signal and the reference video clock. The frame synchronizers 32 and 33 have the same function.

以上説明したように、本実施の形態では、入力した複数の映像信号のうち途切れていないものから基準フレーム同期信号を抽出し、それを用いて複数のチャンネルの映像信号にフレーム同期処理を施す。このように映像信号が途切れているかどうかを判定し、途切れた場合は同期信号の抽出対象を他の映像信号に切り替えることで、映像信号が途切れた場合でもフレーム同期を取ることができる。   As described above, in this embodiment, a reference frame synchronization signal is extracted from a plurality of input video signals that are not interrupted, and is used to perform frame synchronization processing on the video signals of a plurality of channels. In this way, it is determined whether or not the video signal is interrupted. If the video signal is interrupted, the synchronization signal extraction target is switched to another video signal, so that frame synchronization can be achieved even when the video signal is interrupted.

また、同期信号を外部から入力する場合には同期信号のズレにより全ての出力映像に周期乱れが発生する可能性があるが、本実施の形態では主映像信号となる１系統の映像については同期乱れを回避することができる。   In addition, when the synchronization signal is input from the outside, there is a possibility that periodic disturbance occurs in all output videos due to the shift of the synchronization signal, but in this embodiment, one system of video that is the main video signal is synchronized. Disturbance can be avoided.

２０ 主映像信号選択部
２１ 入力判定・同期信号抽出部
２２ 主映像信号判定部
２３ 基準信号セレクタ
３０ フレーム同期処理部 20 main video signal selection unit 21 input determination / synchronization signal extraction unit 22 main video signal determination unit 23 reference signal selector 30 frame synchronization processing unit

Claims (3)

入力した複数のチャンネルの映像信号のうち途切れていないものの中から所定の優先順位に従って主映像信号を選択し、前記主映像信号からフレーム同期信号を基準フレーム同期信号として抽出する主映像信号選択部と、
前記基準フレーム同期信号を用いて前記複数のチャンネルの映像信号にフレーム同期処理を施して、同期した前記複数のチャンネルの映像信号を出力するフレーム同期処理部とを備えることを特徴とする多チャンネルフレーム同期装置。 A main video signal selection unit that selects a main video signal according to a predetermined priority order from among uninterrupted video signals of a plurality of input channels, and extracts a frame synchronization signal from the main video signal as a reference frame synchronization signal; ,
A multi-channel frame comprising: a frame synchronization processing unit that performs a frame synchronization process on the video signals of the plurality of channels using the reference frame synchronization signal and outputs the synchronized video signals of the plurality of channels. Synchronizer. 前記主映像信号選択部は、
前記複数のチャンネルの映像信号について入力の有無を判定し、それぞれのフレーム同期信号を抽出する入力判定・同期信号抽出部と、
前記入力判定・同期信号抽出部により入力有りと判定された前記映像信号のうち所定の優先順位が最も高いものを選択する主映像信号判定部と、
前記複数のチャンネルの映像信号の前記フレーム同期信号を入力し、前記主映像信号判定部が選択した前記映像信号の前記フレーム同期信号を前記基準フレーム同期信号として出力する基準信号セレクタとを有することを特徴とする請求項１に記載の多チャンネルフレーム同期装置。 The main video signal selector is
An input determination / synchronization signal extraction unit that determines the presence / absence of input for the video signals of the plurality of channels and extracts each frame synchronization signal;
A main video signal determination unit that selects the highest priority among the video signals determined to be input by the input determination / synchronization signal extraction unit;
A reference signal selector that inputs the frame synchronization signal of the video signals of the plurality of channels and outputs the frame synchronization signal of the video signal selected by the main video signal determination unit as the reference frame synchronization signal. The multi-channel frame synchronizer according to claim 1. 前記入力判定・同期信号抽出部は、前記複数のチャンネルの映像信号のそれぞれについてフレーム同期信号を抽出して前記フレーム同期信号と次の前記フレーム同期信号との間隔であるフレーム同期信号間隔を測定し、前記フレーム同期信号間隔が直前の前記フレーム同期信号間隔と一致した場合に入力有と判定し、それぞれの前記フレーム同期信号を出力することを特徴とする請求項２に記載の多チャンネルフレーム同期装置。  The input determination / synchronization signal extraction unit extracts a frame synchronization signal for each of the video signals of the plurality of channels and measures a frame synchronization signal interval that is an interval between the frame synchronization signal and the next frame synchronization signal. 3. The multi-channel frame synchronization apparatus according to claim 2, wherein when the frame synchronization signal interval coincides with the immediately preceding frame synchronization signal interval, it is determined that there is an input, and each of the frame synchronization signals is output. .
JP2012057406A 2012-03-14 2012-03-14 Multi-channel frame synchronizer Active JP5862383B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012057406A JP5862383B2 (en) 2012-03-14 2012-03-14 Multi-channel frame synchronizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012057406A JP5862383B2 (en) 2012-03-14 2012-03-14 Multi-channel frame synchronizer

Publications (2)

Publication Number Publication Date
JP2013192076A JP2013192076A (en) 2013-09-26
JP5862383B2 true JP5862383B2 (en) 2016-02-16

Family

ID=49391913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012057406A Active JP5862383B2 (en) 2012-03-14 2012-03-14 Multi-channel frame synchronizer

Country Status (1)

Country Link
JP (1) JP5862383B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2549616B2 (en) * 1984-12-03 1996-10-30 日本放送協会 Time division multiplex transmission apparatus and method
JPH0323775A (en) * 1989-06-21 1991-01-31 Hitachi Ltd Frame synchronizing signal detection circuit and input signal discrimination switching device using same
JP2744730B2 (en) * 1992-03-16 1998-04-28 シャープ株式会社 Facsimile broadcast receiver
JPH06291757A (en) * 1992-06-05 1994-10-18 Matsushita Electric Ind Co Ltd Synchronization protective circuit
JP2002281413A (en) * 2001-01-09 2002-09-27 Matsushita Electric Ind Co Ltd System for processing multiple screen video signal
JP3832263B2 (en) * 2001-03-12 2006-10-11 松下電器産業株式会社 Video data communication apparatus and video data communication system
JP4623069B2 (en) * 2007-09-14 2011-02-02 ソニー株式会社 Information processing apparatus and method, program, and recording medium

Also Published As

Publication number Publication date
JP2013192076A (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP3671920B2 (en) Skew adjustment circuit and skew adjustment method
US8913196B2 (en) Video processing device and video processing method including deserializer
JP5100489B2 (en) Imaging apparatus and signal processing method in the apparatus
US10257795B2 (en) Signal conversion apparatus, signal restoration apparatus and information processing apparatus
KR101388945B1 (en) Transmitting a plurality of asynchronous digital signal
JP6049554B2 (en) Image processing device
JP2017063281A (en) Signal processing circuit
JP6034703B2 (en) Conversion circuit, image processing apparatus, and conversion method
CN101395841A (en) Transmitter and transmitter/receiver
JP5862383B2 (en) Multi-channel frame synchronizer
JP2009047698A (en) Apparatus and method for measuring skew between channels in serial data communication
JP2008172657A (en) Receiver
US8345160B2 (en) Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method
US10057524B2 (en) Image capturing apparatus
US9069490B2 (en) Source device, communication system, method of controlling source device, and method of controlling sink device
JP2007115036A (en) Asynchronous transfer device and asynchronous transfer method
JP5423071B2 (en) Data transfer device and imaging device
JP2009239954A (en) Cycle shift detection device between serial data
JP4987957B2 (en) Head-separated imaging apparatus, control unit thereof, and signal processing method
JP5720356B2 (en) Audio demultiplexer and audio demultiplexing method
JP2009141689A (en) Analog/digital conversion system and scart-adapted system
KR102225619B1 (en) High-speed serial data receiving apparatus
JP6414702B2 (en) Image processing device
WO2017172008A1 (en) Time aware audio streams with heterogenous frame rates
JP2009171513A (en) Phase control apparatus, phase control method, and phase control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5862383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250