JP5858981B2

JP5858981B2 - シングルサプライｄ級アンプ

Info

Publication number: JP5858981B2
Application number: JP2013502559A
Authority: JP
Inventors: イーフォレジブレット; ジェイボールドウィンデビッド
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2010-03-30
Filing date: 2010-12-21
Publication date: 2016-02-10
Anticipated expiration: 2030-12-21
Also published as: JP2013524624A; US8008969B1; CN102844982B; CN102844982A; WO2011126527A1

Description

本発明は、全般的にＤ級アンプに関し、更に特定して言えば、信号サプライを用いるＤ級アンプに関連する。

現在、テキサスインスツルメンツインコーポレイテッド（ＴＩ）は、ＤＩＲＥＣＴＰＡＴＨ（商標）アーキテクチャを含む多数のオーディオアンプを提供している。このアーキテクチャの特徴の幾つかは、出力直流又はＤＣブロッキングキャパシタが必要とされないこと、及び負の供給レールがあることである。一例は、ＴＩのＴＰＡ６１４０Ａ２であり、これは、チャージポンプを用いて（正のサプライからの）電圧を反転させて、ＤＣブロッキングキャパシタを必要とすることなくヘッドホン増幅器出力が０Ｖでセンターとなり得るように負のサプライ電圧をつくる、Ｇ級増幅器である。しかし、このアーキテクチャに関連する幾つかのトレードオフがある。即ち、負のサプライ電圧を供給することは、それが効率を低減させるだけでなく、幾つかの外部構成要素を必要とする。また、この種のデバイスは、個別の電力管理回路（即ち、バック・コンバータ）を有する必要もある場合がある。従って、こういった欠点なしに同様の利点を提供する方法又は装置が求められている。

幾つかの他の従来の回路が、米国特許番号第６，３２０，４６０号、第６，７５３，７２９号、第７，３３０，０６９号、及び第７，４００，１９１号に記載されている。

本発明の例示の一実施例は或る装置を提供し、この装置は、入力信号を受け取る積分器、積分器に結合されるパルス幅変調器（ＰＷＭ）、ＰＷＭに結合される論理回路、及び出力段を含む。出力段は、第１のノードと、第２のノードと、第３のノードと、接地に結合される第４のノードと、第１及び第２のノード間に結合されるキャパシタと、第１のノード、第２のノード、第３のノード、第４のノード、及び供給レールに結合されるスイッチネットワークとを有し、第１のモード、第２のモード、及び第３のモードで動作するようにスイッチネットワークが論理回路により制御される。第１のモードでは、電源がキャパシタを充電し、第３のノードが接地され、第２のモードでは、キャパシタが正のサプライ電圧を第３のノードに提供し、第３のモードでは、キャパシタが第３のモードでの負のサプライ電圧を提供する。

本発明の例示の一実施例に従って、スイッチネットワークが、供給レールと第１のノードとの間に結合され、第１のモードで閉じている第１のスイッチ、第１のノードと第４のノードとの間に結合され、第３のモードで閉じている第２のスイッチ、第１のノードと第３のノードとの間に結合され、第２のモードで閉じている第３のスイッチ、第２のノードと第４のノードとの間に結合され、第１のモード及び第２のモードで閉じている第４のスイッチ、第２のノードと第４のノードとの間に結合され、第３のモードで閉じている第５のスイッチ、及び第３のノードと第４のノードとの間に結合され、第１のモードで閉じている第６のスイッチを更に含む。

本発明の例示の一実施例に従って、入力信号が差動である。

本発明の例示の一実施例に従って、積分器が、第１の入力端子と第２の入力端子と第１の出力端子と第２の出力端子とを有する増幅器、第１の入力端子と第１の出力端子との間に結合される第１のフィードバック・キャパシタ、及び第２の入力端子と第２の出力端子との間に結合される第２のフィードバック・キャパシタを更に含む。

本発明の例示の一実施例に従って、ＰＷＭが、第１の入力端子と第２の入力端子と出力端子とを有する第１のコンパレータであって、第１のコンパレータの第１の入力端子が積分器に結合され、第１のコンパレータの出力端子が論理回路に結合される第１のコンパレータ、第１の入力端子と第２の入力端子と出力端子とを有する第２のコンパレータであって、第２のコンパレータの第１の入力端子が積分器に結合され、第２のコンパレータの出力端子が論理回路に結合される第２のコンパレータ、及び第１のコンパレータの第２の入力端子及び第２のコンパレータの第２の入力端子に結合されるランプ発生器を更に含む。

本発明の例示の一実施例に従って或る装置が提供される。この装置は、オーディオ信号を生成する音源、このオーディオ信号を受け取るように音源に結合される第１のキャパシタと、第１のキャパシタに結合される積分器と、積分器に結合されるパルス幅変調器（ＰＷＭ）と、ＰＷＭに結合される論理回路とを有するＤ級アンプ、及び出力段を含む。出力段は、第１のノードと、第２のノードと、第３のノードと、接地に結合される第４のノードと、第１及び第２のノード間に結合されるキャパシタと、第１のノード、第２のノード、第３のノード、第４のノード、及び供給レールに結合されるスイッチネットワークとを有する。スイッチネットワークが第１のモード、第２のモード、及び第３のモードで動作するように論理回路により制御され、第１のモードにおいて、電源がキャパシタを充電し、第３のノードが接地され、第２のモードにおいて、キャパシタが正のサプライ電圧を第３のノードに供給し、第３のモードにおいて、キャパシタが第３のモードでの負のサプライ電圧を供給し、スピーカーが第３のノードに結合される。

本発明の例示の一実施例に従って或る装置が提供される。この装置は、供給レール、第１のノード、第２のノード、第３のノード、接地に結合される第４のノード、入力信号の第１の部分を受け取る第１の直流（ＤＣ）ブロッキングキャパシタ、入力信号の第２の部分を受け取る第２のＤＣブロッキングキャパシタ、第１の入力端子と第２の入力端子と第１の出力端子と第２の出力端子とを有する増幅器であって、増幅器の第１の入力端子が第１のＤＣブロッキングキャパシタに結合され、増幅器の第２の入力端子が第２のＤＣブロッキングキャパシタに結合される増幅器、第１の入力端子と第１の出力端子との間に結合される第１のフィードバック・キャパシタ、第２の入力端子と第２の出力端子との間に結合される第２のフィードバック・キャパシタ、第１の入力端子と第２の入力端子と出力端子を有する第１のコンパレータであって、第１のコンパレータの第１の入力端子が増幅器の第１の出力端子に結合される第１のコンパレータ、第１の入力端子と第２の入力端子と出力端子とを有する第２のコンパレータであって、第２のコンパレータの第１の入力端子が、増幅器の第２の出力端子に結合される第２のコンパレータ、第１のコンパレータの第２の入力端子及び第２のコンパレータの第２の入力端子に結合されるランプ発生器、第１及び第２のコンパレータの出力端子に結合される論理回路、第１及び第２のノード間に結合される出力キャパシタ、供給レールと第１のノードとの間に結合され、第１のモードで論理回路により閉じられる第１のスイッチ、第１のノードと第４のノードとの間に結合され、第２のモードで論理回路により閉じられる第２のスイッチ、第１のノードと第３のノードとの間に結合され、第３のモードで論理回路により閉じられる第３のスイッチ、第２のノードと第４のノードとの間に結合され、第１のモード及び第３のモードで論理回路により閉じられる第４のスイッチ、第２のノードと第４のノードとの間に結合され、第２のモードで論理回路により閉じられる第５のスイッチ、及び第３のノードと第４のノードとの間に結合され、第１のモードで論理回路により閉じられる第６のスイッチを含む。

本発明の例示の一実施例に従って、この装置が、入力信号を提供するように第１及び第２のＤＣブロッキングキャパシタに結合される音源を更に含む。

本発明の例示の一実施例に従って、この装置が、第３のノードに結合されるスピーカーを更に含む。

例示の実施例を添付の図面を参照して説明する。

図１は、本発明の例示の一実施例に従ったＤ級アンプの一例の回路図である。

図２は、図１のＤ級アンプを用いるシステムである。

図１において、参照符号１００は全般的に、本発明の例示の一実施例に従ったＤ級アンプの一例を示す。増幅器１００は全体として、直流（ＤＣ）ブロッキングキャパシタＣ１及びＣ２、入力レジスタＲ２及びＲ３、積分器１０２、パルス幅変調器（ＰＷＭ）１０４、論理回路１０６、及び出力段１０８を含む。積分器１０２は全体として、増幅器１１０、フィードバック・キャパシタＣ３及びＣ４、及びレジスタＲｌ及びＲ４を含む。ＰＷＭ１０４は全体として、コンパレータ１１２及び１１４、及びランプ発生器１１６を含み、出力段１０８は全体として、出力キャパシタＣ５（これは、信号キャパシタ又は複数のキャパシタであり得る）、及びスイッチＳ１〜Ｓ６を含む。また、供給レールＶＤＤは典型的に、バッテリー、セル、又は別の電源に結合される。

オペレーションにおいて、増幅器１００は、アナログ入力信号ＩＮを受け取り、出力信号ＯＵＴ（これは、一般的に「０」又は接地、「−１」又は負のサプライ電圧、及び「＋１」又は正のサプライ電圧の値を有する）を生成する。これを達成するには、入力信号ＩＮ（これは、一般的に差動であるが、シングルエンドであってもよい）が、キャパシタＣ１及びＣ２及びレジスタＲ２及びＲ３に供給され、キャパシタＣ１及びＣ２が、入力信号ＩＮからＤＣ構成要素を実質的に取り除くように動作する。また、キャパシタＣ１及びＣ２は任意選択の構成要素であり、これらは、増幅器１００が動作するために必ずしも必要ではない。次いで、積分器１０２が、キャパシタＣ１及びＣ２及びレジスタＲｌ及びＲ２からの信号を積分する。コンパレータ１１２及び１１４の各々が、積分器１０２から（差動）積分された信号の一部を受け取り、その部分をランプ発生器１１６からのランプ信号と比較する。コンパレータ１１２及び１１４からの比較結果はその後、論理回路１０６により用いられて、スイッチＳ１〜Ｓ６のための制御信号を生成する。

特に、オペレーションの３つのモードがある。第１のモードにおいて、論理回路１０６は、スイッチＳ１、Ｓ４、及びＳ６を閉じ、これにより、出力ノードＮ４及びノードＮ２がノードＮ３（これは接地に結合される）に結合され、ノードＮ１が供給レールＶＤＤに結合される。このため、出力キャパシタＣ５は、供給レールＶＤＤの電圧まで充電され得、一方、ノードＮ４から「０」が出力される。第２のモードにおいて、論理回路１０６は、スイッチＳ３及びＳ４を閉じて、ノードＮ４で正のサプライ電圧又は「+１」を供給する。これは、キャパシタＣ５の正のプレート（供給レールＶＤＤの電圧まで充電されるプレート）が、ノードＮ４に結合され、反対の、Ｃ５の負のプレートが接地に結合されるためである。代替として、第２のモードのため、スイッチＳ１及びＳ３が閉じられて、供給レールＶＤＤから直接ノードＮ４で正のサプライ電圧又は「+１」を提供するようにすることもできる。第３のモードにおいて、論理回路１０６は、スイッチＳ２及びＳ５を閉じて、負のサプライ電圧又は「−１」を出力ノードＮ４に供給する。これは、キャパシタＣ５の正のプレートが接地に結合され、キャパシタＣ５の負のプレートがノードＮ４に結合されるためである。代替として、実質的に同じ結果を達成するように５つのスイッチを用いることができる。

この構成の結果、負のレール電圧を生成するため従来の回路に用いられる大型の外部キャパシタ（およそ約１μＦ〜約４７μＦ）をなくすことができる。また、ＤＣ電力損失の低減があり、効率が従来の増幅器より高まる。特に、シミュレーション結果は、１６Ωで１ｍＷを搬送するときＴＩのＴＰＡ６１４０より４０〜５０％の増加を示す。また、シミュレーション結果は、レールＶＤＤで３．６Ｖのサプライ電圧及び約３２Ωの負荷抵抗で１ＫＨｚで搬送される約１ｍＷに対し、約０.２％のＴＨＤの全高調波歪みも示している。

しかし、この増幅器１００には幾つかの制約がある。キャパシタＣ５は、比較的短い放電時間を有するため、（バッテリー又は電源のような）真の電源ではない。この短い放電時間は、ノードＮ４を介する出力パルス幅を制限するが、論理回路１０６内の制御ループが充分に高速であり、キャパシタＣ５が充分に大きい場合、キャパシタＣ５の急速放電時間が性能に著しく影響を与えるべきではない。例えば、約１μＦの静電容量で約ｌＭＨｚの内部クロック周波数を用いることで一般的に充分である。また、出力デューティ・サイクルは一般的に約５０％まで制限される。これは、論理回路１０６は全般的にシンプルな差動ＰＷＭ変調を変換するＳＥ三元のＰＷＭ変調に変換するためである。

ここで図２に移ると、増幅器１００を用いるシステム２００の一例を見ることができる。一般的に、システム２００は、音源２０２からオーディオ信号を生成する携帯型媒体デバイス（即ち、ＭＰ３プレーヤ）である。増幅器１００は、音源２０２からこのオーディオ信号を受け取り、増幅された信号を出力Ｎ４を介してスピーカー２０４（即ち、ヘッドホン）へ提供する。オーディオデバイス２０２及び増幅器１００の各々は、オンボードパワーセル２０６（即ち、バッテリー）により電力供給される。

例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した１つ又はそれ以上の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることも意図している。当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。

Claims

入力信号を受け取る積分器と、
前記積分器に結合されるパルス幅変調器（ＰＷＭ）と、
前記パルス幅変調器に結合される論理回路と、
出力段と、
を含む装置であって、
前記出力段が、
第１のノードと、
第２のノードと、
第３のノードと、
接地に結合される第４のノードと、
前記第１及び第２のノード間に結合されるキャパシタと、
前記第１のノード、前記第２のノード、前記第３のノード、前記第４のノード、及び供給レールに結合されるスイッチネットワークと、
を有し、
第１のモード、第２のモード、及び第３のモードで動作するように前記スイッチネットワークが前記論理回路により制御され、
前記第１のモードにおいて、電源が前記キャパシタを充電し、前記第３のノードが接地され、
前記第２のモードにおいて、前記電源が前記第３のノードに提供され、さらに
前記第３のモードにおいて、前記キャパシタが負のサプライ電圧を前記第３のノードに提供する、
装置。
請求項１に記載の装置であって、
前記スイッチネットワークが、
前記供給レールと前記第１のノードとの間に結合され、前記第１のモード及び前記第２のモードで閉じている第１のスイッチと、
前記第１のノードと前記第４のノードとの間に結合され、前記第３のモードで閉じている第２のスイッチと、
前記第１のノードと前記第３のノードとの間に結合され、前記第２のモードで閉じている第３のスイッチと、
前記第２のノードと前記第４のノードとの間に結合され、前記第１のモード及び前記第２のモードで閉じている第４のスイッチと、
前記第２のノードと前記第３のノードとの間に結合され、前記第３のモードで閉じている第５のスイッチと、
前記第３のノードと前記第４のノードとの間に結合され、前記第１のモードで閉じている第６のスイッチと、
を更に含む、装置。
請求項１に記載の装置であって、
前記入力信号が差動である、装置。
請求項３に記載の装置であって、
前記積分器が、
第１の入力端子と第２の入力端子と第１の出力端子と第２の出力端子とを有する増幅器と、
前記第１の入力端子と前記第１の出力端子との間に結合される第１のフィードバック・キャパシタと、
前記第２の入力端子と前記第２の出力端子との間に結合される第２のフィードバック・キャパシタと、
を更に含む、装置。
請求項１に記載の装置であって、
前記パルス幅変調器が、
第１の入力端子と第２の入力端子と出力端子とを有する第１のコンパレータであって、前記第１のコンパレータの前記第１の入力端子が前記積分器に結合され、前記第１のコンパレータの前記出力端子が前記論理回路に結合される、前記第１のコンパレータと、
第１の入力端子と第２の入力端子と出力端子とを有する第２のコンパレータであって、前記第２のコンパレータの前記第１の入力端子が前記積分器に結合され、前記第２のコンパレータの前記出力端子が前記論理回路に結合される、前記第２のコンパレータと、
前記第１のコンパレータの前記第２の入力端子及び前記第２のコンパレータの前記第２の入力端子に結合されるランプ発生器と、
を更に含む、装置。
請求項１に記載の装置であって、
オーディオ信号を生成する音源と、
前記オーディオ信号を受け取るように前記音源に結合される第２のキャパシタと、
前記第３のノードに結合されるスピーカーと、
を更に含み、
前記積分器が前記第２のキャパシタに結合され、
前記第２のキャパシタ、積分器、パルス幅変調器、論理回路、及び出力段がＤ級アンプを提供する、装置。
請求項６に記載の装置であって、
前記スイッチネットワークが、
前記供給レールと前記第１のノードとの間に結合され、前記第１のモード及び前記第２のモードで閉じている第１のスイッチと、
前記第１のノードと前記第４のノードとの間に結合され、前記第３のモードで閉じている第２のスイッチと、
前記第１のノードと前記第３のノードとの間に結合され、前記第２のモードで閉じている第３のスイッチと、
前記第２のノードと前記第４のノードとの間に結合され、前記第１のモード及び前記第２のモードで閉じている第４のスイッチと、
前記第２のノードと前記第３のノードとの間に結合され、前記第３のモードで閉じている第５のスイッチと、
前記第３のノードと前記第４のノードとの間に結合され、前記第１のモードで閉じている第６のスイッチと、
を更に含む、装置。
請求項７に記載の装置であって、
前記積分器が、
第１の入力端子と第２の入力端子と第１の出力端子と第２の出力端子とを有する増幅器と、
前記第１の入力端子と前記第１の出力端子との間に結合される第１のフィードバック・キャパシタと、
前記第２の入力端子と前記第２の出力端子との間に結合される第２のフィードバック・キャパシタと、
を更に含む、装置。
請求項８に記載の装置であって、
前記パルス幅変調器が、
第１の入力端子と第２の入力端子と出力端子とを有する第１のコンパレータであって、前記第１のコンパレータの前記第１の入力端子が前記積分器に結合され、前記第１のコンパレータの前記出力端子が前記論理回路に結合される、前記第１のコンパレータと、
第１の入力端子と第２の入力端子と出力端子とを有する第２のコンパレータであって、前記第２のコンパレータの前記第１の入力端子が前記積分器に結合され、前記第２のコンパレータの前記出力端子が前記論理回路に結合される、前記第２のコンパレータと、
前記第１のコンパレータの前記第２の入力端子及び前記第２のコンパレータの前記第２の入力端子に結合されるランプ発生器と、
を更に含む、装置。