JP5857595B2 - Soft start circuit - Google Patents
Soft start circuit Download PDFInfo
- Publication number
- JP5857595B2 JP5857595B2 JP2011217091A JP2011217091A JP5857595B2 JP 5857595 B2 JP5857595 B2 JP 5857595B2 JP 2011217091 A JP2011217091 A JP 2011217091A JP 2011217091 A JP2011217091 A JP 2011217091A JP 5857595 B2 JP5857595 B2 JP 5857595B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- soft start
- signal
- switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004913 activation Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000873 masking effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、スイッチング電源装置の制御回路に関し、特に起動時におけるソフトスタート技術に関する。 The present invention relates to a control circuit for a switching power supply device, and more particularly to a soft start technique at the time of startup.
ソフトスタート回路のないＰＷＭ型の制御回路のみでは、電源が起動した直後は出力電圧が不足しているため、スイッチング電源装置には最大デューティの信号が供給される。しかし、電源起動直後では出力コンデンサが未充電であるため、見かけ上、出力電流は短絡状態とほぼ等価となり、スイッチング素子に流れる電流は過電流保護回路で制限される値まで大きくなる。したがって、出力電圧が規定の値に達するまで、スイッチング素子には大電流が流れ、トランスの飽和やスイッチング素子にサージ電圧が印加されるなどにより、信頼性の低下又は破壊に至るおそれがある。また、起動開始後の急激な電力供給により、出力電圧が急上昇し、出力電圧の設定値を超え、オーバーシュートしてしまう。
そこで、ソフトスタート回路によってオン幅を徐々に広げていくことによって、スイッチング素子に流れる電流を徐々に増加させることによって、出力コンデンサも徐々に充電され、規定の出力電圧に達することができる。
従来技術では発振器から出力されるクロックパルスをカウントするカウンタ回路と、カウンタ回路からの出力に基づきアナログ信号に変換するDAコンバータを備え、DAコンバータ出力信号と基準三角波とを比較して、スイッチング電源のスイッチング信号を生成するソフトスタート回路を備えている。
With only a PWM control circuit without a soft start circuit, the output voltage is insufficient immediately after the power supply is started, and therefore a signal with the maximum duty is supplied to the switching power supply. However, since the output capacitor is uncharged immediately after the power is turned on, the output current apparently becomes almost equivalent to a short-circuit state, and the current flowing through the switching element increases to a value limited by the overcurrent protection circuit. Therefore, until the output voltage reaches a specified value, a large current flows through the switching element, and there is a risk that reliability may be reduced or destroyed due to transformer saturation or a surge voltage applied to the switching element. In addition, due to the rapid power supply after the start of startup, the output voltage rises rapidly, exceeds the set value of the output voltage, and overshoots.
Therefore, by gradually increasing the ON width by the soft start circuit and gradually increasing the current flowing through the switching element, the output capacitor is gradually charged and can reach the specified output voltage.
The conventional technology includes a counter circuit that counts clock pulses output from an oscillator, and a DA converter that converts an analog signal based on the output from the counter circuit, and compares the DA converter output signal with a reference triangular wave to A soft start circuit for generating a switching signal is provided.
このため、発振器からのクロックパルスをカウンタとＤＡコンバータを介して徐々に上昇するアナログ信号に変換し、基準三角波と比較することによりスイッチング信号のパルス幅を徐々に拡大させるソフトスタートが知られている（特許文献１）。
図５に従来のソフトスタート回路に係るシーケンス図を示す。
For this reason, a soft start is known in which the clock pulse from the oscillator is converted to an analog signal that gradually increases via a counter and a DA converter, and the pulse width of the switching signal is gradually increased by comparing with a reference triangular wave. (Patent Document 1).
FIG. 5 shows a sequence diagram relating to a conventional soft start circuit.
特許文献１のソフトスタート回路は、従来の電流源とコンデンサとの組み合わせによるアナログ信号を生成する構成に比べ、コンデンサを使用せずにソフトスタート回路を構成できるという利点がある。
しかしながら、DAコンバータ出力信号と基準三角波とを比較することでスイッチング電源のスイッチングパルス信号を生成するものであり、スイッチング素子に流れる電流そのものを検出してソフトスタート制御するものではなかった。
例えば、疑似共振方式のスイッチング電源においては、スイッチングのターンオン時には、スイッチング素子のドレイン・ソース間に接続されるコンデンサ等のサージ電流が流れる。基準三角波とDAコンバータ出力信号によるアナログ信号ではサージ電流を検出しない方式のため、スイッチング素子に流れる電流が過剰になり、ストレスを与える可能性があった。
または、ストレスを回避するために、ソフトスタートに十分な時間を取るように設定を行えば、出力電圧の立ち上がりが遅くなるなどの問題を生じる。
The soft start circuit of
However, the switching pulse signal of the switching power supply is generated by comparing the DA converter output signal and the reference triangular wave, and the current itself flowing through the switching element is not detected to perform soft start control.
For example, in a quasi-resonant switching power supply, when switching is turned on, a surge current such as a capacitor connected between the drain and source of the switching element flows. Since an analog signal based on the reference triangular wave and the DA converter output signal does not detect a surge current, the current flowing through the switching element becomes excessive, which may cause stress.
Alternatively, if the setting is made so that a sufficient time is taken for soft start in order to avoid stress, problems such as a slow rise of the output voltage occur.
本発明は、上記従来技術の状況に鑑み、スイッチング電源装置において、スイッチング素子にストレスを加えることなく、より安全に、かつ、出力電圧の立ち上がり時間を最適に早くすることにある。 SUMMARY OF THE INVENTION In view of the above-described state of the art, it is an object of the present invention to provide a switching power supply apparatus that is safer and optimally accelerates the rise time of an output voltage without applying stress to a switching element.
上記課題を解決するために、本発明に係るソフトスタート回路は、電流モード方式のス
イッチング電源装置を制御する制御回路において、スイッチング電流の過電流保護回路と
、スイッチング周波数を決定するする発振器と、制御回路の起動信号に応じて、スイッチ
ング電源回路のソフトスタート信号の生成を開始するソフトスタート回路を有し、ソフト
スタート回路は、対応する前記起動信号が入力されると、前記発振器から出力されるパル
ス信号の計数を開始して、複数ビットのデジタル信号を生成するカウンタ部と、複数ビッ
トのデジタル信号に基づいて逐次に電圧が増加するＤＡコンバータと、ＤＡコンバータの
信号電圧を過電流保護回路の基準電圧として供給することを特徴とする。
In order to solve the above-described problems, a soft start circuit according to the present invention includes a control circuit for controlling a current mode switching power supply apparatus, an overcurrent protection circuit for a switching current, an oscillator for determining a switching frequency, and a control circuit. depending on the circuit of the start signal, has a soft-start circuit which starts generating a soft start signal of the switching power supply circuit, a soft-start circuit, when said activation signal corresponding is input, the output from the oscillator Rupa and starts counting the Le <br/> scan signal, and a counter unit for generating a digital signal of a plurality of bits, a DA converter which voltage increases sequentially based on the plurality of bits of digital signals, the signal voltage of the DA converter It is supplied as a reference voltage for an overcurrent protection circuit.
本発明に係るソフトスタート回路によれば、スイッチング電流を時間に対して直線的に増加させるだけではなく、スイッチング素子が許容できる最大電流まで段階的に上昇させることが可能になり、出力電圧の立ち上がり時間を、最適な時間で安全に立ち上げることが可能になる。
According to the soft start circuit of the present invention, it is possible not only to increase the switching current linearly with respect to time, but also to increase it stepwise up to the maximum current that the switching element can tolerate. It becomes possible to start up time safely at an optimal time.
以下、本発明の実施の形態のソフトスタート回路を用いたスイッチング電源を、図面を参照しながら詳細に説明する。 Hereinafter, a switching power supply using a soft start circuit according to an embodiment of the present invention will be described in detail with reference to the drawings.
図１は、本発明の実施例に係るソフトスタート回路を用いたスイッチング電源回路の構成図である。また、図２は本発明の実施例に係るソフトスタート回路図である。 FIG. 1 is a configuration diagram of a switching power supply circuit using a soft start circuit according to an embodiment of the present invention. FIG. 2 is a soft start circuit diagram according to the embodiment of the present invention.
図１を用いて、本実施例に係るソフトスタート回路を用いたスイッチング電源の構成について説明する。
スイッチング電源１は、フライバック方式スイッチング電源回路で構成され、交流電源ＡＣを整流器ＤＢと平滑コンデンサＣｉにより整流平滑した電圧をトランスＴの1次巻線Ｐを介して接続されたスイッチング素子Ｑのオンオフ動作により電磁エネルギーとして蓄積し、スイッチング素子Ｑのオフ期間にトランスＴの2次巻線Ｓに出力する。2次巻線Ｓの電力はダイオードＤｏ及び平滑コンデンサＣｏにより整流平滑され、出力電圧Ｖｏが負荷に供給される。出力電圧Ｖｏは抵抗Ｒａ，Ｒｂにより分圧された電圧信号をエラーアンプＩＣ２のＲ端子に入力し、エラーアンプＩＣ２に内蔵される図示しない基準電圧と分圧された出力電圧とが比較され、その差分が誤差信号としてフォトカプラＰＣ１を介して1次側の制御回路ＩＣ１にフィードバック制御される。1次側の制御回路ＩＣ１は、フォトカプラＰＣ１のフィードバック信号に基づき、スイッチング素子Ｑのオン信号のパルス幅を変化させて、出力電圧が一定になるように制御する。
制御回路ＩＣ１に備えられているソフトスタート回路２は、電源投入直後の起動時に、スイッチング素子Ｑのオン信号のパルス幅を徐々に広げることで、トランスＴの磁気飽和を防止する、出力電圧の立ち上がり傾斜を抑制するなどの機能を有している。
The configuration of the switching power supply using the soft start circuit according to this embodiment will be described with reference to FIG.
The switching
The
次に、図２を用いて、本実施例に係るソフトスタート回路２の詳細について説明する。
ソフトスタート回路２は、カウンタ部とＤＡコンバータ部、ブランキング部、抵抗Ｒ１、Ｒ２及び制御回路の基準電源Ｒｅｇからなる。
カウンタ部は、クロック発生器ＣＬK、カウンタＡ、Ｂ、Ｃからなり、クロック発生器ＣＬKの出力にカウンタＡ、Ｂ、Ｃを直列接続し、各カウンタの出力ａ、ｂ、ｃはＤＡコンバータ部のデコーダＤＥＣ及びブランキング部のマスキングＳＳＭＡＳＫに接続されている。
なお、カウンタ部は、カウント終了後はソフトスタート機能を終了させる。
また、カウンタ部のクロック発生器ＣＬKは、後述するスイッチング周波数を決定する発振器ＯＳＣと兼用してもよい。
Next, details of the
The
The counter section includes a clock generator CLK and counters A, B, and C. Counters A, B, and C are connected in series to the output of the clock generator CLK, and the outputs a, b, and c of each counter are the DA converter sections. The decoder DEC and the blanking section masking SSMASK are connected.
Note that the counter unit terminates the soft start function after the count is completed.
The clock generator CLK of the counter unit may also be used as an oscillator OSC that determines a switching frequency to be described later.
ＤＡコンバータ部は、デコーダＤＥＣ、抵抗Ｒ１〜Ｒ６、ＭＯＳＦＥＴＱ１〜Ｑ４及び基準電源Ｒｅｇから構成される。基準電源Ｒｅｇの両端には抵抗Ｒ１とＲ２が直列に接続されている。また、抵抗Ｒ３〜Ｒ６の一方の端子と抵抗Ｒ１とＲ２の接続点に接続されている。
各抵抗Ｒ３〜Ｒ６の他方の端子には各ＭＯＳＦＥＴＱ１〜Ｑ４のドレインとが各々接続されて直列回路を構成し、各ＭＯＳＦＥＴのソースがグランドに接続されている。また、抵抗Ｒ２の両端子と並列に抵抗Ｒ３〜Ｒ６とＭＯＳＦＥＴＱ１〜４の各直列回路が並列接続されている。
また、ＭＯＳＦＥＴＱ１〜Ｑ４のゲートは、各々デコーダＤＥＣの出力に接続されている。
また、抵抗Ｒ１とＲ２との接続点は過電流保護回路のコンパレータＯＣＰ＿ＣＯＭＰの非反転端子に接続されている。
The DA converter unit includes a decoder DEC, resistors R1 to R6, MOSFETs Q1 to Q4, and a reference power supply Reg. Resistors R1 and R2 are connected in series to both ends of the reference power supply Reg. Moreover, it is connected to the connection point of one terminal of resistance R3-R6 and resistance R1 and R2.
The other terminals of the resistors R3 to R6 are connected to the drains of the MOSFETs Q1 to Q4 to form a series circuit, and the sources of the MOSFETs are connected to the ground. In addition, series circuits of resistors R3 to R6 and MOSFETs Q1 to Q4 are connected in parallel with both terminals of the resistor R2.
The gates of the MOSFETs Q1 to Q4 are each connected to the output of the decoder DEC.
The connection point between the resistors R1 and R2 is connected to the non-inverting terminal of the comparator OCP_COMP of the overcurrent protection circuit.
ブランキング部は、ブランキング発生器ＢＬK、マスキング回路ＳＳＭＡＳＫ、アンド回路ＡＮＤからなる。アンド回路ＡＮＤの一方のノット入力端子にブランキング発生器ＢＬK、他方の入力端子にマスキング回路ＳＳＭＡＳＫが接続されている。ブランキング発生器ＢＬKは遅延回路からなり、スイッチング周波数を決定する発振器ＯＳＣからのパルス信号の立ち上がりのみを遅延期間Ｔｄ分遅らせる。また、マスキング回路ＳＳＭＡＳＫは、カウンタ部の出力ａ、ｂ、ｃを監視して、所定の条件に揃った時点でアンド回路ＡＮＤへＨレベルを出力する。すなわち、マスキング回路ＳＳＭＡＳＫは、ソフトスタート時間の終了時点でＨレベルを出力する。 The blanking unit includes a blanking generator BLK, a masking circuit SSMASK, and an AND circuit AND. A blanking generator BLK is connected to one knot input terminal of the AND circuit AND, and a masking circuit SSMASK is connected to the other input terminal. The blanking generator BLK includes a delay circuit, and delays only the rising edge of the pulse signal from the oscillator OSC that determines the switching frequency by the delay period Td. The masking circuit SSMASK monitors the outputs a, b, and c of the counter unit, and outputs an H level to the AND circuit AND when the predetermined condition is met. That is, the masking circuit SSMASK outputs an H level at the end of the soft start time.
また、ソフトスタート回路２とＰＷＭ制御部とは接続され、詳細を説明する。
ＰＷＭ制御部は、ＰＷＭ制御回路、コンパレータＦＢ＿ＣＯＭＰ、ＯＣＰ＿ＣＯＭＰ、発振器ＯＳＣから構成されている。コンパレータＦＢ＿ＣＯＭＰの非反転端子には、ＦＢ端子を介してフォトカプラＰＣ１のコレクタ端子とコンデンサＣｆとが接続されている。コンパレータＦＢ＿ＣＯＭＰとコンパレータＯＣＰ＿ＣＯＭＰの反転端子は接続され、ＯＣＰ端子を介してスイッチング素子Ｑのソースと抵抗Ｒｓとの接続点に接続されている。ここで、抵抗Ｒｓにはスイッチング素子Ｑのドレイン電流が流れるので、抵抗Ｒｓの電圧降下にてスイッチング電流を検出する。
コンパレータＯＣＰ＿ＣＯＭＰの出力はオア回路ＯＲの一方の端子に接続され、他方の端子は、ソフトスタート回路２のアンド回路ＡＮＤの出力に接続されている。
ＰＷＭ制御回路には、オア回路ＯＲ及びコンパレータＦＢ＿ＣＯＭＰの出力が接続されている。ＰＷＭ制御回路は、発振器ＯＳＣのパルス信号に基づき駆動部のバッファＢＦへ出力するが、さらにオア回路ＯＲ及びコンパレータＦＢ＿ＣＯＭＰからの出力をオフトリガとして発振器ＯＳＣのパルス信号とアンドをとり、駆動部のバッファＢＦへ出力する。
The
The PWM control unit includes a PWM control circuit, comparators FB_COMP, OCP_COMP, and an oscillator OSC. The collector terminal of the photocoupler PC1 and the capacitor Cf are connected to the non-inverting terminal of the comparator FB_COMP through the FB terminal. The inverting terminals of the comparator FB_COMP and the comparator OCP_COMP are connected, and are connected to the connection point between the source of the switching element Q and the resistor Rs via the OCP terminal. Here, since the drain current of the switching element Q flows through the resistor Rs, the switching current is detected by the voltage drop of the resistor Rs.
The output of the comparator OCP_COMP is connected to one terminal of the OR circuit OR, and the other terminal is connected to the output of the AND circuit AND of the
The output of the OR circuit OR and the comparator FB_COMP is connected to the PWM control circuit. The PWM control circuit outputs to the buffer BF of the drive unit based on the pulse signal of the oscillator OSC. Further, the output from the OR circuit OR and the comparator FB_COMP is taken as an off trigger, and the AND of the pulse signal of the oscillator OSC is taken to obtain the buffer BF of the drive unit. Output to.
ソフトスタート回路２の抵抗Ｒ１とＲ２の接続点であるＶＯＣＰは、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子に接続されている。すなわち、ＶＯＣＰ電位は過電流検出回路の基準電圧となり、ＯＣＰ端子電圧と比較される。ＯＣＰ端子電圧がＶＯＣＰ電位を超えるとコンパレータＯＣＰ＿ＣＯＭＰの出力はＬレベルとなるので、オア回路ＯＲの出力はＬとなり、ＰＷＭ制御回路を介してスイッチング素子Ｑの駆動信号ＤＲＶをオフする。
また、コンパレータＦＢ＿ＣＯＭＰは、ＦＢ端子電圧とＯＣＰ端子電圧とを比較し、ＯＣＰ端子電圧が高くなった時点で、ＰＷＭ制御回路を介してスイッチング素子Ｑの駆動信号ＤＲＶをオフする。
VOCP which is a connection point between the resistors R1 and R2 of the
The comparator FB_COMP compares the FB terminal voltage with the OCP terminal voltage, and turns off the drive signal DRV of the switching element Q via the PWM control circuit when the OCP terminal voltage becomes high.
オア回路ＯＲの他方の端子には、ソフトスタート回路２のブランキング部のアンド回路ＡＮＤの出力が接続されている。
ソフトスタート期間中のマスキング回路ＳＳＭASK出力はＬレベル信号のため、ブランキング部のブランキング機能は働かない。ソフトスタート期間終了後は、ブランキング部からのＨレベル信号によりスイッチング素子Ｑのターンオン時の期間ｔｄは、コンパレータＯＣＰ＿ＣＯＭＰからのＬレベル信号をマスキングする。すなわち、スイッチング素子Ｑのターンオン時のサージ電流はブランキングされ、過電流検出によるスイッチング素子Ｑのターンオン直後にオフさせてしまう誤動作を防止できる。
The output of the AND circuit AND of the blanking section of the
Since the output of the masking circuit SSMASK during the soft start period is an L level signal, the blanking function of the blanking unit does not work. After the end of the soft start period, the L level signal from the comparator OCP_COMP is masked by the H level signal from the blanking section during the period td when the switching element Q is turned on. That is, the surge current when the switching element Q is turned on is blanked, and a malfunction that is turned off immediately after the switching element Q is turned on due to overcurrent detection can be prevented.
次に、図３を用いて、本実施例に係るソフトスタート回路１の各部動作について説明する。図３は、実施例に係る各部動作を説明するためのシーケンス図を示す。
時刻ｔ０において電源が投入されると、時刻ｔａにてスイッチング素子Ｑのゲート駆動電圧ＶＤＲＶが出力され、ドレイン電流Ｉｄが流れる。ドレイン電流Ｉｄは抵抗Ｒｓで検出され、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPと比較され、時刻ｔｂにて抵抗Ｒｓの電圧降下が非反転端子電圧ＶＯＣPに達し、ゲート駆動電圧ＶＤＲＶは０Ｖになる。すなわち、ドレイン電流Ｉｄは、非反転端子ＶＯＣＰ電圧により制限されている。
Next, the operation of each part of the
When the power is turned on at time t0, the gate drive voltage VDRV of the switching element Q is output at time ta, and the drain current Id flows. The drain current Id is detected by the resistor Rs and compared with the non-inverting terminal voltage VOCP of the comparator OCP_COMP. At time tb, the voltage drop of the resistor Rs reaches the non-inverting terminal voltage VOCP, and the gate driving voltage VDRV becomes 0V. That is, the drain current Id is limited by the non-inverting terminal VOCP voltage.
コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPは、ソフトスタート回路から供給され、図３のＶＯＣPに示すように、時間の経過とともに徐々に上昇し時刻ｔ５以降に一定電圧を保持している。従って、ドレイン電流Ｉｄは、ソフトスタート期間の間、徐々に増加し、時刻ｔ５以降で最大電流値が設定される。
すなわち、スイッチング電源の起動において、スイッチング素子Ｑに流れる電流を制限しながら増加させることで、スイッチング素子Ｑにストレスを与えることなく、より安全に起動させることができる。
また、ドレイン電流Ｉｄの制限値を徐々に増加することにより、２次側電力供給も適切に行われるため、出力電圧の立ち上がり時間を最適に早くすることも可能になる。
The non-inverting terminal voltage VOCP of the comparator OCP_COMP is supplied from the soft start circuit, and gradually increases with the passage of time as shown by VOCP in FIG. 3, and holds a constant voltage after time t5. Accordingly, the drain current Id gradually increases during the soft start period, and the maximum current value is set after time t5.
In other words, when the switching power supply is started, the current flowing through the switching element Q is increased while being limited, so that the switching element Q can be started more safely without causing stress.
Further, by gradually increasing the limit value of the drain current Id, the secondary power supply is also appropriately performed, so that the rise time of the output voltage can be shortened optimally.
コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPは、ＤＡコンバータ部で生成され、ＤＡコンバータ部はカウンタ部のカウント出力により制御されている。
カウンタ部は時刻ｔ０にて、図示しないクロック発生器から出力されるクロックパルスのカウントが開始される。実施例では、カウンタが３つある直列接続構成例を示し、カウンタ毎の出力をａ、ｂ、ｃとして図３に図示している。
時刻ｔ０におけるカウンタの出力は全てＬレベルからスタートし、時刻ｔ１以降に次々とカウントアップされている。
The non-inverting terminal voltage VOCP of the comparator OCP_COMP is generated by the DA converter unit, and the DA converter unit is controlled by the count output of the counter unit.
The counter unit starts counting clock pulses output from a clock generator (not shown) at time t0. In the embodiment, an example of a serial connection configuration having three counters is shown, and the outputs for each counter are illustrated in FIG. 3 as a, b, and c.
All outputs of the counter at time t0 start from the L level and are counted up one after another after time t1.
カウンタ毎の出力ａ、ｂ、ｃはデコーダＤＥＣに入力され、時刻ｔ０におけるデコーダＤＥＣの出力ｄ、ｅ、ｆ、ｇは、全てＨレベルからスタートとなっている。
デコーダＤＥＣの出力ｄ、ｅ、ｆ、ｇは、各々ＭＯＳＦＥＴＱ１〜Ｑ４のゲートに接続されているので、ＭＯＳＦＥＴＱ１〜Ｑ４はオン状態であり、各々ＭＯＳＦＥＴＱ１〜Ｑ４と直列に接続されている抵抗Ｒ３〜Ｒ４が抵抗Ｒ２と並列接続となる。
ここで、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子電圧ＶＯＣPは、抵抗Ｒ２の端子間電圧でもある。時刻ｔ０におけるコンパレータＯＣＰ＿ＣＯＭＰの非反転端子からみた抵抗値は、抵抗Ｒ２〜Ｒ６の合成抵抗値となり、もっとも低い値となる。
時刻ｔ１、ｔ２、ｔ３、ｔ４、ｔ５とカウンタ部のカウンタ出力によりデコーダＤＥＣ出力は、ｄ〜ｆ出力毎にＨレベル出力に切り替えていく。これにより、コンパレータＯＣＰ＿ＣＯＭＰの非反転端子からみた抵抗値も徐々に高い抵抗値に切り替わるので、非反転端子電圧ＶＯＣPも徐々に上昇する。
なお、図３で示したシーケンスの場合には、抵抗Ｒ３〜Ｒ６の抵抗値は、Ｒ３＜Ｒ４＜Ｒ５＜Ｒ６の抵抗比が必要である。
The outputs a, b, and c for each counter are input to the decoder DEC, and the outputs d, e, f, and g of the decoder DEC at time t0 all start from the H level.
Since the outputs d, e, f, and g of the decoder DEC are connected to the gates of the MOSFETs Q1 to Q4, the MOSFETs Q1 to Q4 are in the on state, and the resistors R3 to R4 connected in series with the MOSFETs Q1 to Q4, respectively. Is connected in parallel with the resistor R2.
Here, the non-inverting terminal voltage VOCP of the comparator OCP_COMP is also the voltage across the resistor R2. The resistance value viewed from the non-inverting terminal of the comparator OCP_COMP at time t0 is the combined resistance value of the resistors R2 to R6, which is the lowest value.
At times t1, t2, t3, t4, t5 and the counter output of the counter unit, the decoder DEC output is switched to the H level output at every df output. As a result, the resistance value viewed from the non-inverting terminal of the comparator OCP_COMP is also gradually switched to a higher resistance value, so that the non-inverting terminal voltage VOCP also gradually increases.
In the case of the sequence shown in FIG. 3, the resistance values of the resistors R3 to R6 require a resistance ratio of R3 <R4 <R5 <R6.
図４に、実施例に係るブランキング動作を説明するための拡大シーケンス図を示す。
カウンタ毎の出力ａ、ｂ、ｃはブランキング部のマスク回路ＳＳＭASKにも接続されている。
ブランキング部の機能は、スイッチング素子Ｑのターンオン時のドレイン電流のサージを過電流として扱い誤動作することを防止するもので、図４に示すように、ターンオンから期間ｔｄの間だけ、過電流検出回路の動作をマスキングするものである。
図3に示す、時刻ｔ０〜ｔ５までのソフトスタート期間は、マスク回路ＳＳＭASKによりカウンタ出力を監視し、アンド回路ＡＮＤを介してＬレベル出力をして、ブランキング機能を停止している。
このソフトスタート期間のブランキング機能を停止することにより、スイッチング電源の起動時のサージを含むドレイン電流を制限し、ソフトスタートを確実に動作させ、信頼性の向上を図ることができる。
FIG. 4 is an enlarged sequence diagram for explaining the blanking operation according to the embodiment.
The outputs a, b and c for each counter are also connected to the mask circuit SSMASK of the blanking unit.
The function of the blanking unit is to prevent the surge of the drain current when the switching element Q is turned on as an overcurrent and prevent malfunction, and as shown in FIG. 4, the overcurrent detection is performed only during the period td from the turn-on. It masks the operation of the circuit.
In the soft start period from time t0 to t5 shown in FIG. 3, the counter output is monitored by the mask circuit SSMASK, the L level is output via the AND circuit AND, and the blanking function is stopped.
By stopping the blanking function during the soft start period, it is possible to limit the drain current including a surge at the time of starting the switching power supply, operate the soft start reliably, and improve the reliability.
以上の説明のように、本ソフトスタート回路によれば、スイッチング素子Ｑに流れる電流を制限しながら増加させることで、スイッチング素子Ｑにストレスを与えることなく、より安全に起動させることができる。
また、ドレイン電流Ｉｄの制限値を徐々に増加することにより、２次側電力供給も適切に行われるため、出力電圧の立ち上がり時間を最適に早くすることも可能になる。
さらに、ソフトスタート期間のブランキング機能を停止することにより、スイッチング素子Ｑに流れるサージ電流を確実に抑制することができ、信頼性の向上を図ることができる。
また、本ソフトスタート回路によれば、時定数コンデンサを使用しないため、制御回路を集積化した場合には、外付けコンデンサ用のピンを削除することができる。
As described above, according to the present soft start circuit, the current flowing through the switching element Q is increased while being limited, so that the switching element Q can be started more safely without causing stress.
Further, by gradually increasing the limit value of the drain current Id, the secondary power supply is also appropriately performed, so that the rise time of the output voltage can be shortened optimally.
Furthermore, by stopping the blanking function during the soft start period, the surge current flowing through the switching element Q can be reliably suppressed, and the reliability can be improved.
Further, according to the present soft start circuit, since the time constant capacitor is not used, the pin for the external capacitor can be deleted when the control circuit is integrated.
以上、本発明の実施例の一例について説明したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。 As mentioned above, although an example of the embodiment of the present invention has been described, the present invention is not limited to the specific embodiment, and various modifications are possible within the scope of the gist of the present invention described in the claims. Can be changed.
１ スイッチング電源装置
２ ソフトスタート回路
ＰC１ フォトカプラ
DB ブリッジダイオード
Ｒ１〜Ｒ６、Ｒｓ、Ｒａ、Ｒｂ 抵抗
Ｃｉ、Ｃｏ、Ｃｓ、Ｃｆ、Ｃｖ コンデンサ
Ｄｏ、Ｄｓ ダイオード
Ｑ スイッチング素子
Q１〜Q４ ＭＯＳＦＥＴ
ＡＮＤ アンド回路
ＯＲ オア回路
ＣＬＫ クロック発生器
ＣＯＵＮＴＥＲ Ａ、ＣＯＵＮＴＥＲ Ｂ、ＣＯＵＮＴＥＲ Ｃ カウンタ
ＤＥＣ デコーダ
ＢＬＫ ブランキング発生器
ＳＳＭＡＳＫ マスキング回路
ＯＣＰ＿ＣＯＭＰ、ＦＢ＿ＣＯＭＰ コンパレータ
ＯＳＣ 発振器
ＢＦ バッファ
1
DB Bridge diodes R1 to R6, Rs, Ra, Rb Resistors Ci, Co, Cs, Cf, Cv Capacitor Do, Ds Diode Q Switching element
Q1-Q4 MOSFET
AND AND circuit OR OR circuit CLK Clock generator COUNTER A, COUNTER B, COUNTER C Counter DEC Decoder BLK Blanking generator SSMASK Masking circuit OCP_COMP, FB_COMP comparator OSC Oscillator BF Buffer
Claims (2)
In a control circuit for controlling a current mode switching power supply, a switching current overcurrent protection circuit, an oscillator for determining a switching frequency, and a soft start signal of the switching power supply according to a start signal of the control circuit has a soft-start circuit starts generating, the soft start circuit, when said activation signal corresponding is input, and starts counting the Rupa pulse signal outputted from said oscillator, a plurality of bits of digital signals A counter section for generating; a DA converter whose voltage increases sequentially based on the multi-bit digital signal; and a signal voltage of the DA converter as a reference voltage for the overcurrent protection circuit. circuit.
期間検出しないブランキング機能を備え、
ソフトスタート期間は前記ブランキング機能を停止させることを特徴とする請求項１記
載のソフトスタート回路。
The overcurrent protection circuit has a blanking function that does not detect a surge current flowing for a predetermined period when the switching current is turned on,
2. The soft start circuit according to claim 1, wherein the blanking function is stopped during a soft start period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011217091A JP5857595B2 (en) | 2011-09-30 | 2011-09-30 | Soft start circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011217091A JP5857595B2 (en) | 2011-09-30 | 2011-09-30 | Soft start circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013078217A JP2013078217A (en) | 2013-04-25 |
| JP5857595B2 true JP5857595B2 (en) | 2016-02-10 |
Family
ID=48481303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011217091A Active JP5857595B2 (en) | 2011-09-30 | 2011-09-30 | Soft start circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5857595B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6786461B2 (en) * | 2017-09-26 | 2020-11-18 | 株式会社東芝 | Power supply |
| KR102001449B1 (en) * | 2017-12-06 | 2019-07-18 | (주)태진기술 | Soft-start circuit with hiccup operation and power converting apparatus including the same |
| CN109067161B (en) * | 2018-08-09 | 2024-07-30 | 中国铁道科学研究院集团有限公司 | Power supply safety starting system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4031142B2 (en) * | 1998-04-09 | 2008-01-09 | 株式会社東芝 | Internal voltage generation circuit and semiconductor memory |
| JP3972091B2 (en) * | 2001-10-18 | 2007-09-05 | 株式会社ルネサステクノロジ | Modulation semiconductor integrated circuit |
| JP2008178257A (en) * | 2007-01-19 | 2008-07-31 | Rohm Co Ltd | Control circuit for switching regulator, switching regulator utilizing the same, and electronic equipment |
| JP2010124573A (en) * | 2008-11-19 | 2010-06-03 | Panasonic Corp | Switching power supply unit and semiconductor apparatus used for the same |
-
2011
- 2011-09-30 JP JP2011217091A patent/JP5857595B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013078217A (en) | 2013-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5928506B2 (en) | Switching power supply | |
| US8379413B2 (en) | Circuits and methods for controlling power converters including transformers | |
| KR100704119B1 (en) | Current controlled switching mode power supply | |
| US9385617B2 (en) | Overcurrent protection circuit for a switching power supply apparatus | |
| JP5477699B2 (en) | Switching power supply | |
| JP2016027775A (en) | Switching power supply device | |
| JP6424644B2 (en) | Semiconductor device for power control | |
| JP3116338B2 (en) | Switching power supply | |
| JP4289904B2 (en) | AC-DC converter | |
| US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
| JP6966001B2 (en) | Control device for switching power supply | |
| US9407153B2 (en) | Switching power supply system | |
| US10170906B2 (en) | Semiconductor device for power supply control | |
| JP2008312335A (en) | Switching power supply device and primary-side control circuit | |
| JP3839737B2 (en) | DC voltage conversion circuit | |
| US9318961B2 (en) | Switching power-supply device | |
| JP6860118B2 (en) | Power factor improvement circuit and semiconductor device | |
| KR101265799B1 (en) | Variable mode converter control circuit and half-bridge converter having the same | |
| JP2016116285A (en) | Switching power supply device | |
| JP2010124573A (en) | Switching power supply unit and semiconductor apparatus used for the same | |
| JP5857595B2 (en) | Soft start circuit | |
| JP6714519B2 (en) | Switching power supply | |
| JP5854031B2 (en) | Switching power supply | |
| JP4845973B2 (en) | Switching power supply | |
| JP2009240114A (en) | Switching power supply unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5857595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |