JP5855285B2 - Signal transmission isolation device and power semiconductor module - Google Patents
Signal transmission isolation device and power semiconductor module Download PDFInfo
- Publication number
- JP5855285B2 JP5855285B2 JP2014557327A JP2014557327A JP5855285B2 JP 5855285 B2 JP5855285 B2 JP 5855285B2 JP 2014557327 A JP2014557327 A JP 2014557327A JP 2014557327 A JP2014557327 A JP 2014557327A JP 5855285 B2 JP5855285 B2 JP 5855285B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- insulating film
- signal transmission
- power semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 title claims description 78
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000002955 isolation Methods 0.000 title 1
- 238000009413 insulation Methods 0.000 claims description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 description 219
- 230000005684 electric field Effects 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000010409 thin film Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
- H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
- H01F2019/085—Transformer for galvanic isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Coils Or Transformers For Communication (AREA)
- Power Conversion In General (AREA)
- Insulating Of Coils (AREA)
Description
本発明は、信号伝送絶縁デバイス及びこれを備えたパワー半導体モジュールに関するものである。 The present invention relates to a signal transmission insulating device and a power semiconductor module including the same.
従来の薄膜トランス構造を有する信号伝送絶縁デバイスにおいては、半導体基板に設けた凹部の底部に下側コイルを形成し、液状のポリイミド樹脂で凹部を充填し硬化させることで第1絶縁膜を形成して、その上に上側コイルを形成し、第1絶縁膜の厚さを調整することで、下側コイルと上側コイルとの間の絶縁耐圧を確保するものが知られている(例えば、特許文献1参照)。 In a signal transmission insulating device having a conventional thin film transformer structure, a first coil is formed by forming a lower coil at the bottom of a recess provided in a semiconductor substrate, filling the recess with liquid polyimide resin, and curing it. In addition, a device is known in which an upper coil is formed thereon and the thickness of the first insulating film is adjusted to ensure a dielectric strength voltage between the lower coil and the upper coil (for example, Patent Documents). 1).
このような薄膜トランス構造を有する信号伝送絶縁デバイスでは、上側コイル及び下側コイルに電圧が印加された場合、上側コイル及び下側コイルそれぞれの角部において電界集中が発生する。そして、トランス構造を有する信号伝送絶縁デバイスでは複数の角部があり、印加される電圧が大きくなると上側コイル又は下側コイルのいずれかの角部から絶縁破壊が生じる。一方、特許文献2に記載された信号伝送絶縁デバイスのように、下側コイルの上側コイルに対向する面上に第1絶縁膜よりも誘電率の高い第2絶縁膜を設け、その上に第1絶縁膜及び上側コイルを順次形成した信号伝送絶縁デバイスでは、下側コイルと上側コイルとの間の下側コイル側に第1絶縁膜よりも誘電率の高い第2絶縁膜が下側コイルに接して形成されているため、第2絶縁膜内での電界が小さくなり、第2絶縁膜に接する下側コイルの角部での電界集中を緩和することができる。
In the signal transmission insulating device having such a thin film transformer structure, when a voltage is applied to the upper coil and the lower coil, electric field concentration occurs at the corners of the upper coil and the lower coil. A signal transmission insulating device having a transformer structure has a plurality of corners, and when the applied voltage increases, dielectric breakdown occurs from either corner of the upper coil or the lower coil. On the other hand, like the signal transmission insulating device described in
しかしながら、上述の第2絶縁膜を有する信号伝送絶縁デバイスであっても、薄膜トランス構造の上下コイルに電圧が印加された場合、下側コイルの角部における電界集中は緩和されるものの、上側コイルの角部においては依然として電界集中が発生する。ところで、絶縁破壊は電界が集中する最も絶縁が弱い箇所が起点となって開始することが通常である。従って、印加される電圧が大きくなると、電界が集中する絶縁の弱点箇所である上側コイルの角部から絶縁破壊が生じてしまい、絶縁耐圧を向上させることが困難となっていた。そのため、所定の耐圧を確保するためには、上側コイルの角部における電界集中を考慮して必要以上に絶縁膜の厚みを厚くしなくてはならない。しかし、絶縁膜の厚みを厚くしてしまうと、上側コイルと下側コイルとの間の距離が長くなり、信号の伝送速度や伝送強度といった伝送特性が低下するという問題が生じていた。 However, even in the signal transmission insulating device having the second insulating film described above, when voltage is applied to the upper and lower coils of the thin film transformer structure, the electric field concentration at the corners of the lower coil is reduced, but the upper coil Electric field concentration still occurs at the corners. By the way, it is normal that the dielectric breakdown starts from the place where the insulation is weakest where the electric field is concentrated. Therefore, when the applied voltage is increased, dielectric breakdown occurs from the corner portion of the upper coil, which is a weak point of insulation where the electric field concentrates, and it is difficult to improve the withstand voltage. Therefore, in order to ensure a predetermined breakdown voltage, the thickness of the insulating film must be increased more than necessary in consideration of electric field concentration at the corners of the upper coil. However, if the thickness of the insulating film is increased, the distance between the upper coil and the lower coil becomes longer, resulting in a problem that transmission characteristics such as signal transmission speed and transmission strength deteriorate.
本発明は、上述のような問題を解決するためになされたもので、信号の伝送特性の低下を抑制するとともに耐圧を向上させることができる信号伝送絶縁デバイスを提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a signal transmission insulating device capable of suppressing a decrease in signal transmission characteristics and improving a breakdown voltage.
本発明にかかる信号伝送絶縁デバイスは、第1コイルと、第1コイルに対向し第1コイルとともにトランスを構成する第2コイルと、第1コイルと第2コイルとが対向する間に設けられ、SiO2で構成された第1絶縁膜と、第1コイルの第2コイルに対向する第一主面に接して、第一主面と第1絶縁膜の第1コイルに対向する面との間に設けられ、SiO2よりも抵抗率が低いポリイミドで構成された第2絶縁膜と、第2コイルの第1コイルに対向する第二主面に接して、第二主面と第1絶縁膜の第2コイルに対向する面との間に設けられ、SiO2よりも抵抗率が低いポリイミドで構成された第3絶縁膜と、を備えたものである。
A signal transmission insulating device according to the present invention is provided between a first coil, a second coil that faces the first coil and forms a transformer together with the first coil, and the first coil and the second coil face each other. Between the first insulating film composed of SiO 2 and the first main surface facing the second coil of the first coil, and between the first main surface and the surface of the first insulating film facing the first coil A second insulating film made of polyimide having a resistivity lower than that of SiO 2 , and a second main surface and the first insulating film in contact with the second main surface facing the first coil of the second coil And a third insulating film provided between the surface facing the second coil and made of polyimide having a resistivity lower than that of SiO 2 .
本発明にかかる信号伝送絶縁デバイスによれば、下側コイルである第1コイルと上側コイルである第2コイルとの間に第2絶縁膜、第1絶縁膜及び第3絶縁膜が順に形成されており、かつ第2絶縁膜及び第3絶縁膜の抵抗率は第1絶縁膜の抵抗率よりも低いので、第2絶縁膜及び第3絶縁膜内での電界が小さくなる。そのため、第2絶縁膜に接する下側コイルの角部及び第3絶縁膜に接する上側コイルの角部での電界集中を緩和することができる。よって、第1絶縁膜の厚みを厚くすることなく絶縁耐圧を向上させることができるため、絶縁耐圧を向上させるとともに信号の伝送特性の低下を抑制することができる。
According to the signal transmission insulating device of the present invention, the second insulating film, the first insulating film, and the third insulating film are sequentially formed between the first coil that is the lower coil and the second coil that is the upper coil. In addition, since the resistivity of the second insulating film and the third insulating film is lower than that of the first insulating film, the electric field in the second insulating film and the third insulating film is reduced. Therefore, the electric field concentration at the corners of the lower coil in contact with the second insulating film and the corners of the upper coil in contact with the third insulating film can be reduced. Accordingly, since the withstand voltage can be improved without increasing the thickness of the first insulating film, it is possible to improve the withstand voltage and to suppress a decrease in signal transmission characteristics.
実施の形態1.
まず、本発明の実施の形態1にかかる信号伝送絶縁デバイスの構成について説明する。図1は、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aの構成を示す平面図である。図2は、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aの構成を示す断面図である。なお、図2は、図1におけるA−A断面図に相当するものである。
First, the configuration of the signal transmission insulating device according to the first exemplary embodiment of the present invention will be described. FIG. 1 is a plan view showing the configuration of the signal
図1において、信号伝送絶縁デバイス1aは、配線が複数周巻き回されたコイル形状の第1コイル4と第2コイル5を備えており、第1コイル4と第2コイル5とは互いに対向しトランスを構成する。なお、図1において、第1コイル4の第2コイル5に重なっている部分については図示省略している。
In FIG. 1, the signal
図2において、信号伝送絶縁デバイス1aは、Si等からなる半導体基板2上にいわゆる薄膜トランス構造9が形成された構造となっている。薄膜トランス構造9は、下側絶縁膜15、第1コイル4、第2絶縁膜6a、第1絶縁膜3、第3絶縁膜7、第2コイル5、及び上側絶縁膜16から構成されている。半導体基板2の上には、下側絶縁膜15が形成されており、下側絶縁膜15に下側コイルである第1コイル4が埋もれるように形成されている。ただし、第1コイル4の上側の面である第一主面は下側絶縁膜15の中に埋もれていない。また、第1コイル4上には、第2絶縁膜6aが第1コイル4の第一主面を覆うように形成されている。さらに、第2絶縁膜6a上には、第1絶縁膜3を介して第3絶縁膜7が形成されており、第3絶縁膜7上には第2コイル5及び上側絶縁膜16が形成されている。
In FIG. 2, the signal
ここで、第1絶縁膜3、下側絶縁膜15、及び上側絶縁膜16はSiO2(酸化珪素)膜から成る絶縁膜であり、第2絶縁膜6a及び第3絶縁膜7はSiO2よりも誘電率の高いSiN(窒化珪素)膜から成る絶縁膜である。また、第1コイル4と第2コイル5は互いに対向するように形成されており、第1コイル4の第2コイル5に対向する第一主面を覆うように第2絶縁膜6aが形成されているのと同様に、第2コイル5の第1コイル4に対向する第二主面についても第3絶縁膜が覆うように形成されている。さらに、第2絶縁膜6aは第1コイル4の異なる周におけるコイル部分全てに接しており、第3絶縁膜7も同様に第2コイル5の異なる周におけるコイル部分全てに接している。Here, the first
なお、本実施の形態では、第1絶縁膜3、下側絶縁膜15、及び上側絶縁膜16にSiO2を用いることとしているが、これに限定されるものではなく、第1絶縁膜3、下側絶縁膜15、及び上側絶縁膜16にはポリイミド等の他の材料を用いることとしてもよく、同一の材料であっても異なる材料であっても構わない。また、第2絶縁膜6a及び第3絶縁膜7にSiNを用いることとしているが、第2絶縁膜6a及び第3絶縁膜7には第1絶縁膜3に用いた誘電体よりも誘電率の高い他の絶縁材料を用いることとすればよく、第2絶縁膜6a及び第3絶縁膜7は同一の材料であっても異なる材料であっても構わない。In the present embodiment, SiO 2 is used for the first
次に、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aの製造方法について説明する。図3は、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aの製造フローを示す断面図である。
Next, a method for manufacturing the signal
図3(a)において、Si等からなる半導体基板2上に、CVD(Chemical Vapor Deposition:化学気相法)法によりSiO2からなる下側絶縁膜15となる絶縁膜17を形成する。そして、この下側絶縁膜15の一部となる絶縁膜17上に、スパッタ蒸着法により、アルミニウムなどの金属膜8aを形成する。In FIG. 3A, an insulating film 17 to be a lower
図3(b)において、金属膜8aをエッチングして第1コイル4を形成する。そして、第1コイル4の隣り合う周のコイル部分それぞれの間と第1コイル4の第2コイル5に対向する面上に、CVD法を用いてSiO2からなる絶縁膜17を第1コイル4が埋もれるように形成する。その後、CMP(Chemichal Mechanical Polish:化学機械研磨)法により第1コイル4の第2コイル5に対向する面から第2コイル5側にはみ出している絶縁膜17を研磨し、第1コイル4の隣り合う周の間に形成された絶縁膜17の上面と第1コイル4の上面とを面一にする。以上により、図2に示された下側絶縁膜15が形成される。これにより、下側絶縁膜15と第1コイル4との上に平坦な膜を形成することができる。In FIG. 3B, the
図3(c)において、CVD法によりSiNからなる第2絶縁膜6aを形成する。そして、第2絶縁膜6a上にSiO2からなる第1絶縁膜3を形成する。さらに、第1絶縁膜3上に第3絶縁膜7を形成する。その後、第3絶縁膜7上に、スパッタ蒸着法により、金属膜8bを形成する。In FIG. 3C, a second
図3(d)において、金属膜8bをエッチングして第2コイル5を形成する。そして、第2コイル5の隣接する周のコイル部分の間と第2コイル5の上面に上側絶縁膜16を形成する。以上の工程により、図2に示した信号伝送絶縁デバイス1aを得ることができる。
In FIG. 3D, the
本発明の実施の形態1では、以上のような構成としたことにより、第1コイル4と第2コイル5との間に電位差が生じた場合に、薄膜トランス構造9を有する信号伝送絶縁デバイス1aでは第1コイル4と第2コイル5の複数の角部において電界集中が発生することとなるが、第1コイル4と第2コイル5との間に異なる誘電率の第1絶縁膜3、第2絶縁膜6a、及び第3絶縁膜7が形成されているため、第1絶縁膜3よりも誘電率の高い第2絶縁膜6a及び第3絶縁膜7の内部の電界が緩和される。そして、電界集中が生じる第1コイル4及び第2コイル5それぞれの角部が、電界が緩和される第2絶縁膜6a及び第3絶縁膜7に接しているため、当該角部における電界集中が緩和される。その結果、第1コイル4及び第2コイル5側の双方での電界集中が緩和されるため、絶縁膜の厚さを厚くすることなく、すなわち第1コイル4と第2コイル5との距離を長くすることなく絶縁耐圧を向上させることができる。よって、絶縁耐圧を向上させるとともに信号の伝送速度や伝送強度といった伝送特性の低下を抑制することができる。
In the first embodiment of the present invention, the signal
また、第1絶縁膜3の下面側と上面側には、それぞれの全面に第2絶縁膜6aと第3絶縁膜7とが対称に設けられているため、第1絶縁膜3の反り等の変形を効果的に抑制することができる。
Further, since the second
さらに、第1絶縁膜3では圧縮応力が発生し、第2絶縁膜6a及び第3絶縁膜7では引張応力が発生するように、すなわち、第1絶縁膜3で発生する応力と第2絶縁膜6a及び第3絶縁膜とで発生する応力とが打ち消し合うように、各絶縁膜を形成することが望ましい。これにより、各絶縁膜同士で発生する応力が打ち消し合うため、半導体基板2や各絶縁膜の反り変形を低減することができる。なお、各絶縁膜で発生する応力は絶縁膜を形成する際の温度やガスの流量、さらには絶縁膜の膜厚といった複合的な条件によって定まるため、膜を積層する際に応力を計測しながらこれらの条件を調整し製造すればよい。また、第1絶縁膜3では引張応力が発生し、第2絶縁膜6a及び第3絶縁膜7では圧縮応力が発生するように形成することとしてもよい。
Further, compressive stress is generated in the first insulating
なお、本実施の形態では金属膜8a及び金属膜8bをそれぞれスパッタ蒸着法により形成することとしたが、これに限定されるものではなく、熱蒸着法や電子ビーム蒸着法等を用いて形成することとしてもよい。また、半導体基板2はSiに限定されるものでなくSiC等の他の半導体基板でもよく、金属膜8a及び金属膜8bはいずれもアルミニウムに限定されるものではなくCu等の他の材料を用いることができる。
In the present embodiment, the
また、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aは、IPM(Intelligent Power Module)をはじめとするパワー半導体モジュールに用いることができる。以下、本発明の実施の形態1にかかる信号伝送絶縁デバイス1aを備えたパワー半導体モジュールを、モータ駆動装置に用いた場合について説明する。図4は、本発明の実施の形態1に係る信号伝送絶縁デバイス1aを備えたパワー半導体モジュール50を用いたモータ駆動装置100を示すブロック図である。
In addition, the signal
図4において、モータ駆動装置100は、パワー半導体モジュール50及びモータ30から構成され、図示しない駆動用電源から出力される電力をパワー半導体モジュール50によって適宜変換することでモータ30を駆動することができる。
In FIG. 4, the
パワー半導体モジュール50は、制御部10(「制御回路」ともいう。)、信号伝送絶縁デバイス1a、駆動回路11、パワー半導体装置21、及びセンサ22から構成される。駆動回路11は、制御部10から信号伝送絶縁デバイス1aを介して入力される制御信号12によって動作し、パワー半導体装置21に駆動信号13を出力する。パワー半導体装置21はIGBTやMOSFET等の半導体装置であり、駆動信号13に基づいてスイッチング動作を行う。一方、センサ22は、パワー半導体装置21のチップ温度や通流する電流を計測し、センサ信号14を駆動回路11及び制御部10に出力する。制御部10は、センサ22から信号伝送絶縁デバイス1aを介して入力されるセンサ信号14等に基づいて駆動回路11に制御信号12を出力し、パワー半導体装置21を制御する。そして、制御部10がパワー半導体装置21の動作を制御することで、インバータ回路として所定の電力変換が行われモータ30を駆動することができる。なお、制御部10と駆動回路11又はセンサ22との信号の入出力は、パワー半導体モジュール50に設けられた信号伝送絶縁デバイス1aを介して行われる。
The
また、センサ22がパワー半導体装置21への過電流を計測した場合やパワー半導体装置21のチップ温度が所定の値以上に上昇したことを計測した場合には、駆動回路11はパワー半導体装置21への駆動信号13の出力を停止し、パワー半導体装置21を保護する。このような構成とすることで、パワー半導体モジュール50に設けられた駆動回路11及びセンサ22によってパワー半導体装置21を保護することが可能となるため、パワー半導体モジュール50が保護機能を有することとなり高機能化される。
Further, when the
ここで、制御部10側ではモータ駆動装置100の中でも相対的に低い電圧の信号が流れるため、制御部10はモータ駆動装置100の中でも低電位となる。一方、駆動回路11やパワー半導体装置21などのインバータ回路の主回路ではモータ駆動装置100の中でも相対的に高い電圧の信号が流れるため、駆動回路11やパワー半導体装置21などのインバータ回路の主回路はモータ駆動装置100の中でも高電位となる。その結果、制御部10と駆動回路11又はパワー半導体装置21などのインバータ回路の主回路との間には、数百から数千ボルトの電位差が生じることとなり、この電位差によって駆動回路11又はパワー半導体装置21などのインバータ回路の主回路側から制御部10側へと電流が流れると制御部10の素子が破壊されてしまうことがあった。
Here, since a signal with a relatively low voltage flows in the
そこで、図4に示すように、信号伝送絶縁デバイス1aを介して制御部10と駆動回路11又はパワー半導体装置21などのインバータ回路との信号の伝送を行うことにより、制御部10と駆動回路11又はパワー半導体装置21などのインバータ回路の主回路との間において絶縁を保つとともにセンサ信号14や制御信号12の伝送を行うことができる。
Therefore, as shown in FIG. 4, the
上述したように、信号伝送絶縁デバイス1aは絶縁耐圧を向上させるとともに信号の伝送特性の低下を抑制することができるため、所定の絶縁耐圧が設定された場合には、信号伝送絶縁デバイス1aは他の信号伝送絶縁デバイスよりも信号の伝送速度や伝送強度といった伝送特性が高いものとなる。そのため、実施の形態1にかかる信号伝送絶縁デバイス1aをパワー半導体モジュール50に適用することにより、制御部10と駆動回路11又はパワー半導体装置21などのインバータ回路の主回路との間の絶縁性を維持するとともに、制御信号12やセンサ信号14の伝送特性の向上させることができる。そして、伝送特性の向上により制御遅れ等が低減されるため、パワー半導体装置21をより高速で動作させることができる。その結果、パワー半導体モジュール50は、絶縁破壊に対する安全性を損なうことなく、かつ、高速での応答等が可能なパワー半導体モジュールとなる。すなわち、高品質で安全性の高いパワー半導体モジュールとなる。
As described above, since the signal
なお、本実施の形態では、パワー半導体モジュール50内にセンサ22を設けることで保護機能を有するパワー半導体モジュール50としたが、これに限定されるものではなく、センサが設けられてなく保護機能を有さないパワー半導体モジュールであっても構わない。そのような場合でも、パワー半導体モジュールは信号伝送絶縁デバイス1aを備えることによって駆動回路と制御部との絶縁を行うとともに制御信号12等の伝送特性を向上させることが可能となり、高速動作等が可能となる。
In the present embodiment, the
実施の形態2.
本発明の構成は、実施の形態1にかかる信号伝送絶縁デバイス1aの構成に限定されるものでなく、他の構成とすることもできる。そこで、実施の形態1にかかる信号伝送絶縁デバイス1aとは異なる構成について説明する。なお、以下において、本発明の実施の形態1と相違する第2絶縁膜6aの部分について説明し、同一または対応する他の部分についての説明は省略する。
The configuration of the present invention is not limited to the configuration of the signal
まず、実施の形態2にかかる信号伝送絶縁デバイス1bの構成について説明する。図5は、本発明の実施の形態2にかかる信号伝送絶縁デバイス1bの構成を示す断面図である。図5において、図2と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
First, the configuration of the signal
図5において、実施の形態2にかかる信号伝送絶縁デバイス1bは、実施の形態1にかかる信号伝送絶縁デバイス1aと比較して第2絶縁膜6aと第2絶縁膜6bの構成が相違する。第2絶縁膜6bは、第1コイル4の第2コイル5に対向する第一主面に接するとともに、第一主面に垂直な側面に接するように第1コイル4の異なる周のコイル部分の間にも設けられている。
In FIG. 5, the signal
次に、本発明の実施の形態2にかかる信号伝送絶縁デバイス1bの製造方法について説明する。図6は、本発明の実施の形態1にかかる信号伝送絶縁デバイス1bの製造フローを示す断面図である。
Next, a method for manufacturing the signal
図6(a)において、Si等からなる半導体基板2上に、CVD法により下側絶縁膜15を形成する。そして、下側絶縁膜15上に、スパッタ蒸着法により、アルミニウムなどの金属膜8aを形成する。
6A, a lower insulating
図6(b)において、金属膜8aをエッチングして第1コイル4を形成する。そして、第1コイル4の隣接する周のコイル部分それぞれの間と第1コイル4の第2コイル5と向かい合う面上に、CVD法により第2絶縁膜6bを形成する。
In FIG. 6B, the
図6(c)において、CVD法により第2絶縁膜6b上に第1絶縁膜3を形成する。そして、CMP法により第1絶縁膜3を研磨して面一にする。さらに、第1絶縁膜3上に第3絶縁膜7を形成する。その後、第3絶縁膜7上に、スパッタ蒸着法により、金属膜8bを形成する。
In FIG. 6C, the first insulating
図6(d)において、金属膜8bをエッチングして第2コイル5を形成する。そして、第2コイル5の隣接する周のコイル部分の間と第2コイル5の上面に上側絶縁膜16を形成する。このように、上述の10個の工程を行うことにより、図5に示した信号伝送絶縁デバイス1bを得ることができる。
In FIG. 6D, the
実施の形態2では、以上のような構成とすることにより、第1コイル4と第2コイル5との間に電位差が生じた場合に、第1コイル4と第2コイル5との間に異なる誘電率の第1絶縁膜3、第2絶縁膜6b、及び第3絶縁膜7が形成されているため、第1コイル4及び第2コイル5それぞれの角部における電界集中が緩和される。その結果、絶縁膜の厚さを厚くすることなく、すなわち第1コイル4と第2コイル5との距離を長くすることなく絶縁耐圧を向上させることができるので、絶縁耐圧を向上させるとともに信号の伝送速度や伝送強度といった伝送特性の低下を抑制することができる。
In the second embodiment, the configuration as described above is different between the
また、実施の形態1にかかる信号伝送絶縁デバイス1aと比較して、下側絶縁膜15、第1コイル4、及び第2絶縁膜6bからなる部分の製造が簡易となることから、製造時の工程数を削減することができ、生産コストを低減することができる。
Further, as compared with the signal
さらに、実施の形態1と同様に、実施の形態2にかかる信号伝送絶縁デバイス1bをパワー半導体モジュールに適用することにより、高品質で安全性の高いパワー半導体モジュールを提供することができる。
Furthermore, similarly to the first embodiment, by applying the signal
なお、本発明の実施の形態2では、本発明の実施の形態1と相違する部分について説明し、同一または対応する部分についての説明は省略した。 In the second embodiment of the present invention, portions different from the first embodiment of the present invention are described, and descriptions of the same or corresponding portions are omitted.
実施の形態3.
実施の形態3にかかる信号伝送絶縁デバイス1cの構成について説明する。図7は、本発明の実施の形態3にかかる信号伝送絶縁デバイス1cの構成を示す断面図である。図7において、図2と同じ符号を付けたものは、同一または対応する構成を示している。また、本実施の形態は、実施の形態1と比較して、第2絶縁膜6a、第3絶縁膜7の構成で相違するため、以下においては当該相違点についてのみ説明し、他の構成については説明を省略する。
A configuration of the signal transmission insulating device 1c according to the third embodiment will be described. FIG. 7: is sectional drawing which shows the structure of the signal transmission insulation device 1c concerning
図7において、実施の形態3にかかる信号伝送絶縁デバイス1cは、第2絶縁膜6a及び第3絶縁膜7には、第1絶縁膜3に用いた誘電体よりも抵抗率の低い誘電体を用いる。例えば、第1絶縁膜3としてSiO2膜を用いる場合には、一般的なSiO2膜の抵抗率は1×1013Ωmであるため、第2絶縁膜6aと第3絶縁膜7としてSiN膜を用いることができる。なお、第1絶縁膜3、第2絶縁膜6a、及び第3絶縁膜7の組合せは、SiO2膜とSiN膜とに限らず、第2絶縁膜6aと第3絶縁膜7とに用いた誘電体が第1絶縁膜3に用いた誘電体よりも抵抗率が低い組み合わせとなるように、SiO2、SiN、ポリイミド等の誘電体から適宜選択することができる。In FIG. 7, in the signal transmission insulating device 1 c according to the third embodiment, the second
なお、本発明の実施の形態3にかかる信号伝送絶縁デバイス1cの製造方法については、実施の形態1にかかる信号伝送絶縁デバイス1aの製造方法と同じである。
The method for manufacturing the signal transmission insulating device 1c according to the third embodiment of the present invention is the same as the method for manufacturing the signal
実施の形態3では、以上のような構成とすることにより、第1コイル4と第2コイル5との間に電位差が生じた場合に、第1コイル4と第2コイル5との間に異なる抵抗率の第1絶縁膜3、第2絶縁膜6b、及び第3絶縁膜7が形成されているため、第1コイル4及び第2コイル5それぞれの角部における電界集中が緩和される。その結果、絶縁膜の厚さを厚くすることなく、すなわち第1コイル4と第2コイル5との距離を長くすることなく絶縁耐圧を向上させることができるので、絶縁耐圧を向上させるとともに信号の伝送速度や伝送強度といった伝送特性の低下を抑制することができる。
In the third embodiment, the configuration as described above is different between the
また、本実施の形態のように、第2絶縁膜6aと第3絶縁膜7に相対的に抵抗率の低い絶縁材料を用いると、薄膜トランス構造9を構成する第1コイル4の隣り合うコイル間、又は第2コイル5の隣り合うコイル間において、第2絶縁膜6a又は第3絶縁膜7を介して電気的に短絡することで、トランスとしての機能を失ってしまう恐れがある。そこで、第2絶縁膜6aと第3絶縁膜7とは、第1コイル4の隣り合うコイル間又は第2コイル5の隣り合うコイル間において電気的に短絡しない抵抗率以上の抵抗率とする。
In addition, when an insulating material having a relatively low resistivity is used for the second
図8に、実施の形態3にかかる信号伝送絶縁デバイス1cの動作波形を示す。図8において、図8(a)は入力矩形波電気信号を示し、図8(b)は出力パルス電気信号を示す。また、縦軸は各信号の電圧を示し、横軸は時間を示している。例えば、図8(a)に示すように、第1コイル4又は第2コイル5のいずれか一方に対して矩形波電気信号Vinが入力され、入力された矩形波電気信号Vinの立上りと立下りに対応して、他方のコイルに周波数Fのパルス電気信号Voutが出力される。かかる場合、図8(b)に示す半周期T/2が0.5[ns]、すなわち周波数Fが1GHzとすると、パルス電気信号Voutが出力される第1コイル4又は第2コイル5の隣り合うコイル間が電気的に短絡しないためには、隣り合うコイル間の時定数τが式(1)を満たす必要がある。FIG. 8 shows operation waveforms of the signal transmission insulating device 1c according to the third embodiment. 8A shows an input rectangular wave electric signal, and FIG. 8B shows an output pulse electric signal. The vertical axis represents the voltage of each signal, and the horizontal axis represents time. For example, as shown in FIG. 8 (a), a rectangular wave electric signal V in respect one of the
時定数τは抵抗率ρと比誘電率εr、真空の誘電率ε0を用いて、式(2)によって求まる。The time constant τ is obtained by the equation (2) using the resistivity ρ, the relative dielectric constant ε r , and the vacuum dielectric constant ε 0 .
第2絶縁膜6aと第3絶縁膜7がSiN膜の場合、SiN膜のεrを7、ε0を8.85×10−12F/mとすると、式(1)及び(2)より、第2絶縁膜6aと第3絶縁膜7の抵抗率は16Ωmよりも大きいものでなければならない。よって、SiN膜として抵抗率は16Ωmよりも大きいものを選択することとすればよい。In the case where the second
さらに、実施の形態1と2と同様に、実施の形態2にかかる信号伝送絶縁デバイス1cをパワー半導体モジュールに適用することにより、高品質で安全性の高いパワー半導体モジュールを提供することができる。 Furthermore, as in the first and second embodiments, by applying the signal transmission insulating device 1c according to the second embodiment to a power semiconductor module, it is possible to provide a power semiconductor module with high quality and high safety.
実施の形態4.
実施の形態4にかかる信号伝送絶縁デバイス1dの構成について説明する。図9は、本発明の実施の形態4にかかる信号伝送絶縁デバイス1dの構成を示す断面図である。図9において、図5と同じ符号を付けたものは、同一または対応する構成を示している。また、本実施の形態は、実施の形態2と比較して、第2絶縁膜6b、第3絶縁膜7の構成で相違するため、以下においては当該相違点についてのみ説明し、他の構成については説明を省略する。
A configuration of the signal transmission insulating device 1d according to the fourth exemplary embodiment will be described. FIG. 9: is sectional drawing which shows the structure of the signal transmission insulation device
図9において、実施の形態4にかかる信号伝送絶縁デバイス1dは、第2絶縁膜6b及び第3絶縁膜7には、第1絶縁膜3に用いた誘電体よりも抵抗率の低い誘電体を用いる。例えば、第1絶縁膜3としてSiO2膜を用いる場合には、一般的なSiO2膜の抵抗率は1×1013Ωmであるため、第2絶縁膜6bと第3絶縁膜7としてSiN膜を用いることができる。なお、第1絶縁膜3、第2絶縁膜6b、及び第3絶縁膜7の組合せは、SiO2膜とSiN膜とに限らず、第2絶縁膜6bと第3絶縁膜7とに用いた誘電体が第1絶縁膜3に用いた誘電体よりも抵抗率が低い組み合わせとなるように、SiO2、SiN、ポリイミド等の誘電体から適宜選択することができる。In FIG. 9, in the signal transmission insulating device 1 d according to the fourth exemplary embodiment, the second
また、実施の形態3と同様に、出力されるパルス電気信号Voutの周波数Fを1GHzとすると、第1絶縁膜3としてSiO2膜を用いる場合、第2絶縁膜6bと第3絶縁膜7の抵抗率は16Ωmよりも大きければよい。Similarly to the third embodiment, when the frequency F of the output pulse electric signal Vout is 1 GHz, when the SiO 2 film is used as the first insulating
本発明の実施の形態4にかかる信号伝送絶縁デバイス1dの製造方法については、実施の形態2にかかる信号伝送絶縁デバイス1bの製造方法と同じである。
The method for manufacturing the signal transmission insulating device 1d according to the fourth embodiment of the present invention is the same as the method for manufacturing the signal
実施の形態4では、以上のような構成とすることにより、第1コイル4と第2コイル5との間に電位差が生じた場合に、第1コイル4と第2コイル5との間に異なる抵抗率の第1絶縁膜3、第2絶縁膜6b、及び第3絶縁膜7が形成されているため、第1コイル4及び第2コイル5それぞれの角部における電界集中が緩和される。その結果、絶縁膜の厚さを厚くすることなく、すなわち第1コイル4と第2コイル5との距離を長くすることなく絶縁耐圧を向上させることができるので、絶縁耐圧を向上させるとともに信号の伝送速度や伝送強度といった伝送特性の低下を抑制することができる。
In the fourth embodiment, the configuration as described above is different between the
また、実施の形態1又は3にかかる信号伝送絶縁デバイス1a、1c比較して、下側絶縁膜15、第1コイル4、及び第2絶縁膜6bからなる部分の製造が簡易となることから、製造時の工程数を削減することができ、生産コストを低減することができる。
In addition, compared to the signal
さらに、実施の形態1ないし3と同様に、実施の形態2にかかる信号伝送絶縁デバイス1bをパワー半導体モジュールに適用することにより、高品質で安全性の高いパワー半導体モジュールを提供することができる。
Furthermore, by applying the signal
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。 Note that the present invention can be freely combined with each other within the scope of the invention, and each embodiment can be modified or omitted as appropriate.
1a 1b 1c 1d 信号伝送絶縁デバイス、2 半導体基板、
3 第1絶縁膜、4 第1コイル、5 第2コイル、
6a 6b 第2絶縁膜、7 第3絶縁膜、8a 8b 金属膜、
9 薄膜トランス構造、10 制御部、11 駆動回路、
12 制御信号、13 駆動信号、14 センサ信号、
15 下側絶縁膜、16 上側絶縁膜、17 絶縁膜、
21 パワー半導体装置、22 センサ、30 モータ、
50 パワー半導体モジュール、100 モータ駆動装置。
3 first insulating film, 4 first coil, 5 second coil,
9 Thin-film transformer structure, 10 control unit, 11 drive circuit,
12 control signal, 13 drive signal, 14 sensor signal,
15 lower insulating film, 16 upper insulating film, 17 insulating film,
21 power semiconductor devices, 22 sensors, 30 motors,
50 power semiconductor module, 100 motor drive device.
Claims (4)
前記第1コイルに対向し前記第1コイルとともにトランスを構成する第2コイルと、
前記第1コイルと前記第2コイルとが対向する間に設けられ、SiO2で構成された第1
絶縁膜と、
前記第1コイルの前記第2コイルに対向する第一主面に接して、当該第一主面と前記第1絶縁膜の前記第1コイルに対向する面との間に設けられ、前記SiO2よりも抵抗率が低いポリイミドで構成された第2絶縁膜と、
前記第2コイルの前記第1コイルに対向する第二主面に接して、当該第二主面と前記第1絶縁膜の前記第2コイルに対向する面との間に設けられ、前記SiO2よりも抵抗率が低いポリイミドで構成された第3絶縁膜と、
を備えたことを特徴とする信号伝送絶縁デバイス。 A first coil;
A second coil that faces the first coil and forms a transformer together with the first coil;
The first coil is provided between the first coil and the second coil and is made of SiO 2 .
An insulating film;
The first coil is in contact with the first main surface facing the second coil, and is provided between the first main surface and the surface of the first insulating film facing the first coil, and the SiO 2 A second insulating film made of polyimide having a lower resistivity than
The second coil is provided in contact with the second main surface facing the first coil and between the second main surface and the surface of the first insulating film facing the second coil, and the SiO 2 A third insulating film made of polyimide having a lower resistivity than
A signal transmission insulation device comprising:
前記第3絶縁膜は、前記第2コイルの前記第二主面を覆うように形成されている、
ことを特徴とする請求項1に記載の信号伝送絶縁デバイス。 The second insulating film is formed so as to cover the first main surface of the first coil,
The third insulating film is formed so as to cover the second main surface of the second coil.
The signal transmission insulation device according to claim 1.
前記第2絶縁膜は前記第1コイルの前記第一主面に垂直な側面に接するように設けられている、
ことを特徴とする請求項2に記載の信号伝送絶縁デバイス。 The first coil is formed on a semiconductor substrate;
The second insulating film is provided in contact with a side surface perpendicular to the first main surface of the first coil;
The signal transmission insulation device according to claim 2.
前記パワー半導体装置を駆動する駆動回路と、
前記駆動回路と前記パワー半導体装置を制御する制御回路との間の信号を伝送するとともに、前記駆動回路と前記制御回路とを絶縁する請求項1から3のいずれか1項に記載の信号伝送絶縁デバイスと、
を備えたことを特徴とするパワー半導体モジュール。 A power semiconductor device;
A drive circuit for driving the power semiconductor device;
The signal transmission insulation according to any one of claims 1 to 3, wherein a signal is transmitted between the drive circuit and a control circuit that controls the power semiconductor device, and the drive circuit and the control circuit are insulated. The device,
A power semiconductor module comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014557327A JP5855285B2 (en) | 2013-01-18 | 2013-10-31 | Signal transmission isolation device and power semiconductor module |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013007558 | 2013-01-18 | ||
JP2013007558 | 2013-01-18 | ||
JP2013164352 | 2013-08-07 | ||
JP2013164352 | 2013-08-07 | ||
JP2014557327A JP5855285B2 (en) | 2013-01-18 | 2013-10-31 | Signal transmission isolation device and power semiconductor module |
PCT/JP2013/079537 WO2014112179A1 (en) | 2013-01-18 | 2013-10-31 | Signal transmission insulation device and power semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5855285B2 true JP5855285B2 (en) | 2016-02-09 |
JPWO2014112179A1 JPWO2014112179A1 (en) | 2017-01-19 |
Family
ID=51209291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014557327A Active JP5855285B2 (en) | 2013-01-18 | 2013-10-31 | Signal transmission isolation device and power semiconductor module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5855285B2 (en) |
WO (1) | WO2014112179A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5889501B1 (en) * | 2014-11-18 | 2016-03-22 | 三菱電機株式会社 | Signal transmission isolation device and power semiconductor module |
DE112015005198B4 (en) * | 2014-11-18 | 2023-05-17 | Mitsubishi Electric Corporation | SIGNAL TRANSMISSION ISOLATION DEVICE AND POWER SEMICONDUCTOR MODULE |
JP6233285B2 (en) * | 2014-11-28 | 2017-11-22 | 三菱電機株式会社 | Semiconductor module, power converter |
US20230187121A1 (en) * | 2021-12-09 | 2023-06-15 | Texas Instruments Incorporated | Integrated high voltage electronic device with high relative permittivity layers |
WO2023171391A1 (en) * | 2022-03-09 | 2023-09-14 | ローム株式会社 | Insulated chip and signal transmitting device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0264525A (en) * | 1988-08-31 | 1990-03-05 | Matsushita Electric Ind Co Ltd | Tn type liquid crystal panel |
JP2001358215A (en) * | 2000-06-16 | 2001-12-26 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP2005079468A (en) * | 2003-09-02 | 2005-03-24 | Jsr Corp | Formation method of ruthenium-silicon mixed film |
JP2007258195A (en) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | Manufacturing method of semiconductor device and of magnetic head |
JP2010080774A (en) * | 2008-09-26 | 2010-04-08 | Rohm Co Ltd | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4818198B2 (en) * | 2007-03-15 | 2011-11-16 | 京セラ株式会社 | Coil built-in board |
JP2011258876A (en) * | 2010-06-11 | 2011-12-22 | Mitsubishi Electric Corp | High breakdown voltage flat transformer |
JP5369163B2 (en) * | 2011-10-19 | 2013-12-18 | 三菱電機株式会社 | Insulating sheet and semiconductor device |
-
2013
- 2013-10-31 JP JP2014557327A patent/JP5855285B2/en active Active
- 2013-10-31 WO PCT/JP2013/079537 patent/WO2014112179A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0264525A (en) * | 1988-08-31 | 1990-03-05 | Matsushita Electric Ind Co Ltd | Tn type liquid crystal panel |
JP2001358215A (en) * | 2000-06-16 | 2001-12-26 | Mitsubishi Electric Corp | Semiconductor device and its manufacturing method |
JP2005079468A (en) * | 2003-09-02 | 2005-03-24 | Jsr Corp | Formation method of ruthenium-silicon mixed film |
JP2007258195A (en) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | Manufacturing method of semiconductor device and of magnetic head |
JP2010080774A (en) * | 2008-09-26 | 2010-04-08 | Rohm Co Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
WO2014112179A1 (en) | 2014-07-24 |
JPWO2014112179A1 (en) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5855285B2 (en) | Signal transmission isolation device and power semiconductor module | |
US10115684B2 (en) | Semiconductor device | |
JP5148562B2 (en) | High voltage drive circuit using capacitive signal coupling and related apparatus and method | |
JP6249960B2 (en) | Semiconductor device | |
JP4858290B2 (en) | Load drive device | |
US9929038B2 (en) | Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure | |
US8970000B2 (en) | Signal transmission arrangement | |
US10199340B2 (en) | Signal transmission insulative device and power semiconductor module | |
JP6386005B2 (en) | Dielectric stack, isolator device, and method of forming isolator device | |
JP2010016142A (en) | Circuit device | |
US10566410B2 (en) | High breakdown voltage passive element | |
JP2009295804A (en) | Semiconductor device | |
TW201324744A (en) | Semiconductor device and electronic device | |
JP2014022600A (en) | Semiconductor integrated circuit | |
JP2009065017A (en) | Signal transmission device | |
JP5889501B1 (en) | Signal transmission isolation device and power semiconductor module | |
JP5749366B2 (en) | Semiconductor device | |
JP2021005598A (en) | Semiconductor device and manufacturing method therefor | |
JP6062486B2 (en) | Semiconductor device | |
JP5676423B2 (en) | Isolator and semiconductor device | |
JP6435037B2 (en) | Semiconductor device | |
JP2013239731A (en) | Semiconductor device | |
JP5968968B2 (en) | Semiconductor device | |
IT201900001201A1 (en) | SEMICONDUCTOR PLATE WITH IMPROVED THERMAL INSULATION BETWEEN A POWER PORTION AND A PERIPHERAL PORTION, MANUFACTURING METHOD, AND PACKAGE HOUSING THE PLATE | |
JP2016105434A (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151208 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5855285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |