JP5853846B2 - Piezoelectric element and manufacturing method thereof - Google Patents

Piezoelectric element and manufacturing method thereof Download PDF

Info

Publication number
JP5853846B2
JP5853846B2 JP2012101546A JP2012101546A JP5853846B2 JP 5853846 B2 JP5853846 B2 JP 5853846B2 JP 2012101546 A JP2012101546 A JP 2012101546A JP 2012101546 A JP2012101546 A JP 2012101546A JP 5853846 B2 JP5853846 B2 JP 5853846B2
Authority
JP
Japan
Prior art keywords
seed layer
region
piezoelectric
piezoelectric element
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012101546A
Other languages
Japanese (ja)
Other versions
JP2013229510A (en
Inventor
和樹 渋谷
和樹 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2012101546A priority Critical patent/JP5853846B2/en
Publication of JP2013229510A publication Critical patent/JP2013229510A/en
Application granted granted Critical
Publication of JP5853846B2 publication Critical patent/JP5853846B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、基板上に、電極、シード層および圧電薄膜をこの順で形成した圧電素子と、その圧電素子の製造方法とに関するものである。   The present invention relates to a piezoelectric element in which an electrode, a seed layer, and a piezoelectric thin film are formed in this order on a substrate, and a method for manufacturing the piezoelectric element.

従来から、アクチュエータやセンサなどに応用するための電気機械変換素子として、Pb(Zr,Ti)O3(チタン酸ジルコン酸鉛;PZT)をはじめとする圧電体が用いられている。 Conventionally, piezoelectric materials including Pb (Zr, Ti) O 3 (lead zirconate titanate; PZT) have been used as electromechanical transducers for application to actuators and sensors.

従来では、圧電体としてバルク材料が使われているが、近年では、小型化、高密度化、低コスト化のニーズにより、薄膜の圧電体が研究されてきている。圧電体を薄膜化することにより、成膜、フォトリソグラフィーなど半導体プロセス技術を用いた高精度な加工が可能となり、小型化、高密度化を実現することができる。また、大面積のウェハに圧電体を一括加工できるため、コストを低減することもできる。特に、インクジェットヘッドのアクチュエータとして圧電体を用いる場合には、印刷画像の高精細化のためにノズルを高密度に搭載する必要があるため、圧電素子の小型化は重要である。   Conventionally, bulk materials have been used as piezoelectric bodies, but in recent years, thin-film piezoelectric bodies have been studied due to the need for miniaturization, high density, and low cost. By reducing the thickness of the piezoelectric body, high-precision processing using semiconductor process technology such as film formation and photolithography can be performed, and miniaturization and high density can be realized. In addition, since the piezoelectric bodies can be collectively processed on a large-area wafer, the cost can be reduced. In particular, when a piezoelectric body is used as an actuator for an ink jet head, it is necessary to mount nozzles at a high density in order to increase the definition of a printed image. Therefore, downsizing of the piezoelectric element is important.

PZTなどの圧電体は、一般的にABO3型の酸化物であり、その結晶がペロブスカイト型構造を採るときに良好な圧電効果を発現することが知られている。図9は、PZTの結晶構造を模式的に示している。ペロブスカイト型構造とは、例えばPb(Zrx,Ti1-x)O3の正方晶では、正方晶の各頂点にPb原子が位置し、体心にTi原子またはZr原子が位置し、各面心にO原子が位置する構造である。 A piezoelectric material such as PZT is generally an ABO 3 type oxide, and it is known that a good piezoelectric effect is exhibited when the crystal has a perovskite type structure. FIG. 9 schematically shows the crystal structure of PZT. The perovskite structure is, for example, a tetragonal crystal of Pb (Zr x , Ti 1-x ) O 3 , where Pb atoms are located at each vertex of the tetragonal crystal, and Ti atoms or Zr atoms are located at the body center. In this structure, an O atom is located in the heart.

また、電界方向に対する圧電体の結晶配向の方向によっても、特性は大きく異なる。図10は、圧電体の結晶配向の違いによる圧電効果の違いを模式的に示している。圧電体が(100)配向の場合、つまり、圧電体の分極方向Pを(100)方向として、この方向が基板に垂直な方向となる場合、基板に垂直な方向に電界を印加すると、圧電体の分極方向Pと電界の印加方向Eとが揃っているため、電界の大きさが圧電体の変形の力に完全に変換され、基板に垂直な方向に圧電体が効率よく変形する。一方、圧電体が(111)配向の場合、圧電体の分極方向Pである(100)方向が電界の印加方向Eと交差するため、電界の大きさが圧電体の変形の力に完全に変換されず、基板に垂直な方向における圧電体の変形量が少なくなる。   Further, the characteristics vary greatly depending on the direction of crystal orientation of the piezoelectric body relative to the electric field direction. FIG. 10 schematically shows the difference in piezoelectric effect due to the difference in crystal orientation of the piezoelectric body. When the piezoelectric body is in the (100) orientation, that is, when the polarization direction P of the piezoelectric body is the (100) direction and this direction is a direction perpendicular to the substrate, the piezoelectric body is applied when an electric field is applied in the direction perpendicular to the substrate. Since the polarization direction P and the application direction E of the electric field are aligned, the magnitude of the electric field is completely converted into the deformation force of the piezoelectric body, and the piezoelectric body is efficiently deformed in the direction perpendicular to the substrate. On the other hand, when the piezoelectric body is in the (111) orientation, the (100) direction, which is the polarization direction P of the piezoelectric body, intersects the electric field application direction E, so that the electric field magnitude is completely converted into the deformation force of the piezoelectric body. In other words, the amount of deformation of the piezoelectric body in the direction perpendicular to the substrate is reduced.

このように、圧電体の(111)配向よりも(100)配向のほうが、圧電特性は高くなるが、疲労特性や加工のしやすさなどから、例えば(111)配向等、他の結晶配向のほうが好ましい場合もある。いずれにせよ、安定した特性を求めるためには、圧電体の結晶配向を制御することは重要である。   As described above, the (100) orientation of the piezoelectric body is higher in the (100) orientation than in the piezoelectric material. However, from the viewpoint of fatigue characteristics and ease of processing, other crystal orientations such as the (111) orientation are possible. May be preferred. In any case, to obtain stable characteristics, it is important to control the crystal orientation of the piezoelectric body.

圧電体(圧電薄膜)は、CVD(Chemical Vapor Deposition )法などの化学的成膜法、スパッタ法やイオンプレーティング法等の物理的成膜法、ゾルゲル法等の液層での成長法が知られている。これらの成膜方法では、Si等の基板上に、密着層、下部電極、圧電体、上部電極等を順番に成膜していく必要がある。そのため、各膜の特性は、その下地となる層の影響を受けることになる。   Piezoelectric materials (piezoelectric thin films) are known for chemical film formation methods such as CVD (Chemical Vapor Deposition), physical film formation methods such as sputtering and ion plating, and liquid layer growth methods such as sol-gel methods. It has been. In these film forming methods, it is necessary to sequentially form an adhesion layer, a lower electrode, a piezoelectric body, an upper electrode and the like on a substrate such as Si. Therefore, the characteristics of each film are affected by the underlying layer.

スパッタ法でPZTを成膜する場合、アルゴン(Ar)のガス圧等の条件にもよるが、基板温度が400℃程度以下では、パイロクロア層という圧電性を持たない結晶構造になることが多い。また、ゾルゲル法などでは、下地の上に原料液を塗布した後、700℃程度の高温で焼結させる必要がある。このため、下部電極としては、高温での安定性および高い導電性を持つ白金(Pt)が用いられることが多い。Ptは(111)方向に自己配向しやすい特性を有している。   When a PZT film is formed by sputtering, although depending on conditions such as argon (Ar) gas pressure, a crystal structure of a pyrochlore layer having no piezoelectricity is often obtained at a substrate temperature of about 400 ° C. or lower. In the sol-gel method or the like, it is necessary to sinter at a high temperature of about 700 ° C. after applying the raw material liquid on the base. For this reason, platinum (Pt) having high temperature stability and high conductivity is often used as the lower electrode. Pt has the property of being easily self-aligned in the (111) direction.

薄膜のPZTは、上記のようにペロブスカイト型構造で(100)配向となるときに圧電特性が高いが、PZTはその下地のPtの影響を受けるため、(111)配向のPt上には、PZTは(100)配向で形成されにくい。PZTが(111)配向で形成されたり、パイロクロア相が混在すると、PZTの圧電特性が低下してしまう。   The thin film PZT has a perovskite structure as described above, and has a high piezoelectric characteristic when it is (100) oriented. However, since PZT is affected by the underlying Pt, PZT on the (111) oriented Pt Is difficult to form with (100) orientation. If PZT is formed with a (111) orientation or a pyrochlore phase is mixed, the piezoelectric characteristics of PZT will deteriorate.

そこで、例えば特許文献1では、PZTからなる主絶縁体層をチタン酸塩(例えばPLT;(Pb,La)TiO3)からなる副絶縁体層を介して電極上に設けるようにしている。PLTは、PZTよりも(100)配向になりやすく、ペロブスカイト型構造を持つため、このPLTの層をシード層としてPt上に成膜し、そのシード層上にPZTを成膜することで、PZTの結晶性および配向性を向上させて、圧電特性を向上させることができると考えられる。 Therefore, in Patent Document 1, for example, a main insulator layer made of PZT is provided on an electrode via a sub-insulator layer made of titanate (for example, PLT; (Pb, La) TiO 3 ). PLT is more likely to have a (100) orientation than PZT and has a perovskite structure. Therefore, the PLT layer is formed on Pt as a seed layer, and PZT is formed on the seed layer. It is considered that the piezoelectric properties can be improved by improving the crystallinity and orientation of the film.

特開平6−89986号公報(請求項1、段落〔0101〕、図1等参照)JP-A-6-89986 (refer to claim 1, paragraph [0101], FIG. 1 etc.)

ところが、(111)配向のPt上にPLTを(100)配向で形成すると、Ptの(111)面における格子定数(0.3923nm)と、PLTの(100)面における格子定数(0.3887)とが異なるため、互いの結晶性が向上するほど、これらの層の界面に応力が集中し、シード層の密着性が低下してシード層が剥離するという問題が顕著になってくる。特に、圧電アクチュエータでは、圧電定数を向上させ、より発生力・駆動変位を向上させることが求められているが、駆動変位が向上するほど、駆動時の応力が内部応力に上乗せされ、シード層の剥離が起こりやすくなる。したがって、圧電素子の特性向上を目指す上では、圧電変位とともに各層間の密着性も確保しなければならない。   However, when PLT is formed with (100) orientation on Pt with (111) orientation, the lattice constant (0.3923 nm) on the (111) plane of Pt and the lattice constant (0.3887) on the (100) plane of PLT. Therefore, as the crystallinity of each layer improves, the stress concentrates on the interface between these layers, the adhesion of the seed layer decreases, and the seed layer peels off. In particular, the piezoelectric actuator is required to improve the piezoelectric constant and to further improve the generated force and driving displacement. However, as the driving displacement is improved, the driving stress is added to the internal stress, and the seed layer Peeling is likely to occur. Therefore, in order to improve the characteristics of the piezoelectric element, it is necessary to ensure adhesion between the layers as well as the piezoelectric displacement.

これは、電極の結晶面とシード層の結晶面とで原子間隔(格子定数)が異なれば、電極の材料および配向方向、シード層の材料および配向方向に関係なく、常に起こりうる問題である。シード層や圧電薄膜形成時の下地として電極の結晶配向性が重要な場合や、後工程での加工のしやすさ等が必要な場合もあり、それらの条件によって好適な電極の材料やその配向が異なる。シード層についても同様であり、電極の種類や配向方向と、圧電薄膜の材料、結晶性、その他求める特性によって、シード層として様々な材料、結晶構造、配向性のものが求められる。そのため、電極およびシード層の種類等によらず、シード層の密着性向上と圧電特性の向上とを両立させるための手法を開発することは非常に重要である。   This is a problem that can always occur if the atomic spacing (lattice constant) differs between the crystal plane of the electrode and the crystal plane of the seed layer, regardless of the material and orientation direction of the electrode and the material and orientation direction of the seed layer. In some cases, crystal orientation of the electrode is important as a foundation for forming the seed layer or piezoelectric thin film, or ease of processing in the subsequent process may be required. Is different. The same applies to the seed layer, and various materials, crystal structures, and orientations are required for the seed layer depending on the type and orientation of the electrode, the material of the piezoelectric thin film, crystallinity, and other required characteristics. For this reason, it is very important to develop a method for achieving both improvement in adhesion of the seed layer and improvement in piezoelectric characteristics regardless of the type of the electrode and the seed layer.

本発明は、上記の問題点を解決するためになされたもので、その目的は、電極とシード層との界面で発生する応力を低減してシード層の密着性を向上させるとともに、圧電特性を向上させることができる圧電素子およびその製造方法を提供することにある。   The present invention has been made to solve the above-described problems, and its purpose is to reduce the stress generated at the interface between the electrode and the seed layer to improve the adhesion of the seed layer and to improve the piezoelectric characteristics. An object of the present invention is to provide a piezoelectric element that can be improved and a method for manufacturing the same.

本発明の圧電素子は、基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成した圧電素子であって、前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含んでいることを特徴としている。また、本発明の圧電素子の製造方法は、基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成する圧電素子の製造方法であって、前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含むように、成膜条件を設定して前記シード層を形成することを特徴としている。   The piezoelectric element of the present invention is a piezoelectric element in which an electrode, a seed layer for controlling crystal orientation of a piezoelectric thin film, and the piezoelectric thin film are formed in this order on a substrate, and the seed layer includes: It includes both a first region that is crystallized and a second region that is made of amorphous. The piezoelectric element manufacturing method of the present invention is a piezoelectric element manufacturing method in which an electrode, a seed layer for controlling crystal orientation of a piezoelectric thin film, and the piezoelectric thin film are formed in this order on a substrate. The seed layer is formed by setting film forming conditions so that the seed layer includes both a first region that is crystallized and a second region that is made of amorphous. Yes.

上記の圧電素子の構成および製造方法によれば、シード層の一部がアモルファス(第2の領域)であることにより、電極とアモルファスとの界面では、格子定数の違いに起因する応力は発生しないので、全体として、電極とシード層との界面で発生する応力を低減することができる。これにより、電極に対するシード層の密着性を向上させることができ、シード層の剥離を低減することができる。   According to the above-described configuration and manufacturing method of the piezoelectric element, since a part of the seed layer is amorphous (second region), stress due to the difference in lattice constant does not occur at the interface between the electrode and amorphous. Therefore, as a whole, the stress generated at the interface between the electrode and the seed layer can be reduced. Thereby, the adhesion of the seed layer with respect to the electrode can be improved, and peeling of the seed layer can be reduced.

また、シード層は、結晶化した領域(第1の領域)、すなわち、結晶が所望の方向に配向した領域を含むので、その上に成膜される圧電薄膜は、下層の結晶粒を種結晶として結晶化する。したがって、第1の領域の上に圧電薄膜を所望の結晶配向で形成することができる。また、シード層の第2の領域はアモルファスであり、第2の領域上に成膜される圧電薄膜も成膜初期はアモルファスであるが、このアモルファスの領域は、その上に成膜される圧電薄膜の所望の配向方向での結晶化を妨げないため、圧電薄膜の膜厚を増大させるにしたがって、第2の領域上でも、圧電薄膜を所望の結晶配向で形成することができる。このように、シード層が第1の領域および第2の領域を含むことにより、圧電薄膜の大部分を所望の配向方向に制御して、圧電特性を向上させることができる。   Further, since the seed layer includes a crystallized region (first region), that is, a region where the crystal is oriented in a desired direction, the piezoelectric thin film formed on the seed layer seeds the crystal grains in the lower layer. Crystallize as Therefore, the piezoelectric thin film can be formed on the first region with a desired crystal orientation. Further, the second region of the seed layer is amorphous, and the piezoelectric thin film formed on the second region is also amorphous at the initial stage of film formation, but this amorphous region is a piezoelectric film formed thereon. Since the crystallization in the desired orientation direction of the thin film is not hindered, the piezoelectric thin film can be formed with the desired crystal orientation on the second region as the thickness of the piezoelectric thin film is increased. Thus, when the seed layer includes the first region and the second region, most of the piezoelectric thin film can be controlled in a desired orientation direction to improve the piezoelectric characteristics.

上記の圧電素子において、前記シード層全体に対する前記第1の領域の割合が、5%以上90%以下であることが望ましい。また、上記の製造方法において、前記シード層全体に対する前記第1の領域の割合が5%以上90%以下となる成膜条件で、前記シード層を形成することが望ましい。   In the above piezoelectric element, it is preferable that a ratio of the first region to the whole seed layer is 5% or more and 90% or less. In the above manufacturing method, it is preferable that the seed layer is formed under a film forming condition in which a ratio of the first region to the whole seed layer is 5% or more and 90% or less.

シード層全体に対する第1の領域の割合が下限を下回ると、第1の領域の割合が少なすぎて、シード層上に形成される圧電薄膜の配向性が低下し、圧電特性を向上させることが困難となる。逆に、シード層全体に対する第1の領域の割合が上限を上回ると、アモルファスからなる第2の領域の割合が少なすぎて、電極に対するシード層の密着性が低下し、シード層の剥離が生じやすくなる。したがって、シード層全体に対する第1の領域の割合が上記範囲内であることにより、シード層の密着性および配向性を両方とも満足させることができる。   If the ratio of the first region to the entire seed layer is below the lower limit, the ratio of the first region is too small, the orientation of the piezoelectric thin film formed on the seed layer is lowered, and the piezoelectric characteristics can be improved. It becomes difficult. On the contrary, if the ratio of the first region to the entire seed layer exceeds the upper limit, the proportion of the second region made of amorphous is too small, the adhesion of the seed layer to the electrode is lowered, and the seed layer is peeled off. It becomes easy. Therefore, when the ratio of the first region to the entire seed layer is within the above range, both the adhesion and orientation of the seed layer can be satisfied.

上記の圧電素子において、前記シード層全体に対する前記第1の領域の割合が、10%以上80%以下であることが望ましい。また、上記の製造方法において、前記シード層全体に対する前記第1の領域の割合が10%以上80%以下となる成膜条件で、前記シード層を形成することが望ましい。   In the above piezoelectric element, it is desirable that the ratio of the first region to the whole seed layer is 10% or more and 80% or less. In the above manufacturing method, it is preferable that the seed layer is formed under a film forming condition in which a ratio of the first region to the whole seed layer is 10% or more and 80% or less.

この場合は、シード層の密着性および配向性を両方とも確実に満足させることができる。   In this case, both the adhesion and orientation of the seed layer can be satisfied with certainty.

上記の圧電素子および製造方法において、前記シード層の前記第1の領域は、ペロブスカイト型構造で結晶化していることが望ましい。   In the piezoelectric element and the manufacturing method described above, it is desirable that the first region of the seed layer is crystallized with a perovskite structure.

この場合、シード層の第1の領域上では、圧電薄膜は下層と同じペロブスカイト型構造で結晶化するので、圧電特性を確実に向上させることができる。   In this case, since the piezoelectric thin film is crystallized with the same perovskite structure as the lower layer on the first region of the seed layer, the piezoelectric characteristics can be reliably improved.

上記の圧電素子において、前記電極は、(111)配向の白金であり、前記シード層の前記第1の領域は、(100)配向のチタン酸ランタン酸鉛であってもよい。また、上記の製造方法において、前記電極として、白金を(111)配向で形成し、前記シード層の前記第1の領域として、チタン酸ランタン酸鉛を(100)配向で形成してもよい。   In the above piezoelectric element, the electrode may be (111) -oriented platinum, and the first region of the seed layer may be (100) -oriented lead lanthanum titanate. In the above manufacturing method, platinum may be formed with (111) orientation as the electrode, and lead lanthanum titanate with (100) orientation may be formed as the first region of the seed layer.

(111)配向の白金(Pt)からなる電極上に、シード層の第1の領域として、チタン酸ランタン酸鉛(PLT)を(100)配向で形成することにより、その上に形成される圧電薄膜を(100)配向で形成して、圧電特性を向上させることができる。   On the electrode made of (111) -oriented platinum (Pt), lead lanthanum titanate (PLT) is formed in the (100) orientation as the first region of the seed layer. A thin film can be formed with (100) orientation to improve piezoelectric properties.

上記の圧電素子において、前記圧電薄膜は、チタン酸ジルコン酸鉛を主成分としてもよい。また、上記の製造方法において、前記シード層上に、チタン酸ジルコン酸鉛を主成分とする前記圧電薄膜を形成してもよい。   In the piezoelectric element, the piezoelectric thin film may contain lead zirconate titanate as a main component. In the above manufacturing method, the piezoelectric thin film containing lead zirconate titanate as a main component may be formed on the seed layer.

この場合、チタン酸ジルコン酸鉛(PZT)を主成分とする圧電薄膜を(100)配向で形成して、圧電特性を向上させることができる。   In this case, a piezoelectric thin film mainly composed of lead zirconate titanate (PZT) can be formed with a (100) orientation to improve the piezoelectric characteristics.

上記の圧電素子および製造方法において、前記圧電薄膜は、前記チタン酸ジルコン酸鉛の一部をランタンで置換した、チタン酸ジルコン酸ランタン鉛を含んでいてもよい。   In the piezoelectric element and the manufacturing method described above, the piezoelectric thin film may include lead lanthanum zirconate titanate in which part of the lead zirconate titanate is replaced with lanthanum.

圧電薄膜がチタン酸ジルコン酸ランタン鉛(PLZT)を含んでいることにより、圧電特性をさらに向上させることができる。   When the piezoelectric thin film contains lead lanthanum zirconate titanate (PLZT), the piezoelectric characteristics can be further improved.

上記の製造方法において、前記シード層をスパッタ法で形成することが望ましい。   In the above manufacturing method, the seed layer is preferably formed by a sputtering method.

スパッタ法では、基板を加熱してシード層を形成するため、電極とシード層との界面に熱応力がかかりやすい。したがって、シード層の一部をアモルファスで形成して、電極とシード層との界面で発生する応力を低減する本発明が非常に有効となる。   In the sputtering method, since the seed layer is formed by heating the substrate, thermal stress is likely to be applied to the interface between the electrode and the seed layer. Therefore, the present invention in which a part of the seed layer is formed in an amorphous state to reduce the stress generated at the interface between the electrode and the seed layer is very effective.

上記の製造方法において、前記電極をスパッタ法で形成することが望ましい。   In the above manufacturing method, it is desirable to form the electrode by a sputtering method.

この場合、下部電極とシード層とを連続して同一のスパッタリング装置を用いて形成することができる。   In this case, the lower electrode and the seed layer can be formed continuously using the same sputtering apparatus.

電極上に形成されるシード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含むので、電極とシード層との界面で発生する応力を低減してシード層の密着性を向上させるとともに、圧電特性を向上させることができる。   Since the seed layer formed on the electrode includes both the crystallized first region and the amorphous second region, the seed generated by reducing the stress generated at the interface between the electrode and the seed layer is reduced. While improving the adhesiveness of a layer, a piezoelectric characteristic can be improved.

本発明の実施の一形態に係る圧電素子の概略の構成を示す断面図である。It is sectional drawing which shows the schematic structure of the piezoelectric element which concerns on one Embodiment of this invention. 上記圧電素子の主要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the said piezoelectric element. 上記圧電素子の製造工程の流れを示すフローチャートである。It is a flowchart which shows the flow of the manufacturing process of the said piezoelectric element. 上記圧電素子の製造に用いられるスパッタリング装置の概略の構成を示す断面図である。It is sectional drawing which shows the schematic structure of the sputtering device used for manufacture of the said piezoelectric element. 上記圧電素子のシード層に対するXRDの2θ/θ測定の結果を示すグラフである。It is a graph which shows the result of 2theta / theta measurement of XRD with respect to the seed layer of the said piezoelectric element. 上記圧電素子の圧電薄膜に対するXRDの2θ/θ測定の結果を示すグラフである。It is a graph which shows the result of 2theta / theta measurement of XRD with respect to the piezoelectric thin film of the said piezoelectric element. 上記圧電素子をダイヤフラムに応用したときの構成を示す平面図である。It is a top view which shows a structure when the said piezoelectric element is applied to a diaphragm. 図7のA−A’線矢視断面図である。It is A-A 'arrow sectional drawing of FIG. PZTの結晶構造を模式的に示す説明図である。It is explanatory drawing which shows typically the crystal structure of PZT. 圧電体の結晶配向の違いによる圧電効果の違いを模式的に示す説明図である。It is explanatory drawing which shows typically the difference in the piezoelectric effect by the difference in the crystal orientation of a piezoelectric material.

本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。   An embodiment of the present invention will be described below with reference to the drawings.

〔1.圧電素子の構成〕
図1は、本実施形態に係る圧電素子10の概略の構成を示す断面図である。本実施形態の圧電素子10は、基板1上に、熱酸化膜2、下部電極3、シード層4、圧電薄膜5および上部電極6をこの順で積層して構成されている。
[1. (Configuration of piezoelectric element)
FIG. 1 is a cross-sectional view illustrating a schematic configuration of a piezoelectric element 10 according to the present embodiment. The piezoelectric element 10 of this embodiment is configured by laminating a thermal oxide film 2, a lower electrode 3, a seed layer 4, a piezoelectric thin film 5 and an upper electrode 6 in this order on a substrate 1.

基板1は、厚さが例えば300〜500μm程度の単結晶Si(シリコン)単体からなる半導体基板またはSOI(Silicon on Insulator)基板で構成されている。熱酸化膜2は、例えば厚さが0.1μm程度のSiO2(酸化シリコン)からなり、基板1の保護および絶縁の目的で形成されている。 The substrate 1 is configured by a semiconductor substrate or a SOI (Silicon on Insulator) substrate made of a single crystal Si (silicon) alone having a thickness of, for example, about 300 to 500 μm. The thermal oxide film 2 is made of, for example, SiO 2 (silicon oxide) having a thickness of about 0.1 μm, and is formed for the purpose of protecting and insulating the substrate 1.

下部電極3は、Ti(チタン)層3aとPt(白金)層3bとを積層して構成されている。Ti層3aは、熱酸化膜2とPt層3bとの密着性を向上させるために形成されている。Ti層3aの厚さは例えば0.02μm程度であり、Pt層3bの厚さは例えば0.1μm程度である。   The lower electrode 3 is formed by laminating a Ti (titanium) layer 3a and a Pt (platinum) layer 3b. The Ti layer 3a is formed to improve the adhesion between the thermal oxide film 2 and the Pt layer 3b. The thickness of the Ti layer 3a is, for example, about 0.02 μm, and the thickness of the Pt layer 3b is, for example, about 0.1 μm.

シード層4は、その上に成膜される圧電薄膜5の結晶配向性を制御するための層であるが、その詳細については後述する。シード層4の厚さは、例えば45nmである。   The seed layer 4 is a layer for controlling the crystal orientation of the piezoelectric thin film 5 formed thereon, and details thereof will be described later. The thickness of the seed layer 4 is 45 nm, for example.

圧電薄膜5は、ペロブスカイト型構造のPZT(チタン酸ジルコン酸鉛)を主成分として構成されている。なお、PZTが主成分であるとは、圧電薄膜5中でPZTの占める割合が80%以上であることを意味する。例えば、圧電薄膜5は、PZTのほかに、PZTの一部をランタン(La)で置換したチタン酸ジルコン酸ランタン鉛(PLZT)を含んでいてもよい。圧電薄膜5の厚みは、用途によって異なるが、メモリやセンサの用途では例えば1μm以下であり、アクチュエータでは例えば3〜5μmである。   The piezoelectric thin film 5 is composed mainly of PZT (lead zirconate titanate) having a perovskite structure. In addition, that PZT is a main component means that the proportion of PZT in the piezoelectric thin film 5 is 80% or more. For example, the piezoelectric thin film 5 may contain lead lanthanum zirconate titanate (PLZT) in which a part of PZT is replaced with lanthanum (La) in addition to PZT. Although the thickness of the piezoelectric thin film 5 varies depending on the application, it is, for example, 1 μm or less for a memory or a sensor, and 3-5 μm for an actuator.

上部電極6は、Ti層6aとPt層6bとを積層して構成されている。Ti層6aは、圧電薄膜5とPt層6bとの密着性を向上させるために形成されている。Ti層6aの厚さは例えば0.02μm程度であり、Pt層6bの厚さは例えば0.2μm程度である。   The upper electrode 6 is formed by laminating a Ti layer 6a and a Pt layer 6b. The Ti layer 6a is formed to improve the adhesion between the piezoelectric thin film 5 and the Pt layer 6b. The thickness of the Ti layer 6a is, for example, about 0.02 μm, and the thickness of the Pt layer 6b is, for example, about 0.2 μm.

図2は、本実施形態の圧電素子10の主要部を拡大して示す断面図である。上記したシード層4は、単結晶または多結晶の状態となって結晶化している第1の領域4aと、アモルファス(非晶質)からなる第2の領域4bとの両方を含んでいる。第1の領域4aは、ペロブスカイト型構造を有する圧電体であるPLT(チタン酸ランタン酸鉛)で構成されており、基板1に対して垂直な方向が(100)方向となるように結晶が配向している。第2の領域4bは、Pt層3b上に形成されており、第1の領域4aは、第2の領域4bとPt層3bとの界面よりも圧電薄膜5側に位置している。すなわち、第2の領域4bとPt層3bとの界面が、シード層4と下部電極3との界面となっている。第1の領域4aと第2の領域4bとを両方含むシード層4は、PLTの成膜条件(例えば基板温度)を適切に制御することによって形成することができる。   FIG. 2 is an enlarged cross-sectional view showing the main part of the piezoelectric element 10 of the present embodiment. The seed layer 4 includes both a first region 4a that is crystallized in a single crystal or polycrystal state and a second region 4b that is made of amorphous (amorphous). The first region 4a is composed of PLT (lead lanthanum titanate), which is a piezoelectric body having a perovskite structure, and the crystal is oriented so that the direction perpendicular to the substrate 1 is the (100) direction. doing. The second region 4b is formed on the Pt layer 3b, and the first region 4a is located closer to the piezoelectric thin film 5 than the interface between the second region 4b and the Pt layer 3b. That is, the interface between the second region 4 b and the Pt layer 3 b is the interface between the seed layer 4 and the lower electrode 3. The seed layer 4 including both the first region 4a and the second region 4b can be formed by appropriately controlling the PLT film formation conditions (for example, the substrate temperature).

ここで、シード層4の第1の領域4aは、膜厚が増大するにつれて広がり、第2の領域4bは、膜厚が増大するにつれて狭まっている。これは、シード層4において、一旦、(100)配向の結晶が形成されると、その結晶を下地として膜厚方向に(100)配向での結晶化が進むとともに、シード層4の第2の領域4bはアモルファスであり、(100)配向での結晶化を妨げないため、膜厚方向とは垂直な方向にも(100)配向での結晶化が進むからである。   Here, the first region 4a of the seed layer 4 expands as the film thickness increases, and the second region 4b narrows as the film thickness increases. This is because once the (100) -oriented crystal is formed in the seed layer 4, crystallization with the (100) orientation proceeds in the film thickness direction using the crystal as a base, and the second of the seed layer 4 This is because the region 4b is amorphous and does not hinder crystallization in the (100) orientation, so that crystallization in the (100) orientation proceeds in a direction perpendicular to the film thickness direction.

本実施形態のように、シード層4の一部がアモルファスの領域(第2の領域4b)であることにより、Pt層3bと第2の領域4bとの界面では、格子定数の違いに起因する応力は発生しないので、下部電極3とシード層4との界面で発生する応力を低減することができる。これにより、下部電極3に対するシード層4の密着性を向上させて、シード層4の剥離を低減することができる。   As in the present embodiment, since part of the seed layer 4 is an amorphous region (second region 4b), the interface between the Pt layer 3b and the second region 4b is caused by a difference in lattice constant. Since no stress is generated, the stress generated at the interface between the lower electrode 3 and the seed layer 4 can be reduced. Thereby, the adhesiveness of the seed layer 4 with respect to the lower electrode 3 can be improved, and peeling of the seed layer 4 can be reduced.

また、シード層4は、結晶が(100)方向に配向した第1の領域4aを含むので、第1の領域4a上に成膜される圧電薄膜5は、その下地となる第1の領域4aの結晶粒を種結晶として(100)配向となるように結晶化する。図2では、圧電薄膜5において、(100)配向で結晶化した領域を領域5aとする。一方、第2の領域4b上には、圧電薄膜5の成膜初期は、下地の第2の領域4bの影響を受けてアモルファスからなる領域5bが形成される。このアモルファスの領域5bは、その上に成膜される圧電薄膜5の所望の配向方向での結晶化を妨げないため、圧電薄膜5の膜厚を増大させるにしたがって、第2の領域4b上でも、圧電薄膜5を所望の結晶配向で形成することができる。つまり、圧電薄膜5の膜厚を増大させるにしたがって、(100)配向で結晶化した領域5aを広げることができる。このように、圧電薄膜5の大部分の配向方向を所望の(100)方向に制御できるので、圧電特性を向上させることができる。   In addition, since the seed layer 4 includes the first region 4a in which the crystal is oriented in the (100) direction, the piezoelectric thin film 5 formed on the first region 4a is the first region 4a serving as a base thereof. The crystal grains are crystallized so as to have a (100) orientation as a seed crystal. In FIG. 2, in the piezoelectric thin film 5, a region crystallized with (100) orientation is defined as a region 5a. On the other hand, on the second region 4b, an amorphous region 5b is formed at the initial stage of the formation of the piezoelectric thin film 5 due to the influence of the underlying second region 4b. The amorphous region 5b does not hinder crystallization of the piezoelectric thin film 5 formed thereon in a desired orientation direction. Therefore, as the thickness of the piezoelectric thin film 5 is increased, the amorphous region 5b is also formed on the second region 4b. The piezoelectric thin film 5 can be formed with a desired crystal orientation. That is, as the thickness of the piezoelectric thin film 5 is increased, the region 5a crystallized with the (100) orientation can be expanded. As described above, since the orientation direction of most of the piezoelectric thin film 5 can be controlled to a desired (100) direction, the piezoelectric characteristics can be improved.

また、シード層4の第1の領域4aは、PLTがペロブスカイト型構造で結晶化している領域であるので、シード層4の第1の領域4a上では、圧電薄膜5は下層と同じペロブスカイト型構造で結晶化する。これにより、圧電薄膜5のペロブスカイト結晶性を向上させて、圧電特性を確実に向上させることができる。   Since the first region 4a of the seed layer 4 is a region where PLT is crystallized with a perovskite structure, the piezoelectric thin film 5 has the same perovskite structure as the lower layer on the first region 4a of the seed layer 4. Crystallize with. Thereby, the perovskite crystallinity of the piezoelectric thin film 5 can be improved, and the piezoelectric characteristics can be reliably improved.

また、シード層4の下地となる電極(Pt層3b)は、(111)配向のPtであり、シード層4の第1の領域4aは、(100)配向のPLTであるので、(111)方向に自己配向しやすいPtを下部電極として用いた場合でも、圧電薄膜5をPLTと同じ(100)配向で形成して、圧電特性を向上させることができる。特に、圧電薄膜5は、PZTを主成分としているので、PZTを(100)配向で形成して、圧電特性を向上させることができる。また、圧電薄膜5がPZTのほかにPLZTを含んでいる場合には、圧電特性をさらに向上させることができる。   Further, the electrode (Pt layer 3b) serving as the base of the seed layer 4 is (111) -oriented Pt, and the first region 4a of the seed layer 4 is a (100) -oriented PLT. Even when Pt, which is easy to self-orient in the direction, is used as the lower electrode, the piezoelectric thin film 5 can be formed with the same (100) orientation as PLT to improve the piezoelectric characteristics. In particular, since the piezoelectric thin film 5 has PZT as a main component, PZT can be formed with a (100) orientation to improve the piezoelectric characteristics. Moreover, when the piezoelectric thin film 5 contains PLZT in addition to PZT, the piezoelectric characteristics can be further improved.

〔2.圧電素子の製造方法〕
次に、本実施形態の圧電素子10の製造方法の実施例について説明するとともに、比較例についても併せて説明する。図3は、圧電素子10の製造工程の流れを示すフローチャートである。
[2. Method for manufacturing piezoelectric element]
Next, an example of the method for manufacturing the piezoelectric element 10 of the present embodiment will be described, and a comparative example will also be described. FIG. 3 is a flowchart showing the flow of the manufacturing process of the piezoelectric element 10.

(実施例1)
まず、基板1として、厚さ400μm程度の単結晶Siウェハを用い、この基板1上に熱酸化膜2を膜厚0.1μm程度で形成する(S1)。熱酸化膜2は、ウェット酸化用熱炉を用い、Siウェハを酸素雰囲気中に1200℃程度の高温にさらすことで形成することができる。
Example 1
First, a single crystal Si wafer having a thickness of about 400 μm is used as the substrate 1, and a thermal oxide film 2 is formed on the substrate 1 with a thickness of about 0.1 μm (S1). The thermal oxide film 2 can be formed by exposing the Si wafer to a high temperature of about 1200 ° C. in an oxygen atmosphere using a wet oxidation furnace.

続いて、基板1の熱酸化膜2上に、TiおよびPtを順にスパッタ法で成膜して、Ti層3aおよびPt層3bからなる下部電極3を形成する(S2、S3)。Ti層3aの膜厚は例えば6nmであり、Pt層3bの膜厚は例えば150nmである。また、このときのTiのスパッタ条件は、Ar流量:20sccm、圧力:0.7Pa、基板温度:500℃、ターゲットに印加するRFパワー:80Wである。また、Ptのスパッタ条件は、Ar流量:20sccm、圧力:0.5Pa、基板温度:500℃、ターゲットに印加するRFパワー:100Wである。Pt層3bを構成するPtは、自己配向性を有するため、基板1に対して(111)方向に配向する。   Subsequently, Ti and Pt are sequentially formed on the thermal oxide film 2 of the substrate 1 by sputtering to form the lower electrode 3 composed of the Ti layer 3a and the Pt layer 3b (S2, S3). The thickness of the Ti layer 3a is, for example, 6 nm, and the thickness of the Pt layer 3b is, for example, 150 nm. The sputtering conditions for Ti at this time are Ar flow rate: 20 sccm, pressure: 0.7 Pa, substrate temperature: 500 ° C., and RF power applied to the target: 80 W. The sputtering conditions for Pt are Ar flow rate: 20 sccm, pressure: 0.5 Pa, substrate temperature: 500 ° C., and RF power applied to the target: 100 W. Since Pt constituting the Pt layer 3b has self-orientation, it is oriented in the (111) direction with respect to the substrate 1.

次に、下部電極3(Pt層3b)上にPLTをスパッタ法で成膜し、膜厚45nm程度のシード層4を形成する(S4)。PLTのスパッタ条件は、Ar流量:19.5sccm、O2流量:0.5sccm、圧力:0.5Pa、基板温度:640℃、ターゲットに印加するRFパワー:150Wである。 Next, PLT is formed on the lower electrode 3 (Pt layer 3b) by sputtering to form a seed layer 4 having a thickness of about 45 nm (S4). The sputtering conditions for PLT are Ar flow rate: 19.5 sccm, O 2 flow rate: 0.5 sccm, pressure: 0.5 Pa, substrate temperature: 640 ° C., and RF power applied to the target: 150 W.

以上のTi層3a、Pt層3bおよびシード層4の成膜は、チャンバー内にTi、Pt、PLTの3つのターゲットをもつ3元スパッタリング装置を用いて行われることが望ましい。このようにすることで、in-situで(その場で)基板を真空から出すことなく各層を連続して形成することができる。   The formation of the Ti layer 3a, the Pt layer 3b, and the seed layer 4 is preferably performed using a ternary sputtering apparatus having three targets of Ti, Pt, and PLT in the chamber. In this way, each layer can be formed continuously without taking the substrate out of vacuum in situ (in situ).

図4は、上記スパッタリング装置の概略の構成を示す断面図である。スパッタリング装置においては、ターゲット11が載置されたターゲット皿12をマグネット13上に設置し、その上にカバー14を設置する。このマグネット13とその下にある高周波電極15は、絶縁体16によって真空チャンバー17と絶縁されている。また、高周波電極15は、高周波電源18と接続されている。次に、基板1を、基板加熱ヒーター19上に設置する。そして、真空チャンバー17内を排気し、基板加熱ヒーター19によって基板1を所定の温度まで加熱する。加熱後、バルブ20および21を開け、スパッタガスであるArとO2を所定の割合でノズル22より真空チャンバー17内に導入し、真空度を所定値に保つ。ターゲット11に高周波電源18より高周波電力を投入し、プラズマを発生させることにより、基板1上にターゲット11の材料分子を飛ばして所望の膜を成膜することができる。 FIG. 4 is a cross-sectional view showing a schematic configuration of the sputtering apparatus. In the sputtering apparatus, a target dish 12 on which a target 11 is placed is placed on a magnet 13 and a cover 14 is placed thereon. The magnet 13 and the high-frequency electrode 15 below the magnet 13 are insulated from the vacuum chamber 17 by an insulator 16. The high frequency electrode 15 is connected to a high frequency power source 18. Next, the substrate 1 is placed on the substrate heater 19. Then, the inside of the vacuum chamber 17 is evacuated, and the substrate 1 is heated to a predetermined temperature by the substrate heater 19. After heating, the valves 20 and 21 are opened, and Ar and O 2 as sputtering gases are introduced into the vacuum chamber 17 from the nozzle 22 at a predetermined ratio, and the degree of vacuum is maintained at a predetermined value. By applying high-frequency power from the high-frequency power source 18 to the target 11 to generate plasma, the target 11 can fly the material molecules of the target 11 to form a desired film.

次に、PLTからなるシード層4上に、PZTをスパッタ法で成膜し、膜厚4μm程度の圧電薄膜5を形成する(S5)。PZTのスパッタ条件は、Ar流量:30sccm、O2流量:0.3sccm、圧力:0.3Pa、基板温度:650℃、ターゲットに印加するRFパワー:500Wである。 Next, PZT is formed on the seed layer 4 made of PLT by sputtering to form a piezoelectric thin film 5 having a thickness of about 4 μm (S5). The sputtering conditions for PZT are Ar flow rate: 30 sccm, O 2 flow rate: 0.3 sccm, pressure: 0.3 Pa, substrate temperature: 650 ° C., and RF power applied to the target: 500 W.

続いて、圧電薄膜5上に、TiおよびPtを順にスパッタ法で成膜して、Ti層6aおよびPt層6bからなる上部電極6を形成する(S6、S7)。これにより、圧電素子10が完成する。Ti層6aの膜厚は例えば20nmであり、Pt層6bの膜厚は例えば200nmである。このときのTiのスパッタ条件は、Ar流量:20sccm、圧力:0.7Pa、基板温度:500℃、ターゲットに印加するRFパワー:80Wである。また、Ptのスパッタ条件は、Ar流量:20sccm、圧力:0.5Pa、基板温度:500℃、ターゲットに印加するRFパワー:100Wである。   Subsequently, Ti and Pt are sequentially formed on the piezoelectric thin film 5 by sputtering to form the upper electrode 6 composed of the Ti layer 6a and the Pt layer 6b (S6, S7). Thereby, the piezoelectric element 10 is completed. The film thickness of the Ti layer 6a is, for example, 20 nm, and the film thickness of the Pt layer 6b is, for example, 200 nm. The sputtering conditions for Ti at this time are Ar flow rate: 20 sccm, pressure: 0.7 Pa, substrate temperature: 500 ° C., and RF power applied to the target: 80 W. The sputtering conditions for Pt are Ar flow rate: 20 sccm, pressure: 0.5 Pa, substrate temperature: 500 ° C., and RF power applied to the target: 100 W.

(実施例2)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を630℃に変更した以外は、実施例1と同様である。
(Example 2)
In the seed layer 4 formation step (S4), the PLT film formation conditions (sputtering conditions) are the same as in Example 1 except that the substrate temperature was changed to 630 ° C.

(実施例3)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を620℃に変更した以外は、実施例1と同様である。
(Example 3)
In the formation process (S4) of the seed layer 4, it is the same as that of Example 1 except having changed the substrate temperature into 620 degreeC as PLT film-forming conditions (sputtering conditions).

(比較例1)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を650℃に変更した以外は、実施例1と同様である。
(Comparative Example 1)
In the formation process (S4) of the seed layer 4, it is the same as that of Example 1 except having changed the substrate temperature into 650 degreeC as PLT film-forming conditions (sputtering conditions).

(比較例2)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を610℃に変更した以外は、実施例1と同様である。
(Comparative Example 2)
In the formation process (S4) of the seed layer 4, it is the same as that of Example 1 except having changed the substrate temperature into 610 degreeC as PLT film-forming conditions (sputtering conditions).

〔3.密着性および配向性の評価について〕
上記した実施例1〜3、比較例1〜2のそれぞれにおいて、圧電薄膜5を成膜する前に、シード層4を構成するPLTに対して、XRD(X‐ray diffraction;X線回折)の2θ/θ測定を行い、PLTの結晶配向性を調べた。図5は、実施例1〜3、比較例1〜2のPLTに対するXRDの2θ/θ測定の結果を示すグラフである。なお、図5では、実施例1〜3、比較例1〜2の各グラフを同時に比較する目的で、これらのグラフを縦方向に縦軸の1目盛りずつずらして同時に図示している。図5の縦軸は、1秒間あたりのX線の計数率(cps;count per second)を示している。なお、1.E+nは、1.0×10nであることを示す。
[3. Evaluation of adhesion and orientation)
In each of Examples 1 to 3 and Comparative Examples 1 and 2 described above, XRD (X-ray diffraction) is applied to the PLT constituting the seed layer 4 before the piezoelectric thin film 5 is formed. 2θ / θ measurement was performed to examine the crystal orientation of PLT. FIG. 5 is a graph showing the results of XRD 2θ / θ measurement for the PLTs of Examples 1 to 3 and Comparative Examples 1 and 2. In FIG. 5, for the purpose of simultaneously comparing the graphs of Examples 1 to 3 and Comparative Examples 1 and 2, these graphs are simultaneously shifted in the vertical direction by one scale on the vertical axis. The vertical axis in FIG. 5 indicates the X-ray count rate (cps; count per second) per second. In addition, 1. E + n indicates 1.0 × 10 n .

図5より、実施例1〜3、比較例1〜2のPLTは、(100)単一配向であることがわかる((111)等の他のピークが現れていないため)。ちなみに、PLTの(100)ピーク強度の値を表1に示す。なお、表1には、後述するPLT(100)の被覆率、PLTの密着性評価およびPZTの配向性評価の結果を併せて示す。   From FIG. 5, it can be seen that the PLTs of Examples 1 to 3 and Comparative Examples 1 and 2 have a (100) single orientation (because other peaks such as (111) do not appear). Incidentally, Table 1 shows values of (100) peak intensity of PLT. Table 1 also shows the results of PLT (100) coverage, PLT adhesion evaluation, and PZT orientation evaluation, which will be described later.

Figure 0005853846
Figure 0005853846

次に、実施例1〜3、比較例1〜2のそれぞれにおいて、シード層4を構成するPLTの表面形状を、SEM(Scanning Electron Microscope;走査型電子顕微鏡)を用いて観察した。そして、PLT(100)の被覆率(第1の領域4aの被覆率)を測定した。ここで、PLT(100)の被覆率(%)とは、シード層4の圧電薄膜5側の表面において、表面全体の面積に対する(100)配向のPLTの結晶粒の面積(合算)の割合を指す。ここでは、簡易的に、SEMで得られた画像の全面積に対する結晶粒のある面積の割合を上記被覆率とした。なお、図5のXRDの測定結果より、PLTの強度ピークとしては、(100)配向を示すピークしか確認できなかったことから、結晶粒はPLTの(100)配向の結晶粒であると考えられる。したがって、上記のように、SEM画像の全面積に対する結晶粒のある面積の割合を、PLT(100)の被覆率とした。なお、実施例1〜3、比較例1〜2のシード層4(PLT)は、膜厚45nm程度の薄膜であるので、PLT(100)の被覆率は、シード層4の全体に対する第1の領域4aの割合にほぼ対応する。   Next, in each of Examples 1 to 3 and Comparative Examples 1 and 2, the surface shape of the PLT constituting the seed layer 4 was observed using an SEM (Scanning Electron Microscope). Then, the coverage of PLT (100) (the coverage of the first region 4a) was measured. Here, the coverage (%) of PLT (100) is the ratio of the area (total) of (100) -oriented PLT crystal grains to the entire surface area of the seed layer 4 on the piezoelectric thin film 5 side. Point to. Here, simply, the ratio of the area with crystal grains to the total area of the image obtained by SEM was defined as the coverage. From the XRD measurement results shown in FIG. 5, only the peak indicating the (100) orientation was confirmed as the PLT intensity peak, so the crystal grains are considered to be the (100) oriented crystal grains of the PLT. . Therefore, as described above, the ratio of the area with crystal grains to the total area of the SEM image was defined as the PLT (100) coverage. In addition, since the seed layer 4 (PLT) of Examples 1 to 3 and Comparative Examples 1 and 2 is a thin film having a thickness of about 45 nm, the coverage of the PLT (100) is the first for the entire seed layer 4. This substantially corresponds to the ratio of the region 4a.

続いて、実施例1〜3、比較例1〜2のそれぞれにおいて、Pt層3bに対するPLTの密着性評価を行った。具体的には、JIS(Japanese Industrial Standards ) K5600−5−6に規定のクロスカット法の手順に基づき、1cm四方のPLTに縦方向および横方向に2mm間隔で切れ込みを入れて5×5個のマス目を作り、表面に接着テープを貼り付けて、指先で十分に密着するようにこすり付け、その後、接着テープを剥がしたときのPLTの表面を目視観察した(PLTがどの程度剥がれたかを目視で観察した)。そして、以下の基準に基づき、PLTの密着性を評価した。
1:PLTが剥がれたマス目がほとんどなく、密着性がかなり良好である。
2:PLTが剥がれたマス目が少なく、密着性は良好である。
3:PLTが剥がれたマス目が多く、密着性は不十分である。
Subsequently, in each of Examples 1 to 3 and Comparative Examples 1 and 2, evaluation of adhesion of PLT to the Pt layer 3b was performed. Specifically, based on the procedure of the crosscut method stipulated in JIS (Japanese Industrial Standards) K5600-5-6, 5 × 5 pieces of 1 cm square PLT are cut at intervals of 2 mm in the vertical and horizontal directions. Make a grid, apply adhesive tape to the surface, rub it with your fingertips so that it adheres sufficiently, and then visually observe the surface of the PLT when the adhesive tape is peeled off (visually see how much the PLT has been peeled off) Observed). And the adhesiveness of PLT was evaluated based on the following references | standards.
1: There are almost no squares from which PLT has been peeled off, and adhesion is quite good.
2: There are few squares from which PLT peeled off, and adhesiveness is favorable.
3: Many squares from which PLT was peeled off, and adhesion was insufficient.

次に、実施例1〜3、比較例1〜2のそれぞれにおいて、シード層4上に圧電薄膜5としてのPZTを形成した後、このPZTに対してXRDの2θ/θ測定を行い、PZTの結晶配向性を調べた。図6は、実施例1〜3、比較例1〜2のPZTに対するXRDの2θ/θ測定の結果を示すグラフである。ここでは、PZTに対してXRDの2θ/θ測定を行って得られるピーク強度を用いて、PZTの(100)配向度を演算し、PZTの(100)配向性を評価した。具体的には、PZTの(100)配向度をIとし、PZTの(100)配向を示すピーク強度をI(100)とし、PZTの(110)配向を示すピーク強度をI(110)とし、PZTの(111)配向を示すピーク強度をI(111)としたとき、PZTの(100)配向度Iは、
I(%)={I(100)/(I(100)+I(110)+I(111))}
×100
で求められる。PZTの(100)配向性の評価は、以下の基準に基づいて行った。
○:PZTの(100)配向度Iが、99%以上である。
×:PZTの(100)配向度Iが、99%未満である。
Next, after forming PZT as the piezoelectric thin film 5 on the seed layer 4 in each of Examples 1 to 3 and Comparative Examples 1 to 2, XRD 2θ / θ measurement was performed on the PZT, and the PZT The crystal orientation was examined. FIG. 6 is a graph showing the results of XRD 2θ / θ measurement for PZT in Examples 1 to 3 and Comparative Examples 1 and 2. Here, the (100) orientation degree of PZT was calculated by calculating the (100) orientation degree of PZT using the peak intensity obtained by performing XRD 2θ / θ measurement on PZT. Specifically, the degree of (100) orientation of PZT is I, the peak intensity indicating the (100) orientation of PZT is I (100), the peak intensity indicating the (110) orientation of PZT is I (110), When the peak intensity indicating the (111) orientation of PZT is I (111), the (100) orientation degree I of PZT is
I (%) = {I (100) / (I (100) + I (110) + I (111))}
× 100
Is required. Evaluation of (100) orientation of PZT was performed based on the following criteria.
A: The (100) orientation degree I of PZT is 99% or more.
X: The (100) orientation degree I of PZT is less than 99%.

表1において、比較例1のように、PLT(100)の被覆率が100%である場合には、シード層4においてPLTの(100)配向の領域(第1の領域4a)が多いと考えられ、この結果、PZT(100)配向性が良好となっている。しかし、PLTの密着性は不十分となっている。これは、シード層4において、アモルファスの第2の領域4bが相対的に少なくなって、Pt層3bとシード層4との界面での応力を低減することができなかったためと考えられる。   In Table 1, when the coverage of PLT (100) is 100% as in Comparative Example 1, it is considered that there are many PLT (100) -oriented regions (first regions 4a) in the seed layer 4. As a result, the PZT (100) orientation is good. However, the adhesion of PLT is insufficient. This is presumably because the amorphous second region 4b in the seed layer 4 was relatively reduced, and the stress at the interface between the Pt layer 3b and the seed layer 4 could not be reduced.

また、比較例2のように、PLT(100)の被覆率が0%である場合には、シード層4においてPLTの(100)配向の領域(第1の領域4a)が少なく、アモルファスの領域(第2の領域4b)が多いので、Pt層3bとシード層4との界面での応力を低減して良好な密着性を確保できるものの、第1の領域4aが少ないために、PZT(100)配向性を確保できていない。ちなみに、比較例2では、PZT(100)配向度Iは96%であった。   Further, as in Comparative Example 2, when the coverage of PLT (100) is 0%, the seed layer 4 has few (100) -oriented regions (first regions 4a) and is an amorphous region. Since there are many (2nd area | regions 4b), although the stress in the interface of Pt layer 3b and the seed layer 4 can be reduced and favorable adhesiveness can be ensured, since there are few 1st area | regions 4a, PZT (100 ) The orientation is not secured. Incidentally, in Comparative Example 2, the degree of PZT (100) orientation I was 96%.

これに対して、実施例1〜3では、PLT(100)の被覆率が10%以上80%以下であり、この範囲では、PLTの密着性とPZT(100)配向性との両方において良好な結果が得られていることがわかる。なお、表1より、PLT(100)の被覆率が0%(比較例2)と10%(実施例3)との間では、PZT(100)配向度Iが99%に近づくと考えられるので、PLT(100)の被覆率がそれらの間の5%であっても、PZT(100)配向性を良好にできることが推測される。また、PLT(100)の被覆率が80%(実施例1)と100%(比較例1)との間で、PLTの密着性が不十分から良好になる境界があると考えられるので、PLT(100)の被覆率がそれらの間の90%であれば、PLTの密着性を良好にできることが推測される。   On the other hand, in Examples 1 to 3, the PLT (100) coverage is 10% or more and 80% or less, and in this range, both PLT adhesion and PZT (100) orientation are good. It turns out that the result is obtained. From Table 1, it is considered that the PZT (100) orientation degree I approaches 99% when the PLT (100) coverage is between 0% (Comparative Example 2) and 10% (Example 3). It is estimated that the PZT (100) orientation can be improved even if the coverage of PLT (100) is 5% between them. Moreover, since it is considered that there is a boundary between PLT (100) coverage of 80% (Example 1) and 100% (Comparative Example 1), the adhesion of PLT is insufficient and good, so PLT If the coverage of (100) is 90% between them, it is estimated that the adhesion of PLT can be improved.

以上より、PLT(100)の被覆率が5%以上90%以下であれば、つまり、シード層4の全体に対する第1の領域4aの割合が5%以上90%以下であれば、PLTの密着性とPZTの(100)配向性とを両方とも満足させることができ、10%以上80%以下であれば、その効果を確実に得ることができると言える。   From the above, if the coverage of PLT (100) is 5% or more and 90% or less, that is, if the ratio of the first region 4a to the whole seed layer 4 is 5% or more and 90% or less, PLT adhesion It can be said that both of the properties and the (100) orientation of PZT can be satisfied.

〔4.電極、シード層、圧電薄膜の材料について〕
下部電極3を構成する電極材料は、上述したPtに限定されるわけではなく、その他にも、例えばAu(金)、Ir(イリジウム)、IrO2(酸化イリジウム)、RuO2(酸化ルテニウム)、LaNiO3(ニッケル酸ランタン)、SrRuO3(ルテニウム酸ストロンチウム)等の金属または金属酸化物、およびこれらの組み合わせが考えられる。
[4. Electrode, seed layer, piezoelectric thin film materials)
The electrode material constituting the lower electrode 3 is not limited to the above-described Pt, and for example, Au (gold), Ir (iridium), IrO 2 (iridium oxide), RuO 2 (ruthenium oxide), Metals or metal oxides such as LaNiO 3 (lanthanum nickelate), SrRuO 3 (strontium ruthenate), and combinations thereof are conceivable.

シード層4を構成する材料は、上述したPLTに限定されるわけではなく、その他にも、例えばLaNiO3、SrRuO3、MgO(酸化マグネシウム)、PbTiO3(チタン酸鉛)、Pb(La,Ti)O3等の酸化物が考えられる。 The material constituting the seed layer 4 is not limited to the above-described PLT, and for example, LaNiO 3 , SrRuO 3 , MgO (magnesium oxide), PbTiO 3 (lead titanate), Pb (La, Ti) ) oxides such as O 3 can be considered.

圧電薄膜5を構成する材料は、上述したPZTに限定されるわけではなく、その他にも、例えばPZTにLaや、Nb(ニオブ)、Sr(ストロンチウム)を添加したもの、BaTiO3(チタン酸バリウム)、LiTaO3(タンタル酸リチウム)、Pb(Mg,Nb)O3、Pb(Ni,Nb)O3、PbTiO3等の酸化物やこれらの組み合わせが考えられる。 The material constituting the piezoelectric thin film 5 is not limited to the above-described PZT, and other than that, for example, PZT added with La, Nb (niobium), Sr (strontium), BaTiO 3 (barium titanate) ), LiTaO 3 (lithium tantalate), Pb (Mg, Nb) O 3 , Pb (Ni, Nb) O 3 , PbTiO 3 and other oxides, and combinations thereof are conceivable.

〔5.圧電素子の応用例〕
図7は、本実施形態で作製した圧電素子10をダイヤフラム(振動板)に応用したときの構成を示す平面図であり、図8は、図7のA−A’線矢視断面図である。圧電薄膜5は、基板1の必要な領域に、2次元の千鳥状に配置されている。基板1において圧電薄膜5の形成領域に対応する領域は、厚さ方向の一部が断面円形で除去された凹部1aとなっており、基板1における凹部1aの上部(凹部1aの底部側)には、薄い板状の領域1bが残っている。下部電極3および上部電極6は、図示しない配線により、外部の制御回路と接続されている。
[5. Application example of piezoelectric element)
FIG. 7 is a plan view showing a configuration when the piezoelectric element 10 manufactured in this embodiment is applied to a diaphragm (diaphragm), and FIG. 8 is a cross-sectional view taken along line AA ′ in FIG. . The piezoelectric thin films 5 are arranged in a necessary area of the substrate 1 in a two-dimensional staggered pattern. A region corresponding to the formation region of the piezoelectric thin film 5 in the substrate 1 is a concave portion 1a in which a part in the thickness direction is removed with a circular cross section, and is formed on the upper portion of the concave portion 1a (on the bottom side of the concave portion 1a) Remains a thin plate-like region 1b. The lower electrode 3 and the upper electrode 6 are connected to an external control circuit by wiring not shown.

制御回路から、所定の圧電薄膜5を挟む下部電極3および上部電極6に電気信号を印加することにより、所定の圧電薄膜5のみを駆動することができる。つまり、圧電薄膜5の上下の電極に所定の電界を加えると、圧電薄膜5が左右方向に伸縮し、バイメタルの効果によって圧電薄膜5および基板1の領域1bが上下に湾曲する。したがって、基板1の凹部1aに気体や液体を充填すると、圧電素子10をポンプとして用いることができ、例えばインクジェットヘッドに好適となる。   Only the predetermined piezoelectric thin film 5 can be driven by applying an electrical signal from the control circuit to the lower electrode 3 and the upper electrode 6 sandwiching the predetermined piezoelectric thin film 5. That is, when a predetermined electric field is applied to the upper and lower electrodes of the piezoelectric thin film 5, the piezoelectric thin film 5 expands and contracts in the left-right direction, and the piezoelectric thin film 5 and the region 1b of the substrate 1 are bent up and down by the bimetal effect. Therefore, when the recess 1a of the substrate 1 is filled with gas or liquid, the piezoelectric element 10 can be used as a pump, which is suitable for an inkjet head, for example.

また、所定の圧電薄膜5の電荷量を下部電極3および上部電極6を介して検出することにより、圧電薄膜5の変形量を検出することもできる。つまり、音波や超音波により、圧電薄膜5が振動すると、上記と反対の効果によって上下の電極間に電界が発生するため、このときの電界の大きさや検出信号の周波数を検出することにより、圧電素子10をセンサ(超音波センサ)として用いることもできる。さらに、圧電薄膜5が焦電効果を発揮するものであれば、圧電素子10を焦電センサ(赤外線センサ)として利用することもできる。   Further, the amount of deformation of the piezoelectric thin film 5 can also be detected by detecting the charge amount of the predetermined piezoelectric thin film 5 via the lower electrode 3 and the upper electrode 6. That is, when the piezoelectric thin film 5 is vibrated by sound waves or ultrasonic waves, an electric field is generated between the upper and lower electrodes due to an effect opposite to that described above. By detecting the magnitude of the electric field and the frequency of the detection signal at this time, the piezoelectric film The element 10 can also be used as a sensor (ultrasonic sensor). Furthermore, if the piezoelectric thin film 5 exhibits a pyroelectric effect, the piezoelectric element 10 can be used as a pyroelectric sensor (infrared sensor).

その他、圧電薄膜5の圧電効果を利用することで、圧電素子10を周波数フィルタ(表面弾性波フィルタ)として利用することもでき、圧電薄膜5を強誘電体で構成すれば、圧電素子10を不揮発性メモリとして利用することもできる。   In addition, by using the piezoelectric effect of the piezoelectric thin film 5, the piezoelectric element 10 can be used as a frequency filter (surface acoustic wave filter). If the piezoelectric thin film 5 is made of a ferroelectric material, the piezoelectric element 10 is nonvolatile. It can also be used as a memory.

本実施形態では、シード層4をスパッタ法で成膜しているが、シード層4の成膜方法としては、上述したスパッタ法だけでなく、物理気相成長法である蒸着法、化学気相成長法であるCVD法、液相法であるゾルゲル法など、他の手法を用いることも可能である。ただし、スパッタ法では、上述したように基板1を加熱してシード層4を形成するため、Pt層3bとシード層4との界面に熱応力がかかりやすい。したがって、シード層4の一部をアモルファスで形成して、Pt層3bとシード層4との界面で発生する応力を低減し、シード層4の剥離を低減できる本発明は、シード層4をスパッタ法で成膜する場合に非常に有効となる。なお、圧電薄膜5の成膜についても、スパッタ法以外に、蒸着法、CVD法、ゾルゲル法などの手法を用いることも可能である。   In the present embodiment, the seed layer 4 is formed by sputtering, but the seed layer 4 is formed not only by the sputtering method described above but also by vapor deposition or physical vapor deposition, which is physical vapor deposition. Other methods such as a CVD method as a growth method and a sol-gel method as a liquid phase method can also be used. However, in the sputtering method, since the substrate 1 is heated to form the seed layer 4 as described above, thermal stress is likely to be applied to the interface between the Pt layer 3 b and the seed layer 4. Therefore, in the present invention, a part of the seed layer 4 can be formed of amorphous to reduce the stress generated at the interface between the Pt layer 3b and the seed layer 4 and to reduce the peeling of the seed layer 4. This is very effective when the film is formed by the method. In addition to the sputtering method, the piezoelectric thin film 5 can also be formed by a method such as a vapor deposition method, a CVD method, or a sol-gel method.

また、シード層4をスパッタ法で形成する場合、上述したように、その下地となる下部電極3もスパッタ法で形成することが、単一のスパッタリング装置を用いて連続して形成できる点で望ましい。   Further, when the seed layer 4 is formed by sputtering, as described above, it is desirable that the lower electrode 3 serving as the underlayer is also formed by sputtering, because it can be continuously formed using a single sputtering apparatus. .

なお、本実施形態では、シード層4の成膜条件として、成膜温度(基板温度)を適切に制御することにより、結晶化した第1の領域4aと、アモルファスの第2の領域4bとを両方含むシード層4を形成するようにしているが、成膜温度以外の成膜条件(例えば、ガス流量、スパッタ圧、ターゲットに印加するRFパワー)を適切に制御して、第1の領域4aと第2の領域4bとを含むシード層4を形成するようにしてもよい。   In the present embodiment, the first region 4a crystallized and the second amorphous region 4b are obtained by appropriately controlling the film formation temperature (substrate temperature) as the film formation condition of the seed layer 4. The seed layer 4 including both is formed, but the film formation conditions other than the film formation temperature (for example, the gas flow rate, the sputtering pressure, the RF power applied to the target) are appropriately controlled to control the first region 4a. Alternatively, the seed layer 4 including the second region 4b may be formed.

本発明は、例えばインクジェットヘッド、超音波センサ、赤外線センサ、周波数フィルタ、不揮発性メモリなどの種々のデバイスに利用可能である。   The present invention is applicable to various devices such as an inkjet head, an ultrasonic sensor, an infrared sensor, a frequency filter, and a nonvolatile memory.

1 基板
3b Pt層(電極)
4 シード層
4a 第1の領域
4b 第2の領域
5 圧電薄膜
10 圧電素子
1 Substrate 3b Pt layer (electrode)
4 seed layer 4a first region 4b second region 5 piezoelectric thin film 10 piezoelectric element

Claims (18)

基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成した圧電素子であって、
前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含み、
前記圧電薄膜は、前記第1の領域上および前記第2の領域上に位置しており、
前記シード層の前記第1の領域は、前記第2の領域と前記電極との界面よりも前記圧電薄膜側に位置していることを特徴とする圧電素子。
A piezoelectric element in which an electrode, a seed layer for controlling crystal orientation of the piezoelectric thin film, and the piezoelectric thin film are formed in this order on a substrate,
The seed layer includes both a first region that is crystallized and a second region that is amorphous ;
The piezoelectric thin film is located on the first region and the second region,
The piezoelectric element according to claim 1, wherein the first region of the seed layer is located closer to the piezoelectric thin film than an interface between the second region and the electrode .
前記シード層全体に対する前記第1の領域の割合が、5%以上90%以下であることを特徴とする請求項1に記載の圧電素子。   2. The piezoelectric element according to claim 1, wherein a ratio of the first region to the entire seed layer is 5% or more and 90% or less. 前記シード層全体に対する前記第1の領域の割合が、10%以上80%以下であることを特徴とする請求項1または2に記載の圧電素子。   3. The piezoelectric element according to claim 1, wherein a ratio of the first region to the entire seed layer is 10% or more and 80% or less. 前記シード層の前記第1の領域は、ペロブスカイト型構造で結晶化していることを特徴とする請求項1から3のいずれかに記載の圧電素子。   4. The piezoelectric element according to claim 1, wherein the first region of the seed layer is crystallized with a perovskite structure. 5. 前記電極は、(111)配向の白金であり、
前記シード層の前記第1の領域は、(100)配向のチタン酸ランタン酸鉛であることを特徴とする請求項1から4のいずれかに記載の圧電素子。
The electrode is (111) oriented platinum;
5. The piezoelectric element according to claim 1, wherein the first region of the seed layer is (100) -oriented lead lanthanum titanate.
前記圧電薄膜は、チタン酸ジルコン酸鉛を主成分とすることを特徴とする請求項5に記載の圧電素子。   6. The piezoelectric element according to claim 5, wherein the piezoelectric thin film contains lead zirconate titanate as a main component. 前記圧電薄膜は、前記チタン酸ジルコン酸鉛の一部をランタンで置換した、チタン酸ジルコン酸ランタン鉛を含むことを特徴とする請求項6に記載の圧電素子。   The piezoelectric element according to claim 6, wherein the piezoelectric thin film includes lead lanthanum zirconate titanate in which a part of the lead zirconate titanate is substituted with lanthanum. 基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成する圧電素子の製造方法であって、
前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含むように、成膜条件を設定して前記シード層を形成する工程と、
前記シード層の前記第1の領域上および前記第2の領域上に前記圧電薄膜を成膜する工程とを含み、
前記シード層の前記第1の領域は、前記第2の領域と前記電極との界面よりも前記圧電薄膜側に位置していることを特徴とする圧電素子の製造方法。
A method for manufacturing a piezoelectric element, comprising forming an electrode, a seed layer for controlling crystal orientation of a piezoelectric thin film, and the piezoelectric thin film in this order on a substrate,
Forming the seed layer by setting film formation conditions so that the seed layer includes both a first region that is crystallized and a second region that is made of amorphous ;
Forming the piezoelectric thin film on the first region and the second region of the seed layer,
The method for manufacturing a piezoelectric element, wherein the first region of the seed layer is located closer to the piezoelectric thin film than an interface between the second region and the electrode .
前記シード層全体に対する前記第1の領域の割合が5%以上90%以下となる成膜条件で、前記シード層を形成することを特徴とする請求項8に記載の圧電素子の製造方法。   9. The method for manufacturing a piezoelectric element according to claim 8, wherein the seed layer is formed under a film forming condition in which a ratio of the first region to the whole seed layer is 5% or more and 90% or less. 前記シード層全体に対する前記第1の領域の割合が10%以上80%以下となる成膜条件で、前記シード層を形成することを特徴とする請求項8または9に記載の圧電素子の製造方法。   10. The method of manufacturing a piezoelectric element according to claim 8, wherein the seed layer is formed under a film forming condition in which a ratio of the first region to the entire seed layer is 10% or more and 80% or less. . 前記シード層の前記第1の領域は、ペロブスカイト型構造で結晶化していることを特徴とする請求項8から10のいずれかに記載の圧電素子の製造方法。   11. The method for manufacturing a piezoelectric element according to claim 8, wherein the first region of the seed layer is crystallized with a perovskite structure. 前記電極として、白金を(111)配向で形成し、
前記シード層の前記第1の領域として、チタン酸ランタン酸鉛を(100)配向で形成することを特徴とする請求項8から11のいずれかに記載の圧電素子の製造方法。
As the electrode, platinum is formed with (111) orientation,
12. The method of manufacturing a piezoelectric element according to claim 8, wherein lead lanthanum titanate is formed in a (100) orientation as the first region of the seed layer.
前記シード層上に、チタン酸ジルコン酸鉛を主成分とする前記圧電薄膜を形成することを特徴とする請求項12に記載の圧電素子の製造方法。   13. The method of manufacturing a piezoelectric element according to claim 12, wherein the piezoelectric thin film mainly composed of lead zirconate titanate is formed on the seed layer. 前記圧電薄膜は、前記チタン酸ジルコン酸鉛の一部をランタンで置換した、チタン酸ジルコン酸ランタン鉛を含むことを特徴とする請求項13に記載の圧電素子の製造方法。   14. The method of manufacturing a piezoelectric element according to claim 13, wherein the piezoelectric thin film includes lead lanthanum zirconate titanate in which a part of the lead zirconate titanate is substituted with lanthanum. 前記シード層をスパッタ法で形成することを特徴とする請求項8から14のいずれかに記載の圧電素子の製造方法。   The method for manufacturing a piezoelectric element according to claim 8, wherein the seed layer is formed by a sputtering method. 前記電極をスパッタ法で形成することを特徴とする請求項15に記載の圧電素子の製造方法。   The method of manufacturing a piezoelectric element according to claim 15, wherein the electrode is formed by a sputtering method. 前記シード層において、前記第1の領域は、前記電極と非接触となるように、前記第2の領域を介して前記電極と離れて位置していることを特徴とする請求項1から7のいずれかに記載の圧電素子。8. The seed layer according to claim 1, wherein the first region is located apart from the electrode through the second region so as not to contact the electrode. 9. The piezoelectric element according to any one of the above. 前記シード層において、前記第1の領域は、前記電極と非接触となるように、前記第2の領域を介して前記電極と離れて位置していることを特徴とする請求項8から16のいずれかに記載の圧電素子の製造方法。17. The seed layer according to claim 8, wherein the first region is located apart from the electrode through the second region so as not to contact the electrode. The manufacturing method of the piezoelectric element in any one.
JP2012101546A 2012-04-26 2012-04-26 Piezoelectric element and manufacturing method thereof Active JP5853846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012101546A JP5853846B2 (en) 2012-04-26 2012-04-26 Piezoelectric element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101546A JP5853846B2 (en) 2012-04-26 2012-04-26 Piezoelectric element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2013229510A JP2013229510A (en) 2013-11-07
JP5853846B2 true JP5853846B2 (en) 2016-02-09

Family

ID=49676843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101546A Active JP5853846B2 (en) 2012-04-26 2012-04-26 Piezoelectric element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5853846B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170050439A1 (en) * 2014-05-15 2017-02-23 Konica Minolta, Inc. Ferroelectric thin film, piezoelectric thin film-coated substrate, piezoelectric actuator, inkjet head, and inkjet printer
JP6504426B2 (en) * 2014-08-21 2019-04-24 株式会社リコー Method of forming an electromechanical conversion member
US10369787B2 (en) 2015-05-25 2019-08-06 Konica Minolta, Inc. Piezoelectric thin film, piezoelectric actuator, inkjet head, inkjet printer, and method for manufacturing piezoelectric actuator
US11289642B2 (en) 2017-09-06 2022-03-29 Rohm Co., Ltd. Piezoelectric element
JP7369355B2 (en) * 2019-07-26 2023-10-26 株式会社リコー Piezoelectric element, liquid ejection head, liquid ejection unit, liquid ejection device, and piezoelectric element manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046160A (en) * 2001-04-26 2003-02-14 Matsushita Electric Ind Co Ltd Piezoelectric element, actuator, and ink jet head
JP2004235599A (en) * 2002-05-31 2004-08-19 Matsushita Electric Ind Co Ltd Piezoelectric element, ink jet head, angular velocity sensor, and their manufacturing methods, and ink jet type recording apparatus
JP2004158717A (en) * 2002-11-07 2004-06-03 Fujitsu Ltd Thin-film laminated body, electronic device and actuator using the same, and method for manufacturing the actuator
JP4058018B2 (en) * 2003-12-16 2008-03-05 松下電器産業株式会社 Piezoelectric element and method for manufacturing the same, ink jet head including the piezoelectric element, ink jet recording apparatus, and angular velocity sensor
JP4192794B2 (en) * 2004-01-26 2008-12-10 セイコーエプソン株式会社 Piezoelectric element, piezoelectric actuator, ink jet recording head, ink jet printer, surface acoustic wave element, frequency filter, oscillator, electronic circuit, thin film piezoelectric resonator, and electronic device
JP2006210896A (en) * 2004-12-27 2006-08-10 Fuji Photo Film Co Ltd Film deposition method, structure and piezoelectric element manufactured using the same, and liquid discharge head manufacturing method

Also Published As

Publication number Publication date
JP2013229510A (en) 2013-11-07

Similar Documents

Publication Publication Date Title
JP5836755B2 (en) Piezoelectric element and liquid discharge head
US9842984B2 (en) Piezoelectric element
JP5836754B2 (en) Piezoelectric element and manufacturing method thereof
JP5056914B2 (en) Piezoelectric thin film element and piezoelectric thin film device
US7560854B2 (en) Piezoelectric element and its manufacturing method
JP5853846B2 (en) Piezoelectric element and manufacturing method thereof
JP5472549B1 (en) Piezoelectric element, piezoelectric device, inkjet head, and inkjet printer
JP5790759B2 (en) Ferroelectric thin film and manufacturing method thereof
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
JP6967008B2 (en) Piezoelectric thin film element
US9705070B2 (en) Ferroelectric thin film, method of manufacturing same and method of manufacturing piezoelectric element
WO2012165110A1 (en) Ferroelectric film and piezoelectric element provided therewith
WO2011086645A1 (en) Method for manufacturing piezoelectric element, and piezoelectric element manufactured by the method
JP5861404B2 (en) Piezoelectric element and manufacturing method thereof
JP2012169400A (en) Manufacturing method of ferroelectric film and ferroelectric element using the same
JP6934746B2 (en) A method for manufacturing a laminated substrate having a piezoelectric film, an element having a piezoelectric film, and a laminated substrate having a piezoelectric film.
JP2012018944A (en) Method for producing ferroelectric film and ferroelectric element using the same
JP2013225546A (en) Piezo electric element and process of manufacturing the same
JP5842372B2 (en) Piezoelectric device and manufacturing method thereof
WO2023195413A1 (en) Nitride, piezoelectric body, piezoelectric element, ferroelectric body, and ferroelectric element
US20240065105A1 (en) Process of epitaxial grown pzt film and method of making a pzt device
TW202239026A (en) Piezoelectric stack, piezoelectric element, and method of manufacturing piezoelectric stack
JP2017045940A (en) Perovskite ferroelectric polycrystalline thin film and manufacturing method thereof, piezo electric element and electronic apparatus
TW202137590A (en) Piezoelectric film, piezoelectric stack up, piezoelectric device, and method of producing piezoelectric stack up
JP2022137784A (en) Piezoelectric thin film, piezoelectric thin film element and piezoelectric transducer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R150 Certificate of patent or registration of utility model

Ref document number: 5853846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150