JP5843145B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP5843145B2
JP5843145B2 JP2011246727A JP2011246727A JP5843145B2 JP 5843145 B2 JP5843145 B2 JP 5843145B2 JP 2011246727 A JP2011246727 A JP 2011246727A JP 2011246727 A JP2011246727 A JP 2011246727A JP 5843145 B2 JP5843145 B2 JP 5843145B2
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011246727A
Other languages
Japanese (ja)
Other versions
JP2013104910A (en
Inventor
やよい 奥井
やよい 奥井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2011246727A priority Critical patent/JP5843145B2/en
Publication of JP2013104910A publication Critical patent/JP2013104910A/en
Application granted granted Critical
Publication of JP5843145B2 publication Critical patent/JP5843145B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表示装置に関し、特に電流駆動型の発光素子を用いた画像表示装置に関する。   The present invention relates to a display device, and more particularly to an image display device using a current-driven light emitting element.

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス(EL)素子を用いた画像表示装置が知られている。この自発光する有機EL素子を用いた有機EL表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機EL表示装置に用いられる有機EL素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。   As an image display device using a current-driven light emitting element, an image display device using an organic electroluminescence (EL) element is known. The organic EL display device using the self-emitting organic EL element does not require a backlight necessary for a liquid crystal display device, and is optimal for thinning the device. Moreover, since there is no restriction | limiting also in a viewing angle, utilization as a next-generation display apparatus is anticipated. Further, the organic EL element used in the organic EL display device is different from the liquid crystal cell being controlled by the voltage applied thereto, in that the luminance of each light emitting element is controlled by the value of current flowing therethrough.

有機EL表示装置では、通常、画素を構成する有機EL素子がマトリクス状に配置される。複数の行電極(走査線)と複数の列電極(信号線)との交点に有機EL素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機EL素子を駆動するものをパッシブマトリクス型の有機ELディスプレイと呼ぶ。   In an organic EL display device, organic EL elements constituting pixels are usually arranged in a matrix. An organic EL element is provided at the intersection of a plurality of row electrodes (scanning lines) and a plurality of column electrodes (signal lines), and a voltage corresponding to a data signal is applied between the selected row electrodes and the plurality of column electrodes. A device for driving an organic EL element is called a passive matrix type organic EL display.

一方、複数の走査線と複数の信号線との交点にスイッチング薄膜トランジスタ(TFT:Thin Film Transistor)を設け、このスイッチングTFTに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングTFTをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機EL素子を駆動するものをアクティブマトリクス型の有機EL表示装置と呼ぶ。   On the other hand, a switching thin film transistor (TFT) is provided at the intersection of a plurality of scanning lines and a plurality of signal lines, a gate of a driving element is connected to the switching TFT, and the switching TFT is turned on through the selected scanning line. Then, a data signal is input to the drive element from the signal line. A device in which an organic EL element is driven by this drive element is called an active matrix type organic EL display device.

アクティブマトリクス型の有機EL表示装置は、各行電極(走査線)を選択している期間のみ、それに接続された有機EL素子が発光するパッシブマトリクス型の有機EL表示装置とは異なり、次の走査(選択)まで有機EL素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機EL表示装置は、低電圧で駆動でき、低消費電力化が可能となる。   An active matrix organic EL display device differs from a passive matrix organic EL display device in which an organic EL element connected thereto emits light only during a period when each row electrode (scanning line) is selected. Since the organic EL element can emit light until the selection), the luminance of the display is not reduced even if the number of scanning lines is increased. Therefore, the active matrix organic EL display device can be driven at a low voltage and can reduce power consumption.

特許文献1には、アクティブマトリクス型の有機EL表示装置における表示部の回路構成が開示されている。   Patent Document 1 discloses a circuit configuration of a display unit in an active matrix organic EL display device.

図12は、特許文献1に記載された従来の有機ELディスプレイ装置における表示部の回路構成図である。同図に記載された有機ELディスプレイ装置500は、表示させる画素501を選択する選択線513と、選択された画素501にデータ電圧を与える信号線511と、選択線513と信号線511との交点に対応してマトリクス状に配置される電流駆動型の有機EL素子527と、電源電圧を印加する電源配線512と、電源配線512と有機EL素子527との間に直列に接続されるp型の第1トランジスタ523及び第2トランジスタ521と、第1トランジスタ523のゲート端子とドレイン端子を接続または遮断するn型の第3トランジスタ524と、第1トランジスタ523のゲート端子と可変電位配線515との間に設けられたコンデンサ526と、第2トランジスタ521のゲート端子と信号線511との間に接続されそのゲート端子が選択線513に接続されるn型の第4トランジスタ522とを備えた構成である。   FIG. 12 is a circuit configuration diagram of a display unit in a conventional organic EL display device described in Patent Document 1. The organic EL display device 500 shown in the figure includes a selection line 513 for selecting a pixel 501 to be displayed, a signal line 511 for applying a data voltage to the selected pixel 501, and an intersection of the selection line 513 and the signal line 511. Current-driven organic EL elements 527 arranged in a matrix corresponding to the power supply voltage, a power supply wiring 512 for applying a power supply voltage, and a p-type connected in series between the power supply wiring 512 and the organic EL element 527. Between the first transistor 523 and the second transistor 521, the n-type third transistor 524 that connects or blocks the gate terminal and the drain terminal of the first transistor 523, and between the gate terminal of the first transistor 523 and the variable potential wiring 515 Connected to the capacitor 526 provided between the gate terminal of the second transistor 521 and the signal line 511. Over preparative terminal is configured to include a fourth transistor 522 n-type which is connected to the select line 513.

以下、上記のように構成される画素501の表示動作について説明する。画素501の表示動作は、時間分割階調方式であり、ソースドライバ及びゲートドライバが実行する。   Hereinafter, the display operation of the pixel 501 configured as described above will be described. The display operation of the pixel 501 is a time division gray scale method, and is executed by a source driver and a gate driver.

第2トランジスタ521のゲート端子に与えられる電位は、時間分割階調表示データである。時間分割階調表示を行なうには、ゲートドライバにより選択線513がHIGH電位とされた期間に、ソースドライバにより第4トランジスタ522を通して第2トランジスタ521のゲート端子にON電位またはOFF電位が印加される。   The potential applied to the gate terminal of the second transistor 521 is time division gradation display data. In order to perform time division gray scale display, an ON potential or an OFF potential is applied to the gate terminal of the second transistor 521 through the fourth transistor 522 by the source driver during a period in which the selection line 513 is set to the HIGH potential by the gate driver. .

一方、第1トランジスタ523の出力電流を設定する動作においては、まず、可変電位配線515の電位を所定の電位Vpにし、制御線514をHIGH電位として第3トランジスタ524を導通状態とする。また、選択線513をHIGHレベルとしてソースドライバから第2トランジスタ521を一瞬導通状態とする電圧を印加し、直ぐに非導通状態となる電圧を印加する。このとき、第1トランジスタ523のゲート−ドレイン間は第3トランジスタ524を通して短絡されているので、第1トランジスタ523のゲート端子電位は低下しON電位となる。その後、第2トランジスタ521が上記のように非導通状態となると、第1トランジスタ523のドレイン端子電位が上昇する。その結果、第1トランジスタ523のゲート端子電位が上昇し、第1トランジスタ523が非導通状態に変化する。このときのソース−ゲート間電圧が、第1トランジスタ523の閾値電圧となる。   On the other hand, in the operation of setting the output current of the first transistor 523, first, the potential of the variable potential wiring 515 is set to the predetermined potential Vp, the control line 514 is set to the HIGH potential, and the third transistor 524 is turned on. Further, the selection line 513 is set to the HIGH level, and a voltage that makes the second transistor 521 conductive for a moment is applied from the source driver, and a voltage that immediately turns off is applied. At this time, since the gate and the drain of the first transistor 523 are short-circuited through the third transistor 524, the gate terminal potential of the first transistor 523 decreases and becomes the ON potential. After that, when the second transistor 521 is turned off as described above, the drain terminal potential of the first transistor 523 increases. As a result, the gate terminal potential of the first transistor 523 increases, and the first transistor 523 changes to a non-conduction state. The source-gate voltage at this time becomes the threshold voltage of the first transistor 523.

その後、制御線514をLOW電位として第3トランジスタ524を非導通状態とし、コンデンサ526の電位を保持して、さらに、可変電位配線515の電位をVpよりVaだけ低い電位に変化させる。これにより、第1トランジスタ523のゲート端子−ソース端子間電圧Vgsは閾値電位Vth−Vaとなる。   Thereafter, the control line 514 is set to the LOW potential, the third transistor 524 is turned off, the potential of the capacitor 526 is held, and the potential of the variable potential wiring 515 is changed to a potential lower than Vp by Va. As a result, the gate terminal-source terminal voltage Vgs of the first transistor 523 becomes the threshold potential Vth-Va.

なお、第1トランジスタ523のソース−ドレイン間電圧Vdsとソース−ゲート間電圧Vgsとの間に、|Vds|≧|Vgs| の関係があるとき、つまり第1トランジスタ523が飽和領域で動作するとき、第1トランジスタ523の閾値ばらつきを補償して第1トランジスタ523を流れる電流値を設定することができる。そして、第2トランジスタ521が導通状態になると、第1トランジスタ523から第2トランジスタ521を通して有機EL素子527に、閾値電圧に依らない一定の駆動電流Idsを流すことが可能となる。   Note that when there is a relationship of | Vds | ≧ | Vgs | between the source-drain voltage Vds and the source-gate voltage Vgs of the first transistor 523, that is, when the first transistor 523 operates in the saturation region. The value of the current flowing through the first transistor 523 can be set by compensating the threshold variation of the first transistor 523. When the second transistor 521 becomes conductive, a constant drive current Ids that does not depend on the threshold voltage can be passed from the first transistor 523 to the organic EL element 527 through the second transistor 521.

特開2006−30946号公報JP 2006-30946 A

しかしながら、特許文献1に記載された従来の有機ELディスプレイ装置500は、駆動電流Idsを設定するために、基本的な表示動作に必要な信号線511及び選択線513の電位を変化させるドライバ回路に加え、可変電位配線515及び制御線514の電位を変化させるドライバ回路がそれぞれ必要であり、外部周辺回路の構成が複雑である。   However, the conventional organic EL display device 500 described in Patent Document 1 is a driver circuit that changes the potentials of the signal line 511 and the selection line 513 necessary for basic display operation in order to set the drive current Ids. In addition, driver circuits for changing the potentials of the variable potential wiring 515 and the control line 514 are required, and the configuration of the external peripheral circuit is complicated.

また、特許文献1に記載された画素501の画素回路では、n型及びp型チャネルのTFTを両方用いており、TFTとして安価で製造容易なアモルファスシリコンTFTに代表されるn型チャネルのTFTのみを用いて画素回路を製造することが困難である。   The pixel circuit of the pixel 501 described in Patent Document 1 uses both n-type and p-type channel TFTs, and only n-type channel TFTs typified by amorphous silicon TFTs that are inexpensive and easy to manufacture as TFTs. It is difficult to manufacture a pixel circuit using

上記課題に鑑み、本発明は、小規模な外部周辺回路により駆動可能な画素回路を有し、簡略化された製造工程による表示装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a display device having a pixel circuit that can be driven by a small external peripheral circuit and using a simplified manufacturing process.

上記課題を解決するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、電源電圧を前記複数の発光画素に供給するための電源線と、前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、制御線と、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、前記複数の発光画素のそれぞれは、電流駆動型の発光素子と、前記発光素子に定電流を供給するための定電流駆動部と、前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、前記定電流駆動部は、ソース電極及びドレイン電極の一方が前記電源線に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第1コンデンサと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第1コンデンサの他方の電極に接続され、前記第1コンデンサと前記データ線との導通及び非導通を切り換える第1スイッチトランジスタと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第1コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第1コンデンサと前記初期化電源線との導通及び非導通を切り換える第2スイッチトランジスタとを備え、前記定電流スイッチ部は、ソース電極及びドレイン電極の一方が前記電流駆動トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電流駆動トランジスタにより駆動される電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第2コンデンサと、ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備えることを特徴とする。   In order to solve the above problems, a display device according to one embodiment of the present invention is a display device including a display portion including a plurality of light-emitting pixels arranged in a matrix, and a power supply voltage is applied to the plurality of light-emitting pixels. A power supply line for supplying, an initialization power supply line for supplying a reference voltage for initializing the plurality of light emitting pixels to the plurality of light emitting pixels, a control line, and a pixel line are arranged for each image. A plurality of scanning lines for selecting light emitting pixels for writing a data voltage corresponding to a signal, and a plurality of data lines arranged for each pixel column for writing the data voltage to the selected light emitting pixels, Each of the plurality of light emitting pixels includes a current drive type light emitting element, a constant current driving unit for supplying a constant current to the light emitting element, and a supply from the power line to the light emitting element via the constant current driving unit. Said said A constant current switch unit that conducts and cuts off a current path of current, and the constant current drive unit has one of a source electrode and a drain electrode connected to the power supply line, and drives the current from the power supply line A transistor, one electrode is connected to a drain electrode or a source electrode of the current driving transistor, and the other electrode is connected to a gate electrode of the current driving transistor; and a gate electrode and a drain electrode or a source electrode of the current driving transistor; A first capacitor that holds a voltage between the gate electrode, a gate electrode connected to the control line, and one of a drain electrode and a source electrode connected to a corresponding data line of the plurality of data lines, the drain electrode and the source The other electrode is connected to the other electrode of the first capacitor, and the first capacitor, the data line, A first switch transistor that switches between conduction and non-conduction, a gate electrode is connected to the control line, one of the drain electrode and the source electrode is connected to one electrode of the first capacitor, and the other of the drain electrode and the source electrode is A second switch transistor connected to the initialization power supply line and switching between conduction and non-conduction between the first capacitor and the initialization power supply line, wherein the constant current switch section has one of a source electrode and a drain electrode To connect the other of the source electrode and the drain electrode of the current driving transistor to the other of the source electrode and the drain electrode and to connect the anode electrode of the light emitting element to flow a current driven by the current driving transistor to the light emitting element. A current switch transistor that conducts and interrupts the current path, and one electrode Connected to the source electrode or drain electrode of the current switch transistor, the other electrode is connected to the gate electrode of the current switch transistor, and holds the voltage between the gate electrode of the current switch transistor and the drain electrode or source electrode The second capacitor and the gate electrode are connected to a corresponding scanning line of the plurality of scanning lines, one of the source electrode and the drain electrode is connected to the gate electrode of the current switch transistor, and the other of the source electrode and the drain electrode Is connected to the data line, and includes a selection transistor that switches between conduction and non-conduction between the gate electrode of the current switch transistor and the data line.

また、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、電源電圧を前記複数の発光画素に供給するための電源線と、前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、制御線と、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、前記複数の発光画素のそれぞれは、電流駆動型の発光素子と、前記発光素子に定電流を供給するための定電流駆動部と、前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、前記定電流駆動部は、ソース電極及びドレイン電極の一方が前記定電流スイッチ部を介して前記電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第1コンデンサと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第1コンデンサの他方の電極に接続され、前記第1コンデンサと前記データ線との導通及び非導通を切り換える第1スイッチトランジスタと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第1コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第1コンデンサと前記初期化電源線との導通及び非導通を切り換える第2スイッチトランジスタとを備え、前記定電流スイッチ部は、ソース電極及びドレイン電極の一方が前記電源線に接続され、ソース電極及びドレイン電極の他方が前記電流駆動トランジスタのソース電極及びドレイン電極の一方に接続され、前記電源線から前記電流駆動トランジスタを介して流れる電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第2コンデンサと、ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備えることを特徴とする。   A display device according to one embodiment of the present invention is a display device including a display portion having a plurality of light-emitting pixels arranged in a matrix, and a power supply line for supplying a power supply voltage to the plurality of light-emitting pixels. And an initialization power supply line for supplying a reference voltage for initializing the plurality of light emitting pixels to the plurality of light emitting pixels, a control line, and a data voltage corresponding to the video signal, which is arranged for each pixel row. A plurality of scanning lines for selecting a light emitting pixel to be written, and a plurality of data lines arranged for each pixel column and for writing the data voltage to the selected light emitting pixel, each of the plurality of light emitting pixels. Is a current-driven light emitting element, a constant current driving unit for supplying a constant current to the light emitting element, and the constant current supplied to the light emitting element from the power line via the constant current driving unit. Lead current path And a constant current switch unit that cuts off, wherein the constant current drive unit has one of a source electrode and a drain electrode connected to the power supply line via the constant current switch unit, and the other of the source electrode and the drain electrode is connected to the power source line. A current driving transistor connected to the anode electrode of the light emitting element and driving a current from the power supply line, one electrode connected to a drain electrode or a source electrode of the current driving transistor, and the other electrode of the current driving transistor A first capacitor connected to the gate electrode and holding a voltage between the gate electrode and the drain or source electrode of the current driving transistor; the gate electrode connected to the control line; and one of the drain and source electrodes The drain electrode and the source electrode are connected to the corresponding data line among the plurality of data lines. Is connected to the other electrode of the first capacitor, the first switch transistor for switching conduction and non-conduction between the first capacitor and the data line, the gate electrode is connected to the control line, the drain electrode and the source electrode Is connected to one electrode of the first capacitor, and the other of the drain electrode and the source electrode is connected to the initialization power supply line, and switches between conduction and non-conduction between the first capacitor and the initialization power supply line. The constant current switch unit, wherein one of a source electrode and a drain electrode is connected to the power supply line, and the other of the source electrode and the drain electrode is one of the source electrode and the drain electrode of the current driving transistor. Current flowing from the power supply line through the current driving transistor to the light emitting element. A current switch transistor for conducting and interrupting the current path for connecting, one electrode is connected to a source electrode or a drain electrode of the current switch transistor, the other electrode is connected to a gate electrode of the current switch transistor, and the current A second capacitor that holds a voltage between the gate electrode of the switch transistor and the drain electrode or the source electrode; and the gate electrode is connected to a corresponding scanning line of the plurality of scanning lines, and one of the source electrode and the drain electrode Is connected to the gate electrode of the current switch transistor, the other of the source electrode and the drain electrode is connected to the data line, and a selection transistor that switches between conduction and non-conduction between the gate electrode of the current switch transistor and the data line. It is characterized by providing.

上記構成によれば、従来では、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に加えて制御線及び可変電位配線を変化させるドライバ回路が必要であったのに対して、制御線の電位を変化させるドライバ回路のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。   According to the above configuration, conventionally, a driver circuit that changes the control line and the variable potential wiring is required in addition to the driver circuit that changes the potential of the wiring necessary for the basic writing operation and the light emitting operation. Therefore, only a driver circuit for changing the potential of the control line is newly required, and the configuration of the external peripheral circuit can be simplified.

また、本発明の一態様に係る表示装置は、さらに、前記複数の走査線及び前記制御線に接続され、前記第1スイッチトランジスタ、前記第2スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を前記データ線に出力し、前記走査線制御回路により前記第1スイッチトランジスタ及び前記第2スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を前記データ線に出力する信号線制御回路とを備えることが好ましい。   The display device according to one embodiment of the present invention is further connected to the plurality of scanning lines and the control line, and controls conduction and non-conduction of the first switch transistor, the second switch transistor, and the selection transistor. A scanning line control circuit that is connected to the plurality of data lines, and when the selection transistor is turned on by the scanning line control circuit, the gate electrode and the drain electrode or the source electrode of the current switch transistor; The data voltage for determining the voltage between the first and second switch transistors is turned on by the scanning line control circuit when the data voltage is output to the data line. An initial stage for determining the voltage between the electrode and the drain electrode or the source electrode It is preferable to provide a signal line control circuit for outputting a voltage to the data line.

上記構成によれば、発光画素列ごとに配置されたデータ線を、時間的に分割して利用することにより、電流駆動トランジスタのゲート−ソース間電圧を決定する初期化電圧と電流スイッチトランジスタのゲート−ソース間電圧を決定するデータ電圧とを出力させることが可能となる。よって、データ線及び信号線制御回路に対し複数の機能を持たせるため、制御回路の規模を小さくすることが可能となり、低コストの表示装置が実現可能である。   According to the above configuration, the data line arranged for each light emitting pixel column is divided in time and used, whereby the initialization voltage for determining the gate-source voltage of the current drive transistor and the gate of the current switch transistor are determined. It is possible to output a data voltage that determines a source-to-source voltage. Therefore, since the data line and the signal line control circuit have a plurality of functions, the scale of the control circuit can be reduced, and a low-cost display device can be realized.

また、電流駆動トランジスタのゲート−ソース間電圧を設定するための初期化期間において、電流はデータ線から初期化電源線へと流れる。初期化電源線の参照電圧は、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を低減させることが可能である。また、電流駆動トランジスタのゲート−ソース間電圧を電源線とデータ線との間で設定する場合と比較して、初期化電圧および参照電圧の電圧値を、電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。   Further, in the initialization period for setting the gate-source voltage of the current driving transistor, current flows from the data line to the initialization power supply line. Since the reference voltage of the initialization power supply line does not need to be changed according to the drive signal and can be a constant voltage, it is possible to reduce loss due to current flowing in. In addition, compared with the case where the gate-source voltage of the current drive transistor is set between the power supply line and the data line, the voltage values of the initialization voltage and the reference voltage are not limited to the power supply voltage and are the minimum necessary values. Therefore, the value of the flowing current can be minimized and the loss due to the current can be minimized.

また、本発明の一態様に係る表示装置は、前記電流スイッチトランジスタが導通状態となる場合の前記データ電圧の絶対値は、前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きく、前記参照電圧と前記初期化電圧との電位差の絶対値は、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さいことが好ましい。   In the display device according to one embodiment of the present invention, the absolute value of the data voltage when the current switch transistor is turned on is the absolute value of the drain-source voltage when the current switch transistor is turned on. It is preferable that the absolute value of the potential difference between the reference voltage and the initialization voltage is smaller than the absolute value of the drain-source voltage when the current driving transistor is turned on.

これにより、電流駆動トランジスタは飽和領域で動作するので、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができる。また、電流スイッチトランジスタは線形領域で動作するので、オン抵抗が小さく電圧降下が抑制されたスイッチング動作及び電流駆動となり、低消費電力化が実現される。   Accordingly, since the current driving transistor operates in a saturation region, a constant current can be stably supplied even when there is a change in the power supply voltage or the source potential. In addition, since the current switch transistor operates in a linear region, the switching operation and the current drive with a small on-resistance and a suppressed voltage drop are realized, and low power consumption is realized.

また、本発明の一態様に係る表示装置は、単位表示画像を書き換える時間である1フレーム時間内に前記信号線制御回路が前記初期化電圧を前記データ線に出力する回数は、前記1フレーム時間内に前記信号線制御回路が前記データ電圧を前記データ線に出力する回数よりも少なくてもよい。   In the display device according to one embodiment of the present invention, the number of times that the signal line control circuit outputs the initialization voltage to the data line within one frame time which is a time for rewriting a unit display image is the one frame time. The number of times that the signal line control circuit outputs the data voltage to the data line may be smaller.

この構成によれば、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。   According to this configuration, the time required for setting the conditions of the current drive transistor as the current source is shortened, and as a result, it is possible to ensure a long light emission period. Therefore, a high-definition display panel can be provided and the peak value of the current flowing through the organic EL element can be reduced, so that highly efficient luminance control can be performed.

また、前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第1スイッチトランジスタ及び前記第2スイッチトランジスタは、全て同一の導電型のチャネルを有する薄膜トランジスタであってもよい。   The current driving transistor, the current switch transistor, the selection transistor, the first switch transistor, and the second switch transistor may all be thin film transistors having the same conductivity type channel.

また、前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第1スイッチトランジスタ及び前記第2スイッチトランジスタは、全てn型のチャネルを有する薄膜トランジスタであることが好ましい。   The current driving transistor, the current switch transistor, the selection transistor, the first switch transistor, and the second switch transistor are all preferably thin film transistors having an n-type channel.

これにより、特に、n型トランジスタのみを用いて画素回路を構成している場合、アモルファスシリコンTFTの製造プロセスを用いて安価かつ簡易的に表示パネルを製造することが可能となる。   This makes it possible to manufacture a display panel inexpensively and easily using an amorphous silicon TFT manufacturing process, particularly when a pixel circuit is configured using only n-type transistors.

また、前記電流駆動トランジスタは、飽和領域で動作し、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第1スイッチトランジスタ及び前記第2スイッチトランジスタは、線形領域で動作することが好ましい。   The current driving transistor preferably operates in a saturation region, and the current switch transistor, the selection transistor, the first switch transistor, and the second switch transistor operate in a linear region.

これにより、電流駆動トランジスタは飽和領域で動作するので、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができる。また、電流スイッチトランジスタ、選択トランジスタ、第1トランジスタ及び第2トランジスタは線形領域で動作するので、オン抵抗の小さいスイッチングとなり低消費電力化が実現される。   Accordingly, since the current driving transistor operates in a saturation region, a constant current can be stably supplied even when there is a change in the power supply voltage or the source potential. In addition, since the current switch transistor, the selection transistor, the first transistor, and the second transistor operate in a linear region, switching with low on-resistance is achieved, and low power consumption is realized.

また、前記発光素子は、有機EL素子であってもよい。   Further, the light emitting element may be an organic EL element.

また、前記発光素子は、無機EL素子であってもよい。   The light emitting element may be an inorganic EL element.

本発明の表示装置によれば、従来に比べドライバ回路が削減された小規模な外部周辺回路により駆動が可能となり、外部周辺回路を簡略化できる。   According to the display device of the present invention, it is possible to drive with a small external peripheral circuit in which the driver circuit is reduced compared to the conventional one, and the external peripheral circuit can be simplified.

本発明の表示装置の機能ブロック図である。It is a functional block diagram of a display device of the present invention. 本発明の実施の形態1に係る表示装置が有する表示部の回路構成図である。It is a circuit block diagram of the display part which the display apparatus which concerns on Embodiment 1 of this invention has. 本発明の表示装置が有する走査線制御回路の内部回路図である。It is an internal circuit diagram of the scanning line control circuit which the display apparatus of this invention has. 本発明の表示装置が有する信号線制御回路の内部回路図である。It is an internal circuit diagram of the signal line control circuit which the display apparatus of this invention has. 本発明の実施の形態1に係る表示装置の駆動タイミングチャートである。4 is a drive timing chart of the display device according to the first embodiment of the present invention. 本発明の実施の形態1に係る表示装置の電流源設定動作を説明する状態遷移図である。It is a state transition diagram explaining the current source setting operation | movement of the display apparatus which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る表示装置の書き込み動作を説明する状態遷移図である。It is a state transition diagram explaining the writing operation of the display device according to the first embodiment of the present invention. 本発明の実施の形態2に係る表示装置が有する表示部の回路構成図である。It is a circuit block diagram of the display part which the display apparatus which concerns on Embodiment 2 of this invention has. 本発明の実施の形態2に係る表示装置の駆動タイミングチャートである。It is a drive timing chart of the display apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る表示装置の電流源設定動作を説明する状態遷移図である。It is a state transition diagram explaining the current source setting operation | movement of the display apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る表示装置の書き込み動作を説明する状態遷移図である。It is a state transition diagram explaining the write-in operation | movement of the display apparatus which concerns on Embodiment 2 of this invention. 特許文献1に記載された従来の有機ELディスプレイ装置における表示部の回路構成図である。It is a circuit block diagram of the display part in the conventional organic electroluminescent display apparatus described in patent document 1. FIG.

以下、本発明を実施するための形態1及び2について、図面を参照しながら説明する。   Hereinafter, Embodiments 1 and 2 for carrying out the present invention will be described with reference to the drawings.

(実施の形態1)
<表示装置の構成>
図1は、本発明の実施の形態に係る表示装置の機能ブロック図である。同図に記載された表示装置1は、ディジタル階調制御方式で輝度を変動させるアクティブマトリクス型ディスプレイ装置であり、制御回路2と、走査線制御回路4と、信号線制御回路5と、表示部6とを備える。
(Embodiment 1)
<Configuration of display device>
FIG. 1 is a functional block diagram of a display device according to an embodiment of the present invention. The display device 1 shown in FIG. 1 is an active matrix display device that varies the luminance by a digital gradation control method, and includes a control circuit 2, a scanning line control circuit 4, a signal line control circuit 5, and a display unit. 6.

制御回路2は、入力された映像信号に応じて、表示部6の画素ごとに発光させるサブフレームを割り当て、走査線制御回路4及び信号線制御回路5に制御信号を出力する。   The control circuit 2 assigns a sub-frame to emit light for each pixel of the display unit 6 according to the input video signal, and outputs a control signal to the scanning line control circuit 4 and the signal line control circuit 5.

走査線制御回路4は、表示部6に走査電圧を印加し、信号線制御回路5は表示部にデータ電圧及び初期化電圧を印加する。以下、上述した表示装置1の構成要素について詳細に説明する。   The scanning line control circuit 4 applies a scanning voltage to the display unit 6, and the signal line control circuit 5 applies a data voltage and an initialization voltage to the display unit. Hereinafter, components of the display device 1 described above will be described in detail.

図2は、本発明の実施の形態に係る表示装置が有する表示部の回路構成図である。表示部6は、ディスプレイの解像度(m×n)に応じた、マトリクス状に配置された複数の発光画素が配置された表示部であるが、図2には、表示部6の一部である、1つの発光画素が記載されている。図2に記載された表示部6の発光画素は、電流スイッチトランジスタ11と、スイッチトランジスタ23及び24と、コンデンサ12及び22と、選択トランジスタ13と、有機EL素子14と、電流駆動トランジスタ21と、画素列ごとに配置されたデータ線DTと、画素行ごとに配置された走査線SCNと、制御線BLKと、初期化電源線PIと、電源線PSとを備える。   FIG. 2 is a circuit configuration diagram of a display unit included in the display device according to the embodiment of the present invention. The display unit 6 is a display unit in which a plurality of light emitting pixels arranged in a matrix according to the display resolution (m × n) is arranged. FIG. 2 shows a part of the display unit 6. One light-emitting pixel is described. The light-emitting pixel of the display unit 6 illustrated in FIG. 2 includes a current switch transistor 11, switch transistors 23 and 24, capacitors 12 and 22, a selection transistor 13, an organic EL element 14, a current drive transistor 21, A data line DT disposed for each pixel column, a scanning line SCN disposed for each pixel row, a control line BLK, an initialization power line PI, and a power line PS are provided.

また、表示部6が有する複数の発光画素は、全て同じ回路構成となっている。   The plurality of light emitting pixels included in the display unit 6 have the same circuit configuration.

表示部6が有する発光画素は、有機EL素子14に供給する発光電流である定電流を発生させる定電流駆動部と、当該定電流駆動部から有機EL素子14へ供給される上記定電流の電流径路を導通及び遮断する定電流スイッチ部とに大別される。   The light emitting pixel included in the display unit 6 includes a constant current driving unit that generates a constant current that is a light emission current supplied to the organic EL element 14, and a current of the constant current that is supplied from the constant current driving unit to the organic EL element 14. It is broadly divided into a constant current switch section that conducts and cuts off the path.

定電流駆動部は、電流駆動トランジスタ21と、コンデンサ22と、スイッチトランジスタ23及び24とで構成される。定電流駆動部は、電流駆動トランジスタ21を飽和領域で動作させることにより、電流駆動トランジスタ21のソース−ドレイン間電圧Vdsが変動しても定電流を発生し、当該定電流を定電流スイッチ部へ安定供給する。   The constant current drive unit includes a current drive transistor 21, a capacitor 22, and switch transistors 23 and 24. The constant current drive unit operates the current drive transistor 21 in the saturation region, thereby generating a constant current even when the source-drain voltage Vds of the current drive transistor 21 fluctuates, and the constant current is supplied to the constant current switch unit. Stable supply.

定電流スイッチ部は、電流スイッチトランジスタ11と、コンデンサ12と、選択トランジスタ13とで構成される。データ線DTから供給される2値のデータ電圧(オン電圧及びオフ電圧)が電流スイッチトランジスタ11のゲート端子に印加されることより、電流スイッチトランジスタ11のソース−ドレイン間は、導通状態または非導通状態となる。これにより、定電流駆動部からの定電流を有機EL素子14へ流す、または、流さないという動作がサブフィールド単位で実行され、ディジタル階調制御がなされる。ここで、電流スイッチトランジスタ11のオンオフ制御におけるスイッチング損失を低減させるため、電流スイッチトランジスタ11は、低オン抵抗である線形領域で動作させることが望ましい。一方、薄膜トランジスタを線形領域で動作させた場合、ソース−ドレイン間電圧Vdsの変動により、薄膜トランジスタのドレイン−ソース電流Idsが変動しやすいという課題がある。上記課題を解消するため、上述した定電流駆動部によりVdsが変動してもIdsが変動しない定電流が供給される。   The constant current switch unit includes a current switch transistor 11, a capacitor 12, and a selection transistor 13. A binary data voltage (on voltage and off voltage) supplied from the data line DT is applied to the gate terminal of the current switch transistor 11 so that the source and the drain of the current switch transistor 11 are in a conductive state or a non-conductive state. It becomes a state. As a result, the operation of supplying or not supplying a constant current from the constant current driving unit to the organic EL element 14 is executed in units of subfields, and digital gradation control is performed. Here, in order to reduce switching loss in the on / off control of the current switch transistor 11, it is desirable that the current switch transistor 11 be operated in a linear region having a low on-resistance. On the other hand, when the thin film transistor is operated in a linear region, there is a problem that the drain-source current Ids of the thin film transistor is likely to fluctuate due to the fluctuation of the source-drain voltage Vds. In order to solve the above problem, the constant current drive unit described above supplies a constant current that does not vary Ids even if Vds varies.

つまり、飽和領域で動作する電流駆動トランジスタ21を有する定電流駆動部により、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができ、線形領域で動作する電流スイッチトランジスタ11を有する定電流スイッチ部により、低損失なスイッチングによるディジタル階調表示が可能となる。   That is, the constant current drive unit having the current drive transistor 21 operating in the saturation region can supply a constant current stably even when there is a fluctuation in the power supply voltage or the source potential, and the current switch operates in the linear region. The constant current switch portion having the transistor 11 enables digital gradation display by low loss switching.

以下、発光画素の各構成要素及びそれらの接続状態を説明する。   Hereinafter, each component of the light emitting pixel and a connection state thereof will be described.

電源線PSは、すべての画素行に配置され、電流駆動トランジスタ21のドレインに接続され、正の電源電圧VTFTを当該接続点に印加することにより、電源電圧を複数の発光画素に供給する。 The power supply line PS is arranged in all the pixel rows, is connected to the drain of the current driving transistor 21, and supplies a power supply voltage to the plurality of light emitting pixels by applying a positive power supply voltage VTFT to the connection point.

なお、本実施の形態では、全ての発光画素に対して、同じ電源電圧VTFTが同じタイミングで印加されるので、電源線PSは、全ての電源線が接続された共通線となっていてもよい。 In this embodiment, since the same power supply voltage VTFT is applied to all the light emitting pixels at the same timing, the power supply line PS may be a common line to which all the power supply lines are connected. Good.

走査線SCNは、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択する。   The scanning line SCN is arranged for each pixel row and selects a light emitting pixel to which a data voltage corresponding to the video signal is written.

制御線BLKは、すべての画素行に配置され、定電流駆動部を初期化するための機能を有する。   The control line BLK is arranged in all the pixel rows and has a function for initializing the constant current driver.

初期化電源線PIは、すべての画素行に配置され、全ての発光画素を初期化するための参照電圧VREFを、全ての発光画素に供給する機能を有する。具体的には、初期化電源線PIは、定電流駆動部を初期化する場合にコンデンサ22の一方の電極に参照電圧VREFを供給する。なお、本実施の形態では、全ての発光画素に対して、同じ参照電圧VREFが同じタイミングで印加されるので、各画素行に配置された初期化電源線PIは共通線となっている。よって、駆動回路などの外部周辺回路を簡略化できる。 The initialization power supply line PI is disposed in all pixel rows and has a function of supplying a reference voltage VREF for initializing all the light emitting pixels to all the light emitting pixels. Specifically, the initialization power supply line PI supplies the reference voltage V REF to one electrode of the capacitor 22 when initializing the constant current drive unit. In the present embodiment, since the same reference voltage VREF is applied to all the light emitting pixels at the same timing, the initialization power supply line PI arranged in each pixel row is a common line. Therefore, external peripheral circuits such as a drive circuit can be simplified.

データ線DTは、画素列ごとに配置され、選択された発光画素にデータ電圧を書き込むための機能を有する。   The data line DT is arranged for each pixel column and has a function for writing a data voltage to a selected light emitting pixel.

有機EL素子14は、電流駆動型の発光素子であり、アノード端子が電流スイッチトランジスタ11のソース端子及びコンデンサ12の一方の電極と接続され、カソード端子が基準端子(基準電圧VEL)に接続されている。 The organic EL element 14 is a current-driven light-emitting element, and has an anode terminal connected to the source terminal of the current switch transistor 11 and one electrode of the capacitor 12, and a cathode terminal connected to a reference terminal (reference voltage V EL ). ing.

電流駆動トランジスタ21は、ドレイン端子が電源線PSに接続され、ゲート端子がコンデンサ22の他方の電極と接続され、ソース端子がコンデンサ22の一方の電極と接続され、電源線PSからの電流を駆動する。電流駆動トランジスタ21は、ドレイン−ソース間電圧Vdsがゲート−ソース間電圧Vgsに比べて十分大きい領域である飽和領域にて動作させることにより、Vgsに応じて、電源電圧から一定の電流を供給する定電流駆動用の薄膜トランジスタである。なお、電流駆動トランジスタ21は、上述したように、Vdsの変動を受けない安定したIdsを有機EL素子14へ供給するが、映像信号に基づく表示階調の傾向により、フレーム単位で、後述する初期化電圧Vdata2を調整することによりVgsを変化させてIdsの大きさを調整することが可能となる。これにより、全ての階調を高精度に表示することが可能となる。   The current drive transistor 21 has a drain terminal connected to the power supply line PS, a gate terminal connected to the other electrode of the capacitor 22, and a source terminal connected to one electrode of the capacitor 22 to drive the current from the power supply line PS. To do. The current drive transistor 21 supplies a constant current from the power supply voltage according to Vgs by operating in a saturation region where the drain-source voltage Vds is sufficiently larger than the gate-source voltage Vgs. It is a thin film transistor for constant current driving. As described above, the current drive transistor 21 supplies stable Ids that are not affected by fluctuations in Vds to the organic EL element 14, but due to the tendency of the display gradation based on the video signal, an initial value to be described later in units of frames. The magnitude of Ids can be adjusted by changing the Vgs by adjusting the voltage Vdata2. This makes it possible to display all gradations with high accuracy.

コンデンサ22は、電流駆動トランジスタ21のゲート電極及びソース電極に接続され、電流駆動トランジスタ21のゲート−ソース間電圧を保持する第1コンデンサである。   The capacitor 22 is a first capacitor that is connected to the gate electrode and the source electrode of the current driving transistor 21 and holds the gate-source voltage of the current driving transistor 21.

電流スイッチトランジスタ11は、ドレイン端子が電流駆動トランジスタ21のソース端子と接続され、ゲート端子がコンデンサ12の他方の端子と接続され、ソース端子がコンデンサ12の一方の端子及び有機EL素子14のアノード端子と接続され、ゲート−ソース間電圧Vgsがドレイン−ソース間電圧Vdsに比べて十分大きい領域である線形領域にて動作する、定電流スイッチング用の薄膜トランジスタである。電流スイッチトランジスタ11は、電流駆動トランジスタ21により駆動される定電流を有機EL素子14へ流すための電流径路を導通及び遮断する。   The current switch transistor 11 has a drain terminal connected to the source terminal of the current driving transistor 21, a gate terminal connected to the other terminal of the capacitor 12, a source terminal connected to one terminal of the capacitor 12, and an anode terminal of the organic EL element 14. And a thin film transistor for constant current switching which operates in a linear region where the gate-source voltage Vgs is sufficiently larger than the drain-source voltage Vds. The current switch transistor 11 conducts and cuts off a current path for flowing a constant current driven by the current drive transistor 21 to the organic EL element 14.

コンデンサ12は、電流スイッチトランジスタ11のゲート電極とソース電極との間の電圧を保持する第2コンデンサである。   The capacitor 12 is a second capacitor that holds a voltage between the gate electrode and the source electrode of the current switch transistor 11.

選択トランジスタ13は、ドレイン端子が電流スイッチトランジスタ11のゲート端子と接続され、ゲート端子が走査線SCNと接続され、ソース端子がデータ線DTと接続され、有機EL素子14の発光を決定するデータ電圧を書き込むべき発光画素を選択する。つまり、選択トランジスタ13は、電流スイッチトランジスタ11のゲート電極とデータ線DTとの導通及び非導通を切り換える。   The selection transistor 13 has a drain terminal connected to the gate terminal of the current switch transistor 11, a gate terminal connected to the scanning line SCN, a source terminal connected to the data line DT, and a data voltage that determines light emission of the organic EL element 14. A light emitting pixel to be written is selected. That is, the selection transistor 13 switches between conduction and non-conduction between the gate electrode of the current switch transistor 11 and the data line DT.

スイッチトランジスタ23は、ドレイン端子がデータ線DTと接続され、ゲート端子が制御線BLKと接続され、ソース端子が電流駆動トランジスタ21のゲート端子及びコンデンサ22の他方の電極と接続された第1スイッチトランジスタであり、スイッチトランジスタ24と同期制御されることにより、コンデンサ22の両端電圧である電流駆動トランジスタ21のVgsを確定させる。   The switch transistor 23 has a drain terminal connected to the data line DT, a gate terminal connected to the control line BLK, and a source terminal connected to the gate terminal of the current drive transistor 21 and the other electrode of the capacitor 22. By being synchronously controlled with the switch transistor 24, Vgs of the current drive transistor 21, which is the voltage across the capacitor 22, is determined.

スイッチトランジスタ24は、ドレイン端子が電流駆動トランジスタ21のソース端子及びコンデンサ22の一方の電極と接続され、ゲート端子が制御線BLKと接続され、ソース端子が初期化電源線PIと接続された第2スイッチトランジスタであり、スイッチトランジスタ23と同期制御されることにより、コンデンサ22の両端電圧である電流駆動トランジスタ21のVgsを確定させる。   The switch transistor 24 has a drain terminal connected to the source terminal of the current driving transistor 21 and one electrode of the capacitor 22, a gate terminal connected to the control line BLK, and a source terminal connected to the initialization power supply line PI. The switch transistor is controlled synchronously with the switch transistor 23, thereby determining Vgs of the current drive transistor 21 that is the voltage across the capacitor 22.

電流スイッチトランジスタ11、スイッチトランジスタ23及び24、ならびに選択トランジスタ13は、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。   The current switch transistor 11, the switch transistors 23 and 24, and the selection transistor 13 are connected between the drain and the source by applying a voltage higher than the threshold voltage between the gate and the source based on the input video signal. It is a switch element to do.

電流駆動トランジスタ21、電流スイッチトランジスタ11、スイッチトランジスタ23及び24、ならびに選択トランジスタ13は、同一の導電型のチャネルを有する薄膜トランジスタであることが好ましく、さらには、nチャネルのMOSFETで形成されていることが望ましい。上記トランジスタが、全て、nチャネルのMOSFETで形成されることにより、n型トランジスタのみを用いて画素回路を構成できるので、アモルファスシリコンTFTを用いて安価かつ簡易的に表示パネルを製造することが可能となる。   The current drive transistor 21, the current switch transistor 11, the switch transistors 23 and 24, and the selection transistor 13 are preferably thin film transistors having the same conductivity type channel, and are further formed of n-channel MOSFETs. Is desirable. Since all of the above transistors are formed of n-channel MOSFETs, a pixel circuit can be configured using only n-type transistors, so that a display panel can be manufactured inexpensively and easily using amorphous silicon TFTs. It becomes.

上記回路構成において、データ線DTがHIGHレベル(Vdata1)となり走査線SCNがHIGHレベル(VSCN)となることで、選択トランジスタ13のゲート−ソース間に、閾値電圧よりも十分大きい信号電圧が印加される。これにより、選択トランジスタ13は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。そして、選択トランジスタ13が導通状態になった後、データ線DTから選択トランジスタ13を経由してコンデンサ12が充電される。これにより、電流スイッチトランジスタ11のゲート−ソース間に、閾値電圧よりも十分大きい電圧が印加され、電流スイッチトランジスタ11は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。このとき、電源線PS→電流駆動トランジスタ21→電流スイッチトランジスタ11→有機EL素子14の経路で上述した電流駆動トランジスタ21による定電流が流れ有機EL素子14が発光する。 In the above circuit configuration, the data line DT is the HIGH level (Vdata1) next scan line SCN becomes HIGH level (V SCN), a gate of the select transistor 13 - between the source, is sufficiently large signal voltage than the threshold voltage applied Is done. As a result, the select transistor 13 operates in a linear region, and becomes conductive with a low on-resistance between the drain and the source. Then, after the selection transistor 13 becomes conductive, the capacitor 12 is charged from the data line DT via the selection transistor 13. As a result, a voltage sufficiently larger than the threshold voltage is applied between the gate and source of the current switch transistor 11, and the current switch transistor 11 operates in a linear region and becomes conductive with a low on-resistance between the drain and source. At this time, the constant current by the current driving transistor 21 flows through the path of the power line PS → the current driving transistor 21 → the current switch transistor 11 → the organic EL element 14, and the organic EL element 14 emits light.

また、本実施の形態では、発光素子として有機EL素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機EL素子であってもよい。   In this embodiment, an organic EL element is used as a light-emitting element. However, the light-emitting element may be a current-driven light-emitting element, and may be, for example, an inorganic EL element.

<走査線制御回路>
次に、走査線制御回路4について説明する。走査線制御回路4は、制御回路2からの制御信号により、データ電圧書き込み期間において、発光画素行を選択するための走査信号を、走査線SCNを介して発光画素を有する表示部6に出力する。また、走査線制御回路4は、制御回路2からの制御信号により、初期化期間において、各発光画素の定電流値を定電流駆動部に設定するための初期化信号を、制御線BLKを介して発光画素を有する表示部6に出力する。
<Scanning line control circuit>
Next, the scanning line control circuit 4 will be described. In response to the control signal from the control circuit 2, the scanning line control circuit 4 outputs a scanning signal for selecting a light emitting pixel row to the display unit 6 having the light emitting pixels via the scanning line SCN in the data voltage writing period. . In addition, the scanning line control circuit 4 sends an initialization signal for setting the constant current value of each light emitting pixel in the constant current driving unit via the control line BLK in the initialization period in accordance with the control signal from the control circuit 2. Output to the display unit 6 having the light emitting pixels.

図3は、本発明の表示装置が有する走査線制御回路の内部回路図である。走査線制御回路4は、走査信号の選択電圧であるVSCNまたは非選択電圧Vを選択し、画素行ごとに配置された走査線SCN1〜SCNmに印加する。 FIG. 3 is an internal circuit diagram of a scanning line control circuit included in the display device of the present invention. Scanning line control circuit 4 selects the V SCN or non-selective voltage V L is a selection voltage of the scanning signal is applied to the scanning line SCN1~SCNm arranged in each pixel row.

画素行数がmである場合には、走査線制御回路4は、m本の走査線SCN1〜SCNmを介して表示部6に接続されている。走査線制御回路4は、任意の順序で1ライン毎に走査線SCN1〜SCNmに対して選択電圧VSCNまたは非選択電圧Vを供給することが可能である。もちろん、走査線SCN1、SCN2、・・・SCNmという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時にVSCNまたはVを供給することも可能である。 When the number of pixel rows is m, the scanning line control circuit 4 is connected to the display unit 6 via m scanning lines SCN1 to SCNm. The scanning line control circuit 4 can supply the selection voltage V SCN or the non-selection voltage V L to the scanning lines SCN1 to SCNm for each line in an arbitrary order. Of course, it is possible to apply scanning voltages in a row sequential manner as scanning lines SCN1, SCN2,... SCNm, or it is possible to supply V SCN or VL simultaneously to all scanning lines. It is.

図3に記載された回路において、例えば、走査線SCN1に選択電圧VSCNを印加し、その他の走査線に非選択電圧Vを印加する場合には、走査線制御回路4は、スイッチSW41A及びスイッチSW42B、SW43B、・・・SW4mBをON状態とし、スイッチSW41B及びスイッチSW42A、SW43A、・・・SW4mAをOFF状態とする。 In the circuit shown in FIG. 3, for example, when the selection voltage VSCN is applied to the scanning line SCN1 and the non-selection voltage VL is applied to the other scanning lines, the scanning line control circuit 4 includes the switch SW41A and the switch SW41A. The switches SW42B, SW43B,... SW4mB are turned on, and the switches SW41B and SW42A, SW43A,.

さらに、図示しないが、走査線制御回路4は、初期化信号の選択電圧であるVBLKまたは非選択電圧を選択し、制御線BLKに印加する。制御線BLKに選択電圧VBLKまたは非選択電圧を印加する回路についても、選択電圧VSCNまたは非選択電圧Vを印加する回路と同様の構成である。 Further, although not shown, the scanning line control circuit 4 selects V BLK that is a selection voltage of the initialization signal or a non-selection voltage and applies it to the control line BLK. The circuit that applies the selection voltage V BLK or the non-selection voltage to the control line BLK has the same configuration as the circuit that applies the selection voltage V SCN or the non-selection voltage V L.

つまり、走査線制御回路4は、複数の走査線SCN及び制御線BLKに接続され、スイッチトランジスタ23及び24ならびに選択トランジスタ13の導通及び非導通を制御する。   That is, the scanning line control circuit 4 is connected to the plurality of scanning lines SCN and the control line BLK, and controls conduction and non-conduction of the switch transistors 23 and 24 and the selection transistor 13.

なお、選択電圧VSCN及びVBLKを印加するタイミングについては、後述する。 The timing for applying the selection voltages V SCN and V BLK will be described later.

また、制御線BLKは、全ての発光画素に共通した制御線であってもよく、また、画素行ごとに配置された制御線BLK1〜BLKmであってもよい。   Further, the control line BLK may be a control line common to all the light emitting pixels, or may be the control lines BLK1 to BLKm arranged for each pixel row.

<信号線制御回路>
次に、信号線制御回路5について説明する。信号線制御回路5は、データ電圧書き込み期間において、制御回路2からの制御信号により、走査線制御回路4から出力される走査信号に同期して、映像信号に対応したデータ電圧(オン電圧及びオフ電圧)を、データ線DTを介して電流スイッチトランジスタ11のゲート端子に出力する。また、信号線制御回路5は、初期化期間において、走査線制御回路4から制御線BLKを介して出力される初期化信号の選択電圧VBLKに同期して、定電流駆動部から定電流スイッチ部へ供給される定電流の電流値を決定するための初期化電圧Vdata2を、データ線DTを介して電流駆動トランジスタ21のゲート端子に出力する。信号線制御回路5も走査線制御回路4とほぼ同様の回路構成であるが、印加する電圧値を電流駆動トランジスタ21のゲート電圧として設定する初期化電圧Vdata2と、電流スイッチトランジスタ11のオン電圧Vdata1とを選択できる構成となっている。
<Signal line control circuit>
Next, the signal line control circuit 5 will be described. In the data voltage writing period, the signal line control circuit 5 synchronizes with the scanning signal output from the scanning line control circuit 4 in accordance with the control signal from the control circuit 2, and outputs the data voltage corresponding to the video signal (on voltage and off voltage). Voltage) is output to the gate terminal of the current switch transistor 11 via the data line DT. In addition, the signal line control circuit 5 synchronizes with the selection voltage V BLK of the initialization signal output from the scanning line control circuit 4 via the control line BLK during the initialization period, and outputs a constant current switch from the constant current driver. An initialization voltage Vdata2 for determining the current value of the constant current supplied to the unit is output to the gate terminal of the current driving transistor 21 via the data line DT. The signal line control circuit 5 has substantially the same circuit configuration as that of the scanning line control circuit 4, but the initialization voltage Vdata2 for setting the voltage value to be applied as the gate voltage of the current drive transistor 21 and the ON voltage Vdata1 of the current switch transistor 11. And can be selected.

図4は、本発明の表示装置が有する信号線制御回路の内部回路図である。信号線制御回路5は、スイッチSWDによる切替え機能により、初期化電圧Vdata2またはオン電圧Vdata1を選択し、画素列ごとに配置されたデータ線DT1〜DTnに印加する。また、データ信号のオフ電位を供給するためのスイッチをライン毎に配置した回路構成となっている。   FIG. 4 is an internal circuit diagram of a signal line control circuit included in the display device of the present invention. The signal line control circuit 5 selects the initialization voltage Vdata2 or the ON voltage Vdata1 by the switching function by the switch SWD, and applies it to the data lines DT1 to DTn arranged for each pixel column. In addition, the circuit configuration is such that a switch for supplying the off potential of the data signal is arranged for each line.

画素列数がnである場合には、信号線制御回路5は、n本のデータ線DT1〜DTnを介して表示部6に接続されている。各データ線には、信号線制御回路5の信号に応じて、1ライン毎にデータ線DT1〜DTnにオン電圧Vdata1またはオフ電圧を供給することが可能である。また、全てのデータ線に対し同時に初期化電圧Vdata2またはオフ電圧を供給することも可能である。初期化電圧Vdata2、オン電圧Vdata1またはオフ電圧を印加するタイミングについては、後述する。   When the number of pixel columns is n, the signal line control circuit 5 is connected to the display unit 6 via n data lines DT1 to DTn. Each data line can be supplied with the ON voltage Vdata1 or the OFF voltage to the data lines DT1 to DTn for each line in accordance with a signal from the signal line control circuit 5. It is also possible to supply the initialization voltage Vdata2 or the off voltage to all the data lines at the same time. The timing for applying the initialization voltage Vdata2, the on voltage Vdata1, or the off voltage will be described later.

以上のように、信号線制御回路5は、制御回路2からの制御信号により、初期化期間において電流駆動トランジスタ21のソース電圧となる初期化電圧Vdata2を出力し、データ電圧書き込み期間においてデータ電圧であるオン電圧またはオフ電圧を、データ線DTを介して表示部6に出力する。また、映像信号に応じた駆動信号により、表示部6の解像度に応じた画素列数n本のデータ線を同時に制御可能とするためのメモリ機能を有している。   As described above, the signal line control circuit 5 outputs the initialization voltage Vdata2 that becomes the source voltage of the current drive transistor 21 in the initialization period and outputs the data voltage in the data voltage writing period in response to the control signal from the control circuit 2. A certain on-voltage or off-voltage is output to the display unit 6 through the data line DT. In addition, it has a memory function for enabling simultaneous control of n data lines of the number of pixel columns corresponding to the resolution of the display unit 6 by a drive signal corresponding to the video signal.

つまり、信号線制御回路5は、複数のデータ線DTに接続され、走査線制御回路4により選択トランジスタ13が導通状態となった場合、電流スイッチトランジスタ11のゲート−ソース間電圧を決定するデータ電圧をデータ線DTに出力し、走査線制御回路4によりスイッチトランジスタ23及び24が導通状態となった場合、電流駆動トランジスタ21のゲート−ソース間電圧を決定する初期化電圧Vdata2をデータ線DTに出力する。   That is, the signal line control circuit 5 is connected to the plurality of data lines DT, and when the selection transistor 13 is turned on by the scanning line control circuit 4, the data voltage that determines the gate-source voltage of the current switch transistor 11. Is output to the data line DT, and when the switch transistors 23 and 24 are turned on by the scanning line control circuit 4, the initialization voltage Vdata2 for determining the gate-source voltage of the current driving transistor 21 is output to the data line DT. To do.

なお、制御回路2は、発光画素の表示期間の長さを、電流スイッチトランジスタ11のオンオフ制御により変化させることで、有機EL素子14の発光輝度を制御する制御部として機能する。   The control circuit 2 functions as a control unit that controls the light emission luminance of the organic EL element 14 by changing the length of the display period of the light emitting pixels by the on / off control of the current switch transistor 11.

<表示装置の動作>
以下、図5〜7を用いて、表示装置1の動作について述べる。図5は、本発明の実施の形態1に係る表示装置の駆動タイミングチャートである。図5の駆動タイミングチャートは、例として、走査線SCN1より行順次に走査した場合の表示装置の動作を表したものであり、上から順に、コンデンサ22の両端電圧V22、コンデンサ12の両端電圧V12、電流駆動トランジスタ21の状態TFT21、電流スイッチトランジスタ11の導通状態TFT11、選択トランジスタ13のゲート電圧V13、スイッチトランジスタ23のゲート電圧V23、スイッチトランジスタ24のゲート電圧V24、制御線BLKの電圧、データ線DTの電圧、走査線SCN1の電圧、・・・、走査線SCN1080の電圧を表している。なお、V22〜V24は、走査線SCN1に接続された画素行に属する発光画素についての動作を表している。また、上記電流駆動トランジスタ21の状態TFT21とは、スイッチトランジスタ23及び24が導通状態でありコンデンサ22が充電状態である場合をハイレベルとし、その他の場合をローレベルとして表している。また、上記電流スイッチトランジスタ11の導通状態TFT11とは、電流スイッチトランジスタ11のドレイン−ソース間が導通状態である場合をハイレベルとし、非導通状態である場合をローレベルとして表している。
<Operation of display device>
Hereinafter, the operation of the display device 1 will be described with reference to FIGS. FIG. 5 is a drive timing chart of the display device according to Embodiment 1 of the present invention. The drive timing chart of FIG. 5 shows, as an example, the operation of the display device when scanning row by row from the scanning line SCN1. From the top, the both-end voltage V22 of the capacitor 22 and the both-end voltage V12 of the capacitor 12 are shown. , Current drive transistor 21 state TFT 21, current switch transistor 11 conduction state TFT 11, selection transistor 13 gate voltage V13, switch transistor 23 gate voltage V23, switch transistor 24 gate voltage V24, control line BLK voltage, data line DT voltage, scan line SCN1 voltage,..., Scan line SCN1080 voltage. V22 to V24 represent operations for the light emitting pixels belonging to the pixel row connected to the scanning line SCN1. The state TFT 21 of the current driving transistor 21 is represented as a high level when the switch transistors 23 and 24 are in a conductive state and the capacitor 22 is in a charged state, and is represented as a low level in the other cases. The conduction state TFT 11 of the current switch transistor 11 represents a high level when the drain and source of the current switch transistor 11 are in a conduction state and a low level when the current switch transistor 11 is in a non-conduction state.

以下説明する表示装置1の動作は、初期化動作、書き込み動作及び発光動作という一連の単位を1サブフィールドとし、当該サブフィールドを繰り返し実行する。   In the operation of the display device 1 to be described below, a series of units of an initialization operation, a writing operation, and a light emission operation are set as one subfield, and the subfield is repeatedly executed.

[初期化期間(電流源設定期間)]
定電流駆動部から供給される定電流を設定する初期化期間(電流源設定期間)における動作は、入力された映像信号に基づき、各画素の電流源となる電流駆動トランジスタ21のゲート−ソース間電圧Vgsを設定するステップである。
[Initialization period (current source setting period)]
The operation in the initialization period (current source setting period) for setting the constant current supplied from the constant current driving unit is based on the input video signal between the gate and the source of the current driving transistor 21 serving as the current source of each pixel. This is a step of setting the voltage Vgs.

まず、時刻t01〜時刻t02において、電流駆動トランジスタ21のVgsを設定するために、書き込み対象の電流駆動トランジスタ21に直列に接続されている電流スイッチトランジスタ11をオフさせる。オフさせる方法としては、図5のように、行順次に走査線SCNに走査電圧パルスを印加し、データ線DTにオフ電圧を印加して行毎にオフさせてもよいし、全ライン一斉に走査電圧パルスを印加してもよい。また、上記走査電圧パルスの長さは、初期化期間より前の発光期間の長さに応じて変化させてもよい。   First, in order to set Vgs of the current drive transistor 21 from time t01 to time t02, the current switch transistor 11 connected in series to the current drive transistor 21 to be written is turned off. As a method of turning off, as shown in FIG. 5, a scanning voltage pulse may be applied to the scanning line SCN in a row sequence, and an off voltage may be applied to the data line DT to turn off each row. A scanning voltage pulse may be applied. The length of the scanning voltage pulse may be changed according to the length of the light emission period before the initialization period.

初期化期間の準備段階として上記動作を行うことにより、電流駆動トランジスタ21のソース電位が電流スイッチトランジスタ11及び有機EL素子14から切り離されてフローティング状態となるため、時刻t02以降での電流駆動トランジスタ21のソース電位をデータ線DTから任意に設定でき、これによりVgsを任意に調整することが可能となる。   By performing the above operation as a preparatory stage for the initialization period, the source potential of the current drive transistor 21 is disconnected from the current switch transistor 11 and the organic EL element 14 and is in a floating state. Can be arbitrarily set from the data line DT, whereby Vgs can be arbitrarily adjusted.

次に、時刻t02において、制御線BLKに正の電圧VBLKを印加し、スイッチトランジスタ23及び24のゲート電圧を閾値電圧以上としドレイン−ソース間の抵抗を下げオンさせる。この動作により、電流駆動トランジスタ21のVgsは、データ線DTと初期化電源線PIとの電位差により設定される。 Next, at time t02, the positive voltage V BLK is applied to the control line BLK, the gate voltages of the switch transistors 23 and 24 are set to be equal to or higher than the threshold voltage, and the drain-source resistance is lowered and turned on. By this operation, Vgs of the current drive transistor 21 is set by the potential difference between the data line DT and the initialization power supply line PI.

図6は、本発明の実施の形態1に係る表示装置の電流源設定動作を説明する状態遷移図である。同図は、行列間で隣接する4つの発光画素6A〜6Dの時刻t02における電気的状態を表している。なお、本実施の形態では、電源線PS、制御線BLK及び初期化電源線PIが全ての発光画素で共通化されている。これらの配線の共通化、及び、初期化電源線PIによる参照電圧VREFの電圧値が初期化電圧Vdata2との電位差のみにより決定できることから参照電圧VREFを低く設定できること、により駆動回路などの外部周辺回路を簡略化できる。 FIG. 6 is a state transition diagram for explaining the current source setting operation of the display device according to the first embodiment of the present invention. The figure shows the electrical state at time t02 of the four light emitting pixels 6A to 6D adjacent between the matrices. In the present embodiment, the power supply line PS, the control line BLK, and the initialization power supply line PI are shared by all the light emitting pixels. Since these wirings are shared and the voltage value of the reference voltage V REF by the initialization power supply line PI can be determined only by the potential difference from the initialization voltage Vdata2, the reference voltage V REF can be set low. The peripheral circuit can be simplified.

時刻t02において、信号線制御回路5は、データ線DT1及びDT2に対して初期化電圧Vdata2を出力する。また、走査線制御回路4は、制御線BLKに対してHIGHレベルの選択電圧VBLKを出力する。これにより、スイッチトランジスタ23及び24が導通状態となり、電流駆動トランジスタ21のVgsは、(Vdata2−VREF)となる。図6において、矢印(破線)は電圧印加経路を示したものである。 At time t02, the signal line control circuit 5 outputs the initialization voltage Vdata2 to the data lines DT1 and DT2. Further, the scanning line control circuit 4 outputs a HIGH level selection voltage V BLK to the control line BLK. Thus, switching transistors 23 and 24 become conductive, the Vgs of the current driving transistor 21, the (Vdata2-V REF). In FIG. 6, arrows (broken lines) indicate voltage application paths.

ここで、有機EL表示パネルの場合を想定して具体例にて説明する。例えば、電源線PSの電源電圧VTFTは10V、基準電圧VELは−2Vに設定される。また、電流駆動トランジスタ21のドレイン−ソース間電圧Vdsは5V程度、電流スイッチトランジスタ11のVdsは1V程度となる。かかる場合において、前述したように、電流駆動トランジスタ21を、安定した定電流源として動作させるためには、Vds>>VgsとなるようVgsを設定して飽和領域にて動作させる必要がある。つまり、Vdata2とVREFとの電位差の絶対値は、電流駆動トランジスタ21のドレイン−ソース間電圧Vdsの絶対値より小さい。本具体例において、電流駆動トランジスタ21のVdsが5V程度であることから、電流駆動トランジスタ21のVgsを1V程度に設定することが望ましい。これより、初期化電圧Vdata2を2V、参照電圧VREFを1Vと設定すればよい。 Here, a specific example will be described assuming an organic EL display panel. For example, the power supply voltage V TFT of the power supply line PS is 10V, the reference voltage V EL is set to -2 V. Further, the drain-source voltage Vds of the current driving transistor 21 is about 5V, and the Vds of the current switch transistor 11 is about 1V. In such a case, as described above, in order to operate the current driving transistor 21 as a stable constant current source, it is necessary to set Vgs so that Vds >> Vgs and operate in the saturation region. That is, the absolute value of the potential difference between the Vdata2 and V REF, the drain of the current drive transistor 21 - smaller than the absolute value of the source voltage Vds. In this specific example, since Vds of the current drive transistor 21 is about 5V, it is desirable to set Vgs of the current drive transistor 21 to about 1V. From this, the initialization voltage Vdata2 2V, the reference voltage V REF may be set to 1V.

上述した時刻t02における走査線制御回路4及び信号線制御回路5の動作により、定電流駆動部の設定が完了する。   The setting of the constant current driving unit is completed by the operations of the scanning line control circuit 4 and the signal line control circuit 5 at time t02 described above.

その後、時刻t02〜時刻t03の期間において、走査線制御回路4は、制御線BLKをLOWレベルとして、スイッチトランジスタ23及び24のゲート電圧を閾値電圧以下とすることにより、電流駆動トランジスタ21のVgsを保持するコンデンサ22の両電極は、データ線DT及び初期化電源線PIから電気的に切り離される。なお、このとき、スイッチトランジスタ23及び24が十分なオフ状態となるまでにデータ線DTの電圧を変動させると、電流駆動トランジスタ21のVgs電圧が変動してしまう。これを回避するため、データ線DTの電圧をVdata2から立ち下げるタイミングは、制御線BLKの立ち下がりタイミングよりも遅延させた方がよい。   Thereafter, during the period from time t02 to time t03, the scanning line control circuit 4 sets the control line BLK to the LOW level, and sets the gate voltages of the switch transistors 23 and 24 to be equal to or lower than the threshold voltage, thereby reducing the Vgs of the current driving transistor 21. Both electrodes of the capacitor 22 to be held are electrically disconnected from the data line DT and the initialization power supply line PI. At this time, if the voltage of the data line DT is changed before the switch transistors 23 and 24 are sufficiently turned off, the Vgs voltage of the current drive transistor 21 changes. In order to avoid this, it is better to delay the timing at which the voltage of the data line DT falls from Vdata2 than the timing at which the control line BLK falls.

[書き込み期間(ON/OFF設定期間)]
データ電圧を、選択された発光画素へ書き込む書き込み期間(ON/OFF設定期間)における動作は、各発光画素が有する電流スイッチトランジスタ11の導通状態及び非導通状態を切り換えるステップである。このため、走査線制御回路4は、走査線SCNごとに、選択電圧VSCNまたは非選択電圧Vを印加する。これにより、選択された走査線SCNが接続された画素行に属する発光画素に対して、対応するデータ線DTからのデータ電圧が印加され、電流スイッチトランジスタ11のゲート電圧が制御される。
[Writing period (ON / OFF setting period)]
The operation in the writing period (ON / OFF setting period) in which the data voltage is written to the selected light emitting pixel is a step of switching between the conductive state and the nonconductive state of the current switch transistor 11 included in each light emitting pixel. Therefore, the scanning line control circuit 4 applies the selection voltage V SCN or the non-selection voltage V L for each scanning line SCN. As a result, the data voltage from the corresponding data line DT is applied to the light emitting pixels belonging to the pixel row to which the selected scanning line SCN is connected, and the gate voltage of the current switch transistor 11 is controlled.

なお、図5では、制御回路2による処理により、サブフィールド期間t03〜t04及び期間t05〜t06では、1行目の発光画素が発光状態であり、サブフィールド期間t04〜t05では、1行目の発光画素が非発光状態であるものと仮定している。   In FIG. 5, the light-emitting pixels in the first row are in a light emitting state in the subfield periods t03 to t04 and the periods t05 to t06 by the processing by the control circuit 2, and in the subfield periods t04 to t05. It is assumed that the light emitting pixel is in a non-light emitting state.

まず、時刻t03〜時刻t04のサブフィールド期間において、走査線制御回路4は、走査線SCN1〜SCNmに対して、走査信号パルスを印加する。ここで、走査線SCN1に接続された1行目の発光画素について、より具体的に説明する。   First, in the subfield period from time t03 to time t04, the scanning line control circuit 4 applies scanning signal pulses to the scanning lines SCN1 to SCNm. Here, the light emitting pixels in the first row connected to the scanning line SCN1 will be described more specifically.

図7は、本発明の実施の形態1に係る表示装置が有する画素への書き込み動作を説明する状態遷移図である。同図は、行列間で隣接する4つの発光画素6A〜6Dの時刻t03における電気的状態を表している。   FIG. 7 is a state transition diagram illustrating a writing operation to a pixel included in the display device according to Embodiment 1 of the present invention. The figure shows the electrical state at time t03 of four light emitting pixels 6A to 6D adjacent between the matrices.

時刻t03において、走査線制御回路4は、走査線SCN1に対して、選択トランジスタ13の閾値電圧以上となる選択電圧VSCNを出力する。これにより、選択トランジスタ13のドレイン−ソース間の抵抗が下がり、選択トランジスタ13が導通状態となる。また、信号線制御回路5は、データ線DTに対し、オン電圧Vdata1を出力する。これにより、電流スイッチトランジスタ11のゲート電圧が閾値電圧以上となり電流スイッチトランジスタ11が導通状態となる。図7において、矢印(破線)は電圧印加経路を示したものであり、矢印(実線)は電流の流れを示したものである。 At time t03, the scanning line control circuit 4 outputs a selection voltage V SCN that is equal to or higher than the threshold voltage of the selection transistor 13 to the scanning line SCN1. As a result, the resistance between the drain and source of the selection transistor 13 decreases, and the selection transistor 13 becomes conductive. Further, the signal line control circuit 5 outputs an on voltage Vdata1 to the data line DT. As a result, the gate voltage of the current switch transistor 11 becomes equal to or higher than the threshold voltage, and the current switch transistor 11 becomes conductive. In FIG. 7, an arrow (broken line) indicates a voltage application path, and an arrow (solid line) indicates a current flow.

なお、本実施の形態において、例えば、走査線SCN及び制御線BLKのHIGHレベルの電圧VSCN及びVBLKは+20Vであり、LOWレベルの電圧Vは−10Vに設定されている。また、前述したように、電流スイッチトランジスタ11を、スイッチング損失の小さいスイッチ素子として動作させるためには、Vgs>>VdsとなるようVgsを設定して線形領域にて動作させる必要がある。つまり、電流スイッチトランジスタ11が導通状態となる場合のデータ電圧の絶対値は、電流スイッチトランジスタ11のドレイン−ソース間電圧Vdsの絶対値より大きい。本具体例において、電流スイッチトランジスタ11のVdsが1V程度であることから、電流スイッチトランジスタ11のVgsを8V程度に設定することが望ましい。また、有機EL素子14に印加される電圧は、6V程度であることから、有機EL素子14のアノード電位、つまり電流スイッチトランジスタ11のソース電位は4V程度となる。上記電流スイッチトランジスタ11のVgs及びソース電位より、電流スイッチトランジスタ11に印加されるデータ電圧は、オン電圧として12V、オフ電圧として2V程度に設定すればよい。なお、この場合、オフ電圧とVdata2の電圧とを同じ電圧値に設定しているが、図5に記載された駆動タイミングチャートのように、異なる電圧値とすることも可能であり、本実施の形態の係る表示装置1における各設定電圧値は、上記例示電圧値に限られない。図5に記載された駆動タイミングチャートでは、各配線の電圧の挙動を明確にするため、オフ電圧の電圧値とVdata2電圧の電圧値とが異なっている例を示している。 In this embodiment, for example, the HIGH level voltages V SCN and V BLK of the scanning line SCN and the control line BLK are + 20V, and the LOW level voltage VL is set to −10V. Further, as described above, in order for the current switch transistor 11 to operate as a switching element with a small switching loss, it is necessary to set Vgs so that Vgs >> Vds and operate in the linear region. That is, the absolute value of the data voltage when the current switch transistor 11 becomes conductive is larger than the absolute value of the drain-source voltage Vds of the current switch transistor 11. In this specific example, since Vds of the current switch transistor 11 is about 1V, it is desirable to set Vgs of the current switch transistor 11 to about 8V. Moreover, since the voltage applied to the organic EL element 14 is about 6V, the anode potential of the organic EL element 14, that is, the source potential of the current switch transistor 11 is about 4V. From the Vgs and source potential of the current switch transistor 11, the data voltage applied to the current switch transistor 11 may be set to about 12V as the on voltage and about 2V as the off voltage. In this case, the OFF voltage and the Vdata2 voltage are set to the same voltage value. However, as shown in the drive timing chart shown in FIG. Each set voltage value in the display device 1 according to the embodiment is not limited to the exemplified voltage value. The drive timing chart shown in FIG. 5 shows an example in which the voltage value of the off voltage is different from the voltage value of the Vdata2 voltage in order to clarify the behavior of the voltage of each wiring.

次に、時刻t03〜時刻t04において、走査線SCN1の走査電圧をVSCNからVに変化させて選択トランジスタ13を非導通状態とし、電流スイッチトランジスタ11のゲート端子とデータ線DTとを電気的に切り離しても、電流スイッチトランジスタ11のゲート−ソース間に接続されたコンデンサ12により、電流スイッチトランジスタ11のVgs電位は保持される。このときのコンデンサ12の容量は、電流スイッチトランジスタ11をオンさせている最大時間幅が経過しても、電流スイッチトランジスタ11の閾値電圧以上の電位を保持できる容量以上とすることが望ましい。 Then, at the time t03~ the time t04, the selection transistor 13 the scanning voltage of the scanning line SCN1 is changed from V SCN in V L and nonconductive, electrically the gate terminal and the data line DT of the current switch transistor 11 Even when disconnected, the capacitor 12 connected between the gate and source of the current switch transistor 11 holds the Vgs potential of the current switch transistor 11. At this time, the capacity of the capacitor 12 is desirably set to a capacity that can hold a potential equal to or higher than the threshold voltage of the current switch transistor 11 even when the maximum time width during which the current switch transistor 11 is turned on has elapsed.

上記動作により電流スイッチトランジスタ11が導通状態となると、電源線PS→電流駆動トランジスタ21→電流スイッチトランジスタ11→有機EL素子14→基準端子の経路で電流が流れ、発光画素6A及び6Bの発光期間が開始する。発光期間は電流スイッチトランジスタ11が非導通状態になるまで継続する。   When the current switch transistor 11 becomes conductive by the above operation, a current flows through the path of the power supply line PS → the current drive transistor 21 → the current switch transistor 11 → the organic EL element 14 → the reference terminal, and the light emission periods of the light emitting pixels 6A and 6B are increased. Start. The light emission period continues until the current switch transistor 11 is turned off.

その後、走査線SCN2、走査線SCN3、・・・、と順次走査することで、すべての発光画素に対して、所望のタイミングで電流スイッチトランジスタ11をオンさせることが可能となる。   Thereafter, by sequentially scanning the scanning line SCN2, the scanning line SCN3,..., The current switch transistor 11 can be turned on at a desired timing for all the light emitting pixels.

以上のように、時刻t03以降において、所望の発光画素に対し走査線ごとに書き込み動作を行うことで、サブフィールドごとに全ての発光画素に対して書き込み及び発光制御を行うことが可能となる。   As described above, it is possible to perform writing and light emission control for all the light emitting pixels for each subfield by performing the writing operation for the desired light emitting pixels for each scanning line after time t03.

なお、図5に記載された一連の表示動作では、初期化動作を一度しか行っていないが、サブフィールドごとに行ってもよい。ただし、サブフィールド間で、定電流駆動部の電流設定値を変化させる必要が無い場合は初期化動作を行う必要が無く、サブフィールド間での初期化動作を省略することにより駆動時間を大幅に短縮することが可能となる。つまり、単位表示画像を書き換える時間である1フレーム時間内に信号線制御回路5が初期化電圧Vdata2をデータ線DTに出力する回数は、1フレーム時間内に信号線制御回路5がデータ電圧(オン電圧及びオフ電圧)をデータ線DTに出力する回数よりも少ないことが好ましい。これにより、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。   In the series of display operations described in FIG. 5, the initialization operation is performed only once, but may be performed for each subfield. However, if there is no need to change the current setting value of the constant current drive unit between subfields, there is no need to perform the initialization operation, and the drive time is greatly reduced by omitting the initialization operation between subfields. It can be shortened. That is, the number of times that the signal line control circuit 5 outputs the initialization voltage Vdata2 to the data line DT within one frame time which is the time for rewriting the unit display image is equal to the number of times the signal line control circuit 5 outputs the data voltage (ON Voltage and off voltage) is preferably smaller than the number of times of output to the data line DT. As a result, the time required for setting the conditions of the current drive transistor as the current source is shortened, and as a result, it is possible to ensure a long light emission period. Therefore, a high-definition display panel can be provided and the peak value of the current flowing through the organic EL element can be reduced, so that highly efficient luminance control can be performed.

また、サブフィールド時分割式で輝度を変調する場合、電流スイッチトランジスタ11のオン/オフ時間比率の最大値または最小値によって最大輝度と最小輝度の制約が生ずるが、電流駆動部における電流設定値を変化させることで、輝度調節範囲を広げることが可能である。具体的には、例えば、電流駆動トランジスタ21のVgsの設定値を調整することにより、輝度調節範囲を広げることが可能である。   In addition, when the luminance is modulated by the sub-field time-division method, the maximum luminance and the minimum luminance are restricted by the maximum value or the minimum value of the on / off time ratio of the current switch transistor 11, but the current setting value in the current driving unit is changed. By changing it, it is possible to widen the brightness adjustment range. Specifically, for example, the brightness adjustment range can be expanded by adjusting the set value of Vgs of the current drive transistor 21.

また、初期化動作に必要な最大時間間隔に応じて、電流駆動トランジスタ21のVgsを保持するコンデンサ22の容量を設定することにより、電流駆動トランジスタ21のVgsを所望の値に保持することが可能となる。   Further, by setting the capacitance of the capacitor 22 that holds the Vgs of the current driving transistor 21 according to the maximum time interval required for the initialization operation, the Vgs of the current driving transistor 21 can be held at a desired value. It becomes.

以上、本実施の形態によれば、画素回路に定電流源として機能する定電流駆動部が配置されたことにより、定電流スイッチ部を構成する電流スイッチトランジスタ11は、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、電流スイッチトランジスタ11に印加するデータ電圧、つまり、ゲート−ソース間電圧Vgsを、ドレイン−ソース間電圧Vdsに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン−ソース電流Idsのオン抵抗を小さくすることが可能となる。よって、電流スイッチトランジスタ11のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。   As described above, according to the present embodiment, since the constant current drive unit functioning as a constant current source is arranged in the pixel circuit, the current switch transistor 11 constituting the constant current switch unit needs to be a constant current source. It is only necessary to have a switch function for switching the on / off state of the pixel circuit. Therefore, for example, by setting the data voltage applied to the current switch transistor 11, that is, the gate-source voltage Vgs sufficiently larger than the drain-source voltage Vds, the linear region of the thin film transistor can be used. Therefore, the on-resistance of the drain-source current Ids can be reduced. Therefore, the voltage drop when the light emission current flows between the drain and source of the current switch transistor 11 can be reduced, and the power loss of the display panel can be greatly reduced.

また、本実施の形態によれば、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に対し、制御線BLKの電位を変化させるドライバ動作のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。   In addition, according to the present embodiment, only a driver operation for changing the potential of the control line BLK is newly required for the driver circuit for changing the potential of the wiring necessary for the basic writing operation and the light emitting operation. Therefore, the configuration of the external peripheral circuit can be simplified.

また、本実施の形態によれば、電流駆動トランジスタ21のVgsを設定するための初期化期間において、電流はデータ線DTから初期化電源線PIへと流れる。初期化電源線PIの参照電圧VREFは、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を低減させることが可能である。また、電流駆動トランジスタ21のVgsを電源線PSとデータ線DTとの間で設定する場合と比較して、初期化電圧Vdata2および参照電圧VREFの電圧値を電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。 Further, according to the present embodiment, current flows from the data line DT to the initialization power supply line PI during the initialization period for setting Vgs of the current driving transistor 21. Since the reference voltage V REF of the initialization power supply line PI does not need to be changed according to the drive signal and can be a constant voltage, it is possible to reduce loss due to current flowing in. Further, as compared with the case of setting between the power supply line PS and the data line DT to Vgs of the current driving transistor 21, the minimum required without being restricted voltage value of initializing voltage Vdata2 and reference voltage V REF to the supply voltage Since the value can be set to a value, the value of the flowing current can be minimized and the loss due to the current can be minimized.

(実施の形態2)
本実施の形態に係る表示装置が有する画素回路は、実施の形態1に係る画素回路と比較して、定電流駆動部及び定電流スイッチ部の回路構成はそれぞれ同じであるが、定電流駆動部と定電流スイッチ部との配置関係のみが異なる。以下、実施の形態1に係る画素回路と同じ点は説明を省略し、異なる点のみ説明する。
(Embodiment 2)
The pixel circuit included in the display device according to the present embodiment has the same circuit configuration as the constant current drive unit and the constant current switch unit as compared with the pixel circuit according to the first embodiment. And only the arrangement relationship between the constant current switch section and the constant current switch section. Hereinafter, description of the same points as those of the pixel circuit according to Embodiment 1 will be omitted, and only different points will be described.

図8は、本発明の実施の形態2に係る表示装置が有する表示部の回路構成図である。図8に記載された表示部6の発光画素は、電流スイッチトランジスタ31と、スイッチトランジスタ43及び44と、コンデンサ32及び42と、選択トランジスタ33と、有機EL素子34と、電流駆動トランジスタ41と、画素列ごとに配置されたデータ線DTと、画素行ごとに配置された走査線SCNと、制御線BLKと、初期化電源線PIと、電源線PSとを備える。   FIG. 8 is a circuit configuration diagram of a display unit included in the display device according to Embodiment 2 of the present invention. The light emitting pixel of the display unit 6 illustrated in FIG. 8 includes a current switch transistor 31, switch transistors 43 and 44, capacitors 32 and 42, a selection transistor 33, an organic EL element 34, a current drive transistor 41, A data line DT disposed for each pixel column, a scanning line SCN disposed for each pixel row, a control line BLK, an initialization power line PI, and a power line PS are provided.

表示部6が有する発光画素は、有機EL素子34に供給する発光電流である定電流を発生させる定電流駆動部と、当該定電流駆動部から有機EL素子34へ供給される上記定電流の電流径路を導通及び遮断する定電流スイッチ部とに大別される。   The light emitting pixel included in the display unit 6 includes a constant current driving unit that generates a constant current that is a light emission current supplied to the organic EL element 34, and a current of the constant current that is supplied from the constant current driving unit to the organic EL element 34. It is broadly divided into a constant current switch section that conducts and cuts off the path.

定電流駆動部は、電流駆動トランジスタ41と、コンデンサ42と、スイッチトランジスタ43及び44とで構成される。定電流駆動部は、電流駆動トランジスタ41を飽和領域で動作させることにより、電流駆動トランジスタ41のVdsが変動しても定電流を発生し、当該定電流を定電流スイッチ部へ安定供給する。   The constant current drive unit includes a current drive transistor 41, a capacitor 42, and switch transistors 43 and 44. The constant current drive unit operates the current drive transistor 41 in a saturation region, thereby generating a constant current even when the Vds of the current drive transistor 41 varies, and stably supplying the constant current to the constant current switch unit.

定電流スイッチ部は、電流スイッチトランジスタ31と、コンデンサ32と、選択トランジスタ33とで構成される。データ線DTから供給される2値のデータ電圧(オン電圧及びオフ電圧)が電流スイッチトランジスタ31のゲート端子に印加されることより、電流スイッチトランジスタ31のソース−ドレイン間は、導通状態または非導通状態となる。これにより、定電流駆動部からの定電流を有機EL素子34へ流す、または、流さないという動作がサブフィールド単位で実行され、ディジタル階調制御がなされる。ここで、電流スイッチトランジスタ31のオンオフ制御におけるスイッチング損失を低減させるため、電流スイッチトランジスタ31は、低オン抵抗である線形領域で動作させることが望ましい。一方、薄膜トランジスタを線形領域で動作させた場合、ソース−ドレイン間電圧Vdsの変動により、薄膜トランジスタのドレイン−ソース電流Idsが変動しやすいという課題がある。上記課題を解消するため、上述した定電流駆動部によりVdsが変動してもIdsが変動しない定電流が供給される。   The constant current switch unit includes a current switch transistor 31, a capacitor 32, and a selection transistor 33. A binary data voltage (on voltage and off voltage) supplied from the data line DT is applied to the gate terminal of the current switch transistor 31, so that the source and drain of the current switch transistor 31 are in a conductive state or non-conductive. It becomes a state. As a result, the operation of supplying or not supplying a constant current from the constant current driving unit to the organic EL element 34 is executed in units of subfields, and digital gradation control is performed. Here, in order to reduce the switching loss in the on / off control of the current switch transistor 31, the current switch transistor 31 is preferably operated in a linear region having a low on-resistance. On the other hand, when the thin film transistor is operated in a linear region, there is a problem that the drain-source current Ids of the thin film transistor is likely to fluctuate due to the fluctuation of the source-drain voltage Vds. In order to solve the above problem, the constant current drive unit described above supplies a constant current that does not vary Ids even if Vds varies.

つまり、飽和領域で動作する電流駆動トランジスタ41を有する定電流駆動部により、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができ、線形領域で動作する電流スイッチトランジスタ31を有する定電流スイッチ部により、低損失なスイッチングによるディジタル階調表示が可能となる。   In other words, the constant current driving unit having the current driving transistor 41 operating in the saturation region can supply a constant current stably even when there is a fluctuation in the power supply voltage or the source potential, and the current switch operating in the linear region The constant current switch portion having the transistor 31 enables digital gradation display by low loss switching.

以下、発光画素の各構成要素及びそれらの接続状態を説明する。   Hereinafter, each component of the light emitting pixel and a connection state thereof will be described.

電源線PSは、すべての画素行に配置され、電流スイッチトランジスタ31を介して、電流駆動トランジスタ41のドレインに接続されている。   The power supply line PS is disposed in all the pixel rows, and is connected to the drain of the current driving transistor 41 through the current switch transistor 31.

なお、本実施の形態では、全ての発光画素に対して、同じ電源電圧VTFTが同じタイミングで印加されるので、電源線PSは、全ての電源線が接続された共通線となっていてもよい。 In this embodiment, since the same power supply voltage VTFT is applied to all the light emitting pixels at the same timing, the power supply line PS may be a common line to which all the power supply lines are connected. Good.

有機EL素子34は、電流駆動型の発光素子であり、アノード端子が電流駆動トランジスタ41のソース端子及びコンデンサ42の一方の電極と接続され、カソード端子が基準端子(基準電圧VEL)に接続されている。 The organic EL element 34 is a current-driven light-emitting element, and has an anode terminal connected to the source terminal of the current drive transistor 41 and one electrode of the capacitor 42, and a cathode terminal connected to a reference terminal (reference voltage V EL ). ing.

電流駆動トランジスタ41は、ドレイン端子が電流スイッチトランジスタ31のソース端子に接続され、ゲート端子がコンデンサ42の他方の電極と接続され、ソース端子がコンデンサ42の一方の電極と接続され、電源線PSからの電流を駆動する。電流駆動トランジスタ41は、VdsがVgsに比べて十分大きい領域である飽和領域にて動作させることにより、Vgsに応じて、電源電圧から一定の電流を供給する定電流駆動用の薄膜トランジスタである。なお、電流駆動トランジスタ41は、上述したように、Vdsの変動を受けない安定したIdsを有機EL素子34へ供給するが、映像信号に基づく表示階調の傾向により、フレーム単位で、後述する初期化電圧Vdata2を調整することによりVgsを変化させてIdsの大きさを調整することが可能となる。これにより、全ての階調を高精度に表示することが可能となる。   The current drive transistor 41 has a drain terminal connected to the source terminal of the current switch transistor 31, a gate terminal connected to the other electrode of the capacitor 42, a source terminal connected to one electrode of the capacitor 42, and a power supply line PS. Drive current. The current driving transistor 41 is a thin film transistor for constant current driving that supplies a constant current from the power supply voltage according to Vgs by operating in a saturation region where Vds is sufficiently larger than Vgs. As described above, the current drive transistor 41 supplies stable Ids that are not subject to fluctuations in Vds to the organic EL element 34. However, due to the tendency of display gradation based on the video signal, the current drive transistor 41 is an initial stage that will be described later. The magnitude of Ids can be adjusted by changing the Vgs by adjusting the voltage Vdata2. This makes it possible to display all gradations with high accuracy.

コンデンサ42は、電流駆動トランジスタ41のゲート電極及びソース電極に接続され、電流駆動トランジスタ41のゲート−ソース間電圧を保持する第1コンデンサである。   The capacitor 42 is a first capacitor that is connected to the gate electrode and the source electrode of the current drive transistor 41 and holds the gate-source voltage of the current drive transistor 41.

電流スイッチトランジスタ31は、ドレイン端子が電源線PSと接続され、ゲート端子がコンデンサ32の他方の端子と接続され、ソース端子が電流駆動トランジスタ41のドレイン端子と接続され、VgsがVdsに比べて十分大きい領域である線形領域にて動作する、定電流スイッチング用の薄膜トランジスタである。電流スイッチトランジスタ31は、電流駆動トランジスタ41により駆動される定電流を有機EL素子34へ流すための電流径路を導通及び遮断する。   The current switch transistor 31 has a drain terminal connected to the power supply line PS, a gate terminal connected to the other terminal of the capacitor 32, a source terminal connected to the drain terminal of the current driving transistor 41, and Vgs sufficiently higher than Vds. It is a thin film transistor for constant current switching that operates in a linear region, which is a large region. The current switch transistor 31 conducts and cuts off a current path for flowing a constant current driven by the current drive transistor 41 to the organic EL element 34.

コンデンサ32は、電流スイッチトランジスタ31のゲート電極とドレイン電極との間の電圧を保持する第2コンデンサである。   The capacitor 32 is a second capacitor that holds a voltage between the gate electrode and the drain electrode of the current switch transistor 31.

選択トランジスタ33は、ドレイン端子が電流スイッチトランジスタ31のゲート端子と接続され、ゲート端子が走査線SCNと接続され、ソース端子がデータ線DTと接続され、有機EL素子34の発光を決定するデータ電圧を書き込むべき発光画素を選択する。つまり、選択トランジスタ33は、電流スイッチトランジスタ31のゲート電極とデータ線DTとの導通及び非導通を切り換える。   The selection transistor 33 has a drain terminal connected to the gate terminal of the current switch transistor 31, a gate terminal connected to the scanning line SCN, a source terminal connected to the data line DT, and a data voltage that determines light emission of the organic EL element 34. A light emitting pixel to be written is selected. That is, the selection transistor 33 switches between conduction and non-conduction between the gate electrode of the current switch transistor 31 and the data line DT.

スイッチトランジスタ43は、ドレイン端子がデータ線DTと接続され、ゲート端子が制御線BLKと接続され、ソース端子が電流駆動トランジスタ41のゲート端子及びコンデンサ42の他方の電極と接続された第1スイッチトランジスタであり、スイッチトランジスタ44と同期制御されることにより、コンデンサ42の両端電圧である電流駆動トランジスタ41のVgsを確定させる。   The switch transistor 43 has a drain terminal connected to the data line DT, a gate terminal connected to the control line BLK, and a source terminal connected to the gate terminal of the current driving transistor 41 and the other electrode of the capacitor 42. By being synchronously controlled with the switch transistor 44, Vgs of the current drive transistor 41, which is the voltage across the capacitor 42, is determined.

スイッチトランジスタ44は、ドレイン端子が電流駆動トランジスタ41のソース端子及びコンデンサ42の一方の電極と接続され、ゲート端子が制御線BLKと接続され、ソース端子が初期化電源線PIと接続された第2スイッチトランジスタであり、スイッチトランジスタ43と同期制御されることにより、コンデンサ42の両端電圧である電流駆動トランジスタ41のVgsを確定させる。   The switch transistor 44 has a drain terminal connected to the source terminal of the current driving transistor 41 and one electrode of the capacitor 42, a gate terminal connected to the control line BLK, and a source terminal connected to the initialization power supply line PI. The switch transistor is controlled synchronously with the switch transistor 43, thereby determining Vgs of the current drive transistor 41 that is a voltage across the capacitor 42.

電流スイッチトランジスタ31、スイッチトランジスタ43及び44、ならびに選択トランジスタ33は、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。   The current switch transistor 31, the switch transistors 43 and 44, and the selection transistor 33 are connected between the drain and the source by applying a voltage higher than the threshold voltage between the gate and the source based on the input video signal. It is a switch element to do.

電流駆動トランジスタ41、電流スイッチトランジスタ31、スイッチトランジスタ43及び44、ならびに選択トランジスタ33は、同一の導電型のチャネルを有する薄膜トランジスタであることが好ましく、さらには、nチャネルのMOSFETで形成されていることが望ましい。上記トランジスタが、全て、nチャネルのMOSFETで形成されることにより、n型トランジスタのみを用いて画素回路を構成できるので、アモルファスシリコンTFTを用いて安価かつ簡易的に表示パネルを製造することが可能となる。   The current drive transistor 41, the current switch transistor 31, the switch transistors 43 and 44, and the selection transistor 33 are preferably thin film transistors having the same conductivity type channel, and are further formed of n-channel MOSFETs. Is desirable. Since all of the above transistors are formed of n-channel MOSFETs, a pixel circuit can be configured using only n-type transistors, so that a display panel can be manufactured inexpensively and easily using amorphous silicon TFTs. It becomes.

上記回路構成において、データ線DTがHIGHレベル(Vdata1)となり走査線SCNがHIGHレベル(VSCN)となることで、選択トランジスタ33のゲート−ソース間に、閾値電圧よりも十分大きい信号電圧が印加される。これにより、選択トランジスタ33は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。そして、選択トランジスタ33が導通状態になった後、データ線DTから選択トランジスタ33を経由してコンデンサ32が充電される。これにより、電流スイッチトランジスタ31のゲート−ソース間に、閾値電圧よりも十分大きい電圧が印加され、電流スイッチトランジスタ31は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。このとき、電源線PS→電流スイッチトランジスタ31→電流駆動トランジスタ41→有機EL素子34の経路で上述した電流駆動トランジスタ41による定電流が流れ有機EL素子34が発光する。 In the above circuit configuration, when the data line DT becomes HIGH level (Vdata1) and the scanning line SCN becomes HIGH level (V SCN ), a signal voltage sufficiently larger than the threshold voltage is applied between the gate and the source of the selection transistor 33. Is done. As a result, the select transistor 33 operates in a linear region, and is in a conductive state with low on-resistance between the drain and source. Then, after the selection transistor 33 becomes conductive, the capacitor 32 is charged from the data line DT via the selection transistor 33. As a result, a voltage sufficiently larger than the threshold voltage is applied between the gate and source of the current switch transistor 31, and the current switch transistor 31 operates in a linear region and becomes conductive with a low on-resistance between the drain and source. At this time, the constant current by the current driving transistor 41 flows through the path of the power line PS → the current switch transistor 31 → the current driving transistor 41 → the organic EL element 34, and the organic EL element 34 emits light.

なお、図8では、コンデンサ32が電流スイッチトランジスタ31のゲート−ドレイン間に接続されているが、電流スイッチトランジスタ31のゲート−ソース間にも寄生容量が生ずる(図示せず)。電流スイッチトランジスタ31のゲート−ソース間電圧及びゲート−ドレイン間電圧の合計がドレイン−ソース間電圧と一致する。よって、前述のドレイン−ゲート間電圧をコンデンサ32で保持することは、ゲート−ソース間電圧を保持することと等価的である。   In FIG. 8, the capacitor 32 is connected between the gate and drain of the current switch transistor 31, but parasitic capacitance is also generated between the gate and source of the current switch transistor 31 (not shown). The sum of the gate-source voltage and the gate-drain voltage of the current switch transistor 31 matches the drain-source voltage. Therefore, holding the drain-gate voltage with the capacitor 32 is equivalent to holding the gate-source voltage.

<表示装置の動作>
以下、図9〜11を用いて、実施の形態2に係る表示装置の動作について述べる。図9は、本発明の実施の形態に係る表示装置の駆動タイミングチャートである。図9の駆動タイミングチャートは、図5に記載された実施の形態1に係る表示装置の駆動タイミングチャートと同様に、上から順に、V42、V32、TFT41、TFT31、V33、V43、V44、制御線BLKの電圧、データ線DTの電圧、走査線SCN1の電圧、・・・、走査線SCN1080の電圧を表している。
<Operation of display device>
Hereinafter, the operation of the display device according to the second embodiment will be described with reference to FIGS. FIG. 9 is a drive timing chart of the display device according to the embodiment of the present invention. The drive timing chart of FIG. 9 is V42, V32, TFT41, TFT31, V33, V43, V44, and control lines in order from the top, similarly to the drive timing chart of the display device according to the first embodiment described in FIG. BLK voltage, data line DT voltage, scanning line SCN1 voltage,..., Scanning line SCN1080 voltage.

[初期化期間(電流源設定期間)]
定電流駆動部から供給される定電流を設定する初期化期間(電流源設定期間)における動作は、入力された映像信号に基づき、各画素の電流源となる電流駆動トランジスタ41のゲート−ソース間電圧Vgsを設定するステップである。
[Initialization period (current source setting period)]
The operation in the initialization period (current source setting period) in which the constant current supplied from the constant current driver is set is based on the input video signal between the gate and the source of the current drive transistor 41 serving as the current source of each pixel. This is a step of setting the voltage Vgs.

まず、時刻t11〜時刻t12において、電流駆動トランジスタ41のVgsを設定するために、書き込み対象の電流駆動トランジスタ41に直列に接続されている電流スイッチトランジスタ31をオフさせる。オフさせる方法としては、図9のように、行順次に走査線SCNに走査電圧パルスを印加し、データ線DTにオフ電圧を印加して行毎にオフさせてもよいし、全ライン一斉に走査電圧パルスを印加してもよい。また、上記走査電圧パルスの長さは、初期化期間より前の発光期間の長さに応じて変化させてもよい。   First, at time t11 to time t12, in order to set Vgs of the current drive transistor 41, the current switch transistor 31 connected in series to the current drive transistor 41 to be written is turned off. As a method of turning off, as shown in FIG. 9, the scanning voltage pulse may be applied to the scanning line SCN sequentially in the row and the off voltage may be applied to the data line DT to turn it off for each row. A scanning voltage pulse may be applied. The length of the scanning voltage pulse may be changed according to the length of the light emission period before the initialization period.

初期化期間の準備段階として上記動作を行うことにより、電流駆動トランジスタ41のドレイン電位が電源線PSから切り離されてフローティング状態となるため、時刻t12以降での電流駆動トランジスタ41のVgsを任意に調整することが可能となる。   By performing the above operation as a preparatory stage for the initialization period, the drain potential of the current driving transistor 41 is disconnected from the power supply line PS and becomes a floating state. Therefore, Vgs of the current driving transistor 41 after time t12 is arbitrarily adjusted. It becomes possible to do.

次に、時刻t12において、制御線BLKに正の電圧VBLKを印加し、スイッチトランジスタ43及び44のゲート電圧を閾値電圧以上としドレイン−ソース間の抵抗を下げオンさせる。この動作により、電流駆動トランジスタ41のVgsは、データ線DTと初期化電源線PIとの電位差により設定される。上述したように、電流駆動トランジスタ41のVgsを設定する際に、電流スイッチトランジスタ31をオフ状態としているため、電流駆動トランジスタ41のドレイン端子は切り離されている。このため、データ線DTや初期化電源線PIへの不要な電流の流入が無いので、書き込みに必要な電力を最小にすることが可能となり、低損失な表示装置が実現可能である。 Next, at time t12, a positive voltage V BLK is applied to the control line BLK, the gate voltages of the switch transistors 43 and 44 are set to be equal to or higher than the threshold voltage, and the drain-source resistance is lowered and turned on. With this operation, Vgs of the current drive transistor 41 is set by a potential difference between the data line DT and the initialization power supply line PI. As described above, when setting Vgs of the current drive transistor 41, the current switch transistor 31 is in an OFF state, and therefore the drain terminal of the current drive transistor 41 is disconnected. For this reason, since no unnecessary current flows into the data line DT and the initialization power supply line PI, it is possible to minimize the power required for writing, and a low-loss display device can be realized.

図10は、本発明の実施の形態2に係る表示装置の電流源設定動作を説明する状態遷移図である。同図は、行列間で隣接する4つの発光画素6A〜6Dの時刻t12における電気的状態を表している。なお、本実施の形態では、電源線PS、制御線BLK及び初期化電源線PIが全ての発光画素で共通化されている。これらの配線の共通化、及び、初期化電源線PIによる参照電圧VREFの電圧値が初期化電圧Vdata2との電位差のみにより決定できることから参照電圧VREFを低く設定できること、により駆動回路などの外部周辺回路を簡略化できる。 FIG. 10 is a state transition diagram for explaining the current source setting operation of the display device according to the second embodiment of the present invention. The figure shows the electrical state at time t12 of the four light emitting pixels 6A to 6D adjacent between the matrices. In the present embodiment, the power supply line PS, the control line BLK, and the initialization power supply line PI are shared by all the light emitting pixels. Since these wirings are shared and the voltage value of the reference voltage V REF by the initialization power supply line PI can be determined only by the potential difference from the initialization voltage Vdata2, the reference voltage V REF can be set low. The peripheral circuit can be simplified.

時刻t12において、信号線制御回路5は、データ線DT1及びDT2に対して初期化電圧Vdata2を出力する。また、走査線制御回路4は、制御線BLKに対してHIGHレベルの選択電圧VBLKを出力する。また、走査線制御回路4は、走査線SCNに対してLOWレベルの非選択電圧Vを出力する。これにより、スイッチトランジスタ43及び44が導通状態となり、電流駆動トランジスタ41のVgsは、(Vdata2−VREF)となる。図10において、矢印(破線)は電圧印加経路を示したものである。 At time t12, the signal line control circuit 5 outputs the initialization voltage Vdata2 to the data lines DT1 and DT2. Further, the scanning line control circuit 4 outputs a HIGH level selection voltage V BLK to the control line BLK. Further, the scanning line control circuit 4 outputs a non-selection voltage VL at a LOW level to the scanning line SCN. As a result, the switch transistors 43 and 44 become conductive, and Vgs of the current drive transistor 41 becomes (Vdata2−V REF ). In FIG. 10, an arrow (broken line) indicates a voltage application path.

ここで、前述したように、電流駆動トランジスタ41を、安定した定電流源として動作させるためには、Vds>>VgsとなるようVgsを設定して飽和領域にて動作させる必要がある。つまり、Vdata2とVREFとの電位差の絶対値は、電流駆動トランジスタ41のドレイン−ソース間電圧Vdsの絶対値より小さい。 Here, as described above, in order to operate the current driving transistor 41 as a stable constant current source, it is necessary to set Vgs so that Vds >> Vgs and operate in the saturation region. That is, the absolute value of the potential difference between the Vdata2 and V REF, the drain of the current drive transistor 41 - smaller than the absolute value of the source voltage Vds.

但し、時刻t12〜時刻t13の初期化期間において、スイッチトランジスタ44が導通状態であることから、初期化電源線PIからスイッチトランジスタ44を介して有機EL素子34へ電流が流れ込んで有機EL素子34が発光してしまう恐れがある。また同様に、スイッチトランジスタ43が導通状態であることから、データ線DTからスイッチトランジスタ43を介して有機EL素子34へ電流が流れ込んで有機EL素子34が発光してしまう恐れがある。これを回避するため、初期化電源線PIの参照電圧VREF及びデータ線DTの初期化電圧Vdata2は、基準電位VELに有機EL素子34の順方向降下電圧を足した電圧よりも小さくなるよう設定される必要がある。この条件を確保することにより、有機EL素子34のpn接合部が逆バイアスとなり、初期化電源線PI→スイッチトランジスタ44→有機EL素子34、及び、データ線DT→スイッチトランジスタ43→有機EL素子34の経路で不要な電流は流れず、電流駆動トランジスタ41のVgsを任意に設定することが可能となる。 However, since the switch transistor 44 is in a conducting state during the initialization period from time t12 to time t13, current flows from the initialization power supply line PI to the organic EL element 34 via the switch transistor 44, and the organic EL element 34 There is a risk of emitting light. Similarly, since the switch transistor 43 is conductive, current may flow from the data line DT to the organic EL element 34 via the switch transistor 43, and the organic EL element 34 may emit light. To avoid this, the initialization voltage Vdata2 reference voltage of the initialization power supply line PI V REF and the data line DT is to be smaller than the voltage plus the forward drop voltage of the organic EL element 34 to the reference potential V EL Need to be set. By ensuring this condition, the pn junction of the organic EL element 34 is reverse-biased, and the initialization power supply line PI → the switch transistor 44 → the organic EL element 34 and the data line DT → the switch transistor 43 → the organic EL element 34. Unnecessary current does not flow through this path, and Vgs of the current drive transistor 41 can be arbitrarily set.

ここで、有機EL表示パネルの場合を想定して具体例にて説明する。例えば、電源線PSの電源電圧VTFTは10V、基準電圧VELは―2Vに設定される。また、電流駆動トランジスタ41のドレイン−ソース間電圧Vdsは5V程度、電流スイッチトランジスタ31のVdsは1V程度となる。この場合、電流駆動トランジスタ41のVgsを1V程度に設定する、つまり、初期化電圧Vdata2を3V、及び参照電圧VREFを2Vと設定すれば、上述したように電流駆動トランジスタ41のVds>>Vgsとなる。 Here, a specific example will be described assuming an organic EL display panel. For example, the power supply voltage V TFT of the power supply line PS is 10V, the reference voltage V EL is set to -2 V. Further, the drain-source voltage Vds of the current driving transistor 41 is about 5V, and the Vds of the current switch transistor 31 is about 1V. In this case, setting the Vgs of the current drive transistor 41 to approximately 1V, that is, by setting initializing voltage Vdata2 3V, and a reference voltage V REF and 2V, the current driving transistor 41 as described above Vds >> Vgs It becomes.

上述した時刻t12における走査線制御回路4及び信号線制御回路5の動作により、定電流駆動部の設定が完了する。   The setting of the constant current driving unit is completed by the operations of the scanning line control circuit 4 and the signal line control circuit 5 at time t12 described above.

その後、時刻t12〜時刻t13の期間において、走査線制御回路4は、制御線BLKをLOWレベルとして、スイッチトランジスタ43及び44のゲート電圧を閾値電圧以下とすることにより、電流駆動トランジスタ41のVgsを保持するコンデンサ42の両電極は、データ線DT及び初期化電源線PIから電気的に切り離される。なお、このとき、スイッチトランジスタ43及び44が十分なオフ状態となるまでにデータ線DTの電圧を変動させると、電流駆動トランジスタ41のVgs電圧が変動してしまう。これを回避するため、データ線DTの電圧をVdata2から立ち下げるタイミングは、制御線BLKの立ち下がりタイミングよりも遅延させた方がよい。   Thereafter, during the period from time t12 to time t13, the scanning line control circuit 4 sets the control line BLK to the LOW level and sets the gate voltages of the switch transistors 43 and 44 to be equal to or lower than the threshold voltage, thereby reducing the Vgs of the current driving transistor 41. Both electrodes of the capacitor 42 to be held are electrically disconnected from the data line DT and the initialization power supply line PI. At this time, if the voltage of the data line DT is changed before the switch transistors 43 and 44 are sufficiently turned off, the Vgs voltage of the current driving transistor 41 changes. In order to avoid this, it is better to delay the timing at which the voltage of the data line DT falls from Vdata2 than the timing at which the control line BLK falls.

[書き込み期間(ON/OFF設定期間)]
データ電圧を、選択された発光画素へ書き込む書き込み期間(ON/OFF設定期間)における動作は、各発光画素が有する電流スイッチトランジスタ31の導通状態及び非導通状態を切り換えるステップである。このため、走査線制御回路4は、走査線SCNごとに、選択電圧VSCNまたは非選択電圧Vを印加する。これにより、選択された走査線SCNが接続された画素行に属する発光画素に対して、対応するデータ線DTからのデータ電圧が印加され、電流スイッチトランジスタ31のゲート電圧が制御される。
[Writing period (ON / OFF setting period)]
The operation in the writing period (ON / OFF setting period) in which the data voltage is written to the selected light emitting pixel is a step of switching between the conductive state and the nonconductive state of the current switch transistor 31 included in each light emitting pixel. Therefore, the scanning line control circuit 4 applies the selection voltage V SCN or the non-selection voltage V L for each scanning line SCN. As a result, the data voltage from the corresponding data line DT is applied to the light emitting pixels belonging to the pixel row to which the selected scanning line SCN is connected, and the gate voltage of the current switch transistor 31 is controlled.

なお、図9では、制御回路2による処理により、サブフィールド期間t13〜t14及び期間t15〜t16では、1行目の発光画素が発光状態であり、サブフィールド期間t14〜t15では、1行目の発光画素が非発光状態であるものと仮定している。   In FIG. 9, the light emitting pixels in the first row are in a light emitting state in the subfield periods t13 to t14 and the periods t15 to t16 by the processing by the control circuit 2, and in the subfield periods t14 to t15. It is assumed that the light emitting pixel is in a non-light emitting state.

まず、時刻t13〜時刻t14のサブフィールド期間において、走査線制御回路4は、走査線SCN1〜SCNmに対して、走査信号パルスを印加する。ここで、走査線SCN1に接続された1行目の発光画素について、より具体的に説明する。   First, in the subfield period from time t13 to time t14, the scanning line control circuit 4 applies scanning signal pulses to the scanning lines SCN1 to SCNm. Here, the light emitting pixels in the first row connected to the scanning line SCN1 will be described more specifically.

図11は、本発明の実施の形態2に係る表示装置が有する画素への書き込み動作を説明する状態遷移図である。同図は、行列間で隣接する4つの発光画素6A〜6Dの時刻t13における電気的状態を表している。   FIG. 11 is a state transition diagram illustrating a write operation to a pixel included in the display device according to Embodiment 2 of the present invention. The figure shows the electrical state at time t13 of the four light emitting pixels 6A to 6D adjacent between the matrices.

時刻t13において、走査線制御回路4は、走査線SCN1に対して、選択トランジスタ33の閾値電圧以上となる選択電圧VSCNを出力する。また、信号線制御回路5は、データ線DTに対し、オン電圧Vdata1を出力する。これにより、電流スイッチトランジスタ31のゲート電圧が閾値電圧以上となり電流スイッチトランジスタ31が導通状態となる。このとき、スイッチトランジスタ43のドレイン電圧も変化するが、スイッチトランジスタ43のゲート電圧が閾値電圧以下であるため、電流駆動トランジスタ41のVgsに影響は無い。図11において、矢印(破線)は電圧印加経路を示したものであり、矢印(実線)は電流の流れを示したものである。 At time t13, the scanning line control circuit 4 outputs a selection voltage V SCN that is equal to or higher than the threshold voltage of the selection transistor 33 to the scanning line SCN1. Further, the signal line control circuit 5 outputs an on voltage Vdata1 to the data line DT. As a result, the gate voltage of the current switch transistor 31 becomes equal to or higher than the threshold voltage, and the current switch transistor 31 becomes conductive. At this time, the drain voltage of the switch transistor 43 also changes. However, since the gate voltage of the switch transistor 43 is equal to or lower than the threshold voltage, the Vgs of the current drive transistor 41 is not affected. In FIG. 11, an arrow (broken line) indicates a voltage application path, and an arrow (solid line) indicates a current flow.

なお、本実施の形態において、例えば、走査線SCN及び制御線BLKのHIGHレベルの電圧VSCN及びVBLKは+20Vであり、LOWレベルの電圧Vは−10Vに設定されている。また、前述したように、電流スイッチトランジスタ31を、スイッチング損失の小さいスイッチ素子として動作させるためには、Vgs>>VdsとなるようVgsを設定して線形領域にて動作させる必要がある。つまり、電流スイッチトランジスタ31が導通状態となる場合のデータ電圧の絶対値は、電流スイッチトランジスタ31のドレイン−ソース間電圧Vdsの絶対値より大きい。本具体例において、電流スイッチトランジスタ31のVdsが1V程度であることから、電流スイッチトランジスタ31のVgsを8V程度に設定することが望ましい。また、有機EL素子34に印加される電圧は、6V程度であり、電流駆動トランジスタ41のVdsが5Vであることから、電流スイッチトランジスタ31のソース電位は9V程度となる。上記電流スイッチトランジスタ31のVgs及びソース電位より、電流スイッチトランジスタ31に印加されるデータ電圧は、オン電圧として17V、オフ電圧として3V程度に設定すればよい。なお、この場合、オフ電圧とVdata2の電圧とを同じ電圧値に設定しているが、図9に記載された駆動タイミングチャートのように、異なる電圧値とすることも可能であり、例えば、オフ電圧を7Vと高く設定することも可能である。すなわち、本実施の形態の係る表示装置における各設定電圧値は、上記例示電圧値に限られない。図9に記載された駆動タイミングチャートでは、各配線の電圧の挙動を明確にするため、オフ電圧の電圧値とVdata2電圧の電圧値とが異なっている例を示している。 In this embodiment, for example, the HIGH level voltages V SCN and V BLK of the scanning line SCN and the control line BLK are + 20V, and the LOW level voltage VL is set to −10V. Further, as described above, in order to operate the current switch transistor 31 as a switching element having a small switching loss, it is necessary to set Vgs so that Vgs >> Vds and operate in the linear region. That is, the absolute value of the data voltage when the current switch transistor 31 is in a conductive state is larger than the absolute value of the drain-source voltage Vds of the current switch transistor 31. In this specific example, since Vds of the current switch transistor 31 is about 1V, it is desirable to set Vgs of the current switch transistor 31 to about 8V. Further, the voltage applied to the organic EL element 34 is about 6V, and the Vds of the current drive transistor 41 is 5V. Therefore, the source potential of the current switch transistor 31 is about 9V. From the Vgs and source potential of the current switch transistor 31, the data voltage applied to the current switch transistor 31 may be set to about 17V as the on voltage and about 3V as the off voltage. In this case, the OFF voltage and the Vdata2 voltage are set to the same voltage value. However, as shown in the drive timing chart shown in FIG. It is also possible to set the voltage as high as 7V. That is, each set voltage value in the display device according to the present embodiment is not limited to the exemplified voltage value. The drive timing chart shown in FIG. 9 shows an example in which the voltage value of the off voltage is different from the voltage value of the Vdata2 voltage in order to clarify the behavior of the voltage of each wiring.

次に、時刻t13〜時刻t14において、走査線SCN1の走査電圧をVSCNからVに変化させて選択トランジスタ33を非導通状態とし、電流スイッチトランジスタ31のゲート端子とデータ線DTとを電気的に切り離しても、電流スイッチトランジスタ31のゲート−ソース間に接続されたコンデンサ32により、電流スイッチトランジスタ31のVgs電位は保持される。このときのコンデンサ32の容量は、電流スイッチトランジスタ31をオンさせている最大時間幅が経過しても、電流スイッチトランジスタ31の閾値電圧以上の電位を保持できる容量以上とすることが望ましい。 Then, at time t13~ time t14, the selection transistor 33 the scanning voltage of the scanning line SCN1 varied from V SCN in V L and a non-conductive state, electrical and gate terminal and the data line DT of the current switch transistor 31 Even when disconnected, the capacitor 32 connected between the gate and source of the current switch transistor 31 holds the Vgs potential of the current switch transistor 31. At this time, the capacity of the capacitor 32 is desirably set to be equal to or larger than a capacity capable of holding a potential equal to or higher than the threshold voltage of the current switch transistor 31 even when the maximum time width during which the current switch transistor 31 is turned on has elapsed.

上記動作により電流スイッチトランジスタ31が導通状態となると、電源線PS→電流スイッチトランジスタ31→電流駆動トランジスタ41→有機EL素子34→基準端子の経路で電流が流れ、発光画素6A及び6Bの発光期間が開始する。発光期間は電流スイッチトランジスタ31が非導通状態になるまで継続する。   When the current switch transistor 31 becomes conductive by the above operation, a current flows through the path of the power supply line PS → the current switch transistor 31 → the current drive transistor 41 → the organic EL element 34 → the reference terminal, and the light emission periods of the light emitting pixels 6A and 6B are increased. Start. The light emission period continues until the current switch transistor 31 is turned off.

その後、走査線SCN2、走査線SCN3、・・・、と順次走査することで、すべての発光画素に対して、所望のタイミングで電流スイッチトランジスタ31をオンさせることが可能となる。   Thereafter, by sequentially scanning the scanning line SCN2, the scanning line SCN3,..., The current switch transistor 31 can be turned on at a desired timing for all the light emitting pixels.

以上のように、時刻t13以降において、所望の発光画素に対し走査線ごとに書き込み動作を行うことで、サブフィールドごとに全ての発光画素に対して書き込み及び発光制御を行うことが可能となる。   As described above, writing and light emission control can be performed on all the light emitting pixels for each subfield by performing the writing operation on the desired light emitting pixels for each scanning line after time t13.

なお、図9に記載された一連の表示動作では、初期化動作を一度しか行っていないが、サブフィールドごとに行ってもよい。ただし、サブフィールド間で、定電流駆動部の電流設定値を変化させる必要が無い場合は初期化動作を行う必要が無く、サブフィールド間での初期化動作を省略することにより駆動時間を大幅に短縮することが可能となる。つまり、単位表示画像を書き換える時間である1フレーム時間内に信号線制御回路5が初期化電圧Vdata2をデータ線DTに出力する回数は、1フレーム時間内に信号線制御回路5がデータ電圧(オン電圧及びオフ電圧)をデータ線DTに出力する回数よりも少ないことが好ましい。これにより、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機EL素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。   In the series of display operations described in FIG. 9, the initialization operation is performed only once, but may be performed for each subfield. However, if there is no need to change the current setting value of the constant current drive unit between subfields, there is no need to perform the initialization operation, and the drive time is greatly reduced by omitting the initialization operation between subfields. It can be shortened. That is, the number of times that the signal line control circuit 5 outputs the initialization voltage Vdata2 to the data line DT within one frame time which is the time for rewriting the unit display image is equal to the number of times the signal line control circuit 5 outputs the data voltage (ON Voltage and off voltage) is preferably smaller than the number of times of output to the data line DT. As a result, the time required for setting the conditions of the current drive transistor as the current source is shortened, and as a result, it is possible to ensure a long light emission period. Therefore, a high-definition display panel can be provided and the peak value of the current flowing through the organic EL element can be reduced, so that highly efficient luminance control can be performed.

また、サブフィールド時分割式で輝度を変調する場合、電流スイッチトランジスタ31のオン/オフ時間比率の最大値または最小値によって最大輝度と最小輝度の制約が生ずるが、電流駆動部における電流設定値を変化させることで、輝度調節範囲を広げることが可能である。具体的には、例えば、電流駆動トランジスタ41のVgsの設定値を調整することにより、輝度調節範囲を広げることが可能である。   In addition, when the luminance is modulated by the sub-field time-division method, the maximum luminance and the minimum luminance are restricted by the maximum value or the minimum value of the on / off time ratio of the current switch transistor 31, but the current setting value in the current driving unit is changed. By changing it, it is possible to widen the brightness adjustment range. Specifically, for example, the brightness adjustment range can be expanded by adjusting the set value of Vgs of the current drive transistor 41.

また、初期化動作に必要な最大時間間隔に応じて、電流駆動トランジスタ41のVgsを保持するコンデンサ42の容量を設定することにより、電流駆動トランジスタ41のVgsを所望の値に保持することが可能となる。   Further, by setting the capacitance of the capacitor 42 that holds the Vgs of the current driving transistor 41 according to the maximum time interval required for the initialization operation, the Vgs of the current driving transistor 41 can be held at a desired value. It becomes.

以上、本実施の形態によれば、画素回路に定電流源として機能する定電流駆動部が配置されたことにより、定電流スイッチ部を構成する電流スイッチトランジスタ31は、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、電流スイッチトランジスタ31に印加するデータ電圧、つまり、ゲート−ソース間電圧Vgsを、ドレイン−ソース間電圧Vdsに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン−ソース電流Idsのオン抵抗を小さくすることが可能となる。よって、電流スイッチトランジスタ31のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。   As described above, according to the present embodiment, since the constant current drive unit functioning as a constant current source is arranged in the pixel circuit, the current switch transistor 31 constituting the constant current switch unit needs to be a constant current source. It is only necessary to have a switch function for switching the on / off state of the pixel circuit. Therefore, for example, by setting the data voltage applied to the current switch transistor 31, that is, the gate-source voltage Vgs sufficiently larger than the drain-source voltage Vds, the linear region of the thin film transistor can be used. Therefore, the on-resistance of the drain-source current Ids can be reduced. Therefore, the voltage drop when the light emission current flows between the drain and source of the current switch transistor 31 can be reduced, and the power loss of the display panel can be greatly reduced.

また、本実施の形態によれば、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に対し、制御線BLKの電位を変化させるドライバ動作のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。   In addition, according to the present embodiment, only a driver operation for changing the potential of the control line BLK is newly required for the driver circuit for changing the potential of the wiring necessary for the basic writing operation and the light emitting operation. Therefore, the configuration of the external peripheral circuit can be simplified.

また、本実施の形態によれば、電流駆動トランジスタ41のVgsを設定するための初期化期間において、電流はデータ線DTから初期化電源線PIへと流れる。初期化電源線PIの参照電圧VREFは、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を少なくすることが可能である。また、電流駆動トランジスタ41のVgsを設定する参照電圧VREF及び初期化電圧Vdata2の電圧値を、電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。 Further, according to the present embodiment, in the initialization period for setting Vgs of the current driving transistor 41, current flows from the data line DT to the initialization power supply line PI. Since the reference voltage V REF of the initialization power supply line PI does not need to be changed according to the drive signal and can be a constant voltage, it is possible to reduce loss due to current flowing in. Minimum Moreover, the voltage value of the reference voltage V REF and the initialization voltage Vdata2 set the Vgs of the current drive transistor 41, because it is possible to set the minimum required without being restricted to the supply voltage, the current flowing And the loss due to the current can be minimized.

以上、本発明に係る表示装置について実施に形態1及び2に基づき説明したが、本発明に係る表示装置は、上述した実施の形態1及び2に限定されるものではない。実施の形態1及び2に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。   As described above, the display device according to the present invention has been described based on the first and second embodiments. However, the display device according to the present invention is not limited to the above-described first and second embodiments. The present invention includes modifications obtained by making various modifications conceivable by those skilled in the art to Embodiments 1 and 2 without departing from the gist of the present invention, and various devices incorporating the display device according to the present invention. It is.

なお、飽和領域を利用した定電流源である電流駆動トランジスタ21及び41のチャネル幅を、電流スイッチトランジスタ11及び31よりも広くすることが好ましい。これにより、電流駆動トランジスタ21及び41のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を低減することが可能である。   Note that the channel width of the current drive transistors 21 and 41, which are constant current sources using the saturation region, is preferably wider than that of the current switch transistors 11 and 31. As a result, the voltage drop when the light emission current flows between the drain and source of the current driving transistors 21 and 41 can be reduced, and the power loss of the display panel can be reduced.

また、上記実施の形態1及び2では、各トランジスタのゲート電圧がHIGHレベルの場合にオン状態になるn型トランジスタとして記述しているが、これらをすべてp型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上述した各実施の形態と同様の効果を奏する。あるいは、n型トランジスタ及びp型トランジスタが混在した構成の表示装置であってもよい。   In the first and second embodiments described above, the transistors are described as n-type transistors that are turned on when the gate voltage of each transistor is at a high level. Even in a display device in which is inverted, the same effects as those of the above-described embodiments can be obtained. Alternatively, a display device in which an n-type transistor and a p-type transistor are mixed may be used.

また、本発明に係る実施の形態1及び2では、各トランジスタは、ゲート、ソース及びドレインを有するFETであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。   In the first and second embodiments according to the present invention, each transistor has been described on the premise that the transistor is an FET having a gate, a source, and a drain. However, these transistors have a base, a collector, and an emitter. Bipolar transistors may be applied. Also in this case, the object of the present invention is achieved and the same effect is produced.

本発明の表示装置は、特に、ディジタル階調制御方式で輝度を変動させるアクティブ型ディスプレイに有用である。   The display device of the present invention is particularly useful for an active display that changes the luminance by a digital gradation control method.

1 表示装置
2 制御回路
4 走査線制御回路
5 信号線制御回路
6 表示部
6A、6B、6C、6D 発光画素
11、31 電流スイッチトランジスタ
12、22、32、42 コンデンサ
13、33 選択トランジスタ
14、34、527 有機EL素子
21、41 電流駆動トランジスタ
23、24、43、44 スイッチトランジスタ
500 有機ELディスプレイ装置
501 画素
511 信号線
512 電源配線
513 選択線
514 制御線
515 可変電位配線
521 第2トランジスタ
522 第4トランジスタ
523 第1トランジスタ
524 第3トランジスタ
525、526 コンデンサ
DESCRIPTION OF SYMBOLS 1 Display apparatus 2 Control circuit 4 Scan line control circuit 5 Signal line control circuit 6 Display part 6A, 6B, 6C, 6D Light emission pixel 11, 31 Current switch transistor 12, 22, 32, 42 Capacitor 13, 33 Selection transistor 14, 34 527 Organic EL element 21, 41 Current drive transistor 23, 24, 43, 44 Switch transistor 500 Organic EL display device 501 Pixel 511 Signal line 512 Power supply wiring 513 Selection line 514 Control line 515 Variable potential wiring 521 Second transistor 522 Fourth Transistor 523 First transistor 524 Third transistor 525, 526 Capacitor

Claims (8)

マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、
電源電圧を前記複数の発光画素に供給するための電源線と、
前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、
制御線と、
画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、
画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、
前記複数の発光画素のそれぞれは、
電流駆動型の発光素子と、
前記発光素子に定電流を供給するための定電流駆動部と、
前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、
前記定電流駆動部は、
ソース電極及びドレイン電極の一方が前記電源線に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、
一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第1コンデンサと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第1コンデンサの他方の電極に接続され、前記第1コンデンサと前記データ線との導通及び非導通を切り換える第1スイッチトランジスタと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第1コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第1コンデンサと前記初期化電源線との導通及び非導通を切り換える第2スイッチトランジスタとを備え、
前記定電流スイッチ部は、
ソース電極及びドレイン電極の一方が前記電流駆動トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電流駆動トランジスタにより駆動される電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、
一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第2コンデンサと、
ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備え
前記表示装置は、さらに、
前記複数の走査線及び前記制御線に接続され、前記第1スイッチトランジスタ、前記第2スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、
前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を、当該データ電圧の絶対値が前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きくなるよう前記データ線に出力し、前記走査線制御回路により前記第1スイッチトランジスタ及び前記第2スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を、当該初期化電圧と前記参照電圧との電位差の絶対値が、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さくなるよう前記データ線に出力する信号線制御回路とを備える
表示装置。
A display device comprising a display unit having a plurality of light emitting pixels arranged in a matrix,
A power supply line for supplying a power supply voltage to the plurality of light emitting pixels;
An initialization power supply line for supplying a reference voltage for initializing the plurality of light emitting pixels to the plurality of light emitting pixels;
Control lines,
A plurality of scanning lines for selecting light emitting pixels arranged for each pixel row and writing a data voltage corresponding to a video signal;
A plurality of data lines arranged for each pixel column and for writing the data voltage to a selected light emitting pixel;
Each of the plurality of light emitting pixels is
A current-driven light emitting device;
A constant current driving unit for supplying a constant current to the light emitting element;
A constant current switch unit that conducts and cuts off a current path of the constant current supplied from the power line to the light emitting element via the constant current drive unit;
The constant current driving unit includes:
One of a source electrode and a drain electrode is connected to the power supply line, and a current driving transistor that drives a current from the power supply line;
One electrode is connected to the drain electrode or source electrode of the current drive transistor, the other electrode is connected to the gate electrode of the current drive transistor, and between the gate electrode of the current drive transistor and the drain electrode or source electrode A first capacitor for holding a voltage;
A gate electrode is connected to the control line, one of the drain electrode and the source electrode is connected to a corresponding data line of the plurality of data lines, and the other of the drain electrode and the source electrode is the other electrode of the first capacitor. A first switch transistor that switches between conduction and non-conduction between the first capacitor and the data line;
The gate electrode is connected to the control line, one of the drain electrode and the source electrode is connected to one electrode of the first capacitor, the other of the drain electrode and the source electrode is connected to the initialization power line, and the first A second switch transistor that switches between conduction and non-conduction between the capacitor and the initialization power supply line;
The constant current switch part is
One of the source electrode and the drain electrode is connected to the other of the source electrode and the drain electrode of the current driving transistor, and the other of the source electrode and the drain electrode is connected to the anode electrode of the light emitting element, and is driven by the current driving transistor. A current switch transistor for conducting and blocking the current path for flowing current to the light emitting element;
One electrode is connected to the source electrode or drain electrode of the current switch transistor, the other electrode is connected to the gate electrode of the current switch transistor, and between the gate electrode of the current switch transistor and the drain electrode or source electrode A second capacitor for holding a voltage;
A gate electrode is connected to a corresponding scanning line among the plurality of scanning lines, one of a source electrode and a drain electrode is connected to a gate electrode of the current switch transistor, and the other of the source electrode and the drain electrode is connected to the data line. A selection transistor that is connected and switches between conduction and non-conduction between the gate electrode of the current switch transistor and the data line ;
The display device further includes:
A scanning line control circuit which is connected to the plurality of scanning lines and the control line and controls conduction and non-conduction of the first switch transistor, the second switch transistor and the selection transistor;
The voltage between the gate electrode and the drain electrode or the source electrode of the current switch transistor is determined when the selection transistor is turned on by the scanning line control circuit connected to the plurality of data lines. The data voltage is output to the data line so that the absolute value of the data voltage is larger than the absolute value of the drain-source voltage when the current switch transistor is in a conductive state, and the scan line control circuit performs the first operation. When the one switch transistor and the second switch transistor are turned on, an initialization voltage for determining a voltage between the gate electrode and the drain electrode or the source electrode of the current driving transistor is set to the initialization voltage. And the absolute value of the potential difference between the reference voltage and the current driving transistor On purpose made drain when - a display device and a signal line control circuit for outputting to the data lines to be smaller than the absolute value of the source voltage.
マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、
電源電圧を前記複数の発光画素に供給するための電源線と、
前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、
制御線と、
画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、
画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、
前記複数の発光画素のそれぞれは、
電流駆動型の発光素子と、
前記発光素子に定電流を供給するための定電流駆動部と、
前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、
前記定電流駆動部は、
ソース電極及びドレイン電極の一方が前記定電流スイッチ部を介して前記電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、
一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第1コンデンサと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第1コンデンサの他方の電極に接続され、前記第1コンデンサと前記データ線との導通及び非導通を切り換える第1スイッチトランジスタと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第1コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第1コンデンサと前記初期化電源線との導通及び非導通を切り換える第2スイッチトランジスタとを備え、
前記定電流スイッチ部は、
ソース電極及びドレイン電極の一方が前記電源線に接続され、ソース電極及びドレイン電極の他方が前記電流駆動トランジスタのソース電極及びドレイン電極の一方に接続され、前記電源線から前記電流駆動トランジスタを介して流れる電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、
一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第2コンデンサと、
ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備え
前記表示装置は、さらに、
前記複数の走査線及び前記制御線に接続され、前記第1スイッチトランジスタ、前記第2スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、
前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を、当該データ電圧の絶対値が前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きくなるよう前記データ線に出力し、前記走査線制御回路により前記第1スイッチトランジスタ及び前記第2スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を、当該初期化電圧と前記参照電圧との電位差の絶対値が、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さくなるよう前記データ線に出力する信号線制御回路とを備える
表示装置。
A display device comprising a display unit having a plurality of light emitting pixels arranged in a matrix,
A power supply line for supplying a power supply voltage to the plurality of light emitting pixels;
An initialization power supply line for supplying a reference voltage for initializing the plurality of light emitting pixels to the plurality of light emitting pixels;
Control lines,
A plurality of scanning lines for selecting light emitting pixels arranged for each pixel row and writing a data voltage corresponding to a video signal;
A plurality of data lines arranged for each pixel column and for writing the data voltage to a selected light emitting pixel;
Each of the plurality of light emitting pixels is
A current-driven light emitting device;
A constant current driving unit for supplying a constant current to the light emitting element;
A constant current switch unit that conducts and cuts off a current path of the constant current supplied from the power line to the light emitting element via the constant current drive unit;
The constant current driving unit includes:
One of the source electrode and the drain electrode is connected to the power supply line through the constant current switch unit, and the other of the source electrode and the drain electrode is connected to the anode electrode of the light emitting element, and drives a current from the power supply line. A current driven transistor;
One electrode is connected to the drain electrode or source electrode of the current drive transistor, the other electrode is connected to the gate electrode of the current drive transistor, and between the gate electrode of the current drive transistor and the drain electrode or source electrode A first capacitor for holding a voltage;
A gate electrode is connected to the control line, one of the drain electrode and the source electrode is connected to a corresponding data line of the plurality of data lines, and the other of the drain electrode and the source electrode is the other electrode of the first capacitor. A first switch transistor that switches between conduction and non-conduction between the first capacitor and the data line;
The gate electrode is connected to the control line, one of the drain electrode and the source electrode is connected to one electrode of the first capacitor, the other of the drain electrode and the source electrode is connected to the initialization power line, and the first A second switch transistor that switches between conduction and non-conduction between the capacitor and the initialization power supply line;
The constant current switch part is
One of the source electrode and the drain electrode is connected to the power supply line, the other of the source electrode and the drain electrode is connected to one of the source electrode and the drain electrode of the current driving transistor, and the power supply line is connected to the current driving transistor through the current driving transistor. A current switch transistor for conducting and blocking the current path for flowing a flowing current to the light emitting element;
One electrode is connected to the source electrode or drain electrode of the current switch transistor, the other electrode is connected to the gate electrode of the current switch transistor, and between the gate electrode of the current switch transistor and the drain electrode or source electrode A second capacitor for holding a voltage;
A gate electrode is connected to a corresponding scanning line among the plurality of scanning lines, one of a source electrode and a drain electrode is connected to a gate electrode of the current switch transistor, and the other of the source electrode and the drain electrode is connected to the data line. A selection transistor that is connected and switches between conduction and non-conduction between the gate electrode of the current switch transistor and the data line ;
The display device further includes:
A scanning line control circuit which is connected to the plurality of scanning lines and the control line and controls conduction and non-conduction of the first switch transistor, the second switch transistor and the selection transistor;
The voltage between the gate electrode and the drain electrode or the source electrode of the current switch transistor is determined when the selection transistor is turned on by the scanning line control circuit connected to the plurality of data lines. The data voltage is output to the data line so that the absolute value of the data voltage is larger than the absolute value of the drain-source voltage when the current switch transistor is in a conductive state, and the scan line control circuit performs the first operation. When the one switch transistor and the second switch transistor are turned on, an initialization voltage for determining a voltage between the gate electrode and the drain electrode or the source electrode of the current driving transistor is set to the initialization voltage. And the absolute value of the potential difference between the reference voltage and the current driving transistor On purpose made drain when - a display device and a signal line control circuit for outputting to the data lines to be smaller than the absolute value of the source voltage.
単位表示画像を書き換える時間である1フレーム時間内に前記信号線制御回路が前記初期化電圧を前記データ線に出力する回数は、前記1フレーム時間内に前記信号線制御回路が前記データ電圧を前記データ線に出力する回数よりも少ない
請求項1または2に記載の表示装置。
The number of times that the signal line control circuit outputs the initialization voltage to the data line within one frame time, which is a time for rewriting a unit display image, is that the signal line control circuit outputs the data voltage within the one frame time. the display device according to claim 1 or 2 less than the number of times of outputting the data line.
前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第1スイッチトランジスタ及び前記第2スイッチトランジスタは、全て同一の導電型のチャネルを有する薄膜トランジスタである
請求項1〜のうちいずれか1項に記載の表示装置。
It said current drive transistor, said current switching transistor, the selection transistor, the first switch transistor and the second switching transistor may be any one of claims 1 to 3 are all thin film transistor having a same conductivity type channel The display device described in 1.
前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第1スイッチトランジスタ及び前記第2スイッチトランジスタは、全てn型のチャネルを有する薄膜トランジスタである
請求項に記載の表示装置。
The display device according to claim 4 , wherein the current driving transistor, the current switch transistor, the selection transistor, the first switch transistor, and the second switch transistor are all thin film transistors having an n-type channel.
前記電流駆動トランジスタは、飽和領域で動作し、
前記電流スイッチトランジスタ、前記選択トランジスタ、前記第1スイッチトランジスタ及び前記第2スイッチトランジスタは、線形領域で動作する
請求項1〜のうちいずれか1項に記載の表示装置。
The current driving transistor operates in a saturation region;
It said current switching transistor, the selection transistor, the first switch transistor and the second switching transistor, a display device according to any one of claims 1 to 5 which operates in a linear region.
前記発光素子は、有機EL素子である
請求項1〜のうちいずれか1項に記載の表示装置。
The light emitting device, a display device according to any one of claims 1 to 6 which is an organic EL element.
前記発光素子は、無機EL素子である
請求項1〜のうちいずれか1項に記載の表示装置。
The light emitting device, a display device according to any one of claims 1-6 is an inorganic EL element.
JP2011246727A 2011-11-10 2011-11-10 Display device Active JP5843145B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011246727A JP5843145B2 (en) 2011-11-10 2011-11-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011246727A JP5843145B2 (en) 2011-11-10 2011-11-10 Display device

Publications (2)

Publication Number Publication Date
JP2013104910A JP2013104910A (en) 2013-05-30
JP5843145B2 true JP5843145B2 (en) 2016-01-13

Family

ID=48624506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011246727A Active JP5843145B2 (en) 2011-11-10 2011-11-10 Display device

Country Status (1)

Country Link
JP (1) JP5843145B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013104909A (en) * 2011-11-10 2013-05-30 Panasonic Corp Display device and method of controlling the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545074B2 (en) 2018-10-04 2023-01-03 Samsung Electronics Co., Ltd. Display device having configuration for constant current setting to improve contrast and driving method therefor
JP7154928B2 (en) * 2018-10-04 2022-10-18 三星電子株式会社 Display device, driving circuit, and driving method of display device
EP4004981B1 (en) * 2019-07-31 2023-08-30 BOE Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
JP2022098627A (en) 2020-12-22 2022-07-04 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2022099497A (en) 2020-12-23 2022-07-05 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013104909A (en) * 2011-11-10 2013-05-30 Panasonic Corp Display device and method of controlling the same

Also Published As

Publication number Publication date
JP2013104910A (en) 2013-05-30

Similar Documents

Publication Publication Date Title
JP6142178B2 (en) Display device and driving method
EP2226786B1 (en) Image display device and method of controlling the same
JP5560206B2 (en) Organic EL display device and control method thereof
JP4915195B2 (en) Display device
JP5230806B2 (en) Image display device and driving method thereof
JP5843145B2 (en) Display device
KR101842721B1 (en) Display device
JP6175718B2 (en) Driving method and display device
JP5414808B2 (en) Display device and driving method thereof
JP4952886B2 (en) Display device and drive control method thereof
JP5399521B2 (en) Display device and driving method thereof
JP5909731B2 (en) Display device and control method thereof
CN113614824B (en) Display device and driving method thereof
JP5927484B2 (en) Display device and control method thereof
JP5909729B2 (en) Display device and control method thereof
JP2013104908A (en) Display device and method of controlling the same
KR20090087796A (en) Active matrix organic light emitting diode display
JP2012163787A (en) Display device and driving method thereof
WO2016027425A1 (en) Display device and method for driving same
JP4915194B2 (en) Display device
JP6041286B2 (en) Display device and driving method thereof
JP5778545B2 (en) Display device and driving method thereof
JP2012163632A (en) Display device and its driving method
KR20090087797A (en) Active matrix organic light emitting diode display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151105

R150 Certificate of patent or registration of utility model

Ref document number: 5843145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250